KR102345740B1 - Display panel and forming method of pattern thereof - Google Patents

Display panel and forming method of pattern thereof Download PDF

Info

Publication number
KR102345740B1
KR102345740B1 KR1020190138468A KR20190138468A KR102345740B1 KR 102345740 B1 KR102345740 B1 KR 102345740B1 KR 1020190138468 A KR1020190138468 A KR 1020190138468A KR 20190138468 A KR20190138468 A KR 20190138468A KR 102345740 B1 KR102345740 B1 KR 102345740B1
Authority
KR
South Korea
Prior art keywords
pad
circuit board
pads
metal powder
hole
Prior art date
Application number
KR1020190138468A
Other languages
Korean (ko)
Other versions
KR20210052898A (en
Inventor
정부기
박만금
Original Assignee
주식회사 에이맵플러스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에이맵플러스 filed Critical 주식회사 에이맵플러스
Priority to KR1020190138468A priority Critical patent/KR102345740B1/en
Priority to PCT/KR2020/010452 priority patent/WO2021025514A2/en
Publication of KR20210052898A publication Critical patent/KR20210052898A/en
Priority to KR1020210189115A priority patent/KR102620389B1/en
Application granted granted Critical
Publication of KR102345740B1 publication Critical patent/KR102345740B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Abstract

발명의 실시 예에 개시된 디스플레이 패널은, 투명한 지지부재 및 상기 투명한 지지부재의 상부에 박막트랜지스터부를 갖는 회로기판; 상기 회로기판의 상면에 배치되고 상기 박막트랜지스터부에 전기적으로 연결된 복수의 제1패드 및 복수의 제2패드; 및 상기 제1패드 위에 제1전극 및 상기 제2패드 위에 제2전극을 갖는 복수의 LED칩을 포함하며, 상기 복수의 LED칩 각각은 상기 박막트랜지스터부에 의해 개별 구동되고 서브픽셀을 형성하며, 상기 회로 기판은 상면 외측에 상기 LED 칩과 전기적으로 연결되는 복수의 상부 패드, 하면 외측에 복수의 하부 패드, 상기 상부 패드의 상면에서 하부 패드의 하면까지 관통되는 복수의 관통 홀; 및 상기 관통 홀들 각각의 표면에 융착되고 상기 상부 패드들 각각과 상기 하부 패드 각각을 연결해 주는 복수의 관통 배선부를 포함하며, 상기 관통 배선부는 상기 관통 홀에 배치된 연결 패턴, 및 상기 상부 패드의 상면에 연장된 제1부, 및 상기 하부 패드의 하면에 연장된 제2부를 포함할 수 있다.The display panel disclosed in the embodiment of the present invention includes: a circuit board having a transparent support member and a thin film transistor on the transparent support member; a plurality of first pads and a plurality of second pads disposed on the upper surface of the circuit board and electrically connected to the thin film transistor; and a plurality of LED chips having a first electrode on the first pad and a second electrode on the second pad, wherein each of the plurality of LED chips is individually driven by the thin film transistor unit to form a subpixel, The circuit board may include a plurality of upper pads electrically connected to the LED chip on an outer side of an upper surface, a plurality of lower pads on an outer side of a lower surface, and a plurality of through holes penetrating from an upper surface of the upper pad to a lower surface of the lower pad; and a plurality of through wiring parts fused to a surface of each of the through holes and connecting each of the upper pads and each of the lower pads, wherein the through wiring part includes a connection pattern disposed in the through hole and an upper surface of the upper pad. It may include a first portion extending to the, and a second portion extending to the lower surface of the lower pad.

Description

디스플레이 패널 및 이의 패턴 형성 방법{DISPLAY PANEL AND FORMING METHOD OF PATTERN THEREOF}Display panel and pattern formation method thereof

발명의 실시 예는 마이크로 LED를 갖는 광원 모듈, 디스플레이 패널 및 디스플레이 장치에 관한 것이다.An embodiment of the invention relates to a light source module having a micro LED, a display panel, and a display device.

발명의 실시 예는 디스플레이 패널 및 이의 패턴 형성 방법에 관한 것이다.An embodiment of the present invention relates to a display panel and a pattern forming method thereof.

발명의 실시 예는 박막트랜지스터부를 갖는 웨이퍼 또는 기판의 패턴 형성 방법에 관한 것이다.An embodiment of the invention relates to a method of forming a pattern on a wafer or a substrate having a thin film transistor unit.

종래의 디스플레이 장치는 주로 액정 디스플레이(LCD)로 구성된 디스플레이 패널과 백라이트로 구성되었으나, 최근에는 발광 다이오드(LED)와 같은 반도체 소자를 그대로 하나의 픽셀로서 사용하고 있다. 이러한 LED를 사용한 디스플레이 장치는 백라이트가 별도로 요구되지 않는 형태로 개발되고 있다. 또한 이러한 LED를 사용한 디스플레이 장치는 컴팩트화할 수 있을 뿐만 아니라, 기존 LCD에 비해 광효율도 우수한 고휘도 디스플레이를 구현될 수 있다. 또한, 디스플레이 화면의 종횡비를 자유롭게 바꾸고 대면적으로 구현할 수 있으므로 다양한 형태의 대형 디스플레이로 제공할 수 있다.Conventional display devices are mainly composed of a display panel composed of a liquid crystal display (LCD) and a backlight, but recently, a semiconductor device such as a light emitting diode (LED) is used as a pixel as it is. A display device using such an LED is being developed in a form that does not require a separate backlight. In addition, a display device using such an LED can be made compact, and a high-brightness display with superior light efficiency compared to a conventional LCD can be realized. In addition, since the aspect ratio of the display screen can be freely changed and implemented in a large area, various types of large displays can be provided.

공공장소의 광고나, 화면표시에 있어서, 대형화면의 수요가 점점 늘고 있으며, 대형화면의 표시수단으로 LED를 사용하고 있다. 이는 종래의 액정 발광 패널을 이용한 표시수단에 비해 대형화가 용이하고, 전기 에너지의 소모가 적으며, 적은 유지보수비용으로 긴 수명을 가지기 때문이다. 최근 LED를 이용한 대형 표시수단은 TV, 모니터, 경기장용 전광판, 옥외광고, 옥내광고, 공공표지판, 및 정보표시판 등의 여러 곳에 사용되고 있으며, 그 구성방법 또한 다양하다.In advertisements or screen displays in public places, the demand for large screens is increasing, and LEDs are used as display means for large screens. This is because it is easy to enlarge, consumes less electrical energy, and has a long lifespan with low maintenance cost compared to the conventional display means using a liquid crystal light emitting panel. Recently, large display means using LEDs are used in various places such as TVs, monitors, electric signs for stadiums, outdoor advertisements, indoor advertisements, public signs, and information display boards, and the configuration methods are also various.

발명의 실시 예는 웨이퍼 또는 회로기판의 외곽부(또는 에지)에서 상면과 하면의 패드들을 연결하는 연결 패턴을 갖는 패널 또는 그 패턴 형성 방법을 제공할 수 있다.An embodiment of the present invention may provide a panel or a method of forming a pattern having a connection pattern connecting upper and lower pads at the outer portion (or edge) of a wafer or circuit board.

발명의 실시 예는 웨이퍼 또는 회로기판의 외곽부(또는 에지)에서 상면과 하면의 패드들을 수직하게 관통된 연결 패턴을 갖는 패널 또는 그 패턴 형성 방법을 제공할 수 있다.An embodiment of the present invention may provide a panel having a connection pattern vertically penetrating the upper and lower pads in the outer portion (or edge) of a wafer or circuit board, or a method of forming the pattern thereof.

발명의 실시 예는 복수의 발광 다이오드 칩을 갖는 웨이퍼 또는 회로기판의 외곽부에서 전면과 후면의 패드들에 관통된 관통홀 내에 금속 파우더로 형성한 연결 패턴을 갖는 패널 또는 그 패턴 형성 방법을 제공할 수 있다. An embodiment of the present invention provides a panel having a connection pattern formed of metal powder in the through-holes penetrating front and rear pads in the outer portion of a wafer or circuit board having a plurality of light emitting diode chips, or a method for forming the pattern. can

발명의 실시 예는 복수의 발광다이오드 칩과 박막트랜지스터부를 갖는 웨이퍼 또는 회로기판에서 에지측 상/하부 패드 간의 연결 패턴을 갖는 관통 배선부로 제공한 디스플레이 패널 및 그 패턴 형성 방법을 제공할 수 있다.An embodiment of the present invention may provide a display panel provided as a through wiring part having a connection pattern between upper/lower pads on the edge side in a wafer or circuit board having a plurality of light emitting diode chips and a thin film transistor part, and a method for forming the pattern thereof.

발명의 실시 예에 따른 디스플레이 패널은, 투명한 지지부재 및 상기 투명한 지지부재의 상부에 박막트랜지스터부를 갖는 회로기판; 상기 회로기판의 상면에 배치되고 상기 박막트랜지스터부에 전기적으로 연결된 복수의 제1패드 및 복수의 제2패드; 및 상기 제1패드 위에 제1전극 및 상기 제2패드 위에 제2전극을 갖는 복수의 LED칩을 포함하며, 상기 복수의 LED칩 각각은 상기 박막트랜지스터부에 의해 개별 구동되고 서브픽셀을 형성하며, 상기 회로 기판은 상면 외측에 상기 LED 칩과 전기적으로 연결되는 복수의 상부 패드, 하면 외측에 복수의 하부 패드, 상기 상부 패드의 상면에서 하부 패드의 하면까지 관통되는 복수의 관통 홀; 및 상기 관통 홀들 각각의 표면에 융착되고 상기 상부 패드들 각각과 상기 하부 패드 각각을 연결해 주는 복수의 관통 배선부를 포함하며, 상기 관통 배선부는 상기 관통 홀에 배치된 연결 패턴, 및 상기 상부 패드의 상면에 연장된 제1부, 및 상기 하부 패드의 하면에 연장된 제2부를 포함할 수 있다. A display panel according to an embodiment of the present invention includes: a transparent support member and a circuit board having a thin film transistor on the transparent support member; a plurality of first pads and a plurality of second pads disposed on the upper surface of the circuit board and electrically connected to the thin film transistor; and a plurality of LED chips having a first electrode on the first pad and a second electrode on the second pad, wherein each of the plurality of LED chips is individually driven by the thin film transistor unit to form a subpixel, The circuit board may include a plurality of upper pads electrically connected to the LED chip on an outer side of an upper surface, a plurality of lower pads on an outer side of a lower surface, and a plurality of through holes penetrating from an upper surface of the upper pad to a lower surface of the lower pad; and a plurality of through wiring parts fused to a surface of each of the through holes and connecting each of the upper pads and each of the lower pads, wherein the through wiring part includes a connection pattern disposed in the through hole and an upper surface of the upper pad. It may include a first portion extending to the, and a second portion extending to the lower surface of the lower pad.

발명의 실시 예에 의하면, 상기 상부 및 하부 패드는 동일한 다층 구조와 형성되며, 상기 관통 배선부는 단일 층으로 형성될 수 있다.According to an embodiment of the present invention, the upper and lower pads may have the same multilayer structure, and the through wiring unit may be formed as a single layer.

발명의 실시 예에 의하면, 상기 관통 배선부는 단일 또는 복합 금속으로 형성될 수 있다.According to an embodiment of the present invention, the through wiring part may be formed of a single or a composite metal.

발명의 실시 예에 의하면, 상기 제1부의 사이즈는 상기 상부 패드의 사이즈보다 작고, 상기 제2부의 사이즈는 상기 하부 패드의 사이즈보다 작으며, 상기 연결 패턴의 폭은 상기 관통 홀의 폭과 동일할 수 있다.According to an embodiment of the present invention, the size of the first part may be smaller than the size of the upper pad, the size of the second part may be smaller than the size of the lower pad, and the width of the connection pattern may be the same as the width of the through hole. have.

발명의 실시 예에 의하면, 상기 관통 홀의 상부에 제1단차부 및 하부에 제2단차부를 포함하며, 상기 제1 및 제2부는 상기 제1 및 제2단차부 위에 형성될 수 있다.According to an embodiment of the present invention, a first stepped portion and a second stepped portion may be provided on the upper portion of the through hole, and the first and second portions may be formed on the first and second stepped portions.

상기 제1부 및 제2부의 두께는 1㎛ 내지 10㎛의 범위로 형성될 수 있다.The thickness of the first part and the second part may be formed in a range of 1 μm to 10 μm.

발명의 실시 예에 따른 디스플레이 패널의 패턴 형성 방법에 있어서, 회로 기판의 외곽부에 상부 패드에서 하부 패드까지 관통되는 복수의 관통 홀을 형성하는 단계; 금속 파우더 공급부를 통해 활성화된 금속 파우더를 회로기판의 관통 홀 내부로 출사하는 단계; 및 상기 회로기판의 관통 홀 내에 배치된 금속 파우더를 향해 레이저 모듈로 레이저 빔을 조사하여 관통 배선부를 형성하는 단계를 포함하며, 상기 관통 배선부의 형성 단계는, 상기 레이저 빔이 조사된 금속 파우더가 용해되고 상기 회로기판의 관통 홀의 표면 융착되어 연결 패턴으로 형성되는 단계 및, 상기 상부 패드 및 하부 패드의 표면에 상기 금속 파우더와 레이저 빔을 이용하여 제1부 및 제2부로 형성되어, 관통 배선부를 형성하는 단계를 포함할 수 있다.A method of forming a pattern for a display panel according to an embodiment of the present invention, comprising: forming a plurality of through-holes penetrating from an upper pad to a lower pad in an outer portion of a circuit board; emitting the activated metal powder into the through hole of the circuit board through the metal powder supply unit; and forming a through wiring portion by irradiating a laser beam with a laser module toward the metal powder disposed in the through hole of the circuit board, wherein the forming of the through wiring portion comprises dissolving the metal powder irradiated with the laser beam. and forming a connection pattern by fusion-bonding the surface of the through hole of the circuit board, and forming the first part and the second part on the surfaces of the upper pad and the lower pad using the metal powder and the laser beam to form a through wiring part may include the step of

발명의 실시 예는 레이저와 금속성 파우더를 이용하여 연결 패턴으로 웨이퍼 또는 회로기판의 상면 및 하면의 패드들을 서로 연결해 줄 수 있다. In an embodiment of the present invention, the pads of the upper and lower surfaces of a wafer or circuit board may be connected to each other in a connection pattern using a laser and metallic powder.

발명의 실시 예는 금속 또는 금속성 파우더를 이용하여 연결 패턴을 형성해 줌으로써, 공차가 개선된 패턴을 제공할 수 있다. An embodiment of the present invention may provide a pattern with improved tolerance by forming a connection pattern using a metal or metallic powder.

발명의 실시 예는 금속 또는 금속성 파우더를 레이저로 반응시켜 웨이퍼 또는 기판의 관통홀 내부 또는/및 기판 표면에 연결 패턴을 형성시켜 줌으로써, 열 처리 공정을 줄일 수 있다.In an embodiment of the present invention, a heat treatment process can be reduced by reacting metal or metallic powder with a laser to form a connection pattern in the through hole of the wafer or substrate and/or on the surface of the substrate.

발명의 실시 예에 따른 연결 패턴은 회로기판의 홀 내면과의 접착성이 개선될 수 있다.In the connection pattern according to an embodiment of the present invention, adhesion to the inner surface of the hole of the circuit board may be improved.

발명의 실시 예는 금속 또는 금속성 파우더를 레이저로 반응시켜 웨이퍼 또는 회로기판의 내면에 연결 패턴을 형성시켜 줌으로써, 추가적인 클리닝 공정이 필요하지 않을 수 있다.In an embodiment of the present invention, an additional cleaning process may not be required by reacting metal or metallic powder with a laser to form a connection pattern on the inner surface of the wafer or circuit board.

또한 발명의 실시 예는 금속 또는 금속성 파우더를 레이저로 반응시켜 웨이퍼 또는 회로기판의 관통 홀 또는/및 기판 표면에 배선 패턴을 형성시켜 줌으로써, 다양한 금속 원료를 사용할 수 있다.In an embodiment of the present invention, various metal raw materials can be used by reacting metal or metallic powder with a laser to form a wiring pattern in a through hole of a wafer or circuit board and/or a surface of the substrate.

또한 발명의 실시 예는 금속 또는 금속성 파우더를 캐리어 가스와 혼합시켜 제공해 줌으로써, 연결 패턴의 두께 조절과 공정 시간의 제어가 가능한 효과가 있다. In addition, an embodiment of the present invention provides an effect of controlling the thickness of the connection pattern and controlling the process time by mixing the metal or metallic powder with the carrier gas.

또한 발명의 실시 예는 연결 패턴의 공차 조절이 용이하고, 건조한(dry) 원료를 사용하므로, 공정을 단순화시켜 줄 수 있다.In addition, in the embodiment of the present invention, it is easy to control the tolerance of the connection pattern, and since a dry raw material is used, the process can be simplified.

또한 발명의 실시 예는 금속 파우더를 이용함으로써, 연결 패턴에 있는 산화막을 제거할 수 있으며 금속 순도를 향상시켜 줄 수 있다. 또한 금속 순도에 따른 면저항 수치를 개선시켜 줄 수 있으며, 연결 패턴의 형성시 파우더에 의한 분산 효과가 있으며, 금속 간의 결정화되는 것을 방지할 수 있다. In addition, according to the embodiment of the present invention, by using the metal powder, the oxide film on the connection pattern can be removed and the metal purity can be improved. In addition, it is possible to improve the sheet resistance value according to the purity of the metal, there is a dispersion effect by the powder when the connection pattern is formed, and it is possible to prevent crystallization between metals.

또한 발명의 실시 예는 복수의 발광다이오드 칩과 박막트랜지스터부를 갖는 기판 또는 웨이퍼에 상기와 같은 연결 패턴을 형성해 줌으로서, 디스플레이 패널의 신뢰성이 개선될 수 있다.In addition, according to an embodiment of the present invention, the reliability of the display panel can be improved by forming the connection pattern as described above on a substrate or wafer having a plurality of light emitting diode chips and a thin film transistor unit.

도 1은 발명의 실시 예에 따른 복수의 LED칩을 갖는 디스플레이 패널이 결합된 디스플레이 장치를 나타낸 도면이다.
도 2는 발명의 실시 예에 따른 디스플레이 패널의 일 예를 나타낸 정면도이다.
도 3은 도 2의 디스플레이 패널의 하면도의 예이다.
도 4는 도 2의 디스플레이 패널의 측 단면의 예를 나타낸 도면이다.
도 5는 도 4에서 LED칩과 회로기판의 TFT의 예를 설명한 도면이다.
도 6은 도 2의 디스플레이 패널을 일부 평면도의 일 예이다.
도 7은 도 6의 회로기판에 있어서, 관통 배선부의 예를 나타낸 측 단면도이다.
도 8은 도 7의 관통 배선부의 형성 과정의 예를 나타낸 도면이다.
도 9는 도 7의 관통 배선부의 제1변형 예이다.
도 10은 도 7의 관통 배선부의 형성 과정에서 파우더 공급 및 레이저 빔의 조사되는 과정을 설명하기 위한 도면이다.
도 11은 발명의 실시 예에 따른 웨이퍼 또는 회로기판의 표면에 연결 패턴의 형성할 때, 금속 파우더를 분사하는 과정을 설명한 도면이다.
도 12는 발명의 실시 예에 따른 웨이퍼 또는 회로기판의 연결 패턴의 형성 과정을 설명한 도면이다.
도 13은 발명의 실시 예에서 마이크로 웨이브의 활성화를 통한 순수 그래핀 추출 형태를 보여준 도면이다.1 is a view showing a display device coupled to a display panel having a plurality of LED chips according to an embodiment of the present invention.
2 is a front view illustrating an example of a display panel according to an embodiment of the present invention.
FIG. 3 is an example of a bottom view of the display panel of FIG. 2 .
4 is a view showing an example of a side cross-section of the display panel of FIG. 2 .
5 is a view for explaining an example of the LED chip and the TFT of the circuit board in FIG. 4 .
6 is an example of a partial plan view of the display panel of FIG. 2 .
7 is a side cross-sectional view illustrating an example of a through wiring part in the circuit board of FIG. 6 .
FIG. 8 is a view showing an example of a process of forming the through wiring part of FIG. 7 .
FIG. 9 is a first modified example of the through wiring part of FIG. 7 .
FIG. 10 is a view for explaining a process of supplying powder and irradiating a laser beam in the process of forming the through wiring part of FIG. 7 .
11 is a view for explaining a process of spraying metal powder when a connection pattern is formed on a surface of a wafer or a circuit board according to an embodiment of the present invention.
12 is a view for explaining a process of forming a connection pattern of a wafer or a circuit board according to an embodiment of the present invention.
13 is a view showing a form of pure graphene extraction through microwave activation in an embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present invention and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different forms, and only these embodiments allow the disclosure of the present invention to be complete, and common knowledge in the technical field to which the present invention belongs It is provided to fully inform the possessor of the scope of the invention, and the present invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다. 위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present invention are illustrative and the present invention is not limited to the illustrated matters. Like reference numerals refer to like elements throughout. In addition, in describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted. When 'including', 'having', 'consisting', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, cases including the plural are included unless otherwise explicitly stated. In interpreting the components, it is construed as including an error range even if there is no separate explicit description. In the case of a description of the positional relationship, for example, when the positional relationship of two parts is described as 'on', 'on', 'on', 'beside', etc., 'right' Alternatively, one or more other parts may be positioned between two parts unless 'directly' is used.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다. 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.In the case of a description of a temporal relationship, for example, 'immediately' or 'directly' when a temporal relationship is described with 'after', 'following', 'after', 'before', etc. It may include cases that are not continuous unless this is used. Although the first, second, etc. are used to describe various elements, these elements are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, the first component mentioned below may be the second component within the spirit of the present invention.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present invention may be partially or wholly combined or combined with each other, technically various interlocking and driving are possible, and each of the embodiments may be independently implemented with respect to each other or implemented together in a related relationship. may be

이하, 첨부한 도면을 참조하여 본 발명에 대해 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1은 발명의 실시 예에 따른 복수의 LED칩을 갖는 디스플레이 패널이 결합된 디스플레이 장치를 나타낸 도면이며, 도 2는 발명의 실시 예에 따른 디스플레이 패널의 일 예를 나타낸 정면도이고, 도 3은 도 2의 디스플레이 패널의 하면도의 예이며, 도 4는 도 2의 디스플레이 패널의 측 단면의 예를 나타낸 도면이고, 도 5는 도 4에서 LED칩과 회로기판의 TFT의 예를 설명한 도면이며, 도 6은 도 2의 디스플레이 패널을 일부 평면도의 일 예이고, 도 7은 도 6의 회로기판에 있어서, 관통 배선부의 예를 나타낸 측 단면도이며, 도 8은 도 7의 관통 배선부의 형성 과정의 예를 나타낸 도면이다.1 is a view showing a display device combined with a display panel having a plurality of LED chips according to an embodiment of the invention, Figure 2 is a front view showing an example of the display panel according to an embodiment of the invention, Figure 3 is 2 is an example of a bottom view of the display panel, FIG. 4 is a view showing an example of a side cross-section of the display panel of FIG. 2, FIG. 5 is a view explaining an example of the TFT of the LED chip and the circuit board in FIG. 6 is an example of a partial plan view of the display panel of FIG. 2, FIG. 7 is a side cross-sectional view showing an example of a through wiring part in the circuit board of FIG. 6, and FIG. 8 is an example of a process of forming the through wiring part of FIG. the drawing shown.

도 1 내지 도 6을 참조하면, 디스플레이 장치는 하나 또는 복수의 디스플레이 패널(11,12,13,14)을 포함할 수 있다. 상기 디스플레이 패널(11,12,13,14)은 동일 평면 상에 배열될 수 있으며, 또는 상기 패널(11,12,13,14)들 중 적어도 하나는 다른 평면 상에 배치되거나 틸트될 수 있다. 상기 디스플레이 패널(11,12,13,14)은 복수의 LED칩(2A,2B,2C)을 갖는 단위 픽셀들이 매트릭스 형태로 배열될 수 있다. 상기 단위 픽셀들의 각 서브 픽셀은 LED칩(2A,2B,2C)이 각각 배치될 수 있다. 상기 단위 픽셀은 서로 다른 컬러 예컨대, 적어도 삼색 컬러를 발광하는 LED칩(2A,2B,2C)들로 구현되거나, 서로 동일한 컬러를 발광하는 LED칩과 양자점 또는 형광체와 같은 시트의 조합으로 구현될 수 있다. 상기 단위 픽셀은 적색, 녹색 및 청색의 광을 발광할 수 있으며, 예컨대 LED칩(2A,2B,2C)들은 적색(R), 녹색(G) 및 청색(B)의 LED칩을 포함할 수 있다. 예컨대 LED칩(2A,2B,2C)들은 모드 동일한 컬러를 발광하는 LED칩을 포함할 수 있다. 상기 각 디스플레이 패널(11,12,13,14)의 사이즈(X3ХY3)는 손목시계, 휴대폰 단말기, 혹은 타일링방식의 모니터나 TV, 혹은 대형 TV, 광고판의 단일패널 등 다양한 응용분야에 맞는 사이즈로 구현될 수 있다. 예를 들어, 상기 각 디스플레이 패널(11,12,13,14)의 사이즈(X3ХY3)는 2inch 이상일 수 있으나 이에 한정되는 것은 아니다. 상기 LED칩(2A,2B,2C)은 서브 픽셀을 위해 마이크로 사이즈를 갖는 칩이며, 예컨대, 한 변의 길이는 10㎛ 내지 100㎛의 범위일 수 있다. 상기 LED칩(2A,2B,2C)의 사이즈는 LED칩의 미세제조 기술에 따라 한변의 길이가 미세크기(≤1㎛, 또는 1㎛-50㎛)의 범위일 수도 있다. 예를 들어, 상기 LED칩(2A,2B,2C)의 사이즈는 1㎛ 내지 50㎛ Х 1㎛ 내지 50㎛의 범위일 수 있으나, 이에 한정되는 것은 아니다1 to 6 , the display device may include one or a plurality of display panels 11 , 12 , 13 , and 14 . The display panels 11 , 12 , 13 , and 14 may be arranged on the same plane, or at least one of the panels 11 , 12 , 13 , and 14 may be arranged on a different plane or tilted. In the display panel 11 , 12 , 13 , and 14 , unit pixels having a plurality of LED chips 2A, 2B, and 2C may be arranged in a matrix form. LED chips 2A, 2B, and 2C may be disposed in each sub-pixel of the unit pixels. The unit pixel may be implemented with LED chips 2A, 2B, and 2C emitting different colors, for example, at least three colors, or a combination of LED chips emitting the same color and sheets such as quantum dots or phosphors. have. The unit pixel may emit red, green, and blue light. For example, the LED chips 2A, 2B, and 2C may include red (R), green (G), and blue (B) LED chips. . For example, the LED chips 2A, 2B, and 2C may include LED chips emitting light of the same color. The size (X3ХY3) of each of the display panels 11, 12, 13, 14 is implemented in a size suitable for various application fields such as a wrist watch, a mobile phone terminal, or a tiling type monitor or TV, or a large TV, a single panel of a billboard, etc. can be For example, the size X3ХY3 of each of the display panels 11, 12, 13, and 14 may be 2 inches or more, but is not limited thereto. The LED chips 2A, 2B, and 2C are chips having a micro size for sub-pixels, and for example, the length of one side may be in the range of 10 μm to 100 μm. The size of the LED chips 2A, 2B, and 2C may be in the range of a micro-size (≤1 μm, or 1 μm-50 μm) with one side length depending on the micro-manufacturing technology of the LED chip. For example, the size of the LED chips 2A, 2B, and 2C may be in the range of 1 μm to 50 μm Х 1 μm to 50 μm, but is not limited thereto.

상기 디스플레이 패널(2A,2B,2C)들이 결합되는 경계 부분은 외부에서 구분되지 않도록 밀착 결합될 수 있다. 즉, 디스플레이 패널(2A,2B,2C)들은 경계 부분에서의 암선이 발생되지 않는 배치 구조 또는 결합 구조를 가질 수 있다. 상기 디스플레이 패널(2A,2B,2C)들을 갖는 디스플레이 장치의 사이즈는 상기 디스플레이 패널(2A,2B,2C)의 결합 개수와 각 패널의 사이즈에 따라 달라질 수 있다. 또한 디스플레이 장치에서 각 패널들은 결합, 분리 또는 제거가 가능한 구조이다.A boundary portion to which the display panels 2A, 2B, and 2C are coupled may be closely coupled so that they are not separated from the outside. That is, the display panels 2A, 2B, and 2C may have an arrangement structure or a coupling structure in which dark lines are not generated at boundary portions. The size of the display device including the display panels 2A, 2B, and 2C may vary according to the number of combinations of the display panels 2A, 2B, and 2C and the size of each panel. In addition, in the display device, each panel has a structure that can be combined, separated, or removed.

도 4 및 도 5와 같이, 디스플레이 패널의 회로기판(20)은 복수의 LED칩(2A,2B,2C)을 구동할 수 있는 TFT 어레이 기판을 사용하게 된다. 즉, 회로기판(20)은 복수의 LED칩(2A,2B,2C)을 구동하기 위한 박막트랜지스터(TFT)부(50)와 각종 배선들이 형성되어 있으며, 상기 박막트랜지스터가 턴-온되면, 배선을 통해 외부로부터 입력된 구동신호가 LED칩(2A,2B,2C)에 인가되고 각 LED칩이 발광하게 되어 화상을 구현하게 된다. 상기 회로기판(20)은 각 픽셀 영역(2)에 배치된 서브 픽셀 예컨대, LED칩(2A,2B,2C)들이 각각 독립적으로 구동되도록 구성된 회로 예컨대, 박막 트랜지스터를 포함할 수 있다.4 and 5, the circuit board 20 of the display panel uses a TFT array substrate capable of driving a plurality of LED chips 2A, 2B, and 2C. That is, the circuit board 20 is formed with a thin film transistor (TFT) unit 50 and various wirings for driving the plurality of LED chips 2A, 2B, and 2C. When the thin film transistor is turned on, the wiring A driving signal input from the outside is applied to the LED chips 2A, 2B, and 2C, and each LED chip emits light to realize an image. The circuit board 20 may include a circuit, for example, a thin film transistor, configured to independently drive sub-pixels, for example, the LED chips 2A, 2B, and 2C, disposed in each pixel region 2 .

상기 회로기판(20)의 각각의 픽셀 영역(2)은 적색, 녹색 및 청색의 단색 광을 발광하는 적어도 3개의 LED칩(2A,2B,2C)들이 배열되며, 외부로부터 인가되는 신호에 의해 LED칩으로부터 적색, 녹색 및 청색 컬러의 광이 발광되어 화상을 표시할 수 있게 된다. In each pixel area 2 of the circuit board 20, at least three LED chips 2A, 2B, and 2C emitting monochromatic light of red, green, and blue are arranged, and the LED is illuminated by a signal applied from the outside. Lights of red, green and blue colors are emitted from the chip to display an image.

복수의 LED칩(2A,2B,2C)은 회로기판(20)의 TFT 어레이 공정과는 별도의 공정으로 탑재될 수 있다. 즉, 회로기판(20) 상에 배치되는 박막트랜지스터와 각종 배선은 포토 공정에 의해 형성되지만, LED칩(2A,2B,2C)들은 별도의 본딩 공정이나 리플로우 공정을 통해 탑재될 수 있다. The plurality of LED chips 2A, 2B, and 2C may be mounted in a process separate from the TFT array process of the circuit board 20 . That is, the thin film transistor and various wirings disposed on the circuit board 20 are formed by a photo process, but the LED chips 2A, 2B, and 2C may be mounted through a separate bonding process or a reflow process.

여기서, 박막트랜지스터를 갖는 회로기판(20)과 상기 회로기판(20) 상에 배치된 복수의 LED칩(2A,2B,2C)의 구성은 광원 모듈로 정의될 수 있다. 상기 회로기판(20)은 상기 LED칩(2A,2B,2C)과 연결되는 박막트랜지스터부(50)를 포함할 수 있다. 상기 회로기판(20)은 유리와 같은 투명한 지지부재(1)로 형성될 수 있으며, 상기 박막트랜지스터부(50)는 상기 지지부재(1)의 전면에 배치될 수 있다. 상기 LED칩(2A,2B,2C)은 광을 발생하는 발광 구조물, 및 제1 및 제2전극(105,106)을 포함할 수 있다. 상기 LED칩(2A,2B,2C)은 투명한 기판 또는 반도체 기판을 포함할 수 있다. 상기 지지부재(1)는 플라스틱 재질, 글라스 재질, 세라믹 재질 또는 금속 중 적어도 하나를 포함할 수 있다. 상기 지지부재(1)는 투명 또는 비 투명 재질의 절연 필름으로 형성될 수 있다. 상기 지지부재(1) 및 회로기판(20)는 연성 기판이거나 비 연성의 기판일 수 있다.Here, the configuration of the circuit board 20 having a thin film transistor and the plurality of LED chips 2A, 2B, and 2C disposed on the circuit board 20 may be defined as a light source module. The circuit board 20 may include a thin film transistor unit 50 connected to the LED chips 2A, 2B, and 2C. The circuit board 20 may be formed of a transparent support member 1 such as glass, and the thin film transistor unit 50 may be disposed on the front surface of the support member 1 . The LED chips 2A, 2B, and 2C may include a light emitting structure that generates light, and first and second electrodes 105 and 106 . The LED chips 2A, 2B, and 2C may include a transparent substrate or a semiconductor substrate. The support member 1 may include at least one of a plastic material, a glass material, a ceramic material, and a metal. The support member 1 may be formed of an insulating film made of a transparent or non-transparent material. The support member 1 and the circuit board 20 may be a flexible substrate or a non-flexible substrate.

도 5와 같이, 상기 LED칩(2A,2B,2C)이 배치된 회로기판(20)의 상부에는 투광성 커버(7)가 배치될 수 있으며, 상기 투광성 커버(7)는 상기 LED칩(2A,2B,2C)으로부터 방출된 광이 방출될 수 있다. 상기 투과성 커버(7)는 글라스 재질 또는 연성 혹은 강성의 플라스틱 재질일 수 있으며, 보호층 또는 보호 커버일 수 있다. 상기 LED칩(2A,2B,2C)과 상기 투광성 커버(7) 사이에는 투명한 층(7A)이 배치될 수 있으며, 상기 투명한 층(7A)은 실리콘 또는 에폭시와 같은 투명한 수지 재질이 배치되거나, 에어 갭일 수 있다.5, a light-transmitting cover 7 may be disposed on the circuit board 20 on which the LED chips 2A, 2B, and 2C are disposed, and the light-transmitting cover 7 includes the LED chips 2A, The light emitted from 2B, 2C) may be emitted. The permeable cover 7 may be a glass material or a soft or rigid plastic material, and may be a protective layer or a protective cover. A transparent layer 7A may be disposed between the LED chips 2A, 2B, and 2C and the light-transmitting cover 7, and the transparent layer 7A may include a transparent resin material such as silicone or epoxy, or air It can be a gap.

상기 회로기판(20)에서 상기 박막트랜지스터부(50)는 게이트 전극(51), 반도체층(53), 소스 전극(55) 및 드레인 전극(57)으로 구성된다. 회로기판(20) 상에 게이트 전극(51)이 형성되고, 게이트 절연층(49)이 회로기판(110)의 전체 영역에 걸쳐 형성되어 게이트 전극(51)을 덮고, 반도체층(53)이 게이트 절연층(49) 위에 형성되며, 소스 전극(55) 및 드레인 전극(57)이 반도체층(53) 위에 형성된다. In the circuit board 20 , the thin film transistor unit 50 includes a gate electrode 51 , a semiconductor layer 53 , a source electrode 55 , and a drain electrode 57 . A gate electrode 51 is formed on the circuit board 20 , a gate insulating layer 49 is formed over the entire area of the circuit board 110 to cover the gate electrode 51 , and a semiconductor layer 53 is formed with the gate It is formed on the insulating layer 49 , and a source electrode 55 and a drain electrode 57 are formed on the semiconductor layer 53 .

상기 게이트 전극(51)은 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금 등의 금속 또는 이들의 합금으로 형성될 수 있으며, 게이트 절연층(49)은 SiOx 또는 SiNx와 같은 무기 절연물질로 이루어진 단일층 또는 SiOx 및 SiNx으로 이루어진 복수의 층으로 이루어질 수 있다. 반도체층(53)은 비정질 실리콘과 같은 비정질 반도체로 구성될 수도 있고, IGZO(Indium Gallium Zinc Oxide), TiO2, ZnO, WO3, SnO2와 같은 산화물 반도체로 구성될 수 있다. 산화물 반도체로 반도체층(53)을 형성하는 경우, 박막트랜지스터(TFT)의 크기를 감소시킬 수 있고 구동 전력을 감소시킬 수 있고 전기 이동도를 향상시킬 수 있게 된다. 물론, 본 발명에서는 박막트랜지스터의 반도체층이 특정 물질에 한정되는 것이 아니라, 현재 박막트랜지스터에 사용되는 모든 종류의 반도체물질을 사용할 수 있을 것이다.The gate electrode 51 may be formed of a metal such as Cr, Mo, Ta, Cu, Ti, Al, or an Al alloy or an alloy thereof, and the gate insulating layer 49 is made of an inorganic insulating material such as SiOx or SiNx. It may be made of a single layer made of or a plurality of layers made of SiOx and SiNx. The semiconductor layer 53 may be formed of an amorphous semiconductor such as amorphous silicon, or an oxide semiconductor such as Indium Gallium Zinc Oxide (IGZO), TiO2, ZnO, WO 3 or SnO 2 . When the semiconductor layer 53 is formed of an oxide semiconductor, the size of the thin film transistor (TFT) may be reduced, driving power may be reduced, and electric mobility may be improved. Of course, in the present invention, the semiconductor layer of the thin film transistor is not limited to a specific material, and all kinds of semiconductor materials currently used in the thin film transistor may be used.

소스 전극(55) 및 드레인 전극(57)은 Cr, Mo, Ta, Cu, Ti, Al, Al합금 등과 같은 금속 또는 이들의 합금으로 이루어질 수 있다. 이때, 드레인 전극(57)은 LED칩(2A,2B,2C)에 신호를 인가하는 제1 연결전극으로 활용될 수 있다. 한편, 도면에서는 박막트랜지스터부(50)가 바텀 게이트(bottom gate)방식 박막트랜지스터지만, 본 발명이 이러한 특정 구조의 박막트랜지스터에 한정되는 것이 아니라 탑 게이트(top gate)방식 박막트랜지스터와 같이 다양한 구조의 박막트랜지터가 적용될 수 있을 것이다.The source electrode 55 and the drain electrode 57 may be formed of a metal such as Cr, Mo, Ta, Cu, Ti, Al, Al alloy, or an alloy thereof. In this case, the drain electrode 57 may be used as a first connection electrode for applying a signal to the LED chips 2A, 2B, and 2C. On the other hand, in the drawing, the thin film transistor unit 50 is a bottom gate type thin film transistor, but the present invention is not limited to a thin film transistor having such a specific structure, but various structures such as a top gate type thin film transistor. A thin film transistor may be applied.

도 5와 같이, 표시영역(A1)의 제1절연층(41) 위에는 제2연결 전극(59)이 형성된다. 이때, 제2연결전극(59)은 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금 등의 금속 또는 이들의 합금으로 형성될 수 있으며, 제2 연결전극(59)(즉, 박막트랜지스터(TFT)의 드레인 전극(57))과 동일한 공정에 의해 형성될 수 있다. 5 , the second connection electrode 59 is formed on the first insulating layer 41 of the display area A1 . At this time, the second connection electrode 59 may be formed of a metal such as Cr, Mo, Ta, Cu, Ti, Al or Al alloy or an alloy thereof, and the second connection electrode 59 (ie, a thin film transistor ( It can be formed by the same process as the drain electrode 57) of the TFT).

박막트랜지스터부(50)가 형성된 회로기판(20) 위에는 제1 절연층(41)이 형성되며, 표시영역의 제1 절연층(41) 위에 LED칩(2A,2B,2C)이 배치된다. 이때, 도면에서는 제1 절연층(114)의 일부가 제거되고 제거된 영역 상에 LED칩(2A,2B,2C)들이 배열될 수 있다. 상기 제1 절연층(41)은 폴리 이미드(PI) 필름, 포토아크릴과 같은 유기층으로 구성될 수도 있고, 무기층/유기층 또는 무기층/유기층/무기층 등의 복층 구조로 구성될 수도 있다.A first insulating layer 41 is formed on the circuit board 20 on which the thin film transistor unit 50 is formed, and LED chips 2A, 2B, and 2C are disposed on the first insulating layer 41 of the display area. In this case, in the drawing, a portion of the first insulating layer 114 is removed and the LED chips 2A, 2B, and 2C may be arranged on the removed area. The first insulating layer 41 may be formed of an organic layer such as a polyimide (PI) film or photoacrylic, or may have a multilayer structure such as an inorganic layer/organic layer or an inorganic layer/organic layer/inorganic layer.

상기 제1절연층(41)이 오픈된 영역에는 제1 및 제2패드(61,63)가 배치될 수 있다. 상기 제1패드(61)는 상기 제1연결 전극(57) 상에 배치되거나, 상기 제1연결 전극(57)의 일부 물질일 수 있다. 상기 제2패드(63)는 상기 제2연결 전극(59) 상에 배치되거나, 상기 제2연결 전극(59)의 일부 물질일 수 있다. First and second pads 61 and 63 may be disposed in the area where the first insulating layer 41 is opened. The first pad 61 may be disposed on the first connection electrode 57 or may be a part of the material of the first connection electrode 57 . The second pad 63 may be disposed on the second connection electrode 59 , or may be a part of the second connection electrode 59 .

상기 LED칩(2A,2B,2C)의 제1전극(105)은 상기 회로기판(20)의 제1패드(61) 상에 배치되며, 제2전극(106)은 상기 제2패드(63) 상에 배치될 수 있다. 상기 제1 및 제2패드(61,63)는 상기 제1 및 제2연결 전극(57,59)을 통해 박막트랜지스터와 전기적으로 연결되며, 상기 LED칩(2A,2B,2C)의 제1 및 제2전극(105,106)에 전기적으로 연결될 수 있다. 여기서, 상기 제1 및 제2패드(61,63)는 비 금속 물질을 포함하지 않을 수 있다. 상기 제1 및 제2패드(61,63)는 Ti, Ni, Pt, TiN, Mo, Al, W, Cu, Ag, Au 중 적어도 둘 이상을 포함할 수 있다. 상기 제1 및 제2패드(61,63)는 다층으로 형성될 수 있다. The first electrode 105 of the LED chips 2A, 2B, and 2C is disposed on the first pad 61 of the circuit board 20 , and the second electrode 106 is the second pad 63 . may be placed on the The first and second pads 61 and 63 are electrically connected to the thin film transistor through the first and second connection electrodes 57 and 59, and the first and second pads of the LED chips 2A, 2B and 2C It may be electrically connected to the second electrodes 105 and 106 . Here, the first and second pads 61 and 63 may not include a non-metallic material. The first and second pads 61 and 63 may include at least two or more of Ti, Ni, Pt, TiN, Mo, Al, W, Cu, Ag, and Au. The first and second pads 61 and 63 may be formed in multiple layers.

도 3 및 도 4와 같이, 상기 회로기판(20)의 하면에는 드라이버 IC(19) 및 이에 연결된 하부 패드(32) 등이 배치될 수 있다. 상기 회로기판(20)은 상면과 하면의 에지 영역 또는 비표시 영역(A2,A3)에 관통 배선부(30)를 포함하며, 상기 관통 배선부(30)는 회로기판(20)의 상면에서 하면까지 전기적으로 연결해 줄 수 있다. 상기 관통 배선부(30)는 상기 회로기판(20) 또는 지지부재(1)의 적어도 한 측면 또는 서로 다른 두 측면보다 안쪽 영역을 따라 배열될 수 있다. 상기 관통 배선부(30)는 픽셀의 개수에 따라 달라질 수 있으며, 수 백개 이상 배선들이 배열될 수 있으며, 예컨대 각 측면보다 내부 영역에 적어도 100개 또는 200개 이상이 배열될 수 있다. 상기 관통 배선부(30)는 회로기판(20)의 상면에 배치된 상부 패드(31)와 하면에 배치된 하부 패드(32)를 서로 연결시켜 줄 수 있다. 도 6 및 도 7과 같이, 상기 상부 패드들(31)은 복수의 LED 칩(2A,2B,2C)와 배선(La)을 통해 전기적으로 연결되거나, 상기 배선(La)의 단부에 배치될 수 있다. 상기 하부 패드(32)는 상기 회로기판(20)의 하면(Sb)에서 상기 상부 패드(31)와 대응되는 위치에 배치될 수 있다. 이러한 상부 패드(31)들과 하부 패드(32)들은 각각 복수의 관통 배선부(30)에 각각 연결될 수 있다. 이러한 상부 패드(31)와 상기 하부 패드(32)는 단층 또는 다층일 수 있으며, 다층인 경우 적어도 2층 이상 또는 3층이상일 수 있다. 상부 패드(31)와 상기 하부 패드(32)는 Ti, Ni, Pt, TiN, Mo, Al, W, Cu, Ag, Au 중 적어도 둘 이상을 포함할 수 있다.3 and 4 , a driver IC 19 and a lower pad 32 connected thereto may be disposed on the lower surface of the circuit board 20 . The circuit board 20 includes a through wiring part 30 in edge areas or non-display areas A2 and A3 of the upper and lower surfaces of the circuit board 20 , and the through wiring part 30 is formed from the upper surface of the circuit board 20 to the lower surface of the circuit board 20 . It can be electrically connected to The through wiring part 30 may be arranged along an inner region of at least one side or two different sides of the circuit board 20 or the support member 1 . The number of the through wiring units 30 may vary depending on the number of pixels, and hundreds or more of wirings may be arranged, for example, at least 100 or 200 or more may be arranged in the inner region rather than each side. The through wiring part 30 may connect the upper pad 31 disposed on the upper surface of the circuit board 20 and the lower pad 32 disposed on the lower surface of the circuit board 20 to each other. 6 and 7 , the upper pads 31 may be electrically connected to the plurality of LED chips 2A, 2B, and 2C through a wiring La, or may be disposed at an end of the wiring La. have. The lower pad 32 may be disposed at a position corresponding to the upper pad 31 on the lower surface Sb of the circuit board 20 . The upper pads 31 and the lower pads 32 may be respectively connected to the plurality of through wiring units 30 . The upper pad 31 and the lower pad 32 may be single-layered or multi-layered, and in the case of a multi-layered structure, at least two or more layers or three or more layers may be used. The upper pad 31 and the lower pad 32 may include at least two or more of Ti, Ni, Pt, TiN, Mo, Al, W, Cu, Ag, and Au.

상기 회로기판(20)의 외곽부에 도전성 재질의 관통 배선부(30)를 통해 상부 패드(31)들 및 하부 패드(32)들 각각을 서로 연결시켜 줌으로써, 회로기판(20)의 측면을 통해 별도의 패턴을 형성하지 않을 수 있다. 즉, 회로기판(20)의 외 측면은 커팅된 면으로 제공될 수 있어, 별도의 패턴을 형성하는 데 어려움이 있을 수 있다. By connecting each of the upper pads 31 and the lower pads 32 to each other through the through wiring part 30 made of a conductive material in the outer part of the circuit board 20, the side surface of the circuit board 20 is A separate pattern may not be formed. That is, since the outer side of the circuit board 20 may be provided as a cut surface, it may be difficult to form a separate pattern.

상기 관통 배선부(30)가 배치된 회로기판(20)의 에지 영역에는 보호층(33,34)에 의해 보호될 수 있다. 상기 보호층(33,34)은 상기 상부 패드(31)과 하부 패드(32)의 표면을 보호할 수 있다. 상기 보호층(33,34)은 관통 배선부(30)의 상부 표면과 하부 표면에 형성될 수 있으며, 서로 연결되거나 상부 및 하부로 분리될 수 있다. 상기 보호층(33,34)은 상기 관통 배선부(30)의 표면에 형성되고, 인접한 관통 배선부 간의 간섭이나 전기적인 쇼트 문제나, 습기 침투를 차단할 수 있다. 상기 보호층(33,34)는 상기 상부 패드(31) 및 하부 패드(32)의 표면까지 형성되어, 상면(Sa) 및 하면(Sb)의 에지 영역을 보호할 수 있다. 상기 보호층(33,34)은 TiO2, SiO2, SiON, Al2O3 중 적어도 하나를 포함하거나, 산화막, 질화물 또는 유전율 막으로 형성될 수 있다.The edge region of the circuit board 20 on which the through wiring part 30 is disposed may be protected by the protective layers 33 and 34 . The protective layers 33 and 34 may protect surfaces of the upper pad 31 and the lower pad 32 . The protective layers 33 and 34 may be formed on the upper and lower surfaces of the through wiring unit 30 , and may be connected to each other or separated into upper and lower portions. The protective layers 33 and 34 are formed on the surface of the through wiring unit 30 and may block interference between adjacent through wiring units, an electrical short problem, or moisture penetration. The protective layers 33 and 34 may be formed up to the surfaces of the upper pad 31 and the lower pad 32 to protect edge regions of the upper surface Sa and the lower surface Sb. The protective layers 33 and 34 may include at least one of TiO 2 , SiO 2 , SiON, and Al 2 O 3 , or may be formed of an oxide film, a nitride film, or a dielectric constant film.

도 2 및 도 5와 같이, 상기 픽셀 영역(2)은 각각의 LED칩(2A,2B,2C)들이 제1 및 제2패드(61,63) 각각의 위에 배치될 수 있다. 상기 픽셀 영역(2)을 구성하는 LED칩(2A,2B,2C)들은 라인 형상, 삼각형 형상 예컨대, 직각 삼각형 형상 또는 정 삼각형 형상으로 배치될 수 있다. 이때 각 제1패드(61)들은 패턴을 통해 공통 전극(2D, 도 2 참조)과 전기적으로 연결될 수 있다. 상기 제1 및 제2패드(61,63)는 상기 각 LED칩(2A,2B,2C)의 제1 및 제2전극(105,106)의 사이즈보다 큰 사이즈로 제공되어, LED칩들이 용이하게 탑재될 수 있다.2 and 5 , in the pixel region 2, respective LED chips 2A, 2B, and 2C may be disposed on the first and second pads 61 and 63, respectively. The LED chips 2A, 2B, and 2C constituting the pixel region 2 may be arranged in a line shape, a triangular shape, for example, a right triangle shape or an equilateral triangle shape. In this case, each of the first pads 61 may be electrically connected to the common electrode 2D (refer to FIG. 2 ) through a pattern. The first and second pads 61 and 63 are provided with sizes larger than the sizes of the first and second electrodes 105 and 106 of each of the LED chips 2A, 2B, and 2C, so that the LED chips can be easily mounted. can

발명의 실시 예는 LED칩(2A,2B,2C)의 하부에서 상기 LED칩(2A,2B,2C)과 전기적으로 연결되는 패드(61,63)의 물질을 금속 물질 또는 면 저항이 낮은 물질로 제공할 수 있다. 상기 LED칩(2A,2B,2C)의 각 전극(105,106)에 접합된 패드(61,63)의 물질이 금속 접합을 제공함으로써, LED칩(2A,2B,2C)과 연결되는 층에서의 면 저항 값이 낮추고, 발열 문제를 개선시켜 줄 수 있다.In an embodiment of the present invention, the material of the pads 61 and 63 electrically connected to the LED chips 2A, 2B, 2C under the LED chips 2A, 2B, and 2C is made of a metal material or a material having a low sheet resistance. can provide The material of the pads 61 and 63 bonded to the respective electrodes 105 and 106 of the LED chips 2A, 2B, and 2C provides a metal bond, so that the surface in the layer connected to the LED chips 2A, 2B, and 2C. It can reduce the resistance value and improve the heat problem.

도 6 및 도 4와 같이, 상기 회로기판(20)의 외곽부의 상면(Sa) 및 하면(Sb)에는 상기 상부 패드(31) 및 하부 패드(32)들이 배치된다. 상기 상부 패드(31) 및 하부 패드(32)는 전원 단자이거나 시그널 단자일 수 있다. 여기서, 상기 회로기판(20)의 측면이 커팅될 때, 상기 상부 및 하부 패드(31,32)는 외 측면이 상기 커팅된 측면에 배치되거나, 상기 측면보다 더 내측에 배치될 수 있다. 6 and 4 , the upper pad 31 and the lower pad 32 are disposed on the upper surface Sa and the lower surface Sb of the outer portion of the circuit board 20 . The upper pad 31 and the lower pad 32 may be power terminals or signal terminals. Here, when the side surface of the circuit board 20 is cut, the outer side of the upper and lower pads 31 and 32 may be disposed on the cut side surface, or may be disposed on the inner side than the side surface.

상기 상부 및 하부 패드(31,32)들이 회로기판(20) 또는 지지부재(1)의 외곽부에 배열됨으로써, 단위 패널은 상부 패드(31)와 하부 패드(32)를 서로 연결해 줄 수 있는 부재가 요구되고 있다. 상기 상부 및 하부 패드(31,32)들은 수직 방향으로 서로 대향될 수 있다. 관통 배선부(30)들 각각은 서로 대향되는 상기 상부 패드(31)들 및 하부 패드(32)들 각각을 전기적으로 연결시켜 줄 수 있다. As the upper and lower pads 31 and 32 are arranged at the outer portion of the circuit board 20 or the support member 1 , the unit panel is a member capable of connecting the upper pad 31 and the lower pad 32 to each other. is being requested The upper and lower pads 31 and 32 may face each other in a vertical direction. Each of the through wiring units 30 may electrically connect the upper pads 31 and the lower pads 32 that are opposed to each other, respectively.

발명은 지지부재(1) 또는 회로기판(20)는 외곽부에 복수의 관통 홀(P0)을 포함하며, 상기 복수의 관통홀(P0)은 상기 상부 패드(31)와 하부 패드(32)의 영역과 수직 방향으로 중첩될 수 있다. 상기 관통 홀(P0)에는 관통 배선부(30)가 형성되며, 상기 관통 배선부(30)는 상기 상부 패드(31)와 하부 패드(32)를 각각 연결시켜 줄 수 있다. 상기 관통 배선부(30)는 관통 홀(P0)에 배치된 연결 패턴(P1)을 포함할 수 있다. 상기 연결 패턴(P1)은 상기 지지부재(1)의 두께(T0)보다 큰 높이로 형성될 수 있다. 상기 연결 패턴(P1)은 상기 상부 패드(31)의 내주면과 연결되거나 접촉될 수 있다. 상기 연결 패턴(P2)는 상기 하부 패드(32)의 내주면과 연결되거나 접촉될 수 있다. 상기 연결 패턴(P1)은 제1부(P2)와 제2부(P3)을 포함하며, 상기 제1부(P2)는 상기 회로 패턴(P1)으로부터 상기 상부 패드(31)의 상면으로 연장될 수 있으며, 상기 상부 패드(31)와 수직 방향으로 중첩될 수 있다. 상기 제2부(P3)는 상기 회로 패턴(P1)으로부터 상기 하부 패드(32)의 하면으로 연장될 수 있으며, 상기 하부 패드(32)와 수직 방향으로 중첩될 수 있다. In the present invention, the support member 1 or the circuit board 20 includes a plurality of through-holes P0 in the outer portion, and the plurality of through-holes P0 are formed between the upper pad 31 and the lower pad 32 . It may overlap the area in a vertical direction. A through wiring part 30 is formed in the through hole P0 , and the through wiring part 30 may connect the upper pad 31 and the lower pad 32 respectively. The through wiring unit 30 may include a connection pattern P1 disposed in the through hole P0. The connection pattern P1 may be formed to have a height greater than a thickness T0 of the support member 1 . The connection pattern P1 may be connected to or in contact with the inner circumferential surface of the upper pad 31 . The connection pattern P2 may be connected to or in contact with the inner circumferential surface of the lower pad 32 . The connection pattern P1 includes a first portion P2 and a second portion P3 , and the first portion P2 extends from the circuit pattern P1 to the upper surface of the upper pad 31 . and may overlap the upper pad 31 in a vertical direction. The second part P3 may extend from the circuit pattern P1 to the lower surface of the lower pad 32 and may overlap the lower pad 32 in a vertical direction.

기존에는 상기 회로기판(20)에 관통홀을 형성한 다음, 디스펜싱 공정을 통해 각 관통홀에 페이스트를 채워 형성하게 된다. 즉, 상부 패드(31)와 하부 패드(32)를 연결할 때, 디스펜싱 공정을 이용하여 패턴을 형성하게 된다. 또한 박막트랜지스터부를 갖는 패널에서는 도금 방식을 이용하여 측면 패턴을 형성할 경우, 도금 공정 시 박막트랜지스터부가 전기적인 손해가 발생될 수 있어, 도금 공정을 이용할 수 없는 문제가 있다. 따라서, 기존에는 디스펜싱 공정을 이용하여 회로기판(20) 또는 지지부재(1)의 내부 홀에 패턴을 형성할 경우, 홀 사이즈가 디스펜싱 공정이나 페이스트 재질에 따라 커지는 문제가 있다. 즉, 인접한 홀 간의 간격 확보가 어려운 문제가 있으며, 공차 조절이 어려울 수 있다.Conventionally, after forming a through hole in the circuit board 20, a paste is filled in each through hole through a dispensing process to form it. That is, when the upper pad 31 and the lower pad 32 are connected, a pattern is formed using a dispensing process. In addition, in a panel having a thin film transistor unit, when a side pattern is formed using a plating method, electrical damage may occur to the thin film transistor unit during a plating process, so that the plating process cannot be used. Therefore, when a pattern is formed in the inner hole of the circuit board 20 or the support member 1 using the conventional dispensing process, there is a problem in that the hole size increases depending on the dispensing process or the paste material. That is, there is a problem in that it is difficult to secure a gap between adjacent holes, and it may be difficult to control the tolerance.

또한 기존에는 디스펜싱 공정에 의한 홀 패턴을 형성해 줌으로써, 패턴 물질의 순도가 낮고 면 저항 값이 높아지는 문제가 있다. 또한 디스펜싱에 의해 홀 패턴을 회로기판(20) 또는 지지부재(1)의 내부에 증착시켜 줄 때, 접착력이 낮고, 증착 후 경화 공정을 진행하여 복잡해 질 수 있다. In addition, by forming a hole pattern by the conventional dispensing process, there is a problem in that the purity of the pattern material is low and the sheet resistance value is increased. In addition, when the hole pattern is deposited on the inside of the circuit board 20 or the support member 1 by dispensing, the adhesive force is low, and it may be complicated by a curing process after deposition.

발명은 회로기판(20)의 외곽부에 복수의 관통 홀(P0)을 레이저 빔이 조사되는 정도의 크기 또는 금속 파우더가 삽입될 수 있는 정도의 크기로 형성해 주고, 상기 관통 홀(P0)에 금속 파우더를 주입한 다음 상기 금속 파우더에 레이저 빔을 조사하여, 패턴을 형성할 수 있다. 이때 금속 파우더가 홀(P0) 하부에서 용해되고 관통 홀 내면에 융착됨으로써, 홀 하부에서 상부를 향해 패턴이 형성될 수 있다. 또한 상부 패드(32)의 표면 또는/및 하부 패드의 표면 일부에 대해 금속 파우더를 출사하고, 레이저 빔을 조사하여, 관통 홀의 상부 및 하부 패턴을 형성해 줄 수 있다. 이러한 공정을 통해 관통 배선부(30)이 형성될 수 있다.In the present invention, a plurality of through-holes P0 are formed in the outer portion of the circuit board 20 to a size large enough to be irradiated with a laser beam or a metal powder can be inserted, and the metal to the through-hole P0 is formed. A pattern may be formed by injecting the powder and then irradiating the metal powder with a laser beam. At this time, the metal powder is melted in the lower part of the hole P0 and fused to the inner surface of the through hole, so that a pattern may be formed from the lower part of the hole to the upper part. In addition, metal powder may be emitted to the surface of the upper pad 32 and/or a portion of the surface of the lower pad and a laser beam may be irradiated to form upper and lower patterns of the through hole. Through this process, the through wiring part 30 may be formed.

상기 관통 배선부(30)의 최소 폭은 상기 관통홀(P0)의 폭(W1)과 동일하며, 최대 폭(W2)은 상기 상부 패드의 폭보다 작을 수 있다. 상기 관통홀(P0)의 폭(W1)은 최소 10㎛ 이상 예컨대, 10㎛ 내지 40㎛의 범위 또는 20㎛ 내지 40㎛의 범위로 형성될 수 있다. 상기 관통홀(P0)은 상부에서 볼 때, 원 형상, 타원 형상, 또는 다각형 형상 중 적어도 하나를 포함할 수 있다. 예컨대, 관통홀(P0)의 깊이는 지지부재(1)의 두께 이상으로서, 5㎛ 내지 2000㎛의 범위로 형성될 수 있다. The minimum width of the through wiring part 30 may be the same as the width W1 of the through hole P0 , and the maximum width W2 may be smaller than the width of the upper pad. The width W1 of the through hole P0 may be at least 10 μm or more, for example, in the range of 10 μm to 40 μm or in the range of 20 μm to 40 μm. The through hole P0 may include at least one of a circular shape, an elliptical shape, and a polygonal shape when viewed from above. For example, the depth of the through hole P0 is equal to or greater than the thickness of the support member 1 , and may be formed in a range of 5 μm to 2000 μm.

여기서, 상기 관통홀(P0)는 상기 상부 및 하부 패드(31,32)의 사이즈 또는 단자 특성에 따른 사이즈에 대응되는 크기로 형성될 수 있다. 즉, 관통홀(P0)은 전원 단자인 경우, 다른 시그널 단자보다 더 크게 제공될 수 있으며, 이에 대해 한정하지는 않는다. 여기서, 상기 상부 패드(31)와 하부 패드(32)의 사이즈는 상기 제1부(P2)와 제2부(P3)의 면적보다 클 수 있으며, 예컨대 40x120㎛ 내지 100x150㎛의 범위일 수 있다.Here, the through hole P0 may be formed to have a size corresponding to the size of the upper and lower pads 31 and 32 or a size according to terminal characteristics. That is, in the case of the power terminal, the through hole P0 may be provided to be larger than other signal terminals, but is not limited thereto. Here, the size of the upper pad 31 and the lower pad 32 may be larger than the area of the first portion P2 and the second portion P3, and may be, for example, in the range of 40x120㎛ to 100x150㎛.

상기 관통 배선부(30)의 상부 폭(W2)은 가로 길이 또는 세로 길이이며, 5㎛ 이상 예컨대, 5㎛ 내지 150㎛의 범위로 형성될 수 있다. 즉, 상부 폭(W2)는 가로와 세로 길이가 서로 동일하거나 어느 하나가 더 길 수 있다. 상기 상부 폭은 제1부(P2)의 폭이며, 하부 폭은 제2부(P3)의 폭일 수 있다. 상기 하부 폭은 상부 폭과 동일하거나 더 클 수 있다. 상기 제1부(P2)는 상부 형상이 소정 폭을 갖는 라인 형상, 원 형상이거나, 타원 형상, 또는 다각형 형상일 수 있다. 상기 제2부(P3)는 하부 형상이 소정 폭을 갖는 라인 형상, 원 형상이거나, 타원 형상, 또는 다각형 형상일 수 있다. 상기 제1 및 제2부(P2,P3)은 입체 패턴으로 형성될 수 있다.The upper width W2 of the through wiring part 30 is a horizontal length or a vertical length, and may be formed in a range of 5 μm or more, for example, 5 μm to 150 μm. That is, the upper width W2 may have the same horizontal and vertical lengths, or any one of them may be longer. The upper width may be the width of the first portion P2 , and the lower width may be the width of the second portion P3 . The lower width may be equal to or greater than the upper width. The upper shape of the first part P2 may be a line shape having a predetermined width, a circular shape, an elliptical shape, or a polygonal shape. The lower shape of the second part P3 may be a line shape having a predetermined width, a circular shape, an elliptical shape, or a polygonal shape. The first and second portions P2 and P3 may be formed in a three-dimensional pattern.

상기 관통 배선부(30)의 제1부(P2) 또는 제2부(P3)의 두께(T2)는 상기 상부 패드(31)의 두께(T1)와 같거나 얇게 형성될 수 있다. 상기 두께(T2)는 1㎛ 이상 예컨대, 1㎛ 내지 10㎛의 범위로 형성될 수 있다. 상기 상부 패드(31)의 두께(T1)는 1㎛ 이상 예컨대, 1㎛ 내지 100㎛의 범위로 형성될 수 있다.The thickness T2 of the first part P2 or the second part P3 of the through wiring part 30 may be equal to or thinner than the thickness T1 of the upper pad 31 . The thickness T2 may be formed in a range of 1 μm or more, for example, 1 μm to 10 μm. The thickness T1 of the upper pad 31 may be 1 μm or more, for example, in the range of 1 μm to 100 μm.

여기서, 상기 상부 패드(31)과 하부 패드(32)는 서로 동일한 물질이거나 서로 다른 물질로 형성될 수 있다. 상기 상부 및 하부 패드(31,32)가 다층인 경우, 최하층인 제1층은 접착층이며, Ti, Ni, TiN, Mo, Pt 중 적어도 하나 또는 상기 금속을 갖는 합금을 포함할 수 있다. 상기 제1층 위에 배치된 제2층은 열 전도 및 전기 전도를 위한 재질로 형성될 수 있으며, 예컨대 Al, Cu, W 중에서 적어도 하나 또는 선택된 금속을 갖는 합금으로 형성될 수 있다. 상기 제2층 위에 배치된 제3층은 제1층과 동일한 재질이거나 Ti, Ni, TiN, Mo, Pt 중에서 적어도 하나로 형성될 수 있다. 상기 제3층 위에 배치된 제4층은 투명한 층이거나 금속 본딩층으로 형성될 수 있으며, 예컨대 ITO, Ag, 또는 Au 중 적어도 하나 또는 상기 금속을 갖는 합금 중에서 선택될 수 있다. 상기 제4층은 산화 방지를 위한 층일 수 있다.Here, the upper pad 31 and the lower pad 32 may be formed of the same material or different materials. When the upper and lower pads 31 and 32 are multi-layered, the lowermost first layer is an adhesive layer and may include at least one of Ti, Ni, TiN, Mo, and Pt or an alloy having the metal. The second layer disposed on the first layer may be formed of a material for heat conduction and electricity conduction, for example, may be formed of an alloy having at least one of Al, Cu, and W or a selected metal. The third layer disposed on the second layer may be made of the same material as the first layer or may be formed of at least one of Ti, Ni, TiN, Mo, and Pt. The fourth layer disposed on the third layer may be a transparent layer or may be formed of a metal bonding layer, for example, may be selected from at least one of ITO, Ag, or Au, or an alloy having the metal. The fourth layer may be a layer for preventing oxidation.

상기 관통 배선부(30)는 상기 상부 패드(P1)의 내면에서 하부 패드(32)의 내면까지 형성될 수 있으며, 전도성 재질로 형성될 수 있다. 상기 관통 배선부(30)는 상기 상부 패드(31) 및 하부 패드(32)와 다른 층 구조를 갖고, 단일 또는 복합 금속(예, 합금)으로 형성될 수 있으며, 즉, 단일 층 구조로 형성될 수 있다. 상기 관통 배선부(30)는 상기 상부 패드(31) 및 하부 패드(32)와 다른 물질로 형성될 수 있다. The through wiring part 30 may be formed from the inner surface of the upper pad P1 to the inner surface of the lower pad 32 and may be formed of a conductive material. The through wiring part 30 has a layer structure different from that of the upper pad 31 and the lower pad 32, and may be formed of a single or a composite metal (eg, an alloy), that is, may be formed in a single layer structure. can The through wiring part 30 may be formed of a material different from that of the upper pad 31 and the lower pad 32 .

상기 관통 배선부(30)의 최대 높이는 지지 부재(1)의 두께(T0)보다 더 두꺼울 수 있다. 이러한 관통 배선부(30)의 폭 및 높이는 면 저항 값과 금속 파우더의 사이즈에 따라 달라질 수 있다.The maximum height of the through wiring part 30 may be thicker than the thickness T0 of the support member 1 . The width and height of the through wiring part 30 may vary depending on the sheet resistance value and the size of the metal powder.

상기 관통 배선부(30)은 하기에 설명한 바와 같이, 금속 파우더를 레이저를 이용하여 조사함으로써, 금속 파우더가 분포되는 홀 내면에 금속이 융착 또는 증착될 수 있다. 이때 증착 또는 융착되는 금속은 금속 파우더를 레이저로 용해시켜 형성됨으로써, 금속 파우더에 포함되는 산소 성분이 금속 파우더가 용해될 때, 지지부재(1) 또는 회로기판(20)의 홀 내면과의 접착력을 향상시켜 줄 수 있다. 상기 금속이 형성되는 홀 내면은 회로기판(20)이 갖는 지지부재(1)의 관통 홀일 수 있다. As described below, in the through wiring part 30 , metal may be fused or deposited on the inner surface of the hole in which the metal powder is distributed by irradiating the metal powder with a laser. At this time, the metal to be deposited or fused is formed by dissolving the metal powder with a laser, so that when the metal powder is dissolved in the oxygen component contained in the metal powder, the adhesive force with the inner surface of the hole of the support member 1 or the circuit board 20 is increased. can improve The inner surface of the hole in which the metal is formed may be a through hole of the support member 1 of the circuit board 20 .

상기 관통 배선부(30)는 전도성 재질 또는 금속으로 형성될 수 있으며, 예를 들면 Ti, Ta, W, Al, Cu, In, Ir, Pd, Co, Gr, CNT, Cr, Mg, Mo, Zn, Ni, Si, Ge, Ag, Au, Hf, Pt, Ru, Rh, TiN, TaN, 이들의 둘 이상의 합금물질 중 적어도 하나를 포함할 수 있다. 예컨대, 금속은 Cu인 경우, CuGr를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The through wiring part 30 may be formed of a conductive material or metal, for example, Ti, Ta, W, Al, Cu, In, Ir, Pd, Co, Gr, CNT, Cr, Mg, Mo, Zn. , Ni, Si, Ge, Ag, Au, Hf, Pt, Ru, Rh, TiN, TaN, may include at least one of these two or more alloy materials. For example, when the metal is Cu, it may include CuGr, but is not limited thereto.

다른 예로서, 상기 관통 배선부(30)의 폭(예, W1)은 회로기판(20)의 관통 홀(P0) 내에서 일정하거나, 영역에 따라 다른 폭으로 형성될 수 있다. 예컨대, 상기 관통 홀(P0)의 폭(W1)은 상부가 넓고 하부가 좁은 형상으로 형성되거나, 상부가 좁고 하부가 넓은 형태로 형성될 수 있다. As another example, the width (eg, W1 ) of the through wiring part 30 may be constant within the through hole P0 of the circuit board 20 , or may be formed to have different widths according to regions. For example, the width W1 of the through hole P0 may have a wide upper part and a narrow lower part, or a narrow upper part and a wide lower part may be formed.

상기 관통 배선부(30)와 상기 상부 패드(31)의 표면의 접촉 부분은 서로 다른 두 금속의 합금이 형성될 수 있다. 상기 관통 배선부(30)와 상기 하부 패드(32)의 표면의 접촉 부분은 서로 다른 두 금속의 합금이 형성될 수 있다. An alloy of two different metals may be formed at a contact portion between the through wiring part 30 and the surface of the upper pad 31 . An alloy of two different metals may be formed at a contact portion between the through wiring part 30 and the surface of the lower pad 32 .

발명의 실시 예는 회로기판(20) 또는 지지부재(1)의 관통 홀(P0)들 각각에 관통 배선부(30)을 금속 파우더를 이용하여 형성해 줌으로써, 도금 공정이나 디스펜싱 공정을 수행하지 않고 상부 패드(31)와 하부 패드(32)를 전기적으로 연결시켜 줄 수 있다. 또한 단일 금속으로 활성화된 금속 파우더로 관통 배선부(30)을 형성해 줌으로써, 면 저항이 낮아질 수 있어, 전기적 효율이 개선될 수 있다. 또한 관통 배선부(30)의 영역은 레이저를 지나는 회수와 파우더 사이즈에 따라 달라질 수 있으므로, 각 관통 배선부(30) 간의 공차 조절이 용이할 수 있다.In an embodiment of the present invention, the through-wiring unit 30 is formed in each of the through-holes P0 of the circuit board 20 or the support member 1 using metal powder, without performing a plating process or a dispensing process. The upper pad 31 and the lower pad 32 may be electrically connected. In addition, by forming the through-wiring unit 30 using the metal powder activated with a single metal, the sheet resistance may be lowered, and thus the electrical efficiency may be improved. In addition, since the area of the through wiring part 30 may vary depending on the number of times the laser passes and the powder size, it is possible to easily control the tolerance between each of the through wiring parts 30 .

이러한 관통 배선부(30)의 형성 과정을 보면 다음과 같다. A process of forming the through wiring unit 30 is as follows.

도 8의 (A)(B)(C)와 같이, 관통 홀(P0)은 회로기판(20)의 지지부재(1)의 외곽부에 상부 및 하부 패드(31,32)를 통해 관통시켜 준다. 상기 관통 홀(P0)들 중 적어도 하나를 레이저 모듈(203)과 대응되도록 정렬시킨 후, 상기 관통 홀(P0)의 내부에 파우더 공급부(201)를 통해 활성화된 금속 파우더(Pm)를 출사하게 된다. 이때 상기 금속 파우더(Pm)가 관통 홀(P0)의 하부에 도포될 때, 레이저 빔(L1)을 상기 금속 파우더(Pm)에 조사하게 된다. 상기 레이저는 수 만(10000) 도 이상의 온도로 상기 금속 파우더(Pm)로 조사되므로, 상기 금속 파우더(Pm)는 용해가 되고, 지지부재(1)의 관통 홀(P0)의 표면에 증착 또는 융착될 수 있다. 이때 금속 파우더(Pm)를 레이저 빔(L1)를 이용하여 반복적으로 형성해 줌으로써, 상기 관통 홀(P0)에 연결 패턴(P1)이 형성될 수 있다. 또한 상부 패드(31) 상에서 상기의 과정을 계속 수행함으로써, 관통 배선부(30)의 제1부(P2)를 형성해 줄 수 있고, 하부 패드(32) 상으로 상기의 과정을 계속 수행함으로써, 관통 배선부(30)의 제2부(P3)를 형성해 줄 수 있다. As shown in (A) (B) (C) of FIG. 8 , the through hole P0 penetrates the outer portion of the support member 1 of the circuit board 20 through the upper and lower pads 31 and 32 . . After aligning at least one of the through holes P0 to correspond to the laser module 203, the activated metal powder Pm is emitted through the powder supply unit 201 into the through hole P0. . At this time, when the metal powder Pm is applied to the lower portion of the through hole P0 , the laser beam L1 is irradiated to the metal powder Pm. Since the laser is irradiated with the metal powder Pm at a temperature of tens of thousands (10000) degrees or more, the metal powder Pm is dissolved and deposited or fused on the surface of the through hole P0 of the support member 1 can be In this case, by repeatedly forming the metal powder Pm using the laser beam L1 , the connection pattern P1 may be formed in the through hole P0 . In addition, by continuously performing the above process on the upper pad 31 , the first part P2 of the through wiring part 30 can be formed, and by continuing the above process on the lower pad 32 , the penetration The second part P3 of the wiring part 30 may be formed.

이때 금속 파우더(Pm)를 레이저 빔(L1)를 이용하여 형성해 줌으로써, 금속 파우더(Pm)에 포함되는 산소 성분이 금속 파우더가 용해될 때, 지지부재(1)의 내면과 금속 간의 접착력을 향상시켜 줄 수 있다. 상기한 공정을 수행할 때, 회로기판(20)을 수직 방향으로 이동시켜 주거나 틸트시켜 줄 수 있다. At this time, by forming the metal powder Pm by using the laser beam L1, the oxygen component contained in the metal powder Pm improves the adhesion between the inner surface of the support member 1 and the metal when the metal powder is dissolved. can give When performing the above process, the circuit board 20 may be moved or tilted in a vertical direction.

상기 관통 배선부(30)는 상기 상부 패드(31)와 하부 패드(32)에 연결될 수 있다. 상기 금속 파우더(Pm)가 출사되는 영역에 레이저 빔(L1)이 조사됨에 의해, 관통 배선부(30)가 형성될 수 있고, 상부 패드(31)에서 하부 패드(32)까지 상기 금속 파우더(Pm)를 제공하여, 관통 배선부(30)을 형성할 수 있다. 상기 패턴 형성 과정에서, 레이저 모듈(203)과 파우더 공급부(201), 회로기판(20)이 이동 방향에 대해, 다양하게 설계할 수 있다.The through wiring part 30 may be connected to the upper pad 31 and the lower pad 32 . By irradiating the laser beam L1 to the region from which the metal powder Pm is emitted, the through wiring part 30 may be formed, and the metal powder Pm may be extended from the upper pad 31 to the lower pad 32 . ), to form the through wiring part 30 . In the process of forming the pattern, the laser module 203, the powder supply unit 201, and the circuit board 20 may be designed in various directions with respect to the movement direction.

상기한 관통 배선부(30)의 형성 방법에 의해, 상기 관통 배선부(30)는 지지부재(1)의 관통 홀(P0)에 형성될 수 있고, 상부 패드(31) 또는/및 상부 패드(31)의 표면에 더 형성될 수 있다. 이에 따라 상기 상부 패드(31)의 상면 또는/및 하부 패드(32)의 하면에 상기 금속 파우더를 이용하여 관통 배선부(30)을 형성해 줄 수 있다. 따라서, 상기 관통 배선부(30)는 지지부재(1)의 상면에서 패턴이나 패드가 형성된 영역에 형성되거나, 패턴이나 패드가 형성되지 않는 주변 영역에 형성될 수 있다. 상기 관통 배선부(30)는 지지부재(1)의 하면에서 패턴이나 패드가 형성된 영역이나 패턴이나 패드가 형성되지 않는 주변에 형성될 수 있다. By the above-described method of forming the through wiring unit 30 , the through wiring unit 30 may be formed in the through hole P0 of the support member 1 , and the upper pad 31 or/and the upper pad ( 31) may be further formed on the surface. Accordingly, the through wiring part 30 may be formed on the upper surface of the upper pad 31 and/or the lower surface of the lower pad 32 by using the metal powder. Accordingly, the through wiring part 30 may be formed in a region where a pattern or a pad is formed on the upper surface of the support member 1 , or may be formed in a peripheral region in which a pattern or a pad is not formed. The through wiring part 30 may be formed on the lower surface of the support member 1 in a region where a pattern or a pad is formed or around a region where a pattern or a pad is not formed.

상기 관통 배선부(30)의 제1부(P2) 및 제2부(P3)의 측면은 각진 면이거나, 곡면을 포함할 수 있다. 상기 관통 배선부(30)의 제1부(P2)의 상면 및 제2부(P3)의 하면은 평면이거나, 볼록한 곡면을 포함할 수 있다. 이러한 제1,2부(P2,P3)의 표면 형상은 레이저 빔의 파워에 따라 달라지거나 조절될 수 있다.The side surfaces of the first part P2 and the second part P3 of the through wiring part 30 may be angled or may include a curved surface. The upper surface of the first part P2 and the lower surface of the second part P3 of the through wiring part 30 may be flat or may include a convex curved surface. The surface shape of the first and second parts P2 and P3 may be changed or adjusted according to the power of the laser beam.

여기서, 상기 관통 홀(P0)은 센터를 기준으로 상부 방향으로 상기 공정을 진행하고, 센터를 기준으로 하부 방향으로 상기 공정을 수행할 수 있다. 즉, 관통 홀(P0)의 센터부터 상부로 패턴을 형성한 다음, 센터 하부로 다시 형성할 수 있다. 또는 관통 홀(P0)들의 하부에 반사 또는 지지 필름을 배치하여, 레이저 빔이 관통 홀 내에서 금속 파우더를 효과적으로 조사될 수 있다. Here, the through-hole P0 may perform the process in an upper direction with respect to the center and perform the process in a lower direction with respect to the center. That is, the pattern may be formed from the center of the through hole P0 to the upper part, and then again formed to the lower part of the center. Alternatively, by disposing a reflective or support film under the through-holes P0, the laser beam may effectively irradiate the metal powder within the through-holes.

따라서, 관통 배선부(30)의 연결 패턴(P1)의 적어도 일부를 형성한 다음 상부 패드(31) 상으로 제1부(P2)를 형성하고, 연결 패턴(P2)의 적어도 나머지 일부를 형성하거나 하부 패드(32) 상으로 제2부(P3)를 형성할 수 있다. Accordingly, after forming at least a part of the connection pattern P1 of the through wiring part 30 , the first part P2 is formed on the upper pad 31 , and at least the remaining part of the connection pattern P2 is formed or The second portion P3 may be formed on the lower pad 32 .

도 8의 (D)와 같이, 상기 관통 배선부(30)의 표면, 상부 및 하부 패드(31,32)의 표면에는 보호층(33,34)이 형성될 수 있다. 상기 보호층(33,34)은 상기 관통 배선부(30)의 표면을 보호할 수 있고 필요에 따라 상부 및 하부 패드(31,32)를 커버할 수 있는 영역으로 연장될 수 있다.As shown in FIG. 8D , protective layers 33 and 34 may be formed on the surface of the through wiring part 30 and the surfaces of the upper and lower pads 31 and 32 . The protective layers 33 and 34 may protect the surface of the through wiring part 30 and may extend to a region capable of covering the upper and lower pads 31 and 32 if necessary.

도 9를 참조하면, 회로기판(20)의 외곽부 상면은 적어도 하나 또는 복수의 제1단차부(ST1)가 형성될 수 있으며, 또는/및 외곽부 하면은 적어도 하나 또는 복수의 제2단차부(ST2)가 형성될 수 있다. 상기 제1 및 제2단차부(ST1,ST2)들 각각은 상부 패드(31) 및 하부 패드(32)들 각각이 형성되는 영역이 오목하게 형성될 수 있다. 즉, 관통 홀(P0)이 형성된 상부/하부 영역에 제1 및 제2단차부(ST1,ST2)가 형성될 수 잇다.Referring to FIG. 9 , at least one or a plurality of first stepped portions ST1 may be formed on the upper surface of the outer portion of the circuit board 20 , and/or at least one or a plurality of second stepped portions on the lower surface of the outer portion of the circuit board 20 . (ST2) may be formed. In each of the first and second step portions ST1 and ST2 , a region in which the upper pad 31 and the lower pad 32 are respectively formed may be concave. That is, the first and second step portions ST1 and ST2 may be formed in the upper/lower region where the through hole P0 is formed.

상기 제1 및 제2단차부(ST1,ST2)의 깊이는 상부 및 하부 패드(32)의 두께의 20배 이하 예컨대, 0.5 내지 5배 이하일 수 있다. 상기 제1 및 제2단차부(ST1,ST2)는 계단 형상 또는 경사진 면으로 형성될 수 있다. 이러한 제1단차부(ST1)에는 상부 패드(31)가 연장될 수 있고, 상기 제2단차부(ST2)에는 하부 패드(32)가 연장될 수 있다. 관통 배선부(30)는 상기 상부 패드(31)의 내면에서 하부 패드(32)의 내면까지 형성될 수 있다. 또는 상기 관통 배선부(30)의 제1부(P2)는 상기 상부 패드(31)의 상면까지 연장되고 상기 제1단차부(ST1)와 수직 방향으로 중첩될 수 있다. 또는 상기 관통 배선부(30)의 제2부(P3)는 상기 하부 패드(32)의 하면까지 연장되고 상기 제2단차부(ST2)와 수직 방향으로 중첩될 수 있다. 이러한 제1 및 제2단차부(ST1,ST2) 중 적어도 하나에 관통 배선부(30)을 형성해 줌으로써, 관통 배선부(30)의 접착력이 개선될 수 있다. The depth of the first and second step portions ST1 and ST2 may be 20 times or less, for example, 0.5 to 5 times or less, the thickness of the upper and lower pads 32 . The first and second step portions ST1 and ST2 may be formed in a stepped shape or an inclined surface. The upper pad 31 may extend to the first stepped portion ST1 , and the lower pad 32 may extend to the second stepped portion ST2 . The through wiring part 30 may be formed from the inner surface of the upper pad 31 to the inner surface of the lower pad 32 . Alternatively, the first part P2 of the through wiring part 30 may extend to the upper surface of the upper pad 31 and vertically overlap the first stepped part ST1 . Alternatively, the second portion P3 of the through wiring portion 30 may extend to the lower surface of the lower pad 32 and may vertically overlap the second stepped portion ST2 . By forming the through wiring unit 30 in at least one of the first and second step portions ST1 and ST2 , the adhesive force of the through wiring unit 30 may be improved.

다른 예로서, 하나의 상부 또는/및 하부 패드(31,32) 각각에 복수의 관통 홀(P0)이 형성될 수 있고, 상기 복수의 관통홀(P0) 각각에 관통 배선부(30)이 형성되고 서로 연결될 수 있다.As another example, a plurality of through-holes P0 may be formed in each of the upper and/or lower pads 31 and 32 , and a through-wiring unit 30 may be formed in each of the plurality of through-holes P0 . and can be connected to each other.

도 10과 같이, 파우더 공급부(201)를 통해 회로기판(20)의 관통 홀(P0)에 금속 파우더(Pm)를 갖는 활성화된 물질을 공급해 주며, 이때 상기 활성화된 물질은 미리 설정된 경로 또는 영역을 따라 출사될 수 있다. 상기 활성화된 물질이 상기 회로기판(20)의 관통 홀(P0)에 출사될 때, 레이저 모듈(203)로부터 레이저 빔(L1)이 상기 활성화된 물질을 향해 조사될 수 있다. 이때 활성화된 물질은 상기 레이저에 의해 용해되고, 회로기판(20)의 관통 홀(P0)의 표면에 융착되거나 증착될 수 있다. 이러한 공정은 화학기상증착(CVD) 장비 예컨대, 대기압 화학기상증착(AP-CVD) 장비 내에서 진행될 수 있다. 이러한 융착 공정을 통해 회로기판(20) 상에 관통 배선부(30)를 형성해 줌으로써, 열 처리 공정이 생략될 수 있으며, 레이저 빔(L1)의 크기와 같은 최소 선 폭으로 형성될 수 있다. 상기 관통 배선부(30)의 상부 또는 하부 폭은 레이저 빔을 이용한 융착 공정을 반복함으로써, 상기 레이저의 빔 크기에 대해 1배 이상 예컨대 1 내지 3배 정도까지 증가될 수 있다. 또한 활성화된 금속 파우더(Pm)가 융착됨으로써, 순수 금속이 증착될 수 있어, 50mΩ 이하로 면 저항이 낮아질 수 있다. 상기 레이저 모듈(203)은 3차원으로 레이저 빔을 조사하는 모듈일 수 있다.As shown in FIG. 10 , an activated material having a metal powder Pm is supplied to the through hole P0 of the circuit board 20 through the powder supply unit 201, wherein the activated material passes through a preset path or area. can be released accordingly. When the activated material is emitted to the through hole P0 of the circuit board 20 , a laser beam L1 from the laser module 203 may be irradiated toward the activated material. In this case, the activated material may be dissolved by the laser and may be fused or deposited on the surface of the through hole P0 of the circuit board 20 . This process may be performed in a chemical vapor deposition (CVD) equipment, for example, atmospheric pressure chemical vapor deposition (AP-CVD) equipment. By forming the through wiring part 30 on the circuit board 20 through the fusion bonding process, the heat treatment process can be omitted, and it can be formed with the same minimum line width as the size of the laser beam L1. The width of the upper or lower portion of the through wiring unit 30 may be increased by one or more times, for example, by one to three times the size of the laser beam by repeating the fusion process using a laser beam. In addition, since the activated metal powder (Pm) is fused, pure metal may be deposited, and thus the sheet resistance may be lowered to 50 mΩ or less. The laser module 203 may be a module that irradiates a laser beam in three dimensions.

도 11 및 도 12을 참조하여, 발명의 실시 예에 따른 패턴의 형성 장치 및 그 방법에 대해 설명하기로 한다. An apparatus and method for forming a pattern according to an embodiment of the present invention will be described with reference to FIGS. 11 and 12 .

도 11을 참조하면, 금속 파우더의 공급은 가스 합성부(211)로부터 공급된 가스와 금속 파우더 공급부(213)로부터 전도성 재질의 파우더를 공급하게 된다(S11). 이러한 가스와 금속 파우더는 물질 저장탱크(215)에 저장될 수 있다. 상기 가스는 불활성 가스 및 불소 가스 중 적어도 하나 또는 모두를 포함할 수 있으며, 예컨대 N2, Ar, He, CF4, SF6, NH3, CF4/H2, CHF3, C2F6, H2, C2H4, CH4 중 적어도 하나와 O2를 포함할 수 있다. 여기서, 상기 가스에서 산소의 함유량은 0.1% 이상 예컨대, 0.1% 내지 10%의 범위로 제공될 수 있다. 또한 상기 가스 합성부(211) 내에서 가스의 선택 또는 함량은 조절될 수 있다.Referring to FIG. 11 , the metal powder is supplied by supplying the gas supplied from the gas synthesis unit 211 and the conductive material powder from the metal powder supply unit 213 ( S11 ). Such gas and metal powder may be stored in the material storage tank 215 . The gas may include at least one or both of an inert gas and a fluorine gas, for example, N 2 , Ar, He, CF 4 , SF 6 , NH 3 , CF 4 /H 2 , CHF 3 , C 2 F 6 , It may include at least one of H 2 , C 2 H 4 , and CH 4 and O 2 . Here, the oxygen content in the gas may be provided in a range of 0.1% or more, for example, 0.1% to 10%. In addition, the selection or content of gas in the gas synthesis unit 211 may be adjusted.

상기 전도성 재질의 파우더는 금속성 재질이며, 예컨대 Ti, Ta, W, Al, Cu, In, Ir, Pd, Co, CNT, Cr, Mg, Mo, Zn, Ni, Si, Ge, Ag, Au, Hf, Pt, Ru, Rh, TiN, TaN 중 적어도 하나 또는 둘 이상이 혼합된 물질로 제공될 수 있다. 상기 파우더의 사이즈는 나노 크기 예컨대 1nm 이상이거나 1nm 내지 5000nm의 범위, 1nm 내지 2000nm의 범위 또는 100nm 내지 500nm일 수 있으며, 금속 입자의 사이즈에 따라 다를 수 있다. 상기 금속성 파우더는 금속 산화물의 분쇄 물이거나, 금속 탄화물, 금속 질화물의 분쇄 물이거나, 금속의 분쇄 물이거나, 금속 산화물과 다른 첨가물을 갖는 혼합물의 분쇄 물일 수 있다. 이러한 분쇄 물은 기계적 분쇄 방법으로 분쇄될 수 있다. 상기 금속 파우더 공급부(213) 내에서 파우더의 함량이나 주입 물질은 조절될 수 있다.The conductive material powder is a metallic material, for example, Ti, Ta, W, Al, Cu, In, Ir, Pd, Co, CNT, Cr, Mg, Mo, Zn, Ni, Si, Ge, Ag, Au, Hf , Pt, Ru, Rh, TiN, and at least one of TaN or a mixture of two or more may be provided. The size of the powder may be a nano size, such as 1 nm or more, or a range of 1 nm to 5000 nm, a range of 1 nm to 2000 nm, or 100 nm to 500 nm, and may vary depending on the size of the metal particles. The metallic powder may be a pulverized product of a metal oxide, a pulverized product of a metal carbide or a metal nitride, a pulverized product of a metal, or a pulverized product of a mixture having a metal oxide and other additives. Such a pulverized product may be pulverized by a mechanical pulverization method. The content of the powder or the injection material in the metal powder supply unit 213 may be adjusted.

상기 물질 저장 탱크(215)는 상기 가스와 금속 파우더가 저장되며, 금속 파우더를 갖는 물질을 활성화부(216)로 공급하게 된다(S12). 상기 활성화부(216)는 상기 파우더를 갖는 물질을 활성화 탱크(217)에 공급받아 저장하며, 마이크로 웨이브 장치(218)에 의해 상기 저장된 금속 파우더를 갖는 물질을 활성화시켜 줄 수 있다. 이러한 마이크로 웨이브 장치(218)를 이용하여 상기 금속 파우더를 활성화시켜 줌으로써, 활성화된 금속 물질이 파우더 공급부(201)를 통해 공급될 수 있다(S13). 상기 파우더 공급부(201)는 미리 정해진 회로기판(20)의 관통 홀(PO) 내부 또는 표면에 출사시켜 줄 수 있으며, 레이저 모듈(203)은 상기 활성화된 금속 파우더(Pm)가 출사되면, 해당 영역으로 레이저 빔(L1)을 조사하게 된다(S14). 이때 금속 파우더(Pm)는 레이저 빔(L1)의 연속적인 조사를 통해 소정 깊이 및 폭을 갖는 관통 배선부(30)로 형성될 수 있다. The material storage tank 215 stores the gas and metal powder, and supplies the material having the metal powder to the activator 216 (S12). The activator 216 may receive and store the material having the powder in the activation tank 217 , and may activate the material having the stored metal powder by the microwave device 218 . By activating the metal powder using the microwave device 218 , the activated metal material may be supplied through the powder supply unit 201 ( S13 ). The powder supply unit 201 may emit light to the inside or surface of a predetermined through hole PO of the circuit board 20 , and the laser module 203 emits the activated metal powder Pm to the corresponding area. to irradiate the laser beam L1 (S14). In this case, the metal powder Pm may be formed into the through wiring part 30 having a predetermined depth and width through continuous irradiation of the laser beam L1 .

이때 상기 활성화된 금속이 파우더 형태로 제공되고 레이저 빔에 의해 용해되고 회로기판(20)의 관통 홀(P0) 내부 또는/및 표면에 융착됨으로써, 순수한 금속 물질 즉, 산화물이나, 질화물, 탄화물인 경우, 상기 금속 이외의 물질이 제거된 금속 입자가 용해 및 증착될 수 있다. 즉, 상기 활성화부(216)는 금속 파우더에 포함된 산화막, 탄화막, 또는 질화막을 제거할 수 있다. 이에 따라 금속 파우더의 순도가 향상될 수 있다. 예컨대, 텅스텐 재질인 경우, 산화물이 제거되면, 기판 표면에 부착성이 더 높을 수 있다. 또한 산화 그래핀 또는 산화 구리 재질의 경우, 산화물이 제거된 경우, 그래핀 또는 구리 재질이 융착될 수 있다. 예컨대, 도 13와 같이, 산화 그래핀(A)과 같은 물질을 마이크로 웨이브를 이용하여 환원된 그래핀(B)으로 제공될 수 있다.At this time, the activated metal is provided in powder form, dissolved by a laser beam, and fused to the inside and/or surface of the through hole P0 of the circuit board 20, so that when it is a pure metal material, that is, oxide, nitride, or carbide , metal particles from which materials other than the metal are removed may be dissolved and deposited. That is, the activator 216 may remove the oxide film, the carbonized film, or the nitride film included in the metal powder. Accordingly, the purity of the metal powder may be improved. For example, in the case of a tungsten material, when the oxide is removed, adhesion to the substrate surface may be higher. In addition, in the case of graphene oxide or copper oxide material, when the oxide is removed, graphene or copper material may be fused. For example, as shown in FIG. 13 , a material such as graphene oxide (A) may be provided as reduced graphene (B) using microwaves.

발명의 실시 예는 파우더 형태로 기판 내부 또는/및 패드 표면에 출사되므로, 더 넓은 영역으로 분산시켜 줄 수 있고 원가 절감 효과가 있다. 따라서, 기판 내부 또는/및 패드 표면에 증착된 금속 물질의 관통 배선부(30)는 50mΩ 이하로 면 저항이 낮고 레이저를 이용한 증착에 의해 표면 접착력이 증가될 수 있다. 또한 레이저 빔의 이동 속도는 초당 1미터 이상으로 속도와 높은 온도(10000도 이상)으로 진행되므로, 원료 입자를 최소화하고 레이저 빔 폭을 최소화하여, 균일한 분포의 연결패턴으로 형성할 수 있다. 또한 상기 금속 파우더를 출사하고 레이저 빔을 조사할 때, 흡착 장비를 이용하여 흡착시켜 줌으로써, 융착되지 않는 파우더는 흡착될 수 있어, 클리닝 공정을 별도로 진행하지 않을 수 있다. 또한 레이저를 이용하여 건조한 파우더를 융착시켜 줌으로써, 별도의 열 처리 공정을 필요하지 않게 된다. 또한 가스와 금속 재료를 다양화할 수 있어, 재료 선택의 폭이 넓어질 수 있다. 관통 배선부(30)의 두께나 높이 제어가 용이할 수 있다. 또한 패드 표면에 형성되는 패턴의 공차 조절이 용이할 수 있다. 또한 도포성 잉크나 액상의 페이스트를 사용하지 않고 되므로, 공정이 빠르게 단순해 질 수 있다. Since the embodiment of the invention is emitted to the inside of the substrate and/or the surface of the pad in the form of powder, it can be dispersed over a wider area and there is an effect of reducing the cost. Accordingly, the through-wire portion 30 of the metal material deposited inside the substrate or/and on the pad surface has a low sheet resistance of 50 mΩ or less, and surface adhesion may be increased by deposition using a laser. In addition, since the moving speed of the laser beam proceeds at a speed of 1 meter or more per second and a high temperature (10000 degrees or more), it is possible to form a connection pattern with a uniform distribution by minimizing the raw material particles and the laser beam width. In addition, when the metal powder is emitted and the laser beam is irradiated, the powder that is not fused may be adsorbed by adsorbing it using an adsorption device, so that a separate cleaning process may not be performed. In addition, since the dry powder is fused using a laser, a separate heat treatment process is not required. In addition, it is possible to diversify gas and metal materials, so that the range of material selection can be widened. The thickness or height of the through wiring unit 30 may be easily controlled. In addition, it may be easy to control the tolerance of the pattern formed on the pad surface. In addition, since no coating ink or liquid paste is used, the process can be quickly simplified.

상기와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.As described above, although described with reference to preferred embodiments of the present invention, those skilled in the art can variously modify and change the present invention within the scope without departing from the spirit and scope of the present invention described in the claims below. You will understand that it can be done.

또한, 본 발명의 특허청구범위에 기재된 도면번호는 설명의 명료성과 편의를 위해 기재한 것일 뿐 이에 한정되는 것은 아니며, 실시예를 설명하는 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있으며, 상술된 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있으므로, 이러한 용어들에 대한 해석은 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In addition, the reference numbers described in the claims of the present invention are provided only for clarity and convenience of explanation, and are not limited thereto, and in the process of describing the embodiment, the thickness of the lines shown in the drawings or the size of components, etc. may be exaggerated for clarity and convenience of explanation, and the above-mentioned terms are terms defined in consideration of functions in the present invention, which may vary depending on the intention or custom of the user or operator, so the interpretation of these terms should be made based on the content throughout this specification.

1: 지지부재
2: 픽셀 영역
2A,2B,2C: LED칩
11,12,13,14: 디스플레이 패널
20: 회로기판
41: 제1절연층
50: 박막트랜지스터부
61,63: 패드
30: 관통 배선부
31: 상부 패드
32: 상부 패드
33: 보호층
P1: 연결 패턴
P2: 제1부
P3: 제2부1: support member
2: Pixel area
2A, 2B, 2C: LED chip
11,12,13,14: display panel
20: circuit board
41: first insulating layer
50: thin film transistor unit
61,63: pad
30: through wiring part
31: upper pad
32: upper pad
33: protective layer
P1: connection pattern
P2: Part 1
P3: Part 2

Claims (7)

금속 파우더와 가스가 혼합된 혼합물질을 물질 저장탱크를 통해 활성화부에 공급하는 단계;
상기 활성화부에서 마이크로 웨이브 장치에 의해 상기 혼합물질 중 금속 파우더를 활성화시키는 단계;
상기 금속 파우더의 활성화 단계 전 또는 후에 회로 기판의 외곽부에 상부 패드에서 하부 패드까지 관통되는 복수의 관통 홀을 형성하는 단계;
상기 활성화된 금속 파우더를 상기 회로기판의 관통 홀 내부로 출사하는 단계; 및
상기 회로기판의 관통 홀 내에 배치된 상기 활성화된 금속 파우더를 향해 레이저 모듈로 레이저 빔을 조사하여 관통 배선부;를 형성하는 단계를 포함하며,
상기 관통 배선부의 형성 단계는,
상기 레이저 빔이 조사된 상기 활성화된 금속 파우더가 용해되고 상기 회로기판의 관통 홀의 표면에 융착되어 상기 상부 패드와 상기 하부 패드를 전기적으로 연결하는 연결 패턴을 형성하는 단계를 포함하는, 디스플레이 패널의 패턴 형성 방법.supplying a mixture of metal powder and gas to the activation unit through a material storage tank;
activating the metal powder in the mixture by a microwave device in the activation unit;
forming a plurality of through holes penetrating from the upper pad to the lower pad in the outer portion of the circuit board before or after the activation of the metal powder;
emitting the activated metal powder into a through hole of the circuit board; and
and forming a through wiring part by irradiating a laser beam with a laser module toward the activated metal powder disposed in the through hole of the circuit board,
The forming step of the through wiring part,
and dissolving the activated metal powder irradiated with the laser beam and fusion to the surface of the through hole of the circuit board to form a connection pattern for electrically connecting the upper pad and the lower pad. Formation method. 투명한 지지부재 및 상기 투명한 지지부재의 상부에 박막트랜지스터부를 갖는 회로기판;
상기 회로기판의 상면에 배치되고 상기 박막트랜지스터부에 전기적으로 연결된 복수의 제1패드 및 복수의 제2패드; 및
제1전극 및 제2전극을 구비하고, 상기 제1패드, 제2패드와 전기적으로 연결되는 복수의 LED칩을 포함하며,
상기 복수의 LED칩 각각은 상기 박막트랜지스터부에 의해 개별 구동되고 서브픽셀을 형성하며,
상기 회로 기판은,
상면 외측에 상기 LED 칩과 전기적으로 연결되는 복수의 상부 패드, 하면 외측에 복수의 하부 패드, 상기 상부 패드의 상면에서 상기 하부 패드의 하면까지 관통되는 복수의 관통 홀; 및 상기 관통 홀들 각각의 표면에 융착되고 상기 상부 패드들 각각과 상기 하부 패드 각각을 연결해 주는 복수의 관통 배선부를 포함하며,
상기 관통 배선부는
제1항에 따른 디스플레이 패널의 패턴 형성 방법에 의해 형성되며, 상기 관통 홀 내에 배치된 연결 패턴을 포함하고,
상기 연결 패턴은 상기 활성화된 금속 파우더가 상기 레이저 빔에 의해 용해되고 융착된 것을 특징으로 하는, 디스플레이 패널.a circuit board having a transparent support member and a thin film transistor on the transparent support member;
a plurality of first pads and a plurality of second pads disposed on the upper surface of the circuit board and electrically connected to the thin film transistor; and
A plurality of LED chips having a first electrode and a second electrode and electrically connected to the first pad and the second pad,
Each of the plurality of LED chips is individually driven by the thin film transistor unit to form a sub-pixel,
The circuit board is
a plurality of upper pads electrically connected to the LED chip on the outer side of the upper surface, a plurality of lower pads on the outer side of the lower surface, and a plurality of through holes penetrating from the upper surface of the upper pad to the lower surface of the lower pad; and a plurality of through wiring parts fused to the surface of each of the through holes and connecting each of the upper pads and each of the lower pads,
The through wiring part
It is formed by the pattern forming method of the display panel according to claim 1, and includes a connection pattern disposed in the through hole,
The connection pattern is characterized in that the activated metal powder is melted and fused by the laser beam, the display panel. 제2항에 있어서,
상기 관통 배선부는 상기 연결 패턴으로부터 상기 상부 패드의 상면에 연장된 제1부 및 상기 연결 패턴 하부로부터 상기 하부 패드의 하면에 연장된 제2부를 포함하는, 디스플레이 패널.3. The method of claim 2,
The display panel of claim 1, wherein the through wiring portion includes a first portion extending from the connection pattern to an upper surface of the upper pad and a second portion extending from a lower portion of the connection pattern to a lower surface of the lower pad. 제2항에 있어서,
상기 상부 패드 및 하부 패드는 동일한 다층 구조로 형성되며,
상기 관통 배선부는 단일 층으로 형성되는 디스플레이 패널.3. The method of claim 2,
The upper pad and the lower pad are formed in the same multi-layer structure,
The display panel in which the through wiring part is formed in a single layer. 제3항에 있어서,
상기 제1부의 사이즈는 상기 상부 패드의 사이즈보다 작고,
상기 제2부의 사이즈는 상기 하부 패드의 사이즈보다 작으며,
상기 연결 패턴의 폭은 상기 관통 홀의 폭과 동일한 디스플레이 패널.4. The method of claim 3,
The size of the first part is smaller than the size of the upper pad,
The size of the second part is smaller than the size of the lower pad,
A width of the connection pattern is the same as a width of the through hole. 제5항에 있어서,
상기 관통 홀의 상부에 제1단차부 및 하부에 제2단차부를 포함하며,
상기 제1 및 제2부는 상기 제1 및 제2단차부 위에 형성되는 디스플레이 패널.6. The method of claim 5,
It includes a first step portion on the upper portion of the through hole and a second step portion on the lower portion,
The first and second portions are formed on the first and second stepped portions of the display panel. 삭제delete
KR1020190138468A 2019-08-06 2019-11-01 Display panel and forming method of pattern thereof KR102345740B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190138468A KR102345740B1 (en) 2019-11-01 2019-11-01 Display panel and forming method of pattern thereof
PCT/KR2020/010452 WO2021025514A2 (en) 2019-08-06 2020-08-06 Light source module, display panel, patterns of display panel, display device, and method for manufacturing same
KR1020210189115A KR102620389B1 (en) 2019-11-01 2021-12-28 Display panel and forming method of pattern thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190138468A KR102345740B1 (en) 2019-11-01 2019-11-01 Display panel and forming method of pattern thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210189115A Division KR102620389B1 (en) 2019-11-01 2021-12-28 Display panel and forming method of pattern thereof

Publications (2)

Publication Number Publication Date
KR20210052898A KR20210052898A (en) 2021-05-11
KR102345740B1 true KR102345740B1 (en) 2022-01-03

Family

ID=75914863

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020190138468A KR102345740B1 (en) 2019-08-06 2019-11-01 Display panel and forming method of pattern thereof
KR1020210189115A KR102620389B1 (en) 2019-11-01 2021-12-28 Display panel and forming method of pattern thereof

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210189115A KR102620389B1 (en) 2019-11-01 2021-12-28 Display panel and forming method of pattern thereof

Country Status (1)

Country Link
KR (2) KR102345740B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071831A (en) * 2006-09-12 2008-03-27 Teoss Corp Ic chip with through electrode and method for manufacturing the same ic chip

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110101000A (en) * 2010-03-05 2011-09-15 엘지디스플레이 주식회사 Method for laser repairing liquid crystal display device
JP5693940B2 (en) * 2010-12-13 2015-04-01 株式会社トクヤマ Ceramic via substrate, metallized ceramic via substrate, and manufacturing method thereof
KR20170059068A (en) * 2015-11-19 2017-05-30 삼성전자주식회사 Lighting source module, display panel and display apparatus
JP6774898B2 (en) * 2016-03-28 2020-10-28 三ツ星ベルト株式会社 Double-sided wiring board with through electrodes and its manufacturing method
KR102569728B1 (en) * 2017-12-08 2023-08-23 엘지디스플레이 주식회사 Micro led display device whitout bezzel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071831A (en) * 2006-09-12 2008-03-27 Teoss Corp Ic chip with through electrode and method for manufacturing the same ic chip

Also Published As

Publication number Publication date
KR102620389B1 (en) 2024-01-04
KR20210052898A (en) 2021-05-11
KR20220002219A (en) 2022-01-06

Similar Documents

Publication Publication Date Title
TWI505249B (en) Pixel chip, display panel, lighting panel, display unit, and lighting unit
KR102578423B1 (en) Multi-panel organic light emitting display device
CN103229225B (en) Display unit
KR102655727B1 (en) Display device and method of manufacturing of the same
US20090146159A1 (en) Light-emitting device, method of manufacturing the light-emitting device and liquid crystal display having the light-emitting device
CN114008801A (en) Display module and method of manufacturing the same
CN105551435A (en) Display device with power supply in cover type
US11856828B2 (en) Display device and method of manufacturing the same
KR102620391B1 (en) Display panel, forming method of pattern thereof and manufacturing appartus for the forming method of pattern thereof
KR102345740B1 (en) Display panel and forming method of pattern thereof
US8269415B2 (en) Organic light emitting device, illumination device and liquid crystal display device having high overall aperture ratio
US20220199879A1 (en) Micro-led board and display device
KR102306773B1 (en) Light source module, display panel and manufacturing method thereof
KR20220114967A (en) Display module and manufacturing method as the same
KR102345741B1 (en) Display panel, manufactuing method of panel, and forming method of pattern thereof
US11864455B2 (en) Display module, display device, and method of manufacturing the display module
KR102542344B1 (en) Display module having glass substrate formed side wirings and manufacturing method as the same
KR102328078B1 (en) Display panel, display device and manufacturing method thereof
CN112447649A (en) Display device
KR20200080617A (en) Display apparatus and method of manufacturing the same
CN113167458B (en) Display module, display device including the same, and method of manufacturing the same
CN111596479B (en) Display panel, manufacturing method thereof and display device
CN217562201U (en) Splicing display assembly and display device
US20220085265A1 (en) Micro led display and manufacturing method therefor
CN115989538A (en) Display device and method for manufacturing the same

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant