KR102343143B1 - Display Apparatus and Driving Method Thereof - Google Patents

Display Apparatus and Driving Method Thereof Download PDF

Info

Publication number
KR102343143B1
KR102343143B1 KR1020140157334A KR20140157334A KR102343143B1 KR 102343143 B1 KR102343143 B1 KR 102343143B1 KR 1020140157334 A KR1020140157334 A KR 1020140157334A KR 20140157334 A KR20140157334 A KR 20140157334A KR 102343143 B1 KR102343143 B1 KR 102343143B1
Authority
KR
South Korea
Prior art keywords
scan
transistor
gate
period
voltage level
Prior art date
Application number
KR1020140157334A
Other languages
Korean (ko)
Other versions
KR20160057032A (en
Inventor
강형율
김철민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140157334A priority Critical patent/KR102343143B1/en
Priority to US14/735,484 priority patent/US9812062B2/en
Publication of KR20160057032A publication Critical patent/KR20160057032A/en
Application granted granted Critical
Publication of KR102343143B1 publication Critical patent/KR102343143B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements

Abstract

본 발명의 일 실시 예는 복수의 주사 신호가 전달되는 복수의 주사선, 복수의 데이터 신호가 전달되는 복수의 데이터선, 및 복수의 발광 제어 신호가 전달되는 복수의 발광 제어선에 각각 연결된 복수의 화소를 포함하는 표시부를 포함하고, 상기 복수의 화소 각각은, 유기 발광 다이오드, 상기 데이터 신호에 따른 구동 전류를 상기 유기 발광 다이오드에 전달하는 제1 트랜지스터, 데이터 기입 기간 동안 게이트 온 전압 레벨을 갖는 제1 주사 신호에 응답하여 상기 제1 트랜지스터로 상기 데이터 신호를 전달하는 제2 트랜지스터, 상기 제1 트랜지스터의 게이트 전극과 제1 전원 사이에 연결되는 제1 커패시터 및 상기 제1 트랜지스터의 소스 전극과 상기 제1 전원 사이에 연결되는 제2 커패시터를 포함하는 표시 장치를 개시한다.According to an embodiment of the present invention, a plurality of pixels are respectively connected to a plurality of scan lines to which a plurality of scan signals are transmitted, a plurality of data lines to which a plurality of data signals are transmitted, and a plurality of light emission control lines to which a plurality of light emission control signals are transmitted. wherein each of the plurality of pixels includes an organic light emitting diode, a first transistor transmitting a driving current according to the data signal to the organic light emitting diode, and a first having a gate-on voltage level during a data writing period. a second transistor that transmits the data signal to the first transistor in response to a scan signal, a first capacitor connected between a gate electrode of the first transistor and a first power source, and a source electrode of the first transistor and the first transistor Disclosed is a display device including a second capacitor connected between power sources.

Description

표시 장치 및 그의 구동 방법{Display Apparatus and Driving Method Thereof}Display device and driving method thereof

본 발명은 표시 장치 및 그의 구동 방법에 관한 것이다.The present invention relates to a display device and a driving method thereof.

액정 표시 장치 또는 유기 발광 표시 장치와 같은 평판 표시 장치는 전자 제품의 휴대를 용이하게 하기 위해 소형화되기에 적합할 뿐만 아니라, 대형 화면이나 고해상도 화면을 구현하기에도 적합하다.A flat panel display device, such as a liquid crystal display device or an organic light emitting display device, is suitable not only to be miniaturized to facilitate portability of electronic products, but also to implement a large screen or a high-resolution screen.

평판 표시 장치 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 방출하는 유기 발광 다이오드(organic light emitting diode)를 이용하여 영상을 표시한다. 유기 발광 표시 장치는 주사선들 및 데이터선들의 교차 지점에 행렬 형태로 배열되는 화소들을 구비한다.Among flat panel displays, an organic light emitting diode display displays an image using an organic light emitting diode that emits light by recombination of electrons and holes. The organic light emitting diode display includes pixels arranged in a matrix at intersections of scan lines and data lines.

본 발명의 실시 예들은 표시 장치 및 그의 구동 방법을 제공한다.SUMMARY Embodiments of the present invention provide a display device and a driving method thereof.

본 발명의 일 실시 예는 복수의 주사 신호가 전달되는 복수의 주사선, 복수의 데이터 신호가 전달되는 복수의 데이터선, 및 복수의 발광 제어 신호가 전달되는 복수의 발광 제어선에 각각 연결된 복수의 화소를 포함하는 표시부를 포함하고, 상기 복수의 화소 각각은, 유기 발광 다이오드, 상기 데이터 신호에 따른 구동 전류를 상기 유기 발광 다이오드에 전달하는 제1 트랜지스터, 데이터 기입 기간 동안 게이트 온 전압 레벨을 갖는 제1 주사 신호에 응답하여 상기 제1 트랜지스터로 상기 데이터 신호를 전달하는 제2 트랜지스터, 상기 제1 트랜지스터의 게이트 전극과 제1 전원 사이에 연결되는 제1 커패시터 및 상기 제1 트랜지스터의 소스 전극과 상기 제1 전원 사이에 연결되는 제2 커패시터를 포함하는 표시 장치를 개시한다.According to an embodiment of the present invention, a plurality of pixels are respectively connected to a plurality of scan lines to which a plurality of scan signals are transmitted, a plurality of data lines to which a plurality of data signals are transmitted, and a plurality of light emission control lines to which a plurality of light emission control signals are transmitted. wherein each of the plurality of pixels includes an organic light emitting diode, a first transistor transmitting a driving current according to the data signal to the organic light emitting diode, and a first having a gate-on voltage level during a data writing period. a second transistor that transmits the data signal to the first transistor in response to a scan signal, a first capacitor connected between a gate electrode of the first transistor and a first power source, and a source electrode of the first transistor and the first transistor Disclosed is a display device including a second capacitor connected between power sources.

본 실시 예에 있어서 상기 제1 트랜지스터의 게이트 전극은 제1 노드에 연결되고, 상기 제1 노드는 상기 제1 트랜지스터와 상기 제2 트랜지스터를 서로 연결할 수 있다.In this embodiment, the gate electrode of the first transistor may be connected to a first node, and the first node may connect the first transistor and the second transistor to each other.

본 실시 예에 있어서 초기화 기간 동안 게이트 온 전압 레벨을 갖는 제2 주사 신호에 응답하여 상기 제1 트랜지스터의 게이트 전극에 초기화 전압을 공급하여 상기 제1 트랜지스터의 특성을 초기화하는 제3 트랜지스터를 더 포함할 수 있다.The present embodiment may further include a third transistor configured to initialize characteristics of the first transistor by supplying an initialization voltage to the gate electrode of the first transistor in response to a second scan signal having a gate-on voltage level during the initialization period. can

본 실시 예에 있어서 상기 제2 주사 신호는 상기 데이터 기입 기간 직전 단위 주사 기간 동안 게이트 온 전압 레벨을 가질 수 있다.In the present embodiment, the second scan signal may have a gate-on voltage level during a unit scan period immediately before the data writing period.

본 실시 예에 있어서 상기 제2 주사 신호는 상기 데이터 기입 기간 이전에 한 번 이상 단위 주사 기간 동안 게이트 온 전압 레벨을 가질 수 있다.In the present embodiment, the second scan signal may have a gate-on voltage level during a unit scan period at least once before the data writing period.

본 실시 예에 있어서 상기 제1 주사 신호는 상기 제2 주사 신호가 게이트 온 전압 레벨을 갖는 단위 주사 기간 이전에 단위 주사 기간 동안 게이트 온 전압 레벨을 가질 수 있다.In the present exemplary embodiment, the first scan signal may have a gate-on voltage level during a unit scan period before a unit scan period in which the second scan signal has a gate-on voltage level.

본 실시 예에 있어서 상기 제2 주사 신호는 상기 데이터 기입 기간 이전에 두 번 이상 단위 주사 기간 동안 게이트 온 전압 레벨을 갖고, 상기 제1 주사 신호는 상기 제2 주사 신호가 게이트 온 전압 레벨을 갖는 두 번 이상의 단위 주사 기간들 사이에 단위 주사 기간 동안 게이트 온 전압 레벨을 가질 수 있다.In the present exemplary embodiment, the second scan signal has a gate-on voltage level for two or more unit scan periods before the data writing period, and the first scan signal is two times the second scan signal has a gate-on voltage level. A gate-on voltage level may be provided for a unit scan period between one or more unit scan periods.

본 실시 예에 있어서 상기 제2 주사 신호는 상기 데이터 기입 기간 이전에 두 번 이상 단위 주사 기간 동안 게이트 온 전압 레벨을 갖고, 상기 제2 주사 신호가 게이트 온 전압 레벨을 갖는 두 번 이상의 단위 주사 기간들 사이의 기간은 단위 주사 기간의 복수 배일 수 있다.In the present embodiment, the second scan signal has a gate-on voltage level for two or more unit scan periods before the data writing period, and the second scan signal has a gate-on voltage level for two or more unit scan periods The period in between may be multiple times the unit scan period.

본 실시 예에 있어서 상기 제1 주사 신호는 상기 데이터 기입 기간 이전에 한 번 이상 단위 주사 기간 동안 게이트 온 전압 레벨을 갖고, 상기 제2 주사 신호는 상기 데이터 기입 기간 이전에 상기 제1 주사 신호가 게이트 온 전압 레벨을 갖는 단위 주사 기간의 직전 단위 주사 기간 및/또는 상기 제1 주사 신호가 게이트 온 전압 레벨을 갖는 단위 주사 기간의 직후 단위 주사 기간 동안에 게이트 온 전압 레벨을 가질 수 있다.In the present embodiment, the first scan signal has a gate-on voltage level during a unit scan period at least once before the data writing period, and the second scan signal has a gate-on voltage level before the data writing period. The gate-on voltage level may be in the unit scan period immediately before the unit scan period having the turn-on voltage level and/or during the unit scan period immediately after the unit scan period in which the first scan signal has the gate-on voltage level.

본 실시 예에 있어서 상기 초기화 기간은 상기 데이터 기입 기간 이전일 수 있다.In the present embodiment, the initialization period may be before the data writing period.

본 실시 예에 있어서 상기 복수의 화소 각각은, 상기 데이터 기입 기간 동안 상기 게이트 온 전압 레벨을 갖는 제1 주사 신호에 응답하여 상기 제1 트랜지스터를 다이오드 연결하는 제4 트랜지스터를 더 포함할 수 있다.Each of the plurality of pixels may further include a fourth transistor that diode-connects the first transistor in response to a first scan signal having the gate-on voltage level during the data writing period.

본 실시 예에 있어서 상기 복수의 화소 각각은, 제3 주사 신호에 응답하여 상기 유기 발광 다이오드의 애노드 전극에 상기 초기화 전압을 공급하는 제5 트랜지스터를 더 포함할 수 있다.In the present embodiment, each of the plurality of pixels may further include a fifth transistor configured to supply the initialization voltage to the anode electrode of the organic light emitting diode in response to a third scan signal.

본 실시 예에 있어서 상기 제3 주사 신호는 상기 제1 주사 신호와 동일한 신호일 수 있다.In this embodiment, the third scan signal may be the same signal as the first scan signal.

본 실시 예에 있어서 상기 복수의 화소 각각은, 상기 발광 제어 신호에 응답하여 스위칭되고, 상기 제2 커패시터와 병렬로 연결되는 제6 트랜지스터를 더 포함할 수 있다.In the present embodiment, each of the plurality of pixels may further include a sixth transistor switched in response to the emission control signal and connected in parallel to the second capacitor.

본 실시 예에 있어서 상기 복수의 화소 각각은, 상기 발광 제어 신호에 응답하여 상기 제1 트랜지스터와 상기 유기 발광 다이오드를 서로 연결하는 제7 트랜지스터를 더 포함할 수 있다.In the present embodiment, each of the plurality of pixels may further include a seventh transistor that connects the first transistor and the organic light emitting diode to each other in response to the emission control signal.

본 실시 예에 있어서 상기 복수의 주사 신호를 전달하는 주사 구동부, 상기 복수의 데이터 신호를 전달하는 데이터 구동부 및 상기 복수의 발광 제어 신호를 전달하는 발광 구동부를 더 포함할 수 있다.In the present exemplary embodiment, a scan driver transmitting the plurality of scan signals, a data driving unit transmitting the plurality of data signals, and a light emission driving unit transmitting the plurality of light emission control signals may be further included.

본 발명의 다른 실시 예는 복수의 화소를 포함하고, 상기 복수의 화소 각각은 유기 발광 다이오드, 상기 유기 발광 다이오드에 데이터 신호에 따른 구동 전류를 전달하는 제1 트랜지스터, 데이터 기입 기간 동안 게이트 온 전압 레벨을 갖는 제1 주사 신호에 응답하여 상기 제1 트랜지스터로 상기 데이터 신호를 전달하는 제2 트랜지스터, 상기 제1 트랜지스터의 게이트 전극과 제1 전원 사이에 연결되는 제1 커패시터, 상기 제1 트랜지스터의 소스 전극과 상기 제1 전원 사이에 연결되는 제2 커패시터, 및 게이트 온 전압 레벨을 갖는 제2 주사 신호에 응답하여 상기 제1 트랜지스터의 게이트 전극에 초기화 전압을 공급하는 제3 트랜지스터를 포함하는 표시 장치의 구동 방법에 있어서, 상기 제1 트랜지스터의 특성을 초기화하는 단계, 상기 제1 트랜지스터의 문턱 전압을 보상하고, 상기 제1 트랜지스터에 상기 데이터 신호를 전달하는 단계 및 상기 데이터 신호에 따른 구동 전류로 상기 유기 발광 다이오드가 발광하는 단계를 포함하고, 상기 제1 트랜지스터의 특성을 초기화하는 단계는, 상기 제1 주사 신호를 게이트 온 전압 레벨로 적어도 1회 전달하는 단계 및 상기 제2 주사 신호를 게이트 온 전압 레벨로 적어도 1회 전달하는 단계를 포함하는 표시 장치의 구동 방법을 개시한다.Another embodiment of the present invention includes a plurality of pixels, each of which includes an organic light emitting diode, a first transistor transmitting a driving current according to a data signal to the organic light emitting diode, and a gate-on voltage level during a data writing period. a second transistor for transferring the data signal to the first transistor in response to a first scan signal having Driving a display device comprising: a second capacitor connected between the first power source; and a third transistor configured to supply an initialization voltage to the gate electrode of the first transistor in response to a second scan signal having a gate-on voltage level; In the method, initializing the characteristics of the first transistor, compensating for a threshold voltage of the first transistor, transmitting the data signal to the first transistor, and the organic light emission using a driving current according to the data signal A diode may include emitting light, and the initializing the characteristics of the first transistor may include transferring the first scan signal to a gate-on voltage level at least once and transferring the second scan signal to a gate-on voltage level. Disclosed is a method of driving a display device including transmitting at least once.

본 실시 예에 있어서 상기 제1 주사 신호는 상기 제2 주사 신호가 게이트 온 전압 레벨을 갖는 단위 주사 기간 이전에 단위 주사 기간 동안 게이트 온 전압 레벨을 가질 수 있다.In the present exemplary embodiment, the first scan signal may have a gate-on voltage level during a unit scan period before a unit scan period in which the second scan signal has a gate-on voltage level.

본 실시 예에 있어서 상기 제1 주사 신호는 상기 제2 주사 신호가 게이트 온 전압 레벨을 갖는 두 번 이상의 단위 주사 기간들 사이에 단위 주사 기간 동안 게이트 온 전압 레벨을 가질 수 있다.In the present embodiment, the first scan signal may have a gate-on voltage level during a unit scan period between two or more unit scan periods in which the second scan signal has a gate-on voltage level.

본 실시 예에 있어서 상기 제2 주사 신호는 두 번 이상 단위 주사 기간 동안 게이트 온 전압 레벨을 갖고, 상기 제2 주사 신호가 게이트 온 전압 레벨을 갖는 두 번 이상의 단위 주사 기간들 사이의 기간은 단위 주사 기간의 복수 배일 수 있다.In the present embodiment, the second scan signal has a gate-on voltage level for two or more unit scan periods, and a period between two or more unit scan periods in which the second scan signal has a gate-on voltage level is a unit scan period. It may be multiple times the duration.

전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.Other aspects, features and advantages other than those described above will become apparent from the following drawings, claims, and detailed description of the invention.

본 발명의 실시 예들에 관한 표시 장치는 응답 속도가 개선된다.The display device according to the embodiments of the present invention has improved response speed.

도 1은 본 발명의 일 실시 예에 관한 표시 장치를 도시한 블록도이다.
도 2는 본 발명의 일 실시 예에 관한 표시 장치의 화소 회로 구조를 나타내는 회로도이다.
도 3은 본 발명의 일 실시 예에 관한 화소의 구동 동작을 나타내는 타이밍도이다.
도 4는 본 발명의 다른 실시 예에 관한 화소의 구동 동작을 나타내는 타이밍도이다.
도 5는 본 발명의 또 다른 실시 예에 관한 화소의 구동 동작을 나타내는 타이밍도이다.
도 6은 본 발명의 일 실시 예에 따른 표시 장치의 응답 속도를 보여주는 파형도이다.1 is a block diagram illustrating a display device according to an embodiment of the present invention.
2 is a circuit diagram illustrating a pixel circuit structure of a display device according to an exemplary embodiment.
3 is a timing diagram illustrating a pixel driving operation according to an embodiment of the present invention.
4 is a timing diagram illustrating a pixel driving operation according to another exemplary embodiment of the present invention.
5 is a timing diagram illustrating a driving operation of a pixel according to another exemplary embodiment of the present invention.
6 is a waveform diagram illustrating a response speed of a display device according to an exemplary embodiment.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.Since the present invention can apply various transformations and can have various embodiments, specific embodiments are illustrated in the drawings and described in detail in the detailed description. Effects and features of the present invention, and a method of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the drawings. However, the present invention is not limited to the embodiments disclosed below and may be implemented in various forms.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, and when described with reference to the drawings, the same or corresponding components are given the same reference numerals, and the overlapping description thereof will be omitted. .

이하의 실시 예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.In the following embodiments, terms such as first, second, etc. are used for the purpose of distinguishing one component from other components without limiting the meaning.

이하의 실시 예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.In the following examples, the singular expression includes the plural expression unless the context clearly dictates otherwise.

이하의 실시 예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.In the following embodiments, terms such as include or have means that the features or components described in the specification are present, and the possibility that one or more other features or components may be added is not excluded in advance.

이하의 실시 예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.In the following embodiments, when it is said that a part such as a film, region, or component is on or on another part, not only when it is directly on the other part, but also another film, region, component, etc. is interposed therebetween. Including cases where there is

도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.In the drawings, the size of the components may be exaggerated or reduced for convenience of description. For example, since the size and thickness of each component shown in the drawings are arbitrarily indicated for convenience of description, the present invention is not necessarily limited to the illustrated bar.

도 1은 본 발명의 일 실시 예에 관한 표시 장치를 도시한 블록도이다.1 is a block diagram illustrating a display device according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시 예에 관한 표시 장치(100)는 복수의 화소를 포함하는 표시부(10), 주사 구동부(20), 데이터 구동부(30), 발광 구동부(40), 제어부(50), 및 표시부(10)에 외부 전압을 공급하는 전원 공급부(60)를 포함한다.Referring to FIG. 1 , a display device 100 according to an embodiment of the present invention includes a display unit 10 including a plurality of pixels, a scan driver 20 , a data driver 30 , a light emission driver 40 , and a control unit. 50 , and a power supply unit 60 for supplying an external voltage to the display unit 10 .

복수의 화소 각각은 표시부(10)에 전달되는 복수의 주사선(S0 내지 Sn) 중 하나 이상의 주사선들과 연결된다. 예를 들어, 화소(70)는 해당 화소 라인에 대응하는 주사선과 그 이전 라인의 주사선에 연결될 수 있다.Each of the plurality of pixels is connected to one or more of the plurality of scan lines S0 to Sn transmitted to the display unit 10 . For example, the pixel 70 may be connected to a scan line corresponding to the corresponding pixel line and a scan line of a previous line.

복수의 화소 각각은 표시부(10)에 전달되는 복수의 데이터선(D1 내지 Dm) 중 하나의 데이터선, 표시부(10)에 전달되는 복수의 발광 제어선(EM1 내지 EMn) 중 하나의 발광 제어선에 연결된다.Each of the plurality of pixels includes one data line among the plurality of data lines D1 to Dm transmitted to the display unit 10 and one light emission control line among the plurality of emission control lines EM1 to EMn transmitted to the display unit 10 . is connected to

주사 구동부(20)는 복수의 주사선(S0 내지 Sn)을 통해 각 화소에 하나 이상의 주사 신호를 생성하여 전달한다. 예를 들어, 주사 구동부(20)는 각 화소가 포함되는 화소 라인에 대응하는 주사선을 통해 제1 주사 신호를 전달하고, 해당 화소 라인의 이전 화소 라인에 대응하는 주사선을 통해 제2 주사 신호를 전달한다.The scan driver 20 generates and transmits one or more scan signals to each pixel through a plurality of scan lines S0 to Sn. For example, the scan driver 20 transmits a first scan signal through a scan line corresponding to a pixel line including each pixel, and transmits a second scan signal through a scan line corresponding to a previous pixel line of the corresponding pixel line. do.

다른 예를 들어, 제n 화소 라인에 포함된 화소(70)는 제n 화소 라인에 대응하는 제n 주사선(Sn)과 제n 화소 라인 이전의 제n-1 화소 라인에 대응하는 제n-1 주사선(Sn-1)에 각각 연결될 수 있다. 화소(70)는 제n 주사선(Sn)을 통해 제1 주사 신호를 전달받을 수 있고, 제n-1 주사선(Sn-1)을 통해 제2 주사 신호를 전달받을 수 있다.As another example, the pixel 70 included in the nth pixel line includes an nth scan line Sn corresponding to the nth pixel line and an n−1th pixel line corresponding to an n−1th pixel line before the nth pixel line. Each may be connected to the scan line Sn-1. The pixel 70 may receive the first scan signal through the n-th scan line Sn, and may receive the second scan signal through the n-1th scan line Sn-1.

데이터 구동부(30)는 복수의 데이터선(D1 내지 Dm)을 통해 각 화소에 데이터 신호를 전달한다.The data driver 30 transmits a data signal to each pixel through the plurality of data lines D1 to Dm.

발광 구동부(40)는 복수의 발광 제어선(EM1 내지 EMn)을 통해 각 화소에 발광 제어 신호를 전달한다.The emission driver 40 transmits the emission control signal to each pixel through the plurality of emission control lines EM1 to EMn.

제어부(50)는 외부에서 전달되는 복수의 영상 신호(R, G, B)를 복수의 영상 데이터 신호(DR, DG, DB)로 변경하여 데이터 구동부(30)에 전달한다. 또한 제어부(50)는 수직동기신호(Vsync), 수평동기신호(Hsync), 및 클럭신호(MCLK)를 전달받아 주사 구동부(20), 데이터 구동부(30), 및 발광 구동부(40)의 구동을 제어하기 위한 제어 신호를 생성하여 각각에 전달한다. 즉, 제어부(50)는 주사 구동부(20)를 제어하는 주사 구동 제어 신호(SCS), 데이터 구동부(30)를 제어하는 데이터 구동 제어 신호(DCS), 및 발광 구동부(40)를 제어하는 발광 구동 제어 신호(ECS)를 각각 생성하여 전달한다.The controller 50 converts the plurality of image signals R, G, and B transmitted from the outside into the plurality of image data signals DR, DG, and DB and transmits the converted image signals to the data driver 30 . In addition, the control unit 50 receives the vertical synchronization signal Vsync, the horizontal synchronization signal Hsync, and the clock signal MCLK to drive the scan driver 20 , the data driver 30 , and the light emission driver 40 . A control signal for controlling is generated and transmitted to each. That is, the controller 50 includes a scan driving control signal SCS for controlling the scan driver 20 , a data driving control signal DCS for controlling the data driver 30 , and light emission driving for controlling the light emission driver 40 . Each control signal ECS is generated and transmitted.

또한, 표시부(10)는 복수의 주사선(S0 내지 Sn), 복수의 데이터선(D1 내지 Dm), 및 복수의 발광 제어선(EM1 내지 EMn)의 교차부에 위치되는 복수의 화소를 포함한다.Also, the display unit 10 includes a plurality of pixels positioned at intersections of a plurality of scan lines S0 to Sn, a plurality of data lines D1 to Dm, and a plurality of light emission control lines EM1 to EMn.

복수의 화소는 전원 공급부(60)로부터 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 초기화 전압(VINT) 등 외부 전압을 공급받는다. 제 1 전원 전압(ELVDD)은 제2 전원 전압(ELVSS)보다 높은 전압 레벨을 가진다.The plurality of pixels receive external voltages, such as a first power voltage ELVDD, a second power voltage ELVSS, and an initialization voltage VINT, from the power supply unit 60 . The first power voltage ELVDD has a higher voltage level than the second power voltage ELVSS.

표시부(10)는 행렬 형태로 배열된 복수의 화소를 포함한다. 복수의 주사선(S0 내지 Sn)은 화소들의 배열 형태에서 행 방향으로 뻗으며 서로가 거의 평행하고, 복수의 데이터선(D1 내지 Dm)은 열 방향으로 뻗으며 서로가 거의 평행하다.The display unit 10 includes a plurality of pixels arranged in a matrix form. In the arrangement of pixels, the plurality of scan lines S0 to Sn extend in a row direction and are substantially parallel to each other, and the plurality of data lines D1 to Dm extend in a column direction and are substantially parallel to each other.

복수의 화소 각각은 복수의 데이터선(D1 내지 Dm)을 통해 전달되는 데이터 신호에 따라 유기 발광 다이오드로 공급되는 구동 전류에 의해 발광한다.Each of the plurality of pixels emits light by a driving current supplied to the organic light emitting diode according to a data signal transmitted through the plurality of data lines D1 to Dm.

도 2는 본 발명의 일 실시 예에 관한 표시 장치의 화소 회로 구조를 나타내는 회로도이다.2 is a circuit diagram illustrating a pixel circuit structure of a display device according to an exemplary embodiment.

도 2를 참조하면, 본 발명의 일 실시 예에 따른 화소(70)는 복수의 주사 신호가 전달되는 복수의 주사선에 연결된다. 예를 들어, 화소(70)는 데이터 기입 기간 동안 게이트 온 전압 레벨을 갖는 제1 주사 신호(S1)를 전달하는 제1 주사선, 초기화 기간 동안 게이트 온 전압 레벨을 갖는 제2 주사 신호(S2)를 전달하는 제2 주사선, 및 데이터 기입 기간 동안 게이트 온 전압 레벨을 갖는 제3 주사 신호(S3)를 전달하는 제3 주사선에 연결된다.Referring to FIG. 2 , a pixel 70 according to an exemplary embodiment is connected to a plurality of scan lines through which a plurality of scan signals are transmitted. For example, the pixel 70 receives a first scan line through which the first scan signal S1 having the gate-on voltage level is transmitted during the data writing period and the second scan signal S2 having the gate-on voltage level during the initialization period. It is connected to the second scan line transmitting the second scan line and the third scan line transmitting the third scan signal S3 having the gate-on voltage level during the data writing period.

제1 주사선은 데이터 기입 기간 동안 제1 트랜지스터(T1)로 데이터 신호(DATA)를 전달하기 위한 제1 주사 신호(S1)를 전달한다. 제2 주사선은 초기화 기간 동안 제1 트랜지스터(T1)의 게이트 전극에 초기화 전압(VINIT)을 공급하여 제1 트랜지스터(T1)의 특성을 초기화하기 위한 제2 주사 신호(S2)를 전달한다. 제3 주사선은 유기 발광 다이오드(OLED)의 애노드 전극에 초기화 전압(VINIT)을 공급하기 위한 제3 주사 신호(S3)를 전달한다.The first scan line transfers the first scan signal S1 for transferring the data signal DATA to the first transistor T1 during the data writing period. The second scan line supplies the initialization voltage VINIT to the gate electrode of the first transistor T1 during the initialization period to transmit the second scan signal S2 for initializing the characteristics of the first transistor T1. The third scan line transmits the third scan signal S3 for supplying the initialization voltage VINIT to the anode electrode of the organic light emitting diode (OLED).

화소(70)는 데이터선(DATA) 및 발광 제어선(EM)에 각각 연결된다.The pixel 70 is respectively connected to the data line DATA and the emission control line EM.

본 발명의 일 실시 예에 따른 화소(70)는 유기 발광 다이오드, 복수의 트랜지스터, 및 복수의 커패시터를 포함한다. 예를 들어, 화소(70)는 유기 발광 다이오드(OLED), 유기 발광 다이오드(OLED)의 애노드 전극에 연결된 제1 트랜지스터(T1), 제1 트랜지스터(T1)의 소스 전극에 연결된 제2 트랜지스터(T2), 제1 트랜지스터(T1)의 게이트 전극이 연결된 제1 노드(N1)와 제1 전원 전압(ELVDD)을 제공하는 제1 전원 사이에 연결되는 제1 커패시터(C1), 제1 트랜지스터(T1)의 소스 전극이 연결된 제2 노드(N2)와 제1 전원 전압(ELVDD)을 제공하는 제1 전원 사이에 연결되는 제2 커패시터(C2)를 포함한다.The pixel 70 according to an embodiment of the present invention includes an organic light emitting diode, a plurality of transistors, and a plurality of capacitors. For example, the pixel 70 includes an organic light emitting diode OLED, a first transistor T1 connected to the anode electrode of the organic light emitting diode OLED, and a second transistor T2 connected to the source electrode of the first transistor T1 . ), a first capacitor C1 connected between a first node N1 to which the gate electrode of the first transistor T1 is connected, and a first power supply providing a first power supply voltage ELVDD, a first transistor T1 and a second capacitor C2 connected between the second node N2 connected to the source electrode of the , and the first power supply providing the first power supply voltage ELVDD.

유기 발광 다이오드(OLED)는 애노드(anode) 전극과 캐소드(cathode) 전극을 포함하며, 데이터 신호에 응답하는 구동 전류에 의해 발광한다. 본 발명의 실시 예에 따른 구동 전류는 화소(70)의 구동 트랜지스터(driving transistor)의 문턱 전압에 영향을 받지 않도록 보상된다.An organic light emitting diode (OLED) includes an anode electrode and a cathode electrode, and emits light by a driving current in response to a data signal. The driving current according to the embodiment of the present invention is compensated so as not to be affected by the threshold voltage of the driving transistor of the pixel 70 .

제1 트랜지스터(T1)는 제1 전원 전압(ELVDD)이 연결된 제2 노드(N2)에 연결되어 있는 소스 전극, 제3 노드(N3)에 연결된 드레인 전극, 및 제1 노드(N1)에 연결된 게이트 전극을 포함한다. 제1 트랜지스터(T1)는 제2 노드(N2)에 연결되어 있는 제2 트랜지스터(T2)를 통해 데이터 신호를 전달받을 수 있다.The first transistor T1 has a source electrode connected to the second node N2 connected to the first power voltage ELVDD, a drain electrode connected to the third node N3 , and a gate connected to the first node N1 . including electrodes. The first transistor T1 may receive a data signal through the second transistor T2 connected to the second node N2 .

제1 트랜지스터(T1)는 데이터 신호에 따른 구동 전류를 유기 발광 다이오드(OLED)에 전달할 수 있다. 구동 전류는 제1 트랜지스터(T1)의 소스 전극과 게이트 전극 사이의 전압차에 대응할 수 있다. 제1 트랜지스터(T1)는 화소(70)의 구동 트랜지스터로서 동작할 수 있다.The first transistor T1 may transmit a driving current according to the data signal to the organic light emitting diode OLED. The driving current may correspond to a voltage difference between the source electrode and the gate electrode of the first transistor T1 . The first transistor T1 may operate as a driving transistor of the pixel 70 .

제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 연결되고, 제1 노드(N1)는 제1 트랜지스터(T1)와 제2 트랜지스터(T2)를 서로 연결할 수 있다.A gate electrode of the first transistor T1 may be connected to the first node N1 , and the first node N1 may connect the first transistor T1 and the second transistor T2 to each other.

제2 트랜지스터(T2)는 데이터선에 연결되어 데이터 신호(DATA)가 전달되는 소스 전극, 제2 노드(N2)에 연결되는 드레인 전극, 및 제1 주사선에 연결되어 제1 주사 신호(S1)를 전달받는 게이트 전극을 포함한다. 제1 주사선을 통해 제1 주사 신호(S1)가 전달되어 제2 트랜지스터(T2)가 턴 온되면 데이터 신호(DATA)가 제2 노드(N2)에 전달되고, 데이터 신호(DATA)에 대응하는 데이터 전압(VDATA, 미도시됨)이 제1 트랜지스터(T1)의 소스 전극에 전달된다. 제1 주사 신호(S1)는 문턱 전압 보상 트랜지스터의 게이트 전극에도 동시에 전달될 수 있다.The second transistor T2 has a source electrode connected to the data line to which the data signal DATA is transmitted, a drain electrode connected to the second node N2 , and a first scan line connected to the first scan signal S1 . and a gate electrode that receives the transfer. When the first scan signal S1 is transmitted through the first scan line and the second transistor T2 is turned on, the data signal DATA is transmitted to the second node N2 and data corresponding to the data signal DATA is transmitted. A voltage VDATA (not shown) is transferred to the source electrode of the first transistor T1 . The first scan signal S1 may be simultaneously transmitted to the gate electrode of the threshold voltage compensation transistor.

본 발명의 일 실시 예에 따른 화소(70)는 제1 노드(N1)와 초기화 전압(VINIT)을 제공하는 초기화 전원 사이에 연결되는 제3 트랜지스터(T3)를 더 포함한다.The pixel 70 according to an embodiment of the present invention further includes a third transistor T3 connected between the first node N1 and the initialization power supply providing the initialization voltage VINIT.

제3 트랜지스터(T3)는 제2 주사선에 연결된 게이트 전극, 초기화 전압(VINIT)을 제공하는 초기화 전원에 연결되는 소스 전극, 및 제1 트랜지스터(T1)의 게이트 전극에 연결되는 드레인 전극을 포함한다.The third transistor T3 includes a gate electrode connected to the second scan line, a source electrode connected to an initialization power supply providing an initialization voltage VINIT, and a drain electrode connected to the gate electrode of the first transistor T1 .

초기화 전압(VINIT)을 제1 트랜지스터(T1)의 게이트 전극에 전달하는 제3 트랜지스터(T3)는 제2 주사 신호(S2)에 의해 스위칭 동작한다.The third transistor T3 that transfers the initialization voltage VINIT to the gate electrode of the first transistor T1 is switched according to the second scan signal S2 .

제3 트랜지스터(T3)는 초기화 기간 동안 게이트 온 전압 레벨을 갖는 제2 주사 신호(S2)에 응답하여 제1 트랜지스터(T1)의 게이트 전극에 초기화 전압(VINIT)을 공급하여 제1 트랜지스터(T1)의 특성을 초기화할 수 있다.The third transistor T3 supplies the initialization voltage VINIT to the gate electrode of the first transistor T1 in response to the second scan signal S2 having the gate-on voltage level during the initialization period to provide the first transistor T1 . properties can be initialized.

초기화 기간은 데이터 기입 기간 이전일 수 있다. 초기화 기간은 제1 트랜지스터(T1)의 특성을 초기화하기 위한 기간을 의미할 수 있다. 초기화 기간 동안 주사 구동부(20)는 제1 주사 신호(S1) 및 제2 주사 신호(S2)를 각각 제1 트랜지스터(T1)에 적어도 1회 이상 전달할 수 있다.The initialization period may be before the data writing period. The initialization period may mean a period for initializing the characteristics of the first transistor T1 . During the initialization period, the scan driver 20 may transmit the first scan signal S1 and the second scan signal S2 to the first transistor T1 at least once or more, respectively.

예를 들어, 제2 주사 신호(S2)는 데이터 기입 기간 직전 단위 주사 기간 동안 게이트 온 전압 레벨을 가질 수 있다.For example, the second scan signal S2 may have a gate-on voltage level during the unit scan period immediately before the data writing period.

다른 예를 들어, 제2 주사 신호(S2)는 데이터 기입 기간 이전에 한 번 이상 단위 주사 기간 동안 게이트 온 전압 레벨을 가질 수 있다.As another example, the second scan signal S2 may have a gate-on voltage level during the unit scan period at least once before the data writing period.

다른 예를 들어, 제1 주사 신호(S1)는 제2 주사 신호(S2)가 게이트 온 전압 레벨을 갖는 단위 주사 기간 이전에 단위 주사 기간 동안 게이트 온 전압 레벨을 가질 수 있다.As another example, the first scan signal S1 may have a gate-on voltage level during a unit scan period before a unit scan period in which the second scan signal S2 has a gate-on voltage level.

다른 예를 들어, 제2 주사 신호(S2)는 데이터 기입 기간 이전에 두 번 이상 단위 주사 기간 동안 게이트 온 전압 레벨을 가질 수 있다. 이때, 제1 주사 신호(S1)는 제2 주사 신호(S2)가 게이트 온 전압 레벨을 갖는 두 번 이상의 단위 주사 기간들 사이에 단위 주사 기간 동안 게이트 온 전압 레벨을 가질 수 있다. 또는, 이때, 제2 주사 신호(S2)가 게이트 온 전압 레벨을 갖는 두 번 이상의 단위 주사 기간들 사이의 기간은 단위 주사 기간의 복수 배일 수 있다.As another example, the second scan signal S2 may have a gate-on voltage level for two or more unit scan periods before the data writing period. In this case, the first scan signal S1 may have a gate-on voltage level during a unit scan period between two or more unit scan periods in which the second scan signal S2 has a gate-on voltage level. Alternatively, in this case, a period between two or more unit scan periods in which the second scan signal S2 has the gate-on voltage level may be multiple times the unit scan period.

다른 예를 들어, 제1 주사 신호(S1)는 데이터 기입 기간 이전에 한 번 이상 단위 주사 기간 동안 게이트 온 전압 레벨을 가질 수 있고, 제2 주사 신호(S2)는 데이터 기입 기간 이전에 제1 주사 신호(S1)가 게이트 온 전압 레벨을 갖는 단위 주사 기간의 직전 단위 주사 기간 및/또는 제1 주사 신호(S1)가 게이트 온 전압 레벨을 갖는 단위 주사 기간의 직후 단위 주사 기간 동안에 게이트 온 전압 레벨을 가질 수 있다.As another example, the first scan signal S1 may have a gate-on voltage level during the unit scan period at least once before the data writing period, and the second scan signal S2 may have a first scan level before the data writing period. The gate-on voltage level during the unit scan period immediately before the unit scan period in which the signal S1 has the gate-on voltage level and/or during the unit scan period immediately after the unit scan period in which the first scan signal S1 has the gate-on voltage level. can have

이처럼, 게이트 온 전압 레벨을 갖는 제1 주사 신호(S1) 및 제2 주사 신호(S2)가 각각 적어도 하나 이상 제3 트랜지스터(T3)에 전달되는 동안, 제1 트랜지스터(T1)의 게이트 전극에는 초기화 전압(VINIT)이 인가된다. 게이트 온 전압 레벨을 갖는 제1 주사 신호(S1) 및 제2 주사 신호(S2)가 각각 적어도 하나 이상 전달되는 기간 동안 제1 트랜지스터(T1)의 게이트 전극은 초기화 전압으로 초기화된다.As such, while the first scan signal S1 and the second scan signal S2 having the gate-on voltage level are respectively transmitted to at least one or more third transistors T3, the gate electrode of the first transistor T1 is initialized. A voltage VINIT is applied. During a period in which at least one of the first and second scan signals S1 and S2 having the gate-on voltage level are transmitted, the gate electrode of the first transistor T1 is initialized to the initialization voltage.

게이트 온 전압 레벨을 갖는 제1 주사 신호(S1) 및 제2 주사 신호(S2)가 각각 적어도 하나 이상 전달되는 초기화 기간 동안, 제1 트랜지스터(T1)의 소스 전극에는 제1 전원 전압(ELVDD)이 인가되고 제1 트랜지스터(T1)의 게이트 전극에는 초기화 전압(VINIT)이 인가되므로, 초기화 기간 동안 제1 트랜지스터(T1)의 게이트 소스 전압(VGS)은 제1 전원 전압과 초기화 전압의 차(ELVDD-VINIT)로 제1 트랜지스터(T1)가 동작하는 기준 전압 이상의 전압 값을 가진다.During the initialization period in which at least one first scan signal S1 having a gate-on voltage level and at least one second scan signal S2 are respectively transmitted, the first power voltage ELVDD is applied to the source electrode of the first transistor T1. is applied and the initialization voltage VINIT is applied to the gate electrode of the first transistor T1, so that the gate-source voltage VGS of the first transistor T1 during the initialization period is the difference between the first power supply voltage and the initialization voltage ELVDD− VINIT) has a voltage value greater than or equal to the reference voltage at which the first transistor T1 operates.

초기화 기간 동안 제1 트랜지스터(T1)의 게이트 소스 전압(VGS)은 기준 전압 이상이므로, 제1 트랜지스터(T1)는 온 바이어스(ON bias) 상태가 된다. 이처럼, 표시부(10)에 포함된 복수의 화소 각각의 구동 트랜지스터가 온 바이어스 상태에서, 데이터 전압(VDATA)이 구동 트랜지스터에 기입되므로, 히스테리시스 특성이 개선될 수 있다.During the initialization period, the gate-source voltage VGS of the first transistor T1 is equal to or greater than the reference voltage, so that the first transistor T1 is in an ON bias state. As such, since the data voltage VDATA is written to the driving transistor when the driving transistor of each of the plurality of pixels included in the display unit 10 is in an on-bias state, the hysteresis characteristic may be improved.

복수의 구동 트랜지스터 각각은 직전 프레임의 데이터 전압이 인가되어 있으므로, 현재 프레임의 데이터 전압을 기입하기 전에 복수의 구동 트랜지스터 각각의 게이트 소스 전압은 서로 다른 레벨일 수 있다. 본 발명의 실시 예에 따르면, 초기화 기간 동안 모든 구동 트랜지스터의 게이트 소스 전압을 제1 전원 전압과 초기화 전압의 차(ELVDD-VINIT)로 만들어, 모든 구동 트랜지스터를 동일한 조건으로 온 바이어스 시킨다. 따라서 히스테리시스 특성에 영향을 받지 않고, 모든 화소(70)의 구동 트랜지스터들의 게이트 소스 전압이 동일한 조건에서 대응하는 현재 프레임의 데이터 전압에 따라 결정될 수 있다.Since the data voltage of the previous frame is applied to each of the plurality of driving transistors, gate source voltages of each of the plurality of driving transistors may be at different levels before the data voltage of the current frame is written. According to an embodiment of the present invention, gate-source voltages of all driving transistors are made to be the difference between the first power voltage and the initialization voltage (ELVDD-VINIT) during the initialization period, and all driving transistors are on-biased under the same condition. Accordingly, the gate-source voltage of the driving transistors of all pixels 70 may be determined according to the data voltage of the corresponding current frame under the same condition without being affected by the hysteresis characteristic.

본 발명의 일 실시 예에 따른 화소(70)는 제1 노드(N1)와 제1 트랜지스터(T1)의 드레인 전극 사이에 연결되는 제4 트랜지스터(T4)를 더 포함한다.The pixel 70 according to an exemplary embodiment further includes a fourth transistor T4 connected between the first node N1 and the drain electrode of the first transistor T1.

제4 트랜지스터(T4)는 데이터 기입 기간 동안 게이트 온 전압 레벨을 갖는 제1 주사 신호(S1)에 응답하여 제1 트랜지스터(T1)를 다이오드 연결할 수 있다. 제4 트랜지스터(T4)는 제1 트랜지스터(T1)를 다이오드 연결하여 제1 트랜지스터(T1)의 문턱 전압(VTH, Threshold Voltage)을 보상하는 문턱 전압 보상 트랜지스터로서 동작할 수 있다.The fourth transistor T4 may diode-connect the first transistor T1 in response to the first scan signal S1 having the gate-on voltage level during the data writing period. The fourth transistor T4 may operate as a threshold voltage compensating transistor for compensating for a threshold voltage (VTH) of the first transistor T1 by diode-connecting the first transistor T1 .

제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 게이트 전극과 드레인 전극 사이에 연결되고, 게이트 온 전압 레벨을 갖는 제1 주사 신호(S1)에 응답하여 턴 온되어 제1 트랜지스터(T1)를 다이오드 연결한다. 그리고, 제1 트랜지스터(T1)의 소스 전극에 인가된 데이터 전압(VDATA)에서 제1 트랜지스터(T1)의 문턱 전압(VTH)만큼 강하된 전압(VDATA-VTH)이 제1 트랜지스터(T1)의 게이트 전극에 인가된다. 제1 트랜지스터(T1)의 게이트 전극은 제1 커패시터(C1)의 일단에 연결되어 있으므로, 제1 커패시터(C1)에 의해 전압(VDATA-VTH)이 유지된다. 제1 트랜지스터(T1)의 문턱 전압(VTH)이 반영된 전압(VDATA-VTH)이 게이트 전극에 인가되어 유지되므로, 제1 트랜지스터(T1)에 흐르는 구동 전류는 제1 트랜지스터(T1)의 문턱 전압(VTH)에 따른 영향을 받지 않는다.The fourth transistor T4 is connected between the gate electrode and the drain electrode of the first transistor T1 , and is turned on in response to the first scan signal S1 having a gate-on voltage level to turn on the first transistor T1 . Connect the diode. Then, the voltage VDATA-VTH, which is lowered by the threshold voltage VTH of the first transistor T1 from the data voltage VDATA applied to the source electrode of the first transistor T1, is the gate of the first transistor T1. applied to the electrode. Since the gate electrode of the first transistor T1 is connected to one end of the first capacitor C1 , the voltage VDATA-VTH is maintained by the first capacitor C1 . Since the voltage VDATA-VTH reflecting the threshold voltage VTH of the first transistor T1 is applied to the gate electrode and maintained, the driving current flowing through the first transistor T1 is the threshold voltage V of the first transistor T1 VTH) is not affected.

제1 커패시터(C1)는 제1 트랜지스터(T1)의 게이트 전극이 연결된 제1 노드(N1)에 연결되어 있기 때문에 화소(70)의 구동 과정에 따라 제1 트랜지스터(T1)의 게이트 전극의 전압 값을 저장한다.Since the first capacitor C1 is connected to the first node N1 to which the gate electrode of the first transistor T1 is connected, the voltage value of the gate electrode of the first transistor T1 according to the driving process of the pixel 70 . save the

제2 커패시터(C2)는 제1 트랜지스터(T1)의 소스 전극이 연결된 제2 노드(N2)에 연결되어 있기 때문에 화소(70)의 구동 과정에 따라 제1 트랜지스터(T1)의 소스 전극의 전압 값을 저장한다. 제2 커패시터(C2)가 제1 트랜지스터(T1)의 소스 전극과 제1 전원 전압(ELVDD)을 공급하는 제1 전원 사이에 연결됨으로써, 초기화 기간 동안 제1 트랜지스터(T1)의 소스 전극 전위가 일정하게 유지될 수 있기 때문에, 제1 트랜지스터(T1)는 온 바이어스(ON bias) 상태를 유지할 수 있다.Since the second capacitor C2 is connected to the second node N2 to which the source electrode of the first transistor T1 is connected, the voltage value of the source electrode of the first transistor T1 according to the driving process of the pixel 70 . save the The second capacitor C2 is connected between the source electrode of the first transistor T1 and the first power supply supplying the first power voltage ELVDD, so that the source electrode potential of the first transistor T1 is constant during the initialization period. Since the first transistor T1 may maintain an ON bias state.

본 발명의 일 실시 예에 따른 화소(70)는 유기 발광 다이오드(OLED)의 애노드 전극과 초기화 전압(VINIT)을 제공하는 초기화 전원 사이에 연결되는 제5 트랜지스터(T5)를 더 포함한다.The pixel 70 according to an embodiment of the present invention further includes a fifth transistor T5 connected between the anode electrode of the organic light emitting diode OLED and the initialization power supply providing the initialization voltage VINIT.

제5 트랜지스터(T5)는 제3 주사 신호(S3)에 응답하여 유기 발광 다이오드(OLED)의 애노드 전극에 초기화 전압(VINIT)을 공급할 수 있다. 제3 주사 신호(S3)는 제1 주사 신호(S1)와 동일한 신호일 수 있다.The fifth transistor T5 may supply the initialization voltage VINIT to the anode electrode of the organic light emitting diode OLED in response to the third scan signal S3 . The third scan signal S3 may be the same signal as the first scan signal S1 .

본 발명의 일 실시 예에 따른 화소(70)는 유기 발광 다이오드(OLED)의 애노드 전극에 연결되어 유기 발광 다이오드(OLED)의 구동 전류에 다른 발광을 조절하는 발광 제어 트랜지스터를 하나 이상 포함한다. 예를 들어, 화소(70)는 제1 트랜지스터(T1)와 제1 전원 전압(ELVDD)을 제공하는 제1 전원 사이에 연결되는 제6 트랜지스터(T6) 및 유기 발광 다이오드(OLED)의 애노드 전극과 제1 트랜지스터(T1) 사이에 연결되는 제7 트랜지스터(T7)를 더 포함한다.The pixel 70 according to an embodiment of the present invention includes one or more emission control transistors that are connected to the anode electrode of the organic light emitting diode (OLED) and control light emission according to the driving current of the organic light emitting diode (OLED). For example, the pixel 70 includes a sixth transistor T6 connected between the first transistor T1 and a first power supply providing the first power voltage ELVDD, and an anode electrode of the organic light emitting diode OLED, A seventh transistor T7 connected between the first transistors T1 is further included.

제6 트랜지스터(T6)는 발광 제어 신호(EM)에 응답하여 스위칭되고, 제2 커패시터(C2)와 병렬로 연결될 수 있다.The sixth transistor T6 may be switched in response to the emission control signal EM, and may be connected in parallel with the second capacitor C2 .

제6 트랜지스터(T6)는 발광 제어 신호(EM)를 전달받는 게이트 전극, 제1 전원전압(ELVDD)에 연결된 소스 전극, 및 제2 노드(N2)에 연결된 드레인 전극을 포함한다.The sixth transistor T6 includes a gate electrode receiving the emission control signal EM, a source electrode connected to the first power voltage ELVDD, and a drain electrode connected to the second node N2 .

제7 트랜지스터(T7)는 발광 제어 신호(EM)에 응답하여 제1 트랜지스터(T1)와 유기 발광 다이오드(OLED)를 서로 연결할 수 있다.The seventh transistor T7 may connect the first transistor T1 and the organic light emitting diode OLED to each other in response to the emission control signal EM.

제7 트랜지스터(T7)는 발광 제어 신호(EM)를 전달받는 게이트 전극, 제3 노드(N3)에 연결된 소스 전극, 및 유기 발광 다이오드(OLED)의 애노드 전극에 연결된 드레인 전극을 포함한다.The seventh transistor T7 includes a gate electrode receiving the emission control signal EM, a source electrode connected to the third node N3 , and a drain electrode connected to the anode electrode of the organic light emitting diode OLED.

게이트 온 전압 레벨을 갖는 발광 제어 신호(EM)가 전달되면, 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)는 턴 온되고, 데이터 기입 기간 동안 제1 커패시터(C1)에 저장된 데이터 전압(VDATA)에 대응하는 구동 전류를 유기 발광 다이오드(OLED)에 전달하여 발광시킨다. 제1 커패시터(C1)에 저장된 데이터 전압(VDATA)은 문턱전압(VTH)이 고려된 전압 값(VDATA-VTH)이므로 구동 전류를 전달받아 발광할 때 문턱전압(VTH)의 영향이 배제될 수 있다.When the emission control signal EM having the gate-on voltage level is transmitted, the sixth transistor T6 and the seventh transistor T7 are turned on, and the data voltage VDATA stored in the first capacitor C1 during the data writing period ) is transmitted to the organic light emitting diode (OLED) to emit light. Since the data voltage VDATA stored in the first capacitor C1 is a voltage value VDATA-VTH in consideration of the threshold voltage VTH, the influence of the threshold voltage VTH can be excluded when light is emitted by receiving the driving current. .

도 2를 참고하여 PMOS 트랜지스터를 포함하는 화소(70)의 회로를 설명하였으나, 이에 제한되지 않으며 NMOS 트랜지스터로 구현될 수 있다.Although the circuit of the pixel 70 including the PMOS transistor has been described with reference to FIG. 2 , the circuit is not limited thereto and may be implemented as an NMOS transistor.

도 3은 본 발명의 일 실시 예에 관한 화소의 구동 동작을 나타내는 타이밍도이다.3 is a timing diagram illustrating a pixel driving operation according to an embodiment of the present invention.

도 3을 참조하면, 본 발명의 일 실시 예에 따른 화소(70, 도 2 참조)는 복수의 주사선에 연결되어 각각 복수의 주사 신호를 전달받아 동작한다.Referring to FIG. 3 , the pixel 70 (refer to FIG. 2 ) according to an embodiment of the present invention is connected to a plurality of scan lines and operates by receiving a plurality of scan signals, respectively.

도 3의 타이밍도는 PMOS 트랜지스터를 포함하는 화소(70, 도 2 참조)의 회로를 구동하기 위한 것이나, 이에 한정되는 것은 아니다.The timing diagram of FIG. 3 is for driving the circuit of the pixel 70 (refer to FIG. 2 ) including the PMOS transistor, but is not limited thereto.

초기화 기간(TINIT)에서 화소(70, 도 2 참조)는 제1 주사 신호(S1) 및 제2 주사 신호(S2)를 게이트 온 전압 레벨로 각각 적어도 1회 이상 전달받는다.In the initialization period TINIT, the pixel 70 (refer to FIG. 2 ) receives the first scan signal S1 and the second scan signal S2 at the gate-on voltage level at least once, respectively.

본 발명의 일 실시 예에 따르면, 제2 주사 신호(S2)는 데이터 기입 기간(TDATA) 이전에 한 번 이상 단위 주사 기간 동안 게이트 온 전압 레벨을 가질 수 있다. 예를 들어, 제2 주사 신호(S2)는 초기화 기간(TINIT) 중에서 한 번 이상 예컨대, 제1 주사 기간(T1), 제2 주사 기간 (T2), 및 제3 주사 기간 (T3), 및 제4 주사 기간 (T4) 중 한 번 이상의 기간 동안 게이트 온 전압 레벨을 가질 수 있다.According to an embodiment of the present invention, the second scan signal S2 may have a gate-on voltage level during the unit scan period at least once before the data writing period TDATA. For example, the second scan signal S2 may be applied at least once during the initialization period TINIT, for example, the first scan period T1, the second scan period T2, and the third scan period T3, and the second scan signal S2. The gate-on voltage level may be at least one of the four scan periods T4.

데이터 기입 기간(TDATA) 이전은 초기화 기간(TINIT)을 의미할 수 있다.Before the data writing period TDATA, it may mean an initialization period TINIT.

초기화 기간(TINIT)은 기간이 단위 주사 기간(1H)을 포함할 수도 있고, 단위 주사 기간의 복수 배인 기간(nH)을 포함할 수도 있으나, 이에 한정되지 않는다.The initialization period TINIT may include a unit scan period 1H or a period nH that is multiple times the unit scan period, but is not limited thereto.

본 발명의 일 실시 예에 따른 초기화 기간은 단위 주사 기간(1H)인 제1 주사 기간(T1), 제2 주사 기간(T2), 및 제4 주사 기간(T4)과, 단위 주사 기간의 복수 배인 기간(nH)인 제3 주사 기간(T3)을 포함할 수 있다.The initialization period according to an embodiment of the present invention includes a first scan period T1 , a second scan period T2 , and a fourth scan period T4 that are the unit scan period 1H, and a plurality of times the unit scan period. It may include a third scanning period T3 which is a period nH.

해당 신호는 해당 기간 동안 내내 게이트 온 전압 레벨을 가질 수 있으나, 이에 한정되는 것은 아니다. 다음에 전달되는 신호와 겹치지 않도록 하기 위해, 해당 신호는 해당 기간의 일부 동안만 게이트 온 전압 레벨을 가질 수도 있다.The corresponding signal may have a gate-on voltage level throughout the corresponding period, but is not limited thereto. In order not to overlap with a signal that is passed on next, the signal may have a gate-on voltage level only for a portion of that period.

본 발명의 다른 실시 예에 따르면, 제2 주사 신호(S2)는 데이터 기입 기간(TDATA) 직전 단위 주사 기간 동안 게이트 온 전압 레벨을 가질 수 있다. 예를 들어, 제2 주사 신호(S2)는 초기화 기간(TINIT) 중에서 데이터 기입 기간(TDATA) 직전의 단위 주사 기간인 제4 주사 기간(T4) 동안 게이트 온 전압 레벨을 가질 수 있다.According to another embodiment of the present invention, the second scan signal S2 may have a gate-on voltage level during the unit scan period immediately before the data writing period TDATA. For example, the second scan signal S2 may have a gate-on voltage level during the fourth scan period T4 that is the unit scan period immediately before the data write period TDATA among the initialization period TINIT.

본 발명의 다른 실시 예에 따르면, 제2 주사 신호(S2)는 데이터 기입 기간(TDATA) 이전에 두 번 이상 단위 주사 기간 동안 게이트 온 전압 레벨을 갖고, 제1 주사 신호(S1)는 제2 주사 신호(S2)가 게이트 온 전압 레벨을 갖는 두 번 이상의 단위 주사 기간들 사이에 단위 주사 기간 동안 게이트 온 전압 레벨을 가질 수 있다. 예를 들어, 제2 주사 신호(S2)는 초기화 기간(TINIT) 중에서 두 번 이상의 기간 동안 예컨대, 제1 주사 기간 (T1), 제2 주사 기간 (T2), 및 제3 주사 기간(T3) 중 적어도 두 번 이상의 기간 동안 게이트 온 전압 레벨을 가질 수 있다. 이때, 제1 주사 신호(S1)는 제2 주사 신호(S2)가 게이트 온 전압 레벨을 갖는 제1 주사 기간(T1)과 제3 주사 기간(T3) 사이의 제2 주사 기간(T2) 동안 게이트 온 전압 레벨을 가질 수 있다.According to another embodiment of the present invention, the second scan signal S2 has a gate-on voltage level during the unit scan period at least twice before the data writing period TDATA, and the first scan signal S1 is the second scan signal The signal S2 may have a gate-on voltage level during a unit scan period between two or more unit scan periods in which the signal S2 has a gate-on voltage level. For example, the second scan signal S2 may be applied during two or more periods of the initialization period TINIT, for example, during the first scan period T1 , the second scan period T2 , and the third scan period T3 . The gate-on voltage level may be maintained for at least two or more periods. In this case, the first scan signal S1 is gated during the second scan period T2 between the first scan period T1 and the third scan period T3 in which the second scan signal S2 has a gate-on voltage level. It may have an on voltage level.

본 발명의 다른 실시 예에 따르면, 제1 주사 신호(S1)는 데이터 기입 기간(TDATA) 이전에 한 번 이상 단위 주사 기간 동안 게이트 온 전압 레벨을 가질 수 있다. 이때, 제2 주사 신호(S2)는 데이터 기입 기간(TDATA) 이전에 제1 주사 신호(S1)가 게이트 온 전압 레벨을 갖는 단위 주사 기간의 직전 단위 주사 기간 동안에 게이트 온 전압 레벨을 가질 수도 있고, 데이터 기입 기간(TDATA) 이전에 제1 주사 신호(S1)가 게이트 온 전압 레벨을 갖는 단위 주사 기간의 직후 단위 주사 기간 동안에 게이트 온 전압 레벨을 가질 수도 있으며, 이에 한정되지 않는다. 예컨대, 제1 주사 신호(S1)는 초기화 기간(TINIT) 중에서 제2 주사 기간(T2) 동안 게이트 온 전압 레벨을 가질 수 있다. 이때, 제2 주사 신호(S2)는 제1 주사 기간(T1) 또는 제3 주사 기간(T3) 동안에 게이트 온 전압 레벨을 가질 수도 있으며, 제1 주사 기간(T1) 및 제3 주사 기간(T3) 동안에 게이트 온 전압 레벨을 가질 수도 있다.According to another embodiment of the present invention, the first scan signal S1 may have a gate-on voltage level during the unit scan period at least once before the data writing period TDATA. In this case, the second scan signal S2 may have a gate-on voltage level during the unit scan period immediately preceding the unit scan period in which the first scan signal S1 has the gate-on voltage level before the data writing period TDATA, The first scan signal S1 before the data writing period TDATA may have the gate-on voltage level during the unit scan period immediately after the unit scan period having the gate-on voltage level, but is not limited thereto. For example, the first scan signal S1 may have a gate-on voltage level during the second scan period T2 of the initialization period TINIT. In this case, the second scan signal S2 may have a gate-on voltage level during the first scan period T1 or the third scan period T3 , and the first scan period T1 and the third scan period T3 . It may have a gate-on voltage level during the

이와 같은 초기화 기간(TINIT) 동안 제1 트랜지스터(T1)의 소스 전극에는 제2 커패시터(C2)를 통해 하이 레벨의 제1 전원 전압(ELVDD)이 인가되고, 제1 트랜지스터(T1)의 게이트 전극에는 제3 트랜지스터(T3)를 통해 초기화 전압(VINIT)이 인가된다.During the initialization period TINIT, a high-level first power voltage ELVDD is applied to the source electrode of the first transistor T1 through the second capacitor C2, and the gate electrode of the first transistor T1 is The initialization voltage VINIT is applied through the third transistor T3 .

이러한 초기화 기간(TINIT) 동안 제1 트랜지스터(T1)의 게이트 소스 전압(VGS)은 ELVDD-VINIT로 유지된다. 이때 초기화 전압(VINIT)이 로우 레벨이므로 게이트 소스 전압(VGS)은 제1 트랜지스터(T1)를 동작시키는 최소의 기준 전압 이상일 수 있다. 따라서 각 프레임에서 제1 트랜지스터(T1)의 문턱 전압(VTH)이 보상되고 데이터 기입 기간(TDATA) 전에 모든 화소에 포함된 제1 트랜지스터(T1)가 온 바이어스 상태가 되므로, 표시 장치(100, 도 1 참조)는 제1 트랜지스터(T1)의 히스테리시스 특성에 영향을 받지 않고 목적하는 계조로 표현되는 영상을 구현할 수 있다.During the initialization period TINIT, the gate-source voltage VGS of the first transistor T1 is maintained at ELVDD-VINIT. In this case, since the initialization voltage VINIT is at a low level, the gate-source voltage VGS may be equal to or greater than the minimum reference voltage for operating the first transistor T1 . Accordingly, in each frame, the threshold voltage VTH of the first transistor T1 is compensated and the first transistor T1 included in all pixels is in an on-bias state before the data writing period TDATA. 1) may implement an image expressed in a desired gray level without being affected by the hysteresis characteristic of the first transistor T1.

데이터 기입 기간(TDATA)에는 제1 주사 신호(S1)가 게이트 온 전압 레벨을 갖는다. 게이트 온 전압 레벨을 갖는 제1 주사 신호(S1)에 응답하여, 제2 트랜지스터(T2) 및 제4 트랜지스터(T4)가 턴 온 되면, 데이터 기입 기간(TDATA) 동안 제1 트랜지스터(T1)의 소스 전극에는 제2 트랜지스터(T2)를 통해 데이터 신호(DATA)에 따른 데이터 전압(VDATA)이 전달되고, 제1 트랜지스터(T1)는 제4 트랜지스터(T4)에 의해 다이오드 연결된다.In the data writing period TDATA, the first scan signal S1 has a gate-on voltage level. When the second transistor T2 and the fourth transistor T4 are turned on in response to the first scan signal S1 having the gate-on voltage level, the source of the first transistor T1 during the data writing period TDATA. The data voltage VDATA according to the data signal DATA is transmitted to the electrode through the second transistor T2 , and the first transistor T1 is diode-connected by the fourth transistor T4 .

따라서 데이터 기입 기간(TDATA) 동안 제1 커패시터(C1)의 일단에 연결된 제1 노드(N1)에 유지되는 전압은 제1 트랜지스터(T1)의 게이트 소스 전압(VGS)으로서, 데이터 전압(VDATA)에서 제1 트랜지스터(T1)의 문턱전압(VTH)만큼 하강된 전압 값(VDATA-VTH)이다.Accordingly, during the data writing period TDATA, the voltage maintained at the first node N1 connected to one end of the first capacitor C1 is the gate-source voltage VGS of the first transistor T1, from the data voltage VDATA. The voltage value VDATA-VTH is lowered by the threshold voltage VTH of the first transistor T1.

초기화 기간(TINIT) 동안 제1 트랜지스터(T1)가 온 바이어스 되어 히스테리시스 특성을 개선하였으므로 데이터 전압(VDATA)에 따른 계조 표현 시 응답 속도의 지연 문제를 해결할 수 있다.Since the first transistor T1 is on-biased during the initialization period TINIT to improve the hysteresis characteristic, it is possible to solve the problem of a delay in response speed when the gray scale is expressed according to the data voltage VDATA.

이어서, 발광 제어 기간(TEM) 에는 발광 제어 신호(EM)가 게이트 온 전압 레벨을 갖는다. 게이트 온 전압 레벨을 갖는 발광 제어 신호(EM)에 응답하여, 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)가 턴 온 되면, 유기 발광 다이오드(OLED)로 제1 커패시터(C1)에 저장된 데이터 신호(DATA)에 따른 데이터 전압(VDATA)의 구동 전류가 전달되어, 유기 발광 다이오드(OLED)가 발광한다. 이때, 구동 전류에 대응되는 전압은 제1 트랜지스터(T1)의 문턱전압(VTH)의 영향이 배제된 전압 값(ELVDD-VDATA)이다.Subsequently, in the emission control period TEM, the emission control signal EM has a gate-on voltage level. When the sixth transistor T6 and the seventh transistor T7 are turned on in response to the emission control signal EM having the gate-on voltage level, data stored in the first capacitor C1 as an organic light emitting diode OLED The driving current of the data voltage VDATA according to the signal DATA is transmitted, and the organic light emitting diode OLED emits light. In this case, the voltage corresponding to the driving current is a voltage value ELVDD-VDATA from which the influence of the threshold voltage VTH of the first transistor T1 is excluded.

도 4는 본 발명의 다른 실시 예에 관한 화소의 구동 동작을 나타내는 타이밍도이다.4 is a timing diagram illustrating a pixel driving operation according to another exemplary embodiment of the present invention.

이하에서는 앞서 도 3을 참조하여 설명한 부분과 동일한 부분에 대한 설명은 생략한다.Hereinafter, descriptions of the same parts as those previously described with reference to FIG. 3 will be omitted.

도 4를 참조하면, 초기화 기간(TINIT)에서 화소(70, 도 2 참조)는 제1 주사 신호(S1) 및 제2 주사 신호(S2)를 게이트 온 전압 레벨로 각각 적어도 1회 이상 전달받는다.Referring to FIG. 4 , in the initialization period TINIT, the pixel 70 (refer to FIG. 2 ) receives the first scan signal S1 and the second scan signal S2 at the gate-on voltage level at least once or more, respectively.

본 발명의 일 실시 예에 따른 초기화 기간은 단위 주사 기간(1H)인 제1 주사 기간(T1), 및 제3 주사 기간(T3)과, 단위 주사 기간의 복수 배인 기간(nH)인 제2 주사 기간(T2)을 포함할 수 있다.The initialization period according to an embodiment of the present invention includes a first scan period T1 that is a unit scan period 1H, a third scan period T3, and a second scan period that is a plurality of times the unit scan period (nH). It may include a period T2.

본 발명의 일 실시 예에 따르면, 제2 주사 신호(S2)는 데이터 기입 기간(TDATA) 이전에 한 번 이상 단위 주사 기간 동안 게이트 온 전압 레벨을 가질 수 있다. 예를 들어, 제2 주사 신호(S2)는 초기화 기간(TINIT) 중에서 한 번 이상 예컨대, 제2 주사 기간(T2) 및 제3 주사 기간(T3) 중 한 번 이상의 단위 주사 기간 동안 게이트 온 전압 레벨을 가질 수 있다.According to an embodiment of the present invention, the second scan signal S2 may have a gate-on voltage level during the unit scan period at least once before the data writing period TDATA. For example, the second scan signal S2 may have a gate-on voltage level at least once during the initialization period TINIT, for example, during one or more unit scan periods of the second scan period T2 and the third scan period T3. can have

본 발명의 다른 실시 예에 따르면, 제2 주사 신호(S2)는 데이터 기입 기간(TDATA) 직전 단위 주사 기간 동안 게이트 온 전압 레벨을 가질 수 있다. 예를 들어, 제2 주사 신호(S2)는 초기화 기간(TINIT) 중에서 데이터 기입 기간(TDATA) 직전의 단위 주사 기간인 제3 주사 기간(T3) 동안 게이트 온 전압 레벨을 가질 수 있다.According to another embodiment of the present invention, the second scan signal S2 may have a gate-on voltage level during the unit scan period immediately before the data writing period TDATA. For example, the second scan signal S2 may have a gate-on voltage level during the third scan period T3 which is a unit scan period immediately before the data write period TDATA among the initialization period TINIT.

본 발명의 다른 실시 예에 따르면, 제1 주사 신호(S1)는 제2 주사 신호(S2)가 게이트 온 전압 레벨을 갖는 단위 주사 기간 이전에 단위 주사 기간 동안 게이트 온 전압 레벨을 가질 수 있다. 예를 들어, 제1 주사 신호(S1)는 제1 주사 기간(T1) 동안 게이트 온 전압 레벨을 갖고, 제2 주사 신호(S2)는 제2 주사 기간(T2)과 제3 주사 기간(T3) 동안 각각 게이트 온 전압 레벨을 가질 수 있다.According to another embodiment of the present invention, the first scan signal S1 may have a gate-on voltage level during a unit scan period before the unit scan period in which the second scan signal S2 has a gate-on voltage level. For example, the first scan signal S1 has a gate-on voltage level during the first scan period T1 , and the second scan signal S2 has the second scan period T2 and the third scan period T3 . Each of them may have a gate-on voltage level.

본 발명의 다른 실시 예에 따르면, 제1 주사 신호(S1)는 데이터 기입 기간(TDATA) 이전에 한 번 이상 단위 주사 기간 동안 게이트 온 전압 레벨을 가질 수 있다. 이때, 제2 주사 신호(S2)는 데이터 기입 기간(TDATA) 이전에 제1 주사 신호(S1)가 게이트 온 전압 레벨을 갖는 단위 주사 기간의 직전 단위 주사 기간 동안에 게이트 온 전압 레벨을 가질 수도 있고, 데이터 기입 기간(TDATA) 이전에 제1 주사 신호(S1)가 게이트 온 전압 레벨을 갖는 단위 주사 기간의 직후 단위 주사 기간 동안에 게이트 온 전압 레벨을 가질 수도 있으며, 이에 한정되지 않는다. 예컨대, 제1 주사 신호(S1)는 초기화 기간(TINIT) 중에서 제1 주사 기간(T1) 동안 게이트 온 전압 레벨을 가질 수 있다. 이때, 제2 주사 신호(S2)는 제2 주사 기간(T2) 또는 제3 주사 기간(T3) 동안에 게이트 온 전압 레벨을 가질 수도 있으며, 제2 주사 기간(T2) 및 제3 주사 기간(T3) 동안에 게이트 온 전압 레벨을 가질 수도 있다.According to another embodiment of the present invention, the first scan signal S1 may have a gate-on voltage level during the unit scan period at least once before the data writing period TDATA. In this case, the second scan signal S2 may have a gate-on voltage level during the unit scan period immediately preceding the unit scan period in which the first scan signal S1 has the gate-on voltage level before the data writing period TDATA, The first scan signal S1 before the data writing period TDATA may have the gate-on voltage level during the unit scan period immediately after the unit scan period having the gate-on voltage level, but is not limited thereto. For example, the first scan signal S1 may have a gate-on voltage level during the first scan period T1 of the initialization period TINIT. In this case, the second scan signal S2 may have a gate-on voltage level during the second scan period T2 or the third scan period T3 , and the second scan period T2 and the third scan period T3 . It may have a gate-on voltage level during the

도 5는 본 발명의 또 다른 실시 예에 관한 화소의 구동 동작을 나타내는 타이밍도이다.5 is a timing diagram illustrating a driving operation of a pixel according to another exemplary embodiment of the present invention.

도 5를 참조하면, 초기화 기간(TINIT)에서 화소(70, 도 2 참조)는 제1 주사 신호(S1) 및 제2 주사 신호(S2)를 게이트 온 전압 레벨로 각각 적어도 1회 이상 전달받는다.Referring to FIG. 5 , in the initialization period TINIT, the pixel 70 (refer to FIG. 2 ) receives the first scan signal S1 and the second scan signal S2 at the gate-on voltage level at least once or more, respectively.

본 발명의 일 실시 예에 따른 초기화 기간은 단위 주사 기간(1H)인 제11 주사 기간(T11), 제12 주사 기간(T12), 제21 주사 기간(T21), 제22 주사 기간(T22), 및 제3 주사 기간(T3)과, 단위 주사 기간의 복수 배인 기간(nH)인 제13 주사 기간(T13), 및 제23 주사 기간(T23)을 포함할 수 있다.The initialization period according to an embodiment of the present invention includes an eleventh scan period T11, a twelfth scan period T12, a twenty-first scan period T21, a twenty-second scan period T22, which are unit scan periods 1H, and a third scan period T3 , a thirteenth scan period T13 that is a period nH that is a plurality of times the unit scan period, and a twenty-third scan period T23 .

본 발명의 일 실시 예에 따르면, 제2 주사 신호(S2)는 데이터 기입 기간(TDATA) 이전에 한 번 이상 단위 주사 기간 동안 게이트 온 전압 레벨을 가질 수 있다. 예를 들어, 제2 주사 신호(S2)는 초기화 기간(TINIT) 중에서 한 번 이상 기간 동안 예컨대, 제11 주사 기간(T11), 제13 주사 기간(T13), 제21 주사 기간(T21), 제23 주사 기간(T23), 및 제3 주사 기간(T3) 중 한 번 이상의 기간 동안 게이트 온 전압 레벨을 가질 수 있다.According to an embodiment of the present invention, the second scan signal S2 may have a gate-on voltage level during the unit scan period at least once before the data writing period TDATA. For example, the second scan signal S2 may be applied during one or more periods of the initialization period TINIT, for example, the eleventh scan period T11 , the thirteenth scan period T13 , the twenty-first scan period T21 , and the second scan period TINIT. The gate-on voltage level may be at least one of the 23 scan period T23 and the third scan period T3 .

본 발명의 다른 실시 예에 따르면, 제2 주사 신호(S2)는 데이터 기입 기간(TDATA) 직전 단위 주사 기간 동안 게이트 온 전압 레벨을 가질 수 있다. 예를 들어, 제2 주사 신호(S2)는 초기화 기간(TINIT) 중에서 데이터 기입 기간(TDATA) 직전의 단위 주사 기간인 제3 주사 기간(T3) 동안 게이트 온 전압 레벨을 가질 수 있다.According to another embodiment of the present invention, the second scan signal S2 may have a gate-on voltage level during the unit scan period immediately before the data writing period TDATA. For example, the second scan signal S2 may have a gate-on voltage level during the third scan period T3 which is a unit scan period immediately before the data write period TDATA among the initialization period TINIT.

본 발명의 다른 실시 예에 따르면, 제1 주사 신호(S1)는 데이터 기입 기간(TDATA) 이전에 한 번 이상 단위 주사 기간 동안 게이트 온 전압 레벨을 가질 수 있다. 이때, 제2 주사 신호(S2)는 데이터 기입 기간(TDATA) 이전에 제1 주사 신호(S1)가 게이트 온 전압 레벨을 갖는 단위 주사 기간의 직전 단위 주사 기간 동안에 게이트 온 전압 레벨을 가질 수도 있고, 데이터 기입 기간(TDATA) 이전에 제1 주사 신호(S1)가 게이트 온 전압 레벨을 갖는 단위 주사 기간의 직후 단위 주사 기간 동안에 게이트 온 전압 레벨을 가질 수도 있으며, 이에 한정되지 않는다. 예컨대, 제1 주사 신호(S1)는 초기화 기간(TINIT) 중에서 제12 주사 기간(T12) 및 제21 주사 기간(T21) 중 적어도 하나의 기간 동안 게이트 온 전압 레벨을 가질 수 있다. 이때, 제2 주사 신호(S2)는 제11 주사 기간(T11) 또는 제13 주사 기간(T13) 동안에 게이트 온 전압 레벨을 가질 수도 있으며, 제11 단위 주사 기간(T11) 및 제13 단위 주사 기간(T13) 동안에 게이트 온 전압 레벨을 가질 수도 있다. 제2 주사 신호(S2)는 제21 단위 주사 기간(T21) 또는 제23 단위 주사 기간(T23) 동안에 게이트 온 전압 레벨을 가질 수도 있으며, 제21 단위 주사 기간(T21) 및 제23 단위 주사 기간(T23) 동안에 게이트 온 전압 레벨을 가질 수도 있다.According to another embodiment of the present invention, the first scan signal S1 may have a gate-on voltage level during the unit scan period at least once before the data writing period TDATA. In this case, the second scan signal S2 may have a gate-on voltage level during the unit scan period immediately preceding the unit scan period in which the first scan signal S1 has the gate-on voltage level before the data writing period TDATA, The first scan signal S1 before the data writing period TDATA may have the gate-on voltage level during the unit scan period immediately after the unit scan period having the gate-on voltage level, but is not limited thereto. For example, the first scan signal S1 may have a gate-on voltage level during at least one of the twelfth scan period T12 and the twenty-first scan period T21 of the initialization period TINIT. In this case, the second scan signal S2 may have a gate-on voltage level during the eleventh scan period T11 or the thirteenth scan period T13, and the eleventh unit scan period T11 and the thirteenth unit scan period ( It may have a gate-on voltage level during T13). The second scan signal S2 may have a gate-on voltage level during the twenty-first unit scan period T21 or the twenty-third unit scan period T23, and may have a gate-on voltage level during the twenty-first unit scan period T21 and the twenty-third unit scan period (T21) and the twenty-third unit scan period (T21). It may have a gate-on voltage level during T23).

앞서 도 3 내지 도 5를 참조하여 설명한 바와 같이, 본 발명의 실시 예들에 따르면, 구동 트랜지스터의 상태가 온 바이어스인 시간 즉, 초기화 기간(TINIT)이 길어지므로 구동 트랜지스터의 히스테리시스 특성을 개선할 수 있다. 또한, 본 발명의 실시 예들에 따르면, 제1 주사 신호(S1)와 제2 주사 신호(S2)를 번갈아 이용하여 구동 트랜지스터를 온 바이어스 상태로 유지하기 때문에, 패널에 얼룩이 발생하거나, 주사 구동부를 지속적으로 구동시켜 소비 전력이 증가하는 위험을 방지할 수 있다.As described above with reference to FIGS. 3 to 5 , according to embodiments of the present invention, the hysteresis characteristic of the driving transistor can be improved because the time when the state of the driving transistor is on-biased, that is, the initialization period TINIT, is lengthened. . In addition, according to embodiments of the present invention, since the driving transistor is maintained in the on-bias state by using the first scan signal S1 and the second scan signal S2 alternately, the panel may be stained or the scan driver may be continuously It is possible to prevent the risk of increasing power consumption by driving it with

도 6은 본 발명의 일 실시 예에 따른 표시 장치의 응답 속도를 보여주는 파형도이다.6 is a waveform diagram illustrating a response speed of a display device according to an exemplary embodiment.

도 6을 참조하면, 화소에서 계조 표현 시 히스테리시스로 인하여 응답 속도가 지연된다. 예를 들어, 블랙 데이터 신호(Black)에 따라 장시간 블랙 휘도로 표시된 화소가 화이트 데이터 신호(White)를 전달받으면, 화이트 데이터 신호(White)에 따른 휘도의 목표치로 바로 발광하지 않는다. 화소는 데이터 신호를 전달받은 시점으로부터 적어도 한 프레임이 경과한 시점부터 휘도의 목표치로 발광할 수 있다. 응답 속도는 B에 대한 A의 백분율을 의미할 수 있다. Referring to FIG. 6 , a response speed is delayed due to hysteresis when grayscale is expressed in a pixel. For example, when a pixel displayed with black luminance for a long time according to the black data signal Black receives the white data signal White, it does not immediately emit light with a target luminance value according to the white data signal White. The pixel may emit light with a target value of luminance from a point in time when at least one frame has elapsed from a point in time when the data signal is transmitted. The response speed may mean the percentage of A to B.

도 3 내지 도 5를 참조하여 설명한 초기화 기간(TINIT) 중에서, 데이터 기입 기간(TDATA) 직전 단위 주사 기간에 한하여 게이트 온 전압 레벨을 갖는 주사 신호를 수신한 경우보다, 본 발명의 실시 예들에 따라서, 데이터 기입 기간(TDATA) 이전 한 번 이상 단위 주사 기간 동안 게이트 온 전압 레벨을 갖는 주사 신호를 수신한 경우가 보다 빠른 응답 속도를 갖는다. 즉, 본 발명의 다양한 실시 예들에 따라 초기화 기간을 연장시킴으로써 화소의 히스테리시스를 개선할 수 있다.In the initialization period TINIT described with reference to FIGS. 3 to 5 , according to embodiments of the present invention, compared to the case in which a scan signal having a gate-on voltage level is received only in the unit scan period immediately before the data writing period TDATA, A case in which a scan signal having a gate-on voltage level is received during the unit scan period at least once before the data writing period TDATA has a faster response speed. That is, hysteresis of a pixel may be improved by extending the initialization period according to various embodiments of the present disclosure.

이와 같이 본 발명은 도면에 도시된 일 실시 예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.As such, the present invention has been described with reference to one embodiment shown in the drawings, but this is merely exemplary, and those of ordinary skill in the art will understand that various modifications and variations of the embodiments are possible therefrom. Accordingly, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.

100: 표시 장치
10: 표시부
20: 주사 구동부
30: 데이터 구동부
40: 발광 구동부
50: 제어부
60: 전원 공급부
70: 화소100: display device
10: display
20: scan driving unit
30: data driving unit
40: light emission driving unit
50: control unit
60: power supply
70: pixel

Claims (20)

복수의 주사 신호가 전달되는 복수의 주사선, 복수의 데이터 신호가 전달되는 복수의 데이터선, 및 복수의 발광 제어 신호가 전달되는 복수의 발광 제어선에 각각 연결된 복수의 화소를 포함하는 표시부를 포함하고,
상기 복수의 화소 각각은,
유기 발광 다이오드;
상기 데이터 신호에 따른 구동 전류를 상기 유기 발광 다이오드에 전달하는 제1 트랜지스터;
데이터 기입 기간 동안 게이트 온 전압 레벨을 갖는 제1 주사 신호에 응답하여 상기 제1 트랜지스터로 상기 데이터 신호를 전달하는 제2 트랜지스터;
상기 데이터 기입 기간 이전의 초기화 기간 동안 게이트 온 전압 레벨을 갖는 제2 주사 신호에 응답하여 상기 제1 트랜지스터의 게이트 전극에 초기화 전압을 공급하는 제3 트랜지스터;
상기 제1 트랜지스터의 게이트 전극과 제1 전원 사이에 연결되는 제1 커패시터; 및
상기 제1 트랜지스터의 소스 전극과 상기 제1 전원 사이에 연결되는 제2 커패시터를 포함하고,
상기 초기화 기간 동안 상기 제1 주사 신호와 상기 제2 주사 신호는 각각 적어도 1회 게이트 온 전압 레벨을 갖는, 표시 장치.a display unit including a plurality of pixels respectively connected to a plurality of scan lines to which a plurality of scan signals are transmitted, a plurality of data lines to which a plurality of data signals are transmitted, and a plurality of light emission control lines to which a plurality of light emission control signals are transmitted; ,
Each of the plurality of pixels,
organic light emitting diodes;
a first transistor transmitting a driving current according to the data signal to the organic light emitting diode;
a second transistor configured to transmit the data signal to the first transistor in response to a first scan signal having a gate-on voltage level during a data writing period;
a third transistor configured to supply an initialization voltage to the gate electrode of the first transistor in response to a second scan signal having a gate-on voltage level during an initialization period prior to the data writing period;
a first capacitor connected between the gate electrode of the first transistor and a first power supply; and
a second capacitor connected between the source electrode of the first transistor and the first power source;
The display device of claim 1 , wherein each of the first scan signal and the second scan signal has a gate-on voltage level at least once during the initialization period. 제1항에 있어서,
상기 제1 트랜지스터의 게이트 전극은 제1 노드에 연결되고, 상기 제2 트랜지스터는 상기 제1 트랜지스터를 통해 상기 제1 노드에 연결되는, 표시 장치.According to claim 1,
A gate electrode of the first transistor is connected to a first node, and the second transistor is connected to the first node through the first transistor. 삭제delete 제1항에 있어서,
상기 제2 주사 신호는 상기 데이터 기입 기간 직전 단위 주사 기간 동안 게이트 온 전압 레벨을 갖는 표시 장치.According to claim 1,
The second scan signal has a gate-on voltage level during a unit scan period immediately before the data writing period. 삭제delete 제1항에 있어서,
상기 제1 주사 신호는 상기 제2 주사 신호가 게이트 온 전압 레벨을 갖는 단위 주사 기간 이전에 단위 주사 기간 동안 게이트 온 전압 레벨을 갖는 표시 장치.According to claim 1,
The first scan signal has a gate-on voltage level during a unit scan period before a unit scan period in which the second scan signal has a gate-on voltage level. 제1항에 있어서,
상기 제2 주사 신호는 상기 데이터 기입 기간 이전에 두 번 이상 단위 주사 기간 동안 게이트 온 전압 레벨을 갖고,
상기 제1 주사 신호는 상기 제2 주사 신호가 게이트 온 전압 레벨을 갖는 두 번 이상의 단위 주사 기간들 사이에 단위 주사 기간 동안 게이트 온 전압 레벨을 갖는 표시 장치.According to claim 1,
the second scan signal has a gate-on voltage level during a unit scan period at least twice before the data writing period;
The first scan signal has a gate-on voltage level during a unit scan period between two or more unit scan periods in which the second scan signal has a gate-on voltage level. 제1항에 있어서,
상기 제2 주사 신호는 상기 데이터 기입 기간 이전에 두 번 이상 단위 주사 기간 동안 게이트 온 전압 레벨을 갖고,
상기 제2 주사 신호가 게이트 온 전압 레벨을 갖는 두 번 이상의 단위 주사 기간들 사이의 기간은 단위 주사 기간의 복수 배인 표시 장치.According to claim 1,
the second scan signal has a gate-on voltage level during a unit scan period at least twice before the data writing period;
A period between two or more unit scan periods in which the second scan signal has a gate-on voltage level is a plurality of times the unit scan period. 제1항에 있어서,
상기 제1 주사 신호는 상기 데이터 기입 기간 이전에 한 번 이상 단위 주사 기간 동안 게이트 온 전압 레벨을 갖고,
상기 제2 주사 신호는 상기 데이터 기입 기간 이전에 상기 제1 주사 신호가 게이트 온 전압 레벨을 갖는 단위 주사 기간의 직전 단위 주사 기간 및/또는 상기 제1 주사 신호가 게이트 온 전압 레벨을 갖는 단위 주사 기간의 직후 단위 주사 기간 동안에 게이트 온 전압 레벨을 갖는 표시 장치.According to claim 1,
the first scan signal has a gate-on voltage level during a unit scan period at least once before the data writing period;
The second scan signal may include a unit scan period immediately preceding a unit scan period in which the first scan signal has a gate-on voltage level and/or a unit scan period in which the first scan signal has a gate-on voltage level before the data writing period. A display device having a gate-on voltage level during a unit scan period immediately after . 삭제delete 제1항에 있어서,
상기 복수의 화소 각각은,
상기 데이터 기입 기간 동안 상기 게이트 온 전압 레벨을 갖는 제1 주사 신호에 응답하여 상기 제1 트랜지스터를 다이오드 연결하는 제4 트랜지스터를 더 포함하는 표시 장치.According to claim 1,
Each of the plurality of pixels,
and a fourth transistor diode-connecting the first transistor in response to a first scan signal having the gate-on voltage level during the data writing period. 제1항에 있어서,
상기 복수의 화소 각각은,
제3 주사 신호에 응답하여 상기 유기 발광 다이오드의 애노드 전극에 상기 초기화 전압을 공급하는 제5 트랜지스터를 더 포함하는 표시 장치.According to claim 1,
Each of the plurality of pixels,
The display device of claim 1 , further comprising: a fifth transistor configured to supply the initialization voltage to the anode electrode of the organic light emitting diode in response to a third scan signal. 제12항에 있어서,
상기 제3 주사 신호는 상기 제1 주사 신호와 동일한 신호인 표시 장치.13. The method of claim 12,
The third scan signal is the same signal as the first scan signal. 제1항에 있어서,
상기 복수의 화소 각각은,
상기 발광 제어 신호에 응답하여 스위칭되고, 상기 제2 커패시터와 병렬로 연결되는 제6 트랜지스터를 더 포함하는 표시 장치.According to claim 1,
Each of the plurality of pixels,
and a sixth transistor switched in response to the emission control signal and connected in parallel with the second capacitor. 제1항에 있어서,
상기 복수의 화소 각각은,
상기 발광 제어 신호에 응답하여 상기 제1 트랜지스터와 상기 유기 발광 다이오드를 서로 연결하는 제7 트랜지스터를 더 포함하는 표시 장치.According to claim 1,
Each of the plurality of pixels,
and a seventh transistor connecting the first transistor and the organic light emitting diode to each other in response to the emission control signal. 제1항에 있어서,
상기 복수의 주사 신호를 전달하는 주사 구동부;
상기 복수의 데이터 신호를 전달하는 데이터 구동부; 및
상기 복수의 발광 제어 신호를 전달하는 발광 구동부를 더 포함하는 표시 장치.According to claim 1,
a scan driver transmitting the plurality of scan signals;
a data driver transmitting the plurality of data signals; and
The display device further comprising a light emission driver that transmits the plurality of light emission control signals. 복수의 화소를 포함하고, 상기 복수의 화소 각각은 유기 발광 다이오드, 상기 유기 발광 다이오드에 데이터 신호에 따른 구동 전류를 전달하는 제1 트랜지스터, 데이터 기입 기간 동안 게이트 온 전압 레벨을 갖는 제1 주사 신호에 응답하여 상기 제1 트랜지스터로 상기 데이터 신호를 전달하는 제2 트랜지스터, 상기 제1 트랜지스터의 게이트 전극과 제1 전원 사이에 연결되는 제1 커패시터, 상기 제1 트랜지스터의 소스 전극과 상기 제1 전원 사이에 연결되는 제2 커패시터, 및 게이트 온 전압 레벨을 갖는 제2 주사 신호에 응답하여 상기 제1 트랜지스터의 게이트 전극에 초기화 전압을 공급하는 제3 트랜지스터를 포함하는 표시 장치의 구동 방법에 있어서,
상기 제1 트랜지스터의 특성을 초기화하는 단계;
상기 제1 트랜지스터의 문턱 전압을 보상하고, 상기 제1 트랜지스터에 상기 데이터 신호를 전달하는 단계; 및
상기 데이터 신호에 따른 구동 전류로 상기 유기 발광 다이오드가 발광하는 단계를 포함하고,
상기 제1 트랜지스터의 특성을 초기화하는 단계는,
상기 제1 주사 신호를 게이트 온 전압 레벨로 적어도 1회 전달하는 단계; 및
상기 제2 주사 신호를 게이트 온 전압 레벨로 적어도 1회 전달하는 단계를 포함하는 표시 장치의 구동 방법.a plurality of pixels, wherein each of the plurality of pixels is applied to an organic light emitting diode, a first transistor transmitting a driving current according to a data signal to the organic light emitting diode, and a first scan signal having a gate-on voltage level during a data writing period. a second transistor that transmits the data signal to the first transistor in response, a first capacitor connected between the gate electrode of the first transistor and a first power supply, and a source electrode of the first transistor and the first power supply. A method of driving a display device comprising: a second capacitor connected thereto; and a third transistor configured to supply an initialization voltage to a gate electrode of the first transistor in response to a second scan signal having a gate-on voltage level, the method comprising:
initializing characteristics of the first transistor;
compensating for a threshold voltage of the first transistor and transmitting the data signal to the first transistor; and
and emitting light from the organic light emitting diode with a driving current according to the data signal,
Initializing the characteristics of the first transistor comprises:
transferring the first scan signal to a gate-on voltage level at least once; and
and transferring the second scan signal to a gate-on voltage level at least once. 제17항에 있어서,
상기 제1 주사 신호는 상기 제2 주사 신호가 게이트 온 전압 레벨을 갖는 단위 주사 기간 이전에 단위 주사 기간 동안 게이트 온 전압 레벨을 갖는 표시 장치의 구동 방법.18. The method of claim 17,
The method of driving a display device wherein the first scan signal has a gate-on voltage level during a unit scan period before a unit scan period in which the second scan signal has a gate-on voltage level. 제17항에 있어서,
상기 제1 주사 신호는 상기 제2 주사 신호가 게이트 온 전압 레벨을 갖는 두 번 이상의 단위 주사 기간들 사이에 단위 주사 기간 동안 게이트 온 전압 레벨을 갖는 표시 장치의 구동 방법.18. The method of claim 17,
The method of driving a display device wherein the first scan signal has a gate-on voltage level during a unit scan period between two or more unit scan periods in which the second scan signal has a gate-on voltage level. 제17항에 있어서,
상기 제2 주사 신호는 두 번 이상 단위 주사 기간 동안 게이트 온 전압 레벨을 갖고,
상기 제2 주사 신호가 게이트 온 전압 레벨을 갖는 두 번 이상의 단위 주사 기간들 사이의 기간은 단위 주사 기간의 복수 배인 표시 장치의 구동 방법.18. The method of claim 17,
The second scan signal has a gate-on voltage level for two or more unit scan periods,
A period between two or more unit scan periods in which the second scan signal has a gate-on voltage level is a plurality of times the unit scan period.
KR1020140157334A 2014-11-12 2014-11-12 Display Apparatus and Driving Method Thereof KR102343143B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140157334A KR102343143B1 (en) 2014-11-12 2014-11-12 Display Apparatus and Driving Method Thereof
US14/735,484 US9812062B2 (en) 2014-11-12 2015-06-10 Display apparatus and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140157334A KR102343143B1 (en) 2014-11-12 2014-11-12 Display Apparatus and Driving Method Thereof

Publications (2)

Publication Number Publication Date
KR20160057032A KR20160057032A (en) 2016-05-23
KR102343143B1 true KR102343143B1 (en) 2021-12-27

Family

ID=55912681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140157334A KR102343143B1 (en) 2014-11-12 2014-11-12 Display Apparatus and Driving Method Thereof

Country Status (2)

Country Link
US (1) US9812062B2 (en)
KR (1) KR102343143B1 (en)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102389580B1 (en) * 2016-01-04 2022-04-25 삼성디스플레이 주식회사 Organic light emitting display device
CN107358920B (en) 2017-09-08 2019-09-24 京东方科技集团股份有限公司 Pixel-driving circuit and its driving method and display device
US11537237B2 (en) * 2017-09-26 2022-12-27 Boe Technology Group Co., Ltd. Touch panel and touch screen having pixel circuit with reset module
CN107564474B (en) * 2017-09-26 2019-08-06 京东方科技集团股份有限公司 A kind of touch panel and touch screen
US11348524B2 (en) * 2017-09-30 2022-05-31 Boe Technology Group Co., Ltd. Display substrate and display device
CN109599062A (en) 2017-09-30 2019-04-09 京东方科技集团股份有限公司 Pixel circuit and its driving method, display device
CN110021273B (en) 2018-01-10 2021-12-03 京东方科技集团股份有限公司 Pixel circuit, driving method thereof and display panel
KR102480426B1 (en) * 2018-03-15 2022-12-22 삼성디스플레이 주식회사 Display device and method for driving the same
KR102536842B1 (en) * 2018-06-26 2023-05-30 삼성디스플레이 주식회사 Organic light emitting display device and method for driving the same
KR102651596B1 (en) * 2018-06-29 2024-03-27 삼성디스플레이 주식회사 Display apparatus
KR102632905B1 (en) * 2018-07-18 2024-02-06 삼성디스플레이 주식회사 Organic light emitting display device and method for driving the same
CN109243370B (en) 2018-11-22 2020-07-03 京东方科技集团股份有限公司 Display panel and pixel driving circuit of light emitting diode
CN109256094A (en) 2018-12-05 2019-01-22 京东方科技集团股份有限公司 Pixel circuit, image element driving method and display device
CN109509428B (en) 2019-01-07 2021-01-08 京东方科技集团股份有限公司 Pixel driving circuit, pixel driving method and display device
CN109584795A (en) 2019-01-29 2019-04-05 京东方科技集团股份有限公司 Pixel-driving circuit, image element driving method and display device
CN113963667B (en) 2020-07-21 2023-04-18 京东方科技集团股份有限公司 Display device and driving method thereof
CN112509519A (en) * 2020-10-20 2021-03-16 厦门天马微电子有限公司 Display panel driving method and display device
KR20230010897A (en) * 2021-07-12 2023-01-20 삼성디스플레이 주식회사 Pixel and display device
CN114758618A (en) * 2022-04-15 2022-07-15 京东方科技集团股份有限公司 Pixel circuit, driving method thereof and display panel
CN115223504A (en) * 2022-08-15 2022-10-21 昆山国显光电有限公司 Pixel driving circuit and display panel

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100911981B1 (en) 2008-03-04 2009-08-13 삼성모바일디스플레이주식회사 Pixel and organic light emitting display using the same
KR101040806B1 (en) * 2009-12-31 2011-06-14 삼성모바일디스플레이주식회사 Pixel and organic light emitting display device
US20140326969A1 (en) * 2013-05-06 2014-11-06 Lg Display Co., Ltd. Organic light emitting diode display device and method for driving the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100962961B1 (en) * 2008-06-17 2010-06-10 삼성모바일디스플레이주식회사 Pixel and Organic Light Emitting Display Using the same
KR101015339B1 (en) * 2009-06-05 2011-02-16 삼성모바일디스플레이주식회사 Pixel and Organic Light Emitting Display Using The Pixel
KR101152466B1 (en) 2010-06-30 2012-06-01 삼성모바일디스플레이주식회사 Pixel and Organic Light Emitting Display Device Using the Same
JP5627694B2 (en) 2010-09-06 2014-11-19 パナソニック株式会社 Display device
KR101791664B1 (en) * 2010-10-28 2017-11-21 삼성디스플레이 주식회사 Organic Light Emitting Display Device
KR20120065137A (en) 2010-12-10 2012-06-20 삼성모바일디스플레이주식회사 Pixel, display device and driving method thereof
KR101941457B1 (en) 2012-12-28 2019-04-15 엘지디스플레이 주식회사 Organic light emitting diode display device and driving method the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100911981B1 (en) 2008-03-04 2009-08-13 삼성모바일디스플레이주식회사 Pixel and organic light emitting display using the same
KR101040806B1 (en) * 2009-12-31 2011-06-14 삼성모바일디스플레이주식회사 Pixel and organic light emitting display device
US20140326969A1 (en) * 2013-05-06 2014-11-06 Lg Display Co., Ltd. Organic light emitting diode display device and method for driving the same

Also Published As

Publication number Publication date
US9812062B2 (en) 2017-11-07
KR20160057032A (en) 2016-05-23
US20160133191A1 (en) 2016-05-12

Similar Documents

Publication Publication Date Title
KR102343143B1 (en) Display Apparatus and Driving Method Thereof
KR102573334B1 (en) Light emitting display device and driving method for the same
TWI628821B (en) Pixel, display panel, display device and control method thereof
US10679562B2 (en) Electroluminescence display
US8912989B2 (en) Pixel and organic light emitting display device using the same
JP5612988B2 (en) Pixel for organic electroluminescent display device and organic electroluminescent display device using the same
JP6654363B2 (en) Organic light emitting display
EP2463849A1 (en) Pixel, display device including the same, and driving method thereof
KR102024320B1 (en) Pixel and display device using the same
KR101975489B1 (en) Display device and driving method thereof
KR101964769B1 (en) Pixel, display device comprising the same and driving method thereof
KR20150076868A (en) Display device and method for driving thereof
KR102472310B1 (en) Organic light emitting display device and mehthod for driving the same
KR102480426B1 (en) Display device and method for driving the same
KR20100009219A (en) Pixel and organic light emitting display device using the same
KR20110092820A (en) Pixel, display device and driving method thereof
KR101964768B1 (en) Pixel, display device comprising the same and driving method thereof
US9196197B2 (en) Display device and method for driving the same
KR20140132235A (en) Organic light emitting display device and driving method thereof
KR20170092746A (en) Pixel, driving method of the pixel and organic light emittng display device including the pixel
US10902774B2 (en) Pixel preventing leakage current and display device using the same
US9275581B2 (en) Pixel, display device comprising the same and driving method thereof
KR20120072098A (en) Pixel and organic light emitting display device using the same
KR20150064544A (en) Organic light emitting diode display device and method for driving the same
US20120038607A1 (en) Organic light emitting display and method of driving the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant