KR102339651B1

KR102339651B1 - Organic Light Emitting Diode Device

Info

Publication number: KR102339651B1
Application number: KR1020150012369A
Authority: KR
Inventors: 양준혁; 김상윤
Original assignee: 엘지디스플레이 주식회사
Priority date: 2015-01-26
Filing date: 2015-01-26
Publication date: 2021-12-16
Also published as: KR20160092147A

Abstract

본 발명의 유기발광다이오드 표시장치는 부스트 변환기, 고전위전압 공급라인, 전압 분배부 및 스위치 제어부를 포함한다. 부스트 변환기는 스위치 소자의 스위칭 주파수에 따라서 고전위전압의 전압레벨을 가변한다. 고전위전압 공급라인은 부스트 변환기가 출력한 고전위전압을 표시패널에 제공한다. 전압 분배부는 표시패널을 경유한 고전위전압 공급라인에 연결되는 고전압 피드백라인으로부터 전달받은 전압을 분배하여 피드백 전압을 출력한다. 피드백전압을 바탕으로 부스트 변환기가 출력하는 고전위전압을 보상하도록 스위치 소자의 스위칭 주파수를 제어한다. The organic light emitting diode display device of the present invention includes a boost converter, a high potential voltage supply line, a voltage divider, and a switch controller. The boost converter varies the voltage level of the high potential voltage according to the switching frequency of the switch element. The high potential voltage supply line provides the high potential voltage output by the boost converter to the display panel. The voltage divider divides the voltage received from the high voltage feedback line connected to the high potential voltage supply line through the display panel to output the feedback voltage. Based on the feedback voltage, the switching frequency of the switch element is controlled to compensate for the high potential voltage output by the boost converter.

Description

Organic Light Emitting Diode Device

본 발명은 유기발광다이오드 표시장치에 관한 것이다.
The present invention relates to an organic light emitting diode display.

평판표시장치에는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 유기 발광다이오드소자(Organic Light Emitting Diode Device, OLED) 등이 있다. 평판표시장치는 데이터라인들과 게이트라인들이 직교되도록 배치되고, 데이터라인과 게이트라인이 직교하는 영역이 하나의 화소로 정의된다. Flat panel displays include Liquid Crystal Display (LCD), Field Emission Display (FED), Plasma Display Panel (PDP), and Organic Light Emitting Diode Device (OLED). ), etc. In a flat panel display device, data lines and gate lines are disposed to be perpendicular to each other, and a region where the data lines and gate lines cross each other is defined as one pixel.

이 중에서 유기발광다이오드 표시장치는 응답속도가 빠르고, 발광효율이 높은 휘도를 표현할 수 있으며 시야각이 큰 장점이 있다. 일반적으로 유기발광다이오드 표시장치는 스캔신호에 의해서 턴-온 되는 스위치 트랜지스터를 이용하여 데이터전압을 구동트랜지스터의 게이트 전극에 인가하고, 이처럼 구동트랜지스터에 공급되는 데이터전압을 이용하여 유기발광다이오드를 발광시킨다. 즉, 유기발광다이오드에 공급되는 전류는 구동트랜지스터의 게이트전극에 인가되는 데이터전압에 의해서 조절된다. Among them, the organic light emitting diode display has advantages of fast response speed, high luminance efficiency, and a large viewing angle. In general, an organic light emitting diode display applies a data voltage to the gate electrode of a driving transistor using a switch transistor turned on by a scan signal, and uses the data voltage supplied to the driving transistor to emit light. . That is, the current supplied to the organic light emitting diode is controlled by the data voltage applied to the gate electrode of the driving transistor.

구동트랜지스터는 고전위전압(EVDD)을 바탕으로 유기발광다이오드에 구동전류를 제공한다. 구동트랜지스터를 동작시키기 위한 고전위전압(EVDD)은 파워모듈에서 생성된다. 도 1은 파워모듈(PSU)에서 생성된 고전위전압(EVDD)이 표시패널(Panel)까지 전송되는 경로를 도시하고 있다. 도 1에서와 같이 파워모듈(PSU)이 생성한 고전위전압(EVDD)은 인쇄회로기판(C-PCB,S-PCB)들 및 연성회로기판(S-COF) 등을 경유하여 표시패널(Panel)로 전송된다. 파워모듈(PSU)에서부터 표시패널(Panel)을 경유하는 과정에서 고전위전압(EVDD)은 패널 로드(load)에 의한 전압 강하 현상이 발생한다. 따라서 파워모듈(PSU)은 표시패널(Panel)에서 필요로 하는 전압레벨보다 높은 전압레벨을 갖도록 고전위전압(EVDD)을 생성한다. 일례로, 표시패널에서 요구하는 고전위전압(EVDD_P) 최소 전압레벨이 16V라고 하면, 파워모듈(PSU)은 도 2에서와 같이 20V의 전압레벨을 갖는 고전위전압(EVDD_S)을 생성한다. 이처럼 고전위전압(EVDD)은 필요 이상의 전압레벨로 생성되기 때문에 소비전력을 낭비를 초래한다.
The driving transistor provides a driving current to the organic light emitting diode based on the high potential voltage (EVDD). A high potential voltage EVDD for operating the driving transistor is generated in the power module. 1 illustrates a path through which the high potential voltage EVDD generated in the power module PSU is transmitted to the display panel. As shown in FIG. 1 , the high potential voltage EVDD generated by the power module PSU passes through the printed circuit boards C-PCB and S-PCB, the flexible circuit board S-COF, and the like. ) is sent to In a process from the power module (PSU) to the display panel (Panel), a voltage drop occurs in the high potential voltage EVDD due to the panel load. Accordingly, the power module PSU generates the high potential voltage EVDD to have a higher voltage level than the voltage level required by the display panel. For example, if the minimum voltage level of the high potential voltage EVDD_P required by the display panel is 16V, the power module PSU generates the high potential voltage EVDD_S having a voltage level of 20V as shown in FIG. 2 . As described above, since the high potential voltage EVDD is generated at a voltage level higher than necessary, power consumption is wasted.

본 발명은 소비전력을 감소시킬 수 있는 유기발광다이오드 표시장치를 제공하기 위한 것이다.
An object of the present invention is to provide an organic light emitting diode display capable of reducing power consumption.

본 발명은 파워모듈이 생성하는 고전위전압의 전압레벨을 낮춤으로써 소비전력을 줄일 수 있다.
The present invention can reduce power consumption by lowering the voltage level of the high potential voltage generated by the power module.

도 1은 종래의 표시장치의 구성을 개략적으로 나타내는 도면.
도 2는 종래의 파워모듈이 생성하는 고전위전압의 전압레벨을 나타내는 도면.
도 3은 본 발명에 의한 표시장치를 나타내는 도면.
도 4는 실시 예에 의한 화소구조를 나타내는 도면.
도 5는 파워모듈의 구성을 나타내는 도면.
도 6은 제1 실시 예에 의한 표시장치를 나타내는 도면.
도 7은 제1 실시 예에 의한 고전위전압의 전압레벨을 나타내는 도면.
도 8은 제2 실시 예에 의한 표시장치를 나타내는 도면.1 is a diagram schematically showing the configuration of a conventional display device;
2 is a diagram illustrating a voltage level of a high potential voltage generated by a conventional power module;
3 is a view showing a display device according to the present invention.
4 is a view showing a pixel structure according to an embodiment;
5 is a diagram showing the configuration of a power module;
6 is a view showing a display device according to the first embodiment;
7 is a diagram illustrating a voltage level of a high potential voltage according to the first embodiment;
8 is a view showing a display device according to a second embodiment;

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals refer to substantially identical elements throughout. In the following description, if it is determined that a detailed description of a known function or configuration related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description thereof will be omitted.

도 3은 본 발명에 의한 유기발광다이오드 표시장치를 나타내는 도면이고, 도 2는 화소의 일례를 나타내는 도면이다. 3 is a diagram illustrating an organic light emitting diode display device according to the present invention, and FIG. 2 is a diagram illustrating an example of a pixel.

도 3 및 도 4를 참조하면, 본 발명의 실시 예에 의한 유기발광다이오드 표시장치는 표시패널(100), 타이밍 콘트롤러(200), 소스 드라이브 IC(300), 게이트 드라이브 IC(400) 및 파워모듈(500)을 포함한다. 타이밍 콘트롤러(200) 및 파워모듈(500)은 제1 인쇄회로기판(10)에 실장된다. 소스 드라이브 IC(300)는 제2 인쇄회로기판(20)과 표시패널(100)에 일부분이 합착된다. 3 and 4 , an organic light emitting diode display according to an embodiment of the present invention includes a display panel 100 , a timing controller 200 , a source drive IC 300 , a gate drive IC 400 , and a power module. (500). The timing controller 200 and the power module 500 are mounted on the first printed circuit board 10 . The source drive IC 300 is partially bonded to the second printed circuit board 20 and the display panel 100 .

표시패널(100)은 복수 개의 화소(P)를 포함하고, 각각의 화소(P)들이 표시하는 계조를 기반으로 영상을 표시한다. 화소(P)들은 수평 방향으로 배열되는 스캔라인(SL) 및 센스라인(SEL)을 통해서 각각 스캔신호(SCAN) 및 센스신호(SENSE)를 제공받는다. 그리고 화소(P)들은 데이터구동부(120)와 연결되는 데이터라인(DL)을 통해서 데이터전압(Vdata)을 제공받는다. The display panel 100 includes a plurality of pixels P, and displays an image based on a gradation displayed by each pixel P. The pixels P receive the scan signal SCAN and the sense signal SENSE respectively through the scan line SL and the sense line SEL arranged in the horizontal direction. In addition, the pixels P receive the data voltage Vdata through the data line DL connected to the data driver 120 .

각각의 화소(P)들은 유기발광다이오드(OLED), 구동트랜지스터(DT), 제1 및 제2 트랜지스터(ST1,ST2) 및 스토리지 커패시터(Cst)를 포함한다. Each of the pixels P includes an organic light emitting diode OLED, a driving transistor DT, first and second transistors ST1 and ST2, and a storage capacitor Cst.

유기발광다이오드(OLED)는 구동트랜지스터(DT)로부터 공급되는 구동 전류에 의해 발광한다. 유기발광다이오드(OLED)의 애노드전극과 캐소드전극 사이에는 다층의 유기 화합물층이 형성된다. 유기발광다이오드(OLED)의 애노드전극은 구동트랜지스터(DT)의 소스전극에 접속되고, 캐소드전극은 접지단(VSS)에 연결된다. 구동 트랜지스터(DT)는 게이트-소스 간 전압(Vgs)에 따라 유기발광다이오드(OLED)에 흐르는 구동전류(Ioled)를 제어한다. 구동 트랜지스터(DT)는 게이트 노드(N1)에 접속된 게이트전극, 고전위 픽셀 구동전압단(EVDD)에 접속된 드레인전극, 및 소스 노드(N2)에 접속된 소스전극을 구비한다. 스토리지 커패시터(Cst)는 게이트 노드(N1)와 소스 노드(N2) 사이에 접속되어서, 데이터라인(DL)으로부터 제공받는 데이터전압을 한 프레임 동안 유지한다. 제1 트랜지스터(ST1)는 스캔신호(SCAN)에 따라 스위칭되어, 구동 트랜지스터(DT)의 게이트 노드(N1) 전위를 제어한다. 제1 트랜지스터(ST1)는 스캔라인(SCL)에 접속된 게이트전극, 데이터라인(DL)에 접속된 드레인전극, 및 게이트 노드(N1)에 접속된 소스전극을 구비한다. 제2 트랜지스터(ST2)는 센스신호(SENSE)에 따라 스위칭되어, 구동 트랜지스터(DT)의 소스 노드(N2) 전위를 제어한다. 제2 트랜지스터(ST2)의 게이트전극은 센스라인(SEL)에 접속되고, 제2 트랜지스터(ST2)의 드레인전극은 소스 노드(N2)에 접속되며, 제2 트랜지스터(ST2)의 소스전극은 초기화전압(Vinit)의 입력단에 접속된다. 여기서, 초기화전압(Vinit)은 소스 드라이브 IC(300)로부터 공급될 수도 있고, 또한 별도의 전원회로(미도시)로부터 공급될 수도 있다.The organic light emitting diode OLED emits light by a driving current supplied from the driving transistor DT. A multi-layered organic compound layer is formed between the anode electrode and the cathode electrode of the organic light emitting diode (OLED). The anode electrode of the organic light emitting diode OLED is connected to the source electrode of the driving transistor DT, and the cathode electrode is connected to the ground terminal VSS. The driving transistor DT controls the driving current Ioled flowing through the organic light emitting diode OLED according to the gate-source voltage Vgs. The driving transistor DT includes a gate electrode connected to the gate node N1 , a drain electrode connected to the high potential pixel driving voltage terminal EVDD, and a source electrode connected to the source node N2 . The storage capacitor Cst is connected between the gate node N1 and the source node N2 to maintain the data voltage received from the data line DL for one frame. The first transistor ST1 is switched according to the scan signal SCAN to control the potential of the gate node N1 of the driving transistor DT. The first transistor ST1 includes a gate electrode connected to the scan line SCL, a drain electrode connected to the data line DL, and a source electrode connected to the gate node N1 . The second transistor ST2 is switched according to the sense signal SENSE to control the potential of the source node N2 of the driving transistor DT. The gate electrode of the second transistor ST2 is connected to the sense line SEL, the drain electrode of the second transistor ST2 is connected to the source node N2, and the source electrode of the second transistor ST2 has an initialization voltage. (Vinit) is connected to the input terminal. Here, the initialization voltage Vinit may be supplied from the source drive IC 300 or may be supplied from a separate power circuit (not shown).

타이밍 콘트롤러(200)는 커넥터(미도시)를 통해서 외부 호스트로부터 디지털 비디오 데이터(RGB)를 입력받고, 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(CLK) 등의 타이밍 신호를 입력받는다. 타이밍 콘트롤러(200)는 디지털 비디오 데이터(RGB)를 소스 드라이브 IC(300)들에 전송한다. 타이밍 콘트롤러(200)는 타이밍 신호를 이용하여 소스 드라이브 IC(300)의 동작 타이밍을 제어하기 위한 소스 타이밍 제어신호와, 게이트 드라이브 IC(400)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호을 발생한다. The timing controller 200 receives digital video data (RGB) from an external host through a connector (not shown), a vertical sync signal (Vsync), a horizontal sync signal (Hsync), and a data enable signal (Data Enable, DE) , and a timing signal such as the main clock CLK is received. The timing controller 200 transmits digital video data RGB to the source drive ICs 300 . The timing controller 200 generates a source timing control signal for controlling the operation timing of the source drive IC 300 and a gate timing control signal for controlling the operation timing of the gate drive IC 400 using the timing signal.

소스 드라이브 IC(300)는 타이밍 콘트롤러(200)로부터 디지털 비디오 데이터들(RGB)을 입력받는다. 소스 드라이브 IC(300)은 타이밍 콘트롤러(200)로부터의 소스 타이밍 제어신호에 응답하여 디지털 비디오 데이터들(RGB)을 정극성/부극성 아날로그 데이터전압으로 변환한 후에 그 데이터전압을 게이트펄스에 동기되도록 표시패널(100)의 데이터라인(DL)들에 공급한다. The source drive IC 300 receives digital video data RGB from the timing controller 200 . The source drive IC 300 converts digital video data RGB into positive/negative analog data voltages in response to a source timing control signal from the timing controller 200 so that the data voltages are synchronized with the gate pulses. It is supplied to the data lines DL of the display panel 100 .

게이트 드라이브 IC(400)는 게이트 제어신호(GDC)를 기반으로 스캔신호(SCAN), 센스신호(SENSE)를 발생한다. 게이트 드라이브 IC(400)는 스캔신호(SCAN)를 라인 순차 방식으로 스캔라인(SCL)에 공급하고, 센스신호(SENSE)를 라인 순차 방식으로 센스라인(SEL)에 공급한다.The gate drive IC 400 generates a scan signal SCAN and a sense signal SENSE based on the gate control signal GDC. The gate drive IC 400 supplies the scan signal SCAN to the scan line SCL in a line sequential manner, and supplies the sense signal SENSE to the sense line SEL in a line sequential manner.

파워모듈(500)은 외부로부터 공급되는 입력전압(Vin)이 UVLO 레벨 이상일 때, 동작하기 시작하고, 소정의 시간이 지연된 후부터 출력을 발생한다. 파워모듈(500)의 출력은 VGH, VGL, VCC, VDD, RST 등을 포함한다. VCC는 타이밍 콘트롤러(200), 소스 드라이브 IC(300) 등을 구동시키기 위한 로직 전원 전압으로서 3.3V의 전압일 수 있다. EVDD는 구동트랜지스터(DT) 또는 게이트 드라이브 IC(400)의 쉬프트 레지스터에 제공되는 고전위전압이다. EVSS는 유기발광다이오드(OLED)의 캐소드전극에 연결되는 저전위전압이다. 파워모듈(500)은 표시패널(100)을 경유한 고전위전압 피드백라인(533) 및 저전위전압 피드백라인(553)으로부터 제공받는 전압을 이용하여 고전위전압(EVDD)을 생성한다.The power module 500 starts to operate when the input voltage Vin supplied from the outside is equal to or higher than the UVLO level, and generates an output after a predetermined time delay. The output of the power module 500 includes VGH, VGL, VCC, VDD, RST, and the like. VCC is a logic power voltage for driving the timing controller 200 , the source drive IC 300 , and the like, and may be a voltage of 3.3V. EVDD is a high potential voltage provided to the driving transistor DT or a shift register of the gate drive IC 400 . EVSS is a low potential voltage connected to the cathode electrode of the organic light emitting diode (OLED). The power module 500 generates the high potential voltage EVDD by using the voltage received from the high potential voltage feedback line 533 and the low potential voltage feedback line 553 passing through the display panel 100 .

도 5는 고전위전압(EVDD)을 생성하는 파워모듈(500)의 구성을 나타내는 도면이다. 5 is a diagram illustrating a configuration of a power module 500 that generates a high potential voltage EVDD.

도 5를 참조하면, 파워모듈(500)은 부스트 변환기(511), 전압 분배부(513) 및 스위치 제어부(515)를 포함한다.Referring to FIG. 5 , the power module 500 includes a boost converter 511 , a voltage divider 513 , and a switch controller 515 .

부스트 변환기(511)는 입력 전압(Vin)을 승합한 DC 전압을 출력한다. 부스트 변환기(511)는 부스트 인덕터(L), 스위치소자(SW1), 정류 다이오드(D) 및 출력 커패시터(C)를 포함한다. The boost converter 511 outputs a DC voltage obtained by multiplying the input voltage Vin. The boost converter 511 includes a boost inductor (L), a switch element (SW1), a rectifier diode (D), and an output capacitor (C).

스위치소자(SW1)는 스위치 제어부(515)로부터 제공받는 스위칭신호에 의해서 턴-온되거나 턴-오프 된다. 스위치소자(SW1)는 턴-온하는 기간과 턴-오프 하는 기간의 비율에 따라서 출력전압을 제어한다. 스위치소자(SW1)가 턴-온하면 정류 다이오드(D)는 역 바이어스 상태가 되고, 부스트 인덕터(L)의 전압은 증가하도록 전류가 부스트 인덕터(L) 및 스위치소자(SW1)를 통해 흐른다. 부스트 인덕터(L)와 스위치소자(SW1)에 흐르는 전류는 선형적으로 증가하면서 전자기장을 형성한다. 스위치소자(SW1)가 턴-온되는 동안에 정류 다이오드(D)를 경유하는 전류 패스는 차단되고, 출력 커패시터(C)에 저장된 전압이 출력전압(Vout)으로 출력된다. 스위치소자(SW1)가 턴-오프되면, 부스트 인덕터(L)로부터 정류 다이오드(D)를 경유하여 출력단(Nout)으로 전류가 흐른다. The switch element SW1 is turned on or turned off by a switching signal received from the switch controller 515 . The switch element SW1 controls the output voltage according to the ratio of the turn-on period to the turn-off period. When the switch element SW1 is turned on, the rectifier diode D is in a reverse bias state, and a current flows through the boost inductor L and the switch element SW1 so that the voltage of the boost inductor L increases. The current flowing through the boost inductor L and the switch element SW1 linearly increases to form an electromagnetic field. While the switch element SW1 is turned on, the current path passing through the rectifier diode D is cut off, and the voltage stored in the output capacitor C is output as the output voltage Vout. When the switch element SW1 is turned off, a current flows from the boost inductor L to the output terminal Nout via the rectifier diode D.

전압 분배부(513)는 고전위전압 피드백라인(533)과 저전위전압 피드백라인(553) 사이에서 직렬 연결되는 제1 및 제2 저항(R1,R2)을 포함한다. 전압 분배부(513)의 제1 및 제2 저항(R1, R2)에 의해서 분배되는 피드백전압(VFB)은 제1 및 제2 저항(R1, R2) 사이의 노드를 통해서 출력된다. The voltage divider 513 includes first and second resistors R1 and R2 connected in series between the high potential voltage feedback line 533 and the low potential voltage feedback line 553 . The feedback voltage VFB divided by the first and second resistors R1 and R2 of the voltage divider 513 is output through a node between the first and second resistors R1 and R2.

스위치 제어부(515)는 전압 분배부(513)로부터 제공받는 피드백 전압(Vfb)을 바탕으로 스위치 소자(SW1)를 제어하기 위한 스위칭신호를 출력한다. The switch controller 515 outputs a switching signal for controlling the switch element SW1 based on the feedback voltage Vfb received from the voltage divider 513 .

도 6은 파워모듈(500)이 생성하는 고전위전압(EVDD)이 표시패널(100)까지 전송되는 경로의 등가회로를 나타내는 도면이다. 본 발명의 실시 예에 의한 파워모듈(500)은 표시패널(100)을 경유하는 고전위전압 피드백라인(533) 및 저전위전압 피드백라인(553)으로부터 제공받는 고전위 피드백전압 및 저전위 피드백전압을 바탕으로 고전위전압을 보상한다. 6 is a diagram illustrating an equivalent circuit of a path through which the high potential voltage EVDD generated by the power module 500 is transmitted to the display panel 100 . In the power module 500 according to the embodiment of the present invention, the high potential feedback voltage and the low potential feedback voltage provided from the high potential voltage feedback line 533 and the low potential voltage feedback line 553 passing through the display panel 100 are provided. Compensate for the high potential voltage based on

따라서, 본 발명의 실시 예에 의한 표시장치에서는 도 6에서와 같이, 표시패널(100)에 제공되는 패널 고전위전압(EVDD_P)은 지속적으로 일정한 전압레벨, 예컨대 16V를 유지할 수 있다. 그리고 파워모듈(500)은 전압강하가 반영되어 16V의 전압레벨을 생성하기 위한 출력 고전위전압(EVDD_S)을 생성한다. Accordingly, in the display device according to the embodiment of the present invention, as shown in FIG. 6 , the panel high potential voltage EVDD_P provided to the display panel 100 may continuously maintain a constant voltage level, for example, 16V. In addition, the power module 500 generates an output high potential voltage EVDD_S for generating a voltage level of 16V by reflecting the voltage drop.

예컨대, 파워모듈(500)과 표시패널(100) 사이의 고전위전압 공급라인(531) 및 저전위전압 공급라인(551)의 라인저항이 각각 0.2Ω이고, 표시패널(100)의 구동전류가 제1 구간(t1) 동안에 10A이며, 제2 구간(t2) 동안에 5A일 때의 출력 고전위전압(EVDD_S)을 살펴보면 다음과 같다. 고전위전압 공급라인(531) 및 저전위전압 공급라인(551)의 라인저항이 각각 0.2Ω이기 때문에, 총 라인저항은 0.4Ω이 된다. For example, the line resistance of the high potential voltage supply line 531 and the low potential voltage supply line 551 between the power module 500 and the display panel 100 is 0.2 Ω, respectively, and the driving current of the display panel 100 is The output high potential voltage EVDD_S when it is 10A during the first period t1 and 5A during the second period t2 is as follows. Since the line resistances of the high potential voltage supply line 531 and the low potential voltage supply line 551 are each 0.2 Ω, the total line resistance becomes 0.4 Ω.

따라서, 제2 구간(t2) 동안에는 제1 구간(t1)에 대비하여 2V의 전압강하가 발생한다. 예컨대, 제1 구간(t1) 동안에 파워모듈(500)이 출력하는 출력 고전위전압(EVDD_S)이 20V라고 하면, 제2 구간(t2) 동안에 파워모듈(500)이 출력하는 출력 고전위전압(EVDD_S)은 18V가 된다. 즉, 파워모듈(500)이 생성하는 출력 고전위전압(EVDD_S)을 낮춤으로써 소비전력을 줄일 수 있다. Accordingly, during the second period t2, a voltage drop of 2V occurs compared to the first period t1. For example, if the output high potential voltage EVDD_S output by the power module 500 during the first period t1 is 20V, the output high potential voltage EVDD_S output by the power module 500 during the second period t2 ) becomes 18V. That is, power consumption may be reduced by lowering the output high potential voltage EVDD_S generated by the power module 500 .

도 8은 제2 실시 예에 의한 유기발광다이오드 표시장치를 나타내는 도면이다. 제2 실시 예에서 전술한 실시 예와 동일한 구성에 대해서는 자세한 설명을 생략하기로 한다.8 is a diagram illustrating an organic light emitting diode display device according to a second embodiment. In the second embodiment, a detailed description of the same configuration as that of the above-described embodiment will be omitted.

도 8을 참조하면, 파워모듈(500)은 표시패널(100)을 경유하는 고전위전압 피드백라인(531)과 기저전원 사이에 형성되는 전압 분배부(513)로부터 제공받는 피드백전압(Vfb)을 바탕으로 고전위전압을 보상한다. 이와 같은 제2 실시 예도 마찬가지로 표시패널(100)을 경유하는 고전위 피드백전압을 바탕으로 파워모듈(500)이 출력 고전위전압(EVDD_S)을 생성하기 때문에 소비전력을 줄일 수 있다. Referring to FIG. 8 , the power module 500 receives the feedback voltage Vfb provided from the voltage divider 513 formed between the high potential voltage feedback line 531 passing through the display panel 100 and the base power supply. Compensate for high potential voltage based on Similarly, in the second embodiment as described above, power consumption can be reduced because the power module 500 generates the output high potential voltage EVDD_S based on the high potential feedback voltage passing through the display panel 100 .

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art from the above description will be able to see that various changes and modifications are possible without departing from the technical spirit of the present invention. Accordingly, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

Claims

a boost converter that varies and outputs the voltage level of the high potential voltage according to the switching frequency of the switch element;
a high potential voltage supply line providing the high potential voltage output by the boost converter to a display panel;
a voltage divider configured to divide a voltage received from a high voltage feedback line connected to the high potential voltage supply line through the display panel to output a feedback voltage; and
A switch control unit for controlling a switching frequency of the switch element to compensate for the high potential voltage output by the boost converter based on the feedback voltage,
The high potential voltage is
provided to the display panel via at least one printed circuit board and a flexible circuit board,
An organic light emitting diode display in which the voltage level of the high potential voltage output from the boost converter is varied based on the feedback voltage.

The method of claim 1,
The high potential voltage is provided to an organic light emitting diode pixel of the display panel.

3. The method of claim 2,
the voltage divider
and a resistance string formed between the high voltage feedback line and a base voltage source.

4. The method of claim 3,
The display panel further includes a low potential voltage supply line for supplying a low potential voltage to the organic light emitting diode pixels;
A low voltage feedback line connected to the low potential voltage supply line passing through the display panel is connected to the base voltage source of the voltage divider.

The method of claim 1,
The boost converter is
an inductor disposed between a node to which the switch element is connected and an input terminal;
a rectifier diode connected in series with the inductor; and
and a capacitor smoothing an output voltage between the diode and an output terminal.