KR102335651B1 - Reliability sampling plan cost-effectiveness optimization design method based on prediction result of failure rate of electronic equipment applied to weapon system - Google Patents

Reliability sampling plan cost-effectiveness optimization design method based on prediction result of failure rate of electronic equipment applied to weapon system Download PDF

Info

Publication number
KR102335651B1
KR102335651B1 KR1020200169581A KR20200169581A KR102335651B1 KR 102335651 B1 KR102335651 B1 KR 102335651B1 KR 1020200169581 A KR1020200169581 A KR 1020200169581A KR 20200169581 A KR20200169581 A KR 20200169581A KR 102335651 B1 KR102335651 B1 KR 102335651B1
Authority
KR
South Korea
Prior art keywords
cost
samples
general formula
failure rate
optimal design
Prior art date
Application number
KR1020200169581A
Other languages
Korean (ko)
Inventor
김장은
Original Assignee
국방기술품질원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방기술품질원 filed Critical 국방기술품질원
Priority to KR1020200169581A priority Critical patent/KR102335651B1/en
Application granted granted Critical
Publication of KR102335651B1 publication Critical patent/KR102335651B1/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/02Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

The present invention provides a method for optimally designing reliability sampling cost-effectiveness, which optimizes a correlation between the number of samples and costs caused by variables of testing time according to the number of samples based on a failure rate calculated based on an electronic equipment failure rate predicting model applied to a weapon system.

Description

무기체계 적용 전자장비 고장률 예측결과 기반 신뢰성 샘플링 비용 대비 효과도 최적 설계 방법{Reliability sampling plan cost-effectiveness optimization design method based on prediction result of failure rate of electronic equipment applied to weapon system}Reliability sampling plan cost-effectiveness optimization design method based on prediction result of failure rate of electronic equipment applied to weapon system}

본 발명은 무기체계 적용 전자장비 고장률 예측결과 기반 신뢰성 샘플링 비용 대비 효과도 최적 설계 방법에 관한 것이다.The present invention relates to an optimal design method for reliability sampling cost-effectiveness based on a result of predicting failure rate of electronic equipment applied to a weapon system.

신뢰성 샘플링 검사는 판정하는 방식에 따라 계량형과 계수형으로 나눌 수 있다.Reliability sampling test can be divided into continuous type and attribute type according to the judgment method.

먼저, 계량형 신뢰성 샘플링 검사방식은 일정수의 표본을 샘플링하여 일정 시간 시험을 수행한 후 평균고장간격의 추정값을 구하고 이 값을 합격판정값과 비교하여 합격 여부를 판정하는 방식이다.First, the continuous reliability sampling inspection method is a method of determining whether to pass by sampling a certain number of samples, performing a test for a certain period of time, obtaining an estimated value of the average failure interval, and comparing this value with the acceptance decision value.

다음으로, 계량형 신뢰성 샘플링 검사 형태는 미리 정한 수만큼 고장이 발생하면 시험을 중단하는 정수중단시험과, 미리 정한 시험시간 동안 시험 후 시험을 중단하는 정시중단시험으로 나눌 수 있다.Next, the continuous reliability sampling test type can be divided into the still water interruption test, which stops the test when a predetermined number of failures occur, and the on-time interruption test, which stops the test after the test for a preset test time.

정수중단시험을 적용할 경우 필요한 사전 정보로 상한/하한 평균고장간격, 생산자 위험 및 소비자 위험이 있으며, 정시중단시험을 적용할 경우 필요한 사전 정보로 상한/하한 평균고장간격, 생산자 위험, 소비자 위험 및 시험 시간이 있다.In case of applying the purified water interruption test, there are upper/lower average failure interval, producer risk, and consumer risk as necessary prior information. There is exam time.

이어서 계수형 신뢰성 샘플링 검사 방식은 일정수의 표본을 샘플링하여 정해진 시험 시간 동안 시험후고장수를 허용고장수와 비교하여 합격 여부를 판정하는 방식이며, 계수형 신뢰성 샘플링 시험을 적용할 경우 필요한 사전 정보로 고장률, 소비자 위험, 시험 시간 및 허용 고장수가 있다.Next, the attribute reliability sampling test method is a method of determining whether or not a pass is passed by sampling a certain number of samples and comparing the number of post-test failures with the allowable number of failures during a set test time. These include failure rate, consumer risk, test time, and allowable number of failures.

앞서 설명한 여러 신뢰성 샘플링 검사는 대상장치에 대한 사전 정보를 가지고 있는 경우 적용이 가능하나, 무기체계의 경우 고비용 전자장비 복합체, 다품종 소량 생산, 단속 공정의 특징이 있어 계량형 신뢰성 심플링 검사에 필요한 상한/하한 평균고장간격에 대한 설정이 제한적이다.The multiple reliability sampling tests described above can be applied if you have prior information about the target device, but in the case of a weapon system, it has the characteristics of a high-cost electronic equipment complex, multi-variety, small-lot production, and intermittent process. /Lower limit The setting for the mean interval between failures is limited.

무기체계 획득단계에 따라 계약이 체결되는 특성에 따르면, 연구 개발 및 양산 계약 대상 기관이 변동될 가능성과 단속 공정의 특징이 존재한다. 따라서, 무기체계 연구 개발 기관과 양산 기관이 변동이 발생할 경우에도, 요구 사항의 변동을 확인하고 보완하기 위해 규격화 및 목록화를 통해 표준화 문서를 제정하며, 본 문서를 기반으로 무기체계에 대한 요구 조건을 확인하게 된다. 특히 시간에 정적인 요구 조건 확인에 소요되는 비용 대비 시간에 동적인 요구 조건 확인에 대한 소요 비용이 큰 특징이 있기 때문에 통계적 분석을 적용하기 위한 일정수의 시료와 시험 시간이 요구되는 신뢰성 요구 조건을 개발 이후 효율적으로 수행하기 위해 신뢰성 샘플링 계획 설계가 필요하다.According to the characteristics of the contract being concluded according to the weapon system acquisition stage, there is a possibility that the institutions subject to R&D and mass production contracts may change and the characteristics of the enforcement process exist. Therefore, even if there is a change in weapons system research and development institutes and mass production institutes, standardization documents are established through standardization and cataloging to confirm and supplement the changes in requirements, and based on this document, the requirements for weapon systems will check In particular, since the cost required for the time-static requirement check is large compared to the time-static requirement check cost, the reliability requirement that requires a certain number of samples and test time to apply the statistical analysis Reliability sampling plan design is required to perform efficiently after development.

본 출원은 상기한 문제를 해결하고자, 무기체계 적용 전자장비 고장률 예측 모델을 기반으로 산출된 고장률을 기반으로 샘플링 시료수와, 시료수에 따른 시험시간의 변수에 의해 발생되는 비용의 상관 관계를 최적화하여 신뢰성 샘플링 비용 대비 효과도 최적 설계 방법을 제안하는 것을 해결하고자 하는 과제로 한다.In order to solve the above problem, the present application optimizes the correlation between the number of sampling samples and the cost caused by the test time variable according to the number of samples based on the failure rate calculated based on the failure rate prediction model of the electronic equipment applied to the weapon system. Therefore, it is a task to solve the problem of proposing an optimal design method for reliability sampling cost-effectiveness.

다만, 본 출원의 목적이 상기에 제한되는 것은 아니다.However, the purpose of the present application is not limited to the above.

상기한 과제를 해결하기 위하여,In order to solve the above problems,

본 발명의 일 측면에 따르면,According to one aspect of the present invention,

샘플링 시험시간 인건비(Ct), 샘플링 시험소요 제조비(Cm)에 기초하여, Based on sampling test time labor cost (C t ), sampling test cost manufacturing cost (C m ),

비용-모델 최적 설계 모델(CT)이 최소가 되도록 하는 시료수(n) 및 시료수에 따른 시험시간(t)를 산출하는 단계를 포함하는, 신뢰성 샘플링 비용 대비 효과도 최적 설계 방법이 제공된다.A cost-effectiveness optimal design method for cost-effectiveness sampling is provided, comprising calculating the number of samples (n) and the test time (t) according to the number of samples such that the cost-model optimal design model (C T ) is minimized. .

또한, 비용-모델 최적 설계 모델(CT)은 아래 일반식 1로 결정될 수 있다.In addition, the cost-model optimal design model (C T ) may be determined by the following general formula (1).

[일반식 1][General formula 1]

Figure 112020132280709-pat00001
Figure 112020132280709-pat00001

또한, 샘플링 시험시간 인건비(Ct)는 아래 일반식 2로 결정될 수 있다.In addition, the sampling test time labor cost (C t ) may be determined by the following general formula (2).

[일반식 2][General formula 2]

Figure 112020132280709-pat00002
Figure 112020132280709-pat00002

일반식 2에서, lc는 시간당 인건비, t는 시료수에 따른 시험시간을 나타낸다.In Formula 2, l c is the labor cost per hour, and t is the test time according to the number of samples.

또한, 샘플링 시험소요 제조비(Cm)는 아래 일반식 3으로 결정될 수 있다.In addition, the manufacturing cost (C m ) required for the sampling test may be determined by the following general formula (3).

[일반식 3][General Formula 3]

Figure 112020132280709-pat00003
Figure 112020132280709-pat00003

일반식 3에서, mc는 전자장비 1개당 제조비, n은 시료수를 나타낸다.In General Formula 3, m c represents the manufacturing cost per one electronic device, and n represents the number of samples.

또한, 시료수(n)는 아래 일반식 4로 결정될 수 있다.In addition, the number of samples (n) may be determined by the following general formula (4).

[일반식 4][General formula 4]

Figure 112020132280709-pat00004
Figure 112020132280709-pat00004

일반식 4에서, χβ 2(2(c+1))는 자유도가 c+1인 χ2 분포의 100(β)% 백분위수, c는 고장허용 개수, λI는 대상장치 고장률, λs는 대상장치 예측 고장률, t는 시료수에 따른 시험시간을 나타낸다.In Formula 4, χ β 2 (2(c+1)) is the 100(β)% percentile of the χ 2 distribution with c+1 degrees of freedom, c is the number of fault tolerances, λ I is the target device failure rate, and λs is The predicted failure rate of the target device, t, represents the test time according to the number of samples.

또한, 비용-모델 최적 설계 모델(CT)은 아래 일반식 5로 결정될 수 있다.In addition, the cost-model optimal design model (C T ) may be determined by the following general formula (5).

[일반식 5][General formula 5]

Figure 112020132280709-pat00005
Figure 112020132280709-pat00005

일반식 5에서 lc는 시간당 인건비, t는 시료수에 따른 시험시간, mc는 전자장비 1개 당 제조비, χβ 2(2(c+1))는 자유도가 (c+1)인 χ2 분포의 100(β)% 백분위수, λs는 대상장치 예측고장률을 나타낸다.In general formula 5, l c is the labor cost per hour, t is the test time according to the number of samples, m c is the manufacturing cost per electronic device, χ β 2 (2(c+1)) is χ with (c+1) degrees of freedom 2 The 100(β)% percentile of the distribution, λs, represents the predicted failure rate of the target device.

또한, 대상장치 예측고장률(λs)은 아래 일반식 6으로 결정될 수 있다.In addition, the predicted failure rate (λs) of the target device may be determined by the following general formula (6).

[일반식 6][General formula 6]

Figure 112020132280709-pat00006
Figure 112020132280709-pat00006

일반식 6에서, λs는 대상장비에 대하여 백만 동작시간 당 고장률, λPj는 j번째 대상부품 고장률을 나타낸다.In Formula 6, λs represents the failure rate per million operating hours for the target equipment, and λ Pj represents the j-th target part failure rate.

또한, j번째 대상부품 고장률(λPj)은 아래 일반식 7로 결정될 수 있다.In addition, the j-th target part failure rate (λ Pj ) may be determined by the following general formula (7).

[일반식 7][General formula 7]

Figure 112020132280709-pat00007
Figure 112020132280709-pat00007

일반식 7에서, λP는 대상 부품에 대하여 백만 동작시간 당 고장률, λb는 대상 부품에 대한 기본고장률, πi는 대상 부품에 걸리는 n개 부하 요인을 나타낸다.In Formula 7, λ P is the failure rate per million operating hours for the target part, λ b is the basic failure rate for the target part, and π i represents the n load factors applied to the target part.

또한, 비용-모델 최적 설계 모델(CT)이 최소가 되도록 하는 시료수(n) 및 시료수에 따른 시험시간(t)를 산출하는 단계는, 아래 대상장치에 대한 로트 합격률을 나타내는 일반식 8, 및 소비자 위험을 고려한 대상장치 고장률 기반 로트 합격률을 나타내는 일반식 9를 포함할 수 있다.In addition, the step of calculating the number of samples (n) and the test time (t) according to the number of samples to minimize the cost-model optimal design model (C T ) is the following general formula 8 representing the lot acceptance rate for the target device , and the general formula 9 representing the lot acceptance rate based on the target device failure rate considering the consumer risk.

[일반식 8][General formula 8]

Figure 112020132280709-pat00008
Figure 112020132280709-pat00008

[일반식 9][General formula 9]

Figure 112020132280709-pat00009
Figure 112020132280709-pat00009

일반식 8 또는 일반식 9에서, c는 고장허용 개수, λ는 고장률, T는 총 시험시간, β는 소비자 위험, λI는 대상장치 고장률을 나타낸다. In Formula 8 or Formula 9, c is the number of failures allowed, λ is the failure rate, T is the total test time, β is the consumer risk, and λ I is the failure rate of the target device.

또한, 비용-모델 최적 설계 모델(CT)이 최소가 되도록 하는 시료수(n) 및 시료수에 따른 시험시간(t)를 산출하는 단계에서, In addition, in the step of calculating the number of samples (n) and the test time (t) according to the number of samples to minimize the cost-model optimal design model (C T ),

시료수(n)는, 아래 푸아송분포를 기반으로 카이제곱분포로 변환한 일반식 10 및 일반식 11로부터 산출되며,The number of samples (n) is calculated from General Expressions 10 and 11, which are converted to a chi-square distribution based on the Poisson distribution below,

시험 후 산출된 시료수(n) 중 고장난 시료수가 고장허용 개수(c) 보다 같거나 작은 경우 합격으로 판정되는 단계를 포함할 수 있다.If the number of failed samples among the number of samples calculated after the test (n) is equal to or smaller than the number of samples that are allowed to fail (c), the method may include determining a pass.

[일반식 10][General formula 10]

Figure 112020132280709-pat00010
Figure 112020132280709-pat00010

[일반식 11][General formula 11]

Figure 112020132280709-pat00011
Figure 112020132280709-pat00011

일반식 10 또는 일반식 11에서, χβ 2(2(c+1))는 자유도가 c+1인 χ2 분포의 100(β)% 백분위수, c는 고장허용 개수, λI는 대상장치 고장률, t는 시료수에 따른 시험시간을 나타낸다.In Formula 10 or Formula 11, χ β 2 (2(c+1)) is the 100(β)% percentile of the χ 2 distribution with c+1 degrees of freedom, c is the number of fault tolerances, and λ I is the target device. The failure rate, t, represents the test time according to the number of samples.

본 발명의 다른 측면에 따르면,According to another aspect of the present invention,

무기체계 적용 전자장비 장치 정보를 수집하는 단계; 부품 부하 분석 방법 기반 대상장비 고장률을 산출하는 단계; 대상장비 상황에 따라 결정된 소비자 위험 기반 허용 고장개수별 총 샘플링 계획 시험시간을 산출하는 단계; 및 시료수 및 시험시간에 따른 샘플링 계획 비용-효과 최적화 결과 선정 단계를 포함하는, 신뢰성 샘플링 비용 대비 효과도 최적 설계 방법이 제공된다.collecting weapon system-applied electronic equipment device information; calculating the target equipment failure rate based on the component load analysis method; calculating a total sampling plan test time for each number of allowable failures based on consumer risk determined according to the target equipment situation; And a sampling plan cost-effectiveness optimization result selection step according to the number of samples and test time is provided.

본 발명의 또 다른 측면에 따르면,According to another aspect of the present invention,

전자장비 부품 구성 정보, 대상 부품에 대한 기본고장률(λb), 대상 부품에 대한 요인(πi) 정보, 고장허용 개수(c), 소비자 위험(β) 정보, 시간당 인건비(lc) 정보, 및 전자장비 1개 당 제조비(mc) 정보를 각각 입력하기 위한 입력부; 및 비용-모델 최적 설계 프로파일의 샘플링 시험시간 인건비(Ct), 샘플링 시험소요 제조비(Cm)에 기초하여, 비용-모델 최적 설계 모델(CT)이 최소가 되도록 하는 시료수(n)및 시료수에 따른 시험시간(t)를 산출하기 위한 산출부를 포함하는, 신뢰성 샘플링 비용 대비 효과도 최적 설계 장치를 제공한다.Electronic equipment component configuration information, basic failure rate (λ b ) for target part, factor (π i ) information for target part, fault tolerance (c), consumer risk (β) information, hourly labor cost (l c ) information, and an input unit for inputting manufacturing cost (m c ) information per one electronic device, respectively; and the number of samples (n) such that the cost-model optimal design model (C T ) is minimized based on the cost-model optimal design profile sampling test time labor cost (C t ), the sampling test required manufacturing cost (C m ), and Provided is an optimal design device for reliability sampling cost-effectiveness, including a calculator for calculating the test time t according to the number of samples.

또한, 비용-모델 최적 설계 모델(CT), 샘플링 시험시간 인건비(Ct), 샘플링 시험소요 제조비(Cm), 시료수(n) 및 시료수에 따른 시험시간(t)에 기초하여 비용-모델 최적 설계 프로파일을 생성하는 프로파일(profile) 생성부; 및 생성된 프로파일을 표시하기 위한 표시부를 포함할 수 있다.In addition, cost-model cost based on optimal design model (C T ), sampling test time labor cost (C t ), sampling test required manufacturing cost (C m ), number of samples (n), and test time (t) according to the number of samples - A profile generation unit that generates a model optimal design profile; and a display unit for displaying the generated profile.

이상에서 살펴본 바와 같이, 본 발명의 실시예와 관련된 환경 부하 선별시험 비용 대비 효과도 최적 설계 방법 및 장치는 다음과 같은 효과를 갖는다.As described above, the optimal design method and apparatus for cost-effectiveness of the environmental load screening test related to the embodiment of the present invention have the following effects.

무기체계 적용 전자장비 고장률 예측 모델을 기반으로 산출된 고장률을 기반으로 샘플링 시료수와, 시료수에 따른 시험시간의 변수에 의해 발생되는 비용의 상관 관계를 최적화하여, 신뢰성 샘플링 비용 대비 효과도 최적 설계가 가능하다.Based on the failure rate calculated based on the failure rate prediction model of the electronic equipment applied to the weapon system, the correlation between the number of sampling samples and the cost caused by the test time variable according to the number of samples is optimized, and the reliability sampling cost-effectiveness is also optimally designed is possible

도 1은 신뢰성 샘플링 비용 대비 효과도 최적 설계 방법 알고리즘을 나타내는 플로우 차트이다.
도 2는 DC-DC Converter 정보를 기반으로 비용-효과 최적 설계를 위한 비용 모델을 허용 고장개수별로 적용한 그래프이다.
1 is a flowchart illustrating an algorithm for designing an optimal design method for reliability sampling cost versus effectiveness.
2 is a graph in which a cost model for cost-effective optimal design based on DC-DC converter information is applied for each allowable number of failures.

본 출원은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다.Since the present application may have various changes and may have various embodiments, specific embodiments will be illustrated and described in the drawings.

그러나, 이는 본 출원을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 출원의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 출원을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 출원의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.However, this is not intended to limit the present application to specific embodiments, and it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present application. In describing the present application, if it is determined that a detailed description of a related known technology may obscure the gist of the present application, the detailed description thereof will be omitted.

제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용할 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Terms such as first, second, etc. may be used to describe various elements, but the elements should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 출원을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.The terms used in the present application are used only to describe specific embodiments, and are not intended to limit the present application. The singular expression includes the plural expression unless the context clearly dictates otherwise.

본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.In the present application, terms such as "comprises" or "have" are intended to designate that a feature, number, step, operation, component, part, or a combination thereof described in the specification exists, but one or more other features It should be understood that this does not preclude the existence or addition of numbers, steps, operations, components, parts, or combinations thereof.

따라서, 본 명세서에 기재된 실시예에 도시된 구성은 본 출원의 가장 바람직한 일 실시예에 불과할 뿐이고 본 출원의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원 시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있다.Accordingly, the configuration shown in the embodiment described in the present specification is only the most preferred embodiment of the present application and does not represent all the technical spirit of the present application, so various equivalents that can be substituted for them at the time of the present application and variations.

또한, 본 출원에서 첨부된 도면은 설명의 편의를 위하여 확대 또는 축소하여 도시된 것으로 이해되어야 한다.In addition, it should be understood that the accompanying drawings in the present application are enlarged or reduced for convenience of description.

이하, 본 발명의 실시예에 따른 신뢰성 샘플링 비용 대비 효과도 최적 설계 방법 및 장치를 첨부된 도면을 참고하여 상세히 설명한다.Hereinafter, an optimal design method and apparatus for reliability sampling cost-effectiveness according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 신뢰성 샘플링 비용 대비 효과도 최적 설계 방법 알고리즘을 나타내는 플로우 차트이다.1 is a flowchart illustrating an algorithm for designing an optimal design method for reliability sampling cost versus effectiveness.

본 출원에서, 고장률 예측 방법 중 '부품 부하 분석(Part Stress Analysis, PSA)'이란, 신뢰도를 좀 더 상세하게 예측하기 위하여 설계가 구체화된 단계에서부터 적용할 수 있으며, 실제 설계된 형상을 기초로 예측을 실시하는 방법이다. 주로, 실제 전자 장비를 운용함에 따라 대상 부품에 걸리는 다양한 부하 요인(πi)에 대한 상세한 정보와 전자 장비 부품 구성 정보를 고려한 각 부품에 대한 고장률을 기반으로 전체 전자장비 고장률을 예측하는 방법이다.In this application, 'Part Stress Analysis (PSA)' among the failure rate prediction methods can be applied from the stage when the design is specified in order to predict reliability in more detail, and prediction is performed based on the actual designed shape. way to do it. Mainly, it is a method of estimating the overall electronic equipment failure rate based on the failure rate for each component considering detailed information on various load factors (π i ) applied to the target part as the actual electronic equipment is operated and the electronic equipment component configuration information.

상기 부품 부하 분석을 위한 각 부품에 대한 고장률 모델의 형태는 아래 일반식 7과 같다.The form of the failure rate model for each part for the part load analysis is as shown in General Equation 7 below.

[일반식 7][General formula 7]

Figure 112020132280709-pat00012
Figure 112020132280709-pat00012

여기서, λP는 대상 부품에 대하여 백만 동작시간 당 고장률, λb는 대상 부품에 대한 기본고장률, πi는 대상 부품에 걸리는 n개 부하 요인을 나타낸다.Here, λ P is the failure rate per million operating hours for the target part, λ b is the basic failure rate for the target part, and π i is the n load factors applied to the target part.

이어서, 상기 각 부품에 대한 고장률 모델 형태에 기반한 대상장치(무기체계 적용 전자장비) 예측고장률(λs) 모델 형태는 아래 일반식 6과 같다.Next, the target device (weapon system applied electronic equipment) predicted failure rate (λs) model form based on the failure rate model form for each component is as shown in General Equation 6 below.

[일반식 6][General formula 6]

Figure 112020132280709-pat00013
Figure 112020132280709-pat00013

여기서, λs는 대상장비에 대하여 백만 동작시간 당 고장률, λPj는 j번째 대상부품 고장률을 나타낸다.Here, λs is the failure rate per million operating hours for the target equipment, and λ Pj is the j-th target part failure rate.

한편, 본 출원의 무기체계 적용 전자장비 고장률 예측 모델을 기반으로 산출된 고장률을 기반으로 샘플링 시료수와, 시료수에 따른 시험시간의 변수에 의해 발생되는 비용의 상관 관계를 최적화하여 고장률 샘플링 계획 비용 효과 최적 설계 방법을 제안하기 위해서는, 로트 합격률 및 소비자 위험을 고려한 대상장치 고장률 기반 합격률을 만족하여야 한다.On the other hand, the failure rate sampling plan cost by optimizing the correlation between the number of sampling samples and the cost caused by the test time variable according to the number of samples based on the failure rate calculated based on the failure rate prediction model of the electronic equipment applied to the weapon system of the present application In order to propose the effect optimal design method, the acceptance rate based on the failure rate of the target device considering the lot acceptance rate and consumer risk must be satisfied.

즉, 도 1을 참조하면, 후술될 비용-모델 최적 설계 모델(CT)이 최소가 되도록 하는 시료수(n) 및 시료수에 따른 시험시간(t)을 산출하는 단계는, 아래 대상장치에 대한 로트 합격률을 나타내는 일반식 8, 및 소비자 위험을 고려한 대상장치 고장률 기반 로트 합격률을 나타내는 일반식 9를 포함한다.That is, referring to FIG. 1 , the step of calculating the number of samples (n) and the test time (t) according to the number of samples to minimize the cost-model optimal design model (C T ), which will be described later, is performed in the target device below. General Equation 8, which represents the lot acceptance rate, and General Equation 9, which represents the lot acceptance rate based on the target device failure rate considering consumer risk.

[일반식 8][General formula 8]

Figure 112020132280709-pat00014
Figure 112020132280709-pat00014

[일반식 9][General formula 9]

Figure 112020132280709-pat00015
Figure 112020132280709-pat00015

c는 고장허용 개수, λ는 고장률, T는 총 시험시간, β는 소비자 위험, λI는 대상장치 고장률을 나타낸다.c is the number of fault tolerance, λ is the failure rate, T is the total test time, β is the consumer risk, and λ I is the failure rate of the target device.

도 1을 참조하면, 상기 도출된 대상장치 고장률(λI) 및 소비자 위험(β)을 기반으로, 고장허용 개수(c) 기반 총 시험시간(T)을 연산한다. 이어서, 푸아송 분포(Poisson distribution)를 기반으로 카이제곱 분포(Chi-squared distribution)로 변환하여 총 시험시간(T)의 값 및 시료수(n)를 아래 일반식 10 및 일반식 11을 통해 도출할 수 있다.Referring to FIG. 1 , based on the derived target device failure rate (λ I ) and consumer risk (β), the total test time (T) based on the number of failures allowed (c) is calculated. Then, the value of the total test time (T) and the number of samples (n) are derived through the following general formulas 10 and 11 by converting to a Chi-squared distribution based on the Poisson distribution. can do.

[일반식 10][General formula 10]

Figure 112020132280709-pat00016
Figure 112020132280709-pat00016

[일반식 11][General formula 11]

Figure 112020132280709-pat00017
Figure 112020132280709-pat00017

여기서, χβ 2(2(c+1))는 자유도가 c+1인 χ2 분포의 100(β)% 백분위수, c는 고장허용 개수, λI는 대상장치 고장률, t는 시료수에 따른 시험시간을 나타낸다.Here, χ β 2 (2(c+1)) is the 100(β)% percentile of the χ 2 distribution with c+1 degrees of freedom, c is the number of fault tolerances, λ I is the failure rate of the target device, and t is the number of samples. The test time is indicated.

후술될 비용-모델 최적 설계 모델(CT)이 최소가 되도록 하는 시료수(n) 및 시료수에 따른 시험시간(t)를 산출하는 단계에서, 상기 푸아송 분포를 기반으로 카이제곱 분포로 변환한 일반식 10 및 일반식 11로부터 산출된 시료수(n)가 시험 후 산출된 시료수(n) 중 고장난 시료수가 고장허용 개수(c) 보다 같거나 작은 경우 합격으로 판정된다.In the step of calculating the number of samples (n) and the test time (t) according to the number of samples to minimize the cost-model optimal design model (C T ), which will be described later, it is converted into a chi-square distribution based on the Poisson distribution If the number of samples (n) calculated from General Formulas 10 and 11 is equal to or smaller than the number of faulty samples among the number of samples (n) calculated after the test, it is judged as pass.

이어서, 시간당 인건비(lc) 정보, 전자장비 1개당 제조비(mc) 정보를 추가하여 비용-모델 최적 설계 모델(CT)을 연산한다.Then, the cost-model optimal design model (C T ) is calculated by adding the hourly labor cost (l c ) information and the manufacturing cost per electronic equipment (m c ) information.

비용-모델 최적 설계 모델(CT)은 샘플링 시험시간 인건비(Ct) 및 샘플링 시험소요 제조비(Cm)에 기초하여 산출되며, 비용-모델 최적 설계 모델(CT)이 최소가 되도록 하는 시료수(n) 및 시료수에 따른 시험시간(t)을 산출한다.The cost-model optimal design model (C T ) is calculated based on the sampling test time labor cost (C t ) and the sampling test required manufacturing cost (C m ), and the sample that minimizes the cost-model optimal design model (C T ) Calculate the test time (t) according to the number (n) and the number of samples.

비용-모델 최적 설계 모델(CT)은 샘플링 시험시간 인건비(Ct) 및 샘플링 시험소요 제조비(Cm)의 합의 최소값으로 결정되며, 아래 일반식 1과 같다.Cost-model The optimal design model (C T ) is determined as the minimum value of the sum of the sampling test time labor cost (C t ) and the sampling test cost manufacturing cost (C m ), as in General Formula 1 below.

[일반식 1][General formula 1]

Figure 112020132280709-pat00018
Figure 112020132280709-pat00018

구체적으로, 상기 샘플링 시험시간 인건비(Ct)는 아래 일반식 2로 결정된다.Specifically, the sampling test time labor cost (C t ) is determined by the following general formula (2).

[일반식 2][General formula 2]

Figure 112020132280709-pat00019
Figure 112020132280709-pat00019

여기서, lc는 시간당 인건비, t는 시료수에 따른 시험시간을 나타낸다.Here, l c is the labor cost per hour, and t is the test time according to the number of samples.

구체적으로, 상기 샘플링 시험소요 제조비(Cm)는 아래 일반식 3으로 결정된다.Specifically, the manufacturing cost (C m ) required for the sampling test is determined by the following general formula (3).

[일반식 3][General Formula 3]

Figure 112020132280709-pat00020
Figure 112020132280709-pat00020

여기서, mc는 전자장비 1개당 제조비, n은 시료수를 나타낸다.Here, m c is the manufacturing cost per one electronic device, and n is the number of samples.

상기 시료수(n)는 아래 일반식 4로 결정된다.The number of samples (n) is determined by the following general formula (4).

[일반식 4][General formula 4]

Figure 112020132280709-pat00021
Figure 112020132280709-pat00021

여기서, χβ 2(2(c+1))는 자유도가 c+1인 χ2 분포의 100(β)% 백분위수, c는 고장허용 개수, λI는 대상장치 고장률, λs는 대상장치 예측 고장률, t는 시료수에 따른 시험시간을 나타낸다.where χ β 2 (2(c+1)) is the 100(β)% percentile of the χ 2 distribution with c+1 degrees of freedom, c is the number of fault tolerances, λ I is the target device failure rate, and λs is the target device prediction The failure rate, t, represents the test time according to the number of samples.

즉, 최종적으로 상기 일반식 1 내지 4를 정리하여, 대상장치 고장률(λI)에 무기체계 적용 전자장비 예측고장률(λs)을 적용하여 비용-모델 최적 설계 모델(CT)을 나타내면 아래 일반식 5와 같다.That is, finally, the general formulas 1 to 4 are summarized, and the cost-model optimal design model (C T ) is expressed by applying the weapon system-applied electronic equipment predicted failure rate (λs) to the target device failure rate (λ I ). Same as 5.

[일반식 5][General formula 5]

Figure 112020132280709-pat00022
Figure 112020132280709-pat00022

여기서, lc는 시간당 인건비, t는 시료수에 따른 시험시간, mc는 전자장비 1개 당 제조비, χβ 2(2(c+1))는 자유도가 (c+1)인 χ2 분포의 100(β)% 백분위수, λs는 대상장치 예측고장률을 나타낸다.where l c is the labor cost per hour, t is the test time according to the number of samples, m c is the manufacturing cost per unit of electronic equipment, and χ β 2 (2(c+1)) is the distribution of χ 2 with (c+1) degrees of freedom. The 100(β)% percentile, λs, represents the predicted failure rate of the target device.

상기 일반식 5에 따라 도출된 비용-모델 최적 설계 모델(CT)이 최소값이면, 신뢰성 샘플링 비용 대비 효과도 최적 설계값(CT)으로 선정하여 이 때의 시료수(n) 및 시료수에 따른 시험시간(t)을 산출한다.If the cost-model optimal design model (C T ) derived according to Formula 5 is the minimum value, the reliability sampling cost-effectiveness is also selected as the optimal design value (C T ), and the number of samples (n) and the number of samples at this time is Calculate the test time (t) according to

한편, 본 출원의 일 측면에 따르면,On the other hand, according to one aspect of the present application,

무기체계 적용 전자장비 장치 정보를 수집하는 단계;collecting weapon system-applied electronic equipment device information;

부품 부하 분석 방법 기반 대상장비 고장률을 산출하는 단계;calculating the target equipment failure rate based on the component load analysis method;

대상장비 상황에 따라 결정된 소비자 위험 기반 허용 고장개수별 총 샘플링 계획 시험시간을 산출하는 단계; 및calculating a total sampling plan test time for each number of allowable failures based on consumer risk determined according to the target equipment situation; and

시료수 및 시험시간에 따른 샘플링 계획 비용-효과 최적화 결과 선정 단계를 포함하는, 신뢰성 샘플링 비용 대비 효과도 최적 설계 방법을 제공할 수 있다.It is possible to provide an optimal design method for reliability sampling cost-effectiveness, including a step of selecting a cost-effectiveness optimization result of a sampling plan according to the number of samples and test time.

하나의 예시에서, 무기체계 적용 전자장비 DC-DC Converter를 상기 신뢰성 샘플링 비용 대비 효과도 최적 설계 방법에 적용한 예시는 아래와 같다.In one example, an example of applying a weapon system-applied electronic equipment DC-DC Converter to the reliability sampling cost-effectiveness optimal design method is as follows.

1. 무기체계 적용 전자장비(DC-DC Converter) 장치 정보를 수집하는 단계 1. Step of collecting information on the electronic equipment (DC-DC Converter) applied to the weapon system

물리적 특성physical properties 크기size 61×59×13mm61×59×13mm 무게weight 130g130g 전기적특성electrical characteristics 압력 전압pressure voltage 18~36V dc18~36V dc 출력 전압output voltage 5.2V dc5.2V dc 전류electric current 9.6A9.6A 온도 특성temperature characteristics 운용 온도operating temperature -55∼100℃-55~100℃ 저장 온도storage temperature -55∼125℃-55~125℃

상기 표 1과 같이, 무기체계 적용 전자장비(DC-DC Converter) 장치 정보를 물리적, 전기적, 또는 온도 정보 등을 수집하였다.As shown in Table 1 above, physical, electrical, or temperature information was collected for device information of a weapon system-applied electronic equipment (DC-DC converter).

2. 부품 부하 분석 방법 기반 대상장비 고장률을 산출하는 단계 2. Calculating the target equipment failure rate based on the component load analysis method

고장률 분석 대장failure rate analysis 분류classification 종류Kinds 수량Quantity DC-DC Converter
적용 부품
구성 정보
DC-DC Converter
Applicable parts
configuration information
저항resistance 3131 5151
인덕터inductor 77 77 케페시터capacitor 2323 4646 반도체semiconductor 1313 2323 집적회로integrated circuit 44 44 그 외etc 22 22 ※ 부품 부하 분석 방법 기반 고장률 산출 결과(온도 조건: 85℃): 31.543186 X 10-6 ※ Failure rate calculation result based on component load analysis method (temperature condition: 85℃): 31.543186 X 10 -6

부품 부하 분석을 수행하기 위한 DC-DC Converter에 적용된 부품 분류, 종류, 수량은 상기 표 2와 같으며, 부품 부하 분석 방법 기반 고장률 산출 결과(온도 조건: 85℃)는 31.543186 X 10-6로 산출되었다.The classification, type, and quantity of parts applied to the DC-DC Converter for performing part load analysis are shown in Table 2 above, and the result of calculating the failure rate based on the part load analysis method (temperature condition: 85℃) is calculated as 31.543186 X 10 -6 became

3. 대상장비 상황에 따라 결정된 소비자 위험 기반 허용 고장개수별 총 샘플링 계획 시험시간을 산출하는 단계 3. Calculating the total sampling plan test time by number of permissible failures based on consumer risk determined according to the target equipment situation

소비자위험consumer risk 적용 고장률Applicable failure rate 허용 고장개수Allowable number of failures 총 시험시간total test time c=0c=0 29048.77 hr29048.77 hr c=1c=1 64112.52 hr64112.52 hr c=2c=2 98448.48 hr98448.48 hr c=3c=3 132366.55 hr132366.55 hr c=4c=4 166014.24 hr166014.24 hr c=5c=5 199469.99 hr199469.99 hr c=6c=6 232780.77 hr232780.77 hr c=7c=7 265977.2 hr265977.2 hr c=8c=8 299080.51 hr299080.51 hr c=9c=9 332106.09 hr332106.09 hr c=10c=10 365065.55 hr365065.55 hr

DC-DC Converter에 대하여 소비자 위험 60%로 결정된 경우 대한 허용 고장개수별 총 샘플링 계획 시험시간 산출 부품 부하 분석결과는 상기 표 3과 같았다.Calculation of total sampling plan test time for each allowable number of failures in the case where the consumer risk is determined to be 60% for the DC-DC converter. The component load analysis results are shown in Table 3 above.

4. 시료수 및 시험시간에 따른 샘플링 계획 비용-효과 최적화 결과 선정 단계 4. Sampling plan cost-effectiveness optimization result selection stage according to the number of samples and test time

소비자
위험
consumer
danger
적용
고장률
apply
failure rate
허용
고장개수
permit
number of failures
시료수sample water 시험시간test time 최적 비용optimal cost
60%60% 31.543186 X 10-6 31.543186 X 10 -6 c=0c=0 58 EA58 EA 501 hr501 hr ₩ 64,081,117₩ 64,081,117 c=1c=1 87 EA87 EA 737 hr737 hr ₩ 95,180,350₩ 95,180,350 c=2c=2 110 EA110 EA 895 hr895 hr ₩ 117,951,415₩ 117,951,415 c=3c=3 125 EA125 EA 1,059 hr1,059 hours ₩ 136,759,346₩ 136,759,346 c=4c=4 140 EA140 EA 1,186 hr1,186 hours ₩ 153,165,274₩ 153,165,274 c=5c=5 155 EA155 EA 1,287 hr1,287 hr ₩ 167,883,308₩ 167,883,308 c=6c=6 157 EA157 EA 1,394 hr1,394 hours ₩ 181,358,613₩ 181,358,613 c=7c=7 179 EA179 EA 1,486 hr1,486 hr ₩ 193,860,133₩ 193,860,133 c=8c=8 188 EA188 EA 1,591 hr1,591 hr ₩ 205,573,357₩ 205,573,357 c=9c=9 199 EA199 EA 1,669 hr1,669 hr ₩ 216,621,930₩ 216,621,930 c=10c=10 209 EA209 EA 1,747 hr1,747 hours ₩ 227,126,422₩ 227,126,422 ※ 시간당 인건비: ₩64,919원(전기 분야 특급기술자 1명, 고급기술자 1명 기준 산정)
※ 제조비: ₩ 544,081원(재료비, 노무비, 경비, 일반관리비 기준 산정)
※ Hourly labor cost: ₩64,919 won
※ Manufacturing cost: ₩ 544,081 won (calculated based on material cost, labor cost, expenses, general management cost)

DC-DC Converter 정보를 기반으로 허용 고장개수별 비용-효과 최적 비용은 상기 표 4와 같으며, 허용 고장개수가 0개일 경우 64,081,117원(t=501hr, n=58)으로 샘플링 계획 비용이 가장 낮았다.도 2는 DC-DC Converter 정보를 기반으로 비용-효과 최적 설계를 위한 비용 모델을 허용 고장개수별로 적용한 그래프이다.Based on the DC-DC converter information, the cost-effective optimal cost for each allowable number of failures is shown in Table 4 above. When the number of allowable failures is 0, the sampling plan cost was the lowest at 64,081,117 won (t=501hr, n=58). 2 is a graph in which a cost model for cost-effective optimal design based on DC-DC converter information is applied for each allowable number of failures.

도 2의 좌측 그래프를 확대한 우측 그래프를 참조하면, t=501hr 일 때 CT가 최소임을 알 수 있다.Referring to the graph on the right, which is an enlarged graph on the left of FIG. 2 , it can be seen that C T is the minimum when t=501hr.

본 출원의 다른 측면에 따르면, 신뢰성 샘플링 비용 대비 효과도 최적 설계 장치를 제공한다.According to another aspect of the present application, there is provided an apparatus for designing an optimal reliability sampling cost-effectiveness.

상기 신뢰성 샘플링 비용 대비 효과도 최적 설계 장치는, 전자장비 부품 구성 정보, 대상 부품에 대한 기본고장률(λb), 대상 부품에 대한 요인(πi) 정보, 고장허용 개수(c), 소비자 위험(β) 정보, 시간당 인건비(lc) 정보, 및 전자장비 1개 당 제조비(mc) 정보를 각각 입력하기 위한 입력부를 포함할 수 있다.The reliability sampling cost-effectiveness optimal design device includes electronic equipment component configuration information, basic failure rate (λ b ) for target parts, factor (π i ) information for target parts, allowable number of failures (c), consumer risk ( β) may include an input unit for inputting information, labor cost per hour (l c ) information, and manufacturing cost (m c ) information per one electronic device, respectively.

또한 상기 신뢰성 샘플링 비용 대비 효과도 최적 설계 장치는, 비용-모델 최적 설계 프로파일의 샘플링 시험시간 인건비(Ct), 샘플링 시험소요 제조비(Cm)에 기초하여, In addition, the reliability sampling cost-effectiveness optimal design device is based on the cost-model optimal design profile sampling test time labor cost (C t ), sampling test required manufacturing cost (C m ),

비용-모델 최적 설계 모델(CT)이 최소가 되도록 하는 시료수(n)및 시료수에 따른 시험시간(t)을 산출하기 위한 산출부를 포함할 수 있다.The cost-model optimal design model (C T ) may include a calculation unit for calculating the number of samples (n) and a test time (t) according to the number of samples to be minimized.

상기 비용-모델 최적 설계 모델(CT), 샘플링 시험시간 인건비(Ct), 샘플링 시험소요 제조비(Cm), 시료수(n) 및 시료수에 따른 시험시간(t)에 기초하여 비용-모델 최적 설계 프로파일을 생성하는 프로파일(profile) 생성부; 및 생성된 프로파일을 표시하기 위한 표시부를 포함하는, 신뢰성 샘플링 비용 대비 효과도 최적 설계 장치를 제공한다.Cost-based on the cost-model optimal design model (C T ), sampling test time labor cost (C t ), sampling test required manufacturing cost (C m ), number of samples (n), and test time (t) according to the number of samples- a profile generator for generating a model optimal design profile; and a display unit for displaying the generated profile, providing an optimal design device for reliability sampling cost-effectiveness.

위에서 설명된 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.The preferred embodiments of the present invention described above are disclosed for the purpose of illustration, and various modifications, changes, and additions may be made by those skilled in the art having ordinary knowledge of the present invention within the spirit and scope of the present invention, and such modifications, changes and additions shall be considered to fall within the scope of the following claims.

Claims (13)

샘플링 시험시간 인건비(Ct), 샘플링 시험소요 제조비(Cm)에 기초하여,
비용-모델 최적 설계 모델(CT)이 최소가 되도록 하는 시료수(n) 및 시료수에 따른 시험시간(t)을 산출하는 단계를 포함하고,
비용-모델 최적 설계 모델(CT)은 아래 일반식 1로 결정되며,
상기 샘플링 시험시간 인건비(Ct)는 아래 일반식 2로 결정되고,
샘플링 시험소요 제조비(Cm)는 아래 일반식 3으로 결정되며,
상기 시료수(n)는 아래 일반식 4로 결정되는, 신뢰성 샘플링 비용 대비 효과도 최적 설계 방법.:
[일반식 1]
Figure 112021076578123-pat00036

[일반식 2]
Figure 112021076578123-pat00037

[일반식 3]
Figure 112021076578123-pat00038

[일반식 4]
Figure 112021076578123-pat00039

일반식 2에서, lc는 시간당 인건비, t는 시료수에 따른 시험시간을 나타내고,
일반식 3에서, mc는 전자장비 1개당 제조비, n은 시료수를 나타내며,
일반식 4에서, χβ 2(2(c+1))는 자유도가 c+1인 χ2 분포의 100(β)% 백분위수, c는 고장허용 개수, λI는 대상장치 고장률, λs는 대상장치 예측 고장률, t는 시료수에 따른 시험시간을 나타낸다.
Based on sampling test time labor cost (C t ), sampling test cost manufacturing cost (C m ),
Comprising the step of calculating the number of samples (n) and the test time (t) according to the number of samples such that the cost-model optimal design model (C T ) is minimized,
The cost-model optimal design model (C T ) is determined by the following general formula (1),
The sampling test time labor cost (C t ) is determined by the following general formula 2,
Sampling test required manufacturing cost (C m ) is determined by the following general formula 3,
The number of samples (n) is determined by the following general formula (4), an optimal design method for reliability sampling cost-effectiveness.:
[General formula 1]
Figure 112021076578123-pat00036

[General Formula 2]
Figure 112021076578123-pat00037

[General Formula 3]
Figure 112021076578123-pat00038

[General formula 4]
Figure 112021076578123-pat00039

In general formula 2, l c is the labor cost per hour, t is the test time according to the number of samples,
In general formula 3, m c represents the manufacturing cost per one electronic device, n represents the number of samples,
In Formula 4, χ β 2 (2(c+1)) is the 100(β)% percentile of the χ 2 distribution with c+1 degrees of freedom, c is the number of fault tolerances, λ I is the target device failure rate, and λs is The predicted failure rate of the target device, t, represents the test time according to the number of samples.
삭제delete 삭제delete 삭제delete 삭제delete 제 1 항에 있어서,
상기 비용-모델 최적 설계 모델(CT)은 아래 일반식 5로 결정되는, 신뢰성 샘플링 비용 대비 효과도 최적 설계 방법:
[일반식 5]
Figure 112020132280709-pat00027

일반식 5에서 lc는 시간당 인건비, t는 시료수에 따른 시험시간, mc는 전자장비 1개 당 제조비, χβ 2(2(c+1))는 자유도가 (c+1)인 χ2 분포의 100(β)% 백분위수, λs는 대상장치 예측고장률을 나타낸다.
The method of claim 1,
The cost-model optimal design model (C T ) is the optimal design method for reliability sampling cost-effectiveness, which is determined by the following general formula (5):
[General formula 5]
Figure 112020132280709-pat00027

In general formula 5, l c is the labor cost per hour, t is the test time according to the number of samples, m c is the manufacturing cost per electronic device, χ β 2 (2(c+1)) is χ with (c+1) degrees of freedom 2 The 100(β)% percentile of the distribution, λs, represents the predicted failure rate of the target device.
제 6 항에 있어서,
상기 대상장치 예측고장률(λs)은 아래 일반식 6으로 결정되는, 신뢰성 샘플링 비용 대비 효과도 최적 설계 방법:
[일반식 6]
Figure 112020132280709-pat00028

일반식 6에서, λs는 대상장비에 대하여 백만 동작시간 당 고장률, λPj는 j번째 대상부품 고장률을 나타낸다.
7. The method of claim 6,
The target device predicted failure rate (λs) is determined by the following general formula (6), reliability sampling cost-effectiveness optimal design method:
[General formula 6]
Figure 112020132280709-pat00028

In Formula 6, λs represents the failure rate per million operating hours for the target equipment, and λ Pj represents the j-th target part failure rate.
제 7 항에 있어서,
상기 j번째 대상부품 고장률(λPj)은 아래 일반식 7로 결정되는, 신뢰성 샘플링 비용 대비 효과도 최적 설계 방법:
[일반식 7]
Figure 112020132280709-pat00029

일반식 7에서, λP는 대상 부품에 대하여 백만 동작시간 당 고장률, λb는 대상 부품에 대한 기본고장률, πi는 대상 부품에 걸리는 n개 부하 요인을 나타낸다.
8. The method of claim 7,
The j-th target part failure rate (λ Pj ) is determined by the following general formula 7, the optimal design method for reliability sampling cost effectiveness:
[General formula 7]
Figure 112020132280709-pat00029

In Formula 7, λ P is the failure rate per million operating hours for the target part, λ b is the basic failure rate for the target part, and π i represents the n load factors applied to the target part.
제 1 항에 있어서,
상기 비용-모델 최적 설계 모델(CT)이 최소가 되도록 하는 시료수(n) 및 시료수에 따른 시험시간(t)을 산출하는 단계는, 아래 대상장치에 대한 로트 합격률을 나타내는 일반식 8, 및 소비자 위험을 고려한 대상장치 고장률 기반 로트 합격률을 나타내는 일반식 9를 포함하는, 신뢰성 샘플링 비용 대비 효과도 최적 설계 방법.
[일반식 8]
Figure 112020132280709-pat00030

[일반식 9]
Figure 112020132280709-pat00031

일반식 8 또는 일반식 9에서, c는 고장허용 개수, λ는 고장률, T는 총 시험시간, β는 소비자 위험, λI는 대상장치 고장률을 나타낸다.
The method of claim 1,
The step of calculating the number of samples (n) and the test time (t) according to the number of samples such that the cost-model optimal design model (C T ) is minimized is, And, including the general formula 9 representing the lot acceptance rate based on the target device failure rate considering consumer risk, the optimal design method for reliability sampling cost effectiveness.
[General formula 8]
Figure 112020132280709-pat00030

[General formula 9]
Figure 112020132280709-pat00031

In Formula 8 or Formula 9, c is the number of failures allowed, λ is the failure rate, T is the total test time, β is the consumer risk, and λ I is the failure rate of the target device.
제 1 항에 있어서,
비용-모델 최적 설계 모델(CT)이 최소가 되도록 하는 시료수(n) 및 시료수에 따른 시험시간(t)을 산출하는 단계에서,
시료수(n)는, 아래 푸아송분포를 기반으로 카이제곱분포로 변환한 일반식 10 및 일반식 11로부터 산출되며,
시험 후 산출된 시료수(n) 중 고장난 시료수가 고장허용 개수(c) 보다 같거나 작은 경우 합격으로 판정되는 단계를 포함하는, 신뢰성 샘플링 비용 대비 효과도 최적 설계 방법.
[일반식 10]
Figure 112020132280709-pat00032

[일반식 11]
Figure 112020132280709-pat00033

일반식 10 또는 일반식 11에서, χβ 2(2(c+1))는 자유도가 c+1인 χ2 분포의 100(β)% 백분위수, c는 고장허용 개수, λI는 대상장치 고장률, t는 시료수에 따른 시험시간을 나타낸다.
The method of claim 1,
In the step of calculating the number of samples (n) and the test time (t) according to the number of samples to minimize the cost-model optimal design model (C T ),
The number of samples (n) is calculated from formulas 10 and 11, which are converted to a chi-square distribution based on the Poisson distribution below,
An optimal design method for reliability sampling cost-effectiveness, including determining that the number of failed samples among the number of samples (n) calculated after the test is equal to or smaller than the number of failures (c).
[General formula 10]
Figure 112020132280709-pat00032

[General formula 11]
Figure 112020132280709-pat00033

In Formula 10 or Formula 11, χ β 2 (2(c+1)) is the 100(β)% percentile of the χ 2 distribution with c+1 degrees of freedom, c is the number of fault tolerances, and λ I is the target device. The failure rate, t, represents the test time according to the number of samples.
삭제delete 제1항의 신뢰성 샘플링 비용 대비 효과도 최적 설계 방법을 이용한 신뢰성 샘플링 비용 대비 효과도 최적 설계 장치에 있어서,
전자장비 부품 구성 정보, 대상 부품에 대한 기본고장률(λb), 대상 부품에 대한 요인(πi) 정보, 고장허용 개수(c), 소비자 위험(β) 정보, 시간당 인건비(lc) 정보, 및 전자장비 1개 당 제조비(mc) 정보를 각각 입력하기 위한 입력부; 및
비용-모델 최적 설계 프로파일의 샘플링 시험시간 인건비(Ct), 샘플링 시험소요 제조비(Cm)에 기초하여,
비용-모델 최적 설계 모델(CT)이 최소가 되도록 하는 시료수(n) 및 시료수에 따른 시험시간(t)을 산출하기 위한 산출부를 포함하는, 신뢰성 샘플링 비용 대비 효과도 최적 설계 장치.
In the reliability sampling cost-effectiveness optimal design apparatus using the reliability sampling cost-effectiveness optimal design method of claim 1,
Electronic equipment component configuration information, basic failure rate (λ b ) for target part, factor (π i ) information for target part, fault tolerance (c), consumer risk (β) information, hourly labor cost (l c ) information, and an input unit for inputting manufacturing cost (m c ) information per one electronic device, respectively; and
Based on the cost-model optimal design profile sampling test time labor cost (C t ), sampling test cost manufacturing cost (C m ),
Cost-model optimal design model (C T ), including a calculation unit for calculating the number of samples (n) and a test time (t) according to the number of samples to minimize the reliability sampling cost effectiveness design apparatus.
제 12 항에 있어서,
비용-모델 최적 설계 모델(CT), 샘플링 시험시간 인건비(Ct), 샘플링 시험소요 제조비(Cm), 시료수(n) 및 시료수에 따른 시험시간(t)에 기초하여 비용-모델 최적 설계 프로파일을 생성하는 프로파일(profile) 생성부; 및
생성된 프로파일을 표시하기 위한 표시부를 포함하는, 신뢰성 샘플링 비용 대비 효과도 최적 설계 장치.
13. The method of claim 12,
Cost-model Cost-model based on optimal design model (C T ), sampling test time labor cost (C t ), sampling test required manufacturing cost (C m ), number of samples (n) and test time (t) according to the number of samples a profile generator for generating an optimal design profile; and
An optimal design device for reliability sampling cost-effectiveness, including a display unit for displaying the generated profile.
KR1020200169581A 2020-12-07 2020-12-07 Reliability sampling plan cost-effectiveness optimization design method based on prediction result of failure rate of electronic equipment applied to weapon system KR102335651B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200169581A KR102335651B1 (en) 2020-12-07 2020-12-07 Reliability sampling plan cost-effectiveness optimization design method based on prediction result of failure rate of electronic equipment applied to weapon system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200169581A KR102335651B1 (en) 2020-12-07 2020-12-07 Reliability sampling plan cost-effectiveness optimization design method based on prediction result of failure rate of electronic equipment applied to weapon system

Publications (1)

Publication Number Publication Date
KR102335651B1 true KR102335651B1 (en) 2021-12-06

Family

ID=78936315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200169581A KR102335651B1 (en) 2020-12-07 2020-12-07 Reliability sampling plan cost-effectiveness optimization design method based on prediction result of failure rate of electronic equipment applied to weapon system

Country Status (1)

Country Link
KR (1) KR102335651B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114969658A (en) * 2022-05-09 2022-08-30 中国人民解放军海军工程大学 Grouping sequential test method for exponential life type product
CN118070559A (en) * 2024-04-17 2024-05-24 北京航空航天大学 Semiconductor sampling test method based on reliability acceptance of margin degradation in manufacturing
CN118260564A (en) * 2024-04-19 2024-06-28 中国标准化研究院 Part life sampling inspection method and system based on Bayesian algorithm

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102151432B1 (en) * 2020-02-10 2020-09-03 국방과학연구소 Apparatus and Method for simulation for supporting decision making methodology

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102151432B1 (en) * 2020-02-10 2020-09-03 국방과학연구소 Apparatus and Method for simulation for supporting decision making methodology

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
권영일, '경제적인 무고장 신뢰성 인증시험 설계', 품질경영학회지 제39권 제1호, (2011.1.3.)* *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114969658A (en) * 2022-05-09 2022-08-30 中国人民解放军海军工程大学 Grouping sequential test method for exponential life type product
CN114969658B (en) * 2022-05-09 2024-05-07 中国人民解放军海军工程大学 Grouping sequential test method for exponential lifetime type product
CN118070559A (en) * 2024-04-17 2024-05-24 北京航空航天大学 Semiconductor sampling test method based on reliability acceptance of margin degradation in manufacturing
CN118260564A (en) * 2024-04-19 2024-06-28 中国标准化研究院 Part life sampling inspection method and system based on Bayesian algorithm

Similar Documents

Publication Publication Date Title
KR102335651B1 (en) Reliability sampling plan cost-effectiveness optimization design method based on prediction result of failure rate of electronic equipment applied to weapon system
US10355478B2 (en) System and method for asset health monitoring using multi-dimensional risk assessment
CN105809322B (en) urban power grid reliability evaluation method comprehensively considering power generation, power transmission and power distribution system
Hjartarson et al. Predicting future asset condition based on current health index and maintenance level
Jongen et al. A statistical approach to processing power transformer failure data
Zhong et al. A RankBoost-based data-driven method to determine maintenance priority of circuit breakers
CN110930075B (en) Power equipment fault positioning method, device, computer equipment and storage medium
CN107633112A (en) A kind of MMC analysis method for reliability and device
Zhou et al. Lifetime estimation of electrolytic capacitors in a fuel cell power converter at various confidence levels
CN118378502B (en) Service life assessment method and system for aluminum electrolytic capacitor
CN115561663A (en) Method and test system for evaluating reliability of power supply module
Kemikem et al. Quantitative and qualitative reliability assessment of reparable electrical power supply systems using fault tree method and importance factors
CN114050572B (en) Method, device, equipment and medium for analyzing reliability of stadium power supply system
Go et al. Prediction of system reliability using failure types of components based on Weibull lifetime distribution
Duenckel et al. Preventive maintenance for electrical reliability: A proposed metric using mean time between failures plus finds
Rao et al. A Systematic Review of β-factor Models in the Quantification of Common Cause Failures
CN102289577B (en) Troubleshooting method based on maximum repair time minimization
Abbasghorbani Prioritization of transmission network components based on their failure impact on reliability of composite power systems
Ristić et al. Dynamic modeling and simulation of power transformer maintenance costs
Khalyasmaa et al. Machine learning application for the high-voltage equipment lifecycle forecasting
Seidel et al. Trustworthiness of machine learning models in manufacturing applications using the example of electronics manufacturing processes
Genadis A cost optimization model for determining optimal burn‐in times at the module/system level of an electronic product
Vinodiya et al. Power system contingency ranking using fast decoupled load flow method
Smit et al. Integral decision support for asset management of electrical infrastructures
KR102542474B1 (en) Method and system for confirming the available capacity for renewable energy by substation using weighted short circuit ratio

Legal Events

Date Code Title Description
GRNT Written decision to grant