KR102335328B1 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- KR102335328B1 KR102335328B1 KR1020160166826A KR20160166826A KR102335328B1 KR 102335328 B1 KR102335328 B1 KR 102335328B1 KR 1020160166826 A KR1020160166826 A KR 1020160166826A KR 20160166826 A KR20160166826 A KR 20160166826A KR 102335328 B1 KR102335328 B1 KR 102335328B1
- Authority
- KR
- South Korea
- Prior art keywords
- type region
- forming
- trench
- type
- insulating layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 title description 3
- 239000000463 material Substances 0.000 claims abstract description 20
- 238000005468 ion implantation Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 19
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 18
- 150000002500 ions Chemical class 0.000 claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- -1 nitrogen (N) Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 n+형 탄화 규소 기판의 제1면에 n- 형층, p형 영역 및 p+ 형 영역을 순차적으로 형성하는 단계, 상기 p+ 형 영역, 상기 p형 영역 및 상기 n- 형층을 제거하여 트렌치를 형성하는 단계, 상기 p+ 형 영역 위 및 상기 트렌치 내에 제1 절연층을 형성하는 단계, 상기 p+ 형 영역 위에 위치하는 제1 절연층의 일부를 제거하여 상기 트렌치 내에 위치하는 제1 부분 및 상기 p+ 형 영역 위에 위치하는 제2 부분을 포함하는 제2 절연층을 형성하는 단계, 상기 제1 부분 및 상기 p+ 형 영역 위에 게이트 물질층을 형성하는 단계, 상기 제2 부분을 제거하여 이온 주입 공간을 형성하는 단계, 상기 이온 주입 공간에 위치하는 상기 p+ 형 영역 위에 이온을 주입하여 n+ 형 영역을 형성하는 단계, 상기 p+ 형 영역 위에 위치하는 게이트 물질층을 제거하여 상기 트렌치 내에 게이트 전극을 형성하는 단계, 상기 게이트 전극 및 상기 n+ 형 영역 위에 산화막을 형성하는 단계, 상기 산화막 및 상기 p+ 형 영역 위에 소스 전극을 형성하는 단계, 그리고 상기 n+형 탄화 규소 기판의 상기 제1면에 대해 반대측인 제2면에 드레인 전극을 형성하는 단계를 포함한다.A method of manufacturing a semiconductor device according to an embodiment of the present invention includes sequentially forming an n-type layer, a p-type region, and a p+-type region on a first surface of an n+-type silicon carbide substrate, the p+-type region, and the p-type region removing a region and the n- type layer to form a trench; forming a first insulating layer over the p+ type region and in the trench; removing a portion of the first insulating layer over the p+ type region to form the forming a second insulating layer comprising a first portion located in a trench and a second portion located over the p+ type region; forming a gate material layer over the first portion and the p+ type region; removing the 2 part to form an ion implantation space; implanting ions on the p+ type region located in the ion implantation space to form an n+ type region; forming a gate electrode in the trench, forming an oxide film over the gate electrode and the n+-type region, forming a source electrode over the oxide film and the p+-type region, and the second of the n+-type silicon carbide substrate and forming a drain electrode on a second surface opposite to the first surface.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device.
최근 응용 기기의 대형화 대용량화 추세에 따라 높은 항복전압과 높은 전류 및 고속 스위칭 특성을 갖는 전력용 반도체 소자의 필요성이 대두되고 있다. In accordance with the recent trend of large-capacity and large-capacity applications, the need for power semiconductor devices having high breakdown voltage, high current, and high-speed switching characteristics is emerging.
이와 같은 전력용 반도체 소자는 특히 매우 큰 전류를 흐르게 하면서도 도통 상태에서의 전력 손실을 적게 하기 위하여 낮은 온 저항 또는 낮은 포화 전압이 요구된다. 또한 오프 상태 또는 스위치가 오프되는 순간에 전력용 반도체 소자의 양단에 인가되는 PN 접합의 역방향 고전압에 견딜 수 있는 특성, 즉 높은 항복전압특성이 기본적으로 요구된다.Such a power semiconductor device requires a low on-resistance or a low saturation voltage in order to reduce power loss in the conduction state while allowing a very large current to flow. In addition, a characteristic capable of withstanding the reverse high voltage of the PN junction applied to both ends of the power semiconductor device in the off state or the moment the switch is turned off, that is, a high breakdown voltage characteristic is basically required.
전력용 반도체 소자 중 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET, metal oxide semiconductor field effect transistor) 디지털 회로와 아날로그 회로에서 가장 일반적인 전계 효과 트랜지스터이다.Among power semiconductor devices, a metal oxide semiconductor field effect transistor (MOSFET) is the most common field effect transistor in digital and analog circuits.
한편, 온 저항 감소 및 전류밀도 증가를 위하여 플라나 게이트 MOSFET(Planar gate MOSFET)의 JFET 영역을 제거한 트렌치 게이트 MOSFET(Trench gate MOSFET)가 연구되고 있다.Meanwhile, in order to reduce the on-resistance and increase the current density, a trench gate MOSFET in which the JFET region of the planar gate MOSFET is removed is being studied.
트렌치 게이트 MOSFET의 경우, 이온을 주입하여 각 구성 요소들을 형성할 수 있는데, 이 때, 정렬 오차에 의해 이온 주입이 정확하게 이루어지지 않는 문제점이 발생한다.In the case of a trench gate MOSFET, each component may be formed by implanting ions. At this time, there is a problem in that ion implantation is not performed accurately due to an alignment error.
본 발명이 해결하고자 하는 과제는 트렌치 게이트가 적용된 탄화 규소 MOSFET 에서, 이온 주입을 정확하게 하는 것이다.The problem to be solved by the present invention is to accurately implant ions in a silicon carbide MOSFET to which a trench gate is applied.
본 발명의 일 실시예에 따른 반도체 소자의 제조 방법은 n+형 탄화 규소 기판의 제1면에 n- 형층, p형 영역 및 p+ 형 영역을 순차적으로 형성하는 단계, 상기 p+ 형 영역, 상기 p형 영역 및 상기 n- 형층을 제거하여 트렌치를 형성하는 단계, 상기 p+ 형 영역 위 및 상기 트렌치 내에 제1 절연층을 형성하는 단계, 상기 p+ 형 영역 위에 위치하는 제1 절연층의 일부를 제거하여 상기 트렌치 내에 위치하는 제1 부분 및 상기 p+ 형 영역 위에 위치하는 제2 부분을 포함하는 제2 절연층을 형성하는 단계, 상기 제1 부분 및 상기 p+ 형 영역 위에 게이트 물질층을 형성하는 단계, 상기 제2 부분을 제거하여 이온 주입 공간을 형성하는 단계, 상기 이온 주입 공간에 위치하는 상기 p+ 형 영역 위에 이온을 주입하여 n+ 형 영역을 형성하는 단계, 상기 p+ 형 영역 위에 위치하는 게이트 물질층을 제거하여 상기 트렌치 내에 게이트 전극을 형성하는 단계, 상기 게이트 전극 및 상기 n+ 형 영역 위에 산화막을 형성하는 단계, 상기 산화막 및 상기 p+ 형 영역 위에 소스 전극을 형성하는 단계, 그리고 상기 n+형 탄화 규소 기판의 상기 제1면에 대해 반대측인 제2면에 드레인 전극을 형성하는 단계를 포함한다.A method of manufacturing a semiconductor device according to an embodiment of the present invention includes sequentially forming an n-type layer, a p-type region, and a p+-type region on a first surface of an n+-type silicon carbide substrate, the p+-type region, and the p-type region removing a region and the n- type layer to form a trench; forming a first insulating layer over the p+ type region and in the trench; removing a portion of the first insulating layer over the p+ type region to form the forming a second insulating layer comprising a first portion located in a trench and a second portion located over the p+ type region; forming a gate material layer over the first portion and the p+ type region; removing the 2 part to form an ion implantation space; implanting ions on the p+ type region located in the ion implantation space to form an n+ type region; forming a gate electrode in the trench, forming an oxide film over the gate electrode and the n+-type region, forming a source electrode over the oxide film and the p+-type region, and the second of the n+-type silicon carbide substrate and forming a drain electrode on a second surface opposite to the first surface.
상기 게이트 물질층은 상기 제1 부분 위에 위치하는 제3 부분 및 상기 p+ 형 영역에 위치하는 제4 부분을 포함할 수 있다.The gate material layer may include a third portion positioned on the first portion and a fourth portion positioned on the p+-type region.
상기 제2 부분은 상기 제3 부분 및 상기 제4 부분 사이에 위치할 수 있다.The second part may be positioned between the third part and the fourth part.
상기 이온 주입 공간은 상기 제3 부분 및 상기 제4 부분 사이에 위치할 수 있다.The ion implantation space may be positioned between the third part and the fourth part.
상기 제1 절연층은 상기 트렌치의 하부면에 위치하는 부분의 두께가 상기 트렌치의 측면 내에 위치하는 부분의 두께보다 두꺼울 수 있다.In the first insulating layer, a thickness of a portion positioned on a lower surface of the trench may be greater than a thickness of a portion positioned on a side surface of the trench.
상기 이온 주입 공간을 형성하는 단계는 상기 트렌치 내에 게이트 절연막이 형성되는 단계를 포함할 수 있다.The forming of the ion implantation space may include forming a gate insulating layer in the trench.
상기 제2 절연층을 형성하는 단계는 상기 트렌치 내의 상기 제1 절연층 위에 마스크 패턴을 형성하는 단계를 포함할 수 있다.The forming of the second insulating layer may include forming a mask pattern on the first insulating layer in the trench.
상기 마스크 패턴을 비정질 탄소를 포함할 수 있다.The mask pattern may include amorphous carbon.
상기 게이트 물질층은 상기 마스크 패턴을 제거한 후에 형성할 수 있다.The gate material layer may be formed after removing the mask pattern.
상기 제1 절연층은 산화 실리콘을 포함할 수 있다.The first insulating layer may include silicon oxide.
상기 게이트 물질층은 다결정 실리콘을 포함할 수 있다.The gate material layer may include polycrystalline silicon.
이와 같이 본 발명의 실시예에 따르면, 이온 주입 공간을 형성한 후에, 이온 주입 공간에 n 이온을 주입함에 따라, 정렬 오차 없이 n+ 형 영역을 형성할 수 있다.As described above, according to the embodiment of the present invention, after the ion implantation space is formed, n ions are implanted into the ion implantation space to form an n+-type region without an alignment error.
또한, n+ 형 영역의 표면을 산화막이 덮고 있기 때문에, 추후 공정에서 n+ 형 영역의 표면의 일부가 제거되는 것을 방지할 수 있다. 이에 따라, n+ 형 영역의 두께 조절을 용이하게 할 수 있다.In addition, since the oxide film covers the surface of the n+ type region, it is possible to prevent a part of the surface of the n+ type region from being removed in a later process. Accordingly, it is possible to easily control the thickness of the n+ type region.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 단면의 일 예를 간략하게 도시한 도면이다.
도 2 내지 도 11은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법의 일 예를 간략하게 도시한 도면이다.1 is a diagram schematically illustrating an example of a cross-section of a semiconductor device according to an embodiment of the present invention.
2 to 11 are diagrams schematically illustrating an example of a method of manufacturing a semiconductor device according to an embodiment of the present invention.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. Preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosed subject matter may be thorough and complete, and that the spirit of the present invention may be sufficiently conveyed to those skilled in the art.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. In the drawings, the thicknesses of layers and regions are exaggerated for clarity. Also, when a layer is referred to as being “on” another layer or substrate, it may be formed directly on the other layer or substrate, or a third layer may be interposed therebetween.
도 1은 본 발명의 일 실시예에 따른 반도체 소자의 단면의 일 예를 간략하게 도시한 도면이다.1 is a diagram schematically illustrating an example of a cross-section of a semiconductor device according to an embodiment of the present invention.
도 1을 참고하면, 본 실시예에 따른 반도체 소자는 n+ 형 탄화 규소 기판(100), n- 형층(200), p형 영역(300), p+ 형 영역(350), 게이트 전극(600), n+ 형 영역(700), 소스 전극(900) 및 드레인 전극(950)을 포함한다. Referring to FIG. 1 , the semiconductor device according to this embodiment includes an n+-type
n+ 형 탄화 규소 기판(100)의 제1면에 n- 형층(200)이 위치한다. n- 형층(200)에는 트렌치(400)가 위치한다. The n-
p형 영역(300)은 n- 형층(200) 위에 위치하며, 트렌치(400)의 측면에 위치한다. p+ 형 영역(350) 및 n+ 형 영역(700)은 p형 영역(300) 위에 위치한다. n+ 형 영역(700)은 트렌치(400)의 측면에 위치하며, p+ 형 영역(350)은 n+ 형 영역(700) 옆에 위치한다. 즉, n+ 형 영역(700)은 p+ 형 영역(350)과 트렌치(400)의 측면 사이에 위치한다.The p-
트렌치(400) 내에 게이트 절연막(500)이 위치한다. 게이트 절연막(500)은 트렌치(400)의 하부면에 위치하는 부분의 두께가 트렌치(400)의 측면 내에 위치하는 부분의 두께보다 두껍다. 게이트 절연막(500)은 산화 실리콘(SiO2)를 포함할 수 있다. A
게이트 절연막(500) 위에 게이트 전극(600)이 위치한다. 게이트 전극(600)은 다결정 실리콘(poly-crystalline silicon)을 포함할 수 있다. 게이트 전극(600)은 트렌치(400)를 채우며, 트렌치(400)의 외부로 일부 돌출된다. 게이트 전극(600), 게이트 절연막(500) 및 n+ 형 영역(700) 위에 산화막(800)이 위치한다. 산화막(800)은 게이트 전극(600)의 측면을 덮고 있다. 산화막(800)은 산화 실리콘(SiO2)를 포함할 수 있다.The
산화막(800) 및 p+ 형 영역(350) 위에 소스 전극(900)이 위치하고, n+ 형 탄화 규소 기판(100)의 제2면에 드레인 전극(950)이 위치한다. 여기서, n+ 형 탄화 규소 기판(100)의 제2면은 n+ 형 탄화 규소 기판(100)의 제1면에 대해 반대쪽 면을 가리킨다. 소스 전극(900) 및 드레인 전극(950)은 오믹(Ohmic) 금속을 포함할 수 있다.The
그러면, 도 2 내지 도 11 및 도 1을 참고하여 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법에 대해 설명한다.Next, a method of manufacturing a semiconductor device according to an exemplary embodiment of the present invention will be described with reference to FIGS. 2 to 11 and FIG. 1 .
도 2 내지 도 11은 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법의 일 예를 간략하게 도시한 도면이다.2 to 11 are diagrams schematically illustrating an example of a method of manufacturing a semiconductor device according to an embodiment of the present invention.
도 2를 참고하면, n+ 형 탄화 규소 기판(100)의 제1면에 n- 형층(200)을 형성한다. 여기서, n- 형층(200)은 에피택셜 성장으로 형성한다. 또한, 이에 한정하지 않고, n- 형층(200)은 n+ 형 탄화 규소 기판(100)의 제1면에 질소(N), 인(P), 비소(As) 및 안티몬(Sb) 등과 같은 n 이온을 주입하여 형성할 수도 있다.Referring to FIG. 2 , an n−
도 3을 참고하면, n- 형층(200) 위에 p형 영역(300)을 형성하고, p형 영역(300) 위에 p+ 형 영역(350)을 형성한다. 여기서, p형 영역(300)은 n- 형층(200)에 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In) 등과 같은 p 이온을 주입하여 형성할 수 있고, p+ 형 영역(350)은 p형 영역(300)에 p 이온을 주입하여 형성할 수 있다. 여기서, p+ 형 영역(350)의 이온 도핑 농도는 p형 영역(300)의 이온 도핑 농도보다 크다.Referring to FIG. 3 , a p-
또한, 이에 한정하지 않고, p형 영역(300) 및 p+ 형 영역(350)은 각각 에피택셜 성장으로 형성할 수도 있다. 즉, n- 형층(200) 위에 에피택셜 성장으로 p형 영역(300)을 형성한 후, p형 영역(300) 위에 에피택셜 성장으로 p+ 형 영역(350)을 형성할 수 있다.Also, the present invention is not limited thereto, and the p-
도 4를 참고하면, p+ 형 영역(350), p형 영역(300) 및 n- 형층(200)을 식각하여 트렌치(400)를 형성한다. 트렌치(400)는 p+ 형 영역(350) 및 p형 영역(300)을 관통하고, n- 형층(200)에 형성된다.Referring to FIG. 4 , a
도 5를 참고하면, p+ 형 영역(350) 위 및 트렌치(400) 내에 제1 절연층(50)을 형성한다. 트렌치(400) 내에 위치하는 제1 절연층(50)은 트렌치(400)의 하부면에 위치하는 부분의 두께가 트렌치(400)의 측면 내에 위치하는 부분의 두께보다 두껍다. 제1 절연층(50)은 산화 실리콘(SiO2)를 포함할 수 있다.Referring to FIG. 5 , the first
도 6을 참고하면, 트렌치(400) 내의 제1 절연층(50) 위에 마스크 패턴(60)을 형성한다. 마스크 패턴(60)은 비정질 탄소를 포함할 수도 있다.Referring to FIG. 6 , a
도 7을 참고하면, p+ 형 영역(350) 위에 위치하는 제1 절연층(50)의 일부를 식각하여 제2 절연층(55)을 형성한다. 이에, p+ 형 영역(350)의 일부가 노출된다. 제2 절연층(55)은 트렌치(400) 내에 위치하는 제1 부분(55a)과 트렌치(400)의 외부에 위치하고, p+ 형 영역(350) 위에 위치하는 제2 부분(55b)를 포함한다. 여기서, 마스크 패턴(60)은 제1 부분(55a)이 식각되지 않도록 한다.Referring to FIG. 7 , a second insulating
도 8을 참고하면, 마스크 패턴(60)을 제거한 후, 트렌치(400) 내의 제2 절연층(55) 위 및 노출된 p+ 형 영역(350) 위에 게이트 물질층(600a)을 형성한다. 게이트 물질층(600a)은 다결정 실리콘(poly-crystalline silicon)을 포함할 수 있다. 게이트 물질층(600a)은 트렌치(400) 내의 제2 절연층(55) 위에 위치하는 제3 부분(600a1) 및 p+ 형 영역(350) 위에 위치하는 제4 부분(600a2)을 포함한다. 제2 절연층(55)의 제2 부분(55b)은 게이트 물질층(600a)의 제3 부분(600a1)과 게이트 물질층(600a)의 제4 부분(600a2) 사이에 위치한다.Referring to FIG. 8 , after the
도 9를 참고하면, 제2 절연층(55)의 제2 부분(55b)을 제거하여, 게이트 절연막(500)을 형성한다. 여기서, 제2 절연층(55)의 제1 부분(55a)이 게이트 절연막(500)이 된다. 또한, 제2 절연층(55)의 제2 부분(55b)이 제거됨에 따라, 게이트 물질층(600a)의 제3 부분(600a1)과 게이트 물질층(600a)의 제4 부분(600a2) 사이에 이온 주입 공간(70)이 위치한다.Referring to FIG. 9 , the
도 10을 참고하면, 이온 주입 공간(70)을 통하여 이온 주입 공간(70)에 위치하는 p+ 형 영역(350)에 n 이온을 주입하여 n+ 형 영역(700)을 형성한다. 여기서, n+ 형 영역(700)의 이온 도핑 농도는 n- 형층(200)의 이온 도핑 농도보다 크다.Referring to FIG. 10 , an
이와 같이, 이온 주입 공간(70)을 형성한 후에, 이온 주입 공간(70)에 n 이온을 주입함에 따라, 정렬 오차 없이 n+ 형 영역(700)을 형성할 수 있다. 이에 따라, n+ 형 영역(700)의 형성 시, 정렬 오차에 따른 문제점을 해결할 수 있다.In this way, after the
도 11을 참고하면, 게이트 물질층(600a)의 제4 부분(600a2)을 제거하여 게이트 전극(600)을 형성하고, 게이트 전극(600), 게이트 절연막(500) 및 n+ 형 영역(700) 위에 산화막(800)을 형성한다. 여기서, 게이트 물질층(600a)의 제3 부분(600a1)이 게이트 전극(600)이 된다. 산화막(800)은 산화 실리콘(SiO2)를 포함할 수 있다.Referring to FIG. 11 , the fourth portion 600a2 of the
이와 같이, n+ 형 영역(700)의 표면을 산화막(800)이 덮고 있기 때문에, 추후 공정에서 n+ 형 영역(700)의 표면의 일부가 제거되는 것을 방지할 수 있다. 이에 따라, n+ 형 영역(700)의 두께 조절을 용이하게 할 수 있다.As described above, since the
도 1을 참고하면, 산화막(800) 및 p+ 형 영역(350) 위에 소스 전극(900)을 형성하고, n+ 형 탄화 규소 기판(100)의 제2면에 드레인 전극(950)을 형성한다. 여기서, n+ 형 탄화 규소 기판(100)의 제2면은 n+ 형 탄화 규소 기판(100)의 제1면에 대해 반대쪽 면을 가리킨다. 소스 전극(900) 및 드레인 전극(950)은 오믹(Ohmic) 금속을 포함할 수 있다.Referring to FIG. 1 , the
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements by those skilled in the art using the basic concept of the present invention as defined in the following claims are also provided. is within the scope of the
50: 제1 절연층 55: 제2 절연층
70: 이온 주입 공간 100: n+ 형 탄화 규소 기판
200: n- 형층 300: p 형 영역
350: p+ 형 영역 400: 트렌치
500: 게이트 절연막 600: 게이트 전극
600a: 게이트 물질층 700: n+ 형 영역
800: 산화막 900: 소스 전극
950: 드레인 전극50: first insulating layer 55: second insulating layer
70: ion implantation space 100: n+-type silicon carbide substrate
200: n-type layer 300: p-type region
350: p+ type region 400: trench
500: gate insulating film 600: gate electrode
600a: gate material layer 700: n+ type region
800: oxide film 900: source electrode
950: drain electrode
Claims (11)
상기 p+ 형 영역, 상기 p형 영역 및 상기 n- 형층을 제거하여 트렌치를 형성하는 단계,
상기 p+ 형 영역 위 및 상기 트렌치 내에 제1 절연층을 형성하는 단계,
상기 p+ 형 영역 위에 위치하는 제1 절연층의 일부를 제거하여 상기 트렌치 내에 위치하는 제1 부분 및 상기 p+ 형 영역 위에 위치하는 제2 부분을 포함하는 제2 절연층을 형성하는 단계,
상기 제1 부분 및 상기 p+ 형 영역 위에 게이트 물질층을 형성하는 단계,
상기 제2 부분을 제거하여 이온 주입 공간을 형성하는 단계,
상기 이온 주입 공간에 위치하는 상기 p+ 형 영역 위에 이온을 주입하여 n+ 형 영역을 형성하는 단계,
상기 p+ 형 영역 위에 위치하는 게이트 물질층을 제거하여 상기 트렌치 내에 게이트 전극을 형성하는 단계,
상기 게이트 전극 및 상기 n+ 형 영역 위에 산화막을 형성하는 단계,
상기 산화막 및 상기 p+ 형 영역 위에 소스 전극을 형성하는 단계, 그리고
상기 n+형 탄화 규소 기판의 상기 제1면에 대해 반대측인 제2면에 드레인 전극을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.sequentially forming an n-type layer, a p-type region, and a p+-type region on a first surface of an n+-type silicon carbide substrate;
forming a trench by removing the p+-type region, the p-type region, and the n-type layer;
forming a first insulating layer over the p+ type region and in the trench;
removing a portion of the first insulating layer positioned over the p+-type region to form a second insulating layer including a first part positioned in the trench and a second part positioned over the p+-type region;
forming a layer of gate material over the first portion and the p+ type region;
forming an ion implantation space by removing the second portion;
forming an n+ type region by implanting ions on the p+ type region located in the ion implantation space;
removing a layer of gate material overlying the p+ type region to form a gate electrode in the trench;
forming an oxide film on the gate electrode and the n+-type region;
forming a source electrode on the oxide film and the p+ type region; and
and forming a drain electrode on a second surface opposite to the first surface of the n+-type silicon carbide substrate.
상기 게이트 물질층은 상기 제1 부분 위에 위치하는 제3 부분 및 상기 p+ 형 영역에 위치하는 제4 부분을 포함하는 반도체 소자의 제조 방법.In claim 1,
and the gate material layer includes a third portion positioned on the first portion and a fourth portion positioned on the p+-type region.
상기 제2 부분은 상기 제3 부분 및 상기 제4 부분 사이에 위치하는 반도체 소자의 제조 방법.In claim 2,
The second part is positioned between the third part and the fourth part.
상기 이온 주입 공간은 상기 제3 부분 및 상기 제4 부분 사이에 위치하는 반도체 소자의 제조 방법.In claim 3,
The ion implantation space is positioned between the third portion and the fourth portion.
상기 제1 절연층은 상기 트렌치의 하부면에 위치하는 부분의 두께가 상기 트렌치의 측면 내에 위치하는 부분의 두께보다 두꺼운 반도체 소자의 제조 방법.In claim 4,
In the first insulating layer, a thickness of a portion positioned on a lower surface of the trench is greater than a thickness of a portion positioned on a side surface of the trench.
상기 이온 주입 공간을 형성하는 단계는
상기 트렌치 내에 게이트 절연막이 형성되는 단계를 포함하는 반도체 소자의 제조 방법.In claim 5,
The step of forming the ion implantation space is
and forming a gate insulating layer in the trench.
상기 제2 절연층을 형성하는 단계는
상기 트렌치 내의 상기 제1 절연층 위에 마스크 패턴을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.In claim 6,
The step of forming the second insulating layer is
and forming a mask pattern on the first insulating layer in the trench.
상기 마스크 패턴을 비정질 탄소를 포함하는 반도체 소자의 제조 방법.In claim 7,
A method of manufacturing a semiconductor device including the mask pattern amorphous carbon.
상기 게이트 물질층은 상기 마스크 패턴을 제거한 후에 형성하는 반도체 소자의 제조 방법.In claim 8,
The gate material layer is formed after removing the mask pattern.
상기 제1 절연층은 산화 실리콘을 포함하는 반도체 소자의 제조 방법.In claim 1,
The first insulating layer is a method of manufacturing a semiconductor device including silicon oxide.
상기 게이트 물질층은 다결정 실리콘을 포함하는 반도체 소자의 제조 방법.In claim 1,
wherein the gate material layer includes polycrystalline silicon.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160166826A KR102335328B1 (en) | 2016-12-08 | 2016-12-08 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160166826A KR102335328B1 (en) | 2016-12-08 | 2016-12-08 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20180065673A KR20180065673A (en) | 2018-06-18 |
KR102335328B1 true KR102335328B1 (en) | 2021-12-03 |
Family
ID=62768070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160166826A KR102335328B1 (en) | 2016-12-08 | 2016-12-08 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102335328B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102518586B1 (en) * | 2018-10-05 | 2023-04-05 | 현대자동차 주식회사 | Semiconductor device and method manufacturing the same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013214660A (en) | 2012-04-03 | 2013-10-17 | Denso Corp | Silicon carbide semiconductor device and manufacturing method of the same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100970282B1 (en) * | 2007-11-19 | 2010-07-15 | 매그나칩 반도체 유한회사 | Trench MOSFET and Manufacturing Method thereof |
CN102034708B (en) * | 2009-09-27 | 2012-07-04 | 无锡华润上华半导体有限公司 | Manufacturing method of trench DMOS (double-diffused metal oxide semiconductor) transistor |
-
2016
- 2016-12-08 KR KR1020160166826A patent/KR102335328B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013214660A (en) | 2012-04-03 | 2013-10-17 | Denso Corp | Silicon carbide semiconductor device and manufacturing method of the same |
Also Published As
Publication number | Publication date |
---|---|
KR20180065673A (en) | 2018-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7446387B2 (en) | High voltage transistor and methods of manufacturing the same | |
KR20150076840A (en) | Semiconductor device and method manufacturing the same | |
US10756200B2 (en) | Silicon carbide semiconductor element and method of manufacturing silicon carbide semiconductor | |
US7772613B2 (en) | Semiconductor device with large blocking voltage and method of manufacturing the same | |
US8877575B2 (en) | Complementary junction field effect transistor device and its gate-last fabrication method | |
US8659057B2 (en) | Self-aligned semiconductor devices with reduced gate-source leakage under reverse bias and methods of making | |
KR102424768B1 (en) | P-type LATERAL DOUBLE DIFFUSED MOS TRANSISTOR AND METHOD OF MANUFACTURING THE SAME | |
KR20180068211A (en) | Semiconductor device and method manufacturing the same | |
KR102335328B1 (en) | Method for manufacturing semiconductor device | |
KR102406116B1 (en) | Semiconductor device and method manufacturing the same | |
KR101628105B1 (en) | Semiconductor device and method manufacturing the same | |
KR101807122B1 (en) | Method for manufacturing semiconductor device | |
KR102518586B1 (en) | Semiconductor device and method manufacturing the same | |
KR102335490B1 (en) | Semiconductor device and method manufacturing the same | |
KR101339277B1 (en) | Semiconductor device and method manufacturing the same | |
KR20180041421A (en) | Semiconductor device and method manufacturing the same | |
KR102335489B1 (en) | Semiconductor device and method manufacturing the same | |
KR101427954B1 (en) | Semiconductor device and method manufacturing the same | |
JP4683141B2 (en) | Horizontal junction field effect transistor | |
US11869982B2 (en) | Single sided channel mesa power junction field effect transistor | |
US20230098516A1 (en) | Single sided channel mesa power junction field effect transistor | |
KR102429026B1 (en) | Semiconductor device and method manufacturing the same | |
KR102406144B1 (en) | Semiconductor device and method manufacturing the same | |
KR102417362B1 (en) | Semiconductor device and method manufacturing the same | |
KR20160092866A (en) | Semiconductor device and meethod manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |