KR102335001B1

KR102335001B1 - Single-wire communication system and control method thereof

Info

Publication number: KR102335001B1
Application number: KR1020200013035A
Authority: KR
Inventors: 한상현; 안재성
Original assignee: 주식회사 리딩유아이
Priority date: 2020-02-04
Filing date: 2020-02-04
Publication date: 2021-12-06
Also published as: KR20210099325A

Abstract

싱글-와이어 통신 시스템은, 싱글-와이어; 고속의 신호를 상기 싱글-와이어의 용량성 부하로부터 자유롭게 전류 만으로 통신하도록 복수의 커런트컨베이어들을 포함하고, 싱글-와이어의 일측에 연결된 제1 통신모듈; 및 고속의 신호를 상기 싱글-와이어의 용량성 부하로부터 자유롭게 전류 만으로 통신하도록 복수의 커런트컨베이어들을 포함하고, 싱글-와이어의 타측에 연결된 제2 통신모듈을 포함하되, 제1 통신모듈에 외부로부터 제1 송신전압신호가 제공되면, 제1 통신모듈은 제1 송신전압신호를 제1 송신전류신호로 변환하여 싱글-와이어를 경유하여 제2 통신모듈에 출력하고, 제2 통신모듈은 싱글-와이어를 경유하여 수신되는 제1 송신전류신호를 전압으로 변환하여 제1 송신전압신호로 복원하고, 제2 통신모듈에 외부로부터 제2 송신전압신호가 제공되면, 제2 통신모듈은 제2 송신전압신호를 제2 송신전류신호로 변환하여 싱글-와이어를 통해 제1 통신모듈에 출력하고, 제1 통신모듈은 싱글-와이어를 경유하여 수신되는 제2 송신전류신호를 전압으로 변환하여 제2 송신전압신호로 복원하는 것을 특징으로 한다. 이에 따라, 전송선로의 용량성 부하(즉, 커패시턴스, 인덕턴스)로부터 자유롭게 신호의 전압 진폭이 거의 없이 전류 만으로 통신하도록 구성되어 고속의 신호를 장선로 상에 전송할 수 있다.A single-wire communication system includes: single-wire; a first communication module connected to one side of the single-wire, including a plurality of current conveyors so as to freely communicate a high-speed signal only with current from the capacitive load of the single-wire; and a second communication module connected to the other side of the single-wire, including a plurality of current conveyors to communicate high-speed signals only with current freely from the capacitive load of the single-wire, When the 1 transmission voltage signal is provided, the first communication module converts the first transmission voltage signal into a first transmission current signal and outputs it to the second communication module via the single-wire, and the second communication module uses the single-wire The first transmission current signal received via the voltage is converted to the first transmission voltage signal, and when the second transmission voltage signal is provided from the outside to the second communication module, the second communication module transmits the second transmission voltage signal. The second transmission current signal is converted into a single-wire and output to the first communication module, and the first communication module converts the second transmission current signal received via the single-wire into a voltage and converts it to a second transmission voltage signal. characterized by restoration. Accordingly, it is configured to communicate only with current without little voltage amplitude of the signal freely from the capacitive load (ie, capacitance, inductance) of the transmission line, so that a high-speed signal can be transmitted on the long line.

Description

SINGLE-WIRE COMMUNICATION SYSTEM AND CONTROL METHOD THEREOF

본 발명은 싱글-와이어 통신 시스템 및 이의 제어 방법에 관한 것으로, 보다 상세하게는 커런트컨베이어를 이용한 싱글-와이어 통신 시스템 및 이의 제어 방법에 관한 것이다. The present invention relates to a single-wire communication system and a control method thereof, and more particularly, to a single-wire communication system using a current conveyor and a control method thereof.

유선으로 고속 통신을 하기 위해서 가장 문제가 되는 것은 통신 선로간의 정전용량(capacitance)이다. 고속 선로의 전압의 변화량을 이용해서 신호를 전송하기 때문에 선로의 정전용량 값은 시상수 및 용량성 부하(capacitive load)를 증가시켜서 고속의 데이터 전송 또는 장선로(긴거리의 데이터 통신)간의 데이터 통신에 어려움이 많았다. The biggest problem for high-speed communication by wire is capacitance between communication lines. Since the signal is transmitted using the voltage change of the high-speed line, the capacitance value of the line increases the time constant and capacitive load, so it is suitable for high-speed data transmission or data communication between long lines (long-distance data communication). There were many difficulties.

일반적으로 신호의 펄스 주기나 위상 정보 등을 갖고 있는 신호 전압을 Vpp라고 할 경우 선로의 정전용량은 신호의 왜곡 및 감쇄, 위상 지연 등의 효과를 발생시켜 통신을 방해하는 요소이다. In general, when the signal voltage having the pulse period or phase information of the signal is referred to as Vpp, the capacitance of the line is a factor that interferes with communication by generating effects such as distortion, attenuation, and phase delay of the signal.

현재까지 알려진 유선상의 고속 시리얼통신기법(MIPI, LVDS, USB2.0, USB3.0, SATA, 등)은 신호 전압이 진폭을 줄여 용량성 부하에 의한 영향을 줄여 고속 병렬 신호 전송을 실시하는 방식으로 그 속도를 증가시켜 왔다. The known high-speed serial communication methods on the wire (MIPI, LVDS, USB2.0, USB3.0, SATA, etc.) It has increased its speed.

신호 전달에 소요되는 전류 값(i)은 i = C * (dV/dT)에 의해 정의될 수 있다. 즉, 주파수 성분인 dV/dT(시간에 따른 전압의 변동량)이 증가함에 따라 동일 용량성 부하인 C값이 상수임에도 불구하고, 신호 전달에 소요되는 전류량(i)은 증가하게 된다. 또한 신호 선로상의 임피던스도 저항의 역할을 하여 시상수를 증가시켜 고속 신호 전송을 방해한다. A current value (i) required for signal transmission may be defined by i = C * (dV/dT). That is, as the frequency component dV/dT (the amount of voltage variation over time) increases, the amount of current (i) required for signal transmission increases even though the value of C, which is the same capacitive load, is constant. In addition, the impedance on the signal line also acts as a resistance and increases the time constant to prevent high-speed signal transmission.

0001)한국등록특허 제10-0817031호(2008. 03. 20.)(단선 직렬 통신 모듈)0001) Korean Patent Registration No. 10-0817031 (March 20, 2008) (Single line serial communication module) 0002)한국공개특허 제2017-0024223호(2017. 03. 07.)(싱글 와이어 인터페이스를 포함하는 장치와 이를 포함하는 데이터 처리 시스템)0002) Korean Patent Application Laid-Open No. 2017-0024223 (2017. 03. 07.) (Device including single wire interface and data processing system including same)

이에 본 발명의 기술적 과제는 이러한 점에 착안한 것으로, 본 발명의 목적은 칩들 사이에서 데이터 전송을 위한 핀(또는 패드)의 개수를 하나로 줄여서 핀의 개수를 감소시키고, 이에 따라 칩의 가격 경쟁력을 높이고 소모 전력을 감소시킬 수 있는 커런트컨베이어를 이용한 싱글-와이어 통신 시스템을 제공하는 것이다. Accordingly, the technical problem of the present invention is based on this point, and an object of the present invention is to reduce the number of pins by reducing the number of pins (or pads) for data transmission between chips by one, and thereby improve the price competitiveness of chips It is to provide a single-wire communication system using a current conveyor that can increase and reduce power consumption.

본 발명의 다른 목적은 상기한 커런트컨베이어를 이용한 싱글-와이어 통신 방법을 병렬로 여러 채널을 구현하여 MIPI, LVDS, USB2.0, USB3.0, SATA, DDR 신호 등의 고속 시리얼 통신시스템을 제공하는 것이다.Another object of the present invention is to provide a high-speed serial communication system such as MIPI, LVDS, USB2.0, USB3.0, SATA, DDR signals by implementing multiple channels in parallel by the single-wire communication method using the current conveyor. will be.

본 발명의 다른 목적은 상기한 커런트컨베이어를 이용한 싱글-와이어 통신 시스템의 제어 방법을 제공하는 것이다. Another object of the present invention is to provide a method for controlling a single-wire communication system using the current conveyor.

상기한 본 발명의 목적을 실현하기 위하여 일실시예에 따른 싱글-와이어 통신 시스템은, 싱글-와이어; 고속의 신호를 상기 싱글-와이어의 용량성 부하로부터 자유롭게 전류 만으로 통신하도록 복수의 커런트컨베이어들을 포함하고, 상기 싱글-와이어의 일측에 연결된 제1 통신모듈; 및 고속의 신호를 상기 싱글-와이어의 용량성 부하로부터 자유롭게 전류 만으로 통신하도록 복수의 커런트컨베이어들을 포함하고, 상기 싱글-와이어의 타측에 연결된 제2 통신모듈을 포함하되, 상기 제1 통신모듈에 외부로부터 제1 송신전압신호가 제공되면, 상기 제1 통신모듈은 상기 제1 송신전압신호를 제1 송신전류신호로 변환하여 상기 싱글-와이어를 경유하여 상기 제2 통신모듈에 출력하고, 상기 제2 통신모듈은 상기 싱글-와이어를 경유하여 수신되는 상기 제1 송신전류신호를 전압으로 변환하여 상기 제1 송신전압신호로 복원하고, 상기 제2 통신모듈에 외부로부터 제2 송신전압신호가 제공되면, 상기 제2 통신모듈은 제2 송신전압신호를 제2 송신전류신호로 변환하여 상기 싱글-와이어를 통해 상기 제1 통신모듈에 출력하고, 상기 제1 통신모듈은 상기 싱글-와이어를 경유하여 수신되는 상기 제2 송신전류신호를 전압으로 변환하여 상기 제2 송신전압신호로 복원하는 것을 특징으로 한다. In order to achieve the above object of the present invention, a single-wire communication system according to an embodiment includes a single-wire; a first communication module connected to one side of the single-wire, including a plurality of current conveyors, so as to freely communicate a high-speed signal from the single-wire capacitive load only by current; and a second communication module connected to the other side of the single-wire, including a plurality of current conveyors to freely communicate a high-speed signal only with current from the capacitive load of the single-wire, wherein the first communication module is external to the first communication module. When a first transmission voltage signal is provided from The communication module converts the first transmission current signal received via the single-wire into a voltage to restore the first transmission voltage signal, and when a second transmission voltage signal is provided from the outside to the second communication module, The second communication module converts a second transmission voltage signal into a second transmission current signal and outputs it to the first communication module through the single-wire, and the first communication module is received via the single-wire The second transmission current signal is converted into a voltage to restore the second transmission voltage signal.

일실시예에서, 상기 제1 통신모듈과 상기 제2 통신모듈 각각은 송신동작과 수신동작을 동시에 수행할 수 있다. In an embodiment, each of the first communication module and the second communication module may simultaneously perform a transmission operation and a reception operation.

일실시예에서, 상기 제1 통신모듈과 상기 제2 통신모듈 각각은 복수 개로 구성되어 동상의 신호들 또는 동상 및 역상의 신호들을 각각 전송하고 수신하는 동작을 수행할 수 있다. In an embodiment, each of the first communication module and the second communication module may be configured in plurality to perform an operation of transmitting and receiving signals of the same phase or signals of the same phase and the opposite phase, respectively.

일실시예에서, 상기 제1 통신모듈은 복수 개 병렬로 배치되고, 상기 제2 통신모듈은 복수 개 병렬로 배치되고, 상기 제1 통신모듈들 각각은 전송하고자 하는 신호들의 동상의 신호들 또는 동상 및 역상의 신호들을 전송하고, 상기 제2 통신모듈들 각각은 동상 또는 동상 및 역상의 신호를 수신하는 동작을 수행할 수 있다. In one embodiment, a plurality of the first communication modules are arranged in parallel, and a plurality of the second communication modules are arranged in parallel, and each of the first communication modules is the in-phase signals or in-phase signals of the signals to be transmitted. and transmitting signals of opposite phase, and each of the second communication modules may perform an operation of receiving in-phase or in-phase and reverse-phase signals.

일실시예에서, 상기 제1 통신모듈은 복수 개 병렬로 배치되고, 상기 제2 통신모듈은 복수 개 병렬로 배치되고, 상기 제2 통신모듈들은 각각 전송하고자 하는 신호들의 동상의 신호들 또는 동상 및 역상의 신호들을 전송하고, 상기 제1 통신모듈들 각각은 동상 또는 동상 및 역상의 신호를 수신하는 동작을 수행할 수 있다. In one embodiment, a plurality of the first communication modules are arranged in parallel, a plurality of the second communication modules are arranged in parallel, and the second communication modules are in-phase signals or in-phase and in-phase signals of signals to be transmitted, respectively. Transmitting signals of inverse phase, and each of the first communication modules may perform an operation of receiving in-phase or in-phase and reverse-phase signals.

일실시예에서, 상기 제1 통신모듈은 복수 개 병렬로 배치되고, 상기 제2 통신모듈은 복수 개 병렬로 배치되고, 상기 제1 통신모듈들과 상기 제2 통신모듈들은 동시에 각각의 일단의 신호 전송과 타단으로부터 전송된 신호의 수신을 동시에 수행할 수 있다. In one embodiment, a plurality of the first communication modules are arranged in parallel, a plurality of the second communication modules are arranged in parallel, and the first communication modules and the second communication modules are simultaneously each end of a signal Transmission and reception of a signal transmitted from the other end can be performed simultaneously.

일실시예에서, 상기 제1 통신모듈이 송신동작을 수행할 때 상기 제2 통신모듈은 수신동작을 수행하고, 상기 제2 통신모듈이 송신동작을 수행할 때 상기 제1 통신모듈은 수신동작을 수행할 수 있다. In an embodiment, when the first communication module performs a transmission operation, the second communication module performs a reception operation, and when the second communication module performs a transmission operation, the first communication module performs a reception operation can be done

일실시예에서, 상기 제1 통신모듈은, 제1 송신전압신호를 수신하는 제1 입력단자에 연결되고, 상기 제1 송신전압신호를 버퍼링하는 제1 버퍼; 일단이 상기 제1 버퍼에 연결되고, 타단이 상기 싱글-와이어의 일단에 연결된 제1 전압-전류 변환부; 상기 제1 전압-전류 변환부의 타단에 연결된 X포트, 공통전압이 인가되는 Y포트, ZP포트를 포함하고, 상기 X포트에 감지된 전류를 미러링하여 상기 ZP포트를 통해 출력하는 제1 커런트컨베이어; 일단이 상기 제1 입력단자에 연결된 제1 인버터; 일단이 상기 제1 인버터의 타단에 연결된 제2 전압-전류 변환부; 상기 제2 전압-전류 변환부의 타단에 연결된 X포트와, 공통전압이 인가되는 Y포트와, 상기 제1 커런트컨베이어의 ZP포트에 연결된 ZP포트를 포함하는 제2 커런트컨베이어; X포트가 상기 제1 커런트컨베이어의 ZP포트와 상기 제2 커런트컨베이어의 ZP포트에 각각 연결되어 상기 제1 커런트컨베이어와 상기 제2 커런트컨베이어의 전류의 차이값을 미러링하고 미러링된 전류를 ZP포트를 통해 출력하는 제3 커런트컨베이어; 상기 제3 커런트컨베이어의 ZP포트를 통해 출력되는 전류를 전압으로 변환하고 증폭하는 제1 전류-전압 전환 앰프; 및 상기 제1 전류-전압 전환 앰프의 출력단과 제1 출력단자에 연결된 제2 인버터를 포함할 수 있다. In an embodiment, the first communication module may include: a first buffer connected to a first input terminal for receiving a first transmission voltage signal and buffering the first transmission voltage signal; a first voltage-current converter having one end connected to the first buffer and the other end connected to one end of the single-wire; a first current conveyor including an X port connected to the other end of the first voltage-current converter, a Y port to which a common voltage is applied, and a ZP port, mirroring the current sensed at the X port and outputting it through the ZP port; a first inverter having one end connected to the first input terminal; a second voltage-current converter having one end connected to the other end of the first inverter; a second current conveyor including an X port connected to the other end of the second voltage-current converter, a Y port to which a common voltage is applied, and a ZP port connected to the ZP port of the first current conveyor; The X port is respectively connected to the ZP port of the first current conveyor and the ZP port of the second current conveyor to mirror the difference value of the current between the first current conveyor and the second current conveyor, and the mirrored current to the ZP port a third current conveyor that outputs through; a first current-voltage conversion amplifier for converting and amplifying the current output through the ZP port of the third current conveyor into a voltage; and an output terminal of the first current-voltage conversion amplifier and a second inverter connected to the first output terminal.

일실시예에서, 상기 제1 전압-전류 변환부는 제1 저항을 포함하고, 상기 제2 전압-전류 변환부는 제2 저항을 포함하며, 상기 제2 저항의 저항값은 상기 제1 저항의 저항값의 2배일 수 있다. In an embodiment, the first voltage-current converter includes a first resistor, the second voltage-current converter includes a second resistor, and the resistance value of the second resistor is the resistance value of the first resistor. can be twice the

일실시예에서, 상기 제1 전류-전압 전환 앰프는, 공통전압이 인가되는 정극성단자와 상기 제3 커런트컨베이어의 ZP포트를 통해 출력되는 전류값을 수신하는 부극성단자를 갖는 제1 OP-AMP; 및 상기 제1 OP-AMP의 부극성단자와 출력단자 사이에 연결된 제1 앰프 저항을 포함할 수 있다. In one embodiment, the first current-voltage conversion amplifier, a first OP- having a positive terminal to which a common voltage is applied and a negative terminal for receiving a current value output through the ZP port of the third current conveyor AMP; and a first amplifier resistor connected between the negative terminal and the output terminal of the first OP-AMP.

일실시예에서, 상기 제1 전류-전압 전환 앰프는 제1 앰프 캐패시터를 더 포함할 수 있다. In an embodiment, the first current-voltage conversion amplifier may further include a first amplifier capacitor.

일실시예에서, 상기 제2 통신모듈은, 제2 송신전압신호를 수신하는 제2 입력단자에 연결되고, 상기 제2 송신전압신호를 버퍼링하는 제2 버퍼; 일단이 상기 제2 버퍼에 연결되고, 타단이 상기 싱글-와이어의 일단에 연결된 제3 전압-전류 변환부; 상기 제3 전압-전류 변환부의 타단에 연결된 X포트, 공통전압이 인가되는 Y포트, ZP포트를 포함하고, 상기 X포트에 감지된 전류를 미러링하여 상기 ZP포트를 통해 출력하는 제4 커런트컨베이어; 일단이 상기 제2 입력단자에 연결된 제3 인버터; 일단이 상기 제3 인버터의 타단에 연결된 제4 전압-전류 변환부; 상기 제4 전압-전류 변환부의 타단에 연결된 X포트와, 공통전압이 인가되는 Y포트와, 상기 제4 커런트컨베이어의 ZP포트에 연결된 ZP포트를 포함하는 제5 커런트컨베이어; X포트가 상기 제4 커런트컨베이어의 ZP포트와 상기 제5 커런트컨베이어의 ZP포트에 각각 연결되어 상기 제4 커런트컨베이어와 상기 제5 커런트컨베이어의 전류의 차이값을 미러링하고 미러링된 전류를 ZP포트를 통해 출력하는 제6 커런트컨베이어; 상기 제6 커런트컨베이어의 ZP포트를 통해 출력되는 전류를 전압으로 변환하고 증폭하는 제2 전류-전압 전환 앰프; 및 상기 제2 전류-전압 전환 앰프의 출력단과 제2 출력단자에 연결된 제4 인버터를 포함할 수 있다. In an embodiment, the second communication module may include: a second buffer connected to a second input terminal for receiving a second transmission voltage signal and buffering the second transmission voltage signal; a third voltage-current converter having one end connected to the second buffer and the other end connected to one end of the single-wire; a fourth current conveyor including an X port connected to the other end of the third voltage-current converter, a Y port to which a common voltage is applied, and a ZP port, mirroring the current sensed in the X port and outputting it through the ZP port; a third inverter having one end connected to the second input terminal; a fourth voltage-current converter having one end connected to the other end of the third inverter; a fifth current conveyor including an X port connected to the other end of the fourth voltage-current converter, a Y port to which a common voltage is applied, and a ZP port connected to the ZP port of the fourth current conveyor; X port is respectively connected to the ZP port of the fourth current conveyor and the ZP port of the fifth current conveyor to mirror the difference value of the current between the fourth current conveyor and the fifth current conveyor, and the mirrored current to the ZP port a sixth current conveyor that outputs through; a second current-voltage conversion amplifier for converting and amplifying the current output through the ZP port of the sixth current conveyor into a voltage; and a fourth inverter connected to the output terminal of the second current-voltage conversion amplifier and the second output terminal.

일실시예에서, 상기 제3 전압-전류 변환부는 제3 저항을 포함하고, 상기 제4 전압-전류 변환부는 제4 저항을 포함하며, 상기 제4 저항의 저항값은 상기 제3 저항의 저항값의 2배일 수 있다. In an embodiment, the third voltage-current converter includes a third resistor, the fourth voltage-current converter includes a fourth resistor, and the resistance value of the fourth resistor is the resistance value of the third resistor. can be twice the

일실시예에서, 상기 제2 전류-전압 전환 앰프는, 공통전압이 인가되는 정극성단자와 상기 제6 커런트컨베이어의 ZP포트를 통해 출력되는 전류값을 수신하는 부극성단자를 갖는 제2 OP-AMP; 및 상기 제2 OP-AMP의 부극성단자와 출력단자 사이에 연결된 제2 앰프 저항을 포함할 수 있다. In one embodiment, the second current-voltage conversion amplifier, a second OP- having a positive terminal to which a common voltage is applied and a negative terminal for receiving a current value output through the ZP port of the sixth current conveyor AMP; and a second amplifier resistor connected between the negative terminal and the output terminal of the second OP-AMP.

일실시예에서, 상기 제1 전류-전압 전환 앰프는 제2 앰프 캐패시터를 더 포함할 수 있다. In an embodiment, the first current-voltage conversion amplifier may further include a second amplifier capacitor.

일실시예에서, 상기 제1 통신모듈은, 제1 송신전압신호를 수신하는 제1 입력단자에 연결되고, 상기 제1 송신전압신호를 버퍼링하는 제1 버퍼; 일단이 상기 제1 버퍼에 연결되고, 타단이 상기 싱글-와이어의 일단에 연결된 제1 전압-전류 변환부; 상기 제1 전압-전류 변환부의 타단에 연결된 X포트, 공통전압이 인가되는 Y포트, ZP포트를 포함하고, 상기 X포트에 감지된 전류를 미러링하여 상기 ZP포트를 통해 출력하는 제1 커런트컨베이어; 일단이 상기 제1 입력단자에 연결된 제1 인버터; 일단이 상기 제1 인버터의 타단에 연결된 제2 전압-전류 변환부; 상기 제2 전압-전류 변환부의 타단에 연결된 X포트와, 공통전압이 인가되는 Y포트와, 상기 제1 커런트컨베이어의 ZP포트에 연결된 ZP포트를 포함하는 제2 커런트컨베이어; 상기 제1 커런트컨베이어의 ZP포트와 상기 제2 커런트컨베이어의 ZP포트에 각각 연결되어 상기 제1 커런트컨베이어와 상기 제2 커런트컨베이어의 전류의 차이값을 전압으로 변환하고 증폭하는 제1 전류-전압 전환 앰프; 및 상기 제1 전류-전압 전환 앰프의 출력단과 제1 출력단자에 연결된 제2 인버터를 포함할 수 있다. In an embodiment, the first communication module may include: a first buffer connected to a first input terminal for receiving a first transmission voltage signal and buffering the first transmission voltage signal; a first voltage-current converter having one end connected to the first buffer and the other end connected to one end of the single-wire; a first current conveyor including an X port connected to the other end of the first voltage-current converter, a Y port to which a common voltage is applied, and a ZP port, mirroring the current sensed at the X port and outputting it through the ZP port; a first inverter having one end connected to the first input terminal; a second voltage-current converter having one end connected to the other end of the first inverter; a second current conveyor including an X port connected to the other end of the second voltage-current converter, a Y port to which a common voltage is applied, and a ZP port connected to the ZP port of the first current conveyor; A first current-voltage conversion that is respectively connected to the ZP port of the first current conveyor and the ZP port of the second current conveyor to convert and amplify the difference between the currents of the first current conveyor and the second current conveyor to a voltage amp; and an output terminal of the first current-voltage conversion amplifier and a second inverter connected to the first output terminal.

일실시예에서, 상기 제1 전류-전압 전환앰프는, 공통전압이 인가되는 정극성단자와, 상기 제1 커런트컨베이어의 ZP포트와 상기 제2 커런트컨베이어의 ZP포트에 각각 연결된 부극성단자를 포함하고, 상기 제1 커런트컨베이어와 상기 제2 커런트컨베이어의 전류의 차이값을 전압으로 변환하고 증폭하는 제1 OP-AMP; 및 상기 제1 OP-AMP의 부극성단자와 출력단자 사이에 연결된 앰프 저항을 포함할 수 있다. In an embodiment, the first current-voltage conversion amplifier includes a positive terminal to which a common voltage is applied, and a negative terminal connected to the ZP port of the first current conveyor and the ZP port of the second current conveyor, respectively and a first OP-AMP for converting and amplifying a voltage difference between the currents of the first current conveyor and the second current conveyor; and an amplifier resistor connected between the negative terminal of the first OP-AMP and the output terminal.

일실시예에서, 상기 제1 전류-전압 전환 앰프는 앰프 캐패시터를 더 포함할 수 있다. In an embodiment, the first current-voltage conversion amplifier may further include an amplifier capacitor.

일실시예에서, 상기 제2 통신모듈은, 제2 송신전압신호를 수신하는 제2 입력단자에 연결되고, 상기 제2 송신전압신호를 버퍼링하는 제2 버퍼; 일단이 상기 제2 버퍼에 연결되고, 타단이 상기 싱글-와이어의 일단에 연결된 제3 전압-전류 변환부; 상기 제3 전압-전류 변환부의 타단에 연결된 X포트, 공통전압이 인가되는 Y포트, ZP포트를 포함하고, 상기 X포트에 감지된 전류를 미러링하여 상기 ZP포트를 통해 출력하는 제4 커런트컨베이어; 일단이 상기 제2 입력단자에 연결된 제3 인버터; 일단이 상기 제2 인버터의 타단에 연결된 제4 전압-전류 변환부; 상기 제4 전압-전류 변환부의 타단에 연결된 X포트와, 공통전압이 인가되는 Y포트와, 상기 제4 커런트컨베이어의 ZP포트에 연결된 ZP포트를 포함하는 제5 커런트컨베이어; 상기 제4 커런트컨베이어의 ZP포트와 상기 제5 커런트컨베이어의 ZP포트에 각각 연결되어 상기 제4 커런트컨베이어와 상기 제5 커런트컨베이어의 전류의 차이값을 전압으로 변환하고 증폭하는 제2 전류-전압 전환 앰프; 및 상기 제2 전류-전압 전환 앰프의 출력단과 제1 출력단자에 연결된 제4 인버터를 포함할 수 있다. In an embodiment, the second communication module may include: a second buffer connected to a second input terminal for receiving a second transmission voltage signal and buffering the second transmission voltage signal; a third voltage-current converter having one end connected to the second buffer and the other end connected to one end of the single-wire; a fourth current conveyor including an X port connected to the other end of the third voltage-current converter, a Y port to which a common voltage is applied, and a ZP port, mirroring the current sensed in the X port and outputting it through the ZP port; a third inverter having one end connected to the second input terminal; a fourth voltage-current converter having one end connected to the other end of the second inverter; a fifth current conveyor including an X port connected to the other end of the fourth voltage-current converter, a Y port to which a common voltage is applied, and a ZP port connected to the ZP port of the fourth current conveyor; A second current-voltage conversion that is respectively connected to the ZP port of the fourth current conveyor and the ZP port of the fifth current conveyor to convert and amplify the difference between the currents of the fourth current conveyor and the fifth current conveyor to a voltage amp; and a fourth inverter connected to the output terminal of the second current-voltage conversion amplifier and the first output terminal.

일실시예에서, 상기 제2 전류-전압 전환앰프는, 공통전압이 인가되는 정극성단자와, 상기 제4 커런트컨베이어의 ZP포트와 상기 제5 커런트컨베이어의 ZP포트에 각각 연결된 부극성단자를 포함하고, 상기 제4 커런트컨베이어와 상기 제5 커런트컨베이어의 전류의 차이값을 전압으로 변환하고 증폭하는 제2 OP-AMP; 및 상기 제2 OP-AMP의 부극성단자와 출력단자 사이에 연결된 제2 앰프 저항을 포함할 수 있다. In one embodiment, the second current-voltage conversion amplifier includes a positive terminal to which a common voltage is applied, and a negative terminal connected to the ZP port of the fourth current conveyor and the ZP port of the fifth current conveyor, respectively and a second OP-AMP for converting and amplifying a voltage difference between the currents of the fourth current conveyor and the fifth current conveyor; and a second amplifier resistor connected between the negative terminal and the output terminal of the second OP-AMP.

일실시예에서, 상기 제2 전류-전압 전환 앰프는 제2 앰프 캐패시터를 더 포함할 수 있다. In an embodiment, the second current-voltage conversion amplifier may further include a second amplifier capacitor.

일실시예에서, 상기 제1 통신모듈은, 제1 송신전압신호를 수신하는 제1 입력단자에 연결되고, 상기 제1 송신전압신호를 버퍼링하는 제1 버퍼; 일단이 상기 제1 버퍼에 연결되고, 타단이 상기 싱글-와이어의 일단에 연결된 제1 전압-전류 변환부; 상기 제1 전압-전류 변환부의 타단에 연결된 X포트, 공통전압이 인가되는 Y포트, ZP포트를 포함하고, 상기 X포트에 감지된 전류를 미러링하여 상기 ZP포트를 통해 출력하는 제1 커런트컨베이어; 일단이 상기 제1 입력단자에 연결된 제1 인버터; 일단이 상기 제1 인버터의 타단에 연결된 제2 전압-전류 변환부; 상기 제2 전압-전류 변환부의 타단에 연결된 X포트와, 공통전압이 인가되는 Y포트와, 상기 제1 커런트컨베이어의 ZP포트에 연결된 ZP포트를 포함하는 제2 커런트컨베이어; X포트가 상기 제1 커런트컨베이어의 ZP포트와 상기 제2 커런트컨베이어의 ZP포트에 각각 연결되어 상기 제1 커런트컨베이어와 상기 제2 커런트컨베이어의 전류의 차이값을 미러링하고 미러링된 전류를 ZP포트를 통해 출력하는 제3 커런트컨베이어; 상기 제3 커런트컨베이어의 ZP포트를 통해 출력되는 전류를 일단을 통해 수신하여 전압으로 변환하는 제1 전류-전압 변환 저항; 및 상기 제1 전류-전압 변환 저항의 타단과 제1 출력단자에 연결된 제2 인버터를 포함할 수 있다. In an embodiment, the first communication module may include: a first buffer connected to a first input terminal for receiving a first transmission voltage signal and buffering the first transmission voltage signal; a first voltage-current converter having one end connected to the first buffer and the other end connected to one end of the single-wire; a first current conveyor including an X port connected to the other end of the first voltage-current converter, a Y port to which a common voltage is applied, and a ZP port, mirroring the current sensed at the X port and outputting it through the ZP port; a first inverter having one end connected to the first input terminal; a second voltage-current converter having one end connected to the other end of the first inverter; a second current conveyor including an X port connected to the other end of the second voltage-current converter, a Y port to which a common voltage is applied, and a ZP port connected to the ZP port of the first current conveyor; The X port is respectively connected to the ZP port of the first current conveyor and the ZP port of the second current conveyor to mirror the difference value of the current between the first current conveyor and the second current conveyor, and the mirrored current to the ZP port a third current conveyor that outputs through; a first current-voltage conversion resistor for receiving a current output through the ZP port of the third current conveyor through one end and converting it into a voltage; and a second inverter connected to the other end of the first current-voltage conversion resistor and the first output terminal.

일실시예에서, 상기 제2 통신모듈은, 제2 송신전압신호를 수신하는 제2 입력단자에 연결되고, 상기 제2 송신전압신호를 버퍼링하는 제2 버퍼; 일단이 상기 제2 버퍼에 연결되고, 타단이 상기 싱글-와이어의 타단에 연결된 제3 전압-전류 변환부; 상기 제3 전압-전류 변환부의 타단에 연결된 X포트, 공통전압이 인가되는 Y포트, ZP포트를 포함하고, 상기 X포트에 감지된 전류를 미러링하여 상기 ZP포트를 통해 출력하는 제4 커런트컨베이어; 일단이 상기 제2 입력단자에 연결된 제3 인버터; 일단이 상기 제3 인버터의 타단에 연결된 제4 전압-전류 변환부; 상기 제4 전압-전류 변환부의 타단에 연결된 X포트와, 공통전압이 인가되는 Y포트와, 상기 제4 커런트컨베이어의 ZP포트에 연결된 ZP포트를 포함하는 제5 커런트컨베이어; X포트가 상기 제4 커런트컨베이어의 ZP포트와 상기 제5 커런트컨베이어의 ZP포트에 각각 연결되어 상기 제4 커런트컨베이어와 상기 제5 커런트컨베이어의 전류의 차이값을 미러링하고 미러링된 전류를 ZP포트를 통해 출력하는 제6 커런트컨베이어; 상기 제6 커런트컨베이어의 ZP포트를 통해 출력되는 전류를 일단을 통해 수신하여 전압으로 변환하는 제2 전류-전압 변환 저항; 및 상기 제2 전류-전압 변환 저항의 타단과 제2 출력단자에 연결된 제4 인버터를 포함할 수 있다. In an embodiment, the second communication module may include: a second buffer connected to a second input terminal for receiving a second transmission voltage signal and buffering the second transmission voltage signal; a third voltage-current converter having one end connected to the second buffer and the other end connected to the other end of the single-wire; a fourth current conveyor including an X port connected to the other end of the third voltage-current converter, a Y port to which a common voltage is applied, and a ZP port, mirroring the current sensed in the X port and outputting it through the ZP port; a third inverter having one end connected to the second input terminal; a fourth voltage-current converter having one end connected to the other end of the third inverter; a fifth current conveyor including an X port connected to the other end of the fourth voltage-current converter, a Y port to which a common voltage is applied, and a ZP port connected to the ZP port of the fourth current conveyor; X port is respectively connected to the ZP port of the fourth current conveyor and the ZP port of the fifth current conveyor to mirror the difference value of the current between the fourth current conveyor and the fifth current conveyor, and the mirrored current to the ZP port a sixth current conveyor that outputs through; a second current-voltage conversion resistor for receiving the current output through the ZP port of the sixth current conveyor through one end and converting it into a voltage; and a fourth inverter connected to the other end of the second current-voltage conversion resistor and a second output terminal.

일실시예에서, 상기 제1 전압-전류 변환부는, 제1 전류를 생성하는 제1 풀업 전류원; 상기 제1 전류를 생성하는 제1 풀다운 전류원; 상기 제1 버퍼의 후단 인버터에서 출력되는 신호에 응답하여 상기 제1 풀업 전류원에서 생성된 제1 전류의 출력을 제어하는 제1 풀업 스위치; 및 상기 제1 버퍼의 전단 인버터에서 출력되는 신호에 응답하여 상기 제1 풀다운 전류원에서 생성된 제1 전류의 출력을 제어하는 제2 풀다운 스위치를 포함할 수 있고, 상기 제2 전압-전류 변환부는, 상기 제1 전류의 1/2에 대응하는 제2 전류를 생성하는 제2 풀업 전류원; 상기 제2 전류를 생성하는 제2 풀다운 전류원; 상기 제2 버퍼의 후단 인버터에서 출력되는 신호에 응답하여 상기 제2 풀업 전류원에서 생성된 제2 전류의 출력을 제어하는 제3 풀업 스위치; 및 상기 제2 버퍼의 전단 인버터에서 출력되는 신호에 응답하여 상기 제2 풀다운 전류원에서 생성된 제2 전류의 출력을 제어하는 제4 풀다운 스위치를 포함할 수 있다. In one embodiment, the first voltage-current converter, a first pull-up current source for generating a first current; a first pull-down current source for generating the first current; a first pull-up switch for controlling an output of a first current generated by the first pull-up current source in response to a signal output from an inverter at a downstream stage of the first buffer; and a second pull-down switch for controlling the output of the first current generated from the first pull-down current source in response to a signal output from the inverter in front of the first buffer, wherein the second voltage-current converter comprises: a second pull-up current source for generating a second current corresponding to 1/2 of the first current; a second pull-down current source for generating the second current; a third pull-up switch for controlling an output of a second current generated from the second pull-up current source in response to a signal output from the inverter at the rear stage of the second buffer; and a fourth pull-down switch configured to control an output of a second current generated by the second pull-down current source in response to a signal output from the previous inverter of the second buffer.

일실시예에서, 상기 제3 전압-전류 변환부는, 제1 전류를 생성하는 제3 풀업 전류원; 상기 제1 전류를 생성하는 제3 풀다운 전류원; 상기 제3 버퍼의 후단 인버터에서 출력되는 신호에 응답하여 상기 제3 풀업 전류원에서 생성된 제1 전류의 출력을 제어하는 제3 풀업 스위치; 및 상기 제3 버퍼의 전단 인버터에서 출력되는 신호에 응답하여 상기 제3 풀다운 전류원에서 생성된 제1 전류의 출력을 제어하는 제4 풀다운 스위치를 포함할 수 있고, 상기 제4 전압-전류 변환부는, 상기 제1 전류의 1/2에 대응하는 제2 전류를 생성하는 제4 풀업 전류원; 상기 제2 전류를 생성하는 제4 풀다운 전류원; 상기 제4 버퍼의 후단 인버터에서 출력되는 신호에 응답하여 상기 제2 풀업 전류원에서 생성된 제2 전류의 출력을 제어하는 제3 풀업 스위치; 및 상기 제4 버퍼의 전단 인버터에서 출력되는 신호에 응답하여 상기 제4 풀다운 전류원에서 생성된 제2 전류의 출력을 제어하는 제4 풀다운 스위치를 포함할 수 잇다.
상기한 본 발명의 다른 목적을 실현하기 위하여 일실시예에 따른 싱글-와이어 통신 시스템의 제어 방법은, 고속의 신호를 싱글-와이어의 용량성 부하로부터 자유롭게 전류 만으로 통신하도록 복수의 커런트컨베이어들을 포함하는 제1 통신모듈이 제1 송신전압신호를 제1 송신전류신호로 변환하여 고속의 신호를 싱글-와이어의 용량성 부하로부터 자유롭게 전류 만으로 통신하도록 복수의 커런트컨베이어들을 포함하는 제2 통신모듈에 상기 싱글-와이어를 경유하여 출력하는 단계; 상기 제2 통신모듈이 상기 제1 송신전류신호를 상기 싱글-와이어를 경유하여 수신하여 상기 제1 송신전압신호로 복원하는 단계; 상기 제2 통신모듈이 제2 송신전압신호를 제2 송신전류신호로 변환하여 상기 싱글-와이어를 통해 상기 제1 통신모듈에 출력하는 단계; 및 상기 제1 통신모듈이 상기 싱글-와이어를 경유하여 수신되는 상기 제2 송신전류신호를 상기 제2 송신전압신호로 복원하는 것을 특징으로 한다. In one embodiment, the third voltage-current converter, a third pull-up current source for generating a first current; a third pull-down current source for generating the first current; a third pull-up switch for controlling the output of the first current generated by the third pull-up current source in response to a signal output from the inverter at the downstream stage of the third buffer; and a fourth pull-down switch for controlling the output of the first current generated by the third pull-down current source in response to a signal output from the previous inverter of the third buffer, wherein the fourth voltage-current converter comprises: a fourth pull-up current source for generating a second current corresponding to 1/2 of the first current; a fourth pull-down current source for generating the second current; a third pull-up switch for controlling an output of a second current generated by the second pull-up current source in response to a signal output from the inverter at the rear stage of the fourth buffer; and a fourth pull-down switch configured to control an output of a second current generated by the fourth pull-down current source in response to a signal output from the previous inverter of the fourth buffer.
In order to realize another object of the present invention, a control method of a single-wire communication system according to an embodiment includes a plurality of current conveyors to freely communicate a high-speed signal from a single-wire capacitive load only by current. The first communication module converts the first transmission voltage signal into the first transmission current signal so that the high-speed signal can be communicated only with current freely from the single-wire capacitive load to the second communication module including a plurality of current conveyors. - outputting via a wire; receiving, by the second communication module, the first transmission current signal via the single-wire and restoring it to the first transmission voltage signal; converting, by the second communication module, a second transmission voltage signal into a second transmission current signal and outputting it to the first communication module through the single-wire; and the first communication module restores the second transmission current signal received via the single-wire to the second transmission voltage signal.

삭제delete

이러한 싱글-와이어 통신 시스템 및 이의 제어 방법에 의하면, 전송선로의 용량성 부하(즉, 커패시턴스, 인덕턴스)로부터 자유롭게 신호의 전압 진폭이 거의 없이 전류 만으로 통신하도록 구성되어 고속의 신호를 장선로 상에 전송할 수 있다. 또한 칩들 사이에서 데이터 전송을 위한 핀(또는 패드)의 개수를 하나로 줄여서 핀의 개수를 감소시키고, 이에 따라 칩의 가격 경쟁력을 높이고 소모 전력을 감소시킬 수 있다. According to this single-wire communication system and its control method, it is configured to communicate only with current without little voltage amplitude of the signal freely from the capacitive load (ie, capacitance, inductance) of the transmission line, so that high-speed signals are transmitted on the long line. can In addition, by reducing the number of pins (or pads) for data transmission between chips to one, the number of pins can be reduced, thereby increasing the price competitiveness of the chip and reducing power consumption.

도 1은 본 발명의 일실시예에 따른 싱글-와이어 통신 시스템을 설명하기 위한 블록도이다.
도 2a 및 도 2b는 도 1에 도시된 싱글-와이어 통신 시스템의 일예를 설명하기 위한 회로도이다.
도 3은 도 2a 및 도 2b에 도시된 싱글-와이어 통신 시스템의 동작을 설명하기 위한 전압 파형도들이다.
도 4는 도 2a에 도시된 제1 전압-전류 변환부 및 제2 전압-전류 변환부를 구현하는 다른 회로도이다.
도 5는 도 2b에 도시된 제3 전압-전류 변환부 및 제4 전압-전류 변환부를 구현하는 다른 회로도이다.
도 6은 도 2a 및 도 2b에 도시된 커런트컨베이어를 설명하기 위한 회로도이다.
도 7은 레일-투-레일 입력을 설명하기 위한 그래프이다.
도 8은 도 6에 도시된 제1 드라이버에 구비되는 MP10 및 MN10의 전류 특성을 설명하기 위한 그래프이다. 1 is a block diagram illustrating a single-wire communication system according to an embodiment of the present invention.
2A and 2B are circuit diagrams for explaining an example of the single-wire communication system shown in FIG. 1 .
3 is a voltage waveform diagram for explaining the operation of the single-wire communication system shown in FIGS. 2A and 2B.
4 is another circuit diagram for implementing the first voltage-current converter and the second voltage-current converter shown in FIG. 2A.
5 is another circuit diagram for implementing the third voltage-current converter and the fourth voltage-current converter shown in FIG. 2B .
6 is a circuit diagram for explaining the current conveyor shown in FIGS. 2A and 2B.
7 is a graph for explaining a rail-to-rail input.
FIG. 8 is a graph for explaining current characteristics of MP10 and MN10 included in the first driver shown in FIG. 6 .

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings. Since the present invention can have various changes and can have various forms, specific embodiments are illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to the specific disclosed form, it should be understood to include all modifications, equivalents and substitutes included in the spirit and scope of the present invention.

각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. In describing each figure, like reference numerals have been used for like elements. In the accompanying drawings, the dimensions of the structures are enlarged than the actual size for clarity of the present invention.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. Terms such as first, second, etc. may be used to describe various elements, but the elements should not be limited by the terms. The above terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, a first component may be referred to as a second component, and similarly, a second component may also be referred to as a first component. The singular expression includes the plural expression unless the context clearly dictates otherwise.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. In the present application, terms such as "comprise" or "have" are intended to designate that a feature, number, step, operation, component, part, or a combination thereof described in the specification exists, but one or more other features It is to be understood that it does not preclude the possibility of the presence or addition of numbers, steps, operations, components, parts, or combinations thereof.

또한, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. In addition, unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which the present invention belongs. Terms such as those defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related art, and should not be interpreted in an ideal or excessively formal meaning unless explicitly defined in the present application. does not

도 1은 본 발명의 일실시예에 따른 싱글-와이어 통신 시스템을 설명하기 위한 블록도이다. 특히, 커런트컨베이어를 이용한 싱글-와이어 통신 시스템이 도시된다. 1 is a block diagram illustrating a single-wire communication system according to an embodiment of the present invention. In particular, a single-wire communication system using a current conveyor is shown.

도 1을 참조하면, 본 발명의 일실시예에 따른 싱글-와이어 통신 시스템은 싱글-와이어(10), 싱글-와이어(10)의 일측에 연결된 제1 통신모듈(20) 및 싱글-와이어(10)의 타측에 연결된 제2 통신모듈(30)을 포함한다. Referring to FIG. 1 , a single-wire communication system according to an embodiment of the present invention includes a single-wire 10 , a first communication module 20 connected to one side of the single-wire 10 , and a single-wire 10 . ) and a second communication module 30 connected to the other side.

제1 통신모듈(20)은 복수의 커런트컨베이어들을 포함하고, 싱글-와이어(10)의 일측에 연결된다. 제1 통신모듈(20)은 외부 장치(미도시)로부터 제공되는 제1 송신전압신호를 싱글-와이어(10)를 경유하여 제2 통신모듈(30)에 제공하고, 제2 통신모듈(30)에서 제공되는 제2 송신전압신호를 싱글-와이어(10)를 경유하여 제공받아 제2 수신전압신호로 복원하여 외부 장치로 제공한다. 상기 제1 송신전압신호는 데이터 정보 및 클럭 정보를 포함할 수 있다. The first communication module 20 includes a plurality of current conveyors, and is connected to one side of the single-wire 10 . The first communication module 20 provides a first transmission voltage signal provided from an external device (not shown) to the second communication module 30 via the single-wire 10 , and the second communication module 30 . The second transmission voltage signal provided from the single-wire 10 is provided via the received voltage signal, restored to the second reception voltage signal, and provided to an external device. The first transmission voltage signal may include data information and clock information.

제2 통신모듈(30)은 복수의 커런트컨베이어들을 포함하고, 싱글-와이어(10)의 타측에 연결된다. 제2 통신모듈(30)은 외부 장치(미도시)로부터 제공되는 제2 송신전압신호를 싱글-와이어(10)를 경유하여 제1 통신모듈(20)에 제공하고, 제1 통신모듈(20)에서 제공되는 제1 송신전압신호를 싱글-와이어(10)를 경유하여 제공받아 제1 수신전압신호로 복원하여 외부 장치로 제공한다. 상기 제2 송신전압신호는 데이터 정보 및 클럭 정보를 포함할 수 있다.The second communication module 30 includes a plurality of current conveyors, and is connected to the other side of the single-wire 10 . The second communication module 30 provides a second transmission voltage signal provided from an external device (not shown) to the first communication module 20 via the single-wire 10, and the first communication module 20 The first transmission voltage signal provided from the single-wire 10 is provided via the received voltage signal restored to the first reception voltage signal is provided to an external device. The second transmission voltage signal may include data information and clock information.

본 실시예에서, 제1 통신모듈(20)이 마스터 장치로 동작하면 제2 통신모듈(30)은 슬레이브 장치로 동작하고, 제2 통신모듈(30)이 마스터 장치로 동작하면 제1 통신모듈(20)은 슬레이브 장치로 동작한다. 여기서, 마스터 장치는 슬레이브 장치를 제어할 수 있는 컨트롤러 회로 또는 프로세서를 의미할 수 있다, 예를 들어, 마스터 장치는 베이스밴드 모뎀 프로세서 칩(baseband modem processor chip), 모뎀의 기능과 애플리케이션 프로세서(application processor(AP))의 기능을 함께 수행할 수 있는 칩, AP, 또는 모바일 AP로 구현될 수 있으나 이에 한정되는 것은 아니다. In this embodiment, when the first communication module 20 operates as a master device, the second communication module 30 operates as a slave device, and when the second communication module 30 operates as a master device, the first communication module ( 20) operates as a slave device. Here, the master device may refer to a controller circuit or a processor capable of controlling the slave device. For example, the master device includes a baseband modem processor chip, a modem function and an application processor. (AP)) may be implemented as a chip, an AP, or a mobile AP that can perform the functions together, but is not limited thereto.

슬레이브 장치는 무선 IC(radio frequency integrated circuit(RFIC)), 연결 칩(connectivity chip), 센서, 지문 인식(fingerprint recognition) 칩, 전력 관리 IC(power management IC), 전력 공급 모듈(power supply module), 디지털 디스플레이 인터페이스(digital display interface) 칩, 디스플레이 드라이버 (display driver) IC, 또는 터치 스크린 컨트롤러(touch screen controller)로 구현될 수 있으나 이에 한정되는 것은 아니다.The slave device includes a radio frequency integrated circuit (RFIC), a connectivity chip, a sensor, a fingerprint recognition chip, a power management IC (power management IC), a power supply module, It may be implemented as a digital display interface chip, a display driver IC, or a touch screen controller, but is not limited thereto.

본 실시예에서 커런트컨베이어는 2세대 커런트컨베이어(CCⅡ)일 수 있다. 일반적으로, 2세대 커런트컨베이어(CCⅡ)는 전류-모드 신호 처리의 기본 구성 소자로서 알려져 있다. 2세대 커런트컨베이어는 Y포트의 전압을 팔로워(follower)하는 X포트가 전압 팔로워의 기능을 하고, X단자로 유입 및 유출되는 전류를 컨베이어(conveyor)하는 ZP포트가 전류 팔로워의 기능을 하고 있다. In this embodiment, the current conveyor may be a second-generation current conveyor (CCII). In general, the second generation current conveyor (CCII) is known as a basic component of current-mode signal processing. In the second generation current conveyor, the X port, which follows the voltage of the Y port, functions as a voltage follower, and the ZP port, which conveys the current flowing in and out of the X terminal, functions as a current follower.

따라서 전류-모드 신호 처리의 기본 구성 회로로서 2세대 커런트컨베이어 자체 및 그것의 응용회로의 연구가 활발히 진행되고 있다. 이상적인 2세대 커런트컨베이어의 전압이 입력되는 Y포트(또는 전압입력단자)는 무한대의 입력 임피던스, 전류가 입력되는 X포트(또는 전류입력단자)는 영(zero)의 입력 임피던스, 그리고 전류가 출력되는 ZP포트(또는 전류출력단자)는 무한대의 출력 임피던스를 갖는다.Therefore, research on the second-generation current conveyor itself and its application circuit as a basic component circuit of current-mode signal processing is being actively conducted. The Y port (or voltage input terminal) to which the voltage of the ideal 2nd generation current conveyor is input has infinite input impedance, the X port (or current input terminal) to which the current is input has zero input impedance, and the current is output. ZP port (or current output terminal) has infinite output impedance.

제1 통신모듈(20)에 외부로부터 제1 송신전압신호가 제공되면, 제1 통신모듈(20)은 상기 제1 송신전압신호를 제1 송신전류신호로 변환하여 싱글-와이어(10)를 경유하여 제2 통신모듈(30)에 출력하고, 제2 통신모듈(30)은 싱글-와이어(10)를 경유하여 수신되는 상기 제1 송신전류신호를 전압으로 변환하여 상기 제1 송신전압신호로 복원한다. When the first transmission voltage signal is provided from the outside to the first communication module 20 , the first communication module 20 converts the first transmission voltage signal into a first transmission current signal via the single-wire 10 . to the second communication module 30, and the second communication module 30 converts the first transmission current signal received via the single-wire 10 into a voltage and restores it to the first transmission voltage signal. do.

제2 통신모듈(30)에 외부로부터 제2 송신전압신호가 제공되면, 제2 통신모듈(30)은 제2 송신전압신호를 제2 송신전류신호로 변환하여 싱글-와이어(10)를 통해 제1 통신모듈(20)에 출력하고, 제1 통신모듈(20)은 싱글-와이어(10)를 경유하여 수신되는 상기 제2 송신전류신호를 전압으로 변환하여 상기 제2 송신전압신호로 복원한다. When the second transmission voltage signal is provided from the outside to the second communication module 30 , the second communication module 30 converts the second transmission voltage signal into a second transmission current signal and then transmits the second transmission voltage signal through the single-wire 10 . 1 is output to the communication module 20, and the first communication module 20 converts the second transmission current signal received via the single-wire 10 into a voltage and restores it to the second transmission voltage signal.

제1 통신모듈(20)과 제2 통신모듈(30) 각각은 송신동작과 수신동작을 동시에 수행할 수도 있다. Each of the first communication module 20 and the second communication module 30 may simultaneously perform a transmission operation and a reception operation.

예를 들어, 복수의 제1 통신모듈들(20)을 병렬로 배치하고, 복수의 제2 통신모듈들(30)을 병렬로 배치한 후, 제1 통신모듈(20)들은 각각 전송하고자 하는 신호들의 동상의 신호들 또는 동상 및 역상의 신호들을 전송하고, 제2 통신모듈(30)들은 각각 동상 또는 동상 및 역상의 신호를 수신하는 동작을 수행할 수 있다. For example, after arranging a plurality of first communication modules 20 in parallel and arranging a plurality of second communication modules 30 in parallel, the first communication modules 20 each transmit a signal to be transmitted The second communication modules 30 may perform an operation of transmitting signals of in-phase or signals of in-phase and in-phase, and receiving signals of in-phase or in-phase and in-phase, respectively.

한편, 복수의 제1 통신모듈들(20)을 병렬로 배치하고, 복수의 제2 통신모듈들(30)을 병렬로 배치한 후, 제2 통신모듈(30)들은 각각 전송하고자 하는 신호들의 동상의 신호들 또는 동상 및 역상의 신호들을 전송하고, 제1 통신모듈(20)들 각각은 동상 또는 동상 및 역상의 신호를 수신하는 동작을 수행할 수 있다. On the other hand, after arranging the plurality of first communication modules 20 in parallel, and arranging the plurality of second communication modules 30 in parallel, the second communication modules 30 are each in phase of the signals to be transmitted. Transmitting signals or signals of in-phase and in-phase, and each of the first communication modules 20 may perform an operation of receiving signals of in-phase or in-phase and in-phase.

한편, 복수의 제1 통신모듈들(20)을 병렬로 배치하고, 복수의 제2 통신모듈들(30)을 병렬로 배치한 후, 제1 통신모듈(20)들과 제2 통신모듈(30)들은 동시에 각각의 일단의 신호 전송과 타단으로부터 전송된 신호의 수신을 동시에 수행할 수 있다. On the other hand, after disposing a plurality of first communication modules 20 in parallel and disposing a plurality of second communication modules 30 in parallel, the first communication modules 20 and the second communication module 30 ) can simultaneously perform signal transmission of each end and reception of a signal transmitted from the other end.

한편, 제1 통신모듈(20)이 송신동작을 수행할 때 제2 통신모듈(30)은 수신동작만을 수행하고, 제2 통신모듈(30)이 송신동작을 수행할 때 제1 통신모듈(20)은 수신동작만을 수행할 수도 있다. Meanwhile, when the first communication module 20 performs a transmission operation, the second communication module 30 performs only a reception operation, and when the second communication module 30 performs a transmission operation, the first communication module 20 ) may perform only the receive operation.

본 발명에 따른 싱글-와이어 통신 시스템은 데이터 정보 및 클럭 정보를 싱글-와이어를 통해 인터페이스 동작을 수행한다. 따라서, 싱글-와이어 통신 시스템의 제1 통신모듈(20) 및 제2 통신모듈(30) 각각은 데이터 정보 및 클럭 정보를 송수신하기 위하여 각각 하나의 핀(pin)만을 필요로 한다. 이는 싱글-와이어 통신 시스템을 구현하기 위한 핀 수가 줄어들어, 집적 회로(IC)를 구현하기 위하여 필요한 전체적인 면적이 줄어드는 효과가 있음을 의미한다. The single-wire communication system according to the present invention interfaces data information and clock information through a single-wire operation. Accordingly, each of the first communication module 20 and the second communication module 30 of the single-wire communication system requires only one pin to transmit and receive data information and clock information, respectively. This means that the number of pins for implementing the single-wire communication system is reduced, thereby reducing the overall area required for implementing the integrated circuit (IC).

좀 더 자세히 설명하면, 일반적인 I2C(inter-integrated circuit) 인터페이스 방법에 따르면, 클럭 신호와 데이터 신호를 송수신하기 위하여 마스터 장치와 슬레이브 장치는 각각 적어도 두 개의 핀들을 필요로 한다. 즉, 마스터 장치와 슬레이브 장치 각각은 데이터 신호를 송수신하기 위한 핀뿐만 아니라 클럭 신호를 송수신하기 위한 핀 역시 필요로 한다. More specifically, according to a general inter-integrated circuit (I2C) interface method, the master device and the slave device each require at least two pins to transmit and receive a clock signal and a data signal. That is, each of the master device and the slave device requires a pin for transmitting and receiving a clock signal as well as a pin for transmitting and receiving a data signal.

이에 반하여, 도 1의 싱글-와이어 통신 시스템의 제1 통신모듈(20) 및 제2 통신모듈(30)은 단지 하나의 와이어만을 필요로 하므로, 일반적인 I2C 인터페이스 방법에 비하여 집적 회로를 구현하기 위한 면적이 줄어들 수 있다. In contrast, since the first communication module 20 and the second communication module 30 of the single-wire communication system of FIG. 1 require only one wire, the area for implementing the integrated circuit compared to the general I2C interface method this can be reduced

한편, 상기한 커런트컨베이어를 이용한 싱글-와이어 통신 방법을 병렬로 여러 채널을 구현하여 MIPI, LVDS, USB2.0, USB3.0, SATA, DDR 신호 등의 고속 시리얼 통신시스템을 제공할 수 있다. 상기한 고속 시리얼 통신은 기존의 전송하고자 하는 전송 신호를 단독으로 사용하거나 기존 신호의 역상 신호를 기존 신호와 함께 전송하여 차동신호(differential signal)의 형태로 구현이 가능하다. 신호의 전압 진폭이 거의 없이 전류 만으로 통신을 함으로 전송 선로의 용량성 부하(즉, 캐패시턴스(capacitance), 인덕턴스(inductance))로부터 자유롭기 때문에 고속의 신호를 장선로 상에 전송이 유리한 특성이 있다.On the other hand, it is possible to provide a high-speed serial communication system such as MIPI, LVDS, USB2.0, USB3.0, SATA, DDR signals by implementing the single-wire communication method using the current conveyor described above in parallel. The high-speed serial communication can be implemented in the form of a differential signal by using an existing transmission signal to be transmitted alone or by transmitting an inverse signal of the existing signal together with the existing signal. Since it communicates only with current without almost any voltage amplitude of the signal, it is free from the capacitive load (ie, capacitance, inductance) of the transmission line, so it is advantageous to transmit high-speed signals on long lines.

도 2a 및 도 2b는 도 1에 도시된 싱글-와이어 통신 시스템의 일예를 설명하기 위한 회로도이다. 도 3은 도 2a 및 도 2b에 도시된 싱글-와이어 통신 시스템의 동작을 설명하기 위한 전압 파형도들이다. 본 실시예에서, 싱글-와이어의 일측, 즉 좌측 영역을 A측으로 정의하고, 싱글-와이어의 타측, 즉 우측 영역을 B측으로 정의한다. 2A and 2B are circuit diagrams for explaining an example of the single-wire communication system shown in FIG. 1 . 3 is a voltage waveform diagram for explaining the operation of the single-wire communication system shown in FIGS. 2A and 2B. In this embodiment, one side of the single-wire, ie, the left region, is defined as the A side, and the other side, ie, the right region, of the single-wire is defined as the B side.

도 1, 도 2a, 도 2b 및 도 3을 참조하면, 제1 통신모듈(300)은 제1 버퍼(310), 제1 전압-전류 변환부(320), 제1 커런트컨베이어(CC1)(330), 제1 인버터(340), 제2 전압-전류 변환부(350), 제2 커런트컨베이어(CC2)(360), 제3 커런트컨베이어(CC3)(370), 제1 전류-전압 전환 앰프(380) 및 제2 인버터(390)를 포함한다. 1, 2A, 2B and 3 , the first communication module 300 includes a first buffer 310 , a first voltage-current converter 320 , and a first current conveyor (CC1) 330 . ), a first inverter 340, a second voltage-current conversion unit 350, a second current conveyor (CC2) 360, a third current conveyor (CC3) (370), a first current-voltage conversion amplifier ( 380) and a second inverter 390.

제1 버퍼(310)는 제1 송신전압신호를 외부 장치(미도시)로부터 수신하는 제1 입력단자(TXA)에 연결되고, 상기 제1 송신전압신호를 버퍼링한 후 버퍼링된 제1 송신전압신호를 제1 전압-전류 변환부(320)에 제공한다. 본 실시예에서, 제1 버퍼(310)는 직렬 연결된 전반 인버터 및 후단 인버터를 포함한다. 본 실시예에서, 제1 버퍼(310)는 TXA 인에이블 핀이 액티브되면 TXA값을 제1 전압-전류 변환부(320)으로 인가하고, TXA 인에이블 핀이 인액티브되면 플로팅된다. 본 실시예에서, 도면부호 TXA는 제1 입력단자와 제1 송신전압신호로 혼용하여 사용된다. 본 실시예에서, 제1 버퍼(310)는 출력 전류가 낮으므로 충분한 진폭을 위해 사용될 수 있다. The first buffer 310 is connected to the first input terminal TXA for receiving the first transmission voltage signal from an external device (not shown), buffers the first transmission voltage signal, and then buffers the buffered first transmission voltage signal is provided to the first voltage-current converter 320 . In this embodiment, the first buffer 310 includes a front-end inverter and a rear-end inverter connected in series. In this embodiment, the first buffer 310 applies the TXA value to the first voltage-current converter 320 when the TXA enable pin is active, and floats when the TXA enable pin is inactive. In this embodiment, reference numeral TXA is used interchangeably with the first input terminal and the first transmission voltage signal. In this embodiment, the first buffer 310 can be used for sufficient amplitude because the output current is low.

제1 전압-전류 변환부(320)는 제1 저항을 포함한다. 상기 제1 저항은, 일단이 제1 버퍼(310)에 연결되고, 타단이 싱글-와이어(10)의 일단 및 제1 커런트컨베이어(330)에 연결되어, 버퍼링된 제1 송신전압신호를 전류로 변환하여 싱글-와이어(10)의 일단 및 제1 커런트컨베이어(330)에 제공한다. 즉, 제1 전압-전류 변환부(320)는 전압을 전류로 전환하는 역할을 수행한다. The first voltage-current converter 320 includes a first resistor. The first resistor has one end connected to the first buffer 310 and the other end connected to one end of the single-wire 10 and the first current conveyor 330 to convert the buffered first transmit voltage signal into a current. It is converted and provided to one end of the single-wire 10 and the first current conveyor 330 . That is, the first voltage-current converter 320 serves to convert a voltage into a current.

제1 커런트컨베이어(330)는 제1 전압-전류 변환부(320)의 타단에 연결된 X포트, 공통전압(VCOM)이 인가되는 Y포트 및 ZP포트를 포함하고, 상기 X포트에 감지된 전류를 미러링하여 상기 ZP포트를 통해 출력한다. The first current conveyor 330 includes an X port connected to the other end of the first voltage-current converter 320, a Y port and a ZP port to which a common voltage VCOM is applied, and transmits the current sensed in the X port. It is output through the ZP port by mirroring.

제1 인버터(340)는 일단이 제1 입력단자(TXA)에 연결되어, 상기 제1 송신전압신호의 극성을 반전시킨다. 본 실시예에서, 제1 인버터(340)는 TXA 인에이블 핀이 액티브되면 반전된 TXA값을 제2 전압-전류 변환부(350)으로 인가하고, 반전된 TXA 인에이블 핀이 인액티브되면 플로팅된다.The first inverter 340 has one end connected to the first input terminal TXA to invert the polarity of the first transmission voltage signal. In this embodiment, the first inverter 340 applies the inverted TXA value to the second voltage-current converter 350 when the TXA enable pin is active, and floats when the inverted TXA enable pin is inactive .

제2 전압-전류 변환부(350)는 제2 저항을 포함한다. 상기 제2 저항은 일단이 제1 인버터(340)의 타단에 연결되어, 극성이 반전된 제1 송신전압신호를 전류로 변환하여 제2 커런트컨베이어(360)에 제공한다. The second voltage-current converter 350 includes a second resistor. One end of the second resistor is connected to the other end of the first inverter 340 , converts the first transmission voltage signal with inverted polarity into a current, and provides it to the second current conveyor 360 .

제2 커런트컨베이어(360)는 제2 전압-전류 변환부(350)의 타단에 연결된 X포트와, 공통전압이 인가되는 Y포트와, 제1 커런트컨베이어(330)의 ZP포트에 연결된 ZP포트를 포함하고, 상기 X포트에 감지된 전류를 미러링하여 상기 ZP포트를 통해 출력한다. The second current conveyor 360 includes an X port connected to the other end of the second voltage-current converter 350 , a Y port to which a common voltage is applied, and a ZP port connected to the ZP port of the first current conveyor 330 . and mirrors the current sensed in the X port and outputs it through the ZP port.

제3 커런트컨베이어(370)는 X포트가 제1 커런트컨베이어(330)의 ZP포트와 제2 커런트컨베이어(360)의 ZP포트에 각각 연결되어 제1 커런트컨베이어(330)와 제2 커런트컨베이어(360)의 전류의 차이값을 미러링하고 미러링된 전류를 ZP포트를 통해 출력한다. The third current conveyor 370 has an X port connected to the ZP port of the first current conveyor 330 and the ZP port of the second current conveyor 360, respectively, so that the first current conveyor 330 and the second current conveyor 360 are connected to each other. ) mirrors the current difference value and outputs the mirrored current through the ZP port.

제1 전류-전압 전환 앰프(380)는 제1 OP-AMP(382) 및 제1 앰프 저항(384)을 포함하고, 제3 커런트컨베이어(370)의 ZP포트를 통해 출력되는 전류를 전압으로 변환하고 증폭한다. The first current-voltage conversion amplifier 380 includes a first OP-AMP 382 and a first amplifier resistor 384 , and converts the current output through the ZP port of the third current conveyor 370 into a voltage. and amplify

제1 OP-AMP(382)는 공통전압이 인가되는 정극성단자와 제3 커런트컨베이어(370)의 ZP포트를 통해 출력되는 전류값을 수신하는 부극성단자를 갖는다. 제1 앰프 저항(384)은 제1 OP-AMP(382)의 부극성단자와 출력단자 사이에 연결된다. The first OP-AMP 382 has a positive terminal to which a common voltage is applied and a negative terminal to receive a current value output through the ZP port of the third current conveyor 370 . The first amplifier resistor 384 is connected between the negative terminal and the output terminal of the first OP-AMP 382 .

제1 전류-전압 전환 앰프(380)는 고조파 노이즈 제거를 위한 제1 앰프 캐패시터(386)를 더 포함할 수 있다. 본 실시예에서, 제1 앰프 캐패시터(386)는 선로 노이즈를 제거하고 앰프의 위상 마진을 키우기 위해 사용될 수 있다.The first current-voltage conversion amplifier 380 may further include a first amplifier capacitor 386 for removing harmonic noise. In this embodiment, the first amplifier capacitor 386 may be used to remove line noise and increase the phase margin of the amplifier.

제2 인버터(390)는 제1 전류-전압 전환 앰프(380)의 출력단과 제1 출력단자(RXA)에 연결된다. 본 실시예에서, 도면부호 RXA는 제1 출력단자와 제2 수신전압신호로 혼용하여 사용된다.The second inverter 390 is connected to the output terminal of the first current-voltage conversion amplifier 380 and the first output terminal RXA. In this embodiment, reference numeral RXA is used interchangeably with the first output terminal and the second reception voltage signal.

한편, 제2 통신모듈(400)은, 제2 버퍼(410), 제3 전압-전류 변환부(420), 제4 커런트컨베이어(CC4)(430), 제3 인버터(440), 제4 전압-전류 변환부(450), 제5 커런트컨베이어(CC5)(460), 제6 커런트컨베이어(CC6)(470), 제2 전류-전압 전환 앰프(480) 및 제4 인버터(490)를 포함한다. On the other hand, the second communication module 400, the second buffer 410, the third voltage-current converter 420, the fourth current conveyor (CC4) 430, the third inverter 440, the fourth voltage - A current conversion unit 450, a fifth current conveyor (CC5) 460, a sixth current conveyor (CC6) 470, a second current-voltage conversion amplifier 480 and a fourth inverter 490 is included. .

제2 버퍼(410)는 제2 송신전압신호를 외부 장치(미도시)로부터 수신하는 제2 입력단자(TXB)에 연결되고, 상기 제2 송신전압신호를 버퍼링한 후 버퍼링된 제2 송신전압신호를 제3 전압-전류 변환부(420)에 제공한다. 본 실시예에서, 제2 버퍼(410)는 직렬 연결된 전반 인버터 및 후단 인버터를 포함한다. 본 실시예에서, 제2 버퍼(410)는 TXB 인에이블 핀이 액티브되면 TXB값을 제3 전압-전류 변환부(420)으로 인가하고, TXB 인에이블 핀이 인액티브되면 플로팅된다. 본 실시예에서, 도면부호 TXB는 제2 입력단자와 제2 송신전압신호로 혼용하여 사용된다. 본 실시예에서, 제2 버퍼(410)는 출력 전류가 낮으므로 충분한 진폭을 위해 사용될 수 있다.The second buffer 410 is connected to the second input terminal TXB for receiving the second transmission voltage signal from an external device (not shown), and after buffering the second transmission voltage signal, the buffered second transmission voltage signal is provided to the third voltage-current converter 420 . In this embodiment, the second buffer 410 includes a front-end inverter and a rear-end inverter connected in series. In this embodiment, the second buffer 410 applies the TXB value to the third voltage-current converter 420 when the TXB enable pin is active, and floats when the TXB enable pin is inactive. In this embodiment, reference numeral TXB is used interchangeably with the second input terminal and the second transmission voltage signal. In this embodiment, the second buffer 410 can be used for a sufficient amplitude because the output current is low.

제3 전압-전류 변환부(420)는 제3 저항을 포함한다. 상기 제3 저항은 일단이 제2 버퍼(410)에 연결되고, 타단이 싱글-와이어(10)의 타단 및 제4 커런트컨베이어(430)에 연결되어, 버퍼링된 제2 송신전압신호를 전류로 변환하여 싱글-와이어(10)의 타단 및 제4 커런트컨베이어(430)에 제공하다. 즉, 제3 전압-전류 변환부(420)는 전압을 전류로 전환하는 역할을 수행한다. The third voltage-current converter 420 includes a third resistor. The third resistor has one end connected to the second buffer 410 and the other end connected to the other end of the single-wire 10 and the fourth current conveyor 430 to convert the buffered second transmit voltage signal into a current. to provide the other end of the single-wire 10 and the fourth current conveyor 430 . That is, the third voltage-current converter 420 serves to convert a voltage into a current.

제4 커런트컨베이어(430)는 제3 전압-전류 변환부(420)의 타단에 연결된 X포트, 공통전압(VCOM)이 인가되는 Y포트 및 ZP포트를 포함하고, 상기 X포트에 감지된 전류를 미러링하여 상기 ZP포트를 통해 출력한다. The fourth current conveyor 430 includes an X port connected to the other end of the third voltage-current converter 420, a Y port and a ZP port to which a common voltage VCOM is applied, and transfers the current sensed to the X port. It is output through the ZP port by mirroring.

제3 인버터(440)는 일단이 제2 입력단자(TXB)에 연결되어, 상기 제2 송신전압신호의 극성을 반전시킨다. 본 실시예에서, 제3 인버터(440)는 TXB 인에이블 핀이 액티브되면 반전된 TXB값을 제4 전압-전류 변환부(450)으로 인가하고, 반전된 TXB 인에이블 핀이 인액티브되면 플로팅된다.The third inverter 440 has one end connected to the second input terminal TXB to invert the polarity of the second transmission voltage signal. In this embodiment, the third inverter 440 applies the inverted TXB value to the fourth voltage-current converter 450 when the TXB enable pin is active, and floats when the inverted TXB enable pin is inactive .

제4 전압-전류 변환부(450)는 제4 저항을 포함한다. 상기 제4 저항은 일단이 제3 인버터(440)의 타단에 연결되어, 극성이 반전된 제2 송신전압신호를 전류로 변환하여 제5 커런트컨베이어(460)에 제공한다. The fourth voltage-current converter 450 includes a fourth resistor. One end of the fourth resistor is connected to the other end of the third inverter 440 , converts the second transmission voltage signal whose polarity is inverted into a current, and provides the converted second transmission voltage signal to the fifth current conveyor 460 .

제5 커런트컨베이어(460)는 제4 전압-전류 변환부(450)의 타단에 연결된 X포트와, 공통전압이 인가되는 제5 Y포트와, 제4 커런트컨베이어(430)의 ZP포트에 연결된 ZP포트를 포함하고, 상기 X포트에 감지된 전류를 미러링하여 상기 ZP포트를 통해 출력한다. The fifth current conveyor 460 has an X port connected to the other end of the fourth voltage-current converter 450 , a fifth Y port to which a common voltage is applied, and a ZP connected to the ZP port of the fourth current conveyor 430 . It includes a port, and mirrors the current sensed in the X port and outputs it through the ZP port.

제6 커런트컨베이어(470)는 X포트가 제4 커런트컨베이어(430)의 ZP포트와 제5 커런트컨베이어(460)의 ZP포트에 각각 연결되어 제4 커런트컨베이어(430)와 제5 커런트컨베이어(460)의 전류의 차이값을 미러링하고 미러링된 전류를 ZP포트를 통해 출력한다. The sixth current conveyor 470 has an X port connected to the ZP port of the fourth current conveyor 430 and the ZP port of the fifth current conveyor 460, respectively, so that the fourth current conveyor 430 and the fifth current conveyor 460 are connected to each other. ) mirrors the current difference value and outputs the mirrored current through the ZP port.

제2 전류-전압 전환 앰프(480)는 제2 OP-AMP(482) 및 제2 앰프 저항(484)을 포함하고, 제6 커런트컨베이어(470)의 ZP포트를 통해 출력되는 전류를 전압으로 변환하고 증폭한다. The second current-voltage conversion amplifier 480 includes the second OP-AMP 482 and the second amplifier resistor 484 , and converts the current output through the ZP port of the sixth current conveyor 470 into a voltage. and amplify

제2 OP-AMP(482)는 공통전압이 인가되는 정극성단자와 제3 커런트컨베이어(370)의 ZP포트를 통해 출력되는 전류값을 수신하는 부극성단자를 갖는다. 제2 앰프 저항(484)은 상기 제1 OP-AMP(482)의 부극성단자와 출력단자 사이에 연결된다. The second OP-AMP 482 has a positive terminal to which a common voltage is applied and a negative terminal to receive a current value output through the ZP port of the third current conveyor 370 . A second amplifier resistor 484 is connected between the negative terminal and the output terminal of the first OP-AMP 482 .

제2 전류-전압 전환 앰프(380)는 고조파 노이즈 제거를 위한 제2 앰프 캐패시터(486)를 더 포함할 수 있다. 본 실시예에서, 제2 앰프 캐패시터(486)는 선로 노이즈를 제거하고 앰프의 위상 마진을 키우기 위해 사용될 수 있다. The second current-voltage conversion amplifier 380 may further include a second amplifier capacitor 486 for removing harmonic noise. In this embodiment, the second amplifier capacitor 486 may be used to remove line noise and increase the phase margin of the amplifier.

제4 인버터(490)는 제2 전류-전압 전환 앰프(480)의 출력단과 제2 출력단자(RXB)에 연결된다. 본 실시예에서, 도면부호 RXB는 제2 출력단자와 제1 수신전압신호로 혼용하여 사용된다. The fourth inverter 490 is connected to the output terminal of the second current-voltage conversion amplifier 480 and the second output terminal RXB. In this embodiment, reference numeral RXB is used interchangeably with the second output terminal and the first reception voltage signal.

본 발명은 통신 중에도 유선의 통신 선로상의 전압의 변화를 거의 없도록 하여 고속의 장선로 통신이 가능하게 하면서, 단일 선로를 통해 단방향 또는 동시의 양방향 통신이 가능하도록 하는 것이다. An object of the present invention is to enable high-speed long-line communication by making little change in voltage on a wired communication line during communication, and to enable unidirectional or simultaneous bidirectional communication through a single line.

통상적으로 커런트컨베이어의 구조에서 Y포트의 전압이 공토전압(Common voltage, VCOM)로 설정된 경우 X포트의 전압 또한 공통전압 레벨을 유지한다. 이때 X포트로 유입되는 전류 신호가 있을 경우에도 커런트컨베이어의 특성에 따라 지속적으로 X포트의 전압은 공통전압(VCOM)을 유지하며, ZP포트로는 X포트로 유입되는 전류를 미러링하여 출력하는 특성을 갖는다. In general, when the voltage of the Y port is set to a common voltage (VCOM) in the structure of the current conveyor, the voltage of the X port also maintains the common voltage level. At this time, even when there is a current signal flowing into the X port, the voltage of the X port continuously maintains the common voltage (VCOM) according to the characteristics of the current conveyor, and the ZP port mirrors the current flowing into the X port and outputs it. has

따라서, 도 3의 전압 파형도에서 보이는 바와 같이, TXA 및 TXB가 통신을 양방향으로 동시에 실시하고 있음에도 불구하고, A측 와이어 및 B측 와이어의 전압은 공통전압(VCOM)인 0.75V가 그대로 유지가 됨을 알 수 있다. ±20Mv 정도의 피크 전압이 순간적으로 발생하지만, 이는 커런트컨베이어가 동작을 하기 위해 발생되는 일종의 리플 전압으로서, 전압의 진폭과 유지 시간이 매우 짧아 전압의 변화는 거의 없는 것으로 보는 것이 타당하다.Therefore, as shown in the voltage waveform diagram of FIG. 3, despite the fact that TXA and TXB are performing communication in both directions at the same time, the voltage of the A-side wire and the B-side wire is maintained at the common voltage (VCOM) of 0.75V. it can be seen that A peak voltage of about ±20Mv occurs instantaneously, but it is a kind of ripple voltage that is generated for the current conveyor to operate, and it is reasonable to regard it as almost no change in voltage because the amplitude and holding time of the voltage are very short.

한편, 도 2a에서는 제1 전압-전류 변환부(320) 및 제2 전압-전류 변환부(350) 각각이 저항으로 구성된 것을 설명하였으나, 아날로그 스위치 및 전류원(current source) 등으로 구현할 수 있다. Meanwhile, although it has been described that each of the first voltage-current converter 320 and the second voltage-current converter 350 is formed of a resistor in FIG. 2A , it may be implemented with an analog switch and a current source.

도 4는 도 2a에 도시된 제1 전압-전류 변환부(320) 및 제2 전압-전류 변환부(350)를 구현하는 다른 회로도이다. FIG. 4 is another circuit diagram for implementing the first voltage-current converter 320 and the second voltage-current converter 350 shown in FIG. 2A .

도 4를 참조하면, 제1 전압-전류 변환부(320)는 제1 풀업 전류원(322), 제1 풀다운 전류원(323), 제1 풀업 스위치(324) 및 제2 풀다운 스위치(325)를 포함한다. Referring to FIG. 4 , the first voltage-current converter 320 includes a first pull-up current source 322 , a first pull-down current source 323 , a first pull-up switch 324 , and a second pull-down switch 325 . do.

제1 풀업 전류원(322) 및 제1 풀다운 전류원(323)은 제1 전류를 생성한다. 제1 풀업 스위치(324)는 제1 버퍼(310)의 후단 인버터에서 출력되는 신호에 응답하여 제1 풀업 전류원(322)에서 생성된 제1 전류의 출력을 제어한다. 제2 풀다운 스위치(325)는 제1 버퍼(310)의 전단 인버터에서 출력되는 신호에 응답하여 제1 풀다운 전류원(323)에서 생성된 제1 전류의 출력을 제어한다. A first pull-up current source 322 and a first pull-down current source 323 generate a first current. The first pull-up switch 324 controls the output of the first current generated by the first pull-up current source 322 in response to a signal output from the downstream inverter of the first buffer 310 . The second pull-down switch 325 controls the output of the first current generated by the first pull-down current source 323 in response to a signal output from the previous inverter of the first buffer 310 .

이에 따라, 제1 커런트컨베이어(CC1)(330)의 X포트에는 제1 송신전압신호에 대응하는 전류, 즉 제1 전류가 인가된다. Accordingly, a current corresponding to the first transmission voltage signal, that is, a first current is applied to the X port of the first current conveyor (CC1) 330 .

제2 전압-전류 변환부(350)는 제2 풀업 전류원(352), 제2 풀다운 전류원(353), 제2 풀업 스위치(354) 및 제2 풀다운 스위치(355)를 포함한다. The second voltage-current converter 350 includes a second pull-up current source 352 , a second pull-down current source 353 , a second pull-up switch 354 , and a second pull-down switch 355 .

제2 풀업 전류원(352) 및 제2 풀다운 전류원(353)은 제2 전류를 생성한다. 본 실시예에서, 상기 제2 전류는 상기 제1 전류의 1/2이다. 제2 풀업 스위치(354)는 제1 인버터(340)에서 출력되는 신호에 응답하여 제2 풀업 전류원(352)에서 생성된 제2 전류의 출력을 제어한다. 제2 풀다운 스위치(355)는 제1 인버터(340)에 인가되는 신호에 응답하여 제2 풀다운 전류원(353)에서 생성된 제2 전류의 출력을 제어한다.A second pull-up current source 352 and a second pull-down current source 353 generate a second current. In this embodiment, the second current is 1/2 of the first current. The second pull-up switch 354 controls the output of the second current generated by the second pull-up current source 352 in response to the signal output from the first inverter 340 . The second pull-down switch 355 controls the output of the second current generated by the second pull-down current source 353 in response to the signal applied to the first inverter 340 .

이에 따라, 제2 커런트컨베이어(CC2)(360)의 X포트에는 제1 송신전압신호의 반전신호에 대응하는 전류, 즉 제2 전류가 인가된다. Accordingly, the current corresponding to the inverted signal of the first transmission voltage signal, that is, the second current is applied to the X port of the second current conveyor (CC2) 360 .

한편, 도 2b에서는 제3 전압-전류 변환부(420) 및 제4 전압-전류 변환부(450) 각각이 저항으로 구성된 것을 설명하였으나, 이 역시 아날로그 스위치 및 전류원 등으로 구현할 수 있다. Meanwhile, although it has been described in FIG. 2B that each of the third voltage-current converter 420 and the fourth voltage-current converter 450 is formed of a resistor, this can also be implemented with an analog switch and a current source.

도 5는 도 2b에 도시된 제3 전압-전류 변환부(420) 및 제4 전압-전류 변환부(450)를 구현하는 다른 회로도이다. FIG. 5 is another circuit diagram for implementing the third voltage-current converter 420 and the fourth voltage-current converter 450 shown in FIG. 2B .

도 5를 참조하면, 제3 전압-전류 변환부(420)는 제3 풀업 전류원(422), 제3 풀다운 전류원(423), 제3 풀업 스위치(424) 및 제3 풀다운 스위치(425)를 포함한다. Referring to FIG. 5 , the third voltage-current converter 420 includes a third pull-up current source 422 , a third pull-down current source 423 , a third pull-up switch 424 , and a third pull-down switch 425 . do.

제3 풀업 전류원(422) 및 제3 풀다운 전류원(423)은 제1 전류를 생성한다. 제3 풀업 스위치(424)는 제3 버퍼(410)의 후단 인버터에서 출력되는 신호에 응답하여 제3 풀업 전류원(422)에서 생성된 제1 전류의 출력을 제어한다. 제3 풀다운 스위치(425)는 제3 버퍼(410)의 전단 인버터에서 출력되는 신호에 응답하여 제3 풀다운 전류원(423)에서 생성된 제1 전류의 출력을 제어한다. A third pull-up current source 422 and a third pull-down current source 423 generate a first current. The third pull-up switch 424 controls the output of the first current generated by the third pull-up current source 422 in response to a signal output from the downstream inverter of the third buffer 410 . The third pull-down switch 425 controls the output of the first current generated by the third pull-down current source 423 in response to a signal output from the previous inverter of the third buffer 410 .

이에 따라, 제3 커런트컨베이어(CC1)(430)의 X포트에는 제3 송신전압신호에 대응하는 전류, 즉 제1 전류가 인가된다. Accordingly, the current corresponding to the third transmission voltage signal, that is, the first current is applied to the X port of the third current conveyor (CC1) 430 .

제4 전압-전류 변환부(450)는 제4 풀업 전류원(452), 제4 풀다운 전류원(453), 제4 풀업 스위치(454) 및 제4 풀다운 스위치(455)를 포함한다. The fourth voltage-current converter 450 includes a fourth pull-up current source 452 , a fourth pull-down current source 453 , a fourth pull-up switch 454 , and a fourth pull-down switch 455 .

제4 풀업 전류원(452) 및 제4 풀다운 전류원(453)은 제2 전류를 생성한다. 본 실시예에서, 상기 제2 전류는 상기 제1 전류의 1/2이다. 제4 풀업 스위치(454)는 제4 인버터(440)에서 출력되는 신호에 응답하여 제4 풀업 전류원(452)에서 생성된 제2 전류의 출력을 제어한다. 제4 풀다운 스위치(455)는 제4 인버터(440)에 인가되는 신호에 응답하여 제4 풀다운 전류원(453)에서 생성된 제2 전류의 출력을 제어한다.A fourth pull-up current source 452 and a fourth pull-down current source 453 generate a second current. In this embodiment, the second current is 1/2 of the first current. The fourth pull-up switch 454 controls the output of the second current generated by the fourth pull-up current source 452 in response to the signal output from the fourth inverter 440 . The fourth pull-down switch 455 controls the output of the second current generated by the fourth pull-down current source 453 in response to the signal applied to the fourth inverter 440 .

이에 따라, 제4 커런트컨베이어(CC2)(460)의 X포트에는 제2 송신전압신호의 반전신호에 대응하는 전류, 즉 제2 전류가 인가된다. Accordingly, a current corresponding to the inverted signal of the second transmission voltage signal, that is, the second current is applied to the X port of the fourth current conveyor (CC2) 460 .

도 6은 도 2a 및 도 2b에 도시된 커런트컨베이어를 설명하기 위한 회로도이다. 본 실시예에서, 커런트컨베이어는 평형 출력 레일-투-레일 2세대 커런트컨베이어(Balanced Output Rail-to-rail Current Conveyor II)를 도시한다. 6 is a circuit diagram for explaining the current conveyor shown in FIGS. 2A and 2B. In this embodiment, the current conveyor shows a Balanced Output Rail-to-rail Current Conveyor II of the second generation.

도 6을 참조하면, 커런트컨베이어는 코어 블록(CORE) 및 드라이빙 블록(D2)를 포함한다. Referring to FIG. 6 , the current conveyor includes a core block CORE and a driving block D2.

코어 블록(CORE)은 상측 차동 입력단(110), 하측 차동 입력단(120), 상측 커런트미러단(130), 하측 커런트미러단(140), 스위칭단(150), 제1 캐패시터(C1) 및 제2 캐패시터(C2)를 포함하고, 바이어스 회로 블록(미도시)으로부터 PMOS 소자들의 바이어스 전압으로서 VBP0, VBP1 및 VBP2를 인가받고, NMOS 소자들의 바이어스 전압으로서 VBN0, VBN1 및 VBN2를 인가받는다. 도 7에 도시된 평형 출력 레일-투-레일 2세대 커런트컨베이어에서 바이어스 회로 블록에 대한 도시는 생략되었다. The core block CORE includes an upper differential input terminal 110 , a lower differential input terminal 120 , an upper current mirror terminal 130 , a lower current mirror terminal 140 , a switching terminal 150 , a first capacitor C1 and a first Two capacitors C2 are included, and VBP0, VBP1 and VBP2 are applied as bias voltages of the PMOS devices from a bias circuit block (not shown), and VBN0, VBN1 and VBN2 are applied as bias voltages of the NMOS devices. In the balanced output rail-to-rail second-generation current conveyor shown in FIG. 7, the illustration of the bias circuit block is omitted.

코어 블록(CORE)은 Y포트 및 X포트에 공통 연결된 상측 차동 입력단(110) 및 하측 차동 입력단(120)을 통해 레일-투-레일 입출력을 구현하고, Y포트의 전압과 X포트의 전압을 근거로 바이어스 전압에 의해 인가되는 전류를 미러링하여 제1 구동전압(P_DRV) 및 제2 구동전압(N_DRV)을 드라이빙 블록(D2)에 출력한다. The core block (CORE) implements rail-to-rail input/output through the upper differential input terminal 110 and the lower differential input terminal 120 commonly connected to the Y port and the X port, and based on the voltage of the Y port and the X port The first driving voltage P_DRV and the second driving voltage N_DRV are output to the driving block D2 by mirroring the current applied by the raw bias voltage.

상측 차동 입력단(110)은 직렬 연결된 MP0 및 MP1와 병렬 연결된 MP2 및 MP3로 구성된다. MP0은 VDD가 인가되는 소스, VBP0가 인가되는 게이트, MP1의 소스에 연결된 드레인을 갖는다. MP1은 MP0의 드레인에 연결된 소스, VBP1가 인가되는 게이트, MP2의 소스 및 MP3의 소스에 연결된 드레인을 갖는다. MP2은 MP1의 드레인에 연결된 소스, Y포트에 연결된 게이트, 하측 커런트미러단(140)에 연결된 드레인을 갖는다. MP3은 MP1의 드레인에 연결된 소스, X포트에 연결된 게이트, 하측 커런트미러단(140)에 연결된 드레인을 갖는다. MP2 및 MP3가 입력을 담당하며 Y포트의 전압과 X포트의 전압을 비교하여 보다 낮은 전압이 입력된 게이트쪽으로 바이어스 전압에 의해 인가되는 전류(tail current)(Ip)를 흘려 주는 역할을 수행한다. 여기서, 동작 가능한 입력 신호 전압(Common mode voltage)의 범위는, VDD를 약 3.3V로 가정할 경우, 2.5V 내지 0V 정도이다. The upper differential input terminal 110 is composed of series-connected MP0 and MP1 and parallel-connected MP2 and MP3. MP0 has a source to which VDD is applied, a gate to which VBP0 is applied, and a drain connected to the source of MP1. MP1 has a source connected to the drain of MP0, a gate to which VBP1 is applied, a source of MP2 and a drain connected to the source of MP3. MP2 has a source connected to the drain of MP1, a gate connected to the Y port, and a drain connected to the lower current mirror terminal 140 . MP3 has a source connected to the drain of MP1, a gate connected to the X port, and a drain connected to the lower current mirror terminal 140 . MP2 and MP3 are in charge of the input, and by comparing the voltage of the Y port and the voltage of the X port, the current (tail current) (Ip) applied by the bias voltage flows toward the gate to which the lower voltage is input. Here, a range of an operable input signal voltage (common mode voltage) is about 2.5V to 0V, assuming that VDD is about 3.3V.

하측 차동 입력단(120)은 직렬 연결된 MN0 및 MN1와 병렬 연결된 MN2 및 MN3로 구성된다. MN0은 MN1의 소스에 연결된 드레인, VBN0가 인가되는 게이트, VSS가 인가되는 소스를 갖는다. MN1은 MN2의 소스 및 MN3의 소스에 연결된 드레인, VBN1가 인가되는 게이트, MN0의 드레인에 연결된 소스를 갖는다. MN2은 상측 커런트미러단(130)에 연결된 드레인, Y포트에 연결된 게이트, MN1의 드레인에 연결된 소스를 갖는다. MN3은 상측 커런트미러단(130)에 연결된 드레인, X포트에 연결된 게이트, MN1의 드레인에 연결된 소스를 갖는다. MN2 및 MN3가 입력을 담당하며 Y포트의 전압과 X포트의 전압을 비교하여 보다 높은 전압이 입력된 게이트쪽으로 바이어스 전압에 의해 인가되는 전류(In)를 흘려 주는 역할을 수행한다. 여기서, 동작 가능한 입력 신호 전압(Common mode voltage)의 범위는, VDD를 약 3.3V로 가정할 경우, 0.7V 내지 3.3V 정도가 된다.The lower differential input terminal 120 includes MN0 and MN1 connected in series and MN2 and MN3 connected in parallel. MN0 has a drain connected to the source of MN1, a gate to which VBN0 is applied, and a source to which VSS is applied. MN1 has a drain connected to the source of MN2 and the source of MN3, a gate to which VBN1 is applied, and a source connected to the drain of MN0. MN2 has a drain connected to the upper current mirror stage 130 , a gate connected to the Y port, and a source connected to the drain of MN1 . MN3 has a drain connected to the upper current mirror stage 130 , a gate connected to the X port, and a source connected to the drain of MN1 . MN2 and MN3 are in charge of the input, and by comparing the voltage of the Y port and the voltage of the X port, the current (In) applied by the bias voltage flows toward the gate to which the higher voltage is input. Here, a range of an operable input signal voltage (common mode voltage) is about 0.7V to about 3.3V, assuming that VDD is about 3.3V.

커런트컨베이어의 입력 스테이지로서 상측 차동 입력단(110) 및 하측 차동 입력단(120)이 배치되므로 레일-투-레일 입력(rail-to-rail input)을 구현할 수 있다. 즉, 전원이 3.3V일 때 입력 전압(Common Mode Voltage)의 범위가 전원 전압(VDD)의 범위 모두를 커버하도록 전류(tail current)(Ip, In)을 흘려 줄 수 있다. 이러한 입력 전압의 범위를 표현하면 도 8과 같다. Since the upper differential input terminal 110 and the lower differential input terminal 120 are disposed as an input stage of the current conveyor, rail-to-rail input can be implemented. That is, when the power is 3.3V, the current (tail current) (Ip, In) may flow so that the range of the input voltage (Common Mode Voltage) covers all of the range of the power voltage (VDD). The range of such an input voltage is shown in FIG. 8 .

도 7은 레일-투-레일 입력을 설명하기 위한 그래프이다. 7 is a graph for explaining a rail-to-rail input.

도 7에 도시된 바와 같이, 레일-투-레일 입력은 입력되는 신호의 범위를 0V~VDD를 모두 커버하게 됨으로 기존의 회로가 상측의 입력 또는 하측의 입력을 받는 경우에 비해서 보다 넓은 범위의 입력 전압에 대해서 동작하는 장점을 갖는다. As shown in FIG. 7 , the rail-to-rail input covers the range of the input signal from 0V to VDD, so it has a wider input range compared to the case where the conventional circuit receives an upper input or a lower input. It has the advantage of operating on voltage.

도 6을 다시 참조하면, 상측 커런트미러단(130)는 MP4, MP5, MP6 및 MP7로 구성되어 커런트미러를 정의한다. MP4는 VDD가 인가되는 소스, MP5의 드레인 및 MP6의 게이트에 연결된 게이트, MP5의 소스에 연결된 드레인을 갖는다. 또한, MP4의 드레인은 하측 차동 입력단(120)의 MN3의 소스에 연결된다. MP5는 MP4의 드레인에 연결된 소스, MP7의 게이트에 연결된 게이트, MP4의 게이트에 연결된 드레인을 갖는다. 또한, MP5의 소스는 하측 차동 입력단(120)의 MN3의 소스에 연결된다. MP6은 VDD가 인가되는 소스, MP5의 드레인 및 MP4의 게이트에 연결된 게이트, MP7의 소스에 연결된 드레인을 갖는다. 또한, MP6의 드레인은 하측 차동 입력단(120)의 MN2의 소스에 연결된다. MP7은 MP6의 드레인에 연결된 소스, MP5의 게이트에 연결된 게이트, 드라이빙 블록(D2) 및 스위칭단(150)에 연결된 드레인을 갖는다. 여기서, VBP1 전압으로 MP5 및 MP7이 바이어싱되며, MP4와 MP6의 바이어스 전압은 MP5의 드레인 전압이 인가되는 회로적 특징을 갖는다. Referring back to FIG. 6 , the upper current mirror stage 130 is composed of MP4, MP5, MP6, and MP7 to define a current mirror. MP4 has a source to which VDD is applied, a drain of MP5, a gate connected to the gate of MP6, and a drain connected to the source of MP5. Also, the drain of MP4 is connected to the source of MN3 of the lower differential input terminal 120 . MP5 has a source connected to the drain of MP4, a gate connected to the gate of MP7, and a drain connected to the gate of MP4. Also, the source of MP5 is connected to the source of MN3 of the lower differential input terminal 120 . MP6 has a source to which VDD is applied, a drain of MP5 and a gate connected to the gate of MP4, and a drain connected to the source of MP7. Also, the drain of MP6 is connected to the source of MN2 of the lower differential input terminal 120 . MP7 has a source connected to the drain of MP6 , a gate connected to the gate of MP5 , a driving block D2 , and a drain connected to the switching terminal 150 . Here, MP5 and MP7 are biased with the voltage VBP1, and the bias voltages of MP4 and MP6 have circuit characteristics in which the drain voltage of MP5 is applied.

MP4의 게이트 면적과 MP6의 게이트 면적이 같고, MP5의 게이트 면적과 MP7의 게이트 면적이 같다면, MP6 및 MP7을 통해 흐르는 전류는 MP4 및 MP5을 통해 흐르는 전류와 같다. 이때, MP5의 포화전압(saturation voltage)은 MP4의 문턱전압(Threshold voltage, Vth)보다 높아지고, 이로 인하여 MP7의 드레인에 전류가 공급된다. 따라서 동작 가능한 전압의 범위가 일반적인 구조의 커런트미러 보다 넓어지는 특징을 갖는다. If the gate area of the MP4 and the gate area of the MP6 are the same, and the gate area of the MP5 and the gate area of the MP7 are the same, the current flowing through the MP6 and the MP7 is the same as the current flowing through the MP4 and the MP5. At this time, the saturation voltage of the MP5 is higher than the threshold voltage (Vth) of the MP4, whereby a current is supplied to the drain of the MP7. Therefore, it has a characteristic that the range of the operable voltage is wider than that of the current mirror of a general structure.

이때, 하측 차동 입력단(120)의 입력 전압의 차이에 의해 전류가 각각 MP4 및 MP6의 드레인에 서로 다른 값으로 인가되면, MP7를 통해 흐르는 최종 출력전류(I(MP7))는 VBP1에 의한 바이어스 전류±@IN의 전류로 결정된다. 여기서, @는 커런트컨베이어의 입력 스테이지인 상측 차동 입력단(110) 및 하측 차동 입력단(120)으로부터 구해지는 입력 전압의 차이값에 대한 전류(In)의 비율이다. At this time, when currents are applied to the drains of MP4 and MP6 at different values due to the difference in the input voltage of the lower differential input terminal 120 , respectively, the final output current I(MP7) flowing through the MP7 is the bias current by VBP1. It is determined by the current of ±@IN. Here, @ is the ratio of the current In to the difference value of the input voltages obtained from the upper differential input terminal 110 and the lower differential input terminal 120 that are the input stages of the current conveyor.

하측 커런트미러단(140)는 MN4, MN5, MN6 및 MN7로 구성되어 커런트미러를 정의한다. MN4는 MN5의 소스에 연결된 드레인, MN6의 게이트에 연결된 게이트, VSS가 인가되는 소스를 갖는다. 또한, MN4의 드레인은 상측 차동 입력단(110)의 MP3의 소스에 연결된다. MN5는 스위칭단(150)에 연결된 드레인, MN7의 게이트에 연결된 게이트, MN4의 드레인에 연결된 소스를 갖는다. 또한, MN5의 소스는 상측 차동 입력단(110)의 MP2의 소스에 연결된다. MN6은 MN7의 소스에 연결된 드레인, MN4의 게이트에 연결된 게이트, VSS가 인가되는 소스를 갖는다. MN7은 스위칭단(150)에 연결된 드레인, MN5의 게이트에 연결된 게이트, MN6의 드레인에 연결된 소스를 갖는다. 또한, MN7의 드레인은 상측 차동 입력단(110)의 MP2의 소스에 연결된다. 여기서, VBN1 전압으로 MN5 및 MN7이 바이어싱되며, MN4와 MN6의 바이어스 전압은 MN5의 소스 전압이 인가되는 회로적 특징을 갖는다. The lower current mirror stage 140 is composed of MN4, MN5, MN6 and MN7 to define a current mirror. MN4 has a drain connected to the source of MN5, a gate connected to the gate of MN6, and a source to which VSS is applied. Also, the drain of MN4 is connected to the source of MP3 of the upper differential input terminal 110 . MN5 has a drain connected to the switching terminal 150, a gate connected to the gate of MN7, and a source connected to the drain of MN4. Also, the source of MN5 is connected to the source of MP2 of the upper differential input terminal 110 . MN6 has a drain connected to the source of MN7, a gate connected to the gate of MN4, and a source to which VSS is applied. MN7 has a drain connected to the switching terminal 150, a gate connected to the gate of MN5, and a source connected to the drain of MN6. Also, the drain of MN7 is connected to the source of MP2 of the upper differential input terminal 110 . Here, MN5 and MN7 are biased with the voltage VBN1, and the bias voltages of MN4 and MN6 have a circuit feature in which the source voltage of MN5 is applied.

MN4의 게이트 면적과 MN6의 게이트 면적이 같고, MN5의 게이트 면적과 MN7의 게이트 면적이 같다면, MN6 및 MN7을 통해 흐르는 전류는 MN4 및 MN5을 통해 흐르는 전류와 같다. 이때, MN5의 포화전압은 MN4의 문턱전압(Vth)보다 높아지고, 이로 인하여 MN7의 소스에 전류가 공급된다. 따라서 동작 가능한 전압의 범위가 일반적인 구조의 커런트미러 보다 넓어지는 특징을 갖는다. If the gate area of MN4 and the gate area of MN6 are the same, and the gate area of MN5 and the gate area of MN7 are the same, the current flowing through MN6 and MN7 is the same as the current flowing through MN4 and MN5. At this time, the saturation voltage of MN5 is higher than the threshold voltage (Vth) of MN4, whereby a current is supplied to the source of MN7. Therefore, it has a characteristic that the range of the operable voltage is wider than that of the current mirror of a general structure.

이때, 상측 차동 입력단(110)의 입력 전압의 차이에 의해 전류가 각각 MN4 및 MN6의 소스에 서로 다른 값으로 인가되면, MN7을 통해 흐르는 최종 출력전류(I(MN7))는 VBN1에 의한 바이어스 전류±@IP의 전류로 결정된다. 여기서, @는 커런트컨베이어의 입력 스테이지인 상측 차동 입력단(110) 및 하측 차동 입력단(120)으로부터 구해지는 입력 전압의 차이값에 대한 전류(Ip)의 비율이다. At this time, when different values of current are applied to the sources of MN4 and MN6 due to the difference in the input voltage of the upper differential input terminal 110, the final output current I(MN7) flowing through MN7 is the bias current by VBN1. It is determined by the current of ±@IP. Here, @ is the ratio of the current Ip to the difference between the input voltages obtained from the upper differential input terminal 110 and the lower differential input terminal 120 that are the input stages of the current conveyor.

본 실시예에서, 상측 커런트미러단(130) 및 하측 커런트미러단(140)은 하이-컴플리언스(High-compliance) 커런트미러를 채용한다. In this embodiment, the upper current mirror stage 130 and the lower current mirror stage 140 employ a high-compliance current mirror.

드라이빙 블록(D2)는 제1 드라이버(210) 및 제2 드라이버(220)를 포함하고, 제1 구동전압(P_DRV) 및 제2 구동전압(N_DRV)에 응답하여 정상출력전류를 ZP포트를 통해 출력한다. The driving block D2 includes a first driver 210 and a second driver 220 , and outputs a normal output current through the ZP port in response to the first driving voltage P_DRV and the second driving voltage N_DRV. do.

제1 드라이버(210)는 직렬 연결된 MP10 및 MN10으로 구성된다. MP10는 VDD가 인가되는 소스, 상측 전류 미러단(130)에 연결된 게이트, 및 MN10의 드레인 및 X포트에 연결된 드레인을 갖는다. MN10는 VSS가 인가되는 소스, 하측 전류 미러단(140)에 연결된 게이트, 및 MP10의 드레인 및 X포트에 연결된 드레인을 갖는다. 제1 드라이버(210)는 2세대 전류 컨베이어의 구조에 맞도록 입력 스테이지의 X포트에 출력을 연결해 주는 역할을 수행한다. The first driver 210 is configured by serially connected MP10 and MN10. MP10 has a source to which VDD is applied, a gate connected to the upper current mirror terminal 130, and a drain connected to the drain and X port of MN10. MN10 has a source to which VSS is applied, a gate connected to the lower current mirror terminal 140, and a drain connected to the drain and X port of MP10. The first driver 210 serves to connect the output to the X port of the input stage to fit the structure of the second generation current conveyor.

도 8은 도 6에 도시된 제1 드라이버(210)에 구비되는 MP10 및 MN10의 전류 특성을 설명하기 위한 그래프이다. FIG. 8 is a graph for explaining current characteristics of MP10 and MN10 included in the first driver 210 shown in FIG. 6 .

도 8에 도시된 바와 같이, MP10의 출력전류(I_MP)는 상측 전류 미러단(130)의 출력인 제1 구동전압(P_DRV)에 의해서 제어된다. 출력전류(I_MP)가 +4J보다 큰 구간에서 MP10는 선형 모드(linear mode)로 동작하고, +4J보다 작은 구간에서 MP10는 비선형적 특징을 가지며, -4J 이하의 구간에서 MP10는 컷-오프(cut-off)되어 더 이상 전류 구동을 하지 못하는 특성을 갖는다. 여기서, J는 구동하는 MOSFET의 영입력전류(Quiescent Current)로서 대기 모드 전류(즉, 대기 상태에서 동작 전에 흐르는 전류의 값)을 의미한다. 각각 드라이버 MOS의 게이트 전압이 문턱 전압을 지나 선형 동작 모드에 도달하기 전까지의 바이어스 전압에 대한 구간을 ±4J 정도의 구간으로 정의하여 AB급 드라이버(Class AB driver)를 설계한다. As shown in FIG. 8 , the output current I _MP of the MP10 is controlled by the first driving voltage P_DRV that is the output of the upper current mirror terminal 130 . In the section where the output current (I _MP ) is larger than +4J, the MP10 operates in a linear mode, and in the section smaller than +4J, the MP10 has a non-linear characteristic, and in the section below -4J, the MP10 cut-off It is cut-off and has a characteristic that it cannot drive current anymore. Here, J is the quiescent current of the driving MOSFET and means the standby mode current (ie, the value of the current flowing before operation in the standby state). A Class AB driver is designed by defining the section for the bias voltage before the gate voltage of each driver MOS passes the threshold voltage and reaches the linear operation mode as a section of ±4J.

한편, MN10의 출력전류(I_MN)는 하측 전류 미러단(140)의 출력인 제2 구동전압(N_DRV)에 의해서 제어된다. 출력전류(I_MN)가 -4J보다 작은 구간에서 MN10는 선형 모드(linear mode)로 동작하고, -4J보다 큰 구간에서 MN10는 비선형적 특징을 가지며, +4J 이상의 구간에서 MN10는 컷-오프(cut-off)되어 더 이상 전류 구동을 하지 못하는 특성을 갖는다. Meanwhile, the output current I _MN of the MN10 is controlled by the second driving voltage N_DRV that is the output of the lower current mirror stage 140 . In the section where the output current (I _MN ) is smaller than -4J, MN10 operates in a linear mode, in the section larger than -4J, MN10 has non-linear characteristics, and in the section above +4J, MN10 cut-off ( cut-off) and no longer drive current.

따라서, 신호가 없는 0전류 구간(즉, 무신호 구간)에서 MP10과 MN10의 전류값은 존재하지만 동작 모드에서 가장 작은 전류값을 갖게 되므로 이러한 출력 버퍼 스테이지(output buffer stage)를 AB급 스테이지(class AB stage)라고 한다. 이러한 기능을 갖는 드라이버를 AB급 드라이버(Class AB driver)라 한다. 또한 이러한 AB급 드라이버를 갖는 전류 컨베이어를 사용하여 무신호시의 소비 전류를 낮추고, 출력 드라이버의 크기를 응용에 맞도록 적절하게 조정하여 사용하며, 저전력 동작 특성 및 큰 전류의 구동을 가능하게 하는 장점을 갖게 된다. Therefore, in the 0 current section (that is, no signal section) where there is no signal, the current values of MP10 and MN10 exist but have the smallest current value in the operation mode, so this output buffer stage is classified as class AB. AB stage). A driver having such a function is called a Class AB driver. In addition, by using a current conveyor with such an AB class driver, the current consumption during no signal is reduced, the size of the output driver is appropriately adjusted to suit the application, and the advantages of low power operation characteristics and large current driving are achieved. will have

도 6을 다시 참조하면, 제2 드라이버(220)는 제1 드라이버(210)의 구조와 동일하게 직렬 연결된 MP11 및 MN11으로 구성된다. MP11은 VDD가 인가되는 소스, 제1 드라이버(210)의 MP10의 게이트에 연결된 게이트, MN11의 드레인 및 ZP포트에 연결된 드레인을 갖는다. MN11은 VSS가 인가되는 소스, 하측 전류 미러단(140) 및 MN10의 게이트에 연결된 게이트, 및 MP11의 드레인 및 ZP포트에 연결된 드레인을 갖는다. 제1 드라이버(210)가 상측 차동 입력단(110) 및 하측 차동 입력단(120)의 차동 입력 스테이지의 X포트에 연결되는 것과 달리, 제2 드라이버(220)는 출력 구동을 위한 ZP포트에 연결된다. Referring back to FIG. 6 , the second driver 220 includes the MP11 and MN11 connected in series in the same way as the structure of the first driver 210 . MP11 has a source to which VDD is applied, a gate connected to the gate of MP10 of the first driver 210 , a drain of MN11 and a drain connected to the ZP port. MN11 has a source to which VSS is applied, a gate connected to the lower current mirror terminal 140 and the gate of MN10, and a drain connected to the drain and ZP port of MP11. Unlike the first driver 210 connected to the X port of the differential input stage of the upper differential input terminal 110 and the lower differential input terminal 120 , the second driver 220 is connected to the ZP port for output driving.

그러면, 이하에서 제1 통신모듈(또는 A측)(300)에서 제2 통신모듈(또는 B측)(400)으로 단방향 신호가 송신되는 경우, 제1 통신모듈(300)과 제2 통신모듈(400)간에 동시에 양방향 신호가 송신의 경우, 제1 통신모듈(300)의 RX 신호 복원 과정 및 제2 통신모듈(400)의 RX 신호 복원 과정을 설명한다. 본 실시예에서 제1 통신모듈(300)에서 신호가 송신되고 제2 통신모듈(400))에서 신호가 수신될 수 있고, 제2 통신모듈(400)에서 신호가 송신되고 제1 통신모듈(300)에서 신호가 수신될 수도 있다. Then, when a unidirectional signal is transmitted from the first communication module (or A side) 300 to the second communication module (or B side) 400 hereinafter, the first communication module 300 and the second communication module ( In the case of simultaneous bidirectional signal transmission between 400 , the RX signal restoration process of the first communication module 300 and the RX signal restoration process of the second communication module 400 will be described. In this embodiment, a signal may be transmitted from the first communication module 300 and a signal may be received from the second communication module 400 , and a signal may be transmitted from the second communication module 400 and the first communication module 300 . ) may receive a signal.

<A측에서 B측으로 단방향 신호 송신><One-way signal transmission from A side to B side>

먼저, A측에서 B측으로 단방향 신호가 송신되는 경우를 수식으로 설명한다. 즉, A측과 B측 각각에서 제2 커런트컨베이어(CC2)(360) 및 제5 커런트컨베이어(CC5)(460)가 제거되고, B측에서 제2 입력단자(TXB), 제2 버퍼(410) 및 제3 전압-전류 변환부(420)가 제거된 경우 구현한 방식을 설명한다. First, a case in which a unidirectional signal is transmitted from the A side to the B side will be described with an equation. That is, the second current conveyor (CC2) 360 and the fifth current conveyor (CC5) 460 are removed from the A side and the B side, respectively, and the second input terminal TXB and the second buffer 410 are removed from the B side. ) and the third voltage-to-current converter 420 will be described in a case where it is implemented.

A측 송신신호(TXA)는

와 같다. 여기서, A측 송신신호(TXA)는 사인파나 정현파, 아이 패턴(Eye pattern)을 갖는 전압 신호일 수 있다. A-side transmit signal (TXA) is

same as Here, the A-side transmission signal TXA may be a sine wave, a sine wave, or a voltage signal having an eye pattern.

CC1(330)의 Y포트는 공통전압(VCOM)으로 연결되어 있다. 여기서, 공통전압(VCOM)은 VDD전원의 통상적인 1/2전압 또는 중간 전압일 수 있다. 또는, 공통전압(VCOM)은 실제의 응용에서 0V ~ VDD 사이의 임의 전압일 수 있다. X포트의 전압은 커런트컨베이어의 특성상 공통전압(VCOM)이기 때문에, X포트의 전압은 일반적으로 Y포트에 공통전압(VCOM)이 인가된 경우 계산의 편의를 위해 0V로 치환하여 표현하거나, 공급전원이 +VDD 내지 -VDD인 경우 X포트의 전압은

인 0V가 된다. The Y port of CC1 (330) is connected to the common voltage (VCOM). Here, the common voltage VCOM may be a typical 1/2 voltage or an intermediate voltage of the VDD power supply. Alternatively, the common voltage VCOM may be any voltage between 0V and VDD in practical applications. Since the voltage at port X is a common voltage (VCOM) due to the characteristics of the current conveyor, the voltage at port X is generally expressed by substituting 0V for convenience of calculation when a common voltage (VCOM) is applied to port Y, or When this +VDD to -VDD, the voltage of port X is

is 0V.

A측 제1 버퍼(310)(즉, 출력 임피던스가 낮은 버퍼로서, 통상 인버터 2개를 사용한다)의 출력단과, CC1(330)의 X포트에 연결된 제1 전압-전류 변환부(즉, CV(Current-Voltage converting) 저항)에 의한 전류, 즉 A측 송신전류는 전압-전류의 식에 의해서

와 같이 표현된다. 여기서,

이지만

은 상수로 간주하여 계산의 편의를 위해 0으로 치환한다. The output terminal of the A-side first buffer 310 (that is, a buffer with low output impedance, usually using two inverters), and a first voltage-current converter (ie, CV) connected to the X port of CC1 330 Current by (Current-Voltage converting) resistance), that is, the A-side transmission current, is

is expressed as here,

as

is regarded as a constant and is substituted with 0 for convenience of calculation.

이때 CC1(330)의 X포트 방향으로 입력되는 송신전류(

)와 그에 맞서 CC1(330)의 X포트로 출력되는 전류(

)와 싱글-와이어에서 공급되는 타단의 CC1(330)의 X포트에서 공급되는 전류(

) 및 타단의 송신전류(

)의 합은 0이다. At this time, the transmission current (

) and the current output to the X port of CC1 (330) against it (

) and the current (

) and the transmission current of the other end (

) sum to 0.

합이 0인 이유는 아래와 같다. The reason why the sum is 0 is as follows.

X포트는 2세대 커런트컨베이어(CCII)의 특성으로 인해 공통전압(VCOM)을 갖는 로우 임피던스 포트들이고, 전압은 공통전압(VCOM)으로 유지되면서 X포트에 인가되는 전류만 각각 모니터링하고, 역방향으로 동일한 전류를 공급하며, X포트의 전류를 감지하여 ZP포트로 동일한 값으로 역방향 전류를 생성하는 특성 때문이다, 또한 회로 구성이 그렇게 동작하도록 설계 되었다. Port X is a low-impedance port having a common voltage (VCOM) due to the characteristics of the second-generation current conveyor (CCII), and while the voltage is maintained at the common voltage (VCOM), only the current applied to the X port is monitored. It is because of the characteristic of supplying current and sensing the current of X port to generate reverse current with the same value as ZP port, and the circuit configuration is designed to operate like that.

A측의 CC1(330)와 B측의 CC4(430)는 등가 회로(동일한 구조에 동일한 전류 구동 회로)로 구성되기 때문에 동일한 출력 전류를 갖는다. CC1 (330) on the A side and CC4 (430) on the B side have the same output current because they are constituted by equivalent circuits (same current driving circuits in the same structure).

따라서 A측과 B측 각각의 X포트는 송신전류를 동등하게 나누어 반대의 위상을 갖는 전류를 공급하게 됨으로 위의 관계에 의한 전류 수식은 수식(1)과 같이 표현된다. 이때, 싱글-와이어의 선로 저항은 제로 오옴(0Ω)에 가깝고, 통신 선로 상의 전압 변동은 거의 변동이 없기 때문에, 선로에서 흔히 발생하는 IR 드롭(drop)(즉, 저항과 전류에 의한 전압 강화)는 무시할 만한 수준이다. 따라서 와이어 선로 모델은 아래의 수식 계산에 반영하지 않아도 실제 시스템으로 구현될 수 있다. Therefore, the X port of each of the A side and B side divides the transmission current equally and supplies the current having the opposite phase. At this time, since the line resistance of the single-wire is close to zero ohm (0Ω) and the voltage fluctuation on the communication line has almost no fluctuation, IR drop (i.e., voltage enhancement by resistance and current) that occurs frequently in the line is negligible. Therefore, the wire line model can be implemented as an actual system without being reflected in the calculation of the formula below.

수식(1)

Formula (1)

제2 입력단자(TXB)의 입력 신호가 없으므로 아래의 수식(2)로 표현된다. Since there is no input signal of the second input terminal TXB, it is expressed by Equation (2) below.

수식(2)

Formula (2)

결국 신호 전달 매체인 와이어의 전류식은 A측의 CC1(330) X포트의 전류와 동일하고, 이러한 전류는 B측의 CC4(430)의 X포트에 그대로 인가되며, B측의 CC4(430)의 X포트에 인가된 전류는 B측의 CC4(430)의 ZP포트로 반전 미러링되어 출력된다. 또한 A측의 CC1(330) X포트에 인가된 전류는 A측의 CC1(330)의 ZP포트로 반전 미러링되어 출력된다. 이를 정리하면 수식(3)과 같다. After all, the current expression of the wire, which is a signal transmission medium, is the same as the current of the X port of CC1 (330) on the A side, and this current is applied to the X port of the CC4 (430) on the B side as it is, The current applied to the X port is output by being inverted mirrored to the ZP port of the CC4 (430) on the B side. In addition, the current applied to the X port of CC1 (330) on the A side is mirrored and outputted to the ZP port of the CC1 (330) on the A side. This is summarized as Equation (3).

수식(3)

Formula (3)

수식(1)에 수식(3)을 대입하면 아래와 같다. Substituting Equation (3) into Equation (1), it is as follows.

수식(4)

Formula (4)

수식(4)를 정리하면 아래와 같다. Equation (4) is summarized as follows.

수식(5)

Formula (5)

결국 와이어를 통해 흐르는 전류식은 A측의(송전 전류의) 반전된 1/2의 TX 송신전류의 값과 같다. In the end, the current expression flowing through the wire is equal to the value of the inverted 1/2 of the TX transmission current on the A side (of the transmission current).

수식(6)

Formula (6)

수식(6)에 수식(3)을 적용하면 아래와 같다. Applying Equation (3) to Equation (6) is as follows.

수식(7)

Formula (7)

수식(8)

Formula (8)

따라서 송신측인 A측의 CC1(330)의 ZP포트는 CC1(330) X포트의 입력 전류를 반전하고 미러링하여 출력하므로 수식(8)의 관계가 성립되고, 수신측인 B측의 CC4(430)의 ZP포트는 CC4(430) X포트의 입력 전류를 반전하고 미러링하여 출력하므로 수식(7)의 관계가 성립되며, 이를 정리하면 아래와 같은 등가식이 성립한다.Therefore, the ZP port of CC1 (330) on the A side, which is the transmitting side, inverts and mirrors the input current of the X port of CC1 (330) and outputs it, so the relationship of Equation (8) is established, and the receiving side CC4 (430) of the B side ) of the ZP port inverts and mirrors the input current of the X port of CC4 (430), so the relationship of Equation (7) is established, and if summarized, the following equivalent expression is established.

수식(9)

Formula (9)

즉, A측의 CC1(330)의 ZP포트전류와 B측의 CC4(430)의 ZP포트전류는 동일한 값을 가지며 A측 송신전류의 1/2값이며 극성이 반대인 전류값이 된다.That is, the ZP port current of CC1 (330) on the A side and the ZP port current of the CC4 (430) on the B side have the same value and are 1/2 of the A side transmit current and have opposite polarities.

이를 이용하여 B측 ZP포트 출력에 OP-AMP를 사용하여 CV전환기를 설계하고, 저항값은 A측 CV전환에 사용되는 저항값의 2배를 사용하고, 반전하여 출력하게 하면 송신신호가 B측에 그대로 표현이 되며, 결국 A측 송신신호가 와이어를 지나 B측에 손실없이 수신된다. Using this, design a CV converter using OP-AMP for the output of the ZP port on the B side, and use twice the resistance value used for CV conversion on the A side. It is expressed as it is in , and in the end, the transmission signal of A side passes through the wire and is received without loss at B side.

수식(10)

Formula (10)

수식(11)

Formula (11)

수식(12)

Formula (12)

수식(13)

Formula (13)

또한 이를 이용하여 A측 ZP포트 출력에 OP-AMP를 사용하여 CV전환기를 설계하고, 저항값은 A측 CV전환에 사용되는 저항값의 2배를 사용하고, 반전하여 출력하게 되면 선로에 인가된 송신신호가 A측 ZP포트에 그대로 표현되며, 결국 A측 송신신호가 정상적으로 와이어를 지나 B측으로 송신되는 신호를 모니터링할 수 있다.In addition, using this, the CV converter is designed using OP-AMP for the A-side ZP port output, and the resistance value is twice the resistance value used for A-side CV conversion. The transmission signal is expressed as it is in the A-side ZP port, and eventually, the A-side transmission signal normally passes the wire and the signal transmitted to the B side can be monitored.

수식(14)

Formula (14)

수식(15)

Formula (15)

수식(16)

Formula (16)

수식(17)

Formula (17)

제1 출력단자(RXA)이나 제2 출력단자(RXB)에 아날로그 로우 패스 필터 또는 타이밍 글리치 필터(timing glitch filter)를 추가하여 선로상의 노이즈를 제거하면 보다 높은 신뢰성을 갖는 원 와이어(one-wire) 통신 시스템을 구현할 수 있다. One-wire with higher reliability by adding an analog low-pass filter or a timing glitch filter to the first output terminal (RXA) or the second output terminal (RXB) to remove noise on the line A communication system can be implemented.

<A측과 B측간에 동시에 양방향 신호 송신><Simultaneous bidirectional signal transmission between A side and B side>

이하에서, A측과 B측간에 동시에 양방향 신호가 송신의 경우를 수식으로 설명한다. 특히, A측 및 B측 각각의 CC2(360), CC5(460) 및 CV변환기를 모두 포함하여 구현한 방식을 설명한다. Hereinafter, a case in which a bidirectional signal is transmitted simultaneously between the A side and the B side will be described with an equation. In particular, a description will be given of a method implemented including all of the CC2 (360), CC5 (460) and CV converters of A-side and B-side, respectively.

A측 송신신호(TXA)는

와 같다. B측 송신신호(TXB)는

와 같다. 여기서, A측 송신신호(TXA) 및 B측 송신신호(TXA) 각각은 사인파나 정현파, 아이 패턴(Eye pattern)을 갖는 전압의 신호일 수 있다. A-side transmit signal (TXA) is

same as The B-side transmit signal (TXB) is

same as Here, each of the A-side transmission signal TXA and the B-side transmission signal TXA may be a sine wave, a sine wave, or a voltage signal having an eye pattern.

A측 제1 버퍼(출력 임피던스가 낮은 버퍼로서, 통상 인버터 2개를 사용한다)의 출력단과, CC1(330)의 X포트에 연결된 앰프 저항(CV(Current to Voltage 컨버팅 저항)에 의한 전류, 즉 A측 송신전류는

와 같이 표현된다. Current by the output terminal of the A-side first buffer (a buffer with low output impedance, usually using two inverters), and the amplifier resistor (CV (Current to Voltage converting resistance)) connected to the X port of CC1 (330), that is, A-side transmit current is

is expressed as

B측 제1 버퍼(출력 임피던스가 낮은 버퍼로서, 통상 인버터 2개를 사용한다)의 출력단과, CC1(330)의 X포트에 연결된 제1 전압-전류 변환부(320)에 의한 전류, 즉 B측 송신전류는 전압-전류의 식에 의해서

와 같이 표현된다.The output terminal of the B-side first buffer (a buffer with low output impedance, usually using two inverters) and the first voltage-current converter 320 connected to the X port of CC1 330, that is, B The side transmission current is determined by the voltage-current equation

is expressed as

이때 A측 및 B측 각각의 CC1(330) 및 CC4(430)의 X포트 측으로 입력되는 송신전류(

), 그에 맞서 CC1(330) 및 CC4(430)의 X포트로 출력되는 전류(

), 와이어에서 공급되는 타단의 CC1(330)의 X포트에서 공급되는 전류(

)의 합은 0이 된다. A측 CC1(330)와 B측 CC4(430)는 등가 회로(동일한 구조에 동일한 전류 구동 회로)로 구성이 되기 때문에 X포트 각각은 송신전류를 동등하게 나누어 반대의 위상을 갖는 전류를 공급하게 됨으로 위의 관계 전류식은 아래와 같이 A측 관계수식(수식(18)) 또는 B측 관계수식(수식(19))으로 표현된다. At this time, the transmission current (

), the current output to the X port of CC1 (330) and CC4 (430) against it (

), the current supplied from the X port of CC1 (330) of the other end supplied from the wire (

) sum to 0. Since A-side CC1 (330) and B-side CC4 (430) are composed of an equivalent circuit (same current driving circuit in the same structure), each X port divides the transmit current equally to supply a current having an opposite phase. The above relational current equation is expressed as A-side relational equation (Equation (18)) or B-side relational equation (Equation (19)) as follows.

수식(18)

Formula (18)

수식(19)

Formula (19)

A측의 관계식과 B측의 관계식 어떠한 수식이든 동일하게 처리가 되지만, A측에서 송/수신을 먼저 설명하기 위해서 수식(18)을 적용한다.The relational expression on the A side and the relational expression on the B side are processed in the same way, but Equation (18) is applied to explain the transmission/reception on the A side first.

수식(20)

Formula (20)

TXB 쪽의 입력 신호가 있거나 없을 수 있음으로, 이번에는 B측의 송전 전류를 계산에 포함시킨다. There may or may not be an input signal on the side of TXB, so this time, the transmission current from side B is included in the calculation.

수식(21)

Formula (21)

결국 신호 전달 매체인 와이어의 전류식은 A측의 CC1(330) X포트의 전류와 B측의 CC4(430)의 X포트의 전류의 합과 동일하고, 이러한 전류의 합은 A측 및 B측 각각의 CC1(330) 및 CC4(430)의 X포트에 그대로 인가되며, 또한 X포트에 인가된 전류는 각각의 A측 및 B측의 ZP포트로 미러링되어 출력된다. After all, the current expression of the wire, which is a signal transmission medium, is the same as the sum of the current of the X port of CC1 (330) on the A side and the current of the X port of the CC4 (430) on the B side, and the sum of these currents is the A side and the B side, respectively. CC1 (330) and CC4 (430) of CC1 (330) and CC4 (430) is directly applied to the X port, and also the current applied to the X port is output by being mirrored to the ZP port of each A side and B side.

수식(18)에 수식(21)을 대입하면 아래와 같다. Substituting Equation (21) into Equation (18), it is as follows.

수식(22)

Formula (22)

좌우변을 정리하면 아래와 같다. The left and right sides are as follows:

수식(23)

Formula (23)

결국 와이어를 통해 흐르는 전류식은 A측과 B측의 (송전 전류의) 합이 반전된 1/2성분이 된다. In the end, the current expression flowing through the wire becomes a half component in which the sum of the A and B sides (of the transmission current) is inverted.

수식(24)

Formula (24)

수식(25)

Formula (25)

A측의 CC1(330) ZP포트의 출력 전류 수식(21)에 적용하면 아래와 같다. When applied to the output current Equation (21) of the CC1 (330) ZP port on the A side, it is as follows.

수식(26)

Formula (26)

B측의 CC4(430) ZP포트의 출력 전류 수식(21)에 적용하면 아래와 같다. When applied to the output current Equation (21) of the CC4 (430) ZP port on the B side, it is as follows.

수식(27)

Formula (27)

이때 A측에서 신호(TXA)를 송신하면서 B측로부터 송신된 신호(TXB)를 전이중(full duplex) 방식으로 송신과 동시에 수신을 위해서 A측의 CC2(360)를 사용하여 A측의 CC1(330)의 ZP포트에 존재하는 송신신호를 제거하는 방법을 사용한다. At this time, while transmitting the signal TXA from the A side, CC1 330 of the A side using the CC2 360 of the A side to transmit and receive the signal TXB transmitted from the B side in a full duplex method. ), the method of removing the transmission signal present in the ZP port is used.

A측에서 B측 신호를 수신하기 위해 A측의 송신신호를 제거한다. In order to receive the B-side signal from the A-side, the A-side transmit signal is removed.

제거해야 하는 신호는 아래와 같다. The signals to be removed are as follows.

수식(28)

Formula (28)

위의 제거 신호를 만들기 위해서, A측의 제2 버퍼(반전 버퍼)를 구비하고, TXA의 구동신호와 진폭은 동일하고 위상은 역상인 전압 신호를 생성한다. CV저항으로 제2 전압-전류 변환부를 구성한다. 제2 전압-전류 변환부의 저항값은 제1 전압-전류 변환부의 저항값의 두 배인 저항을 사용한다. In order to make the above cancellation signal, a second buffer (inverting buffer) on the A side is provided, and a voltage signal having the same amplitude as the driving signal of TXA and the opposite phase is generated. The CV resistor constitutes the second voltage-current converter. The resistance value of the second voltage-current converter uses a resistance that is twice the resistance value of the first voltage-current converter.

다른 응용의 예에서, 제2 전압-전류 변환부는 제1 전압-전류 변환부의 저항값과 동일한 저항값을 갖는 저항을 사용하고 CC2(360)의 전류 변환 비를 1/2로 구성해도 동일한 결과를 얻을 수 있다. In another application example, the second voltage-current conversion unit uses a resistance having the same resistance value as the resistance value of the first voltage-current conversion unit, and the same result is obtained even if the current conversion ratio of CC2 (360) is 1/2 can be obtained

<A측의 신호 복원 과정><Signal restoration process of side A>

이하에서, A측의 RX 신호 복원 과정을 설명한다. Hereinafter, the A-side RX signal restoration process will be described.

A측의 제2 버퍼의 출력단과, CC2(360)의 X포트에 연결된 앰프 저항 2R에 의한 전류, 즉 A측의 송신신호 차감을 위한 전류는 아래와 같이 표현된다. The current due to the output terminal of the second buffer on the A side and the amplifier resistor 2R connected to the X port of the CC2 360, that is, the current for subtracting the transmission signal on the A side is expressed as follows.

수식(29)

Formula (29)

여기서, 전압이 반전되었음으로 마이너스(-)의 부호가 붙는다.Here, a minus (-) sign is attached because the voltage is inverted.

위의 전류가 A측의 CC2(360)의 X포트에 입력되여 반전 미러링(mirroring)되어 출력되는 CC2(360)의 ZP포트의 전류는 아래와 같이 표현된다. The above current is input to the X port of CC2 (360) on the A side, and the current of the ZP port of CC2 (360) which is reversed mirrored and output is expressed as follows.

수식(30)

Formula (30)

즉, 다시 반전된다. That is, it is reversed again.

X포트 -> ZP포트 관계식으로부터 A측의 CC1(330) 및 CC2(360) 각각의 ZP포트를 별도의 와이어들로 연결하여 얻어지는 전류식은 다음과 같다. From the X port -> ZP port relational expression, the current equation obtained by connecting the ZP ports of CC1 (330) and CC2 (360) of the A side with separate wires is as follows.

수식(31)

Formula (31)

수식(32)

Formula (32)

수식(26)과 수식(30)을 대입하면 아래와 같다. Substituting Equations (26) and (30), it is as follows.

수식(33)

Formula (33)

결국 A측의 제1 출력단자(RXA)의 전류는 B측에서 송신된 신호 전류의 반전된 1/2크기의 전류가 된다. 이는 곧 A측에서 송신하면서 발생된 신호 전류는 CC2(360)를 사용하여 상쇄하고, B측으로부터 전달된 신호만을 복원하였다는 것을 의미한다. As a result, the current of the first output terminal RXA of the A side becomes a current having an inverted 1/2 magnitude of the signal current transmitted from the B side. This means that the signal current generated while transmitting from the A side is canceled using the CC2 (360), and only the signal transmitted from the B side is restored.

이를 이용하여 A측의 iRXA 전류에 출력에 OP-AMP를 사용하여 CV전환기를 설계하고, 저항값은 A측의 CV전환에 사용되는 R값의 2배인 2R을 사용하고, 반전하여 출력을 하게 되면 선로에 인가된 B측의 송신신호가 A측의 제1 출력단자(RXA)에 그대로 표현이 되며, 결국 B측의 송신신호가 정상적으로 와이어를 지나 A측으로 송신되는 신호를 추출해 낼 수 있게 된다. Using this, design a CV converter using OP-AMP for the output of iRXA current on the A side, and use 2R, which is twice the R value used for CV conversion on the A side, for the resistance value. The B-side transmission signal applied to the line is expressed as it is at the A-side first output terminal (RXA), and eventually, the B-side transmission signal normally passes the wire and the signal transmitted to the A side can be extracted.

수식(34)

Formula (34)

수식(35)

Formula (35)

수식(36)

Formula (36)

수식(37)

Formula (37)

수식(38)

Formula (38)

<B측의 신호 복원 과정><Signal restoration process of side B>

이하에서, B측의 RX 신호 복원 과정을 설명한다. 여기서, A측 복원 과정에서 심볼, 기호만 변경하여 다시 기술한다. Hereinafter, the RX signal restoration process of the B side will be described. Here, in the A-side restoration process, only symbols and symbols are changed and described again.

B측의 제2 버퍼의 출력단과, CC5(460)의 X포트에 연결된 앰프 저항 2R에 의한 전류, 즉 B측의 송신신호 차감을 위한 전류는 아래와 같이 표현된다. The current due to the output terminal of the second buffer on the B side and the amplifier resistor 2R connected to the X port of CC5 (460), that is, the current for subtracting the transmit signal on the B side is expressed as follows.

수식(39)

Formula (39)

위의 전류가 B측의 CC5(460)의 X포트에 입력되어 반전 미러링(mirroring)되어 출력되는 CC5(460)의 ZP포트의 전류는 아래와 같다. The above current is input to the X port of CC5 (460) on the B side, and the current of the ZP port of CC5 (460) which is reversed mirrored and output is as follows.

수식(40)

Formula (40)

B측의 CC4(430)과 CC5(460) 각각의 ZP포트를 별도의 와이어들로 연결하여 얻어지는 전류식은 다음과 같다. The current equation obtained by connecting the ZP ports of CC4 (430) and CC5 (460) of the B side with separate wires is as follows.

수식(41)

Formula (41)

수식(42)

Formula (42)

수식(43)

Formula (43)

결국 B측의 제2 출력단자(RXB)의 전류는 A측에서 송신된 신호 전류의 반전된 1/2크기의 전류가 된다. 이는 곧 B측에서 송신하면서 발생된 신호 전류는 CC5(460)를 사용하여 상쇄하고, A측으로부터 전달된 신호 만을 복원하였다는 것을 의미한다. As a result, the current of the second output terminal RXB on the B side becomes an inverted 1/2 of the signal current transmitted from the A side. This means that the signal current generated while transmitting from the B side is canceled using the CC5 (460), and only the signal transmitted from the A side is restored.

이를 이용하여 B측의 iRXB 전류에 출력에 OP-AMP를 사용하여 CV전환기를 설계하고, 저항값은 A측의 CV전환에 사용되는 저항값의 2배를 갖는 저항을 사용하고, 반전하여 출력하게 되면 선로에 인가된 A측의 송신신호가 B측의 제2 출력단자(RXB)에 그대로 표현되며, 결국 A측의 송신신호가 정상적으로 와이어를 지나 B측으로 송신되는 신호를 추출해 낼 수 있게 된다.Using this, design a CV converter by using OP-AMP for the output of iRXB current on the B side, and use a resistor that has twice the resistance value used for CV conversion on the A side, and invert the output. In this case, the transmission signal of the A side applied to the line is expressed as it is at the second output terminal RXB of the B side, and in the end, the transmission signal of the A side normally passes the wire and the signal transmitted to the B side can be extracted.

수식(44)

Formula (44)

수식(45)

Formula (45)

수식(46)

Formula (46)

수식(47)

Formula (47)

수식(48)

Formula (48)

이상과 같은 방법으로, A측과 B측은 동시에 송신 및 수신이 가능한 원 와이어(one-wire) 통신 시스템이 구현될 수 있다. In the above method, a one-wire communication system in which the A side and the B side can transmit and receive simultaneously can be implemented.

통상적으로 제1 통신모듈과 제2 통신모듈은 지정된 인터페이스(예를 들어, 싱글 와이어 프로토콜(single wire protocol(SWP)), USB, UART(universal asynchronous receiver/transmitter), SPI(serial peripheral interface), 또는 I2C(inter-integrated circuit))를 통해 직접적으로 연결되어 통신할 수 있다. 하지만, 본 발명에 따르면 제1 통신모듈과 제2 통신모듈 각각이 복수의 커런트컨베이어들을 포함하도록 구성하고 제1 통신모듈과 제2 통신모듈이 싱글-와이어를 통해 직접적으로 연결되어 통신할 수 있다. 이에 따라, 칩들 사이에서 데이터 전송을 위한 핀(또는 패드)의 개수를 하나로 줄여서 핀의 개수를 감소시키고, 이에 따라 칩의 가격 경쟁력을 높이고 소모 전력을 감소시킬 수 있다.Typically, the first communication module and the second communication module is a designated interface (eg, single wire protocol (SWP)), USB, UART (universal asynchronous receiver/transmitter), SPI (serial peripheral interface), or It can be directly connected and communicated through an inter-integrated circuit (I2C). However, according to the present invention, each of the first communication module and the second communication module is configured to include a plurality of current conveyors, and the first communication module and the second communication module are directly connected through a single-wire to communicate. Accordingly, by reducing the number of pins (or pads) for data transmission between chips to one, the number of pins can be reduced, thereby increasing the price competitiveness of the chip and reducing power consumption.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to the embodiments, those skilled in the art can variously modify and change the present invention within the scope without departing from the spirit and scope of the present invention described in the claims below you will understand

10 : 싱글-와이어 20, 300 : 제1 통신모듈
30, 400 : 제2 통신모듈 310 : 제1 버퍼
320 : 제1 전압-전류 변환부 330 : 제1 커런트컨베이어
340 : 제1 인버터 350 : 제2 전압-전류 변환부
360 : 제2 커런트컨베이어 370 : 제3 커런트컨베이어
380 : 제1 전류-전압 전환 앰프 390 : 제2 인버터
410 : 제2 버퍼 420 : 제3 전압-전류 변환부
430 : 제4 커런트컨베이어 440 : 제3 인버터
450 : 제4 전압-전류 변환부 460 : 제5 커런트컨베이어
470 : 제6 커런트컨베이어 480 : 제2 전류-전압 전환 앰프
490 : 제4 인버터 CORE : 코어 블록
D2 : 드라이빙 블록 110 : 상측 차동 입력단
120 : 하측 차동 입력단 130 : 상측 커런트미러단
140 : 하측 커런트미러단 150 : 스위칭단
C1 : 제1 캐패시터 C2 : 제2 캐패시터
210 : 제1 드라이버 220 : 제2 드라이버10: single-wire 20, 300: first communication module
30, 400: second communication module 310: first buffer
320: first voltage-current converter 330: first current conveyor
340: first inverter 350: second voltage-current converter
360: second current conveyor 370: third current conveyor
380: first current-voltage conversion amplifier 390: second inverter
410: second buffer 420: third voltage-current converter
430: fourth current conveyor 440: third inverter
450: fourth voltage-current converter 460: fifth current conveyor
470: sixth current conveyor 480: second current-voltage conversion amplifier
490: fourth inverter CORE: core block
D2: driving block 110: upper differential input
120: lower differential input stage 130: upper current mirror stage
140: lower current mirror stage 150: switching stage
C1: first capacitor C2: second capacitor
210: first driver 220: second driver

Claims

single-wire;
a first communication module connected to one side of the single-wire, including a plurality of current conveyors, so as to freely communicate a high-speed signal from the single-wire capacitive load only by current; and
A second communication module including a plurality of current conveyors to freely communicate a high-speed signal only with current from the capacitive load of the single-wire, and a second communication module connected to the other side of the single-wire,
When a first transmission voltage signal is provided from the outside to the first communication module, the first communication module converts the first transmission voltage signal into a first transmission current signal and passes through the single-wire to the second communication module and the second communication module converts the first transmission current signal received via the single-wire into a voltage to restore the first transmission voltage signal,
When a second transmission voltage signal is provided from the outside to the second communication module, the second communication module converts the second transmission voltage signal into a second transmission current signal and outputs it to the first communication module through the single-wire and the first communication module converts the second transmission current signal received via the single-wire into a voltage to restore the second transmission voltage signal.

The single-wire communication system according to claim 1, wherein each of the first communication module and the second communication module performs a transmission operation and a reception operation at the same time.

The single-wire communication system according to claim 1, wherein each of the first communication module and the second communication module is configured in plurality to transmit and receive signals of in-phase or signals of in-phase and in-phase, respectively.

The method according to claim 1, wherein a plurality of the first communication modules are arranged in parallel, and a plurality of the second communication modules are arranged in parallel;
Each of the first communication modules transmits signals of in-phase or signals of in-phase and in-phase of signals to be transmitted, and each of the second communication modules performs an operation of receiving signals of in-phase or in-phase and in-phase Characterized by a single-wire communication system.

The method according to claim 1, wherein a plurality of the first communication modules are arranged in parallel, and a plurality of the second communication modules are arranged in parallel;
Each of the second communication modules transmits signals of in-phase or signals of in-phase and in-phase of the signals to be transmitted, and each of the first communication modules performs an operation of receiving signals of in-phase or in-phase and in-phase single-wire communication system with

The method according to claim 1, wherein a plurality of the first communication modules are arranged in parallel, and a plurality of the second communication modules are arranged in parallel;
The single-wire communication system, characterized in that the first communication modules and the second communication modules simultaneously transmit a signal of one end and receive a signal transmitted from the other end at the same time.

The method of claim 1, wherein when the first communication module performs a transmission operation, the second communication module performs a reception operation,
The single-wire communication system, characterized in that when the second communication module performs a transmission operation, the first communication module performs a reception operation.

According to claim 1, wherein the first communication module,
a first buffer connected to a first input terminal for receiving a first transmission voltage signal and buffering the first transmission voltage signal;
a first voltage-current converter having one end connected to the first buffer and the other end connected to one end of the single-wire;
a first current conveyor including an X port connected to the other end of the first voltage-current converter, a Y port to which a common voltage is applied, and a ZP port, mirroring the current sensed at the X port and outputting it through the ZP port;
a first inverter having one end connected to the first input terminal;
a second voltage-current converter having one end connected to the other end of the first inverter;
a second current conveyor including an X port connected to the other end of the second voltage-current converter, a Y port to which a common voltage is applied, and a ZP port connected to the ZP port of the first current conveyor;
The X port is respectively connected to the ZP port of the first current conveyor and the ZP port of the second current conveyor to mirror the difference value of the current between the first current conveyor and the second current conveyor, and the mirrored current to the ZP port a third current conveyor that outputs through;
a first current-voltage conversion amplifier for converting and amplifying the current output through the ZP port of the third current conveyor into a voltage; and
and an output terminal of the first current-voltage conversion amplifier and a second inverter connected to the first output terminal.

The method of claim 8, wherein the first current-voltage conversion amplifier,
a first OP-AMP having a positive terminal to which a common voltage is applied and a negative terminal receiving a current output through the ZP port of the third current conveyor; and
and a first amplifier resistor connected between the negative terminal of the first OP-AMP and the output terminal.

The method of claim 8, wherein the second communication module,
a second buffer connected to a second input terminal for receiving a second transmission voltage signal and buffering the second transmission voltage signal;
a third voltage-current converter having one end connected to the second buffer and the other end connected to one end of the single-wire;
a fourth current conveyor including an X port connected to the other end of the third voltage-current converter, a Y port to which a common voltage is applied, and a ZP port, mirroring the current sensed in the X port and outputting it through the ZP port;
a third inverter having one end connected to the second input terminal;
a fourth voltage-current converter having one end connected to the other end of the third inverter;
a fifth current conveyor including an X port connected to the other end of the fourth voltage-current converter, a Y port to which a common voltage is applied, and a ZP port connected to the ZP port of the fourth current conveyor;
X port is respectively connected to the ZP port of the fourth current conveyor and the ZP port of the fifth current conveyor to mirror the difference value of the current between the fourth current conveyor and the fifth current conveyor, and the mirrored current to the ZP port a sixth current conveyor that outputs through;
a second current-voltage conversion amplifier for converting and amplifying the current output through the ZP port of the sixth current conveyor into a voltage; and
and a fourth inverter connected to an output terminal of the second current-voltage conversion amplifier and a second output terminal.

The method of claim 10, wherein the second current-voltage conversion amplifier,
a second OP-AMP having a positive terminal to which a common voltage is applied and a negative terminal receiving a current output through the ZP port of the sixth current conveyor; and
and a second amplifier resistor connected between the negative terminal of the second OP-AMP and the output terminal.

According to claim 1, wherein the first communication module,
a first buffer connected to a first input terminal for receiving a first transmission voltage signal and buffering the first transmission voltage signal;
a first voltage-current converter having one end connected to the first buffer and the other end connected to one end of the single-wire;
a first current conveyor including an X port connected to the other end of the first voltage-current converter, a Y port to which a common voltage is applied, and a ZP port, mirroring the current sensed at the X port and outputting it through the ZP port;
a first inverter having one end connected to the first input terminal;
a second voltage-current converter having one end connected to the other end of the first inverter;
a second current conveyor including an X port connected to the other end of the second voltage-current converter, a Y port to which a common voltage is applied, and a ZP port connected to the ZP port of the first current conveyor;
A first current-voltage conversion that is respectively connected to the ZP port of the first current conveyor and the ZP port of the second current conveyor to convert and amplify the difference between the currents of the first current conveyor and the second current conveyor to a voltage amp; and
and an output terminal of the first current-voltage conversion amplifier and a second inverter connected to the first output terminal.

The method of claim 11, wherein the first current-voltage conversion amplifier,
a positive terminal to which a common voltage is applied, and a negative terminal connected to a ZP port of the first current conveyor and a ZP port of the second current conveyor, respectively, and the currents of the first current conveyor and the second current conveyor a first OP-AMP for converting and amplifying the difference value of ; and
and an amplifier resistor connected between the negative terminal of the first OP-AMP and the output terminal.

The method of claim 11, wherein the second communication module,
a second buffer connected to a second input terminal for receiving a second transmission voltage signal and buffering the second transmission voltage signal;
a third voltage-current converter having one end connected to the second buffer and the other end connected to one end of the single-wire;
a fourth current conveyor including an X port connected to the other end of the third voltage-current converter, a Y port to which a common voltage is applied, and a ZP port, mirroring the current sensed in the X port and outputting it through the ZP port;
a third inverter having one end connected to the second input terminal;
a fourth voltage-current converter having one end connected to the other end of the second inverter;
a fifth current conveyor including an X port connected to the other end of the fourth voltage-current converter, a Y port to which a common voltage is applied, and a ZP port connected to the ZP port of the fourth current conveyor;
A second current-voltage conversion that is respectively connected to the ZP port of the fourth current conveyor and the ZP port of the fifth current conveyor to convert and amplify the difference between the currents of the fourth current conveyor and the fifth current conveyor to a voltage amp; and
and a fourth inverter connected to an output terminal of the second current-voltage conversion amplifier and a first output terminal.

The method of claim 14, wherein the second current-voltage conversion amplifier,
a positive terminal to which a common voltage is applied, and a negative terminal connected to a ZP port of the fourth current conveyor and a ZP port of the fifth current conveyor, respectively, the current of the fourth current conveyor and the fifth current conveyor a second OP-AMP for converting and amplifying the difference value of and
and a second amplifier resistor connected between the negative terminal of the second OP-AMP and the output terminal.

According to claim 1, wherein the first communication module,
a first buffer connected to a first input terminal for receiving a first transmission voltage signal and buffering the first transmission voltage signal;
a first voltage-current converter having one end connected to the first buffer and the other end connected to one end of the single-wire;
a first current conveyor including an X port connected to the other end of the first voltage-current converter, a Y port to which a common voltage is applied, and a ZP port, mirroring the current sensed at the X port and outputting it through the ZP port;
a first inverter having one end connected to the first input terminal;
a second voltage-current converter having one end connected to the other end of the first inverter;
a second current conveyor including an X port connected to the other end of the second voltage-current converter, a Y port to which a common voltage is applied, and a ZP port connected to the ZP port of the first current conveyor;
The X port is respectively connected to the ZP port of the first current conveyor and the ZP port of the second current conveyor to mirror the difference value of the current between the first current conveyor and the second current conveyor, and the mirrored current to the ZP port a third current conveyor that outputs through;
a first current-voltage conversion resistor for receiving a current output through the ZP port of the third current conveyor through one end and converting it into a voltage; and
and a second inverter connected to the other end of the first current-voltage conversion resistor and a first output terminal.

The method of claim 16, wherein the second communication module,
a second buffer connected to a second input terminal for receiving a second transmission voltage signal and buffering the second transmission voltage signal;
a third voltage-current converter having one end connected to the second buffer and the other end connected to the other end of the single-wire;
a fourth current conveyor including an X port connected to the other end of the third voltage-current converter, a Y port to which a common voltage is applied, and a ZP port, mirroring the current sensed in the X port and outputting it through the ZP port;
a third inverter having one end connected to the second input terminal;
a fourth voltage-current converter having one end connected to the other end of the third inverter;
a fifth current conveyor including an X port connected to the other end of the fourth voltage-current converter, a Y port to which a common voltage is applied, and a ZP port connected to the ZP port of the fourth current conveyor;
X port is respectively connected to the ZP port of the fourth current conveyor and the ZP port of the fifth current conveyor to mirror the difference value of the current between the fourth current conveyor and the fifth current conveyor, and the mirrored current to the ZP port a sixth current conveyor that outputs through;
a second current-voltage conversion resistor for receiving the current output through the ZP port of the sixth current conveyor through one end and converting it into a voltage; and
and a fourth inverter connected to the other end of the second current-voltage conversion resistor and a second output terminal.

17. The method of any one of claims 8, 12, and 16, wherein the first voltage-current converter comprises a first resistor, and the second voltage-current converter comprises a second resistor,
and a resistance value of the second resistor is twice that of the first resistor.

18. The method of any one of claims 10, 14 and 17, wherein the third voltage-current converter comprises a third resistor, and the fourth voltage-current converter comprises a fourth resistor,
and a resistance value of the fourth resistor is twice a resistance value of the third resistor.

The method of any one of claims 10, 14, and 17, wherein the first voltage-current converter comprises:
a first pull-up current source for generating a first current;
a first pull-down current source for generating the first current;
a first pull-up switch for controlling an output of a first current generated by the first pull-up current source in response to a signal output from an inverter at a downstream stage of the first buffer; and
a second pull-down switch for controlling the output of the first current generated by the first pull-down current source in response to a signal output from the previous inverter of the first buffer;
The second voltage-current converter,
a second pull-up current source for generating a second current corresponding to 1/2 of the first current;
a second pull-down current source for generating the second current;
a third pull-up switch for controlling an output of a second current generated from the second pull-up current source in response to a signal output from the inverter at the rear stage of the second buffer; and
and a fourth pull-down switch for controlling an output of a second current generated from the second pull-down current source in response to a signal output from the inverter of the previous stage of the second buffer.

The method of any one of claims 10, 14, and 17, wherein the third voltage-current converter comprises:
a third pull-up current source generating a first current;
a third pull-down current source for generating the first current;
a third pull-up switch for controlling the output of the first current generated by the third pull-up current source in response to a signal output from the inverter at the downstream stage of the third buffer; and
A fourth pull-down switch for controlling the output of the first current generated by the third pull-down current source in response to a signal output from the inverter in front of the third buffer,
The fourth voltage-current converter,
a fourth pull-up current source for generating a second current corresponding to 1/2 of the first current;
a fourth pull-down current source for generating the second current;
a third pull-up switch for controlling an output of a second current generated from the second pull-up current source in response to a signal output from the inverter at the rear stage of the fourth buffer; and
and a fourth pull-down switch configured to control an output of a second current generated by the fourth pull-down current source in response to a signal output from the previous inverter of the fourth buffer.

A first communication module including a plurality of current conveyors converts a first transmission voltage signal into a first transmission current signal so that a high-speed signal can be freely communicated only with current from a single-wire capacitive load to convert a high-speed signal into a single-wire outputting via the single-wire to a second communication module including a plurality of current conveyors to communicate only with current freely from a capacitive load of;
receiving, by the second communication module, the first transmission current signal via the single-wire and restoring it to the first transmission voltage signal;
converting, by the second communication module, a second transmission voltage signal into a second transmission current signal and outputting it to the first communication module through the single-wire; and
and restoring, by the first communication module, the second transmission current signal received via the single-wire to the second transmission voltage signal.