KR102309463B1 - System-in-Package module - Google Patents

System-in-Package module Download PDF

Info

Publication number
KR102309463B1
KR102309463B1 KR1020150011299A KR20150011299A KR102309463B1 KR 102309463 B1 KR102309463 B1 KR 102309463B1 KR 1020150011299 A KR1020150011299 A KR 1020150011299A KR 20150011299 A KR20150011299 A KR 20150011299A KR 102309463 B1 KR102309463 B1 KR 102309463B1
Authority
KR
South Korea
Prior art keywords
substrate
package module
sip
package
passive element
Prior art date
Application number
KR1020150011299A
Other languages
Korean (ko)
Other versions
KR20160091084A (en
Inventor
손홍범
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020150011299A priority Critical patent/KR102309463B1/en
Publication of KR20160091084A publication Critical patent/KR20160091084A/en
Application granted granted Critical
Publication of KR102309463B1 publication Critical patent/KR102309463B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

기판; 상기 기판의 하부면에 실장된 메인 SoC(System on Chip); 상기 기판의 상부면에 실장된 복수의 수동 소자 및 능동 소자와, SiP(System in Packge) 주변 회로; 및 상기 수동 소자 및 상기 능동 소자와, 상기 SiP 주변 회로를 봉지하여 외부 환경으로부터 보호하는 봉지 부재를 포함하는 시스템 인 패키지 모듈이 제공된다.Board; a main SoC (System on Chip) mounted on the lower surface of the substrate; a plurality of passive elements and active elements mounted on the upper surface of the substrate, and a system in package (SiP) peripheral circuit; and an encapsulation member that encapsulates the passive element and the active element, and the SiP peripheral circuit to protect it from an external environment.

Description

시스템 인 패키지 모듈{System-in-Package module}System-in-Package module

본 발명은 시스템 인 패키지(SiP : System-in-Package, 이하 "SiP"라 함) 모듈에 관한 것으로, 상세하게는 기판의 상부면에 능동소자, 수동 소자, SiP 주변회로를 실장하고, 기판의 하부면에 메인 SoC와 프레임을 배치하여 집적화함으써 공간 활용을 높인 시스템 인 패키지 모듈에 관한 것이다.
The present invention relates to a system-in-package (SiP: System-in-Package, hereinafter referred to as "SiP") module, in detail, an active element, a passive element, and a SiP peripheral circuit mounted on the upper surface of a substrate, It relates to a system-in-package module that improves space utilization by arranging and integrating the main SoC and frame on the lower surface.

반도체 제품의 고속화, 고성능화 추세에 따라, 시스템-인-패키지(system-in-Package;SiP), 멀티 스택 패키지(multi stack package)와 같이 시스템 자체가 패키지 안에 집적되는 구조가 제안되고 있다.According to the trend of high-speed and high-performance semiconductor products, a structure in which a system itself is integrated into a package, such as a system-in-package (SiP) and a multi-stack package, has been proposed.

시스템-인-패키지(System-in-Package;SiP)는 인쇄 회로 기판에 IC/R/L 등의 소자를 집적화하여 패키징한 제품이다. A system-in-package (SiP) is a product packaged by integrating devices such as IC/R/L on a printed circuit board.

종래에는 인쇄회로 기판의 하부측을 보드와 결합을 위한 면으로 사용하여 IC 및 R/L/C는 인쇄회로 기판의 상부면에 실장되었다. 따라서 패키지의 크기 최소화를 위하여 초소형 R/L/C를 사용하였으며 공간 제약이 많았다.Conventionally, the IC and R/L/C are mounted on the upper surface of the printed circuit board by using the lower side of the printed circuit board as a surface for coupling with the board. Therefore, ultra-small R/L/C was used to minimize the size of the package, and there were many space restrictions.

다른 예로는, 상부면에 메인 IC를 배치하고 하부면에 R/L/C 등을 배치한후 패키지의 측면쪽에 프레임을 덧붙여 크기를 더욱 최소화하는 방안이 시도되었다. 그러나, 메인 IC를 인쇄 회로 기판의 상부면에 배치할 경우 소형 R/L/C를 사용하여 크기를 최소화할 수 있으나 단가 및 설계 자유도 측면에서 제약이 많다. 또한, 인쇄회로기판의 상부면과 하부면에 모두 부품을 실장하게 되면 제품 단품의 두께가 두꺼워지는 문제점이 있다.
As another example, after arranging the main IC on the upper surface and R/L/C on the lower surface, a method of further minimizing the size by adding a frame to the side of the package has been attempted. However, when the main IC is disposed on the upper surface of the printed circuit board, the size can be minimized by using a small R/L/C, but there are many restrictions in terms of unit cost and design freedom. In addition, when the components are mounted on both the upper and lower surfaces of the printed circuit board, there is a problem in that the thickness of the product is increased.

본 발명이 해결하고자 하는 과제는, 기판의 상부면에 능동소자, 수동 소자, SiP 주변회로를 실장하고, 기판의 하부면에 메인 SoC를 실장하는 구조를 통해 단가 및 설계 자유도 측면에서 자유도가 많고 전체 두께를 줄일 수 있는 시스템 인 패키지 모듈을 제공하는데 있다.The problem to be solved by the present invention is that the active device, passive device, and SiP peripheral circuit are mounted on the upper surface of the substrate, and the main SoC is mounted on the lower surface of the substrate. It is to provide a system-in-package module that can reduce the overall thickness.

본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
The problems to be solved by the present invention are not limited to the problems mentioned above, and other problems not mentioned can be clearly understood by those of ordinary skill in the art to which the embodiments proposed from the description below. will be.

본 발명의 일측면에 의하면, 기판; 상기 기판의 하부면에 실장된 메인 SoC(System on Chip); 상기 기판의 상부면에 실장된 복수의 수동 소자 및 능동 소자와, SiP(System in Packge) 주변 회로; 및 상기 수동 소자 및 상기 능동 소자와, 상기 SiP 주변 회로를 봉지하여 외부 환경으로부터 보호하는 봉지 부재를 포함하는 시스템 인 패키지 모듈이 제공된다.According to one aspect of the present invention, a substrate; a main SoC (System on Chip) mounted on the lower surface of the substrate; a plurality of passive elements and active elements mounted on the upper surface of the substrate, and a system in package (SiP) peripheral circuit; and an encapsulation member that encapsulates the passive element and the active element, and the SiP peripheral circuit to protect it from an external environment.

상기 시스템 인 패캐지 모듈은 상기 메인 SoC를 둘러싸며 상기 기판의 하부 측면을 지지하도록 설치되는 프레임; 및 상기 프레임에 형성된 서브 마운트 패드를 더 포함할 수 있다.The system-in-package module may include a frame that surrounds the main SoC and is installed to support a lower side of the substrate; and a sub-mount pad formed on the frame.

상기 기판은 회로 인쇄 기판일 수 있다.The substrate may be a circuit printed board.

상기 시스템 인 패캐지 모듈은 상기 기판의 하면 일부에 적층되어 형성된 금속 포스트를 더 포함할 수 있으며, 상기 금속 포스트 및 상기 메인 SoC는 일부가 센딩되어 제거되어 구성될 수 있다.The system-in-package module may further include a metal post formed by being stacked on a portion of the lower surface of the substrate, and the metal post and the main SoC may be configured by being partially sent and removed.

상기 시스템 인 패키지 모듈은 상기 금속 포스트의 표면에 도금을 수행하여 형성된 전극부를 더 포함할 수 있다.
The system-in-package module may further include an electrode formed by plating the surface of the metal post.

본 발명에 의하면, 기판의 상부면에 능동소자, 수동 소자, SiP 주변회로를 실장하고, 기판의 하부면에 메인 SoC와 프레임을 배치하여 집적화함으써 공간 활용을 높이고, 시스템 인 패키지 모듈의 전체적인 두께를 줄이고 단가를 낮출 수 있는 효과가 있다.
According to the present invention, the active element, passive element, and SiP peripheral circuit are mounted on the upper surface of the substrate, and the main SoC and the frame are arranged and integrated on the lower surface of the substrate to increase space utilization, and the overall thickness of the system-in-package module It has the effect of reducing and lowering the unit cost.

도 1은 본 발명의 일실시예에 따른 시스템 인 패키지 모듈을 설명하기 위한 도면이다.
도 2는 본 발명의 다른 일실시예에 따른 시스템 인 패키지 모듈을 설명하기 위한 도면이다.1 is a view for explaining a system-in-package module according to an embodiment of the present invention.
2 is a view for explaining a system-in-package module according to another embodiment of the present invention.

이하에서는 본 발명의 구체적인 실시 예를 도면과 함께 상세히 설명하도록 한다. 그러나, 본 발명의 사상이 제시되는 실시 예에 제한된다고 할 수 없으며, 또 다른 구성요소의 추가, 변경, 삭제 등에 의해서 퇴보적인 다른 발명이나, 본 발명 사상의 범위 내에 포함되는 다른 실시 예를 용이하게 제안할 수 있다.Hereinafter, specific embodiments of the present invention will be described in detail with drawings. However, it cannot be said that the spirit of the present invention is limited to the presented embodiment, and other inventions that are degenerate by addition, change, deletion, etc. of other elements or other embodiments included within the scope of the spirit of the present invention can be easily implemented. can suggest

본 발명에서 사용되는 용어는 가능한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재하였으므로, 단순한 용어의 명칭이 아닌 용어가 가지는 의미로서 본 발명을 파악하여야 함을 밝혀 두고자 한다.As for the terms used in the present invention, general terms that are currently widely used as possible have been selected, but in certain cases, there are also terms arbitrarily selected by the applicant. It is intended to clarify that the present invention should be understood as the meaning of a term other than that of the term.

즉, 이하의 설명에 있어서, 단어 '포함하는'은 열거된 것과 다른 구성요소들 또는 단계들의 존재를 배제하지 않는다.That is, in the following description, the word 'comprising' does not exclude the presence of elements or steps other than those listed.

도 1은 본 발명의 일실시예에 따른 시스템 인 패키지 모듈을 설명하기 위한 도면이다.1 is a view for explaining a system-in-package module according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일실시예에 따른 시스템 인 패키지 모듈(100)은 기판(110)과, 기판(110)의 하부면에 실장되는 메인 SoC(System on Chip)(120)와, 메인 SoC(120)를 둘러싸며 기판(110)의 하부 측면을 지지하는 프레임(130)과, 기판(110)의 상부면에 실장되는 복수의 수동 소자(140) 및 능동 소자(150)와, SiP 주변 회로(160)를 포함하여 구성될 수 있다.Referring to FIG. 1 , a system-in-package module 100 according to an embodiment of the present invention includes a substrate 110 and a main System on Chip (SoC) 120 mounted on the lower surface of the substrate 110 , A frame 130 surrounding the main SoC 120 and supporting the lower side of the substrate 110 , a plurality of passive elements 140 and active elements 150 mounted on the upper surface of the substrate 110 , and SiP The peripheral circuit 160 may be included.

기판(110)은 다층 기판으로 이루어질 수 있으며, 상면 또는/및 하면에는 소정의 회로 패턴이 형성될 수 있다. 회로 패턴은 본딩을 위한 패드 또는 랜드 등을 포함하며, 다른 층과의 연결을 위해 하나 이상의 비아 홀 또는/및 쓰루 홀이 연결될 수 있다. 회로 패턴의 패드 주변에는 본딩 부분을 제외한 회로 패턴을 보호하기 위해 절연성의 커버 코트가 코팅될 수 있다.The substrate 110 may be formed of a multilayer substrate, and a predetermined circuit pattern may be formed on the upper surface and/or the lower surface. The circuit pattern includes pads or lands for bonding, and one or more via holes and/or through holes may be connected for connection with other layers. An insulating cover coat may be coated around the pad of the circuit pattern to protect the circuit pattern except for the bonding portion.

이러한 기판(110)의 재질은 에폭시 수지, 테프론 수지, BT(Bismaleimide triazine) 레인지, 페놀 수지, 콤포지트 부재, 세라믹 기판 등 다양한 재질로 구현될 수 있다. 본 발명은 다층 구조의 LTCC(Low temperature cofired ceramic) 기판 또는 일반 PCB 기판을 사용할 수 있으며, 이것으로 본 발명을 한정하는 것은 아니다.The material of the substrate 110 may be implemented with various materials such as an epoxy resin, a Teflon resin, a bismaleimide triazine (BT) range, a phenol resin, a composite member, and a ceramic substrate. In the present invention, a low temperature cofired ceramic (LTCC) substrate having a multilayer structure or a general PCB substrate may be used, but the present invention is not limited thereto.

기판(110)의 상면에는 하나 이상의 저항, 콘덴서, 인덕터 등을 포함한 수동 소자(140)와, 트랜지스터,반도체 칩 등의 능동 소자(150) 등이 탑재될 수 있다.A passive element 140 including one or more resistors, capacitors, inductors, and the like and an active element 150 such as a transistor and a semiconductor chip may be mounted on the upper surface of the substrate 110 .

프레임(130)은 메인 SoC(120)를 둘러싸며 기판(110)의 하부 측면을 지지하도록 설치되며, 프레임(130)에는 서브 마운트 패드(131)가 더 형성될 수 있다.The frame 130 surrounds the main SoC 120 and is installed to support the lower side of the substrate 110 , and a sub-mount pad 131 may be further formed in the frame 130 .

수동소자(140)는 선형이거나, 비선형 부분이 있어도 그 비선형 특성을 이용하지 않는 것을 수동소자라 한다. 능동소자(150)는 비선형 부분을 적극적으로 이용한 소자이다. 수동소자(140)는 능동소자(150)인 반도체칩의 신호 처리 속도를 높이거나, 필터링 기능 등을 수행하며, 통상 반도체 패키지와 함께 기판(110)에 실장된다.The passive element 140 is linear, or a passive element that does not use the non-linear characteristic even if there is a non-linear portion is referred to as a passive element. The active element 150 is an element actively using a non-linear portion. The passive element 140 increases the signal processing speed of the semiconductor chip, which is the active element 150 , or performs a filtering function, and is usually mounted on the substrate 110 together with a semiconductor package.

또한 제품의 기능이 향상됨에 따라 IC 수의 증가에 대비하여, 수동 소자(passive component)(140)도 상대적으로 늘어나게 된다. 휴대폰의 경우 수동 소자들(140)이 차지하는 면적이 기판 면적의 50%를 넘게 된다. In addition, as the function of the product is improved, in preparation for an increase in the number of ICs, the passive component 140 is also relatively increased. In the case of a mobile phone, the area occupied by the passive elements 140 exceeds 50% of the substrate area.

기판(110) 상면에 탑재되는 수동 소자(140)는 기판(110)과의 연결이 필요한 수동 소자와, 기판(110)과의 연결이 필요치 않은 수동 소자 즉, 와이어 본딩용 수동 소자로 구분될 수 있다. 그리고, 기판 연결용 수동 소자는 기판(110)에 표면 실장하고, 와이어 연결용 수동 소자는 접착 부재에 의해 기판(110)에 고정한 후 와이어 본딩을 통해 전극 단자 상호 간을 연결해 준다.The passive element 140 mounted on the upper surface of the substrate 110 may be divided into a passive element that requires connection with the substrate 110 and a passive element that does not require connection with the substrate 110 , that is, a passive element for wire bonding. have. In addition, the passive element for connecting the board is surface mounted on the substrate 110 , and the passive element for connecting the wire is fixed to the board 110 by an adhesive member, and then the electrode terminals are connected to each other through wire bonding.

SMT(Surface Mount Technology) 장비를 이용하여 기판(110)과의 연결이 필요한 회로 패턴에 스크린 인쇄 방식으로 솔더를 인쇄하고, 접착 부재를 와이어 본딩용 수동 소자가 배치될 영역에 형성한 후, 와이어 본딩용 수동 소자를 접착부재가 형성된 영역에 탑재하여 부착시켜 준다. 여기서 접착 부재는 에폭시 접착제, 접착필름, 또는 이들의 등가물을 이용할 수 있다.By using SMT (Surface Mount Technology) equipment, solder is printed on the circuit pattern that needs to be connected to the substrate 110 by screen printing, and an adhesive member is formed in the area where the passive element for wire bonding is to be placed, and then wire bonding is performed. The passive element is mounted on the area where the adhesive member is formed and attached. Here, the adhesive member may be an epoxy adhesive, an adhesive film, or an equivalent thereof.

또한 SMT 장비를 이용하여 기판 연결용 수동 소자를 탑재한 후, 리플로우 과정을 통해 솔더를 용융시켜 줌으로써 기판(110)에 실장될 수 있다.In addition, it can be mounted on the substrate 110 by using SMT equipment to mount a passive element for connecting the substrate and then melting the solder through a reflow process.

여기서, SMT 장비를 이용한 와이어 본딩용 수동 소자를 접착 부재에 접착하는 공정과, 기판 연결용 수동 소자를 솔더 상에 배치하여 이를 용융시켜 표면 실장하는 공정이 동시에 수행되거나, 공정 순서가 서로 바뀔 수도 있다.Here, the process of bonding the passive element for wire bonding using the SMT equipment to the adhesive member, and the process of placing the passive element for connecting the substrate on solder and melting it to surface-mount it may be performed simultaneously or the process sequence may be changed .

이후, 와이어 본딩용 수동 소자와 기판 연결용 수동 소자에 구비된 전극 단자 사이를 와이어를 이용하여 상호 연결해 줌으로써, 수동 소자(140)의 부품 실장이 완료된다Thereafter, the component mounting of the passive element 140 is completed by interconnecting the electrode terminals provided in the passive element for wire bonding and the passive element for connecting to the board using a wire.

또한, 수동 소자(140) 및 능동 소자(150)와, SiP 주변 회로(160)를 에폭시와 같은 봉지 부재(170)를 이용하여 봉지해주어, 외부 환경으로부터 보호할 수 도 있다. 또한 시스템 인 패키지 모듈(100)의 외측 또는 봉지 부재(170)의 표면에 금속 덮개를 덮어 줄 수도 있다.In addition, the passive element 140 , the active element 150 , and the SiP peripheral circuit 160 may be sealed using an encapsulation member 170 such as epoxy to protect it from the external environment. In addition, a metal cover may be covered on the outside of the system-in-package module 100 or the surface of the encapsulation member 170 .

도 2는 본 발명의 다른 일실시예에 따른 시스템 인 패키지 모듈을 설명하기 위한 도면이다.2 is a view for explaining a system-in-package module according to another embodiment of the present invention.

도 2를 참조하면, 본 발명의 다른 일실시예에 따른 시스템 인 패키지 모듈(200)은 기판(210)과, 기판(210)의 하부면에 실장되는 메인 SoC(System on Chip)(220)와, 기판(210)의 상부면에 실장되는 복수의 수동 소자(240) 및 능동 소자(250)와, SiP 주변 회로(260)를 포함하여 구성될 수 있다.Referring to FIG. 2 , the system-in-package module 200 according to another embodiment of the present invention includes a substrate 210 and a main System on Chip (SoC) 220 mounted on the lower surface of the substrate 210 and , a plurality of passive elements 240 and active elements 250 mounted on the upper surface of the substrate 210 , and a SiP peripheral circuit 260 may be included.

또한, 시스템 인 패키지 모듈(200)은 수동 소자(240) 및 능동 소자(250)와, SiP 주변 회로(260)를 에폭시와 같은 봉지 부재(270)를 이용하여 봉지해주어, 외부 환경으로부터 보호할 수 도 있다. 또한 시스템 인 패키지 모듈(200)의 외측 또는 봉지 부재(270)의 표면에 금속 덮개를 덮어 줄 수도 있다.In addition, the system-in-package module 200 encapsulates the passive element 240 , the active element 250 , and the SiP peripheral circuit 260 using an encapsulation member 270 such as epoxy to protect it from the external environment. there is also In addition, the outer side of the system-in-package module 200 or the surface of the encapsulation member 270 may be covered with a metal cover.

여기에서, 도1과 달리 기판(210)의 하면에 프레임을 접합하지 않고 금속 포스트(post)(280)를 적층하여 pin을 배열할 수 있다. 이때, 금속 포스트(280)는 예를들어 Cu 포스트가 사용될 수 있다. 기판(210)의 하부면에 금속 포스트(280)가 적층되어 형성된 후 몰딩부(290)를 형성한 후 메인 SoC(System on Chip)(220)의 글래스(glass)를 포함하여 샌딩(sanding)작업을 통해 두께를 줄일 수 있다.Here, unlike FIG. 1 , the pins may be arranged by stacking metal posts 280 without bonding the frame to the lower surface of the substrate 210 . In this case, the metal post 280 may be, for example, a Cu post. After the metal post 280 is laminated and formed on the lower surface of the substrate 210 , the molding part 290 is formed, and then a sanding operation including glass of the main SoC (System on Chip) 220 is performed. thickness can be reduced.

샌딩 작업을 통해 메인 SoC(System on Chip)(220), 금속 포스트(280), 몰딩부(290)의 일부가 제거된 후 금속 포스트(280)의 표면에 도금을 수행하여 전극부(281)를 형성할 수 있다. After a part of the main System on Chip (SoC) 220 , the metal post 280 , and the molding part 290 are removed through a sanding operation, plating is performed on the surface of the metal post 280 to form the electrode part 281 . can be formed

지금까지 본 발명에 따른 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서는 여러가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Although specific embodiments according to the present invention have been described so far, various modifications are possible without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined by the following claims as well as the claims and equivalents.

Claims (5)

기판;
상기 기판의 하부면에 실장된 메인 SoC(System on Chip);
상기 기판의 상부면에 실장된 복수의 수동 소자 및 능동 소자와, SiP(System in Packge) 주변 회로;
상기 수동 소자 및 상기 능동 소자와, 상기 SiP 주변 회로를 봉지하여 외부 환경으로부터 보호하는 봉지 부재; 및
상기 기판의 하면 일부에 적층되어 형성된 금속 포스트를 포함하고,
상기 금속 포스트의 일부 및 상기 메인 SoC의 글래스는 샌딩되어 제거되는 시스템 인 패키지 모듈.Board;
a main SoC (System on Chip) mounted on the lower surface of the substrate;
a plurality of passive devices and active devices mounted on the upper surface of the substrate, and a system in package (SiP) peripheral circuit;
an encapsulation member that encapsulates the passive element, the active element, and the SiP peripheral circuit to protect it from an external environment; and
and a metal post formed by being laminated on a portion of the lower surface of the substrate,
A part of the metal post and the glass of the main SoC are sanded and removed. 제1 항에 있어서, 상기 메인 SoC를 둘러싸며 상기 기판의 하부 측면을 지지하도록 설치되는 프레임; 및
상기 프레임에 형성된 서브 마운트 패드를 더 포함하는 시스템 인 패키지 모듈.
The apparatus of claim 1 , further comprising: a frame surrounding the main SoC and installed to support a lower side of the substrate; and
The system-in-package module further comprising a sub-mount pad formed on the frame.
 제1 항에 있어서, 상기 기판은 회로 인쇄 기판인 시스템 인 패키지 모듈.The system-in-package module of claim 1 , wherein the substrate is a printed circuit board. 삭제delete 제1 항에 있어서,
상기 금속 포스트의 표면에 도금을 수행하여 형성된 전극부를 더 포함하는 시스템 인 패키지 모듈.According to claim 1,
The system-in-package module further comprising an electrode formed by plating the surface of the metal post.
KR1020150011299A 2015-01-23 2015-01-23 System-in-Package module KR102309463B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150011299A KR102309463B1 (en) 2015-01-23 2015-01-23 System-in-Package module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150011299A KR102309463B1 (en) 2015-01-23 2015-01-23 System-in-Package module

Publications (2)

Publication Number Publication Date
KR20160091084A KR20160091084A (en) 2016-08-02
KR102309463B1 true KR102309463B1 (en) 2021-10-07

Family

ID=56708201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150011299A KR102309463B1 (en) 2015-01-23 2015-01-23 System-in-Package module

Country Status (1)

Country Link
KR (1) KR102309463B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110473839A (en) 2018-05-11 2019-11-19 三星电子株式会社 Semiconductor packaging system
US10991638B2 (en) 2018-05-14 2021-04-27 Samsung Electronics Co., Ltd. Semiconductor package system
US11244885B2 (en) 2018-09-18 2022-02-08 Samsung Electronics Co., Ltd. Semiconductor package system
US11600607B2 (en) 2019-01-17 2023-03-07 Samsung Electronics Co., Ltd. Semiconductor module including multiple power management semiconductor packages
CN114594351A (en) * 2022-03-18 2022-06-07 国网浙江省电力有限公司电力科学研究院 Transformer bushing partial discharge monitoring chip device and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019433A (en) * 2004-06-30 2006-01-19 Nec Electronics Corp Semiconductor device and manufacturing method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101525665B1 (en) * 2013-06-24 2015-06-03 삼성전기주식회사 Electric component module and manufacturing method threrof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019433A (en) * 2004-06-30 2006-01-19 Nec Electronics Corp Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20160091084A (en) 2016-08-02

Similar Documents

Publication Publication Date Title
KR102309463B1 (en) System-in-Package module
US6683795B1 (en) Shield cap and semiconductor package including shield cap
TWI702662B (en) Electronic component package and electronic device including the same
US8841759B2 (en) Semiconductor package and manufacturing method thereof
KR101837511B1 (en) Semiconductor package and method of manufacturing the same
KR20160123938A (en) Electronic component package and method of manufacturing the same
KR100992344B1 (en) Semiconductor Multi-Chip Package
KR20020043435A (en) Semicondoctor device and manufacturing method thereof
CN107785277B (en) Electronic package structure and method for fabricating the same
JP2016076617A (en) Semiconductor device for fingerprint recognition, manufacturing method of semiconductor device for fingerprint recognition, and semiconductor device
KR20070076084A (en) Stack package and manufacturing method thereof
CN111433911A (en) Electronic device with two or more chip assemblies
US10529680B2 (en) Encapsulated electronic device mounted on a redistribution layer
CN106358415B (en) Electronic device module and manufacturing method thereof
US20120086118A1 (en) Semiconductor package and method of fabricating the same
US9799637B2 (en) Semiconductor package with lid having lid conductive structure
CN108447829B (en) Package structure and method for fabricating the same
KR20080058987A (en) Semiconductor package and manufacturing method thereof
CN112509932A (en) System-level packaging method and electronic equipment
US20050023659A1 (en) Semiconductor chip package and stacked module having a functional part and packaging part arranged on a common plane
KR20080068299A (en) Semiconductor module and manufacturing method thereof
KR102377811B1 (en) Electronic component module and manufacturing method thereof
KR20120033848A (en) Stacked semiconductor package
KR101382706B1 (en) Stack-type semiconductor package
US20220208746A1 (en) Semiconductor packages with vertical passive components

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant