KR102307936B1 - 준 육각 나노 피라미드 구조로 텍스쳐링된 실리콘 웨이퍼 구조체와, 이를 제조하기 위한 방법, 및 이러한 실리콘 웨이퍼를 포함하는 태양전지 - Google Patents

준 육각 나노 피라미드 구조로 텍스쳐링된 실리콘 웨이퍼 구조체와, 이를 제조하기 위한 방법, 및 이러한 실리콘 웨이퍼를 포함하는 태양전지 Download PDF

Info

Publication number
KR102307936B1
KR102307936B1 KR1020190156929A KR20190156929A KR102307936B1 KR 102307936 B1 KR102307936 B1 KR 102307936B1 KR 1020190156929 A KR1020190156929 A KR 1020190156929A KR 20190156929 A KR20190156929 A KR 20190156929A KR 102307936 B1 KR102307936 B1 KR 102307936B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
inclined surface
wafer structure
manufacturing
inclined surfaces
Prior art date
Application number
KR1020190156929A
Other languages
English (en)
Other versions
KR20210067386A (ko
Inventor
김인호
이도권
박종극
이경석
이영석
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020190156929A priority Critical patent/KR102307936B1/ko
Publication of KR20210067386A publication Critical patent/KR20210067386A/ko
Application granted granted Critical
Publication of KR102307936B1 publication Critical patent/KR102307936B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photovoltaic Devices (AREA)
  • Weting (AREA)

Abstract

본 발명은 텍스쳐링된 실리콘 웨이퍼 구조체와, 이를 제조하기 위한 방법, 및 이러한 실리콘 웨이퍼를 포함하는 태양전지에 관한 것이다. 본 발명의 구조체에 따르면, 텍스쳐링된 실리콘 웨이퍼 구조체에 있어서, 광 흡수율을 향상시키기 위하여 육각 피라미드 패턴으로 텍스쳐링된 복수의 나노구조체를 포함하되, 상기 나노구조체는 상기 실리콘 웨이퍼의 표면에 주기적으로 배열되며, 육각형의 일면을 둘러싸는 피라미드 형태의 복수의 경사면으로 이루어지되, 상기 경사면 중, 적어도 하나 이상의 경사면의 결정 방향은 <111> 결정 방향으로 형성되어 준 육각(quasi-hexagonal) 피라미드 패턴을 이룰 수 있다.

Description

준 육각 나노 피라미드 구조로 텍스쳐링된 실리콘 웨이퍼 구조체와, 이를 제조하기 위한 방법, 및 이러한 실리콘 웨이퍼를 포함하는 태양전지{SILICON WAFER STRUCTURES TEXTURED WITH QUASI-HEXAGONAL NANO-PYRAMIDS AND METHOD FOR MANUFACTURING THE SILICON WAFER, AND A SOLAR CELL COMPRISING THE SAME}
본 발명은 광 흡수율을 향상시키기 위하여 준 육각 나노 피라미드 구조로 텍스쳐링된 실리콘 웨이퍼 구조체와, 이를 제조하기 위한 방법, 및 이러한 실리콘 웨이퍼를 포함하는 태양전지에 관한 것이다.
태양전지는 빛 에너지를 전기 에너지로 변환시키는 장치로서, 친환경적인 미래 에너지원으로 크게 주목받고 있다. 태양전지는 반도체의 성질을 이용하여 전기를 생산하는데, 구체적으로 P(positive)형 반도체와 N(negative)형 반도체를 접합시킨 PN접합 구조를 하고 있으며, 이러한 태양전지에 태양광이 입사하면, 입사된 태양광이 가지고 있는 에너지에 의해 상기 반도체 내에서 정공(hole) 및 전자(electron)가 발생하고, 이때, PN접합에서 발생한 전기장에 의해서 상기 정공은 P형 반도체 쪽으로 이동하고 상기 전자는 N형 반도체 쪽으로 이동하게 되어 전위가 발생된다.
일반적으로, 태양전지의 전력생산 성능은 빛 에너지가 전기 에너지로 변환되는 광전변환효율로 측정된다. 그러나, 태양전지로 입사된 태양광의 일부는 태양전지를 구성하는 다양한 층간의 경계에서 반사됨으로써 태양전지의 전력 생산에 기여할 수 없게 되어 태양전지의 효율을 떨어뜨린다. 따라서, 태양전지의 효율을 향상시키기 위해서는 상술한 바와 같은 태양광의 반사율을 가급적 줄여야 한다.
한편, 현재 상용 태양전지 모듈 중 실리콘 웨이퍼 가격이 차지하는 비중은 약 30% 이상으로 높으므로, 발전단가 저감을 위하여 웨이퍼 두께를 낮춰 초박형화하려는 연구가 진행되고 있다. 두께 100 마이크론 이하의 웨이퍼를 박형 또는 초박형 웨이퍼라 한다. 초박형 웨이퍼 기반의 태양전지를 적용함으로써 발전단가를 크게 낮출 수 있을 뿐만 아니라, 얇은 두께로 유연성이 증대되며, 무게가 가벼워 유연하고 경량의 모듈 개발에 매우 유리하게 된다.
그러나, 상기와 같이 실리콘 웨이퍼의 두께를 얇게 하는 경우 나타나는 문제점 중 하나는 광흡수율이 저감된다는 점이다. 결정질 실리콘은 특히, 파장 700nm 이상의 근적외선 대역에서 흡수율이 낮아, 이 파장대역에서 광흡수율을 높이는 것이 매우 중요하다. 그러나, 실리콘 웨이퍼는 가시광선 및 근적외선 대역에서 굴절률이 높아 반사율이 높다.
이와 같이 실리콘 웨이퍼의 반사율이 높아지는 문제를 해결하기 위하여, 실리콘 웨이퍼의 제조에 텍스쳐링(texturing) 공정이 널리 쓰이고 있다. 텍스쳐링 공정이란, 태양전지를 구성하는 실리콘 웨이퍼나 다양한 층의 표면을 거칠게 만드는 것, 즉 실리콘 웨이퍼나 다양한 층의 표면에 요철이나 피라미드 형상의 패턴을 형성하는 것을 말한다. 예컨대, 실리콘 웨이퍼 표면에 피라미드 형상의 패턴이 형성된 경우, 처음 빛이 도달하여 경사진 피라미드 벽에 부딪히면 일부는 흡수되고 일부는 반사되어 되돌아가게 되는데, 이때 되돌아가는 빛을 주변에 있는 다른 피라미드 벽에 계속해서 부딪히게 함으로써 광 흡수량이 증가되도록 하는 것이다. 이렇게 해서 피라미드 구조로 인해 광 흡수량이 증가되고 그 결과 셀 효율 향상을 얻을 수 있게 된다. 따라서, 표면처리 방법을 통해 태양전지 기판을 제조하면, 태양전지의 표면반사의 저감, 캐리어 수집효과의 향상 및 태양전지의 내부반사에 의한 빛가둠 효과를 구현할 수 있게 된다.
예를 들어, 실리콘 웨이퍼의 광흡수율을 높이기 위해 사용되는 종래 기술은 KOH, NaOH와 같은 알칼리 수용액을 이용하여 피라미드 구조로 실리콘 웨이퍼 전면을 텍스쳐하는 방식이 사용되었다(특허문헌 1 참조). 이러한 방식에 의해 형성된 피라미드 구조는 그 크기가 수 마이크론에서 수십 마이크론까지 다양한 분포를 갖게 되어, 에칭시 약 수십 마이크론 두께의 웨이퍼 손실이 발생하게 된다. 따라서, 예를 들어 원가 절감에 유리한 50 마이크론 두께 이하의 초박형 실리콘 웨이퍼에 이러한 방식을 적용하기에는 한계가 있다.
이렇게 순수히 기하광학적 효과만으로는 박형 실리콘 웨이퍼에서 광흡수율을 증대하는데 한계가 있으며, 이를 아블로노비치 한계(yablonovitch limit)라 한다. 이러한 광흡수율 한계를 극복하기 위해, 나노입자 리소그라피(nanosphere lithography)를 이용하여 실리콘 웨이퍼 표면을 나노 또는 서브 마이크론 크기로 텍스쳐링하는 방식이 연구되고 있다(특허문헌 2 참조).
그러나, 상기 방식은 주기적 패턴만을 제공하며, 이 경우 입사하는 광이 박형 실리콘 웨이퍼의 표면에서 주로 전면 회절 효과만을 나타내므로 광흡수율을 증대하는데 한계가 있다. 최근에는 이에 무작위적 패턴이 시도되고 있지만, 일렉트론 빔(e-beam) 리소그라피 등의 방식을 이용하여 대부분 공정비용이 고가인 문제가 있다.
KR 0180621 B KR 20120010152 A
본 발명의 목적은 향상된 광포집 특성을 가지며, 웨이퍼의 두께가 얇은 박형 실리콘 태양 전지에 적용 가능한 준 육각 나노 피라미드 구조로 텍스쳐링된 실리콘 웨이퍼 구조체와, 이를 제조하기 위한 방법, 및 이러한 실리콘 웨이퍼를 포함하는 태양전지를 제공함에 있다.
본 발명의 또 다른 목적은 건식식각 등의 추가적인 공정을 적용하지 않고도 짧은 시간 내의 비등방성 식각을 통한 준 육각 피라미드 패턴의 나노구조를 구현함에 있다.
본 발명의 또 다른 목적은 종래의 주기적 패턴만을 제공할 수 있는 나노입자 리소그라피 공정과는 달리, 박형 실리콘 웨이퍼의 광흡수율을 향상시킬 수 있는 준 무작위 나노구조의 최적 패턴을 제공함에 있다.
본 발명의 또 다른 목적은 준 무작위 나노구조 텍스쳐 제조를 위해 경제적이고 풀 웨이퍼(full wafer) 스케일의 대면적 응용이 가능한 텍스쳐링 공정 방법을 제공함에 있다.
위와 같은 과제를 해결하기 위한 본 발명은 텍스쳐링된 실리콘 웨이퍼 구조체에 있어서, 광 흡수율을 향상시키기 위하여 육각 피라미드 패턴으로 텍스쳐링된 복수의 나노구조체를 포함하되, 상기 나노구조체는 상기 실리콘 웨이퍼의 표면에 주기적으로 배열되며, 육각형의 일면을 둘러싸는 피라미드 형태의 복수의 경사면으로 이루어지되, 상기 경사면 중, 적어도 하나 이상의 경사면의 결정 방향은 <111> 결정 방향으로 형성되어 준 육각(quasi-hexagonal) 피라미드 패턴을 이룰 수 있다.
본 발명의 실시예에 따르면, 상기 <111> 결정 방향인 상기 경사면은 4개 이상 8개 이하일 수 있다.
본 발명의 실시예에 따르면, 상기 경사면은 8개이며, 폭이 다른 2종의 경사면으로 이루어지되, 폭이 상대적으로 넓은 경사면을 제1 경사면, 및 폭이 상대적으로 작은 경사면을 제2 경사면이라고 하되, 상기 제1 경사면 및 상기 제2 경사면은 각각 4개이며, 상기 제2 경사면들은 각각 상기 육각형인 일면 중 일변을 쌍으로 공유하며 서로 대향하며, 상기 제1 경사면들은 상기 제2 경사면들 사이에 배치될 수 있다.
본 발명의 실시예에 따르면, 상기 제1 경사면의 결정 방향은 <111> 결정 방향일 수 있다.
본 발명의 실시예에 따르면, 상기 경사면의 수직방향으로의 깊이는 1㎛ 이하일 수 있다.
본 발명의 실시예에 따르면, 상기 나노구조체들 사이의 간격은 1㎛ 이하일 수 있다.
본 발명의 실시예에 따르면, 실리콘 웨이퍼 구조체를 제조하기 위한 방법에 있어서, (a) 나노입자들을 <100> 결정 방향을 갖는 상기 실리콘 웨이퍼 상에 분산시켜 나노입자들이 배열된 자기조립 단일층을 형성하는 단계; (b) 상기 분산된 나노입자들 사이에 식각 마스크를 증착하는 단계; (c) 상기 나노입자들을 제거하는 단계; 및 (d) 상기 실리콘 웨이퍼를 에칭하는 단계를 포함하되, 상기 (d) 단계는 광 흡수율을 향상시키기 위하여 육각 피라미드 패턴으로 텍스쳐링된 복수의 나노구조체를 생성하며, 상기 나노구조체가 상기 실리콘 웨이퍼의 표면에 주기적으로 배열되도록 하며, 육각형인 상면을 둘러싸는 피라미드 형태의 복수의 경사면으로 이루어지도록 하되, 상기 경사면 중, 적어도 하나 이상의 경사면의 결정 방향을 <111> 결정 방향으로 형성하여 상기 나노구조체들이 준 육각(quasi-hexagonal) 피라미드 패턴을 이루도록 하는 에칭을 수행할 수 있다.
본 발명의 실시예에 따르면, 상기 (d) 단계는 상기 <111> 결정 방향인 상기 경사면은 4개 이상 8개 이하일 수 있다.
본 발명의 실시예에 따르면, 상기 (d) 단계는 상기 경사면은 8개이며, 폭이 다른 2종의 경사면으로 이루어지되, 폭이 상대적으로 넓은 경사면을 제1 경사면, 및 폭이 상대적으로 작은 경사면을 제2 경사면이라고 하되, 상기 제1 경사면 및 상기 제2 경사면은 각각 4개이며, 상기 제2 경사면들은 상기 육각형인 상면 중 일변을 쌍으로 공유하며 서로 대향하며, 상기 제1 경사면들은 상기 제2 경사면들 사이에 배치될 수 있다.
본 발명의 실시예에 따르면, 상기 (d) 단계는 상기 제1 경사면의 결정 방향은 <111> 결정 방향일 수 있다.
본 발명의 실시예에 따르면, 상기 (d) 단계는 상기 경사면의 수직방향으로의 깊이는 1㎛ 이하일 수 있다.
본 발명의 실시예에 따르면, 상기 (d) 단계는 상기 나노구조체들 사이의 간격은 1㎛ 이하일 수 있다.
본 발명의 실시예에 따르면, 상기 (d) 단계는 상기 에칭은 습식 에칭 용액에 의해 사전에 설정된 특정 시간 동안 비등방성으로 이루어질 수 있다.
본 발명의 실시예에 따르면, 상기 (d) 단계는 상기 에칭이 이루어지는 사전에 설정된 특정 시간은 130초 이상 140초 이하일 수 있다.
본 발명의 실시예에 따르면, 상기 (d) 단계는 상기 습식 에칭 용액은 11wt% 수산화칼륨 및 5vol% 이소프로필알코올이 혼합된 것일 수 있다.
본 발명의 실시예에 따르면, 상기 (a) 단계는 상기 나노입자들을 용매에 혼합시켜 용액을 생성하고 상기 용액을 상기 실리콘 웨이퍼 상에 분산시킬 수 있다.
본 발명의 실시예에 따르면, 상기 (a) 단계와 (b) 단계 사이에 상기 용액을 건조시켜 상기 나노입자들 사이로 상기 실리콘 웨이퍼가 노출되도록 하는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따르면, 상기 (a)단계는 상기 나노입자들이 스핀코팅 공정으로 혼합되며 분산될 수 있다.
본 발명의 실시예에 따르면, 상기 (a)단계는 상기 나노입자는 구형의 실리카, 폴리스티렌, 또는 폴리메틸 메타크릴레이트 중 어느 하나일 수 있다.
본 발명의 실시예에 따르면, 태양 전지는 상기 실리콘 웨이퍼 구조체를 포함할 수 있다.
본 발명에 따르면, 실리콘 웨이퍼 상에 준 육각 피라미드 패턴으로 텍스쳐링된 나노구조를 형성함으로써, 이러한 나노구조가 입사광을 강하게 전방 산란시켜 반도체 기판의 광흡수율을 증가시킬 수 있게 된다.
또한, 얇은 두께의 실리콘 웨이퍼에 적용되더라도, 상기 준 육각 피라미드 패턴으로 텍스쳐링된 나노구조를 통하여 기존의 마이크론 스케일의 텍스쳐를 갖는 나노구조에서의 광포집 효과와 대등한 효과를 나타낼 수 있다.
또한, 건식식각 등의 추가적인 공정을 적용하지 않고도, 나노 입자의 자기조립 형태를 최대한 유지하면서 짧은 시간 내의 비등방성 식각을 통한 준 육각 피라미드 패턴의 나노구조를 구현할 수 있다.
또한, 실리콘 웨이퍼의 경제적이고 풀 웨이퍼(full wafer) 스케일의 대면적 응용이 가능하도록 한다.
도 1은 본 발명의 실시예에 따른 실리콘 웨이퍼를 텍스쳐링(texturing)하는 공정을 나타낸 도면이다.
도 2는 본 발명의 실시예에 따른 실리콘 웨이퍼를 텍스쳐링하는 방법 중, 나노입자 분산 단계를 나타낸 도면이다.
도 3은 본 발명의 실시예에 따른 실리콘 웨이퍼를 텍스쳐링하는 방법 중, 식각 마스크 증착 단계 및 나노입자 제거 단계를 나타낸 도면이다.
도 4는 본 발명의 실시예에 따른 실리콘 웨이퍼를 텍스쳐링하는 방법 중, 실리콘 웨이퍼 에칭 단계 및 식각 마스크 제거 단계를 나타낸 도면이다.
도 5는 본 발명의 실시예에 따른 텍스쳐링된 실리콘 웨이퍼 구조체에 있어서, 상기 구조체가 준 육각 피라미드 패턴을 이루는 형태를 나타낸 도면이다.
도 6은 본 발명의 실시예에 따른 육방 밀집 구조를 갖는 준 육각 역 피라미드의 나노구조체의 형태를 나타낸 도면이다.
도 7은 텍스쳐링된 실리콘 웨이퍼 구조체에서의 도펀트 확산을 나타낸 도면이다.
도 8는 본 발명의 실시예에 따른 실리콘 웨이퍼 구조체의 형상이 비등방성 습식 에칭에 따라 변화하는 상태를 에칭 공정 시간에 따라 나타낸 도면이다.
도 9는 금속 마스크 증착 직후, 에칭 초기 단계, 및 에칭 마지막 단계에서의 마스크 패턴 및 실리콘 나노구조 형상을 나타낸 도면이다.
도 10은 본 발명의 준 육방 밀집 나노구조가 적용된 실리콘 웨이퍼 구조체의 광포집 효과를 일반적인 마이크론 스케일에서의 광포집 효과와 비교한 도면이다.
도 11은 본 발명의 준 육방 밀집 나노구조가 적용된 실리콘 웨이퍼 구조체의 전류 밀도 및 외부 양자 효율(external quantum efficiency: EQE)을 마이크론 스케일에서의 전류 밀도 및 외부 양자 효율과 비교한 도면이다.
도 12는 본 발명의 실시예에 따른 준 육방 밀집 나노 구조를 적용한 태양전지의 제조공정을 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시를 위한 구체적인 내용을 설명한다. 그리고 본 발명을 설명함에 있어서 관련된 공지기능에 대하여 이 분야의 기술자에게 자명한 사항으로서 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함하며, 분산되어 실시되는 구성요소들은 특별한 제한이 있지 않는 한 결합된 형태로 실시될 수도 있다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 본 명세서에서 사용되는 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성 요소로 명명될 수 있다.
도 1은 본 발명의 실시예에 따른 실리콘 웨이퍼를 텍스쳐링(texturing)하는 공정을 나타낸 도면이다.
도 1을 참조하면, 본 발명의 실시예에 따른 실리콘 웨이퍼 구조체를 제조하기 위한 방법은, 나노입자 분산 단계, 식각 마스크 증착 단계, 나노입자 제거 단계, 실리콘 웨이퍼 에칭 단계, 및 식각 마스크 제거 단계를 포함한다.
나노입자 분산 단계는 나노입자들을 <100> 결정 방향을 갖는 실리콘 웨이퍼 상에 분산시켜 나노입자들이 배열된 자기조립 단일층을 형성하는 단계이다. 또한, 식각 마스크 증착 단계는 상기 분산된 나노입자들을 제거하는 단계이다. 또한, 실리콘 웨이퍼 에칭 단계는 상기 식각 마스크 사이에 노출된 실리콘 웨이퍼를 에칭하는 단계이다. 또한, 식각 마스크 제거 단계는 상기 증착된 식각 마스크를 제거하는 단계이다.
한편, 본 발명에 적용되는 나노입자들은 구형의 실리카(Silica), 폴리스티렌(Ps), 또는 폴리메틸 메타크릴레이트(PMMA) 중 어느 하나 또는 그 조합일 수 있다. 본 명세서에서 나노입자라는 용어는, 용매에 투입되기 전의 나노입자 및 용매에 투입되어 콜로이드 상태의 나노입자를 모두 포함하여 지칭될 수 있다.
또한, 실리콘 웨이퍼는 규소(Si), 게르마늄(Ge), 갈륨비소(GaAs), 및 인듐갈륨비소(InGaAs)로 이루어진 군에서 선택된 어느 하나 또는 둘 이상을 포함하여 이루어질 수 있다. 또한, 텍스쳐링되기 전의 실리콘 웨이퍼는 <100> 결정 방향을 가질 수 있으며, 텍스쳐링 후의 실리콘 웨이퍼 전면 일부의 결정 방향이 달라지게 된다.
이러한 과정을 거쳐 본 발명에 따른 실리콘 웨이퍼가 텍스쳐링된다. 이하, 첨부된 도면들을 참조하여 본 발명에 따른 실리콘 웨이퍼를 텍스쳐링하는 방법의 실시예에 대해 구체적으로 설명한다.
[나노입자 분산 단계]
이 단계는 나노입자들을 실리콘 웨이퍼 상에 분산시키는 단계이다.
도 2는 본 발명의 실시예에 따른 실리콘 웨이퍼를 텍스쳐링하는 방법 중, 나노입자 분산 단계를 나타낸 도면이다.
도 2를 참조하면, 나노입자들을 분산시키는 단계는 나노입자들을 용매에 혼합시켜 용액을 생성하고, 상기 용액을 실리콘 웨이퍼 상에 분산시키는 단계일 수 있다.
상기 용매에 혼합된 나노입자들은 콜로이드 입자로 이루어지며, 상기 나노입자들이 혼합된 용액은 혼합 콜로이드 용액이 된다. 이때, 나노입자들은 콜로이드 상태로 용액 내에서 균일하게 퍼져있는 상태가 된다. 한편, 상기 용매는 디메틸포름아미드(DMF), 다이메틸설폭시드(DMSO), 또는 에틸렌글리콜(EG) 중 어느 하나 또는 그 조합일 수 있다. 예를 들어, 용매는 디메틸포름아미드와 10 vol%의 에틸렌글리콜의 혼합용액일 수 있다.
이때, 나노입자들은 분산시키는 단계는, 나노입자들이 스핀코팅 공정으로 실리콘 웨이퍼 상에서 혼합되며 분산되는 단계일 수 있다. 나노입자들을 실리콘 웨이퍼 상에 분산시키는 데에는 스프레이법(straying), 스핀코팅법(spin coating), 또는 디핑법(dipping) 등의 방식이 이용될 수 있다. 스프레이법은 용액을 실리콘 웨이퍼 상에 고르게 분사하는 방식이며, 스핀코팅법은 용액을 떨어뜨린 후 이를 회전시켜 용액이 원심력에 의해 실리콘 웨이퍼 상에 코팅될 수 있도록 하는 방식이며, 디핑법은 실리콘 웨이퍼를 수용액에 담가 코팅을 수행하는 방식이다.
다만, 본 발명에서는 나노입자들을 실리콘 웨이퍼 상에 균일하게 혼합시켜야 하므로, 상기 방식들 중, 스핀코팅법을 적용하는 것이 바람직하다. 스핀코팅법을 적용하면, 나노입자들이 실리콘 웨이퍼 상에 균일하게 혼합되며 분산될 수 있다.
한편, 용액에 분산된 콜로이드 상태의 나노입자들의 직경은 960nm의 실리콘 비드일 수 있다. 다만, 이에 제한되는 것은 아니고 콜로이드 비드 단일층을 형성하기 위한 적절한 나노입자들의 직경이 설정될 수 있다.
이때, 상기 나노입자들을 분산시키는 단계 직후에 상기 용액을 건조시켜 분산된 나노입자들 사이로 실리콘 웨이퍼가 노출될 수 있도록 한다. 이때 열처리 등의 방법이 사용될 수 있으며, 이를 통하여 실리콘 웨이퍼 상에 나노입자들만 남을 수 있도록 한다. 이에 따라, 상기 나노입자들 사이로 실리콘 웨이퍼가 노출된다.
[식각 마스크 증착 단계]
이 단계는 상기 나노입자 분산 단계를 통하여 분산된 나노입자들 사이에 식각 마스크를 증착하는 단계이다.
도 3은 본 발명의 실시예에 따른 실리콘 웨이퍼를 텍스쳐링하는 방법 중, 식각 마스크 증착 단계 및 나노입자 제거 단계를 나타낸 도면이다.
도 3을 참조하면, 본 발명에 따른 식각 마스크 증착 단계에는 자기 조립된 콜로이드 상태의 나노입자 위에 식각 마스크로 사용될 금속을 증착시키는 방식이 적용될 수 있다. 이에 따라, 식각 마스크는 나노입자들 사이의 실리콘 웨이퍼 기판 상에 일정 높이를 가지며 증착된다. 예를 들어, 식각 마스크는 크롬으로 이루어지며, 30nm의 높이로 증착될 수 있다.
즉, 식각 마스크는 나노입자들의 배열에 기초하여 실리콘 웨이퍼 기판 상에 다양한 형태로 증착될 수 있다. 식각 마스크는 에칭시 에칭이 이루어지지 않도록 하는 실리콘 웨이퍼상의 공간을 정의해주는 역할을 한다. 예를 들어 나노입자들의 직경 또는 무작위도에 의하여 정해지는 식각 마스크의 증착 형태에 따라, 실리콘 웨이퍼의 에칭 후의 텍스쳐링 형태가 다양하게 나타날 수 있다.
[나노입자 제거 단계]
이 단계는 실리콘 웨이퍼 상에 균일하게 분산된 나노입자들을 제거하는 단계이다.
나노입자들을 제거하는 방법으로서는 탈이온수(deionized water)에서 음파처리를 통해 이루어질 수 있다. 다만, 이에 제한되지 않고 통상의 금속식각(metal etch) 방법이 사용될 수 있으며, 또는 산 용액에서 초음파 세척기를 이용하는 방법 등이 사용될 수 있다. 이때 사용되는 산 용액은 염산, 질산, 황산 및 불산으로 이루어진 군에서 선택된 어느 하나 또는 그 조합일 수 있다.
이와 같은 나노입자 제거 단계를 거친 후, 상기 실리콘 웨이퍼의 노출 부분을 에칭하는 단계를 수행하는데 이는 다음과 같다.
[실리콘 웨이퍼 에칭 단계]
이 단계는 실리콘 웨이퍼 상에 증착된 식각 마스크 사이에 노출된 실리콘 웨이퍼의 일부를 에칭하는 단계이다.
도 4는 본 발명의 실시예에 따른 실리콘 웨이퍼를 텍스쳐링하는 방법 중, 실리콘 웨이퍼 에칭 단계 및 식각 마스크 제거 단계를 나타낸 도면이다.
도 4를 참조하면, 본 발명의 실시예에 따른 실리콘 웨이퍼 에칭은 KOH, NaOH, TMAH 등의 비등방성 식각 용액을 이용한 비등방성 에칭일 수 있다. 예를 들어, 상기 습식 에칭 용액은 11wt% 수산화칼륨 및 5vol% 이소프로필알코올이 혼합된 것일 수 있다. 이러한 비등방성 에칭을 통해 후술하는 바와 같이 실리콘 웨이퍼 표면상에 텍스쳐링된 복수의 나노구조체들이 준 육각 피라미드 패턴 등의 특정한 형상을 이루도록 할 수 있다.
이때, 실리콘 웨이퍼의 표면을 원하는 패턴으로 텍스쳐링되도록 하기 위하여, 상기 에칭은 습식 에칭 용액에 의해 사전에 설정된 특정 시간 동안 비등방성으로 이루어질 수 있다. 예를 들어, 상기 에칭이 이루어지는 사전에 설정된 특정 시간은 130초 이상 140초 이하일 수 있으며, 이는 임의로 정해질 수 있다.
또한, 습식 에칭 공정을 이용하여 실리콘 나노구조를 생성하는 경우, 습식에칭 공정 이전, 금속 마스크를 증착하는 공정 또는 콜로이드 비드의 형태를 제어하기 위한 열처리 공정이 추가적으로 포함될 수 있다.
상세하게는, 본 발명에 따른 준 육각 피라미드 구조를 생성하기 위한 요소는 에칭 용액 성분, 에칭 용액의 온도와 에칭 시간의 조합이 중요한 요소이다. 일반적으로 실리콘 에칭은 용액의 농도, 온도, 및 시간의 영향을 받는다. 또한, 상술한 바와 같이 나노입자들을 이용한 에칭 마스크를 형성함으로써 본 발명에 따른 준 육각 피라미드 구조가 형성될 수 있다.
예를 들어, 에칭에 사용되는 에칭 조성액의 첨가물의 조성 범위는 실리콘의 에칭 속도가 급격하게 바뀌지 않는 범위 내에서 KOH 농도는 10~20 wt%, IPA 농도는 5~15 vol%일 수 있다. 다만, Triton X 등의 첨가제는 하이 인덱스 플레인 등을 형성하는 에칭 속도에 영향을 주기 때문에 첨가 여부는 임의로 정해질 수 있다. 에칭 공정 시간은 에칭 용액의 온도에 따라 조절될 수 있으며, 약 70℃ 내외의 온도 범위에서 130~140초 정도의 시간 동안 에칭을 수행하여 본 발명에 따른 실리콘 웨이퍼 구조체를 얻을 수 있다.
상기 에칭에 따라, 본 발명의 실시예에 따른 텍스쳐링된 실리콘 웨이퍼 구조체가 생성된다.
도 5는 본 발명의 실시예에 따른 텍스쳐링된 실리콘 웨이퍼 구조체에 있어서, 상기 구조체가 준 육각 피라미드 패턴을 이루는 형태를 나타낸 도면이다. 또한, 도 6은 본 발명의 실시예에 따른 육방 밀집 구조를 갖는 준 육각 역 피라미드의 나노구조체의 형태를 나타낸 도면이다.
도 5를 참조하면, 본 발명의 실리콘 웨이퍼 구조체는 광 흡수율을 향상시키기 위하여 육각 피라미드 패턴으로 텍스쳐링된 복수의 나노구조체를 포함할 수 있다. 이러한 나노구조체는 나노입자들의 특정 배열 형태, 및 에칭에 사용되는 식각 용액 및 에칭이 이루어지는 시간 등에 따라 다양한 패턴으로 텍스쳐링될 수 있다.
상기 나노구조체는 실리콘 웨이퍼의 표면에 주기적으로 배열되며, 육각형의 일면을 둘러싸는 피라미드 형태의 복수의 경사면으로 이루어질 수 있다. 다만, 본 명세서에서 피라미드 패턴이라 함은 일면을 피라미드 형태로 둘러싸는 측면이 형성된 형상을 의미하며, 정 피라미드 패턴뿐만 아니라 역 피라미드 패턴을 모두 포함한다.
도 6을 참조하면, 상기 경사면 중, 적어도 하나 이상의 경사면의 결정 방향은 <111> 결정 방향으로 형성되어 준 육각(quasi-hexagonal) 피라미드 패턴을 이룰 수 있다. 다만, 이에 제한되지 않고 상기 경사면의 적어도 일부는 <110> 결정 방향 또는 <101> 결정 방향 등의 다른 결정 방향으로 형성될 수도 있다.
도 6에 도시된 바와 같이, 에칭이 진행됨에 따라 경사면들은 준 육각 피라미드 구조를 이루며, 이러한 경사면의 결정 방향은 텍스쳐링된 나노구조체의 형태를 특정 패턴으로 나타나도록 한다.
다만, 육각형의 일면을 둘러싸는 변 중, 적어도 2개의 변은 각각 경사면의 쌍이 공유할 수 있다. 이때, <111> 결정 방향을 갖는 경사면은 4개 이상 8개 이하일 수 있다.
상세하게는, 일반적으로 <100> 실리콘 웨이퍼를 알칼리 식각 용액 등을 사용하여 식각할 경우, <111> 결정방향의 식각 속도가 가장 낮기 때문에 최종적으로 남는 구조가 4개의 <111> 결정 방향의 면을 갖는 피라미드 형태이다. 본 발명에서의 준 육각 피라미드 형태도 마스크 패턴에 의하여 육각 형태의 배열을 갖게 되는 것이므로 상기 식각 메커니즘이 적용될 수 있다.
따라서, 하나의 나노구조체에서 최대로 형성될 수 있는 경사면은 피라미드 2개가 붙은 형태인 8개의 <111> 결정 방향의 면일 수 있으며, 식각 속도와 시간에 따라 <111> 면은 <110>, <221>, <331> 등의 결정 방향의 면으로 대체될 수 있다. 본 발명에서는 상대적으로 짧은 시간과 상기 나노입자의 배열에 의한 마스크 패턴에 의해 이러한 하이 인덱스 플레인(high index plane)들이 형성되어 특정 구조의 준 육각 피라미드 패턴을 얻을 수 있다.
이때, 도 6에 도시된 바와 같이, 본 발명의 실시예에 따른 육방 밀집 배열의 준 육각 피라미드 나노구조체의 경사면은 8개일 수 있다. 상기 경사면은 폭이 다른 2종의 경사면으로 이루어지되, 폭이 상대적으로 넓은 경사면을 제1 경사면, 및 폭이 상대적으로 작은 경사면을 제2 경사면이라 할 수 있다.
이때, 제1 경사면 및 제2 경사면은 각각 4개일 수 있다. 상술한 바와 같이 제1 경사면 및 제2 경사면은 육각형의 일면을 둘러싸며 육각 피라미드 나노구조체의 형상을 이룰 수 있다. 또한, 상기 나노구조체는 역 피라미드 형상일 수 있다. 상기 제2 경사면들은 각각 상기 육각형의 일면 중 일변을 쌍으로 공유하며 서로 대향하도록 배치될 수 있다. 또한, 제1 경사면들은 상기 제2 경사면들 사이에 배치될 수 있다.
이에 따라, 나머지 서로 대향하는 2개의 변에는 각각 4개의 제2 경사면이 배치될 수 있으며, 1개의 변 각각을 2개의 제2 경사면이 공유하고 있는 형상일 수 있다.
이때, 제1 경사면의 결정 방향은 <111> 결정 방향일 수 있다. 또한, 제2 경사면의 결정 방향도 <111> 결정 방향일 수 있지만, <110> 또는 다른 하이 인덱스 플레인(high index plane)으로 대치될 수 있다. 다만, 이에 제한되는 것은 아니며, 제1 및 제2 경사면의 결정 방향은 일부가 <111> 결정 방향으로 이루어진 임의의 결정 방향으로 이루어질 수 있다.
예를 들어, 도 6을 참조하면, 도 6의 준 육각 피라미드의 형상 중 오른쪽 도면에서 대향하는 상대적으로 넓은 면은 반드시 <111> 방위를 가져야 하며, 그 외에는 <110> 또는 다른 하이 인덱스 플레인으로 대치될 수 있다.
또한, 상기 제1 및 제2 경사면의 수직방향의 깊이는 1㎛ 이하일 수 있다. 이는, 바람직하게는 300nm 이상 1㎛ 이하일 수 있으며, 더욱 바람직하게는 400nm 이상 500nm 이하일 수 있다.
상세하게는, 다음 표에 나타난 바와 같이, 일반적인 알칼리 용액 식각으로 실리콘 웨이퍼를 텍스쳐링하면 식각에 의한 실리콘 손실이 5㎛ 이상 발생하는데, 수직 방향의 깊이가 1㎛ 이하로 낮아지면 식각에 의한 실리콘 손실률이 감소되는 효과가 있고, 이는 상대적으로 얇은 박형 웨이퍼에 적용하는데 유리하다. 또한, 일반적인 텍스쳐링의 경우, 무작위(random) 피라미드가 형성되는 것이므로 균일한 깊이의 텍스쳐링이 어려우나, 본 발명에서의 실리콘 웨이퍼 구조에 따르면 균일한 갚이의 피라미드 구조를 얻을 수 있다.
Figure 112019123548366-pat00001
또한, 상기 제1 및 제2 경사면을 포함하는 나노구조체들 사이의 간격은 1㎛ 이하일 수 있다. 이는, 바람직하게는 400nm 이상 1㎛ 이하일 수 있다.
상세하게는, 다음 그래프를 참조하면, 나노구조체들 사이의 간격과 깊이는 경사면의 방향에 따라 정해져 있는 각도의 영향을 받기 때문에 상호 영향을 받는다. 깊이가 깊어지면 간격은 늘어나게 되고, 깊이가 얕아지면 간격은 줄어들게 된다. 피라미드 구조에서 나노구조체들 사이의 간격이 1㎛ 이하이면 주기성에 의한 특정 파장에서의 흡수 강화효과를 얻을 수 있다. 일정 간격의 주기를 갖는 구조체는 그 주기에 해당하는 파장의 흡수를 강화하게 된다.
Figure 112019123548366-pat00002
본 발명에 따른 육방 최밀 구조의 규칙성을 갖는 나노 구조에서는 광경로비가 이론적인 아블로노비치(F/4n2 = 1) 한계보다 높은 광포집 효과를 얻을 수 있는데, 이 조건은 격자의 주기가 입사 파장의 2/sqrt(3)과 같거나 근소하게 작은 경우이다. 실리콘 태양전지에서 실리콘의 광흡수 강도가 낮은 파장대역은 약 700 nm 내지 1150 nm이다. 이 파장대역에서의 입사광의 흡수를 극대화하기 위해 회절 격자의 크기는 약 800 nm 정도가 적합하다.
이는 본 발명의 육방 조밀 규칙성을 갖는 나노 구조를 이용하여 이론적인 최대 광포집 효과를 얻을 수 있는 조건이며, 실제는 전면 반사 효과 저감, 및 350 nm 내지 1150 nm의 넓은 파장대역에서는 광포집 효과의 극대화를 위하여 더 넓은 범위에서 최적 설계를 하여야 하며, 이는 광학설계를 통해 결정될 수 있다. 광학설계의 실험결과를 참조하면, 나노구조체의 주기가 400nm 이상 1㎛ 이하일 때, 본 발명의 실리콘 웨이퍼 구조체에 의한 광포집의 효과가 극대화될 수 있다.
(참조- Zongfu Yu et.al, “Fundamental limit of light trapping in grating structures”, OPTICS EXPRESS, Vol. 18, No S3, A379 (2010), 상기 참조의 내용은 본 명세서에 원용될 수 있음)
도 7은 텍스쳐링된 실리콘 웨이퍼 구조체에서의 도펀트 확산을 나타낸 도면이다. 도 7의 (a)는 확산형 실리콘 태양전지에서 기존의 마이크론 스케일로 텍스쳐링된 실리콘 웨이퍼 구조체에서의 도펀트 확산을 나타내며, 도 7의 (b)는 본 발명의 실시예에 따른 나노 스케일로 텍스쳐링된 실리콘 웨이퍼 구조체에서의 도펀트 확산을 나타낸다.
일반적으로, 확산형 실리콘 태양전지에서 에미터 형성을 위해 사용되는 도펀트들의 확산 깊이는 1㎛ 이하이다. 도펀트들의 환산깊이와 비슷하거나 그보다 작은 나노 피라미드에 도펀트가 확산될 경우, 마이크론 스케일의 텍스쳐와는 달리, 나노구조체의 양쪽 측면에서 확산되는 도펀트가 누적되어 나노구조의 끝단에서 상대적으로 높은 에미터 도핑 농도를 보이게 된다.
따라서, 도 7의 (b)의 나노 스케일로 텍스쳐링된 실리콘 웨이퍼 구조체는 도 7의 (a)의 마이크론 스케일로 텍스쳐링된 실리콘 웨이퍼 구조체보다 나노구조체의 끝단에서 상대적으로 높은 에미터 도핑 농도를 보이게 된다. 이에 따라, 본 발명에 따른 실리콘 웨이퍼 구조체는 나노구조 끝단의 높은 에미터 도핑 농도를 갖는 고농도 층이 태양전지 셀 전면 금속전극과의 접촉시 접촉저항을 낮추어 주는 효과를 유도하여 태양전지 셀의 충진율 패러미터를 향상시키는 결과를 얻을 수 있다.
다음은 상기 형상의 나노구조체를 형성하기 위한 실리콘 웨이퍼 에칭 방법에 대하여 상세하게 설명한다.
도 8는 본 발명의 실시예에 따른 실리콘 웨이퍼 구조체의 형상이 비등방성 습식 에칭에 따라 변화하는 상태를 에칭 공정 시간에 따라 나타낸 도면이다. 또한, 도 9는 금속 마스크 증착 직후, 에칭 초기 단계, 및 에칭 마지막 단계에서의 마스크 패턴 및 실리콘 나노구조 형상을 나타낸 도면이다.
도 8을 참조하면, 11wt% 수산화칼륨 및 5vol% 이소프로필알코올이 혼합된 습식 에칭 용액을 사용하여 실리콘 웨이퍼에 비등방성 에칭을 실시할 수 있다. 이때, 에칭 공정 시간이 경과함에 따라 실리콘 웨이퍼가 특정 형태로 텍스쳐링된다. 약 130 내지 140초의 매우 짧은 식각이 진행되어 상술한 형상의 나노구조체가 형성될 수 있다.
도 9를 참조하면, 왼쪽부터 금속 식각 마스크 증착 직후, 에칭 공정시간 90초의 에칭 초기 단계, 및 에칭 공정시간 130초의 에칭 마지막 단계가 나타나 있다. 에칭이 진행됨에 따라 상술한 바와 같은 본 발명의 준 육방 밀집 구조의 면 방향이 형성되는 것을 알 수 있다. 에칭 공정시간이 약 130초일 때 본 발명에 따른 준 육각 피라미드 패턴을 이루는 나노구조체의 형태가 정교하게 나타난다.
한편, 에칭 공정이 완료된 후 식각 마스크를 제거하는 단계를 더 포함할 수 있다.
도 10은 본 발명의 준 육방 밀집 나노구조가 적용된 실리콘 웨이퍼 구조체의 광포집 효과를 일반적인 마이크론 스케일에서의 광포집 효과와 비교한 도면이다. 또한, 도 11은 본 발명의 준 육방 밀집 나노구조가 적용된 실리콘 웨이퍼 구조체의 전류 밀도 및 외부 양자 효율(external quantum efficiency: EQE)을 마이크론 스케일에서의 전류 밀도 및 외부 양자 효율과 비교한 도면이다.
도 10을 참조하면, 종래의 기술로 제조한 마이크론 스케일의 텍스쳐의 깊이는 4㎛ 내지 5㎛인 반면, 본 발명의 육방 밀집 나노구조의 경우에는 텍스쳐의 깊이가 400nm 내지 500nm 수준으로 얕은 구조이다. 이때, 본 발명에 따른 육방 밀집 나노구조의 광포집 효과, 즉 반사도는 일반적인 마이크론 스케일의 텍스쳐와 유사한 범위를 나타냄을 알 수 있다.
즉, 본 발명에 따른 실리콘 웨이퍼 구조체는 실리콘 웨이퍼 상에 준 육각 피라미드 패턴으로 텍스쳐링된 나노구조가 형성되고, 이러한 나노구조가 입사광을 강하게 전방 산란시켜 반도체 기판의 광흡수율을 크게 증가시킬 수 있게 된다.
이는 도 11의 실험 결과로서 나타나 있으며, 본 발명의 준 육방 밀집 나노구조가 적용된 실리콘 웨이퍼 구조체가 얇은 두께에도 불구하고, 상기 준 육각 피라미드 패턴으로 텍스쳐링된 나노구조를 통하여 기존의 마이크론 스케일의 텍스쳐를 갖는 나노구조에서의 광포집 효과와 대등한 효과를 나타낼 수 있다.
따라서, 상기와 같은 단계들을 거침으로써 실리콘 웨이퍼 상에 준 육방 밀집 나노구조가 형성되고, 이러한 나노구조가 입사광을 강하게 전방 산란시켜 반도체 기판의 광흡수율을 크게 증가시킬 수 있게 된다.
또한, 상기 준 육방 밀집 나노구조를 형성하는 텍스쳐링 공정에 따라, 기존에 고가의 장비를 필요로 했던 나노임프린트, 레이저 간섭리소그라피, EUV를 이용한 포토리소그라피 등과 같은 나노리소그라피 공정에 비하여 공정비용을 절감할 수 있다.
한편, 본 발명의 실시예에서는 상술한 본 발명의 실시예들에 따른 실리콘 웨이퍼 구조체를 포함하는 태양 전지를 포함할 수 있다. 도 12는 본 발명의 실시예에 따른 준 육방 밀집 나노 구조를 적용한 태양전지의 제조공정을 나타낸 도면이다.
도 12를 참조하면, 본 발명의 실시예에 따른 태양전지는, 준 육방 밀집 나노 구조 표면에 에미터 형성을 위한 도핀 공정(SOD 또는 POCl), 후면 Al 전극 인쇄 및 증착을 통한 전극 형성 공정, BSF 형성을 위한 AL과 Si 공융점 이상에서의 파이어링(firing) 공정, 에미터 패시베이션을 위한 SiOx 층 증착 및 반사방지막 SiNx 증착 공정, 및 전면 형성을 위한 인쇄 또는 증착을 위한 전극 형성 공정을 포함할 수 있다.
이 분야의 보호범위가 이상에서 명시적으로 설명한 실시예의 기재와 표현에 제한되는 것은 아니다. 또한, 본 발명이 속하는 기술분야에서 자명한 변경이나 치환으로 말미암아 본 발명의 보호범위가 제한될 수도 없음을 다시 한 번 첨언한다.

Claims (20)

  1. 텍스쳐링된 실리콘 웨이퍼 구조체에 있어서,
    광 흡수율을 향상시키기 위하여 육각 피라미드 패턴으로 텍스쳐링된 복수의 나노구조체를 포함하되,
    상기 나노구조체는 상기 실리콘 웨이퍼의 표면에 주기적으로 배열되며, 육각형의 일면을 둘러싸는 피라미드 형태의 복수의 경사면으로 이루어지되,
    상기 경사면 중, 적어도 하나 이상의 경사면의 결정 방향은 <111> 결정 방향으로 형성되어 준 육각(quasi-hexagonal) 피라미드 패턴을 이루며,
    상기 경사면은 8개이며, 폭이 다른 2종의 경사면으로 이루어지되, 폭이 상대적으로 넓은 경사면을 제1 경사면, 및 폭이 상대적으로 작은 경사면을 제2 경사면이라고 하되, 상기 제1 경사면 및 상기 제2 경사면은 각각 4개이며, 상기 제2 경사면들은 각각 상기 육각형인 일면 중 일변을 쌍으로 공유하며 서로 대향하며, 상기 제1 경사면들은 상기 제2 경사면들 사이에 배치되는 것을 특징으로 하는, 실리콘 웨이퍼 구조체.
  2. 제1항에 있어서,
    상기 <111> 결정 방향인 상기 경사면은 4개 이상 8개 이하인 것을 특징으로 하는, 실리콘 웨이퍼 구조체.
  3. 삭제
  4. 제1항에 있어서,
    상기 제1 경사면의 결정 방향은 <111> 결정 방향인 것을 특징으로 하는, 실리콘 웨이퍼 구조체.
  5. 제1항에 있어서,
    상기 경사면의 수직방향으로의 깊이는 300nm 이상 1㎛ 이하인 것을 특징으로 하는, 실리콘 웨이퍼 구조체.
  6. 제1항에 있어서,
    상기 나노구조체들 사이의 간격은 400nm 이상 1㎛ 이하인 것을 특징으로 하는, 실리콘 웨이퍼 구조체.
  7. 실리콘 웨이퍼 구조체를 제조하기 위한 방법에 있어서,
    (a) 나노입자들을 <100> 결정 방향을 갖는 상기 실리콘 웨이퍼 상에 분산시켜 나노입자들이 배열된 자기조립 단일층을 형성하는 단계;
    (b) 상기 분산된 나노입자들 사이에 식각 마스크를 증착하는 단계;
    (c) 상기 나노입자들을 제거하는 단계; 및
    (d) 상기 실리콘 웨이퍼를 에칭하는 단계를 포함하되,
    상기 (d) 단계는 광 흡수율을 향상시키기 위하여 육각 피라미드 패턴으로 텍스쳐링된 복수의 나노구조체를 생성하며, 상기 나노구조체가 상기 실리콘 웨이퍼의 표면에 주기적으로 배열되도록 하며, 육각형인 상면을 둘러싸는 피라미드 형태의 복수의 경사면으로 이루어지도록 하되,
    상기 경사면 중, 적어도 하나 이상의 경사면의 결정 방향을 <111> 결정 방향으로 형성하여 상기 나노구조체들이 준 육각(quasi-hexagonal) 피라미드 패턴을 이루도록 하는 에칭을 수행하며,
    상기 경사면은 8개이며, 폭이 다른 2종의 경사면으로 이루어지되, 폭이 상대적으로 넓은 경사면을 제1 경사면, 및 폭이 상대적으로 작은 경사면을 제2 경사면이라고 하되, 상기 제1 경사면 및 상기 제2 경사면은 각각 4개이며, 상기 제2 경사면들은 상기 육각형인 상면 중 일변을 쌍으로 공유하며 서로 대향하며, 상기 제1 경사면들은 상기 제2 경사면들 사이에 배치되는 것을 특징으로 하는, 실리콘 웨이퍼 구조체의 제조 방법.
  8. 제7항에 있어서, 상기 (d) 단계는
    상기 <111> 결정 방향인 상기 경사면은 4개 이상 8개 이하인 것을 특징으로 하는, 실리콘 웨이퍼 구조체의 제조 방법.
  9. 삭제
  10. 제7항에 있어서, 상기 (d) 단계는
    상기 제1 경사면의 결정 방향은 <111> 결정 방향인 것을 특징으로 하는, 실리콘 웨이퍼 구조체의 제조 방법.
  11. 제7항에 있어서, 상기 (d) 단계는
    상기 경사면의 수직방향으로의 깊이는 300nm 이상 1㎛ 이하인 것을 특징으로 하는, 실리콘 웨이퍼 구조체의 제조 방법.
  12. 제7항에 있어서, 상기 (d) 단계는
    상기 나노구조체들 사이의 간격은 400nm 이상 1㎛ 이하인 것을 특징으로 하는, 실리콘 웨이퍼 구조체의 제조 방법.
  13. 제7항에 있어서, 상기 (d) 단계는
    상기 에칭은 습식 에칭 용액에 의해 사전에 설정된 특정 시간 동안 비등방성으로 이루어지는 것을 특징으로 하는, 실리콘 웨이퍼 구조체의 제조 방법.
  14. 제13항에 있어서, 상기 (d) 단계는
    상기 에칭이 이루어지는 사전에 설정된 특정 시간은 130초 이상 140초 이하인 것을 특징으로 하는, 실리콘 웨이퍼 구조체의 제조 방법.
  15. 제13항에 있어서, 상기 (d) 단계는
    상기 습식 에칭 용액은 11wt% 수산화칼륨 및 5vol% 이소프로필알코올이 혼합된 것을 특징으로 하는, 실리콘 웨이퍼 구조체의 제조 방법.
  16. 제7항에 있어서, 상기 (a) 단계는
    상기 나노입자들을 용매에 혼합시켜 용액을 생성하고 상기 용액을 상기 실리콘 웨이퍼 상에 분산시키는 것을 특징으로 하는, 실리콘 웨이퍼 구조체의 제조 방법.
  17. 제16항에 있어서, 상기 (a) 단계와 (b) 단계 사이에
    상기 용액을 건조시켜 상기 나노입자들 사이로 상기 실리콘 웨이퍼가 노출되도록 하는 단계를 더 포함하는 것을 특징으로 하는, 실리콘 웨이퍼 구조체의 제조 방법.
  18. 제7항에 있어서, 상기 (a) 단계는
    상기 나노입자들이 스핀코팅 공정으로 혼합되며 분산되는 것을 특징으로 하는, 실리콘 웨이퍼 구조체의 제조 방법.
  19. 제7항에 있어서, 상기 (a) 단계는
    상기 나노입자는 구형의 실리카, 폴리스티렌, 또는 폴리메틸 메타크릴레이트 중 어느 하나인 것을 특징으로 하는, 실리콘 웨이퍼 구조체의 제조 방법.
  20. 제1항, 제2항, 및 제4항 내지 제6항 중 어느 하나의 실리콘 웨이퍼 구조체를 포함하는 것을 특징으로 하는, 태양 전지.
KR1020190156929A 2019-11-29 2019-11-29 준 육각 나노 피라미드 구조로 텍스쳐링된 실리콘 웨이퍼 구조체와, 이를 제조하기 위한 방법, 및 이러한 실리콘 웨이퍼를 포함하는 태양전지 KR102307936B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190156929A KR102307936B1 (ko) 2019-11-29 2019-11-29 준 육각 나노 피라미드 구조로 텍스쳐링된 실리콘 웨이퍼 구조체와, 이를 제조하기 위한 방법, 및 이러한 실리콘 웨이퍼를 포함하는 태양전지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190156929A KR102307936B1 (ko) 2019-11-29 2019-11-29 준 육각 나노 피라미드 구조로 텍스쳐링된 실리콘 웨이퍼 구조체와, 이를 제조하기 위한 방법, 및 이러한 실리콘 웨이퍼를 포함하는 태양전지

Publications (2)

Publication Number Publication Date
KR20210067386A KR20210067386A (ko) 2021-06-08
KR102307936B1 true KR102307936B1 (ko) 2021-10-05

Family

ID=76399272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190156929A KR102307936B1 (ko) 2019-11-29 2019-11-29 준 육각 나노 피라미드 구조로 텍스쳐링된 실리콘 웨이퍼 구조체와, 이를 제조하기 위한 방법, 및 이러한 실리콘 웨이퍼를 포함하는 태양전지

Country Status (1)

Country Link
KR (1) KR102307936B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117712199A (zh) 2022-09-08 2024-03-15 浙江晶科能源有限公司 太阳能电池及光伏组件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855682B1 (ko) * 2007-04-16 2008-09-03 고려대학교 산학협력단 태양전지의 실리콘 표면 텍스쳐링 방법
KR101575854B1 (ko) 2014-07-08 2015-12-10 한국과학기술연구원 태양전지용 웨이퍼 구조체 및 이의 제조 방법
KR101718630B1 (ko) * 2015-10-23 2017-03-21 전북대학교산학협력단 태양전지용 실리콘 기판의 표면처리방법
KR101731497B1 (ko) 2015-06-11 2017-04-28 한국과학기술연구원 반도체 기판의 텍스쳐링 방법, 이 방법에 의해 제조된 반도체 기판 및 이를 포함하는 태양전지
CN107170868A (zh) 2017-02-23 2017-09-15 海迪科（南通）光电科技有限公司 一种正六角形图形化衬底
KR101919487B1 (ko) 2017-09-14 2018-11-19 한국과학기술연구원 반도체 기판을 텍스쳐링하는 방법과, 이 방법에 의해 제조된 반도체 기판, 그리고, 이러한 반도체 기판을 포함하는 태양 전지

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0180621B1 (ko) 1995-12-01 1999-04-15 이창세 실리콘 웨이퍼의 텍스쳐 에칭 방법 및 텍스쳐 용액
US20120021555A1 (en) 2010-07-23 2012-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaic cell texturization

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855682B1 (ko) * 2007-04-16 2008-09-03 고려대학교 산학협력단 태양전지의 실리콘 표면 텍스쳐링 방법
KR101575854B1 (ko) 2014-07-08 2015-12-10 한국과학기술연구원 태양전지용 웨이퍼 구조체 및 이의 제조 방법
KR101731497B1 (ko) 2015-06-11 2017-04-28 한국과학기술연구원 반도체 기판의 텍스쳐링 방법, 이 방법에 의해 제조된 반도체 기판 및 이를 포함하는 태양전지
KR101718630B1 (ko) * 2015-10-23 2017-03-21 전북대학교산학협력단 태양전지용 실리콘 기판의 표면처리방법
CN107170868A (zh) 2017-02-23 2017-09-15 海迪科（南通）光电科技有限公司 一种正六角形图形化衬底
KR101919487B1 (ko) 2017-09-14 2018-11-19 한국과학기술연구원 반도체 기판을 텍스쳐링하는 방법과, 이 방법에 의해 제조된 반도체 기판, 그리고, 이러한 반도체 기판을 포함하는 태양 전지

Also Published As

Publication number Publication date
KR20210067386A (ko) 2021-06-08

Similar Documents

Publication Publication Date Title
US10843923B2 (en) Property control of multifunctional surfaces
US10797189B2 (en) Control of surface properties by deposition of particle monolayers
AU2010202874B2 (en) Nanostructured functional coatings and devices
Sanchez-Sobrado et al. Colloidal-lithographed TiO 2 photonic nanostructures for solar cell light trapping
US10319868B2 (en) Methods and systems to boost efficiency of solar cells
US11527673B2 (en) Method of texturing semiconductor substrate, semiconductor substrate manufactured using the method, and solar cell including the semiconductor substrate
JP2019036755A (ja) 光起電力セル特に太陽電池、および光起電力セルの製造方法
KR102307936B1 (ko) 준 육각 나노 피라미드 구조로 텍스쳐링된 실리콘 웨이퍼 구조체와, 이를 제조하기 위한 방법, 및 이러한 실리콘 웨이퍼를 포함하는 태양전지
Lee et al. Enhancement of light harvesting efficiency of silicon solar cell utilizing arrays of poly (methyl methacrylate-co-acrylic acid) nano-spheres and nano-spheres with embedded silver nano-particles
Zhang et al. Facile and stable fabrication of wafer-scale, ultra-black c-silicon with 3D nano/micro hybrid structures for solar cells
Sun et al. Fabrication of anti-reflecting Si nano-structures with low aspect ratio by nano-sphere lithography technique
KR101731497B1 (ko) 반도체 기판의 텍스쳐링 방법, 이 방법에 의해 제조된 반도체 기판 및 이를 포함하는 태양전지
KR101773951B1 (ko) 반도체 기판의 텍스쳐링 방법, 이 방법에 의해 제조된 반도체 기판 및 이를 포함하는 디바이스
Safdar et al. Interplay between optical and electrical properties of nanostructured surfaces in crystalline silicon solar cells
KR102307791B1 (ko) 준 무작위 나노구조로 실리콘 웨이퍼를 텍스쳐링하는 방법과, 이 방법에 의해 제조된 실리콘 웨이퍼, 및 이러한 실리콘 웨이퍼를 포함하는 태양 전지
KR101076355B1 (ko) 태양 전지 및 그 제조 방법
Kundu et al. Tapered silicon nanopillars for enhanced performance thin film solar cells
KR101718630B1 (ko) 태양전지용 실리콘 기판의 표면처리방법
TWI442588B (zh) 太陽能電池及其製備方法
Beye et al. Nanostructured silicon for antireflection and light trapping in crystalline silicon solar cells
CN116936657A (zh) 全介质X字形凹槽超表面陷光结构GaAs基薄膜电池及其制备方法
Chen et al. Optical absorption enhancement in silicon nanohole arrays for photovoltaics
Lu et al. Fresnel lens based on silicon nanowires
Zeman et al. Light Trapping Concepts for Enhanced Absorption in Thin Silicon Solar Cells

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant