KR102303926B1 - Temperature sensing circuit and sensing method thereof - Google Patents

Temperature sensing circuit and sensing method thereof Download PDF

Info

Publication number
KR102303926B1
KR102303926B1 KR1020200031441A KR20200031441A KR102303926B1 KR 102303926 B1 KR102303926 B1 KR 102303926B1 KR 1020200031441 A KR1020200031441 A KR 1020200031441A KR 20200031441 A KR20200031441 A KR 20200031441A KR 102303926 B1 KR102303926 B1 KR 102303926B1
Authority
KR
South Korea
Prior art keywords
signal
count
circuit
voltage
temperature
Prior art date
Application number
KR1020200031441A
Other languages
Korean (ko)
Inventor
타카히코 사토
Original Assignee
윈본드 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윈본드 일렉트로닉스 코포레이션 filed Critical 윈본드 일렉트로닉스 코포레이션
Priority to KR1020200031441A priority Critical patent/KR102303926B1/en
Application granted granted Critical
Publication of KR102303926B1 publication Critical patent/KR102303926B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

Provided is a memory device which provides an average refresh interval according to a temperature at high resolution, without increasing clock frequency and current consumption. A temperature sensing circuit applied to the memory device includes an oscillator, a count circuit, a control circuit, a sensing circuit, and a selection circuit. The oscillator provides an oscillation signal. The count circuit generates a first count signal by counting the oscillation signal, and generates a second count signal, and the control circuit performs a logic operation on the second count signal to generate an enable signal and a sensing adjustment signal. The sensing circuit divides a reference voltage to generate a reference temperature voltage based on the sensing adjustment signal, and based on the enable signal, compares the reference temperature voltage with a monitoring voltage to generate a determination signal. The selection circuit dynamically selects the oscillation signal or the first count signal based on the determination signal, and generates a pulse of a refresh request signal based on either the selected oscillation signal or the first count signal.

Description

온도 센싱 회로와 그 센싱 방법{TEMPERATURE SENSING CIRCUIT AND SENSING METHOD THEREOF}Temperature sensing circuit and its sensing method

본 발명은, 메모리 디바이스에 관한 것으로, 특히, 리프레시 요구 신호를 제공하기 위한 온도 센싱 회로 및 그 센싱 방법에 관한 것이다.The present invention relates to a memory device, and more particularly, to a temperature sensing circuit for providing a refresh request signal and a sensing method thereof.

다이나믹 랜덤 액세스 메모리(Dynamic RAM, DRAM)는, 복수의 메모리 셀을 포함하고, 메모리 셀은, 데이터의 비트를 저장하는 것에 이용되고, 각 비트는, 메모리 셀의 콘덴서에 축적되는 전위(電位)의 레벨에 따라 결정된다. 콘덴서에 축적된 전하(電荷)는, 서서히 방전되어, 일정 시간 후에 전위 판정이 곤란해진다. 콘덴서의 전하가 방전을 개시하고 나서 데이터의 논리 전위( 「0」 또는 「1」)를 확실히 판정할 수 없게 될 때까지의 시간은, 리텐션 시간(retention　time)이라고 부른다. 메모리 셀을 리프레시(refresh)하여 데이터를 보유(hold, 保持)하려면, 리텐션 시간 보다 짧은 일정 시간 마다 리프레시 요구 신호를 제공하는 필요가 있다. 리프레시 간격(refresh　interval)이란 2개의 리프레시 요구 신호의 사이의 시간 간격을 가리킨다.A dynamic random access memory (DRAM, DRAM) includes a plurality of memory cells, the memory cells are used to store bits of data, and each bit is a value of a potential accumulated in a capacitor of the memory cell. It is determined by the level. The electric charge accumulated in the capacitor is gradually discharged, and it becomes difficult to determine the potential after a certain period of time. The time from when the charge of the capacitor starts discharging until the logical potential (“0” or “1”) of the data cannot be reliably determined is called a retention time (retention time). In order to hold data by refreshing the memory cell, it is necessary to provide a refresh request signal every predetermined time shorter than the retention time. The refresh interval (refresh interval) indicates a time interval between two refresh request signals.

DRAM에서는, 메모리 셀은, 상이한 온도에 대하여 상이한 보유 시간(retention　time)을 가지고, 그에 따라, 다른 리프레시 간격이 적용된다. 예를 들면, DRAM 메모리 셀이 55℃?J에서 20℃?J로 저하할 때, 그 보유 시간은, 약 4배로 증가되어, 4배의 리프레시 간격이 적용된다. 따라서, 종래 기술은, 복수의 온도 임계값을 이용하여, 동작 온도를 복수의 세그먼트(segments)로 분할하고, 각 세그먼트가 다른 리프레시 간격을 가지고 있다. 예를 들면, 55℃ 및 20℃의 2개의 온도 임계값을 사용해 3개의 온도 세그먼트, 즉, 55℃ 보다 크거나, 55℃ 이하이고 20℃ 보다 크거나, 그리고 20℃ 이하로 분할되고, 55℃ 이하이고 20℃ 보다 큰 온도 세그먼트의 시간 간격은, 55℃ 보다 큰 온도 세그먼트의 4배 보다 크게 조정되고, 또한 20℃?J 이하의 시간 간격은, 55℃ 보다 큰 온도 세그먼트의 16배 보다 크고, 상이한 온도에 근거해 다른 리프레시 간격의 리프레시 요구 신호를 제공한다.In DRAM, memory cells have different retention times for different temperatures, so different refresh intervals are applied. For example, when a DRAM memory cell lowers from 55 DEG C to 20 DEG J, its holding time is increased by about four times, so that a four times refresh interval is applied. Accordingly, the prior art divides the operating temperature into a plurality of segments using a plurality of temperature thresholds, and each segment has a different refresh interval. For example, using two temperature thresholds of 55°C and 20°C, it is divided into three temperature segments: greater than 55°C, less than or equal to 55°C and greater than or equal to 20°C, and less than or equal to 20°C; The time interval of the temperature segment below and greater than 20°C is adjusted to be greater than 4 times the temperature segment greater than 55°C, and the time interval of 20°C to J or less is greater than 16 times the temperature segment greater than 55°C, Provides refresh request signals with different refresh intervals based on different temperatures.

단, 종래 기술에서는, 온도 임계값을 간신히 넘는 곳에서의 전류 소비가 과잉이 되어, 예를 들면, 55℃를 조금 넘는 온도, 및 20℃를 조금 넘는 온도에서의 리프레시 요구 신호의 갱신 레이트는, 각각 55℃와 20℃에 비교하여 4배 높기 때문에, 비교적 과잉의 리프레시 전류 소비를 초래한다. 다른 방법은, 보다 많은 온도 임계값을 사용해 동작 온도를 보다 많은 온도 세그먼트로 나누는 것이지만, 회로에서, 보다 많은 카운터, 온도 센싱 회로, 및 셀렉터를 추가할 필요가 있다. 카운터를 늘리면 코스트가 증가하고, 카운터 비트(counter bits)를 감소시키면 리프레시 간격의 분해능을 저하시킨다고 하는 과제가 있다.However, in the prior art, the current consumption becomes excessive where the temperature threshold is barely exceeded. For example, the refresh rate of the refresh request signal at a temperature slightly exceeding 55°C and a temperature slightly exceeding 20°C is, Since they are 4 times higher compared to 55°C and 20°C, respectively, they result in relatively excessive refresh current consumption. Another approach is to use more temperature thresholds to divide the operating temperature into more temperature segments, but in the circuit it is necessary to add more counters, temperature sensing circuits, and selectors. There is a problem that the cost increases when the counter is increased, and the resolution of the refresh interval decreases when the counter bits are decreased.

본 발명은, 클록 주파수와 소비 전류를 증가시키지 않고, 온도에 따른 평균 리프레시 간격을 높은 분해능으로 제공하는 메모리 디바이스를 제공한다.SUMMARY OF THE INVENTION The present invention provides a memory device that provides an average refresh interval according to temperature with high resolution without increasing clock frequency and current consumption.

본 발명은, 메모리 디바이스에 적용하는 온도 센싱 회로를 제공한다. 메모리 디바이스는, 발진기(發振器), 카운트 회로, 제어 회로, 센싱 회로 및 선택 회로를 포함한다. 발진기는, 발진 신호를 제공하는 것에 이용된다. 카운트 회로는, 발진기에 결합되고, 발진 신호를 카운트하여 제1 카운트 신호를 발생하고, 제2 카운트 신호를 발생하는 것에 이용된다. 제어 회로는, 카운트 회로에 결합되고, 제2 카운트 신호에 대하여 논리 연산을 실행해 인에이블 신호 및 센싱 조정 신호를 발생하는 것에 이용된다. 센싱 회로는, 제어 회로에 결합되고, 센싱 조정 신호에 근거하여, 기준 전압을 분압해 기준 온도 전압을 발생하고, 인에이블 신호에 근거해, 기준 온도 전압과 모니터링 전압을 비교하여 결정 신호를 발생한다. 선택 회로는, 발진기, 카운트 회로 및 센싱 회로에 결합되고, 선택 회로는, 결정 신호에 근거하여 발진 신호와 제1 카운트 신호의 어느 하나를 동적으로 선택하고, 동적으로 선택한 발진 신호와 제1 카운트 신호의 어느 하나에 근거해 리프레시 요구 신호의 펄스를 발생한다.The present invention provides a temperature sensing circuit applied to a memory device. The memory device includes an oscillator, a count circuit, a control circuit, a sensing circuit, and a selection circuit. The oscillator is used to provide an oscillation signal. The count circuit is coupled to the oscillator and is used to count the oscillation signal to generate a first count signal and to generate a second count signal. The control circuit is coupled to the count circuit and is used to perform a logic operation on the second count signal to generate an enable signal and a sensing adjustment signal. The sensing circuit is coupled to the control circuit, and based on the sensing adjustment signal, divides the reference voltage to generate a reference temperature voltage, and based on the enable signal, compares the reference temperature voltage and the monitoring voltage to generate a determination signal. . The selection circuit is coupled to the oscillator, the count circuit and the sensing circuit, the selection circuit dynamically selects one of the oscillation signal and the first count signal based on the determination signal, the dynamically selected oscillation signal and the first count signal A pulse of the refresh request signal is generated based on any one of

본 발명은, 메모리 디바이스에 적용하는 센싱 방법을 제공한다. 메모리 디바이스는, 온도 센싱 회로를 가지고, 온도 센싱 회로는, 발진기, 카운트 회로, 제어 회로, 센싱 회로 및 선택 회로를 가진다. 센싱 방법은, 발진 신호를 제공하는 것과, 발진 신호를 카운트하여, 제1 카운트 신호를 발생하고, 제2 카운트 신호를 발생하는 것을 포함한다. 제2 카운트 신호에 대하여 논리 연산을 실행해, 인에이블 신호 및 센싱 조정 신호를 발생한다. 센싱 조정 신호에 근거하여, 기준 전압을 분압해, 기준 온도 전압을 발생하고, 인에이블 신호에 근거하여, 기준 온도 전압과 모니터링 전압을 비교해, 결정 신호를 발생한다. 결정 신호에 근거하여, 발진 신호와 제1 카운트 신호의 어느 하나를 동적으로 선택하고, 동적으로 선택한 발진 신호와 제1 카운트 신호의 어느 하나에 근거하여 리프레시 요구 신호의 펄스를 발생한다.The present invention provides a sensing method applied to a memory device. The memory device has a temperature sensing circuit, and the temperature sensing circuit has an oscillator, a count circuit, a control circuit, a sensing circuit, and a selection circuit. The sensing method includes providing an oscillation signal, counting the oscillation signal, and generating a first count signal and generating a second count signal. A logic operation is performed on the second count signal to generate an enable signal and a sensing adjustment signal. Based on the sensing adjustment signal, the reference voltage is divided to generate a reference temperature voltage, and based on the enable signal, the reference temperature voltage and the monitoring voltage are compared to generate a determination signal. Based on the determination signal, either one of the oscillation signal and the first count signal is dynamically selected, and a pulse of the refresh request signal is generated based on either one of the dynamically selected oscillation signal and the first count signal.

상기에 근거해, 본 발명의 온도 센싱 회로는, 메모리 셀의 온도에 근거하여 리프레시 요구 신호의 상이한 리프레시 간격 시간을 가지는 펄스의 비율을 동적으로 조정해, 높은 평균 리프레시 간격을 제공하고, 평균 리프레시 간격의 온도에 대한 높은 분해능을 제공하지만, 클록 주파수 및 소비 전류를 증가시킬 필요가 없다.Based on the above, the temperature sensing circuit of the present invention dynamically adjusts the ratio of pulses having different refresh interval times of the refresh request signal based on the temperature of the memory cell, so as to provide a high average refresh interval, and the average refresh interval It provides high resolution over temperature, but does not require increasing clock frequency and current consumption.

[도 1] 본 발명의 실시예에 따른 온도 센싱 회로의 블록도이다.
[도 2] 본 발명의 실시예에 따른 온도 센싱 회로의 회로 설명도이다.
[도 3] 본 발명의 실시예에 따른 온도 센싱 회로의 제어 타이밍도이다.
[도 4] 본 발명의 실시예에 따른 제어 회로 중의 카운트 신호(CNT＿N)와 센싱 조정 신호(ST)의 변환 테이블이다.
[도 5] 본 발명의 실시예에 따른 리프레시 요구 신호의 발생의 타이밍도이다.
[도 6a] 본 발명의 실시예에 따른 추정 리프레시 요구의 평균 간격의 통계표이다.
[도 6b] 본 발명의 실시예에 따른 추정 리프레시 요구의 평균 간격 대(對) 온도의 X-Y도이다.
[도 7] 본 발명의 또 하나의 실시예에 따른 온도 센싱 회로의 블록도이다.
[도 8] 본 발명의 또 하나의 실시예에 따른 온도 센싱 회로의 회로 설명도이다.
[도 9] 본 발명의 또 하나의 실시예에 따른 온도 센싱 회로의 타이밍도이다.
[도 10a] 본 발명의 또 하나의 실시예에 따른 추정 리프레시 요구의 평균 간격의 통계표이다.
[도 10b] 본 발명의 또 하나의 실시예에 따른 추정 리프레시 요구의 평균 간격 대 온도의 X-Y도이다.
[도 11a] 본 발명의 또 다른 실시예에 따른 추정 리프레시 요구의 평균 간격의 통계표이다.
[도 11b] 본 발명의 또 다른 실시예에 따른 추정 리프레시 요구의 평균 간격 대 온도의 X-Y도이다.
[도 12] 본 발명의 실시예에 따른 온도 센싱 회로의 동작 방법의 플로우도이다.1 is a block diagram of a temperature sensing circuit according to an embodiment of the present invention.
[Fig. 2] It is a circuit explanatory diagram of a temperature sensing circuit according to an embodiment of the present invention.
3 is a control timing diagram of a temperature sensing circuit according to an embodiment of the present invention.
4 is a conversion table of the count signal CNT_N and the sensing adjustment signal ST in the control circuit according to the embodiment of the present invention.
5 is a timing diagram of generation of a refresh request signal according to an embodiment of the present invention.
6A is a statistical table of average intervals of estimated refresh requests according to an embodiment of the present invention.
6B is an XY diagram of average interval of estimated refresh requests versus temperature according to an embodiment of the present invention.
7 is a block diagram of a temperature sensing circuit according to another embodiment of the present invention.
[Fig. 8] It is a circuit explanatory diagram of a temperature sensing circuit according to another embodiment of the present invention.
9 is a timing diagram of a temperature sensing circuit according to another embodiment of the present invention.
[Fig. 10A] is a statistical table of average intervals of estimated refresh requests according to another embodiment of the present invention.
10B is an XY diagram of average interval of estimated refresh requests versus temperature according to another embodiment of the present invention.
11A is a statistical table of average intervals of estimated refresh requests according to another embodiment of the present invention.
11B is an XY diagram of average interval of estimated refresh requests versus temperature according to another embodiment of the present invention.
12 is a flowchart of a method of operating a temperature sensing circuit according to an embodiment of the present invention.

본 발명의 상기 특징 및 이점을 알기 쉽게 하기 위해, 실시예를 들어 도면에 따라 이하대로 상세를 설명한다.In order to make the above characteristics and advantages of the present invention easy to understand, details will be described below with reference to the drawings by way of examples.

도 1을 참조하면, 온도 센싱 회로(10)는, 메모리 디바이스(도시하지 않음)에 적용된다. 온도 센싱 회로(10)는, 발진기(110), 카운트 회로(120), 제어 회로(130), 센싱 회로(140) 및 선택 회로(150)를 포함한다. 본 실시예에서는, 온도 센싱 회로(10)는, 리프레시 요구 신호(REFREQ)를 메모리 디바이스의 리프레시 회로(도시하지 않음)에 제공하고, 리프레시 회로를 구동하여 메모리 디바이스의 메모리 셀(도시하지 않음)을 리프레시 하는 것에 이용된다. 본 발명에서는, 온도 센싱 회로(10)는, 발진 신호(OSC)를 카운트해, 메모리 셀의 각 온도에 대응하는 기준 온도 전압(VRT)을 발생하고, 메모리 셀의 현재의 온도에 대응하는 모니터링 전압(VMON)과 각 온도에 대응하는 기준 온도 전압(VRT)을 비교하는 것으로, 리프레시 요구 신호(REFREQ)의 평균 리프레시 간격을 동적으로 조정하여, 리프레시 요구 신호(REFREQ)에 상대적으로 높은 평균 리프레시 간격을 갖게 해, 온도에 대해 높은 분해능을 가지는 리프레시 간격을 제공하지만, 발진 신호(OSC)의 주파수를 증가시킬 필요가 없다.Referring to FIG. 1 , the temperature sensing circuit 10 is applied to a memory device (not shown). The temperature sensing circuit 10 includes an oscillator 110 , a count circuit 120 , a control circuit 130 , a sensing circuit 140 , and a selection circuit 150 . In the present embodiment, the temperature sensing circuit 10 provides a refresh request signal REFREQ to a refresh circuit (not shown) of the memory device, and drives the refresh circuit to select a memory cell (not shown) of the memory device. It is used for refreshing. In the present invention, the temperature sensing circuit 10 counts the oscillation signal OSC, generates a reference temperature voltage VRT corresponding to each temperature of the memory cell, and a monitoring voltage corresponding to the current temperature of the memory cell. By comparing (VMON) with the reference temperature voltage (VRT) corresponding to each temperature, the average refresh interval of the refresh request signal REFREQ is dynamically adjusted, so that the average refresh interval relatively high to the refresh request signal REFREQ is obtained. to provide a refresh interval with high resolution over temperature, but without the need to increase the frequency of the oscillation signal OSC.

도 1와 도 2를 동시에 참조하면, 발진기(110)는, 발진 신호(OSC)를 카운트 회로(120) 및 선택 회로(150)에 제공하는 것에 이용된다. 실시예에서는, 발진기(110)는, 종래의 전압 제어 발진기(voltage-controlled oscillator, VCO)일 수 있고, 발진 신호(OSC)는, 고정 주파수를 가지는 펄스 신호일 수 있으나, 본 발명은, 이것으로 한정하는 것은 아니다.1 and 2 , the oscillator 110 is used to provide an oscillation signal OSC to the count circuit 120 and the selection circuit 150 . In an embodiment, the oscillator 110 may be a conventional voltage-controlled oscillator (VCO), and the oscillation signal OSC may be a pulse signal having a fixed frequency, but the present invention is limited thereto it is not doing

카운트 회로(120)는, 발진기(110)에 결합되고, 카운트 회로(120)는, 발진 신호(OSC)를 수신하고, 발진 신호(OSC)를 카운트하여 카운트 신호(CNT＿1 및 CNT＿N)를 발생한다. 실시예에서는, 카운트 회로(120)는, 발진 신호(OSC)의 펄스 수를 카운트할 수 있고, 카운트 회로(120)는, 종래의 동기 카운터 또는 다른 카운터일 수 있으나, 본 발명은, 이것으로 한정하는 것은 아니다. 구체적으로는, 실시예에서는, 카운트 회로(120)는, 카운터(210~230)를 포함한다.The count circuit 120 is coupled to the oscillator 110 , and the count circuit 120 receives the oscillation signal OSC, counts the oscillation signal OSC, and generates count signals CNT_1 and CNT_N. In an embodiment, the count circuit 120 may count the number of pulses of the oscillation signal OSC, and the count circuit 120 may be a conventional synchronous counter or other counter, but the present invention is limited to this it is not doing Specifically, in the embodiment, the count circuit 120 includes counters 210 to 230 .

카운터(210)는, 발진기(110)에 결합되어, 발진 신호(OSC)의 펄스 수를 수신, 카운트하여 카운트 신호(CNT＿4)를 발생한다. 실시예에서는, 카운터(210)는, 4개의 발진 신호의 상승 엣지(rising　edge)를 카운트할 때 마다, 1개의 카운트 신호(CNT＿4)의 펄스를 발생하기 때문에, 카운트 신호(CNT＿4)의 주기는, 발진 신호(OSC)의 4배이다. 또한 카운터(210)가 4개의 발진 신호(OSC)의 펄스를 카운트할 때 마다, 카운터(210)의 카운트를 제로에 리셋한다.The counter 210 is coupled to the oscillator 110 , receives and counts the number of pulses of the oscillation signal OSC, and generates a count signal CNT_4 . In the embodiment, since the counter 210 generates a pulse of one count signal CNT_4 every time it counts the rising edges of the four oscillation signals, the period of the count signal CNT_4 is, 4 times the oscillation signal OSC. Also, whenever the counter 210 counts the pulses of the four oscillation signals OSC, the count of the counter 210 is reset to zero.

카운터(220)는, 카운터(210)와 선택 회로(150)의 사이에 결합되어, 카운트 신호(CNT＿4)의 펄스 수를 수신, 카운트하여 카운트 신호(CNT＿1)를 발생하는 것에 이용된다. 실시예에서는, 카운터(220)는, 4개의 카운트 신호(CNT＿4)의 상승 엣지를 카운트해, 1개의 카운트 신호(CNT＿1)의 펄스를 발생하기 때문에, 카운트 신호(CNT＿1)의 주기는, 카운트 신호(CNT＿4)의 4배이며, 또한 카운트 신호(CNT＿1)의 주기는, 발진 신호(OSC)의 16배이다. 또한 카운터(220)가, 4개의 카운트 신호(CNT＿4)를 카운트할 때 마다, 카운터(210)의 카운트를 0에 리셋한다.The counter 220 is coupled between the counter 210 and the selection circuit 150 , and is used to receive and count the number of pulses of the count signal CNT_4 to generate the count signal CNT_1 . In the embodiment, the counter 220 counts the rising edges of the four count signals CNT_4 and generates a pulse of one count signal CNT_1. Therefore, the period of the count signal CNT_1 is CNT_4), and the cycle of the count signal CNT_1 is 16 times that of the oscillation signal OSC. Also, whenever the counter 220 counts the four count signals CNT_4 , the count of the counter 210 is reset to zero.

카운터(230)는, 발진 신호(OSC)의 펄스 수를 수신, 카운트해, 카운트 신호(CNT＿N)를 발생하는 것에 이용된다. 실시예에서는, 카운터(230)는, N개의 발진 신호(OSC)의 상승 엣지를 카운트해, 1개의 카운트 신호(CNT＿N)의 펄스를 발생하기 때문에, 카운트 신호(CNT＿N)의 주기는, 발진 신호(OSC)의 주기의 N배가 된다. 또한 카운터(230)가 N개의 발진 신호(OSC)를 카운트할 때 마다, 카운터(230)의 카운트를 제로에 리셋한다. 실시예에서는, N은 16의 배수, 예를 들면 16, 64일 수 있다.The counter 230 is used to receive and count the number of pulses of the oscillation signal OSC, and to generate the count signal CNT_N. In the embodiment, the counter 230 counts the rising edges of the N oscillation signals OSC and generates a pulse of one count signal CNT_N. Therefore, the period of the count signal CNT_N is OSC) is N times the period. Also, whenever the counter 230 counts the N oscillation signals OSC, the count of the counter 230 is reset to zero. In an embodiment, N may be a multiple of 16, for example 16, 64.

설명해야 할 것으로, 카운터(210)와 카운터(220)는, 선택 회로(150)가 리프레시 요구 신호(REFREQ)의 리프레시 간격을 조정하는 것을 보조하는 것에 이용되고, 카운터(230)는, 제어 회로(130)를 통해서 선택된 기준 온도 전압(VRT)을 발생하는 것에 이용되고, 구체적으로는, 이후에 설명한다. 또한, 본 발명은, 카운터(210~230)의 신호를 카운트 하는 방법을 제한하는 것은 아니다.It should be explained that the counter 210 and the counter 220 are used to assist the selection circuit 150 in adjusting the refresh interval of the refresh request signal REFREQ, and the counter 230 is the control circuit ( 130) is used to generate the selected reference temperature voltage (VRT), which will be specifically described later. In addition, the present invention does not limit the method of counting the signals of the counters 210 to 230 .

제어 회로(130)는, 카운트 회로(120)에 결합되고, 실시예에서는, 제어 회로(130)는, 중앙 처리 장치, 마이크로 컨트롤러, 주문형 반도체(ASIC), 필드 프로그래머블 게이트 어레이(FPGA) 또는 유사한 부재, 또는 상기 부재의 조합일 수 있다. 여기서, 제어 회로(130)는, 이하에 설명하는 기능 또는 스텝을 실행하도록 프로그램되어 있다. 제어 회로(130)는, 카운트 신호(CNT＿N)를 수신하고, 카운트 신호(CNT＿N)에 대해 논리 연산을 실행하여 인에이블 신호(EN) 및 센싱 조정 신호(ST)를 발생한다.The control circuit 130 is coupled to the count circuit 120 , and in an embodiment, the control circuit 130 is a central processing unit, microcontroller, application specific semiconductor (ASIC), field programmable gate array (FPGA) or similar member. , or a combination of the above members. Here, the control circuit 130 is programmed to execute a function or step described below. The control circuit 130 receives the count signal CNT_N, executes a logic operation on the count signal CNT_N, and generates an enable signal EN and a sensing adjustment signal ST.

실시예에서는, 제어 회로(130)가 카운트 신호(CNT＿N)에 근거해 발진 신호(OSC) 펄스 수가 소정 수와 동일한 것을 센싱할 때, 제어 회로(130)는, 인에이블 신호(EN)를 유효로 하고, 인에이블 신호(EN)를 센싱 회로(140)에 제공한다. 구체적으로는, 실시예에서는, 제어 회로(130)가 카운트 신호(CNT＿N)의 펄스를 수신할 때 마다, 즉, 카운트 회로(230)가 16개의 발진 신호(OSC) 펄스를 카운트할 때 마다, 제어 회로(130)는, 센싱 회로(140)에 제공하는 인에이블 신호(EN)를 유효로 하여 고논리 레벨로 하고, 센싱 회로(140)를 유효로 한다.In the embodiment, when the control circuit 130 senses that the number of pulses of the oscillation signal OSC is equal to a predetermined number based on the count signal CNT_N, the control circuit 130 makes the enable signal EN valid. and provides the enable signal EN to the sensing circuit 140 . Specifically, in the embodiment, whenever the control circuit 130 receives a pulse of the count signal CNT_N, that is, whenever the count circuit 230 counts 16 oscillation signal OSC pulses, the control The circuit 130 validates the enable signal EN provided to the sensing circuit 140 to set it to a high logic level, and makes the sensing circuit 140 valid.

도 2 및 도 4를 참조하면, 실시예에서, 제어 회로(130)는, 도 4와 같은 하나의 소정의 변환 테이블에 근거하여, 카운트 신호(CNT＿N)에 대해 논리 변환을 실시해, 센싱 조정 신호(ST)를 발생하고, 여기서, 센싱 조정 신호(ST)의 논리값은, 메모리의 복수의 소정 온도에 대응한다. 구체적으로는, 도 4를 참조하면, 실시예에서는, 카운트 신호(CNT＿N)는, 4개의 비트, 즉, bit0A~bit3A를 가지고, 센싱 조정 신호(ST)는, 3개의 비트, bit0B~bit2B를 가진다. 예를 들면, 카운트 신호(CNT＿N)가 6, 즉, 0110일 때, 제어 회로(130)는, 도 4에 근거해 카운트 신호(CNT＿N)에 대해 논리 변환을 실시하고, 카운트 신호(CNT＿N)의 bit0A~bit2A의 값을 취득해 센싱 조정 신호(ST)를 발생하기 때문에, 이때의 센싱 조정 신호(ST)는, 6(즉 110)이다. 카운트 신호(CNT＿N)가 7, 즉, 0111일 때, 제어 회로(130)는, 도 4에 근거해, 카운트 신호(CNT＿N)를 논리 변환해, 카운트 신호(CNT＿N)의 bit0A~bit2A의 값, 즉 111을 취득해 센싱 조정 신호(ST)를 발생하지만, 논리 변환은, 111을 000으로 변환하도록 미리 설정되어 있기 때문에, 이때의 센싱 조정 신호(ST)는, 0(즉, 000)이다.2 and 4 , in the embodiment, the control circuit 130 performs logic conversion on the count signal CNT_N based on one predetermined conversion table as shown in FIG. 4 , and the sensing adjustment signal ( ST), wherein the logical value of the sensing adjustment signal ST corresponds to a plurality of predetermined temperatures of the memory. Specifically, referring to FIG. 4 , in the embodiment, the count signal CNT_N has four bits, that is, bit0A to bit3A, and the sensing adjustment signal ST has three bits, bit0B to bit2B. . For example, when the count signal CNT_N is 6, that is, 0110, the control circuit 130 performs logic conversion on the count signal CNT_N based on FIG. 4, and bit0A of the count signal CNT_N. Since the sensing adjustment signal ST is generated by acquiring the value of ~bit2A, the sensing adjustment signal ST at this time is 6 (that is, 110). When the count signal CNT_N is 7, that is, 0111, the control circuit 130 logically converts the count signal CNT_N based on FIG. 4 to the values of bit0A to bit2A of the count signal CNT_N, that is, 111 is acquired to generate the sensing adjustment signal ST, but since the logic conversion is preset to convert 111 to 000, the sensing adjustment signal ST at this time is 0 (that is, 000).

도 4의 변환 테이블 및 도 5의 카운트 신호(CNT＿N) 및 센싱 조정 신호(ST)의 타이밍을 참조하면, 각 카운트 신호(CNT＿N)의 논리값은, 각각 센싱 조정 신호(ST)의 논리값에 대응한다. 실시예에서는, 카운트 신호(CNT＿N)가 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15일 때, 제어 회로(130)는, 논리 연산을 실행한 후에 센싱 조정 신호(ST)를 0, 1, 2, 3, 4, 5, 6, 0, 0, 1, 2, 3, 0, 1, 0, 0으로서 발생한다. 단, 본 발명은 이것으로 한정하는 것은 아니다.Referring to the conversion table of FIG. 4 and timings of the count signal CNT_N and the sensing adjustment signal ST of FIG. 5 , the logic values of each count signal CNT_N correspond to the logic values of the sensing adjustment signals ST, respectively. do. In the embodiment, when the count signal CNT_N is 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, the control circuit 130 is , after executing the logic operation, the sensing adjustment signal ST is generated as 0, 1, 2, 3, 4, 5, 6, 0, 0, 1, 2, 3, 0, 1, 0, 0. However, this invention is not limited to this.

도 2를 참조하면, 센싱 회로(140)는, 제어 회로(130)에 결합되어, 인에이블 신호(EN), 센싱 조정 신호(ST) 및 기준 전압(VREF)을 수신한다. 센싱 회로(140)는, 센싱 조정 신호(ST)에 근거해 기준 전압(VREF)을 분압하여 기준 온도 전압(VRT)을 발생하고, 센싱 회로(140)는, 인에이블 신호(EN)에 근거해 기준 온도 전압(VRT)과 모니터링 전압(VMON)을 비교해, 결정 신호(DET)를 발생한다. 실시예에서는, 센싱 회로(140)는, 분압 회로(240), 스위치 스트링(250), 모니터링 전압 발생 회로(260), 컴퍼레이터(270) 및 래치(280)를 포함한다.Referring to FIG. 2 , the sensing circuit 140 is coupled to the control circuit 130 to receive an enable signal EN, a sensing adjustment signal ST, and a reference voltage VREF. The sensing circuit 140 divides the reference voltage VREF based on the sensing adjustment signal ST to generate a reference temperature voltage VRT, and the sensing circuit 140 generates a reference temperature voltage VRT based on the enable signal EN. A decision signal DET is generated by comparing the reference temperature voltage VRT and the monitoring voltage VMON. In the embodiment, the sensing circuit 140 includes a voltage dividing circuit 240 , a switch string 250 , a monitoring voltage generating circuit 260 , a comparator 270 , and a latch 280 .

구체적으로는, 센싱 회로(140)는, 분압 회로(240)에 의해 기준 전압(VREF)을 분압하고, 센싱 조정 신호(ST)에 근거해 스위치 스트링(250)의 스위치를 온으로 하여 기준 온도 전압(VRT)을 발생할 수 있다. 센싱 회로(140)는, 모니터링 전압 발생 회로(260)에 의해 모니터링 전압(VMON)을 발생하고, 인에이블 신호(EN)에 의해 컴퍼레이터(270)를 유효로 하여 기준 온도 전압(VRT)과 모니터링 전압(VMON)을 비교하고, 비교 결과에 근거해 비교 전압(VC)을 발생하고, 래치(280)에 제공할 수 있다. 센싱 회로(140)는, 래치(280)에 의해 비교 전압(VC)을 래치하여 결정 신호(DET)를 발생하고, 선택 회로(150)에 제공한다.Specifically, the sensing circuit 140 divides the reference voltage VREF by the voltage divider circuit 240 and turns on the switch of the switch string 250 based on the sensing adjustment signal ST to turn on the reference temperature voltage. (VRT) may occur. The sensing circuit 140 generates the monitoring voltage VMON by the monitoring voltage generating circuit 260 , and validates the comparator 270 by the enable signal EN to monitor the reference temperature voltage VRT. The voltage VMON may be compared, and the comparison voltage VC may be generated based on the comparison result, and may be provided to the latch 280 . The sensing circuit 140 generates a decision signal DET by latching the comparison voltage VC by the latch 280 , and provides it to the selection circuit 150 .

분압 회로(240)는, 서로 직렬(直列)된 복수의 분압 저항(R1~R8)을 가지고, 분압 저항(R1~R8)은, 기준 전압(VREF)과 그라운드 전압(GND)의 사이에 결합되어, 기준 전압(VREF)과 그라운드 전압(GND) 사이의 전압 차를 분압함으로써 복수의 소정 온도 전압(VT20~VT80)을 발생한다. 여기서, 분압 저항(R1과 R2)의 사이의 분압은, 소정 온도 전압(VT20)이며, 분압 저항(R2와 R3)의 사이의 분압은, 소정 온도 전압(VT30)이며, 분압 저항(R3과 R4)의 사이의 분압은, 소정 온도 전압(VT40)이며, 분압 저항(R4와 R5)의 사이의 분압은, 소정 온도 전압(VT50)이며, 분압 저항(R5와 R6)의 사이의 분압은, 소정 온도 전압(VT60)이며, 분압 저항(R6과 R7)의 사이의 분압은, 소정 온도 전압(VT70)이며, 분압 저항(R7과 R8)의 사이의 분압은, 소정 온도 전압(VT80)이다.The voltage dividing circuit 240 has a plurality of voltage dividing resistors R1 to R8 in series with each other, and the voltage dividing resistors R1 to R8 are coupled between the reference voltage VREF and the ground voltage GND. , a plurality of predetermined temperature voltages VT20 to VT80 are generated by dividing the voltage difference between the reference voltage VREF and the ground voltage GND. Here, the divided voltage between the voltage dividing resistors R1 and R2 is the predetermined temperature voltage VT20, the divided voltage between the dividing resistors R2 and R3 is the predetermined temperature voltage VT30, and the dividing resistors R3 and R4. ) is the predetermined temperature voltage VT40, the divided voltage between the voltage division resistors R4 and R5 is the predetermined temperature voltage VT50, The temperature voltage VT60, the divided voltage between the voltage dividing resistors R6 and R7 is the predetermined temperature voltage VT70, and the divided voltage between the voltage dividing resistors R7 and R8 is the predetermined temperature voltage VT80.

스위치 스트링(250)은, 제어 회로(130) 및 분압 회로(240)에 결합되고, 복수의 스위치(SW1~SW7)를 가진다. 복수의 스위치(SW1~SW7) 각각의 제1단은, 복수의 소정 온도 전압(VT20~VT80)의 하나를 수신한다. 실시예에서는, 스위치(SW1)의 제1단은, 소정 온도 전압(VT20)을 수신하고, 스위치(SW2)의 제1단은, 소정 온도 전압(VT30)을 수신하고, 스위치(SW3)의 제1단은, 소정 온도 전압(VT40)을 수신하고, 스위치(SW4)의 제1단은, 소정 온도 전압(VT50)을 수신하고, 스위치(SW5)의 제1단은, 소정 온도 전압(VT60)을 수신하고, 스위치(SW6)의 제1단은, 소정 온도 전압(VT70)을 수신하고, 스위치(SW7)의 제1단은, 소정 온도 전압(VT80)을 수신한다. 모든 스위치(SW1~SW7)의 제2단은, 서로 결합되어 있다. 스위치 스트링(250)은, 센싱 조정 신호(ST)에 근거해 복수의 스위치(SW1~SW7) 중 하나를 온(On)으로 하고, 그 온(On)한 복수의 스위치(SW1~SW7) 중 하나에 대응하는 복수의 소정 온도 전압(VT20~VT80) 중 하나를 복수의 스위치(SW1~SW7)의 제2단에 제공해, 기준 온도 전압(VRT)을 생산한다. 실시예에서는, 스위치(SW1)를 온으로 할 때, 기준 온도 전압(VRT)은, 소정 온도 전압(VT20)과 동일하고, 이에 따라 유추하는 것으로 한다. 실시예에서는, 센싱 조정 신호(ST)의 논리값과 기준 온도 전압(VRT)과의 대응 관계식은, VRT[10*(8-i)]=ST[i], i=0~6이다. 예를 들면, i가 0일 때, VRT[80]=ST[0]. 실시예에서는, 센싱 조정 신호(ST)의 논리값과 기준 온도 전압(VRT)의 상세 대응 관계는, 이하의 표 1대로이다.The switch string 250 is coupled to the control circuit 130 and the voltage divider circuit 240 , and has a plurality of switches SW1 to SW7 . The first stage of each of the plurality of switches SW1 to SW7 receives one of the plurality of predetermined temperature voltages VT20 to VT80. In the embodiment, the first stage of the switch SW1 receives the predetermined temperature voltage VT20, the first stage of the switch SW2 receives the predetermined temperature voltage VT30, and the second stage of the switch SW3 The first stage receives the predetermined temperature voltage VT40, the first stage of the switch SW4 receives the predetermined temperature voltage VT50, and the first stage of the switch SW5 receives the predetermined temperature voltage VT60. , the first end of the switch SW6 receives the predetermined temperature voltage VT70, and the first end of the switch SW7 receives the predetermined temperature voltage VT80. The second stages of all the switches SW1 to SW7 are coupled to each other. The switch string 250 turns on one of the plurality of switches SW1 to SW7 based on the sensing adjustment signal ST, and one of the plurality of switches SW1 to SW7 that is turned on. One of the plurality of predetermined temperature voltages VT20 to VT80 corresponding to In the embodiment, when the switch SW1 is turned on, the reference temperature voltage VRT is equal to the predetermined temperature voltage VT20, and is assumed to be inferred accordingly. In the embodiment, the correspondence relation between the logic value of the sensing adjustment signal ST and the reference temperature voltage VRT is VRT[10*(8-i)]=ST[i], i=0-6. For example, when i is 0, VRT[80]=ST[0]. In the embodiment, the detailed correspondence relationship between the logic value of the sensing adjustment signal ST and the reference temperature voltage VRT is as shown in Table 1 below.

Figure 112020026912376-pat00001
Figure 112020026912376-pat00001

모니터링 전압 발생 회로(260)는, 모니터링 전압(VMON)을 제공하는 것에 이용된다. 실시예에서는, 모니터링 전압 발생 회로(260)는, 정전류원(IC) 및 다이오드(D1)를 포함한다. 정전류원(IC)은 정전류(定電流)를 제공하는 것에 이용되고, 다이오드(D1)는, 정전류원(IC)과 그라운드 전압(GND)의 사이에 결합되어, 정전류에 근거해 모니터링 전압(VMON)을 발생하는 것에 이용된다. 본 발명은, 정전류원(IC)의 타입을 제한하지 않는다.The monitoring voltage generating circuit 260 is used to provide the monitoring voltage VMON. In the embodiment, the monitoring voltage generating circuit 260 includes a constant current source IC and a diode D1. A constant current source IC is used to provide a constant current, and a diode D1 is coupled between the constant current source IC and a ground voltage GND, based on the constant current to provide a monitoring voltage VMON. used to generate The present invention does not limit the type of constant current source (IC).

컴퍼레이터(270)는, 스위치 스트링(250) 및 모니터링 전압 발생 회로(260)에 결합되고, 인에이블 신호(EN)에 근거해 기준 온도 전압(VRT) 및 모니터링 전압(VMON)을 비교하여 비교 전압(VC)을 발생한다. 실시예에서는, 컴퍼레이터(270)는, 정(正) 입력단, 부(負) 입력단, 인에이블단 및 출력단을 가진다. 컴퍼레이터(270)의 정(正) 입력단은, 모니터링 전압 발생 회로(260)에 결합되어, 모니터링 전압(VMON)을 수신하고, 컴퍼레이터(270)의 부(負) 입력단은, 스위치 스트링(250)에 결합되어, 기준 온도 전압(VRT)을 수신한다. 컴퍼레이터(270)의 인에이블단은, 제어 회로(130)에 결합되고, 인에이블 신호(EN)를 수신하여 비교 조작을 실행할지 여부를 결정하는 것에 이용된다. 인에이블 신호(EN)가 무효일 때(예를 들면, 저논리 레벨), 컴퍼레이터(270)는, 기준 온도 전압(VRT)과 모니터링 전압(VMON)을 비교하지 않는다. 인에이블 신호(EN)가 유효일 때(예를 들면, 고논리 레벨), 컴퍼레이터(270)는, 기준 온도 전압(VRT)과 모니터링 전압(VMON)을 비교하고, 비교 결과를 비교 전압(VC)으로서 출력한다. 모니터링 전압(VMON)이 기준 온도 전압(VRT) 보다 작은 경우, 컴퍼레이터(270)는, 무효로 된 비교 전압(VC)을 출력한다(예를 들면, 저논리 레벨). 모니터링 전압(VMON)이 기준 온도 전압(VRT) 보다 클 때, 컴퍼레이터(270)는, 유효로 된 비교 전압(VC)(예를 들면, 고논리 레벨)을 출력한다.The comparator 270 is coupled to the switch string 250 and the monitoring voltage generating circuit 260 , and comparing the reference temperature voltage VRT and the monitoring voltage VMON based on the enable signal EN for a comparison voltage (VC) occurs. In the embodiment, the comparator 270 has a positive input end, a negative input end, an enable end, and an output end. The positive input terminal of the comparator 270 is coupled to the monitoring voltage generating circuit 260 to receive the monitoring voltage VMON, and the negative input terminal of the comparator 270 is the switch string 250 . ) to receive a reference temperature voltage (VRT). The enable end of the comparator 270 is coupled to the control circuit 130 and is used to receive the enable signal EN and determine whether or not to perform a comparison operation. When the enable signal EN is invalid (eg, at a low logic level), the comparator 270 does not compare the reference temperature voltage VRT with the monitoring voltage VMON. When the enable signal EN is valid (eg, high logic level), the comparator 270 compares the reference temperature voltage VRT with the monitoring voltage VMON, and compares the comparison result with the comparison voltage VC. output as When the monitoring voltage VMON is smaller than the reference temperature voltage VRT, the comparator 270 outputs the invalidated comparison voltage VC (eg, low logic level). When the monitoring voltage VMON is greater than the reference temperature voltage VRT, the comparator 270 outputs the effective comparison voltage VC (eg, high logic level).

래치(280)는, 컴퍼레이터(270)에 결합되어, 비교 전압(VC)을 래치해 결정 신호(DET)를 발생하고, 선택 회로(150)에 제공한다. 실시예에서는, 인에이블 신호(EN)가 무효일 때, 래치(280)는, 보유하고 있는 상태를 결정 신호(DET)로서 선택 회로(150)에 출력한다. 인에이블 신호(EN)가 유효일 때, 래치(280)는, 비교 전압(VC)을 래치해, 갱신된 결정 신호(DET)를 선택 회로(150)에 출력한다.The latch 280 is coupled to the comparator 270 , latches the comparison voltage VC to generate a decision signal DET, and provides it to the selection circuit 150 . In the embodiment, when the enable signal EN is invalid, the latch 280 outputs the held state to the selection circuit 150 as a decision signal DET. When the enable signal EN is valid, the latch 280 latches the comparison voltage VC and outputs the updated decision signal DET to the selection circuit 150 .

도 1 및 도 2를 참조하면, 선택 회로(150)는, 발진기(110), 카운트 회로(120) 및 센싱 회로(140)에 결합되고, 선택 회로(150)는, 결정 신호(DET)에 근거해 발진 신호(OSC) 및 카운트 신호(CNT＿1) 중 하나의 신호를 동적으로 선택하고, 동적으로 선택한 발진 신호(OSC) 및 카운트 신호(CNT＿1)에 근거해 리프레시 요구 신호(REFREQ)의 펄스를 발생한다. 실시예에서는, 선택 회로(150)는, 셀렉터(251 및 252)를 포함하고, 셀렉터(251)는, 발진기(110)와 센싱 회로(140)의 사이에 결합되고, 셀렉터(252)는, 카운트 회로(120)와 센싱 회로(140)의 사이에 결합된다. 셀렉터(251 및 252)는, 결정 신호(DET)의 논리 레벨에 근거해 교대로 기동되어 리프레시 요구 신호(REFREQ)를 공동으로 발생하고, 구체적인 타이밍에 대해서는 후술한다.1 and 2 , the selection circuit 150 is coupled to the oscillator 110 , the count circuit 120 and the sensing circuit 140 , and the selection circuit 150 is based on a decision signal DET. Then, one of the oscillation signal OSC and the count signal CNT_1 is dynamically selected, and a pulse of the refresh request signal REFREQ is generated based on the dynamically selected oscillation signal OSC and the count signal CNT_1. . In an embodiment, the selection circuit 150 includes selectors 251 and 252 , the selector 251 coupled between the oscillator 110 and the sensing circuit 140 , and the selector 252 includes a count It is coupled between the circuit 120 and the sensing circuit 140 . The selectors 251 and 252 are activated alternately based on the logic level of the decision signal DET to jointly generate the refresh request signal REFREQ, and the specific timing will be described later.

실시예에서는, 결정 신호(DET)가 유효일 때, 셀렉터(251)는, 발진 신호(OSC)의 펄스를 출력하지만, 셀렉터(252)는, 신호를 출력하지 않고, 결정 신호(DET)가 무효일 때, 셀렉터(252)는, 카운트 신호(CNT＿1)의 펄스를 출력하지만, 셀렉터(251)는, 신호를 출력하지 않고, 리프레시 요구 신호(REFREQ)를 공동으로 발생한다.In the embodiment, when the decision signal DET is valid, the selector 251 outputs a pulse of the oscillation signal OSC, but the selector 252 does not output a signal, and the decision signal DET is invalid. At this time, the selector 252 outputs a pulse of the count signal CNT_1, but the selector 251 does not output a signal and jointly generates the refresh request signal REFREQ.

도 3은, 본 발명의 실시예에 따른 온도 센싱 회로의 제어 타이밍도이다. 도 2와 도 3을 참조하면, 실시예에서는, 카운트 신호(CNT＿4)의 주기는, 발진 신호(OSC)의 4배이며, 카운트 신호(CNT＿1)의 주기는, 카운트 신호(CNT＿4)의 4배이며, 카운트 신호(CNT＿N)의 주기는, 카운트 신호(CNT＿1)의 4배이다. 따라서, 실시예에서는, 카운트 신호(CNT＿N)의 주기는, 발진 신호(OSC)의 64배이다. 제어 회로(130)는, 도 4의 변환 테이블에 근거하여 카운트 신호(CNT＿N)에 대해 논리 변환을 실시해, 센싱 조정 신호(ST)를 발생한다. 센싱 회로(140)의 스위치 스트링(250)은, 센싱 조정 신호(ST)에 근거해 복수의 스위치(SW1~SW7) 중 하나를 온으로 하여, 대응하는 복수의 소정 온도 전압(VT20~VT80) 중 하나를 수신하고, 그에 따라 기준 온도 전압(VRT)을 발생한다. 도 3을 예로 하면, 타이밍은, 왼쪽부터 오른쪽이며, 기준 온도 전압(VRT)의 값은, 차례로 소정 온도 전압(VT60, VT50, VT80 및 VT70)과 동일해진다. 센싱 회로(140)의 모니터링 전압 발생 회로(260)는, 모니터링 전압(VMON)을 발생한다. 본 실시예에서는, 모니터링 전압(VMON)은, 소정 온도 전압(VT60 및 VT50)의 사이의 소정 온도 전압(VT55)(도시하지 않음)에 상당한다.3 is a control timing diagram of a temperature sensing circuit according to an embodiment of the present invention. 2 and 3 , in the embodiment, the cycle of the count signal CNT_4 is 4 times that of the oscillation signal OSC, and the cycle of the count signal CNT_1 is 4 times of the count signal CNT_4. , the cycle of the count signal CNT_N is four times that of the count signal CNT_1. Accordingly, in the embodiment, the period of the count signal CNT_N is 64 times that of the oscillation signal OSC. The control circuit 130 performs logic conversion on the count signal CNT_N based on the conversion table of FIG. 4 to generate the sensing adjustment signal ST. The switch string 250 of the sensing circuit 140 turns on one of the plurality of switches SW1 to SW7 based on the sensing adjustment signal ST, and among the plurality of corresponding predetermined temperature voltages VT20 to VT80 It receives one and generates a reference temperature voltage (VRT) accordingly. Taking Fig. 3 as an example, the timing is from left to right, and the value of the reference temperature voltage VRT becomes equal to the predetermined temperature voltages VT60, VT50, VT80, and VT70 sequentially. The monitoring voltage generating circuit 260 of the sensing circuit 140 generates the monitoring voltage VMON. In this embodiment, the monitoring voltage VMON corresponds to the predetermined temperature voltage VT55 (not shown) between the predetermined temperature voltages VT60 and VT50.

시간(T0)과 시간(T1)의 사이에서는, 인에이블 신호(EN)는 무효로 되고, 컴퍼레이터(270)는, 기준 온도 전압(VRT)과 모니터링 전압(VMON)을 비교하지 않으며, 이때, 결정 신호(DET)는 무효로 된다(예를 들면, 저논리 레벨).Between time T0 and time T1, the enable signal EN becomes invalid, and the comparator 270 does not compare the reference temperature voltage VRT with the monitoring voltage VMON, at this time, The decision signal DET becomes invalid (eg, low logic level).

시간(T1)에서는, 인에이블 신호(EN)가 유효로 되어, 컴퍼레이터(270)는, 기준 온도 전압(VRT)과 모니터링 전압(VMON)을 비교한다. 이때의 기준 온도 전압(VRT)(이 시점에서는 VT50과 동일하다)은, 모니터링 전압(VMON) 보다 크기 때문에, 컴퍼레이터(270)는, 유효로 된 비교 전압(VC)(도시하지 않음)을 발생하고, 또한 인에이블 신호(EN)가 유효로 되어, 래치(280)는, 유효로 된 결정 신호(DET)를 발생한다(예를 들면, 고논리 레벨).At time T1 , the enable signal EN becomes valid, and the comparator 270 compares the reference temperature voltage VRT with the monitoring voltage VMON. At this time, since the reference temperature voltage VRT (which is the same as VT50 at this time) is greater than the monitoring voltage VMON, the comparator 270 generates a valid comparison voltage VC (not shown). Then, the enable signal EN becomes valid, and the latch 280 generates a validated decision signal DET (for example, at a high logic level).

다음으로, 시간(T1)과 시간(T2)의 사이에서, 인에이블 신호(EN)가 무효로 되기 때문에, 컴퍼레이터(270)는, 기준 온도 전압(VRT)과 모니터링 전압(VMON)을 비교하지 않으며, 이때, 래치(280)는, 그 전에 유효로 된 비교 전압(VC)을 래치하고, 래치(280)에 유효로 된 결정 신호(DET)의 논리 레벨을 보유시킨다.Next, between time T1 and time T2, since the enable signal EN becomes invalid, the comparator 270 does not compare the reference temperature voltage VRT with the monitoring voltage VMON. At this time, the latch 280 latches the comparison voltage VC that has been validated before, and holds the logic level of the validated decision signal DET in the latch 280 .

시간(T2)에서는, 인에이블 신호(EN)가 유효로 되어, 컴퍼레이터(270)는, 기준 온도 전압(VRT)과 모니터링 전압(VMON)을 비교한다. 이때의 기준 온도 전압(VRT)(이때는 VT80과 동일하다)은, 모니터링 전압(VMON) 보다 작기 때문에, 컴퍼레이터(270)는, 무효로 된 비교 전압(VC)(도시하지 않음)을 발생하고, 또한 인에이블 신호(EN)가 유효로 되기 때문에, 래치(280)는, 무효로 된 결정 신호(DET)를 발생한다.At time T2 , the enable signal EN becomes valid, and the comparator 270 compares the reference temperature voltage VRT with the monitoring voltage VMON. At this time, since the reference temperature voltage VRT (the same as VT80 in this case) is smaller than the monitoring voltage VMON, the comparator 270 generates an invalidated comparison voltage VC (not shown), Also, since the enable signal EN becomes valid, the latch 280 generates an invalidated decision signal DET.

다음으로, 시간(T2)과 시간(T3)의 사이에서, 인에이블 신호(EN)가 무효로 되기 때문에, 컴퍼레이터(270)는, 기준 온도 전압(VRT)과 모니터링 전압(VMON)을 비교하지 않으며, 이때, 래치(280)는, 그 전에 무효로 된 비교 전압(VC)을 래치하고, 무효로 된 결정 신호(DET)의 논리 레벨을 보유한다.Next, between time T2 and time T3, since the enable signal EN becomes invalid, the comparator 270 does not compare the reference temperature voltage VRT with the monitoring voltage VMON. At this time, the latch 280 latches the comparison voltage VC that has been invalidated before, and holds the logic level of the invalidated decision signal DET.

도 2 및 도 3을 참조하면, 선택 회로(150)는, 결정 신호(DET)에 근거해 발진 신호(OSC) 및 카운트 신호(CNT＿1) 중 하나를 동적으로 선택하고, 동적으로 선택한 발진 신호(OSC) 및 카운트 신호(CNT＿1) 중 하나에 근거해 리프레시 요구 신호(REFREQ)를 발생한다. 예를 들면, 시간(T0)과 시간(T1)의 사이에서는, 결정 신호(DET)는, 무효로 되기 때문에, 선택 회로(150)의 셀렉터(252)는, 카운트 신호(CNT＿1)의 펄스를 출력하지만, 셀렉터(251)는, 신호를 출력하지 않는다. 시간(T1)과 시간(T2)의 사이에서는, 결정 신호(DET)가 유효로 되기 때문에, 선택 회로(150)의 셀렉터(251)는, 발진 신호(OSC)의 펄스를 출력하지만, 셀렉터(252)는 신호를 출력하지 않는다. 시간(T2)과 시간(T3)의 사이에서는, 결정 신호(DET)는 무효로 되기 때문에, 선택 회로(150)의 셀렉터(252)는, 카운트 신호(CNT＿1)의 펄스를 출력하지만, 셀렉터(251)는, 신호를 출력하지 않는다.2 and 3 , the selection circuit 150 dynamically selects one of the oscillation signal OSC and the count signal CNT_1 based on the decision signal DET, and the dynamically selected oscillation signal OSC ) and the count signal CNT_1, the refresh request signal REFREQ is generated. For example, between the time T0 and the time T1, the decision signal DET becomes invalid, so the selector 252 of the selection circuit 150 outputs a pulse of the count signal CNT_1. However, the selector 251 does not output a signal. Between time T1 and time T2, since the decision signal DET is valid, the selector 251 of the selection circuit 150 outputs a pulse of the oscillation signal OSC, but the selector 252 ) does not output a signal. Between time T2 and time T3, since the decision signal DET becomes invalid, the selector 252 of the selection circuit 150 outputs a pulse of the count signal CNT_1, but the selector 251 ) does not output a signal.

도 5는, 본 발명의 실시예에 따른 리프레시 요구 신호의 발생의 타이밍도이다. 도 6a는, 본 발명의 실시예에 따른 추정 리프레시 요구의 평균 간격의 통계표이다. 도 2, 도 4, 도 5 및 도 6a를 참조하면, 실시예에서, 제어 회로(130)는, 도 4의 변환 테이블에 근거하여 카운트 신호(CNT＿N)에 대해 논리 변환을 실시해, 센싱 조정 신호(ST)를 발생하고, 그 대응은, 도 5의 카운트 신호(CNT＿N) 및 센싱 조정 신호(ST)를 참조한다. 센싱 회로(140)의 스위치 스트링(250)은, 센싱 조정 신호(ST)에 근거해 복수의 스위치(SW1~SW7) 중 하나를 온으로 해서, 복수의 소정 온도 전압(VT20~VT80)의 하나를 수신하고, 그에 따라 기준 온도 전압(VRT)을 발생하고, 그 대응은, 도 5의 센싱 조정 신호(ST) 및 기준 온도 전압(VRT)을 참조한다. 모니터링 전압(VMON)이 소정 온도 전압(VT50 및 VT60)의 사이(예를 들면, VT55)에 있을 때, 기준 온도 전압(VRT)이 소정 온도 전압(VT20~VT50)일 때, 센싱 회로(140)는, 결정 신호(DET)를 유효로 한다(즉, 고논리 레벨(H)). 기준 온도 전압(VRT)이 소정 온도 전압(VT60~VT80)일 때, 센싱 회로(140)는, 결정 신호(DET)를 무효로 한다(즉, 저논리 레벨(L)). 결정 신호(DET)가 무효로 될 때, 선택 회로(150)의 셀렉터(252)는, 카운트 신호(CNT＿1)의 펄스를 출력하지만, 셀렉터(251)는, 신호를 출력하지 않는다. 결정 신호(DET)가 유효로 될 때, 선택 회로(150)의 셀렉터(251)는, 발진 신호(OSC) 펄스를 출력하지만, 셀렉터(252)는, 신호를 출력하지 않는다. 따라서, 셀렉터(251 및 252)는, 결정 신호(DET)의 논리 레벨에 근거해 교대로 기동되어, 리프레시 요구 신호(REFREQ)를 공동으로 발생하고, 그 대응은, 도 5의 결정 신호(DET) 및 리프레시 요구 신호(REFREQ)를 참조한다. 실시예에서는, 각 시간 세그먼트의 리프레시 요구 신호(REFREQ)의 리프레시 펄스 카운트(COUNT)는, 도 5에 도시한 대로이며, 또한 전체 주기(즉, 카운트 신호(CNT＿N)의 논리값(0~15))의 리프레시 요구 신호(REFREQ)의 리프레시 펄스 총합(SUM)은 91이며, 도 6a의 55℃의 대응하는 리프레시 펄스 총합 91을 참조한다. 다른 경우에서는, 모니터링 전압(VMON)이 소정 온도 전압(VT60 및 VT70)의 사이(예를 들면, VT65)에 있을 때, 기준 온도 전압(VRT)이 소정 온도 전압(VT60)일 때에 대응하는 결정 신호는, 고논리 레벨(H)로 변경된다. 따라서, 리프레시 펄스 총합(SUM)은, 대응하여 121이 되고, 도 6a 중의 온도 65℃가 리프레시 펄스 총합(121)에 대응하는 것을 참조한다.5 is a timing diagram of generation of a refresh request signal according to an embodiment of the present invention. 6A is a statistical table of average intervals of estimated refresh requests according to an embodiment of the present invention. 2, 4, 5 and 6A , in the embodiment, the control circuit 130 performs logic conversion on the count signal CNT_N based on the conversion table of FIG. 4, and the sensing adjustment signal ( ST), and the correspondence thereof refers to the count signal CNT_N and the sensing adjustment signal ST in FIG. 5 . The switch string 250 of the sensing circuit 140 turns on one of the plurality of switches SW1 to SW7 based on the sensing adjustment signal ST, so that one of the plurality of predetermined temperature voltages VT20 to VT80 is applied. Receive and generate the reference temperature voltage VRT accordingly, the corresponding reference is made to the sensing adjustment signal ST and the reference temperature voltage VRT of FIG. 5 . When the monitoring voltage VMON is between the predetermined temperature voltages VT50 and VT60 (eg, VT55), when the reference temperature voltage VRT is the predetermined temperature voltage VT20 to VT50, the sensing circuit 140 , makes the decision signal DET valid (i.e., high logic level H). When the reference temperature voltage VRT is the predetermined temperature voltage VT60 to VT80, the sensing circuit 140 invalidates the decision signal DET (that is, the low logic level L). When the determination signal DET becomes invalid, the selector 252 of the selection circuit 150 outputs a pulse of the count signal CNT_1 , but the selector 251 does not output a signal. When the decision signal DET becomes valid, the selector 251 of the selection circuit 150 outputs an oscillation signal OSC pulse, but the selector 252 does not output a signal. Accordingly, the selectors 251 and 252 are alternately activated based on the logic level of the decision signal DET to jointly generate the refresh request signal REFREQ, which corresponds to the decision signal DET in FIG. 5 . and a refresh request signal REFREQ. In the embodiment, the refresh pulse count COUNT of the refresh request signal REFREQ in each time segment is as shown in FIG. 5, and the logical values (0 to 15) of the entire cycle (that is, the count signal CNT_N) ), the refresh pulse sum SUM of the refresh request signal REFREQ is 91, referring to the corresponding refresh pulse sum 91 at 55° C. in FIG. 6A. In another case, when the monitoring voltage VMON is between the predetermined temperature voltages VT60 and VT70 (for example, VT65), the corresponding determination signal when the reference temperature voltage VRT is the predetermined temperature voltage VT60 is changed to a high logic level (H). Accordingly, the sum of refresh pulses SUM corresponds to 121 , and it is referred to in FIG. 6A that the temperature of 65° C. corresponds to the sum of refresh pulses 121 .

도 6a를 참조하면, 메모리가 온도 55℃인 것을 예로 하고, 리프레시 펄스 카운트[1](즉, 주기 전체의 단일 시간 세그먼트의 리프레시 요구 신호(REFREQ)가 1개의 펄스인 리프레시 펄스 카운트(COUNT)의 수)은, 11이며, 리프레시 펄스 카운트[16](즉, 주기 전체의 단일 시간 세그먼트의 리프레시 요구 신호(REFREQ)가 16개의 펄스인 리프레시 펄스 카운트(COUNT)의 수)은, 5이며, 리프레시 펄스 총합(SUM)은, 91이며, 평균 리프레시 펄스 수는, 5.69이며(즉, 16을 리프레시 펄스 총합(SUM)으로 제산(除算)), 평균 리프레시 간격은, 2.81이며(즉, 16을 평균 리프레시 펄스 수로 제산), 그 외의 온도는, 이에 따라 유추하는 것으로 하고, 더 설명하지 않는다. 도 6a로부터 알 수 있듯이, 메모리가 상이한 온도를 가질 때, 온도 센싱 회로(10)는, 다른 평균 리프레시 간격을 가지는 리프레시 요구 신호(REFREQ)를 제공할 수 있다.Referring to FIG. 6A , taking the memory at a temperature of 55° C. as an example, the refresh pulse count [1] (that is, the refresh request signal REFREQ of a single time segment of the entire cycle is one pulse) of the refresh pulse count COUNT number) is 11, and the refresh pulse count [16] (that is, the number of refresh pulse counts COUNT in which the refresh request signal REFREQ of a single time segment in the entire cycle is 16 pulses) is 5, and the refresh pulse The sum total (SUM) is 91, the average number of refresh pulses is 5.69 (that is, 16 is divided by the sum total of refresh pulses (SUM)), and the average refresh interval is 2.81 (that is, 16 is the average refresh pulse) water division) and other temperatures are assumed to be inferred according to this and will not be further explained. As can be seen from FIG. 6A , when the memory has different temperatures, the temperature sensing circuit 10 may provide a refresh request signal REFREQ having a different average refresh interval.

도 6b는, 본 발명의 실시예에 따른 추정 리프레시 요구의 평균 간격 대 온도의 X-Y도이다. 도 6a 및 6b를 참조하면, 온도 센싱 회로(10)는, 20℃~80℃의 온도에서 10℃ 마다 다른 평균 리프레시 간격을 제공해, 높은 리프레시 간격의 분해능을 실현하고 있다. 바꾸어 말하면, 온도 센싱 회로(10)는, 메모리의 온도에 근거해 프레시 펄스 카운트[1]과 리프레시 펄스 카운트[16]이 각각 주기 전체에 차지하는 비율을 동적으로 조정하여, 평균 리프레시 간격을 조정하고, 그에 따라 평균 리프레시 간격의 온도에 대한 분해능을 개선할 수 있다. 보다 많은 선택 회로, 카운터 및 온도 센서(도시하지 않음)를 추가할 필요가 없이 다온도 단계 제어를 실시하기 때문에, 소비 전류를 더욱 삭감할 수 있다.6B is an X-Y diagram of average interval of estimated refresh requests versus temperature in accordance with an embodiment of the present invention. 6A and 6B , the temperature sensing circuit 10 provides different average refresh intervals for every 10°C at a temperature of 20°C to 80°C, realizing a high refresh interval resolution. In other words, the temperature sensing circuit 10 dynamically adjusts the ratio of the refresh pulse count [1] and the refresh pulse count [16] to the entire cycle based on the temperature of the memory to adjust the average refresh interval, Accordingly, it is possible to improve the resolution for the temperature of the average refresh interval. Since multi-temperature step control is implemented without the need to add more selection circuits, counters and temperature sensors (not shown), current consumption can be further reduced.

도 7은, 본 발명의 또 하나의 실시예에 따른 온도 센싱 회로의 블록도이다. 도 7은, 도 1과 거의 같으며, 재차 설명하지 않는다. 도 7의 도 1과의 차이는, 도 7에서는, 온도 센싱 회로(20)의 카운트 회로(120)가 리프레시 요구 신호(REFREQ)를 더 수신하고, 리프레시 요구 신호(REFREQ)에 근거해 카운트 신호(CNT＿N)를 발생하는 것에 있다.7 is a block diagram of a temperature sensing circuit according to another embodiment of the present invention. Fig. 7 is almost the same as Fig. 1, and will not be described again. The difference from FIG. 1 from FIG. 7 is that in FIG. 7, the count circuit 120 of the temperature sensing circuit 20 further receives the refresh request signal REFREQ, and based on the refresh request signal REFREQ, the count signal ( It is in generating CNT_N).

도 8은, 본 발명의 또 하나의 실시예에 따른 온도 센싱 회로의 회로 설명도이다. 도 8은, 도 2와 대체로 같으며, 재차 설명하지 않는다. 도 8의 도 2와의 차이는, 도 8 중의 온도 센싱 회로(20)의 카운터(230)는, 리프레시 요구 신호(REFREQ)의 펄스 수를 수신, 카운트하여 카운트 신호(CNT＿N)를 발생하는 것에 이용되는 것에 있다. 또 하나의 실시예에서는, 카운터(230)는, 1개의 리프레시 요구 신호(REFREQ)의 상승 엣지를 카운트할 때 마다, 카운트 신호(CNT＿N)의 펄스를 발생하기 때문에, 카운트 신호(CNT＿N)의 주기는, 리프레시 요구 신호(REFREQ)의 주기의 1배가 된다.8 is a circuit explanatory diagram of a temperature sensing circuit according to another embodiment of the present invention. Fig. 8 is substantially the same as Fig. 2, and will not be described again. The difference from FIG. 2 in FIG. 8 is that the counter 230 of the temperature sensing circuit 20 in FIG. 8 receives and counts the number of pulses of the refresh request signal REFREQ, and is used to generate the count signal CNT_N. it is in In another embodiment, since the counter 230 generates a pulse of the count signal CNT_N every time the rising edge of one refresh request signal REFREQ is counted, the period of the count signal CNT_N is , becomes one time the period of the refresh request signal REFREQ.

도 9는, 본 발명의 또 하나의 실시예에 따른 온도 센싱 회로의 타이밍도이다. 도 9를 참조하면, 또 하나의 실시예에서는, 온도 센싱 회로(20)의 카운터(230)는, 리프레시 요구 신호(REFREQ)의 펄스 수를 수신, 카운트하여 카운트 신호(CNT＿N)를 발생하는 것에 이용된다. 온도 센싱 회로(20)의 제어 회로(130)는, 도 4의 변환 테이블에 근거하여 카운트 신호(CNT＿N)에 대해 논리 변환을 실시해, 센싱 조정 신호(ST)를 발생하고, 인에이블 신호(EN)를 발생한다. 그 대응에 대해서는, 도 9의 카운트 신호(CNT＿N)와 센싱 조정 신호(ST)를 참조한다. 온도 센싱 회로(20)의 센싱 회로(140)의 스위치 스트링(250)은, 센싱 조정 신호(ST)에 근거해 복수의 스위치(SW1~SW7) 중 하나를 온으로 해서, 복수의 소정 온도 전압(VT20~VT80) 중 하나를 수신하여, 기준 온도 전압(VRT)을 발생하고, 그 대응은, 도 9의 센싱 조정 신호(ST) 및 기준 온도 전압(VRT)을 참조한다. 모니터링 전압(VMON)이 소정 온도 전압(VT50 및 VT60)의 사이(예를 들면, VT55)에 있을 때, 또한 기준 온도 전압(VRT)이 소정 온도 전압(VT20~VT50)일 때, 센싱 회로(140)는, 결정 신호(DET)를 무효로 한다. 기준 온도 전압(VRT)이 소정 온도 전압(VT60~VT80)일 때, 센싱 회로(140)는, 결정 신호(DET)를 유효로 한다. 결정 신호(DET)가 유효로 될 때, 선택 회로(150)의 셀렉터(252)는, 카운트 신호(CNT＿1)의 펄스를 출력하지만, 셀렉터(251)는, 신호를 출력하지 않는다. 결정 신호(DET)가 무효로 될 때, 선택 회로(150)의 셀렉터(251)는 발진 신호(OSC) 펄스를 출력하지만, 셀렉터(252)는, 신호를 출력하지 않는다. 따라서, 셀렉터(251 및 252)는, 결정 신호(DET)의 논리 레벨에 근거해 교대로 기동되어, 리프레시 요구 신호(REFREQ)를 공동으로 발생하고, 그 대응은, 도 9의 결정 신호(DET) 및 리프레시 요구 신호(REFREQ)를 참조한다. 또 하나의 실시예에서는, 각 시간 세그먼트의 리프레시 요구 신호(REFREQ)의 리프레시 간격은, 도 9에 도시한 대로이며, 주기 전체(즉, 카운트 신호(CNT＿N)의 논리값(0~15))의 리프레시 요구 신호(REFREQ)의 리프레시 간격의 총합은, 61이다.9 is a timing diagram of a temperature sensing circuit according to another embodiment of the present invention. Referring to FIG. 9 , in another embodiment, the counter 230 of the temperature sensing circuit 20 receives and counts the number of pulses of the refresh request signal REFREQ and is used to generate the count signal CNT_N. do. The control circuit 130 of the temperature sensing circuit 20 performs logic conversion on the count signal CNT_N based on the conversion table of FIG. 4 to generate a sensing adjustment signal ST, and an enable signal EN occurs For the correspondence, refer to the count signal CNT_N and the sensing adjustment signal ST of FIG. 9 . The switch string 250 of the sensing circuit 140 of the temperature sensing circuit 20 turns on one of the plurality of switches SW1 to SW7 based on the sensing adjustment signal ST, and a plurality of predetermined temperature voltages ( By receiving one of VT20 to VT80, a reference temperature voltage VRT is generated, and the correspondence thereof refers to the sensing adjustment signal ST and the reference temperature voltage VRT of FIG. 9 . When the monitoring voltage VMON is between the predetermined temperature voltages VT50 and VT60 (eg, VT55), and when the reference temperature voltage VRT is the predetermined temperature voltage VT20 to VT50, the sensing circuit 140 ) invalidates the decision signal DET. When the reference temperature voltage VRT is the predetermined temperature voltages VT60 to VT80, the sensing circuit 140 makes the determination signal DET valid. When the determination signal DET becomes valid, the selector 252 of the selection circuit 150 outputs a pulse of the count signal CNT_1 , but the selector 251 does not output a signal. When the decision signal DET becomes invalid, the selector 251 of the selection circuit 150 outputs an oscillation signal OSC pulse, but the selector 252 does not output a signal. Accordingly, the selectors 251 and 252 are alternately activated based on the logic level of the decision signal DET to jointly generate the refresh request signal REFREQ, which corresponds to the decision signal DET in FIG. 9 . and a refresh request signal REFREQ. In another embodiment, the refresh interval of the refresh request signal REFREQ in each time segment is as shown in FIG. 9, and the total period (that is, the logical values (0 to 15) of the count signal CNT_N) is The total of refresh intervals of the refresh request signal REFREQ is 61.

도 10a는, 본 발명의 또 하나의 실시예에 따른 추정 리프레시 요구의 평균 간격의 통계표이다. 도 10a를 참조하면, 메모리가 온도 55℃인 것을 예로 하고, 리프레시 펄스 카운트[16]은 3이며, 리프레시 펄스 카운트[1]은, 13이며, 평균 리프레시 간격은, 3.81이며, 그 외의 온도는, 이에 따라 유추하는 것으로 하고 더 기재하지 않는다. 따라서, 도 10a로부터 알 수 있듯이, 또 하나의 실시예에서는, 메모리가 상이한 온도를 가질 때, 온도 센싱 회로(20)는, 다른 평균 리프레시 간격을 가지는 리프레시 요구 신호(REFREQ)를 제공할 수 있다.10A is a statistical table of average intervals of estimated refresh requests according to another embodiment of the present invention. Referring to FIG. 10A, taking the memory at a temperature of 55°C as an example, the refresh pulse count [16] is 3, the refresh pulse count [1] is 13, the average refresh interval is 3.81, and the other temperatures are, Accordingly, it is assumed to be inferred and will not be further described. Therefore, as can be seen from FIG. 10A , in another embodiment, when the memory has different temperatures, the temperature sensing circuit 20 may provide the refresh request signal REFREQ having different average refresh intervals.

도 10b는, 본 발명의 또 하나의 실시예에 따른 추정 리프레시 요구의 평균 간격 대 온도의 X-Y도이다. 도 10a 및 10b를 참조하면, 온도 센싱 회로(20)는, 20℃~80℃의 온도에서 10℃마다 다른 평균 리프레시 간격을 제공해, 높은 리프레시 간격의 분해능을 실현한다. 바꾸어 말하면, 온도 센싱 회로(20)는, 메모리의 온도에 근거해 리프레시 펄스 카운트[16]과 리프레시 펄스 카운트[1]이 주기 전체로 차지하는 비율을 동적으로 조정하여, 평균 리프레시 간격을 조정하고, 평균 리프레시 간격의 온도에 대한 분해능을 개선할 수 있다. 보다 많은 선택 회로, 카운터, 온도 센서(도시하지 않음)를 추가할 필요가 없이, 다온도 단계 제어를 실시하기 때문에, 소비 전류를 더욱 저감할 수 있다.10B is an X-Y diagram of average interval of estimated refresh requests versus temperature in accordance with another embodiment of the present invention. 10A and 10B , the temperature sensing circuit 20 provides different average refresh intervals for every 10° C. at a temperature of 20° C. to 80° C., realizing a high refresh interval resolution. In other words, the temperature sensing circuit 20 dynamically adjusts the ratio of the refresh pulse count [16] and the refresh pulse count [1] to the entire cycle based on the temperature of the memory to adjust the average refresh interval and average It is possible to improve the resolution with respect to the temperature of the refresh interval. Since there is no need to add more selection circuits, counters, and temperature sensors (not shown), multi-temperature step control is performed, so that current consumption can be further reduced.

도 11a는, 본 발명의 또 다른 실시예에 따른 추정 리프레시 요구의 평균 간격의 통계표이다. 도 11b는, 본 발명의 또 다른 실시예에 따른 추정 리프레시 요구의 평균 간격 대 온도의 X-Y도이다. 도 11a 및 도 11b를 참조하면, 그 도 6a, 도 6b, 도 10a 및 도 10b와의 차이는, 도 11a 및 도 11b에서의 온도 센싱 회로(10) 또는 온도 센싱 회로(20)의 소정 온도 전압의 사이의 스텝(step)은, 조정 가능하며, 스텝을 10℃로 고정하는 것은 아니다. 또 다른 실시예에서는, 예를 들면, 실온 근처의 온도에서는 비교적 작은 스텝을 사용할 수 있고, 예를 들면, 5℃라면, 실온 근처에서 비교적 높은 평균 리프레시 간격의 온도에 대한 분해능을 얻을 수 있다. 예를 들면, 도 11a 및 도 11b에 도시한 것처럼, 또 다른 하나의 실시예에서는, 온도 30℃~50℃의 사이에서 불과 5℃?J의 스텝이며, 온도 30℃~50℃ 외의 스텝은 5℃ 보다 크고, 분명하게 온도 30℃~50℃의 사이의 평균 리프레시 간격의 온도에 대한 분해능이 향상되어 있다. 즉, 본 발명은, 온도 센싱 회로(10) 또는 온도 센싱 회로(20)의 복수의 소정 온도 전압(VT20~VT80)의 사이의 스텝을 조정하는 것에 의해, 리프레시 요구 신호(REFREQ)의 평균 리프레시 간격은, 상이한 온도에서의 분해능이 다를 수 있다. 바꾸어 말하면, 분해능이 불균일할 수 있고, 그에 따라, 본 발명은, 회로 부재의 수를 바꾸지 않는 전제에서, 특정한 온도 세그먼트의 분해능을 변경할 수 있다.11A is a statistical table of average intervals of estimated refresh requests according to another embodiment of the present invention. 11B is an X-Y diagram of average interval of estimated refresh requests versus temperature in accordance with another embodiment of the present invention. Referring to FIGS. 11A and 11B , the difference from FIGS. 6A, 6B, 10A and 10B is that the temperature sensing circuit 10 or the temperature sensing circuit 20 in FIGS. 11A and 11B is a predetermined temperature voltage. The steps in between are adjustable and do not fix the steps to 10°C. In another embodiment, for example, at temperatures near room temperature, relatively small steps can be used, for example at 5° C., a resolution for relatively high average refresh interval temperatures near room temperature can be obtained. For example, as shown in FIGS. 11A and 11B , in another embodiment, the steps are only 5°C to J between the temperature of 30°C and 50°C, and the steps other than the temperature of 30°C to 50°C are 5 It is larger than °C, and the resolution with respect to the temperature of the average refresh interval between the temperature of 30 degreeC - 50 degreeC is clearly improved. That is, according to the present invention, the average refresh interval of the refresh request signal REFREQ is adjusted by adjusting the steps between the plurality of predetermined temperature voltages VT20 to VT80 of the temperature sensing circuit 10 or the temperature sensing circuit 20 . Silver may have different resolution at different temperatures. In other words, the resolution may be non-uniform, and thus, the present invention may change the resolution of a particular temperature segment on the premise that the number of circuit members is not changed.

도 12는, 본 발명의 실시예에 따른 온도 센싱 회로의 조작 방법의 플로우 도면이다. 도 12를 참조하면, 단계(S1210)에서, 발진기(110)는, 발진 신호(OSC)를 제공한다. 단계(S1220)에서는, 카운트 회로(120)는, 발진 신호(OSC)를 카운트하여 카운트 신호(CNT＿1)를 발생하고, 카운트 회로(120)는, 카운트 신호(CNT＿N)를 더 발생한다. 다음으로, 단계(S1230)에서, 제어 회로(130)는, 카운트 신호(CNT＿N)에 대하여 논리 연산을 실행해, 인에이블 신호(EN)와 센싱 조정 신호(ST)를 발생한다. 단계(S1240)에서, 센싱 회로(140)는, 센싱 조정 신호(ST)에 근거해 기준 전압(VREF)을 분압하여 기준 온도 전압(VRT)을 발생하고, 인에이블 신호(EN)의 논리 레벨에 근거해 기준 온도 전압(VRT)과 모니터링 전압(VMON)을 비교하고, 비교 결과에 근거해 결정 신호(DET)를 발생한다. 단계(S1250)에서, 선택 회로(150)는, 결정 신호(DET)에 근거해 발진 신호(OSC)와 카운트 신호(CNT＿1)의 어느 하나를 동적으로 선택하고, 동적으로 선택한 발진 신호(OSC)와 카운트 신호(CNT＿1) 중 어느 하나에 근거해 리프레시 요구 신호(REFREQ)의 펄스를 발생한다.12 is a flowchart of a method of operating a temperature sensing circuit according to an embodiment of the present invention. Referring to FIG. 12 , in step S1210 , the oscillator 110 provides an oscillation signal OSC. In step S1220 , the count circuit 120 counts the oscillation signal OSC to generate the count signal CNT_1 , and the count circuit 120 further generates the count signal CNT_N. Next, in step S1230 , the control circuit 130 performs a logical operation on the count signal CNT_N to generate the enable signal EN and the sensing adjustment signal ST. In step S1240 , the sensing circuit 140 divides the reference voltage VREF based on the sensing adjustment signal ST to generate the reference temperature voltage VRT, and is applied to the logic level of the enable signal EN. Based on the comparison, the reference temperature voltage VRT and the monitoring voltage VMON are compared, and a decision signal DET is generated based on the comparison result. In step S1250 , the selection circuit 150 dynamically selects one of the oscillation signal OSC and the count signal CNT_1 based on the decision signal DET, and the dynamically selected oscillation signal OSC and A pulse of the refresh request signal REFREQ is generated based on any one of the count signals CNT_1.

요약하면, 본 발명의 온도 센싱 회로와 그 센싱 방법은, 리프레시 요구 신호의 평균 리프레시 간격을 동적으로 조정하여, 평균 리프레시 간격의 온도에 대한 분해능을 개선할 수 있다. 본 발명은, 발진 신호 및 카운트 신호를 동적으로 선택함으로써, 다른 리프레시 간격의 리프레시 펄스의 주기 전체에 차지하는 비율을 조정하고, 그에 따라 평균 리프레시 간격을 조정하여, 한층 더 평균 리프레시 간격의 온도에 대한 분해능을 개선한다. 보다 많은 선택 회로, 카운터 및 온도 센서를 추가할 필요가 없이 다온도 단계 제어를 실시하기 때문에, 전류 소비를 더욱 저감할 수 있고, 또한 발진 신호의 주파수를 증가시킬 필요가 없다. 또한, 본 발명의 실시예에 근거해, 본 발명은, 평균 리프레시 간격의 온도에 대한 분해능을 불균일하게 하여, 그에 따라 목표 온도 영역에 대한 분해능을 향상시킬 수도 있다.In summary, the temperature sensing circuit and the sensing method of the present invention can dynamically adjust the average refresh interval of the refresh request signal to improve the resolution of the average refresh interval with respect to temperature. According to the present invention, by dynamically selecting an oscillation signal and a count signal, the ratio of the refresh pulses of different refresh intervals to the entire cycle is adjusted, and the average refresh interval is adjusted accordingly, so that the resolution of the average refresh interval with respect to temperature is further improved. to improve Since multi-temperature step control is implemented without the need to add more selection circuits, counters and temperature sensors, current consumption can be further reduced, and there is no need to increase the frequency of the oscillation signal. Further, based on the embodiment of the present invention, the present invention may make the resolution for the temperature of the average refresh interval non-uniform, thereby improving the resolution for the target temperature range.

본 발명은, 실시예를 상기와 같이 개시했지만, 본 발명을 한정하기 위한 것이 아니며, 당업자는, 본 발명의 정신을 일탈하지 않는 범위에서, 약간의 변경과 수식을 실시할 수 있고, 그러므로 본 발명의 보호 범위는, 후술하는 청구범위를 기준으로 한다.Although the Example was disclosed as above, this invention is not for limiting this invention, A person skilled in the art can make some changes and modifications in the range which does not deviate from the mind of this invention, Therefore, this invention The scope of protection is based on the claims to be described later.

10, 20: 온도 센싱 회로
110: 발진기
120: 카운트 회로
130: 제어 회로
140: 센싱 회로
150: 선택 회로
210~230: 카운터
240: 분압 회로
250: 스위치 스트링
251, 252: 셀렉터
260: 모니터링 전압 발생 회로
270: 컴퍼레이터
280: 래치
CNT＿1, CNT＿N, CNT＿4: 카운트 신호
COUNT: 리프레시 펄스 카운트
D1: 다이오드
DET: 결정 신호
EN: 인에이블 신호
GND: 그라운드 전압
IC: 정전류원
OSC: 발진 신호
R1~R8: 분압 저항
REFREQ: 리프레시 요구 신호
S1210~S1250: 스텝
ST: 센싱 조정 신호
SUM: 리프레시 펄스 총합
SW1~SW7: 스위치
T0~T3: 시간
VC: 비교 전압
VMON: 모니터링 전압
VREF: 기준 전압
VRT: 기준 온도 전압
VT20~VT80: 소정 온도 전압10, 20: temperature sensing circuit
110: oscillator
120: count circuit
130: control circuit
140: sensing circuit
150: selection circuit
210~230: counter
240: voltage divider circuit
250: switch string
251, 252: selector
260: monitoring voltage generating circuit
270: comparator
280: latch
CNT_1, CNT_N, CNT_4: count signal
COUNT: refresh pulse count
D1: diode
DET: decision signal
EN: enable signal
GND: ground voltage
IC: constant current source
OSC: oscillating signal
R1 to R8: voltage dividing resistance
REFREQ: Refresh request signal
S1210~S1250: Step
ST: sensing adjustment signal
SUM: sum of refresh pulses
SW1~SW7: switch
T0~T3: Time
VC: comparison voltage
VMON: monitoring voltage
VREF: reference voltage
VRT: reference temperature voltage
VT20 to VT80: predetermined temperature voltage

Claims (20)

메모리 디바이스에 적용되고,
발진 신호를 제공하는 것에 이용되는 발진기와,
상기 발진기에 결합되어, 상기 발진 신호를 카운트하여 제1 카운트 신호를 발생하고, 제2 카운트 신호를 발생하는 것에 이용되는 카운트 회로와,
상기 카운트 회로에 결합되어, 상기 제2 카운트 신호에 대해 논리 연산을 실행하여 인에이블 신호 및 센싱 조정 신호를 발생하는 제어 회로와,
상기 제어 회로에 결합되어, 상기 센싱 조정 신호에 근거해 기준 전압을 분압하여 기준 온도 전압을 발생하고, 상기 인에이블 신호에 근거해 상기 기준 온도 전압과 온도에 관한 모니터링 전압을 비교하여 결정 신호를 발생하는 센싱 회로와,
상기 발진기, 상기 카운트 회로 및 상기 센싱 회로에 결합되어, 상기 결정 신호에 근거해 상기 발진 신호 및 상기 제1 카운트 신호의 어느 하나를 동적으로 선택하고, 동적으로 선택한 상기 발진 신호 및 상기 제1 카운트 신호의 어느 하나에 근거해 리프레시 요구 신호의 펄스를 발생하는 선택 회로
를 포함하는 온도 센싱 회로.applied to memory devices,
an oscillator used to provide an oscillating signal;
a count circuit coupled to the oscillator and used to count the oscillation signal to generate a first count signal and to generate a second count signal;
a control circuit coupled to the count circuit to perform a logic operation on the second count signal to generate an enable signal and a sensing adjustment signal;
coupled to the control circuit, generating a reference temperature voltage by dividing a reference voltage based on the sensing adjustment signal, and generating a determination signal by comparing the reference temperature voltage with a monitoring voltage related to temperature based on the enable signal a sensing circuit that
coupled to the oscillator, the count circuit and the sensing circuit to dynamically select any one of the oscillation signal and the first count signal based on the determination signal, the dynamically selected oscillation signal and the first count signal A selection circuit that generates a pulse of a refresh request signal based on any one of
A temperature sensing circuit comprising a. 제1항에 있어서,
상기 카운트 회로는,
상기 발진기에 결합되어, 상기 발진 신호를 수신하고, 상기 발진 신호의 펄스 수를 카운트하여 제3 카운트 신호를 발생하는 것에 이용되는 제1 카운터와,
상기 제1 카운터와 상기 선택 회로의 사이에 결합되어, 상기 제3 카운트 신호를 수신하고, 상기 제3 카운트 신호의 펄스 수를 카운트하여 상기 제1 카운트 신호를 발생하는 것에 이용되는 제2 카운터와,
상기 발진 신호를 수신하고, 상기 발진 신호의 펄스 수를 카운트하여 상기 제2 카운트 신호를 발생하는 것에 이용되는 제3 카운터
를 포함하는 온도 센싱 회로.According to claim 1,
The count circuit is
a first counter coupled to the oscillator and used to receive the oscillation signal and to count the number of pulses of the oscillation signal to generate a third count signal;
a second counter coupled between the first counter and the selection circuit and used to receive the third count signal and to count the number of pulses of the third count signal to generate the first count signal;
a third counter used to receive the oscillation signal and to generate the second count signal by counting the number of pulses of the oscillation signal
A temperature sensing circuit comprising a. 제1항에 있어서,
상기 제어 회로가 상기 제2 카운트 신호에 근거해 상기 발진 신호의 펄스의 수가 제1 소정 수와 동일한 것을 센싱할 때 마다,
상기 제어 회로는,
상기 인에이블 신호를 유효로 하는
온도 센싱 회로.According to claim 1,
Whenever the control circuit senses that the number of pulses of the oscillation signal is equal to a first predetermined number based on the second count signal,
The control circuit is
making the enable signal valid
temperature sensing circuit. 제1항에 있어서,
상기 제어 회로는,
소정의 변환 테이블에 근거하여 상기 제2 카운트 신호에 대해 논리 변환을 실시해, 상기 센싱 조정 신호를 발생하고,
상기 센싱 조정 신호의 논리값은,
상기 메모리 디바이스의 복수의 소정 온도 전압에 대응하는
온도 센싱 회로.According to claim 1,
The control circuit is
Logic conversion is performed on the second count signal based on a predetermined conversion table to generate the sensing adjustment signal;
The logic value of the sensing adjustment signal is,
corresponding to a plurality of predetermined temperature voltages of the memory device;
temperature sensing circuit. 제1항에 있어서,
상기 센싱 회로는,
서로 직렬된 복수의 분압 저항을 가지고, 상기 서로 직렬된 복수의 분압 저항은, 상기 기준 전압에 결합되고, 상기 기준 전압을 분압하여 복수의 소정 온도 전압을 발생하는 분압 회로와,
상기 제어 회로, 상기 분압 회로에 결합되어, 복수의 스위치를 가지고, 상기 복수의 스위치의 각 제1단이 각각 복수의 소정 온도 전압의 하나를 수신하고, 모든 상기 복수의 스위치의 제2단이 서로 결합되고, 상기 센싱 조정 신호에 근거해 상기 복수의 스위치 중 하나를 온으로 하여 상기 기준 온도 전압을 발생하는 스위치 스트링과,
상기 모니터링 전압을 제공하는 것에 이용되는 모니터링 전압 발생 회로와,
상기 스위치 스트링 및 상기 모니터링 전압 발생 회로에 결합되어, 상기 인에이블 신호에 근거해 상기 기준 온도 전압과 상기 모니터링 전압을 비교할지 여부를 결정하고, 비교 전압을 발생하는 것에 이용되는 컴퍼레이터와,
상기 컴퍼레이터에 결합되어, 상기 인에이블 신호에 근거해 비교 전압을 래치할지 여부를 결정하고, 결정 신호를 발생하는 것에 이용되는 래치
를 포함하는 온도 센싱 회로.According to claim 1,
The sensing circuit is
a voltage dividing circuit having a plurality of voltage dividing resistors in series with each other, wherein the plurality of voltage dividing resistors in series with each other are coupled to the reference voltage and dividing the reference voltage to generate a plurality of predetermined temperature voltages;
coupled to the control circuit and the voltage divider circuit, having a plurality of switches, each first end of the plurality of switches receiving one of a plurality of predetermined temperature voltages respectively, and second ends of all the plurality of switches being connected to each other a switch string coupled to one of the plurality of switches based on the sensing adjustment signal to generate the reference temperature voltage;
a monitoring voltage generating circuit used to provide the monitoring voltage;
a comparator coupled to the switch string and the monitoring voltage generating circuit and used to determine whether to compare the reference temperature voltage and the monitoring voltage based on the enable signal, and to generate a comparison voltage;
A latch coupled to the comparator that is used to determine whether to latch a comparison voltage based on the enable signal and to generate a decision signal.
A temperature sensing circuit comprising a. 제5항에 있어서,
상기 모니터링 전압 발생 회로는,
정전류를 제공하는 것에 이용되는 정전류원과,
상기 정전류원에 결합되어, 상기 정전류에 근거해 상기 모니터링 전압을 발생하는 것에 이용되는 다이오드
를 포함하는 온도 센싱 회로.6. The method of claim 5,
The monitoring voltage generating circuit comprises:
a constant current source used to provide a constant current;
A diode coupled to the constant current source and used to generate the monitoring voltage based on the constant current.
A temperature sensing circuit comprising a. 제1항에 있어서,
상기 선택 회로는,
상기 발진기와 상기 센싱 회로의 사이에 결합되는 제1 셀렉터와,
상기 카운트 회로와 상기 센싱 회로의 사이에 결합되는 제2 셀렉터
를 포함하고,
상기 제1 셀렉터와 상기 제2 셀렉터는,
상기 결정 신호의 논리 레벨에 근거해 교대로 기동되고, 상기 리프레시 요구 신호를 공동으로 발생하는
온도 센싱 회로.According to claim 1,
The selection circuit is
a first selector coupled between the oscillator and the sensing circuit;
a second selector coupled between the count circuit and the sensing circuit
including,
The first selector and the second selector,
It is started alternately based on the logic level of the decision signal and jointly generates the refresh request signal.
temperature sensing circuit. 제7항에 있어서,
상기 결정 신호가 유효일 때,
상기 제1 셀렉터는, 상기 발진 신호의 펄스를 출력하지만, 상기 제2 셀렉터는, 신호를 출력하지 않고,
상기 결정 신호가 무효일 때,
상기 제2 셀렉터는, 상기 제1 카운트 신호의 펄스를 출력하지만, 상기 제1 셀렉터는, 신호를 출력하지 않고, 상기 리프레시 요구 신호를 공동으로 발생하는
온도 센싱 회로.8. The method of claim 7,
When the decision signal is valid,
The first selector outputs a pulse of the oscillation signal, but the second selector does not output a signal,
When the decision signal is invalid,
The second selector outputs a pulse of the first count signal, but the first selector does not output a signal and jointly generates the refresh request signal.
temperature sensing circuit. 제1항에 있어서,
상기 카운트 회로는,
상기 발진기에 결합되어, 상기 발진 신호를 수신하고, 상기 발진 신호의 펄스 수를 카운트하여 제3 카운트 신호를 발생하는 것에 이용되는 제1 카운터와,
상기 제1 카운터와 상기 선택 회로의 사이에 결합되어, 상기 제3 카운트 신호를 수신하고, 상기 제3 카운트 신호의 펄스 수를 카운트하여 상기 제1 카운트 신호를 발생하는 제2 카운터와,
상기 리프레시 요구 신호를 수신하고, 상기 리프레시 요구 신호의 펄스 수를 카운트하여 상기 제2 카운트 신호를 발생하는 제3 카운터
를 포함하는 온도 센싱 회로.According to claim 1,
The count circuit is
a first counter coupled to the oscillator and used to receive the oscillation signal and to count the number of pulses of the oscillation signal to generate a third count signal;
a second counter coupled between the first counter and the selection circuit to receive the third count signal and to count the number of pulses of the third count signal to generate the first count signal;
A third counter that receives the refresh request signal and generates the second count signal by counting the number of pulses of the refresh request signal
A temperature sensing circuit comprising a. 제4항에 있어서,
상기 복수의 소정 온도 전압의 사이의 스텝을 조정함으로써, 상기 리프레시 요구 신호의 평균 리프레시 간격의 상이한 온도에서의 분해능을 다르게 하는
온도 센싱 회로.5. The method of claim 4,
By adjusting the steps between the plurality of predetermined temperature voltages, the resolution of the average refresh interval of the refresh request signal at different temperatures is different.
temperature sensing circuit. 메모리 디바이스에 적용되는 온도 센싱 방법에 있어서, 상기 메모리 디바이스는, 온도 센싱 회로를 가지고, 상기 온도 센싱 회로는, 발진기, 카운트 회로, 제어 회로, 센싱 회로 및 선택 회로를 가지고, 상기 온도 센싱 방법은,
발진 신호를 제공하는 공정과,
상기 발진 신호를 카운트하여 제1 카운트 신호를 발생하고, 제2 카운트 신호를 발생하는 공정과,
상기 제2 카운트 신호에 대하여 논리 연산을 실행해, 인에이블 신호 및 센싱 조정 신호를 발생하는 공정과,
상기 센싱 조정 신호에 근거해 기준 전압을 분압하여 기준 온도 전압을 발생하고, 상기 인에이블 신호에 근거해 상기 기준 온도 전압과 온도에 관한 모니터링 전압을 비교하여 결정 신호를 발생하는 공정과,
상기 결정 신호에 근거해 상기 발진 신호와 상기 제1 카운트 신호의 어느 하나를 동적으로 선택하고, 동적으로 선택한 상기 발진 신호와 상기 제1 카운트 신호의 어느 하나에 근거해 리프레시 요구 신호의 펄스를 발생하는 공정
을 포함하는 온도 센싱 방법.A temperature sensing method applied to a memory device, wherein the memory device has a temperature sensing circuit, wherein the temperature sensing circuit has an oscillator, a count circuit, a control circuit, a sensing circuit and a selection circuit, the temperature sensing method comprising:
a process for providing an oscillation signal;
generating a first count signal by counting the oscillation signal and generating a second count signal;
performing a logic operation on the second count signal to generate an enable signal and a sensing adjustment signal;
generating a reference temperature voltage by dividing a reference voltage based on the sensing adjustment signal, and generating a determination signal by comparing the reference temperature voltage with a temperature monitoring voltage based on the enable signal;
dynamically selecting one of the oscillation signal and the first count signal based on the determination signal, and generating a pulse of a refresh request signal based on either one of the dynamically selected oscillation signal and the first count signal process
A temperature sensing method comprising a. 제11항에 있어서,
상기 발진 신호를 카운트하여 제1 카운트 신호를 발생하고, 제2 카운트 신호를 발생하는 공정은,
상기 발진 신호를 수신하고, 상기 발진 신호의 펄스 수를 카운트하여 제3 카운트 신호를 발생하는 것과,
상기 제3 카운트 신호를 수신하고, 상기 제3 카운트 신호의 펄스 수를 카운트하여 상기 제1 카운트 신호를 발생하는 것과,
상기 발진 신호를 수신하고, 상기 발진 신호의 펄스 수를 카운트하여 상기 제2 카운트 신호를 발생하는 것
을 포함하는 온도 센싱 방법.12. The method of claim 11,
The step of generating a first count signal by counting the oscillation signal and generating a second count signal,
receiving the oscillation signal and counting the number of pulses of the oscillation signal to generate a third count signal;
receiving the third count signal and counting the number of pulses of the third count signal to generate the first count signal;
receiving the oscillation signal, and counting the number of pulses of the oscillation signal to generate the second count signal
A temperature sensing method comprising a. 제11항에 있어서,
상기 제어 회로는,
상기 제2 카운트 신호에 근거해 상기 발진 신호의 펄스의 수가 제1 소정 수와 동일한 것을 센싱할 때 마다, 상기 인에이블 신호를 유효로 하는
온도 센싱 방법.12. The method of claim 11,
The control circuit is
Each time it is sensed that the number of pulses of the oscillation signal equal to a first predetermined number is sensed based on the second count signal, the enable signal is validated.
Temperature sensing method. 제11항에 있어서,
상기 제어 회로는,
소정의 변환 테이블에 근거하여 상기 제2 카운트 신호에 대해 논리 변환을 실시해, 상기 센싱 조정 신호를 발생하고,
상기 센싱 조정 신호의 논리값은,
상기 메모리 디바이스의 복수의 소정 온도 전압에 대응하는
온도 센싱 방법.12. The method of claim 11,
The control circuit is
Logic conversion is performed on the second count signal based on a predetermined conversion table to generate the sensing adjustment signal;
The logic value of the sensing adjustment signal is,
corresponding to a plurality of predetermined temperature voltages of the memory device;
Temperature sensing method. 제11항에 있어서,
상기 센싱 조정 신호에 근거해 기준 온도 전압을 발생하고, 상기 인에이블 신호에 근거해 상기 기준 온도 전압과 모니터링 전압을 비교하여 결정 신호를 발생하는 공정은,
상기 센싱 조정 신호에 근거해 상기 센싱 회로의 복수의 스위치 중 하나를 온으로 하고, 상기 기준 전압을 분압하여 상기 기준 온도 전압을 발생하는 것과,
상기 모니터링 전압을 제공하는 것과,
상기 인에이블 신호에 근거해 상기 기준 온도 전압과 상기 모니터링 전압을 비교할지 여부를 결정하고, 비교 전압을 발생하는 것과,
상기 비교 전압을 래치하여 결정 신호를 발생하는 것
을 포함하는 온도 센싱 방법.12. The method of claim 11,
The process of generating a reference temperature voltage based on the sensing adjustment signal and generating a determination signal by comparing the reference temperature voltage and the monitoring voltage based on the enable signal,
turning on one of a plurality of switches of the sensing circuit based on the sensing adjustment signal and dividing the reference voltage to generate the reference temperature voltage;
providing the monitoring voltage;
determining whether to compare the reference temperature voltage and the monitoring voltage based on the enable signal, and generating a comparison voltage;
generating a decision signal by latching the comparison voltage;
A temperature sensing method comprising a. 제11항에 있어서,
상기 모니터링 전압을 제공하는 공정은,
정전류를 제공하는 것과,
상기 정전류에 근거해 상기 모니터링 전압을 발생하는 것
을 포함하는 온도 센싱 방법.12. The method of claim 11,
The process of providing the monitoring voltage,
providing a constant current,
generating the monitoring voltage based on the constant current;
A temperature sensing method comprising a. 제11항에 있어서,
상기 선택 회로는, 제1 셀렉터와 제2 셀렉터를 포함하고,
상기 제1 셀렉터와 상기 제2 셀렉터는,
상기 결정 신호의 논리 레벨에 근거해 교대로 기동되고, 상기 리프레시 요구 신호를 공동으로 발생하는
온도 센싱 방법.12. The method of claim 11,
The selection circuit includes a first selector and a second selector,
The first selector and the second selector,
It is started alternately based on the logic level of the decision signal and jointly generates the refresh request signal.
Temperature sensing method. 제17항에 있어서,
상기 결정 신호가 유효일 때,
상기 제1 셀렉터는, 상기 발진 신호의 펄스를 출력하지만, 상기 제2 셀렉터는, 신호를 출력하지 않고,
상기 결정 신호가 무효일 때,
상기 제2 셀렉터는, 상기 제1 카운트 신호의 펄스를 출력하지만, 제1 셀렉터는, 신호를 출력하지 않고, 상기 리프레시 요구 신호를 공동으로 발생하는
온도 센싱 방법.18. The method of claim 17,
When the decision signal is valid,
The first selector outputs a pulse of the oscillation signal, but the second selector does not output a signal,
When the decision signal is invalid,
The second selector outputs the pulse of the first count signal, but the first selector does not output a signal and jointly generates the refresh request signal.
Temperature sensing method. 제11항에 있어서,
상기 카운트 회로는,
상기 발진 신호를 수신하고, 상기 발진 신호의 펄스 수를 카운트하여 제3 카운트 신호를 발생하고,
상기 제3 카운트 신호를 수신하고, 상기 제3 카운트 신호의 펄스 수를 카운트하여 상기 제1 카운트 신호를 발생하고,
상기 리프레시 요구 신호를 수신하고, 상기 리프레시 요구 신호의 펄스 수를 카운트하여 상기 제2 카운트 신호를 발생하는
온도 센싱 방법.12. The method of claim 11,
The count circuit is
receiving the oscillation signal, and counting the number of pulses of the oscillation signal to generate a third count signal,
receiving the third count signal, and counting the number of pulses of the third count signal to generate the first count signal;
receiving the refresh request signal, and counting the number of pulses of the refresh request signal to generate the second count signal
Temperature sensing method. 제14항에 있어서,
상기 복수의 소정 온도 전압의 사이의 스텝을 조정함으로써, 상기 리프레시 요구 신호의 평균 리프레시 간격의 상이한 온도에서의 분해능을 다르게 하는
온도 센싱 방법.15. The method of claim 14,
By adjusting the steps between the plurality of predetermined temperature voltages, the resolution of the average refresh interval of the refresh request signal at different temperatures is different.
Temperature sensing method.
KR1020200031441A 2020-03-13 2020-03-13 Temperature sensing circuit and sensing method thereof KR102303926B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200031441A KR102303926B1 (en) 2020-03-13 2020-03-13 Temperature sensing circuit and sensing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200031441A KR102303926B1 (en) 2020-03-13 2020-03-13 Temperature sensing circuit and sensing method thereof

Publications (1)

Publication Number Publication Date
KR102303926B1 true KR102303926B1 (en) 2021-09-23

Family

ID=77926237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200031441A KR102303926B1 (en) 2020-03-13 2020-03-13 Temperature sensing circuit and sensing method thereof

Country Status (1)

Country Link
KR (1) KR102303926B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004075A (en) * 2007-06-25 2009-01-08 Hynix Semiconductor Inc Temperature sensor and semiconductor memory device using the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004075A (en) * 2007-06-25 2009-01-08 Hynix Semiconductor Inc Temperature sensor and semiconductor memory device using the same

Similar Documents

Publication Publication Date Title
US8325550B2 (en) Semiconductor memory device and method of controlling auto-refresh
CN112352280A (en) Apparatus and method for triggering row hammer address sampling
JP4938612B2 (en) Random number generator
US9484894B2 (en) Self-adjusting duty cycle tuner
US8749224B2 (en) Voltage detection circuit and method for controlling the same
US9285778B1 (en) Time to digital converter with successive approximation architecture
US10090828B2 (en) Duty-cycle correction circuit and method
US10108211B2 (en) Digital low drop-out regulator
JP2004274166A (en) A/d conversion circuit, temperature sensor circuit, integrated circuit and method of controlling temperature sensor circuit
US20110204942A1 (en) Clock control circuit and semiconductor device including the same
TWI715152B (en) True random number generator and method for generating true random number
US5959487A (en) Integrated circuit with speed detector
KR20160114052A (en) Auto-phase synchronization in delay locked loops
US11536613B2 (en) Temperature sensing circuit and sensing method thereof
US10425087B1 (en) Phase adjustment apparatus and operation method thereof
KR102303926B1 (en) Temperature sensing circuit and sensing method thereof
KR20190075399A (en) A digital measurment circuit and a memory system using the same
WO2022082919A1 (en) Adaptive anti-aging sensor based on cuckoo search algorithm
JP6876174B1 (en) Temperature sensing circuit and its sensing method
TWI725773B (en) Temperature sensing circuit and sensing method thereof
CN113470709B (en) Temperature sensing circuit and sensing method thereof
US8963589B1 (en) Ramp generator circuit
KR100892642B1 (en) Apparatus for calibrating resistance value of driver of semiconductor integrated circuit
CN111048129B (en) Timing correction system and method thereof
Bunnam et al. An excitation time model for general-purpose memristance tuning circuit

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant