KR102302306B1 - A thin film transistor substrate having a passivation film, and a method of manufacturing the same - Google Patents

A thin film transistor substrate having a passivation film, and a method of manufacturing the same Download PDF

Info

Publication number
KR102302306B1
KR102302306B1 KR1020150015443A KR20150015443A KR102302306B1 KR 102302306 B1 KR102302306 B1 KR 102302306B1 KR 1020150015443 A KR1020150015443 A KR 1020150015443A KR 20150015443 A KR20150015443 A KR 20150015443A KR 102302306 B1 KR102302306 B1 KR 102302306B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
protective film
polysiloxane
transistor substrate
Prior art date
Application number
KR1020150015443A
Other languages
Korean (ko)
Other versions
KR20150091265A (en
Inventor
야스아키 이시카와
유키하루 우라오카
도시아키 노나카
Original Assignee
고쿠리츠다이가쿠호징 나라 센탄카가쿠기쥬츠 다이가쿠인 다이가쿠
에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠다이가쿠호징 나라 센탄카가쿠기쥬츠 다이가쿠인 다이가쿠, 에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘. filed Critical 고쿠리츠다이가쿠호징 나라 센탄카가쿠기쥬츠 다이가쿠인 다이가쿠
Publication of KR20150091265A publication Critical patent/KR20150091265A/en
Application granted granted Critical
Publication of KR102302306B1 publication Critical patent/KR102302306B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0715Polysiloxane

Abstract

[과제] 보호막을 구비한 박막 트랜지스터 기판으로서, 높은 구동 안정성을 부여할 수 있는 박막 트랜지스터 기판을 제공한다.
[해결수단] 박막 트랜지스터와, 박막 트랜지스터를 피복하는 감광성 실록산 조성물의 경화물로 이루어진 보호막을 포함하는 박막 트랜지스터 기판으로서, 박막 트랜지스터가 산화물 반도체로 이루어진 반도체층을 갖고, 감광성 실록산 조성물이, 알칼리 용해 속도가 상이한 적어도 2종류의 폴리실록산, 감광제 및 용제를 함유함을 특징으로 하는, 박막 트랜지스터 기판이다.
[Problem] A thin film transistor substrate provided with a protective film, which can provide high driving stability, is provided.
[Solution] A thin film transistor substrate comprising a thin film transistor and a protective film made of a cured product of a photosensitive siloxane composition covering the thin film transistor, wherein the thin film transistor has a semiconductor layer made of an oxide semiconductor, and the photosensitive siloxane composition has an alkali dissolution rate It is a thin film transistor substrate characterized by containing at least two types of polysiloxane, a photosensitizer and a solvent which are different from each other.

Description

보호막을 구비한 박막 트랜지스터 기판 및 이의 제조 방법{A THIN FILM TRANSISTOR SUBSTRATE HAVING A PASSIVATION FILM, AND A METHOD OF MANUFACTURING THE SAME}A thin film transistor substrate having a protective film and a method for manufacturing the same

본 발명은, 보호막을 구비한 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것이다.The present invention relates to a thin film transistor substrate having a protective film and a method for manufacturing the same.

최근, 고해상도 디스플레이용으로서, 비정질 InGaZnO로 대표되는 산화물 반도체를 사용한 박막 트랜지스터의 개발이 활발히 이루어지고 있다. 산화물 반도체는, 액정 디스플레이에 사용되는 비정질 실리콘 박막 트랜지스터에 비해, 전자 이동도가 크고, 높은 온/오프 비(on/off 比) 등 뛰어난 전기 특성을 나타내기 때문에, 유기 EL 디스플레이의 구동 소자 또는 절전형 전력 소자로서 기대를 모으고 있다. 디스플레이용 개발에 있어서는, 특히 트랜지스터로서의 디바이스 동작 안정성과 대면적 기판 상에서의 균일성을 유지하는 것이 중요한 과제이다. 디바이스 동작 안정성을 위한 매우 중요한 요소로서는, 산화물 반도체층을 외부 분위기로부터 보호하는 절연막이 있다. 그러나, 이러한 절연막으로서, 종래의 비정질 실리콘을 사용한 박막 트랜지스터에 이용되고 있는 보호용 절연막이 주로 사용되고 있어서(특허 문헌 1 및 2), 산화물 반도체가 본질적으로 갖는 물성을 충분히 살리지 못하고 있다는 우려가 있다. 그리고, 이것이 산화물 반도체를 사용한 박막 트랜지스터의 성능을 제한하는 요인 중 하나인 것으로 사료되고 있다.In recent years, development of thin film transistors using an oxide semiconductor typified by amorphous InGaZnO has been actively conducted for high-resolution displays. Compared with amorphous silicon thin film transistors used in liquid crystal displays, oxide semiconductors have high electron mobility and exhibit excellent electrical properties such as high on/off ratios, and thus are driving devices or power-saving types of organic EL displays. It is expected as a power device. In development for displays, it is an important task to maintain device operation stability as a transistor and uniformity on a large-area substrate in particular. As a very important factor for device operation stability, there is an insulating film that protects the oxide semiconductor layer from an external atmosphere. However, as such an insulating film, a protective insulating film used in conventional thin film transistors using amorphous silicon is mainly used (Patent Documents 1 and 2), and there is a concern that the physical properties inherent in the oxide semiconductor cannot be sufficiently utilized. And, this is considered to be one of the factors limiting the performance of the thin film transistor using the oxide semiconductor.

산화물 반도체에 있어서의 보호막은 수분 또는 수소, 산소 등의 침입을 억제하는 것이어야 한다. 이들 불순물의 침입은 산화물 반도체의 전도성을 현저하게 변화시켜 역치의 변동 등 동작 안정성을 저해한다. 이러한 점에서 종래의 보호용 절연막은, 주로 화학 기상 성장법(CVD) 또는 스퍼터링 등의 물리 기상 성장법(PVD)을 이용한 SiOx, SiNx, SiONx 등이 단층 또는 복층으로 적용된다. 이러한 높은 장벽성의 무기 막을 형성하기 위한 CVD 등의 제조 프로세스는 산화물 반도체를 사용한 박막 트랜지스터의 하지층인 산화물 반도체에 손상을 줄 우려가 있다. 구체적으로는, 진공 증착 장치를 사용하여 형성한 종래의 보호막으로서 SiO2 막 또는 SiN 막이 있지만, 이들 막은 원료 가스를 플라즈마 등에 의해 분해하여 형성하기 때문에, 이러한 제작 프로세스에 있어서 플라즈마에 의해 발생하는 이온 종이 산화물 반도체 표면에 손상을 주어 막 특성을 열화시키는 경우가 있다. 또한, 산화물 반도체 소자의 제조 시, 각종 약액 또는 건식 에칭 등의 프로세스로 인해 산화물 반도체가 한층 더 열화될 것이 염려된다. 따라서, 공정으로부터의 보호를 위해 에치 스톱퍼(etch stopper) 등의 보호막을 겸해서 적용하기도 한다(특허 문헌 3).The protective film in the oxide semiconductor must be one that suppresses penetration of moisture, hydrogen, oxygen, or the like. The penetration of these impurities significantly changes the conductivity of the oxide semiconductor, impairing operational stability such as fluctuations in threshold values. In this regard, the conventional insulating film for protection is mainly SiO x , SiN x , SiON x using a chemical vapor deposition method (CVD) or a physical vapor deposition method (PVD) such as sputtering is applied as a single layer or a multilayer. A manufacturing process, such as CVD, for forming such a high barrier property inorganic film may damage the oxide semiconductor which is the base layer of the thin film transistor using an oxide semiconductor. Specifically, there are SiO 2 films or SiN films as conventional protective films formed using a vacuum deposition apparatus. Since these films are formed by decomposing a source gas by plasma or the like, ion species generated by plasma in such a production process are The oxide semiconductor surface may be damaged and the film characteristics may be deteriorated. In addition, there is a concern that the oxide semiconductor will be further deteriorated due to processes such as various chemical solutions or dry etching in manufacturing the oxide semiconductor device. Therefore, for protection from the process, a protective film such as an etch stopper is also applied (Patent Document 3).

또한, 이러한 가스를 원료로 하는 성막(成膜) 방법을 사용하는 경우, 대화면 디스플레이를 제조할 때에 균일한 보호막을 성막하기가 어렵다. 따라서, 이러한 점을 해결하기 위해, 도포법으로 보호막을 성막하는 것이 제안되고 있다.In addition, when a film-forming method using such a gas as a raw material is used, it is difficult to form a uniform protective film when manufacturing a large-screen display. Therefore, in order to solve such a point, it has been proposed to form a protective film by a coating method.

일본 공개특허공보 특개2013-211410호Japanese Patent Laid-Open No. 2013-211410 일본 공개특허공보 특개2013-207247호Japanese Patent Laid-Open No. 2013-207247 일본 공개특허공보 특개2012-235105호Japanese Patent Laid-Open No. 2012-235105 일본 공개특허공보 특개2013-89971호Japanese Patent Laid-Open No. 2013-89971

주안 파올로 벨문도(Juan Paolo Bermundo), 야스아키 이시카와(Yasuaki Ishikawa), 하루카 야마자키(Haruka Yamazaki), 토시아키 노나카(Toshiaki Nonaka), 유키하루 우라오카(Yukiharu Uraoka), "비정질 InGaZnO 박막 트랜지스터의 암실 및 조광 네거티브 바이어스 스트레스에 대한 폴리실세스퀴옥산 패시베이션층의 효과(Effect of polysilsesquioxane passivation layer on the dark and illuminated negative bias stress of amorphous InGaZnO thin-film transistors)", 제60회 응용 물리학회 춘계 학술 강연회 강연 예고집, 2013년 3월 29일, 29p-F1-5 Juan Paolo Bermundo, Yasuaki Ishikawa, Haruka Yamazaki, Toshiaki Nonaka, and Yukiharu Uraoka, “Darkroom of Amorphous InGaZnO Thin-Film Transistors” Effect of polysilsesquioxane passivation layer on the dark and illuminated negative bias stress of amorphous InGaZnO thin-film transistors" March 29, 2013, 29p-F1-5 주안 파올로 벨문도, 야스아키 이시카와, 하루카 야마자키, 토시아키 노나카, 유키하루 우라오카, "폴리실세스퀴옥산계 패시베이션층을 갖는 InGaZnO 박막 트랜지스터의 특성 및 신뢰성에 대한 반응성 이온 에칭 및 포스트-어닐링 조건의 효과(Effect of reactive ion etching and post-annealing conditions on the characteristics and reliability of a-InGaZnO thin-film transistors with polysilsesquioxane based passivation layer)", 제13회 국제 정보 디스플레이 전시회(IMID) 강연 예고집, 2013년 8월 26일, 431쪽(P2-30) Juan Paolo Belmundo, Yasuaki Ishikawa, Haruka Yamazaki, Toshiaki Nonaka, Yukiharu Uraoka, "Effect of reactive ion etching and post-annealing conditions on the properties and reliability of InGaZnO thin film transistors with polysilsesquioxane-based passivation layers ( Effect of reactive ion etching and post-annealing conditions on the characteristics and reliability of a-InGaZnO thin-film transistors with polysilsesquioxane based passivation layer)", Preview of lectures at the 13th International Information Display Exhibition (IMID), August 26, 2013 1, p. 431 (P2-30)

그러나, 지금까지 이러한 도포법에 사용되고 있는 보호막 형성용 용액은 주로 폴리이미드 수지 또는 아크릴 수지를 포함하고 있어서, 상기 용액을 사용하여 형성된 막은 고온에서 어닐링을 수행할 수 없기 때문에, 충분한 성능을 발휘할 수 없는 경우가 많아 개선의 여지가 있었다. 또한, 실록산 수지를 사용한 도포형 보호막도 제안되어 있으나(특허 문헌 4), 이 문헌에는 이러한 보호막을 구비한 반도체 소자 초기의 트랜지스터 특성은 개시되어 있지만 구동 안정성에 대해서는 충분히 개시되어 있지 않아 개선의 여지가 있는 것으로 사료된다. 또한, 실록산 수지를 도포형 보호막으로서 사용하고, 건식 에칭으로 보호막을 가공했을 때에 열화된 산화물 반도체 소자를 산소 분위기하에 300℃에서 2시간 동안 어닐링함으로써, 반도체 소자 특성을 회복시켜 신뢰성 높은 소자를 제조하는 방법이 제안되어 있다(비특허 문헌 1 및 2). 그러나, 보호막을 건식 에칭으로 가공하는 방법 또는 고온에서의 반도체 소자의 장시간 어닐링은 비용이 많이 들며 생산 효율의 관점에서도 추가 개선의 여지가 있다.However, the solution for forming a protective film used in this coating method so far mainly contains a polyimide resin or an acrylic resin. In many cases, there was room for improvement. Also, a coating type protective film using a siloxane resin has been proposed (Patent Document 4). Although this document discloses transistor characteristics in the initial stage of a semiconductor device having such a protective film, the driving stability is not sufficiently disclosed, so there is room for improvement. It is presumed that there is In addition, by using a siloxane resin as a coating type protective film and annealing the deteriorated oxide semiconductor element when the protective film is processed by dry etching at 300 ° C. A method has been proposed (Non-Patent Documents 1 and 2). However, the method of processing the protective film by dry etching or the long-time annealing of the semiconductor device at a high temperature is expensive, and there is room for further improvement in terms of production efficiency.

본 발명자들은 상기와 같은 과제를 해결하는 방법에 대해 검토한 결과, 알칼리 용해 속도가 상이한 적어도 2종류의 폴리실록산, 감광제 및 용제를 함유하는 감광성 실록산 조성물로부터 간편한 방법으로 보호막을 구비한 박막 트랜지스터 기판을 형성할 수 있다는 것을 발견하였다. 추가로, 이러한 보호막을 구비한 박막 트랜지스터 기판에서는 박막 트랜지스터의 열화가 억제될 수 있어서 비교적 온화한 어닐링으로 박막 트랜지스터 기판에 높은 구동 안정성을 부여하는 것이 가능하다는 것을 발견하였다. 본 발명은 이러한 발견에 기초하여 이루어진 것이다.As a result of the present inventors examining a method for solving the above problems, a thin film transistor substrate having a protective film was formed from a photosensitive siloxane composition containing at least two types of polysiloxane having different alkali dissolution rates, a photosensitizer and a solvent by a simple method. found that it can be done. Further, it has been found that, in the thin film transistor substrate provided with such a protective film, deterioration of the thin film transistor can be suppressed, so that it is possible to impart high driving stability to the thin film transistor substrate by relatively gentle annealing. The present invention has been made based on these findings.

따라서, 본 발명의 목적은, 보호막을 구비한 박막 트랜지스터 기판으로서, 높은 구동 안정성을 부여할 수 있는 박막 트랜지스터 기판을 제공하는 것이다.Accordingly, an object of the present invention is to provide a thin film transistor substrate provided with a protective film, which can provide high driving stability.

또한, 본 발명의 다른 목적은, 보호막을 구비한 박막 트랜지스터 기판의 제조 방법으로서, 노광 현상에 의해 보호막의 가공이 가능하고, 또한 박막 트랜지스터 기판의 어닐링에 의해 박막 트랜지스터에 높은 구동 안정성을 부여할 수 있는 제조 방법을 제공하는 것이다.Another object of the present invention is a method for manufacturing a thin film transistor substrate having a protective film, wherein the protective film can be processed by exposure development, and high driving stability can be imparted to the thin film transistor by annealing the thin film transistor substrate. It is to provide a manufacturing method.

본 발명의 하나의 양태에 따르면,According to one aspect of the present invention,

박막 트랜지스터와,thin film transistor,

상기 박막 트랜지스터를 피복하는 감광성 실록산 조성물의 경화물로 이루어진 보호막A protective film made of a cured product of a photosensitive siloxane composition covering the thin film transistor

을 포함하는 박막 트랜지스터 기판으로서,A thin film transistor substrate comprising:

상기 박막 트랜지스터가 산화물 반도체로 이루어진 반도체층을 갖고,The thin film transistor has a semiconductor layer made of an oxide semiconductor,

상기 감광성 실록산 조성물은,The photosensitive siloxane composition,

알칼리 용해 속도가 상이한 적어도 2종류의 폴리실록산, at least two kinds of polysiloxanes having different alkali dissolution rates;

감광제 및 photosensitizer and

용제 solvent

를 함유함contains

을 특징으로 하는, 박막 트랜지스터 기판이 제공된다.A thin film transistor substrate is provided.

또한, 본 발명의 바람직한 양태에 따르면, 상기 폴리실록산으로서,In addition, according to a preferred aspect of the present invention, as the polysiloxane,

하기 화학식 1로 표시되는 실란 화합물과 하기 화학식 2로 표시되는 실란 화합물을 염기성 촉매의 존재하에 가수분해 및 축합하여 얻을 수 있는 폴리실록산이며, 프리베이킹 후의 막이 5중량% 테트라메틸암모늄하이드록사이드 수용액에 가용성이고, 이의 용해 속도가 1000Å/초 이하인 폴리실록산(I)과,It is a polysiloxane obtained by hydrolysis and condensation of a silane compound represented by the following formula (1) and a silane compound represented by the following formula (2) in the presence of a basic catalyst, and the film after prebaking is soluble in 5 wt% tetramethylammonium hydroxide aqueous solution and polysiloxane (I) whose dissolution rate is 1000 Å/sec or less,

적어도 하기 화학식 1의 실란 화합물을 산성 또는 염기성 촉매의 존재하에 가수분해 및 축합하여 얻을 수 있는 폴리실록산이며, 프리베이킹 후의 막이 2.38중량% 테트라메틸암모늄하이드록사이드 수용액에 가용성이고, 이의 용해 속도가 100Å/초 이상인 폴리실록산(II)It is a polysiloxane obtainable by hydrolyzing and condensing at least a silane compound of the following formula (1) in the presence of an acidic or basic catalyst, and the film after prebaking is soluble in 2.38 wt% tetramethylammonium hydroxide aqueous solution, and its dissolution rate is 100 Å/ Polysiloxane (II) over seconds

를 포함하는 감광성 실록산 조성물로부터 형성되는, 상기 박막 트랜지스터 기판이 제공된다.Formed from a photosensitive siloxane composition comprising a, the thin film transistor substrate is provided.

화학식 1Formula 1

RSi(OR1)3 RSi(OR 1 ) 3

화학식 2Formula 2

Si(OR1)4 Si(OR 1 ) 4

상기 화학식 1 및 2에서,In Formulas 1 and 2,

R은 탄소수 1 내지 20의 직쇄상, 분기(分岐)상 또는 환상 알킬기, 또는 적어도 1개의 메틸렌이 산소로 치환될 수 있는 탄소수 1 내지 20의 직쇄상, 분기상 또는 환상 알킬기, 또는 탄소수 6 내지 20의 아릴기, 또는 적어도 1개의 수소가 불소로 치환될 수 있는 탄소수 6 내지 20의 아릴기를 나타내고,R is a linear, branched or cyclic alkyl group having 1 to 20 carbon atoms, or a linear, branched or cyclic alkyl group having 1 to 20 carbon atoms in which at least one methylene may be substituted with oxygen, or 6 to 20 carbon atoms of an aryl group, or an aryl group having 6 to 20 carbon atoms in which at least one hydrogen may be substituted with fluorine,

R1은 탄소수 1 내지 5의 알킬기를 나타낸다.R 1 represents an alkyl group having 1 to 5 carbon atoms.

본 발명의 다른 양태에 따르면, 상기 박막 트랜지스터 기판의 제조 방법에 있어서,According to another aspect of the present invention, in the method of manufacturing the thin film transistor substrate,

알칼리 용해 속도가 상이한 적어도 2종류의 폴리실록산, at least two kinds of polysiloxanes having different alkali dissolution rates;

감광제 및 photosensitizer and

용제solvent

를 함유하는 감광성 실록산 조성물을 준비하는 공정,A process of preparing a photosensitive siloxane composition containing

상기 감광성 실록산 조성물을 박막 트랜지스터에 도포하고, 상기 용제를 건조시켜서 보호막 전구체층을 형성하는 공정,applying the photosensitive siloxane composition to a thin film transistor and drying the solvent to form a protective film precursor layer;

상기 보호막 전구체층을 노광시키는 공정,exposing the protective film precursor layer;

노광된 상기 보호막 전구체층을 현상하는 공정,developing the exposed protective film precursor layer;

현상된 상기 보호막 전구체층을 가열 경화시켜서 보호막을 형성하는 공정,forming a protective film by heating and curing the developed protective film precursor layer;

가열 경화된 상기 보호막을 구비한 박막 트랜지스터를 적어도 1회 어닐링하는 공정A step of annealing the thin film transistor with the heat-cured protective film at least once

을 포함하는 제조 방법이 제공된다.
A manufacturing method comprising:

본 발명에 따르면, 전압 스트레스, 광 스트레스, 광ㆍ전압 스트레스에 대해 높은 안정성을 나타내는, 보호막을 구비한 박막 트랜지스터 기판을 제공할 수 있다. 종래의 도포형 보호막에서는 스트레스에 대한 높은 안정성을 박막 트랜지스터에 부여하는 것이 매우 어려웠다. 또한, 본 발명에 따르면, 더욱 간편하게 안정 동작이 가능한 박막 트랜지스터가 실현된다. 추가로, 진공 장치 등이 필요 없기 때문에, 생산성도 대폭 향상될 수 있다.ADVANTAGE OF THE INVENTION According to this invention, the thin film transistor board|substrate with a protective film which shows high stability with respect to voltage stress, optical stress, and optical/voltage stress can be provided. In the conventional coating type protective film, it is very difficult to impart high stability against stress to the thin film transistor. Further, according to the present invention, a thin film transistor capable of more simple and stable operation is realized. In addition, since a vacuum device or the like is not required, productivity can also be greatly improved.

도 1은 본 발명에 따른 보호막을 구비한 박막 트랜지스터 기판의 하나의 양태(실시예 1)를 나타낸 모식도이다.
도 2는 본 발명에 따른 보호막을 구비한 박막 트랜지스터 기판의 다른 하나의 양태를 나타낸 모식도이다.
도 3은 본 발명에 따른 보호막을 구비한 박막 트랜지스터 기판의 다른 하나의 양태를 나타낸 모식도이다.
도 4는 본 발명에 따른 박막 트랜지스터 기판의 전달 특성을 나타낸 그래프이다.
도 5는 비교예 2에 따른 박막 트랜지스터 기판의 어닐링에 의한 성능 회복을 나타낸 그래프이다.
도 6은 비교예 2에 따른 박막 트랜지스터 기판의 전달 특성을 나타낸 그래프이다.
도 7은 참고예 1에 따른 박막 트랜지스터 기판의 어닐링에 의한 성능 회복을 나타낸 그래프이다.
도 8은 참고예 1에 따른 박막 트랜지스터 기판의 전달 특성을 나타낸 그래프이다.
도 9는 참고예 2에 따른 박막 트랜지스터 기판의 어닐링에 의한 성능 회복을 나타낸 그래프이다.
1 is a schematic diagram showing one aspect (Example 1) of a thin film transistor substrate provided with a protective film according to the present invention.
2 is a schematic diagram showing another embodiment of a thin film transistor substrate having a protective film according to the present invention.
3 is a schematic diagram showing another embodiment of a thin film transistor substrate having a protective film according to the present invention.
4 is a graph showing the transfer characteristics of the thin film transistor substrate according to the present invention.
5 is a graph showing performance recovery by annealing the thin film transistor substrate according to Comparative Example 2. Referring to FIG.
6 is a graph showing the transfer characteristics of a thin film transistor substrate according to Comparative Example 2. Referring to FIG.
7 is a graph showing performance recovery by annealing the thin film transistor substrate according to Reference Example 1. Referring to FIG.
8 is a graph illustrating transfer characteristics of a thin film transistor substrate according to Reference Example 1. Referring to FIG.
9 is a graph showing performance recovery by annealing the thin film transistor substrate according to Reference Example 2. Referring to FIG.

본 발명의 실시 형태에 대해 첨부 도면을 참조하여 상세하게 설명하자면 다음과 같다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 도 1에, 본 발명에 따른 제조 방법에 의해 형성된 보호막을 구비한 박막 트랜지스터 기판(1)의 하나의 양태가 도시되어 있다. 도 1에서, 게이트 층(2) 위에 게이트 절연층(3)이 형성되어 있고, 그 위에 금속 산화물 반도체층(4)이 형성되어 있다. 추가로, 상기 금속 산화물 반도체층(4)의 양쪽 말단에 소스 전극(5)과 드레인 전극(6)이 게이트 절연층(3)과 접하도록 각각 형성되어 있다. 또한, 도면에 나타나 있지 않지만, 금속 산화물 반도체층(4) 위에 에치 스톱퍼가 형성되어 있을 수도 있다. 보호막(7)은 상기 금속 산화물 반도체층(4), 소스 전극(5) 및 드레인 전극(6)을 덮도록 형성된다. 다른 형태로서, 예를 들면, 보호막(7) 위의 콘택트 홀(9)을 개재하여 산화물 반도체층(4)과 접촉하는 소스 전극(5) 및 드레인 전극(6)을 형성한 구조를 갖는 박막 트랜지스터 기판(도 2), 또는 탑 게이트 구조의 박막 트랜지스터 기판에 대해서도 동일하게 적용할 수 있다. 또한, 여기에 나타낸 구조는 단지 예시이며, 본 발명에 따른 제조 방법에 의해, 여기에 나타낸 것 이외의 구조를 갖는 박막 트랜지스터 기판을 제조할 수도 있다.First, in FIG. 1, one aspect of the thin film transistor substrate 1 provided with the protective film formed by the manufacturing method according to this invention is shown. In FIG. 1 , a gate insulating layer 3 is formed over a gate layer 2 , and a metal oxide semiconductor layer 4 is formed thereon. In addition, a source electrode 5 and a drain electrode 6 are respectively formed at both ends of the metal oxide semiconductor layer 4 so as to be in contact with the gate insulating layer 3 . In addition, although not shown in the figure, an etch stopper may be formed on the metal oxide semiconductor layer 4 . A protective film 7 is formed to cover the metal oxide semiconductor layer 4 , the source electrode 5 , and the drain electrode 6 . In another form, for example, a thin film transistor having a structure in which a source electrode 5 and a drain electrode 6 in contact with the oxide semiconductor layer 4 are formed through a contact hole 9 on the protective film 7 . The same can be applied to a substrate (FIG. 2) or a thin film transistor substrate having a top gate structure. In addition, the structure shown here is merely an example, and a thin film transistor substrate having a structure other than that shown here can also be manufactured by the manufacturing method according to the present invention.

도 3에, 보호막(7) 위에 화소 전극(8)을 형성한 박막 트랜지스터 기판의 하나의 양태가 도시되어 있다. 보호막에 형성된 콘택트 홀(9)을 개재하여 화소 전극(8)과 드레인 전극(6)이 접촉하고 있다.In FIG. 3, one aspect of the thin film transistor substrate in which the pixel electrode 8 is formed on the protective film 7 is shown. The pixel electrode 8 and the drain electrode 6 are in contact through a contact hole 9 formed in the protective film.

[보호막을 구비한 박막 트랜지스터 기판][Thin film transistor substrate with protective film]

본 발명에 따른 박막 트랜지스터 기판은, 박막 트랜지스터와, 이의 박막 트랜지스터를 피복하는 실록산 조성물의 경화물로 이루어진 보호막을 포함한다. 본 발명에 따른 박막 트랜지스터 기판은 복수개의 보호막을 구비하고 있을 수 있으며, 박막 트랜지스터를 피복하는 보호막 위에 제2 보호막을 가질 수 있다. 본 명세서에 있어서, 박막 트랜지스터란, 예를 들면, 표면에 전극, 전기 회로, 반도체층 및 절연층 등을 구비한 기판 등, 박막 트랜지스터 기판을 구성하는 소자 전반을 지칭한다. 또한, 기판 위에 배치되는 배선으로서, 게이트 배선, 데이터 배선, 2종류 이상의 배선층 접속을 위한 바이어(via) 배선 등을 들 수 있다. 반도체층으로서는 비정질 실리콘 반도체, 다결정 실리콘 반도체 및 산화물 반도체가 일반적이다. 본 발명에 따른 보호막을 구비한 박막 트랜지스터 기판은, 특히 산화물 반도체 및 어닐링 프로세스에 의해 높은 보호 특성을 얻을 수 있다는 점에서 바람직하다. 종래에는 고온 어닐링을 가능하게 하기 위해, 보호막으로서 PE-CVD법으로 형성된 실리콘 산화막 또는 질화 실리콘 등의 무기 막을 적용해 왔지만, 이들 무기 막에 콘택트 홀을 형성하기 위해서는 반응성 이온 에칭 등이 필요했다. 그러나, 반응성 이온 에칭은 산화물 반도체의 열화를 현저하게 촉진시키기 때문에, 가공 후에 반도체의 성능을 회복시키기 위해, 후술되는 어닐링 온도를 상승시킬 필요가 있었다. 본 발명에서는, 보호막이 반도체의 열화를 억제하여, 비교적 온화한 어닐링으로 박막 트랜지스터에 높은 구동 안정성을 부여할 수 있다.A thin film transistor substrate according to the present invention includes a thin film transistor and a protective film made of a cured product of a siloxane composition covering the thin film transistor. The thin film transistor substrate according to the present invention may include a plurality of passivation layers, and may have a second passivation layer on the passivation layer covering the thin film transistor. In this specification, a thin film transistor refers to the element which comprises a thin film transistor board|substrate, such as a board|substrate provided with an electrode, an electric circuit, a semiconductor layer, an insulating layer, etc. on the surface, for example. Further, examples of the wiring arranged on the substrate include a gate wiring, a data wiring, and a via wiring for connecting two or more types of wiring layers. As the semiconductor layer, an amorphous silicon semiconductor, a polycrystalline silicon semiconductor, and an oxide semiconductor are common. The thin film transistor substrate provided with the protective film which concerns on this invention is especially preferable at the point which can acquire high protective characteristic by an oxide semiconductor and an annealing process. In the past, an inorganic film such as a silicon oxide film or silicon nitride formed by PE-CVD has been applied as a protective film to enable high-temperature annealing, but reactive ion etching or the like is required to form contact holes in these inorganic films. However, since reactive ion etching remarkably accelerates the deterioration of the oxide semiconductor, it was necessary to raise the annealing temperature, which will be described later, in order to recover the performance of the semiconductor after processing. In the present invention, the protective film suppresses deterioration of the semiconductor, and high driving stability can be imparted to the thin film transistor by relatively gentle annealing.

본 발명에 따른 박막 트랜지스터 기판의 보호막은, 알칼리 용해 속도가 상이한 적어도 2종류의 폴리실록산, 감광제 및 용제를 함유하는 감광성 실록산 조성물로부터 형성된다. 이러한 감광성 실록산 조성물을 사용함으로써, 노광 현상에 의해 보호막의 가공이 가능하여, 건식 에칭 등으로 패턴 가공을 행하지 않아도 되기 때문에, 박막 트랜지스터 성능에 대한 손상이 비교적 적고, 어닐링 시간이 짧다는 이점이 있다. 이러한 감광성 실록산 조성물에 대해, 아래에 상세하게 설명한다.The protective film of the thin film transistor substrate according to the present invention is formed from a photosensitive siloxane composition containing at least two types of polysiloxane having different alkali dissolution rates, a photosensitizer, and a solvent. By using such a photosensitive siloxane composition, it is possible to process a protective film by exposure development, and since pattern processing by dry etching or the like is not required, there is an advantage in that damage to thin film transistor performance is relatively small and annealing time is short. Such a photosensitive siloxane composition will be described in detail below.

[감광성 실록산 조성물][Photosensitive siloxane composition]

감광성 실록산 조성물은 감광제의 종류에 따라 포지티브형 감광성 실록산 조성물과 네거티브형 감광성 실록산 조성물로 분류된다. 본 발명에 따른 박막 트랜지스터 기판에서의 보호막을 형성하는 데 사용되는 바람직한 포지티브형 감광성 실록산 조성물은, 알칼리 용해 속도가 상이한 적어도 2종류의 폴리실록산(I) 및 (II), 감광제로서의 디아조나프토퀴논 유도체 및 용제를 함유한다. 이러한 포지티브형 감광성 실록산 조성물은, 노광부가 알칼리 현상액에 가용성이 됨으로써 현상에 의해 제거되는 포지티브형 감광층을 형성한다. 한편, 본 발명에 따른 박막 트랜지스터 기판에서의 보호막을 형성하는 데 사용되는 바람직한 네거티브형 감광성 실록산 조성물은, 알칼리 용해 속도가 상이한 적어도 2종류의 폴리실록산(I) 및 (II), 광에 의해 산 또는 염기를 발생시킬 수 있는 경화 조제 및 용제를 함유함을 특징으로 한다. 이러한 네거티브형 감광성 실록산 조성물은, 노광부가 알칼리 현상액에 불용성이 됨으로써 현상 후에 남게 되는 네거티브형 감광층을 형성한다.The photosensitive siloxane composition is classified into a positive photosensitive siloxane composition and a negative photosensitive siloxane composition according to the type of photosensitizer. Preferred positive photosensitive siloxane compositions used for forming a protective film on a thin film transistor substrate according to the present invention include at least two kinds of polysiloxanes (I) and (II) having different alkali dissolution rates, diazonaphthoquinone derivatives as photosensitizers and Contains solvent. Such a positive-type photosensitive siloxane composition forms a positive-type photosensitive layer which is removed by image development when an exposed part becomes soluble in an alkali developing solution. On the other hand, the preferable negative photosensitive siloxane composition used for forming the protective film in the thin film transistor substrate according to the present invention is at least two types of polysiloxanes (I) and (II) having different alkali dissolution rates, and an acid or a base by light. It is characterized in that it contains a curing aid and a solvent capable of generating Such a negative photosensitive siloxane composition forms the negative photosensitive layer which remains after image development because an exposed part becomes insoluble in an alkali developing solution.

<폴리실록산><Polysiloxane>

폴리실록산이란 Si-0-Si 결합(실록산 결합)을 주쇄로 하는 중합체를 지칭한다. 또한, 본 명세서에 있어서, 폴리실록산에는 화학식 (RSiO1.5)n으로 표시되는 실세스퀴옥산 중합체도 포함되는 것으로 간주된다.Polysiloxane refers to a polymer having a Si-0-Si bond (siloxane bond) as a main chain. In addition, in the present specification, polysiloxane is considered to include a silsesquioxane polymer represented by the formula (RSiO 1.5 ) n.

본 발명에 있어서, 보호막을 형성하는 데 사용되는 감광성 실록산 조성물에 포함되는 폴리실록산으로서, 알칼리 용해 속도가 상이한 적어도 2종류의 폴리실록산을 사용하는 것이 바람직하다. 이러한 알칼리 용해 속도가 상이한 폴리실록산으로서는, 아래의 폴리실록산(I) 및 (II)를 사용하는 것이 바람직하다. 폴리실록산(I)은, 하기 화학식 1로 표시되는 실란 화합물과 하기 화학식 2로 표시되는 실란 화합물을 염기성 촉매의 존재하에 가수분해 및 축합하여 얻을 수 있는 폴리실록산이다. 폴리실록산(I)의 프리베이킹 후의 막은 5중량% TMAH 용액에 가용성이고, 이의 용해 속도가 1000Å/초 이하, 바람직하게는 10 내지 700Å/초이다. 용해성이 10Å/초 이상인 경우, 현상 후에 불용 물질이 잔존할 가능성이 매우 낮아져 단선 등을 방지하기 때문에 바람직하다.In the present invention, as the polysiloxane contained in the photosensitive siloxane composition used to form the protective film, it is preferable to use at least two kinds of polysiloxanes having different alkali dissolution rates. It is preferable to use the following polysiloxanes (I) and (II) as polysiloxane from which such an alkali dissolution rate differs. Polysiloxane (I) is a polysiloxane obtained by hydrolyzing and condensing a silane compound represented by the following formula (1) and a silane compound represented by the following formula (2) in the presence of a basic catalyst. The film after prebaking of polysiloxane (I) is soluble in a 5% by weight TMAH solution, and its dissolution rate is not more than 1000 ANGSTROM /sec, preferably from 10 to 700 ANGSTROM /sec. When the solubility is 10 angstroms/sec or more, the possibility of remaining insoluble substances after development is very low, and thus disconnection and the like are prevented, which is preferable.

화학식 1Formula 1

RSi(OR1)3 RSi(OR 1 ) 3

화학식 2Formula 2

Si(OR1)4 Si(OR 1 ) 4

상기 화학식 1 및 2에서,In Formulas 1 and 2,

R은 탄소수 1 내지 20의 직쇄상, 분기상 또는 환상 알킬기, 또는 적어도 1개의 메틸렌이 산소로 치환될 수 있는 탄소수 1 내지 20의 직쇄상, 분기상 또는 환상 알킬기, 또는 탄소수 6 내지 20의 아릴기, 또는 적어도 1개의 수소가 불소로 치환될 수 있는 탄소수 6 내지 20의 아릴기를 나타내고,R is a linear, branched or cyclic alkyl group having 1 to 20 carbon atoms, or a linear, branched or cyclic alkyl group having 1 to 20 carbon atoms in which at least one methylene may be substituted with oxygen, or an aryl group having 6 to 20 carbon atoms , or an aryl group having 6 to 20 carbon atoms in which at least one hydrogen may be substituted with fluorine,

R1은 탄소수 1 내지 5의 알킬기를 나타낸다.R 1 represents an alkyl group having 1 to 5 carbon atoms.

폴리실록산(II)는, 적어도 화학식 1의 실란 화합물을 산성 또는 염기성 촉매의 존재하에 가수분해 및 축합하여 얻을 수 있는 폴리실록산이다. 폴리실록산(II)의 프리베이킹 후의 막은 2.38중량% TMAH 수용액에 가용성이고, 이의 용해 속도가 100Å/초 이상, 바람직하게는 100 내지 15,000Å/초이다. 폴리실록산(II)의 용해 속도는, 목적하는 보호막의 두께에 따라, 100Å/초로부터 15,000Å/초의 범위에서 선택할 수 있다. 더욱 바람직하게는, 100Å/초로부터 10,000Å/초이다. 15,000Å/초 이하로 함으로써, 폴리실록산(I)과의 용해 속도차가 지나치게 크지 않아, 균일한 현상을 수행할 수 있다.Polysiloxane (II) is a polysiloxane obtainable by hydrolyzing and condensing at least the silane compound of the formula (1) in the presence of an acidic or basic catalyst. The film after prebaking of polysiloxane (II) is soluble in a 2.38 wt% aqueous TMAH solution, and its dissolution rate is 100 ANGSTROM /sec or more, preferably 100 to 15,000 ANGSTROM /sec. The dissolution rate of polysiloxane (II) can be selected in the range of 100 angstroms/sec to 15,000 angstroms/sec depending on the desired thickness of the protective film. More preferably, from 100 Å/sec to 10,000 Å/sec. By setting it to 15,000 Å/sec or less, the dissolution rate difference with polysiloxane (I) is not too large, and uniform development can be performed.

폴리실록산(I)은, 현상 후의 패턴이 가열 경화 시에 「패턴」 늘어짐을 일으키기 어렵지만 알칼리 용해성이 매우 작기 때문에 단독으로 사용할 수가 없다. 또한, 폴리실록산(I) 또는 폴리실록산(II)를 단독으로 사용하기 위해 알칼리 용해성을 조정하더라도, 본 발명에서 보호막을 형성하는 데 사용되는 감광성 실록산 조성물이 나타내는 패턴의 안정성을 얻을 수 없기 때문에, 폴리실록산(I) 및 폴리실록산(II)를 조합하여 사용하는 것이 바람직하다. 또한, 용해 속도차가 큰 경우에는, 용해 속도가 상이한 복수개의 폴리실록산(II)를 사용하는 것이 바람직하다.Polysiloxane (I) hardly causes "pattern" sagging when the pattern after image development is heat-hardened, but cannot be used alone because its alkali solubility is very small. Further, even if the alkali solubility is adjusted to use the polysiloxane (I) or polysiloxane (II) alone, the stability of the pattern exhibited by the photosensitive siloxane composition used for forming the protective film in the present invention cannot be obtained, so that the polysiloxane (I) ) and polysiloxane (II) are preferably used in combination. Moreover, when a dissolution rate difference is large, it is preferable to use several polysiloxane (II) from which a dissolution rate differs.

상기 폴리실록산(I) 및 폴리실록산(II)에 있어서의 상기 화학식 2의 실란 화합물의 함유량은, 용도에 따라 적절히 설정할 수 있지만, 각각의 폴리실록산 화합물 중 3mol% 내지 40mol%인 것이 바람직하며, 5mol% 내지 30mol%인 것이 막의 경도 또는 패턴의 열 안정성을 조절하는 데에 있어서 더욱 바람직하다. 상기 함유량을 3mol% 이상으로 함으로써 고온에서의 패턴 안정성이 더 양호해지고, 40mol% 이하로 함으로써 반응 활성이 억제될 수 있어 저장 시의 안정성이 더욱 양호해진다.The content of the silane compound of the formula (2) in the polysiloxane (I) and the polysiloxane (II) can be appropriately set depending on the use, but it is preferably 3 mol% to 40 mol% of each polysiloxane compound, and 5 mol% to 30 mol % is more preferable for controlling the hardness of the film or the thermal stability of the pattern. When the content is 3 mol% or more, the pattern stability at high temperature becomes better, and when the content is 40 mol% or less, the reaction activity can be suppressed, and the stability during storage becomes even better.

<알칼리 용해 속도(ADR)의 측정, 산출법><Measurement and calculation method of alkali dissolution rate (ADR)>

폴리실록산(I) 및 (II)의 TMAH 수용액에 대한 용해 속도는 다음과 같이 측정하고 산출한다.The dissolution rate of the polysiloxanes (I) and (II) in the aqueous TMAH solution is measured and calculated as follows.

먼저, 폴리실록산을 프로필렌글리콜 모노메틸에테르 아세테이트(PGMEA)에 35중량% 정도로 용해시킨다. 상기 용액을 실리콘 웨이퍼 위에 건조 막 두께가 약 2㎛가 되도록 스핀 코팅하고, 이후 100℃의 핫 플레이트 상에서 60초 동안 가열함으로써 용제를 추가로 제거한다. 분광 엘립소미터(울램(Woollam)사)로 도포막의 막 두께 측정을 수행한다. 이어서, 상기 막을 갖는 실리콘 웨이퍼를, 폴리실록산(I)에 대해서는 5% TMAH 수용액에, 폴리실록산(II)에 대해서는 2.38% TMAH 수용액에 실온(25℃)에서 침지시키고, 피막이 소실될 때까지의 시간을 측정한다. 용해 속도는 초기 막 두께를 피막이 소실될 때까지의 시간으로 나누어서 구한다. 용해 속도가 현저하게 느린 경우에는, 일정 시간 침지시킨 후에 막 두께 측정을 수행하고, 침지 전후의 막 두께 변화량을 침지 시간으로 나누어서 용해 속도를 산출한다.First, polysiloxane is dissolved in propylene glycol monomethyl ether acetate (PGMEA) in an amount of 35% by weight. The solution was spin-coated on a silicon wafer to a dry film thickness of about 2 mu m, and then the solvent was further removed by heating on a hot plate at 100 DEG C for 60 seconds. The film thickness of the coating film was measured with a spectroscopic ellipsometer (Woollam, Inc.). Next, the silicon wafer having the above film was immersed in a 5% TMAH aqueous solution for polysiloxane (I) and 2.38% TMAH aqueous solution for polysiloxane (II) at room temperature (25° C.), and the time until the film disappears was measured do. The dissolution rate is obtained by dividing the initial film thickness by the time until the film disappears. When the dissolution rate is remarkably slow, the film thickness measurement is performed after immersion for a certain period of time, and the dissolution rate is calculated by dividing the amount of film thickness change before and after immersion by the immersion time.

폴리실록산(I) 및 (II) 중 어느 쪽의 중합체에 있어서도, 폴리스티렌 환산의 중량 평균 분자량은 일반적으로 700 내지 10,000, 바람직하게는 1,000 내지 4,000이다. 분자량이 상기 범위 내이면, 현상 잔차(現像 殘差)가 생기는 것을 방지해서 충분한 해상도를 얻을 수 있고 감도도 양호해지기 때문에, 분자량을 상기 범위 내로 조정하는 것이 바람직하다. In any of the polymers of polysiloxane (I) and (II), the weight average molecular weight in terms of polystyrene is generally 700 to 10,000, preferably 1,000 to 4,000. If the molecular weight is within the above range, it is preferable to adjust the molecular weight within the above range, since it is possible to prevent a development residual from occurring, to obtain sufficient resolution and to obtain good sensitivity.

폴리실록산(I) 및 (II)의 혼합 비율은 층간 절연막의 막 두께 또는 감광성 조성물의 감도, 해상도 등에 따라 임의의 비율로 조정할 수 있지만, 폴리실록산(I)을 20중량% 이상 포함하면 가열 경화 중의 「패턴」 늘어짐 방지 효과가 있기 때문에 바람직하다. 여기서, 「패턴」 늘어짐이란, 패턴을 가열했을 때 패턴이 변형되는 현상으로서, 예를 들면 단면이 직사각형이고 능선이 명확했던 패턴이 가열 후에 능선 부분이 둥그레지거나, 수직하게 가까웠던 직사각형 모양의 측면이 경사지게 되는 등의 현상을 지칭한다.The mixing ratio of polysiloxane (I) and (II) can be adjusted in any ratio depending on the film thickness of the interlayer insulating film or the sensitivity and resolution of the photosensitive composition. "It is preferable because it has an anti-sagging effect. Here, "pattern" sagging is a phenomenon in which the pattern is deformed when the pattern is heated. For example, a pattern with a rectangular cross section and a clear ridge line has a rounded ridge line after heating, or a rectangular-shaped side surface that is close to vertical is It refers to a phenomenon such as inclining.

<감광제><Photosensitizer>

본 발명에 있어서, 광에 의해 패턴을 형성하는 감광성 실록산 조성물은 이의 성분으로서 각종 감광제를 포함한다. 포지티브형 감광성 실록산 조성물에 사용될 수 있는 감광제로서는 디아조나프토퀴논 유도체를 들 수 있으며, 네거티브형 감광성 실록산 조성물에 사용될 수 있는 감광제로서는 광 조사 시에 분해되어 실란올기의 축합을 촉진시키는 경화 조제를 들 수 있다. 이하, 각종 감광제에 대해 설명한다.In the present invention, the photosensitive siloxane composition for forming a pattern by light includes various photosensitizers as a component thereof. Examples of the photosensitizer that can be used in the positive photosensitive siloxane composition include diazonaphthoquinone derivatives, and examples of the photosensitizer that can be used in the negative photosensitive siloxane composition include a curing aid that decomposes upon irradiation with light to promote condensation of silanol groups. have. Hereinafter, various photosensitizers are demonstrated.

<디아조나프토퀴논 유도체><Diazonaphthoquinone derivative>

본 발명에 있어서의 디아조나프토퀴논 유도체는 페놀성 수산기를 갖는 화합물에 나프토퀴논 디아지드 설폰산이 에스테르 결합된 화합물이며, 구조에 대해서는 특별히 제한되지 않지만, 바람직하게는 페놀성 수산기를 1개 이상 갖는 화합물과의 에스테르 화합물인 것이 바람직하다. 나프토퀴논 디아지드 설폰산으로서는, 4-나프토퀴논 디아지드 설폰산 또는 5-나프토퀴논 디아지드 설폰산을 사용할 수 있다. 4-나프토퀴논 디아지드 설폰산 에스테르 화합물은 i선(파장 365㎚) 영역에 흡수를 갖기 때문에 i선 노광에 적합하다. 또한, 5-나프토퀴논 디아지드 설폰산 에스테르 화합물은 광범위한 파장 영역에 흡수가 존재하기 때문에 광범위한 파장에서의 노광에 적합하다. 노광하는 파장에 따라, 4-나프토퀴논 디아지드 설폰산 에스테르 화합물, 5-나프토퀴논 디아지드 설폰산 에스테르 화합물을 선택하는 것이 바람직하다. 4-나프토퀴논 디아지드 설폰산 에스테르 화합물과 5-나프토퀴논 디아지드 설폰산 에스테르 화합물을 혼합해서 사용할 수도 있다.The diazonaphthoquinone derivative in the present invention is a compound in which naphthoquinone diazide sulfonic acid is ester-bonded to a compound having a phenolic hydroxyl group, and the structure is not particularly limited, but preferably has at least one phenolic hydroxyl group It is preferable that it is an ester compound with a compound. As naphthoquinone diazide sulfonic acid, 4-naphthoquinone diazide sulfonic acid or 5-naphthoquinone diazide sulfonic acid can be used. Since the 4-naphthoquinone diazide sulfonic acid ester compound has absorption in the i-line (wavelength 365 nm) region, it is suitable for i-line exposure. In addition, 5-naphthoquinone diazide sulfonic acid ester compound is suitable for exposure in a wide range of wavelengths because absorption exists in a wide range of wavelengths. It is preferable to select a 4-naphthoquinone diazide sulfonic acid ester compound and a 5-naphthoquinone diazide sulfonic acid ester compound according to the wavelength to be exposed. A mixture of a 4-naphthoquinone diazide sulfonic acid ester compound and a 5-naphthoquinone diazide sulfonic acid ester compound may be used.

페놀성 수산기를 갖는 화합물로서는, 특별히 한정되지 않지만, 예를 들면 다음의 화합물을 들 수 있다(상품명, 혼슈 가가꾸 고교 가부시키가이샤 제품).Although it does not specifically limit as a compound which has a phenolic hydroxyl group, For example, the following compound is mentioned (a brand name, Honshu Chemical Co., Ltd. product).

Figure 112015010637232-pat00001
Figure 112015010637232-pat00001

Figure 112015010637232-pat00002
Figure 112015010637232-pat00002

Figure 112015010637232-pat00003
Figure 112015010637232-pat00003

디아조나프토퀴논 유도체의 첨가량은, 나프토퀴논 디아지드 설폰산의 에스테르화율 또는 사용되는 폴리실록산의 물성, 요구되는 감도, 노광부와 미노광부의 용해 콘트라스트에 따라 최적량이 다르지만, 본 발명의 층간 절연막으로서, 바람직하게는 폴리실록산 혼합물 100중량부에 대해 3 내지 20중량부이며, 더욱 바람직하게는 5 내지 15중량부이다. 디아조나프토퀴논 유도체의 첨가량이 3중량부 이상이면, 노광부와 미노광부의 용해 콘트라스트가 높아져서 양호한 감광성을 갖게 된다. 또한, 한층 더 양호한 용해 콘트라스트를 얻기 위해서는 5중량부 이상이 바람직하다. 한편, 디아조나프토퀴논 유도체의 첨가량이 20중량부 이하이면, 경화 막의 무색 투명성이 향상된다.The amount of diazonaphthoquinone derivative added depends on the esterification rate of naphthoquinone diazide sulfonic acid or the physical properties of the polysiloxane used, the required sensitivity, and the dissolution contrast between the exposed and unexposed areas. , preferably 3 to 20 parts by weight, more preferably 5 to 15 parts by weight, based on 100 parts by weight of the polysiloxane mixture. When the addition amount of the diazonaphthoquinone derivative is 3 parts by weight or more, the dissolution contrast between the exposed portion and the unexposed portion is increased, so that good photosensitivity is obtained. Moreover, in order to obtain still more favorable dissolution contrast, 5 weight part or more is preferable. On the other hand, colorless transparency of a cured film improves that the addition amount of a diazonaphthoquinone derivative is 20 weight part or less.

<경화 조제><curing aid>

본 발명에 사용될 수 있는 경화 조제로서는, 광 조사 시에 분해되어 실란올기의 축합을 촉진시키는 것이 있다. 조성물을 광경화시키는 활성 물질인 산을 방출하는 광산 발생제, 염기를 방출하는 광염기 발생제 등을 들 수 있다. 여기서, 광으로서는 가시광, 자외선 또는 적외선 등을 들 수 있다. 특히, 박막 트랜지스터의 제조에 사용될 수 있는 자외선에 의해 산 또는 염기를 발생시키는 것이 바람직하다.As curing aids usable in the present invention, there are those that decompose upon irradiation with light to promote the condensation of silanol groups. a photoacid generator that releases an acid, which is an active material for photocuring the composition, a photobase generator that releases a base, and the like. Here, as light, visible light, an ultraviolet-ray, infrared rays, etc. are mentioned. In particular, it is preferable to generate an acid or a base by ultraviolet rays that can be used in the manufacture of thin film transistors.

경화 조제의 첨가량은, 경화 조제가 분해되어 발생하는 활성 물질의 종류, 발생량, 요구되는 감도, 노광부와 미노광부의 용해 콘트라스트에 따라 최적량이 다르지만, 폴리실록산 혼합물 100중량부에 대해 바람직하게는 O.001 내지 10중량부이며, 더욱 바람직하게는 0.01 내지 5중량부이다. 첨가량이 0.001 중량부 이상이면, 노광부와 미노광부의 용해 콘트라스트가 높아져서 첨가 효과가 양호해진다. 한편, 경화 조제의 첨가량이 10 중량부 이하이면, 형성되는 피막의 균열이 억제되고, 경화 조제의 분해에 의한 착색도 억제되기 때문에, 피막의 무색 투명성이 향상된다.The optimal amount of the curing aid to be added depends on the type of the active material generated by decomposition of the curing aid, the amount generated, the required sensitivity, and the dissolution contrast of the exposed and unexposed areas, but preferably 0. 001 to 10 parts by weight, more preferably 0.01 to 5 parts by weight. When the addition amount is 0.001 parts by weight or more, the dissolution contrast of the exposed portion and the unexposed portion is increased, and the effect of the addition is improved. On the other hand, if the amount of the curing aid added is 10 parts by weight or less, cracking of the formed coating film is suppressed, and coloring due to decomposition of the curing aid is also suppressed, so that the colorless transparency of the coating film is improved.

광산 발생제의 예로서는, 디아조메탄 화합물, 디페닐요오도늄 염, 트리페닐설포늄 염, 설포늄 염, 암모늄 염, 포스포늄 염, 설폰이미드 화합물 등을 들 수 있다. 이들 광산 발생제의 구조는 화학식 A로 나타낼 수 있다.Examples of the photoacid generator include diazomethane compounds, diphenyliodonium salts, triphenylsulfonium salts, sulfonium salts, ammonium salts, phosphonium salts, and sulfonimide compounds. The structure of these photo-acid generators can be represented by general formula (A).

화학식 AFormula A

R+X- R + X -

상기 화학식 A에서, In the above formula (A),

R+는 수소, 탄소 원자 또는 기타 헤테로 원자로 수식(修飾)되는 알킬기, 아릴기, 알케닐기, 아실기 및 알콕실기로 이루어진 그룹으로부터 선택된 유기 이온, 예를 들면 디페닐요오도늄 이온 또는 트리페닐설포늄 이온을 의미한다.R + is hydrogen, an organic ion selected from the group consisting of an alkyl group modified with a carbon atom or other hetero atom, an aryl group, an alkenyl group, an acyl group and an alkoxyl group, for example, a diphenyliodonium ion or triphenylsulf phonium ion.

또한, X-는 하기 화학식으로 나타낸 짝이온 중 어느 것이 바람직하다.Further, X is preferably any of a counter ion represented by the following formula.

Figure 112015010637232-pat00004
Figure 112015010637232-pat00004

상기 화학식들에서,In the above formulas,

Y는 할로겐 원자이고,Y is a halogen atom,

Ra는 불소, 니트로기 및 시아노기로부터 선택된 치환기로 치환된 탄소수 1 내지 20의 알킬기 또는 탄소수 6 내지 20의 아릴기이고,R a is an alkyl group having 1 to 20 carbon atoms or an aryl group having 6 to 20 carbon atoms substituted with a substituent selected from fluorine, a nitro group and a cyano group,

Rb는 수소 또는 탄소수 1 내지 8의 알킬기이고,R b is hydrogen or an alkyl group having 1 to 8 carbon atoms,

p는 0 내지 6의 수이고,p is a number from 0 to 6,

q는 0 내지 4의 수이다.q is a number from 0 to 4.

구체적인 짝이온으로서는 BF4 -, (C6F5)4B-, ((CF3)2C6H3)4B-, PF6 -, (CF3CF2)3PF3 -, SbF6 -, (C6F5)4Ga-, ((CF3)2C6H3)4Ga-, SCN-, (CF3SO2)3C-, (CF3SO2)2N-, 포름산 이온, 아세트산 이온, 트리플루오로메탄설폰산 이온, 노나플루오로부탄설폰산 이온, 메탄설폰산 이온, 부탄설폰산 이온, 벤젠설폰산 이온, p-톨루엔설폰산 이온 및 설폰산 이온으로 이루어진 그룹으로부터 선택된 것을 들 수 있다.Specific counter ions include BF 4 - , (C 6 F 5 ) 4 B - , ((CF 3 ) 2 C 6 H 3 ) 4 B - , PF 6 - , (CF 3 CF 2 ) 3 PF 3 - , SbF 6 - , (C 6 F 5 ) 4 Ga - , ((CF 3 ) 2 C 6 H 3 ) 4 Ga - , SCN - , (CF 3 SO 2 ) 3 C - , (CF 3 SO 2 ) 2 N - , a group consisting of formate ion, acetate ion, trifluoromethanesulfonic acid ion, nonafluorobutanesulfonic acid ion, methanesulfonic acid ion, butanesulfonic acid ion, benzenesulfonic acid ion, p-toluenesulfonic acid ion and sulfonic acid ion may be selected from

본 발명에 사용될 수 있는 광산 발생제 중에서도 특히, 설폰산류 또는 붕산류를 발생시키는 것이 바람직하며, 예를 들면, 톨릴쿠밀요오도늄테트라키스(펜타플루오로페닐)붕산(로디아(Rhodia)사 제품, PHOTOINITIATOR 2074(상품명)), 디페닐요오도늄테트라(퍼플루오로페닐)붕산, 양이온 부분이 설포늄 이온, 음이온 부분이 펜타플루오로붕산 이온으로 구성된 것 등을 들 수 있다. 그 밖에, 트리페닐설포늄트리플루오로메탄설폰산, 트리페닐설포늄캄포설폰산, 트리페닐설포늄테트라(퍼플루오로페닐)붕산, 4-아세톡시페닐디메틸설포늄헥사플루오로 비소산, 1-(4-n-부톡시나프탈렌-1-일)테트라하이드로티오페늄트리플루오로메탄설폰산, 1-(4,7-디부톡시-1-나프탈레닐)테트라하이드로티오페늄트리플루오로메탄설폰산, 디페닐요오도늄트리플루오로메탄설폰산, 디페닐요오도늄헥사플루오로 비소산 등을 들 수 있다. 또한, 하기 화학식으로 나타낸 광산 발생제도 사용할 수 있다.Among the photo-acid generators that can be used in the present invention, it is particularly preferable to generate sulfonic acids or boric acids, for example, tolylcumyliodonium tetrakis(pentafluorophenyl)boric acid (Rhodia), PHOTOINITIATOR 2074 (trade name)), diphenyliodonium tetra(perfluorophenyl)boric acid, a cation moiety composed of a sulfonium ion, and an anion moiety composed of a pentafluoroborate ion, and the like. In addition, triphenylsulfonium trifluoromethanesulfonic acid, triphenylsulfonium camphorsulfonic acid, triphenylsulfonium tetra (perfluorophenyl) boric acid, 4-acetoxyphenyldimethylsulfonium hexafluoroarsenic acid, 1 -(4-n-Butoxynaphthalen-1-yl)tetrahydrothiopheniumtrifluoromethanesulfonic acid, 1-(4,7-dibutoxy-1-naphthalenyl)tetrahydrothiopheniumtrifluoro Methanesulfonic acid, diphenyliodonium trifluoromethanesulfonic acid, diphenyliodonium hexafluoroarsenic acid, etc. are mentioned. In addition, a photoacid generator represented by the following formula can also be used.

Figure 112015010637232-pat00005
Figure 112015010637232-pat00005

상기 화학식들에서,In the above formulas,

A는 각각 독립적으로 탄소수 1 내지 20의 알킬기, 탄소수 1 내지 20의 알콕시기, 탄소수 6 내지 20의 아릴기, 탄소수 1 내지 20의 알킬 카보닐기, 탄소수 6 내지 20의 아릴 카보닐기, 수산기 및 아미노기로부터 선택된 치환기이고,A is each independently selected from an alkyl group having 1 to 20 carbon atoms, an alkoxy group having 1 to 20 carbon atoms, an aryl group having 6 to 20 carbon atoms, an alkyl carbonyl group having 1 to 20 carbon atoms, an aryl carbonyl group having 6 to 20 carbon atoms, a hydroxyl group and an amino group. a selected substituent;

p는 각각 독립적으로 0 내지 5의 정수이고,p is each independently an integer from 0 to 5,

B-는 불소화된 알킬설포네이트기, 불소화된 아릴설포네이트기, 불소화된 알킬보레이트기, 알킬설포네이트기 또는 아릴설포네이트기 등일 수 있다.B - may be a fluorinated alkylsulfonate group, a fluorinated arylsulfonate group, a fluorinated alkylborate group, an alkylsulfonate group or an arylsulfonate group.

이들 화학식으로 나타낸 양이온 및 음이온을 상호 교환시킨 화합물, 또는 이들 화학식으로 나타낸 양이온 또는 음이온과 상기된 각종 양이온 또는 음이온을 조합시킨 광산 발생제를 사용할 수도 있다. 예를 들면, 상기 화학식으로 나타낸 설포늄 이온 중 어느 것을 테트라(퍼플루오로페닐)붕산 이온과 조합시킨 것, 또는 상기 화학식으로 나타낸 요오도늄 이온 중 어느 것과 테트라(퍼플루오로페닐)붕산 이온을 조합시킨 것도 광산 발생제로서 사용할 수 있다.It is also possible to use a compound in which the cation and anion represented by these formulas are interchanged, or a photoacid generator in which the cation or anion represented by these formulas is combined with the various cations or anions described above. For example, any of the sulfonium ions represented by the above formula are combined with tetra(perfluorophenyl)borate ions, or any of the iodonium ions represented by the above formulas and tetra(perfluorophenyl)borate ions are combined A combination can also be used as a photo-acid generator.

상기 광염기 발생제의 예로서는, 아미드기를 갖는 다치환 아미드 화합물, 락탐, 이미드 화합물 또는 당해 구조를 포함하는 것을 들 수 있다.As an example of the said photobase generator, the polysubstituted amide compound which has an amide group, a lactam, an imide compound, or the thing containing the said structure is mentioned.

상기 열 염기 발생제의 예로서는, N-(2-니트로벤질옥시카보닐)이미다졸, N-(3-니트로벤질옥시카보닐)이미다졸, N-(4-니트로벤질옥시카보닐)이미다졸, N-(5-메틸-2-니트로벤질옥시카보닐)이미다졸, N-(4-클로로-2-니트로벤질옥시카보닐)이미다졸 등의 이미다졸 유도체, 1,8-디아자바이사이클로(5,4,0)운데센-7, 제3급 아민류, 제4급 암모늄 염 및 이들의 혼합물을 들 수 있다. 이들 염기 발생제는 산 발생제와 마찬가지로 단독으로 사용하거나 혼합하여 사용하는 것이 가능하다.Examples of the thermal base generator include N-(2-nitrobenzyloxycarbonyl)imidazole, N-(3-nitrobenzyloxycarbonyl)imidazole, N-(4-nitrobenzyloxycarbonyl)imidazole, imidazole derivatives such as N-(5-methyl-2-nitrobenzyloxycarbonyl)imidazole and N-(4-chloro-2-nitrobenzyloxycarbonyl)imidazole; 1,8-diazabicyclo(5) ,4,0)undecene-7, tertiary amines, quaternary ammonium salts, and mixtures thereof. These base generators can be used alone or in combination as in the acid generator.

<용제><solvent>

용제로서는, 예를 들면, 에틸렌글리콜 모노메틸에테르, 에틸렌글리콜 모노에틸에테르, 에틸렌글리콜 모노프로필에테르, 에틸렌글리콜 모노부틸에테르 등의 에틸렌글리콜 모노알킬에테르류, 디에틸렌글리콜 디메틸에테르, 디에틸렌글리콜 디에틸에테르, 디에틸렌글리콜 디프로필에테르, 디에틸렌글리콜 디부틸에테르 등의 디에틸렌글리콜 디알킬에테르류, 메틸셀로솔브 아세테이트, 에틸셀로솔브 아세테이트 등의 에틸렌글리콜 알킬에테르 아세테이트류, PGMEA, 프로필렌글리콜 모노에틸에테르 아세테이트, 프로필렌글리콜 모노프로필에테르 아세테이트 등의 프로필렌글리콜 알킬에테르 아세테이트류, 벤젠, 톨루엔, 크실렌 등의 방향족 탄화수소류, 메틸에틸케톤, 아세톤, 메틸아밀케톤, 메틸이소부틸케톤, 사이클로헥산온 등의 케톤류 등을 들 수 있다. 이들 용제는 각각 단독으로 사용하거나 2종 이상을 조합하여 사용할 수 있다. 용제의 배합비는 도포 방법 또는 도포 후의 막 두께의 요구에 따라 다르다. 예를 들면, 분무 코팅의 경우에는 폴리실록산과 임의 성분의 총 중량을 기준으로 하여 90중량% 이상이지만, 디스플레이의 제조에 사용되는 대형 유리 기판의 슬릿 도포에서는 일반적으로 50중량% 이상, 바람직하게는 60중량% 이상, 일반적으로 90중량% 이하, 바람직하게는 85중량% 이하이다.As a solvent, For example, ethylene glycol monoalkyl ethers, such as ethylene glycol monomethyl ether, ethylene glycol monoethyl ether, ethylene glycol monopropyl ether, ethylene glycol monobutyl ether, diethylene glycol dimethyl ether, diethylene glycol diethyl Diethylene glycol dialkyl ethers such as ether, diethylene glycol dipropyl ether, diethylene glycol dibutyl ether, ethylene glycol alkyl ether acetates such as methyl cellosolve acetate and ethyl cellosolve acetate, PGMEA, propylene glycol mono Propylene glycol alkyl ether acetates such as ethyl ether acetate and propylene glycol monopropyl ether acetate, aromatic hydrocarbons such as benzene, toluene, and xylene, methyl ethyl ketone, acetone, methyl amyl ketone, methyl isobutyl ketone, cyclohexanone, etc. Ketones, etc. are mentioned. These solvents can be used individually, respectively, or can be used in combination of 2 or more type. The compounding ratio of the solvent varies depending on the application method or the requirement of the film thickness after application. For example, in the case of spray coating, it is 90% by weight or more, based on the total weight of the polysiloxane and optional components, but in the slit application of large glass substrates used in the manufacture of displays, it is generally 50% by weight or more, preferably 60% by weight. % by weight or more, generally 90% by weight or less, preferably 85% by weight or less.

<임의 성분><Optional ingredients>

또한, 본 발명에 따른 감광성 실록산 조성물은 필요에 따라 기타 임의의 성분을 포함할 수 있다. 이러한 성분으로는 계면활성제 등을 들 수 있다.In addition, the photosensitive siloxane composition according to the present invention may include other optional components as needed. Surfactants etc. are mentioned as such a component.

이들 중, 도포성을 개선하기 위해 계면활성제를 사용하는 것이 바람직하다. 본 발명의 감광성 실록산 조성물에 사용될 수 있는 계면활성제로서는, 예를 들면, 비이온계 계면활성제, 음이온계 계면활성제, 양쪽성 계면활성제 등을 들 수 있다.Among these, it is preferable to use a surfactant in order to improve the coatability. Examples of the surfactant that can be used in the photosensitive siloxane composition of the present invention include nonionic surfactants, anionic surfactants, and amphoteric surfactants.

상기 비이온계 계면활성제로서는, 예를 들면, 폴리옥시에틸렌 알킬에테르, 예를 들면, 폴리옥시에틸렌 라우릴에테르, 폴리옥시에틸렌 올레일에테르, 폴리옥시에틸렌 세틸에테르 등의 폴리옥시에틸렌 알킬에테르류 또는 폴리옥시에틸렌 지방산 디에스테르, 폴리옥시 지방산 모노에스테르, 폴리옥시에틸렌 폴리옥시프로필렌 블록 중합체, 아세틸렌 알코올, 아세틸렌 글리콜, 아세틸렌 알코올의 폴리에톡실레이트, 아세틸렌 글리콜의 폴리에톡실레이트 등의 아세틸렌 글리콜 유도체, 불소 함유 계면활성제, 예를 들면 프로라드(상품명, 스미토모쓰리엠 가부시키가이샤 제품), 메가팩(상품명, DIC 가부시키가이샤 제품), 설프론(상품명, 아사히가라스 가부시키가이샤 제품), 또는 유기 실록산 계면활성제, 예를 들면 KP341(상품명, 신에츠 가가꾸 고교 가부시키가이샤 제품) 등을 들 수 있다. 상기 아세틸렌 글리콜로서는, 3-메틸-1-부틴-3-올, 3-메틸-1-펜틴-3-올, 3,6-디메틸-4-옥틴-3,6-디올, 2,4,7,9-테트라메틸-5-데신-4,7-디올, 3,5-디메틸-1-헥신-3-올, 2,5-디메틸-3-헥신-2,5-디올, 2,5-디메틸-2,5-헥산 디올 등을 들 수 있다.As said nonionic surfactant, For example, polyoxyethylene alkyl ethers, such as polyoxyethylene alkyl ether, For example, polyoxyethylene lauryl ether, polyoxyethylene oleyl ether, polyoxyethylene cetyl ether, or Acetylene glycol derivatives, such as polyoxyethylene fatty acid diester, polyoxy fatty acid monoester, polyoxyethylene polyoxypropylene block polymer, acetylene alcohol, acetylene glycol, polyethoxylate of acetylene alcohol, and polyethoxylate of acetylene glycol, fluorine Containing surfactants such as Prorad (trade name, manufactured by Sumitomo 3M Co., Ltd.), Megapack (trade name, manufactured by DIC Corporation), sulfron (trade name, manufactured by Asahi Glass, Ltd.), or organic siloxane interface Activators such as KP341 (trade name, manufactured by Shin-Etsu Chemical Co., Ltd.) and the like. Examples of the acetylene glycol include 3-methyl-1-butyn-3-ol, 3-methyl-1-penty-3-ol, 3,6-dimethyl-4-octyne-3,6-diol, 2,4,7 ,9-tetramethyl-5-decyne-4,7-diol, 3,5-dimethyl-1-hexyn-3-ol, 2,5-dimethyl-3-hexyne-2,5-diol, 2,5- Dimethyl-2,5-hexanediol etc. are mentioned.

또한, 음이온계 계면활성제로서는, 알킬디페닐에테르 디설폰산의 암모늄 염 또는 유기 아민 염, 알킬디페닐에테르 설폰산의 암모늄 염 또는 유기 아민 염, 알킬벤젠 설폰산의 암모늄 염 또는 유기 아민 염, 폴리옥시에틸렌 알킬에테르 황산의 암모늄 염 또는 유기 아민 염, 알킬 황산의 암모늄 염 또는 유기 아민 염 등을 들 수 있다.Moreover, as anionic surfactant, the ammonium salt or organic amine salt of alkyldiphenyl ether disulfonic acid, the ammonium salt or organic amine salt of alkyldiphenyl ether sulfonic acid, the ammonium salt or organic amine salt of alkylbenzene sulfonic acid, polyoxy ammonium salts or organic amine salts of ethylene alkyl ether sulfuric acid, ammonium salts or organic amine salts of alkyl sulfuric acid, and the like.

추가로, 양쪽성 계면활성제로서는, 2-알킬-N-카복시메틸-N-하이드록시에틸이미다졸륨베타인, 라우릴산 아미드프로필하이드록시설폰베타인 등을 들 수 있다.Further, examples of the amphoteric surfactant include 2-alkyl-N-carboxymethyl-N-hydroxyethylimidazolium betaine, amide propylhydroxysulfone lauryl acid and the like.

이들 계면활성제는 단독으로 사용하거나 2종 이상을 혼합하여 사용할 수 있고, 이의 배합비는 감광성 실록산 조성물의 총 중량에 대해 통상 50 내지 10,000ppm, 바람직하게는 100 내지 5,000ppm이다.These surfactants may be used alone or in mixture of two or more, and the mixing ratio thereof is usually 50 to 10,000 ppm, preferably 100 to 5,000 ppm, based on the total weight of the photosensitive siloxane composition.

[보호막을 구비한 박막 트랜지스터의 제조 방법][Method for manufacturing thin film transistor with protective film]

감광성 실록산 조성물을 박막 트랜지스터에 도포하고 가열함으로써, 보호막(경화막)을 구비한 박막 트랜지스터 기판을 수득할 수 있다. 이 때, 원하는 마스크를 개재하여 노광 및 현상을 수행함으로써 콘택트 홀 등의 패턴이 형성된다.A thin film transistor substrate provided with a protective film (cured film) can be obtained by apply|coating a photosensitive siloxane composition to a thin film transistor and heating. At this time, a pattern such as a contact hole is formed by performing exposure and development through a desired mask.

산화물 반도체층을 갖는 박막 트랜지스터 기판의 제조 방법으로서, 도 1에 도시된 바텀 게이트(bottom gate)형의 TFT를 예로 들어 설명한다. 유리 등으로 이루어진 기판 위에 게이트 전극(2)을 패턴 형성한다. 게이트 전극 재료로서는, 몰리브덴, 알루미늄 및 알루미늄 합금, 구리 및 구리 합금, 티타늄 등의 재료가 단층 또는 2종류 이상의 적층막으로서 구성된다. 게이트 전극 위에 게이트 절연막(3)을 형성한다. 게이트 절연막으로서는, 일반적으로 실리콘 산화막, 실리콘 질화막, 실리콘 질화 산화막 등이 PE-CVD법에 의해 형성된다. 게이트 절연막의 두께는 보통 100 내지 300㎚이다. 게이트 절연막 위의 산화물 반도체층(4)은, 산화물 반도체와 동일한 조성의 스퍼터링 표적을 DC 스퍼터링 또는 RF 스퍼터링으로 성막하는 스퍼터링법, 또는 금속 알콕사이드, 금속 유기산 염, 염화물 등의 전구체 용액 또는 산화물 반도체 나노 입자의 분산액을 도포하여 소성시킴으로써 산화물 반도체층을 형성하는 액상법이 있다. 산화물 반도체층(4)의 패턴 형성 후, 소스ㆍ드레인 전극(5) 및 (6)을 패턴 형성한다. 소스ㆍ드레인 전극 재료로서는, 몰리브덴, 알루미늄 및 알루미늄 합금, 구리 및 구리 합금, 티타늄 등의 재료가 단층 또는 2종류 이상의 적층막으로서 구성된다.As a method of manufacturing a thin film transistor substrate having an oxide semiconductor layer, a bottom gate type TFT shown in FIG. 1 will be described as an example. A gate electrode 2 is patterned on a substrate made of glass or the like. As the gate electrode material, materials such as molybdenum, aluminum and aluminum alloys, copper and copper alloys, and titanium are constituted as a single layer or a laminated film of two or more types. A gate insulating film 3 is formed over the gate electrode. As a gate insulating film, a silicon oxide film, a silicon nitride film, a silicon nitride oxide film, etc. are generally formed by the PE-CVD method. The thickness of the gate insulating film is usually 100 to 300 nm. The oxide semiconductor layer 4 on the gate insulating film is formed by a sputtering method in which a sputtering target having the same composition as that of the oxide semiconductor is formed by DC sputtering or RF sputtering, or a precursor solution such as a metal alkoxide, a metal organic acid salt, a chloride, or oxide semiconductor nanoparticles. There is a liquid phase method in which an oxide semiconductor layer is formed by applying a dispersion of After the oxide semiconductor layer 4 is patterned, the source/drain electrodes 5 and 6 are patterned. As the source/drain electrode material, materials such as molybdenum, aluminum and aluminum alloys, copper and copper alloys, and titanium are constituted as a single layer or a laminated film of two or more types.

보호막을 구비한 박막 트랜지스터 기판의 제조 방법은, 상기 산화물 반도체층을 갖는 박막 트랜지스터 위에 감광성 실록산 조성물을 도포하고, 프리베이킹 등으로 건조시킨 후, 노광하고, 테트라메틸암모늄하이드록사이드 수용액(일반적으로, 2.38% 수용액이 사용된다)으로 현상하여 콘택트 홀 등의 패턴을 형성한 후, 도포된 감광성 실록산 조성물(보호막 전구체층)을 경화시켜서 보호막(7)을 형성한다. 또한, 보호막 위에, 예를 들면 스퍼터링법에 의해 ITO 막을 형성하고 패턴화함으로써 도 3의 소자를 형성한다. 또한, 상기 보호막 위에 CVD 또는 PVD로 무기 막을 형성하거나, 도포법에 의해 유기 재료를 보호막 또는 평탄화의 목적으로 갖는 것도 가능하다.In the method for manufacturing a thin film transistor substrate having a protective film, a photosensitive siloxane composition is applied on the thin film transistor having an oxide semiconductor layer, dried by prebaking, etc., and then exposed to light, followed by exposure to an aqueous solution of tetramethylammonium hydroxide (generally, 2.38% aqueous solution is used) to form a pattern such as contact holes, and then the applied photosensitive siloxane composition (protective film precursor layer) is cured to form a protective film 7 . Further, on the protective film, an ITO film is formed by, for example, sputtering, and patterned to form the element in Fig. 3 . It is also possible to form an inorganic film on the protective film by CVD or PVD, or to have an organic material for the purpose of a protective film or planarization by a coating method.

본 발명에 따른 제조 방법의 각각의 공정에 대해 아래에서 설명한다.Each step of the manufacturing method according to the present invention will be described below.

<감광성 실록산 조성물을 준비하는 공정><Step of preparing the photosensitive siloxane composition>

본 발명에 따른 보호막을 구비한 박막 트랜지스터 기판의 제조 방법에 있어서, 알칼리 용해 속도가 상이한 적어도 2종류의 폴리실록산, 감광제 및 용제를 함유하는 감광성 실록산 조성물을 준비한다. 감광성 실록산 조성물의 각각의 구성 성분의 상세한 설명에 대해서는 전술한 바와 같다.In the method for manufacturing a thin film transistor substrate with a protective film according to the present invention, a photosensitive siloxane composition containing at least two types of polysiloxane having different alkali dissolution rates, a photosensitizer, and a solvent is prepared. Detailed description of each component of the photosensitive siloxane composition is as described above.

<도포 공정><Applying process>

본 발명에 있어서의 도포 공정은 상기 감광성 실록산 조성물을 박막 트랜지스터 표면에 도포함으로써 수행된다. 이러한 도포 공정은, 일반적인 도포 방법, 즉, 침지 도포, 롤 코팅, 바 코팅, 솔칠, 분무 코팅, 닥터 코팅(doctor coating), 플로우 코팅(flow coating), 스핀 코팅, 슬릿 도포 등, 종래의 감광성 조성물의 도포 방법으로서 공지된 임의의 방법에 의해 수행될 수 있다. 필요에 따라 1회 또는 2회 이상 반복해서 도포함으로써 보호막 전구체층을 원하는 막 두께로 형성할 수 있다.The application process in the present invention is performed by applying the photosensitive siloxane composition to the surface of the thin film transistor. Such an application process is a general application method, that is, dip coating, roll coating, bar coating, brush coating, spray coating, doctor coating, flow coating, spin coating, slit coating, etc., conventional photosensitive composition It can be carried out by any method known as a method of applying the . A protective film precursor layer can be formed to a desired film thickness by repeatingly apply|coating once or twice or more as needed.

<프리베이킹 공정><Pre-baking process>

보호막 전구체층을 형성한 후, 당해 층을 더 건조시켜 추가로 용제 잔존량을 감소시키기 위해, 당해 층을 프리베이킹(가열 처리)하는 것이 바람직하다. 프리베이킹 공정은, 일반적으로 70 내지 150℃, 바람직하게는 90 내지 130℃의 온도에서, 핫 플레이트에 의한 경우에는 10 내지 180초 동안, 바람직하게는 30 내지 90초 동안, 클린 오븐(clean oven)에 의한 경우에는 1 내지 5분 동안 실시할 수 있다. 프리베이킹 이전에 스핀 또는 진공에 의한 용제 제거 공정이 포함되는 것이 바람직하다.After forming the protective film precursor layer, in order to further dry the layer and further reduce the residual amount of the solvent, it is preferable to prebaking (heat treatment) the layer. The pre-baking process is carried out in a clean oven, generally at a temperature of 70 to 150° C., preferably 90 to 130° C., for 10 to 180 seconds, preferably 30 to 90 seconds in the case of a hot plate. In the case of by, it can be carried out for 1 to 5 minutes. Preferably, a solvent removal process by spin or vacuum is included prior to pre-baking.

<노광 공정><Exposure process>

보호막 전구체층을 형성한 후, 이의 표면에 광 조사를 수행한다. 광 조사에 사용되는 광원으로서는 패턴 형성 방법에 종래 사용되고 있는 임의의 것을 사용할 수 있다. 이러한 광원으로서는, 고압 수은등, 저압 수은등, 금속 할로겐화물, 크세논 등의 램프 또는 레이저 다이오드, LED 등을 들 수 있다. 조사광으로서는 g선, h선, i선 등의 자외선이 일반적으로 사용될 수 있다. 반도체와 같은 초미세 가공을 제외하고, 수 ㎛로부터 수십 ㎛의 패턴화에서는 360 내지 430㎚의 광(고압 수은등)을 사용하는 것이 일반적이다. 이 중에서도, 액정 표시 장치의 경우에는 430㎚의 광을 사용하는 경우가 많다. 조사광의 에너지는, 광원 또는 보호막 전구체층의 막 두께에 좌우되기도 하지만, 일반적으로 디아조나프토퀴논 유도체의 포지티브형의 경우, 20 내지 2000mJ/㎠, 바람직하게는 50 내지 1000mJ/㎠이다. 조사광 에너지가 20mJ/㎠보다 낮으면, 충분한 해상도를 얻을 수 없는 경우가 있고, 반대로 2000mJ/㎠보다 높으면, 노광 과다가 되어 할레이션의 발생을 초래하는 경우가 있다. 또한, 네거티브형의 경우, 1 내지 50OmJ/㎠, 바람직하게는 10 내지 10OmJ/㎠이다. 조사광 에너지가 1mJ/㎠보다 낮으면, 막 감소가 크고, 반대로 500mJ/㎠보다 높으면, 노광 과다가 되어 해상도를 얻을 수 없는 경우가 있다.After the protective film precursor layer is formed, the surface thereof is irradiated with light. As a light source used for light irradiation, any thing conventionally used for the pattern formation method can be used. As such a light source, lamps, such as a high pressure mercury vapor lamp, a low pressure mercury lamp, a metal halide, and xenon, a laser diode, LED, etc. are mentioned. As the irradiated light, ultraviolet rays such as g-rays, h-rays, and i-rays can be generally used. Except for ultra-fine processing such as semiconductors, it is common to use light (high pressure mercury lamp) of 360 to 430 nm for patterning from several μm to several tens of μm. Among these, in the case of a liquid crystal display device, 430 nm light is used in many cases. Although the energy of the irradiated light also depends on the film thickness of the light source or the protective film precursor layer, it is generally 20 to 2000 mJ/cm 2 , preferably 50 to 1000 mJ/cm 2 for the positive type of the diazonaphthoquinone derivative. When the irradiation light energy is lower than 20 mJ/cm 2 , sufficient resolution may not be obtained. Conversely, if it is higher than 2000 mJ/cm 2 , excessive exposure may occur, resulting in generation of halation. Moreover, in the case of a negative type, it is 1-50mJ/cm<2>, Preferably it is 10-100mJ/cm<2>. When the irradiation light energy is lower than 1 mJ/cm 2 , the film reduction is large, and conversely, when it is higher than 500 mJ/cm 2 , the exposure becomes excessive and resolution cannot be obtained in some cases.

광을 패턴 형상으로 조사하기 위해서는 일반적인 포토마스크를 사용할 수 있다. 이러한 포토마스크는 익히 공지된 것으로부터 임의로 선택될 수 있다. 조사 시의 환경은 특별히 한정되지 않지만, 일반적으로 주변 분위기(대기 중) 또는 질소 분위기가 바람직하다. 또한, 기판 표면 전면에 성막하는 경우에는, 기판 표면 전면에 광 조사하는 것이 바람직하다. 본 발명에 있어서, 패턴 막이란 이러한 기판 표면 전면에 막이 형성된 경우도 포함한다.In order to irradiate light in a pattern shape, a general photomask may be used. Such photomasks may be arbitrarily selected from those well known. Although the environment at the time of irradiation is not specifically limited, Generally, an ambient atmosphere (atmospheric air) or a nitrogen atmosphere is preferable. In addition, when forming a film on the entire surface of the substrate, it is preferable to irradiate the entire surface of the substrate with light. In the present invention, the patterned film also includes a case in which a film is formed on the entire surface of the substrate.

<노광후 가열 공정><Post-exposure heating process>

노광 후, 노광 부위에 발생된 반응 개시제에 의해 막 내의 중합체 간의 반응을 촉진시키기 위해, 필요에 따라 노광후 가열(Post Exposure Baking)을 수행할 수 있다. 이러한 가열 처리는 보호막 전구체층을 완전히 경화시키기 위해 수행하는 것이 아니라, 현상 후에 원하는 패턴만이 기판 위에 남고 그 외의 부분은 현상에 의해 제거될 수 있도록 하기 위해 수행하는 것이다.After exposure, in order to promote the reaction between the polymers in the film by the reaction initiator generated at the exposure site, post exposure baking may be performed if necessary. This heat treatment is not performed to completely harden the protective film precursor layer, but is performed so that only a desired pattern remains on the substrate after development and the other portions can be removed by development.

<현상 공정><Development process>

노광 후, 필요에 따라 노광후 가열을 수행한 다음, 보호막 전구체층을 현상 처리한다. 현상 시 사용될 수 있는 현상액으로서는, 종래 공지된 감광성 실록산 조성물의 현상에 사용되고 있는 임의의 현상액을 사용할 수 있다. 본 발명에서는 폴리실록산의 용해 속도를 특정하기 위해 수산화테트라메틸암모늄(TMAH) 수용액을 사용하지만, 경화막을 형성할 때 사용되는 현상액은 이에 한정되지 않는다. 바람직한 현상액으로서는, 수산화테트라알킬암모늄, 콜린, 알칼리 금속 수산화물, 알칼리 금속 메타규산염(수화물), 알칼리 금속 인산염(수화물), 암모니아, 알킬 아민, 알칸올 아민, 복소환식 아민 등의 알칼리성 화합물의 수용액인 알칼리 현상액을 들 수 있으며, 특히 바람직한 알칼리 현상액은 TMAH 수용액이다. 이들 알칼리 현상액에는, 필요에 따라 추가로 메탄올, 에탄올 등의 수용성 유기 용제 또는 계면활성제가 포함될 수도 있다. 현상 방법도 종래 공지되어 있는 방법으로부터 임의로 선택될 수 있다. 구체적으로는, 현상액에의 침지(딥(dip)), 패들, 샤워(shower), 슬릿, 캡 코팅, 분무 등의 방법을 들 수 있다. 이러한 현상에 의해 패턴을 수득할 수 있다. 현상액에 의해 현상을 수행한 후에는 물로 세척하는 것이 바람직하다. 또한, 본 발명에 따른 제조 방법에 있어서, 도 3에 도시한 바와 같이, 현상에 의해 형성된 콘택트 홀(9)을 개재하여, 드레인 전극(6)과 보호막(7)의 위에 형성된 투명 전극(화소 전극(8))과를 도통(導通)시킬 수도 있다.After exposure, if necessary, post-exposure heating is performed, and then the protective film precursor layer is developed. As a developer that can be used during development, any developer used for developing a conventionally known photosensitive siloxane composition may be used. In the present invention, an aqueous solution of tetramethylammonium hydroxide (TMAH) is used to specify the dissolution rate of polysiloxane, but the developer used when forming the cured film is not limited thereto. As a preferred developer, an alkali which is an aqueous solution of an alkaline compound such as tetraalkylammonium hydroxide, choline, alkali metal hydroxide, alkali metal metasilicate (hydrate), alkali metal phosphate (hydrate), ammonia, alkylamine, alkanolamine, and heterocyclic amine. a developing solution is mentioned, and an especially preferable alkaline developing solution is TMAH aqueous solution. These alkaline developing solutions may further contain water-soluble organic solvents, such as methanol and ethanol, or surfactant as needed. The developing method may also be arbitrarily selected from conventionally known methods. Specific examples include methods such as immersion in a developer (dip), paddle, shower, slit, cap coating, and spraying. A pattern can be obtained by such a phenomenon. It is preferable to wash with water after developing with a developer. Further, in the manufacturing method according to the present invention, as shown in Fig. 3, a transparent electrode (pixel electrode) formed on the drain electrode 6 and the protective film 7 via the contact hole 9 formed by development. (8)) can also be made conduction|electrical_connection.

<현상후 조사 공정><Post-development Irradiation Process>

포지티브형의 조성물을 사용하여 형성한 보호막을 투명막으로서 사용하는 경우에는, 블리칭 노광이라 불리는 광 조사를 수행하는 것이 바람직하다. 블리칭 노광을 수행함으로써, 막에 잔존하는 미반응 디아조나프토퀴논 유도체가 광분해되어 막의 광 투명성이 한층 더 향상된다. 블리칭 노광의 방법으로서는, 고압 수은등, 저압 수은등 등을 사용하여, 막 두께에 따라 100 내지 2,000mJ/㎠ 정도(파장 365㎚ 노광량 환산)를 전면에 걸쳐 노광시킨다. 또한, 네거티브형의 경우, 광 조사에 의해, 현상 후 막에 남아있는 경화 조제를 활성화시킴으로써, 후속의 가열 경화를 더욱 용이하게 수행할 수 있다. 막 두께에 따라 100 내지 2,000mJ/㎠ 정도(파장 365㎚ 노광량 환산)를 전면에 걸쳐 노광시킨다.When a protective film formed using a positive composition is used as a transparent film, it is preferable to perform light irradiation called bleaching exposure. By performing the bleaching exposure, the unreacted diazonaphthoquinone derivative remaining in the film is photolyzed, and the optical transparency of the film is further improved. As a method of bleaching exposure, a high-pressure mercury lamp, a low-pressure mercury lamp, etc. are used to expose the entire surface at about 100 to 2,000 mJ/cm 2 (in terms of wavelength 365 nm exposure dose) depending on the film thickness. Further, in the case of the negative type, by activating the curing aid remaining in the film after development by light irradiation, subsequent heat curing can be performed more easily. Depending on the film thickness, about 100 to 2,000 mJ/cm 2 (in terms of wavelength 365 nm exposure dose) is exposed over the entire surface.

<가열 경화(소성) 공정><Heat hardening (calcination) process>

보호막 전구체층 경화 시의 소성 온도는, 보호막이 경화하는 온도이기만 하다면, 임의로 선택될 수 있다. 그러나, 소성 온도가 너무 낮으면 반응이 충분히 진행되지 않아서 충분히 경화하지 않는 경우가 있다. 이 때문에, 소성 온도는 200℃ 이상인 것이 바람직하며, 250℃ 이상인 것이 더욱 바람직하다. 또한, 온도가 과도하게 높으면, 제조 비용이 상승하거나 중합체가 분해되는 경우가 있기 때문에, 500℃ 이하인 것이 바람직하며, 400℃ 이하인 것이 더욱 바람직하다. 또한, 소성 시간은 특별히 한정되지 않지만, 일반적으로 10분 이상, 바람직하게는 20분 이상이다. 소성은 불활성 가스 또는 대기 중에서 수행된다.The firing temperature at the time of curing the protective film precursor layer may be arbitrarily selected as long as it is a temperature at which the protective film is cured. However, when the calcination temperature is too low, the reaction may not proceed sufficiently and the curing may not be sufficiently performed. For this reason, it is preferable that it is 200 degreeC or more, and, as for a calcination temperature, it is more preferable that it is 250 degreeC or more. In addition, when the temperature is excessively high, the production cost may increase or the polymer may be decomposed. Therefore, it is preferably 500°C or less, and more preferably 400°C or less. In addition, although the calcination time is not specifically limited, Generally, it is 10 minutes or more, Preferably it is 20 minutes or more. Firing is carried out in an inert gas or atmosphere.

<어닐링 공정><Annealing process>

추가로, 보호막을 구비한 박막 트랜지스터의 형성 후, 박막 트랜지스터의 어닐링을 수행한다. 특히, 산화물 반도체를 사용한 소자는, PVD 또는 CVD에 의한 막 형성, 건식 에칭 또는 습식 에칭의 패턴 가공, 레지스트의 박리 공정 등에 의해 박막 트랜지스터 성능의 열화가 발생하기 때문에, 어닐링에 의해 성능을 회복시키는 것이 바람직하다. 본 발명에 있어서 보호막 형성 후에 250℃ 이상에서 어닐링을 수행함으로써, 가공 시에 일단 저하된 박막 트랜지스터의 성능을 회복시킨다. 특히, 본 발명에 있어서는, 크게 열화된 산화물 반도체층을 갖는 박막 트랜지스터가 산소 존재하에서의 어닐링에 의해 대폭적인 성능 회복을 유발하는 특징이 있다. 산화물 반도체의 열화의 정도에 따라 어닐링 온도를 높이거나 어닐링 시간을 길게 함으로써, 박막 트랜지스터의 성능 회복과 소자의 신뢰성을 향상시킬 수 있다. 어닐링 온도는 250℃ 이상 450℃ 이하, 바람직하게는 300℃ 이상 400℃ 이하이다. 어닐링 시간은 30분 이상, 바람직하게는 60분 이상이지만, 비용 및 생산 효율의 관점에서 60분 이상 120분 미만인 것이 더욱 바람직하다. 어닐링은 산소의 존재하에 수행하는 것이 바람직하다. 종래의 유기계 도포막에 의해 형성된 보호막을 구비한 박막 트랜지스터 기판의 경우에는, 이러한 고온에서의 어닐링을 수행할 수 없었기 때문에, 어닐링에 의한 대폭적인 성능 회복을 달성할 수 없었다. 다만, 산소 존재하의 어닐링에서는, 전극의 산화 또는 본 발명의 보호막의 산화에 의한 착색 등의 영향을 고려하여, 400℃ 이하로 수행하는 것이 바람직하다. 또한, 본 발명의 감광성 실록산 조성물에 의해 형성되는 보호막은 감광성을 갖기 때문에, 건식 에칭 등으로 패턴 가공을 행하지 않아도 되므로, 박막 트랜지스터 성능에 대한 손상이 비교적 적고, 어닐링 시간이 짧다는 이점이 있다.In addition, after formation of the thin film transistor with a protective film, annealing of the thin film transistor is performed. In particular, in devices using oxide semiconductors, thin film transistor performance deteriorates due to film formation by PVD or CVD, pattern processing such as dry etching or wet etching, and resist stripping, so it is difficult to restore performance by annealing. desirable. In the present invention, by performing annealing at 250° C. or higher after the formation of the protective film, the performance of the thin film transistor, which was once degraded during processing, is recovered. In particular, in the present invention, a thin film transistor having a greatly deteriorated oxide semiconductor layer is characterized in that it induces significant performance recovery by annealing in the presence of oxygen. By increasing the annealing temperature or lengthening the annealing time according to the degree of deterioration of the oxide semiconductor, the performance recovery of the thin film transistor and the reliability of the device can be improved. Annealing temperature is 250 degreeC or more and 450 degrees C or less, Preferably they are 300 degreeC or more and 400 degrees C or less. The annealing time is 30 minutes or more, preferably 60 minutes or more, but from the viewpoint of cost and production efficiency, it is more preferably 60 minutes or more and less than 120 minutes. The annealing is preferably performed in the presence of oxygen. In the case of a thin film transistor substrate provided with a protective film formed by a conventional organic coating film, since annealing at such a high temperature could not be performed, a significant performance recovery by annealing could not be achieved. However, in the annealing in the presence of oxygen, it is preferable to perform the annealing at 400° C. or less in consideration of the effects of oxidation of the electrode or coloring due to oxidation of the protective film of the present invention. In addition, since the protective film formed of the photosensitive siloxane composition of the present invention has photosensitivity, it is not necessary to perform pattern processing by dry etching or the like, so there is an advantage in that the performance of the thin film transistor is relatively less damaged and the annealing time is short.

실시예Example

본 발명을 실시예를 통해 더욱 구체적으로 설명하자면 다음과 같다.The present invention will be described in more detail through examples as follows.

합성예 1 (폴리실록산(I)의 합성)Synthesis Example 1 (Synthesis of polysiloxane (I))

교반기, 온도계, 냉각관이 구비된 2L 플라스크에, 25중량% 테트라메틸암모늄하이드록사이드(TMAH) 수용액 36.5g, 이소프로필알코올(IPA) 300㎖, 물 1.5g을 주입하고, 이어서 적하 로트(lot)에 페닐트리메톡시실란 44.6g, 메틸트리메톡시실란 34.1g, 테트라메톡시실란 3.8g의 혼합 용액을 조정하였다. 상기 혼합 용액을 60℃에서 적하하고, 동일한 온도에서 3시간 동안 교반한 후, 10% HCl 수용액을 가하여 중화시켰다. 중화액에 톨루엔 200㎖, 물 300㎖를 첨가하고, 2층으로 분리시켜 수득한 유기 층을 감압하에 농축시켜 용매를 제거하고, 농축물에 고형분 농도가 40중량%가 되도록 프로필렌글리콜 모노메틸에테르 아세테이트(PGMEA)를 첨가 조정하였다. 수득된 폴리실록산(I)의 분자량(폴리스티렌 환산)은 중량 평균 분자량(Mw)= 1,420이었다. 수득된 수지 용액을 실리콘 웨이퍼에 프리베이킹 후의 막 두께가 2㎛가 되도록 도포하고, 5% TMAH 수용액에 대한 용해 속도를 측정한 결과, 950Å/초였다.In a 2L flask equipped with a stirrer, a thermometer, and a cooling tube, 36.5 g of 25 wt% tetramethylammonium hydroxide (TMAH) aqueous solution, 300 ml of isopropyl alcohol (IPA), and 1.5 g of water were injected, followed by a dropping lot (lot). ), a mixed solution of 44.6 g of phenyltrimethoxysilane, 34.1 g of methyltrimethoxysilane, and 3.8 g of tetramethoxysilane was prepared. The mixed solution was added dropwise at 60° C., stirred at the same temperature for 3 hours, and then neutralized by adding 10% HCl aqueous solution. 200 ml of toluene and 300 ml of water were added to the neutralized solution, and the organic layer obtained by separating into two layers was concentrated under reduced pressure to remove the solvent, and propylene glycol monomethyl ether acetate was obtained so that the concentration of solid content in the concentrate was 40% by weight. (PGMEA) was added. The molecular weight (in terms of polystyrene) of the obtained polysiloxane (I) was a weight average molecular weight (Mw) = 1,420. The obtained resin solution was applied to a silicon wafer so that the film thickness after prebaking became 2 mu m, and the dissolution rate in 5% TMAH aqueous solution was measured. As a result, it was 950 angstroms/sec.

합성예 2 (폴리실록산(II)의 합성)Synthesis Example 2 (Synthesis of polysiloxane (II))

교반기, 온도계, 냉각관이 구비된 2L 플라스크에, 25중량% TMAH 수용액 36.5g, IPA 800㎖, 물 2.0g을 주입하고, 이어서 적하 로트에 페닐트리메톡시실란39.7g, 메틸트리메톡시실란 34.1g, 테트라메톡시실란 7.6g의 혼합 용액을 조정(調整)하였다. 상기 혼합 용액을 10℃에서 적하하고, 동일한 온도에서 24시간 동안 교반한 후, 10% HCl 수용액을 가하여 중화시켰다. 중화액에 톨루엔 400㎖, 물 100㎖를 첨가하고, 2층으로 분리시켜 수득한 유기 층을 감압하에 농축시켜 용매를 제거하고, 농축물에 고형분 농도가 40중량%가 되도록 PGMEA를 첨가 조정하였다. 수득된 폴리실록산(II)의 분자량(폴리스티렌 환산)은 Mw= 2,200이었다. 수득된 수지 용액을 실리콘 웨이퍼에 프리베이킹 후의 막 두께가 2㎛가 되도록 도포하고, 2.38% TMAH 수용액에 대한 용해 속도를 측정한 결과, 490Å/초였다.In a 2L flask equipped with a stirrer, a thermometer, and a cooling tube, 36.5 g of 25 wt% aqueous TMAH solution, 800 ml of IPA, and 2.0 g of water were charged, and then 39.7 g of phenyltrimethoxysilane and 34.1 methyltrimethoxysilane were added to the dropping funnel. g and a mixed solution of 7.6 g of tetramethoxysilane was prepared. The mixed solution was added dropwise at 10°C, stirred at the same temperature for 24 hours, and then neutralized by adding 10% HCl aqueous solution. 400 ml of toluene and 100 ml of water were added to the neutralized solution, and the organic layer obtained by separating into two layers was concentrated under reduced pressure to remove the solvent, and PGMEA was added to the concentrate so that the concentration of the solid content was 40% by weight. The molecular weight (in terms of polystyrene) of the obtained polysiloxane (II) was Mw=2,200. The obtained resin solution was applied to a silicon wafer so that the film thickness after prebaking became 2 mu m, and the dissolution rate in 2.38% TMAH aqueous solution was measured. As a result, it was 490 angstroms/sec.

포지티브형 감광성 실록산 조성물 APositive photosensitive siloxane composition A

폴리실록산(I):(II)=(80중량%):(20중량%)의 비율로 혼합한 후, 폴리실록산 혼합물을 35% PGMEA 용액으로 조정하고, 4-4'-(1-(4-(1-(4-하이드록시페놀)-1-메틸에틸)페닐)에틸리덴)비스페놀의 디아조나프토퀴논 2.0몰 변성체(이하, "PAC"라 약칭함)를 폴리실록산에 대해 12중량%로 첨가하였다. 또한, 계면활성제로서 신에츠 가가꾸 고교 가부시키가이샤 제품인 KF-53을 폴리실록산에 대해 0.3중량%로 첨가하여 감광성 실록산 조성물 A를 수득하였다.After mixing in the ratio of polysiloxane (I):(II)=(80% by weight):(20% by weight), the polysiloxane mixture was adjusted with 35% PGMEA solution, and 4-4'-(1-(4-( 1-(4-hydroxyphenol)-1-methylethyl)phenyl)ethylidene)bisphenol 2.0 molar modified form of diazonaphthoquinone (hereinafter abbreviated as “PAC”) was added in an amount of 12% by weight based on polysiloxane . Further, as a surfactant, KF-53 manufactured by Shin-Etsu Chemical Co., Ltd. was added in an amount of 0.3% by weight based on the polysiloxane to obtain a photosensitive siloxane composition A.

실시예 1 (본 발명에 따른 보호막을 구비한 박막 트랜지스터 기판)Example 1 (Thin film transistor substrate provided with a protective film according to the present invention)

n 도핑된 실리콘 웨이퍼 위에, 100㎚의 실리콘 산화막을 게이트 절연막으로서 설치하였다. 게이트 절연막 위에 비정질 InGaZnO를 RF 스퍼터링법에 의해 성막하였다(70㎚). 비정질 InGaZnO 막을 패턴 형성한 후, 소스ㆍ드레인 전극을 패턴 형성하였다. 소스ㆍ드레인 전극 재료로서는 몰리브덴을 사용하였다. 이후, 300℃에서 1시간 동안 당해 박막 트랜지스터의 어닐링을 수행하였다. 그런 다음, 보호막으로서 포지티브형 감광성 실록산 조성물 A를 스핀 코팅법 의해 도포하였다. 100℃에서 90초 동안의 프리베이킹 후, 노광 및 현상에 의해 콘택트 홀을 형성하였다.On the n-doped silicon wafer, a 100 nm silicon oxide film was provided as a gate insulating film. Amorphous InGaZnO was deposited on the gate insulating film by RF sputtering (70 nm). After the amorphous InGaZnO film was patterned, the source/drain electrodes were patterned. Molybdenum was used as the source/drain electrode material. Thereafter, the thin film transistor was annealed at 300° C. for 1 hour. Then, as a protective film, the positive photosensitive siloxane composition A was applied by spin coating. After prebaking at 100 DEG C for 90 seconds, contact holes were formed by exposure and development.

이어서, 250℃에서 60분 동안 질소 분위기하에 경화시켜서 보호막을 형성하였다. 당해 보호막을 구비한 박막 트랜지스터를 어닐링하였다. 어닐링은 250℃에서 산소 분위기하에 1시간 동안 수행하였다. 보호막 두께는 400㎚였다. 도 4에, 어닐링 후의 당해 보호막을 구비한 박막 트랜지스터의 전달 특성을 도시한다. 정전압 인가 스트레스에 대해 특성이 거의 변화하지 않아, 양호한 박막 트랜지스터의 전달 특성이 수득될 수 있었다.Then, it was cured under a nitrogen atmosphere at 250° C. for 60 minutes to form a protective film. The thin film transistor provided with the said protective film was annealed. Annealing was performed at 250° C. under an oxygen atmosphere for 1 hour. The protective film thickness was 400 nm. The transfer characteristic of the thin film transistor with the said protective film after annealing is shown in FIG. The characteristics hardly changed with respect to the constant voltage applied stress, so that good transfer characteristics of the thin film transistor could be obtained.

비교예 1 (감광제 및 1종류의 폴리실록산을 포함하는 보호막을 구비한 박막 트랜지스터 기판)Comparative Example 1 (Thin film transistor substrate provided with a protective film containing a photosensitizer and one kind of polysiloxane)

폴리실록산(II)를 35%의 PGMEA 용액으로 조정하고, 4-4'-(1-(4-(1-(4-하이드록시페놀)-1-메틸에틸)페닐)에틸리덴)비스페놀의 디아조나프토퀴논 2.0몰 변성체(이하, "PAC"라 약칭함)를 폴리실록산(II)에 대해 12중량%로 첨가하였다. 또한, 계면활성제로서 신에츠 가가꾸 고교 가부시키가이샤 제품인 KF-53을 폴리실록산에 대해 0.3중량%로 첨가하여 감광성 실록산 조성물 B를 수득하였다. 실시예 1과 마찬가지로, 보호막으로서 감광성 실록산 조성물 B를 스핀 코팅법에 의해 도포하였다. 100℃에서 90초 동안의 프리베이킹 후, 노광 및 현상에 의해 콘택트 홀을 형성하였다. 이어서, 250℃에서 60분 동안 질소 분위기하에 경화시킨 결과, 현상에 의해 형성된 콘택트 홀이 열 유동에 의해 소실되어 트랜지스터 특성을 측정할 수 없었다.The polysiloxane (II) was adjusted with a 35% solution of PGMEA, diazona of 4-4'-(1-(4-(1-(4-hydroxyphenol)-1-methylethyl)phenyl)ethylidene)bisphenol Ptoquinone 2.0 molar modified form (hereinafter abbreviated as "PAC") was added in an amount of 12% by weight based on polysiloxane (II). In addition, as a surfactant, KF-53 manufactured by Shin-Etsu Chemical Co., Ltd. was added in an amount of 0.3% by weight based on the polysiloxane to obtain a photosensitive siloxane composition B. As in Example 1, the photosensitive siloxane composition B was applied as a protective film by spin coating. After prebaking at 100 DEG C for 90 seconds, contact holes were formed by exposure and development. Subsequently, as a result of curing under a nitrogen atmosphere at 250° C. for 60 minutes, the contact holes formed by the development were lost by heat flow, so that the transistor characteristics could not be measured.

비교예 2 (보호막을 갖지 않는 박막 트랜지스터 기판)Comparative Example 2 (Thin film transistor substrate without protective film)

게이트 전극 위에, 100㎚의 실리콘 산화막을 게이트 절연막으로서 설치하였다. 게이트 절연막 위에 비정질 InGaZnO를 RF 스퍼터링법에 의해 성막하였다. 비정질 InGaZnO 막을 패턴 형성한 후, 소스ㆍ드레인 전극을 패턴 형성하였다. 소스ㆍ드레인 전극 재료로서는 몰리브덴을 사용하였다. 보호막은 설치하지 않았으며, 당해 보호막을 갖지 않는 박막 트랜지스터를 어닐링하였다. 어닐링은 300℃에서 2시간 동안 수행하였다. 도 5에 도시된 바와 같이 어닐링에 의한 성능 회복이 불충분하였다. 도 6에 박막 트랜지스터의 전달 특성을 도시한다. 정전압 인가 스트레스에 대해 특성이 크게 변화하여, 불안정한 박막 트랜지스터의 전달 특성이 수득되었다.On the gate electrode, a 100 nm silicon oxide film was provided as a gate insulating film. Amorphous InGaZnO was deposited on the gate insulating film by RF sputtering. After the amorphous InGaZnO film was patterned, the source/drain electrodes were patterned. Molybdenum was used as the source/drain electrode material. The protective film was not provided, and the thin film transistor without the said protective film was annealed. Annealing was performed at 300° C. for 2 hours. As shown in FIG. 5, performance recovery by annealing was insufficient. 6 shows the transfer characteristics of the thin film transistor. Characteristics greatly changed with respect to constant voltage applied stress, and unstable transfer characteristics of thin film transistors were obtained.

참고예 1 (1종류의 폴리실록산을 포함하는 보호막을 구비한 박막 트랜지스터 기판)Reference Example 1 (Thin film transistor substrate provided with a protective film containing one type of polysiloxane)

메틸페닐실세스퀴옥산(메틸기:페닐기=60몰:40몰)을 염기성 촉매의 존재하에 합성하였다. 분자량(폴리스티렌 환산)은 Mw=1,800이었다. 5% TMAH 수용액에 대부분 용해되지 않았으며, 용해 속도는 거의 0Å/초였다. 수득된 중합체를 35%의 PGMEA 용액으로 조정하고, 계면활성제로서 신에츠 가가꾸 고교 가부시키가이샤 제품인 KF-53을 폴리실록산에 대해 0.3중량%로 첨가하여 실록산 조성물 C를 수득하였다. 실시예 1과 동일하게 하여 제조한 비정질 InGaZnO 위에 실록산 조성물 C를 스핀 코팅으로 도포한 후, 100℃에서 90초 동안 프리베이킹하고, 경화시켜서(300℃, 1시간, 질소 중) 보호막을 형성하였다. 건식 에칭으로 콘택트 홀을 형성한 후, 산소 분위기하에 300℃에서 1시간 동안 박막 트랜지스터의 어닐링을 수행하였다. 도 7에 박막 트랜지스터의 전달 특성을 도시한다. 보호막 도포 후의 건식 에칭에 의한 특성 열화를 발견할 수 있었다. 또한, 어닐링에 의해 초기 특성에 가까운 특성을 나타냈다. 스트레스 인가에 의한 특성 변화를 검증한 결과, 도 8에 도시된 바와 같이 커다란 특성 변화가 확인되었다.Methylphenylsilsesquioxane (methyl group: phenyl group = 60 mol: 40 mol) was synthesized in the presence of a basic catalyst. The molecular weight (in terms of polystyrene) was Mw=1,800. It was mostly insoluble in 5% aqueous TMAH solution, and the dissolution rate was almost 0 Å/sec. The obtained polymer was adjusted with a 35% PGMEA solution, and as a surfactant, KF-53 manufactured by Shin-Etsu Chemical Co., Ltd. was added in an amount of 0.3% by weight based on polysiloxane to obtain a siloxane composition C. After spin coating of siloxane composition C on the amorphous InGaZnO prepared in the same manner as in Example 1, prebaking at 100° C. for 90 seconds, and curing (300° C., 1 hour, in nitrogen) to form a protective film. After the contact holes were formed by dry etching, the thin film transistor was annealed at 300° C. for 1 hour in an oxygen atmosphere. 7 shows the transfer characteristics of the thin film transistor. Characteristic deterioration due to dry etching after application of the protective film was found. In addition, properties close to the initial properties were exhibited by annealing. As a result of verifying the characteristic change due to the stress application, a large characteristic change was confirmed as shown in FIG. 8 .

참고예 2 (아크릴 재료를 포함하는 보호막을 구비한 박막 트랜지스터 기판)Reference Example 2 (Thin Film Transistor Substrate with Protective Film Containing Acrylic Material)

메타크릴산 2-하이드록시에틸과 비닐기 함유 실란 단량체(신에츠 가가꾸 KBM-5103)의 중합체로 이루어진 아크릴 수지 및 비교예 3에서 합성한 메틸페닐실세스퀴옥산으로 이루어진 조성물을 조정하였다. 아크릴 수지는 메틸페닐실세스퀴옥산 100중량%에 대해 30중량%로 첨가하였다. 실시예와 마찬가지로, 계면활성제를 첨가하여 35% 용액을 조정하였다. 비교예 3과 동일하게 하여 비정질 InGaZnO 위에 보호막을 형성하고, 건식 에칭으로 콘택트 홀을 형성한 후, 산소 분위기하에 300℃에서 1시간 동안 박막 트랜지스터의 어닐링을 수행하였다. 도 9에 박막 트랜지스터의 어닐링 전후의 전달 특성을 도시한다. 어닐링 후에도 마이너스 전압 영역에서 높은 전류가 흘러 버리는 등, 양호한 트랜지스터 특성을 수득할 수 없었다.A composition comprising an acrylic resin comprising a polymer of 2-hydroxyethyl methacrylate and a silane monomer containing a vinyl group (Shin-Etsu Chemical KBM-5103) and methylphenylsilsesquioxane synthesized in Comparative Example 3 was prepared. The acrylic resin was added in an amount of 30% by weight based on 100% by weight of methylphenylsilsesquioxane. As in the examples, a 35% solution was prepared by adding a surfactant. In the same manner as in Comparative Example 3, a protective film was formed on the amorphous InGaZnO, contact holes were formed by dry etching, and then the thin film transistor was annealed at 300° C. for 1 hour in an oxygen atmosphere. 9 shows the transfer characteristics of the thin film transistor before and after annealing. Even after annealing, good transistor characteristics could not be obtained, such as a high current flowing in the negative voltage region.

1 보호막을 구비한 박막 트랜지스터 기판
2 게이트 층
3 게이트 절연층
4 금속 산화물 반도체층
5 소스 전극
6 드레인 전극
7 보호막
8 화소 전극
9 콘택트 홀
1 Thin film transistor substrate with protective film
2 gate layer
3 gate insulating layer
4 metal oxide semiconductor layer
5 source electrode
6 drain electrode
7 Shield
8 pixel electrode
9 contact hole

Claims (9)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 산화물 반도체로 이루어진 반도체층을 갖는 박막 트랜지스터와, 상기 박막 트랜지스터를 피복하는 감광성 실록산 조성물의 경화물로 이루어진 보호막을 포함하는 박막 트랜지스터 기판의 제조 방법으로서,
알칼리 용해 속도가 상이한 적어도 2종류의 폴리실록산,
감광제 및
용제
를 함유하는 감광성 실록산 조성물을 준비하는 공정,
상기 감광성 실록산 조성물을 박막 트랜지스터에 도포하고, 상기 용제를 건조시켜서 보호막 전구체층을 형성하는 공정,
상기 보호막 전구체층을 노광시키는 공정,
노광된 상기 보호막 전구체층을 현상하는 공정,
현상된 상기 보호막 전구체층을 가열 경화시켜서 보호막을 형성하는 공정, 및
가열 경화된 상기 보호막을 구비한 박막 트랜지스터를 적어도 1회 어닐링하는 공정
을 포함하는, 제조 방법.
A method of manufacturing a thin film transistor substrate comprising: a thin film transistor having a semiconductor layer made of an oxide semiconductor; and a protective film made of a cured product of a photosensitive siloxane composition covering the thin film transistor,
at least two kinds of polysiloxanes having different alkali dissolution rates;
photosensitizer and
solvent
A process of preparing a photosensitive siloxane composition containing
applying the photosensitive siloxane composition to a thin film transistor and drying the solvent to form a protective film precursor layer;
exposing the protective film precursor layer;
developing the exposed protective film precursor layer;
forming a protective film by heating and curing the developed protective film precursor layer; and
A step of annealing the thin film transistor with the heat-cured protective film at least once
comprising, a manufacturing method.
제7항에 있어서, 상기 어닐링이 250℃ 이상 450℃ 이하에서 수행됨을 특징으로 하는, 제조 방법.The method according to claim 7, wherein the annealing is performed at 250°C or higher and 450°C or lower. 제7항에 있어서, 상기 어닐링이 산소 분위기 하에 250℃ 이상 400℃ 이하의 온도에서 수행됨을 특징으로 하는, 제조 방법.The method according to claim 7, wherein the annealing is performed at a temperature of 250°C or higher and 400°C or lower under an oxygen atmosphere.
KR1020150015443A 2014-01-31 2015-01-30 A thin film transistor substrate having a passivation film, and a method of manufacturing the same KR102302306B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014017619A JP6237279B2 (en) 2014-01-31 2014-01-31 Thin film transistor substrate having protective film and method for manufacturing the same
JPJP-P-2014-017619 2014-01-31

Publications (2)

Publication Number Publication Date
KR20150091265A KR20150091265A (en) 2015-08-10
KR102302306B1 true KR102302306B1 (en) 2021-09-17

Family

ID=53731582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150015443A KR102302306B1 (en) 2014-01-31 2015-01-30 A thin film transistor substrate having a passivation film, and a method of manufacturing the same

Country Status (4)

Country Link
JP (1) JP6237279B2 (en)
KR (1) KR102302306B1 (en)
CN (1) CN104821337B (en)
TW (1) TWI626511B (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3194502A4 (en) 2015-04-13 2018-05-16 Honeywell International Inc. Polysiloxane formulations and coatings for optoelectronic applications
KR101862710B1 (en) * 2015-10-30 2018-05-30 삼성에스디아이 주식회사 Photo-sensitive Composition, Cured Film Prepared Therefrom, and Device Incoporating the Cured Film
TW201723096A (en) * 2015-12-31 2017-07-01 奇美實業股份有限公司 Photosensitive resin composition and uses thereof
WO2017200201A1 (en) * 2016-05-19 2017-11-23 Rohm And Haas Electronic Materials Korea Ltd. Photosensitive resin composition and cured film prepared therefrom
KR102310794B1 (en) * 2016-05-19 2021-10-12 롬엔드하스전자재료코리아유한회사 Photosensitive resin composition and cured film prepared therefrom
JP6852296B2 (en) * 2016-07-19 2021-03-31 株式会社リコー Manufacturing method of field effect transistor
CN110073476B (en) * 2016-11-28 2023-09-01 默克专利有限公司 Thin film transistor substrate having protective film and method for manufacturing the same
KR102028642B1 (en) * 2016-12-19 2019-10-04 삼성에스디아이 주식회사 Photo-sensitive Composition, Cured Film Prepared Therefrom, and Electronic Device Incoporating the Cured Film

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012026400A1 (en) * 2010-08-24 2012-03-01 Azエレクトロニックマテリアルズ株式会社 Positive photosensitive siloxane composition
WO2013108301A1 (en) 2012-01-20 2013-07-25 パナソニック株式会社 Thin film transistor
WO2013151167A1 (en) * 2012-04-06 2013-10-10 Azエレクトロニックマテリアルズマニュファクチャリング株式会社 Negative photosensitive siloxane composition

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006236839A (en) * 2005-02-25 2006-09-07 Mitsubishi Electric Corp Organic electroluminescent display device
EP2236543B1 (en) * 2007-12-10 2014-02-26 Kaneka Corporation Polysiloxane compound, alkali-developable curable composition, insulating thin film using the same, and thin film transistor
WO2011077978A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
EP2685505B1 (en) * 2011-03-11 2016-12-21 Sharp Kabushiki Kaisha Thin-film transistor and display device
JP2012235104A (en) 2011-04-22 2012-11-29 Kobe Steel Ltd Thin film transistor structure, and thin film transistor and display device including the structure
CN103534646B (en) * 2011-05-20 2016-04-20 默克专利有限公司 Positive type photo-sensitive siloxane composition
KR20130042867A (en) * 2011-10-19 2013-04-29 삼성디스플레이 주식회사 Solution composition for passivation layer, thin film transistor array panel and manufacturing method for thin film transistor array panel
JP5965696B2 (en) 2012-03-29 2016-08-10 株式会社半導体エネルギー研究所 Semiconductor device and manufacturing method of semiconductor device
JP6175740B2 (en) 2012-03-30 2017-08-09 株式会社Joled THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, DISPLAY DEVICE AND ELECTRONIC DEVICE
JP6306278B2 (en) * 2012-04-09 2018-04-04 Jsr株式会社 Semiconductor element, semiconductor substrate, radiation-sensitive resin composition, protective film, and display element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012026400A1 (en) * 2010-08-24 2012-03-01 Azエレクトロニックマテリアルズ株式会社 Positive photosensitive siloxane composition
WO2013108301A1 (en) 2012-01-20 2013-07-25 パナソニック株式会社 Thin film transistor
WO2013151167A1 (en) * 2012-04-06 2013-10-10 Azエレクトロニックマテリアルズマニュファクチャリング株式会社 Negative photosensitive siloxane composition

Also Published As

Publication number Publication date
JP2015146332A (en) 2015-08-13
TW201535055A (en) 2015-09-16
JP6237279B2 (en) 2017-11-29
TWI626511B (en) 2018-06-11
CN104821337A (en) 2015-08-05
CN104821337B (en) 2019-04-19
KR20150091265A (en) 2015-08-10

Similar Documents

Publication Publication Date Title
KR102302306B1 (en) A thin film transistor substrate having a passivation film, and a method of manufacturing the same
TWI611268B (en) Negative photosensitive decane composition, method for producing cured film, and cured film
WO2012026400A1 (en) Positive photosensitive siloxane composition
KR102465013B1 (en) Thin film transistor substrate having a protective film and method for manufacturing the same
JP6513399B2 (en) Negative photosensitive siloxane composition
CN111148805B (en) Positive photosensitive siloxane composition and cured film using same
JP6173918B2 (en) Negative photosensitive siloxane composition
JP6272753B2 (en) Negative photosensitive siloxane composition
US11866553B2 (en) Polysiloxane, composition comprising the same and cured film using the same
JP7330256B2 (en) Positive photosensitive polysiloxane composition
JP2019120750A (en) Photosensitive siloxane composition and patterning method using the same
JP7483756B2 (en) Gate insulating film forming composition
US20220267639A1 (en) Gate insulating film forming composition

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)