KR102274993B1 - Liquid crystal display apparatus - Google Patents

Liquid crystal display apparatus Download PDF

Info

Publication number
KR102274993B1
KR102274993B1 KR1020140183022A KR20140183022A KR102274993B1 KR 102274993 B1 KR102274993 B1 KR 102274993B1 KR 1020140183022 A KR1020140183022 A KR 1020140183022A KR 20140183022 A KR20140183022 A KR 20140183022A KR 102274993 B1 KR102274993 B1 KR 102274993B1
Authority
KR
South Korea
Prior art keywords
display area
vcom
disposed
wiring
metal layer
Prior art date
Application number
KR1020140183022A
Other languages
Korean (ko)
Other versions
KR20160074141A (en
Inventor
정문석
김태상
김민경
김성수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140183022A priority Critical patent/KR102274993B1/en
Publication of KR20160074141A publication Critical patent/KR20160074141A/en
Application granted granted Critical
Publication of KR102274993B1 publication Critical patent/KR102274993B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

본 발명의 일 실시예에 따른 액정 표시 장치가 제공된다. 액정 표시 장치는 기판, 박막 트랜지스터, ESD(electrostatic discharge) 보호 회로부, Vcom 배선부 및 구동 배선부를 포함한다. 기판은 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 갖는다. 박막 트랜지스터는 표시 영역에 배치되고, 산화물 반도체로 이루어진 액티브층을 갖는다. ESD 보호 회로부는 비표시 영역에 배치된다. 또한, Vcom 배선부는 비표시 영역에서 ESD 보호 회로부 외측에 배치된다. 구동 배선부는 비표시 영역에서 Vcom 배선부 외측에 배치된다. 본 발명의 일 실시예에 따른 액정 표시 장치에서 홀의 밀도와 금속의 밀도가 상대적으로 높은 Vcom 배선부가 표시 영역에서 더 멀리 배치됨으로써, 표시 영역 내의 산화물 반도체가 받는 손상이 저감된다. 이에 따라 액정 표시 장치의 신뢰성이 향상될 수 있다.A liquid crystal display device according to an embodiment of the present invention is provided. The liquid crystal display device includes a substrate, a thin film transistor, an electrostatic discharge (ESD) protection circuit unit, a Vcom wiring unit, and a driving wiring unit. The substrate has a display area and a non-display area surrounding the display area. The thin film transistor is disposed in the display area and has an active layer made of an oxide semiconductor. The ESD protection circuit unit is disposed in the non-display area. In addition, the Vcom wiring part is disposed outside the ESD protection circuit part in the non-display area. The driving wiring unit is disposed outside the Vcom wiring unit in the non-display area. In the liquid crystal display according to the exemplary embodiment of the present invention, since the Vcom wiring portion having relatively high hole density and metal density is disposed further away from the display area, damage to the oxide semiconductor in the display area is reduced. Accordingly, the reliability of the liquid crystal display may be improved.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY APPARATUS}Liquid crystal display device {LIQUID CRYSTAL DISPLAY APPARATUS}

본 발명은 액정 표시 장치에 관한 것으로서, 보다 상세하게는 산화물 반도체 박막 트랜지스터에서의 소자 열화 현상이 최소화되어 신뢰성이 향상된 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having improved reliability by minimizing device degradation in an oxide semiconductor thin film transistor.

액정 표시 장치는 액정층을 갖는 액정 표시 패널을 포함하는 표시 장치이다. 액정 표시 장치는 백라이트 유닛과 같은 광원으로부터의 빛에 대한 액정 표시 패널의 투과도를 조정함으로써 구동된다. 최근에는 높은 해상도와 낮은 전력 소모를 갖는 액정 표시 장치에 대한 수요가 증가하고 있다.A liquid crystal display device is a display device including a liquid crystal display panel having a liquid crystal layer. The liquid crystal display device is driven by adjusting the transmittance of the liquid crystal display panel to light from a light source such as a backlight unit. Recently, a demand for a liquid crystal display having high resolution and low power consumption is increasing.

액정 표시 장치에서의 박막 트랜지스터는 액티브층으로 사용되는 물질에 따라 비정질 실리콘(amorphous-silicon)을 사용하는 박막 트랜지스터, 다결정 실리콘(poly-silicon) 또는 저온폴리실리콘(LTPS; Low Temperature Polycrystalline Silicon)을 사용하는 박막 트랜지스터 및 산화물 반도체를 사용하는 박막 트랜지스터로 나뉜다.The thin film transistor in the liquid crystal display uses a thin film transistor using amorphous-silicon, poly-silicon, or low-temperature polysilicon (LTPS) depending on the material used as the active layer. It is divided into thin film transistors using an oxide semiconductor and thin film transistors using oxide semiconductors.

산화물 반도체를 사용하는 박막 트랜지스터는 비정질 실리콘, 다결정 실리콘 또는 저온폴리실리콘을 사용하는 박막 트랜지스터 대비 전자 이동도가 높고, 누설 전류(leakage current)가 현저히 낮으며, 높은 신뢰성 테스트 조건을 만족한다. 이에 따라 산화물 반도체를 사용하는 액정 표시 장치에 대한 연구가 활발히 진행되고 있다.A thin film transistor using an oxide semiconductor has higher electron mobility, a significantly lower leakage current, and satisfies high reliability test conditions compared to a thin film transistor using amorphous silicon, polycrystalline silicon, or low-temperature polysilicon. Accordingly, research on liquid crystal display devices using oxide semiconductors is being actively conducted.

도 1a는 종래의 액정 표시 장치를 설명하기 위한 개략적인 평면도이며, 도 1b는 종래의 액정 표시 장치를 설명하기 위한 개략적인 단면도이다. 도 1a는 화면을 표시하기 위한 액정 표시 장치(10)의 화소들이 배치되는 표시 영역(AA)의 외곽에서부터 스캔 배선(21)이 연장되는 비표시 영역(NAA)을 개략적으로 나타낸다. FIG. 1A is a schematic plan view illustrating a conventional liquid crystal display device, and FIG. 1B is a schematic cross-sectional view illustrating a conventional liquid crystal display device. FIG. 1A schematically illustrates a non-display area NAA in which a scan line 21 extends from the outside of a display area AA in which pixels of the liquid crystal display 10 for displaying a screen are disposed.

비표시 영역(NAA)에 위치한 드라이버에서 생성된 신호 (Gate/Data Signal)를, 표시 영역(AA)으로 연장되는 각각의 스캔 배선(21) 및 데이터 배선에 인가하기 위해 비표시 영역(NAA)에는 복수의 배선들이 배치된다. In order to apply a signal (Gate/Data Signal) generated by the driver located in the non-display area NAA to each of the scan lines 21 and data lines extending to the display area AA, the non-display area NAA is A plurality of wirings are disposed.

스캔 배선(21)은 Vcom 배선부(VCOM) 및 Vcom 피드백 배선부(VCOMF)를 지나 표시 영역(AA)으로 연장된다. 스캔 배선(21)은 ESD 보호 회로부(ESD)와 연결되며, ESD 보호 회로부(ESD)를 지나 구동 배선부(LA1)를 통해 COG(Chip on Glass, 미도시)과 연결된다.The scan line 21 extends to the display area AA through the Vcom line unit VCOM and the Vcom feedback line unit VCOMF. The scan wiring 21 is connected to the ESD protection circuit unit ESD, passes through the ESD protection circuit unit ESD, and is connected to a chip on glass (COG) (not shown) through the driving wiring unit LA1 .

종래의 비표시 영역(NAA)의 배선들은 저저항을 달성하도록 구성되었으며, 그와 동시에 공정 시 이용되는 플라즈마가 균일한 밀도로 형성되도록 배치되었다. 예를 들어, 배선의 저저항을 달성하기 위해, 구동 배선부(LA1)와 연결 배선부(LA2)에서의 배선들은 이중의 금속층(21, 22)으로 구성되었다. 또한, 균일한 밀도의 플라즈마를 위해서는 비표시 영역(NAA)에서의 금속이 균일한 밀도로 형성된다. 예를 들어, 한 쌍의 COG를 연결시키기 위한 연결 배선부(LA2)는 비표시 영역(NAA)에서의 균일한 금속의 밀도를 위해, 도 1a에서와 같이 연결 배선부(LA2)에서의 빈 공간을 메우도록 구동 배선부(LA1)와 평행하게 또는 굽은 형태로 배치되었다. 또한, 연결 배선부(LA2)의 일부는 다른 배선들보다 폭이 넓게 구성되었다. 예를 들어, 연결 배선부(LA2)와 구동 배선부(LA1)를 도 1a에서와 같이 동일한 형태로 평행하게 배열하거나 일부 연결 배선부(LA2) 및 구동 배선부(LA1)의 폭을 넓게 하여 비표시 영역(NAA)에서의 균일한 금속의 밀도가 이뤄질 수 있다.Conventional wirings in the non-display area NAA are configured to achieve a low resistance, and at the same time, are disposed so that plasma used in the process is formed with a uniform density. For example, in order to achieve a low resistance of the wiring, wirings in the driving wiring unit LA1 and the connecting wiring unit LA2 are formed of double metal layers 21 and 22 . In addition, for plasma having a uniform density, a metal in the non-display area NAA is formed with a uniform density. For example, the connection wiring unit LA2 for connecting the pair of COGs is an empty space in the connection wiring unit LA2 as shown in FIG. 1A for uniform metal density in the non-display area NAA. It is disposed parallel to or curved with the driving wiring unit LA1 to fill the gap. In addition, a portion of the connection wiring unit LA2 has a wider width than other wirings. For example, by arranging the connection wiring unit LA2 and the driving wiring unit LA1 in parallel in the same shape as in FIG. 1A or by increasing the widths of some of the connection wiring units LA2 and the driving wiring unit LA1, the ratio A uniform metal density may be achieved in the display area NAA.

균일한 밀도의 플라즈마는 액정 표시 장치(10)의 비표시 영역(NAA) 전체에 걸쳐 증착과 드라이 에칭이 균일하게 수행되도록 한다. 또한, 이중 금속층(21, 22)의 구조는 배선의 저항을 낮춰 액정 표시 장치(10)의 신뢰성을 높일 수 있었다.Plasma having a uniform density allows deposition and dry etching to be uniformly performed over the entire non-display area NAA of the liquid crystal display 10 . In addition, the structure of the double metal layers 21 and 22 can increase the reliability of the liquid crystal display 10 by lowering the resistance of the wiring.

그러나, 종래의 구조는 금속 밀도가 비표시 영역(NAA)에서 균일하기는 하지만 표시 영역(AA)과 비교하여 상대적으로 너무 높았다. 드라이 에칭이 수행되는 경우, 금속 밀도가 높은 비표시 영역(NAA)에서 플라즈마의 밀도가 더 높게 되었다. 이에 따라, 표시 영역(AA)에서 에칭이 완료될 때까지 에칭이 수행되어야 하므로, 비표시 영역(NAA)은 오버 에칭이 되거나 그렇지 않더라도, 비표시 영역(NAA)의 금속층(22)은 드라이 에칭에서의 이온 충격(bombardment)에 장시간 노출되었다. 이온 충격에 장시간 노출된 금속층(22)에는 전하 트랩(trap)이 발생하고, 트랩된 전하는 금속층(21, 22)으로 이루어진 배선을 따라 표시 영역(AA)까지 이동된다. However, in the conventional structure, although the metal density is uniform in the non-display area NAA, it is relatively high compared to the display area AA. When dry etching is performed, the density of plasma becomes higher in the non-display area NAA having a high metal density. Accordingly, since etching must be performed until etching is completed in the display area AA, the non-display area NAA is over-etched or not, the metal layer 22 of the non-display area NAA is dry-etched. was exposed to ion bombardment for a long time. A charge trap is generated in the metal layer 22 exposed to the ion bombardment for a long time, and the trapped charge moves to the display area AA along the wiring made of the metal layers 21 and 22 .

저온폴리실리콘이나 비정질실리콘이 박막 트랜지스터에 사용되는 경우에는 물질이 전술된 트랩된 전하에 의해 크게 영향 받지 않아 문제되지 않았으나, 산화물 반도체가 박막 트랜지스터에 사용되는 경우, 산화물 반도체가 손상될 수 있다.When low-temperature polysilicon or amorphous silicon is used in the thin film transistor, the material is not significantly affected by the above-mentioned trapped charges, so it is not a problem, but when the oxide semiconductor is used in the thin film transistor, the oxide semiconductor may be damaged.

도 1b에서는 전술한 드라이 에칭이 수행되는 경우가 도시된다. 도 1b에서의 드라이 에칭은 예를 들어, 평탄화층(13) 상의 공통 전극(27)을 에칭하기 위한 것일 수 있다. 도 1b를 참조하면, 기판(11) 상에 비표시 영역(NAA)에는 스캔 배선(21)이, 표시 영역(AA)에는 스캔 배선(21)으로부터 연장된 게이트 전극(26)이 배치된다. 스캔 배선(21) 및 게이트 전극(26) 상에는 게이트 절연층(12)이 배치되고, 비표시 영역(NAA)에서는 게이트 절연층(12)을 통해 스캔 배선(21)과 금속층(22)이 연결된다. 표시 영역(AA)에서는 게이트 전극(26) 상에는 액티브층(23)이 배치되며, 액티브층(23)과 접하도록 소스 전극(25)과 드레인 전극(24)이 배치된다.1B shows a case in which the above-described dry etching is performed. The dry etching in FIG. 1B may be for etching the common electrode 27 on the planarization layer 13 , for example. Referring to FIG. 1B , the scan line 21 is disposed in the non-display area NAA and the gate electrode 26 extending from the scan line 21 is disposed in the display area AA on the substrate 11 . A gate insulating layer 12 is disposed on the scan wiring 21 and the gate electrode 26 , and the scan wiring 21 and the metal layer 22 are connected to each other through the gate insulating layer 12 in the non-display area NAA. . In the display area AA, the active layer 23 is disposed on the gate electrode 26 , and the source electrode 25 and the drain electrode 24 are disposed to contact the active layer 23 .

홀(H0)을 갖는 평탄화층(13)이 금속층(22), 소스 전극(25) 및 드레인 전극(24) 상에 배치된 후, 드라이 에칭이 수행되면, 상대적으로 높은 금속 밀도를 갖는 비표시 영역(NAA)에서 플라즈마 밀도가 높아지므로, 비표시 영역(NAA)에서 에칭 레이트가 더 높다. 이에 따라, 홀(H0) 내의 금속층(22)의 상부가 표시 영역(AA)에서 드레인 전극(24)의 상부 보다 더 빨리 노출된다.After the planarization layer 13 having the holes H0 is disposed on the metal layer 22, the source electrode 25, and the drain electrode 24, dry etching is performed, the non-display area having a relatively high metal density Since the plasma density is increased in (NAA), the etching rate is higher in the non-display area (NAA). Accordingly, the upper portion of the metal layer 22 in the hole H0 is exposed faster than the upper portion of the drain electrode 24 in the display area AA.

노출된 금속층(22)의 상부에 이온 충격이 가해지면 스캔 배선(21)에서 전하 트랩 현상이 발생하며, 전하는 스캔 배선(21)을 따라 이동한다. 이동된 전하는 표시 영역(AA)의 게이트 전극(26)까지 이동되며, 액티브층(23) 아래까지 이동될 수 있다.When an ion bombardment is applied to the upper portion of the exposed metal layer 22 , a charge trap phenomenon occurs in the scan wiring 21 , and electric charges move along the scan wiring 21 . The moved charges may be moved to the gate electrode 26 of the display area AA and may be moved down to the active layer 23 .

여기서, 액티브층(23)이 비정질 실리콘이거나 저온폴리실리콘으로 이루어진 경우, 이동된 전하에 의해 액티브층(23)이 큰 영향을 받지 않을 수 있다. 그러나, 액티브층(23)이 산화물 반도체로 이루어진 경우, 산화물 반도체는 게이트 전극에서의 전하에 의해 손상되어 특성이 변화될 수 있다. Here, when the active layer 23 is made of amorphous silicon or low-temperature polysilicon, the active layer 23 may not be significantly affected by the transferred charges. However, when the active layer 23 is made of an oxide semiconductor, the oxide semiconductor may be damaged by electric charges at the gate electrode, and thus characteristics may be changed.

도 1c는 종래의 액정 표시 장치에서 비표시 영역에 인접한 박막 트랜지스터와 표시 영역 중앙의 박막 트랜지스터의 Vth를 비교하기 위한 도표이다. 도 1c를 참조하면, 표시 영역 중앙의 구동 박막 트랜지스터(A)와 비표시 영역과 인접한 화소의 구동 박막 트랜지스터(B)의 Vth를 비교한 도표이다. 도 1c를 참조하면, 표시 영역 중앙의 구동 박막 트랜지스터(A)에 비하여 비표시 영역과 인접한 화소의 구동 박막 트랜지스터(B)의 Vth는 상대적으로 높다. 즉, 드라이 에칭으로 인해 생성되고 이동된 전하가 산화물 반도체를 손상시켜, Vth의 포지티브 시프트가 발생된다. 이에 따라, 비표시 영역과 인접한 화소들에서 박막 트랜지스터의 목표 특성을 이루지 못할 수 있으며, 열화된 소자에 의해 액정 표시 장치의 신뢰성이 낮아질 수 있다.1C is a diagram for comparing Vth of a thin film transistor adjacent to a non-display area and a thin film transistor in the center of a display area in a conventional liquid crystal display device. Referring to FIG. 1C , it is a chart comparing the Vth of the driving thin film transistor A in the center of the display area and the driving thin film transistor B in the pixel adjacent to the non-display area. Referring to FIG. 1C , the Vth of the driving thin film transistor B of the pixel adjacent to the non-display area is relatively higher than that of the driving thin film transistor A in the center of the display area. That is, electric charges generated and transferred due to dry etching damage the oxide semiconductor, resulting in a positive shift of Vth. Accordingly, the target characteristics of the thin film transistor may not be achieved in pixels adjacent to the non-display area, and the reliability of the liquid crystal display may be lowered due to the deteriorated element.

[관련기술문헌][Related technical literature]

SUBSTRATE FOR DISPLAY AND LIQUID CRYSTAL DISPLAY UTILIZING THE SAME(미국특허출원번호 제12/759441호)SUBSTRATE FOR DISPLAY AND LIQUID CRYSTAL DISPLAY UTILIZING THE SAME (US Patent Application No. 12/759441)

이에, 본 발명의 발명자들은 비표시 영역에서의 국부적인 플라즈마 밀도 상승을 억제함으로써, 표시 영역 내의 산화물 반도체에 대한 손상을 최소화할 수 있다는 것을 인식하였다.Accordingly, the inventors of the present invention have recognized that damage to the oxide semiconductor in the display area can be minimized by suppressing a local increase in plasma density in the non-display area.

또한, 본 발명의 발명자들은 비표시 영역에서 평탄화층을 관통하는 홀의 밀도가 표시 영역 근방에서 높을수록 전하 트랩이 표시 장치와 인접하게 발생되어, 결국 산화물 반도체를 손상시킬 수 있다는 점도 인식하였다.In addition, the inventors of the present invention also recognized that as the density of holes penetrating the planarization layer in the non-display area increases near the display area, charge traps are generated adjacent to the display device, which may eventually damage the oxide semiconductor.

따라서, 본 발명이 해결하고자 하는 과제는, 표시 영역과 인접한 영역의 금속의 밀도와 홀의 밀도를 낮춤으로써, 비표시 영역에서의 국부적인 플라즈마 상승을 억제하고, 전하 트랩과 이에 의한 산화물 반도체의 열화 현상을 최소화될 수 있는 새로운 구조의 액정 표시 장치를를 제공하는 것이다.본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.Accordingly, the problem to be solved by the present invention is to suppress a local plasma rise in the non-display area by lowering the density of metal and the density of holes in the area adjacent to the display area, and the charge trap and deterioration of the oxide semiconductor due to the charge trap An object of the present invention is to provide a liquid crystal display device having a novel structure that can minimize the above-mentioned problems. The problems of the present invention are not limited to the problems mentioned above, and other problems not mentioned may be clearly understood by those skilled in the art from the following description. There will be.

전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 액정 표시 장치가 제공된다. 액정 표시 장치는 기판, 박막 트랜지스터, ESD(electrostatic discharge) 보호 회로부, Vcom 배선부 및 구동 배선부를 포함한다. 기판은 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 갖는다. 박막 트랜지스터는 표시 영역에 배치되고, 산화물 반도체로 이루어진 액티브층을 갖는다. ESD 보호 회로부는 비표시 영역에 배치된다. 또한, Vcom 배선부는 비표시 영역에서 ESD 보호 회로부보다 표시 영역에 더 멀리 배치된다. 구동 배선부는 비표시 영역에서 Vcom 배선부보다 표시 영역에 더 멀리 배치된다. 본 발명의 일 실시예에 따른 액정 표시 장치에서, 비표시 영역 내에서 홀의 밀도와 금속의 밀도가 다른 부위에 비해 상대적으로 높은 Vcom 배선부 가 표시 영역에서 더 멀리 배치됨으로써, 표시 영역 내의 산화물 반도체가 받는 손상이 저감된다. 이에 따라 액정 표시 장치의 신뢰성이 향상될 수 있다.In order to solve the above problems, a liquid crystal display device according to an embodiment of the present invention is provided. The liquid crystal display device includes a substrate, a thin film transistor, an electrostatic discharge (ESD) protection circuit unit, a Vcom wiring unit, and a driving wiring unit. The substrate has a display area and a non-display area surrounding the display area. The thin film transistor is disposed in the display area and has an active layer made of an oxide semiconductor. The ESD protection circuit unit is disposed in the non-display area. In addition, the Vcom wiring part is disposed farther from the display area than the ESD protection circuit part in the non-display area. The driving wiring unit is disposed farther from the display area than the Vcom wiring unit in the non-display area. In the liquid crystal display according to the exemplary embodiment of the present invention, the Vcom wiring part having relatively high hole density and metal density in the non-display area is disposed farther from the display area, so that the oxide semiconductor in the display area is damage received is reduced. Accordingly, the reliability of the liquid crystal display may be improved.

본 발명의 다른 특징에 따르면, 비표시 영역에서 Vcom 배선부보다 내측에 배치된 ESD 보호 회로부는 Vcom 배선부보다 더 낮은 금속 밀도를 갖는 것을 특징으로 한다.According to another feature of the present invention, the ESD protection circuit unit disposed inside the Vcom wiring unit in the non-display area has a lower metal density than the Vcom wiring unit.

본 발명의 또 다른 특징에 따르면, 비표시 영역에서 Vcom 배선부보다 내측에 배치된 ESD 보호 회로부는 Vcom 배선부보다 더 낮은 홀(hole)의 밀도를 갖는 것을 특징으로 한다.According to another feature of the present invention, the ESD protection circuit unit disposed inside the Vcom wiring unit in the non-display area has a hole density lower than that of the Vcom wiring unit.

본 발명의 또 다른 특징에 따르면, 홀은 박막 트랜지스터의 상부를 평탄화하는 평탄화층을 관통하는 홀인 것을 특징으로 한다.According to another feature of the present invention, the hole is a hole passing through the planarization layer for planarizing the upper portion of the thin film transistor.

본 발명의 또 다른 특징에 따르면, 액정 표시 장치는 구동 배선부 외측에 배치된 한 쌍의 회로부 및 한 쌍의 회로부 각각을 서로 연결시키는 연결 배선부를 더 포함하는 것을 특징으로 한다.According to another aspect of the present invention, the liquid crystal display device further includes a pair of circuit units disposed outside the driving wiring unit and a connection wiring unit connecting each of the pair of circuit units to each other.

본 발명의 또 다른 특징에 따르면, 연결 배선부는 단일의 금속층으로 구성된 것을 특징으로 한다.According to another feature of the present invention, the connection wiring portion is characterized in that it is composed of a single metal layer.

본 발명의 또 다른 특징에 따르면, 연결 배선부는 직선으로 배열된 것을 특징으로 한다.According to another feature of the present invention, the connection wiring parts are characterized in that they are arranged in a straight line.

본 발명의 또 다른 특징에 따르면, 구동 배선부는 스캔 배선부 또는 데이터 배선부인 것을 특징으로 한다.According to another feature of the present invention, the driving wiring unit is a scan wiring unit or a data wiring unit.

본 발명의 또 다른 특징에 따르면, 액정 표시 장치는 Vcom 배선부와 ESD 보호 회로부 사이에 배치되는 Vcom 피드백 배선부를 더 포함하는 것을 특징으로 한다.According to another feature of the present invention, the liquid crystal display device further includes a Vcom feedback wiring unit disposed between the Vcom wiring unit and the ESD protection circuit unit.

본 발명의 또 다른 특징에 따르면, Vcom 배선부 및 Vcom 피드백 배선부 각각은 적어도 하나의 금속층, 적어도 하나의 금속층의 최상부를 평탄화하는 평탄화층 및 평탄화층 상의 공통 전극층을 포함하고, 적어도 하나의 금속층은 금속 메쉬(mesh) 구조를 갖는 것을 특징으로 한다.According to another aspect of the present invention, each of the Vcom wiring portion and the Vcom feedback wiring portion comprises at least one metal layer, a planarization layer for planarizing an uppermost portion of the at least one metal layer, and a common electrode layer on the planarization layer, the at least one metal layer comprising: It is characterized in that it has a metal mesh structure.

본 발명의 또 다른 특징에 따르면, 액정 표시 장치는 비표시 영역에서 ESD 보호 회로와 박막 트랜지스터 사이에 배치되는 더미부를 더 포함하는 것을 특징으로 한다.According to another feature of the present invention, the liquid crystal display device further includes a dummy portion disposed between the ESD protection circuit and the thin film transistor in the non-display area.

전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 액정 표시 장치가 제공된다. 액정 표시 장치는 표시 영역 및 표시 영역을 둘러싸는 비표시 영역을 갖는 기판을 포함한다. 액정 표시 장치는 또한, 박막 트랜지스터, ESD 보호 회로부 및 Vcom 배선부를 포함한다. 박막 트랜지스터는 표시 영역에 배치되고, 산화물 반도체로 이루어진 액티브층을 갖는다. ESD 보호 회로부 및 Vcom 배선부는 모두 비표시 영역에 배치된다. Vcom 배선부보다 금속의 밀도 또는 홀의 밀도가 더 낮은 ESD 보호 회로부는 표시 영역의 박막 트랜지스터에 Vcom 배선부보다 인접하게 배치된다. 이에 따라, 드라이 에칭 시에 과도 에칭으로 인해 비표시 영역의 금속층들이 받는 손상이 박막 트랜지스터의 산화물 반도체까지 전이되는 것이 최소화되어, 액정 표시 장치의 신뢰성이 향상될 수 있다.In order to solve the above problems, a liquid crystal display device according to an embodiment of the present invention is provided. A liquid crystal display includes a substrate having a display area and a non-display area surrounding the display area. The liquid crystal display device also includes a thin film transistor, an ESD protection circuit portion, and a Vcom wiring portion. The thin film transistor is disposed in the display area and has an active layer made of an oxide semiconductor. Both the ESD protection circuit part and the Vcom wiring part are disposed in the non-display area. The ESD protection circuit unit having a lower metal density or hole density than the Vcom wiring unit is disposed closer to the thin film transistor of the display area than the Vcom wiring unit. Accordingly, the transfer of damage to the metal layers in the non-display area due to excessive etching during dry etching to the oxide semiconductor of the thin film transistor may be minimized, and thus the reliability of the liquid crystal display may be improved.

본 발명의 다른 특징에 따르면, ESD 보호 회로부와 연결된 구동 배선부, 구동 배선부와 연결된 한 쌍의 회로 및 한 쌍의 회로부를 서로 연결하는 연결 배선부를 더 포함하고, 구동 배선부, 한 쌍의 회로부 및 연결 배선부는 Vcom 배선부보다 더 외측에 배치된 것을 특징으로 한다.According to another feature of the present invention, it further includes a driving wiring unit connected to the ESD protection circuit unit, a pair of circuits connected to the driving wiring unit, and a connection wiring unit connecting the pair of circuit units to each other, the driving wiring unit and the pair of circuit units and the connection wiring part is characterized in that it is disposed more outside than the Vcom wiring part.

본 발명의 또 다른 특징에 따르면, 연결 배선부는 단일의 금속층으로 이루어지거나, 한 쌍의 회로부를 직선으로 연결하는 것을 특징으로 한다.According to another feature of the present invention, the connection wiring part is made of a single metal layer or a pair of circuit parts is connected in a straight line.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.

본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.According to the embodiments of the present invention, there are at least the following effects.

본 발명은, 홀의 밀도와 금속 밀도가 상대적으로 높은 Vcom 배선부를 ESD 보호 회로보다 표시 영역에서 보다 멀리 위치시킴으로써, 표시 영역 근방에서의 플라즈마 밀도 상승을 억제하고, 표시 영역에서의 산화물 반도체의 손상을 최소화 할 수 있다.The present invention suppresses plasma density increase in the vicinity of the display area and minimizes damage to the oxide semiconductor in the display area by locating the Vcom wiring part, which has relatively high hole density and metal density, farther from the display area than the ESD protection circuit. can do.

또한, 이에 따라, 본 발명에서는 비표시 영역 주변의 산화물 반도체의 손상이 최소화되므로, 박막 트랜지스터의 신뢰성이 향상된 액정 표시 장치를 제공할 수 있다.In addition, according to the present invention, since damage to the oxide semiconductor around the non-display area is minimized, it is possible to provide a liquid crystal display device with improved reliability of the thin film transistor.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.The effect according to the present invention is not limited by the contents exemplified above, and more various effects are included in the present specification.

도 1a는 종래의 액정 표시 장치를 설명하기 위한 개략적인 평면도이다.
도 1b는 종래의 액정 표시 장치를 설명하기 위한 개략적인 단면도이다.
도 1c는 종래의 액정 표시 장치에서 비표시 영역에 인접한 박막 트랜지스터와 표시 영역 중앙의 박막 트랜지스터의 Vth를 비교하기 위한 도표이다.
도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 개략적인 평면도이다.
도 3은 도 2에서의 영역 X에 대한 개략적인 확대 평면도이다.
도 4는 도 3에서의 영역 Y에 대한 개략적인 확대 평면도이다.
도 5는 평탄화층을 관통하는 홀을 설명하기 위한 개략적인 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치에서 패터닝된 금속층을 설명하기 위한 Vcom 배선부의 개략적인 확대 평면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 액정 표시 장치에서의 연결 배선부 및 구동 배선부를 설명하기 위한 개략적인 평면도이다.1A is a schematic plan view for explaining a conventional liquid crystal display device.
1B is a schematic cross-sectional view for explaining a conventional liquid crystal display device.
1C is a diagram for comparing Vth of a thin film transistor adjacent to a non-display area and a thin film transistor in the center of a display area in a conventional liquid crystal display device.
2 is a schematic plan view of a liquid crystal display according to an exemplary embodiment.
FIG. 3 is a schematic enlarged plan view of area X in FIG. 2 .
FIG. 4 is a schematic enlarged plan view of area Y in FIG. 3 .
5 is a schematic cross-sectional view for explaining a hole passing through a planarization layer.
6 is a schematic enlarged plan view of a Vcom wiring unit for explaining a patterned metal layer in a liquid crystal display according to another embodiment of the present invention.
7 is a schematic plan view illustrating a connection wiring unit and a driving wiring unit in a liquid crystal display according to another embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present invention and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different forms, and only these embodiments allow the disclosure of the present invention to be complete, and common knowledge in the technical field to which the present invention belongs It is provided to fully inform the possessor of the scope of the invention, and the present invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present invention are exemplary, and thus the present invention is not limited to the illustrated matters. Like reference numerals refer to like elements throughout. In addition, in describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. When 'including', 'having', 'consisting', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the case in which the plural is included is included unless otherwise explicitly stated.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is interpreted as including an error range even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. In the case of a description of the positional relationship, for example, when the positional relationship of two parts is described as 'on', 'on', 'on', 'beside', etc., 'right' Alternatively, one or more other parts may be positioned between the two parts unless 'directly' is used.

소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.Reference to a device or layer “on” another device or layer includes any intervening layer or other device directly on or in the middle of another device.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although first, second, etc. are used to describe various elements, these elements are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, the first component mentioned below may be the second component within the spirit of the present invention.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Like reference numerals refer to like elements throughout.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.The size and thickness of each component shown in the drawings are illustrated for convenience of description, and the present invention is not necessarily limited to the size and thickness of the illustrated component.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.Each feature of the various embodiments of the present invention may be partially or wholly combined or combined with each other, and technically various interlocking and driving are possible, as will be fully understood by those skilled in the art, and each embodiment may be independently implemented with respect to each other, It may be possible to implement together in a related relationship.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일 실시예에 따른 액정 표시 장치의 개략적인 평면도이다. 도 3은 도 2에서의 영역 X에 대한 개략적인 확대 평면도이다. 도 4는 도 3에서의 영역 Y에 대한 개략적인 확대 평면도이다. 도 3 및 도 4에서는 설명의 편의를 위해 도전성층들만을 도시하였다.2 is a schematic plan view of a liquid crystal display according to an exemplary embodiment. FIG. 3 is a schematic enlarged plan view of area X in FIG. 2 . FIG. 4 is a schematic enlarged plan view of area Y in FIG. 3 . 3 and 4 show only the conductive layers for convenience of description.

기판(110)은 기판(110) 상에 형성된 다양한 엘리먼트들을 지지한다. 도 2를 참조하면, 기판(110)은 표시 영역(AA), 비표시 영역(NAA) 및 패드 영역(PA)을 갖는다. 표시 영역(AA)에는 액정층 및 액정층을 제어하기 위한 박막 트랜지스터와 같은 구성 요소들이 배치된다. 비표시 영역(NAA)은 표시 영역(AA)을 둘러싸는 영역으로서 배선부 및 각종 회로들이 배치되는 영역이다. 패드 영역(PA)은 기판(110)의 일측에 배치되며 연성 인쇄 회로 기판(110)에 연결되는 패드부가 배치되는 영역이다. The substrate 110 supports various elements formed on the substrate 110 . Referring to FIG. 2 , the substrate 110 includes a display area AA, a non-display area NAA, and a pad area PA. Components such as a liquid crystal layer and a thin film transistor for controlling the liquid crystal layer are disposed in the display area AA. The non-display area NAA is an area surrounding the display area AA, and is an area in which wiring units and various circuits are disposed. The pad area PA is disposed on one side of the substrate 110 and is an area in which a pad part connected to the flexible printed circuit board 110 is disposed.

도 3을 참조하면, 영역 X에는 표시 영역(AA)과 비표시 영역(NAA)이 도시된다. 표시 영역(AA)에는 산화물 반도체로 이루어진 액티브층을 갖는 박막 트랜지스터가 배치된다. 비표시 영역(NAA)에는 표시 영역(AA)의 박막 트랜지스터에서 연장되는 복수의 스캔 배선(SL)들 및 스캔 배선(SL)들에 연결된 ESD(electrostatic discharge) 보호 회로부(ESD)가 배치된다. 스캔 배선(SL)들은 연장되어 COG(Chip on Glass, 미도시)과 연결된다. 또한, 외곽 Vcom 배선이 배치되는 Vcom 배선부(VCOM)와 Vcom 배선의 피드백을 위한 Vcom 피드백 배선부(VCOMF)도 비표시 영역(NAA)에 배치된다. 그러나, 이에 제한되지 않고, 비표시 영역(NAA)의 ESD 보호 회로부(ESD), Vcom 배선부(VCOM) 및 Vcom 피드백 배선부(VCOMF)는 도 2에서의 데이터 배선들이 배치되는 영역(DLA)에 배치될 수도 있다.Referring to FIG. 3 , a display area AA and a non-display area NAA are shown in the area X. A thin film transistor having an active layer made of an oxide semiconductor is disposed in the display area AA. A plurality of scan lines SL extending from the thin film transistor of the display area AA and an electrostatic discharge (ESD) protection circuit unit ESD connected to the scan lines SL are disposed in the non-display area NAA. The scan wirings SL are extended to be connected to a chip on glass (COG). In addition, the Vcom wiring part VCOM where the outer Vcom wiring is disposed and the Vcom feedback wiring part VCOMF for feedback of the Vcom wiring are also disposed in the non-display area NAA. However, the present invention is not limited thereto, and the ESD protection circuit unit ESD, the Vcom wiring unit VCOM, and the Vcom feedback wiring unit VCOMF of the non-display area NAA may be disposed in the area DLA in which the data lines in FIG. 2 are disposed. may be placed.

Vcom 배선부(VCOM) 및 Vcom 피드백 배선부(VCOMF)는 ESD 보호 회로부(ESD)보다 표시 영역(AA)에서 더 멀리 배치된다. 즉, Vcom 배선부(VCOM) 및 Vcom 피드백 배선부(VCOMF)는 비표시 영역(NAA)에서 ESD 보호 회로부(ESD)보다 더 외곽에 배치된다. 또한, 구동 배선부(CL)는 비표시 영역(NAA)에서 Vcom 배선부(VCOM)보다 표시 영역(AA)에서 더 멀리 배치된다.The Vcom wiring unit VCOM and the Vcom feedback wiring unit VCOMF are disposed farther from the display area AA than the ESD protection circuit unit ESD. That is, the Vcom wiring unit VCOM and the Vcom feedback wiring unit VCOMF are disposed outside the ESD protection circuit unit ESD in the non-display area NAA. Also, the driving line unit CL is disposed farther from the display area AA than the Vcom line unit VCOM in the non-display area NAA.

액정 표시 장치(100)에서는 박막 트랜지스터의 게이트 전극이 배치되는 레벨의 제1 금속층과 소스 전극 또는 드레인 전극이 배치되는 레벨의 제2 금속층으로 구성 요소들이 이루어질 수 있다.In the liquid crystal display 100 , components may be formed of a first metal layer at a level at which the gate electrode of the thin film transistor is disposed and a second metal layer at a level at which a source electrode or a drain electrode is disposed.

제2 금속층은 제1 금속층 상에 배치되며, 세그먼트화된 제1 금속층을 연결하기 위해서 사용되거나 스캔 배선(SL)에 교차하도록 연장되어 예컨대 전원부와 연결된다. 제2 금속층은 복수의 스캔 배선(SL)들을 가로지르면서 넓은 폭을 가지므로, 제2 금속층의 밀도는 비표시 영역(NAA)에서의 금속 밀도에 큰 요소일 수 있다. 제1 금속층으로 이루어진 스캔 배선(SL)은 표시 영역(AA)으로부터 연장되어 COG에 연결될 때까지 실질적으로 하나의 배선으로 최소한의 두께를 가지므로, 제2 금속층의 밀도가 제1 금속층의 밀도보다 비표시 영역(NAA)에서의 금속 밀도에 더 큰 영향을 준다. The second metal layer is disposed on the first metal layer, is used to connect the segmented first metal layer, or extends to cross the scan wiring SL, and is connected to, for example, a power supply unit. Since the second metal layer has a wide width while crossing the plurality of scan lines SL, the density of the second metal layer may be a large factor in the metal density in the non-display area NAA. Since the scan line SL made of the first metal layer extends from the display area AA and has a minimum thickness as substantially one line until it is connected to the COG, the density of the second metal layer is higher than the density of the first metal layer. It has a greater influence on the metal density in the display area NAA.

영역 Y를 확대한 도 4를 참조하면, 각 영역들 에서의 제2 금속층(122)의 면적이 보다 쉽게 비교된다. 도 4에서 제2 금속층(122)이 배치된 영역은 해칭하여 도시하였으며 표시 영역(AA)으로 연장되는 Vcom 배선은 도면의 간명화를 위해 생략하여 도시하였다. 도 4의 ESD 보호 회로부(ESD)에서는, 정전기가 인가될 경우 이를 방출시키기 위한 배선을 제외하고는, 제1 금속층들을 연결하기 위한 제2 금속층(122)이 배치되어 있을 뿐, 제2 금속층(122)의 면적이 제한적이다. 그러나, Vcom 배선부(VCOM) 및 Vcom 피드백 배선부(VCOMF)에서는, 제2 금속층(122)이 스캔 배선(SL)과 교차하여 연장되고, 제2 금속층(122)은 ESD 보호 회로부(ESD)보다 더 큰 폭을 갖는다. 즉, Vcom 배선부(VCOM)와 Vcom 피드백 배선부(VCOMF)는 ESD 보호 회로부(ESD)보다 제2 금속층(122)의 면적이 더 넓으며, 이에 따라 금속 밀도도 더 높다.Referring to FIG. 4 in which the region Y is enlarged, the area of the second metal layer 122 in each region is more easily compared. In FIG. 4 , the region in which the second metal layer 122 is disposed is illustrated by hatching, and the Vcom wiring extending to the display area AA is omitted to simplify the drawing. In the ESD protection circuit unit ESD of FIG. 4 , only the second metal layer 122 for connecting the first metal layers is disposed except for the wiring for discharging static electricity when applied, and the second metal layer 122 is disposed. ) is limited in area. However, in the Vcom wiring unit VCOM and the Vcom feedback wiring unit VCOMF, the second metal layer 122 crosses the scan wiring SL and extends, and the second metal layer 122 is longer than the ESD protection circuit unit ESD have a greater width. That is, the Vcom wiring unit VCOM and the Vcom feedback wiring unit VCOMF have a larger area of the second metal layer 122 than the ESD protection circuit unit ESD, and thus have a higher metal density.

본 발명의 일 실시예에 따른 액정 표시 장치(100)에서는 금속 밀도가 ESD 보호 회로부(ESD)보다 더 높은 Vcom 배선부(VCOM)와 Vcom 피드백 배선부(VCOMF)가 표시 영역(AA)으로부터 보다 이격되도록 배치된다. Vcom 배선부(VCOM)에서부터 표시 영역(AA)까지의 길이가 증가하므로, 드라이 에칭 수행 시에 비표시 영역(NAA)에서의 스캔 배선(SL)에서 트랩된 전하가 표시 영역(AA)의 산화물 반도체까지 도달하기 어렵게 되어 산화물 반도체가 손상되는 것을 억제할 수 있다.In the liquid crystal display 100 according to the exemplary embodiment of the present invention, the Vcom wiring unit VCOM and the Vcom feedback wiring unit VCOMF having higher metal density than the ESD protection circuit unit ESD are spaced apart from the display area AA. placed so as to Since the length from the Vcom wiring part VCOM to the display area AA increases, charges trapped in the scan wiring SL in the non-display area NAA during dry etching are removed from the oxide semiconductor in the display area AA. It becomes difficult to reach to the oxide semiconductor layer, and damage to the oxide semiconductor can be suppressed.

나아가, 비표시 영역(NAA)에서 ESD 보호 회로와 표시 영역(AA) 사이에는 제2 금속층(122)이 배치되지 않은 더미부(DA)가 배치될 수 있다. 더미부(DA)를 배치함으로써, Vcom 배선부(VCOM) 및 Vcom 피드백 배선부(VCOMF)를 표시 영역(AA)으로부터 더 이격시켜 표시 영역(AA)의 반도체 산화물의 손상을 더 억제시킬 수 있다.Furthermore, a dummy portion DA in which the second metal layer 122 is not disposed may be disposed between the ESD protection circuit and the display area AA in the non-display area NAA. By disposing the dummy part DA, the Vcom wiring part VCOM and the Vcom feedback wiring part VCOMF are further spaced apart from the display area AA, so that damage to the semiconductor oxide of the display area AA can be further suppressed.

한편, Vcom 배선부(VCOM)는 ESD 보호 회로부(ESD)보다 더 높은 홀의 밀도를 갖는다. 도 4를 참조하면, Vcom 배선부(VCOM)에서 Vcom 배선에는 공통 배선과의 연결을 위한 복수의 홀(H1)이 배치된다. 복수의 홀(H1)은 평탄화층을 관통하는 홀(H1)이다. ESD 보호 회로부(ESD)에는 평탄화층을 관통하는 홀(H1)이 배치되지 않는다. 복수의 홀(H1)을 설명하기 위해 도 5를 참조한다.Meanwhile, the Vcom wiring unit VCOM has a higher hole density than the ESD protection circuit unit ESD. Referring to FIG. 4 , in the Vcom wiring unit VCOM, a plurality of holes H1 for connection to the common wiring are disposed in the Vcom wiring. The plurality of holes H1 are holes H1 passing through the planarization layer. The hole H1 passing through the planarization layer is not disposed in the ESD protection circuit part ESD. Referring to FIG. 5 to describe the plurality of holes H1.

도 5는 평탄화층을 관통하는 홀을 설명하기 위한 개략적인 단면도이다. 도 5를 참조하면, 기판(110) 상에 제1 금속층(121)이 배치되고, 제1 금속층(121) 상에는 게이트 절연층(112)이 배치된다. 제1 금속층(121) 상의 제2 금속층(122)은 게이트 절연층(112)의 개구를 통해 제1 금속층(121)과 전기적으로 연결된다. 제2 금속층(122)과 게이트 절연층(112) 상에는 평탄화층(113)이 배치된다. 평탄화층(113)에는 제2 금속층(122)을 개구하는 홀(H1)이 형성된다.5 is a schematic cross-sectional view for explaining a hole passing through a planarization layer. Referring to FIG. 5 , the first metal layer 121 is disposed on the substrate 110 , and the gate insulating layer 112 is disposed on the first metal layer 121 . The second metal layer 122 on the first metal layer 121 is electrically connected to the first metal layer 121 through the opening of the gate insulating layer 112 . A planarization layer 113 is disposed on the second metal layer 122 and the gate insulating layer 112 . A hole H1 for opening the second metal layer 122 is formed in the planarization layer 113 .

즉, 평탄화층(113)을 관통하는 홀(H1)은 제1 금속층(121) 내지는 제2 금속층(122)을 노출시킨다. 제1 금속층(121) 또는 제2 금속층(122)을 노출시키는 복수의 홀(H1)들이 도 4에서의 Vcom 배선부(VCOM)에 밀집하여 배치되면, 플라즈마를 사용하는 드라이 에칭 공정에서 이온 충격이 증가될 수 있다. 따라서, 홀의 밀도가 높은 Vcom 배선부(VCOM)를 표시 영역(AA)으로부터 더 멀리 배치시킴으로써, 표시 영역(AA)에 인접한 영역에서의 이온 충격이 감소될 수 있다. 이에 따라 산화물 반도체까지 전달되는 전하량도 감소하게 되어 표시 영역(AA) 내 산화물 반도체의 손상이 저감될 수 있으며, 표시 영역(AA) 외곽의 산화물 반도체가 손상되어 그 부분의 박막 트랜지스터 특성이 열화되는 현상이 현저하게 감소될 수 있다.That is, the hole H1 passing through the planarization layer 113 exposes the first metal layer 121 to the second metal layer 122 . When the plurality of holes H1 exposing the first metal layer 121 or the second metal layer 122 are densely disposed in the Vcom wiring part VCOM in FIG. 4 , ion bombardment occurs in the dry etching process using plasma. can be increased. Accordingly, by disposing the Vcom wiring part VCOM having a high hole density further away from the display area AA, ion bombardment in an area adjacent to the display area AA may be reduced. Accordingly, the amount of charge transferred to the oxide semiconductor is also reduced, so that damage to the oxide semiconductor in the display area AA can be reduced, and the oxide semiconductor outside the display area AA is damaged and the characteristics of the thin film transistor are deteriorated. This can be significantly reduced.

다시 말하면, Vcom 배선부(VCOM)보다 금속의 밀도 및/또는 홀의 밀도가 더 낮은 ESD 보호 회로부(ESD)는 표시 영역(AA)의 박막 트랜지스터에 Vcom 배선부(VCOM)보다 인접하게 배치된다. 이는, 박막 트랜지스터의 Vth의 포지티브 시프트(positive shift)를 억제하여 액정 표시 장치(100)의 신뢰성을 크게 향상시킨다.In other words, the ESD protection circuit unit ESD having a lower metal density and/or hole density than the Vcom wiring unit VCOM is disposed closer to the thin film transistor of the display area AA than the Vcom wiring unit VCOM. This suppresses a positive shift of Vth of the thin film transistor and greatly improves the reliability of the liquid crystal display 100 .

도 6은 본 발명의 다른 실시예에 따른 액정 표시 장치에서 패터닝된 금속층을 설명하기 위한 Vcom 배선부의 개략적인 확대 평면도이다. 표시 영역(AA) 근방의 비표시 영역(NAA)에서 금속 밀도를 더 낮추기 위해, 제2 금속층(622)이 패터닝되면, 제2 금속층(622)의 면적이 감소될 수 있다. Vcom 배선부(VCOM)는 평탄화층을 관통하여 제2 금속층(622)을 개구시키는 복수의 홀(H1)을 가지며, 스캔 배선(SL)과 교차한다. Vcom 배선부(VCOM)에서는 복수의 홀(H1)을 통해 공통 배선과 제2 금속층(622)이 연결될 수 있으며, 공통 배선은 평탄화층 상에 배치될 수 있다.6 is a schematic enlarged plan view of a Vcom wiring unit for explaining a patterned metal layer in a liquid crystal display according to another embodiment of the present invention. In order to further lower the metal density in the non-display area NAA near the display area AA, when the second metal layer 622 is patterned, the area of the second metal layer 622 may be reduced. The Vcom wiring part VCOM has a plurality of holes H1 passing through the planarization layer to open the second metal layer 622 , and intersects the scan wiring SL. In the Vcom wiring unit VCOM, the common wiring may be connected to the second metal layer 622 through the plurality of holes H1 , and the common wiring may be disposed on the planarization layer.

Vcom 배선부(VCOM)의 일부는 패터닝되어 제거될 수 있다. 도 6을 참조하면, 스캔 배선(SL)에 수직한 바(bar) 형상의 영역에 제2 금속층(622)이 형성되지 않을 수 있다. 이에 따라 Vcom 배선부(VCOM)의 제2 금속층(622)은 메쉬(mesh) 구조를 가진다. 이에 더하여, 비표시 영역(NAA)에서의 금속 밀도를 낮추기 위해 제1 금속층도 배선으로서 요구되는 저항을 유지하는 한도 내에서 패터닝될 수 있다.A portion of the Vcom wiring unit VCOM may be patterned and removed. Referring to FIG. 6 , the second metal layer 622 may not be formed in a bar-shaped region perpendicular to the scan line SL. Accordingly, the second metal layer 622 of the Vcom wiring unit VCOM has a mesh structure. In addition, in order to lower the metal density in the non-display area NAA, the first metal layer may also be patterned within a limit that maintains a resistance required as a wiring.

도 6에서의 액정 표시 장치(600)는 Vcom 배선부(VCOM)의 제2 금속층(622)이 메쉬 구조를 가짐으로써, 비표시 영역(NAA)에서의 금속 밀도가 더욱 감소될 수 있으며, 이에 따라 비표시 영역(NAA) 위에서의 플라즈마 밀도도 감소되어, 드라이 에칭 동안 비표시 영역(NAA)에서의 제2 금속층(622)에 대한 이온 충격이 감소될 수 있다. 이에 따라, 이온 충격에 따른 전하 트랩과 이로 인한 산화물 반도체의 손상도 저감될 수 있다.In the liquid crystal display 600 of FIG. 6 , since the second metal layer 622 of the Vcom wiring part VCOM has a mesh structure, the metal density in the non-display area NAA may be further reduced, and thus Plasma density on the non-display area NAA is also reduced, so that ion bombardment on the second metal layer 622 in the non-display area NAA during dry etching may be reduced. Accordingly, charge traps due to ion bombardment and damage to the oxide semiconductor due to the charge traps may also be reduced.

COG를 포함하는 종래의 액정 표시 장치에서는 COG를 서로 연결시키기 위해 연결 배선부가 이용되었다. 또한, 종래의 액정 표시 장치에서 연결 배선부는 비표시 영역에서 평면 상에서 금속을 보다 균일하게 형성하기 위해 구동 배선부가 배치되지 않는 영역에 배치되었다. In a conventional liquid crystal display including a COG, a connection wiring unit is used to connect the COGs to each other. In addition, in the conventional liquid crystal display device, the connection wiring part is disposed in an area where the driving wiring part is not disposed in order to more uniformly form the metal on a plane in the non-display area.

또한, 원하는 신호를 보다 안정적으로 전달하기 위해, 연결 배선부 그리고 구동 배선부에서는 제1 금속층과 제2 금속층을 전기적으로 연결시켜 저항을 낮추었다. 그러나, 제1 금속층과 제2 금속층이 연결되는 배선 구조는 비표시 영역에서의 금속 밀도를 상승시키므로, 전술한 비표시 영역에서 플라즈마 밀도 상승과 연관된 문제점이 야기되었다.In addition, in order to more stably transmit a desired signal, the resistance is lowered by electrically connecting the first metal layer and the second metal layer in the connection wiring unit and the driving wiring unit. However, since the interconnection structure in which the first metal layer and the second metal layer are connected increases the metal density in the non-display area, a problem related to the increase in plasma density in the non-display area is caused.

이에, 본 발명의 다른 실시예에 따른 액정 표시 장치에서는 표시 영역과 인접한 비표시 영역에서의 금속 밀도를 낮추기 위해 단일 금속층으로 구성된 연결 배선부 및 구동 배선부가 채용된다.Accordingly, in the liquid crystal display according to another exemplary embodiment of the present invention, a connection wiring unit and a driving wiring unit composed of a single metal layer are employed to lower the metal density in the non-display area adjacent to the display area.

도 7은 본 발명의 또 다른 실시예에 따른 액정 표시 장치에서의 연결 배선부 및 구동 배선부를 설명하기 위한 개략적인 평면도이다. 액정 표시 장치(700)는 스캔 배선(SL)이 연장된 구동 배선부(730) 외측에 배치된 한 쌍의 회로부 및 한 쌍의 회로부 각각을 서로 연결시키는 연결 배선부(750)를 포함한다. 한 쌍의 회로부는 COG(740)일 수 있다. 도 7을 참조하면, Vcom 배선부(VCOM) 아래에서 Vcom 배선과 이격되어 연장되는 스캔 배선(SL)은 구동 배선부(730)를 통해 COG(740)와 연결된다. COG(740)는 스캔 드라이버를 포함할 수 있으며, COG(740) 서로는 연결 배선부(750)에 의해 연결된다. 연결 배선부(750)는 직선으로 배열된다. 연결 배선부(750)가 직선으로 배열되면, 비표시 영역의 금속 밀도가 감소될 수 있다. 한편, 종래의 연결 배선부가 배치된 영역에는 구동 배선부(730)가 배치된다. 7 is a schematic plan view illustrating a connection wiring unit and a driving wiring unit in a liquid crystal display according to another embodiment of the present invention. The liquid crystal display 700 includes a pair of circuit units disposed outside the driving wiring unit 730 in which the scan wiring SL extends, and a connection wiring unit 750 connecting each of the pair of circuit units to each other. The pair of circuit units may be the COG 740 . Referring to FIG. 7 , the scan line SL extending apart from the Vcom line under the Vcom line unit VCOM is connected to the COG 740 through the driving line unit 730 . The COG 740 may include a scan driver, and the COGs 740 are connected to each other by a connection wiring unit 750 . The connection wiring units 750 are arranged in a straight line. When the connection wiring units 750 are arranged in a straight line, the metal density of the non-display area may be reduced. Meanwhile, the driving wiring unit 730 is disposed in the region where the conventional connection wiring unit is disposed.

또한, 연결 배선부(750)와 구동 배선부(730)는 모두 단일의 금속층으로 구성된다. 예를 들어, 연결 배선부(750)와 구동 배선부(730)는 게이트 전극과 동일 레벨의 금속층 또는 제2 금속층만으로 구성될 수 있다. 이에 따라, COG(740)와 Vcom 배선부(VCOM) 사이의 금속 밀도가 더욱 감소될 수 있으며, 산화물 반도체의 손상도 더욱 저감되고, 액정 표시 장치(700)의 신뢰도는 더욱 향상된다.In addition, both the connection wiring unit 750 and the driving wiring unit 730 are formed of a single metal layer. For example, the connection wiring unit 750 and the driving wiring unit 730 may be formed of only a metal layer or a second metal layer at the same level as the gate electrode. Accordingly, the metal density between the COG 740 and the Vcom wiring unit VCOM may be further reduced, damage to the oxide semiconductor may be further reduced, and the reliability of the liquid crystal display 700 may be further improved.

이상으로 실시예를 들어 본 발명을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the present invention has been described in more detail with reference to examples above, the present invention is not necessarily limited to these examples, and various modifications may be made within the scope without departing from the technical spirit of the present invention. Therefore, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. The protection scope of the present invention should be construed by the following claims, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.

10: 종래의 액정 표시 장치
11, 110: 기판
12, 112: 게이트 절연층
13, 113: 평탄화층
21: 스캔 배선
22: 금속층
23: 액티브층
24: 드레인 전극
25: 소스 전극
26: 게이트 전극
27: 공통 전극
100, 600, 700: 액정 표시 장치
121, 621: 제1 금속층
122, 622: 제2 금속층
730: 구동 배선부
740: COG
750: 연결 배선부10: Conventional liquid crystal display device
11, 110: substrate
12, 112: gate insulating layer
13, 113: planarization layer
21: scan wiring
22: metal layer
23: active layer
24: drain electrode
25: source electrode
26: gate electrode
27: common electrode
100, 600, 700: liquid crystal display device
121, 621: first metal layer
122, 622: second metal layer
730: driving wiring unit
740: COG
750: connection wiring unit

Claims (14)

표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 갖는 기판;
상기 표시 영역에 배치되고, 게이트 전극, 상기 게이트 전극 상부에 산화물 반도체로 이루어진 액티브층 및 상기 액티브층과 접하는 소스 전극과 드레인 전극을 갖는 박막 트랜지스터;
상기 비표시 영역에 배치된 ESD(electrostatic discharge) 보호 회로부;
상기 비표시 영역에서 상기 ESD 보호 회로부보다 상기 표시 영역에서 더 멀리 배치된 Vcom 배선부;
상기 비표시 영역에서 상기 ESD 보호 회로와 연결되고, 상기 Vcom 배선부보다 상기 표시 영역에서 더 멀리 배치된 구동 배선부; 및
상기 Vcom 배선부와 상기 ESD 보호 회로부 사이에 배치되는 Vcom 피드백 배선부를 포함하며,
상기 Vcom 배선부는 상기 구동 배선부와 상기 Vcom 피드백 배선부 사이에 배치되는, 액정 표시 장치.a substrate having a display area and a non-display area surrounding the display area;
a thin film transistor disposed in the display area, the thin film transistor having a gate electrode, an active layer made of an oxide semiconductor on the gate electrode, and a source electrode and a drain electrode in contact with the active layer;
an electrostatic discharge (ESD) protection circuit unit disposed in the non-display area;
a Vcom wiring part disposed further from the display area than the ESD protection circuit part in the non-display area;
a driving wiring part connected to the ESD protection circuit in the non-display area and disposed farther from the display area than the Vcom wiring part; and
a Vcom feedback wiring unit disposed between the Vcom wiring unit and the ESD protection circuit unit;
The Vcom wiring unit is disposed between the driving wiring unit and the Vcom feedback wiring unit. 제1항에 있어서,
상기 ESD 보호 회로부는 상기 Vcom 배선부보다 더 낮은 금속 밀도를 갖는 것을 특징으로 하는, 액정 표시 장치.According to claim 1,
The ESD protection circuit portion is characterized in that it has a lower metal density than the Vcom wiring portion, the liquid crystal display device. 제1항에 있어서,
상기 ESD 보호 회로부는 상기 Vcom 배선부보다 더 낮은 홀(hole)의 밀도를 갖는 것을 특징으로 하는, 액정 표시 장치.According to claim 1,
The ESD protection circuit portion is characterized in that it has a lower density of holes than the Vcom wiring portion, the liquid crystal display device. 제3항에 있어서,
상기 홀은 상기 박막 트랜지스터의 상부를 평탄화하는 평탄화층을 관통하는 홀인 것을 특징으로 하는, 액정 표시 장치.4. The method of claim 3,
The hole is a hole passing through a planarization layer that planarizes an upper portion of the thin film transistor. 제1항에 있어서,
상기 구동 배선부 외측에 배치된 한 쌍의 회로부; 및
상기 한 쌍의 회로부 각각을 서로 연결시키는 연결 배선부를 더 포함하는 것을 특징으로 하는, 액정 표시 장치.According to claim 1,
a pair of circuit units disposed outside the driving wiring unit; and
and a connection wiring unit connecting each of the pair of circuit units to each other. 제1항에 있어서,
상기 게이트 전극과 스캔 배선이 배치되는 레벨의 제1 금속층 및 상기 소스 전극과 상기 드레인 전극이 배치되는 레벨의 제2 금속층을 더 포함하며,
상기 ESD 보호 회로부에는 정전기를 방출하기 위한 배선을 제외하고 상기 제1 금속층들을 연결하기 위한 제2 금속층만이 배치되는, 액정 표시 장치.According to claim 1,
Further comprising a first metal layer at a level at which the gate electrode and the scan wiring are disposed, and a second metal layer at a level at which the source electrode and the drain electrode are disposed,
and only a second metal layer for connecting the first metal layers is disposed in the ESD protection circuit part except for a wiring for dissipating static electricity. 제6항에 있어서,
상기 Vcom 배선부 및 상기 Vcom 피드백 배선부에는 상기 제2 금속층이 상기 스캔 배선과 교차하여 연장되고, 상기 ESD 보호 회로부의 제2 금속층보다 더 큰 폭을 가지는, 액정 표시 장치.7. The method of claim 6,
In the Vcom wiring part and the Vcom feedback wiring part, the second metal layer extends to cross the scan wiring and has a width greater than that of the second metal layer of the ESD protection circuit part. 제1항에 있어서,
상기 구동 배선부는 스캔 배선부 또는 데이터 배선부인 것을 특징으로 하는, 액정 표시 장치.According to claim 1,
The driving wiring unit is a scan wiring unit or a data wiring unit, characterized in that the liquid crystal display. 제6항에 있어서,
상기 비표시 영역에서 상기 ESD 보호 회로와 상기 박막 트랜지스터 사이에 배치되는 더미부를 더 포함하는, 액정 표시 장치.7. The method of claim 6,
and a dummy part disposed between the ESD protection circuit and the thin film transistor in the non-display area. 제6항에 있어서,
상기 Vcom 배선부 및 상기 Vcom 피드백 배선부 각각은 적어도 하나의 금속층, 상기 적어도 하나의 금속층의 최상부를 평탄화하는 평탄화층 및 상기 평탄화층 상의 공통 전극층을 포함하고,
상기 Vcom 배선부의 일부는 상기 제2 금속층이 상기 스캔 배선에 수직한 바(bar) 형상으로 패터닝 되어 제거되어 메쉬(mesh) 구조를 가지는, 액정 표시 장치.7. The method of claim 6,
Each of the Vcom wiring unit and the Vcom feedback wiring unit includes at least one metal layer, a planarization layer for planarizing an uppermost portion of the at least one metal layer, and a common electrode layer on the planarization layer,
A portion of the Vcom wiring unit has a mesh structure by removing the second metal layer by patterning and removing the second metal layer in a bar shape perpendicular to the scan wiring. 제9항에 있어서,
상기 더미부에는 상기 제2 금속층이 배치되지 않는, 액정 표시 장치.10. The method of claim 9,
and the second metal layer is not disposed on the dummy portion. 삭제delete 삭제delete 삭제delete
KR1020140183022A 2014-12-18 2014-12-18 Liquid crystal display apparatus KR102274993B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140183022A KR102274993B1 (en) 2014-12-18 2014-12-18 Liquid crystal display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140183022A KR102274993B1 (en) 2014-12-18 2014-12-18 Liquid crystal display apparatus

Publications (2)

Publication Number Publication Date
KR20160074141A KR20160074141A (en) 2016-06-28
KR102274993B1 true KR102274993B1 (en) 2021-07-07

Family

ID=56366132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140183022A KR102274993B1 (en) 2014-12-18 2014-12-18 Liquid crystal display apparatus

Country Status (1)

Country Link
KR (1) KR102274993B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107481626A (en) * 2017-08-21 2017-12-15 合肥惠科金扬科技有限公司 A kind of new A MOLED display screens protected comprehensively

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014174891A1 (en) * 2013-04-25 2014-10-30 シャープ株式会社 Display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100596031B1 (en) * 2000-07-24 2006-07-03 엘지.필립스 엘시디 주식회사 IPS mode Liquid crystal display device
KR101233145B1 (en) * 2006-06-19 2013-02-14 엘지디스플레이 주식회사 Liquid crystal display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014174891A1 (en) * 2013-04-25 2014-10-30 シャープ株式会社 Display device

Also Published As

Publication number Publication date
KR20160074141A (en) 2016-06-28

Similar Documents

Publication Publication Date Title
US9952473B2 (en) Display panel including light shielding line, display device having the same and method of manufacturing the same
US7839459B2 (en) Flat panel display device including electrostatic discharge prevention units
CN100474043C (en) Display base plate, liquid crystal display and method for manufacturing the same
WO2019101019A1 (en) Array substrate and display device
KR102007833B1 (en) Array substrate for fringe field switching mode liquid crystal display device
US8592237B2 (en) Method of manufacturing a thin film transistor including forming bus line patterns in a substrate and filling with metal
CN105470262A (en) Thin film transistor substrate and display apparatus using the same
JP2016057344A (en) Display device
US8754999B2 (en) Liquid crystal display and method for repairing defective pixel
US9607979B2 (en) Liquid crystal display device and manufacturing method thereof
KR101969568B1 (en) Thin Film Transistor Substrate Having Oxide Semiconductor and Manufacturing Method Thereof
KR20150001177A (en) Thin Film Transistor Substrate Having Metal Oxide Semiconductor and Manufacturing Method Thereof
US9240422B2 (en) TFT array subsrate, fabrication method, and display device thereof
KR20160032751A (en) Liquid crystal display
CN104409462A (en) Array substrate, manufacturing method thereof and display device
CN104392990A (en) Array substrate and display device
US9293484B2 (en) Thin film transistor display panel and method of manufacturing the same
KR101960533B1 (en) Thin Film Transistor Substrate Having Metal Oxide Semiconductor and Manufacturing Method Thereof
KR102274993B1 (en) Liquid crystal display apparatus
US7489366B2 (en) Thin film transistor array substrate having scan or data lines extending to peripheral area without exceeding respectively outmost data and scan lines for reducing electrostatic discharge damage
KR101988006B1 (en) Thin Film Transistor Substrate Having Oxide Semiconductor and Manufacturing Method Thereof
US9939693B2 (en) Fringe field switching type liquid crystal display having metal layer for protecting pad
KR20150062741A (en) Array substrate for fringe field switching mode liquid crystal display device and Method of fabricating the same
KR20140031143A (en) Thin film transistor substrate having a light absorbing layer for shielding metal oxide semiconductor layer from light and method for manufacturing the same
KR102059321B1 (en) Liquid crystal display device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant