KR102256630B1 - 발광 소자 패키지 - Google Patents

발광 소자 패키지 Download PDF

Info

Publication number
KR102256630B1
KR102256630B1 KR1020140184641A KR20140184641A KR102256630B1 KR 102256630 B1 KR102256630 B1 KR 102256630B1 KR 1020140184641 A KR1020140184641 A KR 1020140184641A KR 20140184641 A KR20140184641 A KR 20140184641A KR 102256630 B1 KR102256630 B1 KR 102256630B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
dlc
disposed
Prior art date
Application number
KR1020140184641A
Other languages
English (en)
Other versions
KR20160075102A (ko
Inventor
곽호상
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140184641A priority Critical patent/KR102256630B1/ko
Publication of KR20160075102A publication Critical patent/KR20160075102A/ko
Application granted granted Critical
Publication of KR102256630B1 publication Critical patent/KR102256630B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S362/00—Illumination
    • Y10S362/80—Light emitting diode

Abstract

실시 예는 패키지 몸체, 상기 패키지 몸체에 배치되는 적어도 하나의 리드 프레임, 상기 적어도 하나의 리드 프레임의 상부면에 배치되는 제1 DLC층, 및 상기 제1 DLC층 상에 배치되는 발광 소자를 포함하며, 상기 제1 DLC층의 열전도율은 상기 리드 프레임의 열 전도율보다 높다.

Description

발광 소자 패키지{A LIGHT EMITTNG DEVICE PACKAGE}
실시 예는 발광 소자 패키지에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode:LD)와 같은 발광 소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL:Cold Cathode Fluorescent Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
조명 장치나 표시 장치에는 발광 소자 패키지가 널리 사용되고 있다. 발광 소자 패키지는 일반적으로 몸체, 몸체 내에 위치하는 리드 프레임들, 및 리드 프레임들 중 어느 하나에 위치하는 발광 소자(예컨대, LED)를 포함할 수 있다.
LED 패키지에 대한 신뢰성 평가에 있어서 가장 중요한 기준으로 광속 유지율이 있다. LED 칩의 효율성 저하, 수지층의 변색, 및 부식 등이 광속 유지율을 떨어뜨리는 요인일 수 있다. LED 칩에서 발생하는 열적 또는 광학적 특성에 의하여 리드 프레임의 변색을 유발할 수 있다.
실시 예는 리드 프레임의 변색 또는 부식을 방지하고, 방열 효율을 향상시킬 수 있는 발광 소자 패키지를 제공한다.
실시 예에 따른 발광 소자 패키지는 패키지 몸체; 상기 패키지 몸체에 배치되는 적어도 하나의 리드 프레임; 상기 적어도 하나의 리드 프레임의 상부면에 배치되는 제1 DLC(Diamond Like Carbon)층; 및 상기 제1 DLC층 상에 배치되는 발광 소자를 포함하며, 상기 제1 DLC층의 열전도율은 상기 리드 프레임의 열 전도율보다 높다.
상기 발광 소자 패키지는 상기 발광 소자와 상기 제1 DLC층 사이에 배치되는 접착 부재를 더 포함할 수 있다.
상기 제1 DLC층의 열전도율은 상기 접착 부재의 열전도율보다 높을 수 있다.
상기 제1 DLC층은 상기 적어도 하나의 리드 프레임의 상부면, 및 상기 패키지 몸체의 일부 표면에도 배치될 수 있다.
상기 제1 DLC층에는 Au, Ag, 또는 Pt 중 적어도 하나가 도금될 수 있다.
상기 패키지 몸체는 바닥과 측면을 포함하고, 상기 적어도 하나의 리드 프레임의 상부면을 노출하는 캐비티(cavity)를 가지며, 상기 제1 DLC층은 상기 적어도 하나의 리드 프레임의 상부면, 및 상기 캐비티의 측면에도 배치될 수 있다.
상기 발광 소자 패키지는 상기 패키지 몸체의 뒷면에 배치되는 제2 DLC층을 더 포함할 수 있다. 상기 발광 소자 패키지는 상기 패키지 몸체를 관통하여 상기 제1 DLC층과 상기 제2 DLC층을 연결하는 DLC 비아(via)를 더 포함할 수 있다.
실시 예는 리드 프레임의 변색 또는 부식을 방지하고, 방열 효율을 향상시킬 수 있다.
도 1은 실시 예에 따른 발광 소자 패키지의 사시도를 나타낸다.
도 2a는 도 1에 도시된 발광 소자 패키지의 일 실시 예에 따른 AB 방향의 단면도를 나타낸다.
도 2b는 도 1에 도시된 발광 소자 패키지의 다른 실시 예에 따른 AB 방향의 단면도를 나타낸다.
도 3은 도 1에 도시된 발광 소자의 일 실시 예를 나타낸다.
도 4는 도 1에 도시된 발광 소자의 다른 실시 예를 나타낸다.
도 5는 다른 실시 예에 따른 발광 소자 패키지의 사시도를 나타낸다.
도 6은 도 5에 도시된 발광 소자 패키지의 CD 방향의 단면도를 나타낸다.
도 7은 도 6에 도시된 발광 소자의 및 접착 부재의 일 실시 예를 나타낸다.
도 8은 다른 실시 예에 따른 발광 소자 패키지의 단면도를 나타낸다.
도 9는 다른 실시 예에 따른 발광 소자 패키지의 단면도를 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.
도 1은 실시 예에 따른 발광 소자 패키지(100)의 사시도를 나타내고, 도 2a는 도 1에 도시된 발광 소자 패키지(100)의 일 실시 예에 따른 AB 방향의 단면도를 나타낸다.
도 1 및 도 2를 참조하면, 발광 소자 패키지(100)는 패키지 몸체(110), 적어도 하나의 제1 리드 프레임(122,124,126), 및 적어도 하나의 제2 리드 프레임(132,134,136), 적어도 하나의 발광 소자(142, 144, 159), 적어도 하나의 제너 다이오드(152, 154), 와이어들(161 내지 167), 몰딩부(170), DLC(Diamond-like carbon)층(180)을 포함한다.
패키지 몸체(110)는 상부가 개방되고 바닥(101) 및 측면(102)으로 이루어지는 캐비티(cavity, 105) 갖는다.
패키지 몸체(110)의 캐비티(105)는 단면의 형상이 컵 형상, 오목한 용기 형상 등으로 형성될 수 있으며, 캐비티(105)의 측면(102)은 캐비티(105)의 바닥(101)에 대해 수직하거나 경사질 수 있다.
패키지 몸체(110)의 캐비티(105)를 위에서 바라본 형상은 원형, 타원형, 다각형(예컨대, 사각형)일 수 있으며, 다각형인 패키지 몸체(110)의 캐비티(105)의 모서리 부분은 곡면일 수도 있으나, 이에 한정하지 않는다.
패키지 몸체(110)는 광 반사도가 높은 수지 재질, 예컨대, 폴리프탈아미드(PPA:Polyphthalamide), EMC 수지, PC 수지, 또는 PCT 수지로 형성될 수 있다. 다만 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
또는 다른 실시 예에서 패키지 몸체(110)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN), Al2O3, GaN, ZnO, SiO2, Au, Si3N4, AuSn 등과 같이 절연성 또는 열전도율이 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다.
또는 다른 실시 예에서 패키지 몸체(110)는 발광 소자(142, 144, 159)의 점등 및 소등 간의 콘트라스트(contrast)를 높이기 위하여 빛을 흡수하거나, 광 반사율이 낮은 부재, 예컨대, 흑색 수지(black resin)로 이루어질 수 있으며, 사출 성형을 통하여 형성될 수 있다.
예컨대, 패키지 몸체(110)는 카본 블랙이 혼합된 폴리프탈아미드(Polyphtalamide, PPA) 수지, 블랙 EMC(Epoxy Mold Compound) 수지, 또는 블랙 실리콘(black silicon)으로 이루어질 수 있다.
적어도 하나의 제1 리드 프레임(122, 124,126)과 적어도 하나의 제2 리드 프레임(132,134,136)은 서로 전기적으로 분리되도록 패키지 몸체(110)의 표면에 배치될 수 있다. 또한 제1 리드 프레임(122,124,126)의 수는 복수 개일 수 있고, 제2 리드 프레임(132,134,136)의 수는 복수 개일 수 있다.
제1 리드 프레임(122, 124,126) 및 제2 리드 프레임(132, 134,136)은 도전성 물질, 예컨대, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나로 형성되거나, 또는 이들 중 적어도 하나를 포함하는 합금으로 형성될 수 있으며, 단층 또는 다층 구조일 수 있다.
제1 및 제2 리드 프레임들(122, 124, 126, 132,134,136)의 표면, 예컨대, 상부면에는 발광 소자(142, 144,149)에서 방출된 빛을 반사시킬 수 있는 반사 물질, 예컨대, Ag이 코팅될 수도 있다.
도 1 및 도 2에서 제1 리드 프레임(122,124,126)의 수는 3개일 수 있고, 제2 리드 프레임(132,134,136)의 수는 3개일 수 있으나, 이에 한정되는 것은 아니다.
제1 리드 프레임들(122, 124,126)은 서로 전기적으로 분리되도록 패키지 몸체(110)의 표면에 배치될 수 있다. 제1 리드 프레임들(122,124,126) 각각의 일단은 패키지 몸체(110)의 밖으로 노출될 수 있다.
예컨대, 제1 리드 프레임들(122,124,126) 각각의 일단은 패키지 몸체(110)의 제1 측면으로 노출될 수 있다.
제2 리드 프레임들(132,134,136)은 서로 전기적으로 분리되도록 패키지 몸체(110)의 표면에 배치될 수 있다.
또한 제2 리드 프레임들(132,134,136)은 제1 리드 프레임들(122,124,126)과 서로 이격하여 배치될 수 있으며, 제1 리드 프레임들(122,124,126)과 제2 리드 프레임들 (132,134,136) 사이에는 패키지 몸체(110)의 일부가 배치될 수 있다.
제2 리드 프레임들(132,134,136) 각각의 일단은 패키지 몸체(110)의 밖으로 노출될 수 있다. 예컨대, 제2 리드 프레임들(132,134,136) 각각의 일단은 패키지 몸체(110)의 제2 측면으로 노출될 수 있다. 이때 패키지 몸체(110)의 제1 측면과 제2 측면은 서로 마주볼 수 있으나, 실시 예가 이에 한정되는 것은 아니다.
제1 리드 프레임들(122,124,126) 각각의 상부면 및 제2 리드 프레임들(132,134,136) 각각의 상부면은 캐비티(105)에 의하여 노출될 수 있다.
제1 리드 프레임들(122,124,126)의 상부면에는 제1 홈(301)이 마련될 수 있고, 제1 리드 프레임들(122,124,126)의 하부면에는 제2 홈(302)이 마련될 수 있다.
제2 리드 프레임들(132,134,136)의 상부면에는 제3 홈(303)이 마련될 수 있고, 제2 리드 프레임들(132,134,136)의 하부면에는 제4 홈(304)이 마련될 수 있다.
제1 내지 제4 홈들(301 내지 304) 내에는 패키지 몸체(110)가 채워질 수 있다. 제1 내지 제4 홈들(301 내지 304)은 수분 또는 공기 등의 침투 경로를 길게 함으로써, 기밀성을 향상시킬 수 있다. 또한 제1 내지 제4 홈들(301 내지 304)은 패키지 몸체(110)와의 접촉 면적을 넓혀 패키지 몸체(110)와 제1 및 제2 리드 프레임들(122,124,126,132,134,136) 간의 접착력을 향상시킬 수 있다.
DLC층(180)은 적어도 하나의 제1 리드 프레임(122,124,126)의 상부면, 및 적어도 하나의 제2 리드 프레임(132,134,136)의 상부면에 배치된다.
예컨대, DLC(Diamond-like carbon)층(180)은 캐비티(105)에 의하여 노출되는 적어도 하나의 제1 리드 프레임(122,124,126)의 상부면, 및 적어도 하나의 제2 리드 프레임(132,134,136)의 상부면에 배치될 수 있다.
적어도 하나의 발광 소자(142, 144,149)는 DLC층(180) 상에 배치될 수 있다. 예컨대, 적어도 하나의 발광 소자(142, 144,149)는 캐비티(105)에 의하여 노출되는 제1 리드 프레임 또는 제2 리드 프레임 중 적어도 하나의 상부면에 위치하는 DLC층(180) 상에 배치될 수 있다.
예컨대, 제1 발광 소자(142)는 캐비티(105)에 의하여 노출되는 제1 리드 프레임(122)의 상부면에 위치하는 DLC층(180)의 일 영역 상에 배치될 수 있고, 제2 발광 소자(144)는 캐비티(105)에 의하여 노출되는 제1 리드 프레임(126)의 상부면에 위치하는 DLC층(180)의 다른 일 영역 상에 배치될 수 있고, 제3 발광 소자(159)는 캐비티(105)에 의하여 노출되는 제2 리드 프레임(134)의 상부면에 위치하는 DLC층(180)의 또 다른 일 영역 상에 배치될 수 있다.
DLC층(180)은 내부식성이 강하여 산, 염기, 가스에 반응하지 않기 때문에, 리드 프레임들(122,124,126,132,134,136)이 산, 염기, 가스와 반응하여 부식 또는 변색되는 것을 방지할 수 있고, 이로 인하여 실시 예는 부식 또는 변색으로 인하여 발광 소자 패키지(100)의 수명이 단축되는 것을 방지할 수 있다.
또한 DLC층(180)은 열전도율이 높고, 열저항이 낮아 발광 소자(142,144,149)에서 발생하는 열의 방출 효율을 향상시킬 수 있다.
예컨대, DLC층(180)의 열전도율은 약 1000[W/(m·K)] 이상일 수 있으며, 리드 프레임들(122,124,126,132,134,136)의 열 전도율(예컨대, copper의 열전도율=400[W/(m·K)], silver의 열 전도율=419[W/(m·K)], Aluminium의 열전도율=237[W/(m·K)])보다 높기 때문에 방열 효율을 향상시킬 수 있다.
흑연을 원료로 이온 빔 증착법에 의하여 카본막을 생성할 수 있는데, 생성된 카본막의 성질이 다이아몬드와 매우 유사하여 DLC(Diamond Like Carbon)라 명명한다. DLC는 비결정성(Amorphous) 구조를 가질 수 있고, 구조적으로는 다이아몬드 결정과 다르지만 특성적으로는 다이아몬드와 매우 유사하다. DLC는 열전도율, 내부식성, 내마모성, 내화학성, 및 내산화성이 우수하고, 마찰계수가 작으며, 경도가 높다.
DLC는 상온에서 합성이 가능하므로 기판의 재질에 대한 제한이 없고, 세라믹, 각종 금속 재질의 기판에도 코팅 또는 부착할 수 있다. 또한 DLC층(180)은 필름 형태로 제작 가능하기 때문에 리드 프레임의 상부면의 형상에 상관없이 리드 프레임 상부면에 부착 또는 코팅이 용이할 수 있다.
DLC는 수소 불포함 비결정질 카본(Hydrogen-free amorphous carbon), 수소 포함 비결정질 카본(hydrogen-containing amorphous carbon), 및 수소 불포함 사면체 비결정질 카본(hydrogen-free tetrahedral amorphous carbon)을 포함할 수 있다.
DLC층(180)은 전기 전도성을 가질 수 있고, 전기 전도성을 향상시키기 위하여 DLC층(180)의 표면에는 전기 전도도가 우수한 Au, Ag, 또는 Pt 중 적어도 하나가 도금될 수 있다.
DLC층(180)의 두께는 5nm ~ 10㎛일 수 있다. DLC층(180)의 두께가 0.1㎛ 미만일 경우에는 리드 프레임의 변색 방지 및 열 방출 효과가 거의 나타나지 않는다. 또한 DLC층(180)의 두께가 10㎛ 초과일 경우에는 전기 전도도가 우수한 Au, Ag, 또는 Pt 등을 표면에 도금하더라 DLC층(180)은 전기 전도성을 상실하여 도전층의 역할을 할 수 없다.
예컨대, 전기 전도도가 우수한 금속을 도금하지 않더라도 전기 전도성을 가질 수 있는 DLC층(180)의 두께는 5nm ~ 10nm일 수 있다.
적어도 하나의 발광 소자(142, 144,149)는 적어도 하나의 제1 리드 프레임(122, 126) 및 적어도 하나의 제2 리드 프레임(132, 136)과 전기적으로 연결될 수 있다.
적어도 하나의 발광 소자(142,144,159)는 다이 본딩(die bonding) 또는 와이어 본딩(wire bonding) 중 적어도 하나에 의하여 적어도 하나의 제1 리드 프레임(122,124,126) 및 적어도 하나의 제2 리드 프레임(132,134,136)과 전기적으로 연결될 수 있다.
예컨대, 와이어들(161 내지 164, 166)에 의하여 적어도 하나의 발광 소자(142, 144,159)는 제1 리드 프레임(122,126) 및 제2 리드 프레임(132,136)과 전기적으로 연결될 수 있다.
적어도 하나의 발광 소자(142,144,159)는 수직형, 수평형, 또는 플립칩형의 발광 소자일 수 있으며, 적색광, 청색광, 또는 황색광 중 적어도 하나를 발생할 수 있다. 예컨대, 발광 소자(142,144)는 청색광을 발생하는 블루 LED 칩일 수 있고, 발광 소자(159)는 적색광을 발생하는 적색 LED 칩일 수 있으나, 이에 한정되는 것은 아니다.
도 2b는 도 1에 도시된 발광 소자 패키지의 다른 실시 예에 따른 AB 방향의 단면도를 나타낸다.
도 2b를 참조하면, DLC층(180a)은 리드 프레임들(122 내지 126, 132 내지 136) 각각의 상부면 전체에 배치될 수 있고, DLC층(180b)은 패키지 몸체(110)의 캐비티(105)의 측면(102) 상에 배치될 수 있다.
예컨대, DLC층(180a)은 패키지 몸체(110)와 리드 프레임들(122 내지 126, 132 내지 136) 사이, 및 패키지 몸체(110) 밖으로 노출되는 리드 프레임들(122 내지 126, 132 내지 136) 각각의 상부면 상에도 배치될 수 있다.
도 2b의 DLC층(180a, 180b)이 배치되는 영역의 면적은 도 2a의 DLC층(180)이 배치되는 면적보다 넓기 때문에, 방열 효과를 향상시킬 수 있다.
도 3은 도 1에 도시된 발광 소자(142a)의 일 실시 예를 나타낸다.
도 3을 참조하면, 발광 소자(142a)는 기판(310), 발광 구조물(320), 전도층(330), 제1 전극(342), 및 제2 전극(344)을 포함할 수 있다.
기판(310)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 또한 기판(310)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 예를 들어 기판(310)은 사파이어(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, GaAs 중 적어도 하나를 포함하는 물질일 수 있다. 이러한 기판(310)의 상면에는 요철 패턴이 형성될 수 있다.
또한 기판(310) 위에는 2족 내지 6족 원소의 화합물 반도체를 이용한 층 또는 패턴, 예컨대, ZnO층(미도시), 버퍼층(미도시), 언도프드 반도체층(미도시) 중 적어도 한 층이 형성될 수 있다. 버퍼층 또는 언도프드 반도체층은 3족-5족 원소의 화합물 반도체를 이용하여 형성될 수 있으며, 버퍼층은 기판과의 격자 상수의 차이를 줄여주게 되며, 언도프드 반도체층은 도핑하지 않는 GaN계 반도체로 형성될 수 있다.
발광 구조물(320)은 빛을 발생하는 반도체층일 수 있으며, 제1 도전형 반도체층(322), 활성층(324), 및 제2 도전형 반도체층(326)을 포함할 수 있다.
제1 도전형 반도체층(322)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 예컨대, 제1 도전형 반도체층(322)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있으며, n형 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다.
활성층(324)은 제1 도전형 반도체층(322) 및 제2 도전형 반도체층(326)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.
활성층(324)은 반도체 화합물, 예컨대, 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 우물 구조, 다중 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다. 활성층(324)이 양자우물구조인 경우에는 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1-a-bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 가질 수 있다. 우물층은 장벽층의 에너지 밴드 갭보다 낮은 밴드 갭을 갖는 물질일 수 있다.
제2 도전형 반도체층(326)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다. 예컨대, 제2 도전형 반도체층(326)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체일 수 있으며, p형 도펀트(예컨대, Mg, Zn, Ca, Sr, Ba)가 도핑될 수 있다.
발광 소자(142a)는 380nm ~ 460nm의 파장을 갖는 광을 발생할 수 있으며, 이러한 광을 발생하기 위하여 발광 구조물(320)에 포함되는 제1 도전형 반도체층(322), 활성층(324), 및 제2 도전형 반도체층(326) 중 적어도 하나에 포함된 인듐(In) 또는/및 알루미늄(Al)의 함유량은 조절될 수 있다.
발광 구조물(320)는 제2 도전형 반도체층(326), 활성층(324) 및 제1 도전형 반도체층(322)의 일부가 제거되어 제1 도전형 반도체층(322)의 일부를 노출할 수 있다.
전도층(330)은 제2 도전형 반도체층(326) 상에 배치될 수 있다. 전도층(330)은 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(324)으로부터 제2 도전형 반도체층(326)으로 방출되는 빛의 추출 효율을 증가시킬 수 있다.
전도층(330)은 투명 전도성 산화물, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Antimony tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx,RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 이루어질 수 있다.
제1 전극(342)은 노출되는 제1 도전형 반도체층(322) 상에 배치되며, 제2 전극(344)은 전도층(330) 상에 배치될 수 있다.
도 4는 도 1에 도시된 발광 소자의 다른 실시 예(159a)를 나타낸다.
도 4를 참조하면, 발광 소자(300-2)는 제2 전극부(405), 보호층(440), 전류 차단층(Current Blocking Layer; 445), 발광 구조물(450), 패시베이션층(465), 및 제1 전극부(470)를 포함한다.
제2 전극부(405)는 제1 전극부(470)와 함께 발광 구조물(450)에 전원을 제공한다. 제2 전극부(405)는 지지층(support, 410), 접합층(bonding layer, 415), 배리어층(barrier layer, 420), 반사층(reflective layer, 425), 및 오믹 영역(ohmic layer, 430)을 포함할 수 있다.
지지층(410)는 발광 구조물(450)을 지지한다. 지지층(210)은 금속 또는 반도체 물질로 형성될 수 있다. 또한 지지층(410)은 전기 전도성과 열 전도성이 높은 물질로 형성될 수 있다. 예컨대, 지지층(410)는 구리(Cu), 구리 합금(Cu alloy), 금(Au), 니켈(Ni), 몰리브덴(Mo), 및 구리-텅스텐(Cu-W) 중 적어도 하나를 포함하는 금속 물질이거나, 또는 Si, Ge, GaAs, ZnO, SiC 중 적어도 하나를 포함하는 반도체일 수 있다.
접합층(415)은 지지층(410)와 배리어층(420) 사이에 배치될 수 있으며, 지지층(410)과 배리어층(420)을 접합시키는 본딩층(bonding layer)의 역할을 할 수 있다. 접합층(415)은 금속 물질, 예를 들어, In,Sn, Ag, Nb, Pd, Ni, Au, Cu 중 적어도 하나를 포함할 수 있다. 접합층(415)은 지지층(410)을 본딩 방식으로 접합하기 위해 형성하는 것이므로 지지층(410)을 도금이나 증착 방법으로 형성하는 경우에는 접합층(215)은 생략될 수 있다.
배리어층(420)은 반사층(425), 오믹 영역(430), 및 보호층(440)의 아래에 배치되며, 접합층(415) 및 지지층(410)의 금속 이온이 반사층(425), 및 오믹 영역(430)을 통과하여 발광 구조물(450)로 확산하는 것을 방지할 수 있다. 예컨대, 배리어층(420)은 Ni, Pt, Ti,W,V, Fe, Mo 중 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 이루어질 수 있다.
반사층(425)은 배리어층(420) 상에 배치될 수 있으며, 발광 구조물(450)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선할 수 있다. 반사층(425)은 광 반사 물질, 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다.
반사층(425)은 금속 또는 합금과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 예를 들어, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 형성할 수 있다.
오믹 영역(430)은 반사층(425)과 제2 도전형 반도체층(452) 사이에 배치될 수 있으며,제2 도전형 반도체층(452)에 오믹 접촉(ohmic contact)되어 발광 구조물(450)에 전원이 원활히 공급되도록 할 수 있다.
투광성 전도층과 금속을 선택적으로 사용하여 오믹 영역(430)을 형성할 수 있다. 예컨대 오믹 영역(430)은 제2 도전형 반도체층(452)과 오믹 접촉하는 금속 물질, 예컨대, Ag, Ni,Cr,Ti,Pd,Ir, Sn, Ru, Pt, Au, Hf 중 적어도 어느 하나를 포함할 수 있다.
보호층(440)은 제2 전극층(405)의 가장 자리 영역 상에 배치될 수 있다. 예컨대, 보호층(440)은 오믹 영역(430)의 가장 자리 영역, 또는 반사층(425)의 가장 자리 영역, 또는 배리어층(420)의 가장 자리 영역, 또는 지지층(410)의 가장 자리 영역 상에 배치될 수 있다.
보호층(440)은 발광 구조물(450)과 제2 전극층(405) 사이의 계면이 박리되어 발광 소자(300-2)의 신뢰성이 저하되는 것을 방지할 수 있다. 보호층(440)은 전기 절연성 물질, 예를 들어, ZnO, SiO2, Si3N4, TiOx(x는 양의 실수), 또는 Al2O3 등으로 형성될 수 있다.
전류 차단층(445)은 오믹 영역(430)과 발광 구조물(450) 사이에 배치될 수 있다. 전류 차단층(445)의 상면은 제2 도전형 반도체층(452)과 접촉하고, 전류 차단층(445)의 하면, 또는 하면과 측면은 오믹 영역(430)과 접촉할 수 있다. 전류 차단층(445)은 수직 방향으로 제1 전극부(470)와 적어도 일부가 오버랩되도록 배치될 수 있다.
전류 차단층(445)은 오믹 영역(430)과 제2 도전형 반도체층(452) 사이에 형성되거나, 반사층(425)과 오믹 영역(430) 사이에 형성될 수 있으며, 이에 대해 한정하지는 않는다.
발광 구조물(450)은 오믹 영역(430) 및 보호층(440) 상에 배치될 수 있다.
발광 구조물(450)의 측면은 단위 칩으로 구분하는 아이솔레이션(isolation) 에칭 과정에서 경사면이 될 수 있다. 발광 구조물(450)은 제1 도전형 반도체층(456), 활성층(454), 및 제2 도전형 반도체층(452)을 포함할 수 있으며, 도 3에서 설명한 바와 동일할 수 있다. 도 3에서 설명한 바와 같이, 발광 소자(159a)는 380nm ~ 460nm의 파장을 갖는 광을 발생할 수 있다.
패시베이션층(465)은 발광 구조물(450)을 전기적으로 보호하기 위하여 발광 구조물(450)의 측면에 배치될 수 있다. 패시베이션층(465)은 제1 도전형 반도체층(456)의 상면 일부 또는 보호층(440)의 상면에도 배치될 수 있다. 패시베이션층(465)은 절연 물질, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, 또는 Al2O3 로 형성될 수 있다.
제1 전극부(470)는 제1 도전형 반도체층(456) 상에 배치될 수 있고, 소정의 패턴 형상일 수 있다. 제1 도전형 반도체층(456)의 상면은 광 추출 효율을 증가시키기 위해 러프니스 패턴(미도시)이 형성될 수 있다. 또한 광 추출 효율을 증가시키기 위하여 제1 전극부(470)의 상면에도 러프니스 패턴(미도시)이 형성될 수 있다
도 5는 다른 실시 예에 따른 발광 소자 패키지(200)의 사시도를 나타내고, 도 6은 도 5에 도시된 발광 소자 패키지(200)의 CD 방향의 단면도를 나타낸다.
도 5 및 도 6을 참조하면, 발광 소자 패키지(200)는 패키지 몸체(210), 제1 및 제2 리드 프레임들(222,224), 발광 소자(230), 접착 부재(240), 및 DLC층(280), 및 수지층(260)을 포함한다.
패키지 몸체(210)는 측면(202) 및 바닥(203)으로 이루어지는 캐비티(cavity, 205)를 가질 수 있으며, 캐비티(205)의 측면(202)은 캐비티(205)의 바닥(203)을 기준으로 경사지게 형성될 수 있다. 도 5의 패키지 몸체(210)의 재질은 도 1 및 도 2에서 설명한 바와 동일할 수 있다.
제1 및 제2 리드 프레임들(222,224) 각각의 상부면의 적어도 일부는 패키지 몸체(210)의 캐비티(205)로 노출될 수 있다.
예컨대, 제1 및 제2 리드 프레임들(222,224) 각각의 하면은 패키지 몸체(210)의 하면으로 노출될 수 있다.
또한 예컨대, 제1 및 제2 리드 프레임들(122,124) 각각의 상부면의 일부(122a, 124a)는 패키지 몸체(210)의 캐비티(205)의 바닥(203)으로 노출될 수 있다.
예컨대, 제1 리드 프레임(222)의 상부면의 제1 노출 영역(222a)과 제2 리드 프레임(224)의 상부면의 제2 노출 영역(224a)은 패키지 몸체(110)의 캐비티(205)의 바닥(203)으로 노출될 수 있다. 제1 노출 영역(222a)과 제2 노출 영역(224a) 사이에는 패키지 몸체(210)의 바닥(203)의 일부가 배치될 수 있다.
제1 및 제2 노출 영역들(122a, 124a)의 면적은 후술하는 발광 소자(230)와 플립 칩 본딩을 할 수 있을 정도의 최소 면적일 수 있다. 이는 패키지 몸체(210)의 반사도가 제1 및 제2 리드 프레임들(222,224)의 반사도보다 높기 때문에, 노출되는 제1 및 제2 리드 프레임들(222,224)의 면적을 최소화함으로써, 발광 소자 패키지(100)의 광 추출 효율을 향상시키기 위함이다.
DLC(Diamond-like carbon)층(280)은 캐비티(205)에 의하여 노출되는 제1 리드 프레임(122,124,126)의 상부면, 및 제2 리드 프레임(132,134,136)의 상부면에 배치된다.
예컨대, DLC층(280)은 캐비티(105), 및 캐비티(105)의 바닥(203)에 의하여 노출되는 제1 리드 프레임(222)의 상부면의 제1 노출 영역(222a)과 제2 리드 프레임(224)의 상부면의 제2 노출 영역(224a)에 배치될 수 있다.
DLC층(280)의 재료, 열전도율, 및 전기 전도도는 도 1 및 도 2에서 설명한 DLC층(180)과 동일할 수 있으며, 중복을 피하기 위하여 설명을 생략한다.
예컨대, DLC층(280)의 열전도율은 약 1000[W/(m·K)] 이상일 수 있으며, 접착 부재(240)의 열전도율(예컨대, AuSn solder의 열전도율=57[W/(m·K)]), 및 리드 프레임들(222, 224)의 열 전도율보다 높기 때문에, 방열 효율을 향상시킬 수 있다.
발광 소자(230)는 패키지 몸체(210)의 캐비티(205)에 의하여 노출되는 제1 및 제2 리드 프레임들(222,224)의 상부면들 상에 배치될 수 있다.
예컨대, 발광 소자(230)는 제1 리드 프레임(222)의 제1 노출 영역(222a)과 제2 리드 프레임(224)의 제2 노출 영역(224a)에 위치하는 DLC(Diamond-like carbon)층(280) 상에 배치될 수 있다.
도 7은 도 6에 도시된 발광 소자(230)의 및 접착 부재(240)의 일 실시 예를 나타낸다.
도 7을 참조하면, 발광 소자(230)는 기판(310), 발광 구조물(320), 전도층(330), 제1 전극(342), 제2 전극(344), 및 패시베이션층(passivation layer, 350)을 포함할 수 있다. 예컨대, 발광 소자(130)는 플립 칩형 발광 다이오드일 수 이다. 도 3과 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 생략한다.
패시베이션층(350)은 발광 구조물(320)의 측면 상에 배치될 수 있다.
예컨대, 패시베이션층(350)은 발광 구조물(320)의 측면을 덮을 수 있다. 또한 패시베이션층(350)은 제1 전극(342)이 배치되는 영역을 제외한 제1 도전형 반도체층(322)의 노출되는 나머지 영역 상에 배치될 수도 있다. 또한 패시베이션층(350)은 제2 전극(344)이 배치되는 영역을 제외한 전도층(330)의 상면의 나머지 영역 상에 배치될 수도 있다.
패시베이션층(350)은 제1 전극(342)의 상면의 적어도 일 부분, 및 제2 전극(344)의 상면의 적어도 일부를 노출할 수 있다. 패시베이션층(350)은 절연 물질, 예컨대, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, 또는 Al2O3 로 형성될 수 있다.
또한 패시베이션층(350)은 굴절률이 서로 다른 적어도 두 개의 층을 적어도 1회 이상 교대로 적층한 복층 구조를 가지는 분산 브래그 반사층(Distributed Bragg Reflective layer)일 수 있다.
패시베이션층(350)은 제1 굴절률을 갖는 제1층, 및 제1 굴절률보다 작은 제2 굴절률을 갖는 제2층이 교대로 1회 이상 적층된 구조일 수 있다.
예컨대, 패시베이션층(350)은 TiO2층/SiO2층이 1회 이상 적층된 구조일 수 있고, 제1층 및 제2층 각각의 두께는 λ/4일 수 있고, λ은 발광 구조물(120)에서 발생하는 광의 파장을 의미할 수 있다.
접착 부재(240)는 DLC층(280)과 발광 소자(230) 사이에 배치되며, 발광 소자(230)를 DLC층(280)에 본딩시킨다. 또한 접착 부재(240)는 제1 및 제2 리드 프레임들(222,224)과 발광 소자(230)를 전기적으로 연결할 수 있다.
접착 부재(240)는 제1 접착 부재(240-1) 및 제2 접착 부재(240-2)를 포함할 수 있다.
제1 접착 부재(240-1)는 발광 소자(230)의 제1 전극(342)과 제1 리드 프레임(222)의 제1 노출 영역(222a) 상에 위치하는 DLC층(280a) 사이에 배치될 수 있고, 발광 소자(230)의 제1 전극(342)을 DLC층(280a)에 본딩시킬 수 있다.
또한 제1 접착 부재(240-1)는 발광 소자(230)의 제1 전극(342)과 제1 리드 프레임(222)의 제1 노출 영역(222a)을 전기적으로 연결시킬 수 있다.
제2 접착 부재(240-2)는 발광 소자(230)의 제2 전극(344)과 제2 리드 프레임(224)의 제2 노출 영역(224a) 상에 위치하는 DLC층(280b) 사이에 배치될 수 있고, 발광 소자(230)의 제2 전극(344)을 DLC층(280b)에 본딩시킬 수 있다.
또한 제2 접착 부재(240-2)는 발광 소자(230)의 제2 전극(344)과 제2 리드 프레임(224)의 제2 노출 영역(224a)을 전기적으로 연결시킬 수 있다.
제1 및 제2 접착 부재들(240-1, 240-2)은 범프(bump) 타입일 수 있으며, 서로 이격하여 배치될 수 있다.
제1 접착 부재(240-1)는 발광 소자(130)의 제1 전극(342)과 접촉하는 제1 확산 방지 접착층(240a), DLC층(280a)과 접촉하는 제2 확산 방지 접착층(240b), 및 제1 확산 방지 접착층(240a)과 제2 확산 방지 접착층(240b)을 연결하는 범퍼(240c)를 포함할 수 있다.
범퍼(240c)는 발광 소자(230)의 제1 전극(342)과 DLC층(280a) 사이에 배치될 수 있고, 발광 소자(230)의 제1 전극(342)과 제1 리드 프레임(222)의 제1 노출 영역(222a)을 전기적으로 연결할 수 있다.
제1 확산 방지 접착층(240a)은 발광 소자(230)의 제1 전극(342)과 범퍼(240c) 사이에 배치될 수 있고, 발광 소자(230)의 제1 전극(342)과 범퍼(240c)를 접합시킬 수 있다.
제1 확산 방지 접착층(240a)은 범퍼(240c)와 발광 소자(230)의 제1 전극(342) 사이의 접착력을 향상시키고, 범퍼(240c)에 포함된 이온이 제1 전극(342)을 통하여 발광 구조물(320)로 침투 또는 확산하는 것을 방지할 수 있다.
제2 확산 방지 접착층(240b)은 범퍼(240c)와 DLC층(280a) 사이에 배치될 수 있고, 범퍼(240c)와 DLC층(280a)을 접합시킬 수 있다.
제2 확산 방지 접착층(240b)은 범퍼(240c)와 DLC층(280a) 사이의 접착력을 향상시키고, 범퍼(240c)에 포함된 이온이 제1 리드 프레임(222)으로 침투 또는 확산하는 것을 방지할 수 있다.
도 7에 도시된 제1 접착 부재(240-1)는 2개의 확산 방지 접착층들(240a, 240b)을 포함하지만, 다른 실시 예에서는 2개의 확산 방지 접착층들(240a, 240b) 중 적어도 어느 하나가 생략될 수 있다.
제2 접착 부재(240-2)는 제1 접착 부재(240-1)와 동일한 구조를 가질 수 있으며, 중복을 피하기 위하여 설명은 생략한다.
도 8은 다른 실시 예에 따른 발광 소자 패키지(300)의 단면도를 나타낸다.
도 8을 참조하면, 발광 소자 패키지(300)는 지지 기판(410), 제1 및 제2 리드 프레임들(412,414), 제1 내지 제4 DLC층들(422, 424, 426a, 426b), 제1 및 제2 비아 콘택들(via contacts, 432, 434), 제1 및 제2 방열 전극들(442,444), 발광 소자(450), 접착 부재(460), 및 렌즈(470)을 포함한다.
지지 기판(410)은 편평한 플레이트 형상일 수 있으며, 캐비티를 구비하지 않는다. 지지 기판(410)의 재질은 도 1 및 도 2에서 설명한 기판(110)과 동일할 수 있다. 도 8의 지지 기판(410)은 패키지 몸체로도 표현할 수 있다.
제1 및 제2 리드 프레임들(412,414)은 지지 기판(410)의 상부면 상에 서로 이격하여 배치된다. 제1 및 제2 리드 프레임들(412,414)의 재질은 도 1 및 도 2에서 설명한 제1 및 제2 리드 프레임들(122, 124, 126, 132,134,136)과 동일할 수 있다.
제1 DLC층(422)은 제1 리드 프레임(412)의 상부면에 배치되고, 제2 DLC층(424)은 제2 리드 프레임(414)의 상부면에 배치된다.
발광 소자(450)는 제1 및 제2 DLC층들(422, 424) 상에 배치된다.
접착 부재(460)는 발광 소자(450)와 제1 및 제2 DLC층들(422, 424) 사이에 배치되며, 발광 소자(450)를 제1 및 제2 DLC층들(422,424)에 부착 또는 고정시킬 수 있다.
발광 소자(450)는 수평형, 수직형, 또는 플립칩형 중 어느 하나일 수 있다. 접착 부재(460)는 절연성 물질 또는 도전성 물질일 수 있다.
예컨대, 발광 소자(450)는 도 7의 플립칩 형일 수 있고, 접착 부재(460)는 도 7의 범프 타입일 수 있다.
제1 및 제2 방열 전극들(442,444)은 지지 기판(410)의 하부면에 서로 이격하여 배치된다.
제1 및 제2 방열 전극들(442,444)은 열전도성이 우수한 물질로 이루어질 수 있고, 발광 소자 패키지(300)로부터 발생하는 열을 방출시키는 경로로 작용할 수 있다.
비아 콘택들(432,434) 각각은 지지 기판(410)을 관통하여 제1 및 제2 리드 프레임들(412,414) 중 대응하는 어느 하나와 방열 전극들(442,444) 중 대응하는 어느 하나를 연결할 수 있다. 비아 콘택들(432, 434)은 지지 기판(410)에 마련되는 비아 홀 내에 도전 물질이 채워진 관통 전극일 수 있다. 비아 콘택들(432,434)은 제1 및 제2 리드 프레임들(412,414)과 방열 전극들(442,444) 간의 전기적인 연결 통로, 및 열 전달 통로 역할을 할 수 있다.
제3 및 제4 DLC층들(426a, 426b)은 방열 전극들(442,444)이 배치되는 영역을 제외한 지지 기판(410)의 하부면의 나머지 영역 상에 서로 이격하여 배치될 수 있다. 제3 DLC층(426a)은 제1 방열 전극(442)와 접촉할 수 있고, 제4 DLC층(426b)은 제2 방열 전극(444)과 접촉할 수 있다.
제1 내지 제4 DLC층들(422, 424, 426a,426b)의 재질, 열전도율, 및 전기전도도는 도 1 및 도 2에서 설명한 DLC층(180)과 동일할 수 있다.
예컨대, 제1 내지 제4 DLC층들(422, 424, 426a, 426b)의 열전도율은 약 1000[W/(m·K)] 이상일 수 있으며, 접착 부재(460)의 열전도율, 리드 프레임들(412, 414)의 열 전도율, 및 지지 기판(410)의 열전도율(예컨대, ZnO의 열전도율=26[W/(m·K)], Cu의 열전도율=400, AlN의 열전도율=275[W/(m·K)], Si의 열전도율=150[W/(m·K)])보다 높기 때문에, 방열 효율을 향상시킬 수 있다.
렌즈(470)는 지지 기판(410) 상에 배치되며, 발광 소자(450) 및 제1 및 제2 DLC층들(422,424), 및 제1 및 제2 리드 프레임들(412,414)을 밀봉하도록 감쌀 수 있다.
렌즈(470)는 발광 소자(450)로부터 방출된 빛의 경로를 변경하는 역할을 할 수 있다. 렌즈(470)는 반구, 타원형, 돔 형상, 또는 다면체 형상을 가질 수 있으나, 이에 한정되는 것은 아니다.
렌즈(470)는 발광 소자(450)로부터 발생하는 열에 내성이 강한 투광성 수지 재질, 예컨대, 실리콘으로 이루어질 수 있다.
도 9는 다른 실시 예에 따른 발광 소자 패키지(400)의 단면도를 나타낸다.
도 8과 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
도 9를 참조하면, 발광 소자 패키지(400)는 지지 기판(410), 제1 및 제2 리드 프레임들(412,414), 제1 내지 제4 DLC층들(422a, 424a, 426a, 426b), 제1 및 제2 DLC 비아들(512, 514), 발광 소자(450), 접착 부재(460), 및 렌즈(470)을 포함한다.
도 9의 제1 DLC층(422a)은 제1 리드 프레임(412)의 상부면, 및 지지 기판(410)의 상부면의 일 영역 상에 배치될 수 있고, 제2 DLC층(424a)은 제2 리드 프레임(414)의 상부면, 및 지지 기판(410)의 다른 일 영역 상에 배치될 수 있다. 제1 및 제2 DLC층들(422a, 424a)은 서로 이격할 수 있으며, 전기적으로 서로 분리될 수 있다.
제3 및 제4 DLC층들(426a, 426b)은 지지 기판(410)의 하부면 상에 서로 이격하여 배치될 수 있다. 제3 및 제4 DLC층들(426a, 426b) 사이에는 지지 기판(410)의 일부가 배치될 수 있다.
제1 및 제2 DLC 비아들(512, 514) 각각은 지지 기판(410)을 관통하여 제1 및 제2 DLC층들(422a, 424a) 중 대응하는 어느 하나와 제3 및 제4 DLC층들(426a, 426b) 중 어느 하나를 연결할 수 있다. DLC 비아들(512,514)은 지지 기판(410)에 마련되는 비아 홀 내에 DLC(Diamond Like Carbon)가 채워진 것일 수 있다. DLC 비아들(512,514)은 제1 및 제2 리드 프레임들(412,414)과 방열 전극들(442,444) 간의 전기적인 연결 통로, 및 방열 통로 역할을 할 수 있다.
예컨대, 제1 내지 제4 DLC층들(422a, 424a, 426a, 426b)과 제1 및 제2 DLC 비아들(512, 514) 각각의 열전도율은 약 1000[W/(m·K)] 이상일 수 있으며, 접착 부재(460)의 열전도율, 리드 프레임들(412, 414)의 열 전도율, 및 지지 기판(410)의 열전도율보다 높기 때문에, 방열 효율을 향상시킬 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 패키지 몸체 122 내지 126, 132 내지 136: 리드 프레임들
142,144,159: 발광 소자 152, 154: 제너 다이오드
161 내지 167: 와이어들 170: 몰딩부
180,280,422,424,426: DLC층.

Claims (12)

  1. 바닥과 측면을 포함하는 캐비티(cavity)를 갖는 패키지 몸체;
    상기 패키지 몸체에 배치되는 적어도 하나의 리드 프레임;
    상기 적어도 하나의 리드 프레임의 상부면에 배치되는 제1 DLC(Diamond Like Carbon)층;
    상기 제1 DLC층 상에 배치되는 발광 소자; 및
    상기 발광 소자와 상기 제1 DLC층 사이에 배치되는 접착 부재를 포함하고,
    상기 제1 DLC층은 수소 포함 비결정질 카본을 포함하고,
    상기 제1 DLC층의 열전도율은 상기 리드 프레임의 열 전도율보다 높고,
    상기 제1 DLC층의 열전도율은 상기 접착 부재의 열전도율보다 높은 발광 소자 패키지.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제1항에 있어서,
    상기 리드 프레임의 일단은 상기 패키지 몸체 밖으로 노출되고,
    상기 제1 DLC층은,
    상기 패키지 몸체의 캐비티에 의하여 노출되는 상기 리드 프레임의 상부면에 배치되는 제1 부분; 및
    상기 패키지 몸체 밖으로 노출되는 상기 리드 프레임의 일단의 상부면에 배치되는 제2 부분을 포함하는 발광 소자 패키지.
  10. 제1항에 있어서,
    상기 패키지 몸체의 캐비티의 측면에 배치되는 제2 DLC층을 포함하고,
    상기 제2 DLC층은 수소 포함 비결정질 카본을 포함하는 발광 소자 패키지.
  11. 제1항에 있어서,
    상기 제1 DLC층에는 Au, Ag, 또는 Pt 중 적어도 하나가 도금되는 발광 소자 패키지.
  12. 제1항에 있어서,
    상기 제1 DLC층의 두께는 5nm ~ 10nm인 발광 소자 패키지.
KR1020140184641A 2014-12-19 2014-12-19 발광 소자 패키지 KR102256630B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140184641A KR102256630B1 (ko) 2014-12-19 2014-12-19 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140184641A KR102256630B1 (ko) 2014-12-19 2014-12-19 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20160075102A KR20160075102A (ko) 2016-06-29
KR102256630B1 true KR102256630B1 (ko) 2021-05-26

Family

ID=56365647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140184641A KR102256630B1 (ko) 2014-12-19 2014-12-19 발광 소자 패키지

Country Status (1)

Country Link
KR (1) KR102256630B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090001037A (ko) * 2007-06-29 2009-01-08 서울반도체 주식회사 탄소나노튜브 기판을 채택한 발광 다이오드 패키지
KR101904263B1 (ko) * 2011-11-07 2018-10-04 엘지이노텍 주식회사 발광소자 패키지

Also Published As

Publication number Publication date
KR20160075102A (ko) 2016-06-29

Similar Documents

Publication Publication Date Title
EP2360748B1 (en) Light emitting device and light emitting device package
JP6101001B2 (ja) 発光素子パッケージ及びこれを具備した照明システム
JP5788210B2 (ja) 発光素子、発光素子パッケージ
US20140159095A1 (en) Light emitting device
US10892390B2 (en) Light-emitting element and light-emitting element package including the same
US8575644B2 (en) Light emitting device having an electro-static discharge protection part
EP2657992A2 (en) Light emitting device and light emitting device package
KR101916131B1 (ko) 발광 소자, 발광 소자 제조방법 및 조명 시스템
JP2011171743A (ja) 発光素子及び発光素子パッケージ
JP2021526317A (ja) 発光ダイオードパッケージ
KR101979942B1 (ko) 발광 소자 패키지 및 이를 구비한 조명 시스템
US11545595B2 (en) Contact structures for light emitting diode chips
KR101982626B1 (ko) 발광 소자 및 이를 구비한 조명 장치
US20110210359A1 (en) Light emitting device, method of manufacturing the light emitting device, light emitting device package, and lighting unit
TWI440230B (zh) 發光器具
KR20140095722A (ko) 발광 소자 및 이를 구비한 조명 장치
EP2365541A2 (en) Light emitting device, method of manufacturing the light emitting device, light emitting device package, and lighting unit
KR20130032202A (ko) 발광 소자 패키지 및 이를 구비한 라이트 유닛
KR101896690B1 (ko) 발광소자 및 발광 소자 패키지
KR20130014255A (ko) 발광 소자, 발광 소자 제조방법 및 조명 시스템
KR101826979B1 (ko) 발광 소자 및 발광 소자 패키지
KR102256630B1 (ko) 발광 소자 패키지
KR20110138755A (ko) 발광 소자
KR20110118333A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR101744971B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant