KR102254836B1

KR102254836B1 - 무선 통신 시스템에 있어서 슬롯 포맷을 결정하는 방법 및 장치

Info

Publication number: KR102254836B1
Application number: KR1020190087657A
Authority: KR
Inventors: 춘-웨이 황; 지아-홍 리우
Original assignee: 아서스테크 컴퓨터 인코포레이션
Priority date: 2018-07-20
Filing date: 2019-07-19
Publication date: 2021-05-24
Also published as: TWI793354B; CN110740517A; EP3598685A1; KR20200010125A; EP3598685B1; US20200028659A1; TW202008809A; JP7033565B2; JP2020014209A; US11552751B2

Abstract

네트워크 관점으로부터 방법 및 장치가 개시된다. 일 실시예에서, 방법은 네트워크가 UE(User Equipment)에 대해 제 1 서빙 셀 내에서 DL(Downlink) BWP(Bandwidch Part) 및 UL(Uplink) BWP를 구성하는 단계를 포함한다. 방법은 또한, 네트워크가 UE에 대해 제 1 서빙 셀 내에서 페어링된 스펙트럼 동작을 구성하는 단계를 포함한다. 방법은 또한, 네트워크가 UE에게 제 1 DCI(Downlink Control Information)을 전송하는 단계를 포함하며, 제 1 DCI 는 UL BWP에 대한 하나 이상의 슬롯 포맷 값들 및 DL BWP에 대한 하나 이상의 슬롯 포맷 값들을 지시하는 슬롯 포맷 컴비네이션을 포함한다. 추가로, 방법은 네트워크가 제 1 DCI 내의 슬롯 포맷 컴비네이션 내의 슬롯 포맷 값들의 양이 제 1 숫자로 나누어지지 않도록 설정하는 것을 방지하는 단계를 포함하며, 제 1 숫자는 제 1 SCS(Subcarrier Spacing) 구성 및 제 2 SCS 구성의 차이의 절대 값과 연관된다.

Description

무선 통신 시스템에 있어서 슬롯 포맷을 결정하는 방법 및 장치{METHOD AND APPARATUS FOR DETERMINING SLOT FORMAT IN A WIRELESS COMMUNICATION SYSTEM}

본 출원은 20018년 7월 20일자로 출원된 미국 특허 가출원 일련번호 62/701,214호에 대한 우선권을 주장하며, 이러한 출원의 개시내용의 그 전체가 본원에 참조로써 통합된다.

본 발명은 무선통신 네트워크에 관한 것으로, 특히 무선통신 시스템에서 슬롯 포맷을 결정하는 방법 및 장치에 관한 것이다.

이동 통신기기간 대용량 데이터 통신에 대한 수요가 급격히 증가하면서, 종래 이동 음성 통신 네트워크는 인터넷 프로토콜(IP) 데이터 패킷으로 통신하는 네트워크로 진화하고 있다. 그러한 IP 데이터 통신은 이동 통신기기 사용자에게 음성 IP (Voice over IP), 멀티미디어, 멀티캐스트 및 수요에 의한(on-demand) 통신 서비스를 제공할 수 있다.

예시적인 네트워크 구조로는 LTE 무선 접속 네트워크 (E-TRAN)가 있다. E-TRAN 시스템은 높은 데이터 처리량(throughput)을 제공하여 상술한 음성 IP 및 멀티미디어 서비스를 실현할 수 있다. 차세대 (예를 들어, 5G)를 위한 새로운 무선 기술이 현재 3GPP 표준 기구에서 논의되고 있다. 따라서 현재의 3GPP 표준 본문에 대한 변경안이 제출되어 3GPP표준이 진화 및 완결될 것으로 보인다.

본 발명이 해결하고자 하는 과제는 무선통신 시스템에서 슬롯 포맷을 결정하는 방법 및 장치를 제공하는 것이다.

네트워크 노드의 관점에서 방법 및 장치가 개시된다. 일실시예에서, 그 방법은 제1서빙 셀에서 하향링크(DL) 대역폭 파트 (BWP) 및 상향링크(UL) BWP를 사용자 단말 (UE)에 구성하는 네트워크를 포함한다. 그 방법은 또한 제1서빙 셀에서 페어링된 스펙트럼(paired spectrum) 동작을 UE에 구성하는 네트워크를 포함한다. 그 방법은 네트워크가 UE에 제1DCI(하향링크 제어 정보)를 송신하는 단계를 포함하고, 제1DCI는 하나 이상의 DL BWP용 슬롯 포맷 값들 및 하나 이상의 UL BWP용 슬롯 포맷 값들을 나타내는 슬롯 포맷 결합을 포함한다. 또한, 그 방법은 네트워크가 제1DCI 내 슬롯 포맷 결합에서 슬롯 포맷 값들의 양이 제1수치에 의해 나눠지지 않도록 설정하는 것을 금지하고, 여기서, 제1수치는 제1SCS(부반송파 간격)의 구성 및 제1SCS 구성간 차의 절대 값과 조합된다.

도 1은 예시적인 일실시예에 따른 무선 통신 시스템에 대한 도면이다.
도 2는 예시적인 일실시예에 따른 (액세스 네트워크로도 알려진) 송신기 시스템 및 (사용자 단말 또는 UE로도 알려진) 수신기 시스템에 대한 블록도이다.
도 3은 예시적인 일실시예에 따른 통신 시스템에 대한 기능 블록도이다.
도 4는 예시적인 일실시예에 따른 도 3의 프로그램 코드의 기능 블록도이다. 도 3는 예시적인 일실시예에 따른 도면이다.
도 5A 및 5B는 3GPP TS 38.213 V15.2.0의 표 11.1.1-1을 재현한 것이다.
도 6는 3GPP TS38.211 V15.2.0의 표 4.2-1을 재현한 것이다.
도 7는 3GPP TS38.211 V15.2.0의 표 4.3.2-1를 재현한 것이다.
도 8는 예시적인 일실시예에 따른 도면이다.
도 9는 예시적인 일실시예에 따른 도면이다.
도 10는 예시적인 일실시예에 따른 도면이다.
도 11는 예시적인 일실시예에 따른 도면이다.
도 12은 예시적인 일실시예에 따른 순서도이다.
도 13은 예시적인 일실시예에 따른 순서도이다.
도 14은 예시적인 일실시예에 따른 순서도이다.
도 15은 예시적인 일실시예에 따른 순서도이다.
도 16은 예시적인 일실시예에 따른 순서도이다.
도 17은 예시적인 일실시예에 따른 순서도이다.
도 18은 예시적인 일실시예에 따른 순서도이다.
도 19는 예시적인 일실시예에 따른 순서도이다.

후술된 예시적인 무선 통신 시스템 및 장치는 방송 서비스를 지원하는 무선 통신 시스템을 채용한다. 무선 통신 시스템은 광범위하게 배치되어 음성, 데이터 등 다양한 통신 형태를 제공한다. 이 시스템은 코드분할다중접속(CDMA), 시분할다중접속(TDMA), 직교주파수분할다중접속(OFDMA), 3GPP LTE (Long Term Evolution) 무선접속, 3GPP LTE-A 또는 광대역 LTE(Long Term Evolution Advanced), 3GPP2 UMB (Ultra Mobile Broadband), WiMax, 3GPP NR (New Radio), 또는 다른 변조기법을 기반으로 할 수 있다.

특히, 후술될 예시적인 무선 통신 시스템 및 장치들은 다음을 포함하는, 3GPP로 언급된 “3rd Generation Partnership Project”로 명명된 컨소시엄이 제안한 표준과 같은 하나 이상의 표준들을 지원하도록 설계될 수 있다: TS 38.213 V15.2.0, “제어를 위한 물리계층 절차들”; TS 38.211 V15.2.0, “물리 채널 및 변조”; 3GPP TSG RAN WG1 #AH_1801 v1.0.0 (캐나다, 밴쿠버, 2018년 1월 22-26일)의 최종 보고서; 3GPP TSG RAN WG1 #92 v1.0.0 (그리스 아테네, 2108년 2월 26일- 2018년 3월 2일)의 최종 보고서; 3GPP TSG RAN WG1 #92bis v1.0.0 (중국 싼야, 2018년 4월 16-20일)의 최종 보고서; 3GPP TSG RAN WG1 #93 v0.2.0 (한국 부산, 2018년 5월 21-25일) 보고서 초안; TS 38.331 V15.2.0, “ 무선 자원 제어 (RRC) 프로코톨 규격”; 및 TS 38.212 V15.2.0, “다중화 및 채널 코딩”. 표준들과 위에서 열거된 문서들은 여기에 그 전체가 의미상으로 통합된다.

도 1은 본 발명의 일실시예에 따른 다중 액세스 무선 통신 시스템을 보인다. 액세스 네트워크(AN, 100)는, 한 그룹은 참조번호 104 및 106, 다른 그룹은 참조번호 108 및 110, 추가 그룹은 참조번호 112 및 114를 포함하는 다수의 안테나 그룹들을 포함한다. 도 1에서는 각 안테나 그룹별로 두 개의 안테나가 도시되었지만, 각 그룹별로 더 많은 혹은 더 적은 안테나가 사용될 수 있다. 액세스 단말(AT, 116)은 안테나들(112, 114)과 통신하고, 여기서, 안테나들(112, 114)은 순방향 링크(120)를 통해 액세스 단말(116)로 정보를 전송하고, 역방향 링크(118)를 통해 액세스 단말(116)로부터 정보를 수신한다. 액세스 단말(AT, 116)은 안테나들(106, 108)과 통신하고, 여기서, 안테나들(106, 108)은 순방향 링크(126)를 통해 액세스 단말((AT)122)로 정보를 전송하고, 역방향 링크(124)를 통해 액세스 단말((AT)122)로부터 정보를 수신한다. FDD 시스템에서, 통신링크들(118, 120, 124, 126)은 통신에 다른 주파수를 사용한다. 예를 들어, 순방향 링크(120)는 역방향 링크(118)가 사용하는 것과 다른 주파수를 사용할 수 있다.

각 안테나 그룹 및/또는 이들이 통신하도록 설계된 영역은 보통 액세스 네트워크의 섹터(sector)로 불린다. 본 실시예에서, 각 안테나 그룹은 액세스 네트워크(100)에 의해 커버되는 영역의 섹터에서 액세스 단말과 통신하도록 설계된다.

순방향 링크(120, 126)를 통한 통신에서, 액세스 네트워크(100)의 송신 안테나들은 다른 액세스 단말들(116, 122)에 대한 순방향 링크의 신호대잡음비(signal-to-noise ratio)를 향상시키기 위해 빔포밍(beamforming)을 사용할 수 있다. 또한, 빔포밍을 사용하여 커버리지(coverage)에 랜덤하게 산재되어 있는 액세스 단말에 전송하는 액세스 네트워크는 하나의 안테나를 통해 모든 액세스 단말에 전송하는 액세스 네트워크보다 이웃 셀 내 액세스 단말들에게 간섭을 덜 일으킨다.

액세스 네트워크(AN)는 단말들과 통신하는 고정국 또는 기지국일 수 있고, 액세스 포인트, 노드 B(node B), 기지국, 확장형 기지국 (enhanced base station), 진화된 노드 B(eNB), 또는 다른 용어로도 지칭될 수도 있다. 액세스 단말(AT)은 또한 사용자 단말(UE), 무선 통신 장치, 단말, 액세스 단말 또는 다른 용어로도 불릴 수 있다.

도 2는 MIMO 시스템(200)에서, (액세스 네트워크로도 알려진) 수신기 시스템(210), (액세스 단말(AT) 또는 사용자 단말(UE)로도 알려진) 수신기 시스템(250)의 실시예에 대한 단순화된 블록도이다. 송신기 시스템(210)에서, 다수의 데이터 스트림에 대한 트래픽 데이터는 데이터 소스(212)에서 송신(TX) 데이터 프로세서(214)로 공급된다.

일 실시예에서, 각 데이터 스트림은 개별 전송 안테나를 통해 전송된다. TX 데이터 프로세서(214)는 부호화된 데이터를 제공하도록 데이터 스트림에 대해 선택된 특별한 부호화 방식을 기반으로 그 데이터 스트림을 위한 트래픽 데이터를 포맷, 부호화 및 인터리빙 한다.

각 데이터 스트림에 대해 부호화된 데이터는 OFDM 기법을 사용해 파일럿 데이터와 다중화될 수 있다. 파일럿 데이터는 보통 기지의 방식으로 처리된 기지의 데이터로 수신기 시스템에서 채널 응답 추정에 사용될 수 있다. 각 데이트 스트림에서 다중화된 파일럿 데이터와 부호화된 데이터는 변조된 심볼을 제공하도록 그 데이터 스트림에 대해 선택된 특별한 변조방식(예를 들어, BPSK, QPSK, M-PSK, 또는 M-QAM)으로 변조된다 (즉, 매핑된 심볼). 각 데이트 스트림에 대해 데이터 전송속도, 부호화 및 변조는 프로세서(230)가 내린 인스트럭션들(instructions)에 따라 결정될 수 있다.

그런 다음, 모든 데이터 스트림에 대한 변조 심볼이 TX MIMO 프로세서(220)로 제공되어, (예를 들어, OFDM용) 변조 심볼들이 추가 처리된다. 그런 다음, TX MIMO 프로세서(220)는 NT 변조 심볼 스트림을 NT 송신기들(TMTR, 220a 내지 222t)로 제공한다. 일부 실시예에서, TX MIMO 프로세서(220)는 데이터 스트림 심볼 및 심볼이 전송되고 있는 안테나에 빔포밍 가중치를 적용한다.

각 송신기(222)는 개별 심볼 스트림을 수신 및 처리하여 하나 이상의 아날로그 신호를 공급하고, 아날로그 신호에 추가로 처리(예를 들어, 증폭, 필터링, 및 상향 변환)을 수행하여 MIMO 채널을 통한 송신에 적합한 변조신호를 제공한다. 그런 다음, 송신기들(222a 내지 222t)에서 송신된 N_T개의 변조된 신호들은 각각 N_T개의 안테나들(224a 내지 224t)을 통해 송신된다.

수신기 시스템(250)에서, 송신된 변조신호들이 N_R개의 안테나들(252a 내지 252r)에 의해 수신되고, 각 안테나(252)에서 수신된 신호들은 각 수신기(RCVR, 254a 내지 254r)로 공급된다. 각 수신기(254)는 개별 수신 신호를 (예를 들어, 필터링, 증폭 및 하향 변환) 처리하고, 처리된 신호를 디지털로 변환하여 샘플을 제공하고, 샘플들을 추가 처리하여 해당 “수신” 심볼 스트림을 공급한다.

그런 다음 RX 데이터 프로세서(260)는 특별한 수신기 처리 기법에 기반한 N_R개의 수신기들(254)에서 출력된 N_R개의 수신 심볼 스트림을 수신 및 처리하여 N_R개의 “검출된 ” 심볼 스트림을 공급한다. 이후 RX 데이터 프로세서(260)는 각 검출된 심볼 스트림을 복조, 디인터리빙 및 복호하여 데이터 스트림에 대한 트래픽 데이터를 복구한다. RX 데이터 프로세서(260)에 의한 처리는 송신기 시스템(210)에서 TX MIMO 프로세서(220) 및 TX 데이터 프로세서(214)가 수행한 처리와 상보적이다.

프로세서(270)는 주기적으로 어느 (후술될) 프리코딩(pre-coding) 행렬을 사용할 것인지를 판단한다. 프로세서(270)는 행렬 인덱스부 및 랭크값부를 포함하는 역방향 링크 메시지를 작성한다.

역방향 링크 메시지는 통신 링크 및/또는 수신된 데이터 스트림에 대한 다양한 형태의 정보를 포함할 수 있다. 그런 다음, 역방향 링크 메시지는 데이터 소스(236)로부터 다수의 데이터 스트림용 트래픽 데이터를 수신하는 TX 데이터 프로세서(238)에 의해 처리되고, 변조기(280)에 의해 변조되고, 송신기들(254a 내지 254r)에 의해 처리되어, 송신기 시스템(210)으로 다시 송신된다.

송신기 시스템(210)에서는, 수신기 시스템(250)에서 출력된 변조신호가 안테나(224)에 의해 수신되고, 수신기들(222)에 의해 처리되며, 복조기(240)에서 복조되고, RX 데이터 프로세서(242)에 의해 처리되어 수신기 시스템(250)에 의해 송신된 역방향 링크 메시지가 추출된다. 그런 다음, 프로세서(230)는 어느 프리코딩 행렬을 사용하여 빔포밍 가중치 결정할 것인가를 판단하고, 추출된 메시지를 처리한다.

도 3으로 돌아가서, 이 도면은 본 발명의 일실시예에 따른 통신장치의 단순화된 대체 기능 블록도를 보여준다. 도 3에 도시된 바와 같이, 무선 통신 시스템에서 통신장치(300)는 도 1의 UE들 (또는 AT들, 116, 122) 또는 도 1의 기지국(또는 AN, 100)의 구현에 사용될 수 있고, 무선통신 시스템은 NR 시스템인 것이 바람직하다. 통신 장치(300)는 입력 장치(302), 출력 장치(304), 제어회로(306), 중앙처리장치(CPU, 308), 메모리(310), 프로그램 코드(312) 및 트랜시버(transceiver, 314)를 포함할 수 있다. 제어회로(306)는 CPU(308)를 통해 메모리(310) 내 프로그램 코드(312)를 실행하고, 그에 따라 통신 장치(300)의 동작을 제어한다. 통신장치(300)는 키보드 또는 키패드와 같은 입력 장치(302)를 통해 사용자가 입력한 신호를 수신할 수 있고, 모니터 또는 스피커와 같은 출력 장치(304)를 통해 이미지 또는 소리를 출력할 수 있다. 트랜시버(314)는 무선신호의 수신 및 송신에 사용되어 수신신호를 제어회로(306)로 전달하고, 제어회로(306)에 의해 생성된 신호를 무선으로 출력한다. 무선 통신 시스템에서 통신장치(300)는 도 1에서 AN(100)의 구현에 사용될 수 있다.

도 4는 본 발명의 일실시예에 따라 도 3에 도시된 프로그램 코드(312)의 단순화된 기능 블록도이다. 본 실시예에서, 프로그램 코드(312)는 애플리케이션층(400), 레이어 3 부(402), 및 레이어 2 부(404)를 포함하고, 레이어 1 부(406)에 결합된다. 레이어 3 부(402)는 일반적으로 무선 자원 제어를 수행한다. 레이어 2 부(404)는 일반적으로 링크 제어를 수행한다. 레이어 1 부(406)는 일반적으로 물리적인 연결을 수행한다.

3GPP TS 38.213는 PDCCH 모니터링(monitoring), 슬롯 포맷, 프레임 구조, 대역폭 파트(BWP), 및 일부 약어에 대한 다음의 절차를 설명한다. 슬롯 포맷 값은 3GPP TS 38.213 V15.2.0의 표 11.1.1-1(도 5에 재현됨)의 엔트리를 지시하는(indicating) 0 내지 255일 수 있다. 슬롯 포맷값은 정규 순환 프리픽스(normal cyclic prefix)를 갖는 슬롯의 슬롯 포맷을 지시할 수 있다.

10. 1 물리 하향링크 제어 채널 할당 결정을 위한 UE의 절차

모니터링할 UE용 PDCCH 후보 세트가 PDCCH 탐색공간 세트 측면에서 정의된다. 탐색 공간 세트는 공통 탐색 공간 세트 또는 UE에 특정된 탐색공간 세트일 수 있다. UE는 하나 이상의 다음과 같은 탐색 공간 세트 내에서 PDCCH 후보들을 모니터링할 것이다

- 1차 셀(primary cell)에서 CRC가 SI-RNTI로 스크램블된 DCI 포맷에 대해 MasterInformationBlock내 searchSpaceZero 또는 PDCCH - ConfigCommon 내 searchSpaceSIB1 로 구성된 타입0-PDCCH 공통 탐색 공간 세트;

- 1차 셀에서 CRC가 SI-RNTI로 스크램블된 DCI 포맷에 대해 PDCCH-ConfigCommon내 searchSpace -OSI로 구성된 타입0A-PDCCH 공통 탐색 공간 세트;

- 1차 셀에서 CRC가 RA-RNTI 또는 TC-RNTI로 스크램블된 DCI 포맷에 대해 PDCCH-ConfigCommon 내 ra- SearchSpace로 구성된 타입1-PDCCH 공통 탐색 공간 세트;

- 1차 셀에서 CRC가 R-RNTI로 스크램블된 DCI 포맷에 대해 PDCCH-ConfigCommon내 pagingSearchSpace로 구성된 타입2-PDCCH 공통 탐색 공간 세트;

- CRC가 INT-RNTI, SFI-RNTI, TPC-PUSCH-RNTI, TPC-PUCCH-RNTI, 또는 TPC-SRS-RNTI, 및 1차 셀용으로만 C-RNTI 또는 CS-RNTI(들)로 스크램블된 DCI 포맷에 대해 searchSpaceType = common인 PDCCH - Config 내 SearchSpace로 구성된 타입3-PDCCH 공통 탐색 공간 세트; 및

- CRC가 C-RNTI 또는 CS-RNTI(들)로 스크램블된 DCI 포맷에 대해 searchSpaceType = ue - Specific인 PDCCH - Config내 SearchSpace로 구성된 UE-특정 탐색 공간 세트.

서빙 셀에서 UE에 구성된 각 DL BWP에 대해, UE는 상위 계층들에 의해

의 탐색 공간 세트를 제공받고, 여기서

탐색 공간 세트들 중 각 탐색공간 세트에 대해서 UE는 상위계층 파라미터 SearchSpace에 의해 다음을 구비한다:

- 상위 계층 파라미터 searchSpaceId 에 의한 탐색 공간 세트 인덱스 (index) s,

;

- 상위 계층 파라미터 controlResourceSetId에 의한 탐색 공간 세트 s와 제어 리소스 세트

사이의 조합;

- 상위 계층 파라미터 monitoringSlotPeriodicityAndOffset에 의한

개 슬롯들의 PDCCH 모니터링 주기 및

개 슬롯들의 PDCCH 모니터링 오프셋;

- 상위계층 파라미터 monitoringSymbolsWithinSlot에 의한 PDCCH 모니터링용 슬롯 내 제어 리소스 세트의 제1심볼(들)을 나타내는 슬롯 내 PDDCH 모니터링 패턴;

- CCE 집성 레벨 1, CCE 집성 레벨 2, CCE 집성 레벨 4, CCE 집성 레벨 8, 및 CCE 집성 레벨 16에 대해 상위계층 파라미터들 aggregation aggregationLevel1 , aggregationLevel2 , aggregationLevel4 , aggregationLevel8 , 및 aggregationLevel16 각각에 의한 CCE 집성 레벨 L 별 PDDCH 후보들

의 개수;

- 탐색 공간 세트 s가 상위계층 파라미터 searchSpaceType에 의한 공통 탐색 공간 세트인지 UE 특정 탐색 공간 세트인지에 대한 지시;

- 탐색 공간 세트 s 가 공통 탐색 공간 세트라면,

- CRC가 C-RNTI 또는 (구성되었다면) CS-RNTI, RA-RNTI, TC-RNTI, P-RNTI, SI-RNTI로 스크램블된 DCI 포맷 0_0 및 DCI 포맷 1_0에 대한 PDCCH 후보들을 모니터링하는 것을 상위계층 파라미터 dci-Format0-0-AndFormat1-0를 통해 지시;

- DCI 포맷 2_0 용 하나 또는 두 개의 PDCCH 후보 및 해당 CCE 집성 레벨을 모니터링하는 것을 상위계층 파라미터 dci-Format2-0를 통해 지시;

- DCI 포맷 2_1 용 PDCCH 후보들을 모니터링하는 것을 상위계층 파라미터 dci-Format2-1를 통해 지시;

- DCI 포맷 2_2 용 PDCCH 후보들을 모니터링하는 것을 상위계층 파라미터 dci-Format2-2를 통해 표시;

- DCI 포맷 2_3 용 PDCCH 후보들을 모니터링하는 것을 상위계층 파라미터 dci-Format2-3를 통해 표시;

- 탐색 공간 세트 s 가 UE에 특정된 탐색공간 세트라면, DCI 포맷 0_0 및 DCI 포맷 1_0, 또는 DCI 포맷 0_1 및 DCI 포맷 1_1을 위한 PDCCH 후보를 모니터링하는 것을 상위계층 파라미터 dci-Formats 를 통해 지시.

11 UE -그룹 공통 시그널링

11.1 슬롯 구성

슬롯 포맷은 하향링크 심볼들, 상향링크 심볼들, 및 플렉시블 심볼들을 포함한다.

11.1.1 슬롯 포맷을 결정하는 UE의 절차

이 종속절은 상위계층 파라미터들인 slotFormatCombToAddModList 및 slotFormatCombToReleaseList 에 의해 UE에 구성된 서빙 셀들 세트에 포함된 서빙 셀에 적용된다.

UE가 상위계층에 의해 파라미터 SlotFormatIndicator로 구성된다면, UE는 상위계층 파라미터 sfi - RNTI에 의한 SFI-RNTI 및 상위계층 파라미터 dci - PayloadSize 에 의한 DCI 포맷 2_0의 페이로드 크기를 구비한다. UE는 또한 하나 이상의 서빙 셀들에 탐색 공간 세트 s 에 대한 구성 및 종속절 10.1에 설명된

개의 CCE들의 CCE 집성 레벨을 갖는 DCI 포맷 2_0에 대한

개의 PDCCH 후보들을 모니터링하는 해당 제어 리소스 세트 p를 구비한다.

개의 PDCCH 후보들은 제어 리소스 세트 p 내 탐색 공간 세트 s용 CCE 집성 레벨

에 대한 처음

개의 PDCCH 후보들이다.

서빙 셀들 세트 내 각 서빙 셀에 대해 UE는 다음을 구비할 수 있다:

- 상위 계층 파라미터 servingCellId에 의한 서빙 셀의 아이덴티티

- 상위 계층 파라미터 positionInDCI에 의한 DCI 포맷 2_0 내 SFI-인덱스 필드의 위치

- 상위 계층 파라미터 slotFormatCombinations에 의한 슬롯 포맷 결합 세트, 여기서 슬롯 포맷 결합 세트 내 각 슬롯 포맷 결합은 다음을 포함한다,

- 슬롯 포맷 결합을 위한 각 상위계층 파라미터 slotFormats 에 의해 지시된 하나 이상의 슬롯 포맷들, 및

- 상위 계층 파라미터 slotFormatCombinationId에 의해 제공된 DCI 포맷 2_0 내 해당 SFI-인덱스 필드 값에 slotFormats에 의해 제공된 슬롯 포맷 결합을 매핑

- 페어링되지 않은(unpaired) 스펙트럼 동작의 경우, 상위계층 파라미터 subcarrierSpacing에 의한 참조 부반송파 간격

및 보충 UL 반송파가 서빙 셀에 대해 구성된 경우, 보충 UL 반송파용 상위 계층 파라미터 subcarrierSpacing2 에 의한 참조 부반송파 간격

- 페어링된 스펙트럼 동작의 경우, 상위계층 파라미터 subcarrierSpacing에 의한 DL BWP용 참조 부반송파 간격

및 상위계층 파라미터 subcarrierSpacing2에 의한 UL BWP용 참조 부반송파 간격

DCI 포맷 2_0 내 SFI-인덱스 필드값은 UE에게 UE가 DCI 포맷 2_0을 검출한 슬롯에서부터 시작하는 각 DL BWP용 또는 각 UL BWP용 다수의 슬롯들 내 각 슬롯을 위한 슬롯 포맷을 UE에게 지시한다. 슬롯의 개수는 DCI 포맷 2_0에 대한 PDCCH 모니터링 주기와 같거나 크다. SFI-인덱스 필드는 maxSFIindex가 해당 상위계층 파라미터 slotFormatCombinationId.에 의해 제공된 값들의 최대값인

개의 비트들을 포함한다. 슬롯 포맷은 표 11.1.1-1에 제공된 해당 포맷 인덱스에 의해 식별되고, 여기서 'D'는 하향링크 심볼, 'U'는 상향링크 심볼, 및 'F'는 플렉시블 심볼을 나타낸다.

상위계층 파라미터 monitoringSlotPeriodicityAndOffset에 의해 탐색 공간 세트 s 용으로 UE에 제공된 DCI 포맷 2_0에 대한 PDCCH 모니터링 주기가, UE가 해당 SFI-인덱스 필드 값으로 DCI 포맷 2_0에 대한 PDCCH 모니터링 경우(PDCCH monitoring occasion)에서 얻고 슬롯용 슬롯 포맷을 지시하는 하나보다 많은 DCI 포맷들 2_0을 검출한, 슬롯 포맷 결합의 지속시간(duration)보다 작다면, 하나보다 많은 DCI 포맷들 2_0의 각각이 동일한 슬롯용 포맷을 지시할 것이다.

UE는 서빙 셀보다 큰 부반송파 간격을 사용하는 제1서빙 셀에서 DCI 포맷 2_0용 PDCCH를 모니터링하도록 구성되지 않을 것이다.

[“정규 순환 프리픽스용 슬롯 포맷들”이라는 제목의 3GPP TS 38. 213 V15.2.0의 표 11.1.1- 1이 도 5A 및 5B에 재현되어 있다]

서빙 셀에서 UE용 페어링되지 않은 스펙트럼 동작의 경우, UE는 DCI 포맷 2_0에서 SFI-인덱스 필드값에 의해 지시된 슬롯 포맷들의 결합에서 상위계층 파라미터 subcarrierSpacing에 의해 각 슬롯 포맷용 참조 부반송파 간격 구성

를 구비한다. UE는 참조 부반송파 간격 구성

및 부반송파 간격 구성

을 갖는 활성 DL BWP 및 UL BWP 쌍에 대해,

일 것으로 예상한다. DCI 포맷 2_0 에서 SFI-인덱스 필드값에 의해 지시된 슬롯 포맷들의 결합에서 각 슬롯 포맷은 활성 DL BWP 및 UP BWP의 쌍에서

개의 연속 슬롯들에 적용가능하고, 여기서 제1슬롯은 참조 부반송파 간격 구성

용 제1슬롯과 동일한 시간에 시작하고, 참조 부반송파 간격 구성

용 각 하향링크, 플렉시블, 또는 상향링크는 부반송파 간격 구성

용

개의 연속 하향링크, 플렉시블, 또는 상향링크 심볼들에 대응한다.

서빙 셀에서 UE용 페어링된 스펙트럼 동작을 위해, DCI 포맷 2_0 내 SFI-인덱스 필드는 참조 DL BWP용 슬롯 포맷들의 결합 및 서빙 셀의 참조 UL BWP용 슬롯 포맷들의 결합을 포함하는 슬롯 포맷들의 결합을 나타낸다. UE는 상위계층 파라미터 subcarrierSpacing 에 의해, 서빙 셀의 참조 DL BWP용 DCI 포맷 2_0에서 SFI-인덱스 필드 값으로 지시된 슬롯 포맷의 결합에 대해

의 참조 부반송파 간격 구성을 구비한다. UE는 상위계층 파라미터 subcarrierSpacing2 의해, 서빙 셀의 참조 DL BWP용 DCI 포맷 2_0에서 SFI-인덱스 필드 값으로 지시된 슬롯 포맷의 결합에 대해

의 참조 부반송파 간격 구성을 구비한다.

이면, 상위계층 파라미터 slotFormats 의 값이 slotFormatCombination 내 slotFormatCombinationId 의 값으로 결정되고, slotFormatCombinationId 의 값이 DCI 포맷 2_0 내 SFI-인덱스 필드값으로 설정될 때 상위계층 파라미터 slotFormats 의 값에 의해 제공된

개의 값에 대해, 슬롯 포맷들의 결합을 위한 처음

개의 값은 참조 DL BWP에 적용가능하고, 다음 값은 참조 UL BWP에 적용가능하다.

이면, 상위계층 파라미터 slotFormats 의 값으로 제공된

개의 값에 대해, 슬롯 포맷들의 결합을 위한 제1값이 참조 DL BWP에 적용가능하고, 다음

개의 값들이 참조 UL BWP에 적용가능하다.

UE는

의 부반송파 간격 구성을 갖는 활성 DL BWP의 경우,

가 되도록

의 참조 부반송파 간격 구성을 구비한다. UE는

의 부반송파 간격 구성을 갖는 활성 UL BWP의 경우

가 되도록

의 참조 부반송파 간격 구성을 구비한다. slotFormatCombination내 slotFormats의 값에 매핑된 slotFormatCombinationId 에 대한 값을 지시함으로써, 참조 DL BWP에 대한 DCI 포맷 2_0에서 SFI 인덱스 필드 값으로 지시된 슬롯 포맷들의 결합에 대한 각 슬롯 포맷은 활성 DL BWP에 대한

개의 연속 슬롯에 적용가능하다. 제1슬롯이 참조 DL BWP 내 제1슬롯과 동일한 시간에 시작하고,

의 참조 부반송파 간격 구성용 각 하향링크 또는 플렉시블 심볼은

의 부반송파 간격 구성을 위한

개의 연속 하향링크 또는 플렉시블 심볼들에 해당한다. 참조 UL BWP용 슬롯 포맷들의 결합을 위한 각 슬롯 포맷은 활성 UL BWP용

개의 연속 슬롯들에 적용가능하고, 활성 UL BWP에서 제1슬롯은 참조 UL BWP 내 제1슬롯과 동일한 시간에 시작하고,

의 참조 부반송파 간격 구성용 각 상향링크 또는 플렉시블 심볼은 부반송파 간격 구성

을 위한

개의 연속 상향링크 또는 플렉시블 심볼들에 해당한다.

서빙 셀에서 UE용으로 제2UL 반송파와 페어링된 스펙트럼 동작을 위해, DCI 포맷 2_0 내 SFI-인덱스 필드 값은 서빙 셀의 참조 제1UL 반송파용 슬롯 포맷들의 결합 및 서빙 셀의 참조 제2UL 반송파용 슬롯 포맷들의 결합을 포함하는 슬롯 포맷들의 결합을 나타낸다. UE는 상위계층 파라미터 subcarrierSpacing에 의해, 서빙 셀의 참조 제1UL 반송파용 DCI 포맷 2_0에서 SFI-인덱스 필드 값으로 지시된 슬롯 포맷의 결합에 대해

의 참조 부반송파 간격 구성을 구비한다. UE는 상위계층 파라미터 subcarrierSpacing2 의해, 서빙 셀의 참조 제2UL 반송파용 DCI 포맷 2_0에서 SFI-인덱스 필드 값으로 지시된 슬롯 포맷의 결합에 대해

의 참조 부반송파 간격 구성을 구비한다. 상위계층 파라미터 slotFormats의

개의 값들 각각 대해, 슬롯 포맷들의 결합을 위한 처음

개 값들이 참조 제1UL 반송파에 적용가능하고, 그 다음 값이 참조 제2UL 반송파에 적용가능하다.

UE는

의 부반송파 간격 구성을 갖는 제2UL 반송파 내 활성 UL BWP의 경우

가 되도록

의 참조 부반송파 간격 구성을 구비할 것으로 예상된다. 참조 제1UL 반송파에 대해 DCI 포맷 2_0에서 SFI-인덱스 필드에 의해 지시된 슬롯 포맷들의 결합에 대한 각 슬롯 포맷은 제1UL 반송파에서 활성 DL BWP 및 UL BWP 쌍에 대한

개의 연속 슬롯들에 적용가능하고, 제1UL반송파에서 제1슬롯은 참조 제1UL 반송파 내 제1슬롯과 동일한 시간에 시작한다. 참조 제2UL 반송파에 대한 슬롯 포맷들의 결합에 대한 각 슬롯 포맷은 제2UL 반송파에서 활성 UL BWP에 대한

의 연속 슬롯들에 적용가능하고, 제2UL반송파에서 제1슬롯은 참조 제2UL 반송파 내 제1슬롯과 동일한 시간에 시작한다.

서빙 셀에서 BWP가

및 확장된 CP로 구성된다면, UE는

,

또는

를 예상한다. 확장된 CP를 갖는 슬롯용 포맷은 정규 CP를 갖는 슬롯용포맷으로부터 결정된다. 중복된 정규 CP 심볼들이 각각 하향링크/상향링크/플렉시블 심볼들이라면, UE는 확장된 CP 심볼을 하향링크/상향링크/플렉시블 심볼로 결정한다. 중복된 정규 CP 심볼들중 하나가 플렉시블하다면, UE는 확장된 CP 심볼들을 플렉시블 심볼로 결정한다. 중복된 정규 CP 심볼들의 쌍이 하향링크 및 상향링크를 포함한다면, UE는 확장된 CP 심볼을 플렉시블 심볼로 결정한다.

,

, 또는

의 참조 부반송파 간격 구성은 주파수 범위 1에 대해 0, 1, 또는 2이거나, 주파수 범위 2에 대해 2 또는 3이다.

12 대역폭 파트 동작

서빙 셀의 대역폭 파트들(BWPs)에서 동작하도록 구성된 UE는 서빙 셀용 상위계층들에 의해 파라미터 BWP - Downlink 에 의해 DL 대역폭에서 UE(DL BWP 세트)에 의한 최대 4개의 대역폭 파트들(BWPs) 세트로 구성되고, 서빙 셀용 파라미터 BWP - Uplink에 의해 UL 대역폭에서 UE(UL BWP 세트)에 의한 최대 4개의 송신용 BWP들 세트로 구성된다.

초기 활성 DL BWP는 타입0-PDCCH 공통 탐색 공간용 제어 리소스 세트에 대해 인접 PRB들의 위치 및 개수, 부반송파 간격 및 순환 프리픽스로 정의된다. 제1셀 또는 제2셀 상의 동작을 위해, UE는 상위계층 파라미터 initialuplinkBWP에 의해 초기 활성 UL BWP를 구비한다. UE가 추가 반송파로 구성된다면, UE는 supplementaryUplink내 상위계층 파라미터 initialUplinkBWP에 의해 추가 반송파상에서 초기 UL BWP를 구비할 수 있다.

UE가 전용 BWP 구성을 갖는다면, UE는 상위계층 파라미터 firstActiveDownlinkBWP-Id에 의해 수신용 제1 활성 DL BWP를 구비하고, 상위계층 파라미터 firstActiveUplinkBWP -Id에 의해 제1셀에서 송신용 제1 활성 UL BWP를 구비한다.

DL BWP들 또는 UL BWP들 세트에서 각각의 DL BWP 또는 UL BWP의 경우, UE는 [4, TS 38.211] 또는 [6, TS 38.214]에 정의된 대로 서빙 셀을 위해 다음의 파라미터들로 구성된다:

- 상위계층 파라미터 subcarrierSpacing에 의해 제공되는 부반송파 간격

- 상위계층 파라미터 cyclicPrefix에 의해 제공되는 순환 프리픽스

- [4, TS 38.214]에 따른 RIV로 해석되는 상위 계층 파라미터 locationAndBandwidth에 의해 지시된 제1PRB 및 인접 PRB들,

=275의 설정, 및 제1PRB는 상위계층 파라미터 offsetToCarrier 및 subcarrierSpacing에 의해 지시된 PRB에 상대적인 PRB 오프셋;

- 각 상위계층 파라미터 bwp -Id의 DL BWP들 또는 UL BWP들 세트 내 인덱스;

- 상위계층 파라미터 bwp -Common 및 bwp -Dedicated [12, TS 38.331]에 의한 BWP- 공통 및 BWP 전용 파라미터들 세트

페어링되지 않은 스펙트럼 동작의 경우, DL BWP에 대한 상위계층 파라미터 bwp -Id에 의해 제공된 인덱스를 갖는 구성 DL BWP들 세트 중 하나의 DL BWP는, DL BWP 인덱스 및 UL BWP 인덱스가 동일할 때 UL BWP용 상위계층 파라미터 bwp -Id에 의해 제공된 인덱스를 갖는 구성 UL BWP들 중 하나의 UL BWP와 링크된다. 페어링되지 않은 스펙트럼 동작에 대해, DL BWP의 bwp -id가 UL BWP의 bwp -id와 같은 경우, UE는 DL BWP용 중심 주파수가 UL BWP용 중심 주파수와 다른 구성을 수신하지 않을 것이다.

3GPP TS 38.211는 다음과 같은 프레임 구조를 설명한다:

4 프레임 구조 및 물리 리소스들

4.1 개요

이 규격 전반에 걸쳐, 달리 주지되지 않는다면, 시간 영역에서 다양한 필드들의 크기는

의 시간 유닛들로 표현되고, 여기서

Hz이고

이다. 상수

이고, 여기서

.

및

이다.

4. 2 뉴머롤로지들

다중 OFDM 뉴머롤로지들이 표 4.2-1에 주어진 대로 지원되고, 표에서 대역폭 파트에 대한 μ및 순환 프리픽스는 상위계층 파라미터 subcarrierSpacing 및 cyclicPrefix로부터 각각 구해진다.

[“지원된 송신 뉴모롤로지들”라는 제목의 3GPP TS38. 211 V15 .2.0, 표 4.2-1이 도 6에 재현되어 있다]

4.3 프레임 구조

4.3.1 프레임들 및 서브프레임들

하향링크 및 상향링크 송신들은

의 듀레이션을 갖는 프레임들로 구성되고, 각 프레임은 각각

의 듀레이션을 갖는 10개의 서브프레임들로 구성된다. 서브프레임당 연속된 OFDM 심볼들의 개수는

이다. 각 프레임은 5개의 서브프레임을 갖는 두 개의 동일한 크기의 하프(half) 프레임으로 분할되고, 하프프레임 0은 0 내지 4까지의 서브프레임들로 구성되며, 하프 프레임1은 5 내지 9의 서브프레임들로 구성된다.

4.3.2 슬롯들

부반송파 간격 구성 μ의 경우, 슬롯들은 서브프레임 내에서 오름차순으로

로 넘버링되고, 프레임내에서 오름차순으로

으로 넘버링된다. 슬롯에는

개의 연속 OFDM심볼들이 있고, 여기서

은 표 4.3.2-1 및 4.3.2-2로 주어진 순환 프리픽스에 따라 결정된다. 서브프레임에서 슬롯

의 시작은 시간적으로 동일 서브프레임 내의 OFDM 심볼

의 시작에 맞춰져 있다.

슬롯 내 OFDM 심볼들은 ‘하향링크’, ‘플렉시블’, 또는 ‘상향링크’로 구분될 수 있다. 슬롯 포맷들의 시그널링은 [5, TS 38.213]의 종속절 11.1에 설명되어 있다.

하향링크 프레임 내 슬롯에서, UE는 하향링크 송신이 ‘하향링크’ 및/또는 ‘플렉시블’ 심볼들에서만 일어나는 것으로 가정할 것이다.

상향링크 프레임 내 슬롯에서, UE는 ‘상향링크’ 및/또는 ‘플렉시블’ 심볼들에서만 전송할 것이다.

[“슬롯별 OFDM 심볼들의 개수, 프레임별 슬롯들, 정규 사이클릭 프리픽스용 서브프레임별 슬롯들”이라는 제목의 3GPP TS38. 211 V15 .2.0의 표 4.3.2-1이 도 7에 재현되어 있다]

3GPP TSG RAN WG1 # AH_1801 v1.0.0의 최종 보고서는 다음의 합의들을 포함한다:

합의들:

UE에 특정된 SFI 표 구성에서 참조 SCS 필드를 분명하게 추가

UE는 참조 GC-PDCCH가 구성된 구성 BWP의 어느 것보다 큰 SCS를 갖지 않을 것으로 예상된다.

참조 SCS는 셀별로 UE에 특정되어 구성된다 (신규 RRC 파라미터)

■ FR1용: 15kHz/30kHz/60kHz

■ FR2용: 60kHz/120kHz

합의들: 갱신과 함께 다음의 작업 가정을 확인:

FFD SFI 지원의 경우, 다중 슬롯 SFI 구성을 사용하여 FDD SFI 지원을 달성

○ RRC는 DL BWP용 참조 SCS 및 UL BWP용 참조 SCS (새로운 RRC 파라미터들)를 구성

○ UE에 특정된 SFI 표의 각 엔트리에서 하나의 슬롯용 슬롯 포맷을 구성할 때 하나의 FDD 슬롯용 SFI는 다수의 값으로 구성된다

■ DL 및 UL 참조 SCS 들이 동일하다면, SFI 엔트리용 구성에서 각 값들의 쌍의 경우, 짝수 위치 값은 DL BWP용이고, 홀수 위치 값은 UL BWP용이다

■ DL 참조 SCS가 UL 참조 SCS보다 높다면, K(K>1)는 DL 참조 SCS 및 UL 참조 SCS 사이의 SCS 비율이고, 각 참조 UL 슬롯별 (또는 K개의 DL 참조 슬롯들) SFI 구성을 위해 (K+1)개의 값을 사용하며, (K+1)개의 값들 중 처음 K개 값은 K개의 DL 참조 슬롯들용 SFI이고, 마지막 값은 하나의 UL 참조 슬롯용이다.

■ DL 참조 SCS가 UL 참조 SCS보다 낮다면, K (K>1)는 UL 참조 SCS 및 DL 참조 SCS 사이의 SCS 비율이고, 각 참조 DL 슬롯별 (또는 K개의 UL 참조 슬롯들) SFI 구성을 위해 (K+1)개의 값을 사용하며, (K+1)개의 값들 중 맨 처음 값은 DL 참조 슬롯들용 SFI이고, 나머지 K개 값들은 K개의 UL 참조 슬롯들용이다.

동일한 매커니즘이 SUL의 경우에 적용될 수 있다

■ 비-SUL (non-SUL) 반송파의 경우

RRC는 비-SUL 반송파용 참조 SCS 및 SUL 반송파용 참조 SCS (새로운 RRC 파라미터)를 구성한다

K (K>=1)는 비-SUL 참조 SCS 및 SUL 참조 SCS 사이의 SCS 비율이고, 각 SUL 참조 슬롯별 (또는 K개의 비-SUL 참조 슬롯들) SFI 구성을 위해 (K+1)개의 값을 사용하며, (K+1)개의 값들 중 처음 K개의 값들은 비-SUL 반송파에서 K개의 참조슬롯들용 SFI이고, 마지막 값은 SUL 반송파의 하나의 참조 슬롯용이다

합의:

UE에 특정된 SFI 표 구성(참조 SCS(들) 포함)은 셀별로 이뤄진다

3GPP TSG RAN WG1 #92bis v1.0.0의 최종 보고서는 프레임 구조 및/또는 슬롯 포맷 지시(slot format indication)와 관련된 다음의 합의를 포함한다:

합의:

UE에 특정된 SFI 표의 크기를 Rel 15에서 모든 엔트리에 걸쳐 최대 총 512개 값으로 제한한다

3GPP TSG RAN WG1 #93bis v0.2.0의 초안 보고서는 프레임 구조 및/또는 슬롯 포맷 지시(slot format indication)와 관련된 다음의 합의를 포함한다:

합의:

UE에 특정된 SFI 표를 구성하는 경우, 각 엔트리는 적어도 구성된 SFI 모니터링 주기와 동일한 슬롯용 슬롯 포맷을 분명하게 특정한다.

3GPP TS 38.331는 슬롯 포맷과 관련된 정보 요소(IE0를 다음과 같이 설명한다:

- BWP

BWP IE는 38.211, 4.2.2 절에 정의된 것처럼 대역폭 파트를 구성하는데 사용된다.

각 서빙 셀의 경우, 네트워크는 최소한 하나의 하향링크 대역폭 파트 및 (서빙 셀이 상향링크로 구성된다면) 하나 또는 (보충 상향링크(SUL)을 사용한다면) 두 개의 상향링크 대역폭 파트를 포함하는 최소한 하나의 초기 대역폭 파트를 구성한다. 또한, 네트워크는 서빙 셀용 추가 상향링크 및 하향링크 대역폭 파트들을 구성할 수 있다.

대역폭 파트 구성은 상향링크 및 하향링크 파라미터로 분할되고 공통 및 전용 파라미터들로 분할된다. (BWP-UplinkCommon 및 BWP-DownlinkCommon에서) 공통 파라미터들은 “셀 특정”이고, 네트워크는 다른 UE들의 해당 파라미터들과의 필요한 정렬을 보장한다. PCell 의 초기 대역폭 파트의 공통 파라미터들은 또한 시스템 정보를 통해 제공된다. 모든 다른 서빙 셀에 대해, 네트워크는 전용 시그널링을 통해 공통 파라미터들을 제공한다.

BWP 정보 요소

BWP 필드 설명들

부반송파 간격
다른 곳에서 명백하게 구성되지 않는다면, 모든 채널 및 참조 신호들에 대해 이 BWP에 사용될 부반송파 간격. 38.211. 표 4.2-1에 따른 부반송파 간격에 해당한다. 값 kHz15는 μ=0에, kHz30 은 μ=1에 해당한다. 15, 30, 또는 60 kHz (<6GHz), 및 60 또는 120 kHz (>6GHz)의 값만이 적용가능하다.

BWP 필드 설명들

bwp-Id
이 대역폭 파트용 식별자. RRC 구성의 다른 파트들은 BWP-Id를 사용하여 특정 대역폭 파트와 조합된다. BWP ID=0은 항상 초기 BWP와 조합되고, 따라서 여기서 (다른 대역폭 파트에서) 사용되지 않을 수 있다.
NW는 UE가 DCI 필드를 사용하여 UL 또는 DL BWP를 절환하도록 트리거링한다. 그 DCI 필드에서 4개의 코드점들은 다음과 같이 RRC로 구성된 BWP-ID에 매핑된다: (초기 BWP 외에) 최대 3개의 구성된 BWP들에 대해, DCI 코드점은 BWP ID와 동일하다 (초기=0, 제1전용=1, ...). NW이 4개의 전용 대역폭 파트를 구성한다면, 이들은 0에서 3까지의 DCO 코드점에 의해 식별된다. 이 경우, DCI 필드를 사용하여 초기 BWP로 절환하는 것은 가능하지 않다.
L1 파라미터 'DL-BWP-인덱스'에 해당한다 (38.211, 38.213, 12절 참조)

BWP-DownlinkCommon필드 설명들

pdcch-ConfigCommon
이 BWP의 PDCCH에 대한 셀 특정(cell specific) 파라미터들

pdsch-ConfigCommon
이 BWP의 PDSCH에 대한 셀 특정 파라미터들

BWP-DDownlinkDedicated 필드 설명들

pdcch-Config
하나의 BWP에 대한 UE 특정 PDCCH 구성

pdsch-Config
하나의 BWP에 대한 UE 특정 PDSCH 구성

BWP-Uplink 필드 설명들

bwp-Id
이 대역폭 파트용 식별자. RRC 구성의 다른 파트들은 BWP-ID를 사용하여 특정 대역폭 파트와 조합된다. BWP ID=0은 항상 초기 BWP와 조합되고, 따라서 여기서 (다른 대역폭 파트에서) 사용되지 않을 수 있다.
NW는 UE가 DCI 필드를 사용하여 UL 또는 DL BWP를 절환하도록 트리거링한다. 그 DCI 필드에서 4개의 코드점들은 다음과 같이 RRC로 구성된 BWP-ID에 매핑된다: (초기 BWP 외에) 최대 3개의 구성 BWP들에 대해, DCI 코드점은 BWP ID와 동일하다 (초기=0, 제1전용=1, ...) NW가 4개의 전용 대역폭 파트를 구성한다면, 이들은 0에서 3까지의 DCO 코드점에 의해 식별된다. 이 경우, DCI 필드를 사용하여 초기 BWP로 절환하는 것은 가능하지 않다.
L1 파라미터 'UL-BWP-인덱스'에 해당한다 (38.211, 38.213, 12절 참조)

BWP-UplinkCommon 필드 설명들

pucch-ConfigCommon
PUCCH용 셀 특정 파라미터들

pusch-ConfigCommon
PUSCH용 셀 특정 파라미터들

BWP-UplinkDedicated 필드 설명들

pucch-Config
서빙 셀의 정규 UL 또는 SUL의 하나의 BWP에 대한 PUCCH 구성 UE가 SUL로 구성된다면, 네트워크는 상향링크들(UL 또는 SUL) 중 하나의 BWP들에만 PUCCH를 구성한다. 네트워크는 각 SpCell별로 PUCCH-Config를 구성한다. UE가 지원한다면, 네트워크는 셀 그룹의 최대 하나의 추가 Scell을 PUCCH-Config (즉 PUCCH SCell)로 구성할 수 있다.

pusch-Config
서빙 셀의 정규 UL 또는 SUL의 하나의 BWP에 대한 PUSCH 구성 UE가 SUL로 구성되고, UL 및 SUL에 대한 PUSCH-Config를 갖는다면, DCI 내 반송파 지시자 필드는 둘 중 어느 것에 UL 그랜트(grant)가 사용될 것인지를 지시한다. 또한 L1 파라미터 'dynamicPUSCHSUL' 를 참조 (38.123, FFS-Section 절을 참조)

SlotFormatCombinationsPerCell

IE SlotFormatCombinationsPerCell이 하나의 서빙 셀에 적용가능한 SlotFormatCombinations 구성에 사용된다. L1 파라미터 'cell-to-SFI'에 해당한다(38.213, 11.1.1절 참조).

SlotFormatCombinationsPerCell 정보 요소

SlotFormatCombination field descriptions

slotFormatCombinationId
이 Id는 DCI 페이로드에서 이 SlotFormatCombination을 동적으로 선택하는데 사용된다. L1 파라미터 'SFI-인덱스' 를 참조 (38.123, FFS-Section절을 참조)

slotFormats
시간영역에서 연속 슬롯에 발생하는 슬롯 포맷들은 여기에 나열된 것과 같은 순서를 갖는다. 슬롯 포맷들은 38.211의 표 4.3.2-3에 정의되어 있고, 0..255의 번호를 갖는다.

SlotFormatCombinationsPerCell field descriptions

positionInDCI
DCI 페이로드 내 이 서빙 셀(servingCellId)에 대한 slotFormatCombinationId(SFI-인덱스)의 (시작) 위치 (비트). L1 파라미터 'SFI-값들'을 참조 (38.123, FFS-Section절을 참조)

servingCellId
slotFormatCombinations을 적용가능한 서빙 셀의 ID

slotFormatCombinations
slotFormatCombinations을 구비한 리스트 각 slotFormatCombination은 하나 이상의 SlotFormats을 포함한다(38.211, 4.3.2절). slotFormatCombinations 리스트 내 SlotFormats의 총 개수는 512개를 초과하지 않는다. FFS_CHECK: RAN1은 결합들이 두 개의 다른 유형을 갖는 것임을 나타낸다... 그러나 그 결합은 두번째 것을 특정하지 않는다

subcarrierSpacing2
FFD 또는 SUL 셀에 대한 슬롯 포맷 결합용 참조 부반송파 간격. L1 파라미터 'SFI-scs2' 에 해당 (38.123, FFS-Section절을 참조). FDD의 경우, subcarrierSpacing (SFI-scs) 은 DL BWP용 참조 SCS이고, subcarrierSpacing2 (SFI-scs2)는 UL BWP용 참조 SCS이다. SUL의 경우, subcarrierSpacing (SFI-scs)은 비-SUL 반송파용 참조 SCS이고, subcarrierSpacing2 (SFI-scs2)는 SUL 반송파용 참조 SCS이다. 네트워크는 명령이 적용되는 서빙 셀의 구성 BWP들의 임의의 SCS 이하인 값을 구성한다. 또한 네트워크는 UE가 SFI 지시를 모니터링하는 서빙 셀의 SCS 이하인 값을 구성한다.

subcarrierSpacing
슬롯 포맷 결합용 참조 부반송파 간격. 네트워크는 명령이 적용되는 서빙 셀의 구성 BWP들의 임의의 SCS 이하인 값을 구성한다. 또한 네트워크는 UE가 SFI 지시를 모니터링하는 서빙 셀의 SCS 이하인 값을 구성한다. L1 파라미터 'SFI-scs2' 에 해당한다 (38.123, FFS-Section절을 참조)

- SlotFormatIndicator

IE SlotFormatIndicator는 슬롯 포맷 지시자들(SFI)용 그룹 공통 PDCCH를 모니터링하는데 사용된다.

SlotFormatIndicator 구성요소

SlotFormatIndicator field descriptions

dci - PayloadSize
SFI-RNTI로 스크램블된 DCI 페이로드의 총 길이. L1 파라미터 'SFI- DCI-payload-length'에 해당한다(38.213, 11.1.1절 참조).

sfi - RNTI
주어진 셀에서 SFI에 사용된 RNTI. L1 파라미터 'SFI- RNTI'에 해당한다(38.213, 11.1.1절 참조).

slotFormatCombToAddModList
UE의 서빙 셀들용 SlotFormatCombinations 리스트. L1 파라미터 'SFI-cell-to-SFI'에 해당한다(38.213, 11.1.1절 참조).

3GPP TS 38.121은 슬롯 포맷을 지시하는 DCI 포맷을 다음과 같이 설명한다:

7.3. 1 DCI 포맷들

표 7.3.1-1에 정의된 DCI 포맷들이 지원된다.

[“ DCI 포맷들”이라는 제목의 3GPP TS 38. 121 V15 .2.0의 표 7.3.1-1이 도 8에 재현되어 있다]

7.3.1.3.1 포맷 2_0

DCI 포맷 2_0은 슬롯 포맷 통지에 사용된다.

SFI-RNTI로 스크램블된 CRC를 갖는 DCI 포맷 2_0를 사용하여 다음의 정보가 송신된다:

- 슬롯 포맷 표시자 1, 슬롯 포맷 표시자 2, …, 슬롯 포맷 표시자 N.

DCI 포맷 2_0의 크기는 [5, TS 38.213]의 종속절 11.1.1 에 따라 상위 계층들에 의해 128비트까지 구성가능하다.

이후 하나 또는 다수의 다음 용어들이 사용될 수 있다:

BS : 하나 또는 다수의 셀들과 조합되는 하나 또는 다수의 TRP들의 제어에 사용되는 NR 내 네트워크 중심 유닛 또는 네트워크 노드. BS 및 TRP(들)간의 통신은 프론트홀(fronthaul)을 통해 이뤄진다. BS는 중앙 유닛(CU), eNB, gNB 또는 NodeB로 지칭될 수 있다.

TRP : 송신 및 수신 포인트는 네트워크 커버리지를 제공하고 UE들과 직접 통신한다. TRP는 또한 분배유닛 또는 네트워크 노드로 지칭될 수 있다.

셀 : 하나의 셀은 하나 또는 다수의 연관 TRP들로 구성된다. 즉, 셀의 커버리지는 모든 연관 TRP(들)의 커버리지로 구성된다. 하나의 셀은 하나의 BS에 의해 제어된다. 셀은 또한 TRP 그룹(TRPG)으로 지칭될 수 있다.

서빙 빔 : UE용 서빙 빔은, 예를 들어, 전송 및/또는 수신을 위해 현재 UE와의 통신에 사용되는 네트워크 노드, 예를 들어, TRP에 의해 생성된 빔이다

후보 빔 : UE용 후보 빔은 서빙 빔의 후보이다. 서빙 빔은 후보 빔일 수 도 있고, 아닐 수도 있다.

NR에서, 프레임 구조는 LTE의 그것보다 더 유연할 수 있다. NR내 슬롯 포맷은 반 정적(semi-static) 시그널링 및/또는 동적 시그널링을 통해 시그널링될 수 있다. 또한, 동적 시그널링은 그룹 공통 시그널링 및/또는 유니캐스트(unicast) 시그널링일 수 있다. 3GPP TS 38.213에서, 그룹 공통 시그널링은 하향링크 제어 정보 (DCI) 포맷 2_0일 수 있다. 하나 이상의 슬롯 포맷 지시(SFI)-인덱스 필드값들은 DCI 포맷 2_0으로 지시될 수 있다. SFI-인덱스 필드 값은 서빙 셀의 슬롯 포맷 또는 프레임 구조를 나타낼 수 있다. SFI-인덱스 필드값은 엔트리 인덱스를 지시할 수 있고, 엔트리 인덱스는 슬롯 포맷 결합을 나타낼 수 있다. 슬롯 포맷 결합은 하나 이상의 슬롯 포맷 값들을 지시할 수 있다. 슬롯 포맷 결합이 하나의 슬롯 포맷값을 포함하거나 슬롯 포맷 결합 내 슬롯 포맷 값들의 양이 하나라면, 슬롯 포맷 결합은 슬롯 포맷 값에 의한 참조 슬롯의 슬롯 포맷을 지시할 것이다. 슬롯 포맷 결합이 다수의 슬롯 포맷값들을 포함하거나 슬롯 포맷 결합 내 슬롯 포맷 값의 양이 하나 이상이면, 슬롯 포맷 결합은 다수의 슬롯 포맷 값들에 의한 다수의 참조 슬롯들의 슬롯 포맷을 지시한다. 슬롯 포맷의 지속시간은 참조 부반송파 간격에 따라 결정된다. 슬롯 포맷 값은 슬롯 내 각 OFDM 심볼의 송신된 방향, 상태, 또는 기능을 지시할 수 있다. OFDM 심볼의 송신된 방향, 상태 또는 기능은 적어도 “하향링크”, “상향링크”, 또는 “플렉시블”일 수 있다.

NR 셀에서 동작되는 페어링된 스펙트럼의 경우, DCI 포맷 2_0으로 지시된 슬롯 포맷 결합은 (3GPP TS 38.213에 논의된 것처럼) NR PHY 규격에 따라 해석될 수 있다. UE는 하향링크 스펙트럼 또는 대역폭 파트 (BWP)용 제1참조 부반송파 간격 구성

및 상향링크 스펙트럼/BWP용 제1참조 부반송파 간격 구성

으로 구성된다.

이면, 각

개의 슬롯 포맷 값들의 경우, 제1

슬롯 포맷 값들은 하향링크 스펙트럼 또는 BWP용 슬롯 포맷들을 지시할 수 있고, 그 다음 번 또는 마지막 슬롯 포맷 값은 상향링크 스펙트럼/BWP용 슬롯 포맷을 지시할 수 있다.

이면, 각

개의 슬롯 포맷 값들의 경우, 제1 슬롯 포맷 값은 하향링크 스펙트럼 또는 BWP용 슬롯 포맷들을 지시할 수 있고, 그 다음 번 또는 나머지

개의 슬롯 포맷 값들은 상향링크 스펙트럼/BWP용 슬롯 포맷을 지시할 수 있다. 페어링되지 않은 스펙트럼이 구성된 경우, 동일한 해석이 정규 UL 반송파 및 보충 UL 반송파용 슬롯 포맷 지시에 적용될 수 있다.

그러나, 슬롯 포맷 결합 내 슬롯 포맷 값들의 양이

또는

로 나눠질 수 없다면, UE가 어떻게 슬롯 포맷 결합에서 잔류 (또는 남아있는 또는 고아) 슬롯 포맷 값(들)을 처리할 것인가. 또한 이 문제는 DCI 포맷 2_0이 보충 상향링크(SUL) 및 비 SUL 반송파용 슬롯 포맷 결합을 지시할 때 일어날 수 있다. 이 문제에 대한 가능한 해법이 이하에서 설명된다.

본 발명의 일부 일반적인 개념들은 다음과 같다. 하나는 UE가 슬롯 포맷 결합에서 슬롯 포맷값들의 양이 어떤 수치로 나눠질 수 없는 슬롯 포맷 결합을 수신하지 않을 것으로 예상한다는 것이다. 일실시예에서, 슬롯 포맷 결합은 제1BWP 및 제2BWP에 대한 슬롯 포맷을 지시할 수 있다. 그 수치는 비율과 조합될 수 있다. 그 비율은 제2BWP의 부반송파 간격(Subcarrier Spacing, SCS)에 대한 제1BWP의 SCS, 또는 제1BWP의 SCS에 대한 제2BWP의 SCS 일 수 있다. 또는, 그 수는 비율+1 일 수 있다.

다른 개념은 UE가 슬롯 포맷 결합을 수신할 수 있고, 여기서, 슬롯 포맷 결합 내 슬롯 포맷값들의 양은 수치로 나눠질 수 없다는 것이다. 일실시예에서, UE가 슬롯 포맷 결합으로 구성되거나 슬롯 포맷 결합을 수신하고, 그 슬롯 포맷 결합 내 슬롯 포맷 값들의 양이 수치로 나눠질 수 없다면, UE는 SFI 결합에서 슬롯 포맷 값들의 양이 그 수로 나눠질 수 있을 때까지 하나 이상의 슬롯 포맷 값들(예를 들어, 슬롯 포맷값 255)을 패딩(pad)한다. 또한, UE가 슬롯 포맷 결합으로 구성되거나 슬롯 포맷 결합을 수신하고, 그 슬롯 포맷 결합 내 슬롯 포맷 값들의 양이 수치로 나눠질 수 없다면, UE는 슬롯 포맷 결합 내 슬롯 포맷 값들의 양의 후미에 [수치 - mod (슬롯 포맷 값들의 양, 수치)] 개의 슬롯 포맷 값들을 가정하거나 패딩한다.

또는, UE가 슬롯 포맷 결합으로 구성되거나 슬롯 포맷 결합을 수신하고, 그 슬롯 포맷 결합 내 슬롯 포맷 값들의 양이 수치로 나눠질 수 없다면, UE는 슬롯 포맷 결합 내 슬롯 포맷 값들의 양의 앞에 [ 수치 - mod (슬롯 포맷 값들의 양, 수치)] 개의 슬롯 포맷 값들을 가정하거나 패딩한다.

일실시예에서, UE는 SFI가 지시 또는 수신되지 않은 경우, 슬롯들의 슬롯 포맷과 동일한, [비율 - mod(제1슬롯 세트의 양, 비율)]개의 슬롯들용 슬롯 포맷을 고려하거나 결정한다. 일실시예에서, UE가 주기적으로 슬롯 포맷 결합을 수신하도록 구성된다면, 슬롯 포맷 결합을 검출 또는 수신할 때까지, 구성된 슬롯 포맷 지시(slot format indication, SFI) 송신의 경우에서 슬롯 포맷 결합이 검출되지 않으면 제어 리소스 세트(CORESET) 내 물리 하향링크 제어 채널(PDCCH)을 모니터링하거나 수신하기 위한 것을 제외한 송신(또는 구성된 RS/채널의 수신)을 하지 않을 수 있다.

일실시예에서, 슬롯 포맷 결합은 제1BWP 및 제2BWP에 대한 슬롯 포맷을 지시할 수 있다. 그 수치는 제2BWP의 부반송파 간격(Subcarrier Spacing, SCS)에 대한 제1BWP의 SCS의 비율, 또는 제1BWP의 SCS에 대한 제2BWP의 SCS의 비율일 수 있다. 그 수치는 또한 비율+1일 수 있다. 페어링되지 않은 스펙트럼의 경우, DL BWP에 해당하는 DL BWP 인덱스가 UP BWP에 해당하는 UL BWP 인덱스와 동일한 경우, DL BWP는 UL BWP와 링크된다. 페어링되지 않은 스펙트럼의 경우, DL BWP에 해당하는 DL BWP 인덱스가 UP BWP에 해당하는 UL BWP 인덱스와 동일한 경우, DL BWP용 중심 주파수는 UL BWP용 중심 주파수와 같다. 페어링된 스펙트럼의 경우, DL BWP에 해당하는 DL BWP 인덱스가 UP BWP에 해당하는 UL BWP 인덱스와 동일한 경우, DL BWP는 UL BWP와 링크되지 않는다. 페어링된 스펙트럼의 경우, 구성된 DL BWP는 구성된 UL BWP의 어느 것과도 링크되지 않는다. 페어링된 스펙트럼의 경우, DL BWP에 해당하는 DL BWP 인덱스가 UP BWP에 해당하는 UL BWP 인덱스와 같은 경우, DL BWP용 중심 주파수는 UL BWP용 중심 주파수와 다르다. 페어링된 스펙트럼의 경우, DL BWP용 중심 주파수는 구성된 UL BWP용 중심 주파수 어느 것과도 다르다. 페어링되지 않은 스펙트럼의 경우, DL BWP 및 UL BWP는 동시에 절환되거나 동일한 또는 단일 BWP 절환 DCI(또는 현재의 활성 BWP와 다른 BWP를 지시하는 DCI)에 의해 절환될 수 있다. 페어링된 스펙트럼의 경우, DL BWP 및 UL BWP는 독립적으로 절환되거나 동일한 또는 단일 BWP 절환 DCI(또는 현재의 활성 BWP와 다른 BWP를 지시하는 DCI)에 의해 절환되지 않을 수 있다. 위에서 논의된 어느 개념도 실시예로 만들어지거나 실시예를 만들도록 결합될 수 있다.

실시예 1 - 네트워크는 슬롯 포맷 결합에서 슬롯 포맷값들의 양이 수치로 나눠질 수 없는 슬롯 포맷 결합을 구성하거나 지시하도록 허용되지 않는다. 일실시예에서, 네트워크는 슬롯 포맷 결합에서 슬롯 포맷값들의 양이 수치로 나눠질 수 없는 슬롯 포맷 결합을 구성하거나 지시하는 것을 금지할 수 있다. 또한, 네트워크는 슬롯 포맷 결합에서 슬롯 포맷값들의 양이 수치로 나눠지지 않도록 설정하는 것을 금지하거나 허용하지 않을 수 있다.

UE는 슬롯 포맷 결합에서 슬롯 포맷값들의 양이 수치로 나눠질 수 없는 슬롯 포맷 결합을 수신하지 않을 것이다. 일실시예에서, UE가 슬롯 포맷 결합을 수신한다면, UE는 그 슬롯 포맷 결합을 무시할 수 있다. 또한, UE가 슬롯 포맷 결합을 수신한다면, UE는 그 슬롯 포맷 결합을 폐기할 수 있다. 추가적으로 또는 대안적으로, UE가 슬롯 포맷 결합을 수신한다면, UE는 슬롯 포맷 결합에서 지시된 정보를 사용하지 않을 수 있다.

일실시예에서, UE가 슬롯 포맷 결합을 수신한다면, UE는 그 슬롯 포맷 결합을 에러로 간주하거나 고려할 수 있다. 또는, UE가 슬롯 포맷 결합을 수신한다면, UE는 그 슬롯 포맷 결합을 불일치한(inconsistent) 제어 신호로 고려할 수 있다. 추가적으로, UE가 하향링크 제어 정보(DCI)에 의해 지시된 슬롯 포맷 결합을 수신한다면, UE는 그 DCI 또는 슬롯 포맷 결합이 검출되지 않은 것으로 간주 또는 고려할 수 있다. 또한, 수신된 슬롯 포맷 결합에 응답하는 UE의 거동은 슬롯 포맷 결합을 검출하지 않았거나 DCI를 검출하지 않은 거동과 동일하다.

일실시예에서, 네트워크는 수치에 기반한 슬롯 포맷 결합을 결정할 수 있다. 특히, 네트워크는 수치에 기반한 슬롯 포맷 결합에서 슬롯 포맷 값들의 양을 결정할 수 있다. 그러나, 네트워크는 수치에 기반하지 않은 슬롯 포맷 결합에서 슬롯 포맷값들의 양을 결정(하도록 허용)하지 않을 수 있다.

일실시예에서, 네트워크는 슬롯 포맷 결합 내 슬롯 포맷값들의 양이 수치로 나눠질 수 있도록 슬롯 포맷 결합을 결정할 수 있다. 네트워크는 또한 슬롯 포맷 결합이 그 슬롯 포맷 결합의 양에 기반한 페어링된 스펙트럼과 함께 동작되는 셀에 대해 지시될 수 있는지를 결정할 수 있다.

일실시예에서, 네트워크는, 슬롯 포맷 결합 내 슬롯 포맷값들의 양이 수치로 나눠질 수 없다면, 슬롯 포맷 결합을 지시 또는 구성하도록 허용되지 않는다. 또한 네트워크는 제1(참조) 부반송파 간격(SCS) 구성으로 UE를 구성할 수 있다. 일실시예에서, 제1SCS 구성의 값 또는 그에 해당하는 값은 {-2, -1, 0, 1, 2, 3, 4}일 수 있다.

일실시예에서, 네트워크는 제2(참조) 부반송파 간격(SCS) 구성으로 UE를 구성할 수 있다. 일실시예에서, 제2SCS 구성의 또는 그에 해당하는 값은 {-2, -1, 0, 1, 2, 3, 4}일 수 있다.

일실시예에서, 제1SCS 구성은 하향링크 대역폭 파트, 상향링크 대역폭 파트, SUL 반송파 또는 비SUL (UL) 반송파용 (참조) 슬롯을 지시하는데 사용될 수 있다. 또한, 제2SCS 구성은 하향링크 대역폭 파트, 상향링크 대역폭 파트, SUL 반송파 또는 비SUL (UL) 반송파용 (참조) 슬롯을 지시하는데 사용될 수 있다.

일실시예에서, 제1SCS 구성은 참조 DL BWP에 적용될 수 있다. 제2SCS 구성은 참조 UL BWP에 적용될 수 있다. 제1SCS 구성은 제1참조 UL 반송파로 명명될 수 있는 참조 제1UL 반송파에 적용될 수 있다. 제2SCS 구성은 제2참조 UL 반송파로 명명될 수 있는 참조 제2UL 반송파에 적용될 수 있다.

일실시예에서, 슬롯 포맷 값은 (참조) 슬롯의 슬롯 포맷을 지시할 수 있고, 여기서 (참조) 슬롯의 지속시간은 제1SCS 구성 또는 제2SCS 구성에 기반하여 결정될 수 있다. 또한, 슬롯 포맷 값은 (참조) 슬롯의 슬롯 포맷을 지시할 수 있고, 여기서 (참조) 슬롯의 지속시간은 제2SCS 구성에 대한 제1SCS 구성의 비율에 기반하여 결정될 수 있다.

일실시예에서, 참조 하향링크 대역폭 파트, 상향링크 파트, SUL 반송파, 또는 비SUL (UL) 반송파에 대한 (참조) 슬롯의 지속시간은 활성 하향링크 대역폭 파트, 상향링크 대역폭 파트, SUL 반송파, 또는 비SUL(UL) 반송파의 (실제) SCS가 아닌, 제1SCS 구성 및/또는 제2SCS 구성에 기반하여 결정될 수 있다. 활성 하향링크 대역폭 파트, 상향링크 대역폭 파트, SUL 반송파, 또는 비SUL(UL) 반송파의 SCS에 기반하여 결정된 슬롯의 지속시간보다 (참조) 슬롯의 지속시간이 더 크다면, (참조) 슬롯용 슬롯 포맷은 (참조) 슬롯 내 다중 슬롯들의 슬롯 포맷을 지시할 수 있다.

예를 들어, (참조) 슬롯의 지속시간이 15kHz SCS(즉, SCS 구성 μ=0)에 기반하여 결정되고, UE가 활성 하향링크 대역폭 파트 (또는 상향링크 대역폭 파트, SUL 반송파, 또는 비SUL(UL) 반송파)용으로 의도된 슬롯 포맷 값을 지시하는 슬롯 포맷 결합을 수신한다면, 그것의 SCS는 60 kHz SCS이다. 일실시예에서, 슬롯 포맷 값이 슬롯 포맷을 {DDDXXXXXXXXXUU}로 지시한다면, UE는 15kHz SCS 슬롯에 대한 슬롯 포맷을 고려할 수 있다. UE는 하나의 심볼에 대한 슬롯 포맷을 4번 반복할 수 있고, 하나의 심볼에 대한 송신 방향/상태는 4번 반복된다. 즉, UE는 4개의 연속 심볼들에 대해 동일한 지시 송신 방향, 기능, 또는 상태가 적용된다고 고려할 수 있다. 4개의 60kHz SCS 슬롯들의 슬롯 포맷은 {DDDDDDDDDDDDXX}, {XXXXXXXXXXXXXX}, {XXXXXXXXXXXXXX}, {XXXXXXUUUUUUUU}일 수 있다.

일실시예에서, 제1SCS 구성의 값은 제2SCS 구성의 값과 다르거나 동일할 수 있다. 그 수는 2의 n승 플러스 1(즉, 2ⁿ+1)일 수 있다. 지수 “n”은 제1SCS 구성 (에 해당하는) 값과 제2SCS 구성(에 해당하는) 값 사이의 차에 대한 절대값일 수 있다.

일실시예에서, 제1SCS 구성 값이 제2SCS 구성 값보다 크거나 같다면, 2ⁿ+1개의 슬롯 포맷 값들 각각에 대해, 처음 2의 n승 개의 슬롯 포맷 값들은 제1CSC 구성에 사용될 수 있고, 그 다음 또는 남겨진 (하나의) 슬롯 포맷값은 제2SCS 구성에 사용될 수 있다. 또한, 제1CSC 구성 값이 제2SCS 구성 값보다 작다면, 2ⁿ+1개의 슬롯 포맷 값들 각각에 대해, 하나의 첫 슬롯 포맷값은 제1SCS 구성에 사용될 수 있고, 그 다음 또는 남겨진 2의 n승 개의 슬롯 포맷값들은 제2SCS 구성에 사용될 수 있다.

일실시예에서, 슬롯 포맷 결합에서 지시된 슬롯 포맷 값들은 제1BWP 및 제2BWP에 적용될 수 있다. 일실시예에서, 제1(참조) SCS 구성은 제1BWP용일 수 있고, 제2(참조) SCS 구성은 제2BWP용일 수 있다. 그 수는 비율과 조합될 수 있다.

일실시예에서, 그 비율은 제2BWP의 참조 SCS에 대한 제1BWP의 참조 SCS일 수 있다. 예를 들어, 제1BWP의 참조 SCS가 30 KHz이고, 제2BWP의 참조 SCS가 15 KHz 라면, 그 비율은 2일 것이다.

또는, 그 비율은 제1BWP의 참조 SCS에 대한 제2BWP의 참조 SCS일 수 있다. 지수 “n”은 그 비율일 수 있다. 그 수치는 또한 비율+1 일 수 있다.

일실시예에서, 네트워크는 하향링크 제어 정보 (DCI)로 슬롯 포맷 결합을 지시할 수 있다. DCI는 DCI 포맷 2_0일 수 있다.

일실시예에서, 슬롯 포맷 값으로 지시된 슬롯 포맷은 (참조) 슬롯에 적용될 수 있고, (참조) 슬롯의 지속시간은 제1SCS 구성 및/또는 제2SCS 구성에 기반하여 결정될 수 있다. 슬롯 포맷 결합이 페어링된 스펙트럼의 슬롯 포맷을 지시하는데 사용된다면, 제1SCS 구성에 기반하여 결정된 지속시간을 갖는 (참조) 슬롯에 적용된 슬롯 포맷 값은 DL BWP/스펙트럼 또는 UL BWP/스펙트럼 중 하나 이상의 슬롯에 대한 슬롯 포맷을 지시하는데 사용될 수 있다. 또한, 슬롯 포맷 결합이 페어링된 스펙트럼의 슬롯 포맷을 지시하는데 사용된다면, 제2SCS 구성에 기반하여 결정된 지속시간을 갖는 (참조) 슬롯에 적용된 슬롯 포맷 값은 DL BWP/스펙트럼 또는 UL BWP/스펙트럼 중 하나 이상의 슬롯에 대한 슬롯 포맷을 지시하는데 사용될 수 있다.

또한, 슬롯 포맷 결합이 SUL 반송파의 슬롯 포맷 및 비SUL 반송파의 슬롯 포맷을 지시하는데 사용된다면, 제1SCS 구성에 기반하여 결정된 지속시간을 갖는 (참조) 슬롯에 적용된 슬롯 포맷 값은 SUL 반송파 또는 비SUL (UL) 반송파의 하나 이상의 슬롯 포맷을 지시하는데 사용될 수 있다. 또한, 슬롯 포맷 결합이 SUL 반송파의 슬롯 포맷 및 비SUL 반송파의 슬롯 포맷을 지시하는데 사용된다면, 제2SCS 구성에 기반하여 결정된 지속시간을 갖는 (참조) 슬롯에 적용된 슬롯 포맷 값은 하나 이상의 SUL 반송파 또는 비SUL (UL) 반송파 중 하나 이상의 슬롯 포맷을 지시하는데 사용될 수 있다.

일실시예에서, 제1SCS 구성은 SlotFormatCombinationsPerCell 정보 요소 내 subcarrierSpacing일 수 있다. 또한, 제2SCS 구성은 SlotFormatCombinationsPerCell 정보 요소 내 subcarrierSpacing2 일 수 있다.

또는, 제1SCS 구성은

,

, 또는

일 수 있다. 또는, 제2SCS 구성은

,

또는

일 수 있다.

예를 들어, 제1SCS 구성이 μ=1 (즉, SCS=30KHz) 및 제2 SCS 구성이 μ=0 (즉. SCS=15KHz)임을 가정하면, 그 수치는 3(즉, 2¹+1 또는 30/15 + 1)일 수 있다. 이 예에서, 네트워크가 페어링된 스펙트럼으로 동작되는 서빙 셀에서 동작한다면, 네트워크는 서빙 셀에 대한 슬롯 포맷 결합을 지시하고, 슬롯 포맷 결합은 수치를 기반으로 결정된다. 네트워크는, 슬롯 포맷 결합 내 슬롯 포맷값들의 양이 수치(즉, 3)로 나눠지지 않는 슬롯 포맷 결합을 지시하는 것이 허용되지 않는다. 즉, 슬롯 포맷 결합이 5개의 슬롯 포맷 값들을 포함하는 {0, 1, 2, 7, 11}이라면, 네트워크는 UE에 슬롯 포맷 결합을 지시하지 않거나 지시를 금지한다. 동일한 예에서, 슬롯 포맷 결합 내 슬롯 포맷 값들의 양은 수치로 나눠질 수 있도록 제한된다(즉, 슬롯 포맷 값들의 양은 3의 배수이다).

일실시예에서, 슬롯 포맷 결합 내 슬롯 포맷 값(들)은 UE가 슬롯 포맷 결합을 지시하는 DCI를 수신한 슬롯에서부터 시작 또는 정렬하는데 적용될 것이다. 페어링된 스펙트럼, DL BWP 또는 스펙트럼 내 슬롯(들)에 적용된 슬롯 포맷 값(들)의 경우, UE는, UE가 슬롯 포맷 결합을 지시하는 DCI를 수신한 슬롯의 시작부터 시작 또는 정렬하는 슬롯 포맷 값들을 적용할 것이다. 또한, 페어링된 스펙트럼, UL BWP/스펙트럼 내 슬롯(들)에 적용된 슬롯 포맷 값(들)의 경우, UE는 슬롯 포맷 값들을, UE가 슬롯 포맷 결합을 지시하는 DCI를 수신한 슬롯의 시작부터 정렬하고 있는 상향링크 슬롯부터 시작하는 슬롯 포맷 값들을 적용할 것이다.

또한, 페어링되지 않은 스펙트럼에서 슬롯(들)에 적용된 슬롯 포맷 값(들)의 경우, UE는, UE가 슬롯 포맷 결합을 지시하는 DCI를 수신한 슬롯의 시작부터 시작 또는 정렬하는 슬롯 포맷 값들을 적용할 것이다. 예를 들어 도 11에 도시된 것처럼, 활성 DL BWP의 SCS가 60kHz라고 가정하면, SFI 모니터링의 경우(슬롯 포맷 결합을 지시하는 경우)는 60kHz SCS에 기반하여 4개 슬롯의 주기로 이뤄진다. UE가 페어링된 스펙트럼으로 동작되는 셀에서 송신을 수행한다면, UE는 DL BWP 내 슬롯(들) 및 UL BWP 내 슬롯(들)을 위한 슬롯 포맷을 지시하는 슬롯 포맷 결합을 수신할 수 있다. UE는 30kHz로 가정된 DL BWP에 적용된 슬롯 포맷 값에 대한 참조 SCS 및 15kHz로 가정된 UL BWP에 적용된 슬롯 포맷 값에 대한 참조 SCS로 구성된다. 이 예에서, UE는 슬롯 포맷 결합을 슬롯 #4n 내 {0, 5, 1}로 수신한다면, 슬롯 포맷 값들 {0} 및 {5}는 두 개의 30kHz 슬롯들에 대한 슬롯 포맷을 지시하고, 슬롯 포맷 {1}은 하나의 15kHz 슬롯에 대한 하나의 슬롯 포맷을 지시할 수 있다. 30kHz의 슬롯 포맷은 DL BWP에서 두 개의 연속 60kHz 슬롯들에 적용될 수 있다. {0}으로 지시된 30kHz의 슬롯 포맷은 DL BWP 내 슬롯 #4n에서부터의 시작에 적용될 것이다. 15kHz의 슬롯 포맷은 하나의 15kHz 슬롯에 적용될 수 있다. {1}로 지시된 30kHz의 슬롯 포맷은 UL BWP 내 슬롯 #n에서부터의 시작에 적용될 것이다. 이 예에서, DL BWP에 적용된 제1슬롯 포맷 값(즉, 슬롯 포맷 값{0}) 및 UL BWP에 적용된 제1슬롯 포맷 값(즉, 슬롯 포맷 값{1})은 슬롯 포맷 결합이 송신된 슬롯의 시작부터 적용될 것이다.

일실시예에서, 네트워크는 페어링된 스펙트럼을 사용하여 서빙 셀에서 동작할 수 있다. 또한, 네트워크는 주파수 분할 이중 통신(frequency-division duplexing, FDD)을 통해 동작 또는 통신할 수 있다. 또는, 네트워크는 페어링되지 않은 스펙트럼을 사용하여 서빙 셀에서 동작할 수 있다. 또한, 네트워크는 시간 분할 이중 통신(time-division duplexing, TDD)을 통해 동작 또는 통신할 수 있다. 또한, 네트워크는 보충 상향링크 (SUL) 반송파로 셀을 서비스할 수 있다. 네트워크는 또한 보충 상향링크 (SUL) 반송파상의 UL 송신을 수신할 수 있다.

일실시예에서, UE는 페어링된 스펙트럼을 사용하여 서빙 셀에서 동작할 수 있다. 또한, UE는 주파수 분할 이중 통신(FDD)을 통해 동작 또는 통신할 수 있다. 또는, UE는 페어링되지 않은 스펙트럼을 사용하여 서빙 셀에서 동작할 수 있다. 또한, UE는 시간 분할 이중 통신(TDD)을 통해 동작 또는 통신할 수 있다. 또한, UE는 보충 상향링크 (SUL) 반송파로 셀을 서비스할 수 있다. UE는 또한 보충 상향링크 (SUL) 반송파상의 UL 송신을 송신할 수 있다.

일실시예에서, 슬롯 포맷 값은 미리 정해진 또는 구성된 결합에 해당할 수 있고, 이는 슬롯 내 각 심볼의 송신 방향/상태 또는 기능을 포함한다. 슬롯 포맷 값의 가능한 값은 [0,255]의 범위 이내일 수 있다.

실시예 2 - UE는 슬롯 포맷 결합에서 슬롯 포맷값들의 양이 수치로 나눠질 수 없는 슬롯 포맷 결합을 지시받거나 수신할 수 있다. 슬롯 포맷 결합은 하향링크 제어 정보(DCI)로 지시될 수 있다. DCI는 DCI 포맷 2_0일 수 있다.

일실시예에서, UE가 슬롯 포맷 결합으로 구성되거나 슬롯 포맷 결합을 수신하고, 그 슬롯 포맷 결합 내 슬롯 포맷 값들의 양이 수치로 나눠질 수 없다면, UE는 슬롯 포맷 결합 내 슬롯 포맷 값들의 양 뒤에 [ 수치 - mod (슬롯 포맷 값들의 양, 수치)] 개의 슬롯 포맷 값들을 가정하거나 패딩할 수 있다. 또는, UE가 슬롯 포맷 결합으로 구성되거나 슬롯 포맷 결합을 수신하고, 그 슬롯 포맷 결합 내 슬롯 포맷 값들의 양이 수치로 나눠질 수 없다면, UE는 슬롯 포맷 결합 내 슬롯 포맷 값들의 양 앞에 [ 수치 - mod (슬롯 포맷 값들의 양, 수치)] 개의 슬롯 포맷 값들을 가정하거나 패딩할 수 있다.

일실시예에서, [수치 - mod (슬롯 포맷 값들의 양, 수치)]개의 슬롯 포맷 값들은 특별한 슬롯 포맷 값일 수 있다. 또한, [수치 - mod (슬롯 포맷 값들의 양, 수치)]개의 슬롯 포맷 값들은 비어 있는 및/또는 블랭크(blank) 슬롯 포맷 값일 수 있다. 또한, 슬롯 포맷 결합 내 슬롯 포맷 값들의 양 + 패딩되거나 가정된 [수치 - mod (슬롯 포맷 값들의 양, 수치)]개의 슬롯 포맷 값들의 양은 그 수치의 배수일 수 있다.

일실시예에서, UE는 슬롯 포맷 값들 및 규칙에 기반하여 가정되거나 패딩된 슬롯 포맷 값들의 양을 해석할 수 있다. 또한, UE는 하나 이상의 잔여 또는 나머자 슬롯 포맷 값들 및 규칙에 기반한 하나 이상의 빈 또는 블랭크 슬롯 포맷 값들을 해석할 수 있다. 특별한 슬롯 포맷 값은 “255”일 수 있다.

일실시예에서, UE가 슬롯 세트에 대한 슬롯 포맷 값 “255”를 수신하거나 슬롯 세트에 대한 슬롯 포맷 값 “255”를 고려/가정한다면, UE는 슬롯 세트의 슬롯 포맷을 “플렉시블”로 가정할 수 있다. 예를 들어, 도 10에서, 그 세트는 우측 4개의 60kHz SCS 슬롯들일 수 있다.

일실시예에서, 하나 이상의 슬롯들의 슬롯 포맷이 슬롯 포맷 값 “255”를 갖도록 지시, 고려 또는 가정된다면, UE는 (DCI가 충돌된 송신 방향, 상태 또는 기능을 지시하지 않는다면) 하나 이상의 슬롯에서 (미리) 구성된 리소스상에서 송신 또는 수신을 행할 수 있다. 또한, 하나 이상의 슬롯들의 슬롯 포맷이 슬롯 포맷 값 “255”로 지시된다면, UE는 (DCI가 충돌된 송신 방향, 상태 또는 기능을 지시하지 않는다면) (미리) 구성된 송신 또는 수신을 행할 수 있다. (미리) 구성된 송신 또는 수신은 제어 리소스 세트(CORESET) 모니터링, 주기적인 참조신호 측정, SPS PDSCH 수신, 구성된 그랜트 (grant) 송신일 수 있다.

일실시예에서, UE가 슬롯 포맷 값 “255”를 수신한다면, UE는 하나 이상의 슬롯의 슬롯 포맷이 반 정적인 구성을 기반으로 참조 (또는 추종 또는 결정)된다고 가정할 수 있다. 반 정적인 구성은 tdd -UL-DL- ConfigurationCommon, tdd-UL-DL-ConfigurationCommon2, 및/또는 tdd-UL-DL-ConfigDedicated일 수 있다.

일실시예에서, UE는 제1(참조) 부반송파 간격(SCS) 구성으로 구성될 수 있다. 제1SCS 구성의 값 또는 그에 해당하는 값은 {-2, -1, 0, 1, 2, 3, 4}일 수 있다.

일실시예에서, UE는 제2(참조) 부반송파 간격(SCS) 구성으로 구성될 수 있다. 제2SCS 구성의 값 또는 그에 해당하는 값은 {-2, -1, 0, 1, 2, 3, 4}일 수 있다.

일실시예에서, 제1SCS 구성은 하향링크 대역폭 파트, 상향링크 대역폭 파트, SUL 반송파 또는 비SUL (UL) 반송파용 (참조) 슬롯을 지시하는데 사용될 수 있다. 또한, 제2SCS 구성은 하향링크 대역폭 파트, 상향링크 대역폭 파트, SUL 반송파 또는 비SUL (UL) 반송파용 (참조) 슬롯을 지시하는데 사용될 수 있다. 제1SCS 구성은 참조 DL BWP에 적용될 수 있다. 제2SCS 구성은 참조 UL BWP에 적용될 수 있다. 제1SCS 구성은 참조 제1참조UL 반송파로 명명될 수 있는 참조 제1UL 반송파에 적용될 수 있다. 제2SCS 구성은 제2참조 UL 반송파로 명명될 수 있는 참조 제2UL 반송파에 적용될 수 있다.

일실시예에서, 슬롯 포맷 값은 (참조) 슬롯의 슬롯 포맷을 지시할 수 있고, 여기서 (참조) 슬롯의 지속시간은 제1SCS 구성 또는 제2SCS 구성에 기반하여 결정될 수 있다. 또는, 슬롯 포맷 값은 (참조) 슬롯의 슬롯 포맷을 지시할 수 있고, 여기서 (참조) 슬롯의 지속시간은 제2SCS 구성에 대한 제1SCS 구성의 비율에 기반하여 결정될 수 있다.

일실시예에서, 슬롯 포맷 결합에서 지시된 슬롯 포맷 값들은 제1BWP 및 제2BWP에 적용될 수 있다. 제1(참조) SCS 구성은 제1BWP에 적용될 수 있다. 제2(참조) SCS 구성은 제2BWP에 적용될 수 있다.

일실시예에서, 그 수는 비율과 조합될 수 있다. 그 비율은 제2BWP의 참조 SCS에 대한 제1BWP의 참조 SCS일 수 있다. 예를 들어, 제1BWP의 참조 SCS가 30KHz이고, 제2BWP의 참조 SCS가 15 KHz 라면, 그 비율은 2일 것이다.

일실시예에서, 그 비율은 제1BWP의 참조 SCS에 대한 제2BWP의 참조 SCS일 수 있다. 지수 “n”은 그 비율일 수 있다. 그 수치는 또한 비율+1일 수 있다.

일실시예에서, 슬롯 포맷 값으로 지시된 슬롯 포맷은 (참조) 슬롯에 적용될 수 있고, (참조) 슬롯의 지속시간은 제1SCS 구성 및/또는 제2SCS 구성에 기반하여 결정될 수 있디. 슬롯 포맷 결합이 페어링된 스펙트럼의 슬롯 포맷을 지시하는데 사용된다면, 제1SCS 구성에 기반하여 결정된 지속시간을 갖는 (참조) 슬롯에 적용된 슬롯 포맷 값은 DL BWP/스펙트럼 또는 UL BWP/스펙트럼의 하나 이상의 슬롯에 대한 슬롯 포맷을 지시하는데 사용될 수 있다. 또는, 슬롯 포맷 결합이 페어링된 스펙트럼의 슬롯 포맷을 지시하는데 사용된다면, 제2SCS 구성에 기반하여 결정된 지속시간을 갖는 (참조) 슬롯에 적용된 슬롯 포맷 값은 DL BWP/스펙트럼 또는 UL BWP/스펙트럼의 하나 이상의 슬롯에 대한 슬롯 포맷을 지시하는데 사용될 수 있다. 또한, 슬롯 포맷 결합이 SUL 반송파의 슬롯 포맷 및 비SUL 반송파의 슬롯 포맷을 지시하는데 사용된다면, 제1SCS 구성에 기반하여 결정된 지속시간을 갖는 (참조) 슬롯에 적용된 슬롯 포맷 값은 SUL 반송파 또는 비SUL (UL) 반송파의 하나 이상의 슬롯 포맷을 지시하는데 사용될 수 있다. 또한, 슬롯 포맷 결합이 페어링된 스펙트럼의 슬롯 포맷의 지시에 사용된다면, 제2SCS 구성에 기반하여 결정된 지속시간을 갖는 (참조) 슬롯에 적용된 슬롯 포맷 값은 비SUL(UL) 반송파 또는 SUL 반송파의 하나 이상의 슬롯의 슬롯 포맷의 지시에 사용될 수 있다.

일실시예에서, 제1SCS 구성은 SlotFormatCombinationsPerCell 정보 요소 내 subcarrierSpacing일 수 있다. 또한, 제2SCS 구성은 SlotFormatCombinationsPerCell 정보 요소 내 subcarrierSpacing2 일 수 있다. 또한, 제1SCS 구성은

,

, 또는

일 수 있고, 제2SCS 구성은

,

또는

일 수 있다. 예를 들어, 제1SCS 구성이 μ=1 (즉, SCS=30KHz) 및 제2 SCS 구성이 μ=0 (즉, SCS=15KHz)임을 가정하면, 그 수치는 3(즉, 2¹+1 또는 30/15 + 1)일 수 있다.

일실시예에서, 제1CSC 구성 값이 제2SCS 구성 값 이상이라면, 2ⁿ+1개의 슬롯 포맷 값들 각각에 대해, 처음 2의 n승 개의 슬롯 포맷 값들이 제1CSC 구성에 사용될 수 있고, 그 다음의 또는 남겨진 (하나의) 슬롯 포맷값은 제2SCS 구성에 사용될 수 있다. 또한, 제1CSC 구성 값이 제2SCS 구성 값보다 작다면, 2ⁿ+1개의 슬롯 포맷 값들 각각에 대해, 처음 슬롯 포맷값 하나는 제1SCS 구성에 사용될 수 있고, 그 다음의 또는 남겨진 2의 n승개의 슬롯 포맷값들은 제2SCS 구성에 사용될 수 있다.

예를 들어 도 8에 도시된 것처럼, UE가 페어링된 스펙트럼을 사용하여 동작하는 서빙 셀로 구성되었다고 가정하면, UE는 μ = 1 (즉, SCS =30Khz)인 제1참조 SCS 구성 및 μ = 0 (즉, SCS =15Khz)인 제2참조 SCS 구성으로 구성되고, 그 수는 3일 수 있다. 더 상세하게, 제1참조 SCS 구성은 하향링크 BWP/스펙트럼용 참조 슬롯의 슬롯 포맷을 지시할 수 있고, 제2참조 SCS 구성은 상향링크 BWP/스펙트럼용 참조 슬롯의 슬롯 포맷을 지시할 수 있다. 이 예에서, UE가 슬롯 포맷 결합을 {1, 2, 4, 5, 10, 15}로 수신하면, UE는 각 3개의 슬롯 포맷 값들마다 결정을 할 수 있다. UE는 슬롯 포맷 값 {1}, {2}, {5}, {10}이 두 개의 30kHz 슬롯들의 슬롯 포맷을 지시하고, 슬롯 포맷 값 {4}, {15}이 하나의 15kHz 슬롯의 슬롯 포맷을 지시한다고 간주할 수 있다.

도 9에 보인 유사한 예에서, UE가 수치로 나눠질 수 없는 {1, 2, 4, 5}로 슬롯 포맷 결합을 지시하는 DCI 포맷 2_0을 수신한다면, UE는 처음 3개의 30kHz 슬롯들에 대해 {1}, {2}, {5}를, 처음 15kHz 슬롯에 대해 {4}를 고려할 수 있다. 하나의 대안은 UE는 4번째 30kHz 슬롯의 슬롯 포맷을 고려하고, 두 번째 15kHz의 슬롯 포맷은 반정적 구성을 기반으로 결정될 수 있다는 것이다. 또는, UE는 4번째 30kHz 슬롯의 슬롯 포맷 및 두번째 15kHz의 슬롯 포맷을 SFI가 검출되지 않은 슬롯의 슬롯 포맷으로 고려할 수 있다. 또는, UE는 4번째 30kHz 슬롯의 슬롯 포맷 및 두번째 15kHz의 슬롯 포맷의 모든 심볼들이 플렉시블한 것으로 간주할 수 있다.

일실시예에서, 슬롯 포맷 결합 내 슬롯 포맷 값(들)은 UE가 슬롯 포맷 결합을 지시하는 DCI를 수신한 슬롯에서부터의 시작에 적용될 것이다. 페어링된 스펙트럼, DL BWP 또는 스펙트럼 내 슬롯(들)에 적용된 슬롯 포맷 값(들)의 경우, UE는, UE가 슬롯 포맷 결합을 지시하는 DCI를 수신한 슬롯의 시작에서부터 시작하는 슬롯 포맷 값들을 적용할 것이다. 페어링된 스펙트럼, UL BWP/스펙트럼 내 슬롯(들)에 적용된 슬롯 포맷 값(들)의 경우, UE는 슬롯 포맷 값들을, UE가 슬롯 포맷 결합을 지시하는 DCI를 수신한 슬롯의 시작에서부터 정렬된 상향링크 슬롯에서부터 시작하는 슬롯 포맷 값들을 적용할 것이다. 또한, 페어링되지 않은 스펙트럼에서 슬롯(들)에 적용된 슬롯 포맷 값(들)의 경우, UE는, UE가 슬롯 포맷 결합을 지시하는 DCI를 수신한 슬롯의 시작에서부터 시작 또는 정렬하는 슬롯 포맷 값들을 적용할 것이다.

예를 들어, 도 11에 도시된 것처럼, 활성 DL BWP의 SCS가 60kHz라고 가정하면, SFI 모니터링의 경우(슬롯 포맷 결합을 지시하는 경우)는 매 4개의 60kHz 슬롯들마다 이뤄진다. UE가 페어링된 스펙트럼을 사용하여 동작되는 셀에서 송신을 수행한다면, UE는 DL BWP 내 슬롯(들) 및 UL BWP 내 슬롯(들)을 위한 슬롯 포맷을 지시하는 슬롯 포맷 결합을 수신할 수 있다. UE는 30kHz로 가정된 DL BWP에 적용된 슬롯 포맷 값에 대한 참조 SCS 및 15kHz로 가정된 UL BWP에 적용된 슬롯 포맷 값에 대한 참조 SCS로 구성된다. 이 예에서, UE는 슬롯 포맷 결합을 슬롯 #4n 내 {0, 5, 1}로 수신한다면, 슬롯 포맷 값들 {0} 및 {5}는 두 개의 30kHz 슬롯들에 대한 슬롯 포맷을 지시하고, 슬롯 포맷 {1}은 하나의 15kHz 슬롯에 대한 하나의 슬롯 포맷을 지시할 수 있다. 30kHz의 슬롯 포맷은 DL BWP에서 두 개의 연속 60kHz 슬롯들에 적용될 수 있다. {0}으로 지시된 30kHz의 슬롯 포맷은 DL BWP 내 슬롯 #4n에서부터의 시작에 적용될 것이다. 15kHz의 슬롯 포맷은 하나의 15kHz 슬롯에 적용될 수 있다. {1}로 지시된 30kHz의 슬롯 포맷은 UL BWP 내 슬롯 #n에서부터의 시작에 적용될 것이다. 이 예에서, DL BWP에 적용된 제1슬롯 포맷 값(즉, 슬롯 포맷 값{0}) 및 UL BWP에 적용된 제1슬롯 포맷 값(즉, 슬롯 포맷 값{1})은 슬롯 포맷 결합이 송신된 슬롯의 시작에서부터 적용될 것이다.

일실시예에서, UE는 서빙 셀에서 페어링된 스펙트럼을 사용하여 송신하거나 송신을 수신할 수 있다. 더 상세하게, UE는 서빙 셀에서 주파수 분할 이중 통신(FDD)을 통해 송신하거나 송신을 수신할 수 있다. 또는, UE는 서빙 셀에서 비페어링된 스펙트럼을 사용하여 송신하거나 송신을 수신할 수 있다. 더 상세하게, UE는 서빙 셀에서 시간 분할 이중 통신(TDD)을 통해 송신하거나 송신을 수신할 수 있다. 또한 UE는 보충 상향링크 (SUL) 반송파로 구성된다.

실시예 3 - UE는 슬롯 포맷 결합에서 슬롯 포맷값들의 양이 수치로 나눠질 수 없는 슬롯 포맷 결합을 지시받거나 수신할 수 있다. 슬롯 포맷 결합은 하향링크 제어 정보(DCI)로 지시될 수 있다. DCI는 DCI 포맷 2_0일 수 있다.

일실시예에서, UE는 제1(참조) 부반송파 간격(SCS) 구성으로 구성될 수 있다. 제1SCS 구성의 값 또는 그에 해당하는 값은 {-2, -1, 0, 1, 2, 3, 4}일 수 있다. 또한, UE는 제2(참조) 부반송파 간격(SCS) 구성으로 구성될 수 있다. 일실시예에서, 제2SCS 구성의 값 또는 그에 해당하는 값은 {-2, -1, 0, 1, 2, 3, 4}일 수 있다.

일실시예에서, UE는 슬롯 포맷 결합으로 구성되거나 슬롯 포맷 결합을 수신하고, 그 슬롯 포맷 결합에서 슬롯 포맷값들의 양이 수치로 나눠질 수 없다면,

- 제1SCS 구성 값이 제2SCS 구성의 값 이상이면, UE는 최종 mod (슬롯 포맷 결합 내 슬롯 포맷 값들의 양, 수치) 개의 슬롯 포맷 값들이 참조 DL BWP에 적용가능하다고 간주 또는 결정하고,

■ 일실시예에서, UE는 슬롯 포맷 결합 내 최종 mod(슬롯 포맷 결합 내 슬롯 포맷 값들의 양, 수치) 개의 슬롯 포맷 값들이 DL BWP에서 하나 이상의 슬롯들에 적용가능하다고 간주 또는 결정하며,

■ 일실시예에서, UE가 슬롯 포맷 결합 내 최종 mod(슬롯 포맷 결합 내 슬롯 포맷 값들의 양, 수치) 개의 슬롯 포맷 값들에 따라 DL BWP에서 하나 이상의 슬롯들 내 하나 이상의 심볼들에서 수신을 수행하고,

■ 예를 들어, 슬롯 포맷 결합 내 슬롯 포맷 값들의 양이 5이고, 그 수치가 3이면, 최종 mod(5, 3) 개의 슬롯 포맷 값들이 참조 DL BWP에 적용가능하고, 동일 예에서, 슬롯 포맷 결합 내 슬롯 포맷 값들은 {16, 11, 45, 23, 24}이고, 그러면 {23, 24}는 DL BWP에 적용가능하고,

- 제1SCS 구성의 값이 제2SCS 구성의 값보다 작다면, UE는 슬롯 포맷 결합 내 최종 모드 (슬롯 포맷 결합 내 슬롯 포맷 값들의 양, 수치) 개의 슬롯 포맷 값들 중 처음 하나의 슬롯 포맷 값이 참조 DL BWP에, 슬롯 포맷 결합 내 최종 [모드(슬롯 포맷 결합 내 슬롯 포맷 값들의 양, 수치)-1]개의 슬롯 포맷 값들이 참조 UL BWP에 적용가능하다고 고려 또는 결정하고,

■ 일실시예에서, UE는 슬롯 포맷 결합 내 최종 mod(슬롯 포맷 결합 내 슬롯 포맷 값들의 양, 수치) 개의 슬롯 포맷 값들 중 처음 하나의 슬롯 포맷 값이 DL BWP에서 하나 이상의 슬롯들에 적용가능하다고 간주 또는 결정하며,

■ 일실시예에서, UE는 슬롯 포맷 결합 내 [최종 mod(슬롯 포맷 결합 내 슬롯 포맷 값들의 양, 수치)-1] 개의 슬롯 포맷 값들이 UL BWP에서 하나 이상의 슬롯들에 적용가능하다고 간주 또는 결정하며,

■ 일실시예에서, UE가 슬롯 포맷 결합 내 최종 mod(슬롯 포맷 결합 내 슬롯 포맷 값들의 양, 수치) 개의 슬롯 포맷 값들 중 처음 하나의 슬롯 포맷 값에 따라 DL BWP에서 하나 이상의 슬롯들에서 수신을 수행하고,

■ 일실시예에서, UE가 슬롯 포맷 결합 내 최종 [mod(슬롯 포맷 결합 내 슬롯 포맷 값들의 양, 수치)-1] 개의 슬롯 포맷 값들에 따라 UL BWP에서 하나 이상의 슬롯들 내 하나 이상의 심볼들에서 수신을 수행하고,

■ 예를 들어, 슬롯 포맷 결합 내 슬롯 포맷 값들의 양이 5이고, 그 수치가 3이면, 최종 mod(5, 3) 개의 슬롯 포맷 값들 중 처음 하나의 슬롯 포맷 값은 참조 DL BWP에 적용가능하고; 최종 [mode(5,3)-1]개의 슬롯 포맷 값들은 참조 UL BWP에 적용가능하다. 동일 예에서, 슬롯 포맷 결합 내 슬롯 포맷 값들은 {16, 11, 45, 23, 24}이고, 그러면 {23}는 참조 DL BWP에 적용가능하고; {24}는 참조 UL BWP에 적용가능하다.

- 일실시예에서, 수치는 (참조) UL BWP의 참조 SCS에 대한 (참조) DL BWP의 참조 SCS의 비와 조합될 수 있다.

- 일실시예에서, 수치는 (참조) UL BWP의 참조 SCS에 대한 (참조) DL BWP의 참조 SCS 사이의 차와 조합될 수 있다.

- 제1SCS 구성 값이 제2SCS 구성의 값 이상이면, UE는 최종 mod (슬롯 포맷 결합 내 슬롯 포맷 값들의 양, 수치) 개의 슬롯 포맷 값들이 제1참조 UL 반송파에 적용가능하다고 간주 또는 결정하고,

■ 일실시예에서, UE는 슬롯 포맷 결합 내 최종 mod(슬롯 포맷 결합 내 슬롯 포맷 값들의 양, 수치) 개의 슬롯 포맷 값들이 제1UL 반송파에서 하나 이상의 슬롯들에 적용가능하다고 간주 또는 결정하며,

■ 일실시예에서, UE가 슬롯 포맷 결합 내 최종 mod(슬롯 포맷 결합 내 슬롯 포맷 값들의 양, 수치) 개의 슬롯 포맷 값들에 따라 제1UL 반송파에서 하나 이상의 슬롯들 내 하나 이상의 심볼들에서 수신을 수행하고,

■ 예를 들어, 슬롯 포맷 결합 내 슬롯 포맷 값들의 양이 5이고, 그 수치가 3이면, 최종 mod(5, 3) 개의 슬롯 포맷 값들이 제1참조 UL 반송파에 적용가능하다. 동일 예에서, 슬롯 포맷 결합 내 슬롯 포맷 값들이 {16, 11, 45, 23, 24}이고, 그러면 {23, 24}는 제1참조UL 반송파에 적용가능하고,

- 제1SCS 구성의 값이 제2SCS 구성의 값보다 작다면, UE는 슬롯 포맷 결합 내 최종 모드 (슬롯 포맷 결합 내 슬롯 포맷 값들의 양, 수치) 개의 슬롯 포맷 값들 중 처음 하나의 슬롯 포맷 값이 제1참조 UL 반송파에, 슬롯 포맷 결합 내 최종 [모드(슬롯 포맷 결합 내 슬롯 포맷 값들의 양, 수치)-1]개의 슬롯 포맷 값들이 제2참조 UL 반송파에 적용가능하다고 고려 또는 결정하고,

■ 일실시예에서, UE는 슬롯 포맷 결합 내 최종 mod(슬롯 포맷 결합 내 슬롯 포맷 값들의 양, 수치) 개의 슬롯 포맷 값들 중 처음 하나의 슬롯 포맷 값이 제1UL 반송파에서 하나 이상의 슬롯들에 적용가능하다고 간주 또는 결정하며,

■ 일실시예에서, UE는 슬롯 포맷 결합 내 최종 [mod(슬롯 포맷 결합 내 슬롯 포맷 값들의 양, 수치)-1] 개의 슬롯 포맷 값들이 제2UL 반송파에서 하나 이상의 슬롯들에 적용가능하다고 간주 또는 결정하며,

■ 일실시예에서, UE가 슬롯 포맷 결합 내 최종 mod(슬롯 포맷 결합 내 슬롯 포맷 값들의 양, 수치) 개의 슬롯 포맷 값들 중 처음 하나의 슬롯 포맷 값에 따라 제1UL 반송파에서 하나 이상의 슬롯들 내 하나 이상의 심볼들에서 수신을 수행하고,

■ 일실시예에서, UE가 슬롯 포맷 결합 내 최종 [mod(슬롯 포맷 결합 내 슬롯 포맷 값들의 양, 수치)-1] 개의 슬롯 포맷 값들에 따라 제2UL 반송파에서 하나 이상의 슬롯들 내 하나 이상의 심볼들에서 송신을 수행하고,

■ 예를 들어, 슬롯 포맷 결합 내 슬롯 포맷 값들의 양이 5이고, 그 수치가 3이면, 최종 mod(5, 3)개의 슬롯 포맷 값들 중 처음 하나의 슬롯 포맷 값은 제1UL 반송파에 적용가능하고; 최종 [mode(5,3)-1]개의 슬롯 포맷 값들은 제2참조UL 반송파에 적용가능하다.

동일 예에서, 슬롯 포맷 결합 내 슬롯 포맷 값들은 {16, 11, 45, 23, 24}이고, 그러면 {23}은 제1참조 UL 반송파에 적용가능하고; {24}는 제2참조 UL 반송파에 적용가능하다.

- 일실시예에서, 수치는 제2(참조) UL 반송파의 참조 SCS에 대한 제1(참조) UL 반송파의 참조 SCS의 비와 조합될 수 있다.

- 일실시예에서, 수치는 제2(참조) UL 반송파의 참조 SCS에 대한 제1(참조) UL 반송파의 참조 SCS 사이의 차와 조합될 수 있다.

- UE는 최종 mod(슬롯 포맷 결합 내 슬롯 포맷 값들의 양, 수치) 개의 슬롯 포맷 값들이 제1참조 UL 반송파에 적용가능하다고 간주 또는 결정하며,

- 일실시예에서, 수치는 제2(참조) UL 반송파의 참조 SCS와 제1(참조) UL 반송파의 참조 SCS 사이의 차와 조합될 수 있다.

일실시예에서, 제1SCS 구성은 참조 DL BWP용일 수 있고, 제2SCS 구성은 참조 UL BWP에 적용될 수 있다. 또한, 제1SCS 구성은 참조 제1UL 반송파에 적용되어 제1참조 UL 반송파로 명명될 수 있는 될 수 있다. 또한, 제2SCS 구성은 참조 제2UL 반송파에 적용되어 제2참조 UL 반송파로 명명될 수 있다.

일실시예에서, 제1SCS 구성의 값은 제2SCS 구성의 값과 다르거나 동일할 수 있다. 그 수는 2의 n승 플러스 1(즉, 2ⁿ+1)일 수 있다. 지수 “n”은 제1SCS 구성 값과 제2SCS 구성 값 사이의 차에 대한 절대값일 수 있다.

일실시예에서, 슬롯 포맷 결합에서 지시된 슬롯 포맷 값들은 제1BWP 및 제2BWP에 적용될 수 있다. 일실시예에서, 제1(참조) SCS 구성은 제1BWP용일 수 있고, 제2(참조) SCS 구성은 제2BWP용일 수 있다. 그 수는 비율과 조합될 수 있다. 그 비율은 제2BWP의 참조 SCS에 대한 제1BWP의 참조 SCS일 수 있다. 예를 들어, 제1BWP의 참조 SCS는 30KHz이고, 제2BWP의 참조 SCS는 15 KHz 이며, 그러면 그 비율은 2이다.

일실시예에서, 슬롯 포맷 값으로 지시된 슬롯 포맷은 (참조) 슬롯에 적용될 수 있고, (참조) 슬롯의 지속시간은 제1SCS 구성 및/또는 제2SCS 구성에 기반하여 결정될 수 있다. 슬롯 포맷 결합이 페어링된 스펙트럼의 슬롯 포맷을 지시하는데 사용된다면, 제1SCS 구성에 기반하여 결정된 지속시간을 갖는 (참조) 슬롯에 적용된 슬롯 포맷 값은 DL BWP/스펙트럼 또는 UL BWP/스펙트럼의 하나 이상의 슬롯에 대한 슬롯 포맷을 지시하는데 사용될 수 있다. 또한, 슬롯 포맷 결합이 페어링된 스펙트럼의 슬롯 포맷을 지시하는데 사용된다면, 제2SCS 구성에 기반하여 결정된 지속시간을 갖는 (참조) 슬롯에 적용된 슬롯 포맷 값은 DL BWP/스펙트럼 또는 UL BWP/스펙트럼의 하나 이상의 슬롯에 대한 슬롯 포맷을 지시하는데 사용될 수 있다. 또한, 슬롯 포맷 결합이 SUL 반송파의 슬롯 포맷 및 비SUL 반송파의 슬롯 포맷을 지시하는데 사용된다면, 제1SCS 구성에 기반하여 결정된 지속시간을 갖는 (참조) 슬롯에 적용된 슬롯 포맷 값은 SUL 반송파 또는 비SUL (UL) 반송파의 하나 이상의 슬롯 포맷을 지시하는데 사용될 수 있디. 또한, 슬롯 포맷 결합이 페어링된 스펙트럼의 슬롯 포맷의 지시에 사용된다면, 제2SCS 구성에 기반하여 결정된 지속시간을 갖는 (참조) 슬롯에 적용된 슬롯 포맷 값은 비SUL(UL) 반송파 또는 SUL 반송파의 하나 이상의 슬롯의 슬롯 포맷의 지시에 사용될 수 있다.

일실시예에서, 제1SCS 구성은 subcarrierSpacing일 수 있고, 제2SCS 구성은 subcarrierSpacing2일 수 있다. 또한, 제1SCS 구성은

,

또는

일 수 있고, 제2SCS 구성은

,

또는

예를 들어, 도 8에 도시된 것처럼, UE가 페어링된 스펙트럼을 사용하여 동작하는 서빙 셀로 구성되었다고 가정하면, UE는 μ = 1 (즉, SCS =30KHz)인 제1참조 SCS 구성 및 μ = 0 (즉, SCS =15KHz)인 제2참조 SCS 구성으로 구성되고, 그 수는 3일 수 있다. 더 상세하게, 제1참조 SCS 구성은 하향링크 BWP/스펙트럼용 참조 슬롯의 슬롯 포맷을 지시할 수 있고, 제2참조 SCS 구성은 상향링크 BWP/스펙트럼용 참조 슬롯의 슬롯 포맷을 지시할 수 있다. 이 예에서, UE가 슬롯 포맷 결합을 {1, 2, 4, 5, 10, 15}로 수신하면, UE는 각 3개의 슬롯 포맷 값들마다 결정을 할 수 있다. UE는 슬롯 포맷 값 {1}, {2}, {5}, {10}이 두 개의 30kHz 슬롯들의 슬롯 포맷을 지시하고, 슬롯 포맷 값 {4}, {15}가 하나의 15kHz 슬롯의 슬롯 포맷을 지시한다고 간주할 수 있다.

유사한 예에서, 도 9에 도시된 것처럼, UE가 수치로 나눠질 수 없는 {1, 2, 4, 5}로 슬롯 포맷 결합을 지시하는 DCI 포맷 2_0을 수신한다면, UE는 처음 3개의 30kHz 슬롯들에 대해 {1}, {2}, {5}를, 처음 15kHz 슬롯에 대해 {4} 를 고려할 수 있다. 하나의 대안은 UE는 4번째 30kHz 슬롯의 슬롯 포맷을 고려하고, 두 번째 15kHz의 슬롯 포맷은 반정적 구성을 기반으로 결정될 수 있다는 것이다. 또는, UE는 네 번째 30kHz 슬롯의 슬롯 포맷 및 두 번째 15kHz 슬롯의 슬롯 포맷을 SFI가 검출되지 않은 슬롯의 슬롯 포맷으로 고려할 수 있다. 또는, UE는 네 번째 30kHz 슬롯의 슬롯 포맷 및 두 번째 15kHz의 슬롯 포맷은 모든 심볼들이 플렉시블한 것으로 간주할 수 있다.

일실시예에서, 슬롯 포맷 결합 내 슬롯 포맷 값(들)은 UE가 슬롯 포맷 결합을 지시하는 DCI를 수신한 슬롯에서부터 시작 또는 정렬하는데 적용될 것이다. 페어링된 스펙트럼, DL BWP/스펙트럼 내 슬롯(들)에 적용된 슬롯 포맷 값(들)의 경우, UE는, UE가 슬롯 포맷 결합을 지시하는 DCI를 수신한 슬롯의 시작에서부터 시작 또는 정렬하는 슬롯 포맷 값들을 적용할 것이다. 또한, 페어링된 스펙트럼, UL BWP/스펙트럼 내 슬롯(들)에 적용된 슬롯 포맷 값(들)의 경우, UE는 슬롯 포맷 값들을, UE가 슬롯 포맷 결합을 지시하는 DCI를 수신한 슬롯의 시작에서부터 정렬한 상향링크 슬롯에서 시작하는 슬롯 포맷 값들을 적용할 것이다. 또한, 페어링되지 않은(unpaired) 스펙트럼에서 슬롯(들)에 적용된 슬롯 포맷 값(들)의 경우, UE는, UE가 슬롯 포맷 결합을 지시하는 DCI를 수신한 슬롯의 시작에서부터 시작하는 슬롯 포맷 값들을 적용할 것이다.

예를 들어, 도 11에 도시된 것처럼, 활성 DL BWP의 SCS가 60kHz라고 가정하면, SFI 모니터링 경우/오케이젼(occasion)(슬롯 포맷 결합을 지시하는 경우)는 매 4개의 60kHz 슬롯들 마다 이뤄진다. UE가 페어링된 스펙트럼을 사용하여 동작되는 셀에서 송신을 수행한다면, UE는 DL BWP 내 슬롯 및 UL BWP 내 슬롯을 위한 슬롯 포맷을 지시하는 슬롯 포맷 결합을 수신할 수 있다. UE는 30kHz로 가정된 DL BWP에 적용된 슬롯 포맷 값에 대한 참조 SCS 및 15kHz로 가정된 UL BWP에 적용된 슬롯 포맷 값에 대한 참조 SCS로 구성된다. 이 예에서, UE는 슬롯 포맷 결합을 슬롯 #4n 내 {0, 5, 1}로 수신한다면, 슬롯 포맷 값들 {0} 및 {5}은 두 개의 30kHz 슬롯들에 대한 슬롯 포맷을 지시하고, 슬롯 포맷 {1}은 하나의 15kHz 슬롯에 대한 하나의 슬롯 포맷을 지시할 수 있디. 30kHz의 슬롯 포맷은 DL BWP에서 두 개의 연속 60kHz 슬롯들에 적용될 수 있다. {0}으로 지시된 30kHz의 슬롯 포맷은 DL BWP 내 슬롯 #4n에서부터의 시작에 적용될 것이다. 15kHz의 슬롯 포맷은 하나의 15kHz 슬롯에 적용될 수 있다. {1}로 지시된 30kHz의 슬롯 포맷은 UL BWP 내 슬롯 #n에서부터의 시작에 적용될 것이다. 이 예에서, DL BWP에 적용된 제1슬롯 포맷 값(즉, 슬롯 포맷 값{0}) 및 UL BWP에 적용된 제1슬롯 포맷 값(즉, 슬롯 포맷 값{1})은 슬롯 포맷 결합이 송신된 슬롯의 시작에서부터 적용될 것이다.

일실시예에서, UE는 서빙 셀에서 페어링된 스펙트럼을 사용하여 송신하거나 송신을 수신할 수 있다. 더 상세하게, UE는 서빙 셀에서 주파수 분할 이중 통신(FDD)을 통해 송신하거나 송신을 수신할 수 있다. 일실시예에서, UE는 페어링되지 않은 스펙트럼을 사용하여 서빙 셀에서 송신하거나 송신을 수신할 수 있다. 더 상세하게, UE는 서빙 셀에서 시간 분할 이중 통신(TDD)을 통해 송신하거나 송신을 수신할 수 있다. 또한 UE는 보충 상향링크 (SUL) 반송파로 구성될 수 있다. 상술한 실시예들 모두 또는 일부는 새로운 실시예를 형성하도록 결합될 수 있다.

도 12는 네트워크의 관점에서 본 예시적인 일실시예에 따른 흐름도(1200)이다. 1205단계에서, 네트워크는 제1서빙 셀에서 하향링크(DL) 대역폭 파트(BWP) 및 상향링크(UL) BWP를 사용자 단말(UE)에 구성하는 네트워크를 포함한다. 1210단계에서, 네트워크는 제1서빙 셀에서 페어링된 스펙트럼 동작을 UE에 구성한다. 1215단계에서, 네트워크는 UE에 제1하향링크 제어 정보(DCI)를 송신하고, 제1DCI는 하나 이상의 DL BWP용 슬롯 포맷 값들 및 하나 이상의 UL BWP용 슬롯 포맷 값들을 지시하는 슬롯 포맷 결합을 포함한다.

1220단계에서, 네트워크는 제1DCI 내 슬롯 포맷 결합에서 슬롯 포맷 값들의 양이 제1수치에 의해 나눠지지 않도록 설정하는 것을 금지하고, 여기서 제1수치는 제1SCS(부반송파 간격) 구성 및 제1SCS 구성간 차의 절대값과 연관/ 조합(associate)된다. 일실시예에서, 제1수치는 2의 N승+1 (2^N+1)일 수 있고, N은 제1SCS 구성에 해당하는 제1값 및 제2SCS 구성에 해당하는 제2값 사이의 차에 대한 절대치이다.

일실시예에서, 네트워크는 제1서빙 셀에 대한 슬롯 포맷 결합의 제1세트를 사용하여 UE를 구성할 수 있다. 제1세트 내 후보 슬롯 포맷 결합의 슬롯 포맷 값들의 양은 제1수치로 나눠지지 않는다. 제1SCS 구성은 하나 이상의 DL BWP용 슬롯 포맷을 지시하는데 사용될 수 있고, 제2SCS 구성은 하나 이상의 UL BWP용 슬롯 포맷을 지시하는데 사용될 수 있다.

일실시예에서, 네트워크는 제2서빙 셀에서 제1UL 반송파 및 제2UL 반송파를 UE에 구성할 수 있다. 또한, 네트워크는 제2서빙 셀에서 페어링되지 않은 스펙트럼 동작을 UE에 구성한다. 또한, 네트워크는 UE에 제2DCI를 송신하고, 제2DCI는 하나 이상의 제1UL 반송파용 슬롯 포맷 값들 및 하나 이상의 제2UL 반송파용 슬롯 포맷 값들을 지시하는 슬롯 포맷 결합을 포함한다. 네트워크는 또한 제2DCI 내 슬롯 포맷 결합에서 슬롯 포맷 값들의 양이 제2수치에 의해 나눠지지 않도록 설정하는 것을 금지하고, 여기서 제2수치는 제3SCS의 구성 및 제4SCS 구성간 차의 절대값과 조합/연관된다. 일실시예에서, 제2수치는 2의 M승 +1(2^M+1)일 수 있고, M은 제3SCS 구성에 해당하는 제3값 및 제4SCS 구성에 해당하는 제4값 사이의 차에 대한 절대치이다.

일실시예에서, 네트워크는 제2서빙 셀에 대한 슬롯 포맷 결합의 제2세트로 UE를 구성할 수 있다. 제2세트 내 후보 슬롯 포맷 결합의 슬롯 포맷 값들의 양은 제2수치로 나눠지지 않는다. 제3SCS 구성은 하나 이상의 제1UL 반송파용 슬롯 포맷을 지시하는데 사용될 수 있고, 제4SCS 구성은 하나 이상의 제2UL 반송파용 슬롯 포맷을 지시하는데 사용될 수 있다.

도 3 및 4를 다시 참조하면, 네트워크의 일실시예에서, 장치(300)는 메모리(310)에 저장된 프로그램 코드(312)를 포함한다. CPU(308)는 프로그램 코드(312)를 실행하여 네트워크가 (i) 제1서빙 셀에서 DL BWP 및 UL BWP를 UE에 구성하고, (ii) 제1서빙 셀에서 페어링된 스펙트럼 동작을 UE에 구성하고, (iii) 제1DCI를 UE에 송신하며, 제1DCI는 하나 이상의 DL BWP용 슬롯 포맷 값들 및 하나 이상의 UL BWP용 슬롯 포맷 값들을 지시하는 슬롯 포맷 결합을 포함하고, (iv) 제1DCI 내 슬롯 포맷 결합에서 슬롯 포맷 값들의 양을 제1수치로 나눠지지 않도록 설정하는 것을 금지할 수 있게 하고, 제1수치는 제1SCS 구성 및 제2SCS 구성간 차의 절대값과 조합/연관된다. 또한 CPU(308)는 프로그램 코드(312)를 수행하여 상술한 모든 동작과 단계들 또는 여기에서 설명된 다른 것들을 수행할 수 있다.

도 13은 UE의 관점에서 본 예시적인 일실시예에 따른 흐름도(1300)이다. 1305단계에서, UE는 네트워크에 의해 제1서빙 셀에서 하향링크(DL) 대역폭 파트 (BWP) 및 상향링크 (UL) BWP로 구성된다. 1310단계에서, UE는 네트워크에 의해 제1서빙 셀에서 페어링된 스펙트럼 동작을 사용하여 구성된다. 1315단계에서, UE는 제1하향링크 제어 정보(DCI)를 모니터링하고, 제1DCI는 하나 이상의 DL BWP용 슬롯 포맷 값들 및 하나 이상의 UL BWP용 슬롯 포맷 값들을 지시하는 슬롯 포맷 결합을 포함한다.

1320단계에서, UE는 제1DCI를 수신하고, 슬롯 포맷 결합 내 슬롯 포맷 값들의 양은 제1수치에 의해 나눠지지 않으며, 제1수치는 제1SCS의 구성 및 제1SCS 구성간 차의 절대값과 조합/연관된다. 일실시예에서, 제1수치는 2의 N승+1 (2^N+1)일 수 있고, N은 제1SCS 구성에 해당하는 제1값 및 제2SCS 구성에 해당하는 제2값 사이의 차에 대한 절대치이다. 제1SCS 구성은 하나 이상의 DL BWP용 슬롯 포맷을 지시하는데 사용될 수 있고, 제2SCS 구성은 하나 이상의 UL BWP용 슬롯 포맷을 지시하는데 사용될 수 있다.

1325단계에서, UE는 제1DCI 내 슬롯 포맷 결합을 폐기한다. 일실시예에서, UE는 제1DCI내 슬롯 포맷 결합을 적용하지 않는다.

일실시예에서, UE는 네트워크에 의해 제2서빙 셀에서 제1UL 반송파 및 제2UL 반송파로 구성될 수 있다. 또한, UE는 네트워크에 의해 제2서빙 셀에서 페어링되지 않은 스펙트럼 동작을 사용하여 구성된다. 또한, UE는 제2DCI를 모니터링할 수 있고, 제2DCI는 하나 이상의 제1UL 반송파용 슬롯 포맷 값들 및 하나 이상의 제2UL 반송파용 슬롯 포맷 값들을 지시하는 슬롯 포맷 결합을 포함한다. 또한, UE는 제2DCI를 수신하고, 슬롯 포맷 결합 내 슬롯 포맷 값들의 양은 제2수치에 의해 나눠지지 않으며, 제2수치는 제3SCS의 구성 및 제4SCS 구성간 차의 절대값과 조합/연관된다. 또한, UE는 제2DCI 내 슬롯 포맷 결합을 폐기할 수 있다.

일실시예에서, 제2수치는 2의 M승+1 (2^M+1)일 수 있고, M은 제3SCS 구성에 해당하는 제3값 및 제4SCS 구성에 해당하는 제4값 사이의 차에 대한 절대치이다. 제3SCS 구성은 하나 이상의 제1UL 반송파용 슬롯 포맷을 지시하는데 사용될 수 있고, 제4SCS 구성은 하나 이상의 제2UL 반송파용 슬롯 포맷을 지시하는데 사용될 수 있다. UE는 제2DCI 내 슬롯 포맷 결합을 적용하지 않을 수 있다.

도 3 및 4를 다시 참조하면, UE의 일실시예에서, 장치(300)는 메모리(310)에 저장된 프로그램 코드(312)를 포함한다. CPU(308)는 프로그램 코드(312)를 실행하여 UE가 (i) 네트워크에 의해 제1서빙 셀에서 DL BWP 및 UL BWP로 구성되게 하고, (ii) 네트워크에 의해 제1서빙 셀에서 페어링된 스펙트럼 동작을 사용하여 구성되게 하며, (iii) 제1DCI를 모니터링하게 하고, 제1DCI는 하나 이상의 DL BWP용 슬롯 포맷 값들 및 하나 이상의 UL BWP용 슬롯 포맷 값들을 지시하는 슬롯 포맷 결합을 포함하며, (iv) 제1DCI를 수신하게 하고, 슬롯 포맷 결합 내 슬롯 포맷 값들의 양은 제1수치로 나눠지지 않게 하며, 제1수치는 제1SCS 구성 및 제2SCS 구성간 차의 절대값과 조합되고, (v) 제1DCI 내 슬롯 포맷 결합을 폐기하게 할 수 있다. 또한 CPU(308)는 프로그램 코드(312)를 수행하여 상술한 모든 동작과 단계들 또는 여기에서 설명된 다른 것들을 수행할 수 있다.

도 14는 네트워크의 관점에서 본 예시적인 일실시예에 따른 흐름도(1400)이다. 1405단계에서, 네트워크는 페어링된 스펙트럼을 사용하여 동작되는 셀을 서비스한다. 1410단계에서, 네트워크는 슬롯 포맷 결합을 지시하는 하향링크 제어 신호를 송신하고, 네트워크는 슬롯 포맷 결합 내 슬롯 포맷 값들의 양이 수치로 나눠지지 않는 슬롯 포맷 결합을 지시하도록 허용되지 않는다.

도 3 및 4를 다시 참조하면, 네트워크의 일실시예에서, 장치(300)는 메모리(310)에 저장된 프로그램 코드(312)를 포함한다. CPU(308)는 프로그램 코드(312)를 실행하여 네트워크가 (i) 페어링된 스펙트럼으로 동작되는 셀을 서비스하게 하고, (ii) 슬롯 포맷 결합을 지시하는 하향링크 제어 신호를 송신할 수 있게 하며, 여기서 네트워크는 슬롯 포맷 결합 내 슬롯 포맷 값들의 양이 수치로 나눠지지 않는 슬롯 포맷 결합을 지시하도록 허용되지 않는다. 또한 CPU(308)는 프로그램 코드(312)를 수행하여 상술한 모든 동작과 단계들 또는 여기에서 설명된 다른 것들을 수행할 수 있다.

도 15는 UE의 관점에서 본 예시적인 일실시예에 따른 흐름도(1500)이다. 1505단계에서, UE는 페어링된 스펙트럼을 사용하여 동작되는 셀과 통신한다. 1510단계에서, UE는 슬롯 포맷 결합을 지시하는 하향링크 제어 신호를 수신하고, 슬롯 포맷 결합 내 슬롯 포맷값들의 양은 수치로 나눠질 수 없다.

도 3 및 4를 다시 참조하면, UE의 일실시예에서, 장치(300)는 메모리(310)에 저장된 프로그램 코드(312)를 포함한다. CPU(308)는 프로그램 코드(312)를 실행하여 UE가 (i) 페어링된 스펙트럼으로 동작되는 셀과 통신할 수 있게 하고, (ii) 슬롯 포맷 결합을 지시하는 하향링크 제어 신호를 수신할 수 있게 하고, 여기서 슬롯 포맷 결합 내 슬롯 포맷 값들의 양이 수치로 나눠질 수 있다. 또한 CPU(308)는 프로그램 코드(312)를 수행하여 상술한 모든 동작과 단계들 또는 여기에서 설명된 다른 것들을 수행할 수 있다.

도 14 및 15에 도시된 실시예들 및 상술한 콘텍스트에서, 일실시예에서, UE는 슬롯 포맷 결합에서 슬롯 포맷값들의 양이 수치로 나눠질 수 없는 슬롯 포맷 결합을 수신하지 않을 것으로 예상할 수 있다. 그 수치는 제1부반송파 간격(SCS) 구성 및 제2SCS 구성에 기반하여 결정될 수 있다. 그 수치는 2의 N승 +1 이고, N은 제1SCS 구성 및 제2SCS 구성간 차의 절대치이다.

일실시예에서, 슬롯 포맷 결합은 제1BWP 및 제2BWP에 대한 슬롯 포맷을 지시할 수 있다. 제1(참조) SCS 구성은 제1BWP용일 수 있고, 제2(참조) SCS 구성은 제2BWP용일 수 있다.

일실시예에서, 그 수치는 비율과 조합될 수 있다. 그 비율은 제2BWP의 참조 SCS에 대한 제1BWP의 참조 SCS, 또는 제1BWP의 참조 SCS에 대한 제2BWP의 참조 SCS 일 수 있다. 그 수치는 또한 비율+1일 수 있다.

일실시예에서, 네트워크는 제1SCS 구성 및/또는 제2SCS 구성 및/또는 슬롯 포맷 결합에 기반하여 슬롯의 슬롯 포맷을 지시할 수 있다. UE는 제1SCS 구성 및/또는 제2SCS 구성에 기반하여 슬롯 포맷 결합 내 슬롯 포맷을 해석할 수 있다. 슬롯 포맷 값은 슬롯의 슬롯 포맷을 지시할 수 있고, 여기서 슬롯의 지속시간은 제1SCS 구성 및/또는 제2SCS 구성에 기반하여 결정될 수 있다. 슬롯 포맷 값은 또한 슬롯 내 각 OFDM 심볼의 송신된 방향, 상태, 또는 기능을 지시할 수 있다.

OFDM 심볼의 송신된 방향, 상태 또는 기능은 적어도 하향링크, 상향링크 또는 플렉시블일 수 있다. 하향 대역폭 파트(BWP) 또는 스펙트럼용 OFDM 심볼의 송신된 방향, 상태, 또는 기능은 하향링크 또는 플렉시블일 수 있다. 상향 대역폭 파트(BWP) 또는 스펙트럼용 OFDM 심볼의 송신된 방향, 상태, 또는 기능은 상향링크 또는 플렉시블일 수 있다.

일실시예에서, 네트워크는 제1SCS 구성을 사용하여 슬롯 포맷 값을 해석할 수 있고, 그 슬롯 포맷 값은 하향링크 슬롯 또는 상향링크 슬롯용 슬롯 포맷을 지시한다. 네트워크는 또한 제2SCS 구성을 사용하여 슬롯 포맷 값을 해석할 수 있고, 그 슬롯 포맷 값은 상향링크 슬롯 또는 하향링크 슬롯용 슬롯 포맷을 지시한다.

일실시예에서, UE는 제1SCS 구성을 사용하여 슬롯 포맷 값을 해석할 수 있고, 그 슬롯 포맷 값은 하향링크 슬롯 또는 상향링크 슬롯용 슬롯 포맷을 지시한다. UE는 제2SCS 구성을 사용하여 슬롯 포맷 값을 해석할 수 있고, 그 슬롯 포맷 값은 상향링크 슬롯 또는 하향링크 슬롯용 슬롯 포맷을 지시한다.

일실시예에서, 슬롯 포맷 결합 내 슬롯 포맷 값들은 제1슬롯 포맷 값에 의해 다수의 그룹으로 (균등하게) 분할될 수 있고, 각 그룹의 그룹 요소들의 개수는 그 수치이다. 제1CSC 구성 값이 제2SCS 구성 값 이상이라면, 2ⁿ+1개의 슬롯 포맷 값들 각각에 대해, 처음 2의 n승 개의 슬롯 포맷 값들은 제1SCS 구성에 사용될 수 있고, 그 다음의 또는 남겨진 (하나의) 슬롯 포맷값은 제2SCS 구성에 사용될 수 있다. 제1CSC 구성 값이 제2SCS 구성 값보다 작다면, 2ⁿ+1개의 슬롯 포맷 값들 각각에 대해, 처음 하나의 슬롯 포맷값은 제1SCS 구성에 사용될 수 있고, 그 다음의 또는 남겨진 2의 n승 개의 슬롯 포맷값들은 제2SCS 구성에 사용될 수 있다.

도 16은 네트워크의 관점에서 본 예시적인 일실시예에 따른 흐름도(1600)이다. 1605단계에서, 네트워크는 페어링되지 않은 스펙트럼을 사용하여 동작된 셀을 서비스하고, 제1반송파 및 제2반송파를 통해 신호들을 수신한다. 1610단계에서, 네트워크는 슬롯 포맷 결합을 통해 제1반송파 및/또는 제2반송파의 슬롯(들)의 슬롯 포맷을 지시한다. 1615단계에서, 네트워크는 슬롯 포맷 결합 내 슬롯 포맷값들의 양이 수치로 나눠지지 않는 슬롯 포맷 결합을 지시하도록 허용되지 않는다.

도 3 및 4를 다시 참조하면, 네트워크의 일실시예에서, 장치(300)는 메모리(310)에 저장된 프로그램 코드(312)를 포함한다. CPU(308)는 프로그램 코드(312)를 실행하여 네트워크가 (i) 페어링되지 않은 스펙트럼을 사용하여 동작되는 셀을 서비스하게 하고, 제1 및 제2반송파를 통해 신호들을 수신할 수 있게 하며, (ii) 슬롯 포맷 결합을 통해 제1반송파 및/또는 제2반송파의 슬롯(들)의 슬롯 포맷을 지시할 수 있게 하고, (iii) 슬롯 포맷 결합 내 슬롯 포맷 값들의 양이 수치로 나눠지지 않는 슬롯 포맷 결합을 지시하도록 허용되지 않게 할 수 있다. 또한 CPU(308)는 프로그램 코드(312)를 수행하여 상술한 모든 동작과 단계들 또는 여기에서 설명된 다른 것들을 수행할 수 있다.

도 17은 UE의 관점에서 본 예시적인 일실시예에 따른 흐름도(1700)이다. 1705단계에서, UE는 페어링되지 않은 스펙트럼을 사용하여 동작되는 셀과 통신한다. 1710단계에서, UE는 제1반송파 및 제2반송파로 구성되고, UE는 제1반송파 및/또는 제2반송파를 통해 상향링크 신호들을 송신할 수 있다. 1715단계에서, UE는 슬롯 포맷 결합을 지시하는 하향링크 제어 신호를 수신하고, 슬롯 포맷 결합은 제1반송파 및/또는 제2반송파의 슬롯(들)의 슬롯 포맷을 지시하고, 슬롯 포맷 결합 내 슬롯 포맷값들의 양은 수치로 나눠질 수 있다.

도 3 및 4를 다시 참조하면, UE의 일실시예에서, 장치(300)는 메모리(310)에 저장된 프로그램 코드(312)를 포함한다. CPU(308)는 프로그램 코드(312)를 실행하여 UE가 (i) 페어링되지 않은 스펙트럼을 사용하여 동작된 셀과 통신할 수 있게 하고, (ii) 제1반송파 및 제2반송파로 구성될 수 있게 하며, 여기서 UE는 제1반송파 및/또는 제2반송파를 통해 상향링크 신호들을 송신할 수 있고, (iii) 슬롯 포맷 결합을 지시하는 하향링크 제어신호를 수신할 수 있게 하고, 슬롯 포맷 결합은 제1반송파 및/또는 제2반송파의 슬롯(들)의 슬롯 포맷을 지시하고, 슬롯 포맷 결합 내 슬롯 포맷 값들은 수치로 나눠질 수 있다. 또한 CPU(308)는 프로그램 코드(312)를 수행하여 상술한 모든 동작과 단계들 또는 여기에서 설명된 다른 것들을 수행할 수 있다.

도 16 및 17에 도시된 실시예들의 콘텍스트에서, UE는 슬롯 포맷 결합에서 슬롯 포맷값들의 양이 수치로 나눠질 수 없는 슬롯 포맷 결합을 수신하지 않을 것으로 예상할 수 있다. 그 수치는 제1부반송파 간격(SCS) 구성 및 제2SCS 구성에 기반하여 결정될 수 있다. 그 수치는 2의 N승 +1 이고, N은 제1SCS 구성 및 제2SCS 구성간 차의 절대치이다.

일실시예에서, 네트워크는 제1SCS 구성, 제2SCS 구성 및/또는 슬롯 포맷 결합에 기반하여 슬롯의 슬롯 포맷을 지시할 수 있다. UE는 제1SCS 구성 및/또는 제2SCS 구성에 기반하여 슬롯 포맷 결합 내 슬롯 포맷을 해석할 수 있다.

일실시예에서, 슬롯 포맷 값은 슬롯의 슬롯 포맷을 지시할 수 있고, 여기서 슬롯의 지속시간은 제1SCS 구성 및/또는 제2SCS 구성에 기반하여 결정될 수 있다. 슬롯 포맷 값은 슬롯 내 각 OFDM 심볼의 송신된 방향, 상태, 또는 기능을 지시할 수 있다. OFDM 심볼의 송신된 방향, 상태 또는 기능은 적어도 하향링크, 상향링크 또는 플렉시블일 수 있다. 제1반송파 및/또는 제2반송파용 OFDM 심볼의 송신된 방향, 상태, 또는 기능은 상향링크 또는 플렉시블일 수 있다.

일실시예에서, 네트워크는 제1SCS 구성을 사용하여 슬롯 포맷 값을 해석할 수 있고, 그 슬롯 포맷 값은 제1반송파 및/또는 제2반송파의 슬롯(들)의 슬롯 포맷을 지시한다. 네트워크는 또한 제2SCS 구성을 사용하여 슬롯 포맷 값을 해석할 수 있고, 그 슬롯 포맷 값은 제1반송파 및/또는 제2반송파의 슬롯(들)의 슬롯 포맷을 지시한다. UE는 제1SCS 구성을 사용하여 슬롯 포맷 값을 해석할 수 있고, 그 슬롯 포맷 값은 제1반송파 및/또는 제2반송파의 슬롯(들)의 슬롯 포맷을 지시한다. UE는 또한 제2SCS 구성을 사용하여 슬롯 포맷 값을 해석할 수 있고, 그 슬롯 포맷 값은 제1반송파 및/또는 제2반송파의 슬롯(들)의 슬롯 포맷을 지시한다.

일실시예에서, 슬롯 포맷 결합 내 슬롯 포맷 값들은 제1슬롯 포맷 값에 의해 다수의 그룹으로 (균등하게) 분할될 수 있고, 각 그룹의 그룹 요소들의 개수는 그 수치이다. 제1CSC 구성 값이 제2SCS 구성 값 이상이라면, 2ⁿ+1개의 슬롯 포맷 값들 각각에 대해, 처음 2의 n승 개의 슬롯 포맷 값들은 제1SCS 구성에 사용될 수 있고, 그 다음의/남겨진 (하나의) 슬롯 포맷값은 제2SCS 구성에 사용될 수 있다. 제1CSC 구성 값이 제2SCS 구성 값보다 작다면, 2ⁿ+1개의 슬롯 포맷 값들 각각에 대해, 처음 하나의 슬롯 포맷값은 제1SCS 구성에 사용될 수 있고, 그 다음 또는 남겨진 2의 n승 개의 슬롯 포맷값들은 제2SCS 구성에 사용될 수 있다.

도 18은 UE의 관점에서 본 예시적인 일실시예에 따른 흐름도(1800)이다. 1805단계에서, UE는 페어링된 스펙트럼을 사용하여 동작되는 셀에 송신을 수행한다. 1810단계에서, UE는 슬롯 포맷 결합을 지시하는 하향링크 제어 신호를 수신한다. 1815단계에서, 슬롯 포맷 결합 내 슬롯 포맷 값들의 양이 수치로 나눠질 수 없다면, UE는 슬롯 포맷 결합 내 슬롯 포맷 값들의 양의 뒤에 [ 수치 - mod (슬롯 포맷 값들의 양, 수치)] 개의 슬롯 포맷 값들을 가정 또는 패딩한다.

일실시예에서, [수치 - mod (슬롯 포맷 값들의 양, 수치)] 개의 슬롯 포맷 값들은 특별한 슬롯 포맷 값일 수 있다. 또한, [수치 - mod (슬롯 포맷 값들의 양, 수치)] 개의 슬롯 포맷 값들은 비어 있는 및/또는 블랭크(blank) 슬롯 포맷 값일 수 있다.

일실시예에서, 그 수치는 제1부반송파 간격(SCS) 구성 및 제2SCS 구성에 기반하여 결정될 수 있다. 그 수치는 2의 N승 +1 이고, N은 제1SCS 구성 및 제2SCS 구성간 차의 절대치이다.

일실시예에서, 슬롯 포맷 결합은 제1BWP 및 제2BWP에 대한 슬롯 포맷을 지시할 수 있다. 그 수치는 비율과 조합될 수 있다. 그 비율은 제2BWP의 참조 SCS에 대한 제1BWP의 참조 SCS, 또는 제1BWP의 참조 SCS에 대한 제2BWP의 참조 SCS 일 수 있다. 그 수치는 또한 비율+1일 수 있다.

일실시예에서, UE는 제1SCS 구성 및/또는 제2SCS 구성에 기반하여 슬롯 포맷 결합 내 슬롯 포맷을 해석할 수 있다. 슬롯 포맷 값은 슬롯의 슬롯 포맷을 지시할 수 있고, 슬롯의 지속시간은 제1SCS 구성 및/또는 제2SCS 구성에 기반하여 결정될 수 있다. 슬롯 포맷 값은 또한 슬롯 내 각 OFDM 심볼의 송신된 방향, 상태, 또는 기능을 지시할 수 있다. OFDM 심볼의 송신된 방향, 상태 또는 기능은 적어도 하향링크, 상향링크 또는 플렉시블일 수 있다. 하향 대역폭 파트(BWP)/스펙트럼용 OFDM 심볼의 송신된 방향, 상태, 또는 기능은 하향링크 또는 플렉시블일 수 있다. 또는, 상향 대역폭 파트(BWP) 또는 스펙트럼용 OFDM 심볼의 송신된 방향, 상태, 또는 기능은 상향링크 또는 플렉시블일 수 있다.

일실시예에서, 슬롯 포맷 값들 및 슬롯 포맷 결합 내 하나 이상의 비어있는 및/또는 블랭크 슬롯 포맷 값들은 제1슬롯 포맷 값에 의해 다수의 그룹으로 (균등하게) 분할될 수 있고, 각 그룹의 그룹 요수들의 개수는 그 수치이다. 제1SCS 구성 값이 제2SCS 구성 값 이상이라면, 2ⁿ+1개의 슬롯 포맷 값들 각각에 대해, 처음 2의 n승 개의 슬롯 포맷 값들은 제1SCS 구성에 사용될 수 있고, 그 다음의/남겨진 (하나의) 슬롯 포맷값은 제2SCS 구성에 사용될 수 있다. 또한, 제1CSC 구성 값이 제2SCS 구성 값보다 작다면, 2ⁿ+1개의 슬롯 포맷 값들 각각에 대해, 처음 하나의 슬롯 포맷값은 제1SCS 구성에 사용될 수 있고, 그 다음 또는 남겨진 2의 n승 개의 슬롯 포맷값들은 제2SCS 구성에 사용될 수 있다.

일실시예에서, 하나 이상의 비어있는 및/또는 블랭크 포맷 값들로 지시된 슬롯(들)의 슬롯 포맷에 대해, UE는 그 슬롯(들)의 슬롯 포맷이 하향링크 제어 신호에 의해 지시/커버되지 않는다고 가정할 수 있다. 하나 이상의 비어있는 및/또는 블랭크 포맷 값들로 지시된 슬롯(들)의 슬롯 포맷에 대해, UE는 그 슬롯(들)의 슬롯 포맷이 반정적인 구성에 기반하여 결정된다고 가정할 수 있다. 반정적 구성은 “플렉시블”일 수 있다.

도 3 및 4를 다시 참조하면, UE의 일실시예에서, 장치(300)는 메모리(310)에 저장된 프로그램 코드(312)를 포함한다. CPU(308)는 프로그램 코드(312)를 실행하여 UE가 (i) 페어링된 스펙트럼을 사용하여 동작되는 셀에 대해 송신을 수행할 수 있게 하고, (ii) 슬롯 포맷 결합을 지시하는 하향링크 제어 신호를 수신할 수 있게 하고, (iii) 슬롯 포맷 결합 내 슬롯 포맷 값들의 양이 수치로 나눠질 수 없다면, 슬롯 포맷 결합 내 슬롯 포맷 값들의 양 뒤에 [수치- mod(슬롯 포맷 값들의 양, 수치)] 개의 슬롯 포맷 값들을 가정 또는 패딩할 수 있게 한다. 또한 CPU(308)는 프로그램 코드(312)를 수행하여 상술한 모든 동작과 단계들 또는 여기에서 설명된 다른 것들을 수행할 수 있다.

도 19는 UE의 관점에서 본 예시적인 일실시예에 따른 흐름도(1900)이다. 1905단계에서, UE는 페어링되지 않은 스펙트럼 또는 페어링된 스펙트럼을 사용하여 동작되는 셀에 송신을 수행한다. 1910단계에서, UE는 제1반송파 및 제2반송파로 구성되고, UE는 제1반송파 및/또는 제2반송파를 통해 상향링크 신호들을 송신할 수 있다. 1915단계에서, UE는 슬롯 포맷 결합을 지시하는 하향링크 제어 신호를 수신한다.

1920단계에서, 슬롯 포맷 결합 내 슬롯 포맷 값들의 양이 수치로 나눠질 수 없다면, UE는 슬롯 포맷 결합 내 슬롯 포맷 값들의 양의 뒤에 [ 수치 - mod (슬롯 포맷 값들의 양, 수치)] 개의 슬롯 포맷 값들을 가정 또는 패딩한다. 일실시예에서, [수치 - mod (슬롯 포맷 값들의 양, 수치)] 개의 슬롯 포맷 값들은 특별한 슬롯 포맷 값일 수 있다. 또한, [수치 - mod (슬롯 포맷 값들의 양, 수치)] 개의 슬롯 포맷 값들은 비어 있는 및/또는 블랭크(blank) 슬롯 포맷 값일 수 있다.

일실시예에서, UE는 제1SCS 구성 및/또는 제2SCS 구성에 기반하여 슬롯 포맷 결합 내 슬롯 포맷을 해석할 수 있다. 슬롯 포맷 값은 슬롯의 슬롯 포맷을 지시할 수 있고, 슬롯의 지속시간은 제1SCS 구성 및/또는 제2SCS 구성에 기반하여 결정될 수 있다. 슬롯 포맷 값은 또한 슬롯 내 각 OFDM 심볼의 송신된 방향, 상태, 또는 기능을 지시할 수 있다. OFDM 심볼의 송신된 방향, 상태 또는 기능은 적어도 하향링크, 상향링크 또는 플렉시블일 수 있다. 제1반송파 및/또는 제2반송파용 OFDM 심볼의 송신된 방향, 상태, 또는 기능은 상향링크 또는 플렉시블일 수 있다.

일실시예에서, UE는 제1SCS 구성을 사용하여 슬롯 포맷 값을 해석할 수 있고, 그 슬롯 포맷 값은 제1반송파 및/또는 제2반송파의 슬롯(들)의 슬롯 포맷을 지시한다. UE는 또한 제2SCS 구성을 사용하여 슬롯 포맷 값을 해석할 수 있고, 그 슬롯 포맷 값은 제1반송파 및/또는 제2반송파의 슬롯(들)의 슬롯 포맷을 지시한다.

일실시예에서, 슬롯 포맷 값들 및 슬롯 포맷 결합 내 하나 이상의 비어 있는 및/또는 블랭크 슬롯 포맷 값들은 제1슬롯 포맷 값에 의해 다수의 그룹으로 (균등하게) 분할될 수 있고, 각 그룹의 그룹 요수들의 개수는 그 수치이다. 제1CSC 구성 값이 제2SCS 구성 값 이상이라면, 2ⁿ+1개의 슬롯 포맷 값들 각각에 대해, 처음 2의 n승 개의 슬롯 포맷 값들은 제1SCS 구성에 사용될 수 있고, 그 다음의/남겨진 (하나의) 슬롯 포맷값은 제2SCS 구성에 사용될 수 있다. 또한, 제1CSC 구성 값이 제2SCS 구성 값보다 작다면, 2ⁿ+1개의 슬롯 포맷 값들 각각에 대해, 처음 하나의 슬롯 포맷값은 제1SCS 구성에 사용될 수 있고, 그 다음의/남겨진 2의 n승 개의 슬롯 포맷값들은 제2SCS 구성에 사용될 수 있다.

일실시예에서, 하나 이상의 비어 있는 및/또는 블랭크 포맷 값들로 지시된 슬롯(들)의 슬롯 포맷에 대해, UE는 그 슬롯(들)의 슬롯 포맷이 하향링크 제어 신호에 의해 지시/커버되지 않는다고 가정할 수 있다. 또는, 하나 이상의 비어 있는 및/또는 블랭크 포맷 값들로 지시된 슬롯(들)의 슬롯 포맷에 대해, UE는 그 슬롯(들)의 슬롯 포맷이 반정적인 구성에 기반하여 결정된다고 가정할 수 있다. 반 정적인 구성은 tdd-UL-DL-ConfigurationCommon, tdd -UL-DL- ConfigurationCommon2, 및/또는 tdd -UL-DL- ConfigDedicated일 수 있다. 반정적인 구성은 또한 “플렉시블”일 수 있다.

도 3 및 4를 다시 참조하면, UE의 일실시예에서, 장치(300)는 메모리(310)에 저장된 프로그램 코드(312)를 포함한다. CPU(308)는 프로그램 코드(312)를 실행하여 UE가 (i) 페어링되지 않은 스펙트럼 또는 페어링된 스펙트럼을 사용하여 동작되는 셀에 대해 송신을 수행할 수 있게 하고, (ii) 제1반송파 및 제2반송파로 구성될 수 있게 하고, 여기서 UE는 제1반송파 및/또는 제2반송파를 통해 상향링크 신호들을 송신할 수 있고, (iii) 슬롯 포맷 결합 내 슬롯 포맷 값들의 양이 수치로 나눠질 수 없다면, 슬롯 포맷 결합 내 슬롯 포맷 값들의 양 뒤에 [수치- mod(슬롯 포맷 값들의 양, 수치)] 개의 슬롯 포맷 값들을 가정 또는 패딩할 수 있게 한다. 또한 CPU(308)는 프로그램 코드(312)를 수행하여 상술한 모든 동작과 단계들 또는 여기에서 설명된 다른 것들을 수행할 수 있다.

본 개시물의 다양한 양상들이 상기에서 기재되었다. 여기의 제시물들은 다양한 형태들에서 구체화될 수 있고 여기에서 공개된 임의의 특정한 구조, 기능, 또는 둘 모두가 단지 대표적인 것임이 명백해야 한다. 여기의 제시물들에 기초하여 당업자는 여기서 공개된 양상이 다른 양상들과는 독립적으로 구현될 수 있고, 둘 또는 그 이상의 이 양상들이 다양한 방식으로 결합될 수 있음을 인식해야 한다. 예를 들어, 여기에서 제시되는 임의의 개수의 양상들을 이용하여 장치가 구현되거나 또는 방법이 실시될 수 있다. 뿐만 아니라, 여기에서 제시되는 하나 또는 그 이상의 양상들에 추가하여 또는 그 외에 추가하여 다른 구조, 기능성, 또는 구조 및 기능성을 이용하여 그러한 장치가 구현되거나 또는 그러한 방법이 실시될 수 있다. 상기 개념들의 일부의 예시로서, 일부 양상에서, 동시 채널들은 펄스 반복 주파수들에 기초하여 구축될 수 있다. 일부 양상들에서, 동시 채널들은 펄스 위치 또는 오프셋들에 기초하여 구축될 수 있다. 일부 양상들에서, 동시 채널들은 시간 호핑 시퀀스들에 기초하여 구축될 수 있다. 일부 양상들에서, 동시 채널들은 펄스 반복 주파수들, 펄스 위치 또는 오프셋들, 및 시간 호핑 시퀀스들에 기초하여 구축될 수 있다.

정보 및 신호들이 다양한 임의의 기술들(technologies 및 techniques)을 이용하여 표현될 수 있음을 당업자들은 이해할 것이다. 예컨대, 상기 기재를 통틀어 지칭될 수 있는 데이터, 인스트럭션들(instructions), 명령들(commands), 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기입자들, 광학장들(optical fields) 또는 광입자들, 또는 상기의 임의의 조합에 의해 표현될 수 있다.

여기에서 공개된 상기 양상들과 관련되어 기재된 다양한 예시적인 논리 블록들, 모듈들, 프로세서들, 수단들, 회로들, 및 알고리즘 단계들이 전자 하드웨어(예를 들어, 소스 코딩 또는 다른 기술을 이용해서 설계될 수 있는, 디지털 구현, 아날로그 구현, 또는 그 둘의 조합), (편의를 위해, 여기에서 "소프트웨어" 또는 "소프트웨어 모듈"로서 지칭될 수 있는) 인스트럭션들을 포함하는 다양한 형태의 설계 코드 및 프로그램, 또는 그 둘의 조합들로서 구현될 수 있음을 당업자들은 추가로 이해할 것이다. 하드웨어와 소프트웨어의 이 상호교환성을 명확하게 설명하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 기능성(functionality)의 관점에서 일반적으로 상기에 기재되었다. 그러한 기능성이 하드웨어 또는 소프트웨어로서 구현되는지 여부는 전체 시스템상에 부과된 설계의 제약들 및 특정한 애플리케이션에 의해 좌우된다. 당업자들은 각각의 특정한 애플리케이션에 대한 방법들을 변화시키면서 기재된 기능성을 구현할 수 있으나, 그러한 구현 결정들이 본 개시물의 범위를 벗어나게 하는 것으로 해석되어서는 아니 된다.

추가로, 여기에서 개시된 상기 양상들과 관련하여 기재된 다양한 예시적인 논리 블록들, 모듈들, 회로들은 집적 회로("IC"), 액세스 터미널, 또는 액세스 포인트 내에서 구현되거나, 이에 의해 수행될 수 있다. IC는 여기에 기재된 상기 기능들을 수행하도록 설계된 범용 프로세서(general-purpose processor), 디지털 신호 프로세서(digital signal processor, DSP), 주문형 반도체(application specific integrated circuit, ASIC), 필드 프로그래머블 게이트 어레이(field programmable gate array, FPGA) 또는 다른 프로그램 가능한 로직 디바이스, 이산(discrete) 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 전자 컴포넌트들, 광학 컴포넌트들, 기계 컴포넌트들, 또는 상기의 임의의 조합을 포함할 수 있고, 상기 IC 내에, IC 외부에, 또는 그 모두에 상주하는 인스트럭션들 또는 코드들을 실행할 수 있다. 범용 프로세서는 마이크로프로세서일 수 있으나, 대안적으로, 상기 프로세서는 임의의 종래의 프로세서, 컨트롤러, 마이크로컨트롤러, 또는 상태 머신일 수 있다. 또한 프로세서는 컴퓨팅(computing) 디바이스들의 조합으로서, 예를 들어, DSP 및 마이크로프로세서, 복수의 마이크로프로세서들, DSP 코어를 가진 하나 또는 그 이상의 마이크로프로세서들, 또는 그러한 다른 구성의 임의의 조합으로서 구현될 수 있다.

개시된 프로세스들 내의 단계들의 어떤 특정 순서나 계층인 샘플의 접근 방법의 하나의 예라는 것이 이해된다. 설계 선호도들을 기반으로, 상기 프로세스들 내의 단계들의 특정 순서 또는 계층이 본 발명의 개시의 범위 내에서 유지되면서 재배치될 수 있을 것이라는 것이 이해된다. 동반된 방법이 샘플의 순서인 다양한 단계들의 현재의 엘리먼트들을 청구하지만, 제시된 특정 순서나 계층으로 한정하려는 의도는 아니다.

여기에서 공개된 상기 양상들과 관련하여 기재된 알고리즘 또는 방법의 단계들은 하드웨어, 프로세서에 의해 실행되는 소프트웨어 모듈, 또는 그 둘의 조합에서 직접 구체화될 수 있다. (예를 들어, 실행가능한 인스트럭션들 및 관련된 데이터를 포함하는) 소프트웨어 모듈 및 다른 데이터는 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드 디스크, 착탈식 디스크, CD-ROM, 또는 당해 기술분야에 알려진 다른 형태의 임의의 저장 매체와 같은 데이터 메모리 내에 상주할 수 있다. 샘플 저장 매체는 예를 들어, 프로세서가 저장매체로부터 정보를 읽고 저장 매체에 정보를 기록할 수 있는 그러한 (편의상, 여기에서는 "프로세서"로 지칭될 수 있는) 컴퓨터/프로세서와 같은, 머신에 결합될 수 있다. 샘플 저장 매체는 프로세서의 일부분일 수 있다. 프로세서 및 저장 매체는 ASIC에서 상주할 수 있다. ASIC는 유저 터미널에서 상주할 수 있다. 대안으로, 프로세서 및 저장 매체는 유저 장치(equipment)에서 이산 컴포넌트들로서 상주할 수 있다. 뿐만 아니라, 일부 양상들로, 임의의 적절한 컴퓨터-프로그램 물건은 본 개시물의 하나 또는 그 이상의 상기 양상들과 관련되는 코드들을 포함하는 컴퓨터-판독가능한 매체를 포함한다. 일부 양상들로, 컴퓨터 프로그램 물건은 포장재(packaging material)들을 포함할 수 있다.

본 발명이 다양한 양상들과 관련하여 기재되는 동안, 본 발명이 추가적인 수정(modification)들이 가능함이 이해될 것이다. 본 출원은 일반적으로 본 발명의 원리들을 따르고, 본 발명이 속하는 기술분야에서 알려지고 관례적인 실시 범위 내로서의 본 개시물로부터의 그러한 이탈을 포함하는 임의의 변형들(variations), 이용들(uses) 또는 본 발명의 적응(adaptation)을 망라(cover)하도록 의도된다.

Claims

네트워크용 방법에 있어서,
상기 네트워크가 제1서빙 셀에서 하향링크(downlink, DL) 대역폭 파트(bandwidth part) 및 상향링크(uplink, UL) BWP를 사용자 단말(user equipment, UE)에 구성하는 단계;
상기 네트워크가 상기 제1서빙 셀에서 상기 UE에 페어링된 스펙트럼(paired spectrum) 동작을 구성하는 단계;
상기 네트워크가 상기 UE에 제1 하향링크 제어 정보(DCI)를 송신하고, 상기 제1DCI는 하나 이상의 DL BWP용 슬롯 포맷 값들 및 하나 이상이 UL BWP용 슬롯 포맷 값들을 지시하는 슬롯 포맷 결합을 포함하는 단계; 및
상기 네트워크가 상기 제1DCI 내 상기 슬롯 포맷 결합에서 슬롯 포맷 값들의 양이 제1수치로 나눠지지 않도록 설정하는 것을 금지하고, 상기 제1수치는 제1부반송파 간격(SCS; subcarrier spacing) 구성 및 제2SCS 구성간 차의 절대값과 연관되는 단계를 포함하는, 네트워크용 방법.
제1항에 있어서, 상기 제1수치는 2의 N승 +1 (2^N+1)이고, 여기서 N은 상기 제1SCS 구성의 제1값 및 상기 제2SCS 구성의 제2값 사이의 차의 절대값인, 네트워크용 방법.
제1항에 있어서, 상기 네트워크는 상기 제1서빙 셀용 슬롯 포맷 결합의 제1세트로 상기 UE를 구성하는, 네트워크용 방법.
제3항에 있어서, 상기 제1세트 내 후보 슬롯 포맷 결합의 슬롯 포맷 값들의 양은 상기 제1수치로 나눠지지 않는, 네트워크용 방법.
제1항에 있어서, 상기 제1SCS 구성은 상기 하나 이상의 DL BWP용 슬롯들의 슬롯 포맷을 지시하는데 사용되고, 상기 제2SCS 구성은 상기 하나 이상의 UL BWP용 슬롯들의 슬롯 포맷을 지시하는데 사용되는, 네트워크용 방법.
제1항에 있어서,
상기 네트워크가 제2서빙 셀에서 상기 UE에 제1UL 반송파 및 제2UL 반송파를 구성하는 단계;
상기 네트워크가 상기 제2서빙 셀에서 상기 UE에 페어링되지 않은(unpaired) 스펙트럼 동작을 구성하는 단계;
상기 네트워크가 제2DCI를 상기 UE에 송신하고, 상기 제2DCI는 하나 이상의 상기 제1UL반송파용 슬롯 포맷 값들을 나타내는 슬롯 포맷 결합 및 하나 이상의 상기 제2UL반송파용 슬롯 포맷 값들을 나타내는 슬롯 포맷 결합을 포함하는 단계; 및
상기 네트워크가 상기 제2DCI 내 상기 슬롯 포맷 결합에서 슬롯 포맷 값들의 양이 제2수치로 나눠지지 않도록 설정하는 것을 금지하고, 상기 제2수치는 제3SCS 구성 및 제4SCS 구성간 차의 절대값과 연관되는 단계를 더 포함하는, 네트워크용 방법.
제6항에 있어서, 상기 제2수치는 2의 M승 +1 (2^M+1)이고, 여기서, M은 상기 제2SCS 구성의 제3값 및 상기 제4SCS 구성의 제4값 사이의 차의 절대값인, 네트워크용 방법.
제6항에 있어서, 상기 네트워크는 상기 UE를 상기 제2서빙 셀용 슬롯 포맷 결합의 제2세트로 구성하는, 네트워크용 방법.
제8항에 있어서, 상기 제2세트 내 상기 슬롯 포맷 결합의 슬롯 포맷 값들의 양은 상기 제2수치로 나눠지지 않는, 네트워크용 방법.
제6항에 있어서, 상기 제3SCS 구성은 상기 하나 이상의 제1UL 반송파용 슬롯들의 슬롯 포맷을 지시하는데 사용되고, 상기 제4SCS 구성은 상기 하나 이상의 제2UL 반송파용 슬롯들의 슬롯 포맷을 지시하는데 사용되는, 네트워크용 방법.
사용자 단말(user equipment, UE)용 방법에 있어서,
네트워크에 의해 상기 UE가 제1서빙 셀에서 하향링크(DL) 대역폭 파트(BWP) 및 상향링크 (UL) BWP로 구성되는 단계;
상기 네트워크에 의해 상기 UE가 상기 제1서빙 셀에서 페어링된 스펙트럼 동작으로 구성되는 단계;
상기 UE가 제1하향링크 제어 정보(DCI)를 모니터링하고, 상기 제1DCI는 하나 이상의 상기 DL BWP용 슬롯 포맷 값들 및 하나 이상의 상기 UL BWP용 슬롯 포맷 값들을 지시하는 슬롯 포맷 결합을 포함하는 단계;
상기 UE가 상기 제1DCI를 수신하고, 상기 슬롯 포맷 결합 내 슬롯 포맷 값들의 양은 제1수치로 나눠지지 않고, 상기 제1수치는 제1부반송파 간격(SCS) 구성 및 제2SCS 구성간 차의 절대값과 연관되는 단계; 및
상기 UE가 상기 제1DCI 내 상기 슬롯 포맷 결합을 폐기하는 단계를 포함하는, UE용 방법.
제11항에 있어서, 상기 제1수치는 2의 N승 +1 (2 ^N +1)이고, 여기서 N은 상기 제1SCS 구성의 제1값 및 상기 제2SCS 구성의 제2값 사이의 차의 절대값인, UE용 방법.
제11항에 있어서, 상기 UE는 상기 제1DCI 내 슬롯 포맷 결합을 적용하지 않는, UE용 방법.
제11항에 있어서, 상기 제1SCS 구성은 상기 하나 이상의 DL BWP용 슬롯들의 슬롯 포맷을 지시하는데 사용되고, 상기 제2SCS 구성은 상기 하나 이상의 UL BWP용 슬롯들의 슬롯 포맷을 지시하는데 사용되는, UE용 방법.
제11항에 있어서,
상기 UE가 상기 네트워크에 의해 제2서빙 셀에서 제1UL 반송파 및 제2UL 반송파로 구성되는 단계;
상기 UE가 상기 네트워크에 의해 상기 제2서빙 셀에서 페어링되지 않은 스펙트럼 동작으로 구성되는 단계;
상기 UE가 제2DCI를 모니터링하고, 상기 제2DCI는 하나 이상의 상기 제1UL반송파용 슬롯 포맷 값들을 나타내는 슬롯 포맷 결합 및 하나 이상의 상기 제2UL반송파용 슬롯 포맷 값들을 나타내는 슬롯 포맷 결합을 포함하는 단계; 및
상기 UE가 상기 제2DCI를 수신하고, 상기 슬롯 포맷 결합에서 슬롯 포맷 값들의 양은 제2수치로 나눠지지 않으며, 상기 제2수치는 제3SCS 구성 및 제4SCS 구성간 차의 절대값과 조합되는 단계를 더 포함하는, UE용 방법.
제15항에 있어서, 상기 제2수치는 2의 M승 +1 (2 ^M +1)이고, 여기서, M은 상기 제2SCS 구성의 제3값 및 상기 제4SCS 구성의 제4값 사이의 차의 절대값인, UE용 방법.
제15항에 있어서, 상기 제3SCS 구성은 상기 하나 이상의 제1UL 반송파용 슬롯들의 슬롯 포맷을 지시하는데 사용되고, 상기 제4SCS 구성은 상기 하나 이상의 제2UL 반송파용 슬롯들의 슬롯 포맷을 지시하는데 사용되는, UE용 방법.
제15항에 있어서, 상기 UE는 상기 제2DCI 내 상기 슬롯 포맷 결합을 적용하지 않는, UE용 방법.
네트워크에 있어서,
제어 회로;
상기 제어 회로에 설치된 프로세서; 및
상기 제어 회로에 설치되고, 상기 프로세서와 협력하도록 결합되는 메모리를 포함하고,
상기 프로세서는 상기 메모리에 저장된 프로그램 코드를 실행하도록 구성되어:
제1서빙 셀에서 하향링크(downlink, DL) 대역폭 파트(bandwidth part) 및 상향링크(uplink, UL) BWP를 사용자 단말(user equipment, UE)에 구성하고;
상기 제1서빙 셀에서 상기 UE에 페어링된 스펙트럼 동작을 구성하고;
상기 UE에 제1하향링크 제어 정보(DCI)를 송신하고, 상기 제1DCI는 하나 이상의 DL BWP용 슬롯 포맷 값들 및 하나 이상이 UL BWP용 슬롯 포맷 값들을 지시하는 슬롯 포맷 결합을 포함하고; 및
상기 제1DCI 내 상기 슬롯 포맷 결합에서 슬롯 포맷 값들의 양이 제1수치로 나눠지지 않도록 설정하는 것을 금지하고, 상기 제1수치는 제1부반송파 간격(subcarrier spacing) 구성 및 제2SCS 구성간 차의 절대값과 연관되는, 네트워크.
사용자 단말(user equipment, UE)에 있어서,
제어 회로;
상기 제어 회로에 설치된 프로세서; 및
상기 제어 회로에 설치되고 상기 프로세서와 협력하도록 결합되는 메모리를 포함하고,
상기 프로세서는 상기 메모리에 저장된 프로그램 코드를 실행하여:
네트워크에 의해 제1서빙 셀에서 하향링크(DL) 대역폭 파트(BWP) 및 상향링크 (UL) BWP로 구성되고;
상기 네트워크에 의해 상기 제1서빙 셀에서 페어링된 스펙트럼 동작으로 구성되고;
제1하향링크 제어 정보(DCI)를 모니터링하고, 상기 제1DCI는 하나 이상의 상기 DL BWP용 슬롯 포맷 값들 및 하나 이상의 상기 UL BWP용 슬롯 포맷 값들을 지시하는 슬롯 포맷 결합을 포함하고;
상기 제1DCI를 수신하고, 상기 슬롯 포맷 결합 내 슬롯 포맷 값들의 양은 제1수치로 나눠지지 않고, 상기 제1수치는 제1부반송파 간격(SCS) 구성 및 제2SCS 구성간 차의 절대값과 연관되고; 및
상기 제1DCI 내 상기 슬롯 포맷 결합을 폐기하는, UE.