KR102254166B1 - Printed circuit board with staggered matrix ball array structure - Google Patents

Printed circuit board with staggered matrix ball array structure Download PDF

Info

Publication number
KR102254166B1
KR102254166B1 KR1020190176930A KR20190176930A KR102254166B1 KR 102254166 B1 KR102254166 B1 KR 102254166B1 KR 1020190176930 A KR1020190176930 A KR 1020190176930A KR 20190176930 A KR20190176930 A KR 20190176930A KR 102254166 B1 KR102254166 B1 KR 102254166B1
Authority
KR
South Korea
Prior art keywords
array
ball
balls
printed circuit
circuit board
Prior art date
Application number
KR1020190176930A
Other languages
Korean (ko)
Inventor
이광준
Original Assignee
주식회사 텔레칩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 텔레칩스 filed Critical 주식회사 텔레칩스
Priority to KR1020190176930A priority Critical patent/KR102254166B1/en
Application granted granted Critical
Publication of KR102254166B1 publication Critical patent/KR102254166B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections

Abstract

The present invention provides a ball grid array printed circuit board having a staggered matrix ball array structure which can reduce the number of printed circuit board layers of a product. The ball grid array printed circuit board comprises: a ball grid array package printed circuit board; a first ball grid array area formed in a first area of a first surface of the printed circuit board, and including a plurality of ball arrays each composed of a plurality of balls; and a second ball grid array area formed in a second area away from the first ball grid array area, and including the plurality of ball arrays each composed of the plurality of balls, wherein in the first ball grid array area, a first ball of a n^th array and a first ball of a (n+1)^th array are diagonally spaced apart from each other by a predetermined distance, and a first ball of a (n+2)^th array is formed at the same position along a Y axis as the first ball of the n^th array or at a position space apart from each other along an X axis.

Description

볼 그리드 어레이 인쇄회로기판{Printed circuit board with staggered matrix ball array structure}Printed circuit board with staggered matrix ball array structure

본 발명은 엇갈린 매트릭스 형태의 볼 그리드 어레이 구조를 가지는 볼 그리드 어레이 인쇄회로기판에 관한 것이다.The present invention relates to a ball grid array printed circuit board having a ball grid array structure in the form of a staggered matrix.

일반적으로 사용되고 있는 칩 패키지는, 주로 풀 매트릭스 타입(full matrix type)의 볼 그리드 어레이 구조를 가지는 칩 패키지 타입이다. 보드 개발 시 인쇄회로기판은 보드가 삽입될 제품의 기능적 특성을 고려하여 단일 레이어~멀티 레이어로 설계되고 있다.A commonly used chip package is a chip package type having a ball grid array structure of a full matrix type. When developing a board, the printed circuit board is designed as a single layer to multiple layers in consideration of the functional characteristics of the product into which the board is to be inserted.

고 사양의 칩은 많은 BGA(Ball Grid Array)로 인해 멀티 레이어로 설계해야 한다. 이러한 인쇄회로기판을 이용하여 칩을 설계하는 경우, 하나의 칩을 통해 다수의 기능을 제공하기 위해서는 칩 사이즈가 커지게 된다. 이에 따라 칩 사이즈 대비 연결될 수 있는 신호 패턴 수의 부족으로, 칩이 삽입되는 보드 개발 시 인쇄회로기판의 레이어가 큰 폭으로 증가되는 단점이 있다.High specification chips need to be designed in multiple layers due to the many BGAs (Ball Grid Array). When a chip is designed using such a printed circuit board, the chip size increases in order to provide multiple functions through one chip. Accordingly, there is a disadvantage in that the number of signal patterns that can be connected compared to the chip size is insufficient, and the layer of the printed circuit board is greatly increased when a board into which a chip is inserted is developed.

따라서, 본 발명은 제품의 인쇄회로기판 레이어의 수를 줄일 수 있는 엇갈린 매트릭스의 볼 어레이 구조를 가지도록 볼 그리드 어레이 인쇄회로기판을 제공한다.Accordingly, the present invention provides a ball grid array printed circuit board to have a staggered matrix ball array structure capable of reducing the number of printed circuit board layers of a product.

상기 본 발명의 기술적 과제를 달성하기 위한 본 발명의 하나의 특징인 볼 그리드 어레이 패키지 인쇄회로기판은,Ball grid array package printed circuit board as one feature of the present invention for achieving the technical problem of the present invention,

볼 그리드 어레이 패키지 인쇄회로기판, 상기 인쇄회로기판의 제1 면의 제1 영역에 형성되고, 복수의 볼들로 각각 구성된 복수의 볼 어레이들을 포함하는 제1 볼 그리드 어레이 영역, 그리고 상기 제1 볼 그리드 어레이 영역에서 떨어진 제2 영역에 형성되고, 복수의 볼들로 각각 구성된 복수의 볼 어레이들을 포함하는 제2 볼 그리드 어레이 영역을 포함하고, 상기 제1 볼 그리드 어레이 영역은, 제n 번째 어레이의 제1 볼과 제n+1 번째 어레이의 제1 볼은 대각선으로 일정 간격 떨어진 위치에 형성되고, 제n+2 번째 어레이의 제1 볼은 상기 제n 번째 어레이의 제1 볼과 Y축으로 동일한 위치이나 X축으로 일정 간격 떨어진 위치에 형성된다. A ball grid array package printed circuit board, a first ball grid array region formed on a first region of a first surface of the printed circuit board and including a plurality of ball arrays each composed of a plurality of balls, and the first ball grid It is formed in a second area away from the array area and includes a second ball grid array area including a plurality of ball arrays each composed of a plurality of balls, and the first ball grid array area is a first of the n-th array The ball and the first ball of the n+1th array are formed diagonally at a predetermined distance apart, and the first ball of the n+2th array is at the same position as the first ball of the nth array along the Y axis. It is formed at a certain distance apart from the X axis

상기 제1 볼 그리드 어레이 영역은, 상기 제n 번째 어레이의 제1 볼과, 상기 제n 번째 어레이의 제1 볼에서 Y축으로 제1 간격 떨어져 형성된 제2 볼 사이로, 상기 제n+1번째 어레이의 제1 볼, 상기 제n+2번째 어레이의 제1 볼, 제n+3번째 어레이의 제1볼에서 각각 형성된 3개의 패턴이 지나가 탑 레이어에 연결될 수 있다.The first ball grid array region is between a first ball of the n-th array and a second ball formed at a first distance apart from the first ball of the n-th array along a Y axis, and the n+1-th array Three patterns formed from the first ball of, the first ball of the n+2th array, and the first ball of the n+3th array may pass and be connected to the top layer.

상기 제n 번째 어레이의 제1볼과 상기 제n+2 번째 어레이의 제1볼은 X축으로 일정 간격 떨어져 있으며 Y축에 동일한 위치에 형성되고, 상기 제n+1 번째 어레이의 제1볼은 상기 제n번째 어레이의 제1볼과 제2볼의 위치에서 대각선으로 엇갈려 형성되고, 상기 제n+3 번째 어레이의 제1볼은 상기 제n+1 번째 어레이의 제1볼의 위치에서 X축으로 일정 간격 떨어져 있으나 Y축에 동일한 위치에 형성될 수 있다.The first ball of the nth array and the first ball of the n+2th array are spaced a predetermined distance along the X axis and are formed at the same position along the Y axis, and the first ball of the n+1th array It is formed diagonally at positions of the first ball and the second ball of the nth array, and the first ball of the n+3th array is an X-axis at the position of the first ball of the n+1th array It is separated by a certain distance, but can be formed at the same position on the Y-axis.

제n+4번째 어레이의 제1볼은 상기 제n+3번째 어레이에 형성된 제1 비아를 통해 바텀 레이어에 연결될 수 있다.The first balls of the n+4th array may be connected to the bottom layer through the first vias formed in the n+3th array.

상기 제1 비아의 위치는 상기 제n+2 번째 어레이의 제1볼에서 상기 X축으로 일정 간격 떨어져 있고 Y축을 기준으로 동일한 위치에 형성될 수 있다.The location of the first via may be spaced apart from the first ball of the n+2 th array along the X axis at a predetermined distance and may be formed at the same location based on the Y axis.

상기 제n+3 번째 어레이의 제1 비아와 상기 제n+3 번째 어레이에서 상기 Y축으로 제2 간격만큼 떨어져 형성된 제2 비아 사이로, 상기 제n+4번째 어레이의 제1 비아, 상기 제n+5번째 어레이의 제1 비아, 제n+6번째 어레이의 제1 비아에서 각각 형성된 3개의 패턴이 지나가 상기 바텀 레이어에 연결될 수 있다.Between the first via of the n+3th array and the second via of the n+3th array separated by a second interval along the Y axis, the first via of the n+4th array and the nth Three patterns formed in the first via of the +5th array and the first via of the n+6th array may pass and be connected to the bottom layer.

상기 제n+5 번째 어레이의 제1 비아는 상기 제n+3 번째 어레이의 제1 비아에서 X축으로 일정 간격 떨어져 있으며 Y축에 동일한 위치에 형성되고, 상기 제n+6 번째 어레이의 제1 비아는 상기 제n+5 번째 어레이의 제1 비아와 제2 비아의 위치에서 대각선으로 엇갈려 형성될 수 있다.The first vias of the n+5th array are spaced from the first vias of the n+3th array by a predetermined distance along the X axis and are formed at the same position along the Y axis, and the first vias of the n+6th array Vias may be formed by diagonally staggering the positions of the first and second vias of the n+5th array.

제n+8번째 어레이의 볼들과 제n+9번째 어레이의 볼들에서 형성된 패턴들은 각각 제1 내층에 연결되고, 제n+10번째 어레이의 볼들과 제n+11번째 어레이의 볼들에서 형성된 패턴들은 각각 제2 내층에 연결될 수 있다.The patterns formed from the balls of the n+8th array and the balls of the n+9th array are connected to the first inner layer, respectively, and the patterns formed from the balls of the n+10th array and the balls of the n+11th array are Each may be connected to the second inner layer.

상기 제n 번째 어레이의 제1볼과 상기 제n+2 번째 어레이의 제1볼은 1.166 피치(pitch)이고, 상기 각 비아들의 직경은 0.45mm이고 비아들 각각의 비아 홀은 0.25mm이다.The first ball of the nth array and the first ball of the n+2th array have a pitch of 1.166, the diameter of each of the vias is 0.45mm, and the via hole of each of the vias is 0.25mm.

상기 각 비아들의 직경은 0.5mm이고, 비아들 각각의 비아 홀은 0.25mm이다. Each of the vias has a diameter of 0.5 mm, and a via hole of each of the vias is 0.25 mm.

상기 각 비아들의 직경이 0.5mm이면, 상기 제n+3 번째 어레이의 제1 비아와 상기 제n+3 번째 어레이에서 상기 Y축으로 제2 간격만큼 떨어져 형성된 제2 비아 사이로, 상기 제n+4번째 어레이의 제1 비아와 상기 제n+5번째 어레이의 제1 비아에서 각각 형성된 2개의 패턴이 지나가 상기 바텀 레이어에 연결될 수 있다.When the diameters of each of the vias are 0.5 mm, the n+4 th is between the first via of the n+3 th array and the second via formed at a second distance along the Y axis in the n+3 th array. Two patterns respectively formed in a first via of a th array and a first via of the n+5 th array may pass and be connected to the bottom layer.

제n+7번째 어레이의 볼들과 제n+8번째 어레이의 볼들에서 형성된 패턴들은 각각 제1 내층에 연결되고, 제n+9번째 어레이의 볼들과 제n+10번째 어레이의 볼들에서 형성된 패턴들은 각각 제2 내층에 연결될 수 있다.Patterns formed from the balls of the n+7th array and the balls of the n+8th array are connected to the first inner layer, respectively, and the patterns formed from the balls of the n+9th array and the balls of the n+10th array are Each may be connected to the second inner layer.

상기 제2 볼 그리드 어레이 영역은, 임의의 수치로 볼들이 일정 간격으로 형성되며, 상기 볼들에서 형성된 하나의 패턴은 전력 레이어와 그라운드 레이어에 연결될 수 있다.In the second ball grid array area, balls are formed at predetermined intervals with an arbitrary value, and one pattern formed from the balls may be connected to a power layer and a ground layer.

본 발명에 따르면 엇갈린 매트릭스의 볼 그리드 어레이 구조를 통해, 동일 인쇄회로기판 면적 대비 높은 효율성을 가지는 칩 패키지를 구현할 수 있다.According to the present invention, a chip package having high efficiency compared to the area of the same printed circuit board can be implemented through a ball grid array structure of a staggered matrix.

또한, 제품의 인쇄회로기판의 레이어를 줄일 수 있어, 원가 절감과 빠른 생산성을 취할 수 있다.In addition, it is possible to reduce the number of layers on the printed circuit board of the product, so that cost reduction and rapid productivity can be achieved.

도 1은 일반적인 인쇄회로기판의 예시도이다.
도 2는 일반적인 인쇄회로기판에 형성된 볼 그리드 어레이와 비아를 나타낸 예시도이다.
도 3은 일반적인 인쇄회로기판에서의 배선 예시도이다.
도 4는 본 발명의 실시예에 따른 인쇄회로기판의 볼 그리드 어레이를 나타낸 예시도이다.
도 5는 본 발명의 실시예에 따른 인쇄회로기판에서의 배선 예시도이다.
도 6은 본 발명의 제1 실시예에 따른 인쇄회로기판에 볼의 패턴이 형성된 예시도이다.
도 7은 본 발명의 제1 실시예에 따른 인쇄회로기판에 형성된 비아 사이의 예시도이다.
도 8은 본 발명의 제2 실시예에 따른 인쇄회로기판에 형성된 볼 어레이와 비아를 나타낸 예시도이다.1 is an exemplary diagram of a general printed circuit board.
2 is an exemplary view showing a ball grid array and vias formed on a general printed circuit board.
3 is an exemplary diagram of wiring in a general printed circuit board.
4 is an exemplary view showing a ball grid array of a printed circuit board according to an embodiment of the present invention.
5 is an exemplary diagram of wiring in a printed circuit board according to an embodiment of the present invention.
6 is an exemplary view in which a pattern of balls is formed on a printed circuit board according to the first embodiment of the present invention.
7 is an exemplary view between vias formed on a printed circuit board according to the first embodiment of the present invention.
8 is an exemplary view showing a ball array and vias formed on a printed circuit board according to a second embodiment of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art may easily implement the present invention. However, the present invention may be implemented in various different forms and is not limited to the embodiments described herein. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and similar reference numerals are attached to similar parts throughout the specification.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part "includes" a certain component, it means that other components may be further included rather than excluding other components unless specifically stated to the contrary.

본 발명의 실시예에 대해 설명하기 앞서, 일반적인 인쇄회로기판의 레이어 구조와 볼 어레이, 비아가 형성된 예, 그리고 배선 예에 대해 도 1 내지 도 3을 참조로 먼저 설명한다.Prior to describing an embodiment of the present invention, an example in which a layer structure, a ball array, a via is formed, and a wiring example of a general printed circuit board will be first described with reference to FIGS. 1 to 3.

도 1은 일반적인 인쇄회로기판의 예시도이다.1 is an exemplary diagram of a general printed circuit board.

일반적으로 멀티 레이어로 칩을 설계할 때, 각 레이어를 연결하기 위한 비아(via)를 사용한다. 이는 인쇄회로기판 제조사의 기술력에 따라 약간의 차이는 있으나, 멀티 레이어의 인쇄회로기판을 관통하는 관통 비아(through via)인 경우 0.25mm의 비아 홀과 0.125mm의 랜드(land)로 이루어진 0.5mm의 비아 랜드(via land)를 사용한다. In general, when designing a chip with multiple layers, vias are used to connect each layer. This is slightly different depending on the technology of the printed circuit board manufacturer. However, in the case of a through via penetrating through a multi-layer printed circuit board, a 0.5 mm diameter consisting of a 0.25 mm via hole and a 0.125 mm land. Use via land.

도 1에는 0.8 피치(pitch) 풀 매트릭스 패키지(full matrix package)의 인쇄회로기판을 나타낸 예이다. 도 1에서는 설명의 편의를 위하여 31*31개의 볼 그리드 어레이들을 도시하였다. 일반적인 인쇄회로기판의 볼 그리드 어레이를 구성함에 있어, 직경이 0.5mm인 볼과 비아를 사용하고, 볼과 볼 사이의 간격을 0.8mm(0.8 피치)인 것을 예로 하여 설명한다. 1 shows an example of a printed circuit board having a 0.8 pitch full matrix package. In FIG. 1, 31*31 ball grid arrays are shown for convenience of description. In constructing a ball grid array of a general printed circuit board, a ball and via having a diameter of 0.5 mm are used, and the spacing between the balls and the balls is 0.8 mm (0.8 pitch) as an example.

이러한 일반적인 인쇄회로기판에 형성된 볼 그리드 어레이와 비아들에 대해 도 2를 참조로 설명한다.A ball grid array and vias formed on such a general printed circuit board will be described with reference to FIG. 2.

도 2는 일반적인 인쇄회로기판에 형성된 볼 그리드 어레이와 비아를 나타낸 예시도이다.2 is an exemplary view showing a ball grid array and vias formed on a general printed circuit board.

일반적으로 PCB를 제조할 때, 볼과 볼 또는 비아와 볼 사이의 최소 간격은 스페이스 0.1mm, 패턴 0.1mm, 그리고 스페이스 0.1mm의 합인 최소 0.3mm 이상의 간격으로 제조된다. In general, when manufacturing a PCB, the minimum distance between a ball and a ball or a via and a ball is manufactured with a minimum spacing of 0.3 mm or more, which is the sum of a space of 0.1 mm, a pattern of 0.1 mm, and a space of 0.1 mm.

도 2의 (a)에 도시된 바와 같이, 0.8 피치에서 비아 0.5mm를 적용할 경우, 비아와 볼 사이의 간격은 0.11568mm가 된다. 일반적으로 PCB 생산이 가능한 간격이 0.1mm 이상이기 때문에, 0.8 피치가 최소의 간격임을 알 수 있다. As shown in (a) of FIG. 2, when a via 0.5 mm is applied at a pitch of 0.8, the distance between the via and the ball is 0.11568 mm. In general, since the possible gap for PCB production is 0.1mm or more, it can be seen that 0.8 pitch is the minimum gap.

그리고 비아 내측 레이어에서 바라본 도 2의 (b)에 나타낸 예시도를 보면, 비아와 비아 사이의 간격은 0.3mm이다. 따라서, 도 2에 도시한 형태가 최소 스펙을 만족하는 수준임을 알 수 있다.In addition, looking at the exemplary view shown in FIG. 2B viewed from the inner layer of the via, the distance between the via and the via is 0.3mm. Accordingly, it can be seen that the shape shown in FIG. 2 satisfies the minimum specification.

도 3은 일반적인 인쇄회로기판에서의 배선 예시도이다. 3 is an exemplary diagram of wiring in a general printed circuit board.

도 3에 도시된 바와 같이, 다수의 기능을 하나의 칩을 통해 제공하기 위해서는 칩의 크기가 커지는데, 일반적인 0.8 피치의 칩에 구성된 PCB 레이어에 치명적인 단점이 될 수 있다.As shown in FIG. 3, in order to provide a plurality of functions through one chip, the size of the chip increases, which may be a fatal disadvantage to the PCB layer formed on a typical 0.8 pitch chip.

즉, 도 3에 도시된 제1 어레이의 제1 볼(①)의 패턴은 탑 레이어에 연결된다. 마찬가지로 제1 어레이의 제2 볼(②)의 패턴은 탑 레이어에 연결된다. 제2 어레이의 제3 볼(③)의 패턴은 제1 볼(①)과 제2 볼(②) 사이를 지나 탑 레이어에 연결된다. 이때, 제1 볼(①)과 제2 볼(②), 제3 볼(③)의 지름은 모두 0.4mm이고, 제1 볼(①)과 제2 볼(②) 사이의 간격도 0.4mm가 된다. That is, the pattern of the first balls (①) of the first array shown in FIG. 3 is connected to the top layer. Similarly, the pattern of the second balls ② of the first array is connected to the top layer. The pattern of the third ball (③) of the second array passes between the first ball (①) and the second ball (②) and is connected to the top layer. At this time, the diameters of the first ball (①), the second ball (②), and the third ball (③) are all 0.4mm, and the distance between the first ball (①) and the second ball (②) is also 0.4mm. do.

패턴은 일반적으로 0.1mm 두께로 형성되므로, 제1 볼(①)과 제2 볼(②) 사이로 제3 볼(③)의 패턴이 지나갈 경우, 제1 볼(①)과 제3 볼(③)의 패턴, 제2 볼(②)과 제3 볼(③)의 패턴 사이는 각각 0.15mm가 된다.Since the pattern is generally formed with a thickness of 0.1mm, when the pattern of the third ball (③) passes between the first ball (①) and the second ball (②), the first ball (①) and the third ball (③) Between the pattern of and the pattern of the second ball (②) and the third ball (③) is 0.15 mm, respectively.

제3 어레이의 제4 볼(④)의 패턴은 제1 볼(①)과 제2 볼(②) 사이로 지나갈 수 없기 때문에, 비아(⑤)를 통해 바텀 레이어에 연결된다. 비아(⑤)는 비아 홀과 랜드(via hole/land)로 구성되며, 비아의 직경은 0.5mm인 것을 예로 하여 설명하였다.Since the pattern of the fourth ball (④) of the third array cannot pass between the first ball (①) and the second ball (②), it is connected to the bottom layer through a via (⑤). The via (⑤) is composed of a via hole and a land (via hole/land), and the diameter of the via is 0.5mm as an example.

제5 어레이의 제5 볼(⑥)의 패턴은 제1 내층(상기 도 1의 '내층_1')(Inner_1)에 연결되고, 제6 어레이의 제6 볼(⑦)의 패턴은 제2 내층(상기 도 1의 '내층_2')(Inner_2)에 연결된다. 따라서, 0.8 피치의 일반적인 PCB를 이용하면 최대 6어레이까지는 배선이 가능하다. 이는, 칩 사이즈 대비 연결될 수 있는 시그널이 부족하기 때문에, 7어레이부터 배선을 연결하려면 추가 레이어가 필요하다. 추가 레이어의 필요는 칩 개발 기간이 증가되고 개발비가 상승되는 문제점을 야기한다. The pattern of the fifth ball (⑥) of the fifth array is connected to the first inner layer ('inner layer_1' of FIG. 1) (Inner_1), and the pattern of the sixth ball (⑦) of the sixth array is the second inner layer. ('Inner layer_2' of FIG. 1) is connected to (Inner_2). Therefore, it is possible to wire up to 6 arrays using a general 0.8 pitch PCB. This is because the signal that can be connected is insufficient compared to the chip size, so an additional layer is required to connect the wiring from 7 arrays. The need for an additional layer increases the chip development period and increases the development cost.

따라서, 본 발명의 실시예에서는 엇갈린 매트릭스의 볼 어레이 구조를 가지는 인쇄회로기판을 이용하여 동일한 칩 사이즈로도 많은 수의 시그널이 연결될 수 있도록 한다. 이에 대해 도 4를 참조로 설명한다. Accordingly, in the embodiment of the present invention, a large number of signals can be connected even with the same chip size by using a printed circuit board having a ball array structure of a staggered matrix. This will be described with reference to FIG. 4.

도 4는 본 발명의 실시예에 따른 인쇄회로기판의 볼 그리드 어레이를 나타낸 예시도이다.4 is an exemplary view showing a ball grid array of a printed circuit board according to an embodiment of the present invention.

도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 인쇄회로기판(100)은 주로 탑 레이어나 바텀 레이어에 연결되거나 제1 내층 또는 제2 내층에 연결되는 제1 볼 그리드 어레이 영역(110)과, 제1 내층 또는 제2 내층에만 연결되는 볼 그리드 어레이들이 형성된 제2 볼 그리드 어레이 영역(120)으로 분리된다.As shown in FIG. 4, the printed circuit board 100 according to the embodiment of the present invention is mainly connected to a top layer or a bottom layer, or a first ball grid array region 110 connected to a first inner layer or a second inner layer. And, a second ball grid array region 120 in which ball grid arrays connected only to the first inner layer or the second inner layer are formed.

제1 볼 그리드 어레이 영역(110)에 형성된 볼들은 n번째 어레이의 볼과 n+2번째 어레이의 볼이 1.166mm 간격(1.166 피치)으로 형성되어 있는 것을 예로 하여 설명한다. The balls formed in the first ball grid array region 110 will be described as an example in which the balls of the nth array and the balls of the n+2th array are formed at 1.166mm intervals (1.166 pitch).

그리고 제n+1 번째 어레이의 볼은 제n 번째 어레이의 볼과 제n+2 번째 어레이의 볼 사이에 위치한다. 이때, 제n 번째 어레이의 볼과 제n+2 번째 어레이의 볼의 위치와 Y축으로 같은 위치가 아닌 일정 간격 떨어진 엇갈린 위치에 형성된다. The balls of the n+1th array are positioned between the balls of the nth array and the balls of the n+2th array. At this time, the positions of the balls of the nth array and the balls of the n+2th array are formed at staggered positions not at the same position along the Y axis, but at a predetermined interval.

즉, 홀수 번째 어레이에는 첫 번째 위치에 첫 번째 볼이 형성되고, 짝수 번째 어레이에는 두 번째 위치에 첫 번째 볼이 형성된다. 이때, n은 1의 정수를 의미한다.That is, in the odd-numbered array, the first ball is formed at the first position, and in the even-numbered array, the first ball is formed at the second position. In this case, n means an integer of 1.

제1 볼 그리드 어레이 영역(110)의 제1 어레이에서부터 제12 어레이까지 볼들은 1.166mm 간격의 엇갈린 구조로 배치되나, 제12 어레이 이후의 볼들은 제2 볼 그리드 어레이 영역(120)에 형성된 볼들이다. 여기서, 제1 어레이의 기준을 인쇄회로기판(100)의 외곽을 기준으로 어느 위치라도 제1 어레이가 될 수 있으며, 본 발명의 실시예에서는 어느 한 곳으로 설정하지 않는다. The balls from the first to the twelfth array of the first ball grid array region 110 are arranged in a staggered structure with an interval of 1.166 mm, but the balls after the twelfth array are balls formed in the second ball grid array region 120 . Here, the reference of the first array may be the first array at any position with respect to the outer edge of the printed circuit board 100, and in the embodiment of the present invention, it is not set to any one.

그리고 본 발명의 실시예에서는 제1 볼 그리드 어레이 영역(110)에 형성된 볼간 간격을 1.166mm(1.166 피치)인 것으로 예를 들어 설명하나, 반드시 이와 같이 한정되는 것은 아니다. In the embodiment of the present invention, the spacing between balls formed in the first ball grid array region 110 is described as an example as 1.166 mm (1.166 pitch), but is not necessarily limited as such.

제1 볼 그리드 어레이 영역(110)의 제1 어레이 내지 제4 어레이의 볼의 패턴은 탑 레이어에 연결되고, 제5 어레이 내지 제8 어레이의 볼의 패턴은 바텀 레이어에 연결된다. 그리고 제9 어레이 및 제10 어레이의 볼 패턴은 제1 내층에 연결되고, 제11 어레이 및 제12 어레이의 볼 패턴은 제2 내층에 연결되는 것을 예로 하여 설명한다. The patterns of the balls of the first to fourth arrays of the first ball grid array region 110 are connected to the top layer, and the patterns of the balls of the fifth to eighth arrays are connected to the bottom layer. In addition, the ball patterns of the ninth array and the tenth array are connected to the first inner layer, and the ball patterns of the eleventh array and the twelfth array are connected to the second inner layer.

이때, 제1 내층과 제2 내층에 연결되는 볼들의 위치는 변경될 수 있으며, 각각의 볼들의 패턴이 각 레이어에 연결되는 방법이나 패턴의 재질을 어느 하나로 한정하지 않는다. 여기서, 제1 내층과 제2 내층에 연결되어 전력 또는 그라운드로 사용될 수도 있지만, 본 발명의 실시예에서는 제1 내층과 제2 내층에 연결되어 시그널을 송수신하는 것으로 사용되는 것을 예로 하여 설명한다.In this case, the positions of the balls connected to the first inner layer and the second inner layer may be changed, and the method of connecting the patterns of the balls to each layer or the material of the pattern is not limited to any one. Here, it may be connected to the first inner layer and the second inner layer to be used as power or ground, but in the embodiment of the present invention, it will be described as an example that is connected to the first inner layer and the second inner layer to transmit and receive signals.

제1 볼 그리드 어레이 영역(120)은 인쇄회로기판(100)의 중앙에 위치한다. 즉, 제1 볼 그리드 어레이 영역(110)으로 먼저 인쇄회로기판(100)의 바깥쪽 영역부터 볼 그리드 어레이들이 형성되고, 인쇄회로기판(100)의 중심에 가까운 내부 영역에 제2 볼 그리드 어레이 영역(120)이 배치된다. The first ball grid array area 120 is located in the center of the printed circuit board 100. That is, as the first ball grid array area 110, the ball grid arrays are first formed from the outer area of the printed circuit board 100, and the second ball grid array area is in the inner area close to the center of the printed circuit board 100. 120 is placed.

제2 볼 그리드 어레이 영역(120)에 형성된 볼들은 0.8 피치로 형성되어 있다. 제2 볼 그리드 어레이 영역(120)에 형성될 볼들의 패턴들은 전력 레이어와 그라운드 레이어에만 연결된다. 전력 레이어와 그라운드 레이어에 연결되는 볼들의 패턴은 배선이 아닌, 같은 기능을 하는 볼들의 묶어 영역을 형성하여 배선으로 전력 레이어와 그라운드 레이어에 연결된다. 이러한 구조는 같은 기능을 하는 볼들을 최대한 하나의 큰 배선의 형태로 서로 연결되도록 하는 형태이다.The balls formed in the second ball grid array region 120 are formed with a pitch of 0.8. Patterns of balls to be formed in the second ball grid array region 120 are connected only to the power layer and the ground layer. The patterns of the balls connected to the power layer and the ground layer are connected to the power layer and the ground layer by wiring to form a bundle region of balls that perform the same function rather than wiring. This structure is a form in which balls of the same function are connected to each other in the form of one large wire as much as possible.

따라서, 제2 볼 그리드 어레이 영역(120)처럼 특정한 볼 구역에 볼들이 밀집되도록 구성하여, 볼의 수를 늘릴 수 있다. 이에, 제2 볼 그리드 어레이 영역(120)에 형성된 볼들은 0.8 피치로 한정하지 않으며, 본 발명의 실시예에서는 설명의 편의를 위하여 0.8 피치를 예로 하여 설명한다.Accordingly, the number of balls can be increased by configuring the balls to be concentrated in a specific ball area like the second ball grid array area 120. Accordingly, the balls formed in the second ball grid array region 120 are not limited to 0.8 pitch, and in the embodiment of the present invention, for convenience of explanation, 0.8 pitch is used as an example.

이러한 구조를 가지는 본 발명의 실시예에 따른 인쇄회로기판(100)에서 볼의 패턴이 배선된 예에 대해 도 5를 참조로 설명한다. 이때, 비아를 제1 비아(직경 0.45mm) 경우와 제2 비아(직경 0.5mm)인 경우에 따라 패턴이 배선되는 형태가 달라질 수 있다. 먼저, 비아의 직경이 0.45mm인 제1 실시예에 따른 배선 예에 대해 도 5를 참조로 설명한다. An example in which ball patterns are wired in the printed circuit board 100 according to an embodiment of the present invention having such a structure will be described with reference to FIG. 5. In this case, a pattern in which a pattern is wired may vary depending on the case of the first via (diameter 0.45 mm) and the second via (diameter 0.5 mm). First, an example of wiring according to the first embodiment in which the via diameter is 0.45 mm will be described with reference to FIG. 5.

도 5는 본 발명의 제1 실시예에 따른 인쇄회로기판에서의 배선 예시도이다.5 is an exemplary diagram of wiring in the printed circuit board according to the first embodiment of the present invention.

도 5에 도시된 바와 같이, 4개의 레이어(탑 레이어, 바텀 레이어, 제1 내층과 제2 내층)에 12개의 어레이의 볼들을 배선할 수 있다. As shown in FIG. 5, 12 arrays of balls may be wired in four layers (top layer, bottom layer, first inner layer and second inner layer).

즉, 제1 어레이의 제1 볼(111)에 형성된 패턴은 탑 레이어에 연결된다. 그리고 제2 어레이의 제2 볼(112)에 형성된 패턴도 탑 레이어에 연결된다. 제1 볼(111)과 제2 볼(112)은 제1 어레이에 형성되고 0.766mm의 간격으로 상하로 배치된다. That is, the pattern formed on the first balls 111 of the first array is connected to the top layer. In addition, the pattern formed on the second balls 112 of the second array is also connected to the top layer. The first balls 111 and the second balls 112 are formed in the first array and are arranged vertically at an interval of 0.766 mm.

제2 어레이의 제3 볼(113)에서 형성된 패턴은 탑 레이어에 연결된다. 이때, 제3 볼(113)에서 형성된 패턴은 제1 볼(111)과 제2 볼(112) 사이를 지나 탑 레이어에 연결된다. 제3 볼(113)의 위치는 Y축으로 제1 볼(111)의 위치와 제2 볼(112)의 위치의 사이이며, X축으로는 제1 볼(111)과 제2 볼(112)에서 일정 간격 떨어져 형성된다.The pattern formed in the third balls 113 of the second array is connected to the top layer. At this time, the pattern formed in the third ball 113 passes between the first ball 111 and the second ball 112 and is connected to the top layer. The position of the third ball 113 is between the position of the first ball 111 and the position of the second ball 112 in the Y axis, and the first ball 111 and the second ball 112 in the X axis Is formed at regular intervals.

제3 어레이의 제4 볼(114)에서 형성된 패턴은 탑 레이어에 연결된다. 이때, 제4 볼(114)에서 형성된 패턴은 제1 볼(111)과 제3 볼(113)의 패턴 사이를 지나 탑 레이어에 연결된다. The pattern formed in the fourth balls 114 of the third array is connected to the top layer. At this time, the pattern formed in the fourth ball 114 passes between the patterns of the first ball 111 and the third ball 113 and is connected to the top layer.

제4 어레이의 제5 볼(115)에서 형성된 패턴은 탑 레이어에 연결된다. 제5 볼(115)의 패턴은 제3 볼(113)의 패턴과 제2 볼(112) 사이를 지나 탑 레이어에 연결된다. 제5 볼(115)의 위치는 제3 볼(113)과 Y 축으로는 동일한 위치에 형성되고, X축으로는 일정 간격 떨어져 구현된다. The pattern formed in the fifth balls 115 of the fourth array is connected to the top layer. The pattern of the fifth ball 115 passes between the pattern of the third ball 113 and the second ball 112 and is connected to the top layer. The position of the fifth ball 115 is formed at the same position as the third ball 113 and the Y axis, and is implemented at a predetermined distance along the X axis.

제1 볼(111)의 패턴 내지 제5 볼(115)의 패턴이 탑 레이어에 연결되어 있고 패턴들간 간격 또는 패턴과 볼 사이의 간격이 또 다른 패턴이 빠져나갈 만큼 충분하지 않다. 따라서, 제5 어레이의 제6 볼(116)의 패턴은 탑 레이어에 연결되지 못하고, 제5 볼(115)의 패턴은 제1 비아(117)를 통해 바텀 레이어에 연결된다.The pattern of the first ball 111 to the pattern of the fifth ball 115 is connected to the top layer, and the gap between the patterns or the gap between the pattern and the ball is not enough to allow another pattern to escape. Accordingly, the pattern of the sixth ball 116 of the fifth array cannot be connected to the top layer, and the pattern of the fifth ball 115 is connected to the bottom layer through the first via 117.

한편, 제9 어레이의 제8 볼(118)에서 형성된 패턴은 제1 내층에 연결되고, 제11 어레이의 제9 볼(119)에서 형성된 패턴은 제2 내층에 연결된다. 즉, 제9 어레이과 제10 어레이에 엇갈려 형성된 볼들의 각 패턴들은 제1 내층에 연결된다. 그리고 제11 어레이과 제12 어레이에 엇갈려 형성된 볼들의 각 패턴들은 제2 내층에 연결되는 것을 예로 하여 설명한다. 그러나, 반드시 이와 같이 한정되는 것은 아니다.Meanwhile, the pattern formed from the eighth balls 118 of the ninth array is connected to the first inner layer, and the pattern formed from the ninth ball 119 of the eleventh array is connected to the second inner layer. That is, the patterns of the balls formed by crossing the ninth array and the tenth array are connected to the first inner layer. In addition, each pattern of balls formed alternately on the eleventh array and the twelfth array will be described as an example in which they are connected to the second inner layer. However, it is not necessarily so limited.

제1 볼(111) 내지 제6 볼(116), 또는 비아에 연결된 패턴들이 탑 레이어 또는 바텀 레이어에 연결되는 예에 대해 도 6 및 도 7을 참조로 상세히 설명한다. 본 발명의 실시예에 따라 도 6 및 도 7에서 볼과 볼 간격 또는 볼과 패턴 간격, 볼과 비아의 간격, 비아와 비아 간격 등이 특정 수치로 표시되는데, 이는 하나의 실시예로 반드시 이와 같이 한정되는 것은 아니다.An example in which the first balls 111 to the sixth balls 116 or patterns connected to the vias are connected to the top layer or the bottom layer will be described in detail with reference to FIGS. 6 and 7. According to an embodiment of the present invention, in FIGS. 6 and 7, a ball-to-ball spacing or a ball-to-pattern spacing, a ball-to-via spacing, a via-to-via spacing, etc. are indicated by specific values. It is not limited.

도 6은 본 발명의 제1 실시예에 따른 인쇄회로기판에 형성된 볼의 패턴이 형성된 예시도이고, 도 7은 본 발명의 제1 실시예에 따른 인쇄회로기판에 형성된 비아 사이의 예시도이다.6 is an exemplary diagram showing a pattern of balls formed on a printed circuit board according to the first exemplary embodiment of the present invention, and FIG. 7 is an exemplary diagram between vias formed on the printed circuit board according to the first exemplary embodiment of the present invention.

먼저, 도 6에 도시된 바와 같이, 제1 어레이의 제1 볼(111)과 제3 어레이의 제4 볼(114)은 X축으로 1.166mm 간격을 두고 형성된다. 제1 어레이의 제1 볼(111)과 제2 볼(112), 그리고 제3 어레이의 제4 볼(114)과 제5 볼(115)은 Y축으로 0.766mm 간격을 두고 형성된다. First, as shown in FIG. 6, the first balls 111 of the first array and the fourth balls 114 of the third array are formed at an X-axis with an interval of 1.166 mm. The first balls 111 and the second balls 112 of the first array, and the fourth balls 114 and the fifth balls 115 of the third array are formed with an interval of 0.766 mm along the Y-axis.

제3 볼(113)과 제4 볼(114)은 대각선으로 0.42448mm 간격을 두고 형성된다. 그리고 제3 볼(113)의 중심과 제4 볼(114)의 중심 사이의 거리는 0.824489mm이다.The third ball 113 and the fourth ball 114 are formed diagonally at 0.42448mm intervals. In addition, the distance between the center of the third ball 113 and the center of the fourth ball 114 is 0.824489 mm.

제1 볼(111)과 제2 볼(112) 사이는 0.766mm이므로, 0.1mm의 패턴들이 최대 3개 지날 수 있다. 이는 패턴 사이의 공간 또는 패턴과 볼 사이의 공간이 적어도 0.1mm는 형성되어 있어야 하기 때문에, 제1 볼(111)과 제2 볼(112) 사이는 최대 3개의 패턴들이 지날 수 있다.Since the distance between the first ball 111 and the second ball 112 is 0.766 mm, a maximum of three 0.1 mm patterns may pass. This is because the space between the patterns or the space between the patterns and the balls must be formed to be at least 0.1mm, so that a maximum of three patterns may pass between the first balls 111 and the second balls 112.

하나의 예로서 도 6에 도시된 바와 같이, 제1 볼(111)과 제4 볼(114)의 패턴은 0.133mm 떨어져 있다. 제4 볼(114)의 패턴과 제3 볼(113)의 패턴은 최소 공간인 0.1mm 떨어져 있고, 제3 볼(113)의 패턴과 제5 볼(115)의 패턴 역시 0.1mm 간격의 공간이 형성된다. 그리고 제5 볼(115)의 패턴과 제2 볼(112)은 0.133mm의 간격을 갖는다.As an example, as shown in FIG. 6, the patterns of the first ball 111 and the fourth ball 114 are separated by 0.133 mm. The pattern of the fourth ball 114 and the pattern of the third ball 113 are separated by a minimum space of 0.1 mm, and the pattern of the third ball 113 and the pattern of the fifth ball 115 also have a space of 0.1 mm apart. Is formed. In addition, the pattern of the fifth ball 115 and the second ball 112 have an interval of 0.133 mm.

즉, 제1 어레이의 제1 볼(111)과 제2 볼(112) 사이로 제2 어레이의 제3 볼(113)의 패턴, 제3 어레이의 제4 볼(114)의 패턴, 그리고 제4 어레이의 제5 볼(115)의 패턴이 지나면서 바텀 레이어에 연결된다. That is, the pattern of the third ball 113 of the second array, the pattern of the fourth ball 114 of the third array, and the fourth array between the first ball 111 and the second ball 112 of the first array As the pattern of the fifth ball 115 of is passed, it is connected to the bottom layer.

그리고 도 7에 도시된 바와 같이, 비아에 연결된 패턴들도 동일 어레이에 형성된 비아와 비아 사이에 3개의 패턴이 지나 바텀 레이어에 연결될 수 있다. 이때, 비아의 지름은 0.45mm를 예로 하여 설명한다. In addition, as illustrated in FIG. 7, patterns connected to vias may be connected to the bottom layer by passing three patterns between vias and vias formed in the same array. In this case, the diameter of the via is described by taking 0.45mm as an example.

상기 도 5의 제4 어레이에 위치한 제1 비아(ⓐ)와 제6 어레이의 제4 비아(ⓓ)는 X축으로 1.166mm 간격을 두고 형성된다. 동일 어레이의 제1 비아(ⓐ)와 제2 비아(ⓑ)는 Y축으로 0.716mm 간격을 두고 형성된다. 비아는 랜드(land)를 포함하여 형성되기 때문에, 비아와 비아 사이의 간격은 볼과 볼 사이의 간격보다 짧다.The first via (ⓐ) located in the fourth array of FIG. 5 and the fourth via (ⓓ) of the sixth array are formed with an X-axis at an interval of 1.166 mm. The first via (ⓐ) and the second via (ⓑ) of the same array are formed at an interval of 0.716mm along the Y-axis. Since vias are formed including lands, the spacing between the vias and the vias is shorter than the spacing between the balls and the balls.

제3 비아(ⓒ)와 제4 비아(ⓓ)는 대각선으로 0.37448mm 간격을 두고 형성된다. 그리고 제3 비아(ⓒ)의 중심과 제4 비아(ⓓ)의 중심 간 거리는 0.82448mm이다.The third via (ⓒ) and the fourth via (ⓓ) are formed diagonally with an interval of 0.37448mm. And the distance between the center of the third via (ⓒ) and the center of the fourth via (ⓓ) is 0.82448mm.

제1 비아(ⓐ)와 제2 비아(ⓑ) 사이는 0.716mm이므로, 0.1mm의 패턴들이 최대 3개 지날 수 있다. 이는 패턴 사이의 공간 또는 패턴과 비아 사이의 공간 역시 적어도 0.1mm는 형성되어야 하므로, 제1 비아(ⓐ)와 제2 비아(ⓑ) 사이는 최대 3개의 패턴들이 지날 수 있다.Since the distance between the first via (ⓐ) and the second via (ⓑ) is 0.716 mm, a maximum of three 0.1 mm patterns may pass. This means that a space between patterns or a space between patterns and vias must also be formed to be at least 0.1 mm, so that a maximum of three patterns may pass between the first via (ⓐ) and the second via (ⓑ).

하나의 예로서 도 7에 도시된 바와 같이, 제1 비아(ⓐ)와 제4 비아(ⓓ)의 패턴은 0.108mm 떨어져 있다. 제4 비아(ⓓ)의 패턴과 제3 비아(ⓒ)의 패턴은 최소 공간인 0.1mm 떨어져 있고, 제3 비아(ⓒ)의 패턴과 제5 비아(ⓔ)의 패턴 역시 0.1mm 간격의 공간이 형성된다. 그리고 제5 비아(ⓔ)의 패턴과 제2 비아(ⓑ)는 0.108mm의 간격을 갖는다.As an example, as shown in FIG. 7, the patterns of the first via ⓐ and the fourth via ⓓ are separated by 0.108 mm. The pattern of the 4th via (ⓓ) and the pattern of the 3rd via (ⓒ) are 0.1mm apart, the minimum space, and the pattern of the 3rd via (ⓒ) and the pattern of the 5th via (ⓔ) also have a space of 0.1mm apart. Is formed. In addition, the pattern of the fifth via ⓔ and the second via ⓑ have a spacing of 0.108 mm.

즉, 제n 어레이의 제1 비아(ⓐ)와 제2 비아(ⓑ) 사이로 제n+1 어레이의 제3 비아(ⓒ)의 패턴, 제n+2 어레이의 제4 비아(ⓓ)의 패턴, 그리고 제n+3 어레이의 제5 비아(ⓔ)의 패턴이 지나면서 바텀 레이어에 연결된다. That is, the pattern of the third via (ⓒ) of the n+1th array between the first via (ⓐ) and the second via (ⓑ) of the nth array, the pattern of the fourth via (ⓓ) of the n+2th array, Then, the pattern of the fifth via ⓔ of the n+3th array passes, and is connected to the bottom layer.

이상에서는 0.45mm의 비아(0.25mm 비아 홀, 0.1mm 랜드)를 적용한 제1 실시예에 대해 설명하였으며, 0.5mm의 비아를 적용한 제2 실시예에 대해 도 8을 참조로 설명한다. In the above, the first embodiment to which the 0.45mm via (0.25mm via hole, 0.1mm land) is applied has been described, and the second embodiment to which the 0.5mm via is applied will be described with reference to FIG. 8.

도 8은 본 발명의 제2 실시예에 따른 인쇄회로기판에 형성된 볼 어레이와 비아를 나타낸 예시도이다.8 is an exemplary view showing a ball array and vias formed on a printed circuit board according to a second embodiment of the present invention.

도 8의 (a)는 볼의 패턴이 레이어에 연결되는 실시예에 대한 것으로, 상기 도 6에 도시된 형태와 동일하다. 그러나 도 8의 (b)는 0.5mm의 비아를 적용한 예로, 비아의 크기가 커지기 때문에 동일한 어레이에 형성된 비아와 비아 사이로 두 개의 비아 패턴들이 지나가 바텀 레이어에 연결된다. FIG. 8A illustrates an example in which a pattern of balls is connected to a layer, and is the same as the shape shown in FIG. 6. However, FIG. 8B shows an example in which a 0.5mm via is applied. Since the size of the via increases, two via patterns pass between the via and the via formed in the same array and are connected to the bottom layer.

도 8에 도시한 제2 실시예에 따라 인쇄회로기판을 형성할 경우, 볼과 볼 사이 또는 볼과 비아 사이에 패턴들이 지나 4개의 레이어에 11어레이을 배선할 수 있다.When the printed circuit board is formed according to the second embodiment illustrated in FIG. 8, patterns may pass between balls and balls, or between balls and vias, and 11 arrays may be wired in four layers.

이와 같이, 인쇄회로기판의 볼들의 배치를 엇갈린 매트릭스 구조를 가지도록 하여 기존의 인쇄회로기판보다 많은 레이어에 배치된 볼들이 탑 레이어와 바텀 레이어에 패턴이 연결될 수 있다. 그리고 내부의 볼들은 제1 내층 또는 제2 내층에 패턴이 연결되도록 구성함으로써, 별도의 레이어나 인쇄회로기판의 증가 없이, 그리고 보드의 크기를 증가시키지 않고도 많은 기능을 하나의 보드를 통해 제공할 수 있다.In this way, the arrangement of the balls of the printed circuit board may have a staggered matrix structure, so that the balls disposed on more layers than the conventional printed circuit board may have a pattern connected to the top layer and the bottom layer. And, by configuring the inner balls so that the pattern is connected to the first inner layer or the second inner layer, many functions can be provided through a single board without increasing the size of the board or additional layers or printed circuit boards. have.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements by those skilled in the art using the basic concept of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

Claims (13)

볼 그리드 어레이 패키지 인쇄회로기판,
상기 인쇄회로기판의 제1 면의 가장자리 영역인 제1 영역에 형성되고, 복수의 볼들 각각 구성된 복수의 볼 어레이들을 포함하는 제1 볼 그리드 어레이 영역, 그리고
상기 제1 볼 그리드 어레이 영역에서 떨어진 상기 인쇄회로기판의 중심 영역인 제2 영역에 형성되고, 복수의 볼들로 각각 구성된 복수의 볼 어레이들을 포함하는 제2 볼 그리드 어레이 영역
을 포함하고,
상기 제1 볼 그리드 어레이 영역은,
제n 번째 어레이의 제1 볼과 제n+1 번째 어레이의 제1 볼은 대각선으로 일정 간격 떨어진 위치에 형성되고,
제n+2 번째 어레이의 제1 볼은 상기 제n 번째 어레이의 제1 볼과 Y축으로 동일한 위치이나 X축으로 일정 간격 떨어진 위치에 형성되며,
상기 n번째 어레이 내지 n+3번째 어레이의 볼들에서 생성된 패턴들은 탑 레이어에 연결되고, n+4번째 레이어 내지 n+7번째 어레이의 볼들에서 생성된 패턴들은 바텀 레이어에 연결되며, n+8번째 어레이 및 n+9번째 어레이의 볼들에서 생성된 패턴들은 제1 내층에 연결되고, n+10번째 어레이 및 n+11번째 어레이의 볼들에서 생성된 패턴들은 제2 내층에 연결되는, 볼 그리드 어레이 패키지 인쇄회로기판.Ball grid array package printed circuit board,
A first ball grid array region including a plurality of ball arrays each formed in a first region, which is an edge region of the first surface of the printed circuit board, and
A second ball grid array region including a plurality of ball arrays each formed in a second region, which is a central region of the printed circuit board, away from the first ball grid array region
Including,
The first ball grid array area,
The first ball of the nth array and the first ball of the n+1th array are formed diagonally at a predetermined distance apart,
The first ball of the n+2th array is formed at the same position as the first ball of the nth array along the Y axis or at a position separated by a predetermined distance along the X axis,
The patterns generated from the balls of the nth array to the n+3th array are connected to the top layer, the patterns generated from the balls of the n+4th layer to the n+7th array are connected to the bottom layer, and n+8 The ball grid array, in which the patterns generated from the balls of the n+9th array and the n+9th array are connected to the first inner layer, and the patterns generated from the balls of the n+10th array and the n+11th array are connected to the second inner layer Package printed circuit board. 제1항에 있어서,
상기 제1 볼 그리드 어레이 영역은,
상기 제n 번째 어레이의 제1 볼과, 상기 제n 번째 어레이의 제1 볼에서 Y축으로 제1 간격 떨어져 형성된 제2 볼 사이로,
상기 제n+1번째 어레이의 제1 볼, 상기 제n+2번째 어레이의 제1 볼, 제n+3번째 어레이의 제1볼에서 각각 형성된 3개의 패턴이 지나가 상기 탑 레이어에 연결되는, 볼 그리드 어레이 패키지 인쇄회로기판.The method of claim 1,
The first ball grid array area,
Between the first ball of the n-th array and a second ball formed at a first distance apart from the first ball of the n-th array along the Y axis,
3 patterns formed from the first ball of the n+1th array, the first ball of the n+2th array, and the first ball of the n+3th array pass through and are connected to the top layer Grid Array Package Printed Circuit Board. 제2항에 있어서,
상기 제n 번째 어레이의 제1볼과 상기 제n+2 번째 어레이의 제1볼은 X축으로 일정 간격 떨어져 있으며 Y축에 동일한 위치에 형성되고,
상기 제n+1 번째 어레이의 제1볼은 상기 제n번째 어레이의 제1볼과 제2볼의 위치에서 대각선으로 엇갈려 형성되고, 상기 제n+3 번째 어레이의 제1볼은 상기 제n+1 번째 어레이의 제1볼의 위치에서 X축으로 일정 간격 떨어져 있으나 Y축에 동일한 위치에 형성되는, 볼 그리드 어레이 패키지 인쇄회로기판.The method of claim 2,
The first ball of the nth array and the first ball of the n+2th array are spaced a predetermined distance along the X axis and are formed at the same position along the Y axis,
The first balls of the n+1th array are formed diagonally at positions of the first balls and the second balls of the nth array, and the first balls of the n+3th array are formed by the n+ Ball grid array package printed circuit board, which is formed at the same position on the Y axis, but is spaced at a certain distance along the X axis from the position of the first ball of the first array. 제3항에 있어서,
제n+4번째 어레이의 제1볼은 상기 제n+3번째 어레이에 형성된 제1 비아를 통해 상기 바텀 레이어에 연결되는, 볼 그리드 어레이 패키지 인쇄회로기판.The method of claim 3,
The first ball of the n+4th array is connected to the bottom layer through a first via formed in the n+3th array. 제4항에 있어서,
상기 제1 비아의 위치는 상기 제n+2 번째 어레이의 제1볼에서 상기 X축으로 일정 간격 떨어져 있고 Y축을 기준으로 동일한 위치에 형성되는, 볼 그리드 어레이 패키지 인쇄회로기판.The method of claim 4,
The position of the first via is a predetermined distance from the first ball of the n+2th array along the X axis and is formed at the same position with respect to the Y axis, a ball grid array package printed circuit board. 제5항에 있어서,
상기 제n+3 번째 어레이의 제1 비아와 상기 제n+3 번째 어레이에서 상기 Y축으로 제2 간격만큼 떨어져 형성된 제2 비아 사이로,
상기 제n+4번째 어레이의 제1 비아, 상기 제n+5번째 어레이의 제1 비아, 제n+6번째 어레이의 제1 비아에서 각각 형성된 3개의 패턴이 지나가 상기 바텀 레이어에 연결되는, 볼 그리드 어레이 패키지 인쇄회로기판.The method of claim 5,
Between the first via of the n+3th array and a second via formed apart from the n+3th array by a second interval along the Y axis,
Balls connected to the bottom layer through three patterns respectively formed in the first via of the n+4th array, the first via of the n+5th array, and the first via of the n+6th array Grid Array Package Printed Circuit Board. 제6항에 있어서,
상기 제n+5 번째 어레이의 제1 비아는 상기 제n+3 번째 어레이의 제1 비아에서 X축으로 일정 간격 떨어져 있으며 Y축에 동일한 위치에 형성되고,
상기 제n+6 번째 어레이의 제1 비아는 상기 제n+5 번째 어레이의 제1 비아와 제2 비아의 위치에서 대각선으로 엇갈려 형성되는, 볼 그리드 어레이 패키지 인쇄회로기판.The method of claim 6,
The first vias of the n+5th array are spaced from the first vias of the n+3th array by a predetermined distance along the X axis and are formed at the same position along the Y axis,
The first vias of the n+6th array are formed to be diagonally staggered at positions of the first and second vias of the n+5th array. 제7항에 있어서,
제n+8번째 어레이의 볼들과 제n+9번째 어레이의 볼들에서 형성된 패턴들은 각각 상기 제1 내층에 연결되고,
제n+10번째 어레이의 볼들과 제n+11번째 어레이의 볼들에서 형성된 패턴들은 각각 상기 제2 내층에 연결되는, 볼 그리드 어레이 패키지 인쇄회로기판.The method of claim 7,
Patterns formed from the balls of the n+8th array and the balls of the n+9th array are respectively connected to the first inner layer,
The ball grid array package printed circuit board, wherein patterns formed from the balls of the n+10th array and the balls of the n+11th array are connected to the second inner layer, respectively. 제8항에 있어서,
상기 제n 번째 어레이의 제1볼과 상기 제n+2 번째 어레이의 제1볼은 1.166 피치(pitch)이고,
상기 각 비아들의 직경은 0.45mm이고 비아들 각각의 비아 홀은 0.25mm인, 볼 그리드 어레이 패키지 인쇄회로기판.The method of claim 8,
The first ball of the nth array and the first ball of the n+2th array have a pitch of 1.166,
The diameter of each of the vias is 0.45mm and the via hole of each of the vias is 0.25mm, the ball grid array package printed circuit board. 제9항에 있어서,
상기 각 비아들의 직경은 0.5mm이고, 비아들 각각의 비아 홀은 0.25mm인, 볼 그리드 어레이 패키지 인쇄회로기판.The method of claim 9,
The diameter of each of the vias is 0.5mm, the via hole of each of the vias is 0.25mm, ball grid array package printed circuit board. 제10항에 있어서,
상기 각 비아들의 직경이 0.5mm이면,
상기 제n+3 번째 어레이의 제1 비아와 상기 제n+3 번째 어레이에서 상기 Y축으로 제2 간격만큼 떨어져 형성된 제2 비아 사이로,
상기 제n+4번째 어레이의 제1 비아와 상기 제n+5번째 어레이의 제1 비아에서 각각 형성된 2개의 패턴이 지나가 상기 바텀 레이어에 연결되는, 볼 그리드 어레이 패키지 인쇄회로기판.The method of claim 10,
If the diameter of each of the vias is 0.5mm,
Between the first via of the n+3th array and a second via formed apart from the n+3th array by a second interval along the Y axis,
The ball grid array package printed circuit board, wherein two patterns respectively formed in the first via of the n+4th array and the first via of the n+5th array pass and are connected to the bottom layer. 제11항에 있어서,
제n+7번째 어레이의 볼들과 제n+8번째 어레이의 볼들에서 형성된 패턴들은 각각 제1 내층에 연결되고,
제n+9번째 어레이의 볼들과 제n+10번째 어레이의 볼들에서 형성된 패턴들은 각각 제2 내층에 연결되는, 볼 그리드 어레이 패키지 인쇄회로기판.The method of claim 11,
The patterns formed from the balls of the n+7th array and the balls of the n+8th array are respectively connected to the first inner layer,
The ball grid array package printed circuit board, wherein patterns formed from the balls of the n+9th array and the balls of the n+10th array are connected to the second inner layer, respectively. 제1항에 있어서,
상기 제2 볼 그리드 어레이 영역은,
임의의 수치로 볼들이 일정 간격으로 형성되며,
상기 볼들에서 형성된 하나의 패턴은 전력 레이어와 그라운드 레이어에 연결되는, 볼 그리드 어레이 패키지 인쇄회로기판.The method of claim 1,
The second ball grid array area,
Balls are formed at regular intervals at random values,
A ball grid array package printed circuit board, wherein one pattern formed from the balls is connected to a power layer and a ground layer.
KR1020190176930A 2019-12-27 2019-12-27 Printed circuit board with staggered matrix ball array structure KR102254166B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190176930A KR102254166B1 (en) 2019-12-27 2019-12-27 Printed circuit board with staggered matrix ball array structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190176930A KR102254166B1 (en) 2019-12-27 2019-12-27 Printed circuit board with staggered matrix ball array structure

Publications (1)

Publication Number Publication Date
KR102254166B1 true KR102254166B1 (en) 2021-05-20

Family

ID=76142663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190176930A KR102254166B1 (en) 2019-12-27 2019-12-27 Printed circuit board with staggered matrix ball array structure

Country Status (1)

Country Link
KR (1) KR102254166B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299401A (en) * 1999-04-14 2000-10-24 Canon Inc Grid array package, printed wiring board and electronic device
JP2003332377A (en) * 2002-05-07 2003-11-21 Toshiba Corp Organic substrate for flip-chip bonding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299401A (en) * 1999-04-14 2000-10-24 Canon Inc Grid array package, printed wiring board and electronic device
JP2003332377A (en) * 2002-05-07 2003-11-21 Toshiba Corp Organic substrate for flip-chip bonding

Similar Documents

Publication Publication Date Title
JP6818534B2 (en) Printed wiring board, printed circuit board and electronic equipment
JP3380151B2 (en) Multilayer circuit board
CN1913747B (en) Using rows/columns of micro-vias in a BGA interconnect grid to create improved PCB routing channels
KR19990006616A (en) Multilayer circuit board
KR970030718A (en) Pad and Through Hole Arrangements for Semiconductor Packages
KR100852176B1 (en) Printed circuit board and semiconductor module having the same
JP2006128633A (en) Multi-terminal device and printed wiring board
JP2004207727A (en) Method of reducing number of layers for multilayer pc board for signal transmission
US6335493B1 (en) Multilayer wiring board
EP1075026A2 (en) Multilayer circuit board layout
EP1714530B1 (en) Method for increasing a routing density for a circuit board and such a circuit board
CN203840633U (en) Flexible circuit board and signal transmission device
US20100051339A1 (en) Circuit board
CN100536095C (en) High density microvia substrate with high wireability
KR102254166B1 (en) Printed circuit board with staggered matrix ball array structure
US5691569A (en) Integrated circuit package that has a plurality of staggered pins
KR20060042023A (en) Multilayer wiring board
US8981236B2 (en) Printed circuit board
TW201311062A (en) Ball grid array formed on printed circuit board
CN214672596U (en) Packaging structure of high-density ball grid array
US9955586B2 (en) Ball grid array formed on printed circuit board
US8013253B2 (en) Electrical connection board and assembly of such a board and a semiconductor component comprising an integrated circuit chip
JPH11297885A (en) Multilayer circuit board
CN115640256A (en) Programmable chip for realizing user design by utilizing rewiring layer
TW202407935A (en) Ball grid array and configuration method of the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant