KR102247134B1 - Thin Film Transistor Substrate For Narrow Bezel Flat Display Panel Having Narrow Contact Terminal - Google Patents

Thin Film Transistor Substrate For Narrow Bezel Flat Display Panel Having Narrow Contact Terminal Download PDF

Info

Publication number
KR102247134B1
KR102247134B1 KR1020140117849A KR20140117849A KR102247134B1 KR 102247134 B1 KR102247134 B1 KR 102247134B1 KR 1020140117849 A KR1020140117849 A KR 1020140117849A KR 20140117849 A KR20140117849 A KR 20140117849A KR 102247134 B1 KR102247134 B1 KR 102247134B1
Authority
KR
South Korea
Prior art keywords
pad
contact
thin film
film transistor
contact hole
Prior art date
Application number
KR1020140117849A
Other languages
Korean (ko)
Other versions
KR20160029226A (en
Inventor
유덕근
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140117849A priority Critical patent/KR102247134B1/en
Publication of KR20160029226A publication Critical patent/KR20160029226A/en
Application granted granted Critical
Publication of KR102247134B1 publication Critical patent/KR102247134B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 협지 공간 내에서 연결된 단자를 구비한 박막 트랜지스터 기판에 관한 것이다. 본 발명에 의한 평판 표시장치용 박막 트랜지스터 기판은, 기판 위에 형성된 섬 모양의 제1 패드; 상기 제1 패드를 덮는 제1 절연막; 상기 제1 절연막 위에서 상기 제2 패드의 가장자리를 둘러싸는 환형의 제2 패드; 상기 제2 패드를 덮는 제2 절연막; 상기 제1 패드의 일부와 상기 제2 패드의 일부를 동시에 노출하는 접촉 콘택홀; 그리고 상기 제2 절연막 위에 형성되며, 상기 접촉 콘택홀을 통해 상기 제1 패드 및 상기 제2 패드와 동시에 접촉하는 접촉 단자를 포함한다.The present invention relates to a thin film transistor substrate having terminals connected within a holding space. The thin film transistor substrate for a flat panel display device according to the present invention includes: an island-shaped first pad formed on the substrate; A first insulating layer covering the first pad; An annular second pad surrounding an edge of the second pad on the first insulating layer; A second insulating layer covering the second pad; A contact contact hole exposing a portion of the first pad and a portion of the second pad at the same time; And a contact terminal formed on the second insulating layer and simultaneously contacting the first pad and the second pad through the contact contact hole.

Description

협지 연결 단자를 갖는 협 베젤 평판 표시장치용 박막 트랜지스터 기판{Thin Film Transistor Substrate For Narrow Bezel Flat Display Panel Having Narrow Contact Terminal}Thin Film Transistor Substrate For Narrow Bezel Flat Display Panel Having Narrow Contact Terminal

본 발명은 협지 공간 내에서 연결된 단자를 구비한 박막 트랜지스터 기판에 관한 것이다. 특히, 본 발명은 협 베젤을 구현하기 위해, 베젤 영역에 배치되는 링크부와 배선부를 수직 중첩 구조로 연결함으로써, 좁은 공간 내에 형성된 연결 단자를 구비한 협 베젤 평판 표시장치용 박막 트랜지스터 기판에 관한 것이다.The present invention relates to a thin film transistor substrate having terminals connected within a holding space. In particular, the present invention relates to a thin-film transistor substrate for a narrow-bezel flat panel display device having a connection terminal formed in a narrow space by connecting a link portion and a wiring portion disposed in a bezel region in a vertically overlapping structure in order to implement a narrow bezel. .

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시장치(Flat Panel Display Device: FPD)로 급속히 발전해 왔다. 평판 표시장치에는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광 표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동 표시장치(Electrophoretic Display Device: ED)와 같은 다양한 평판표시장치가 개발되어 활용되고 있다.As the information society develops, demands for display devices for displaying images are increasing in various forms. Accordingly, it has rapidly developed into a flat panel display device (FPD) that is thin, light, and capable of large area, replacing a bulky cathode ray tube (CRT). Flat panel displays include Liquid Crystal Display Device (LCD), Plasma Display Panel (PDP), Organic Light Emitting Display Device (OLED), and Electrophoretic Display Device. : Various flat panel display devices such as ED) have been developed and used.

평판표시장치는 표시패널의 게이트 라인들에 스캔 신호를 공급하는 게이트 구동회로와 데이터 라인들에 데이터 전압을 공급하는 데이터 구동회로를 이용하여 영상을 표시한다. 예를 들어, 게이트 구동회로는 다수의 게이트 드라이브 집적회로(Integrated Circuit)를 실장한 인쇄회로보드(Printed Circuit Board)를 표시패널에 부착하는 TAB(Tape Automated Bonding) 방식으로 형성된다.A flat panel display device displays an image using a gate driving circuit supplying scan signals to gate lines of a display panel and a data driving circuit supplying data voltages to data lines. For example, the gate driving circuit is formed in a TAB (Tape Automated Bonding) method in which a printed circuit board mounted with a plurality of gate drive integrated circuits is attached to a display panel.

도 1은 TAB 방식으로 형성한 평판표시장치의 개략적인 구조를 나타내는 평면도이다. 도 1을 참조하면, 표시패널(DPL)의 상단부 일측변에는 TAB 방식으로 표시패널(DPL)의 데이터 배선에 연결되는 데이터 구동부(DIC)가 배치된다. 즉, 테이프 캐리어 패키지(혹은, TCP: Tape Carrier Package)(TP)에 데이터 구동부(DIC)가 실장되고, TCP(TP)의 일측변이 표시패널(DPL)의 상단부 일측변에 배치된 패드부와 연결된다. 또한, 표시패널(DPL)의 좌측 일측변에는 게이트 배선에 연결되는 게이트 구동부(GIP)가 기판 상에 직접 배치된다. 데이터 구동부(DIC)와 게이트 구동부(GIP)를 제어하기 위한 제어부(TCON)와 전원을 공급하기 위한 전원부(PIC)는 인쇄회로기판(PCB)에 장착되고, 데이터 구동부(DIC)를 실장한 TCP(TP)의 타측변에 인쇄회로기판(PCB)의 패드부가 연결된다.1 is a plan view showing a schematic structure of a flat panel display device formed in a TAB method. Referring to FIG. 1, a data driver DIC connected to a data line of the display panel DPL in a TAB method is disposed on one side of the upper portion of the display panel DPL. That is, a data driver (DIC) is mounted on a tape carrier package (or, a Tape Carrier Package (TP)), and one side of the TCP (TP) is connected to a pad portion disposed on one side of the upper end of the display panel (DPL). do. In addition, a gate driver GIP connected to a gate line is directly disposed on the substrate on one left side of the display panel DPL. A control unit (TCON) for controlling the data driving unit (DIC) and the gate driving unit (GIP) and a power supply unit (PIC) for supplying power are mounted on a printed circuit board (PCB), and a TCP ( The pad part of the printed circuit board (PCB) is connected to the other side of the TP).

이와 같은 구조를 갖는 평판표시장치를 구성하는 표시패널(DPL)은 매트릭스 방식으로 배열된 화소 영역 내에 할당된 박막 트랜지스터가 배치된 박막 트랜지스터 기판을 포함한다. 예를 들어, 액정표시장치(Liquid Crystal Display Device: LCD)는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다. 유기전계발광 표시장치(Organic Light Emitting Diode Display: OLED)의 경우, 애노드 전극과 캐소드 전극 사이에 개재된 유기발광층에서 발현하는 빛의 양을 조절함으로써 화상을 표시한다.A display panel DPL constituting a flat panel display device having such a structure includes a thin film transistor substrate in which thin film transistors allocated in pixel regions arranged in a matrix manner are disposed. For example, a liquid crystal display device (LCD) displays an image by adjusting the light transmittance of a liquid crystal using an electric field. In the case of an organic light emitting diode display (OLED), an image is displayed by controlling the amount of light emitted from an organic light emitting layer interposed between an anode electrode and a cathode electrode.

도 1에서 게이트 구동부(GIP)가 형성된 측변의 비 표시 영역(NA)이 베젤 영역에 해당한다. 도 1에서는 좌측에만 게이트 구동부(GIP)가 배치된 경우를 도시하였지만, 보통은 우측에도 게이트 구동부(GIP)가 배치되어, 좌측 및 우측의 베젤 영역이 거의 동일한 면적을 갖는다.In FIG. 1, the non-display area NA on the side where the gate driver GIP is formed corresponds to the bezel area. In FIG. 1, a case in which the gate driver GIP is disposed only on the left side is illustrated, but the gate driver GIP is also disposed on the right side in general, so that the left and right bezel regions have substantially the same area.

도 2를 참조하여, 도 1에서 게이트 구동부(GIP)가 배치된 베젤 영역을 좀 더 상세히 살펴보면 다음과 같다. 도 2는 도 1에서 절취선 I-I'으로 자른, 베젤 영역의 구조를 상세히 보여주는 단면도이다. 편의상 도 2에서는 액정표시패널의 경우를 도시하였다.Referring to FIG. 2, a bezel region in which the gate driver GIP is disposed in FIG. 1 will be described in more detail. FIG. 2 is a cross-sectional view showing in detail the structure of a bezel region cut along the perforated line I-I' in FIG. 1. For convenience, FIG. 2 shows a case of a liquid crystal display panel.

하부 기판(SD) 위에는 표시 영역(AA) 내에는 박막 트랜지스터 및 화소 전극이 매트릭스 방식으로 배치된다. 즉, 하부 기판(SD)의 가로 방향으로 진행하는 복수 개의 게이트 배선(GL)들이 배치된다. 도면으로 나타내지 않았지만, 게이트 배선(GL)과 직교하는 복수 개의 데이터 배선들도, 게이트 배선(GL)들을 덮는 게이트 절연막(GI) 위에 배치될 수 있다. 표시 소자들 위에는 보호막(PAS)이 더 형성될 수 있다.On the lower substrate SD, in the display area AA, a thin film transistor and a pixel electrode are disposed in a matrix manner. That is, a plurality of gate wirings GL running in the horizontal direction of the lower substrate SD are disposed. Although not shown in the drawings, a plurality of data lines orthogonal to the gate lines GL may also be disposed on the gate insulating layer GI covering the gate lines GL. A passivation layer PAS may be further formed on the display elements.

하부 기판(SD)의 비 표시 영역(NA)에는 게이트 구동부(GIP)가 배치된다. 게이트 구동부(GIP)는 표시 영역(AA) 내에 배치된 게이트 배선(GL)들과 연결되어 스캔 신호를 공급한다.A gate driver GIP is disposed in the non-display area NA of the lower substrate SD. The gate driver GIP is connected to the gate lines GL disposed in the display area AA to supply a scan signal.

하부 기판(SD)과 액정 층(LC)을 사이에 두고 상부 기판(SU)이 합착된다. 상부 기판(SU)과 하부 기판(SD)은 실재(SEAL)에 의해 합착되고, 액정 층(LC)을 밀봉한다. 상부 기판(SU)의 최 외각부에는 블랙 매트릭스(BM)가 표시 영역(AA)을 둘러싸도록 배치된다. 그리고, 실재(SEAL)는 블랙 매트릭스(BM) 영역 내에 도포될 수 있다. 이와 같은 구조에서, 하부 기판(SD)의 좌측 측변에서 상부 기판(SU)에 형성된 블랙 매트릭스(BM)의 내측 경계선까지의 영역이 비 표시 영역(NA)이 된다. 그리고, 이 비 표시 영역(NA)은 베젤 영역(BEZEL)에 상응하는 크기가 된다.The upper substrate SU is bonded with the lower substrate SD and the liquid crystal layer LC interposed therebetween. The upper substrate SU and the lower substrate SD are bonded together by the seal material SEAL, and seal the liquid crystal layer LC. The black matrix BM is disposed on the outermost part of the upper substrate SU to surround the display area AA. In addition, the real material SEAL may be applied in the black matrix BM area. In this structure, an area from the left side of the lower substrate SD to the inner boundary line of the black matrix BM formed on the upper substrate SU becomes the non-display area NA. In addition, this non-display area NA has a size corresponding to the bezel area BEZEL.

도 1 및 2에서 도시한 구조에서도, 초창기 평판 표시장치에 비해서 좌측 및 우측의 베젤 영역이 좁은 구조를 가질 수 있다. 하지만, 게이트 구동(GIP)의 존재로 인해 궁극적인 협 베젤 구조를 구현하기에는 한계가 있다. 특히, 상부와 하부 베젤 영역에는 여전히 구동을 위한 소자들이 배치되므로, 협 베젤 구조를 구현하는 데 많은 장애가 된다.Even in the structures shown in FIGS. 1 and 2, the left and right bezel regions may have a narrower structure compared to the early flat panel display devices. However, there is a limit to implementing the ultimate narrow bezel structure due to the presence of the gate drive (GIP). In particular, since elements for driving are still disposed in the upper and lower bezel regions, there are many obstacles in implementing the narrow bezel structure.

본 발명의 목적은 상기 문제점들을 극복하기 위해 고안된 것으로, 협 베젤 구조를 갖는 평판 표시장치용 박막 트랜지스터 기판을 제공하는 데 있다. 본 발명의 다른 목적은 표시 영역의 상단부 및/또는 하단부에 패드 영역이 배치되는 경우, 패드 영역의 접촉 구조를 변경하여 협 베젤 구조를 갖는 평판 표시장치용 박막 트랜지스터 기판을 제공하는 데 있다. 본 발명의 또 다른 목적은, 협 베젤 영역 내에 배치되며, 패드부의 접촉 저항을 낮춘 협 베젤 구조를 갖는 평판 표시장치용 박막 트랜지스터 기판을 제공하는 데 있다.An object of the present invention is to overcome the above problems, and to provide a thin film transistor substrate for a flat panel display device having a narrow bezel structure. Another object of the present invention is to provide a thin film transistor substrate for a flat panel display device having a narrow bezel structure by changing a contact structure of the pad region when a pad region is disposed at the upper end and/or lower end of the display region. Another object of the present invention is to provide a thin film transistor substrate for a flat panel display device having a narrow bezel structure that is disposed in a narrow bezel region and has a lower contact resistance of a pad portion.

상기 본 발명의 목적을 달성하기 위해, 본 발명에 의한 평판 표시 패널용 박막 트랜지스터 기판은, 기판 위에 형성된 제1 패드, 제1 절연막, 제2 패드, 제2 절연막 그리고 접촉 콘택홀 그리고 접촉 단자를 포함한다. 제1 패드는 섬 모양을 갖는다. 제1 절연막은 제1 패드를 덮는다. 제2 패드는 제1 절연막 위에서 제2 패드의 가장자리를 둘러싸는 환형으로 형성된다. 제2 절연막은 제2 패드를 덮는다. 접촉 콘택홀은 제1 패드의 일부와 제2 패드의 일부를 동시에 노출한다. 그리고 접촉 단자는 제2 절연막 위에 형성되며 접촉 콘택홀을 통해 제1 패드 및 제2 패드와 동시에 접촉한다.In order to achieve the object of the present invention, the thin film transistor substrate for a flat panel display panel according to the present invention includes a first pad, a first insulating film, a second pad, a second insulating film, a contact contact hole, and a contact terminal formed on the substrate. do. The first pad has an island shape. The first insulating layer covers the first pad. The second pad is formed in an annular shape surrounding the edge of the second pad on the first insulating layer. The second insulating layer covers the second pad. The contact contact hole simultaneously exposes a part of the first pad and a part of the second pad. In addition, the contact terminal is formed on the second insulating layer and simultaneously contacts the first pad and the second pad through the contact contact hole.

일례로, 접촉 콘택홀은, 제1 패드의 외곽선과 제2 패드의 내곽선 사이의 경계선을 따라 배치된 적어도 하나 이상을 포함한다.For example, the contact contact hole includes at least one or more disposed along a boundary line between an outline of the first pad and an inner outline of the second pad.

일례로, 접촉 콘택홀은, 제1 패드의 노출 면적과 제2 패드의 노출 면적을 동일하도록 배치된다.For example, the contact contact holes are disposed so that the exposed area of the first pad and the exposed area of the second pad are the same.

일례로, 제1 패드는 제1 배선의 일측단에 배치되고, 제2 패드는 제1 절연막에 의해 분리되어 제1 배선과 다른 층에 형성된 제2 배선의 일측단에 배치되며, 접촉 단자에 의해 제1 패드와 제2 패드가 전기적으로 연결된다.For example, the first pad is disposed at one end of the first wire, the second pad is separated by a first insulating film and disposed at one end of the second wire formed on a layer different from the first wire, and The first pad and the second pad are electrically connected.

일례로, 제1 콘택홀과 제2 콘택홀을 더 포함한다. 제1 콘택홀은 제1 패드만을 노출한다. 제2 콘택홀은 제2 패드만을 노출한다. 그리고 접촉 단자는 제1 콘택홀을 통해 제1 패드와 접촉하고, 제2 콘택홀을 통해 제2 패드와 접촉한다.For example, it further includes a first contact hole and a second contact hole. The first contact hole exposes only the first pad. The second contact hole exposes only the second pad. In addition, the contact terminal contacts the first pad through the first contact hole and the second pad through the second contact hole.

본 발명은 표시 영역의 좌측변부 혹은 우측변부에 배치되던 게이트 구동 회로를 표시 영역의 상변부 및/또는 하변부로 배치하여 좌/우 베젤 영역을 극소화하여 협 베젤 구조를 갖는 표시장치용 박막 트랜지스터 기판을 구현할 수 있다. 또한, 상변부 및/또는 하변부에 배치되는 패드부의 연결 구조를 변경하여 좁은 길이 내에 배치함으로써 상/하 베젤 영역 또한 최소화하여 협 베젤 구조를 갖는 표시장치용 박막 트랜지스터 기판을 구현할 수 있다. 협 베젤 영역 내에서도 접촉 면적을 확대함으로써, 접촉 저항을 최소화한 협 베젤 구조를 갖는 표시장치용 박막 트랜지스터 기판을 구현할 수 있다.The present invention provides a thin film transistor substrate for a display device having a narrow bezel structure by minimizing the left/right bezel area by disposing a gate driving circuit disposed on the left or right side of the display area at the upper and/or lower sides of the display area. Can be implemented. In addition, the upper and lower bezel regions are also minimized by changing the connection structure of the pads disposed on the upper and/or lower sides to be disposed within a narrow length, thereby implementing a thin film transistor substrate for a display device having a narrow bezel structure. By expanding the contact area even within the narrow bezel region, it is possible to implement a thin film transistor substrate for a display device having a narrow bezel structure that minimizes contact resistance.

도 1은 종래 기술에 의한 GIP 방식으로 형성한 평판표시장치의 개략적인 구조를 나타내는 평면도.
도 2는 도 1에서 절취선 I-I'으로 자른, 베젤 영역의 구조를 상세히 보여주는 단면도.
도 3은 본 발명의 제1 실시 예에 의한 협 베젤 구조를 갖는 평판 표시장치를 나타내는 평면도.
도 4는 본 발명의 제1 실시 예에 의한 연결 패드가 배치되는 베젤 영역의 구조를 나타내는 확대 평면도.
도 5는 도 4에서 절취선 I-I'로 자른, 본 발명의 제1 실시 예에 의한 연결 패드가 배치되는 베젤 영역의 구조를 나타내는 단면도.
도 6은 본 발명의 제2 실시 예에 의한 연결 패드가 배치되는 베젤 영역의 구조를 나타내는 확대 평면도.
도 7은 도 6에서 절취선 II-II'로 자른, 본 발명의 제2 실시 예에 의한 연결 패드가 배치되는 베젤 영역의 구조를 나타내는 단면도.
도 8은 본 발명의 제3 실시 예에 의한 연결 패드가 배치되는 베젤 영역의 구조를 나타내는 확대 평면도.
도 9는 도 8에서 절취선 III-III'로 자른, 본 발명의 제2 실시 예에 의한 연결 패드가 배치되는 베젤 영역의 구조를 나타내는 단면도.1 is a plan view showing a schematic structure of a flat panel display device formed by a GIP method according to the prior art.
FIG. 2 is a cross-sectional view showing the structure of a bezel region in detail taken along the perforation line I-I' in FIG. 1;
3 is a plan view illustrating a flat panel display device having a narrow bezel structure according to a first embodiment of the present invention.
4 is an enlarged plan view showing a structure of a bezel region in which a connection pad is disposed according to a first embodiment of the present invention.
FIG. 5 is a cross-sectional view showing a structure of a bezel region in which a connection pad according to a first embodiment of the present invention is disposed, taken along a perforation line I-I' in FIG. 4.
6 is an enlarged plan view showing a structure of a bezel region in which a connection pad is disposed according to a second embodiment of the present invention.
FIG. 7 is a cross-sectional view illustrating a structure of a bezel region in which a connection pad according to a second embodiment of the present invention is disposed, taken along a cut line II-II' in FIG. 6.
8 is an enlarged plan view showing a structure of a bezel region in which a connection pad is disposed according to a third exemplary embodiment of the present invention.
9 is a cross-sectional view illustrating a structure of a bezel region in which a connection pad according to a second exemplary embodiment of the present invention is disposed, taken along a cut line III-III′ in FIG. 8.

이하, 첨부한 도면들을 참조하여 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same reference numbers throughout the specification mean substantially the same elements. In the following description, when it is determined that a detailed description of a known technology or configuration related to the present invention may unnecessarily obscure the subject matter of the present invention, a detailed description thereof will be omitted.

먼저, 도 3을 참조하여, 본 발명의 제1 실시 예에 의한 평판 표시장치의 개략적인 구조를 설명한다. 도 3은 본 발명의 제1 실시 예에 의한 협 베젤 구조를 갖는 평판 표시장치를 나타내는 평면도이다.First, a schematic structure of a flat panel display according to a first embodiment of the present invention will be described with reference to FIG. 3. 3 is a plan view illustrating a flat panel display device having a narrow bezel structure according to a first exemplary embodiment of the present invention.

도 3을 참조하면, 본 발명의 제1 실시 예에 의한 표시 패널(DPL)은 표시 영역(AA)과 그 주변을 둘러싸는 비 표시 영역(NA)으로 크게 구분된다. 여기서, 비 표시 영역(NA)이 베젤 영역이 된다. 베젤 영역은 표시 영역(AA)의 상단부 및 하단부 그리고, 좌측부와 우측부로 구성된다. 표시 패널(DPL)의 표시 영역(AA)에는 박막 트랜지스터들이 매트릭스 방식으로 배열되므로 박막 트랜지스터 기판이라고 한다.Referring to FIG. 3, the display panel DPL according to the first embodiment of the present invention is largely divided into a display area AA and a non-display area NA surrounding the display area AA. Here, the non-display area NA becomes the bezel area. The bezel area includes an upper end and a lower end of the display area AA, and a left side and a right side. Since thin film transistors are arranged in a matrix manner in the display area AA of the display panel DPL, it is referred to as a thin film transistor substrate.

표시 패널(DPL)의 상단부에 배치된 베젤 영역의 중심부에는 복수 개의 데이터 구동부들(DIC)이 배치될 수 있다. 그리고, 데이터 구동부들(DIC)의 좌측 및/또는 우측에는 게이트 구동부(GIP)가 하나씩 배치될 수 있다. 더 필요하다면, 표시패널(DPL)의 하단부에도 데이터 구동부(DIC)가 배치되고, 그 좌측 및/또는 우측에도 게이트 구동부(GIP)가 하나씩 배치될 수 있다.A plurality of data drivers DIC may be disposed in the center of the bezel area disposed on the upper end of the display panel DPL. In addition, one gate driver GIP may be disposed on the left and/or right of the data driver DIC. If further required, the data driver DIC may be disposed at the lower end of the display panel DPL, and the gate driver GIP may be disposed at the left and/or right of the display panel DPL one by one.

데이터 구동부(DIC)와 게이트 구동부(GIP)를 제어하기 위한 제어부(TCON)와 전원을 공급하기 위한 전원부(PIC)는 인쇄 회로 기판(PCB)에 장착되고, 데이터 구동부(DIC)를 실장한 TCP(TP)의 타측변에 인쇄 회로 기판(PCB)의 패드부가 연결된다. 즉, 테이프 캐리어 패키지(TP)를 이용하여, 인쇄 회로 기판(PCB)과 표시 패널(DPL)을 연결하는 구조를 가질 수 있다.The control unit (TCON) for controlling the data driver (DIC) and the gate driver (GIP) and the power supply unit (PIC) for supplying power are mounted on a printed circuit board (PCB), and a TCP ( The pad portion of the printed circuit board (PCB) is connected to the other side of the TP. That is, the tape carrier package TP may be used to connect the printed circuit board PCB and the display panel DPL.

표시 패널(DPL)의 상변부 및/또는 하변부 베젤 영역에 배치된 데이터 구동부(DIC)에서 분기되는 배선들은 주로 표시 영역(AA)으로 직접 연결된다. 하지만, 게이트 구동부(GIP)에서 분기하는 배선들은 표시 패널(DPL)의 좌, 우 측변에서 세로 방향으로 배치되고, 표시 영역(AA) 내측으로 연장되는 구조를 갖는다. 예를 들어, 게이트 배선들은 표시 패널(DPL)의 가로 방향으로 배치되는데, 게이트 구동부(GIP)와 게이트 배선들을 연결하기 위한 게이트 링크 배선들은 표시 패널(DPL)의 좌, 우측의 베젤 공간에 배치되는 구조를 가질 수 있다.Wires branching from the data driver DIC disposed in the upper and/or lower bezel areas of the display panel DPL are mainly directly connected to the display area AA. However, wirings branching from the gate driver GIP are disposed in a vertical direction on the left and right sides of the display panel DPL, and have a structure extending into the display area AA. For example, the gate wirings are arranged in the horizontal direction of the display panel DPL, and the gate link wirings for connecting the gate driver GIP and the gate wirings are arranged in the left and right bezel spaces of the display panel DPL. It can have a structure.

이와같이, 게이트 구동부(GIP)와 데이터 구동부(DIC) 모두를 상변부 및/또는 하변부 베젤 영역에 배치함으로써, 좌측부 및 우측부의 베젤 영역을 최소화할 수 있다. 하지만, 상변부와 하변부는 표시장치의 필수 요소들이 배치되어 있으므로, 협 베젤을 구현하기 어려울 수 있다.In this way, by disposing both the gate driver GIP and the data driver DIC in the upper and/or lower bezel regions, the left and right bezel regions can be minimized. However, since essential elements of the display device are disposed on the upper and lower sides, it may be difficult to implement the narrow bezel.

예를 들어, 도 4 및 5를 참조하여, 본 발명의 제1 실시 예에 의한 표시장치에서 게이트 구동부(GIP) 및/또는 데이터 구동부(DIC)가 배치되는 상변부 및/또는 하변부의 베젤 영역의 구조를 상세히 설명한다. 도 4는 본 발명의 제1 실시 예에 의한 연결 패드가 배치되는 베젤 영역의 구조를 나타내는 확대 평면도이다. 도 5는 도 4에서 절취선 I-I'로 자른, 본 발명의 제1 실시 예에 의한 연결 패드가 배치되는 베젤 영역의 구조를 나타내는 단면도이다.For example, referring to FIGS. 4 and 5, in the display device according to the first exemplary embodiment of the present invention, a bezel region of an upper side and/or a lower side in which a gate driver (GIP) and/or a data driver (DIC) is disposed. The structure will be described in detail. 4 is an enlarged plan view illustrating a structure of a bezel region in which a connection pad is disposed according to a first embodiment of the present invention. FIG. 5 is a cross-sectional view illustrating a structure of a bezel region in which a connection pad according to a first embodiment of the present invention is disposed, taken along a perforation line I-I' in FIG. 4.

도 4를 참조하면, 표시 패널(DPL)의 상변부에는 게이트 구동부(GIP) 및/또는 데이터 구동부(DIC)에서 연장된 연결 배선(LL) 그리고 연결 배선(LL)의 끝단에 배치된 연결 패드(LP)가 배치되어 있다. 또한, 연결 패드(LP)와 세로 방향으로 인접한 데이터 패드(DP)가 배치되고, 데이터 패드(DP)는 표시 영역(AA)으로 연장된 데이터 배선(DL)이 연결되어 있다. 그리고, 연결 패드(LP)와 데이터 패드(DP)는 서로 다른 층에 형성되어 있는 경우, 이를 서로 연결하기 위한 접속 단자(CT)가 더 배치된다.Referring to FIG. 4, a connection line LL extending from a gate driving unit GIP and/or a data driving unit DIC and a connection pad disposed at an end of the connection line LL are provided on the upper side of the display panel DPL. LP) is placed. In addition, a data pad DP adjacent to the connection pad LP in a vertical direction is disposed, and a data line DL extending to the display area AA is connected to the data pad DP. In addition, when the connection pad LP and the data pad DP are formed on different layers, a connection terminal CT for connecting the connection pad LP and the data pad DP is further disposed.

도 5를 더 참조하면, 표시 패널(DPL)의 기판(SUB) 위에 연결 배선(LL)이 형성되어 있다. 그리고 연결 배선(LL)의 끝 단부에는 연결 패드(LP)가 형성되어 있다. 연결 배선(LL) 및 연결 패드(LP)는 기판(SUB) 위에 첫번째로 형성하는 금속층에 형성할 수 있다. 예를 들어, 연결 배선(LL) 및 연결 패드(LP)는 게이트 물질과 동일한 금속 물질로 형성할 수 있다. 연결 배선(LL) 및 연결 패드(LP) 위에는 게이트 절연막(GI)이 도포되어 있다.Referring further to FIG. 5, the connection wiring LL is formed on the substrate SUB of the display panel DPL. In addition, a connection pad LP is formed at an end of the connection wiring LL. The connection wiring LL and the connection pad LP may be formed on a metal layer first formed on the substrate SUB. For example, the connection wiring LL and the connection pad LP may be formed of the same metal material as the gate material. A gate insulating layer GI is applied on the connection wiring LL and the connection pad LP.

게이트 절연막(GI) 위에는 소스-드레인 전극이 형성된다. 따라서, 데이터 배선(DL)이 소스-드레인 전극과 동일한 물질로 형성될 수 있다. 데이터 배선(DL)의 끝 단에는 데이터 패드(DP)가 형성된다. 데이터 배선(DL) 및 데이터 패드(DP) 위에는 보호막(PAS)이 도포되어 있다. 경우에 따라, 보호막(PAS) 위에는 평탄화 막(PAC)이 도포되어 있을 수 있다.A source-drain electrode is formed on the gate insulating layer GI. Accordingly, the data line DL may be formed of the same material as the source-drain electrode. A data pad DP is formed at an end of the data line DL. A protective layer PAS is applied on the data line DL and the data pad DP. In some cases, a planarization layer PAC may be applied on the passivation layer PAS.

데이터 구동부(DIC)에서 데이터 배선(DL)으로 데이터 신호를 인가하기 위해서는, 연결 패드(LP)와 데이터 패드(DP)를 전기적으로 연결하여야 한다. 이를 위해, 평탄화 막(PAC),보호막(PAS) 및 게이트 절연막(GI)에는 연결 패드(LP)를 노출하는 연결 패드 콘택홀(LPH)이 형성되어 있다. 또한, 평탄화 막(PAC)과 보호막(PAS)에는 데이터 패드(DP)를 노출하는 데이터 패드 콘택홀(DPH)이 형성되어 있다. 그리고, 평탄화 막(PAC) 위에 접속 단자(CT)를 형성한다. 접속 단자(CT)는 연결 패드 콘택홀(LPH)을 통해 연결 패드(LP)와 접촉하고, 동시에 데이터 패드 콘택홀(DPH)을 통해 데이터 패드(DP)와 접촉한다. 이로써, 연결 패드(LP)와 데이터 패드(DP)는 전기적으로 연결된다.In order to apply a data signal from the data driver DIC to the data line DL, the connection pad LP and the data pad DP must be electrically connected. To this end, a connection pad contact hole LPH exposing the connection pad LP is formed in the planarization layer PAC, the passivation layer PAS, and the gate insulating layer GI. In addition, a data pad contact hole DPH exposing the data pad DP is formed in the planarization layer PAC and the passivation layer PAS. Then, a connection terminal CT is formed on the planarization film PAC. The connection terminal CT contacts the connection pad LP through the connection pad contact hole LPH and at the same time contacts the data pad DP through the data pad contact hole DPH. Accordingly, the connection pad LP and the data pad DP are electrically connected.

도 4에서 도시한 바와 같이, 본 발명의 제1 실시 예에 의한 평판 표시장치에서 상부 및/또는 하부 베젤 영역에서 연결 패드와 데이터 패드를 연결하는 접속 단자가 차지하는 영역 역시 필수적으로 필요한 요소이다. 따라서, 접속 단자가 존재하는 한 베젤 영역을 더 이상 줄이기 어렵다. 즉, 상부 및/또는 하부 베젤 영역에는 접속 단자가 배치된 접속 단자 길이(LP1)를 포함할 수 있어야 한다.
As shown in FIG. 4, in the flat panel display according to the first embodiment of the present invention, an area occupied by a connection terminal connecting a connection pad and a data pad in an upper and/or lower bezel area is also an essential element. Therefore, it is difficult to further reduce the bezel area as long as the connection terminal is present. That is, the upper and/or lower bezel regions should be able to include the length of the connection terminal (L P1) in which the connection terminal is disposed.

본 발명의 제2 실시 예에서는, 접속 단자를 배치하는 영역을 유지하지만, 그 영역의 크기를 극소화하여, 상변부 및/또는 하변부의 베젤 영역을 더 줄일 수 있는 구조를 제안한다. 도 6은 본 발명의 제2 실시 예에 의한 연결 패드가 배치되는 베젤 영역의 구조를 나타내는 확대 평면도이다. 도 7은 도 6에서 절취선 II-II'로 자른, 본 발명의 제2 실시 예에 의한 연결 패드가 배치되는 베젤 영역의 구조를 나타내는 단면도이다.In the second embodiment of the present invention, a structure in which the area in which the connection terminals are disposed is maintained, but the size of the area is minimized, thereby further reducing the bezel area of the upper and/or lower sides. 6 is an enlarged plan view illustrating a structure of a bezel region in which a connection pad is disposed according to a second exemplary embodiment of the present invention. FIG. 7 is a cross-sectional view illustrating a structure of a bezel region in which a connection pad according to a second embodiment of the present invention is disposed, taken along a cut line II-II' in FIG. 6.

본 발명의 제2 실시 예에 의한 평판 표시 패널은, 표시 영역(AA)과 그 주변을 둘러싸는 비 표시 영역(NA)으로 크게 구분된다. 여기서, 비 표시 영역(NA)이 베젤 영역이 된다. 베젤 영역은 표시 영역(AA)의 상단부 및 하단부 그리고, 좌측부와 우측부로 구성된다.The flat panel display panel according to the second embodiment of the present invention is largely divided into a display area AA and a non-display area NA surrounding the display area AA. Here, the non-display area NA becomes the bezel area. The bezel area includes an upper end and a lower end of the display area AA, and a left side and a right side.

표시 패널(DPL)의 상단부에 배치된 베젤 영역의 중심부에는 복수 개의 데이터 구동부들(DIC)이 배치될 수 있다. 그리고, 데이터 구동부들(DIC)의 좌측 및/또는 우측에는 게이트 구동부(GIP)가 하나씩 배치될 수 있다. 더 필요하다면, 표시패널(DPL)의 하단부에도 데이터 구동부(DIC)가 배치되고, 그 좌측 및/또는 우측에도 게이트 구동부(GIP)가 하나씩 배치될 수 있다.A plurality of data drivers DIC may be disposed in the center of the bezel area disposed on the upper end of the display panel DPL. In addition, one gate driver GIP may be disposed on the left and/or right of the data driver DIC. If further required, the data driver DIC may be disposed at the lower end of the display panel DPL, and the gate driver GIP may be disposed at the left and/or right of the display panel DPL one by one.

표시 패널(DPL)의 상변부 및/또는 하변부 베젤 영역에 배치된 데이터 구동부(DIC)에서 분기되는 배선들은 주로 표시 영역(AA)으로 직접 연결된다. 하지만, 게이트 구동부(GIP)에서 분기하는 배선들은 표시 패널(DPL)의 좌, 우 측변에서 세로 방향으로 배치되고, 표시 영역(AA) 내측으로 연장되는 구조를 갖는다. 예를 들어, 게이트 배선들은 표시 패널(DPL)의 가로 방향으로 배치되는데, 게이트 구동부(GIP)와 게이트 배선들을 연결하기 위한 게이트 링크 배선들은 표시 패널(DPL)의 좌, 우측의 베젤 공간에 배치되는 구조를 가질 수 있다.Wires branching from the data driver DIC disposed in the upper and/or lower bezel areas of the display panel DPL are mainly directly connected to the display area AA. However, wirings branching from the gate driver GIP are disposed in a vertical direction on the left and right sides of the display panel DPL, and have a structure extending into the display area AA. For example, the gate wirings are arranged in the horizontal direction of the display panel DPL, and the gate link wirings for connecting the gate driver GIP and the gate wirings are arranged in the left and right bezel spaces of the display panel DPL. It can have a structure.

도 6을 참조하여 더 상세히 설명하면, 표시 패널(DPL)의 상변부에 배치된 베젤 영역에는 게이트 구동부(GIP) 및/또는 데이터 구동부(DIC)에서 연장된 연결 배선(LL) 그리고 연결 배선(LL)의 끝단에 배치된 연결 패드(LP)가 배치되어 있다. 특히, 연결 패드(LP)는 연결 배선(LL)의 배선 폭보다 넓은 면적을 갖는 섬 모양의 면체로 형성하는 것이 바람직하다. 예를 들어, 원형, 타원형 혹은 다각형의 면체를 갖는 섬 모양으로 형성할 수 있다. 여기서는, 편의상 직사각형의 면체로 형성된 경우로 설명한다.In more detail with reference to FIG. 6, the bezel area disposed on the upper edge of the display panel DPL includes a connection line LL and a connection line LL extending from the gate driver GIP and/or the data driver DIC. A connection pad (LP) disposed at the end of) is disposed. In particular, it is preferable that the connection pad LP is formed of an island-shaped surface having an area larger than the wiring width of the connection wiring LL. For example, it can be formed in the shape of an island having a circular, oval, or polygonal facet. Here, for convenience, it will be described as a case formed of a rectangular facet.

또한, 연결 배선(LL)과 정렬되면서 일정 거리 이격한 데이터 배선(DL)이 배치되어 있다. 그리고 데이터 배선(DL)의 끝 단에는 데이터 패드(DP)가 형성되어 있다. 특히, 데이터 패드(DP)는 연결 패드(LP)를 둘러싸는 폐곡선 형상을 갖는다. 또한, 데이터 패드(DP)를 구성하는 폐곡선은 데이터 배선(DL)의 폭보다 넓은 폭을 갖는 폐곡선 띠 형상을 갖는 것이 바람직하다. 예를 들어, 환형, 타원환형 혹은 다각형 환형 형상을 가질 수 있다. 여기서는 편의상 사각 띠 형상으로 설명한다. In addition, while being aligned with the connection wiring LL, a data line DL spaced apart a predetermined distance is disposed. In addition, a data pad DP is formed at an end of the data line DL. In particular, the data pad DP has a closed curve shape surrounding the connection pad LP. In addition, the closed curve constituting the data pad DP preferably has a closed curve band shape having a width wider than that of the data line DL. For example, it may have an annular, elliptical or polygonal annular shape. Here, for convenience, it will be described as a square strip shape.

데이터 패드(DP)와 연결 패드(LP)는 서로 중첩되지 않도록 형성하는 것이 바람직하다. 연결 패드(LP)와 데이터 패드(DP)는 서로 다른 층에 형성되어 있으므로, 이를 서로 연결하기 위한 접속 단자(CT)는 데이터 패드(DP) 및 연결 패드(LP)를 모두 덮을 수 있는 형상과 크기를 갖고 배치된다. 특히, 데이터 패드(DP)의 일부와 연결 패드(LP)의 일부를 동시에 노출하는 단자 콘택홀(CH)에 의해 데이터 패드(DP) 및 연결 패드(LP)는 접속 단자(CT)와 접촉한다.It is preferable to form the data pad DP and the connection pad LP so as not to overlap each other. Since the connection pad LP and the data pad DP are formed on different layers, the connection terminal CT for connecting them to each other has a shape and size that can cover both the data pad DP and the connection pad LP. Is placed with. In particular, the data pad DP and the connection pad LP contact the connection terminal CT through the terminal contact hole CH simultaneously exposing a part of the data pad DP and a part of the connection pad LP.

도 7을 더 참조하면, 표시 패널(DPL)의 기판(SUB) 위에 연결 배선(LL)이 형성되어 있다. 그리고 연결 배선(LL)의 끝 단부에는 연결 패드(LP)가 형성되어 있다. 연결 배선(LL) 및 연결 패드(LP)는 기판(SUB) 위에 첫번째로 형성하는 금속층에 형성할 수 있다. 예를 들어, 연결 배선(LL) 및 연결 패드(LP)는 게이트 물질과 동일한 금속 물질로 형성할 수 있다. 연결 배선(LL) 및 연결 패드(LP) 위에는 게이트 절연막(GI)이 도포되어 있다.Referring further to FIG. 7, the connection wiring LL is formed on the substrate SUB of the display panel DPL. In addition, a connection pad LP is formed at an end of the connection wiring LL. The connection wiring LL and the connection pad LP may be formed on a metal layer first formed on the substrate SUB. For example, the connection wiring LL and the connection pad LP may be formed of the same metal material as the gate material. A gate insulating layer GI is applied on the connection wiring LL and the connection pad LP.

게이트 절연막(GI) 위에는 소스-드레인 전극이 형성된다. 따라서, 데이터 배선(DL)이 소스-드레인 전극과 동일한 물질로 형성될 수 있다. 데이터 배선(DL)의 끝 단에는 데이터 패드(DP)가 형성된다. 데이터 배선(DL) 및 데이터 패드(DP) 위에는 보호막(PAS)이 도포되어 있다. 경우에 따라, 보호막(PAS) 위에는 평탄화 막(PAC)이 도포되어 있을 수 있다.A source-drain electrode is formed on the gate insulating layer GI. Accordingly, the data line DL may be formed of the same material as the source-drain electrode. A data pad DP is formed at an end of the data line DL. A protective layer PAS is applied on the data line DL and the data pad DP. In some cases, a planarization layer PAC may be applied on the passivation layer PAS.

데이터 구동부(DIC)에서 데이터 배선(DL)으로 데이터 신호를 인가하기 위해서는, 연결 패드(LP)와 데이터 패드(DP)를 전기적으로 연결하여야 한다. 이를 위해, 연결 패드(LP)의 일부와 데이터 패드(DP) 일부를 동시에 노출하는 단자 콘택홀(CH)이 형성된다. 단자 콘택홀(CH)은, 연결 패드(LP) 상부에 적층된 평탄화 막(PAC), 보호막(PAS) 및 게이트 절연막(GI)을 제거하고, 동시에 데이터 패드(DP) 상부에 적층된 평탄화 막(PAC) 및 보호막(PAS)을 제거하여 형성할 수 있다. 즉, 단자 콘택홀(CH)은 연결 패드(LP) 일부와 데이터 패드(DP) 일부를 동시에 노출하도록 형성한다.In order to apply a data signal from the data driver DIC to the data line DL, the connection pad LP and the data pad DP must be electrically connected. To this end, a terminal contact hole CH for simultaneously exposing a portion of the connection pad LP and a portion of the data pad DP is formed. The terminal contact hole CH removes the planarization film PAC, the passivation film PAS, and the gate insulating film GI stacked on the connection pad LP, and at the same time, the planarization film ( PAC) and the protective layer (PAS) may be removed. That is, the terminal contact hole CH is formed to expose a part of the connection pad LP and a part of the data pad DP at the same time.

평탄화 막(PAC) 위에는 접속 단자(CT)가 형성되어 있다. 접속 단자(CT)는 단자 콘택홀(CH)을 통해 연결 패드(LP) 및 데이터 패드(DP)와 동시에 접촉한다. 이로써, 연결 패드(LP)와 데이터 패드(DP)는 전기적으로 연결된다.A connection terminal CT is formed on the planarization film PAC. The connection terminal CT simultaneously contacts the connection pad LP and the data pad DP through the terminal contact hole CH. Accordingly, the connection pad LP and the data pad DP are electrically connected.

도 6에서 도시한 바와 같이, 본 발명의 제2 실시 예에 의한 평판 표시장치에서 상부 및/또는 하부 베젤 영역에서 연결 패드와 데이터 패드를 연결하는 접속 단자가 차지하는 영역 역시 필수적으로 필요한 요소이다. 제2 실시 예에서는, 연결 패드(LP)와 데이터 패드(DP)가 접속하는 구조를 변경하여 제1 실시 예에서보다 더 좁은 접속 단자 길이(LP2) 내에 접속 단자를 형성할 수 있다. 도 4와 도 6을 비교하면, 제1 실시 예에서의 접속 단자 길이(LP1)보다 제2 실시 예에서의 접속 단자 길이(LP2)가 훨씬 더 줄어든 것을 알 수 있다.
As shown in FIG. 6, in the flat panel display according to the second embodiment of the present invention, an area occupied by a connection terminal connecting a connection pad and a data pad in an upper and/or lower bezel area is also an essential element. In the second embodiment, a connection terminal may be formed within a narrower connection terminal length L P2 than in the first embodiment by changing a structure in which the connection pad LP and the data pad DP are connected. 4 and 6, it can be seen that the connection terminal length L P2 in the second embodiment is much shorter than the connection terminal length L P1 in the first embodiment.

본 발명은 표시 패널에서 비 표시 영역인 베젤 영역의 크기를 줄여 협 베젤 표시장치를 구현하기 위한 구조적 특징을 제공한다. 특히, 제2 실시 예에서는, 표시 패널의 좌측부 및 우측부뿐만 아니라, 상단부와 하단부를 차지하는 베젤 영역도 줄이기 위해, 접속 단자에 의한 연결 패드와 데이터 패드의 접속 구조를 변경하였다. 제2 실시 예에서와 같이 연결 패드와 데이터 패드의 배치 구조를 변경하여 접속 단자를 구성하는 경우에서, 패드부에서의 접촉 저항을 더 줄이기 위한 구조적 변경이 더 필요할 수 있다. 제3 실시 예에서는, 패드부를 연결하는 접촉 면적을 넓혀 접촉 저항을 줄이는 구조를 제안한다.The present invention provides a structural feature for implementing a narrow bezel display device by reducing the size of a bezel area that is a non-display area in a display panel. In particular, in the second embodiment, in order to reduce the bezel area occupying not only the left and right portions of the display panel, but also the upper and lower portions of the display panel, the connection structure of the connection pad and the data pad by the connection terminal was changed. In the case of configuring the connection terminal by changing the arrangement structure of the connection pad and the data pad as in the second embodiment, a structural change to further reduce the contact resistance at the pad portion may be further required. In the third embodiment, a structure is proposed to reduce contact resistance by increasing a contact area connecting the pad unit.

도 8은 본 발명의 제3 실시 예에 의한 연결 패드가 배치되는 베젤 영역의 구조를 나타내는 확대 평면도이다. 도 9는 도 8에서 절취선 III-III'로 자른, 본 발명의 제2 실시 예에 의한 연결 패드가 배치되는 베젤 영역의 구조를 나타내는 단면도이다.8 is an enlarged plan view showing a structure of a bezel region in which a connection pad is disposed according to a third exemplary embodiment of the present invention. FIG. 9 is a cross-sectional view illustrating a structure of a bezel region in which a connection pad according to a second embodiment of the present invention is disposed, taken along a cut line III-III' in FIG. 8.

도 8을 참조하면, 표시 패널(DPL)의 상변부에 배치된 베젤 영역에는 게이트 구동부(GIP) 및/또는 데이터 구동부(DIC)에서 연장된 연결 배선(LL) 그리고 연결 배선(LL)의 끝단에 배치된 연결 패드(LP)가 배치되어 있다. 특히, 연결 패드(LP)는 연결 배선(LL)의 배선 폭보다 넓은 면적을 갖는 섬 모양의 면체로 형성하는 것이 바람직하다. 예를 들어, 원형, 타원형 혹은 다각형의 면체를 갖는 섬 모양으로 형성할 수 있다. 여기서는, 연결 패드(LP)의 면적을 넓히면서, 접촉 저항을 줄일 수 있도록, "+"자 형상을 갖는 면체의 섬 모양으로 형성한다.Referring to FIG. 8, in the bezel area disposed on the upper side of the display panel DPL, a connection line LL extending from a gate driver GIP and/or a data driver DIC, and an end of the connection line LL. The arranged connection pads LP are arranged. In particular, it is preferable that the connection pad LP is formed of an island-shaped surface having an area larger than the wiring width of the connection wiring LL. For example, it can be formed in the shape of an island having a circular, oval, or polygonal facet. Here, in order to increase the area of the connection pad LP and reduce the contact resistance, it is formed in the shape of an island shape of a faceted body having a "+" shape.

또한, 연결 배선(LL)과 정렬되면서 일정 거리 이격한 데이터 배선(DL)이 배치되어 있다. 그리고 데이터 배선(DL)의 끝 단에는 데이터 패드(DP)가 형성되어 있다. 특히, 데이터 패드(DP)는 연결 패드(LP)를 둘러싸는 폐곡선 형상을 갖는다. 또한, 데이터 패드(DP)를 구성하는 폐곡선은 데이터 배선(DL)의 폭보다 넓은 폭을 갖는 폐곡선 띠 형상을 갖는 것이 바람직하다. 예를 들어, 환형, 타원환형 혹은 다각형 환형 형상을 가질 수 있다. 여기서는, 외곽선은 사각형을 갖지만, 내곡선은 연결 패드(LP)의 형상을 따르는 다각형을 갖는 띠 형상으로 형성한다.In addition, while being aligned with the connection wiring LL, a data line DL spaced apart a predetermined distance is disposed. In addition, a data pad DP is formed at an end of the data line DL. In particular, the data pad DP has a closed curve shape surrounding the connection pad LP. In addition, it is preferable that the closed curve constituting the data pad DP has a closed curve band shape having a width wider than that of the data line DL. For example, it may have an annular, elliptical or polygonal annular shape. Here, the outline has a quadrangle, but the inner curve is formed in a strip shape having a polygonal shape following the shape of the connection pad LP.

데이터 패드(DP)와 연결 패드(LP)는 서로 중첩되지 않도록 형성하는 것이 바람직하다. 연결 패드(LP)와 데이터 패드(DP)는 서로 다른 층에 형성되어 있으므로, 이를 서로 연결하기 위한 접속 단자(CT)는 데이터 패드(DP) 및 연결 패드(LP)를 모두 덮을 수 있는 형상과 크기를 갖고 배치된다. 특히, 데이터 패드(DP)의 일부와 연결 패드(LP)의 일부를 동시에 노출하는 단자 콘택홀(CH)에 의해 데이터 패드(DP) 및 연결 패드(LP)는 접속 단자(CT)와 접촉한다.It is preferable to form the data pad DP and the connection pad LP so as not to overlap each other. Since the connection pad LP and the data pad DP are formed on different layers, the connection terminal CT for connecting them to each other has a shape and size that can cover both the data pad DP and the connection pad LP. Is placed with. In particular, the data pad DP and the connection pad LP contact the connection terminal CT through the terminal contact hole CH simultaneously exposing a part of the data pad DP and a part of the connection pad LP.

특히, 단자 콘택홀(CH)은 연결 패드(LP)를 노출하는 연결 패드 콘택홀(LHP), 데이터 패드(DP)를 노출하는 데이터 패드 콘택홀(DPH) 그리고 연결 패드(LP)와 데이터 패드(DP)를 동시에 노출하는 단자 콘택홀(CH)을 포함한다. 접속 단자(CT)가 연결 패드 콘택홀(LPH)을 통해 연결 패드(LP)와 연결되고, 데이터 패드 콘택홀(DPH)을 통해 데이터 패드(DP)와 연결된다. 또한, 단자 콘택홀(CH)에서는 연결 패드(LP)의 일부와 데이터 패드(DP)의 일부가 동시에 노출되고, 접속 단자가 노출된 부위를 덮음으로써 연결 패드(LP)와 데이터 패드(DP)가 전기적으로 연결된다.In particular, the terminal contact hole CH includes a connection pad contact hole LHP exposing the connection pad LP, a data pad contact hole DPH exposing the data pad DP, and the connection pad LP and the data pad. It includes a terminal contact hole (CH) exposing the DP) at the same time. The connection terminal CT is connected to the connection pad LP through the connection pad contact hole LPH, and is connected to the data pad DP through the data pad contact hole DPH. In addition, a part of the connection pad LP and a part of the data pad DP are simultaneously exposed in the terminal contact hole CH, and the connection pad LP and the data pad DP are exposed by covering the exposed portion of the connection terminal. It is electrically connected.

도 9를 더 참조하면, 표시 패널(DPL)의 기판(SUB) 위에 연결 배선(LL)이 형성되어 있다. 그리고 연결 배선(LL)의 끝 단부에는 연결 패드(LP)가 형성되어 있다. 연결 배선(LL) 및 연결 패드(LP)는 기판(SUB) 위에 첫번째로 형성하는 금속층에 형성할 수 있다. 예를 들어, 연결 배선(LL) 및 연결 패드(LP)는 게이트 물질과 동일한 금속 물질로 형성할 수 있다. 연결 배선(LL) 및 연결 패드(LP) 위에는 게이트 절연막(GI)이 도포되어 있다.Referring further to FIG. 9, the connection wiring LL is formed on the substrate SUB of the display panel DPL. In addition, a connection pad LP is formed at an end of the connection wiring LL. The connection wiring LL and the connection pad LP may be formed on a metal layer first formed on the substrate SUB. For example, the connection wiring LL and the connection pad LP may be formed of the same metal material as the gate material. A gate insulating layer GI is applied on the connection wiring LL and the connection pad LP.

게이트 절연막(GI) 위에는 소스-드레인 전극이 형성된다. 따라서, 데이터 배선(DL)이 소스-드레인 전극과 동일한 물질로 형성될 수 있다. 데이터 배선(DL)의 끝 단에는 데이터 패드(DP)가 형성된다. 데이터 배선(DL) 및 데이터 패드(DP) 위에는 보호막(PAS)이 도포되어 있다. 경우에 따라, 보호막(PAS) 위에는 평탄화 막(PAC)이 도포되어 있을 수 있다.A source-drain electrode is formed on the gate insulating layer GI. Accordingly, the data line DL may be formed of the same material as the source-drain electrode. A data pad DP is formed at an end of the data line DL. A protective layer PAS is applied on the data line DL and the data pad DP. In some cases, a planarization layer PAC may be applied on the passivation layer PAS.

데이터 구동부(DIC)에서 데이터 배선(DL)으로 데이터 신호를 인가하기 위해서는, 연결 패드(LP)와 데이터 패드(DP)를 전기적으로 연결하여야 한다. 이를 위해, 연결 패드(LP) 일부만을 노출하는 연결 패드 콘택홀(LPH) 및 데이터 패드(DP)의 일부만을 노출하는 데이터 패드 콘택홀(DPH)이 형성되어 있다. 또한, 연결 패드(LP)의 일부와 데이터 패드(DP) 일부를 동시에 노출하는 단자 콘택홀(CH)이 더 형성된다.In order to apply a data signal from the data driver DIC to the data line DL, the connection pad LP and the data pad DP must be electrically connected. To this end, a connection pad contact hole LPH exposing only a portion of the connection pad LP and a data pad contact hole DPH exposing only a portion of the data pad DP are formed. In addition, a terminal contact hole CH for simultaneously exposing a portion of the connection pad LP and a portion of the data pad DP is further formed.

단자 콘택홀(CH)은 연결 패드(LP)의 외측 테두리와 데이터 패드(DP)의 내측 테두리가 인접하는 경계부를 따라 배치되는 것이 바람직하다. 특히, 단자 콘택홀(CH)은 노출된 연결 패드(LP)의 면적과 노출된 데이터 패드(DP)의 면적이 동일하도록 형성되는 것이 바람직하다.The terminal contact hole CH is preferably disposed along a boundary portion adjacent to the outer edge of the connection pad LP and the inner edge of the data pad DP. In particular, it is preferable that the terminal contact hole CH is formed so that the area of the exposed connection pad LP and the area of the exposed data pad DP are the same.

연결 패드 콘택홀(LPH)은 연결 패드(LP) 상부에 적층된 평탄화 막(PAC), 보호막(PAS) 및 게이트 절연막(GI)을 제거하여 형성한다. 데이터 패드 콘택홀(DPH)은 데이터 패드(DP) 상부에 적층된 평탄화 막(PAC) 및 보호막(PAS)을 제거하여 형성한다. 또한, 단자 콘택홀(CH)은 연결 패드(LP) 상부에 적층된 평탄화 막(PAC), 보호막(PAS) 및 게이트 절연막(GI) 그리고 데이터 패드(DP) 상부에 적층된 평탄화 막(PAC) 및 보호막(PAS)을 동시에 제거하여 형성한다.The connection pad contact hole LPH is formed by removing the planarization layer PAC, the passivation layer PAS, and the gate insulating layer GI stacked on the connection pad LP. The data pad contact hole DPH is formed by removing the planarization layer PAC and the protective layer PAS stacked on the data pad DP. In addition, the terminal contact hole CH includes a planarization layer PAC, a passivation layer PAS, a gate insulating layer GI stacked on the connection pad LP, and a planarization layer PAC stacked on the data pad DP. It is formed by simultaneously removing the protective film PAS.

평탄화 막(PAC) 위에는 접속 단자(CT)가 형성되어 있다. 접속 단자(CT)는 단자 콘택홀(CH)을 통해 연결 패드(LP) 및 데이터 패드(DP)와 접촉한다. 이로써, 연결 패드(LP)와 데이터 패드(DP)는 전기적으로 연결된다.A connection terminal CT is formed on the planarization film PAC. The connection terminal CT contacts the connection pad LP and the data pad DP through the terminal contact hole CH. Accordingly, the connection pad LP and the data pad DP are electrically connected.

도 8에서 도시한 바와 같이, 본 발명의 제3 실시 예에 의한 평판 표시장치에서 상부 및/또는 하부 베젤 영역에서 연결 패드와 데이터 패드를 연결하는 접속 단자가 차지하는 영역 역시 필수적으로 필요한 요소이다. 제3 실시 예에서는, 연결 패드(LP)와 데이터 패드(DP)가 접속하는 구조를 변경하여 제1 실시 예에서보다 더 좁은 접속 단자 길이(LP2) 내에 접속 단자를 형성할 수 있다.As shown in FIG. 8, in the flat panel display according to the third embodiment of the present invention, an area occupied by a connection terminal connecting a connection pad and a data pad in an upper and/or lower bezel area is also an essential element. In the third embodiment, a connection terminal may be formed within a narrower connection terminal length L P2 than in the first embodiment by changing a structure in which the connection pad LP and the data pad DP are connected.

제3 실시 예에 의한 접속 단자는 제2 실시 예에 의한 접속 단자와 동일한 접속 단자 길이(LP2)를 갖는다. 따라서, 상단부 및/또는 하단부에서도 협 베젤을 구현할 수 있다. 한편, 제3 실시 예에서는 제2 실시 예에서보다 더 넓은 접속 단자의 폭을 갖는다. 따라서, 더 많은 콘택홀들을 형성할 수 있다. 즉, 제 3 실시 예에서는 제2 실시 예에서보다 연결 패드 및 데이터 패드와 접촉하는 접속 단자 사이의 접촉 저항을 더 낮출 수 있다.The connection terminal according to the third embodiment has the same connection terminal length L P2 as the connection terminal according to the second embodiment. Therefore, the narrow bezel can be implemented in the upper part and/or the lower part. Meanwhile, in the third embodiment, the width of the connection terminal is wider than that in the second embodiment. Therefore, more contact holes can be formed. That is, in the third embodiment, the contact resistance between the connection pad and the connection terminal in contact with the data pad may be lower than that in the second embodiment.

접촉 단자(CT)는 데이터 배선(DL)들 사이에 배치되므로, 접촉 단자(CT)의 폭은 화소 영역의 폭에 해당하는 넓은 배치 공간을 갖는다. 따라서, 제3 실시 예에서는 제2 실시 예에서보다 데이터 패드(DP), 연결 패드(LP) 및 접촉 단자(CT)의 폭을 넓게 형성하여 접촉 면적을 넓혔다. 넓어진 접촉 면적에 비례하여 접촉 저항을 더 줄일 수 있다.
Since the contact terminal CT is disposed between the data lines DL, the width of the contact terminal CT has a wide arrangement space corresponding to the width of the pixel area. Accordingly, in the third embodiment, the data pad DP, the connection pad LP, and the contact terminal CT are wider than in the second embodiment to increase the contact area. Contact resistance can be further reduced in proportion to the increased contact area.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정해져야만 할 것이다.It will be appreciated by those skilled in the art through the above description that various changes and modifications can be made without departing from the technical spirit of the present invention. Accordingly, the present invention should not be limited to the content described in the detailed description, but should be defined by the claims.

T: 박막 트랜지스터 SUB: 기판
GL: 게이트 배선 CL: 공통 배선
DL: 데이터 배선 PXL: 화소 전극
COM: 공통 전극 GP: 게이트 패드
DP: 데이터 패드 GPT: 게이트 패드 단자
DPT: 데이터 패드 단자 GPH: 게이트 패드 콘택홀
DPH: 데이터 패드 콘택홀 PAS: 보호막
GI: 게이트 절연막
AA: 표시 영역 NA: 비 표시 영역
DPL: 표시 패널 SEAL: 실
LL: 연결 배선 LP: 연결 패드
LPH: 연결 패드 콘택홀 CH: 접촉 콘택홀
CT: 접촉 단자T: thin film transistor SUB: substrate
GL: Gate wiring CL: Common wiring
DL: data wiring PXL: pixel electrode
COM: common electrode GP: gate pad
DP: Data pad GPT: Gate pad terminal
DPT: Data pad terminal GPH: Gate pad contact hole
DPH: Data pad contact hole PAS: Protective film
GI: gate insulating film
AA: display area NA: non-display area
DPL: display panel SEAL: thread
LL: connection wiring LP: connection pad
LPH: Connection pad contact hole CH: Contact contact hole
CT: contact terminal

Claims (12)

기판 위에 형성된 섬 모양의 제1 패드;
상기 제1 패드를 덮는 제1 절연막;
환형의 형상을 갖고, 상기 제1 절연막 위에서 상기 제1 패드의 가장자리를 둘러싸는 제2 패드;
상기 제2 패드를 덮는 제2 절연막;
상기 제1 패드의 일부와 상기 제2 패드의 일부를 동시에 노출하는 접촉 콘택홀; 그리고
상기 제2 절연막 위에 형성되며, 상기 접촉 콘택홀을 통해 상기 제1 패드 및 상기 제2 패드와 동시에 접촉하는 접촉 단자를 포함하는 박막 트랜지스터 기판.
An island-shaped first pad formed on the substrate;
A first insulating layer covering the first pad;
A second pad having an annular shape and surrounding an edge of the first pad on the first insulating layer;
A second insulating layer covering the second pad;
A contact contact hole exposing a portion of the first pad and a portion of the second pad at the same time; And
A thin film transistor substrate formed on the second insulating layer and including a contact terminal that simultaneously contacts the first pad and the second pad through the contact contact hole.
 제 1 항에 있어서,
상기 접촉 콘택홀은,
상기 제1 패드의 외곽선과 상기 제2 패드의 내곽선 사이의 경계선을 따라 배치된 적어도 하나 이상을 포함하는 박막 트랜지스터 기판.
The method of claim 1,
The contact contact hole,
A thin film transistor substrate comprising at least one or more disposed along a boundary line between an outline of the first pad and an inner line of the second pad.
 제 1 항에 있어서,
상기 접촉 콘택홀은,
상기 제1 패드의 노출 면적과 상기 제2 패드의 노출 면적을 동일하도록 배치된 박막 트랜지스터 기판.
The method of claim 1,
The contact contact hole,
A thin film transistor substrate disposed so that the exposed area of the first pad and the exposed area of the second pad are the same.
 제 1 항에 있어서,
상기 제1 패드는 제1 배선의 일측단에 배치되고,
상기 제2 패드는 상기 제1 절연막에 의해 분리된 상기 제1 배선과 다른 층에 형성된 제2 배선의 일측단에 배치되며,
상기 접촉 단자에 의해 상기 제1 패드와 상기 제2 패드가 전기적으로 연결되는 박막 트랜지스터 기판.
The method of claim 1,
The first pad is disposed at one end of the first wire,
The second pad is disposed at one end of the second wiring formed on a layer different from the first wiring separated by the first insulating layer,
A thin film transistor substrate to which the first pad and the second pad are electrically connected to each other by the contact terminal.
 제 1 항에 있어서,
상기 제1 패드만을 노출하는 제1 콘택홀; 그리고
상기 제2 패드만을 노출하는 제2 콘택홀을 더 포함하고,
상기 접촉 단자는 상기 제1 콘택홀을 통해 상기 제1 패드와 접촉하고, 상기 제2 콘택홀을 통해 상기 제2 패드와 접촉하는 박막 트랜지스터 기판.The method of claim 1,
A first contact hole exposing only the first pad; And
Further comprising a second contact hole exposing only the second pad,
The contact terminal is in contact with the first pad through the first contact hole, and the thin film transistor substrate in contact with the second pad through the second contact hole. 제 1 항에 있어서,
상기 제1패드는 내부에 홀이 없는 면체 형상으로 형성되고,
상기 제2패드는 내부에 홀을 갖는 폐곡선의 띠 형상으로 형성되는 박막 트랜지스터 기판.
The method of claim 1,
The first pad is formed in a tetrahedral shape with no holes therein,
The second pad is a thin film transistor substrate formed in a closed curve band shape having a hole therein.
 제 6 항에 있어서,
상기 제2패드의 홀 면적은 상기 제1패드의 면체 면적 보다 넓게 형성되는 박막 트랜지스터 기판.
The method of claim 6,
A thin film transistor substrate having a hole area of the second pad larger than that of the first pad.
 제 6 항에 있어서,
상기 접촉 콘택홀은 상기 제1패드 및 상기 제2패드의 경계에서 적어도 하나 이상이 형성되는 박막 트랜지스터 기판.
The method of claim 6,
A thin film transistor substrate in which at least one contact contact hole is formed at a boundary between the first pad and the second pad.
 제 6 항에 있어서,
상기 제1패드와 상기 제2패드는 서로 다른 층에 배치되며, 상기 접촉 단자에 의해 전기적으로 연결되는 박막 트랜지스터 기판.
The method of claim 6,
The first pad and the second pad are disposed on different layers and are electrically connected to each other by the contact terminals.
 제 6 항에 있어서,
상기 제1패드는 직사각형의 면체 형상으로 형성되고,
상기 제2패드는 사각 띠 형상으로 형성되는 박막 트랜지스터 기판.
The method of claim 6,
The first pad is formed in a rectangular parallelepiped shape,
The second pad is a thin film transistor substrate formed in a rectangular strip shape.
 제 6 항에 있어서,
상기 제1패드는 “+”자 면체 형상으로 형성되고,
상기 제2패드는 내곽선이 상기 제1패드의 형상에 대응하고, 외곽선이 사각형 형상으로 형성되는 박막 트랜지스터 기판.
The method of claim 6,
The first pad is formed in a “+” shape,
The second pad has an inner outline corresponding to the shape of the first pad, and an outline of the second pad is formed in a rectangular shape.
 제 11 항에 있어서,
상기 제1패드만을 노출하는 적어도 하나의 제1콘택홀; 그리고
상기 제2패드만을 노출하는 적어도 하나 이상의 제2콘택홀을 더 포함하고,
상기 접촉 단자는 상기 제1콘택홀을 통해 상기 제1패드와 접촉하고, 상기 제2콘택홀을 통해 상기 제2패드와 접촉하는 박막 트랜지스터 기판.The method of claim 11,
At least one first contact hole exposing only the first pad; And
Further comprising at least one or more second contact holes exposing only the second pad,
The contact terminal is in contact with the first pad through the first contact hole, and the thin film transistor substrate in contact with the second pad through the second contact hole.
KR1020140117849A 2014-09-04 2014-09-04 Thin Film Transistor Substrate For Narrow Bezel Flat Display Panel Having Narrow Contact Terminal KR102247134B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140117849A KR102247134B1 (en) 2014-09-04 2014-09-04 Thin Film Transistor Substrate For Narrow Bezel Flat Display Panel Having Narrow Contact Terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140117849A KR102247134B1 (en) 2014-09-04 2014-09-04 Thin Film Transistor Substrate For Narrow Bezel Flat Display Panel Having Narrow Contact Terminal

Publications (2)

Publication Number Publication Date
KR20160029226A KR20160029226A (en) 2016-03-15
KR102247134B1 true KR102247134B1 (en) 2021-05-06

Family

ID=55541891

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140117849A KR102247134B1 (en) 2014-09-04 2014-09-04 Thin Film Transistor Substrate For Narrow Bezel Flat Display Panel Having Narrow Contact Terminal

Country Status (1)

Country Link
KR (1) KR102247134B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102518426B1 (en) 2016-09-09 2023-04-05 삼성디스플레이 주식회사 Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199186A (en) 2010-03-23 2011-10-06 Toshiba Corp Nonvolatile memory device, and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101695022B1 (en) * 2010-04-09 2017-01-11 엘지디스플레이 주식회사 Fringe Field Switching Type Thin Film Transistor Substrate and Manufacturing Method Thereof
KR101888423B1 (en) * 2011-06-10 2018-08-17 엘지디스플레이 주식회사 Flat panel display
KR101910340B1 (en) * 2011-10-12 2018-10-23 삼성디스플레이 주식회사 Liquid crystal display having narrow bezel
KR102025835B1 (en) * 2012-11-26 2019-11-27 삼성디스플레이 주식회사 Display apparatus and organic luminescense display apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199186A (en) 2010-03-23 2011-10-06 Toshiba Corp Nonvolatile memory device, and method of manufacturing the same

Also Published As

Publication number Publication date
KR20160029226A (en) 2016-03-15

Similar Documents

Publication Publication Date Title
JP6979378B2 (en) Display device with sensor
US10114258B2 (en) Narrow bezel display device
US10203573B2 (en) Display device
JP6289286B2 (en) Display device and manufacturing method of display device
US9244317B2 (en) Active matrix substrate and display device
EP2660650B1 (en) Liquid crystal display device and method of fabricating the same
US10411208B2 (en) Display device
KR102204976B1 (en) Display apparatus and fabrication method thereof
JP2008003134A (en) Wiring structure and display device
US9899422B2 (en) Thin film transistor substrate and display device including the same
US10401698B2 (en) Display device comprising a plurality of common wirings each having an associated connecting portion disposed in a common plane with one another
WO2014129272A1 (en) Display device
KR20160085391A (en) Display device
KR101348756B1 (en) Film-chip complex and display device having the same
KR20210009489A (en) Display device
JP2016126041A (en) Display device
US10361224B2 (en) Display device
JP6472619B2 (en) Method for manufacturing thin film transistor array panel
KR20200109400A (en) Display Device
JP2016224297A (en) Display device
KR102247134B1 (en) Thin Film Transistor Substrate For Narrow Bezel Flat Display Panel Having Narrow Contact Terminal
KR102050384B1 (en) Flat Display Panel Having Narrow Bezel
KR102179563B1 (en) Display device
JP2008089646A (en) Display device
KR102513388B1 (en) Flat Panel Display Having Narrow Bezel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant