KR102243628B1 - Power amplifier module package decreasable size - Google Patents

Power amplifier module package decreasable size Download PDF

Info

Publication number
KR102243628B1
KR102243628B1 KR1020190018388A KR20190018388A KR102243628B1 KR 102243628 B1 KR102243628 B1 KR 102243628B1 KR 1020190018388 A KR1020190018388 A KR 1020190018388A KR 20190018388 A KR20190018388 A KR 20190018388A KR 102243628 B1 KR102243628 B1 KR 102243628B1
Authority
KR
South Korea
Prior art keywords
output
input
power amplifier
amplifier module
control region
Prior art date
Application number
KR1020190018388A
Other languages
Korean (ko)
Other versions
KR20200083092A (en
Inventor
이경학
최운성
Original Assignee
주식회사 워프솔루션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 워프솔루션 filed Critical 주식회사 워프솔루션
Publication of KR20200083092A publication Critical patent/KR20200083092A/en
Application granted granted Critical
Publication of KR102243628B1 publication Critical patent/KR102243628B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections

Abstract

소형화가 가능한 파워 앰프(power amplifier) 모듈 패키지가 개시된다. 일 실시예에 따르면, 파워 앰프 모듈 패키지는, 상기 파워 앰프 모듈 패키지에 결합될 칩이 실장되는 공간을 포함하는 하우징; 및 상기 파워 앰프 모듈 패키지의 입력단과 출력단에 각각 형성된 채 임피던스 매칭을 수행하는 입력 패턴과 출력 패턴을 포함하고, 상기 입력 패턴의 일부분 및 상기 출력 패턴의 일부분 각각은, 상기 파워 앰프 모듈 패키지를 외부 장치와 전기적으로 연결시키는 리드선의 기능을 수행하도록 상기 하우징 외부로 돌출되며 형성되는 것을 특징으로 한다.A power amplifier module package capable of miniaturization is disclosed. According to an embodiment, a power amplifier module package includes: a housing including a space in which a chip to be coupled to the power amplifier module package is mounted; And an input pattern and an output pattern for performing impedance matching while being respectively formed at an input terminal and an output terminal of the power amplifier module package, wherein a part of the input pattern and a part of the output pattern respectively include the power amplifier module package as an external device. It is characterized in that it is formed to protrude out of the housing so as to perform the function of a lead wire electrically connected to the device.

Description

소형화가 가능한 파워 앰프 모듈 패키지{POWER AMPLIFIER MODULE PACKAGE DECREASABLE SIZE}Power amplifier module package that can be miniaturized {POWER AMPLIFIER MODULE PACKAGE DECREASABLE SIZE}

아래의 실시예들은 파워 앰프(power amplifier) 모듈 패키지에 관한 것으로, 보다 구체적으로 칩의 임피던스 매칭을 패키지 베이스의 패턴을 이용해 간략화 및 소형화하는 파워 앰프 모듈 패키지에 대한 기술이다.The following embodiments relate to a power amplifier module package, and more specifically, a technology for a power amplifier module package that simplifies and miniaturizes the impedance matching of a chip using a package-based pattern.

기존의 파워 앰프 모듈 패키지는, 칩과 전기적으로 연결되는 입력 패턴과 출력 패턴, 입력 패턴과 출력 패턴이 실장되는 공간을 포함하는 하우징 및 입력 패턴과 출력 패턴을 외부 장치와 전기적으로 연결시키는 리드선을 포함하는 구조를 갖는다.Existing power amplifier module packages include a housing including an input pattern and an output pattern electrically connected to the chip, a space in which the input pattern and output pattern are mounted, and a lead wire that electrically connects the input pattern and output pattern to an external device. It has a structure to

이러한 구조의 기존 파워 앰프 모듈 패키지는, 리드선과 입력/출력 패턴이 별도로 구현되기 때문에, 소형화가 힘든 단점이 있다. 또한, 기존 파워 앰프 모듈 패키지는 입력 패턴 및 출력 패턴 각각에서 커패시턴스를 제어하는 영역과 인덕턴스를 제어하는 영역을 따로 구분하고 있지 않기 때문에, 패터닝 공정에서 영역 별 간섭이 발생될 수 있는 문제점과, 상기 문제점을 해결하기 위해서 영역 별 간섭을 줄이고자 패터닝 공정을 여러 번에 걸쳐 수행해야 하는 단점을 갖는다.The conventional power amplifier module package having such a structure has a disadvantage that it is difficult to downsize because the lead wire and the input/output pattern are separately implemented. In addition, since the conventional power amplifier module package does not separate the area controlling the capacitance and the area controlling the inductance in each of the input pattern and the output pattern, interference may occur for each area in the patterning process, and the above problems. In order to solve the problem, the patterning process has to be performed several times in order to reduce the interference of each region.

이에, 상기 단점들 및 문제점을 해결한 기술이 제안될 필요가 있다.Accordingly, there is a need to propose a technique that solves the above drawbacks and problems.

일 실시예들은 입력 패턴의 일부분 및 출력 패턴의 일부분 각각이 리드선의 기능을 수행하도록 하우징의 외부로 돌출되며 형성됨으로써, 전체적으로 소형화가 가능한 파워 앰프 모듈 패키지를 제공한다.The exemplary embodiments provide a power amplifier module package capable of miniaturization as a whole by protruding and forming a portion of an input pattern and a portion of an output pattern to the outside of a housing to perform a function of a lead wire.

또한, 일 실시예들은 입력 패턴 및 출력 패턴 각각이 커패시턴스를 제어하는 영역 및 인덕턴스를 제어하는 영역을 독립적으로 구분하여 갖도록 함으로써, 패터닝 공정에서 발생되는 영역별 간섭을 방지하며, 입력 패턴 및 출력 패턴 자체의 소형화를 도모하는 동시에 패터닝 공정을 단일 공정으로 수행하여 공정 복잡도를 낮추는 파워 앰프 모듈 패키지를 제공한다.In addition, one embodiment prevents interference for each region occurring in the patterning process by making the input pattern and the output pattern each have a capacitance control region and an inductance control region independently, and prevents the input pattern and the output pattern itself. It provides a power amplifier module package that reduces process complexity by performing the patterning process in a single process while at the same time miniaturizing the product.

일 실시예에 따르면, 소형화가 가능한 파워 앰프(power amplifier) 모듈 패키지는, 상기 파워 앰프 모듈 패키지에 결합될 칩이 실장되는 공간을 포함하는 하우징; 및 상기 파워 앰프 모듈 패키지의 입력단과 출력단에 각각 형성된 채 임피던스 매칭을 수행하는 입력 패턴과 출력 패턴을 포함하고, 상기 입력 패턴의 일부분 및 상기 출력 패턴의 일부분 각각은, 상기 파워 앰프 모듈 패키지를 외부 장치와 전기적으로 연결시키는 리드선의 기능을 수행하도록 상기 하우징 외부로 돌출되며 형성되는 것을 특징으로 한다.According to an embodiment, a power amplifier module package capable of miniaturization may include: a housing including a space in which a chip to be coupled to the power amplifier module package is mounted; And an input pattern and an output pattern for performing impedance matching while being respectively formed at an input terminal and an output terminal of the power amplifier module package, wherein a part of the input pattern and a part of the output pattern respectively include the power amplifier module package as an external device. It is characterized in that it is formed to protrude out of the housing so as to perform the function of a lead wire electrically connected to the device.

일측에 따르면, 상기 입력 패턴은, 상기 출력 패턴보다 10% 이상 넓은 영역을 갖는 것을 특징으로 할 수 있다.According to one side, the input pattern may have an area that is 10% or more wider than that of the output pattern.

다른 일측에 따르면, 상기 입력 패턴은, 제1 입력 커패시턴스 제어 영역; 입력 인덕턴스 제어 영역; 및 제2 입력 커패시턴스 제어 영역을 포함하고, 상기 출력 패턴은, 제1 출력 커패시턴스 제어 영역; 출력 인덕턴스 제어 영역; 커플링 영역; 및 제2 출력 커패시턴스 제어 영역을 포함하는 것을 특징으로 할 수 있다.According to another aspect, the input pattern includes: a first input capacitance control region; An input inductance control area; And a second input capacitance control region, wherein the output pattern comprises: a first output capacitance control region; Output inductance control area; Coupling area; And a second output capacitance control region.

또 다른 일측에 따르면, 상기 제1 입력 커패시턴스 제어 영역 및 상기 제2 입력 커패시턴스 제어 영역 각각은, 유효 면적을 조절하여 신호의 주파수 대역을 제어하고, 상기 입력 인덕턴스 제어 영역은, 상기 제1 입력 커패시턴스 제어 영역과 상기 제2 입력 커패시턴스 제어 영역 사이를 연결하는 브릿지들 및 상기 브릿지들에 의해 형성되는 홈으로 구성된 채, 상기 홈의 크기를 조절하여 인덕턴스를 제어하며, 메인 임피던스를 제어하는 것을 특징으로 할 수 있다.According to another aspect, each of the first input capacitance control region and the second input capacitance control region controls a frequency band of a signal by adjusting an effective area, and the input inductance control region includes the first input capacitance control. It is composed of bridges connecting the region and the second input capacitance control region and a groove formed by the bridges, and controlling the inductance by adjusting the size of the groove and controlling the main impedance. have.

또 다른 일측에 따르면, 상기 제1 입력 커패시턴스 제어 영역의 일부분이, 상기 리드선의 기능을 수행하도록 상기 하우징의 외부로 돌출되며 형성되는 것을 특징으로 할 수 있다.According to another aspect, a portion of the first input capacitance control region may be formed to protrude to the outside of the housing to perform the function of the lead wire.

또 다른 일측에 따르면, 상기 제1 출력 커패시턴스 제어 영역 및 상기 제2 출력 커패시턴스 제어 영역 각각은, 유효 면적을 조절하여 신호의 주파수 대역을 제어하고, 상기 출력 인덕턴스 제어 영역은, 상기 제1 출력 커패시턴스 제어 영역과 상기 커플링 영역 사이를 연결하는 제1 브릿지들 및 상기 제1 브릿지들에 의해 형성되는 홈으로 구성된 채, 상기 홈의 크기를 조절하여 인덕턴스를 제어하며, 상기 커플링 영역은, 상기 출력 인덕턴스 제어 영역과 상기 제2 출력 커패시턴스 제어 영역 사이를 연결하는 제2 브릿지로 구성된 채, 상기 제2 브릿지의 면적을 조절하여 상기 출력 인덕턴스 제어 영역과 상기 제2 출력 커패시턴스 제어 영역 사이의 커플링 정도를 제어하는 것을 특징으로 할 수 있다.According to another aspect, each of the first output capacitance control region and the second output capacitance control region controls a frequency band of a signal by adjusting an effective area, and the output inductance control region includes the first output capacitance control. Consisting of first bridges connecting an area and the coupling area and a groove formed by the first bridges, the size of the groove is controlled to control inductance, and the coupling area includes the output inductance Consisting of a second bridge connecting the control region and the second output capacitance control region, the degree of coupling between the output inductance control region and the second output capacitance control region is controlled by adjusting the area of the second bridge. It can be characterized by that.

또 다른 일측에 따르면, 상기 제2 출력 커패시턴스 제어 영역의 일부분이, 상기 리드선의 기능을 수행하도록 상기 하우징의 외부로 돌출되며 형성되는 것을 특징으로 할 수 있다.According to another aspect, a portion of the second output capacitance control region may be formed to protrude to the outside of the housing to perform the function of the lead wire.

또 다른 일측에 따르면, 상기 입력 패턴 및 상기 출력 패턴은, 단일 공정을 통해 한번에 형성되는 것을 특징으로 할 수 있다.According to another aspect, the input pattern and the output pattern may be formed at one time through a single process.

일 실시예에 따르면, 소형화가 가능한 파워 앰프(power amplifier) 모듈 패키지는, 상기 파워 앰프 모듈 패키지에 결합될 칩이 실장되는 공간을 포함하는 우징; 및 상기 파워 앰프 모듈 패키지의 입력단과 출력단에 각각 형성된 채 임피던스 매칭을 수행하는 입력 패턴과 출력 패턴을 포함하고, 상기 입력 패턴 및 상기 출력 패턴 각각은, 커패시턴스를 제어하는 영역 및 인덕턴스를 제어하는 영역을 독립적으로 구분하여 갖는 것을 특징으로 한다.According to an embodiment, a power amplifier module package capable of miniaturization may include: a woojing including a space in which a chip to be coupled to the power amplifier module package is mounted; And an input pattern and an output pattern for performing impedance matching while being respectively formed at an input terminal and an output terminal of the power amplifier module package, wherein each of the input pattern and the output pattern includes a region for controlling capacitance and a region for controlling inductance. It is characterized by having independently classified.

일측에 따르면, 상기 입력 패턴의 일부분 및 상기 출력 패턴의 일부분 각각은, 상기 파워 앰프 모듈 패키지를 외부 장치와 전기적으로 연결시키는 리드선의 기능을 수행하도록 상기 하우징 외부로 돌출되며 형성되는 것을 특징으로 할 수 있다.According to one side, each of a portion of the input pattern and a portion of the output pattern may be formed to protrude outside the housing to perform a function of a lead wire electrically connecting the power amplifier module package to an external device. have.

다른 일측에 따르면, 상기 입력 패턴은, 상기 출력 패턴보다 10% 이상 넓은 영역을 갖는 것을 특징으로 할 수 있다.According to the other side, the input pattern may have an area that is 10% or more wider than that of the output pattern.

또 다른 일측에 따르면, 상기 입력 패턴 및 상기 출력 패턴은, 단일 공정을 통해 한번에 형성되는 것을 특징으로 할 수 있다.According to another aspect, the input pattern and the output pattern may be formed at one time through a single process.

일 실시예들은 입력 패턴의 일부분 및 출력 패턴의 일부분 각각이 리드선의 기능을 수행하도록 하우징의 외부로 돌출되며 형성됨으로써, 전체적으로 소형화가 가능한 파워 앰프 모듈 패키지를 제공할 수 있다.According to exemplary embodiments, a portion of an input pattern and a portion of an output pattern are formed to protrude to the outside of the housing so as to perform a function of a lead wire, thereby providing a power amplifier module package capable of overall miniaturization.

또한, 일 실시예들은 입력 패턴 및 출력 패턴 각각이 커패시턴스를 제어하는 영역 및 인덕턴스를 제어하는 영역을 독립적으로 구분하여 갖도록 함으로써, 패터닝 공정에서 발생되는 영역별 간섭을 방지하며, 입력 패턴 및 출력 패턴 자체의 소형화를 도모하는 동시에 패터닝 공정을 단일 공정으로 수행하여 공정 복잡도를 낮추는 파워 앰프 모듈 패키지를 제공할 수 있다.In addition, one embodiment prevents interference for each region occurring in the patterning process by making the input pattern and the output pattern each have a capacitance control region and an inductance control region independently, and the input pattern and the output pattern itself It is possible to provide a power amplifier module package that reduces process complexity by performing the patterning process in a single process while at the same time miniaturizing the product.

도 1은 일 실시예에 따른 파워 앰프 모듈 패키지를 나타낸 사시도이다.
도 2는 일 실시예에 따른 파워 앰프 모듈 패키지를 나타낸 단면도이다.
도 3은 도 2에 도시된 입력 패턴을 설명하기 위한 단면도이다.
도 4는 도 3에 도시된 입력 패턴의 기능을 설명하기 위한 도면이다.
도 5는 도 2에 도시된 출력 패턴을 설명하기 위한 단면도이다.
도 6은 도 5에 도시된 출력 패턴의 기능을 설명하기 위한 도면이다.1 is a perspective view showing a power amplifier module package according to an embodiment.
2 is a cross-sectional view illustrating a power amplifier module package according to an exemplary embodiment.
3 is a cross-sectional view for explaining the input pattern shown in FIG. 2.
FIG. 4 is a diagram for explaining the function of the input pattern shown in FIG. 3.
5 is a cross-sectional view for explaining the output pattern shown in FIG. 2.
6 is a diagram for explaining the function of the output pattern shown in FIG. 5.

이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments will be described in detail with reference to the accompanying drawings. However, the present invention is not limited or limited by the embodiments. In addition, the same reference numerals shown in each drawing indicate the same member.

또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.In addition, terms used in the present specification are terms used to properly express preferred embodiments of the present invention, which may vary depending on the intention of users or operators, or customs in the field to which the present invention belongs. Therefore, definitions of these terms should be made based on the contents throughout the present specification.

도 1은 일 실시예에 따른 파워 앰프 모듈 패키지를 나타낸 사시도이고, 도 2는 일 실시예에 따른 파워 앰프 모듈 패키지를 나타낸 단면도이다.1 is a perspective view illustrating a power amplifier module package according to an exemplary embodiment, and FIG. 2 is a cross-sectional view illustrating a power amplifier module package according to an exemplary embodiment.

도 1 내지 2를 참조하면, 일 실시예에 따른 파워 앰프 모듈 패키지(100)는, 하우징(110), 입력 패턴(120) 및 출력 패턴(130)을 포함한다.1 to 2, a power amplifier module package 100 according to an embodiment includes a housing 110, an input pattern 120, and an output pattern 130.

여기서, 하우징(110)은, 파워 앰프 모듈 패키지(100)에 결합될 칩이 실장되는 공간(111)을 포함하는 패키지 베이스로서, 금속층(112-1)과 금속층(112-1) 위에 적층된 세라믹층(112-2)을 포함하는 하면(112), 하면(112)에 수직으로 증착되는 세라믹 측벽(113) 및 측벽(113)에 장착되는 커버(114)를 포함한다. 커버(114)는, 하우징(110)의 내부 공간(111)에 칩(미도시)이 집적될 수 있도록 측벽(113)으로부터 결합 및 분리 가능하도록 형성될 수 있다.Here, the housing 110 is a package base including a space 111 in which a chip to be coupled to the power amplifier module package 100 is mounted, and is a ceramic laminated on the metal layer 112-1 and the metal layer 112-1. It includes a lower surface 112 including the layer 112-2, a ceramic sidewall 113 deposited perpendicularly to the lower surface 112, and a cover 114 mounted on the sidewall 113. The cover 114 may be formed to be coupled and detachable from the sidewall 113 so that chips (not shown) can be integrated in the inner space 111 of the housing 110.

이 때, 측벽(113)은, 후술되는 입력 패턴(120)의 일부분(121) 및 출력 패턴(130)의 일부분(131) 각각이 하우징(110)의 외부로 돌출될 수 있도록 입력 패턴(120)과 출력 패턴(130)이 형성된 이후에 하면(112) 상에 형성됨을 특징으로 할 수 있다.In this case, the sidewall 113 is the input pattern 120 so that a portion 121 of the input pattern 120 and a portion 131 of the output pattern 130 to be described later can protrude to the outside of the housing 110. After the over-output pattern 130 is formed, it may be formed on the lower surface 112.

입력 패턴(120)과 출력 패턴(130)은, 파워 앰프 모듈 패키지(100)의 입력단과 출력단에 각각 형성된 채 임피던스 매칭을 수행한다. 따라서, 입력 패턴(120) 및 출력 패턴(130)은 파워 앰프 모듈 패키지(100)와 전기적으로 연결되는 외부 장치(미도시)로부터 입력되는 신호를 집적될 칩을 통해 증폭하여 출력할 수 있도록 전도성 물질로 형성될 수 있다.The input pattern 120 and the output pattern 130 are respectively formed at the input terminal and the output terminal of the power amplifier module package 100 and perform impedance matching. Therefore, the input pattern 120 and the output pattern 130 are conductive materials so that a signal input from an external device (not shown) electrically connected to the power amplifier module package 100 can be amplified and output through a chip to be integrated. It can be formed as

여기서, 하우징(110)의 내부 공간(111)에 집적되는 칩은 입력 패턴(120) 및 출력 패턴(130) 각각과 본딩을 통해 전기적으로 연결될 수 있으나, 이에 제한되거나 한정되지 않고 본딩 없이 전기적으로 연결될 수도 있다. 이러한 경우, 입력 패턴(120) 및 출력 패턴(130)에 전기적 연결을 위한 금속 비아 홀(미도시)이 형성될 수 있다.Here, the chip integrated in the inner space 111 of the housing 110 may be electrically connected to each of the input pattern 120 and the output pattern 130 through bonding, but is not limited thereto and may be electrically connected without bonding. May be. In this case, a metal via hole (not shown) for electrical connection may be formed in the input pattern 120 and the output pattern 130.

특히, 입력 패턴(120)의 일부분(121) 및 출력 패턴(130)의 일부분(131) 각각은, 파워 앰프 모듈 패키지(100)를 외부 장치와 전기적으로 연결시키는 리드선의 기능을 수행하도록 하우징(110)의 외부로 돌출되며 형성되는 것을 특징으로 한다. 이처럼 일 실시예에 따른 파워 앰프 모듈 패키지(100)는 별도의 리드선이 불필요하게 됨에 따라, 별도의 리드선을 포함하며 입출력 패턴이 하우징 내부에 모두 내장되어야 하는 기존 파워 앰프 모듈 패키지보다 소형화될 수 있다.In particular, each of the portion 121 of the input pattern 120 and the portion 131 of the output pattern 130 is a housing 110 to perform a function of a lead wire for electrically connecting the power amplifier module package 100 to an external device. ) Protruding to the outside and being formed As such, the power amplifier module package 100 according to an exemplary embodiment may be smaller than a conventional power amplifier module package, which includes a separate lead wire and requires both input and output patterns to be built into the housing, as a separate lead wire is not required.

또한, 입력 패턴(120)은 출력 패턴(130)보다 10% 이상 넓은 영역을 갖는 것을 특징으로 한다. 이는, 파워 앰프 모듈 패키지(100)의 입력단과 출력단에서의 임피던스 매칭 효율을 위한 것으로, 입력 패턴(120)의 면적이 출력 패턴(130)의 면적보다 10% 이상 넓게 되어, 임피던스 매칭 효율이 비약적으로 향상될 수 있다.In addition, the input pattern 120 is characterized in that it has a region that is 10% or more wider than the output pattern 130. This is for impedance matching efficiency at the input and output ends of the power amplifier module package 100, and the area of the input pattern 120 is 10% or more wider than the area of the output pattern 130, so that the impedance matching efficiency is dramatically increased. It can be improved.

또한, 입력 패턴(120) 및 출력 패턴(130)은 단일 공정을 통해 한번에 형성되는 것을 특징으로 한다. 특히, 도 3 내지 6을 참조하여 후술되는 바와 같이, 입력 패턴(120) 및 출력 패턴(130) 각각이, 커패시턴스를 제어하는 영역 및 인덕턴스를 제어하는 영역을 독립적으로 구분하여 갖도록 형성됨으로써, 단일 공정을 통해 한번에 형성되더라도 패터닝 공정에서 발생되는 영역별 간섭이 최소화될 수 있다. 이에 따라, 일 실시예에 따른 파워 앰프 모듈 패키지(100)는 입력 패턴(120) 및 출력 패턴(130) 자체의 소형화를 도모하는 동시에 패터닝 공정의 복잡도를 낮출 수 있다. 이하, 각 영역이 독립적으로 구분되어 형성/구성된다는 것은, 각 영역이 전기적으로는 연결되나, 기능적인 구분에 따라 물리적으로 구분된 영역을 갖는 것을 의미한다.Also, the input pattern 120 and the output pattern 130 are formed at one time through a single process. In particular, as will be described later with reference to FIGS. 3 to 6, each of the input pattern 120 and the output pattern 130 is formed to have a region for controlling capacitance and a region for controlling inductance independently. Even if it is formed at one time through the patterning process, interference for each region can be minimized. Accordingly, the power amplifier module package 100 according to an exemplary embodiment can reduce the complexity of the patterning process while miniaturizing the input pattern 120 and the output pattern 130 itself. Hereinafter, that each region is formed/configured to be independently divided means that each region is electrically connected, but has a physically divided region according to a functional classification.

도 3은 도 2에 도시된 입력 패턴을 설명하기 위한 단면도이고, 도 4는 도 3에 도시된 입력 패턴의 기능을 설명하기 위한 도면이다.3 is a cross-sectional view illustrating the input pattern illustrated in FIG. 2, and FIG. 4 is a diagram illustrating a function of the input pattern illustrated in FIG. 3.

도 3 내지 4를 참조하면, 입력 패턴(300)은, 커패시턴스를 제어하는 영역(310, 320)과 인덕턴스를 제어하는 영역(330)을 독립적으로 구분하여 갖도록 형성됨을 특징으로 한다. 일례로, 입력 패턴(300)은 제1 입력 커패시턴스 제어 영역(310), 입력 인덕턴스 제어 영역(330) 및 제2 입력 커패시턴스 제어 영역(320)으로 구성되어 각 영역이 전기적으로 연결되나, 기능적 물리적으로 구분될 수 있다.3 to 4, the input pattern 300 is characterized in that it is formed to independently have regions 310 and 320 for controlling capacitance and a region 330 for controlling inductance. As an example, the input pattern 300 is composed of a first input capacitance control region 310, an input inductance control region 330, and a second input capacitance control region 320 so that each region is electrically connected, but functionally and physically. Can be distinguished.

제1 입력 커패시턴스 제어 영역(310) 및 제2 입력 커패시턴스 제어 영역(320)은 유효 면적을 조절하여 신호의 주파수 대역을 제어한다. 이하, 유효 면적은 홈이 아닌 영역이 갖게 되는 면적을 의미하며, 유효 면적을 조절하여 신호의 주파수 대역을 제어한다는 것은, 제1 입력 커패시턴스 제어 영역(310) 및 제2 입력 커패시턴스 제어 영역(320)이 목표하는 신호의 주파수 대역에 따라 유효 면적이 특정 값이 되도록 그 크기가 결정됨을 의미한다.The first input capacitance control region 310 and the second input capacitance control region 320 control a frequency band of a signal by adjusting an effective area. Hereinafter, the effective area refers to an area that is not a groove, and controlling the frequency band of a signal by adjusting the effective area means the first input capacitance control area 310 and the second input capacitance control area 320 This means that the size is determined so that the effective area becomes a specific value according to the frequency band of the target signal.

보다 상세하게, 제2 입력 커패시턴스 제어 영역(320)은 신호의 주파수 대역을 제어하는 영역으로서,

Figure 112019016586268-pat00001
,
Figure 112019016586268-pat00002
의 값이 조절되어 유효 면적이 넓어짐에 따라 신호의 주파수 대역이 저하되는 특성을 보인다. 예를 들어, 제2 입력 커패시턴스 제어 영역(320)은 도 4와 같이
Figure 112019016586268-pat00003
,
Figure 112019016586268-pat00004
의 값이 증가되어 유효 면적이 넓어짐에 따라 신호의 주파수 대역이 저하되는 특성을 고려하여, 목표하는 신호의 주파수 대역에 대응하는 유효 면적의 값(
Figure 112019016586268-pat00005
,
Figure 112019016586268-pat00006
의 값)을 결정하고, 결정된
Figure 112019016586268-pat00007
,
Figure 112019016586268-pat00008
의 값에 따라 형성될 수 있다.In more detail, the second input capacitance control region 320 is a region for controlling a frequency band of a signal,
Figure 112019016586268-pat00001
,
Figure 112019016586268-pat00002
The frequency band of the signal decreases as the effective area widens by adjusting the value of. For example, the second input capacitance control region 320 is
Figure 112019016586268-pat00003
,
Figure 112019016586268-pat00004
The value of the effective area corresponding to the frequency band of the target signal (
Figure 112019016586268-pat00005
,
Figure 112019016586268-pat00006
Value), and determined
Figure 112019016586268-pat00007
,
Figure 112019016586268-pat00008
It can be formed according to the value of.

제1 입력 커패시턴스 제어 영역(310)은 신호의 매칭 부분을 제어하는 영역으로서,

Figure 112019016586268-pat00009
,
Figure 112019016586268-pat00010
의 값이 조절되어 유효 면적이 넓어짐에 따라 신호의 주파수 대역이 소폭 증가되는 특성을 보인다. 예를 들어, 제1 입력 커패시턴스 제어 영역(310)은 도 4와 같이
Figure 112019016586268-pat00011
,
Figure 112019016586268-pat00012
의 값이 증가됨에 따라 유효 면적이 넓어지고 신호의 주파수 대역이 소폭 증가되는 특성을 고려하여, 목표하는 신호의 주파수 대역에 대응하는 유효 면적의 값(
Figure 112019016586268-pat00013
,
Figure 112019016586268-pat00014
의 값)을 결정하고, 결정된
Figure 112019016586268-pat00015
,
Figure 112019016586268-pat00016
의 값에 따라 형성될 수 있다. 이러한 제1 입력 커패시턴스 제어 영역(310)은 세밀한 임피던스 매칭을 지원하는 영역으로서, S11(Return Loss)의 특성을 개선할 수 있다.The first input capacitance control area 310 is an area that controls a matching portion of a signal,
Figure 112019016586268-pat00009
,
Figure 112019016586268-pat00010
The frequency band of the signal is slightly increased as the effective area is increased by adjusting the value of. For example, the first input capacitance control region 310 is
Figure 112019016586268-pat00011
,
Figure 112019016586268-pat00012
As the value of is increased, the effective area widens and the frequency band of the signal slightly increases, taking into account the value of the effective area corresponding to the frequency band of the target signal (
Figure 112019016586268-pat00013
,
Figure 112019016586268-pat00014
Value), and determined
Figure 112019016586268-pat00015
,
Figure 112019016586268-pat00016
It can be formed according to the value of. The first input capacitance control region 310 is a region that supports detailed impedance matching and may improve the characteristics of S11 (Return Loss).

입력 인덕턴스 제어 영역(330)은 제1 입력 커패시턴스 제어 영역(310)과 제2 입력 커패시턴스 제어 영역(320) 사이를 연결하는 브릿지들(331, 332) 및 브릿지들(331, 332)에 의해 형성되는 홈(333)으로 구성된 채, 홈(333)의 크기를 조절하여 인덕턴스를 제어하며, 메인 임피던스를 제어한다. 예를 들어, 입력 인덕턴스 제어 영역(330)은 Gain 그래프에 영향을 주는 영역으로서, 브릿지들(331, 332)에 의해 형성되는 홈(333)의 너비(제1 입력 커패시턴스 제어 영역(310) 및 제2 입력 커패시턴스 제어 영역(320) 사이의 간격)를 변화시켜 인덕턱스를 제어할 수 있으며, 홈(333)의 길이와 관련된 파라미터(브릿지들(331, 332) 사이의 간격 및 브릿지들(331, 332)과 제2 입력 커패시턴스 제어 영역(320) 사이의 간격)를 변화시켜 메인 임피던스를 제어할 수 있다. 더 구체적인 예를 들면, 입력 인덕턴스 제어 영역(330)은 도 4와 같이 브릿지들(331, 332)에 의해 형성되는 홈(333)의 너비인

Figure 112019016586268-pat00017
의 값이 변화됨에 따라 인덕턴스가 조절되는 특성을 고려하여, 목표하는 인덕턴스의 값에 대응하는
Figure 112019016586268-pat00018
의 값을 결정하고, 결정된
Figure 112019016586268-pat00019
의 값에 따라 형성될 수 있다. 다른 구체적인 예를 들면, 입력 인덕턴스 제어 영역(330)은 홈(333)의 길이와 관련된 파라미터인
Figure 112019016586268-pat00020
,
Figure 112019016586268-pat00021
의 값이 변화됨에 따라 메인 임피던스가 조절되는 특성을 고려하여, 목표하는 메인 임피던스의 값에 대응하는
Figure 112019016586268-pat00022
,
Figure 112019016586268-pat00023
의 값을 결정하고, 결정된
Figure 112019016586268-pat00024
,
Figure 112019016586268-pat00025
의 값에 따라 형성될 수 있다.The input inductance control region 330 is formed by bridges 331 and 332 and bridges 331 and 332 that connect between the first input capacitance control region 310 and the second input capacitance control region 320. Consisting of the groove 333, the inductance is controlled by adjusting the size of the groove 333, and the main impedance is controlled. For example, the input inductance control area 330 is an area that affects the gain graph, and the width of the groove 333 formed by the bridges 331 and 332 (the first input capacitance control area 310 and the second 2 The inductance can be controlled by changing the distance between the input capacitance control regions 320), and parameters related to the length of the groove 333 (the distance between the bridges 331 and 332 and the bridges 331 and 332 The main impedance may be controlled by changing the interval between) and the second input capacitance control region 320 ). For a more specific example, the input inductance control region 330 is the width of the groove 333 formed by the bridges 331 and 332 as shown in FIG. 4.
Figure 112019016586268-pat00017
In consideration of the characteristic in which the inductance is adjusted as the value of is changed,
Figure 112019016586268-pat00018
To determine the value of
Figure 112019016586268-pat00019
It can be formed according to the value of. As another specific example, the input inductance control region 330 is a parameter related to the length of the groove 333
Figure 112019016586268-pat00020
,
Figure 112019016586268-pat00021
In consideration of the characteristic that the main impedance is adjusted as the value of is changed,
Figure 112019016586268-pat00022
,
Figure 112019016586268-pat00023
To determine the value of
Figure 112019016586268-pat00024
,
Figure 112019016586268-pat00025
It can be formed according to the value of.

이처럼 제1 입력 커패시턴스 제어 영역(310), 입력 인덕턴스 제어 영역(330) 및 제2 입력 커패시턴스 제어 영역(320)으로 각각 독립적으로 구분되어 구성되는 구조의 입력 패턴(300)에서, 하우징의 외부로 돌출되어 리드선의 기능을 수행하는 부분은, 제1 입력 커패시터(310)의 일부분일 수 있다.In this way, the input pattern 300 having a structure that is independently divided into a first input capacitance control region 310, an input inductance control region 330, and a second input capacitance control region 320 protrudes to the outside of the housing. The portion of the first input capacitor 310 may be a portion of the first input capacitor 310.

도 5는 도 2에 도시된 출력 패턴을 설명하기 위한 단면도이고, 도 6은 도 5에 도시된 출력 패턴의 기능을 설명하기 위한 도면이다.5 is a cross-sectional view for explaining the output pattern illustrated in FIG. 2, and FIG. 6 is a diagram for describing a function of the output pattern illustrated in FIG. 5.

도 5 내지 6을 참조하면, 출력 패턴(500)은, 커패시턴스를 제어하는 영역(510, 520), 인덕턴스를 제어하는 영역(530)과 커플링 영역(540)을 독립적으로 구분하여 갖도록 형성됨을 특징으로 한다. 일례로, 출력 패턴(500)은 제1 출력 커패시턴스 제어 영역(510), 출력 인덕턴스 제어 영역(530), 커플링 영역(540) 및 제2 출력 커패시턴스 제어 영역(520)으로 구성되어 각 영역이 전기적으로 연결되나, 기능적 물리적으로 구분될 수 있다.5 to 6, the output pattern 500 is formed to have a capacitance control region 510 and 520, an inductance control region 530, and a coupling region 540 independently. It is done. For example, the output pattern 500 is composed of a first output capacitance control region 510, an output inductance control region 530, a coupling region 540, and a second output capacitance control region 520, so that each region is electrically It is connected to, but can be separated functionally and physically.

제1 출력 커패시턴스 제어 영역(510) 및 제2 출력 커패시턴스 제어 영역(520)은 유효 면적을 조절하여 신호의 주파수 대역을 제어한다. 이하, 유효 면적은 홈이 아닌 영역이 갖게 되는 면적을 의미하며, 유효 면적을 조절하여 신호의 주파수 대역을 제어한다는 것은, 제1 출력 커패시턴스 제어 영역(510) 및 제2 출력 커패시턴스 제어 영역(520)이 목표하는 신호의 주파수 대역에 따라 유효 면적이 특정 값이 되도록 그 크기가 결정됨을 의미한다.The first output capacitance control area 510 and the second output capacitance control area 520 control a frequency band of a signal by adjusting an effective area. Hereinafter, the effective area means an area that is not a groove, and controlling the frequency band of the signal by adjusting the effective area means that the first output capacitance control area 510 and the second output capacitance control area 520 This means that the size is determined so that the effective area becomes a specific value according to the frequency band of the target signal.

보다 상세하게, 제1 출력 커패시턴스 제어 영역(510)은 신호의 주파수 대역을 제어할 뿐만 아니라, 광대역 매칭에 주로 사용되는 영역으로서, 도 6과 같이

Figure 112019016586268-pat00026
,
Figure 112019016586268-pat00027
의 값이 조절되어 유효 면적이 넓어짐에 따라 신호의 주파수 대역이 저하되는 특성과, Efficiency의 변화폭이 큰 특성을 보인다. 예를 들어, 제1 출력 커패시턴스 제어 영역(510)은
Figure 112019016586268-pat00028
,
Figure 112019016586268-pat00029
의 값이 증가되어 유효 면적이 넓어짐에 따라 신호의 주파수 대역이 저하되는 특성을 고려하여, 목표하는 신호의 주파수 대역에 대응하는 유효 면적의 값(
Figure 112019016586268-pat00030
,
Figure 112019016586268-pat00031
의 값)을 결정하고, 결정된
Figure 112019016586268-pat00032
,
Figure 112019016586268-pat00033
의 값에 따라 형성될 수 있다.In more detail, the first output capacitance control region 510 is a region mainly used for broadband matching as well as controlling a frequency band of a signal, as shown in FIG. 6.
Figure 112019016586268-pat00026
,
Figure 112019016586268-pat00027
As the effective area increases due to the adjustment of the value of, the frequency band of the signal decreases, and the variation in efficiency is large. For example, the first output capacitance control region 510 is
Figure 112019016586268-pat00028
,
Figure 112019016586268-pat00029
The value of the effective area corresponding to the frequency band of the target signal (
Figure 112019016586268-pat00030
,
Figure 112019016586268-pat00031
Value), and determined
Figure 112019016586268-pat00032
,
Figure 112019016586268-pat00033
It can be formed according to the value of.

제2 출력 커패시턴스 제어 영역(520)은 신호의 주파수 대역의 매칭보다 전체적인 커패시턴스를 증가시켜 낮은 임피던스 영역으로 이동시키는 패턴으로서, 도 6과 같이

Figure 112019016586268-pat00034
,
Figure 112019016586268-pat00035
의 값이 조절되어 유효 면적이 넓어짐에 따라 고정적인 커패시턴스의 값이 증가되어 스마트차트 상 Short 영역으로 값을 이동시키는 특성을 보인다. 예를 들어, 제1 입력 커패시턴스 제어 영역(310)은
Figure 112019016586268-pat00036
,
Figure 112019016586268-pat00037
의 값이 증가됨에 따라 유효 면적이 넓어지고 고정 커패시턴스의 값이 증가되는 특성을 고려하여, 목표하는 고정 커패시턴스에 대응하는 유효 면적의 값(
Figure 112019016586268-pat00038
,
Figure 112019016586268-pat00039
의 값)을 결정하고, 결정된
Figure 112019016586268-pat00040
,
Figure 112019016586268-pat00041
의 값에 따라 형성될 수 있다.The second output capacitance control region 520 is a pattern for moving to a low impedance region by increasing the overall capacitance rather than matching the frequency band of the signal, as shown in FIG. 6.
Figure 112019016586268-pat00034
,
Figure 112019016586268-pat00035
As the effective area increases as the value of is adjusted, the fixed capacitance value increases, and the value moves to the short area on the smart chart. For example, the first input capacitance control region 310 is
Figure 112019016586268-pat00036
,
Figure 112019016586268-pat00037
Considering the characteristic that the effective area increases as the value of is increased and the value of the fixed capacitance increases, the value of the effective area corresponding to the target fixed capacitance (
Figure 112019016586268-pat00038
,
Figure 112019016586268-pat00039
Value), and determined
Figure 112019016586268-pat00040
,
Figure 112019016586268-pat00041
It can be formed according to the value of.

출력 인덕턴스 제어 영역(530)은 제1 출력 커패시턴스 제어 영역(510)과 커플링 영역(540) 사이를 연결하는 제1 브릿지들(531) 및 제1 브릿지들(531)에 의해 형성되는 홈(532)으로 구성된 채, 홈(532)의 크기를 조절하여 인덕턴스를 제어한다. 예를 들어, 출력 인덕턴스 제어 영역(530)은 도 6과 같이 스마트 차트 상 실수 영역에는 큰 영향을 주지 않고, 허수 영역의 임피던스에 영향을 주어, 홈(532)의 크기를 결정하는 너비 및 길이(

Figure 112019016586268-pat00042
,
Figure 112019016586268-pat00043
의 값)가 증가되어 유효 면적이 넓어짐에 따라 스마트 차트의 Series 인덕턴스 영역으로 값을 이동시킬 수 있으며, 홈(532)의 크기를 결정하는 너비 및 길이(
Figure 112019016586268-pat00044
,
Figure 112019016586268-pat00045
의 값)가 감소되어 유효 면적이 작아짐에 따라 스마트 차트의 Shunt 인덕턴스 영역으로 값을 이동시킬 수 있다. 더 구체적인 예를 들면, 출력 인덕턴스 제어 영역(530)은 제1 브릿지들(531)에 의해 형성되는 홈(532)의 너비 및 길이인
Figure 112019016586268-pat00046
,
Figure 112019016586268-pat00047
의 값이 변화됨에 따라 인덕턴스가 조절되는 특성을 고려하여, 목표하는 인덕턴스의 값에 대응하는
Figure 112019016586268-pat00048
,
Figure 112019016586268-pat00049
의 값을 결정하고, 결정된
Figure 112019016586268-pat00050
,
Figure 112019016586268-pat00051
의 값에 따라 형성될 수 있다.The output inductance control region 530 is a groove 532 formed by first bridges 531 and first bridges 531 connecting between the first output capacitance control region 510 and the coupling region 540. ), the inductance is controlled by adjusting the size of the groove 532. For example, the output inductance control region 530 does not significantly affect the real region on the smart chart as shown in FIG. 6, but affects the impedance of the imaginary region, and determines the size of the groove 532 (
Figure 112019016586268-pat00042
,
Figure 112019016586268-pat00043
As the effective area increases as the effective area increases, the value can be moved to the series inductance area of the smart chart, and the width and length (
Figure 112019016586268-pat00044
,
Figure 112019016586268-pat00045
Value) decreases and the effective area decreases, the value can be moved to the shunt inductance area of the smart chart. For a more specific example, the output inductance control region 530 is the width and length of the grooves 532 formed by the first bridges 531.
Figure 112019016586268-pat00046
,
Figure 112019016586268-pat00047
In consideration of the characteristic in which the inductance is adjusted as the value of is changed,
Figure 112019016586268-pat00048
,
Figure 112019016586268-pat00049
To determine the value of
Figure 112019016586268-pat00050
,
Figure 112019016586268-pat00051
It can be formed according to the value of.

커플링 영역(540)은 출력 인덕턴스 제어 영역(530)과 제2 출력 커패시턴스 제어 영역(520) 사이를 연결하는 제2 브릿지(541)로 구성된 채, 제2 브릿지(541)의 면적을 조절하여 출력 인덕턴스 제어 영역(530)과 제2 출력 커패시턴스 제어 영역(520) 사이의 커플링 정도를 제어한다. 예를 들어, 커플링 영역(540)은 제2 브릿지(541)의 면적을 결정하는

Figure 112019016586268-pat00052
,
Figure 112019016586268-pat00053
의 값이 변화됨에 따라 커플링 정도가 조절되는 특성을 고려하여, 목표하는 커플링 정도에 대응하는
Figure 112019016586268-pat00054
,
Figure 112019016586268-pat00055
의 값을 결정하고, 결정된
Figure 112019016586268-pat00056
,
Figure 112019016586268-pat00057
의 값에 따라 형성될 수 있다. 이러한 커플링 영역(540)은 GaN 칩처럼 Load가 Short에 있는 어플리케이션에 사용되어 쉽게 값을 Short 영역으로 이동시키는 역할을 할 수 있다.The coupling region 540 is composed of a second bridge 541 that connects the output inductance control region 530 and the second output capacitance control region 520 and outputs by adjusting the area of the second bridge 541 The degree of coupling between the inductance control region 530 and the second output capacitance control region 520 is controlled. For example, the coupling region 540 determines the area of the second bridge 541
Figure 112019016586268-pat00052
,
Figure 112019016586268-pat00053
In consideration of the characteristic that the degree of coupling is adjusted as the value of is changed,
Figure 112019016586268-pat00054
,
Figure 112019016586268-pat00055
To determine the value of
Figure 112019016586268-pat00056
,
Figure 112019016586268-pat00057
It can be formed according to the value of. Such a coupling region 540 is used in an application in which a load is in a short, such as a GaN chip, and can easily move a value to a short region.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described by the limited embodiments and drawings, various modifications and variations are possible from the above description to those of ordinary skill in the art. For example, the described techniques are performed in a different order from the described method, and/or components such as systems, structures, devices, circuits, etc. described are combined or combined in a form different from the described method, or other components Alternatively, even if substituted or substituted by an equivalent, an appropriate result can be achieved.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and those equivalent to the claims also fall within the scope of the claims to be described later.

Claims (12)

소형화가 가능한 파워 앰프(power amplifier) 모듈 패키지에 있어서,
상기 파워 앰프 모듈 패키지에 결합될 칩이 실장되는 공간을 포함하는 하우징; 및
상기 파워 앰프 모듈 패키지의 입력단과 출력단에 각각 형성된 채 임피던스 매칭을 수행하는 입력 패턴과 출력 패턴
을 포함하고,
상기 입력 패턴의 일부분 및 상기 출력 패턴의 일부분 각각은,
상기 파워 앰프 모듈 패키지를 외부 장치와 전기적으로 연결시키는 리드선의 기능을 수행하도록 상기 하우징 외부로 돌출되며 형성되고,
상기 입력 패턴은,
제1 입력 커패시턴스 제어 영역;
입력 인덕턴스 제어 영역; 및
제2 입력 커패시턴스 제어 영역
을 포함하고,
상기 출력 패턴은,
제1 출력 커패시턴스 제어 영역;
출력 인덕턴스 제어 영역;
커플링 영역; 및
제2 출력 커패시턴스 제어 영역
을 포함하는 것을 특징으로 하는 파워 앰프 모듈 패키지.In the power amplifier module package that can be miniaturized,
A housing including a space in which a chip to be coupled to the power amplifier module package is mounted; And
An input pattern and an output pattern for performing impedance matching while being formed at the input terminal and the output terminal of the power amplifier module package, respectively
Including,
Each of a portion of the input pattern and a portion of the output pattern,
It is formed to protrude out of the housing to perform a function of a lead wire electrically connecting the power amplifier module package to an external device,
The input pattern,
A first input capacitance control region;
An input inductance control area; And
2nd input capacitance control area
Including,
The output pattern is,
A first output capacitance control region;
Output inductance control area;
Coupling area; And
2nd output capacitance control area
Power amplifier module package comprising a. 제1항에 있어서,
상기 입력 패턴은,
상기 출력 패턴보다 10% 이상 넓은 영역을 갖는 것을 특징으로 하는 파워 앰프 모듈 패키지.The method of claim 1,
The input pattern,
A power amplifier module package, characterized in that it has an area that is 10% or more wider than the output pattern. 삭제delete 제1항에 있어서,
상기 제1 입력 커패시턴스 제어 영역 및 상기 제2 입력 커패시턴스 제어 영역 각각은,
유효 면적을 조절하여 신호의 주파수 대역을 제어하고,
상기 입력 인덕턴스 제어 영역은,
상기 제1 입력 커패시턴스 제어 영역과 상기 제2 입력 커패시턴스 제어 영역 사이를 연결하는 브릿지들 및 상기 브릿지들에 의해 형성되는 홈으로 구성된 채, 상기 홈의 크기를 조절하여 인덕턴스를 제어하며, 메인 임피던스를 제어하는 것을 특징으로 하는 파워 앰프 모듈 패키지.The method of claim 1,
Each of the first input capacitance control area and the second input capacitance control area,
By adjusting the effective area to control the frequency band of the signal,
The input inductance control region,
Consisting of bridges connecting between the first input capacitance control region and the second input capacitance control region and grooves formed by the bridges, the size of the grooves is adjusted to control the inductance, and the main impedance is controlled. A power amplifier module package, characterized in that. 제1항에 있어서,
상기 제1 입력 커패시턴스 제어 영역의 일부분이,
상기 리드선의 기능을 수행하도록 상기 하우징의 외부로 돌출되며 형성되는 것을 특징으로 하는 파워 앰프 모듈 패키지.The method of claim 1,
A part of the first input capacitance control region,
The power amplifier module package, characterized in that formed to protrude to the outside of the housing to perform the function of the lead wire. 제1항에 있어서,
상기 제1 출력 커패시턴스 제어 영역 및 상기 제2 출력 커패시턴스 제어 영역 각각은,
유효 면적을 조절하여 신호의 주파수 대역을 제어하고,
상기 출력 인덕턴스 제어 영역은,
상기 제1 출력 커패시턴스 제어 영역과 상기 커플링 영역 사이를 연결하는 제1 브릿지들 및 상기 제1 브릿지들에 의해 형성되는 홈으로 구성된 채, 상기 홈의 크기를 조절하여 인덕턴스를 제어하며,
상기 커플링 영역은,
상기 출력 인덕턴스 제어 영역과 상기 제2 출력 커패시턴스 제어 영역 사이를 연결하는 제2 브릿지로 구성된 채, 상기 제2 브릿지의 면적을 조절하여 상기 출력 인덕턴스 제어 영역과 상기 제2 출력 커패시턴스 제어 영역 사이의 커플링 정도를 제어하는 것을 특징으로 하는 파워 앰프 모듈 패키지.The method of claim 1,
Each of the first output capacitance control region and the second output capacitance control region,
By adjusting the effective area to control the frequency band of the signal,
The output inductance control region,
Consisting of first bridges connecting between the first output capacitance control region and the coupling region and a groove formed by the first bridges, the inductance is controlled by adjusting the size of the groove,
The coupling region,
Coupling between the output inductance control region and the second output capacitance control region by adjusting the area of the second bridge, consisting of a second bridge connecting the output inductance control region and the second output capacitance control region Power amplifier module package, characterized in that to control the degree. 제1항에 있어서,
상기 제2 출력 커패시턴스 제어 영역의 일부분이,
상기 리드선의 기능을 수행하도록 상기 하우징의 외부로 돌출되며 형성되는 것을 특징으로 하는 파워 앰프 모듈 패키지.The method of claim 1,
A part of the second output capacitance control region,
The power amplifier module package, characterized in that formed to protrude to the outside of the housing to perform the function of the lead wire. 제1항에 있어서,
상기 입력 패턴 및 상기 출력 패턴은,
단일 공정을 통해 한번에 형성되는 것을 특징으로 하는 파워 앰프 모듈 패키지.The method of claim 1,
The input pattern and the output pattern,
Power amplifier module package, characterized in that formed at one time through a single process. 삭제delete 삭제delete 삭제delete 삭제delete
KR1020190018388A 2018-12-28 2019-02-18 Power amplifier module package decreasable size KR102243628B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180172242 2018-12-28
KR1020180172242 2018-12-28

Publications (2)

Publication Number Publication Date
KR20200083092A KR20200083092A (en) 2020-07-08
KR102243628B1 true KR102243628B1 (en) 2021-04-23

Family

ID=71600941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190018388A KR102243628B1 (en) 2018-12-28 2019-02-18 Power amplifier module package decreasable size

Country Status (1)

Country Link
KR (1) KR102243628B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468399B2 (en) * 2015-03-31 2019-11-05 Cree, Inc. Multi-cavity package having single metal flange
KR102348252B1 (en) * 2015-08-07 2022-01-07 주식회사 워프솔루션 Power amplifier module package and packaging method thereof
KR102260836B1 (en) * 2016-11-16 2021-06-08 한국전자통신연구원 Matching method of power amplifier using a plurality of impedance transforming circuits having different electrical length

Also Published As

Publication number Publication date
KR20200083092A (en) 2020-07-08

Similar Documents

Publication Publication Date Title
US7170373B2 (en) Dielectric waveguide filter
US5233310A (en) Microwave integrated circuit
EP1094538A2 (en) Multilayered ceramic RF device
US20050122187A1 (en) Branching filter package
JP6881406B2 (en) Directional coupler
CN110034736B (en) Encapsulated radio frequency power amplifier
KR101880665B1 (en) Rf device package with integrated hybrid coupler
KR102243628B1 (en) Power amplifier module package decreasable size
KR20140004665A (en) Substrate for antenna device and antenna device
US7675397B2 (en) Transformer
JP3850325B2 (en) Microwave integrated circuit
US7196909B2 (en) AC coupling circuit having a large capacitance and a good frequency response
US8610237B2 (en) Semiconductor apparatus
JP4924327B2 (en) Antenna device and characteristic adjustment method thereof
JPH04294616A (en) Voltage controlled oscillator
JP2009147617A (en) Antenna and radio communication apparatus using the same
JP2001156556A (en) High frequency power amplifier
EP3462608A1 (en) Amplifier
US11342260B2 (en) Power flat no-lead package
JP5142844B2 (en) Stabilization circuit and amplifier
JP2517105B2 (en) Filter device
KR100723243B1 (en) Integrated passive device comprising coupler and low pass filter
JP2005130201A (en) High frequency module and radio communication device
JP2023133677A (en) High frequency device and doherty amplifier device
JP6532618B2 (en) High frequency circuit and high frequency power amplifier

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant