KR102242390B1 - 송신 장치, 그의 인터리빙 방법, 수신 장치 및 그의 디인터리빙 방법 - Google Patents

송신 장치, 그의 인터리빙 방법, 수신 장치 및 그의 디인터리빙 방법 Download PDF

Info

Publication number
KR102242390B1
KR102242390B1 KR1020130112199A KR20130112199A KR102242390B1 KR 102242390 B1 KR102242390 B1 KR 102242390B1 KR 1020130112199 A KR1020130112199 A KR 1020130112199A KR 20130112199 A KR20130112199 A KR 20130112199A KR 102242390 B1 KR102242390 B1 KR 102242390B1
Authority
KR
South Korea
Prior art keywords
bits
parity
written
columns
bit
Prior art date
Application number
KR1020130112199A
Other languages
English (en)
Other versions
KR20140122161A (ko
Inventor
정홍실
명세호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to EP20140163785 priority Critical patent/EP2790328A1/en
Priority to US14/246,296 priority patent/US9450704B2/en
Priority to PCT/KR2014/003049 priority patent/WO2014168405A1/en
Publication of KR20140122161A publication Critical patent/KR20140122161A/ko
Application granted granted Critical
Publication of KR102242390B1 publication Critical patent/KR102242390B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/88—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving rearrangement of data among different coding units, e.g. shuffling, interleaving, scrambling or permutation of pixel data or permutation of transform coefficient data among different blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

송신 장치가 개시된다. 본 송신 장치는 데이터에 대해 LDPC 부호화를 수행하는 부호화부 및, 복수의 컬럼을 이용하여 데이터 및 LDPC 부호화에 의해 생성된 패리티 비트에 대해 인터리빙을 수행하는 비트 인터리버를 포함하며, 비트 인터리버는, 패리티 비트 중 기설정된 그룹 내에 포함된 패리티 비트가 복수의 컬럼 각각의 기설정된 위치에 배치되도록 데이터 및 패리티 비트를 컬럼 방향으로 라이트하여 인터리빙을 수행한다.

Description

송신 장치, 그의 인터리빙 방법, 수신 장치 및 그의 디인터리빙 방법 { TRANSMITTING APPARATUS, INTERLEAVING METHOD THEREOF, RECEIVING APPARATUS AND DEINTERLEAVING METHOD THEREOF }
본 발명은 송신 장치, 그의 인터리빙 방법, 수신 장치 및 그의 디인터리빙 방법에 관한 것으로 보다 상세하게는, 데이터 및 그의 패리티 비트를 인터리빙하여 전송하고, 이를 수신하여 디인터리빙을 수행하는 송신 장치, 그의 인터리빙 방법, 수신 장치 및 그의 디인터리빙 방법에 관한 것이다.
21세기 정보화 사회에서 방송 통신 서비스는 본격적인 디지털화, 다채널화, 광대역화, 고품질화의 시대를 맞이하고 있다. 특히 최근에 고화질 디지털 TV 및 PMP, 휴대방송 기기 보급이 확대됨에 따라 디지털 방송 서비스도 다양한 수신방식 지원에 대한 요구가 증대되고 있다.
이러한 요구에 따라 DVB그룹에서 DVB-T의 성능을 개선하여 제정한 지상파 디지털 방송 규격으로 DVB-T2(Digital Video Broadcasting-Terrestrial version 2)이 있다. DVB-T2는 DVB-T와 호환을 유지하며 전송효율을 증가시킨 방식으로 압축 방식이 MPEG-4 AVC, 변조방식도 기존의 변조방식에 256-QAM(quadrature amplitude modulation)을 추가하고, 전송 모드도 1K, 4K, 16K, 32K를 추가했으며, FEC(Forward Error Correction)도 효율이 좋은 LDPC(Low-density parity-check codes) 를 채택한다는 특징이 있다.
특히, DVB-T2에서는 LDPC 부호화된 데이터를 인터리빙하는 비트 인터리버를 사용하는데, Burst error가 발생하는 채널 환경에서 LDPC 부호화 성능 향상시킬 수 있는 인터리빙 방식 및 그에 대응되는 디인터리빙 방식이 요구된다.
본 발명은 상술한 필요성에 따른 것으로, 본 발명의 목적은 LDPC 부호화 성능을 향상시킬 수 있는 송신 장치, 그의 인터리빙 방법, 수신 장치 및 그의 디인터리빙 방법을 제공함에 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 송신 장치는 데이터에 대해 LDPC 부호화를 수행하는 부호화부 및, 복수의 컬럼을 이용하여 상기 데이터 및 상기 LDPC 부호화에 의해 생성된 패리티 비트에 대해 인터리빙을 수행하는 비트 인터리버를 포함하며, 상기 비트 인터리버는, 상기 패리티 비트 중 기설정된 그룹 내에 포함된 패리티 비트가 상기 복수의 컬럼 각각의 기설정된 위치에 배치되도록 상기 데이터 및 패리티 비트를 컬럼 방향으로 라이트하여 인터리빙을 수행한다.
여기에서, 상기 비트 인터리버는, 상기 패리티 비트 중 기설정된 간격마다 배치된 패리티 비트가 상기 복수의 컬럼 각각의 첫 번째 로우에 배치되도록, 상기 데이터 및 패리티 비트를 상기 복수의 컬럼에 라이트할 수 있다.
또한, 상기 비트 인터리버는, 상기 패리티 비트 중 기설정된 간격마다 배치된 패리티 비트를 상기 복수의 컬럼 각각의 첫 번째 로우에 배치하기 위해, 데이터 또는 패리티 비트가 각 컬럼에 최초로 라이트되는 시작 위치를 조정할 수 있다.
그리고, 상기 비트 인터리버는, 상기 데이터를 상기 복수의 컬럼에 순차적으로 라이트하고, 상기 데이터의 라이트가 완료된 이후 상기 패리티 비트를 상기 복수의 컬럼에 순차적으로 라이트할 수 있다.
또한, 상기 비트 인터리버는, 상기 패리티 비트를 역순으로 상기 복수의 컬럼에 순차적으로 라이트하고, 상기 패리티 비트의 라이트가 완료된 이후 상기 데이터를 역순으로 상기 복수의 컬럼에 순차적으로 라이트할 수 있다.
한편, 본 발명의 일 실시 예에 따른 송신 장치의 인터리빙 방법은 데이터에 대해 LDPC 부호화를 수행하는 단계 및, 복수의 컬럼을 이용하여 상기 데이터 및 상기 LDPC 부호화에 의해 생성된 패리티 비트에 대해 인터리빙을 수행하는 단계를 포함하며, 상기 인터리빙을 수행하는 단계는, 상기 패리티 비트 중 기설정된 그룹 내에 포함된 패리티 비트가 상기 복수의 컬럼 각각의 기설정된 위치에 배치되도록 상기 데이터 및 패리티 비트를 컬럼 방향으로 라이트하여 인터리빙을 수행할 수 있다.
여기에서, 상기 인터리빙 단계는, 상기 패리티 비트 중 기설정된 간격마다 배치된 패리티 비트가 상기 복수의 컬럼 각각의 첫 번째 로우에 배치되도록, 상기 데이터 및 패리티 비트를 상기 복수의 컬럼에 라이트할 수 있다.
또한, 상기 인터리빙 단계는, 상기 패리티 비트 중 기설정된 간격마다 배치된 패리티 비트를 상기 복수의 컬럼 각각의 첫 번째 로우에 배치하기 위해, 데이터 또는 패리티 비트가 각 컬럼에 최초로 라이트되는 시작 위치를 조정할 수 있다.
그리고, 상기 인터리빙 단계는, 상기 데이터를 상기 복수의 컬럼에 순차적으로 라이트하고, 상기 데이터의 라이트가 완료된 이후 상기 패리티 비트를 상기 복수의 컬럼에 순차적으로 라이트할 수 있다.
또한, 상기 인터리빙 단계는, 상기 패리티 비트를 역순으로 상기 복수의 컬럼에 순차적으로 라이트하고, 상기 패리티 비트의 라이트가 완료된 이후 상기 데이터를 역순으로 상기 복수의 컬럼에 순차적으로 라이트할 수 있다.
한편, 본 발명의 일 실시 예에 따른 수신 장치는 수신된 신호를 복조하여 LDPC 코드워드에 대응되는 값을 생성하는 복조부, 상기 LDPC 코드워드에 대응되는 값을 복수의 로우에 라이트하고, 상기 복수의 로우의 각 컬럼을 리드하여 디인터리빙하는 비트 디인터리버 및, 상기 디인터리빙된 LDPC 코드워드에 대응되는 값을 이용하여 상기 LDPC 코드워드를 복호화하는 복호화부를 포함하며, 상기 디인터리버는 상기 복수의 로우의 각 컬럼 중 적어도 하나의 컬럼의 기설정된 위치부터 컬럼 방향으로 리드하여 디인터리빙을 수행한다.
여기에서, 상기 디인터리버는, 송신 장치로부터 수신된 상기 복수의 로우의 각 컬럼 중 적어도 하나의 컬럼에서 리드가 시작되는 위치에 대한 정보를 이용하여 디인터리빙을 수행할 수 있다.
한편, 본 발명의 일 실시 예에 따른 수신 장치의 디인터리빙 방법은 수신된 신호를 복조하여 LDPC 코드워드에 대응되는 값을 생성하는 단계, 상기 LDPC 코드워드에 대응되는 값을 복수의 로우에 라이트하고, 상기 복수의 로우의 각 컬럼을 리드하여 디인터리빙하는 단계 및, 상기 디인터리빙된 LDPC 코드워드에 대응되는 값을 이용하여 상기 LDPC 코드워드를 복호화하는 단계를 포함하며, 상기 디인터리빙하는 단계는 상기 복수의 로우의 각 컬럼 중 적어도 하나의 컬럼의 기설정된 위치부터 컬럼 방향으로 리드하여 디인터리빙을 수행한다.
여기에서, 상기 디인터리빙하는 단계는, 송신 장치로부터 수신된 상기 복수의 로우의 각 컬럼 중 적어도 하나의 컬럼에서 리드가 시작되는 위치에 대한 정보를 이용하여 디인터리빙을 수행할 수 있다.
이상과 같은 본 발명의 다양한 실시 예에 따르면 LDPC 부호화 성능을 향상시킬 수 있게 된다.
도 1은 본 발명의 일 실시 예에 따른 송신 장치의 구성을 설명하기 위한 블록도,
도 2 및 도 3은 본 발명의 일 실시 예에 따른 패리티 검사 행렬을 설명하기 위한 도면들,
도 4 내지 도 9는 본 발명의 일 실시 예에 따라 인터리빙을 수행하는 방법을 설명하기 위한 도면들,
도 10은 본 발명의 일 실시 예에 따른 송신 장치의 세부 구성을 설명하기 위한 블록도,
도 11은 본 발명의 일 실시 예에 따른 디먹스를 설명하기 위한 블록도,
도 12는 본 발명의 일 실시 예에 따른 수신 장치의 구성을 설명하기 위한 블록도, 그리고
도 13은 본 발명의 일 실시 예에 따른 인터리빙 방법을 설명하기 위한 흐름도이다.
이하에서는 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 설명한다.
도 1은 본 발명의 일 실시 예에 따른 송신 장치의 구성을 설명하기 위한 블록도이다. 도 1에 따르면, 송신 장치(100)는 부호화부(100) 및 비트 인터리버(120)를 포함한다.
부호화부(110)는 데이터에 대해 LDPC(Low Density Parity Check) 부호화를 수행한다. 구체적으로, 부호화부(110)는 입력되는 데이터를 정보 비트로 하여 정보 비트에 대한 패리티 비트를 생성하고, 정보 비트와 패리티 비트로 구성된 LDPC 코드워드를 출력할 수 있다. 이 경우, LDPC 코드워드의 길이(code length)는 64800 또는 16200가 될 수 있다. 즉, LDPC 코드워드는 64800 또는 16200 비트로 구성될 수 있다.
이 경우, 부호화부(110)는 도 2와 같은 패리티 검사 행렬(parity check matrix)를 이용할 수 있다.
도 2에 도시된 바와 같이, 패리티 검사 행렬은 0, 1을 원소(element)로 갖는 정보어 파트(information part)와 패리티 파트(parity part)로 구성된다.
도 2의 (a)에 따르면, 패리티 검사 행렬(10)에서 Nldpc는 LDPC 코드워드의 길이, Kldpc는 정보 비트의 길이, Nparity= Nldpc-Kldpc는 패리티의 길이를 나타낸다. 그리고, q= Qldpc= (Nldpc-Kldpc)/M이 성립하도록 M과 Qldpc를 결정한다. 여기에서, M과 Qldpc의 경우, 부호율(coding rate) 및 LDPC 코드워드의 길이에 따라 다양한 값을 가질 수 있다.
패리티 검사 행렬(10)에서 패리티 파트에 해당하는 부분, 즉, Kldpc 번째 컬럼부터 Nldpc-1 번째 컬럼까지의 구조는 이중 대각(dual diagonal) 형태이다. 따라서, 패리티 파트에 해당하는 컬럼의 차수(degree) 분포는 차수가 '1'인 마지막 컬럼을 제외하고 모두 차수 '2'를 가진다.
한편, 패리티 검사 행렬(10)에서 정보어 파트에 해당하는 부분 즉, 0 번째 컬럼부터 Kldpc-1 번째 컬럼까지의 구조를 이루는 규칙은 다음과 같다.
<규칙 1>: 패리티 검사 행렬(10)에서 정보어 파트에 해당하는 Kldpc개의 컬럼을 M 개씩 그룹핑(grouping)하여, 총 Kldpc/M개의 컬럼 그룹을 생성한다. 한편, 각 컬럼은 하기의 같은 <규칙 2>에 따라 구성될 수 있다.
<규칙 2>: 먼저 i 번째(i=1, 2,..., Kldpc/M) 컬럼 그룹의 첫 번째 컬럼에서의 1의 위치를 결정한다. 여기에서, 각 i 번째 컬럼 그룹의 첫 번째 컬럼의 차수를 Di라 할 때, 각 1이 있는 로우의 위치를
Figure 112013085392005-pat00001
이라 가정하면, i 번째 컬럼 그룹 내의 j 번째(j=1, 2,..., M-1) 로우에서 1이 있는 로우의 위치
Figure 112013085392005-pat00002
는 하기의 수학식 1과 같이 정의될 수 있다.
Figure 112013085392005-pat00003
여기에서, k=1, 2,..., Di이고, i=1, 2,..., Kldpc/M이고, j=1, 2,..., M-1이다.
한편, 수학식 1은 하기의 수학식 2와 같이 동일하게 표현될 수 있다.
Figure 112013085392005-pat00004
여기에서, k=0,1,2,..,Di-1, i=0,1,..,Kldpc/M, j=0,1,2,...,M이다.
이들 수학식에서
Figure 112013085392005-pat00005
는 i 번째 열 그룹 내의 j 번째 열에서 k 번째 무게-1이 있는 행의 인덱스, Nldpc는 LDPC 부호어의 길이, Kldpc는 정보어의 길이, Di는 i 번째 열 그룹에 속하는 열들의 차수, M은 하나의 열 그룹에 속하는 열의 개수를 의미한다.
이러한 규칙에 따르면, i 번째 컬럼 그룹에 속하는 컬럼들의 차수는 모두 Di로 일정함을 알 수 있다.
그리고, 상술한 수학식 1 또는 수학식 2에 의하면,
Figure 112013085392005-pat00006
값만을 알면 i 번째 열 그룹 내의 k 번째 무게-1이 있는 행의 인덱스를 알 수 있음이 나타난다. 그러므로, 각각의 열 그룹 내의 첫 번째 열에서 k 번째 무게-1이 있는 행의 인덱스 값을 저장하면, 도 2의 구조를 갖는 패리티 검사 행렬(10)(즉, 패리티 검사 행렬(10)의 정보어 부분)에서 무게-1이 있는 열과 행의 위치가 파악될 수 있다.
이러한 패리티 검사 행렬(10)은 유럽 디지털 방송 표준(standard)의 하나인 DVB-T2(Digital Video Broadcasting-Terrestrial version 2)에서 채택된 LDPC 부호화에서 이용되는 패리티 검사 행렬이다.
한편, 퍼뮤테이션(permutation)에 의해 패리티 검사 행렬(10)의 컬럼 및 로우 각각의 자리를 변경하면, 도 2의 (b)와 같은 패리티 검사 행렬(20)이 생성될 수 있다.
구체적으로, 도 2의 (a)에서 도시한 패리티 검사 행렬(10)을 컬럼과 로우를 이하 수학식 3(Row permutation)과 수학식 4(Column permutation)에 의해 퍼뮤테이션하면 도 2의 (b)에서 도시한 패리티 검사 행렬(20)을 얻을 수 있다.
Figure 112013085392005-pat00007
Figure 112013085392005-pat00008
여기에서, 로우 퍼뮤테이션이라 함은 패리티 검사 행렬(10)의 로우의 인덱스의 순서를 수학식 3을 이용하여 변경함을 의미한다. 그리고, 컬럼 퍼뮤테이션이라 함은 패리티 검사 행렬(10)의 컬럼의 인덱스 순서를 수학식 4를 이용하여 변경함을 의미한다.
한편, 수학식 3 및 수학식 4에 기초한 퍼뮤테이션을 수행하는 방법은 다음과 같다. 여기에서, 로우 퍼뮤테이션과 컬럼 퍼뮤테이션은 동일한 원리가 적용된다는 점에서, 이하에서는 로우 퍼뮤테이션을 일 예로 설명하도록 한다.
로우 퍼뮤테이션의 경우, X 번째 행에 대해 X= Qldpc×i+ j를 만족하는 i, j를 산출하고, 산출된 i, j를 M×j+ i에 대입하여 X 번째 행이 퍼뮤테이션되는 행을 산출하게 된다. 예를 들어, 7 번째 행의 경우, 7= 2×i+ j를 만족하는 i,j는 각각 3,1이 되므로, 7 번째 행은 10×1+ 3= 13 번째 행으로 퍼뮤테이션된다.
이와 같은 방식으로 로우 퍼뮤테이션 및 컬럼 퍼뮤테이션을 수행하면, 도 2의 (a)에서 도시한 패리티 검사 행렬(10)이 도 2의 (b)에서 도시한 패리티 검사 행렬(20)과 같이 나타낼 수 있게 된다.
이와 같은 방식에 따라 생성된 패리티 검사 행렬(20)을 이용하여 LDPC 부호화를 수행하면, 패리티 검사 행렬(10)에 의해 생성된 패리티 비트들 중 기설정된 간격마다 배치된 패리티 비트가 연속적으로 배치될 수 있다. 여기에서, 기설정된 간격은 Qldpc가 될 수 있다.
예를 들어, 패리티 검사 행렬(10)을 이용하여 생성된 LDPC 코드워드가 도 3의 (a)와 같은 형태를 갖는 경우를 가정한다. 여기에서, m= Nldpc-Kldpc-1이다. 이 경우, 패리티 검사 행렬(20)을 이용하여 LDPC 부호화를 수행하는 경우, 도 3의 (b)와 같은 LDPC 코드워드가 생성될 수 있다. 즉, 도 3의 (b)와 같이, 도 3의 (a)에 도시된 패리티 비트 중 Qldpc 간격(즉, q 간격)마다 배치된 M 개의 패리티 비트들이 연속적으로 배치되어 하나의 그룹을 형성하고, 각 그룹이 그룹 단위로 배치될 수 있다.
또한, 도 2의 (a)를 기반으로 부호화를 수행하여 생성된 패리티 비트들을 아래와 같은 수학식 5를 이용하여 패리티 인터리빙하면, 도 2의 (b)를 기반으로 부호화를 수행하여 생성된 패리티 비트들과 동일한 패리티 비트들을 얻을 수 있다.
Figure 112013085392005-pat00009
여기에서, 0≤k<M, 0≤l<Qldpc, P는 패리티 비트를 나타내며, 패리티 인터리빙을 통해 Kldpc+ Qldpc×k+l= Kldpc+ M×l+k를 만족하도록 패리티 비트의 인덱스가 변경되어 패리티 비트의 순서가 재정렬될 수 있다.
한편, 부호화부(110)는 LDPC 코드워드에 대해 HㆍCT=0을 만족하도록 부호화를 수행하여, 정보 비트에 대한 패리티 비트를 생성할 수 있다. 여기에서, H는 패리티 검사 행렬, C는 LDPC 코드워드가 될 수 있다.
예를 들어, 부호화부(110)는 Kldpc개의 비트들로 구성된 정보 비트를 입력받아 Nldpc개의 비트들로 구성되는 LDPC 코드워드를 생성할 수 있다. 즉, 부호화부(110)는 Kldpc개의 비트들로 구성된 정보 비트 (i0, i1, i2,...,
Figure 112013085392005-pat00010
)를 LDPC 부호화하여 LDPC 코드워드 (i0, i1, i2,...,
Figure 112013085392005-pat00011
, p0, p1, p2,..,
Figure 112013085392005-pat00012
)를 생성할 수 있다. 여기에서, p0, p1, p2,..,
Figure 112013085392005-pat00013
는 패리티 비트들을 의미한다.
한편, 부호화부(110)는 LDPC 부호화뿐만 아니라, BCH(Bose, Chaudhuri, Hocquenghem) 부호화를 수행할 수도 있다. 즉, 부호화부(110)는 입력되는 데이터에 BCH 부호화를 수행하여 BCH 패리티 비트를 부가하고, BCH 패리티 비트가 부가된 데이터를 정보어로 LDPC 부호화를 수행하여, LDPC 코드워드를 생성할 수도 있다.
비트 인터리버(120)는 복수의 컬럼을 이용하여 데이터 및 LDPC 부호화에 의해 생성된 패리티 비트에 대해 인터리빙을 수행한다.
구체적으로, 비트 인터리버(120)는 LDPC 인코더(110)에서 출력되는 LDPC 코드워드를 복수의 컬럼에 컬럼 방향으로 라이트(write)할 수 있다. 이때, 비트 인터리버(120)는 각 컬럼의 임의의 로우부터 LDPC 코드워드를 컬럼 방향으로 라이트하고, 마지막 로우에 LDPC 코드워드가 라이트되면 첫 번째 로우부터 LDPC 코드워드를 라이트하여 해당 컬럼의 모든 로우에 LDPC 코드워드를 라이트할 수 있다.
비트 인터리버(120)는 이러한 동작을 반복하여 복수의 컬럼에 LDPC 코드워드를 컬럼 방향으로 라이트하고, 컬럼 방향으로 라이트된 LDPC 코드워드를 로우 방향으로 리드(read)하여 인터리빙을 수행할 수 있다. 이때, LDPC 코드워드를 구성하는 데이터 및 패리티 비트는 비트 단위로 라이트 및 리드될 수 있다.
이때, 비트 인터리버(120)는 패리티 비트 중 기설정된 그룹 내에 포함된 패리티 비트가 복수의 컬럼 각각의 기설정된 위치에 배치되도록 데이터 및 패리티 비트를 컬럼 방향으로 라이트하여 인터리빙을 수행할 수 있다.
구체적으로, 비트 인터리버(120)는 패리티 비트 중 기설정된 간격마다 배치된 패리티 비트가 복수의 컬럼 각각의 첫 번째 로우에 배치되도록 데이터 및 패리티 비트를 복수의 컬럼에 라이트할 수 있다. 이를 위해, 비트 인터리버(120)는 데이터 또는 패리티 비트가 각 컬럼에 최초로 라이트되는 시작 위치를 조정할 수 있다.
여기에서, 기설정된 간격은 일정한 비트 간격으로, 일 예로 Qldpc이 될 수 있다. 비트 인터리버(120)는 패리티 비트 중 기설정된 비트 간격마다 배치된 패리티 비트를 동일한 패리티 그룹으로 구분하고, 복수의 패리티 그룹 중 하나의 패리티 그룹에 속하는 패리티 비트들을 복수의 컬럼 각각의 첫 번째 로우에 라이트할 수 있다.
예를 들어, LDPC 부호화에 의해 64800 비트의 LDPC 코드워드가 생성되고, Qldpc= 90, R(부호율)= 1/2 인 경우를 가정한다. 이 경우, 비트 인터리버(120)는 32400개의 패리티 비트들 중 90비트 간격마다 배치된 패리티 비트들을 동일한 패리티 그룹으로 구분할 수 있다.
구체적으로, 비트 인터리버(120)는 po, p1, p2,..., p32397, p32398, p32399의 패리티 비트들 중 90 비트 간격마다 배치된 패리티 비트들을 동일한 패리티 그룹으로 구분할 수 있다. 즉, 비트 인터리버(120)는 (p0, p90,..., p32310), (p1, p91,..., p32311), (p2, p92,..., p32312),..., (p89, p179,..., p32399)와 같이 패리티 그룹을 구분할 수 있다. 이 경우, j 번째 패리티 그룹에 속하는 패리티 비트들은 pj= {pk│k mod Qldpc= j, 0≤k＜ Nldpc-Kldpc } ( 0≤j＜Qldpc )와 같이 나타낼 수 있다.
하지만, 이는 일 예일 뿐이며 Qldpc은 부호화부(110)의 부호율 및 LDPC 코드워드의 길이에 따라 변경될 수 있다는 점에서, 하나의 패리티 그룹에 포함된 패리티 비트의 개수는 변경될 수 있음은 물론이다.
이하에서는 도 4 및 도 5를 참조하여 비트 인터리버(120)가 패리티 비트를 라이트하는 구체적인 방법에 대해 설명하도록 한다. 특히, 부호화부(110)가 도 2의 (a)와 같은 패리티 검사 행렬(10)을 이용하여 LDPC 부호화를 수행한 경우를 설명하도록 한다.
도 4 및 도 5와 같이, 비트 인터리버(120)는 로우의 개수가 Nr인 Nc 개의 컬럼으로 구성될 수 있다.
여기에서, 로우와 컬럼의 개수는 변조 방식 및 LDPC 코드워드의 길이에 따라 다양한 값을 가질 수 있다. 예를 들어, 64800 비트로 구성된 LDPC 코드워드를 16-QAM 방식으로 변조하는 경우, 비트 인터리버(120)는 로우의 개수가 8100 개인 8 개의 컬럼으로 구성될 수 있다.
한편, 비트 인터리버(120)는 기설정된 그룹 내에 포함된 패리티 비트를 각 컬럼의 첫 번째 로우에 배치하기 위해 데이터와 패리티 비트 중 데이터를 먼저 라이트하거나 패리티 비트를 먼저 라이트할 수 있다. 이하에서는 각 경우에 대해 설명하도록 한다.
< 데이터 → 패리티 비트 순으로 라이트하는 방법 >
비트 인터리버(120)는 데이터를 복수의 컬럼에 순차적으로 라이트하고, 데이터의 라이트가 완료된 이후 패리티 비트를 복수의 컬럼에 순차적으로 라이트할 수 있다. 보다 구체적인 설명을 위해 도 4를 참조하도록 한다.
먼저, 비트 인터리버(120)는 LDPC 코드워드를 구성하는 비트들 중 정보 비트들을 각 컬럼에 순차적으로 라이트할 수 있다.
구체적으로, 비트 인터리버(120)는 제1 컬럼의 첫 번째 로우부터 Nr 번째 로우까지 i0, i1,...,
Figure 112013085392005-pat00014
,
Figure 112013085392005-pat00015
을 라이트하여, 제1 컬럼의 모든 로우에 정보 비트들을 라이트할 수 있다.
그리고, 비트 인터리버(120)는 제2 컬럼의 임의의 로우 가령, x 번째 로우에
Figure 112013085392005-pat00016
을 라이트하고, x+1 번째 로우부터 Nr 번째 로우까지 다음 정보 비트들을 순차적으로 라이트한다. 즉, x+1 번째 로우부터 Nr 번째 로우까지
Figure 112013085392005-pat00017
,
Figure 112013085392005-pat00018
,..., ia -1, ia(여기에서, a = 2Nr-x)를 라이트한다.
그리고, 비트 인터리버(120)는 제2 컬럼의 마지막 로우에 정보 비트가 라이트되면 제2 컬럼의 첫 번째 로우부터 다음 정보 비트들을 순차적으로 라이트하여, 제2 컬럼의 모든 로우에 정보 비트들을 라이트할 수 있다.
즉, 비트 인터리버(120)는 제2 컬럼의 첫 번째 로우부터 x-1 번째 로우까지 ia+1, ia +2,..., ib -1, ib(여기에서, b = 2Nr-1)를 라이트할 수 있다. 이에 따라, 비트 인터리버(120)는 제2 컬럼의 모든 로우에 정보 비트들을 라이트할 수 있다.
이와 같이, 비트 인터리버(120)는 하나의 컬럼의 모든 로우에 정보 비트가 라이트되면, 다음 컬러의 임의의 로우부터 컬럼 방향으로 정보 비트를 라이트하고 마지막 로우까지 라이트되면 해당 컬럼의 첫 번째 로우부터 컬럼 방향으로 정보 비트를 라이트하여, 각 컬럼에 정보 비트를 라이트할 수 있다.
한편, 비트 인터리버(120)는 정보 비트들의 라이트가 완료되면, 패리티 비트를 각 컬럼에 순차적으로 라이트할 수 있다.
이때, 비트 인터리버(120)는 마지막 정보 비트가 라이트되는 컬럼에서 마지막 로우에 배치되도록 마지막 정보 비트가 라이트되는 컬럼에 최초로 라이트되는 정보 비트의 위치를 결정하고, 결정된 위치의 로우부터 정보 비트를 순차적으로 라이트할 수 있다. 이에 따라, 마지막 정보 비트는 해당 컬럼의 마지막 로우에 라이트되고, 해당 컬럼의 첫 번째 로우에는 첫 번째 패리티 비트가 라이트될 수 있다.
예를 들어, Ny 컬럼에 마지막 정보 비트
Figure 112013085392005-pat00019
가 라이트되는 경우를 가정한다. 이 경우, 비트 인터리버(120)는 마지막 정보 비트
Figure 112013085392005-pat00020
가 Ny 컬럼의 마지막 로우에 라이트되도록 하기 위해, Ny 컬럼에 최초로 라이트되는 정보 비트 ic가 라이트되어야 하는 로우의 위치 tc를 하기의 수학식 6을 통해 결정하고, 결정된 로우에 정보 비트 ic를 라이트할 수 있다.
Figure 112013085392005-pat00021
여기에서, Nparity는 패리티 비트의 개수, Nldpc는 LDPC 코드워드 비트의 개수, Nc는 컬럼의 개수, Nr은 로우의 개수를 나타낸다. 그리고,
Figure 112013085392005-pat00022
는 플로어(floor) 연산자를 의미한다.
다만, 이는 일 예일 뿐, tc는 수학식 6 이외의 다른 방법으로 결정될 수 있음은 물론이다.
이에 따라, 결정된 로우에 정보 비트 ic를 라이트하고 나머지 정보 비트를 컬럼 방향으로 순차적으로 라이트할 때, 마지막 정보 비트
Figure 112013085392005-pat00023
는 Ny 컬럼의 마지막 로우에 라이트되고 Ny 컬럼의 첫 번째 로우에는 첫 번째 패리티 비트 p0가 라이트될 수 있다.
이와 같은 방식으로, 비트 인터리버(120)는 첫 번째 패리티 비트를 컬럼의 첫 번째 로우에 라이트할 수 있다.
그리고, 비트 인터리버(120)는 패리티 비트를 컬럼 방향으로 순차적으로 라이트하여 해당 컬럼의 모든 로우에 비트를 라이트할 수 있다.
이후, 비트 인터리버(120)는 다음 컬럼(즉, 첫 번째 패리티 비트가 라이트된 컬럼의 다음 컬럼)의 첫 번째 로우에 첫 번째 패리티 비트와 동일한 패리티 그룹에 속하는 패리티 비트를 라이트할 수 있다.
구체적으로, 비트 인터리버(120)는 첫 번째 패리티 비트와 동일한 패리티 그룹에 속하는 패리티 비트를 다음 컬럼의 첫 번째 로우에 라이트하기 위해 해당 컬럼에 최초로 라이트되는 패티티 비트의 위치를 결정하고, 결정된 위치의 로우부터 패리티 비트를 순차적으로 라이트할 수 있다. 이에 따라, 다음 컬럼의 첫 번째 로우에는 첫 번째 패리티 비트와 동일한 패리티 그룹에 속하는 패리티 비트가 라이트될 수 있다.
예를 들어, Ny 컬럼의 첫 번째 로우에 패리티 비트 p0가 라이트되고, 다음 로우부터 p1, p2,...가 순차적으로 라이트되어, 패리티 비트 pd가 Ny 컬럼에서 마지막으로 라이트되는 경우를 가정한다. 이 경우, 비트 인터리버(120)는 패리티 비트 p0와 동일한 패리티 그룹에 속하는 패리티 비트들 중 하나 즉, 패리티 비트 p0와 q(=Qldpc)의 임의의 배수만큼(즉, kq) 떨어진 pkq가 Ny +1 컬럼의 첫 번째 로우에 라이트되도록 하기 위해, Ny +1 컬럼에 최초로 라이트되는 패리티 비트 pd +1가 라이트되어야 하는 로우의 위치 tc를 하기의 수학식 7을 통해 결정할 수 있다.
Figure 112013085392005-pat00024
여기에서, Nr은 로우의 개수, d는 첫 번째 패리티 비트가 라이트된 컬럼의 다음 컬럼에 최초로 라이트되는 패리티 비트의 인덱스를 나타낸다. 그리고,
Figure 112013085392005-pat00025
은 플로어 연산자를 의미한다.
다만, 이는 일 예일 뿐, tc는 수학식 7 이외의 다른 방법으로 결정될 수 있음은 물론이다.
그리고, 비트 인터리버(120)는 결정된 로우의 위치에 패리티 비트 pd + 1를 라이트하고, 다음 로우부터 pd +2, pd +3,...를 순차적으로 컬럼 방향으로 라이트할 수 있다. 이에 따라, Ny +1 컬럼의 첫 번째 로우에는 Ny 컬럼의 첫 번째 로우에 라이트된 패리티 비트 po와 동일한 패리티 그룹에 속하는 패리티 비트 pkq가 라이트될 수 있다.
비트 인터리버(120)는 상술한 방법을 반복적으로 수행하여 동일한 패리티 그룹에 속하는 패리티 비트들을 각 컬럼의 첫 번째 로우에 라이트할 수 있다.
예를 들어, po가 컬럼의 첫 번째 로우에 라이트되는 경우, po와 동일한 패리티 그룹에 속하는 패리티 비트들 즉, po와 임의의 배수만큼(즉, kq) 떨어진 패리티 비트들 pkq가 각 컬럼의 첫 번째 로우에 라이트될 수 있다.
한편, 각 컬럼에서 패리티 비트가 최초로 라이트되는 위치에 따라, 각 컬럼의 첫 번째 로우에 라이트되는 패리티 비트는 p0와 동일한 패리티 그룹에 속하는 패리티 비트들 중에서 다양하게 변경될 수 있다.
예를 들어, 도 4에서, 비트 인터리버(120)는 패리티 비트 pd +1가 라이트되는 로우의 위치를 x 번째 로우로 결정하여, p0와 동일한 패리티 그룹에 속하는 패리티 비트들 중에서 p2q를 Ny +1 컬럼의 첫 번째 로우에 라이트할 수 있다. 또한, 비트 인터리버(120)는 패리티 비트 pd +1가 라이트되는 로우의 위치를 x-2q 번째 로우로 결정하여 p0와 동일한 패리티 그룹에 속하는 패리티 비트들 중에서 p4q를 Ny +1 컬럼의 첫 번째 로우에 라이트할 수도 있다.
이와 같이, 비트 인터리버(120)는 각 컬럼의 최초로 라이트되는 패리티 비트의 위치를 다양하게 결정하여, 패리티 비트 p0와 동일한 패리티 그룹에 속하는 패리티 비트들을 각 컬럼의 첫 번째 로우에 라이트할 수 있다.
한편, 도 4에서는 Nc 컬럼의 첫 번째 로우에 패리티 비트 pm -q+1이 라이트되는 것으로 도시하였으나, 이는 일 예에 불과하다. 즉, 상술한 바와 같이, 패리티 비트 pm-Nr+1이 Nc 컬럼에 최초로 라이트되는 위치에 따라 Nc 컬럼의 첫 번째 로우에 라이트되는 패리티 비트는 패리티 비트 p0와 동일한 패리티 그룹에 속하는 패리티 비트들 중에서 다양하게 변경될 수 있다.
< 패리티 비트 → 데이터 순으로 라이트하는 방법 >
비트 인터리버(120)는 패리티 비트를 역순으로 복수의 컬럼에 순차적으로 라이트하고, 패리티 비트의 라이트가 완료된 이후 데이터를 역순으로 복수의 컬럼에 순차적으로 라이트할 수 있다. 보다 구체적인 설명을 위해 도 5를 참조하도록 한다.
먼저, 비트 인터리버(120)는 LDPC 코드워드를 구성하는 비트들 중 패리티 비트들을 각 컬럼에 순차적으로 라이트할 수 있다. 이 경우, 비트 인터리버(120)는 패리티 비트들을 역순으로 라이트할 수 있다.
구체적으로, 비트 인터리버(120)는 제1 컬럼의 첫 번째 로우부터 Nr 번째 로우까지 pm, pm -1,...,
Figure 112013085392005-pat00026
,
Figure 112013085392005-pat00027
(여기에서, m= Nldpc-Kldpc-1)을 라이트하여 제1 컬럼의 모든 로우에 패리티 비트들을 라이트할 수 있다.
그리고, 비트 인터리버(120)는 제2 컬럼의 첫 번째 로우에 마지막 패리티 비트와 동일한 패리티 그룹에 속하는 패리티 그룹에 속하는 패리티 비트를 라이트할 수 있다.
구체적으로, 비트 인터리버(120)는 제2 컬럼의 첫 번째 로우에 마지막 패리티 비트와 동일한 패리티 그룹에 속하는 패리티 비트를 라이트하기 위해 제2 컬럼에 최초로 라이트되는 패리티 비트의 위치를 결정하고, 결정된 위치의 로우부터 패리티 비트를 라이트할 수 있다. 이에 따라, 제2 컬럼의 첫 번째 로우에는 마지막 패리티 비트와 동일한 패리티 그룹에 속하는 패리티 비트가 라이트될 수 있다.
예를 들어, 제2 컬럼에 패리티 비트
Figure 112013085392005-pat00028
이 최초로 라이트되는 경우를 가정한다. 이 경우, 비트 인터리버(120)는 패리티 비트 pm과 q의 배수만큼(즉, kq) 떨어진 패리티 비트 pm - kq가 제2 컬럼의 첫 번째 로우에 라이트되도록 하기 위해, 제2 컬럼에 최초로 라이트되는 패리티 비트
Figure 112013085392005-pat00029
가 라이트되어야 하는 로우의 위치 tc를 하기의 수학식 8을 통해 결정하고, 결정된 로우에
Figure 112013085392005-pat00030
를 라이트할 수 있다. 여기에서, 임의의 배수 k는
Figure 112013085392005-pat00031
이 될 수 있다.
Figure 112013085392005-pat00032
여기에서, Nr은 로우의 개수가 될 수 있다.
그리고, 비트 인터리버(120)는 결정된 로우의 위치에 패리티 비트
Figure 112013085392005-pat00033
를 라이트하고, 다음 로우부터
Figure 112013085392005-pat00034
,
Figure 112013085392005-pat00035
,...를 순차적으로 컬럼 방향으로 라이트할 수 있다.
이에 따라, 제2 컬럼의 마지막 로우에는 패리티 비트 pm - kq +1이 라이트되고, 제2 컬럼의 첫 번째 로우에는 제1 컬럼의 첫 번째 로우에 라이트된 패리티 비트 pm과 동일한 패리티 그룹에 속하는 패리티 비트 pm - kq가 라이트될 수 있다. 여기에서, 임의의 배수 k는
Figure 112013085392005-pat00036
이 될 수 있다.
이와 같이, 비트 인터리버(120)는 마지막 패리티 비트와 동일한 패리티 그룹에 속하는 패리티 비트를 제2 컬럼의 첫 번째 로우에 라이트할 수 있다.
그리고, 비트 인터리버(120)는 이후의 패리티 비트를 역순으로 라이트하여 제2 컬럼의 모든 로우에 패리티 비트를 라이트할 수 있다. 즉, 비트 인터리버(120)는 제2 컬럼의 두 번째 로우부터 pm - kq +1, pm - kq +2,...를 순차적으로 라이트하여 제2 컬럼의 모든 로우에 패리티 비트를 라이트할 수 있다.
이후, 비트 인터리버(120)는 상술한 방법을 반복적으로 수행하여 마지막 패리티 비트와 동일한 패리티 그룹에 속하는 패리티 비트들을 각 컬럼의 첫 번째 로우에 라이트할 수 있다. 예를 들어, pm이 첫 번째 컬럼의 첫 번째 로우에 라이트되는 경우, pm과 동일한 패리티 그룹에 속하는 패리티 비트들 즉, pm과 임의의 배수만큼(즉, kq) 떨어진 패리티 비트들 pm - kq가 각 컬럼의 첫 번째 로우에 라이트될 수 있다.
한편, 각 컬럼에서 패리티 비트가 최초로 라이트되는 위치에 따라, 각 컬럼의 첫 번째 로우에 라이트되는 패리티 비트는 pm과 동일한 패리티 그룹에 속하는 패리티 비트들 중에서 다양하게 변경될 수 있다.
예를 들어, 도 5에서, 비트 인터리버(120)는 패리티 비트
Figure 112013085392005-pat00037
가 라이트되는 로우의 위치를 x 번째 로우로 결정하여 pm과 동일한 패리티 그룹에 속하는 패리티 비트들 중에서 pm -2q를 두 번째 컬럼의 첫 번째 로우에 라이트할 수 있다. 또한, 비트 인터리버(120)는 패리티 비트
Figure 112013085392005-pat00038
가 라이트되는 로우의 위치를 x-2q 번째 로우로 결정하여 pm과 동일한 패리티 그룹에 속하는 패리티 비트들 중에서 pm-4q를 두 번째 컬럼의 첫 번째 로우에 라이트할 수도 있다.
이와 같이, 비트 인터리버(120)는 각 컬럼의 최초로 라이트되는 패리티 비트의 위치를 다양하게 결정하여, 패리티 비트 pm와 동일한 패리티 그룹에 속하는 패리티 비트들을 각 컬럼의 첫 번째 로우에 라이트할 수 있다.
한편, 비트 인터리버(120)는 모든 패리티 비트가 라이트되면, 정보 비트를 각 컬럼에 라이트할 수 있다. 이 경우에도, 정보 비트들은 역순으로 각 컬럼에 라이트될 수 있다.
이때, 비트 인터리버(120)는 첫 번째 패리티 비트가 라이트되는 컬럼에 대해, 해당 컬럼의 첫 번째 로우에 마지막 패리티 비트와 동일한 패리티 그룹에 속하는 패리티 비트가 라이트될 수 있도록 해당 컬럼에 최초로 라이트되는 패리티 비트의 위치를 결정할 수 있다.
그리고, 비트 인터리버(120)는 결정된 위치의 로우부터 패리티 비트를 라이트하여, 마지막 패리티 비트와 동일한 패리티 그룹에 속하는 패리티 비트를 해당 컬러의 첫 번째 로우에 라이트할 수 있다.
즉, Nz 컬럼의 첫 번째 패리티 비트 p0가 라이트되는 경우를 가정한다. 이 경우, 비트 인터리버(120)는 마지막 패리티 비트 pm과 동일한 패리티 그룹에 속하는 패리티 비트 pq -1가 Nz 컬럼의 첫 번째 로우에 라이트되도록 하기 위해, Nz 컬럼에 최초로 라이트되는 패리티 비트 pn이 라이트되어야 하는 로우의 위치 tc를 하기의 수학식 9를 통해 결정할 수 있다.
Figure 112013085392005-pat00039
여기에서, Nr은 로우의 개수이다.
그리고, 비트 인터리버(120)는 결정된 로우의 위치에 패리티 비트 pn을 라이트하고, 다음 로우부터 pn -1, pn -2,... 순차적으로 컬럼 방향으로 라이트할 수 있다. 이에 따라, Nz 컬럼의 마지막 로우에는 패리티 비트 pq가 라이트되고, 첫 번째 로우에는 마지막 패리티 비트 pm과 동일한 패리티 그룹에 속하는 패리티 비트 pq -1가 라이트될 수 있다.
한편, 상술한 예에서는, Nz 컬럼 즉, 패리티 비트와 정보 비트가 함께 라이트되는 컬럼의 첫 번째 로우에 패리티 비트 pq -1가 라이트되는 것으로 설명하였으나 이는 일 예일 뿐이다. 즉, 상술한 바와 같이 패리티 비트 pn이 Nz 컬럼에 최초로 라이트되는 위치에 따라 Nz 컬럼의 첫 번째 로우에 라이트되는 패리티 비트는 패리티 비트 pm과 동일한 패리티 그룹에 속하는 패리티 비트들 중에서 다양하게 변경될 수 있다.
그리고, 비트 인터리버(120)는 Nz 컬럼의 두 번째 로우부터 pq -2, pq -3,..., p0를 순차적으로 라이트하여 모든 패리티 비트를 라이트할 수 있다.
이후, 비트 인터리버(120)는 모든 패리티 비트가 라이트되면, 정보 비트를 라이트할 수 있다. 이 경우에도, 정보 비트는 역순으로 라이트할 수 있다.
즉, 비트 인터리버(120)는 첫 번째 패리티 비트 p0가 라이트된 로우 다음부터
Figure 112013085392005-pat00040
,
Figure 112013085392005-pat00041
,...순으로 라이트하여, Nz 컬럼의 모든 로우에 비트를 라이트할 수 있다.
그리고, 비트 인터리버(120)는 나머지 컬럼에 정보 비트를 라이트하여 모든 정보 비트들을 라이트할 수 있다. 이 경우, 정보 비트가 각 컬럼에 최초로 라이트되는 로우의 위치는 임의로 결정될 수 있다.
이와 같이, 본 발명의 다양한 실시 예에 따르면 동일한 패리티 그룹에 속하는 패리티 비트들은 각 컬럼에서 동일한 로우에 위치될 수 있다. 여기에서, 동일한 패리티 그룹에 속하는 패리티 비트들은 기설정된 간격, 가령, Qldpc(=q) 간격마다 배치된 패리티 비트들로, 이들은 서로 연관성이 낮은 패리티 비트로 볼 수 있다.
여기에서, 연관성이 낮다는 것은 수신 측에서 터너 그래프(tanner graph)를 이용한 LDPC 복호화 시 동일한 검사 노드(check node)에 연결된 패스가 길다는 것을 의미하며, 이는 LDPC 복호화 시 서로 영향을 적게 준다는 것을 의미한다.
한편, 비트 인터리버(120)는 도 4 또는 도 5와 같은 방식에 따라 각 컬럼에 비트들을 라이트하면, 각 컬럼에 라이트된 비트들을 로우 방향으로 리드하여 인터리빙을 수행하게 된다. 이때, 서로 연관성이 낮은 패리티 비트들이 동일한 로우에 배치된다는 점에서, 연관성이 낮은 패리티 비트들이 동시에 순차적으로 출력될 수 있다.
이때, 동일한 로우에서 출력되는 비트들은 동일한 적어도 하나의 변조 심볼을 구성할 수 있다. 이 경우, 각 변조 심볼은 셀을 구성하여 OFDM 프레임에 매핑되어 OFDM 심볼을 구성하게 된다. 이에 따라, 연관성이 낮은 패리티 비트들은 동일한 변조 심볼에 포함되어, 이후 동일한 OFDM 심볼에 매핑되게 된다. 그리고, 비트 인터리빙 전 연속적으로 배치되었던 패리티 비트들은 다른 OFDM 심볼에 맵핑될 수 있어 시간 상으로 최대한 먼 간격으로 전송될 수 있다.
이에 따라, OFDM 심볼이 페이딩(fading)에 빠지는 경우라도, OFDM 심볼에 포함된 패리티 비트들은 서로 연관성이 낮다는 점에서, LDPC 복호화에 크게 영향을 주지 않게 된다.
한편, 비트 인터리버(120)는 복수의 컬럼에서 기설정된 간격마다 배치된 로우를 동일한 로우 그룹으로 구분하고, 각 로우 그룹에 라이트된 비트들을 기설정된 순서에 따라 리드할 수도 있다. 여기에서, 기설정된 간격은 Qldpc(=q)가 될 수 있다.
구체적으로, 비트 인터리버(120)는 임의의 로우 그룹에 포함된 복수의 로우 각각에 라이트된 비트들을 리드하고, 리드된 로우 그룹에 포함된 패리티 비트들과 연관성이 낮은 패리티 비트들을 포함하는 로우 그룹을 리드할 수 있다.
예를 들어, 도 6과 같이 비트 인터리버(120)는 첫 번째 로우 및 첫 번째 로우를 기준으로 Qldpc 간격만큼 떨어진 로우들을 제1 로우 그룹, 두 번째 로우 및 두 번째 로우를 기준으로 Qldpc 간격만큼 떨어진 로우들을 제2 로우 그룹,..., N 번째 로우 및 N 번째 로우를 기준으로 Qldpc 간격만큼 떨어진 로우들을 제N 로우 그룹으로 그룹핑할 수 있다.
그리고, 비트 인터리버(120)는 제1 로우 그룹에 포함된 복수의 로우 각각에 라이트된 비트들을 순차적으로 리드할 수 있다. 제1 로우 그룹에 포함된 비트들이 모두 리드되면, 비트 인터리버(120)는 제1 로우 그룹에 포함된 패리티 비트 p0와 연관성이 가장 낮은 패리티 비트 pl을 포함하는 로우 그룹을 판단한다. 여기에서, 패리티 비트 pl은 LDPC 코드워드 상에서 패리티 비트 p0와 패리티 비트 pkq -1 사이의 중간에 배치된 패리티 비트일 수 있다.
그리고, 비트 인터리버(120)는 패리티 비트 pl을 포함하는 로우 그룹의 각 로우에 라이트된 비트들을 순차적으로 리드할 수 있다.
이와 같은 방법을 반복적으로 수행하여, 비트 인터리버(120)는 복수의 컬럼에 라이트된 모든 비트들을 리드할 수 있다.
다만, 이는 일 예일 뿐, 비트 인터리버(120)는 로우 그룹 각각에 인덱스를 부여하고, 각 인덱스에 bit-reverse order를 적용하여 이전에 리드된 로우 그룹과 연관성이 가장 낮은 패리티 비트들을 포함하는 로우 그룹을 판단할 수도 있다.
이와 같이, 리딩 동작을 수행하게 되면, 각 로우를 순차적으로 리딩할 때보다 어느 정도 연관성을 갖는 패리티 비트들이 동일한 OFDM 심볼에 매핑될 가능성이 더욱 작아지게 되므로, LDPC 복호화 성능이 보다 향상될 수 있게 된다.
한편, 상술한 도 4 내지 도 6에서는 도 2의 (a)에 도시된 패리티 검사 행렬(10)을 이용하여 LDPC 부호화를 수행한 경우, 기설정된 간격마다 배치된 패리티 비트를 복수의 컬럼 각각의 기설정된 위치에 배치하기 위한 방법을 설명하였다.
이하에서는, 도 7 내지 도 9를 참조하여, 도 2의 (b)에 도시된 패리티 검사 행렬(20)을 이용한 경우를 설명하도록 한다.
한편, 도 2의 (b)에 도시된 패리티 검사 행렬(20)에 기초하여 생성된 LDPC 코드워드 즉, 도 3의 (b)에 도시된 LDPC 코드워드는 도 2의 (a)에 도시된 패리티 검사 행렬(10)에 기초하여 생성된 LDPC 코드워드 즉, 도 3의 (a)에 도시된 LDPC 코드워드의 패리티에 대해 수학식 5를 이용하여 인터리빙을 수행한 결과와 같다. 따라서, 비트 인터리버(120)는 도 2의 (a)에 도시된 패리티 검사 행렬(10)에 기초하여 생성된 LDPC 코드워드에 대해 패리티 인터리빙을 수행하여, 도 3의 (b)에 도시된 LDPC 코드워드를 생성할 수도 있다.
비트 인터리버(120)는 패리티 비트 중 기설정된 그룹 내에 포함된 패리티 비트가 복수의 컬럼 내의 기설정된 위치에 배치되도록 데이터(즉, 정보 비트) 및 패리티 비트를 컬럼 방향으로 라이트하여 인터리빙을 수행할 수 있다.
여기에서, 기설정된 그룹은 LDPC 코드워드에서 M 개의 연속된 패리티 비트들을 포함하는 그룹들 중 첫 번째 위치하는 그룹이 될 수 있다. 예를 들어, 도 3의 (b)를 참조하면, 기설정된 그룹은 첫 번째 위치하는 그룹 즉, p0, pq,..., pm -q+1로 구성된 패리티 그룹이 될 수 있다.
이때, 비트 인터리버(120)는 기설정된 그룹 내에 포함된 패리티 비트들 중 첫 번째 위치하는 패리티 비트가 컬럼의 첫 번째 로우에 배치되도록 데이터 및 패리티 비트를 복수의 컬럼에 라이트할 수 있다. 이를 위해, 비트 인터리버(120)는 데이터 또는 패리티 비트가 각 컬럼에 최초로 라이트되는 시작 위치를 조정할 수 있다.
또는, 기설정된 그룹은 LDPC 코드워드에서 M 개의 연속된 패리티 비트들을 포함하는 그룹들 중 마지막에 위치하는 그룹이 될 수 있다. 예를 들어, 도 3의 (b)를 참조하면, 기설정된 그룹은 마지막에 위치하는 그룹 즉, pq -1, p2q -1,..., pm으로 구성된 패리티 그룹이 될 수 있다.
이때, 비트 인터리버(120)는 기설정된 그룹 내에 포함된 패리티 비트들 중 마지막에 위치하는 패리티 비트가 컬럼의 첫 번째 로우에 배치되도록 데이터 및 패리티 비트를 복수의 컬럼에 라이트할 수 있다. 이를 위해, 비트 인터리버(120)는 데이터 또는 패리티 비트가 각 컬럼에 최초로 라이트되는 시작 위치를 조정할 수 있다.
보다 구체적인 설명을 위해 도 7 및 도 8을 참조하도록 한다.
한편, 비트 인터리버(120)는 기설정된 그룹 내에 포함된 패리티 비트를 각 컬럼의 첫 번째 로우에 배치하기 위해 데이터와 패리티 비트 중 데이터를 먼저 라이트하거나 패리티 비트를 먼저 라이트할 수 있다. 이하에서는 각 경우에 대해 설명하도록 한다.
< 데이터 → 패리티 비트 순으로 라이트하는 방법 >
비트 인터리버(120)는 데이터를 복수의 컬럼에 순차적으로 라이트하고, 데이터의 라이트가 완료된 이후 패리티 비트를 복수의 컬럼에 순차적으로 라이트할 수 있다. 보다 구체적인 설명을 위해 도 7을 참조하도록 한다.
먼저, 비트 인터리버(120)는 LDPC 코드워드를 구성하는 비트들 중 정보 비트들을 각 컬럼에 순차적으로 라이트할 수 있다. 정보 비트를 라이트하는 방식은 도 4에서 설명한 바와 동일하다는 점에서 구체적인 설명은 생략하도록 한다.
한편, 비트 인터리버(120)는 정보 비트들의 라이트가 완료되면, 패리티 비트를 각 컬럼에 순차적으로 라이트할 수 있다.
이때, 비트 인터리버(120)는 첫 번째 그룹 내에 포함된 패리티 비트들 중 첫 번째 위치하는 패리티 비트를 마지막 정보 비트가 라이트되는 컬럼의 첫 번째 로우에 라이트할 수 있다.
구체적으로, 비트 인터리버(120)는 마지막 정보 비트가 해당 컬럼에서 마지막 로우에 라이트되도록 해당 컬럼에 최초로 라이트되는 정보 비트의 위치를 결정하고, 결정된 위치의 로우부터 정보 비트를 라이트할 수 있다. 이에 따라, 비트 인터리버(120)는 해당 컬럼의 마지막 로우에 마지막 정보 비트를 라이트하게 되며, 첫 번째 그룹 내에 포함된 패리티 비트들 중 첫 번째 위치하는 패리티 비트를 해당 컬럼의 첫 번째 로우에 라이트할 수 있다.
예를 들어, Ny 컬럼에 마지막 정보 비트
Figure 112013085392005-pat00042
가 라이트되는 경우를 가정한다. 이 경우, 비트 인터리버(120)는 마지막 정보 비트
Figure 112013085392005-pat00043
가 Ny 컬럼의 마지막 로우에 라이트되도록 하기 위해, Ny 컬럼에 최초로 라이트되는 정보 비트 ic가 라이트되어야 하는 로우의 위치 tc를 결정할 수 있다. 이 경우, 비트 인터리버(120)는 상술한 수학식 6을 이용하여 tc를 결정할 수 있다.
그리고, 비트 인터리버(120)는 결정된 위치의 로우에 정보 비트 ic를 라이트하고, 다음 로우부터 ic +1, ic +2,...를 순차적으로 라이트할 수 있다. 이에 따라, Ny 컬럼의 마지막 로우에
Figure 112013085392005-pat00044
를 라이트되고, Ny 컬럼의 첫 번째 로우에는 첫 번째 그룹 내에 포함된 패리티 비트들 중 첫 번째 위치하는 패리티 비트 po가 라이트될 수 있다.
이후, 비트 인터리버(120)는 패리티 비트를 그룹별로 순차적으로 라이트할 수 있다.
구체적으로, 비트 인터리버(120)는 첫 번째 그룹에 속하는 패리티 비트들 중 첫 번째 위치하는 패리티 비트 p0를 첫 번째 로우에 라이트한 후, 그와 동일한 그룹에 속하는 패리티 비트 pq, p2q..., pm -q+1 를 컬럼 방향으로 순차적으로 라이트할 수 있다.
이에 따라, 그룹 내에 속하는 패리티 비트들이 모두 라이트되면, 비트 인터리버(120)는 다음 그룹에 속하는 패리티 비트들을 라이트할 수 있다. 즉, 비트 인터리버(120)는 첫 번째 그룹에 포함된 패리티 비트들이 모두 라이트되면, 두 번째 그룹 내에 포함된 패리티 비트 p1, pq +1, p2q +1,..., pm -q+2를 컬럼 방향으로 순차적으로 라이트할 수 있다.
이에 따라, 비트 인터리버(120)는 그룹별로 패리티 비트를 컬럼에 라이트할 수 있다. 이때, 비트 인터리버(120)는 하나의 컬럼의 모든 로우에 비트들이 라이트되면, 다음 컬럼의 첫 번째 로우부터 컬럼 방향으로 패리티 비트를 라이트할 수 있다.
이와 같은 방식으로, 비트 인터리버(120)는 첫 번째 그룹 내에 포함된 패리티 비트들 중 첫 번째 위치하는 패리티 비트를 컬럼의 첫 번째 로우에 라이트하고, 나머지 패리티 비트를 그룹별로 순차적으로 복수의 컬럼에 라이트할 수 있다.
< 패리티 비트 → 데이터 순으로 라이트하는 방법 >
비트 인터리버(120)는 패리티 비트를 역순으로 복수의 컬럼에 순차적으로 라이트하고, 패리티 비트의 라이트가 완료된 이후 데이터를 역순으로 복수의 컬럼에 순차적으로 라이트할 수 있다. 보다 구체적인 설명을 위해 도 8을 참조하도록 한다.
먼저, 비트 인터리버(120)는 LDPC 코드워드를 구성하는 비트들 중 패리티 비트들을 각 컬럼에 순차적으로 라이트할 수 있다. 이 경우, 비트 인터리버(120)는 패리티 비트들을 역순으로 라이트할 수 있다.
이때, 비트 인터리버(120)는 마지막 그룹 내에 포함된 패리티 비트들 중 마지막에 위치하는 패리티 비트를 첫 번째 컬럼의 첫 번째 로우에 라이트할 수 있다. 그리고, 비트 인터리버(120)는 마지막 그룹 내에 포함된 나머지 패리티 비트들을 역순으로 첫 번째 컬럼에 라이트하여, 마지막 그룹 내에 포함된 패리티 비트를 모두 라이트할 수 있다.
즉, 비트 인터리버(120)는 패리티 비트 pm, pm -q,..., pq -1 순으로 제1 컬럼의 첫 번째 로우부터 라이트하여, 마지막 그룹 내에 포함된 패리티 비트 모두를 라이트할 수 있다.
이에 따라, 마지막 그룹 내에 속하는 패리티 비트들이 모두 라이트되면, 비트 인터리버(120)는 다음 그룹에 속하는 패리티 비트들을 라이트할 수 있다. 즉, 비트 인터리버(120)는 마지막 그룹 내에 속하는 패리티 비트들이 모두 라이트되면, 마지막 그룹 바로 이전 그룹에 포함된 패리티 비트 pm -1, pm -q-1,..., pq -2 순으로 컬럼 방향으로 라이트할 수 있다.
이에 따라, 비트 인터리버(120)는 그룹별로 패리티 비트를 컬럼에 라이트할 수 있다. 이때, 비트 인터리버(120)는 하나의 컬럼의 모든 로우에 비트들이 라이트되면, 다음 컬럼의 첫 번째 로우부터 패리티 비트를 컬럼 방향으로 라이트할 수 있다.
이와 같은 방식으로, 비트 인터리버(120)는 마지막 그룹 내에 포함된 패리티 비트들 중 마지막에 위치하는 패리티 비트를 첫 번째 컬럼의 첫 번째 로우에 라이트하고, 나머지 패리티 비트를 그룹별로 복수의 컬럼에 라이트할 수 있다.
한편, 비트 인터리버(120)는 모든 패리티 비트가 라이트되면, 정보 비트를 각 컬럼에 라이트할 수 있다. 이 경우에도, 정보 비트들은 역순으로 각 컬럼에 라이트될 수 있다.
예를 들어, 도 8과 같이, 비트 인터리버(120)는 Nz 컬럼에 패리티 비트 p0가 라이트되면, p0가 라이트된 다음 로우부터 정보 비트
Figure 112013085392005-pat00045
,
Figure 112013085392005-pat00046
,... 순으로 라이트할 수 있다.
이 경우에, 비트 인터리버(120)는 하나의 컬럼의 모든 로우에 비트들이 라이트되면, 다음 컬럼의 임의의 로우부터 정보 비트를 역순으로 라이트할 수 있다. 그리고, 비트 인터리버(120)는 해당 컬럼의 마지막 로우에 정보 비트가 라이트되면, 해당 컬럼의 첫 번째 로우부터 정보 비트를 역순으로 라이트할 수 있다.
이와 같은 방식으로, 비트 인터리버(120)는 모든 정보 비트를 컬럼에 라이트할 수 있다.
이와 같이, 본 발명의 일 실시 예에 따르면 패리티 비트는 그룹별로 각 컬럼에 라이트될 수 있다. 여기에서, 각 그룹은 Qldpc(= q)간격마다 배치된 패리티 비트들을 포함한다는 점에서, 각 그룹에 포함된 패리티 비트들은 서로 연관성이 낮은 패리티 비트로 볼 수 있다.
한편, 비트 인터리버(120)는 도 7 또는 도 8과 같은 방식에 따라 각 컬럼에 비트들이 라이트되면, 각 컬럼에 라이트된 비트들을 로우 방향으로 리드하여 인터리빙을 수행할 수 있다.
이때, 비트 인터리버(120)는 복수의 컬럼에서 기설정된 개수의 로우를 동일한 로우 그룹으로 구분하고, 각 로우 그룹에 라이트된 비트들을 기설정된 순서에 따라 리드할 수 있다. 여기에서, 기설정된 개수는 M이 될 수 있다.
즉, M개의 로우에 배치된 패리티 비트들은 동일한 그룹에 속하는 패리티 비트들이고, 이들은 Qldpc 간격마다 배치된 패리티 비트라는 점에서 서로 연관성이 낮은 패리티 비트로 볼 수 있다.
구체적으로, 비트 인터리버(120)는 임의의 로우 그룹에 포함된 복수의 로우 각각에 라이트된 비트들을 리드하고, 리드된 로우 그룹에 포함된 패리티 비트들과 연관성이 낮은 패리티 비트들을 포함하는 로우 그룹을 리드할 수 있다.
예를 들어, 도 9와 같이, 비트 인터리버(120)는 M개의 로우씩 동일한 로우 그룹으로 그룹핑하고, 복수의 로우 그룹 중 제1 로우 그룹에 포함된 복수의 로우 각각에 라이트된 비트들을 순차적으로 리드할 수 있다. 그리고, 비트 인터리버(120)는 제1 로우 그룹에 포함된 패리티 비트와 연관성이 낮은 패리티 비트를 포함하는 로우 그룹을 판단한다.
이 경우, 비트 인터리버(120)는 각 로우 그룹에 인덱스를 부여하고, 각 인덱스에 bit-reverse order를 적용하여 이전에 리드된 로우 그룹과 연관성이 가장 낮은 패리티 비트들을 포함하는 로우 그룹을 판단할 수 있다.
그리고, 비트 인터리버(120)는 연관성이 낮은 패리티 비트를 포함하는 로우 그룹의 각 로우에 라이트된 비트들을 순차적으로 리드할 수 있다.
이와 같은 방법을 반복적으로 수행하여, 비트 인터리버(120)는 복수의 컬럼에 라이트된 모든 비트들을 리드할 수 있다.
이와 같이, 리딩 동작을 수행하게 되면, 각 로우를 순차적으로 리딩할 때보다 어느 정도 연관성을 갖는 패리티 비트들이 동일한 OFDM 심볼에 매핑될 가능성이 더욱 작아지게 되므로, LDPC 복호화 성능이 보다 향상될 수 있게 된다.
도 10은 본 발명의 일 실시 예에 따른 송신 장치의 세부 구성을 설명하기 위한 블록도이다. 도 10에 따르면, 송신 장치(100)는 부호화부(110), 비트 인터리버(120), 디먹스(130), 변조부(140) 및 타임 인터리버(150)를 포함한다. 여기에서, 부호화부(110), 비트 인터리버(120)는 도 1 내지 도 9에서 설명한 바와 동일한 기능을 수행한다는 점에서, 중복되는 부분에 대한 구체적인 설명은 생략하도록 한다.
디먹스(130)는 인터리빙된 LDPC 코드워드 비트들을 디멀티플렉싱하여 변조부(140)로 출력한다.
구체적으로, 디먹스(130)는 인터리빙된 LDPC 코드워드에 대해 시리얼-투-패러렐(serial-to-parallel) 변환을 수행하여, 인터리빙된 LDPC 부호어를 일정한 개수의 비트를 갖는 패러렐 시퀀스(parallel sequence)(또는, 셀)로 변환하여 출력할 수 있다. 여기에서, 패러렐 시퀀스를 구성하는 비트의 개수는 변조 심볼을 구성하는 비트의 개수와 동일할 수 있다.
예를 들어, 도 11과 같이, 디먹스(130)는 인터리빙된 LDPC 코드워드 V=[v0,v1,v2,...]를 입력받고, 입력된 비트들을 순차적으로 복수의 서브 스트림 중 하나에 출력하여 입력된 LDPC 부호어 비트들을 패러렐 시퀀스로 변환하여 출력할 수 있다. 여기에서, 복수의 서브 스트림 각각에서 동일한 인덱스를 갖는 비트들이 동일한 패러렐 시퀀스를 구성할 수 있다. 즉, 패러렐 시퀀스 각각은 (b0,0,b1,0,...,
Figure 112013085392005-pat00047
), (b0 ,1,b1 ,1,...,
Figure 112013085392005-pat00048
),..., (b0,do,b1,do,...,
Figure 112013085392005-pat00049
)가 될 수 있다.
한편, 디먹스(13)가 입력되는 LDPC 코드워드 비트들 vdi를 be , do로 디멀티플렉싱하는 구체적인 방법은 하기와 같이 정의될 수 있다.
do= di div Nsubstreams
e: 서브 스트림의 인덱스 (0 ≤ e ＜ Nsubstreams)
vdi: 디먹스(130)에 입력되는 비트들
di: 디먹스(130)에 입력되는 비트들의 인덱스
be,do: 디먹스(130)에서 출력되는 비트들
do: 각 서브 스트림을 구성하는 비트들의 인덱스
구체적으로, 디먹스(130)는 상술한 파라미터 및 하기의 표 1을 참조하여, 입력되는 비트들 vdi를 be , do로 디멀티플렉싱할 수 있다.
Figure 112013085392005-pat00050
예를 들어, 변조 방식이 16-QAM이고, Nsubstreams= 4인 경우, 디먹스(130)는 순차적으로 입력되는 비트들 중에서 인덱스 i가 i mod 4= 0을 만족하는 비트들은 제0 서브 스트림으로 출력하고, 인덱스 i가 i mod 4= 1를 만족하는 비트들을 제2 서브 스트림으로 출력하고, 인덱스 i가 i mod 4= 2을 만족하는 비트들을 제1 서브 스트림으로 출력하고, 인덱스 i가 i mod 4= 3을 만족하는 비트들을 제3 서브 스트림으로 출력할 수 있다. 이에 따라, 입력된 LDPC 부호어 비트들 V=(v0,v1,v2,...)는 (b0,0, b1 ,0, b2 ,0, b3 ,0)=(v0,v2,v1,v3), (b0 ,1, b1 ,1, b2 ,1, b3 ,1)=(v4,v6,v5,v7),... 와 같이 출력될 수 있다.
한편, 서브 스트림의 개수는 하기의 표 2와 같이 변조 심볼을 구성하는 비트의 개수와 동일할 수 있다.
변조 방식 서브 스트림의 개수(Nsubstreams)
QPSK 2
16-QAM 4
64-QAM 6
256-QAM 8
1024-QAM 10
4096-QAM 12
하지만, 이는 일 예일 뿐, 입력되는 비트들이 디먹싱되는 서브 스트림은 다양한 룰에 기초하여 결정될 수 있다.
이와 같이, 디먹스(130)는 인터리빙된 LDPC 코드워드를 구성하는 비트들을 추가로 재정렬할 수 있다.
변조부(140)는 디멀티플렉싱된 LDPC 코드워드를 변조 심볼에 맵핑한다.
구체적으로, 변조부(140)는 디먹스(130)에서 출력되는 비트들을 QPSK, 16-QAM, 64-QAM, 256-QAM, 1024-QAM, 4096-QAM 등의 다양한 변조 방식을 이용하여 변조할 수 있다.
이 경우, 디먹스(130)는 변조 심볼 개수만큼의 비트로 구성된 패러렐 시퀀스를 출력한다는 점에서, 변조부(140)는 디먹스(130)에서 출력되는 패러렐 시퀀스 각각을 순차적으로 변조 심볼에 맵핑할 수 있다. 여기에서, 변조 심볼은 성상도(constellation)에서의 성상점(constellation point)에 대응되며, (b0,do,b1,do,...,
Figure 112013085392005-pat00051
)= (y0 , do,y1 , do,...,yη mod , do)와 같이 나타낼 수 있다. 여기에서, ηmod는 변조 심볼을 구성하는 비트의 개수로, 변조 방식이 QPSK, 16-QAM, 64-QAM, 256-QAM, 1024-QAM, 4096-QAM인 경우 ηmod는 각각 2,4,6,8,10,12가 될 수 있다.
타임 인터리버(150)는 여러 개의 LDPC 코드워드에 대응되는 셀들을 시간 단위로 인터리빙한다. 여기에서, 셀은 변조부(140)에서 출력되는 변조 심볼이 될 수 있다. 즉, 타임 인터리버(150)는 하나의 LDPC 코드워드에서 생성된 셀들과 다른 LDPC 코드워드에서 생성된 셀들의 순서를 시간 단위로 재정렬할 수 있다.
한편, 도 10을 참조하면, 본 발명의 일 실시 예에 따른 송신 장치(100)는 셀 인터리버(미도시)를 구비하지 않는다는 점을 알 수 있다. 여기에서, 셀 인터리버(미도시)는 하나의 LDPC 코드워드에서 생성된 셀들을 인터리빙하여, 하나의 LDPC 코드워드에서 생성된 셀들의 순서를 재정렬하는 기능을 수행한다.
즉, 본 발명의 일 실시 예에 따르면, 비트 인터리버(120)는 서로 연관성이 낮은 비트들이 적어도 하나의 변조 심볼을 구성하여 동일한 OFDM 심볼에 매핑되도록 LDPC 코드워드 비트들에 대해 인터리빙을 수행한다. 따라서, 본 발명의 일 실시 예에 따른 송신 장치(100)는 별도의 셀 인터리버(미도시)를 구비하지 않아도 셀 인터리버(미도시)에서와 동일한 효과를 가질 수 있다.
한편, 도 1 및 도 10에는 도시하지 않았지만, 본 발명의 일 실시 예에 따른 송신 장치(100)는 변조 심볼을 구성하는 셀을 OFDM 심볼에 매핑하여 OFDM 프레임을 구성하고, 이를 수신 장치(1200)로 전송하기 위한 모듈(미도시)을 더 포함할 수 있다.
또한, 본 발명의 일 실시 예에 따른 송신 장치(100)는 DVB-T2 규격 또는, 현재 표준 제정 중인 ATSC 3.0(Advanced Television Systems Committee) 규격에서 정의된 구성요소 중 적어도 하나를 포함할 수 있으며, DVB-T2 규격 내용은 이미 알려졌다는 점에서 구체적인 설명은 생략하도록 한다. 이 경우, 도 10의 부호화부(110), 비트 인터리버(120), 디먹스(130), 변조부(140) 및 타임 인터리버(150)는 BICM(Bit Interleaved Coding & Modulation) 모듈 내의 FEC encoding, Bit interleaver, Demux bits to cells, Map cells to constellations 및 Time interleaver 각각에 대응될 수 있다.
도 12는 본 발명의 일 실시 예에 따른 수신 장치의 구성을 설명하기 위한 블록도이다. 도 12와 같이, 수신 장치(1200)는 복조부(1210), 디인터리버(1220) 및 복호화부(1230)를 포함한다.
복조부(1210)는 송신 장치(100)에서 전송한 신호를 수신하여 복조한다.
구체적으로, 복조부(1210)는 수신된 신호를 복조하여 LDPC 코드워드에 대응되는 값을 생성한다. 즉, 복조부(1210)는 수신된 신호에서 변조 심볼에 맵핑되었던 LDPC 코드워드 비트들에 대응되는 값을 결정한다.
이 경우, LDPC 코드워드에 대응되는 값은 수신된 신호에 대한 채널 값으로 표현될 수 있다. 여기에서, 채널 값을 결정하는 방법은 다양하게 존재할 수 있으며, 일 예로, LLR(Log Likelihood Ratio) 값을 결정하는 방법이 될 수 있다.
여기에서, LLR 값은 송신 장치(100)에서 전송한 비트가 0일 확률과 1일 확률의 비율에 Log를 취한 값으로 나타낼 수 있다. 또는, LLR 값은 경판정(hard decision)에 따라 결정된 비트 값 자체가 될 수 있으며, 또한, LLR 값은 송신 장치(100)에서 전송한 비트가 0 또는 1일 확률이 속하는 구간에 따라 결정된 대표 값이 될 수도 있다.
한편, 수신된 신호는 서로 연관성이 낮은 패리티 비트들이 적어도 하나의 동일한 변조 심볼에 매핑되어 있을 수 있다. 이에 대해서는, 송신 장치(100)에 대한 부분에서 구체적으로 설명한바 있다.
비트 디인터리버(1220)는 복조부(1210)로부터 수신한 신호(즉, 복조부(1210)의 출력 값)를 디인터리빙한다.
이 경우, 비트 디인터리버(1220)는 송신 장치(100)의 비트 인터리버(120)에 대응되는 구성요소로, 비트 인터리버(120)에서 수행된 동작을 역으로 수행한다.
구체적으로, 비트 디인터리버(1220)는 LDPC 코드워드에 대응되는 값을 복수의 로우에 라이트하고, 복수의 로우의 각 컬럼을 리드하여 디인터리빙을 수행할 수 있다. 여기에서, LDPC 코드워드에 대응되는 값은 LLR 값이 될 수 있다.
이 경우, 비트 디인터리버(1220)는 송신 장치(100)로부터 수신된 복수의 로우의 각 컬럼 중 적어도 하나의 컬럼에서 리드가 시작되는 위치에 대한 정보를 이용하여 디인터리빙을 수행할 수 있다.
즉, 상술한 바와 같이 비트 인터리버(120)는 인터리빙 시 패리티 비트 중 기설정된 그룹 내에 포함된 패리티 비트가 복수의 컬럼 각각의 기설정된 위치에 배치되도록 비트가 각 컬럼에서 최초로 라이트되는 위치를 조정하였다. 따라서, 송신 장치(100)는 이에 기초하여 수신 장치(1200)가 원 신호를 복원하기 위해 비트 디인터리버(1220)가 복수의 로우의 각 컬럼에서 LDPC 코드워드에 대응되는 값을 리드할 때, 각 컬럼에서 리드를 시작하는 위치에 대한 정보를 수신 장치(1200)로 전송할 수 있다. 이에 따라, 비트 디인터리버(1220)는 수신된 정보에 기초하여 각 컬럼에서 리드를 시작하는 로우의 위치를 결정하고, 해당 위치부터 LDPC 코드워드에 대응되는 값을 리드하여, 비트 인터리버(120)에서 인터리빙을 수행하기 전과 동일한 순서가 되도록 LDPC 코드워드에 대응되는 값을 디인터리빙할 수 있다.
복호화부(1230)는 비트 디인터리버(1220)로부터 수신한 신호(즉, 비트 디인터리버(1220)의 출력 값)를 복호화한다.
이 경우, 복호화부(1230)는 송신 장치(100)의 부호화부(110)에 대응되는 구성요소로, 부호화부(110)에서 수행된 동작을 역으로 수행한다.
구체적으로, 복호화부(1230)는 디인터리빙된 LDPC 코드워드에 대응되는 값을 이용하여 LDPC 코드워드를 복호화한다. 여기에서, LDPC 코드워드에 대응되는 값은 LLR 값이 될 수 있다.
이 경우, 복호화부(1230)는 bipartite 그래프 상에서 합곱(sum-product) 알고리즘(algorithm)에 기반한 반복 복호(iterative decoding) 알고리즘을 사용하여 LDPC 복호화를 수행할 수 있다. 여기에서, 합곱 알고리즘은 메시지 패싱 알고리즘(message passing algorithm)의 일종이며, 메시지 패싱 알고리즘이라 함은 bipartite 그래프 상에서 에지를 통해 메시지들을 교환하고, 변수 노드들 혹은 검사 노드들로 입력되는 메시지들로부터 출력 메시지를 계산하여 업데이트하는 알고리즘을 나타낸다.
그리고, 복호화부(1230)는 도 2의 (a) 또는 도 2의 (b)와 같은 패리티 검사 행렬(10, 20)에 기초하여 복호화를 수행할 수 있다. 즉, 복호화부(1230)는 도 2의 (a) 또는 도 2의 (b)와 같은 패리티 검사 행렬(10, 20)에 기초하여 bipartite 그래프를 생성하고, 이러한 bipartite 그래프 상에서 LLR 값을 교환하여 LDPC 코드워드를 복호화할 수 있다.
한편, 도 12에 도시하지 않았지만, 본 발명의 일 실시 예에 따른 수신 장치(1200)는 복조부(1210)와 비트 디인터리버(1220) 사이에 배치되는 먹스(미도시)를 더 포함할 수 있다.
먹스(미도시)는 송신 장치(100)의 디먹스(130)에 대응되는 구성요소로, 디먹스(130)에서 수행된 동작을 역으로 수행한다.
즉, 먹스(미도시)는 복조부(1210)에서 출력된 LDPC 부호어에 대응되는 값을 패러렐-투-시리얼(parallel-to-serial) 변환하여 LDPC 부호어에 대응되는 값을 멀티플렉싱한다. 여기에서, LDPC 부호어에 대응되는 값은 LLR 값이 될 수 있다.
한편, 상술한 예에서 설명하지 않았지만, 송신 장치(100) 및 수신 장치(1200)에 구비된 각종 구성요소들은 하드웨어로 구현될 수 있다.
그리고, 송신 장치(100) 및 수신 장치(1200)는 LDPC 부호화 및 복호화에 이용되는 패리티 검사 행렬을 저장하기 위한 별도의 메모리(미도시)를 포함할 수 있다.
도 13은 본 발명의 일 실시 예에 따른 송신 장치의 인터리빙 방법을 설명하기 위한 흐름도이다.
먼저, 데이터에 대해 LDPC 부호화를 수행한다(S1310).
이후, 복수의 컬럼을 이용하여 데이터 및 상기 LDPC 부호화에 의해 생성된 패리티 비트에 대해 인터리빙을 수행한다(S1320). 이 경우, 패리티 비트 중 기설정된 그룹 내에 포함된 패리티 비트가 복수의 컬럼 각각의 기설정된 위치에 배치되도록 데이터 및 패리티 비트를 컬럼 방향으로 라이트하여 인터리빙을 수행할 수 있다.
구체적으로, 패리티 비트 중 기설정된 간격마다 배치된 패리티 비트가 복수의 컬럼 각각의 첫 번째 로우에 배치되도록, 데이터 및 패리티 비트를 복수의 컬럼에 라이트할 수 있다. 이 경우, 패리티 비트 중 기설정된 간격마다 배치된 패리티 비트를 복수의 컬럼 각각의 첫 번째 로우에 배치하기 위해, 데이터 또는 패리티 비트가 각 컬럼에 최초로 라이트되는 시작 위치를 조정할 수 있다.
한편, S1320 단계는 데이터를 복수의 컬럼에 순차적으로 라이트하고, 데이터의 라이트가 완료된 이후 패리티 비트를 복수의 컬럼에 순차적으로 라이트할 수 있다. 또는, 패리티 비트를 역순으로 복수의 컬럼에 순차적으로 라이트하고, 패리티 비트의 라이트가 완료된 이후 데이터를 역순으로 복수의 컬럼에 순차적으로 라이트할 수 있다.
도 14는 본 발명의 일 실시 예에 따른 수신 장치의 디인터리빙 방법을 설명하기 위한 흐름도이다.
먼저, 수신된 신호를 복조하여 LDPC 코드워드에 대응되는 값을 생성한다(S1410). 여기에서, LDPC 코드워드에 대응되는 값은 수신된 신호에 대한 채널 값으로 일 예로, LLR 값이 될 수 있다.
이후, LDPC 코드워드에 대응되는 값을 복수의 로우에 라이트하고, 복수의 로우의 각 컬럼을 리드하여 디인터리빙을 수행한다(S1420).
구체적으로, 복수의 로우의 각 컬럼 중 적어도 하나의 컬럼의 기설정된 위치부터 컬럼 방향으로 리드하여 디인터리빙을 수행할 수 있다. 이 경우, 송신 장치(100)로부터 수신된 복수의 로우의 각 컬럼 중 적어도 하나의 컬럼에서 리드가 시작되는 위치에 대한 정보를 이용하여 디인터리빙을 수행할 수 있다.
그리고, 디인터리빙된 LDPC 코드워드에 대응되는 값을 이용하여 LDPC 코드워드를 복호화한다(S1430).
구체적으로, bipartite 그래프 상에서 합곱 알고리즘에 기반한 반복 복호 알고리즘을 사용하여 LDPC 복호화를 수행할 수 있으며, 도 2의 패리티 검사 행렬(10, 20)을 이용할 수 있다.
한편, 본 발명에 따른 인터리빙 방법 및 디인터리빙 방법을 순차적으로 수행하는 프로그램이 저장된 비일시적 판독 가능 매체(non-transitory computer readable medium)가 제공될 수 있다.
비일시적 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로는, 상술한 다양한 어플리케이션 또는 프로그램들은 CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등과 같은 비일시적 판독 가능 매체에 저장되어 제공될 수 있다.
또한, 송신 장치에 대해 도시한 상술한 블록도에서는 버스(bus)를 미도시하였으나, 전자 장치에서 각 구성요소 간의 통신은 버스를 통해 이루어질 수도 있다. 또한, 각 디바이스에는 상술한 다양한 단계를 수행하는 CPU, 마이크로 프로세서 등과 같은 프로세서가 더 포함될 수도 있다.
또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
110 : 부호화부 120 : 인터리버

Claims (15)

  1. 정보어 비트들에 대해 LDPC 부호화를 수행하여 패리티 비트들을 생성하는 부호화부; 및,
    복수의 컬럼을 이용하여 상기 정보어 비트들 및 상기 패리티 비트들을 인터리빙하는 비트 인터리버;를 포함하며,
    상기 비트 인터리버는,
    상기 패리티 비트들 중 기설정된 간격마다 배치된 패리티 비트들이 상기 복수의 컬럼의 동일한 로우에 라이트되도록, 상기 정보어 비트들 및 상기 패리티 비트들을 상기 복수의 컬럼에 컬럼 방향으로 라이트하고, 상기 복수의 컬럼에 라이트된 비트들을 로우 방향으로 리드하여 인터리빙을 수행하는 것을 특징으로 하는 송신 장치.
  2. 제1항에 있어서,
    상기 비트 인터리버는,
    상기 기설정된 간격마다 배치된 패리티 비트들이 상기 복수의 컬럼의 첫 번째 로우에 라이트되도록, 상기 정보어 비트들 및 상기 패리티 비트들을 상기 복수의 컬럼에 컬럼 방향으로 라이트하는 것을 특징으로 하는 송신 장치.
  3. 제2항에 있어서,
    상기 비트 인터리버는,
    상기 기설정된 간격마다 배치된 패리티 비트들을 상기 복수의 컬럼의 첫 번째 로우에 라이트하기 위해, 정보어 비트 또는 패리티 비트가 각 컬럼에 최초로 라이트되는 시작 위치를 조정하는 것을 특징으로 하는 송신 장치.
  4. 제1항에 있어서,
    상기 비트 인터리버는,
    상기 정보어 비트들을 상기 복수의 컬럼 중 일부 컬럼에 라이트하고, 상기 정보어 비트들을 라이트한 후, 상기 복수의 컬럼에서 상기 정보어 비트들이 라이트되지 않은 로우들에 상기 패리티 비트들을 라이트하는 것을 특징으로 하는 송신 장치.
  5. 제1항에 있어서,
    상기 비트 인터리버는,
    상기 패리티 비트들을 상기 복수의 컬럼에 중 일부 컬럼에 라이트하고, 상기 패리티 비트들을 라이트한 후, 상기 복수의 컬럼에서 상기 패리티 비트들이 라이트되지 않은 로우들에 상기 정보어 비트들을 라이트하는 것을 특징으로 하는 송신 장치.
  6. 송신 장치의 인터리빙 방법에 있어서,
    정보어 비트들에 대해 LDPC 부호화를 수행하여 패리티 비트들을 생성하는 단계; 및,
    복수의 컬럼을 이용하여 상기 정보어 비트들 및 상기 패리티 비트들을 인터리빙하는 단계;를 포함하며,
    상기 인터리빙하는 단계는,
    상기 패리티 비트들을 중 기설정된 간격마다 배치된 패리티 비트가 상기 복수의 컬럼의 동일한 로우에 라이트되도록, 상기 정보어 비트들 및 상기 패리티 비트들을 상기 복수의 컬럼에 컬럼 방향으로 라이트하고, 상기 복수의 컬럼에 라이트된 비트들을 로우 방향으로 리드하여 인터리빙을 수행하는 것을 특징으로 하는 인터리빙 방법.
  7. 제6항에 있어서,
    상기 인터리빙하는 단계는,
    상기 기설정된 간격마다 배치된 패리티 비트들이 상기 복수의 컬럼의 첫 번째 로우에 라이트되도록, 상기 정보어 비트들 및 상기 패리티 비트들을 상기 복수의 컬럼에 라이트하는 것을 특징으로 하는 인터리빙 방법.
  8. 제7항에 있어서,
    상기 인터리빙하는 단계는,
    상기 기설정된 간격마다 배치된 패리티 비트들을 상기 복수의 컬럼의 첫 번째 로우에 라이트하기 위해, 정보어 비트 또는 패리티 비트가 각 컬럼에 최초로 라이트되는 시작 위치를 조정하는 것을 특징으로 하는 인터리빙 방법.
  9. 제6항에 있어서,
    상기 인터리빙하는 단계는,
    상기 정보어 비트들을 상기 복수의 컬럼 중 일부 컬럼에 라이트하고, 상기 정보어 비트들을 라이트한 후, 상기 복수의 컬럼에서 상기 정보어 비트들이 라이트되지 않은 로우들에 상기 패리티 비트들을 라이트하는 것을 특징으로 하는 인터리빙 방법.
  10. 제6항에 있어서,
    상기 인터리빙하는 단계는,
    상기 패리티 비트를 상기 복수의 컬럼 중 일부 컬럼에 라이트하고, 상기 패리티 비트들을 라이트한 후, 상기 복수의 컬럼에서 상기 패리티 비트들이 라이트되지 않은 로우들에 상기 정보어 비트들을 라이트하는 것을 특징으로 하는 인터리빙 방법.
  11. 송신 장치로부터 수신된 신호를 복조하여 LDPC 코드워드에 대응되는 값을 생성하는 복조부;
    상기 LDPC 코드워드에 대응되는 값을 복수의 로우에 라이트하고, 상기 복수의 로우의 각 컬럼을 리드하여 디인터리빙하는 비트 디인터리버; 및,
    상기 디인터리빙된 LDPC 코드워드에 대응되는 값을 이용하여 상기 LDPC 코드워드를 복호화하는 복호화부;를 포함하며,
    상기 디인터리버는,
    상기 복수의 로우의 각 컬럼 중 적어도 하나의 컬럼의 기설정된 위치부터 컬럼 방향으로 리드하여 디인터리빙을 수행하며,
    상기 송신 장치는,
    패리티 비트들 중 기설정된 간격마다 배치된 패리티 비트가 상기 복수의 컬럼의 동일한 로우에 라이트되도록, 정보어 비트들 및 상기 패리티 비트들을 상기 복수의 컬럼에 컬럼 방향으로 라이트하고, 상기 복수의 컬럼에 라이트된 비트들을 로우 방향으로 리드하여 인터리빙을 수행하고, 상기 인터리빙된 비트들에 기초하여 상기 신호를 생성하는 것을 특징으로 하는 수신 장치.
  12. 제11항에 있어서,
    상기 디인터리버는,
    상기 송신 장치로부터 수신된 상기 복수의 로우의 각 컬럼 중 적어도 하나의 컬럼에서 리드가 시작되는 위치에 대한 정보를 이용하여 디인터리빙을 수행하는 것을 특징으로 하는 수신 장치.
  13. 수신 장치의 디인터리빙 방법에 있어서,
    송신 장치로부터 수신된 신호를 복조하여 LDPC 코드워드에 대응되는 값을 생성하는 단계;
    상기 LDPC 코드워드에 대응되는 값을 복수의 로우에 라이트하고, 상기 복수의 로우의 각 컬럼을 리드하여 디인터리빙하는 단계; 및,
    상기 디인터리빙된 LDPC 코드워드에 대응되는 값을 이용하여 상기 LDPC 코드워드를 복호화하는 단계;를 포함하며,
    상기 디인터리빙하는 단계는,
    상기 복수의 로우의 각 컬럼 중 적어도 하나의 컬럼의 기설정된 위치부터 컬럼 방향으로 리드하여 디인터리빙을 수행하며,
    상기 송신 장치는,
    패리티 비트들 중 기설정된 간격마다 배치된 패리티 비트가 상기 복수의 컬럼의 동일한 로우에 라이트되도록, 정보어 비트들 및 상기 패리티 비트들을 상기 복수의 컬럼에 컬럼 방향으로 라이트하고, 상기 복수의 컬럼에 라이트된 비트들을 로우 방향으로 리드하여 인터리빙을 수행하고, 상기 인터리빙된 비트들에 기초하여 상기 신호를 생성하는 것을 특징으로 하는 디인터리빙 방법.
  14. 제13항에 있어서,
    상기 디인터리빙하는 단계는,
    송신 장치로부터 수신된 상기 복수의 로우의 각 컬럼 중 적어도 하나의 컬럼에서 리드가 시작되는 위치에 대한 정보를 이용하여 디인터리빙을 수행하는 것을 특징으로 하는 디인터리빙 방법.
  15. 제1항에 있어서,
    상기 비트 인터리버는,
    상기 패리티 비트들을 각각 연속된 기설정된 개수의 비트들을 포함하는 복수의 그룹으로 구분하고, 상기 복수의 그룹 각각의 첫 번째 또는 마지막 패리티 비트가 상기 복수의 컬럼 각각의 첫 번째 로우에 라이트되도록, 상기 정보어 비트들 및 상기 패리티 비트들을 상기 복수의 컬럼에 컬럼 방향으로 라이트하며,
    상기 기설정된 간격마다 배치된 패리티 비트들은, 상기 복수의 그룹 각각의 첫 번째 또는 마지막 패리티 비트들 포함하는 것을 특징으로 하는 송신 장치.
KR1020130112199A 2013-04-08 2013-09-17 송신 장치, 그의 인터리빙 방법, 수신 장치 및 그의 디인터리빙 방법 KR102242390B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP20140163785 EP2790328A1 (en) 2013-04-08 2014-04-07 Bit-interleaving for DVB-T2 LDPC codes
US14/246,296 US9450704B2 (en) 2013-04-08 2014-04-07 Transmitting apparatus, interleaving method thereof, receiving apparatus, and deinterleaving method thereof
PCT/KR2014/003049 WO2014168405A1 (en) 2013-04-08 2014-04-08 Transmitting apparatus, interleaving method thereof, receiving apparatus, and deinterleaving method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361809479P 2013-04-08 2013-04-08
US61/809,479 2013-04-08

Publications (2)

Publication Number Publication Date
KR20140122161A KR20140122161A (ko) 2014-10-17
KR102242390B1 true KR102242390B1 (ko) 2021-04-20

Family

ID=51993385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130112199A KR102242390B1 (ko) 2013-04-08 2013-09-17 송신 장치, 그의 인터리빙 방법, 수신 장치 및 그의 디인터리빙 방법

Country Status (1)

Country Link
KR (1) KR102242390B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11671111B2 (en) 2019-04-17 2023-06-06 Samsung Electronics Co., Ltd. Hardware channel-parallel data compression/decompression

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110119568A1 (en) 2009-11-18 2011-05-19 Samsung Electronics Co., Ltd. Method and apparatus for transmitting and receiving data in a communication system
US20130055049A1 (en) 2011-01-21 2013-02-28 Yutaka Murakami Encoding method, decoding method, encoder, and decoder

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2518923A1 (en) * 2011-04-26 2012-10-31 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes of rate 2/5 and QAM constellations

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110119568A1 (en) 2009-11-18 2011-05-19 Samsung Electronics Co., Ltd. Method and apparatus for transmitting and receiving data in a communication system
US20130055049A1 (en) 2011-01-21 2013-02-28 Yutaka Murakami Encoding method, decoding method, encoder, and decoder

Also Published As

Publication number Publication date
KR20140122161A (ko) 2014-10-17

Similar Documents

Publication Publication Date Title
US10382063B2 (en) Receiving apparatus and de-interleaving method thereof
US11563448B2 (en) Receiving apparatus and de-interleaving method thereof
US11356117B2 (en) Transmitting apparatus and signal processing method thereof
US9871621B2 (en) Transmitting apparatus and signal processing method thereof
CN110086474B (zh) 发送器设备及其信号处理方法
KR102223056B1 (ko) 송수신 장치 및 그의 신호 처리 방법
US9450704B2 (en) Transmitting apparatus, interleaving method thereof, receiving apparatus, and deinterleaving method thereof
KR102178262B1 (ko) 패리티 검사 행렬 생성 방법, 그를 이용한 부호화 장치, 부호화 방법, 복호화 장치 및 복호화 방법
CN110730052A (zh) 发送设备及其交织方法
KR102606202B1 (ko) 송신 장치 및 그의 신호 처리 방법
KR102598272B1 (ko) 송신 장치 및 그의 신호 처리 방법
US11817953B2 (en) Transmitting apparatus and signal processing method thereof
KR102288510B1 (ko) 송신 장치, 수신 장치 및 그들의 신호 처리 방법
KR102329573B1 (ko) 송신 장치 및 그의 신호 처리 방법
KR102242390B1 (ko) 송신 장치, 그의 인터리빙 방법, 수신 장치 및 그의 디인터리빙 방법
KR102202385B1 (ko) 송신 장치 및 그의 신호 처리 방법
KR102163710B1 (ko) 송신 장치 및 그의 신호 처리 방법
KR20200117940A (ko) 송신 장치 및 그의 신호 처리 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant