KR102237138B1 - Display device and luminance control method thereof - Google Patents

Display device and luminance control method thereof Download PDF

Info

Publication number
KR102237138B1
KR102237138B1 KR1020200079555A KR20200079555A KR102237138B1 KR 102237138 B1 KR102237138 B1 KR 102237138B1 KR 1020200079555 A KR1020200079555 A KR 1020200079555A KR 20200079555 A KR20200079555 A KR 20200079555A KR 102237138 B1 KR102237138 B1 KR 102237138B1
Authority
KR
South Korea
Prior art keywords
luminance
plc
display device
apl
data
Prior art date
Application number
KR1020200079555A
Other languages
Korean (ko)
Other versions
KR20200083420A (en
Inventor
임경호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200079555A priority Critical patent/KR102237138B1/en
Publication of KR20200083420A publication Critical patent/KR20200083420A/en
Application granted granted Critical
Publication of KR102237138B1 publication Critical patent/KR102237138B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

본 발명은 표시장치와 그 휘도 제어 방법에 관한 것으로, PLC(Peak Luminance Control) 커브를 균등 분할하여 다수의 PLC 포인트들을 설정하고, 상기 PLC 커브가 낮아질 때 APL이 가장 높은 PLC 포인트의 휘도를 초기 휘도로 제한하는 휘도 제어부를 포함한다.The present invention relates to a display device and a luminance control method thereof, wherein a plurality of PLC points are set by equally dividing a PLC (Peak Luminance Control) curve, and when the PLC curve is lowered, the luminance of the PLC point having the highest APL is set to the initial luminance. It includes a luminance control unit limited to.

Description

표시장치와 그 휘도 제어 방법{DISPLAY DEVICE AND LUMINANCE CONTROL METHOD THEREOF}Display device and its luminance control method {DISPLAY DEVICE AND LUMINANCE CONTROL METHOD THEREOF}

본 발명은 표시장치와 그 휘도 제어 방법에 관한 것이다.The present invention relates to a display device and a luminance control method thereof.

평판 표시장치는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기 발광 다이오드 표시장치(Organic Light Emitting Diode Display, 이하 "OLED 표시장치"라 함), 전기영동 표시장치(Electrophoretic Display Device: EPD) 등이 있다. 액정표시장치는 액정 분자에 인가되는 전계를 데이터 전압에 따라 제어하여 화상을 표시한다. 액티브 매트릭스 타입의 액정표시장치는 공정 기술과 구동 기술의 발달에 힘입어 가격이 낮아지고 성능이 높아져 소형 모바일 기기부터 대형 텔레비젼까지 거의 모든 표시장치에 적용되어 가장 널리 이용되고 있다.Flat panel displays include Liquid Crystal Display Device (LCD), Plasma Display Panel (PDP), Organic Light Emitting Diode Display ("OLED Display"), and electricity. Electrophoretic Display Device (EPD), and the like. A liquid crystal display device displays an image by controlling an electric field applied to liquid crystal molecules according to a data voltage. Active matrix type liquid crystal display devices have been applied to almost all display devices, from small mobile devices to large TVs, and are widely used due to lower cost and higher performance thanks to the development of process technology and driving technology.

OLED 표시장치는 자발광소자이기 때문에 백라이트가 필요한 액정표시장치에 비하여 소비전력이 낮고, 더 얇게 제작될 수 있다. 또한, OLED 표시장치는 시야각이 넓고 응답속도가 빠른 장점이 있다. OLED 표시장치는 액정표시장치와 경쟁하면서 시장을 확대하고 있다. Since the OLED display device is a self-luminous device, power consumption is lower than that of a liquid crystal display device that requires a backlight and can be manufactured to be thinner. In addition, the OLED display has a wide viewing angle and a fast response speed. OLED display devices are expanding the market while competing with liquid crystal display devices.

OLED 표시장치의 픽셀들은 자발광 소자인 유기발광다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함한다. OLED에는 도 1과 같이 애노드(Anode)와 캐소드(Cathode) 사이에 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL) 등의 유기 화합물층이 적층된다. OLED 표시장치는 형광 또는 인광 유기물 박막에 전류를 흐르게 하여 픽셀의 OLED 내에서 전자와 정공이 유기물층에서 결합할 때 발광하는 현상을 이용하여 입력 영상을 재현한다. The pixels of an OLED display device include an organic light emitting diode (hereinafter referred to as "OLED") which is a self-luminous device. In OLED, as shown in Fig. 1, a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer is used between the anode and the cathode. Organic compound layers such as transport layer, ETL) and electron injection layer (EIL) are stacked. An OLED display reproduces an input image by using a phenomenon in which electrons and holes emit light when electrons and holes are combined in the organic material layer in the OLED of a pixel by flowing a current through a fluorescent or phosphorescent organic material thin film.

OLED 표시장치는 발광재료의 종류, 발광방식, 발광구조, 구동방식 등에 따라 다양하게 나뉘어질 수 있다. OLED 표시장치는 발광방식에 따라 형광발광, 인광발광으로 나뉠 있고, 발광구조에 따라 전면 발광(Top Emission) 구조와 배면 발광(Bottom Emission) 구조로 나뉘어질 수 있다. 또한, OLED 표시장치는 구동방식에 따라 PMOLED(Passive Matrix OLED)와 AMOLED(Active Matrix OLED)로 나뉘어질 수 있다.OLED display devices can be classified in various ways according to the type of light-emitting material, light-emitting method, light-emitting structure, and driving method. OLED display devices are divided into fluorescence emission and phosphorescence emission according to the emission method, and may be divided into a top emission structure and a bottom emission structure according to the emission structure. In addition, OLED display devices may be divided into PMOLED (Passive Matrix OLED) and AMOLED (Active Matrix OLED) according to the driving method.

표시장치의 소비 전력을 효과적으로 줄이기 위해서는, 전력 소비에 큰 영향을 끼치는 화면의 휘도를 낮추는 것이 필요하다. 그러나 단순히 휘도를 낮추면 소비 전력을 낮출 수 있으나 화질이 열화될 수 있다. 예를 들어, 사용자가 표시 영상의 휘도를 낮추면 평균 화상 레벨(Average Picture level, 이라 "APL"이라 함)이 높은 밝은 영상에서 휘도가 과도하게 낮아질 수 있다. 평균 화상 레벨(APL)은 1 프레임 영상 데이터에서 가장 밝은 색의 휘도 평균으로 정의되고, 수학식 1과 같이 나타낼 수 있다. In order to effectively reduce the power consumption of the display device, it is necessary to lower the luminance of the screen, which has a great influence on the power consumption. However, simply lowering the luminance can reduce power consumption, but the picture quality may deteriorate. For example, if the user lowers the luminance of the display image, the luminance may be excessively lowered in a bright image having a high average image level (referred to as “APL”). The average image level APL is defined as an average of the luminance of the brightest color in one frame image data, and can be expressed as Equation (1).

Figure 112020067167711-pat00001
Figure 112020067167711-pat00001

여기서, R은 적색 데이터, G는 녹색 데이터, B는 청색 데이터를 의미한다. Max(R, G, B)는 R, G, B 중 최대값이고, SUM{Max(R, G, B)}는 R, G, B 중 최대값의 합이다. Here, R stands for red data, G stands for green data, and B stands for blue data. Max(R, G, B) is the maximum value among R, G, and B, and SUM{Max(R, G, B)} is the sum of the maximum values among R, G, and B.

밝은 픽셀 데이터의 개수가 많은 영상은 평균 화상 레벨(APL)이 높다. 반면에, 밝은 픽셀 데이터의 개수가 적은 영상은 평균 화상 레벨(APL)이 낮다. 픽셀 데이터가 8 bit 일 때, 피크 화이트 계조(Peak white gray level)는 계조값 255 이다. An image with a large number of bright pixel data has a high average image level (APL). On the other hand, an image with a small number of bright pixel data has a low average image level (APL). When the pixel data is 8 bits, the peak white gray level is a gray scale value of 255.

도 2에서, 화면 전체의 픽셀들 중에서 대략 25%의 픽셀들이 피크 화이트 계조를 표시하고 나머지 픽셀들이 블랙 계조 0(zero)를 표시하면, APL은 25%이다. 이에 비하여, 화면 전체의 픽셀들이 피크 화이트 계조 255를 표시할 때 APL은 100%이다. 이하에서, APL = 25% 일 때의 휘도를 피크 휘도(peak luminance)라 하고, APL = 100 %의 휘도를 풀 화이트 휘도(full white luminance)라 한다. In FIG. 2, if approximately 25% of pixels of the entire screen display peak white gradation and the remaining pixels display black gradation 0 (zero), the APL is 25%. In contrast, when the pixels of the entire screen display the peak white gradation 255, the APL is 100%. Hereinafter, the luminance at APL = 25% is referred to as peak luminance, and the luminance at APL = 100% is referred to as full white luminance.

피크 휘도는 풀 화이트 휘도에 비하여 화면의 부하가 낮기 때문에 더 높다. OLED 표시장치의 경우에, 풀 화이트 휘도에서 픽셀들의 OLED에 더 많은 전류가 흘러 풀 화이트 휘도 보다 더 밝게 발광한다. 피크 휘도 제어(Peak Luminance Control : PLC) 방법(이하, "PLC 제어 방법"이라 함)은 도 3에 도시된 PLC 커브를 바탕으로 APL이 높아질수록 휘도를 낮추어 소비 전력을 낮춘다. PLC 커브는 픽셀의 최대 휘도를 정의한다. 표시패널의 픽셀들은 PLC 커브에 의해 제한된 최대 휘도 이하로 발광한다. PLC 커브는 도 3과 낮은 APL에서 픽셀들의 최대 휘도를 피크휘도 수준으로 높이는 반면, APL이 높아질수록 픽셀들의 최대 휘도를 낮추도록 APL에 따른 휘도값들을 정의한다. The peak luminance is higher than the full white luminance because the screen load is lower. In the case of an OLED display device, more current flows through the OLED of the pixels in full white luminance to emit brighter than full white luminance. The Peak Luminance Control (PLC) method (hereinafter, referred to as “PLC control method”) lowers the luminance as the APL increases based on the PLC curve shown in FIG. 3 to lower power consumption. The PLC curve defines the maximum luminance of a pixel. The pixels of the display panel emit light below the maximum luminance limited by the PLC curve. The PLC curve defines the luminance values according to the APL so as to increase the maximum luminance of the pixels to the peak luminance level in FIG. 3 and in the low APL, while the higher APL decreases the maximum luminance of the pixels.

도 3과 같이 PLC 커브는 수학식 2와 같다. PLC 커브를 8 개의 PLC 포인트들로 균등 분할할 수 있다. 사용자가 유저 인터페이스(User Interface, UI)를 통해 휘도를 조절하면 수학식 2에서 k가 사용자의 휘도 조절양에 비례하여 조절되어 모든 APL에서 PLC 포인트들의 휘도가 일정한 비율로 조절된다.As shown in FIG. 3, the PLC curve is shown in Equation 2. The PLC curve can be divided equally into 8 PLC points. When the user adjusts the luminance through a user interface (UI), k in Equation 2 is adjusted in proportion to the user's luminance adjustment amount so that the luminance of the PLC points is adjusted at a constant rate in all APLs.

Figure 112020067167711-pat00002
Figure 112020067167711-pat00002

여기서, i = 0, 1, 2, 3, 4, 5, 6, 7Where i = 0, 1, 2, 3, 4, 5, 6, 7

k는 휘도 조정 변수로서 k = 1.00 ~ 0 이다. k is a luminance adjustment variable and k = 1.00 to 0.

P0는 피크 휘도이고, Pi는 피크 휘도 보다 낮은 제i PLC 포인트의 휘도이다.P0 is the peak luminance, and Pi is the luminance of the ith PLC point lower than the peak luminance.

종래의 PLC 제어 방법은 사용자가 표시장치의 휘도를 낮출 때 풀 화이트 휘도와 명암비(Contrast ratio)가 과도하게 낮아지는 문제가 있다. 도 4는 OLED 표시장치의 휘도가 90%(k=0.9), 80%(k=0.8), 65%(k=0.65), 30%(k=0.3), 20%(k=0.2)로 낮아질 때 PLC 커브의 휘도값 변화를 나타낸다. The conventional PLC control method has a problem in that the full white luminance and contrast ratio are excessively lowered when the user lowers the luminance of the display device. 4 shows that the luminance of the OLED display device is reduced to 90% (k=0.9), 80% (k=0.8), 65% (k=0.65), 30% (k=0.3), and 20% (k=0.2). When it shows the change in the luminance value of PLC curve.

도 4를 참조하면, 표 안의 숫자는 휘도를 결정하는 디지털 값이다. 디지털 값이 높을수록 픽셀들의 휘도가 높아진다. 디지털 값은 I2C 통신을 통해 표시장치의 타이밍 콘트롤러로 전송될 수 있다. 이하에서 디지털 값을 휘도 값으로 설명하기로 한다. Referring to FIG. 4, the numbers in the table are digital values that determine luminance. The higher the digital value, the higher the brightness of the pixels. The digital value can be transmitted to the timing controller of the display device through I 2 C communication. Hereinafter, the digital value will be described as a luminance value.

PLC 포인트들의 초기 휘도 값은 P0=255, P1=225, P2=205, P3=185, P4=165, P5=145, P6=120, P7=100로 설정될 수 있다. Initial luminance values of PLC points may be set as P0=255, P1=225, P2=205, P3=185, P4=165, P5=145, P6=120, and P7=100.

사용자가 OLED 표시장치의 휘도를 90%(k=0.90)로 낮추면, 수학식 2에 의해 PLC 포인트들의 휘도 값은 P0=218, P1=192, P2=175, P3=158, P4=141, P5=124, P6=103, P7=86로 낮아진다. 이 경우에 OLED 표시장치의 휘도가 모든 APL에서 초기값에 비하여 90%로 낮아진다. When the user lowers the luminance of the OLED display to 90% (k = 0.90), the luminance values of the PLC points are P0 = 218, P1 = 192, P2 = 175, P3 = 158, P4 = 141, P5 by Equation 2 =124, P6=103, P7=86. In this case, the luminance of the OLED display device is lowered to 90% compared to the initial value in all APLs.

사용자가 OLED 표시장치의 휘도를 80%(k=0.80)로 낮추면, 수학식 2에 의해 PLC 포인트들의 휘도 값은 P0=184, P1=162, P2=148, P3=133, P4=119, P5=104, P6=86, P7=72로 낮아진다. 이 경우에 OLED 표시장치의 휘도가 모든 APL에서 초기 휘도 값에 비하여 80%로 낮아진다. When the user lowers the luminance of the OLED display to 80% (k = 0.80), the luminance values of the PLC points are P0 = 184, P1 = 162, P2 = 148, P3 = 133, P4 = 119, P5 according to Equation 2 =104, P6=86, P7=72. In this case, the luminance of the OLED display is lowered to 80% compared to the initial luminance value in all APLs.

종래의 PLC 제어 방법에 의하면 사용자에 의해 표시장치의 휘도가 낮아질 때 모든 APL에서 일정 비율로 휘도가 낮아지기 때문에 도 4의 아래 그래프에서 점선 원으로 표시된 바와 같이 풀 화이트 휘도가 과도하게 낮아진다. 풀 화이트 휘도는 화면에서 대부분의 픽셀들이 점등하기 때문에 휘도 저하가 두드러지게 보이게 되고 명암비를 현저히 떨어뜨린다. 따라서, PLC 제어 방법에서 풀 화이트 휘도의 과도한 저하가 초래되는 문제를 방지할 수 있는 방안이 필요하다. According to the conventional PLC control method, when the luminance of the display device is lowered by the user, the luminance is lowered at a certain rate in all APLs, so the full white luminance is excessively lowered as indicated by a dotted circle in the graph below in FIG. 4. In full white luminance, since most of the pixels on the screen are lit, the luminance deterioration is noticeable and the contrast ratio is significantly lowered. Therefore, there is a need for a way to prevent the problem of excessive deterioration of full white luminance in the PLC control method.

본 발명은 PLC 제어 방법에서 풀 화이트 휘도와 명암비를 개선할 수 있도록 한 표시장치와 그 휘도 제어 방법을 제공한다.The present invention provides a display device capable of improving full white luminance and contrast ratio in a PLC control method and a luminance control method thereof.

본 발명의 표시장치는 PLC 커브를 균등 분할하여 다수의 PLC 포인트들을 설정하고, 상기 PLC 커브가 낮아질 때 상기 APL이 가장 높은 PLC 포인트의 휘도를 초기 휘도로 제한하는 휘도 제어부를 포함한다.The display device of the present invention includes a luminance control unit that sets a plurality of PLC points by equally dividing the PLC curve, and limits the luminance of the PLC point having the highest APL to the initial luminance when the PLC curve is lowered.

상기 휘도 제어부는 상기 PLC 포인트들의 휘도를 아래의 수식과 같이 제어한다. The luminance control unit controls the luminance of the PLC points as shown in the following equation.

Figure 112020067167711-pat00003
Figure 112020067167711-pat00003

여기서, i = 0, 1, 2, 3, 4, 5, 6, 7Where i = 0, 1, 2, 3, 4, 5, 6, 7

k = 1.00 ~ 0k = 1.00 to 0

P0는 피크 휘도의 초기 휘도이고, P'0는 상기 피크 휘도의 조정된 휘도이다. Pi는 상기 피크 휘도 보다 낮은 제i PLC 포인트의 초기 휘도이고, P'i은 상기 제i PLC 포인트에서 조정된 휘도이다. P0 is the initial luminance of the peak luminance, and P'0 is the adjusted luminance of the peak luminance. Pi is the initial luminance of the i-th PLC point lower than the peak luminance, and P'i is the luminance adjusted at the i-th PLC point.

상기 표시장치의 휘도 제어 방법은 APL에 따라 픽셀들의 최대 휘도를 정의한 PLC 커브를 설정하는 단계; 상기 PLC 커브를 균등 분할하여 다수의 PLC 포인트들을 설정하는 단계; 및 상기 PLC 커브가 낮아질 때 상기 APL이 가장 높은 PLC 포인트의 휘도를 초기 휘도로 제한하는 단계를 포함한다. The luminance control method of the display device includes: setting a PLC curve defining the maximum luminance of pixels according to APL; Setting a plurality of PLC points by equally dividing the PLC curve; And limiting the luminance of the PLC point having the highest APL to the initial luminance when the PLC curve is lowered.

본 발명은 사용자에 의해 표시장치의 휘도가 낮아질 때 표시장치에서 풀 화이트의 휘도를 초기 휘도로 제한한다. 그 결과, 본 발명은 표시장치에서 풀 화이트 휘도에서 휘도와 명암비를 개선할 수 있다.In the present invention, when the luminance of the display device is lowered by the user, the luminance of full white in the display device is limited to the initial luminance. As a result, the present invention can improve the luminance and contrast ratio in full white luminance in the display device.

도 1은 OLED 구조와 그 발광 원리를 보여 주는 도면이다.
도 2는 피크 휘도와 풀 화이트 휘도에서 발광되는 픽셀들을 보여 주는 도면들이다.
도 3은 PLC 제어 방법에서 PLC 커브를 보여 주는 그래프이다.
도 4는 PLC 제어 방법에서 풀 화이트 휘도가 저하되는 예를 보여 주는 도면이다.
도 5는 본 발명의 실시예에 따른 표시장치의 휘도 제어 방법을 보여 주는 도면이다.
도 6은 본 발명의 실시예에 따른 표시장치를 보여 주는 블록도이다.
도 7은 도 6에 도시된 픽셀의 등가 회로도이다.
도 8은 도 6에 도시된 휘도 제어부를 상세히 보여 주는 블록도이다. 1 is a diagram showing an OLED structure and its light emission principle.
2 are diagrams showing pixels that emit light at peak luminance and full white luminance.
3 is a graph showing a PLC curve in a PLC control method.
4 is a diagram showing an example in which full white luminance decreases in a PLC control method.
5 is a diagram illustrating a method of controlling luminance of a display device according to an exemplary embodiment of the present invention.
6 is a block diagram showing a display device according to an exemplary embodiment of the present invention.
7 is an equivalent circuit diagram of the pixel shown in FIG. 6.
8 is a block diagram showing in detail the luminance control unit illustrated in FIG. 6.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same reference numbers throughout the specification mean substantially the same elements. In the following description, when it is determined that a detailed description of a known function or configuration related to the present invention may unnecessarily obscure the subject matter of the present invention, a detailed description thereof will be omitted.

본 발명의 표시장치는 이하의 실시예에서 OLED 표시장치를 중심으로 설명되지만 이에 한정되지 않는다. 예컨대, 본 발명은 PDP에도 적용될 수 있다.The display device of the present invention will be described centering on an OLED display device in the following embodiments, but is not limited thereto. For example, the present invention can also be applied to a PDP.

본 발명의 휘도 제어 방법은 PLC 커브를 8 개로 균등 분할할 때 얻어진 8 개의 PLC 포인트들의 휘도(P0, P1...P6, P7)를 수학식 3과 같이 조절한다. PLC 커브의 분할 수와 PLC 포인트들의 개수는 8로 한정되지 않는다. 예컨대, PLC 커브는 N(N은 2 이상의 양의 정수) 개의 PLC 포인트들에서 분할되어 N 개의 구간들로 분할될 수 있다. 사용자가 유저 인터페이스(UI)를 통해 표시장치의 휘도를 조절하면 수학식 3에서 k가 사용자의 휘도 조절양에 따라 조절되고, 그 결과 PLC 포인트들의 휘도가 조절된다.The luminance control method of the present invention adjusts the luminances (P0, P1...P6, P7) of eight PLC points obtained when the PLC curve is equally divided into eight as shown in Equation 3. The number of divisions of the PLC curve and the number of PLC points are not limited to 8. For example, the PLC curve may be divided at N (N is a positive integer greater than or equal to 2) PLC points and divided into N sections. When the user adjusts the luminance of the display device through the user interface (UI), k in Equation 3 is adjusted according to the user's luminance adjustment amount, and as a result, the luminance of the PLC points is adjusted.

Figure 112020067167711-pat00004
Figure 112020067167711-pat00004

여기서, i = 0, 1, 2, 3, 4, 5, 6, 7Where i = 0, 1, 2, 3, 4, 5, 6, 7

k = 1.00 ~ 0k = 1.00 to 0

P0는 피크 휘도의 초기 휘도 값이고, P'0는 피크 휘도의 조정된 휘도 값이다. P'0는 사용자가 표시장치의 휘도를 낮출 때 낮게 조정된다. Pi는 피크 휘도 값 보다 낮은 제i PLC 포인트의 초기 휘도 값이다. P'i은 제i PLC 포인트에서 조정된 휘도 값이다. P0 is the initial luminance value of the peak luminance, and P'0 is the adjusted luminance value of the peak luminance. P'0 is adjusted low when the user lowers the luminance of the display device. Pi is the initial luminance value of the ith PLC point lower than the peak luminance value. P'i is the luminance value adjusted at the ith PLC point.

본 발명의 휘도 제어 방법은 유저 인터페이스(UI)를 통해 사용자가 표시장치의 휘도를 낮출 때 전체 APL에서 피크 휘도부터 풀 화이트 휘도까지 일정한 비율로 휘도를 조정하는 것이 아니라, 피크 휘도부터 임계 PLC 포인트까지의 APL 구간의 휘도를 피크 휘도 수준의 휘도(P0×k)로 유지하고 임계 PLC 포인트 보다 큰 APL 구간에서 휘도를 점진적으로 낮추어 풀 화이트 휘도의 과도한 저하를 방지한다. 피크 휘도부터 임계 PLC 포인트까지의 APL 구간에는 도 5와 같이 2 개의 이상의 PLC 포인트들을 포함할 수 있다. 임계 PLC 포인트는 Pi < P'0 를 충족하는 APL 구간에서 APL이 가장 낮은 PLC 포인트이다. 수학식 3과 같이 Pi가 P'0 이상이면 P'i은 P'0를 유지하는 반면, Pi가 P'O 보다 작으면 P'i은 Pi로 제한된다.The luminance control method of the present invention does not adjust the luminance at a constant rate from peak luminance to full white luminance in the entire APL when the user lowers the luminance of the display device through a user interface (UI), The luminance of the APL section of is maintained at the luminance of the peak luminance level (P0×k), and the luminance is gradually lowered in the APL section larger than the critical PLC point to prevent excessive deterioration of the full white luminance. As shown in FIG. 5, two or more PLC points may be included in the APL section from the peak luminance to the critical PLC point. The critical PLC point is the PLC point with the lowest APL in the APL section that satisfies Pi <P'0. As shown in Equation 3, if Pi is greater than or equal to P'0, P'i maintains P'0, whereas if Pi is less than P'O, P'i is limited to Pi.

도 5는 OLED 표시장치의 휘도가 사용자에 의해 90%(k=0.9), 80%(k=0.8), 65%(k=0.65), 30%(k=0.3), 20%(k=0.2)로 낮아질 때 본 발명의 휘도 제어 방법을 예시한 도면이다. 5 shows that the brightness of the OLED display is 90% (k=0.9), 80% (k=0.8), 65% (k=0.65), 30% (k=0.3), 20% (k=0.2) by the user. ) Is a diagram illustrating the luminance control method of the present invention when it is lowered to ).

도 5를 참조하면, PLC 포인트들의 초기 휘도 값은 P0=255, P1=225, P2=205, P3=185, P4=165, P5=145, P6=120, P7=100로 설정될 수 있다. Referring to FIG. 5, initial luminance values of PLC points may be set as P0=255, P1=225, P2=205, P3=185, P4=165, P5=145, P6=120, and P7=100.

사용자가 OLED 표시장치의 휘도를 90%(k=0.90)로 낮추면, 수학식 3에 의해 PLC 포인트들의 휘도 값은 P'0=P0×0.9=218, P'1=P'0=218, P'2=P2=205, P'3=P3=185, P'4=P4=165, P'5=P5=145, P'6=P6=120, P'7=P7=100으로 낮아진다. P'1은 Pi > P'0이므로 P'1 = P'0 = 218 이고, P'2 ~ P'7은 Pi < P'0이므로 P2 ~ P7로 순차적으로 낮아진다.When the user lowers the luminance of the OLED display to 90% (k=0.90), the luminance values of the PLC points are P'0=P0×0.9=218, P'1=P'0=218, P according to Equation 3 '2=P2=205, P'3=P3=185, P'4=P4=165, P'5=P5=145, P'6=P6=120, P'7=P7=100. Since P'1 is Pi> P'0, P'1 = P'0 = 218, and P'2 ~ P'7 are lowered sequentially to P2 ~ P7 because Pi <P'0.

사용자가 OLED 표시장치의 휘도를 80%(k=0.80)로 낮추면, 수학식 3에 의해 PLC 포인트들의 휘도 값은 P'0=P0×0.8=184, P'1=P'0=184, P'2=P'0=184, P'3=P'0=184, P'4=P4=165, P'5=P5=145, P'6=P6=120, P'7=P7=100로 낮아진다. P'1 ~ P'3은 Pi > P'0이므로 P'1 = P'0 = 184 이고, P'4 ~ P'7은 Pi < P'0이므로 P2 ~ P7로 순차적으로 낮아진다. When the user lowers the luminance of the OLED display to 80% (k=0.80), the luminance values of the PLC points are P'0=P0×0.8=184, P'1=P'0=184, P according to Equation 3 '2=P'0=184, P'3=P'0=184, P'4=P4=165, P'5=P5=145, P'6=P6=120, P'7=P7=100 Is lowered to. Since P'1 to P'3 are Pi> P'0, P'1 = P'0 = 184, and P'4 to P'7 are lowered sequentially to P2 to P7 because Pi <P'0.

따라서, 본 발명의 휘도 제어 방법은 사용자에 의해 표시장치의 휘도가 낮아질 때 APL이 가장 높은 PLC 포인트의 휘도를 초기 휘도로 제한하여 풀 화이트 휘도의 과도한 저하를 방지할 수 있다. 그 결과, 본 발명의 표시장치는 풀 화이트 휘도 저하를 제한하여 풀 화이트 휘도에서 휘도와 명암비를 개선할 수 있다.Accordingly, in the luminance control method of the present invention, when the luminance of the display device is lowered by the user, the luminance of the PLC point having the highest APL is limited to the initial luminance, thereby preventing excessive deterioration of the full white luminance. As a result, the display device of the present invention can improve the luminance and contrast ratio in the full white luminance by limiting the decrease in full white luminance.

본 발명의 OLED 표시장치는 PLC 커브를 바탕으로 APL에 따라 픽셀들의 휘도를 낮춘다. PLC 커브의 휘도는 사용자에 의해 OLED 표시장치의 휘도가 낮아질 때 도 5와 같이 낮아진다. 본 발명의 OLED 표시장치는 사용자가 휘도를 낮추기를 원할 때 수학식 3과 도 5와 같이 낮아 지는 PLC 커브를 바탕으로 픽셀들의 최대 휘도를 제어한다. The OLED display device of the present invention lowers the luminance of pixels according to the APL based on the PLC curve. The luminance of the PLC curve is lowered as shown in FIG. 5 when the luminance of the OLED display device is lowered by the user. The OLED display device of the present invention controls the maximum luminance of pixels based on the PLC curve that decreases as shown in Equation 3 and FIG. 5 when the user wants to lower the luminance.

본 발명은 휘도 제어 방법은 PLC 커브의 휘도에 비례하여 고전위 픽셀 전원 전압(VDD)을 조절하거나, PLC 커브의 휘도에 비례하여 감마보상전압을 조절하거나 혹은, PLC 커브의 휘도에 비례하여 입력 영상의 데이터 계조를 조절하는 방법이 가능하다. 또한, 본 발명은 휘도 제어 방법은 위 3 방법들 중 2 방법 이상을 함께 적용하여 픽셀들의 휘도를 조절할 수도 있다. In the present invention, the luminance control method adjusts the high-potential pixel power supply voltage (VDD) in proportion to the luminance of the PLC curve, adjusts the gamma compensation voltage in proportion to the luminance of the PLC curve, or input image It is possible to adjust the grayscale of the data. In addition, according to the present invention, the luminance control method may control the luminance of pixels by applying two or more of the above three methods together.

도 6 및 도 7은 본 발명의 실시예에 따른 표시장치를 보여 주는 도면들이다. 6 and 7 are views showing a display device according to an exemplary embodiment of the present invention.

도 6 및 도 7을 참조하면, 본 발명의 표시장치는 표시패널(10), 표시패널 구동부, 타이밍 콘트롤러(Timing controller, TCON)(16), 휘도 제어부(100), 전원부(18) 등을 포함한다. 6 and 7, the display device of the present invention includes a display panel 10, a display panel driver, a timing controller (TCON) 16, a brightness control unit 100, a power supply unit 18, and the like. do.

표시패널(10)의 픽셀 어레이에는 다수의 데이터 라인들(13)과 다수의 스캔 라인들(또는 게이트 라인들)(15)이 교차된다. 표시패널(10)의 픽셀 어레이는 매트릭스 형태로 배치되어 입력 영상을 표시하는 픽셀들(P)을 포함한다. 픽셀들(P) 각각은 도 7과 같이 OLED, 스위치 소자(T1), 구동 소자(T2), 스토리지 커패시터(Cst) 등을 포함한다. 스위치 소자(T1)와 구동 소자(T2)는 TFT(Thin Film Transistor)로 구현될 수 있다. OLED는 도 1과 같이 정공주입층(HIL), 정공수송층(HTL), 발광층(EML), 전자수송층(ETL) 및 전자주입층(EIL) 등이 적층된 유기 화합물층들로 구성될 수 있다. 스위치 소자(T1)는 스캔 라인(15)으로부터의 스캔 펄스에 응답하여 데이터 라인(14)을 통해 입력되는 데이터 전압을 구동 소자(T2)의 게이트에 인가한다. 스위치 소자(T1)의 게이트는 스캔 라인(15)에 연결된다. 스위치 소자(T1)의 드레인은 데이터 라인(13)에 연결되고, 스위치 소자(T1)의 소스는 구동 소자(T2)의 게이트에 연결된다. 구동 소자(T2)는 게이트 전압에 따라 OLED에 흐르는 전류를 조절한다. 구동 소자(T1)의 드레인에는 픽셀 구동을 위한 고전위 픽셀 전원 전압(VDD)이 인가된다. 구동 소자(T2)의 소스는 OLED의 애노드에 연결된다. 스토리지 커패시터(Cst)는 구동 소자(DRTFT)의 게이트-소스 간에 연결된다. OLED의 애노드는 구동 소자(DRTFT)의 소스에 연결되고, OLED의 캐소드는 저전위 전원 전압(VSS)에 연결된다. 픽셀들(P) 각각에는 도시하지 않은 내부 보상회로나 구동소자의 특성 변화를 센싱하기 위한 센싱 회로가 추가될 수 있다. 내부 보상회로는 구동 소자(T2)의 문턱전압과 이동도 변화를 보상하는 회로이다.A plurality of data lines 13 and a plurality of scan lines (or gate lines) 15 cross the pixel array of the display panel 10. The pixel array of the display panel 10 includes pixels P that are arranged in a matrix form to display an input image. Each of the pixels P includes an OLED, a switch element T1, a driving element T2, a storage capacitor Cst, and the like as shown in FIG. 7. The switch element T1 and the driving element T2 may be implemented as a thin film transistor (TFT). OLED may be composed of organic compound layers in which a hole injection layer (HIL), a hole transport layer (HTL), a light emitting layer (EML), an electron transport layer (ETL), and an electron injection layer (EIL) are stacked as shown in FIG. 1. The switch element T1 applies a data voltage input through the data line 14 to the gate of the driving element T2 in response to a scan pulse from the scan line 15. The gate of the switch element T1 is connected to the scan line 15. The drain of the switch element T1 is connected to the data line 13, and the source of the switch element T1 is connected to the gate of the driving element T2. The driving element T2 adjusts the current flowing through the OLED according to the gate voltage. A high-potential pixel power voltage VDD for driving a pixel is applied to the drain of the driving element T1. The source of the driving element T2 is connected to the anode of the OLED. The storage capacitor Cst is connected between the gate and the source of the driving element DRTFT. The anode of the OLED is connected to the source of the driving element (DRTFT), and the cathode of the OLED is connected to the low potential power supply voltage (VSS). An internal compensation circuit (not shown) or a sensing circuit for sensing a characteristic change of the driving device may be added to each of the pixels P. The internal compensation circuit is a circuit that compensates for changes in the threshold voltage and mobility of the driving element T2.

표시패널 구동부는 데이터 구동부(12)와 스캔 구동부(13)를 포함한다. 표시패널 구동부는 타이밍 콘트롤러(16)로부터의 입력된 픽셀 데이터를 표시패널(10)에 기입하여 표시패널(10)에 입력 영상을 재현한다. The display panel driver includes a data driver 12 and a scan driver 13. The display panel driver writes pixel data input from the timing controller 16 to the display panel 10 to reproduce an input image on the display panel 10.

데이터 구동부(12)는 타이밍 콘트롤러(16)로부터 입력된 입력 영상의 픽셀 데이터를 아날로그 감마보상전압(Vgamma)으로 변환하여 데이터 전압을 발생하고 그 데이터 전압을 데이터 라인들(13)로 출력한다. 데이터 구동부(12)에 입력되는 픽셀 데이터는 입력 영상의 디지털 비디오 데이터이다.The data driver 12 converts pixel data of an input image input from the timing controller 16 into an analog gamma compensation voltage Vgamma, generates a data voltage, and outputs the data voltage to the data lines 13. Pixel data input to the data driver 12 is digital video data of an input image.

스캔 구동부(14)는 타이밍 콘트롤러(16)의 제어 하에 데이터 구동부(12)의 출력 전압에 동기되는 스캔 펄스(또는 게이트 펄스)를 스캔 라인들(15)에 공급한다. 스캔 구동부(14)는 스캔 펄스를 순차적으로 시프트시켜 데이터가 기입되는 픽셀들을 라인 단위로 순차적으로 선택한다. The scan driver 14 supplies scan pulses (or gate pulses) synchronized with the output voltage of the data driver 12 to the scan lines 15 under the control of the timing controller 16. The scan driver 14 sequentially selects pixels to which data is written by sequentially shifting the scan pulses in units of lines.

휘도 제어부(100)는 입력 영상의 매 프레임 마다 APL을 계산한다. 휘도 제어부(100)는 유저 인터페이스(UI)(110)를 통해 입력되는 사용자 데이터에 따라 PLC 커브를 조정하기 위하여 도 5와 같이 PLC 포인트들의 휘도 값을 조정한다. 휘도 제어부는 사용자 데이터에 따라 가변되는 PLC 포인트들을 포함한 PLC 커브 데이터를 타이밍 콘트롤러(16)에 전송한다. PLC 커브 데이터는 I2C 통신을 통해 8 bit data로 타이밍 콘트롤러(16)에 전송될 수 있다. 휘도 제어부(100)로부터 출력되는 PLC 커브 데이터는 매 프레임 기간마다 버티컬 블랭크 기간(Vertical blank period)에 타이밍 콘트롤러(16)에 전송될 수 있다. 버티컬 블랭크 기간은 제N(N은 양의 정수) 프레임 기간과 제N+1 프레임 기간 사이에서 데이터가 없는 기간이다. 휘도 제어부(100)는 타이밍 콘트롤러(16) 또는 호스트 시스템(host system)(200)에 내장될 수 있다.The luminance control unit 100 calculates the APL for every frame of the input image. The luminance control unit 100 adjusts the luminance values of PLC points as shown in FIG. 5 in order to adjust the PLC curve according to user data input through the user interface (UI) 110. The luminance control unit transmits PLC curve data including PLC points that vary according to user data to the timing controller 16. The PLC curve data may be transmitted to the timing controller 16 as 8 bit data through I 2 C communication. The PLC curve data output from the luminance control unit 100 may be transmitted to the timing controller 16 in a vertical blank period every frame period. The vertical blank period is a period in which there is no data between the Nth (N is a positive integer) frame period and the N+1th frame period. The brightness control unit 100 may be embedded in the timing controller 16 or the host system 200.

타이밍 콘트롤러(16)는 입력 영상의 픽셀 데이터, PLC 커브 데이터 및 타이밍 신호들을 입력받는다. 타이밍 콘트롤러(16)는 입력 영상의 픽셀 데이터 또는 변조된 픽셀 데이터(DATA')를 데이터 구동부(12)로 전송하고, 타이밍 신호들을 바탕으로 데이터 구동부(12)와 스캔 구동부(13)의 동작 타이밍을 제어한다. 타이밍 신호들은 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭신호(CLK), 데이터 인에이블 신호(DE) 등을 포함한다. The timing controller 16 receives pixel data, PLC curve data, and timing signals of an input image. The timing controller 16 transmits the pixel data of the input image or the modulated pixel data DATA' to the data driver 12, and determines the operation timing of the data driver 12 and the scan driver 13 based on the timing signals. Control. The timing signals include a vertical synchronization signal (Vsync), a horizontal synchronization signal (Hsync), a clock signal (CLK), a data enable signal (DE), and the like.

타이밍 콘트롤러(16)는 데이터 변조기(20)를 이용하여 PLC 커브를 바탕으로 입력 영상의 픽셀 데이터의 계조를 변조하거나, 전원부(18)를 제어하여 PLC 커브를 바탕으로 고전위 픽셀 전원 전압(VDD) 또는 감마보상전압(Vgamma)을 조절할 수 있다. 데이터 변조기(20)는 룩업 테이블(Look-up table, LUT)로 구현될 수 있다. 룩업 테이블은 PLC 커브 데이터를 입력 받아 그 휘도 값에 비례하도록 미리 설정된 데이터를 출력함으로써 픽셀 데이터의 계조를 PLC 커브의 휘도에 비례하는 계조 값으로 변조한다. 타이밍 콘트롤러(16)는 PLC 커브의 휘도에 비례하는 디지털 값으로 PLC 제어 데이터를 발생하여 그 PLC 제어 데이터로 전원부(18)의 출력을 제어할 수 있다.The timing controller 16 modulates the gradation of the pixel data of the input image based on the PLC curve using the data modulator 20, or controls the power supply unit 18 to control the high potential pixel power supply voltage (VDD) based on the PLC curve. Alternatively, the gamma compensation voltage (Vgamma) can be adjusted. The data modulator 20 may be implemented as a look-up table (LUT). The lookup table modulates the gradation of the pixel data into a gradation value proportional to the luminance of the PLC curve by receiving PLC curve data and outputting preset data proportional to the luminance value. The timing controller 16 may generate PLC control data with a digital value proportional to the luminance of the PLC curve and control the output of the power supply unit 18 with the PLC control data.

전원부(18)는 호스트 시스템(200)으로부터의 직류 입력 전원(Vin)을 입력 받아 고전위 픽셀 전원 전압(VDD)과 감마보상전압(Vgamma)을 발생한다. 전원부(18)는 타이밍 콘트롤러(16)의 제어 하에 고전위 픽셀 전원 전압(VDD) 및/또는 감마보상전압(Vgamma)을 조정한다. 고전위 픽셀 전원 전압(VDD)과 감마보상전압(Vgamma)의 전압은 PLC 커브의 휘도와 비례한다. 예를 들어, 고전위 픽셀 전원 전압(VDD)과 감마보상전압(Vgamma)은 PLC 커브의 휘도 값이 낮아질수록 낮은 전압으로 출력되는 반면, PLC 커브의 휘도 값이 높아질수록 높은 전압으로 출력될 수 있다.The power supply unit 18 receives DC input power Vin from the host system 200 and generates a high-potential pixel power supply voltage VDD and a gamma compensation voltage Vgamma. The power supply unit 18 adjusts the high potential pixel power supply voltage VDD and/or the gamma compensation voltage Vgamma under the control of the timing controller 16. The voltages of the high-potential pixel power supply voltage (VDD) and the gamma compensation voltage (Vgamma) are proportional to the brightness of the PLC curve. For example, the high-potential pixel power supply voltage VDD and the gamma compensation voltage Vgamma are output at a lower voltage as the luminance value of the PLC curve decreases, while the higher voltage may be output as the luminance value of the PLC curve increases. .

호스트 시스템(200)은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나로 구현될 수 있다. 호스트 시스템(200)은 유저 인터페이스(110)를 통해 입력되는 사용자 데이터를 휘도 제어부(100)에 전송한다. 도 5 및 도 8에서, "OLED Light"은 사용자 데이터이다. The host system 200 may be implemented as any one of a TV (Television) system, a set-top box, a navigation system, a DVD player, a Blu-ray player, a personal computer (PC), a home theater system, and a phone system. The host system 200 transmits user data input through the user interface 110 to the brightness control unit 100. 5 and 8, "OLED Light" is user data.

유저 인터페이스(110)는 키패드, 키보드, 마우스, 온스크린 디스플레이(On Screen Display, OSD), 적외선 통신 혹은 고주파(RF) 통신 기능을 갖는 원격 제어기(Remote controller), 터치 UI, 음성 인식 UI, 3D UI 등으로 구현될 수 있다. The user interface 110 includes a keypad, a keyboard, a mouse, an On Screen Display (OSD), a remote controller having an infrared or radio frequency (RF) communication function, a touch UI, a voice recognition UI, and a 3D UI. It can be implemented as such.

도 8은 휘도 제어부(100)를 상세히 보여 주는 도면이다. 8 is a diagram showing the luminance control unit 100 in detail.

도 8을 참조하면, 휘도 제어부(100)는 APL 계산부(102), 휘도 조정부(104), 보간부(106), PLC 커브 데이터 전송부(108) 등을 포함한다. Referring to FIG. 8, the luminance control unit 100 includes an APL calculation unit 102, a luminance adjustment unit 104, an interpolation unit 106, a PLC curve data transmission unit 108, and the like.

APL 계산부(102)는 입력 영상의 매 프레임 마다 APL을 계산한다. APL 계산부(102)는 PLC 커브의 초기 휘도 데이터를 타이밍 콘트롤러(16)로부터 수신하여 그 PLC 커브 데이터를 입력 영상의 APL과 함께 휘도 조정부(104)에 공급할 수 있다. 이는 표시패널(10)은 휘도, 전류, 구동 특성에서 편차가 있을 수 있기 때문이다. 타이밍 콘트롤러(16)에 연결된 메모리에는 표시패널의 특성 편차를 반영한 PLC 커브의 초기 휘도 데이터가 저장될 수 있다.The APL calculator 102 calculates the APL for every frame of the input image. The APL calculation unit 102 may receive initial luminance data of the PLC curve from the timing controller 16 and supply the PLC curve data to the luminance adjustment unit 104 together with the APL of the input image. This is because the display panel 10 may have variations in luminance, current, and driving characteristics. In a memory connected to the timing controller 16, initial luminance data of a PLC curve reflecting a characteristic variation of a display panel may be stored.

APL 계산부(102)는 타이밍 콘트롤러(16)로부터 PLC 커브 데이터를 수신하지 않고, 내장 메모리에 미리 저장된 PLC 커브의 초기 휘도 데이터를 휘도 조정부(104)에 전송할 수도 있다. The APL calculation unit 102 may transmit the initial luminance data of the PLC curve previously stored in the internal memory to the luminance adjustment unit 104 without receiving PLC curve data from the timing controller 16.

휘도 조정부(104)로 전송되는 PLC 커브의 초기 휘도 데이터는 데이터의 연산량을 줄이기 위하여 전술한 바와 같이 PLC 커브를 N 개로 균등 분할하여 N 개의 PLC 포인트들의 초기 휘도값만을 포함할 수 있다. The initial luminance data of the PLC curve transmitted to the luminance adjustment unit 104 may include only the initial luminance values of the N PLC points by equally dividing the PLC curve into N as described above in order to reduce the amount of data computation.

휘도 조정부(104)는 유저 인테페이스(110)를 통해 입력되는 사용자 데이터(OLED Light)에 따라 선택된 PLC 포인트들 각각의 휘도를 수학식 3과 같이 조정한다. 보간부(106)는 PLC 포인트들 사이의 APL 구간의 휘도를 선형 보간법으로 산출한다. 그 결과, 보간부(106)는 이웃한 PLC 포인트들을 잇는 PLC 커브 데이터를 포함한 PLC 커브의 전체 데이터를 출력한다. The luminance adjustment unit 104 adjusts the luminance of each of the selected PLC points according to user data (OLED Light) input through the user interface 110 as shown in Equation (3). The interpolation unit 106 calculates the luminance of the APL section between PLC points by a linear interpolation method. As a result, the interpolation unit 106 outputs all data of the PLC curve including PLC curve data connecting adjacent PLC points.

PLC 커브 데이터 전송부(108)는 보간부(106)로부터 입력된 PLC 커브 데이터를 타이밍 콘트롤러(16)로 전송한다.The PLC curve data transmission unit 108 transmits the PLC curve data input from the interpolation unit 106 to the timing controller 16.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.It will be appreciated by those skilled in the art through the above description that various changes and modifications can be made without departing from the technical idea of the present invention. Therefore, the technical scope of the present invention should not be limited to the content described in the detailed description of the specification, but should be determined by the claims.

10 : 표시패널 12 : 데이터 구동부
14 : 스캔 구동부 16 : 타이밍 콘트롤러 100 : 휘도 제어부 200 : 호스트 시스템
102 : APL 계산부 104 : 휘도 조정부
106 : 보간부 108 : PLC 커브 데이터 전송부
110 : 유저 인터페이스10: display panel 12: data driver
14: scan driver 16: timing controller 100: brightness control unit 200: host system
102: APL calculation unit 104: luminance adjustment unit
106: interpolation unit 108: PLC curve data transmission unit
110: user interface

Claims (9)

입력 영상의 평균 화상 레벨(Average Picture level: APL)에 따라 픽셀들의 최대 휘도를 정의한 PLC(Peak Luminance Control) 커브를 바탕으로 픽셀들의 휘도를 제어하는 표시장치에 있어서,
상기 PLC 커브 상의 다수의 PLC 포인트들의 휘도를 조절하는 휘도 제어부를 포함하고,
상기 휘도 제어부는, 상기 PLC 커브에 1보다 작은 양의 계수 k를 곱하여 상기 표시장치의 휘도를 낮출 때, 피크 휘도에서 임계 PLC 포인트까지의 APL 구간에 있는 PLC 포인트들의 휘도를 피크 휘도 수준의 휘도(P0×k)로 유지하고, 상기 임계 PLC 포인트보다 APL이 큰 APL 구간에 있는 PLC 포인트들의 휘도를 APL이 커짐에 따라 점진적으로 낮추고, 상기 임계 PLC 포인트가 존재하지 않는 경우에 상기 표시장치의 휘도를 상기 PLC 커브에 의해 제한하지 않고,
상기 임계 PLC 포인트는 Pi<P'0를 충족하는 APL 구간에서 APL이 가장 낮은 PLC 포인트이고, Pi는 상기 피크 휘도보다 낮은 제i PLC 포인트의 초기 휘도이고, P'0는 상기 피크 휘도에 상기 계수 k를 곱하여 조정된 휘도인 것을 특징으로 하는 표시장치.A display device that controls the luminance of pixels based on a Peak Luminance Control (PLC) curve that defines a maximum luminance of pixels according to an average picture level (APL) of an input image, comprising:
Including a luminance control unit for adjusting the luminance of a plurality of PLC points on the PLC curve,
When lowering the luminance of the display device by multiplying the PLC curve by a positive coefficient k less than 1, the luminance control unit determines the luminance of PLC points in the APL section from the peak luminance to the critical PLC point as the luminance of the peak luminance level ( P0×k), and gradually lowers the luminance of PLC points in the APL section where the APL is greater than the critical PLC point as the APL increases, and decreases the luminance of the display device when the critical PLC point does not exist. Not limited by the PLC curve,
The critical PLC point is the PLC point with the lowest APL in the APL section satisfying Pi<P'0, Pi is the initial luminance of the i-th PLC point lower than the peak luminance, and P'0 is the coefficient in the peak luminance. The display device, characterized in that the brightness adjusted by multiplying k. 제 1 항에 있어서,
상기 휘도 제어부는 상기 PLC 포인트들의 휘도를
Figure 112020067167711-pat00005
수식에 따라 제어하고, 여기서, i = 0, 1, 2, 3, 4, 5, 6, 7이고, P0는 상기 피크 휘도의 초기 휘도이고, P'i은 상기 제i PLC 포인트에서 조정된 휘도인 것을 특징으로 하는 표시장치.The method of claim 1,
The luminance control unit determines the luminance of the PLC points.
Figure 112020067167711-pat00005
Controlled according to the formula, where i = 0, 1, 2, 3, 4, 5, 6, 7, P0 is the initial luminance of the peak luminance, and P'i is the luminance adjusted at the i-th PLC point Display device, characterized in that. 삭제delete 제 2 항에 있어서,
상기 임계 PLC 포인트 이전의 제1 APL 구간에 2 개의 이상의 PLC 포인트들이 존재하는 것을 특징으로 하는 표시장치. The method of claim 2,
2 or more PLC points exist in a first APL section before the critical PLC point. 제 4 항에 있어서,
픽셀 데이터를 감마보상전압으로 변환하여 데이터 전압을 발생하고, 상기 데이터 전압을 표시장치의 데이터 라인으로 출력하는 데이터 구동부;
상기 데이터 전압에 동기되는 스캔 펄스를 상기 표시장치의 스캔 라인에 공급하는 스캔 구동부; 및
상기 픽셀 데이터를 상기 데이터 구동부로 전송하고 상기 데이터 구동부와 상기 스캔 구동부의 동작 타이밍을 제어하는 타이밍 콘트롤러를 포함하고,
상기 타이밍 콘트롤러는 상기 PLC 커브를 바탕으로 상기 픽셀 데이터의 계조를 변조하거나, 고전위 픽셀 전원 전압 또는 상기 감마보상전압을 조절하는 것을 특징으로 하는 표시장치.The method of claim 4,
A data driver converting pixel data into a gamma compensation voltage to generate a data voltage and outputting the data voltage to a data line of a display device;
A scan driver for supplying a scan pulse synchronized with the data voltage to a scan line of the display device; And
A timing controller that transmits the pixel data to the data driver and controls operation timings of the data driver and the scan driver,
And the timing controller modulates a gray scale of the pixel data based on the PLC curve, or adjusts a high potential pixel power supply voltage or the gamma compensation voltage. 제 1 항 내지 제 2 항, 제 4 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 표시장치는 유기 발광 다이오드 표시장치(OLED Display), 플라즈마 디스플레이 패널(PDP) 중 어느 하나인 것을 특징으로 하는 표시장치.The method according to any one of claims 1 to 2 and 4 to 5,
The display device is any one of an organic light emitting diode display (OLED display) and a plasma display panel (PDP). 입력 영상의 평균 화상 레벨(Average Picture level: APL)에 따라 픽셀들의 최대 휘도를 정의한 PLC(Peak Luminance Control) 커브를 설정하는 단계;
상기 PLC 커브 상의 다수의 PLC 포인트들을 설정하는 단계; 및
상기 다수의 PLC 포인트들의 휘도를 조절하는 단계를 포함하고,
상기 조절하는 단계는, 상기 PLC 커브에 1보다 작은 양의 계수 k를 곱하여 표시장치의 휘도를 낮출 때, 피크 휘도에서 임계 PLC 포인트까지의 APL 구간에 있는 PLC 포인트들의 휘도를 피크 휘도 수준의 휘도(P0×k)로 유지하고, 상기 임계 PLC 포인트보다 APL이 큰 APL 구간에 있는 PLC 포인트들의 휘도를 APL이 커짐에 따라 점진적으로 낮추고, 상기 임계 PLC 포인트가 존재하지 않는 경우에 상기 표시장치의 휘도를 상기 PLC 커브에 의해 제한하지 않고,
상기 임계 PLC 포인트는 Pi<P'0를 충족하는 상기 APL 구간에서 APL이 가장 낮은 PLC 포인트이고, Pi는 상기 피크 휘도보다 낮은 제i PLC 포인트의 초기 휘도이고, P'0는 상기 피크 휘도에 상기 계수 k를 곱하여 조정된 휘도인 것을 특징으로 하는 표시장치의 휘도 제어 방법.Setting a Peak Luminance Control (PLC) curve defining a maximum luminance of pixels according to an average picture level (APL) of the input image;
Setting a plurality of PLC points on the PLC curve; And
Including the step of adjusting the luminance of the plurality of PLC points,
In the adjusting step, when lowering the luminance of the display device by multiplying the PLC curve by a positive factor k less than 1, the luminance of the PLC points in the APL section from the peak luminance to the critical PLC point is the luminance of the peak luminance level ( P0×k), and gradually lowers the luminance of PLC points in the APL section where the APL is greater than the critical PLC point as the APL increases, and decreases the luminance of the display device when the critical PLC point does not exist. Not limited by the PLC curve,
The critical PLC point is the PLC point with the lowest APL in the APL section satisfying Pi<P'0, Pi is the initial luminance of the i-th PLC point lower than the peak luminance, and P'0 is the peak luminance. A method for controlling luminance of a display device, wherein the luminance is adjusted by multiplying a coefficient k. 제 7 항에 있어서,
상기 PLC 포인트들에서 휘도를 조절하는 단계는, 상기 PLC 포인트들의 휘도를
Figure 112020067167711-pat00006
수식에 따라 제어하고 여기서, i = 0, 1, 2, 3, 4, 5, 6, 7이고, P0는 상기 피크 휘도의 초기 휘도이고, P'i은 상기 제i PLC 포인트에서 조정된 휘도인 것을 특징으로 하는 표시장치의 휘도 제어 방법.The method of claim 7,
Adjusting the luminance at the PLC points, the luminance of the PLC points
Figure 112020067167711-pat00006
It is controlled according to the formula, where i = 0, 1, 2, 3, 4, 5, 6, 7, P0 is the initial luminance of the peak luminance, and P'i is the luminance adjusted at the i-th PLC point. A method for controlling luminance of a display device, characterized in that. 제 8 항에 있어서,
상기 픽셀들에 고전위 전원 전압을 공급하는 단계;
픽셀 데이터를 감마보상전압으로 변환하여 데이터 전압을 발생하고, 상기 데이터 전압을 표시장치의 데이터 라인으로 출력하는 단계; 및
상기 PLC 커브를 바탕으로 상기 픽셀 데이터의 계조를 변조하거나, 고전위 픽셀 전원 전압 또는 상기 감마보상전압을 조절하는 것을 특징으로 하는 표시장치의 휘도 제어 방법.The method of claim 8,
Supplying a high potential power voltage to the pixels;
Converting pixel data to a gamma compensation voltage to generate a data voltage, and outputting the data voltage to a data line of a display device; And
And modulating a gray scale of the pixel data based on the PLC curve or adjusting a high-potential pixel power supply voltage or the gamma compensation voltage.
KR1020200079555A 2020-06-29 2020-06-29 Display device and luminance control method thereof KR102237138B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200079555A KR102237138B1 (en) 2020-06-29 2020-06-29 Display device and luminance control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200079555A KR102237138B1 (en) 2020-06-29 2020-06-29 Display device and luminance control method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130156922A Division KR102146107B1 (en) 2013-12-17 2013-12-17 Display device and luminance control method thereof

Publications (2)

Publication Number Publication Date
KR20200083420A KR20200083420A (en) 2020-07-08
KR102237138B1 true KR102237138B1 (en) 2021-04-07

Family

ID=71601054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200079555A KR102237138B1 (en) 2020-06-29 2020-06-29 Display device and luminance control method thereof

Country Status (1)

Country Link
KR (1) KR102237138B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100830465B1 (en) * 2006-06-01 2008-05-20 엘지전자 주식회사 Method and Apparatus for adjusting white balance of video display device
JP5321032B2 (en) * 2008-12-11 2013-10-23 ソニー株式会社 Display device, brightness adjusting device, brightness adjusting method and program
KR101572270B1 (en) * 2009-10-08 2015-11-27 엘지디스플레이 주식회사 Organic Light Emitting Diode Display And Driving Method Thereof
KR20110052120A (en) * 2009-11-12 2011-05-18 엘지전자 주식회사 Driving method and device for plasma display panel

Also Published As

Publication number Publication date
KR20200083420A (en) 2020-07-08

Similar Documents

Publication Publication Date Title
KR102146107B1 (en) Display device and luminance control method thereof
KR102412107B1 (en) Luminance control device and display device including the same
KR102194571B1 (en) Method of data conversion and data converter
KR102083299B1 (en) Display device and luminance control method thereof
US9412304B2 (en) Display device and method for driving the same
KR101731178B1 (en) Organic Light Emitting Display and Method of Driving the same
KR102207190B1 (en) Image processing method, image processing circuit and display device using the same
TWI534780B (en) Organic light emitting diode display device and method for driving the same
KR102083297B1 (en) Display device and luminance control method thereof
KR102563228B1 (en) Organic Light Emitting Display Device and Method of Driving the same
JP2006048040A (en) Method and apparatus for power level control and/or contrast control in display device
KR20160019588A (en) Display apparatus and display method
KR102154698B1 (en) Display device and method of boosting luminance thereof
KR20140100057A (en) Display apparatus and control method thereof
KR20170072994A (en) Organic light emitting display, device and method for driving the same
KR20220062802A (en) Display device and image processing method thereof
KR102565754B1 (en) Display device
KR102237138B1 (en) Display device and luminance control method thereof
KR20170049788A (en) Display Device having white sub-pixel and Method of Driving the same
KR102387345B1 (en) Input Processing Circuit and Display Device having the Same
KR20180059652A (en) Display device and method of controlling luminance thereof
KR20210033300A (en) Organic lighting emitting diode display comprising a circuit for compensation degradation the same, and method for degradation compensation

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant