KR102233780B1 - 칩셋 성능 테스트용 지그 - Google Patents

칩셋 성능 테스트용 지그 Download PDF

Info

Publication number
KR102233780B1
KR102233780B1 KR1020200104938A KR20200104938A KR102233780B1 KR 102233780 B1 KR102233780 B1 KR 102233780B1 KR 1020200104938 A KR1020200104938 A KR 1020200104938A KR 20200104938 A KR20200104938 A KR 20200104938A KR 102233780 B1 KR102233780 B1 KR 102233780B1
Authority
KR
South Korea
Prior art keywords
chipset
pressure
test board
pressing
jig
Prior art date
Application number
KR1020200104938A
Other languages
English (en)
Inventor
박경남
Original Assignee
주식회사 비아이피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 비아이피 filed Critical 주식회사 비아이피
Priority to KR1020200104938A priority Critical patent/KR102233780B1/ko
Application granted granted Critical
Publication of KR102233780B1 publication Critical patent/KR102233780B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/08—Measuring electromagnetic field characteristics
    • G01R29/10—Radiation diagrams of antennas
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/08—Measuring electromagnetic field characteristics
    • G01R29/0864—Measuring electromagnetic field characteristics characterised by constructional or functional features
    • G01R29/0871—Complete apparatus or systems; circuits, e.g. receivers or amplifiers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/08—Measuring electromagnetic field characteristics
    • G01R29/0864—Measuring electromagnetic field characteristics characterised by constructional or functional features
    • G01R29/0878—Sensors; antennas; probes; detectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

본 발명에 따른 칩셋 성능 테스트용 지그는, 베이스와, 상기 베이스의 상부의 소정 위치에 형성되며, 테스트 대상인 한 개 이상의 칩셋이 안착되는 안착부가 형성된 테스트 보드와, 상기 테스트 보드 상부에 결합되어, 상기 안착부에 안착된 상기 한 개 이상의 칩셋을 가이드하는 칩셋 안착 가이드와, 상기 칩셋 안착 가이드를 아래 방향으로 누르기 위한 누름 부재가 하부에 형성되고, 상기 누름 부재를 누름 압력을 제공하기 위한 압력판이 상기 누름 부재에 대응하는 상부 위치에 형성된 압력 부재와, 상기 압력 부재의 일단에 형성되어 상기 압력 부재가 아래 방향으로 압력을 가하도록 기능하는 압력 도구를 포함하고, 상기 압력판은 대기 상태의 조건에 상응하도록 유전율이 2.0 이하인 물질로 구성되며, 상기 테스트 보드 상의 피딩 패드는 칩셋의 입력 임피던스와 동일한 임피던스 라인을 이용하여 제작되는 상기 칩셋의 안테나 피딩부와 연결될 수 있다.

Description

칩셋 성능 테스트용 지그{JIG FOR TESTING PERFORMANCE OF CHIP SET}
본 발명은 칩셋의 성능을 테스트하기 위한 지그에 관한 것으로, 더욱 상세하게는 광대역 전송이 가능한 밀리미터파(millimeter wave) 칩셋들의 성능을 자동으로 테스트할 수 있는 칩셋 성능 테스트용 지그에 관한 것이다.
알려진 바와 같이, 광대역 전송이 가능한 밀리미터파(millimeter wave) 칩셋은 위성통신, 이동통신(특히, 5G 이동 통신), 무선 항행, 지구 탐사, 전파 전문 등과 같은 다양한 기술 분야에서 사용될 수 있다.
알려진 바와 같이, 기존에 안테나를 포함하지 않은 칩셋의 테스트 방법은 포고핀(POGO-PIN), IC 소켓(Socket), 프로브(Probe)를 이용한 컨덕티드(Conducted) 방식이 주로 이용되었다.
통신 세대가 4G에서 5G로 넘어오면서 밀리미터파(mmWave) 주파수를 채용하기 시작하였고, 5G 주파수에서 사용할 수 있는 안테나 및 통신 IC 개발이 많아지고 있다. 5G 통신의 밀리미터파 주파수는 전파 특성이 직진성이 강하지만 매질에 대한 손실이 크며 RF 라인의 길이도 통신 성능에 문제가 되어 안테나를 IC 표면에 실장 한 형태로 출시되고 있다.
안테나를 포함한 밀리미터파 칩셋 또는 칩 안테나를 생산하면 양/불 판정을 위해 테스트를 해야 하는데, 양산된 제품을 테스트 보드(TEST Board)에 납땜하여 측정을 할 수 없기 때문에 새로운 방식의 테스트가 필요하다.
칩 안테나 또는 안테나를 포함한 밀리미터파 칩셋의 경우 방사(Radiation) 특성의 검사가 필요한데, 방사 특성을 테스트하기 위해서는 주변 환경을 자유 공간과 비슷한 조건으로 만들어주어야 측정 신뢰도를 확보할 수 있다.
포고핀(POGO-PIN) 방식은 포고 핀 단일로는 포트 형태의 신호선을 만들기가 어려울 뿐만 아니라 안테나 입력 임피던스를 정확하게 맞추기가 어렵다는 문제가 있다.
IC 소켓(Socket) 방식은 기존의 IC를 플라스틱 또는 금속으로 덮어서 테스트하는 방식으로, 이러한 방식은 방사 특성의 테스트에 부적합하다는 문제가 있다.
프로브(Probe)를 이용한 컨덕티드 방식은 IC의 패키지가 다양하며, 생산용으로 사용하기가 어려움이 있고, 높은 위치 정밀도를 요구하기 때문에 생산에 직접 사용하기가 부적합하다는 문제가 있다.
한국등록특허 제10-1582414호(공고일: 2016. 01. 05.)
본 발명은 광대역 전송이 가능한 밀리미터파(millimeter wave) 칩셋들의 성능을 자동 테스트할 수 있는 칩셋 성능 테스트용 지그를 제공하고자 한다.
본 발명이 해결하고자 하는 과제는 상기에서 언급한 것으로 제한되지 않으며, 언급되지 않은 또 다른 해결하고자 하는 과제는 아래의 기재들로부터 본 발명이 속하는 통상의 지식을 가진 자에 의해 명확하게 이해될 수 있을 것이다.
본 발명은, 일 관점에 따라, 베이스와, 상기 베이스의 상부의 소정 위치에 형성되며, 테스트 대상인 한 개 이상의 칩셋이 안착되는 안착부가 형성된 테스트 보드와, 상기 테스트 보드 상부에 결합되어, 상기 안착부에 안착된 상기 한 개 이상의 칩셋을 가이드하는 칩셋 안착 가이드와, 상기 칩셋 안착 가이드를 아래 방향으로 누르기 위한 누름 부재가 하부에 형성되고, 상기 누름 부재를 누름 압력을 제공하기 위한 압력판이 상기 누름 부재에 대응하는 상부 위치에 형성된 압력 부재와, 상기 압력 부재의 일단에 형성되어 상기 압력 부재가 아래 방향으로 압력을 가하도록 기능하는 압력 도구를 포함하고, 상기 압력판은, 대기 상태의 조건에 상응하도록 유전율이 2.0 이하인 물질로 구성되며, 상기 테스트 보드 상의 피딩 패드는, 칩셋의 입력 임피던스와 동일한 임피던스 라인을 이용하여 제작되는 상기 칩셋의 안테나 피딩부와 연결되는 칩셋 성능 테스트용 지그를 제공할 수 있다.
본 발명의 상기 테스트 보드는, 소정 위치에 형성되는 다수의 홀을 더 포함하고, 상기 다수의 홀은, 포고핀(pogo pin)을 통해 상기 한 개 이상의 칩셋이 안착되는 칩셋 패드와 물리적으로 접촉될 수 있다.
본 발명의 상기 테스트 보드는, 상기 칩셋 사용시의 테스트 순서를 선택하기 위한 RF 스위치가 하부 소정 위치에 배치될 수 있다.
본 발명의 상기 누름 부재는, 스프링 구조물일 수 있다.
본 발명의 상기 칩셋 안착 가이드는, 상기 칩셋의 두께 및 재질에 의해 그 두께와 재질이 결정될 수 있다.
본 발명의 상기 칩셋 안착 가이드는, 상기 칩셋의 두께보다 적어도 더 작은 두께를 가질 수 있다.
본 발명의 상기 다수의 칩셋 각각은, 밀리미터파(millimeter wave) 칩셋일 수 있다.
본 발명의 실시예에 따르면, 안테나의 방사 특성 테스트에서 주변 환경을 자유 공간과 유사하게 설정해 줌으로써, 방사 특성의 측정 신뢰도를 높일 수 있다.
본 발명의 실시예에 따르면, 칩 안테나 단품의 경우 패시브(Passive) 테스트를 진행해야 하는데, 안테나의 리턴 로스(return loss)의 측정이 가능하며, 자유 공간과 비슷한 조건의 지그를 이용하기 때문에 경로 로스(pass-loss) 측정이 가능하여 안테나 이득(gain)을 산출하는 것이 가능하다.
본 발명의 실시예에 따르면, 납땜이나 제품의 손상 없이 실제 특성과 비슷한 방사 특성의 테스트를 실현할 수 있다.
본 발명의 실시예에 따르면, 테스트하고자 하는 제품이 변경되더라도 지그 전체에서 가이드 및 프로브 구조물(측정 PCB 또는 안테나의 입력 임피던스를 만족시키는 구조물)만을 변경하면 되기 때문에 적용 제품의 확장성을 확보할 수 있다.
도 1은 본 발명의 실시예에 따른 칩셋 성능 테스트용 지그의 측단면도이다.
도 2는 본 발명의 실시예에 따른 테스트 보드와 칩셋 안착 가이드의 구조를 보여주는 예시도이다.
도 3은 압력 부재, 칩셋 안착 가이드 및 테스트 보드가 순차 정렬되는 구조의 분해 사시도이다.
도 4는 본 발명의 실시예에 따른 칩셋 성능 테스트용 지그가 네트워크 분석기와 제어용 PC에 연결되는 구조의 예시도이다.
먼저, 본 발명의 장점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어지는 실시예들을 참조하면 명확해질 것이다. 여기에서, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 발명의 범주를 명확하게 이해할 수 있도록 하기 위해 예시적으로 제공되는 것이므로, 본 발명의 기술적 범위는 청구항들에 의해 정의되어야 할 것이다.
아울러, 아래의 본 발명을 설명함에 있어서 공지 기능 또는 구성 등에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들인 것으로, 이는 사용자, 운용자 등의 의도 또는 관례 등에 따라 달라질 수 있음은 물론이다. 그러므로, 그 정의는 본 발명의 설명 전반에 걸쳐 기술되는 기술사상을 토대로 이루어져야 할 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 칩셋 성능 테스트용 지그의 측단면도이고, 도 2는 본 발명의 실시예에 따른 테스트 보드와 칩셋 안착 가이드의 구조를 보여주는 예시도이다.
도 1을 참조하면, 본 실시예의 칩셋 성능 테스트용 지그는 베이스(104), 테스트 보드(106), 칩셋 안착 가이드(108), 누름 부재(109), 압력 부재(110), 압력판(112) 및 압력 도구(114) 등을 포함할 수 있다.
베이스(104)는 지지대(102) 상에 탑재될 수 있는데, 이러한 베이스(104)의 상부의 소정 위치에는, 예컨대 방사 특성의 테스트 대상인 다수의 칩셋(예컨대, 밀리미터파 칩셋)이 안착되는 다수의 안착부(예컨대, 4개의 안착부)가 형성된 테스트 보드(106)가 형성될 수 있다. 여기에서, 테스트 보드(106)는, 테스트 PCB로 정의될 수 있다.
테스트 보드(106)의 상부의 소정 위치에는 다수의 안착부에 각각 안착되는 다수의 칩셋(예컨대, 4개의 칩셋)을 가이드하기 위한 칩셋 안착 가이드(108)가 착탈 자유롭게 결합될 수 있다. 여기에서, 칩셋 안착 가이드(108)는 가이드 PCB로 정의될 수 있다.
테스트 보드(106) 상의 피딩 패드는 다수의 칩셋(예컨대, 4개의 칩셋)의 입력 임피던스와 동일한 임피던스 라인을 이용하여 제작되는 다수의 칩셋의 안테나 피딩부와 연결될 수 있다.
칩셋 안착 가이드(108)는 칩셋 고정 위치의 반복성을 높이기 위한 역할을 하는 것으로, 칩셋의 두께 및 재질에 의해 그 두께와 재질이 결정될 수 있는데, 이러한 칩셋 안착 가이드(108)는 다수의 칩셋의 두께보다 적어도 더 작은 두께를 갖도록 설계될 수 있다.
예컨대, 칩셋의 두께가 5mm라고 가정할 때, 칩셋 안착 가이드(108)의 두께는 4mm로 결정될 수 있다.
도 2를 참조하면, 상부에 칩셋 안착 가이드(108)가 결합되는 테스트 보드(106) 상에는 각 안착부마다 칩셋의 밀리미터파 안테나 피딩(feeding)부를 연결할 수 있는 패드(107a)와 라인(107b) 및 베이스밴드 연결을 위한 홀 또는 패드(도시 생략)가 형성될 수 있다.
즉, 테스트 보드(106)의 소정 위치에는 다수의 홀이 형성될 수 있고, 다수의 홀은, 예컨대 포고핀(pogo pin) 등을 통해 다수의 칩셋이 안착되는 칩셋 패드와 물리적으로 접촉될 수 있다.
RF 신호 이외의 신호 및 전원 연결부는 테스트 보드(106)에 홀을 구성하고, 아래에 포고핀을 설치하여 연결하거나 혹은 테스트 보드(106)에 추가 패드와 라인을 형성하여 연결할 수 있다.
칩셋 안착 가이드(108)의 상부 대향측에는 칩셋 안착 가이드(108)를 아래 방향으로 누르기 위한 누름 부재(109)가 하부에 형성된 압력 부재(110)가 배치될 수 있다.
여기에서, 누름 부재(109)는, 예컨대 스프링 구조물 또는 실리콘 패드 등으로 형성될 수 있는데, 테스트를 진행할 때 누름력(압력)에 의해 칩셋이 손상되지 않도록 구성하는 것이 바람직하다.
압력 부재(110)의 상부의 소정 위치에는 누름 부재(109)에 대향하는 위치에 누름 압력을 제공하기 위한 압력판(112)이 형성될 수 있다. 여기에서, 압력판(112)은 자유 공간(Air)과 유사한 조건(즉, 대기 상태의 조건)에 상응하도록 유전율이 2.0 이하인 물질을 사용하는 것이 바람직하다.
압력판(112)의 상부(칩셋 안테나 상부)에는 자유 공간 조건을 유지하기 위해 압력판 이외의 물체는 없어야 하는데, 물체를 배치할 수밖에 없는 경우에는 파 필드(far field) 거리 이상을 이격시키거나 혹은 물체 표면에 흡수체를 부착하여 영향을 최소화시키는 것이 바람직하다.
압력판(112)을 잡아주는 가이드는 플라스틱 재질로 할 수 있고, 안테나 방사하는 방향의 1/4 파장(사용 대역에서 상대적으로 가장 긴 파장을 기준으로) 밖에 위치시켜 영향을 최소화시키는 것이 바람직하다.
도 3은 압력 부재, 칩셋 안착 가이드 및 테스트 보드가 순차 정렬되는 구조의 분해 사시도이다.
도 3을 참조하면, PCB 하부 패턴(302), PCB 코어(304), PCB 상부 패턴(306), 칩셋(308), 칩셋 안착 가이드(310) 및 누름 지그(312) 등이 순차적으로 결합 및 맞닿게 되는 구조일 수 있다.
도 3에 있어서, PCB 하부 패턴(302), PCB 코어(304), PCB 상부 패턴(306)은 도 1의 테스트 보드(106)에 대응되는 구성부재이고, 칩셋 안착 가이드(310)는 도 1의 칩셋 안착 가이드(108)에 대응되는 구성부재이며, 누름 지그(312)는 도 1의 압력 부재(110)에 대응되는 구성부재이다.
그리고, PCB 하부 패턴(302)에 연결될 수 있는 RF 스위치는 제품의 양산시에 속도를 늘려주기 위해 사용하는 것으로, 이러한 RF 스위치의 자동 제어를 통해 안착된 다수의 칩셋을 순차적으로 변경(테스트 순서의 순차 변경)해 가면서 방사 특성 테스트 등을 수행할 수 있다.
다시 도 1을 참조하면, 압력 부재(110)의 일단에는 압력 부재(110)가 아래 방향으로 압력을 가하도록 기능하는 압력 도구(114)가 배치될 수 있다.
도 4는 본 발명의 실시예에 따른 칩셋 성능 테스트용 지그가 네트워크 분석기와 제어용 PC에 연결되는 구조의 예시도이다.
도 4를 참조하면, 2개의 칩셋 성능 테스트용 지그(406)가 네트워크 분석기(404)에 연결되고, 이러한 네트워크 분석기(404)에는 작업자(칩셋 성능 테스트 진행자)에 의해 조작 가능한 제어용 PC(402)가 연결되는 구조를 가질 수 있는데, 이러한 물리적인 연결 구조를 통해 다수의 밀리미터파 칩셋의 방사 특성 등을 순차적으로 테스트할 수 있다.
여기에서, 칩셋 성능 테스트용 지그에 안착된 밀리미터파 칩셋들의 테스트 결과(양/불 판정 결과)는 네트워크 분석기(404)의 표시 패널을 통해 시각적 또는 시청각적으로 표출될 수 있다.
이상의 설명은 본 발명의 기술사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 등이 가능함을 쉽게 알 수 있을 것이다. 즉, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것으로서, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
따라서, 본 발명의 보호 범위는 후술되는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
104 : 베이스
106 : 테스트 보드
108 : 칩셋 안착 가이드
109 : 누름 부재
110 : 압력 부재
112 : 압력판
114 : 압력 도구

Claims (6)

  1. 베이스(104)와,
    상기 베이스(104)의 상부의 소정 위치에 형성되며, 안테나의 방사 특성 테스트 대상인 한 개 이상의 칩셋이 안착되는 안착부가 형성된 테스트 보드(106)와,
    상기 테스트 보드(106) 상부에 결합되어, 상기 안착부에 안착된 상기 한 개 이상의 칩셋을 가이드하는 칩셋 안착 가이드(108)와,
    상기 칩셋 안착 가이드(108)를 아래 방향으로 누르기 위한 누름 부재(109)가 하부에 형성되고, 상기 누름 부재(109)를 누름 압력을 제공하기 위한 압력판(112)이 상기 누름 부재(109)에 대응하는 상부 위치에 형성된 압력 부재(110)와,
    상기 압력 부재(110)의 일단에 형성되어 상기 압력 부재(110)가 아래 방향으로 압력을 가하도록 기능하는 압력 도구(114)를 포함하고,
    상기 압력판(112)은,
    대기 상태의 조건에 상응하도록 유전율이 2.0 이하인 물질로 구성되며,
    상기 테스트 보드(106) 상의 피딩 패드는,
    칩셋의 입력 임피던스와 동일한 임피던스 라인을 이용하여 제작되는 상기 칩셋의 안테나 피딩부와 연결되고,
    상기 테스트 보드(106)는,
    소정 위치에 형성되는 다수의 홀을 더 포함하고,
    상기 다수의 홀은,
    포고핀(pogo pin)을 통해 상기 한 개 이상의 칩셋이 안착되는 칩셋 패드와 물리적으로 접촉되며,
    상기 테스트 보드(106)는,
    상기 칩셋 사용시의 테스트 순서를 선택하기 위한 RF 스위치가 하부 소정 위치에 배치되는
    칩셋 성능 테스트용 지그.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 누름 부재(109)는,
    스프링 구조물인
    칩셋 성능 테스트용 지그.
  5. 제 1 항에 있어서,
    상기 칩셋 안착 가이드(108)는,
    상기 칩셋의 두께 및 재질에 의해 그 두께와 재질이 결정되는
    칩셋 성능 테스트용 지그.
  6. 제 5 항에 있어서,
    상기 칩셋 안착 가이드(108)는,
    상기 칩셋의 두께보다 적어도 더 작은 두께를 갖는
    칩셋 성능 테스트용 지그.
KR1020200104938A 2020-08-20 2020-08-20 칩셋 성능 테스트용 지그 KR102233780B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200104938A KR102233780B1 (ko) 2020-08-20 2020-08-20 칩셋 성능 테스트용 지그

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200104938A KR102233780B1 (ko) 2020-08-20 2020-08-20 칩셋 성능 테스트용 지그

Publications (1)

Publication Number Publication Date
KR102233780B1 true KR102233780B1 (ko) 2021-03-30

Family

ID=75264861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200104938A KR102233780B1 (ko) 2020-08-20 2020-08-20 칩셋 성능 테스트용 지그

Country Status (1)

Country Link
KR (1) KR102233780B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605922B2 (ja) * 1977-01-03 1985-02-14 エルイン・シツク・ゲゼルシヤフト・ミツトベシユレンクテル・ハフツング・オブテイク−エレクトロニク 導光ロツド
JP5041955B2 (ja) * 2007-10-17 2012-10-03 株式会社エンプラス 電気部品用ソケット
KR101582414B1 (ko) 2014-06-09 2016-01-05 네트웍오앤에스 주식회사 안테나 실제출력 검사장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605922B2 (ja) * 1977-01-03 1985-02-14 エルイン・シツク・ゲゼルシヤフト・ミツトベシユレンクテル・ハフツング・オブテイク−エレクトロニク 導光ロツド
JP5041955B2 (ja) * 2007-10-17 2012-10-03 株式会社エンプラス 電気部品用ソケット
KR101582414B1 (ko) 2014-06-09 2016-01-05 네트웍오앤에스 주식회사 안테나 실제출력 검사장치

Similar Documents

Publication Publication Date Title
US6798223B2 (en) Test methods, systems, and probes for high-frequency wireless-communications devices
US9157954B2 (en) Test system with temporary test structures
US8742997B2 (en) Testing system with electrically coupled and wirelessly coupled probes
US9000989B2 (en) Test system with adjustable radio-frequency probe array
US10637590B2 (en) Millimeter wave test systems
KR101497529B1 (ko) Ｒｆ 집적회로 테스트 방법 및 시스템
US9274142B2 (en) Testing system with capacitively coupled probe for evaluating electronic device structures
EP3548907B1 (en) Contact engines, probe head assemblies, probe systems, and associated methods for on-wafer testing of the wireless operation of a device under test
US11742960B2 (en) Test equipment for testing a device under test having a circuit coupled to an antenna
TWI720535B (zh) 天線封裝積體電路測試裝置
TWI705255B (zh) 用於檢測晶片的測試裝置
US12025654B2 (en) Electronic component testing apparatus, sockets, and replacement parts for electronic component testing apparatus
JP2020153861A (ja) インタポーザ、ソケット、ソケット組立体、及び、配線板組立体
US9635492B2 (en) Systems and methods for performing radio-frequency testing on near-field communications circuitry
TW201601378A (zh) 電子裝置及測試系統
KR102233780B1 (ko) 칩셋 성능 테스트용 지그
CN112540281B (zh) 测试装置
CN112198413A (zh) 天线封装集成电路测试装置
US11624758B2 (en) Test kit for testing a device under test
US6288555B1 (en) Fixture for use in measuring an electrical characteristic of a pogo pin
CN112415283B (zh) 天线测试治具与天线测试系统
CN112540282A (zh) 测试装置
US11307232B1 (en) Waveguide integrated circuit testing
JP2024516773A (ja) 第１および第２のアンテナを使用して被試験デバイスおよび特徴付けデバイスとの結合を確立する自動試験機器構成要素、自動試験機器、および方法
Cihan et al. Antenna Positioning Effects and Considerations in RF Shielded Box for Maximum Coupling and Measurement Accuracy

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant