KR102230354B1 - Apparatus and method of testing semiconductor device by using machine learning model - Google Patents
Apparatus and method of testing semiconductor device by using machine learning model Download PDFInfo
- Publication number
- KR102230354B1 KR102230354B1 KR1020190147779A KR20190147779A KR102230354B1 KR 102230354 B1 KR102230354 B1 KR 102230354B1 KR 1020190147779 A KR1020190147779 A KR 1020190147779A KR 20190147779 A KR20190147779 A KR 20190147779A KR 102230354 B1 KR102230354 B1 KR 102230354B1
- Authority
- KR
- South Korea
- Prior art keywords
- condition
- deterioration
- semiconductor device
- characteristic value
- electron microscope
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 114
- 238000010801 machine learning Methods 0.000 title claims abstract description 82
- 238000010998 test method Methods 0.000 title claims description 9
- 230000006866 deterioration Effects 0.000 claims abstract description 117
- 238000012360 testing method Methods 0.000 claims abstract description 110
- 238000001000 micrograph Methods 0.000 claims description 56
- 230000008859 change Effects 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 50
- 238000005259 measurement Methods 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 22
- 230000015556 catabolic process Effects 0.000 claims description 18
- 238000006731 degradation reaction Methods 0.000 claims description 17
- 230000005527 interface trap Effects 0.000 claims description 11
- 230000003595 spectral effect Effects 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 230000006870 function Effects 0.000 claims description 4
- 238000003917 TEM image Methods 0.000 abstract description 18
- 238000001878 scanning electron micrograph Methods 0.000 abstract description 18
- 238000010586 diagram Methods 0.000 description 13
- 238000012545 processing Methods 0.000 description 11
- 230000035882 stress Effects 0.000 description 10
- 238000004458 analytical method Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 230000032683 aging Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013135 deep learning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000000611 regression analysis Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/305—Contactless testing using electron beams
- G01R31/307—Contactless testing using electron beams of integrated circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N20/00—Machine learning
-
- G06T5/007—
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T5/00—Image enhancement or restoration
- G06T5/90—Dynamic range modification of images or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/20—Special algorithmic details
- G06T2207/20081—Training; Learning
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Medical Informatics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Artificial Intelligence (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Automation & Control Theory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
본 발명은 기계 학습 모델을 이용하여 반도체 소자를 테스트하는 기술적 사상에 관한 것으로서, 보다 상세하게는 반도체 소자의 출력 특성과 TEM/SEM 이미지에 대한 기계 학습을 수행하여 반도체 소자의 열화 조건을 결정 및 테스트하는 기술에 관한 것이다.The present invention relates to a technical idea of testing a semiconductor device using a machine learning model, and in more detail, determining and testing a deterioration condition of a semiconductor device by performing machine learning on the output characteristics and TEM/SEM images of the semiconductor device. It's about the technology to do.
최근, 반도체 소자의 크기가 감소하고, 공정 및 설계의 난이도가 증가함에 따른 신뢰성에 대한 문제가 대두되고 있으며, 반도체 소자의 열화 정도를 파악하는 방법에 대해서도 논의가 지속적으로 진행하고 있는 추세이다. Recently, as the size of the semiconductor device decreases and the difficulty of process and design increases, the problem of reliability has emerged, and discussions on how to determine the degree of deterioration of the semiconductor device are continuously being discussed.
최근, 우리의 생활 속에는 스마트폰부터 스마트 자동차에 이르기까지 수많은 전자 제품들이 자리 잡고 있다.Recently, numerous electronic products from smartphones to smart cars have been found in our lives.
따라서, 제품 속의 다양한 반도체 소자들은 각각의 기대 수명을 가지고 있으며, 제품 공급자는 이에 대한 기대 수명 내에서 제품과 반도체 소자의 정상 작동을 보장할 수 있어야 한다.Accordingly, various semiconductor devices in a product have their respective life expectancy, and a product supplier must be able to guarantee the normal operation of the product and the semiconductor device within the expected life span.
만약, 기대 수명 내에서의 정상 작동이 보장되지 않는다면, 추가적인 비용을 발생시킬 뿐만 아니라, 고객이 가지는 제품의 이미지 및 나아가 회사의 이미지에도 부정적인 영향을 미칠 수 있으므로 제품의 신뢰성과 반도체 소자의 열화 정도에 따른 정도는 필수적이다.If normal operation within the expected life span is not guaranteed, it not only incurs additional costs, but also negatively affects the image of the product of the customer and the image of the company, thus affecting the reliability of the product and the degree of deterioration of semiconductor devices. The degree to which it follows is essential.
특히, 시간의 경과, 전기적인 스트레스 또는 온도의 변화 등에 따라서 제품의 노화 현상이 반도체 소자의 성능에 미치는 영향에 대하여 고려하는 것은 반도체 소자의 기대 수명 내에서의 반도체 소자의 정상 작동을 보장하기 위해서 매우 필수적이다.In particular, considering the effect of aging of the product on the performance of the semiconductor device due to the passage of time, electrical stress or temperature change, etc., it is very important to ensure the normal operation of the semiconductor device within the expected life of the semiconductor device It is essential.
또한, 반도체 소자의 크기가 감소하면서 발생하는 다양한 문제들은 소자의 열화에 큰 영향을 끼치고 있으며, 이를 정확하게 파악하고 소자의 열화 정도를 구분하고 명시하는 것은 필수적이다.In addition, various problems that occur as the size of a semiconductor device decreases have a great influence on the degradation of the device, and it is essential to accurately grasp this and classify and specify the degree of deterioration of the device.
반도체 소자의 조건들(예: 화학적인 물질 변경, 소자의 크기 변경, 온도, 공정 장비, 공정 조건, 스트레스, metal 물질)에 따라서 반도체 소자에 가해지는 스트레스 및 열화 정도가 달라지는데, 단순한 측정법으로는 반도체 소자가 가지는 전기적은 특성을 정확하기 파악하기 힘들다.Depending on the conditions of the semiconductor device (e.g., chemical material change, device size change, temperature, process equipment, process conditions, stress, metal material), the degree of stress and deterioration applied to the semiconductor device varies. It is difficult to accurately grasp the electrical characteristics of the device.
다시 말해, 단순한 측정법만으로는 조건에 대한 소자의 정보를 확인하는 것은 어렵다. 특히, 반도체 소자의 제작 및 스케일링(scaling)이 거듭됨에 따라서 이를 정확하게 파악하는 데 어려움을 겪고 있다.In other words, it is difficult to check the device information on the condition with only a simple measurement method. In particular, as semiconductor devices are repeatedly manufactured and scaled, it is difficult to accurately grasp them.
한편, 반도체 소자 MOSFET( Metal Oxide Semiconductor Field Effect transistor)의 열화는 크게 3가지의 요인에 따라서 열화가 진행되고, 3가지의 요인으로는 TDDB(Time dependent dielectric breakdown), BTI(bias temperature instability), HCI(hot carrier injection)가 존재한다.Meanwhile, the deterioration of semiconductor device MOSFET ( Metal Oxide Semiconductor Field Effect Transistor) is largely due to three factors, and the three factors are TDDB (Time dependent dielectric breakdown), BTI (bias temperature instability), and HCI. (hot carrier injection) exists.
TDDB는 매우 강한 전계(electric field)에 의해 산화막의 절연 특성이 살아지는 것을 말한다.TDDB refers to the fact that the insulating properties of the oxide film are preserved by a very strong electric field.
또한, BTI는 지속적인 게이트 바이어스(Gate bias)와 외부 온도에 영향을 받아 발생하며 채널과 산화물 사이 모든 영역에 대하여 계면 포획(interface trap)의 증가로 인해, 소자의 열화를 발생시키는 것을 말한다.In addition, BTI is caused by continuous gate bias and external temperature, and deterioration of a device occurs due to an increase in interface traps in all regions between a channel and an oxide.
반면, HCI는 강한 드레인(drain) 전계에 의해 발생하는 핫 캐리어(hot carrier)에 의해 발생하며, 계면 포획이 증가하는 것은 BTI와 유사하나, 전반적인 채널과 산화물 사이 영역이 아닌, 특정 부위의 계면을 노화시키는 것을 말한다.On the other hand, HCI is caused by a hot carrier generated by a strong drain electric field, and the increase in interfacial trapping is similar to that of BTI. It refers to aging.
선행 연구 결과에 따르면, 계면 포획이 증가함에 따라서 임계 전압(threshold voltage)이 변화하게 되고, 이에 따라서 소자의 신뢰성이 떨어지는 노화현상이 발생하게 됩니다.According to the results of previous studies, as the interfacial trapping increases, the threshold voltage changes, which leads to an aging phenomenon that reduces the reliability of the device.
이에 따라 연구된 결과에 따르면, BTI와 HCI가 임계 전압의 변화 정도, 혹은 열화 정도에 상이한 효과를 주고 있으며, 이를 정확하게 판별하고, BTI와 HCI가 각각 열화에 어떤 영향을 끼치는지 파악하기 어렵다.Accordingly, according to the research results, it is difficult to determine exactly how BTI and HCI exert different effects on the degree of change or deterioration of the threshold voltage, and to accurately discriminate and understand how each BTI and HCI affect deterioration.
이에 따라 열화 정도를 파악하여 반도체 소자를 정확하게 테스트하는 기술이 개발될 필요성이 있다.Accordingly, there is a need to develop a technology for accurately testing semiconductor devices by grasping the degree of deterioration.
본 발명은 반도체 소자의 출력 특성과 TEM/SEM 이미지에 대한 기계 학습을 수행하여 반도체 소자의 열화 조건을 판단함에 있어 정확도를 향상시키는 것을 목적으로 한다.An object of the present invention is to improve the accuracy in determining the deterioration condition of the semiconductor device by performing machine learning on the output characteristics of the semiconductor device and the TEM/SEM image.
본 발명은 외부 조건(Chemical 물질 변화, 공정 장비, 공정 기술, 소자 물질, 온도, 스트레스, 압력 등)에 대한 상관관계에 따른 정밀한 신뢰성 분석하는 반도체 소자 테스트 장치를 제공하는 것을 목적으로 한다.An object of the present invention is to provide a semiconductor device testing apparatus for precise reliability analysis according to correlations with external conditions (Chemical material change, process equipment, process technology, device material, temperature, stress, pressure, etc.).
본 발명은 열화 조건을 정확하게 판단함으로써 반도체 소자를 생성하기 위한 공정 조건을 보다 쉽게 예측하는 것을 목적으로 한다.An object of the present invention is to more easily predict the process conditions for generating a semiconductor device by accurately determining the deterioration conditions.
본 발명은 반도체 소자가 동작 및 생성하기 위한 조건(예: 크기(dimension)에서 개별 스코어(score)를 설정함으로써 소자의 성능 지표 및 공정 지표에서 최적 조건(optimization)을 제공하는 것을 목적으로 한다.An object of the present invention is to provide an optimization condition in the performance index and process index of the device by setting a condition for the operation and generation of a semiconductor device (eg, an individual score in a dimension).
본 발명은 최적 조건을 제공에 따른 공정 단순화를 통해 반도체 소자를 제작하기 위한 원가를 약 20% 절감시키는 것을 목적으로 한다.An object of the present invention is to reduce the cost of manufacturing a semiconductor device by about 20% through simplification of the process according to the provision of optimum conditions.
본 발명은 반도체 소자의 출력 특성과 TEM/SEM 이미지에 대한 기계 학습을 수행하고, 기계 학습에 대한 그룹화(clustering)과 분류(classification)을 통해 열화(degradation) 패턴을 획득하고, 획득된 열화 패턴에 기반하여 신소재를 탐색하는 것을 목적으로 한다.The present invention performs machine learning on the output characteristics of a semiconductor device and TEM/SEM images, obtains a degradation pattern through clustering and classification for machine learning, and uses the obtained degradation pattern. It aims to search for new materials based on it.
본 발명은 출력 특성과 TEM/SEM 이미지에 대한 기계 학습을 수행에 따른 데이터 베이스 구축에 기반하여 반도체 소자의 테스트 시간을 감축시키는 것을 목적으로 한다.An object of the present invention is to reduce the test time of a semiconductor device based on the establishment of a database by performing machine learning on output characteristics and TEM/SEM images.
본 발명의 일실시예에 따르면 반도체 소자 테스트 장치는 적어도 하나의 측정 조건에서 테스트 대상 소자에 대한 적어도 하나의 전기적 특성 값을 산출하고, 상기 산출된 적어도 하나의 전기적 특성 값을 기계 학습하는 측정 데이터 학습부, 상기 테스트 대상 소자의 전자 현미경 이미지를 획득하고, 상기 획득된 전자 현미경 이미지에서 상기 테스트 대상 소자의 채널 영역과 소스 영역을 이용하여 상기 획득된 전자 현미경 이미지를 기계 학습하는 이미지 데이터 학습부 및 상기 기계 학습된 전기적 특성 값과 상기 기계 학습된 전자 현미경 이미지에 기초하여 상기 테스트 대상 소자의 열화(degradation) 조건을 결정하는 열화 조건 결정부를 포함할 수 있다.According to an embodiment of the present invention, the semiconductor device testing apparatus calculates at least one electrical characteristic value for the device to be tested under at least one measurement condition, and machine learning the calculated at least one electrical characteristic value. Second, an image data learning unit that acquires an electron microscope image of the device to be tested and machine learns the acquired electron microscope image using a channel region and a source region of the device to be tested from the obtained electron microscope image, and the And a deterioration condition determining unit determining a degradation condition of the device under test based on the machine-learned electrical characteristic value and the machine-learned electron microscope image.
상기 적어도 하나의 측정 조건은, 드레인(Drain) 전압, 게이트(Gate) 전압, 온도, 전압 인가 시간, 화학물질 변화, 채널 물질 변화, 공정 장비 변화 또는 공정 조건 변화를 포함할 수 있다.The at least one measurement condition may include a drain voltage, a gate voltage, a temperature, a voltage application time, a chemical material change, a channel material change, a process equipment change, or a process condition change.
상기 산출된 적어도 하나의 전기적 특성 값은 저 주파수 잡음으로(low-frequency noise)로 측정된 계면 포획(interface trap) 양, 산란 계수(scattering parameter), 파워 스펙트럼 밀도(power spectral density)의 변화, 서브쓰레드 홀드 스윙(Subthreshold swing) 또는 드레인 전류 변화를 포함할 수 있다.The calculated at least one electrical characteristic value is an amount of an interface trap measured as low-frequency noise, a scattering parameter, a change in power spectral density, and a sub This may include a subthreshold swing or a change in drain current.
상기 측정 데이터 학습부는, 상기 산출된 적어도 하나의 전기적 특성 값을 기계 학습하여 제1 열화 조건과 제2 열화 조건에 대한 가중치를 각각 산출할 수 있다.The measurement data learning unit may machine-learn the calculated at least one electrical characteristic value to calculate weights for the first and second deterioration conditions, respectively.
상기 측정 데이터 학습부는, 상기 기계 학습된 적어도 하나의 전기적 특성 값과 상기 각각 산출된 가중치를 이용하여 상기 제1 열화 조건과 상기 제2 열화 조건의 스코어를 각각 산출할 수 있다.The measurement data learning unit may calculate scores of the first deterioration condition and the second deterioration condition, respectively, using the machine-learned at least one electrical characteristic value and the calculated weight.
상기 제1 열화 조건은 BTI(Bias Temperature Instability)를 포함하고, 상기 제2 열화 조건은 HCI(Hot Carrier Injection)을 포함할 수 있다.The first deterioration condition may include BTI (Bias Temperature Instability), and the second deterioration condition may include Hot Carrier Injection (HCI).
상기 이미지 데이터 학습부는, 상기 채널 영역을 밝은 부분과 어두운 부분으로 구분하여 제1 열화 조건의 팩터(factor)를 계산하고, 상기 소스 영역을 밝은 부분과 어두운 부분으로 구분하여 제2 열화 조건의 팩터(factor)를 계산하며, 상기 계산된 제1 열화 조건의 팩터(factor)와 상기 계산된 제2 열화 조건의 팩터(factor)를 합산하여 열화 패턴을 기계 학습할 수 있다.The image data learning unit calculates a factor of a first deterioration condition by dividing the channel region into a bright portion and a dark portion, and dividing the source region into a bright portion and a dark portion to calculate a factor of a second deterioration condition ( factor) is calculated, and a deterioration pattern may be machine-learned by summing the calculated factor of the first deterioration condition and the calculated factor of the second deterioration condition.
상기 이미지 데이터 학습부는, 상기 획득된 전자 현미경 이미지를 기계 학습 용 데이터로 변형하고, 상기 변형된 데이터에 회귀(regression) 함수를 적용하여 상기 계산된 제1 열화 조건의 팩터(factor)와 상기 계산된 제2 열화 조건의 팩터(factor)를 검증할 수 있다.The image data learning unit transforms the obtained electron microscope image into machine learning data, applies a regression function to the transformed data, and applies a factor of the calculated first deterioration condition and the calculated The factor of the second deterioration condition can be verified.
본 발명의 일실시예에 따른 반도체 소자 테스트 방법은 측정 데이터 학습부에서, 적어도 하나의 측정 조건에서 테스트 대상 소자에 대한 적어도 하나의 전기적 특성 값을 산출하고, 상기 산출된 적어도 하나의 전기적 특성 값을 기계 학습하는 단계, 이미지 데이터 학습부에서, 상기 테스트 대상 소자의 전자 현미경 이미지를 획득하고, 상기 획득된 전자 현미경 이미지에서 상기 테스트 대상 소자의 채널 영역과 소스 영역을 이용하여 상기 획득된 전자 현미경 이미지를 기계 학습하는 단계 및 열화 조건 결정부에서, 상기 기계 학습된 전기적 특성 값과 상기 기계 학습된 전자 현미경 이미지에 기초하여 상기 테스트 대상 소자의 열화(degradation) 조건을 결정하는 단계를 포함할 수 있다.In the semiconductor device testing method according to an embodiment of the present invention, the measurement data learning unit calculates at least one electrical characteristic value for the device under test under at least one measurement condition, and calculates the calculated at least one electrical characteristic value. Machine learning, in the image data learning unit, acquires an electron microscope image of the device to be tested, and uses the channel region and the source region of the device to be tested from the obtained electron microscope image to the acquired electron microscope image. The machine learning step and the deterioration condition determining unit may include determining a degradation condition of the device under test based on the machine-learned electrical characteristic value and the machine-learned electron microscope image.
상기 산출된 적어도 하나의 전기적 특성 값을 기계 학습하는 단계는, 상기 산출된 적어도 하나의 전기적 특성 값을 기계 학습하여 제1 열화 조건과 제2 열화 조건에 대한 가중치를 각각 산출하는 단계 및 상기 기계 학습된 적어도 하나의 전기적 특성 값과 상기 각각 산출된 가중치를 이용하여 상기 제1 열화 조건과 상기 제2 열화 조건의 스코어를 각각 산출하는 단계를 포함하고, 상기 적어도 하나의 측정 조건은, 드레인(Drain) 전압, 게이트(Gate) 전압, 온도, 전압 인가 시간, 화학물질 변화, 채널 물질 변화, 공정 장비 변화 또는 공정 조건 변화를 포함하며, 상기 산출된 적어도 하나의 전기적 특성 값은 저 주파수 잡음으로(low-frequency noise)로 측정된 계면 포획(interface trap) 양, 산란 계수(scattering parameter), 파워 스펙트럼 밀도(power spectral density)의 변화, 서브쓰레드 홀드 스윙(Subthreshold swing) 또는 드레인 전류 변화를 포함할 수 있다.The machine learning of the calculated at least one electrical characteristic value includes machine learning the calculated at least one electrical characteristic value to calculate weights for the first deterioration condition and the second deterioration condition, respectively, and the machine learning. And calculating scores of the first and second deterioration conditions using at least one electrical characteristic value and the calculated weight, respectively, and the at least one measurement condition is a drain Voltage, gate voltage, temperature, voltage application time, chemical material change, channel material change, process equipment change, or process condition change, and the calculated at least one electrical characteristic value is low-frequency noise (low-frequency noise). frequency noise), an amount of interface trap, a scattering parameter, a change in power spectral density, a subthreshold swing, or a change in drain current.
상기 획득된 전자 현미경 이미지를 기계 학습하는 단계는, 상기 채널 영역을 밝은 부분과 어두운 부분으로 구분하여 제1 열화 조건의 팩터(factor)를 계산하는 단계, 상기 소스 영역을 밝은 부분과 어두운 부분으로 구분하여 제2 열화 조건의 팩터(factor)를 계산하는 단계 및 상기 계산된 제1 열화 조건의 팩터(factor)와 상기 계산된 제2 열화 조건의 팩터(factor)를 합산하여 열화 패턴을 기계 학습하는 단계를 포함할 수 있다.The machine learning of the acquired electron microscope image includes calculating a factor of a first deterioration condition by dividing the channel region into a bright portion and a dark portion, and dividing the source region into a bright portion and a dark portion. Calculating a factor of a second deterioration condition by summing the calculated factor of the first deterioration condition and a factor of the calculated second deterioration condition by machine learning a deterioration pattern It may include.
본 발명은 반도체 소자의 출력 특성과 TEM/SEM 이미지에 대한 기계 학습을 수행하여 반도체 소자의 열화 조건을 판단함에 있어 정확도를 향상시킬 수 있다.The present invention can improve accuracy in determining the deterioration condition of the semiconductor device by performing machine learning on the output characteristics of the semiconductor device and the TEM/SEM image.
본 발명은 외부 조건(Chemical 물질 변화, 공정 장비, 공정 기술, 소자 물질, 온도, 스트레스, 압력 등)에 대한 상관관계에 따른 정밀한 신뢰성 분석하는 반도체 소자 테스트 장치를 제공할 수 있다.The present invention can provide a semiconductor device testing apparatus for precise reliability analysis according to correlations with external conditions (Chemical material change, process equipment, process technology, device material, temperature, stress, pressure, etc.).
본 발명은 열화 조건을 정확하게 판단함으로써 반도체 소자를 생성하기 위한 공정 조건을 보다 쉽게 예측할 수 있다.In the present invention, by accurately determining the deterioration condition, it is possible to more easily predict the process conditions for generating the semiconductor device.
본 발명은 반도체 소자가 동작 및 생성하기 위한 조건(예: 크기(dimension)에서 개별 스코어(score)를 설정함으로써 소자의 성능 지표 및 공정 지표에서 최적 조건(optimization)을 제공할 수 있다.The present invention can provide an optimum condition in the performance index and the process index of the device by setting a condition for the operation and generation of a semiconductor device (eg, an individual score in a dimension).
본 발명은 최적 조건을 제공에 따른 공정 단순화를 통해 반도체 소자를 제작하기 위한 원가를 약 20% 절감시킬 수 있다.The present invention can reduce the cost for manufacturing a semiconductor device by about 20% through simplification of the process by providing the optimum conditions.
본 발명은 반도체 소자의 출력 특성과 TEM/SEM 이미지에 대한 기계 학습을 수행하고, 기계 학습에 대한 그룹화(clustering)과 분류(classification)을 통해 열화(degradation) 패턴을 획득하고, 획득된 열화 패턴에 기반하여 신소재를 탐색할 수 있다.The present invention performs machine learning on the output characteristics of a semiconductor device and TEM/SEM images, obtains a degradation pattern through clustering and classification for machine learning, and uses the obtained degradation pattern. Based on this, new materials can be searched.
본 발명은 출력 특성과 TEM/SEM 이미지에 대한 기계 학습을 수행에 따른 데이터 베이스 구축에 기반하여 반도체 소자의 테스트 시간을 감축시킬 수 있다.The present invention can reduce the test time of a semiconductor device based on output characteristics and a database construction by performing machine learning on a TEM/SEM image.
도 1은 본 발명의 일실시예에 따른 반도체 소자 테스트 장치를 설명하는 도면이다.
도 2는 본 발명의 일실시예에 따른 반도체 소자 테스트 장치의 동작 절차를 설명하는 도면이다.
도 3a 내지 도 4는 본 발명의 일실시예에 따른 반도체 소자 테스트 장치가 테스트 대상 소자의 TEM/SEM 이미지를 기계 학습하는 동작을 설명하는 도면이다.
도 5a 및 도 5b는 본 발명의 일실시예에 따른 테스트 대상 소자의 전기적 특성에 대한 반도체 소자 테스트 장치의 기계 학습을 설명하는 도면이다.
도 6a 내지 도 6c은 본 발명의 일실시예에 따른 반도체 소자 테스트 장치의 기계 학습 결과를 설명하는 도면이다.
도 7은 본 발명의 일실시예에 따른 반도체 소자 테스트 방법을 설명하는 도면이다. 1 is a diagram illustrating an apparatus for testing a semiconductor device according to an embodiment of the present invention.
2 is a diagram illustrating an operation procedure of a semiconductor device testing apparatus according to an embodiment of the present invention.
3A to 4 are diagrams illustrating an operation of machine learning a TEM/SEM image of a device under test by the semiconductor device testing apparatus according to an embodiment of the present invention.
5A and 5B are diagrams for explaining machine learning of a semiconductor device testing apparatus for electrical characteristics of a device under test according to an embodiment of the present invention.
6A to 6C are diagrams illustrating machine learning results of a semiconductor device testing apparatus according to an embodiment of the present invention.
7 is a diagram illustrating a method of testing a semiconductor device according to an embodiment of the present invention.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되지 않는다.Specific structural or functional descriptions of embodiments according to the concept of the present invention disclosed in the present specification are exemplified only for the purpose of describing embodiments according to the concept of the present invention, and embodiments according to the concept of the present invention They may be implemented in various forms and are not limited to the embodiments described herein.
본 발명의 개념에 따른 실시예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시예들을 특정한 개시형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 변경, 균등물, 또는 대체물을 포함한다.Since the embodiments according to the concept of the present invention can apply various changes and have various forms, the embodiments will be illustrated in the drawings and described in detail in the present specification. However, this is not intended to limit the embodiments according to the concept of the present invention to specific disclosed forms, and includes changes, equivalents, or substitutes included in the spirit and scope of the present invention.
제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.Terms such as first or second may be used to describe various elements, but the elements should not be limited by the terms. The terms are only for the purpose of distinguishing one component from other components, for example, without departing from the scope of the rights according to the concept of the present invention, the first component may be referred to as the second component, Similarly, the second component may also be referred to as a first component.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 표현들, 예를 들어 "~사이에"와 "바로~사이에" 또는 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.When a component is referred to as being "connected" or "connected" to another component, it is understood that it may be directly connected or connected to the other component, but other components may exist in the middle. It should be. On the other hand, when a component is referred to as being "directly connected" or "directly connected" to another component, it should be understood that there is no other component in the middle. Expressions describing the relationship between components, for example, "between" and "just between" or "directly adjacent to" should be interpreted as well.
본 명세서에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the present specification are only used to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In the present specification, terms such as "comprise" or "have" are intended to designate that the specified features, numbers, steps, actions, components, parts, or combinations thereof exist, but one or more other features or numbers, It is to be understood that the presence or addition of steps, actions, components, parts or combinations thereof does not preclude the possibility of preliminary exclusion.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined, all terms used herein including technical or scientific terms have the same meaning as commonly understood by one of ordinary skill in the art to which the present invention belongs. Terms as defined in a commonly used dictionary should be interpreted as having a meaning consistent with the meaning in the context of the related technology, and should not be interpreted as an ideal or excessively formal meaning unless explicitly defined in the present specification. Does not.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 특허출원의 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments will be described in detail with reference to the accompanying drawings. However, the scope of the patent application is not limited or limited by these embodiments. The same reference numerals shown in each drawing indicate the same members.
도 1은 본 발명의 일실시예에 따른 반도체 소자 테스트 장치를 설명하는 도면이다.1 is a diagram illustrating an apparatus for testing a semiconductor device according to an embodiment of the present invention.
도 1은 본 발명의 일실시예에 따른 반도체 소자 테스트 장치의 구성 요소를 예시한다.1 illustrates components of a semiconductor device testing apparatus according to an embodiment of the present invention.
도 1을 참고하면, 반도체 소자 테스트 장치(100)는 측정 데이터 학습부(110), 이미지 데이터 학습부(120) 및 열화 조건 결정부(130)를 포함한다.Referring to FIG. 1, the semiconductor
본 발명의 일실시예에 따르면 측정 데이터 학습부(110)는 적어도 하나의 측정 조건에서 테스트 대상 소자에 대한 적어도 하나의 전기적 특성 값을 산출한다.According to an embodiment of the present invention, the measurement
예를 들어, 적어도 하나의 측정 조건은 드레인(Drain) 전압, 게이트(Gate) 전압, 온도, 전압 인가 시간, 화학물질 변화, 채널 물질 변화, 공정 장비 변화 또는 공정 조건 변화를 포함할 수 있다.For example, the at least one measurement condition may include a drain voltage, a gate voltage, a temperature, a voltage application time, a chemical material change, a channel material change, a process equipment change, or a process condition change.
본 발명의 일실시예에 따르면 측정 데이터 학습부(110)는 적어도 하나의 전기적 특성 값을 기계 학습할 수 있다.According to an embodiment of the present invention, the measurement
예를 들어, 적어도 하나의 전기적 특성 값은 저 주파수 잡음으로(low-frequency noise)로 측정된 계면 포획(interface trap) 양, 산란 계수(scattering parameter), 파워 스펙트럼 밀도(power spectral density)의 변화, 서브쓰레드 홀드 스윙(Subthreshold swing) 또는 드레인 전류 변화를 포함할 수 있다.For example, the at least one electrical characteristic value is the amount of interface trap measured as low-frequency noise, a scattering parameter, a change in power spectral density, It may include a subthreshold swing or a change in drain current.
본 발명의 일실시예에 따르면 측정 데이터 학습부(110)는 알고리즘을 이용하여 테스트 대상 소자의 전기적 특성 값에 대한 가중치를 산출할 수 있다.According to an embodiment of the present invention, the measurement
즉, 측정 데이터 학습부(110)는 적어도 하나의 전기적 특성 값을 기계 학습하여 제1 열화 조건과 제2 열화 조건에 대한 가중치를 각각 산출할 수 있다.That is, the measurement
예를 들어, 제1 열화 조건은 BTI(Bias Temperature Instability)를 포함하고, 제2 열화 조건은 HCI(Hot Carrier Injection)을 포함할 수 있다.For example, the first deterioration condition may include BTI (Bias Temperature Instability), and the second deterioration condition may include Hot Carrier Injection (HCI).
일례로, 측정 데이터 학습부(110)는 기계 학습된 적어도 하나의 전기적 특성 값과 제1 열화 조건과 제2 열화 조건에 대하여 각각 산출된 가중치를 이용하여 제1 열화 조건에 대한 스코어와 제2 열화 조건에 대한 스코어를 각각 산출할 수 있다.As an example, the measurement
예를 들어, 제1 열화 조건에 대한 스코어는 BTI 스코어로 지칭될 수 있고, 제2 열화 조건에 대한 스코어는 HCI 스코어로 지칭될 수 있다.For example, a score for a first deterioration condition may be referred to as a BTI score, and a score for a second deterioration condition may be referred to as an HCI score.
즉, 본 발명은 반도체 소자가 동작 및 생성하기 위한 조건(예: 크기(dimension)에서 개별 스코어(score)를 설정함으로써 소자의 성능 지표 및 공정 지표에서 최적 조건(optimization)을 제공할 수 있다.That is, the present invention can provide an optimum condition in the performance index and the process index of the device by setting a condition for the operation and generation of a semiconductor device (eg, an individual score in a dimension).
따라서, 본 발명은 최적 조건을 제공에 따른 공정 단순화를 통해 반도체 소자를 제작하기 위한 원가를 약 20% 절감시킬 수 있다.Accordingly, the present invention can reduce the cost for manufacturing a semiconductor device by about 20% through simplification of the process according to the provision of optimum conditions.
측정 데이터 학습부(110)가 기계 학습에 이용하는 알고리즘은 도 2에 대한 설명에서 보충 설명한다.The algorithm used by the measurement
본 발명의 일실시예에 따르면 이미지 데이터 학습부(120)는 테스트 대상 소자의 전자 현미경 이미지를 획득한다.According to an embodiment of the present invention, the image
일례로, 이미지 데이터 학습부(120)는 측정 데이터 학습부(110)에서 전기적 특성 값을 산출할 시에 해당하는 적어도 하나의 측정 조건에서 전자 현미경 이미지를 획득할 수 있다.As an example, the image
예를 들어, 전자 현미경 이미지는 투과 현미경(Transmission Electron Microscope, TEM) 이미지와 주사 현미경(Scanning Electron Microscope, SEM) 이미지를 포함한다.For example, electron microscopy images include Transmission Electron Microscope (TEM) images and Scanning Electron Microscope (SEM) images.
본 발명의 일실시예에 따르면 이미지 데이터 학습부(120)는 전자 현미경 이미지에서 테스트 대상 소자의 채널 영역과 소스 영역을 이용하여 상기 획득된 전자 현미경 이미지를 기계 학습할 수 있다.According to an embodiment of the present invention, the image
즉, 본 발명은 반도체 소자의 출력 특성과 TEM/SEM 이미지에 대한 기계 학습을 수행하고, 기계 학습에 대한 그룹화(clustering)과 분류(classification)을 통해 열화(degradation) 패턴을 획득하고, 획득된 열화 패턴에 기반하여 신소재를 탐색할 수 있다.That is, the present invention performs machine learning on the output characteristics of semiconductor devices and TEM/SEM images, obtains a degradation pattern through clustering and classification for machine learning, and obtains the obtained degradation. New materials can be searched based on patterns.
또한, 본 발명은 출력 특성과 TEM/SEM 이미지에 대한 기계 학습을 수행에 따른 데이터 베이스 구축에 기반하여 반도체 소자의 테스트 시간을 감축시킬 수 있다.In addition, the present invention can reduce the test time of a semiconductor device based on output characteristics and a database construction by performing machine learning on TEM/SEM images.
일례로, 테스트 대상 소자의 전자 현미경 이미지는 전반부에 해당하는 채널 영역에 해당하는 테스트 대상 소자의 전체 영역과 소스 전극이 위치하는 소스 영역으로 구분되어 기계 학습될 수 있다.For example, the electron microscope image of the device under test may be machine-learned by being divided into an entire area of the device under test corresponding to a channel area corresponding to the first half and a source area in which the source electrode is located.
예를 들어, 소스 영역은 채널(channel)/SiO2 영역을 포함할 수 있다.For example, the source region is channel/SiO 2 It can include areas.
본 발명의 일실시예에 따르면, 이미지 데이터 학습부(120)는 채널 영역을 밝은 부분과 어두운 부분으로 구분하여 제1 열화 조건의 팩터(factor)를 계산할 수 있다.According to an embodiment of the present invention, the image
일례로, 이미지 데이터 학습부(120)는 소스 영역을 밝은 부분과 어두운 부분으로 구분하여 제2 열화 조건의 팩터(factor)를 계산할 수 있다.For example, the image
본 발명의 일실시예에 따르면, 이미지 데이터 학습부(120)는 제1 열화 조건의 팩터(factor)와 제2 열화 조건의 팩터(factor)를 합산하여 열화 패턴을 기계 학습할 수 있다.According to an embodiment of the present invention, the image
일례로, 이미지 데이터 학습부(120)는 전자 현미경 이미지를 기계 학습 용 데이터로 변형하고, 데이터에 회귀(regression) 함수를 적용하여 제1 열화 조건의 팩터(factor)와 제2 열화 조건의 팩터(factor)를 검증할 수 있다.As an example, the image
즉, 이미지 데이터 학습부(120)는 제1 열화 조건의 팩터와 제2 열화 조건의 팩터에 대하여 회귀 분석을 할 수 있다.That is, the image
본 발명의 일실시예에 따르면 이미지 데이터 학습부(120)는 전자 현미경 이미지를 기계 학습용 데이터로 변형할 시, 전자 현미경 이미지의 명암에 따라 분류하여 데이터를 형성하고, 형성된 데이터를 데이터 베이스화할 수 있다.According to an embodiment of the present invention, when transforming an electron microscope image into machine learning data, the image
예를 들어, 제1 열화 조건은 BTI(Bias Temperature Instability)를 포함하고, 제2 열화 조건은 HCI(Hot Carrier Injection)을 포함할 수 있으며, 제1 열화 조건의 팩터는 BTI 팩터로 지칭되고, 제2 열화 조건의 팩터는 HCI 팩터로 지칭될 수 있다.For example, the first deterioration condition may include BTI (Bias Temperature Instability), the second deterioration condition may include HCI (Hot Carrier Injection), and the factor of the first deterioration condition is referred to as a BTI factor, and The factor of 2 degradation conditions may be referred to as an HCI factor.
본 발명의 일실시예에 따르면 열화 조건 결정부(130)는 기계 학습된 전기적 특성 값과 기계 학습된 전자 현미경 이미지에 기초하여 테스트 대상 소자의 열화(degradation) 조건을 결정할 수 있다.According to an embodiment of the present invention, the
일례로, 열화 조건 결정부(130)는 BTI 스코어, BTI 팩터, HCI 스코어, HCI 팩터를 종합적으로 기계 학습하여 테스트 대상 소자의 BTI 또는 HCI를 결정할 수 있다.For example, the
상술한 설명에서 기계 학습 동작은 딥 러닝(deep learning) 동작을 포함할 수 있다.In the above description, the machine learning operation may include a deep learning operation.
본 발명은 반도체 소자의 출력 특성과 TEM/SEM 이미지에 대한 기계 학습을 수행하여 반도체 소자의 열화 조건을 판단함에 있어 정확도를 향상시킬 수 있다.The present invention can improve accuracy in determining the deterioration condition of the semiconductor device by performing machine learning on the output characteristics of the semiconductor device and the TEM/SEM image.
또한, 본 발명은 열화 조건을 정확하게 판단함으로써 반도체 소자를 생성하기 위한 공정 조건을 보다 쉽게 예측할 수 있다.In addition, the present invention can more easily predict the process conditions for generating the semiconductor device by accurately determining the deterioration conditions.
도 2는 본 발명의 일실시예에 따른 반도체 소자 테스트 장치의 동작 절차를 설명하는 도면이다.2 is a diagram illustrating an operation procedure of a semiconductor device testing apparatus according to an embodiment of the present invention.
도 2는 본 발명의 일실시예에 따른 반도체 소자 테스트 장치가 알고리즘을 이용하여 열화 조건을 산출하는 구성을 설명한다.2 illustrates a configuration in which a semiconductor device testing apparatus according to an embodiment of the present invention calculates a deterioration condition using an algorithm.
도 2를 참고하면, 반도체 소자 테스트 장치는 테스트 대상 소자의 전기적 특성 값(200)과 전자 현미경 이미지(210)를 기계 학습(machine learning)하여, 단계(S201)에서 BTI 스코어와 HCI 스코어를 산출하고, 단계(S202)에서 BTI 팩터 및 HCI 팩터를 산출하며, 단계(S203)에서 BTI 스코어, BTI 팩터, HCI 스코어, HCI 팩터를 종합적으로 기계 학습하여 테스트 대상 소자의 BTI 또는 HCI를 결정할 수 있다.Referring to FIG. 2, the semiconductor device testing apparatus calculates the BTI score and the HCI score in step S201 by machine learning the electrical
단계(S201)에서 반도체 소자 테스트 장치는 하기 수학식 1을 이용하여 BTI 스코어를 산출할 수 있다.In step S201, the semiconductor device testing apparatus may calculate a BTI
[수학식 1][Equation 1]
수학식 1에 따르면, xBTI는 BTI 스코어를 나타낼 수 있고, W는 BTI에 영향을 줄 수 있는 기계 학습에 따른 가중치를 나타낼 수 있고, Ni는 계면 포획(interface trap) 양을 나타낼 수 있으며, asc는 산란 계수(scattering parameter)를 나타낼 수 있고, SI는 파워 스펙트럼 밀도(power spectral density)의 변화를 나타낼 수 있으며, S.S는 서브쓰레드 홀드 스윙(Subthreshold swing)을 나타낼 수 있고, Id는 드레인 전류의 변화를 나타낼 수 있으며, bBTI는 BTI에 영향을 미치는 바이어스 전압을 나타낼 수 있다.According to
또한, 반도체 소자 테스트 장치는 하기 수학식 2를 이용하여 HCI 스코어를 산출할 수 있다.In addition, the semiconductor device test apparatus may calculate an HCI
[수학식 2][Equation 2]
수학식 2에 따르면, xHCI는 HCI 스코어를 나타낼 수 있고, W는 HCI에 영향을 줄 수 있는 기계 학습에 따른 가중치를 나타낼 수 있으며, Ni는 계면 포획(interface trap) 양을 나타낼 수 있으며, asc는 산란 계수(scattering parameter)를 나타낼 수 있고, SI는 파워 스펙트럼 밀도(power spectral density)의 변화를 나타낼 수 있으며, S.S는 서브쓰레드 홀드 스윙(Subthreshold swing)을 나타낼 수 있고, Id는 드레인 전류의 변화를 나타낼 수 있으며, bHCI는 HCI에 영향을 미치는 바이어스 전압을 나타낼 수 있다.According to
단계(S202)에서 반도체 소자 테스트 장치는 전자 현미경 이미지를 기계 학습하여 BTI 팩터 및 HCI 팩터를 결정하는데, BTI 팩터와 HCI 팩터를 결정하기 위한 기계 학습은 도 3a 내지 도 4를 이용하여 보충 설명한다.In step S202, the semiconductor device testing apparatus determines the BTI factor and the HCI factor by machine learning the electron microscope image. Machine learning for determining the BTI factor and the HCI factor will be supplemented with reference to FIGS. 3A to 4.
단계(S203)에서 반도체 소자 테스트 장치는 하기 수학식 3을 이용하여 BTI 스코어와 HCI 스코어를 고려하여 열화 조건을 결정할 수 있다.In step S203, the semiconductor device testing apparatus may determine a deterioration condition in consideration of the BTI score and the HCI score using Equation 3 below.
[수학식 3][Equation 3]
수학식 3에 따르면, ydeg는 열화 조건을 나타낼 수 있고, xBTI는 BTI 스코어를 나타낼 수 있으며, WBTI는 BTI에 영향을 줄 수 있는 기계 학습에 따른 가중치를 나타낼 수 있고, xHCI는 HCI 스코어를 나타낼 수 있으며, WHCI는 HCI에 영향을 줄 수 있는 기계 학습에 따른 가중치를 나타낼 수 있고, bdeg는 열화 조건과 관련된 바이어스 전압을 나타낼 수 있다.According to Equation 3, ydeg may represent a deterioration condition, x BTI may represent a BTI score, W BTI may represent a weight according to machine learning that can affect BTI, and x HCI is an HCI score. , W HCI can represent a weight according to machine learning that can affect HCI, and b deg can represent a bias voltage related to a deterioration condition.
단계(S203)에서 반도체 소자 테스트 장치는 하기 수학식 4을 이용하여 BTI 스코어와 HCI 스코어를 고려하여 열화 조건을 결정할 수 있다.In step S203, the semiconductor device testing apparatus may determine a deterioration condition in consideration of the BTI score and the HCI
[수학식 4][Equation 4]
수학식 4에 따르면, ydeg는 열화 조건을 나타낼 수 있고, xBTI는 BTI 스코어를 나타낼 수 있으며, WBTI는 BTI에 영향을 줄 수 있는 기계 학습에 따른 가중치를 나타낼 수 있고, xHCI는 HCI 스코어를 나타낼 수 있으며, WHCI는 HCI에 영향을 줄 수 있는 기계 학습에 따른 가중치를 나타낼 수 있고, Ni는 계면 포획(interface trap) 양을 나타낼 수 있으며, asc는 산란 계수(scattering parameter)를 나타낼 수 있고, SI는 파워 스펙트럼 밀도(power spectral density)의 변화를 나타낼 수 있으며, S.S는 서브쓰레드 홀드 스윙(Subthreshold swing)을 나타낼 수 있고, Id는 드레인 전류의 변화를 나타낼 수 있으며, bdeg는 열화 조건과 관련된 바이어스 전압을 나타낼 수 있다.According to
예를 들어, 반도체 소자 테스트 장치는 전기 특성 값에서 기계 학습용 데이터를 생성하고, 전자 현미경 이미지에서 기계 학습용 데이터를 생성하여 반복적으로 기계 학습을 수행함으로써 비용함수 출력값을 최소화하는 가중치 벡터와 바이어스 벡터를 갱신하는 동작을 반복적으로 수행할 수 있다.For example, a semiconductor device test apparatus updates the weight vector and bias vector that minimize the output of the cost function by repeatedly performing machine learning by generating machine learning data from electrical characteristic values and generating machine learning data from an electron microscope image. You can perform the operation repeatedly.
따라서, 반도체 소자 테스트 장치는 수학식 1 내지 수학식 4와 같은 학습 알고리즘에 따라 바이어스(bias)와 가중치를 산출하고, 각 조건에 대한 열화 요인에 따른 스코어를 추출할 수 있다.Accordingly, the semiconductor device testing apparatus may calculate a bias and a weight according to a learning algorithm such as
본 발명의 일실시예에 따르면 반도체 소자 테스트 장치는 테스트 대상 소자의 전기적 특성 값을 외부 조건을 고려하여 기계 학습한 결과로, BTI 스코어와 HCI 스코어를 산출하고, BTI 스코어와 HCI 스코어를 이용하여 테스트 대상 소자의 열화 조건을 결정할 수 있다.According to an embodiment of the present invention, the semiconductor device test apparatus calculates the BTI score and the HCI score as a result of machine learning the electrical characteristic values of the device under test in consideration of external conditions, and tests using the BTI score and the HCI score. Deterioration conditions of the target device can be determined.
따라서, 본 발명은 외부 조건(Chemical 물질 변화, 공정 장비, 공정 기술, 소자 물질, 온도, 스트레스, 압력 등)에 대한 상관관계에 따른 정밀한 신뢰성 분석하는 반도체 소자 테스트 장치를 제공할 수 있다.Accordingly, the present invention can provide a semiconductor device testing apparatus for precise reliability analysis according to correlations with external conditions (Chemical material change, process equipment, process technology, device material, temperature, stress, pressure, etc.).
도 3a 내지 도 4는 본 발명의 일실시예에 따른 반도체 소자 테스트 장치가 테스트 대상 소자의 TEM/SEM 이미지를 기계 학습하는 동작을 설명하는 도면이다.3A to 4 are diagrams illustrating an operation of machine learning a TEM/SEM image of a device under test by the semiconductor device testing apparatus according to an embodiment of the present invention.
도 3a는 본 발명의 일실시예에 따른 반도체 소자 테스트 장치가 테스트 대상 소자의 채널 영역에 대하여 명암 분석하여 BTI 팩터를 산출하는 실시예를 설명하기 위한 도면이다.3A is a view for explaining an embodiment in which a semiconductor device testing apparatus according to an embodiment of the present invention calculates a BTI factor by analyzing the intensity of a channel region of a device under test.
도 3a를 참고하면, 반도체 소자 테스트 장치는 테스트 대상 소자의 채널 영역(300)의 표면 손상 영역(substrate damaging area)에 대하여 밝은 부분과 어두운 부분으로 구분하여 기계 학습하고, 기계 학습에 따라 BTI 팩터를 산출할 수 있다.Referring to FIG. 3A, the semiconductor device testing apparatus performs machine learning by dividing a substrate damaging area of the
BTI는 게이트 바이어스와 온도의 영향으로 발생하는 열화로, 채널영역과 산화물 영역 사이의 전체 영역에서 계면 포획 양의 증가로 인해 발생하는 열화로, 채널 영역(300)으로부터 확인될 수 있다.BTI is deterioration caused by the influence of gate bias and temperature, deterioration caused by an increase in the amount of interfacial trapping in the entire region between the channel region and the oxide region, and can be identified from the
도 3b는 본 발명의 일실시예에 따른 반도체 소자 테스트 장치가 테스트 대상 소자의 채널 영역에 대하여 명암 분석하여 HCI 팩터를 산출하는 실시예를 설명하기 위한 도면이다.3B is a view for explaining an embodiment in which the semiconductor device testing apparatus according to an embodiment of the present invention calculates an HCI factor by analyzing the intensity of the channel region of the device under test.
도 3b를 참고하면, 반도체 소자 테스트 장치는 테스트 대상 소자의 소스 영역(310)의 표면 손상 영역(substrate damaging area)에 대하여 밝은 부분과 어두운 부분으로 구분하여 기계 학습하고, 기계 학습에 따라 HCI 팩터를 산출할 수 있다.Referring to FIG. 3B, the semiconductor device test apparatus performs machine learning by dividing a surface damaging area of the
HCI는 게이트 바이어스와 온도의 영향으로 발생하는 열화로, 채널영역과 산화물 영역 사이가 아닌 소스 영역에서 계면 포획 양의 증가로 인해 발생하는 열화로, 소스 영역(310)으로부터 확인될 수 있다.HCI is deterioration caused by the influence of gate bias and temperature, and deterioration caused by an increase in the amount of interfacial trapping in the source region rather than between the channel region and the oxide region, and may be identified from the
도 4는 본 발명의 일실시예에 따른 반도체 소자 테스트 장치가 테스트 대상 소자의 전자 현미경 이미지를 기계 학습하는 절차를 예시한다.4 illustrates a procedure of machine learning an electron microscope image of a device under test by a semiconductor device testing apparatus according to an embodiment of the present invention.
도 4를 참고하면, 단계(S401)에서 반도체 소자 테스트 장치는 테스트 대상 소자에 대한 전자 현미경 이미지를 획득한다.Referring to FIG. 4, in step S401, the semiconductor device testing apparatus acquires an electron microscope image of the device to be tested.
단계(S402)에서 반도체 소자 테스트 장치는 전자 현미경 이미지를 기계 학습하기 위하여 데이터를 재 성형(reshape)한다.In step S402, the semiconductor device testing apparatus reshapes the data in order to machine-learn the electron microscope image.
즉, 반도체 소자 테스트 장치는 전자 현미경 이미지를 RGB(Red, Green, Blue) 영역으로 구분하여 데이터를 재 성형(reshape)한다.That is, the semiconductor device test apparatus divides the electron microscope image into RGB (Red, Green, Blue) regions and reshapes the data.
예를 들어, 전자 현미경 이미지를 기계 학습 데이터로 재 성형하는 동작은 전자 현미경 이미지에서 테스트 대상 소자의 특징들을 회귀(regression)하는 동작을 포함할 수 있다.For example, reshaping the electron microscope image into machine learning data may include regressing features of the device under test from the electron microscope image.
단계(S403)에서 반도체 소자 테스트 장치는 재 성형(reshape) 데이터를 이용하여 데이터 베이스를 구축하고, 데이터 베이스에 대하여 학습 동작과 테스트 동작을 반복적으로 수행하면서 전자 현미경 이미지에 대한 기계 학습을 수행하고, 기계 학습의 결과물로 BTI 팩터와 HCI 팩터를 산출한다.In step S403, the semiconductor device test apparatus builds a database using reshape data, performs machine learning on the electron microscope image while repeatedly performing a learning operation and a test operation on the database, The BTI factor and HCI factor are calculated as the result of machine learning.
예를 들어, 반도체 소자 테스트 장치는 재 성형 데이터에 대한 학습 동작을 약 30,000회 반복적으로 수행할 수 있다.For example, the semiconductor device test apparatus may repeatedly perform a learning operation on the remolding data about 30,000 times.
도 5a 및 도 5b는 본 발명의 일실시예에 따른 테스트 대상 소자의 전기적 특성에 대한 반도체 소자 테스트 장치의 기계 학습을 설명하는 도면이다.5A and 5B are diagrams for explaining machine learning of a semiconductor device testing apparatus for electrical characteristics of a device under test according to an embodiment of the present invention.
도 5a 및 도 5b는 반도체 소자 테스트 장치가 테스트 대상 소자에 대하여 저 주파수 잡음 분석을 수행하는 구성을 설명하는 도면이다.5A and 5B are diagrams for explaining a configuration in which the semiconductor device testing apparatus performs low-frequency noise analysis on the device under test.
도 5a를 참고하면, 반도체 소자 테스트 장치는 테스트 대상 소자(500)의 채널 영역(501)과 소스/드레인 전극(502) 사이에서 캐리어(505)가 이동하면서 포텐셜 배리어(506)가 형성되는 순간에 샷 잡음(shot noise)을 분석하여 파워 스펙트럼 밀도(power spectral density)의 변화를 산출할 수 있다.Referring to FIG. 5A, the semiconductor device test apparatus is at the moment when the
여기서, 파워 스펙트럼 밀도(power spectral density)의 변화는 HCI 스코어 산출에 활용될 수 있다.Here, the change in power spectral density may be utilized to calculate the HCI score.
이때, 게이트 산화물(503)과 절연막(504)은 채널 영역(501)과 소스/드레인 전극(502) 위에 위치될 수 있다.In this case, the
도 5b를 참고하면, 반도체 소자 테스트 장치는 테스트 대상 소자(510)의 채널 영역(511), 게이트(512) 및 절연막(513)의 위치와 관계 없이 결함 영역(514)에 대하여 저주파 잡음 분석 모델 중 하나인 CNF-CMF 잡음 분석을 수행하여 계면 포획(interface trap) 양을 산출하고, 산란 계수(scattering parameter)를 산출할 수 있다.Referring to FIG. 5B, the semiconductor device test apparatus is a low-frequency noise analysis model for the
여기서, 산출된 계면 포획 양은 BTI 스코어 산출에 이용되고, 산란 계수는 HCI 스코어 산출에 이용될 수 있다.Here, the calculated interfacial capture amount is used to calculate the BTI score, and the scattering coefficient may be used to calculate the HCI score.
도 6a 내지 도 6c은 본 발명의 일실시예에 따른 반도체 소자 테스트 장치의 기계 학습 결과를 설명하는 도면이다.6A to 6C are diagrams illustrating machine learning results of a semiconductor device testing apparatus according to an exemplary embodiment of the present invention.
도 6a는 반도체 소자 테스트 장치의 기계 학습 결과에 따른 테스트 결과를 그래프를 이용하여 설명한다.6A illustrates a test result according to a machine learning result of a semiconductor device test apparatus using a graph.
도 6a를 참고하면, 그래프(600)는 계면 포획 양(Nit)을 산출하고, 산란 계수(ASC)에 따른 열화 스코어 변화를 나타낸다.Referring to FIG. 6A, the graph 600 calculates the amount of interfacial capture (N it ) and shows the change in the degradation score according to the scattering coefficient (A SC ).
그래프(600)에 표시되는 데이터들은 하기 표 1과 연관될 수 있다.Data displayed on the
[표 1][Table 1]
그래프(600)와 표 1을 참고하면, BTI 스코어는 Nit와 관련되고, HCI 스코어는 ASC와 관련될 수 있다.Referring to the
도 6b는 반도체 소자 테스트 장치의 기계 학습 결과를 데이터 양과 평균 에러 수를 이용하여 분석한다.6B is an analysis of the machine learning result of the semiconductor device testing apparatus using the amount of data and the average number of errors.
도 6b를 참고하면, 그래프(610)는 가로축이 데이터 양을 나타내고, 세로축이 평균 에러를 나타낸다.Referring to FIG. 6B, in the
그래프(610)에 따르면 데이터 베이스에 누적된 데이터 양이 많을 수 록, 반도체 소자 테스트 장치가 테스트 대상 소자에 대한 테스트 에러 수는 감소한다.According to the
여기서, 평균 에러는 트레이닝 데이터 베이스를 80%로 정하고, 테스트 데이터 베이스를 20%로 구분하여 최소자승법을 이용하여 평균 에러를 산출한다.Here, as for the average error, the training database is set to 80%, the test database is divided by 20%, and the average error is calculated using the least squares method.
도 6c는 반도체 소자 테스트 장치의 기계 학습 결과에 기반하여 스트레스 시간의 변화에 따른 열화 팩터의 분포를 예시한다.6C illustrates a distribution of a deterioration factor according to a change in a stress time based on a machine learning result of a semiconductor device test apparatus.
도 6c를 참고하면, 그래프(620)는 가로축이 스트레스 시간의 변화를 나타내고, 세로축이 열화 팩터의 백분율을 나타낸다.Referring to FIG. 6C, in the
그래프(620)에 따르면 데이터 응집 시간에 해당하는 스트레스 시간 상에서 최초의 열화 팩터는 스트레스1의 조건에서 확인된다.According to the
즉, 반도체 소자 테스트 장치는 시간 증가(621) 후 열화 팩터를 전자 현미경 이미지로부터 산출할 수 있다.That is, the semiconductor device test apparatus may calculate the deterioration factor from the electron microscope image after the
따라서, 본 발명은 출력 특성과 TEM/SEM 이미지에 대한 기계 학습을 수행에 따른 데이터 베이스 구축에 기반하여 반도체 소자의 테스트 시간을 감축시킬 수 있다.Accordingly, the present invention can reduce the test time of the semiconductor device based on the output characteristics and the database construction by performing machine learning on the TEM/SEM image.
도 7은 본 발명의 일실시예에 따른 반도체 소자 테스트 방법을 설명하는 도면이다. 7 is a diagram illustrating a method of testing a semiconductor device according to an embodiment of the present invention.
도 7은 본 발명의 일실시예에 따른 반도체 소자 테스트 방법이 다양한 조건에서 반도체 소자의 전기적 특성을 측정하고, 전기적 특성이 측정될 시 TEM/SEM 이미지를 획득하여 측정된 전기적 특성과 TEM/SEM 이미지에 대하여 기계 학습을 수행함으로써 반도체 소자의 열화 조건을 보다 정확하게 결정하는 절차를 예시한다.7 is a semiconductor device test method according to an embodiment of the present invention measures electrical properties of a semiconductor device under various conditions, and when the electrical properties are measured, a TEM/SEM image is obtained, and the measured electrical properties and TEM/SEM images A procedure for more accurately determining the deterioration condition of a semiconductor device is illustrated by performing machine learning on.
도 7을 참고하면, 단계(701)에서 반도체 소자 테스트 방법은 적어도 하나의 측정 조건에 대한 테스트 대상 소자의 전기적 특성 값을 기계 학습한다.Referring to FIG. 7, in
즉, 반도체 소자 테스트 방법은 적어도 하나의 측정 조건에서 테스트 대상 소자에 대한 적어도 하나의 전기적 특성 값을 산출하고, 적어도 하나의 전기적 특성 값을 기계 학습할 수 있다.That is, the semiconductor device testing method may calculate at least one electrical characteristic value for the device under test under at least one measurement condition, and machine learn at least one electrical characteristic value.
또한, 반도체 소자 테스트 방법은 적어도 하나의 전기적 특성 값을 기계 학습하여 제1 열화 조건과 제2 열화 조건에 대한 가중치를 각각 산출하고, 전기적 특성 값과 각각 산출된 가중치를 이용하여 제1 열화 조건과 제2 열화 조건의 스코어를 각각 산출할 수 있다.In addition, in the semiconductor device testing method, the weights for the first and second deterioration conditions are calculated by machine learning at least one electrical characteristic value, and the first deterioration condition and the weight are respectively calculated using the electrical characteristic value and the calculated weight. The score of the second deterioration condition can be calculated, respectively.
예를 들어, 적어도 하나의 측정 조건은, 드레인(Drain) 전압, 게이트(Gate) 전압, 온도, 전압 인가 시간, 화학물질 변화, 채널 물질 변화, 공정 장비 변화 또는 공정 조건 변화를 포함할 수 있다.For example, the at least one measurement condition may include a drain voltage, a gate voltage, a temperature, a voltage application time, a chemical material change, a channel material change, a process equipment change, or a process condition change.
예를 들어, 적어도 하나의 전기적 특성 값은 저 주파수 잡음으로(low-frequency noise)로 측정된 계면 포획(interface trap) 양, 산란 계수(scattering parameter), 파워 스펙트럼 밀도(power spectral density)의 변화, 서브쓰레드 홀드 스윙(Subthreshold swing) 또는 드레인 전류 변화를 포함할 수 있다.For example, the at least one electrical characteristic value is the amount of interface trap measured as low-frequency noise, a scattering parameter, a change in power spectral density, It may include a subthreshold swing or a change in drain current.
단계(702)에서 본 발명의 일실시예에 따른 반도체 소자 테스트 방법은 테스트 대상 소자의 전자 현미경 이미지를 기계 학습한다.In
즉, 반도체 소자 테스트 방법은 테스트 대상 소자의 전자 현미경 이미지를 획득하고, 전자 현미경 이미지에서 테스트 대상 소자의 채널 영역과 소스 영역을 이용하여 전자 현미경 이미지를 기계 학습할 수 있다.That is, in the semiconductor device testing method, an electron microscope image of the device under test may be acquired, and the electron microscope image may be machine-learned using the channel region and the source region of the device under test in the electron microscope image.
예를 들어, 반도체 소자 테스트 방법은 테스트 대상 소자의 전자 현미경 이미지를 기계 학습하여 제1 열화 조건에 따른 팩터와 제2 열화 조건에 따른 팩터를 산출할 수 있다.For example, in the semiconductor device testing method, a factor according to a first deterioration condition and a factor according to a second deterioration condition may be calculated by machine learning an electron microscope image of a device under test.
예를 들어, 제1 열화 조건은 BTI(Bias Temperature Instability)를 포함하고, 제2 열화 조건은 HCI(Hot Carrier Injection)를 포함한다.For example, the first deterioration condition includes BTI (Bias Temperature Instability), and the second deterioration condition includes HCI (Hot Carrier Injection).
단계(703)에서 본 발명의 일실시예에 따른 반도체 소자 테스트 방법은 전기적 특성 값과 전자 현미경 이미지에 대한 기계 학습에 기초하여 테스트 대상 소자의 열화 조건을 결정한다.In
즉, 반도체 소자 테스트 방법은 전기 특성 값을 기계 학습하여 산출된 BTI 스코어 및 HCI 스코어와 전자 현미경 이미지를 기계 학습하여 산출된 BTI 열화 팩터 및 HCI 열화 팩터를 이용하여 테스트 대상 소자의 열화 조건을 결정할 수 있다.That is, the semiconductor device test method can determine the deterioration condition of the device under test using the BTI and HCI scores calculated by machine learning the electrical characteristic values, and the BTI deterioration factor and HCI deterioration factor calculated by machine learning an electron microscope image. have.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.The apparatus described above may be implemented as a hardware component, a software component, and/or a combination of a hardware component and a software component. For example, the devices and components described in the embodiments include, for example, a processor, a controller, an arithmetic logic unit (ALU), a digital signal processor, a microcomputer, a field programmable array (FPA), It may be implemented using one or more general purpose or special purpose computers, such as a programmable logic unit (PLU), a microprocessor, or any other device capable of executing and responding to instructions. The processing device may execute an operating system (OS) and one or more software applications executed on the operating system. Further, the processing device may access, store, manipulate, process, and generate data in response to the execution of software. For the convenience of understanding, although it is sometimes described that one processing device is used, one of ordinary skill in the art, the processing device is a plurality of processing elements and/or a plurality of types of processing elements. It can be seen that it may include. For example, the processing device may include a plurality of processors or one processor and one controller. In addition, other processing configurations are possible, such as a parallel processor.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.The method according to the embodiment may be implemented in the form of program instructions that can be executed through various computer means and recorded in a computer-readable medium. The computer-readable medium may include program instructions, data files, data structures, and the like alone or in combination. The program instructions recorded on the medium may be specially designed and configured for the embodiment, or may be known and usable to those skilled in computer software. Examples of computer-readable recording media include magnetic media such as hard disks, floppy disks, and magnetic tapes, optical media such as CD-ROMs and DVDs, and magnetic media such as floptical disks. -A hardware device specially configured to store and execute program instructions such as magneto-optical media, and ROM, RAM, flash memory, and the like. Examples of program instructions include not only machine language codes such as those produced by a compiler, but also high-level language codes that can be executed by a computer using an interpreter or the like. The hardware device described above may be configured to operate as one or more software modules to perform the operation of the embodiment, and vice versa.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.The software may include a computer program, code, instructions, or a combination of one or more of these, configuring the processing unit to operate as desired or processed independently or collectively. You can command the device. Software and/or data may be interpreted by a processing device or, to provide instructions or data to a processing device, of any type of machine, component, physical device, virtual equipment, computer storage medium or device. , Or may be permanently or temporarily embodyed in a transmitted signal wave. The software may be distributed over networked computer systems and stored or executed in a distributed manner. Software and data may be stored on one or more computer-readable recording media.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described by the limited drawings, various modifications and variations can be made from the above description to those of ordinary skill in the art. For example, the described techniques are performed in a different order from the described method, and/or components such as systems, structures, devices, circuits, etc. described are combined or combined in a form different from the described method, or other components Alternatively, even if substituted or substituted by an equivalent, an appropriate result can be achieved.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and those equivalent to the claims also fall within the scope of the claims to be described later.
100: 반도체 소자 테스트 장치 110: 측정 데이터 학습부
120: 이미지 데이터 학습부 130: 열화 조건 결정부100: semiconductor device test apparatus 110: measurement data learning unit
120: image data learning unit 130: deterioration condition determining unit
Claims (11)
상기 테스트 대상 소자의 전자 현미경 이미지를 획득하고, 상기 획득된 전자 현미경 이미지에서 상기 테스트 대상 소자의 채널 영역과 소스 영역을 이용하여 상기 획득된 전자 현미경 이미지를 기계 학습하는 이미지 데이터 학습부; 및
상기 기계 학습된 전기적 특성 값과 상기 기계 학습된 전자 현미경 이미지에 기초하여 상기 테스트 대상 소자의 열화(degradation) 조건을 결정하는 열화 조건 결정부를 포함하고,
상기 측정 데이터 학습부는, 상기 산출된 적어도 하나의 전기적 특성 값을 기계 학습하여 제1 열화 조건과 제2 열화 조건에 대한 가중치를 각각 산출하는
반도체 소자 테스트 장치.A measurement data learning unit that calculates at least one electrical characteristic value of the device under test under at least one measurement condition and machine learns the calculated at least one electrical characteristic value;
An image data learning unit that acquires an electron microscope image of the device to be tested, and machine learns the acquired electron microscope image from the obtained electron microscope image by using a channel region and a source region of the device to be tested; And
A deterioration condition determining unit configured to determine a degradation condition of the device to be tested based on the machine-learned electrical characteristic value and the machine-learned electron microscope image,
The measurement data learning unit is configured to machine-learn the calculated at least one electrical characteristic value to calculate weights for the first and second deterioration conditions, respectively.
Semiconductor device testing device.
상기 적어도 하나의 측정 조건은, 드레인(Drain) 전압, 게이트(Gate) 전압, 온도, 전압 인가 시간, 화학물질 변화, 채널 물질 변화, 공정 장비 변화 또는 공정 조건 변화를 포함하는
반도체 소자 테스트 장치.The method of claim 1,
The at least one measurement condition includes a drain voltage, a gate voltage, a temperature, a voltage application time, a chemical material change, a channel material change, a process equipment change, or a process condition change.
Semiconductor device testing device.
상기 산출된 적어도 하나의 전기적 특성 값은 저 주파수 잡음으로(low-frequency noise)로 측정된 계면 포획(interface trap) 양, 산란 계수(scattering parameter), 파워 스펙트럼 밀도(power spectral density)의 변화, 서브쓰레드 홀드 스윙(Subthreshold swing) 또는 드레인 전류 변화를 포함하는
반도체 소자 테스트 장치.The method of claim 1,
The calculated at least one electrical characteristic value is an amount of an interface trap measured as low-frequency noise, a scattering parameter, a change in power spectral density, and a sub Including subthreshold swing or drain current change
Semiconductor device testing device.
상기 측정 데이터 학습부는, 상기 기계 학습된 적어도 하나의 전기적 특성 값과 상기 각각 산출된 가중치를 이용하여 상기 제1 열화 조건과 상기 제2 열화 조건의 스코어를 각각 산출하는
반도체 소자 테스트 장치.The method of claim 1,
The measurement data learning unit calculates scores of the first deterioration condition and the second deterioration condition, respectively, using the machine-learned at least one electrical characteristic value and the respective calculated weights.
Semiconductor device testing device.
상기 제1 열화 조건은 BTI(Bias Temperature Instability)를 포함하고,
상기 제2 열화 조건은 HCI(Hot Carrier Injection)을 포함하는
반도체 소자 테스트 장치.The method of claim 1,
The first deterioration condition includes BTI (Bias Temperature Instability),
The second deterioration condition includes HCI (Hot Carrier Injection)
Semiconductor device testing device.
상기 테스트 대상 소자의 전자 현미경 이미지를 획득하고, 상기 획득된 전자 현미경 이미지에서 상기 테스트 대상 소자의 채널 영역과 소스 영역을 이용하여 상기 획득된 전자 현미경 이미지를 기계 학습하는 이미지 데이터 학습부; 및
상기 기계 학습된 전기적 특성 값과 상기 기계 학습된 전자 현미경 이미지에 기초하여 상기 테스트 대상 소자의 열화(degradation) 조건을 결정하는 열화 조건 결정부를 포함하고,
상기 이미지 데이터 학습부는, 상기 채널 영역을 밝은 부분과 어두운 부분으로 구분하여 제1 열화 조건의 팩터(factor)를 계산하고, 상기 소스 영역을 밝은 부분과 어두운 부분으로 구분하여 제2 열화 조건의 팩터(factor)를 계산하며, 상기 계산된 제1 열화 조건의 팩터(factor)와 상기 계산된 제2 열화 조건의 팩터(factor)를 합산하여 열화 패턴을 기계 학습하는
반도체 소자 테스트 장치.A measurement data learning unit that calculates at least one electrical characteristic value of the device under test under at least one measurement condition and machine learns the calculated at least one electrical characteristic value;
An image data learning unit that acquires an electron microscope image of the device to be tested, and machine learns the acquired electron microscope image from the obtained electron microscope image by using a channel region and a source region of the device to be tested; And
A deterioration condition determining unit configured to determine a degradation condition of the device to be tested based on the machine-learned electrical characteristic value and the machine-learned electron microscope image,
The image data learning unit calculates a factor of a first deterioration condition by dividing the channel region into a bright portion and a dark portion, and dividing the source region into a bright portion and a dark portion to calculate a factor of a second deterioration condition ( factor), and machine learning the deterioration pattern by summing the calculated factor of the first deterioration condition and the calculated factor of the second deterioration condition.
Semiconductor device testing device.
상기 이미지 데이터 학습부는, 상기 획득된 전자 현미경 이미지를 기계 학습 용 데이터로 변형하고, 상기 변형된 데이터에 회귀(regression) 함수를 적용하여 상기 계산된 제1 열화 조건의 팩터(factor)와 상기 계산된 제2 열화 조건의 팩터(factor)를 검증하는
반도체 소자 테스트 장치.The method of claim 7,
The image data learning unit transforms the obtained electron microscope image into machine learning data, applies a regression function to the transformed data, and applies a factor of the calculated first deterioration condition and the calculated To verify the factor of the second deterioration condition
Semiconductor device testing device.
이미지 데이터 학습부에서, 상기 테스트 대상 소자의 전자 현미경 이미지를 획득하고, 상기 획득된 전자 현미경 이미지에서 상기 테스트 대상 소자의 채널 영역과 소스 영역을 이용하여 상기 획득된 전자 현미경 이미지를 기계 학습하는 단계; 및
열화 조건 결정부에서, 상기 기계 학습된 전기적 특성 값과 상기 기계 학습된 전자 현미경 이미지에 기초하여 상기 테스트 대상 소자의 열화(degradation) 조건을 결정하는 단계를 포함하고,
상기 산출된 적어도 하나의 전기적 특성 값을 기계 학습하는 단계는,
상기 산출된 적어도 하나의 전기적 특성 값을 기계 학습하여 제1 열화 조건과 제2 열화 조건에 대한 가중치를 각각 산출하는 단계를 포함하는
반도체 소자 테스트 방법.Calculating at least one electrical characteristic value of the device under test under at least one measurement condition, and machine learning the calculated at least one electrical characteristic value;
Acquiring an electron microscope image of the device under test by an image data learning unit, and machine learning the acquired electron microscope image from the acquired electron microscope image using a channel region and a source region of the device under test; And
In the deterioration condition determining unit, comprising the step of determining a degradation condition of the device to be tested based on the machine-learned electrical characteristic value and the machine-learned electron microscope image,
Machine learning the calculated at least one electrical characteristic value,
And calculating weights for each of the first and second deterioration conditions by machine learning the calculated at least one electrical characteristic value.
Semiconductor device test method.
상기 산출된 적어도 하나의 전기적 특성 값을 기계 학습하는 단계는,
상기 기계 학습된 적어도 하나의 전기적 특성 값과 상기 각각 산출된 가중치를 이용하여 상기 제1 열화 조건과 상기 제2 열화 조건의 스코어를 각각 산출하는 단계를 포함하고,
상기 적어도 하나의 측정 조건은, 드레인(Drain) 전압, 게이트(Gate) 전압, 온도, 전압 인가 시간, 화학물질 변화, 채널 물질 변화, 공정 장비 변화 또는 공정 조건 변화를 포함하며
상기 산출된 적어도 하나의 전기적 특성 값은 저 주파수 잡음으로(low-frequency noise)로 측정된 계면 포획(interface trap) 양, 산란 계수(scattering parameter), 파워 스펙트럼 밀도(power spectral density)의 변화, 서브쓰레드 홀드 스윙(Subthreshold swing) 또는 드레인 전류 변화를 포함하는
반도체 소자 테스트 방법.The method of claim 9,
Machine learning the calculated at least one electrical characteristic value,
And calculating scores of the first and second deterioration conditions, respectively, using the machine-learned at least one electrical characteristic value and the respective calculated weights,
The at least one measurement condition includes a drain voltage, a gate voltage, a temperature, a voltage application time, a chemical material change, a channel material change, a process equipment change, or a process condition change, and
The calculated at least one electrical characteristic value is an amount of an interface trap measured as low-frequency noise, a scattering parameter, a change in power spectral density, and a sub Including subthreshold swing or drain current change
Semiconductor device test method.
이미지 데이터 학습부에서, 상기 테스트 대상 소자의 전자 현미경 이미지를 획득하고, 상기 획득된 전자 현미경 이미지에서 상기 테스트 대상 소자의 채널 영역과 소스 영역을 이용하여 상기 획득된 전자 현미경 이미지를 기계 학습하는 단계; 및
열화 조건 결정부에서, 상기 기계 학습된 전기적 특성 값과 상기 기계 학습된 전자 현미경 이미지에 기초하여 상기 테스트 대상 소자의 열화(degradation) 조건을 결정하는 단계를 포함하고,
상기 획득된 전자 현미경 이미지를 기계 학습하는 단계는,
상기 채널 영역을 밝은 부분과 어두운 부분으로 구분하여 제1 열화 조건의 팩터(factor)를 계산하는 단계;
상기 소스 영역을 밝은 부분과 어두운 부분으로 구분하여 제2 열화 조건의 팩터(factor)를 계산하는 단계; 및
상기 계산된 제1 열화 조건의 팩터(factor)와 상기 계산된 제2 열화 조건의 팩터(factor)를 합산하여 열화 패턴을 기계 학습하는 단계를 포함하는
반도체 소자 테스트 방법.Calculating at least one electrical characteristic value of the device under test under at least one measurement condition, and machine learning the calculated at least one electrical characteristic value;
Acquiring an electron microscope image of the device under test by an image data learning unit, and machine learning the acquired electron microscope image from the acquired electron microscope image using a channel region and a source region of the device under test; And
In the deterioration condition determining unit, comprising the step of determining a degradation condition of the device to be tested based on the machine-learned electrical characteristic value and the machine-learned electron microscope image,
Machine learning the obtained electron microscope image,
Calculating a factor of a first deterioration condition by dividing the channel region into a bright portion and a dark portion;
Calculating a factor of a second deterioration condition by dividing the source region into a light portion and a dark portion; And
And machine learning a deterioration pattern by summing the calculated factor of the first deterioration condition and the calculated factor of the second deterioration condition.
Semiconductor device test method.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190147779A KR102230354B1 (en) | 2019-11-18 | 2019-11-18 | Apparatus and method of testing semiconductor device by using machine learning model |
| PCT/KR2020/014012 WO2021101069A1 (en) | 2019-11-18 | 2020-10-14 | Apparatus and method for testing semiconductor device by using machine learning model |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190147779A KR102230354B1 (en) | 2019-11-18 | 2019-11-18 | Apparatus and method of testing semiconductor device by using machine learning model |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102230354B1 true KR102230354B1 (en) | 2021-03-22 |
Family
ID=75222815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190147779A KR102230354B1 (en) | 2019-11-18 | 2019-11-18 | Apparatus and method of testing semiconductor device by using machine learning model |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR102230354B1 (en) |
| WO (1) | WO2021101069A1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102405557B1 (en) * | 2021-10-14 | 2022-06-07 | 라이트비전 주식회사 | Diffraction pattern classification system distinguished easily by computer and method of setting classification in the same |
| WO2023063703A1 (en) * | 2021-10-14 | 2023-04-20 | 라이트비전 주식회사 | Taxonomy system for facilitating space group reasoning and method for recommending zone axis in connection therewith |
| KR20230157582A (en) | 2022-05-10 | 2023-11-17 | 성균관대학교산학협력단 | Apparatus and method for analyzing charge behavior inside oled device based on machine learning |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115639456B (en) * | 2022-12-08 | 2023-03-17 | 深圳市粉紫实业有限公司 | Method, system and medium for predicting service life of light emitting diode |
| CN115932530B (en) * | 2023-01-09 | 2023-06-02 | 东莞市兆恒机械有限公司 | Method for calibrating semiconductor detection equipment |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001352059A (en) * | 2000-06-09 | 2001-12-21 | Nec Corp | Simulation method of characteristics degradation for pmos transistor |
| KR20170074812A (en) * | 2015-12-22 | 2017-06-30 | 어플라이드 머티리얼즈 이스라엘 리미티드 | Method of deep learning - based examination of a semiconductor specimen and system thereof |
| KR20190052604A (en) | 2017-11-08 | 2019-05-16 | 삼성전자주식회사 | System and method for circuit simulation based on recurrent neural networks |
| JP2019168453A (en) | 2018-03-20 | 2019-10-03 | 株式会社Ｇｓユアサ | Device, computer program, and method for estimating deterioration |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6965142B2 (en) * | 1995-03-07 | 2005-11-15 | Impinj, Inc. | Floating-gate semiconductor structures |
| US20040267397A1 (en) * | 2003-06-27 | 2004-12-30 | Srinivas Doddi | Optical metrology of structures formed on semiconductor wafer using machine learning systems |
-
2019
- 2019-11-18 KR KR1020190147779A patent/KR102230354B1/en active IP Right Grant
-
2020
- 2020-10-14 WO PCT/KR2020/014012 patent/WO2021101069A1/en active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001352059A (en) * | 2000-06-09 | 2001-12-21 | Nec Corp | Simulation method of characteristics degradation for pmos transistor |
| KR20170074812A (en) * | 2015-12-22 | 2017-06-30 | 어플라이드 머티리얼즈 이스라엘 리미티드 | Method of deep learning - based examination of a semiconductor specimen and system thereof |
| KR20190052604A (en) | 2017-11-08 | 2019-05-16 | 삼성전자주식회사 | System and method for circuit simulation based on recurrent neural networks |
| JP2019168453A (en) | 2018-03-20 | 2019-10-03 | 株式会社Ｇｓユアサ | Device, computer program, and method for estimating deterioration |
Non-Patent Citations (1)
| Title |
|---|
| 미국공개특허 제2019-0147127호, "IDENTIFICATION OF HOT SPOTS OR DEFECTS BY MACHINE LEARNING" |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102405557B1 (en) * | 2021-10-14 | 2022-06-07 | 라이트비전 주식회사 | Diffraction pattern classification system distinguished easily by computer and method of setting classification in the same |
| WO2023063703A1 (en) * | 2021-10-14 | 2023-04-20 | 라이트비전 주식회사 | Taxonomy system for facilitating space group reasoning and method for recommending zone axis in connection therewith |
| KR20230157582A (en) | 2022-05-10 | 2023-11-17 | 성균관대학교산학협력단 | Apparatus and method for analyzing charge behavior inside oled device based on machine learning |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021101069A1 (en) | 2021-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102230354B1 (en) | Apparatus and method of testing semiconductor device by using machine learning model | |
| US20200141996A1 (en) | Optimization of integrated circuit reliability | |
| US11093851B2 (en) | Method, apparatus and computer program product for determining failure regions of an electrical device | |
| US8987010B1 (en) | Microprocessor image correction and method for the detection of potential defects | |
| KR20200014938A (en) | Systems and methods for predicting defects and critical dimensions using deep learning in semiconductor manufacturing processes | |
| US5886363A (en) | Semiconductor device and pattern including varying transistor patterns for evaluating characteristics | |
| CN102004218B (en) | Chip acceptability testing method | |
| TW201710697A (en) | Voltage contrast based fault and defect inference in logic chips | |
| US10169510B2 (en) | Dynamic fault model generation for diagnostics simulation and pattern generation | |
| CN103941171A (en) | Semiconductor test structure and test method | |
| US10068038B2 (en) | Semiconductor process simulation device and simulation method thereof | |
| GB2351156A (en) | Modelling electrical characteristics of thin film transistors | |
| CN108073674B (en) | Early development of fault identification database for system defects in integrated circuit chips | |
| US20080141189A1 (en) | Method for robust statistical semiconductor device modeling | |
| US10620258B2 (en) | Method of testing semiconductor device and method of manufacturing a semiconductor device including the testing method | |
| Guo et al. | Partial discharge characteristics and classification in oil-paper insulation under DC voltage | |
| Figueroa Godoy et al. | Analysis of insulating material of XLPE cables considering innovative patterns of partial discharges | |
| US11143700B2 (en) | Analysis of electro-optic waveforms | |
| Jeong et al. | Low voltage IMD-TDDB lifetime model for advanced future logic technology nodes | |
| JP6227392B2 (en) | Test apparatus and method, and program | |
| Nurmanova et al. | A confidence level estimation technique for reliable Data-Driven FRA interpretation in air-core winding faults | |
| US20190065648A1 (en) | Method for establishing aging model of device and analyzing aging state of device with aging model | |
| KR102442512B1 (en) | Test method of semiconductor, and test apparatus of semiconductor comprising discrimination function for trap site information of the semiconductor | |
| KR20220107848A (en) | Semiconductor device defect analysis method | |
| US10642950B2 (en) | Verifying planarization performance using electrical measures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |