KR102229192B1 - 가변 길이를 가지는 프레임의 동기 신호 추정 제어 장치 및 제어 방법 - Google Patents

가변 길이를 가지는 프레임의 동기 신호 추정 제어 장치 및 제어 방법 Download PDF

Info

Publication number
KR102229192B1
KR102229192B1 KR1020190161884A KR20190161884A KR102229192B1 KR 102229192 B1 KR102229192 B1 KR 102229192B1 KR 1020190161884 A KR1020190161884 A KR 1020190161884A KR 20190161884 A KR20190161884 A KR 20190161884A KR 102229192 B1 KR102229192 B1 KR 102229192B1
Authority
KR
South Korea
Prior art keywords
frame
frame pattern
pattern
correlation
synchronization signal
Prior art date
Application number
KR1020190161884A
Other languages
English (en)
Inventor
김상효
길용성
송준민
김종규
Original Assignee
국방과학연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소 filed Critical 국방과학연구소
Priority to KR1020190161884A priority Critical patent/KR102229192B1/ko
Application granted granted Critical
Publication of KR102229192B1 publication Critical patent/KR102229192B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/06—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

실시예는 가변 길이를 가지는 프레임의 동기 신호를 추정하는 제어 방법에 관한 것으로서,
통신 시스템의 수신 단에서 프레임으로 이루어진 신호를 수신받는 단계, 상기 프레임으로 이루어진 신호를
Figure 112019126494482-pat00153
개의 필터를 통과하여, 빈출 되는 프레임 패턴을 선별하는 단계, 상기 프레임으로 이루어진 신호와 상기 프레임 패턴의 상관도를 이용하여 상기 프레임으로 이루어진 신호에서 상기 선별된 프레임 패턴의 밀집 위치를 획득하는 단계, 상기 밀집 위치를 이용하여 상기 선별된 프레임 패턴을 출력하는 필터를 선택하는 단계, 상기 선택된 필터에서 출력되는 상기 선별된 프레임 패턴을 중첩 합성하는 단계 및 상기 중첩 합성된 프레임 패턴의 양단에 비트를 추가하여 동기 신호를 획득하는 단계를 포함하고, 상기 프레임으로 이루어진 신호는, 동기 신호와 데이터를 포함하고, 상기
Figure 112019126494482-pat00154
개의 필터 각각에는, 길이가 K인
Figure 112019126494482-pat00155
개의 패턴을 포함한다.

Description

가변 길이를 가지는 프레임의 동기 신호 추정 제어 장치 및 제어 방법{CONTROL DEVICE THAT ESTIMATES THE SYNCHRONOUS SIGNAL OF A FRAME WITH VARIABLE LENGTH AND CONTROL METHOD THERE OF}
실시예는 가변 길이를 가지는 프레임의 동기 신호를 추정하는 제어방법에 관한 것으로서,
더욱 상세하게는, 통신시스템의 수신 단이 프레임에 대한 정보가 없는 블라인드 상황에서 길이가 가변적인 프레임의 동기 신호를 추정하는 제어방법에 관한 것이다.
일반적으로 프레임 단위로 통신 신호를 송, 수신하는 통신시스템에서, 프레임의 시작점을 추정하는 프레임 동기 방법을 사용하며, 송신 단과 수신 단에서 사전에 정의되어 저장된 프레임 정보를 이용하여 프레임 동기를 한다.
이때, 프레임 정보는 프레임의 길이 정보, 프레임의 구성요소 정보, 동기 신호 정보, 데이터 정보 등이 포함된다.
한편, 통신 효율 또는 보안상의 이유 등으로 프레임의 정보가 수신 단에서 정의되지 않은 블라인드 환경에서는 프레임의 정보를 추정하여 프레임의 데이터를 획득한다. 이를 블라인드 프레임 구조 인식이라 한다.
종래에는, 블라인드 환경에서 프레임의 길이가 동일하다는 가정하에 프레임의 구조를 인식하여 프레임의 데이터를 획득하는 제어방법이 제안되었다.
그러나, 이러한 종래의 제어방법들은, 프레임의 길이가 동일하지 않고 가변적인 환경에서는 프레임의 구조를 인식할 수 없다는 문제점이 존재하였다.
실시예는 상술한 문제점을 극복하기 위한 것으로서,
실시예에 따른 프레임의 동기 신호를 추정하는 제어 장치 및 제어방법은, 통신시스템의 수신 단에 프레임에 대한 정보가 없는 블라인드 환경에서 수신된 프레임의 동기 신호를 추정하는 제어방법을 제공하기 위함이다.
실시예에 따른 프레임의 동기 신호를 추정하는 제어 장치 및 제어방법은, 프레임의 동기 신호를 추정하여 수신된 통신 신호에 포함된 데이터를 해석하는 제어방법을 제공하기 위함이다.
실시예에 따른 프레임의 동기 신호를 추정하는 제어 장치 및 제어방법은, 수신되는 프레임의 길이가 가변적인 경우, 프레임의 구조 인식을 하기 위한 제어방법을 제공하기 위함이다.
실시예가 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 실시예의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
실시예는 프레임의 동기 신호를 추정하는 제어 장치 및 제어방법을 제공한다.
실시예는, 통신시스템의 수신 단에서 프레임으로 이루어진 신호를 수신받는 단계, 프레임으로 이루어진 신호를
Figure 112019126494482-pat00001
개의 필터를 통과하여, 빈출 되는 프레임 패턴을 선별하는 단계, 프레임으로 이루어진 신호와 프레임 패턴의 상관도를 이용하여 프레임으로 이루어진 신호에서 선별된 프레임 패턴의 밀집 위치를 획득하는 단계, 밀집 위치를 이용하여 선별된 프레임 패턴을 출력하는 필터를 선택하는 단계, 선택된 필터에서 출력되는 선별된 프레임 패턴을 중첩 합성하는 단계 및 중첩 합성된 프레임 패턴의 양단에 비트를 추가하여 동기 신호를 획득하는 단계를 포함하고, 프레임으로 이루어진 신호는, 동기 신호와 데이터를 포함하고,
Figure 112019126494482-pat00002
개의 필터 각각에는, 길이가 K인
Figure 112019126494482-pat00003
개의 패턴을 포함한다.
실시예는, 수신된 프레임으로 이루어진 신호와 상기
Figure 112019126494482-pat00004
개의 패턴의 상관도를 구하는 단계, 상관도의 첨두치 개수를 구하는 단계, 첨두치 개수를 내림차순으로 정렬하는 단계, 정렬된 첨두치 개수가 많은 순서대로 더하여 누적 첨두치의 개수를 구하는 단계 및 누적 첨두치의 개수가 기준값 보다 커지게 하는 최소의 첨두치의 개수를 가지는 패턴을 빈출 되는 프레임 패턴으로 선별하는 단계를 포함하고, 기준값은, 첨두치의 개수를 결정하는 파라미터와 수신된 신호의 길이로 구성되어 빈출 되는 프레임 패턴을 선별하는 단계를 포함한다.
실시예는 상관도의 첨두치 지시 함수를 정의하는 단계, 정의된 지시 함수를 이용하여 이동 평균 함수를 구하는 단계 및 이동 평균 함수를 이용하여 밀집 위치를 획득하는 단계를 포함한다.
실시예는 밀집 위치를 이용하여 선별된 프레임 패턴을 출력하는 필터의 인덱스 시퀀스를 획득하는 단계, 인덱스 시퀀스 중에서 최다 빈출 인덱스 시퀀스를 추출하는 단계 및 최다 빈출 인덱스 시퀀스를 가진 필터에서 출력된 프레임 패턴을 중첩 합성하여 빈출 되는 프레임의 패턴을 선별하는 단계를 포함하고, 최다 빈출 인덱스 시퀀스는, 선별된 프레임 패턴의 인덱스 시퀀스 중 동일한 길이와 성분이 가장 많은 인덱스 시퀀스인 단계를 포함한다.
실시예는 중첩 합성된 프레임 패턴의 좌측 말단에 +1 또는 -1 비트를 추가하는 단계, 추가된 프레임 패턴의 상관도와 추가되기 전 중첩 합성된 프레임 패턴의 상관도를 비교하는 단계 및 추가된 프레임 패턴의 상관도가 추가되기 전 중첩 합성된 프레임 패턴의 상관도의
Figure 112019126494482-pat00005
배보다 큰 경우에, 추가된 프레임 패턴을 동기 신호로 지정하는 단계를 포함한다.
실시예는 중첩 합성된 프레임 패턴의 우측 말단에 +1 또는 -1를 추가하는 단계, 추가된 프레임 패턴의 상관도와 추가되기 전 중첩 합성된 프레임 패턴의 상관도를 비교하는 단계 및 추가된 프레임 패턴의 상관도가 추가되기 전 중첩 합성된 프레임 패턴의 상관도의 특정 비율인
Figure 112019126494482-pat00006
배보다 작은 경우에, 추가된 프레임 패턴을 상기 동기 신호로 지정하는 단계를 포함한다.
실시예에 따른, 프레임의 동기 신호 추정 제어 장치 및 제어방법은 송신되는 프레임의 길이가 동일하지 않고 가변적인 환경에서 프레임의 동기 신호를 추정할 수 있다는 효과가 있다.
또한, 실시예에 따른, 프레임의 동기 신호 추정 제어 장치 및 제어방법은 가변적인 길이를 가지는 프레임의 동기 신호를 추정하여 프레임의 정보를 획득하고, 블라인드 환경에서 데이터를 해석할 수 있다는 효과가 있다.
도 1은 실시예에 따른 동기 신호를 추정하는 제어 장치 및 제어 방법을 설명하는 흐름도이다.
도 2는 실시예에 따른 수신 신호에 빈출하는 패턴들을 선별하는 단계를 설명하는 흐름도이다.
도 3은 실시예에 따라 최종 동기 신호를 추정하는 단계를 설명하는 흐름도이다.
도 4는 실시예에 따라 가변 길이를 가지는 프레임의 동기 신호를 추정하는 모의실험을 설명하는 도면이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하되, 동일하거나 유사한 구성요소에는 동일, 유사한 도면 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 실시예의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도 1을 참조하여 실시예에 따른 동기 신호를 추정하는 제어 장치 및 제어방법을 설명한다.
도 1은 실시예에 따른 동기 신호를 추정하는 제어 장치 및 제어방법을 설명하는 흐름도이다.
실시예에서는, 수신 단에서 프레임의 정보가 없는 블라인드 통신 환경을 가정한다. 또한, 수신 단에서는 충분히 많은 신호를 지속적으로 수신한다고 가정한다.
송신 단은, 데이터를 연속적인 이진법 비트의 스트림으로 생성하여 프레임 단위로 수신 단으로 송신한다.
송신 단은, 데이터를 프레임 단위로 송신하기 위하여 데이터와 동기 신호로 구성된 프레임으로 프레임화한다.
이때, 송신되는 프레임의 길이는
Figure 112019126494482-pat00007
Figure 112019126494482-pat00008
로 가변적이다. 길이 N의 한 프레임은 프레임별로 위치한 길이 L의 동기 신호
Figure 112019126494482-pat00009
와 길이 N-L의 데이터로 구성된다.
송신 단은 프레임을 BPSK(Binary Phase Shift Keying)으로 변조하여 전송하고 그 송신 신호를
Figure 112019126494482-pat00010
로 정의한다.
수신 단은 송신 단에서 송신한 신호를 수신하며 수신 신호를
Figure 112019126494482-pat00011
의 길이 M인 신호로 정의한다.
단계(S10)에서, 수신 신호와 길이가 K인 개의 가능한 모든 패턴들 중 수신 신호에서 빈출하는 패턴을 선별한다.
길이가 K인 개의 가능한 모든 패턴을
Figure 112019126494482-pat00012
라하고, 패턴
Figure 112019126494482-pat00013
는 길이가 K로
Figure 112019126494482-pat00014
이며
Figure 112019126494482-pat00015
로 정의된다. 이때
Figure 112019126494482-pat00016
일 때
Figure 112019126494482-pat00017
이다.
구체적으로 설명하면, 송신 단에서 충분히 많은 프레임 형태의 신호를 송신하고, 수신 단에서는 충분히 많은 프레임 형태의 신호를 송신 받는다.
통신 시스템 안에 포함된
Figure 112019126494482-pat00018
개의 필터의 집합은 길이가 K인 가능한 모든 패턴
Figure 112019126494482-pat00019
들에 대한 정합 필터들을 포함한다.
수신 단에서 송신 받은 충분히 많은 프레임 형태의 신호는 통신시스템에 포함된
Figure 112019126494482-pat00020
개의 필터 각각을 통과한다.
Figure 112019126494482-pat00021
개의 필터를 통과한 수신 신호에 대해서, 길이가 K인
Figure 112019126494482-pat00022
개의 가능한 모든 패턴들 중 수신 신호에서 빈출하는 패턴을 선별한다.
단계(S20)에서, 선별된 패턴들과 수신 신호의 상관도를 이용하여 수신 신호에서 선별된 패턴들의 밀집 위치를 추정한다.
길이가 M인 수신 신호
Figure 112019126494482-pat00023
와 길이 K인
Figure 112019126494482-pat00024
개의 가능한 모든 패턴과의 상관도인
Figure 112019126494482-pat00025
를 [수학식 1]로 나타내면,
[수학식 1]
Figure 112019126494482-pat00026
Figure 112019126494482-pat00027
의 첨두치는
Figure 112019126494482-pat00028
를 만족하는
Figure 112019126494482-pat00029
로 정의되며, 첨두치의 개수는
Figure 112019126494482-pat00030
로 표현되며
Figure 112019126494482-pat00031
를 만족하는
Figure 112019126494482-pat00032
의 개수로 정의한다.
Figure 112019126494482-pat00033
는 첨두치를 구분하는 파라미터값이다.
또한,
Figure 112019126494482-pat00034
는
Figure 112019126494482-pat00035
를
Figure 112019126494482-pat00036
에 따라 내림차순으로 정렬한 것으로 정의한다.
Figure 112019126494482-pat00037
의 첨두치에서 1의 값을, 그렇지 않은 위치에서는 0의 값을 가지는 상관도 첨두치 지시 함수
Figure 112019126494482-pat00038
를 [수학식 2]로 정의하면,
[수학식 2]
Figure 112019126494482-pat00039
Figure 112019126494482-pat00040
의 이동 평균 함수인
Figure 112019126494482-pat00041
을 [수학식 3]로 정의하면,
[수학식 3]
Figure 112019126494482-pat00042
이때,
Figure 112019126494482-pat00043
는 선별된 패턴의 개수이며
Figure 112019126494482-pat00044
는 이동 평균 윈도우의 크기이고
Figure 112019126494482-pat00045
는 이동 평균 길이를 결정하는 상수로 1보다 큰 값을 가진다
이동 평균 함수
Figure 112019126494482-pat00046
이 문턱 값
Figure 112019126494482-pat00047
보다 크고 감소하지 않는 연속된 구간을 선별된 패턴들이 밀집된 위치라고 한다.
Figure 112019126494482-pat00048
는 문턱 값을 결정하는 파라미터로 0보다 크고 1보다 작은 값을 가진다.
하나의 밀집 구간의 시작은
Figure 112019126494482-pat00049
이 문턱 값
Figure 112019126494482-pat00050
보다 커지는
Figure 112019126494482-pat00051
이며, 밀집 구간의 끝은
Figure 112019126494482-pat00052
이 감소하기 시작하는
Figure 112019126494482-pat00053
이다.
이때 선별된 패턴들의
Figure 112019126494482-pat00054
번째 밀집 구간은,
Figure 112019126494482-pat00055
로 정의하며,
Figure 112019126494482-pat00056
는 밀집 구간의 시작점,
Figure 112019126494482-pat00057
는 밀집 구간의 길이이다.
단계(S30)에서는 선별된 패턴 인덱스의 시퀀스 추정과 선별된 패턴을 중첩 합성한다.
Figure 112019126494482-pat00058
에 대응되는 선별된 패턴들의 인덱스 시퀀스를
Figure 112019126494482-pat00059
라 정의한다.
Figure 112019126494482-pat00060
는
Figure 112019126494482-pat00061
을 만족하는
Figure 112019126494482-pat00062
중
Figure 112019126494482-pat00063
번째로 작은
Figure 112019126494482-pat00064
에 대해
Figure 112019126494482-pat00065
이다.
선별된 패턴의 인덱스 시퀀스
Figure 112019126494482-pat00066
중 길이와 패턴이 동일하고 중복된 횟수가 가장 많은 인덱스 시퀀스를
Figure 112019126494482-pat00067
라 정의하며
Figure 112019126494482-pat00068
은 인덱스 시퀀스의 길이다.
최다 빈출 인덱스 시퀀스란, 선별된 패턴의 인덱스 시퀀스 중 길이와 성분이 동일한
Figure 112019126494482-pat00069
가 가장 많은 인덱스 시퀀스다.
동일한 비트를 최대로 중첩하여
Figure 112019126494482-pat00070
의 인덱스를 가진 시퀀스를
Figure 112019126494482-pat00071
의 인덱스를 가진 시퀀스 우측에 연접하여 선별된 패턴의 중첩 합성을 한다.
Figure 112019126494482-pat00072
인
Figure 112019126494482-pat00073
의 순차적인 중첩 합성을 통해 얻은 패턴을
Figure 112019126494482-pat00074
라 정의한다.
단계(S40)에서, 중첩 합성된 패턴의 좌우에 비트를 추가하여 동기 신호를 추정한다.
이하, 도 2를 참조하여 실시예에 따른 수신 신호에 빈출하는 패턴들을 선별하는 단계를 설명한다.
도 2는 실시예에 따른 수신 신호에 빈출하는 패턴들을 선별하는 단계를 설명하는 흐름도이다.
단계(S11)에서, 길이 K의 모든 패턴과 수신 신호와의 상관도를 계산한다.
길이가 K인 패턴은
Figure 112019126494482-pat00075
이며
Figure 112019126494482-pat00076
로 정의된다. 이때,
Figure 112019126494482-pat00077
일 때
Figure 112019126494482-pat00078
이다.
수신 신호
Figure 112019126494482-pat00079
와 길이 K의 모든 패턴과의 상관도는 [수학식 1]로 나타나며,
[수학식 1]
Figure 112019126494482-pat00080
로 나타나며, [수학식 1]을 이용하여 길이 K의 모든 패턴과 수신 신호와의 상관도
Figure 112019126494482-pat00081
를 계산한다.
단계(S12)에서, 길이 K의 모든 패턴을 상관도 첨두치 개수를 내림 차순으로 정렬한다.
Figure 112019126494482-pat00082
의 첨두치는
Figure 112019126494482-pat00083
을 만족하는
Figure 112019126494482-pat00084
이며, 첨두치의 개수는
Figure 112019126494482-pat00085
을 만족하는 m의 개수로서,
Figure 112019126494482-pat00086
로 나타낸다.
Figure 112019126494482-pat00087
는
Figure 112019126494482-pat00088
를
Figure 112019126494482-pat00089
따라 내림차순으로 정렬한 것으로 정의되며,
Figure 112019126494482-pat00090
로 표현한다.
단계(s13)에서,
Figure 112019126494482-pat00091
의 첨두치의 개수인
Figure 112019126494482-pat00092
의 합이
Figure 112019126494482-pat00093
이 넘을 때까지 순서대로 합하며,
Figure 112019126494482-pat00094
을 만족하는 최소의 j를 T로 정한다.
위와 같은 과정으로 선별한 패턴을
Figure 112019126494482-pat00095
라 한다.
이하, 도 3을 참조하여 실시예에 따른 최종 동기 신호를 추정하는 단계를 설명한다.
도 3은 실시예에 따라 최종 동기 신호를 추정하는 단계를 설명하는 흐름도이다.
동일한 비트를 최대로 중첩하여
Figure 112019126494482-pat00096
의 인덱스를 가진 시퀀스를
Figure 112019126494482-pat00097
의 인덱스를 가진 시퀀스 우측에 연접하는 것이 선별된 패턴의 중첩 합성이다.
Figure 112019126494482-pat00098
인
Figure 112019126494482-pat00099
의 순차적인 중첩 합성을 통해 얻은 패턴인
Figure 112019126494482-pat00100
이며,
최종 출력 값인 추정된 동기 신호는
Figure 112019126494482-pat00101
이며,
Figure 112019126494482-pat00102
은 추정된 동기 신호의 길이다.
Figure 112019126494482-pat00103
,
Figure 112019126494482-pat00104
,
Figure 112019126494482-pat00105
,
Figure 112019126494482-pat00106
로 정의된다.
단계(S41)에서,
Figure 112019126494482-pat00107
의 순차적인 중첩 합성을 통해 얻은 패턴인
Figure 112019126494482-pat00108
을 동기 신호인
Figure 112019126494482-pat00109
라 가정한다.
단계(S42)에서, 좌측 말단에 +1비트를 추가한 패턴을
Figure 112019126494482-pat00110
이라 정의하며, 좌측 말단에 -1비트를 추가한 패턴을
Figure 112019126494482-pat00111
이라 정의한다.
단계(S43)와 단계(S45)에서, 수신 신호와 비트가 추가된 패턴의 상관도와 수신 신호와 비트가 추가되기 전 패턴의 상관도의
Figure 112019126494482-pat00112
배 보다 크거나 같은지를 비교한다.
Figure 112019126494482-pat00113
는 반복 비트 합성 관련 파라미터이다.
단계(S44)와 단계(S46)에서, 수신 신호와 비트가 추가된 패턴의 상관도가 크거나 같은 경우가 존재한다면 단계(S42)에서 좌측 말단에 +1비트를 추가한 패턴인
Figure 112019126494482-pat00114
또는 -1비트가 추가한 패턴인
Figure 112019126494482-pat00115
를 동기 신호인
Figure 112019126494482-pat00116
로 대입한다.
단계(S47)에서, 우측 말단에 +1비트를 추가한 패턴을
Figure 112019126494482-pat00117
라 정의하며, 우측 말단에 -1비트를 추가한 패턴을
Figure 112019126494482-pat00118
라 정의한다.
단계(S48)와 단계(S50)에서, 수신 신호와 비트가 추가된 패턴의 상관도와 수신 신호와 비트가 추가되기 전 패턴의 상관도의
Figure 112019126494482-pat00119
배보다 크거나 같은지를 비교한다.
단계(S49)와 단계(S51)에서, 수신 신호와 비트가 추가된 패턴의 상관도가 크거나 같은 경우가 존재한다면, 단계(S47)에서 좌측 말단에 +1비트를 추가한 패턴인
Figure 112019126494482-pat00120
또는 -1비트가 추가한 패턴인
Figure 112019126494482-pat00121
를 동기 신호인
Figure 112019126494482-pat00122
로 대입한다.
이를 반복하여 최종 추정된 동기 신호
Figure 112019126494482-pat00123
를 획득한다.
이하, 도4를 참조하여 실시예에 따른 가변 길이를 가지는 프레임의 동기 신호를 추정하는 모의실험을 설명한다.
도 4는 실시예에 따라, 가변 길이를 가지는 프레임의 동기 신호를 추정하는 모의실험을 설명하는 도면이다.
각 실험에 사용된 프레임 길이는
Figure 112019126494482-pat00124
로 가변적이다.
동기 신호는 길이가
Figure 112019126494482-pat00125
인 이진 m-Sequence를 이용하였으며
Figure 112019126494482-pat00126
와 같이 주어진다. BPSK(Binary Phase Shift Keying) 변조를 가정하며 수신 단에서는 신호를 오류 없이 수신하였다고 가정한다.
수신 지연은 0비트에서
Figure 112019126494482-pat00127
비트까지 무작위로 설정하였다.
모의실험은 패턴 길이 K와 수신 신호의 길이 M에 따라 수행되었으며, 이용된 파라미터는 다음과 같다. 누적 첨두치 수 결정 파라미터
Figure 112019126494482-pat00128
, 문턱 값을 결정하는 파라미터
Figure 112019126494482-pat00129
, 첨두치 지시 함수에 사용되는 이동 평균 길이 결정 파라미터
Figure 112019126494482-pat00130
, 반복 비트 합성 관련 파라미터
Figure 112019126494482-pat00131
로 설정하였다.
패턴 길이
Figure 112019126494482-pat00132
과 패턴 길이
Figure 112019126494482-pat00133
일 때에 대해 수신 신호 길이
Figure 112019126494482-pat00134
부터
Figure 112019126494482-pat00135
까지 증가하며 수행한 모의실험을 설명하는 도면을 참조하면, 모의실험 결과 수신 신호의 길이 M이 길어짐에 따라 동기 신호 추정 오율 성능이 향상됨을 확인할 수 있다.
또한, 수신 신호 길이가 상대적으로 짧은
Figure 112019126494482-pat00136
부터
Figure 112019126494482-pat00137
까지는 패턴 길이 K가 10일 때인 동기 신호 오율(1)이 패턴 길이 K가 8일 때인 동기 신호 오율(2)보다 우수하였으며
Figure 112019126494482-pat00138
일 때
Figure 112019126494482-pat00139
의 동기 신호 추정 오율 성능이 K=10인 경우보다 우수하였다.
두 경우 모두 약 50개의 프레임을 수신한
Figure 112019126494482-pat00140
에서 5% 미만의 추정 오율 성능을 보였다.
이상에서 실시예의 실시예에 대하여 상세하게 설명하였지만, 실시예의 권리 범위는 이에 한정되는 것은 아니고 이하의 청구범위에서 정의하고 있는 실시예의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 실시예의 권리 범위에 속하는 것이다.
따라서, 상술한 상세한 설명은 모든 면에서 제한적으로 해석되어서는 안 되고 예시로서 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.
1: 패턴 길이 K가 8일 때 동기 신호 추정 오율
2: 패턴 길이 K가 10일 때 동기 신호 추정 오율

Claims (12)

  1. 통신 시스템의 수신단에서 프레임으로 이루어진 신호를 수신받는 단계;
    상기 프레임으로 이루어진 신호를
    Figure 112019126494482-pat00141
    개의 필터를 통과하여, 빈출 되는 프레임 패턴을 선별하는 단계;
    상기 프레임으로 이루어진 신호와 상기 프레임 패턴의 상관도를 이용하여 상기 프레임으로 이루어진 신호에서 상기 선별된 프레임 패턴의 밀집 위치를 획득하는 단계;
    상기 밀집 위치를 이용하여 상기 선별된 프레임 패턴을 출력하는 필터를 선택하는 단계;
    상기 선택된 필터에서 출력되는 상기 선별된 프레임 패턴을 중첩 합성하는 단계: 및
    상기 중첩 합성된 프레임 패턴의 양단에 비트를 추가하여 동기 신호를 획득하는 단계를 포함하고,
    상기 프레임으로 이루어진 신호는,
    동기 신호와 데이터를 포함하고,
    상기
    Figure 112019126494482-pat00142
    개의 필터 각각에는,
    길이가 K인
    Figure 112019126494482-pat00143
    개의 패턴을 포함하는, 프레임의 동기 신호를 추정하는 제어 방법.
  2. 제1 항에 있어서,
    상기 빈출 되는 프레임 패턴을 선별하는 단계는,
    상기 수신된 프레임으로 이루어진 신호와 상기
    Figure 112019126494482-pat00144
    개의 패턴의 상관도를 구하는 단계;
    상기 상관도의 첨두치 개수를 구하는 단계:
    상기 첨두치 개수를 내림 차순으로 정렬하는 단계:
    상기 정렬된 첨두치 개수가 많은 순서대로 더하여 누적 첨두치의 개수를 구하는 단계; 및
    상기 누적 첨두치의 개수가 기준 값 보다 커지게 하는 최소의 상기 첨두치의 개수를 가지는 상기 패턴을 상기 빈출 되는 프레임 패턴으로 선별하는 단계를 포함하고,
    상기 기준 값은,
    첨두치의 개수를 결정하는 파라미터와 수신된 신호의 길이로 구성되는, 프레임의 동기 신호를 추정하는 제어 방법.
  3. 제2 항에 있어서,
    상기 밀집 위치를 획득하는 단계는,
    상기 상관도의 첨두치 지시 함수를 정의하는 단계;
    상기 정의된 지시 함수를 이용하여 이동 평균 함수를 구하는 단계; 및
    상기 이동 평균 함수를 이용하여 상기 밀집 위치를 획득하는 단계를 포함하는 프레임의 동기 신호를 추정하는 제어 방법.
  4. 제3 항에 있어서,
    상기 선별된 프레임 패턴을 중첩 합성하는 단계는,
    상기 밀집 위치를 이용하여 상기 선별된 프레임 패턴을 출력하는 필터의 인덱스 시퀀스를 획득하는 단계;
    상기 인덱스 시퀀스 중에서 최다 빈출 인덱스 시퀀스를 추출하는 단계; 및
    상기 최다 빈출 인덱스 시퀀스를 가진 필터에서 출력된 프레임 패턴을 중첩 합성하는 단계를 포함하고,
    상기 최다 빈출 인덱스 시퀀스는,
    상기 선별된 프레임 패턴의 인덱스 시퀀스 중 동일한 길이와 성분이 가장 많은 인덱스 시퀀스인, 프레임의 동기 신호를 추정하는 제어 방법.
  5. 제4 항에 있어서,
    상기 동기 신호를 획득하는 단계는,
    상기 중첩 합성된 프레임 패턴의 좌측 말단에 +1비트 또는 -1비트를 추가하는 단계;
    상기 추가된 프레임 패턴의 상기 상관도와 추가되기 전 상기 중첩 합성된 프레임 패턴의 상기 상관도를 비교하는 단계; 및
    상기 추가된 프레임 패턴의 상기 상관도가 상기 추가되기 전 상기 중첩 합성된 프레임 패턴의 상기 상관도의
    Figure 112019126494482-pat00145
    배 보다 크거나 같은 경우에,
    상기 추가된 프레임 패턴을 상기 동기 신호로 지정하는 단계를 포함하는 프레임의 동기 신호를 추정하는 제어 방법.
  6. 제4 항에 있어서,
    상기 동기 신호를 획득하는 단계는,
    상기 중첩 합성된 프레임 패턴의 우측 말단에 +1비트 또는 -1비트를 추가하는 단계;
    상기 추가된 프레임 패턴의 상기 상관도와 추가되기 전 상기 중첩 합성된 프레임 패턴의 상기 상관도를 비교하는 단계; 및
    상기 추가된 프레임 패턴의 상기 상관도가 상기 추가되기 전 상기 중첩 합성된 프레임 패턴의 상기 상관도의
    Figure 112019126494482-pat00146
    배 보다 크거나 같은 경우에,
    상기 추가된 프레임 패턴을 상기 동기 신호로 지정하는 단계를 포함하는 프레임의 동기 신호를 추정하는 제어 방법.
  7. 프레임으로 이루어진 신호를 수신받는 통신 시스템의 수신부; 및
    상기 프레임으로 이루어진 신호를
    Figure 112019126494482-pat00147
    개의 필터를 통과하여, 빈출 되는 프레임 패턴을 선별하고,
    상기 프레임으로 이루어진 신호와 상기 프레임 패턴의 상관도를 이용하여 상기 프레임으로 이루어진 신호에서 상기 선별된 프레임 패턴의 밀집 위치를 획득하며,
    상기 밀집 위치를 이용하여 상기 선별된 프레임 패턴을 출력하는 필터를 선택하고,
    상기 선택된 필터에서 출력되는 상기 선별된 프레임 패턴을 중첩 합성하며,
    상기 중첩 합성된 프레임 패턴의 양단에 비트를 추가하여 동기 신호를 획득하도록 제어하는 제어부를 포함하고,
    상기 프레임으로 이루어진 신호는,
    동기 신호와 데이터를 포함하고,
    상기
    Figure 112019126494482-pat00148
    개의 필터 각각에는,
    길이가 K인
    Figure 112019126494482-pat00149
    개의 패턴을 포함하는, 프레임의 동기 신호를 추정하는 제어 장치.
  8. 제7 항에 있어서,
    상기 수신된 프레임으로 이루어진 신호와 상기
    Figure 112019126494482-pat00150
    개의 패턴의 상관도를 구하고,
    상기 상관도의 첨두치 개수를 구하고, 상기 첨두치 개수를 내림차순으로 정렬하며,
    상기 정렬된 첨두치 개수가 많은 순서대로 더하여 누적 첨두치의 개수를 구하고,
    상기 누적 첨두치의 개수가 기준 값보다 커지게 하는 최소의 상기 첨두치의 개수를 가지는 상기 패턴을 상기 빈출 되는 프레임 패턴으로 선별하도록 제어하는 제어부를 포함하고,
    상기 기준 값은,
    첨두치의 개수를 결정하는 파라미터와 수신된 신호의 길이로 구성되는, 프레임의 동기 신호를 추정하는 제어 장치.
  9. 제8 항에 있어서,
    상기 상관도의 첨두치 지시 함수를 정의하고,
    상기 정의된 지시 함수를 이용하여 이동 평균 함수를 구하며,
    상기 이동 평균 함수를 이용하여 상기 밀집 위치를 획득하도록 제어하는 제어부를 포함하는 프레임의 동기 신호를 추정하는 제어 장치.
  10. 제9 항에 있어서,
    상기 밀집 위치를 이용하여 상기 선별된 프레임 패턴을 출력하는 필터의 인덱스 시퀀스를 획득하고,
    상기 인덱스 시퀀스 중에서 최다 빈출 인덱스 시퀀스를 추출하며,
    상기 최다 빈출 인덱스 시퀀스를 가진 필터에서 출력된 프레임 패턴을 중첩 합성하도록 제어하는 제어부를 포함하고,
    상기 최다 빈출 인덱스 시퀀스는,
    상기 선별된 프레임 패턴의 인덱스 시퀀스 중 동일한 길이와 성분이 가장 많은 인덱스 시퀀스인, 프레임의 동기 신호를 추정하는 제어 장치.
  11. 제10 항에 있어서,
    상기 중첩 합성된 프레임 패턴의 좌측 말단에 +1비트 또는 -1비트를 추가하고,
    상기 추가된 프레임 패턴의 상기 상관도와 추가되기 전 상기 중첩 합성된 프레임 패턴의 상기 상관도를 비교하며,
    상기 추가된 프레임 패턴의 상기 상관도가 상기 추가되기 전 상기 중첩 합성된 프레임 패턴의 상기 상관도의
    Figure 112019126494482-pat00151
    배 보다 크거나 같은 경우에,
    상기 추가된 프레임 패턴을 상기 동기 신호로 지정하도록 제어하는 제어부를 포함하는 프레임의 동기 신호를 추정하는 제어 장치.
  12. 제10 항에 있어서,
    상기 중첩 합성된 프레임 패턴의 우측 말단에 +1비트 또는 -1비트를 추가하고,
    상기 추가된 프레임 패턴의 상기 상관도와 추가되기 전 상기 중첩 합성된 프레임 패턴의 상기 상관도를 비교하며,
    상기 추가된 프레임 패턴의 상기 상관도가 추가되기 전 상기 중첩 합성된 프레임 패턴의 상기 상관도의
    Figure 112021025281836-pat00152
    배 보다 크거나 같은 경우에,
    상기 추가된 프레임 패턴을 상기 동기 신호로 지정하도록 제어하는 제어부를 포함하는 프레임의 동기 신호를 추정하는 제어 장치.
KR1020190161884A 2019-12-06 2019-12-06 가변 길이를 가지는 프레임의 동기 신호 추정 제어 장치 및 제어 방법 KR102229192B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190161884A KR102229192B1 (ko) 2019-12-06 2019-12-06 가변 길이를 가지는 프레임의 동기 신호 추정 제어 장치 및 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190161884A KR102229192B1 (ko) 2019-12-06 2019-12-06 가변 길이를 가지는 프레임의 동기 신호 추정 제어 장치 및 제어 방법

Publications (1)

Publication Number Publication Date
KR102229192B1 true KR102229192B1 (ko) 2021-03-17

Family

ID=75243450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190161884A KR102229192B1 (ko) 2019-12-06 2019-12-06 가변 길이를 가지는 프레임의 동기 신호 추정 제어 장치 및 제어 방법

Country Status (1)

Country Link
KR (1) KR102229192B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040052026A (ko) * 2002-12-13 2004-06-19 삼성전자주식회사 반복 패턴 판단 방법 및 이를 이용한 프레임 보간 방법 및이에적합한 장치
KR20100118062A (ko) * 2009-04-26 2010-11-04 엘지전자 주식회사 하향링크 참조신호의 전송방법 및 장치
KR20110030372A (ko) * 2009-09-15 2011-03-23 엘지전자 주식회사 다중 안테나를 지원하는 무선 통신 시스템에서 하향링크 참조신호를 전송하는 방법 및 장치
KR20180016723A (ko) * 2015-04-10 2018-02-19 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘) 위치결정을 위한 강화된 위치결정 참조 신호 패턴들

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040052026A (ko) * 2002-12-13 2004-06-19 삼성전자주식회사 반복 패턴 판단 방법 및 이를 이용한 프레임 보간 방법 및이에적합한 장치
KR20100118062A (ko) * 2009-04-26 2010-11-04 엘지전자 주식회사 하향링크 참조신호의 전송방법 및 장치
KR20110030372A (ko) * 2009-09-15 2011-03-23 엘지전자 주식회사 다중 안테나를 지원하는 무선 통신 시스템에서 하향링크 참조신호를 전송하는 방법 및 장치
KR20180016723A (ko) * 2015-04-10 2018-02-19 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘) 위치결정을 위한 강화된 위치결정 참조 신호 패턴들

Similar Documents

Publication Publication Date Title
JP2005500737A5 (ko)
DE60222752T2 (de) Unterwasserkommunikationsssystem
CN101826911B (zh) 用于通信系统的接收装置的同步结构和方法
DE60125190D1 (de) Verfahren für digitale spreizspektrum-kommunikation durch modulation mit golay-komplementärsequenzen
CN106063155B (zh) 编码光信号的通信的设备和方法
WO2009139989A1 (en) Phy preamble format for wireless communication system
CN109412703B (zh) 利用短脉冲短时能量谱定时的时延差编码方法
CN103501201A (zh) 一种基于线性调频信号的跳频脉位编码水声通信方法
CN104350682B (zh) 在没有用于短数据序列的pll的情况下解码曼彻斯特代码
CA2995500A1 (en) A differential chaos shift keying (dcsk) based on hybrid chaotic system
CN106375023B (zh) 一种基于多进制chirp-rate键控调制的声波通信方法及系统
CN106230556B (zh) 一种非合作条件下的m序列伪随机交织识别方法
CN1168249C (zh) 一种自适应门限伪随机码捕获与证实方法
EP1928119A1 (en) Method of acquiring initial synchronization in impulse wireless communication and receiver
EP0366086B1 (en) Code shift keying (csk) apparatus and method for spread spectrum communication
CN109286592A (zh) 一种不依赖导频的ccsk信号捕获方法
JP2009200751A (ja) スペクトラム拡散通信用の受信装置
KR102229192B1 (ko) 가변 길이를 가지는 프레임의 동기 신호 추정 제어 장치 및 제어 방법
US6658072B1 (en) Digital communication system transmitting and receiving devices therefor and frame synchronization detection circuit
CN110224958A (zh) 一种基于混沌序列的正交宽带调制解调方法
US20200252131A1 (en) Roi-based optical wireless communication method and device
CN101562463B (zh) 一种扩频捕获方法及其实现的接收端
CN110784245B (zh) 一种基于累积功率相关的扩频码同步方法及系统
CN110995630B (zh) 一种适用于多等级列车混跑的窄带通信系统频偏矫正方法
EP3258609A1 (en) Clear channel assessment

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant