KR102226879B1 - 부정확한 링크를 통한 이벤트들의 정확한 시간 태깅 시스템 및 그 방법 - Google Patents

부정확한 링크를 통한 이벤트들의 정확한 시간 태깅 시스템 및 그 방법 Download PDF

Info

Publication number
KR102226879B1
KR102226879B1 KR1020140151966A KR20140151966A KR102226879B1 KR 102226879 B1 KR102226879 B1 KR 102226879B1 KR 1020140151966 A KR1020140151966 A KR 1020140151966A KR 20140151966 A KR20140151966 A KR 20140151966A KR 102226879 B1 KR102226879 B1 KR 102226879B1
Authority
KR
South Korea
Prior art keywords
terminal
event
counter
count value
event tag
Prior art date
Application number
KR1020140151966A
Other languages
English (en)
Other versions
KR20150051902A (ko
Inventor
다니엘 바빗치
헨리 포크
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20150051902A publication Critical patent/KR20150051902A/ko
Application granted granted Critical
Publication of KR102226879B1 publication Critical patent/KR102226879B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0644—External master-clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0697—Synchronisation in a packet node

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 부정확한 링크를 통한 이벤트들의 정확한 시간 태깅 시스템 및 그 방법에 관한 것으로, 적어도 하나의 이벤트 태그를 가지는 패킷화된(packetized) 데이터 스트림(stream)을 생성하도록 구성된 적어도 하나의 제 1 카운터 및 패킷타이저(packetizer)를 포함하는 제 1 단말; 그리고 적어도 하나의 제 2 카운터 및 디패킷타이저를 포함하는 제 2 단말, 상기 적어도 하나의 제 2 카운터는 제 1 클록비(clock rate)에서 상기 제 1 단말의 클록부에 의해 발생된 클록 펄스들을 카운트하도록 구성되고, 상기 디패킷타이저는 상기 패킷화된 데이터를 수신하고 상기 적어도 하나의 이벤트 태그를 탐지하도록 구성되며, 상기 적어도 하나의 이벤트 태그가 탐지되는 경우, 상기 제 2 단말은 상기 제 1 단말이 상기 적어도 하나의 제 2 카운터의 카운트 값 및 상기 제 1 단말의 상기 적어도 하나의 제 1 카운터의 카운트 값에 기초하여 상기 패킷화된 데이터 스트림을 생성한 시간을 계산한다.

Description

부정확한 링크를 통한 이벤트들의 정확한 시간 태깅 시스템 및 그 방법{SYSTEM AND METHOD FOR PRECISE TIME TAGGING OF EVENTS OVER A IMPRECISE LINK}
본 출원은 35 U.S.C §119(e)에 따라 2013.11.4에 미국 특허청에 출원된, 미국 가출원 번호 제 61/899,559호에 대한 우선권을 주장하며, 이에 대한 모든 개시는 본 명세서에 참조에 의해 결합된다.
본 발명은 일반적으로 두 장치들/단말들 사이의 부정확한 링크를 통한 이벤트들의 정확한 시간 태깅에 관한 것으로, 더 자세하게는 동기화되지 않은 두 칩들 사이의 부정확한 링크를 통한 이벤트들의 정확한 시간 태깅에 관한 것이다.
두 장치들/단말들 사이의 부정확한 링크를 통한 이벤트들의 정확한 타이밍 및 동기화는 보편적이고 스케일러블(scalable)한 문제이다.
예를 들어, 방송용 무선 신호를 위로부터 수신하는 글로벌 항법 위성 시스템들(GNSSs)과 같은 무선 통신 시스템들에 있어서, GNSS 수신기와 같은 수신기는 적절한 복조화 기술을 수행하여 수신된 신호로부터 정보를 정확하게 추출하려는 시도를 한다.
일반적으로, GNSS 수신기는 수신된 신호의 복조 과정의 초기 단계를 수행하도록 구성된 하나 이상의 단말들 또는 칩들을 가지는 프론트엔드(front end)를 포함할 것이다. 예를 들어, GNSS 수신기의 프론트엔드는 수신된 신호의 데이터를 특정 포맷, 예를 들어 데이터 스트림을 가지는 패킷들로 패킹하고, 그 후 패킷화된 데이터를 수신하고 전송할 수 있는 적절한 인터페이스로 전송하는 패킷타이저를 포함하는 무선 주파수(Radio Frequency, RF) 주변 칩(peripheral chip)을 포함할 수 있다. 인터페이스는 프론트엔드의 다른 단말이거나 또는 다른 칩, 예를 들어 디패킷타이저를 포함하는 디지털 호스트 칩일 수 있다.
복조화 과정 동안, RF 주변 칩에서 데이터 스트림의 상태(status) 변화가 발생하는 순간을 식별하는 것이 디지털 호스트 칩을 위해 필요할 수 있다. 그러나 불행하게도, RF 주변 칩에서 디지털 호스트 칩으로의 지연 및 디지털 호스트 칩에서 RF 주변 칩으로의 지연이 있기 때문에, 이러한 칩들은 일반적으로 서로 동기화되지 못하고(즉, 이러한 칩들의 내부 클록이 서로 고정되지 않음), 이는 데이터 스트림에 그와 같은 변화가 언제 발생하는지를 디지털 호스트 칩이 식별하는 것을 종종 어렵게 한다. 이것은 GNNS 수신기가 수신한 신호를 복조화할 수 있는 효율을 감소시킬 수 있다.
알 수 있는 바와 같이, 그와 같은 문제들은 예를 들어, 두 장치들/단말들 사이의 부정확한 링크를 통한 정확한 타이밍 및 동기화를 요구하는 Wi-Fi와 같은, 다른 타입의 무선 통신 시스템들에 영향을 미칠 수 있다.
따라서, 두 장치들/단말들 사이의 부정확한 링크를 통한 정확한 타이밍 및 동기화를 위한 방법 및 시스템의 필요성이 있다.
본 발명은 상술한 문제점들 및 단점들을 고심하고 그리고 적어도 하기에서 기술된 이점들을 제공하기 위해 고안되었다. 따라서, 기술분야에서의 유용성을 입증할 수 있는, 본 발명의 일 측면은 동기화되지 않은 두 칩들(즉, 이러한 칩들의 내부 클록이 서로 고정되지 않은) 사이의 부정확한 링크를 통한 이벤트들의 정확한 시간 태깅을 제공하는 것이다.
본 발명의 일 측면에 따르면, 이벤트들의 정확한 타이밍 및 동기화를 위한 시스템이 제공된다. 제 1 단말은 하나 이상의 카운터 및 하나 이상의 태그들을 가지는 패킷화된 데이터 스트림을 생성하도록 구성된 패킷타이저를 포함한다. 제 2 단말은 하나 이상의 제 2 카운터 및 디패킷타이저를 포함한다. 제 2 카운터(들)는 제 1 클록비로 제 1 단말의 클록부에 의해 생성된 클록 펄스들을 카운트한다. 디패킷타이저는 패킷화된 데이터 스트림을 수신하고 그리고 이벤트 태그(들)를 탐지하도록 구성된다. 적어도 하나의 이벤트 태그가 탐지되는 경우, 제 2 단말은 제 1 단말이 제 2 카운터(들)의 카운트 값과 제 1 단말의 제 1 카운터(들)의 카운트 값을 기초로 패킷화된 데이터 스트림을 생성한 시간을 계산한다.
본 발명의 실시 예에 따른 이벤트들의 정확한 타이밍 및 동기화를 위한 시스템의 상기 제 2 단말은 상기 제 1 단말의 적어도 하나의 직렬 주변 인터페이스(Serial Peripheral Interface, SPI) 슬레이브로 이벤트 태그 요청을 출력하는 적어도 하나의 SPI 마스터를 포함한다.
본 발명의 실시 예에 따른 이벤트들의 정확한 타이밍 및 동기화를 위한 시스템의 상기 제 1 및 제 2 단말은 와이어드(wired) 링크 인터페이스를 통해 서로 통신한다.
본 발명의 실시 예에 따른 이벤트들의 정확한 타이밍 및 동기화를 위한 시스템의 상기 제 2 단말은 상기 디패킷타이저로부터 이벤트 디코드 신호와 상기 제 2 단말의 상기 적어도 하나의 제 2 카운터로부터 상기 카운트 값을 수신하는 적어도 하나의 제 2 레지스터를 포함한다.
본 발명의 실시 예에 따른 이벤트들의 정확한 타이밍 및 동기화를 위한 시스템의 상기 제 2 단말은 상기 적어도 하나의 제 2 레지스터로부터 상기 카운트 값이 수신되는 경우 제어 신호를 상기 SPI 마스터로 전송하는 적어도 하나의 소프트웨어 제어 모듈을 포함한다.
본 발명의 실시 예에 따른 이벤트들의 정확한 타이밍 및 동기화를 위한 시스템의 상기 적어도 하나의 SPI 슬레이브는 이벤트 태그 요청을 이벤트 명령 디코드 모듈로 전송하고, 상기 이벤트 디코드 모듈은 상기 이벤트 태그 요청을 디코드하고 이벤트 명령 디코드 신호를 이벤트 로직 모듈로 전송하고, 상기 이벤트 로직 모듈은 이벤트 명령 디코드 신호를 이벤트 로직 신호로 변환하되, 상기 이벤트 로직 신호는 상기 제 1 단말의 패킷타이저로 전송되고 그리고 패킷화된 데이터 스트림 이벤트 명령 디코드 신호에 임베디드된다.
본 발명의 실시 예에 따른 이벤트들의 정확한 타이밍 및 동기화를 위한 시스템의 상기 제 1 단말은 적어도 하나의 제 1 레지스터를 더 포함한다.
본 발명의 실시 예에 따른 이벤트들의 정확한 타이밍 및 동기화를 위한 시스템의 상기 적어도 하나의 제 1 레지스터는 상기 이벤트 로직 모듈로부터 전송된 이벤트 로직 신호와 상기 제 1 단말의 상기 적어도 하나의 제 1 카운터로부터 전송된 카운트 값을 수신하고, 그리고 상기 적어도 하나의 제 1 레지스터는 상기 제 1 카운터의 상기 제 1 카운트 값을 상기 제 2 단말의 상기 소프트웨어 모듈로 전송하는 SPI 슬레이브로 상기 제 1 카운터의 상기 카운트 값을 전송한다.
본 발명의 실시 예에 따른 이벤트들의 정확한 타이밍 및 동기화를 위한 시스템에서 상기 패킷화된 데이터 스트림은 상기 제 1 단말에서 수신된 무선 주파수(radio frequency, RF) 신호를 기초로 생성된다.
본 발명의 실시 예에 따른 이벤트들의 정확한 타이밍 및 동기화를 위한 시스템의 상기 적어도 하나의 제 1 카운터는 상기 클록부와 동기화된다.
본 발명의 실시 예에 따른 이벤트들의 정확한 타이밍 및 동기화를 위한 시스템의 상기 제 1 및 제 2 단말은 제 1 및 제 2 칩(chip)들을 포함한다.
본 발명의 다른 측면에 따르면, 이벤트들의 정확한 타이밍 및 동기화를 위한 방법이 제공된다. 이벤트 태그 요청은 제 2 단말에서 제 1 단말로 전송된다. 이벤트 태그를 포함하는 패킷화된 데이터 스트림은 제 1 단말에서 생성된다. 패킷화된 데이터 스트림은 제 2 단말로 전송된다. 클록 펄스들은 제 2 단말의 제 2 카운터에서 카운트된다. 클록 펄스들은 제 1 단말의 클록부에 의해 제 1 클록비로 발생된다. 이벤트 태크는 제 2 단말에서 탐지된다. 적어도 하나의 이벤트 태그가 탐지되는 경우, 제 1 단말이 패킷화된 데이터 스트림을 생성한 시간이 계산된다. 이 계산은 제 2 카운터의 카운트 값과 제 1 단말의 제 1 카운터의 카운트 값에 기반한다.
본 발명의 실시 예에 따른 이벤트들의 정확한 타이밍 및 동기화를 위한 방법은, 제 2 단말로부터 제 1 단말로 이벤트 태그 요청을 전송하는 단계; 상기 제 1 단말에서 이벤트 태그를 포함하는 패킷화된 데이터 스트림을 생성하는 단계; 상기 패킷화된 데이터 스트림을 상기 제 2 단말로 전송하는 단계; 상기 제 1 단말의 클록부에 의해 제 1 클록비로 생성된, 클록 펄스들을 상기 제 2 단말의 제 2 카운터에서 카운트하는 단계; 상기 제 2 단말에서 상기 이벤트 태그를 탐지하는 단계; 그리고 적어도 하나의 이벤트 태그가 탐지되는 경우, 상기 제 1 단말이 상기 제 2 카운터의 카운트 값과 상기 제 1 단말의 제 1 카운터의 카운트 값을 기초로 패킷화된 데이터 스트림을 생성한 시간을 계산하는 단계를 포함한다.
본 발명의 실시 예에 따른 이벤트들의 정확한 타이밍 및 동기화를 위한 방법의 상기 이벤트 태그 요청을 전송하는 단계는, 상기 제 2 단말의 적어도 하나의 SPI 마스터로부터 상기 제 1 단말의 적어도 하나의 SPI 슬레이브로 상기 이벤트 태그 요청을 전송하는 단계를 더 포함한다.
본 발명의 실시 예에 따른 이벤트들의 정확한 타이밍 및 동기화를 위한 방법에서 상기 제 1 및 제 2 단말은 와이어드 링크 인터페이스를 통해 서로 통신한다.
본 발명의 실시 예에 따른 이벤트들의 정확한 타이밍 및 동기화를 위한 방법은 상기 제 2 단말의 디패킷타이저로부터의 이벤트 디코드 신호와 상기 제 2 단말의 상기 제 2 카운터로부터의 상기 카운트 값을 상기 제 2 단말의 적어도 하나의 제 2 레지스터로 전송하는 단계를 더 포함한다.
본 발명의 실시 예에 따른 이벤트들의 정확한 타이밍 및 동기화를 위한 방법은 상기 카운트 값이 상기 적어도 하나의 제 2 레지스터로부터 수신되는 경우, 제어 신호를 상기 제 2 단말의 적어도 하나의 소프트웨어 제어 모듈로부터 SPI 마스터로 전송하는 단계를 더 포함한다.
본 발명의 실시 예에 따른 이벤트들의 정확한 타이밍 및 동기화를 위한 방법은 상기 이벤트 태그 요청을 상기 적어도 하나의 SPI 슬레이브로부터 이벤트 명령 디코드 모듈로 전송하는 단계와, 상기 이벤트 태크 요청을 디코딩하는 단계와, 이벤트 명령 신호를 이벤트 로직 신호로 변환하도록 구성된 이벤트 로직 모듈로 상기 이벤트 명령 신호를 전송하는 단계와, 상기 이벤트 로직 신호를 제 1 단말의 패킷타이저로 전송하는 단계와, 그리고 상기 이벤트 태그를 상기 패킷화된 데이터 스트림 내부에 임베딩하는 단계를 더 포함한다.
본 발명의 실시 예에 따른 이벤트들의 정확한 타이밍 및 동기화를 위한 방법은 상기 제 1 단말의 상기 제 1 카운터와 상기 클록부를 동기화하는 단계를 더 포함한다.
본 발명의 실시 예에 따른 이벤트들의 정확한 타이밍 및 동기화를 위한 방법은 상기 이벤트 로직 모듈로부터의 이벤트 로직 신호와 상기 적어도 하나의 제 1 카운터로부터의 상기 카운트 값을 상기 제 1 단말의 적어도 하나의 제 1 레지스터로 전송하는 단계를 더 포함한다.
본 발명의 실시 예에 따른 이벤트들의 정확한 타이밍 및 동기화를 위한 방법은 상기 카운트 값을 상기 적어도 하나의 제 1 레지스터로부터 상기 SPI 슬레이브로 출력하는 단계를 더 포함한다.
본 발명에 따르면, 동기화되지 않은 두 칩들 사이의 부정확한 링크를 통한 이벤트들의 정확한 시간을 태깅할 수 있는 효과가 있다.
상술한 것 그리고 본 발명의 특정 실시 예들의 다른 측면들, 특징들, 및 이점들은 첨부된 도면들과 함께 설명되는 하기의 상세한 설명으로부터 보다 더 명확해질 것이다.
도 1은 본 발명의 실시 예에 따른 RF 주변 칩과 디지털 호스트 칩 사이의 와이어드 링크의 다이어그램이다.
도 2 및 도 3은 본 발명의 실시 예에 따른, 도 1에서 도시된 RF 칩에서 디지털 호스트 칩으로의 직렬 데이터 스트림의 패킷 구조를 도시하는 다이어그램이다.
도 4는 본 발명의 실시 예에 따른, 도 1에서 도시한 RF 주변 칩 및 디지털 호스트 칩에서 이벤트들의 정확한 타이밍과 동기화를 위한 방법을 도시하는 흐름도이다.
본 발명의 다양한 실시 예들이 첨부된 도면들을 참조하여 자세하게 설명될 것이다. 하기의 설명들에서, 자세한 구조 및 구성요소들과 같은 구체적인 세부 사항들은 단지 본 발명의 실시 예들의 전반적인 이해를 돕기 위해 제공되는 것이다. 따라서, 기술분야에서 통상의 지식을 가진 자는 본 발명의 범위나 사상을 벗어나지 않고 본 명세서에서 설명된 실시 예들의 다양한 변형 및 수정들이 만들어질 수 있음을 알 수 있을 것이다. 게다가, 잘 알려진 기능들 및 구조들의 설명은 명확함과 간결함을 위해 생략되었다.
상술한 바와 같이, 동기화되지 않은 두 칩들 사이의 부정확한 링크를 통한 이벤트들의 정확한 시간 태깅은 기술분야에 있어서의 유용성을 증명할 수 있고, 그와 같은 이벤트들의 정확한 시간 태깅이 본 명세서에서 설명된다.
본 발명의 실시 예들은 장치들/구성요소들 사이의 정확한 타이밍, 보다 구체적으로는 정확한 이벤트 시간 태킹 및 시간 전송과 관련된 종류의 문제들을 위한 해결책을 제공한다. 본 발명의 실시 예들은 제 1 단말이 이벤트들에 대한 태그들을 추가하고 제 2 단말이 그러한 이벤트들이 언제 발생하였는지를 정확하게 결정하기 위한 시스템 및 방법들을 제공한다.
예시적인 목적을 위해, 제 1 및 제 2 단말들은 하나 이상의 GNSS 위성들과 통신하도록 구성된 GNSS 수신기의 구성요소들인 것으로 가정한다.
도 1은 본 발명의 실시 예에 따른, 예를 들어 RF 주변 칩인, 제 1 단말(단말 T1)과 예를 들어 디지털 호스트 칩인, 제 2 단말(단말 T2) 사이의 와이어드(wired) 링크의 다이어그램이다. 도 1에서 도시된 것은 단지 제 1 단말 및 제 2 단말(T1, T2)의 일부 즉, 단지 본 발명의 실시 예들과 직접적으로 관련 있는 부분만을 도시한 것이다.
단말(T1)은 다수의 GNSS 위성들로부터 신호들을 수신하고, 수신한 신호들을 처리하고, 그리고 처리한 신호들을 직렬 패킷화된 데이터 스트림으로 단말(T2)에 전송한다. 설명적인 목적을 위해, GNSS 위성들은 글로벌 포지셔닝 시스템(GPS), 갈릴레오(Galileo) GNSS, 글로나스(Glonass) GNSS 및 베이더우(Beidou) GNSS과 관련된 것으로 가정한다.
단말(T1)은 다수의 GNSS 위성들로부터 수신된 RF 신호들에 실려온(carry) 데이터 스트림들을 수신하도록 구성된 패킷타이저(10)를 포함한다. 패킷타이저(10)는 패킷화된 직렬 데이터 스트림들인 데이터(I)(동상(in-phase) 탐지 채널) 및 데이터(Q)(직교 위상(quadrature-phase) 탐지 채널)를 생성하고, 그것들 중 적어도 하나는 그 위에 임베디드된(embeded) 적어도 하나의 이벤트 태그(12, 도 2 및 3을 참조)를 가진다. 이벤트 태그(12)는 단말(T2)의 시간 변조 카운터(Time Modulation counter, 40)와 연관된 단말(T1)의 카운터(24) 사이의 정렬(alignment)을 결정하는데 사용되고, 그로 인해 단말들(T1, T2)이 하기에서 기술될 것과 같이, 서로 동기화되는 것(즉, 단말들(T1, T2)의 내부 클록이 서로 고정되는 것)을 허용한다. 도시된 실시 예에서, 패킷타이저(10)는 데이터(Q) 데이터 스트림 위의(on) 적어도 하나의 이벤트 태그(12)를 데이터 스트림 데이터(Q) 위의 E0 비트 위치(또는 F1, F3, F5 비트 위치 중 하나)에 임베드(embed)한다. 설명적인 목적을 위해, E0 비트 위치는 하기에서 자세하게 설명된 것과 같이, 데이터 스트림 데이터(I) 위의 이벤트(S) 비트 위치에 대응하는 것(도 2 및 3을 참조)으로 도시되었다. 대안적으로, 패킷타이저(10)는 F0, F2, F4 비트 위치들 중 하나와 같은, 데이터 스트림 데이터(I) 위의 비트 위치에 적어도 하나의 이벤트 태그(12)를 임베드할 수 있다. 실시 예들에서, 데이터 스트림 데이터(Q)는 데이터 스트림 데이터(I) 대신에 이벤트(S)를 포함할 수 있다.
본 발명의 실시 예들에 따르면, 언제나 1과 동일한, 이벤트(S) 비트 위치는 데이터 스트림 데이터(I) 및 데이터(Q) 위의 프레임의 시작점을 나타낸다. 프레임은 데이터 스트림 데이터(I) 및 데이터(Q)의 구조가 반복되는 주기를 보여준다. 구조는 예를 들어, 비트 위치들(E0 및 F0-F5)(1 또는 0 모두로 정의될 수 있는)인 일부 이벤트 플래그(flag)들과 일부 패킷들로 구성된다. 이러한 구조들은 고정된 길이 즉, 각 패킷 또는 이벤트 플래그를 위해 정해진 수의 비트들을 가지며, 또한 변하지 않는 고정된 시퀀스(sequence)를 가진다.
본 발명의 실시 예들에 따르면, 단말(T1)은 이벤트 플래그들 및 패킷들의 시퀀스를 식별하고 그리고 패킷들의 정렬을 결정하기 위해 이벤트(S) 비트 위치를 사용한다. 그것은, 단말(T2)에 의해 이벤트(S) 비트 위치가 식별되는 경우, 단말(T2)이, 예를 들어 비트 위치들(E0 및 F0-F5)인, 이벤트 플래그들과 패킷들이 어디에 있는지와 그리고 그것들이 언제 반복되는지를 결정할 수 있게 하고, 그로 인해 단말(T2)이 언제 E0가 이벤트 태그(12)와 함께 임베디드 되는지 즉, 언제 E0가 1로 설정되는지를 결정할 수 있도록 한다.
본 발명의 실시 예들에 있어서, 이벤트 플래그들이 어디에 있는지를 결정하기 위해, 단말(T2)은 이벤트(S) 비트 위치와는 다른, 예를 들어 E0 및 F0-F5 비트들인 비트들이 몇몇 프레임들에서 0 이 되도록 강제하는 명령 신호를 단말(T1)으로 전송한다. 동시에 단말(T2)은 이븐(even) 비트 위치(S) 즉, 1과 동일한 비트들만을 탐지하도록 프로그램된 이벤트 디코드 모듈(34)을 작동시킨다. 단말(T2)이 예를 들어 싱글 프레임 이후에, 이벤트 비트 위치(S)를 일단 결정하면, 단말(T2)은 그 후에 비트 위치들(E0 및 F0-F5)를 결정할 수 있다. 본 발명의 실시 예들에 따르면, 단말(T2)은, 예를 들어 2 이상의 프레임들 이후인, 프레임들의 반복 이후에 이벤트 비트 위치(S)를 결정할 수 있다. 단말(T2)은 그 후 일반(normal) 신호들 및 플래그들 즉, E0 및 F0-F5 비트들의 일부를 0(zero) 또는 1로 되돌리기 위한 명령을 단말(T1)로 전송한다. 일단 단말(T2)이 이벤트 비트 위치(S)와 비트 위치들(E0 및 F0-F5)을 알게되면, 하기에서 설명될 것과 같이, 단말(T2)은 이벤트 비트 위치(S)와 이벤트 플래그(12)에 대한 시간 값(예를 들어, 시간 변조 카운터(40)의 카운트 값)을 고정할 수 있다.
도 1을 계속 참조하면, 패킷타이저(10)는 48f0 프로세싱 클록부(11)로부터 클록 신호를 수신한다. 패킷타이저(10)는 제 1 클록비(clock rate)가 48f0 비트비(bit rate)와 동일한 시점 즉, 주파수(f0)가 1.023Mbits/sec의 비트비와 동일한 시점에서 직렬 데이터 스트림들인 데이터(Q) 및 데이터(I)를 출력한다.
단말(T1)은 이벤트 명령 디코드 모듈(16)로부터 이벤트 명령 디코드 신호(18)를 수신하는 이벤트 로직 모듈(14)을 포함한다. 이벤트 로직 모듈(14)은 이벤트 명령 디코드 신호(18)를 이벤트 로직 신호(20)로 변환하고 그리고 패킷타이저(10)가 데이터(Q) 데이터 스트림에 적어도 하나의 이벤트 태그(12, 도 2 참조)를 임베드할 수 있도록 적어도 하나의 이벤트 태그(12)와 관련된 정보를 포함하는 이벤트 로직 신호(20)를 패킷타이저(10)에 전송한다.
이벤트 로직 모듈(14)은 단말(T1)의 레지스터(22)의 인에이블 핀(enable pin)에 출력 신호를 전송한다. 레지스터(22)는 48f0 프로세싱 클록부(11)로부터 클록 신호를 수신하는 카운터(24)로부터의 카운터 신호를 수신한다. 레지스터(22)의 인에이블 핀이 인에이블되면, 레지스터(22)는 48f0 클록비에서 신호(25)를 단말(T1)의 직렬 주변 인터페이스(Serial Peripheral Interface, SPI) 슬레이브 모듈(26)로 전송한다. 신호(25)가 RF 시간, 즉, 카운터(24)로부터의 48f0 클록 카운트 값이면, 그 시점에서 이벤트 명령 디코드 모듈(16)이 이벤트 디코드 요청 신호(23)를 수신한다. 단말(T2)이 카운트 값을 읽을 수 있을 때 카운트 값이 레지스터(22)에서 캡쳐되고 그리고 SPI를 통해 단말(T2)로 전송되며, 이로 인해 하기에서 설명될 것과 같이, 단말(T2)이 이벤트 태그(12)와 함께 패킷화된 데이터 스트림을 단말(T1)이 생성한 시간을 계산하는 것을 허용한다.
SPI 슬레이브 모듈(26)은 이벤트 디코드 요청 신호(23)를 양방향 인터페이스를 통해 단말(T2)의 SPI 마스터 모듈(28)로부터 수신하고, 이벤트 디코드 요청 신호(23)를 처리하고, 그리고 이 요청을 이벤트 명령 디코드 신호(18)를 이벤트 로직 모듈(16)로 출력하는, 이벤트 명령 디코드 모듈(16)로 출력한다. 알 수 있듯이, 이벤트 명령 디코드 모듈(16)은 생략될 수 있고 그리고 SPI 슬레이브 모듈(26)은 이벤트 명령 디코드 신호(18)를 이벤트 로직 모듈(14)로 직접 전송할 수도 있다.
도 1을 계속 참조하면, 단말(T2)은 패킷화된 데이터 스트림들인 데이터(I), 데이터(Q) 그리고 48f0 프로세싱 클록부(11)로부터 클록 신호를 수신하는 디패킷타이저(30)를 포함한다. 디패킷타이저(30)는 데이터 스트림 데이터(Q) 위에 임베디드된 적어도 하나의 이벤트 태그(12)를 탐지하기 위해 필수적인 로직 회로망을 포함한다. 적어도 하나의 이벤트 태그(12)가 디패킷타이저(30)에 의해 탐지된 후에, 디패킷타이저(30)는 이벤트 디코드 신호(32)를 이벤트 디코드 모듈(34)로 출력한다. 디패킷타이저(30)는 또한 추가적인 프로세싱을 위해 데이터 스트림 데이터(I) 및 데이터(Q)를 단말(T2)의 다른 구성요소들로 출력한다.
이벤트 디코드 모듈(34)이 이벤트 디코드 신호(32)를 수신하는 경우, 이벤트 디코드 모듈(34)은 단말(T2)의 레지스터(38)의 인에이블 핀으로 출력 신호(36)를 전송한다.
레지스터(38)는 48f0 프로세싱 클록부(11)로부터 클록 신호를 수신하는 시간 변조 카운터(40)로부터 카운터 정보를 수신한다. 레지스터(38)의 인에이블 핀이 인에이블되면, 레지스터(38)는 이벤트 디코드 요청 신호(23)가 이벤트 명령 디코드 모듈(16)로 전송될 때를 나타내는 정확한 카운트 값(예를 들어, 단말(T1)로부터 수신된 신호(25) 상의 48f0 클록 카운트 값)을 캡쳐하고 그리고 신호(37)를 SPI 마스터 모듈(28)과 양방향으로 통신하는, 소프트웨어 제어 모듈(42)로 전송한다. 신호(37)는 소프트웨어 제어 모듈(42)에 의해 독출(read)될 수 있고 단말(T1)에 의해 캡쳐된 신호(25) 상의 카운트 값과 비교될 수 있는 카운터(40)의 카운트 값을 포함한다.
도 2 및 3은 본 발명의 실시 예들에 따른, 단말(T1)에서 단말(T2)로의 직렬 데이터 스트림 데이터(Q) 및 데이터(I)의 패킷 구조(44, 46)를 각각 보여준다. 도 2에서의 패킷 구조(44)는 GPS, Galileo, 및 GLONASS로부터 단말(T1)에 의해 수신된 RF 신호들와 관련되고, 반면에 도 3에서의 패킷 구조(46)는 GPS, Galileo, 및 Beidou로부터 수신된 RF 신호들과 관련된다. 이러한 특정 실시 예들에서, GPS 및 Galileo 신호들은 리셉션 체인의 이 파트(this part)에서 여전히 조합되고, 따라서 Galileo는 GPS 스트림들과 별도로(separately) 발생(appear)하지 않는다.
본 발명의 실시 예들에 따르면, 패킷 구조들(44, 46)의 특정 비트 위치는 적어도 하나의 이벤트 태그(12)를 위해 보유되어(reserved) 있고, 그리고 또 다른 비트 위치는 이벤트(S)를 위해 보유되어 진다.
도 2에서, 구체적으로는, 왼쪽(시간에서의 처음)에서 오른쪽(시간에서의 마지막)으로, 데이터(I)는 이벤트(S)(예를 들어, 프레임의 시작 비트), 이벤트들의 다양한 종류들(kind)을 나타낼 수 있는 3개의 이벤트 플래그들(F0, F2, F4), 로우-레이트(low-rate) GPS/Galileo 데이터(GPS 및 Galileo는 동일한 RF 주파수 상의 일부 신호들을 가진다) 중 4개의 비트들, 하이-레이트(high-rate) GPS/Galileo 데이터 중 16개의 비트들, 그리고 GLONASS 데이터 중 24개의 비트들을 포함한다. 데이터(Q)는 예를 들어, 이벤트(S)가 비트 위치(E0)에서 이벤트 태그(12)로 대체되는 것을 제외하고는, 데이터(I)와 같이 동일한 비트 구성을 가진다.
도 3은 Beidou 신호가 도 2의 GLONASS 신호를 대체하는 것을 제외하고는 도 2와 동일한 패킷 및 플래그 구조이다.
도 4를 참조하면, 본 발명의 실시 예들에 따른 단말들(T1 및 T2)에서 이벤트들의 정확한 타이밍 및 동기화를 위한 방법(100)이 이제 설명된다.
단계(102)에서, 단말(T2)의 SPI 마스터(28)는 이벤트 디코드 요청(23)을 SPI 슬레이브(26)로 전송하고, 단말(T2)은 동시에 시간 변조 카운터(40)를 시작한다. 시간 변조 카운터(40)는 단말(T1)로부터 오는 48f0 프로세싱 클록부(11)의 클록 펄스들을 카운트한다. 본 발명의 실시 예들에서, SPI 마스터(28)는 시간 변조 카운터(40)를 시작하도록 구성될 수 있다. 대안적으로, 단말(T2)의 다른 구성요소, 예를 들어 프로세서(미도시)가 시간 변조 카운터(40)를 시작하도록 구성될 수도 있다.
SPI 슬레이브(26)는 이벤트 디코드 요청 신호(23)를 처리하고 그리고 이 요청을 이벤트 명령 디코드 모듈(16)로 출력한다. 이벤트 명령 디코드 모듈(16)은 이벤트 명령 디코드 신호(18)를 이벤트 로직 모듈(14)로 전송하고, 이벤트 로직 모듈(14)은 이벤트 명령 디코드 신호(18)를 이벤트 로직 신호(20)로 변환하고 이벤트 로직 신호(20)를 패킷타이저(10)로 전송하여 패킷타이저(10)가 단계(104)에서 적어도 하나의 이벤트 태그(12)를 데이터(Q) 데이터 스트림에 임베드할 수 있도록 한다.
본 발명의 실시 예들에서, 패킷타이저(10)는 적어도 하나의 이벤트 태그(12)를 데이터 스트림 데이터(Q, 도 2 및 도 3) 위의 E0 비트 위치에 임베드한다. 대안적으로, 적어도 하나의 이벤트 태그(12)는 데이터 스트림 데이터(Q) 위의 다른 비트 위치들에 임베디드될 수 있다. 예를 들어, 이벤트 태그(12)는 데이터 스트림 데이터(Q)의 F1, F3, F5 비트 위치들에 임베디드되거나, 또는 이벤트 태그(12)는 데이터 스트림 데이터(I)의 F0, F2, F4 비트 위치들에 임베디드될 수 있다.
상술한 바와 같이, 이벤트(S)는 프레임 시작 비트인, 1(one)과 동일하고 그리고 모든 프레임들 위에 존재한다. 반대로, 이벤트 태그(들)(12)는 이벤트 디코드 요청 신호(23)가 단말(T2)로부터 전송된 직후의 바로 첫 번째 프레임 위에 단지 존재, 즉, 설정된다. 따라서, 단말(T2)은 이벤트 디코드 요청 신호(23)가 단말(T2)로부터 이벤트 명령 디코드 모듈(16)로 전송될 때 프레임에 있는 어떤 비트, 예를 들어 이벤트 태그(12)를 가지는 E0 비트가, 세트(set)되는 것을 결정할 수 있다.
단계(106)에서, 패킷타이저(10)는 단말(T2)의 디패킷타이저(30)로 패킷화된 데이터 스트림을 전송한다.
단계(108)에서, 단말(T1)의 48f0 프로세싱 클록부(11)에 의해 제 1 클록비로 발생된 클록 펄스들은 제 2 카운터(40)에서 카운트된다.
단계(110)에서, 이벤트 태그(12)는 단말(T2)의 디패킷타이저(30)에 의해 탐지된다.
단계(112)에서, 적어도 하나의 이벤트 태그(12)가 탐지되는 경우, 단말(T1)이 이벤트 태그(12)와 함께 패킷화된 데이터 스트림을 생성한 시간이 계산된다. 더 자세하게는, 소프트웨어 모듈(42)이 예를 들어, 신호(37) 상에 제공되고, 레지스터(38)에 저장된 단말(T2) 카운트 값과 그리고 예를 들어, 신호(25) 상에 제공되고, 레지스터(22)에 저장된 단말(T1) 카운트 값을 비교한다. 이 계산은 또한 SPI 마스터(28)(또는 컨트롤러 또는 프로세서(미도시))에 의해 수행될 수 있다.
방법(100)은 단말들(T1 및 T2)에 정확한 이벤트 태깅과 시간 전송을 위한 효율적이고 신뢰성 있는 프로세스를 제공한다. 따라서, 복조(demodulation) 과정 동안, 전술한 단말들(T1 및 T2)의 구성들이 단말(T2)이 단말(T1)에서 발생한 스트림 데이터의 상태 변화
본 발명에 따른 다른 실시 예에 따르면, 시작하고 멈추어질 수 있는 카운터(24 및 40)를 사용하는 것 대신에, 다른 타입의 카운터들이 또한 사용될 수 있다. 예를 들어, 지속적으로 동작하는 카운터가 고려될 수 있다. 그와 같은 타입의 카운터들은 적어도 하나의 이벤트 태그(12)가 전술한 레지스터들(22,38) 중 하나에서 카운터 값을 캡쳐하기 위해 사용되는 실시 예들에 있어서 특별히 유용할 것이다.
본 발명의 다른 실시 예에 따르면, 직렬 데이터 스트림 데이터(Q) 상에 이벤트 태그(12)를 임베드하는 것 대신에, 예를 들어, 1 0 1(미도시)인 고유의(unique) 비트 시퀀스가 적어도 하나의 이벤트 태그(12)에 관하여 상술한 것과 같은 방법으로, 직렬 데이터 스트림 데이터(Q) 상에 임베드될 수 있다. 따라서, 예를 들어, 7개의 비트 위치들(또는 플래그들) 즉, E0 및 F0-F5, 가 있고, 하나의 플래그 또는 비트 위치가 하나의 이벤트 타입에 할당된다면, 7개의 서로 다른 이벤트들이 식별될 수 있다. 그러나, 만약 비트들(E0 및 F0-F5)이 고유의 비트 시퀀스를 통해 코딩된다면, 27(또는 128) 개의 서로 다른 이벤트 타입들이 식별될 수 있을 것이다. 그와 같은 실시 예에서, 이벤트 디코드 모듈(32)은 그와 같은 고유의 비트 시퀀스의 탐지를 수용하도록 구성될 필요가 있을 것이다.
본 실시 예에서, 고유의 비트 시퀀스가 탐지된다면, 단말(T1)이 고유의 비트 시퀀스와 함께 패킷화된 데이터 스트림을 생성한 시간이 계산된다. 이 계산은 제 2 카운터(40)의 카운터 값과 단말(T1)의 제 1 카운터(24) 값에 기초한다.
비록 상기에서 자세하게 설명되진 않았지만, F0-F5 비트들은 다양한 이벤트 스킴(scheme)들을 수용하기 위해 사용될 수 있다. 예를 들어, 컨트롤러, 마이크로프로세서, 또는 단말(T2)의 소프트웨어 모듈(42)이 F0-F5 비트들 중 하나를 예를 들어 지연된 태그 이벤트(12)인, 임펜딩(impending) 이벤트 요청의 단말(T1)을 경고(alert)하기 설정되도록 프로그램될 수 있다. 더욱이, 컨트롤러, 마이크로프로세서, 또는 소프트웨어 모듈(42)은 SPI를 가로질러 독출되기 위해 래치된 단말(T2)의 파라미터들을 요청하는데 사용될 수 있다. 이 기술은 예를 들어 직접적인(immediate) 이벤트 태그(12)인, 래치된 데이터의 시간을 캡쳐할 수 있다. 게다가, F0-F5 비트들은, 예를 들어 Glonass 프레임 포맷에서 Beidou 프레임 포맷으로의 스위칭과 같은, 패킷들에 포함된 데이터의 포맷(format)의 트랜지션(transition) 시간을 결정하기 위해 사용될 수 있다.
비록 GNSS 수신기에 내장된 단말들(T1 및 T2)를 참조하여 실시 예가 설명되었지만, 실시 예들이 여기에 한정되는 것은 아니다. 본 발명의 다른 실시 예들에서, 단말들(T1 및 T2)은 다른 Wireless Wide Area Network(WWAN) 표준 및 장치들, 예를 들어 WLAN BlueTooth(WLANBT), WLAN BlueTooth LowEnergy(WLANBLE), WiMAX, 3G, 4G 등과 같은 표준 및 장치들에 사용되기 위해 구현될 수 있다.
단말들(T1 및 T2)과 그것들을 사용하는 방법들이 본 명세서에서 SPI 비-시간 정확 링크(non-time precise link)를 통해 통신하는 것으로 설명되었지만, 단말들(T1 및 T2) 및 방법은 단말들(T1 및 T2)이 다른 비-시간 정확 링크들을 통해 통신하도록 구성될 수도 있는 것과 같이, 여기에 한정되는 것은 아니다.
본 발명이 그것의 특정 실시 예들을 참조하여 자세하게 개시되고 설명되었지만, 기술분야에서 통상의 지식을 가진 자는 하기의 청구항들 및 그것들의 균등물들에 의해 정의될 수 있는 본 발명의 사상 및 범위를 벗어나지 않고 형태 및 세부 항목들의 다양한 변형이 만들어질 수 있음을 이해할 수 있을 것이다.
T1, T2: 단말 10: 패킷타이저
11: 클록부 14: 이벤트 로직 모듈
16: 이벤트 명령 디코드 모듈 22, 38: 레지스터
24: 카운터 26: SPI 슬레이브 모듈
28: SPI 마스터 모듈 30: 디패킷타이저
34: 이벤트 디코드 모듈 40: 시간 변조 카운터
42: 소프트웨어 제어 모듈

Claims (10)

  1. 이벤트들의 정확한 타이밍과 동기화를 위한 장치에 있어서,
    적어도 하나의 이벤트 태그를 생성하고, 제 1 단말에서 전송되는 적어도 두개의 데이터 스트림(stream)으로부터 선택되는 패킷화된(packetized) 데이터 스트림에 상기 적어도 하나의 이벤트 태그를 임베드(embed) 하도록 구성된 상기 제 1 단말; 및
    상기 적어도 하나의 이벤트 태그를 수신 및 탐지하는 제 2 단말을 포함하되,
    상기 제 2 단말은 상기 적어도 하나의 이벤트 태그가 탐지되는 경우, 상기 제 1 단말이 상기 제 2 단말의 적어도 하나의 제 2 카운터의 카운트 값 및 상기 제 1 단말의 적어도 하나의 제 1 카운터의 카운트 값을 기초로 상기 적어도 하나의 이벤트 태그를 생성한 시간을 계산하도록 구성되며,
    상기 제 2 단말은 상기 적어도 하나의 이벤트 태그의 비트 위치를 결정할 수 있도록 이벤트 비트 이외의 비트를 0으로 강제하기 위한 명령 신호를 상기 제 1 단말에 전송하는 장치.
  2. 제 1 항에 있어서,
    상기 제 2 단말은 상기 제 1 단말의 적어도 하나의 직렬 주변 인터페이스(Serial Peripheral Interface, SPI) 슬레이브로 이벤트 태그 요청을 출력하는 적어도 하나의 SPI 마스터를 포함하는 장치.
  3. 제 2 항에 있어서,
    상기 제 2 단말은 디패킷타이저로부터 이벤트 디코드 신호와 상기 제 2 단말의 상기 적어도 하나의 제 2 카운터로부터 상기 카운트 값을 수신하는 적어도 하나의 제 2 레지스터를 포함하는 장치.
  4. 제 3 항에 있어서,
    상기 제 2 단말은 상기 적어도 하나의 제 2 레지스터로부터 상기 카운트 값이 수신되는 경우, 제어 신호를 상기 적어도 하나의 SPI 마스터로 전송하는 적어도 하나의 소프트웨어 제어 모듈을 포함하는 장치.
  5. 제 2 항에 있어서,
    상기 적어도 하나의 SPI 슬레이브는 상기 이벤트 태그 요청을 상기 이벤트 태그 요청을 디코드하는 이벤트 명령 디코드 모듈로 전송하고, 이벤트 명령 디코드 신호를 상기 이벤트 명령 디코드 신호에서 이벤트 로직 신호로 변환하는 이벤트 로직 모듈로 전송하고,
    상기 이벤트 로직 신호는 상기 제 1 단말의 패킷타이저로 전송되고 패킷화된 데이터 스트림 이벤트 명령 디코드 신호에 임베드 되는 장치.
  6. 제 5 항에 있어서,
    상기 제 1 단말은 적어도 하나의 제 1 레지스터를 더 포함하는 장치.
  7. 제 6 항에 있어서,
    상기 적어도 하나의 제 1 레지스터는 상기 이벤트 로직 모듈로부터 전송된 상기 이벤트 로직 신호 및 상기 제 1 단말의 상기 적어도 하나의 제 1 카운터로부터 전송된 상기 카운트 값을 수신하고,
    상기 제 1 카운터의 제 1 카운트 값을 상기 제 2 단말의 소프트웨어 모듈로 전송하는 상기 SPI 슬레이브로 상기 제 1 카운터의 상기 카운트 값을 전송하는 장치.
  8. 이벤트들의 정확한 타이밍 및 동기화를 위한 방법에 있어서:
    제 2 단말에서 제 1 단말로 이벤트 태그 요청을 전송하는 단계;
    상기 제 2 단말이 적어도 하나의 이벤트 태그의 비트 위치를 결정할 수 있도록 이벤트 비트 이외의 비트를 0으로 강제하기 위하여 상기 제 2 단말에서 상기 제 1 단말로 명령 신호를 전송하는 단계;
    상기 제 1 단말에서 상기 이벤트 태그를 생성하고, 상기 제 1 단말에서 상기 제 2 단말로 전송되는 적어도 두개의 데이터 스트림들로부터 선택되는 패킷화된 데이터 스트림에 상기 이벤트 태그를 임베딩하는 단계;
    상기 이벤트 태그를 상기 제 2 단말로 전송하는 단계;
    상기 제 2 단말에서 상기 이벤트 태그를 탐지하는 단계; 및
    상기 이벤트 태그가 탐지되는 경우, 상기 제 1 단말이 제 2 카운터의 카운트 값 및 상기 제 1 단말의 제 1 카운터의 카운트 값을 기초로 상기 이벤트 태그를 생성한 시간을 계산하는 단계를 포함하는 방법.
  9. 제 8 항에 있어서,
    상기 이벤트 태그 요청을 전송하는 단계는,
    상기 제 2 단말의 적어도 하나의 SPI 마스터로부터 상기 제 1 단말의 적어도 하나의 SPI 슬레이브로 상기 이벤트 태그 요청을 전송하는 단계를 더 포함하는 방법.
  10. 제 9 항에 있어서,
    상기 제 2 단말의 디패킷타이저로부터의 이벤트 디코드 신호 및 상기 제 2 단말의 상기 제 2 카운터로부터의 상기 카운트 값을 상기 제 2 단말의 적어도 하나의 제 2 레지스터로 전송하는 단계를 더 포함하는 방법.
KR1020140151966A 2013-11-04 2014-11-04 부정확한 링크를 통한 이벤트들의 정확한 시간 태깅 시스템 및 그 방법 KR102226879B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361899559P 2013-11-04 2013-11-04
US61/899,559 2013-11-04
US14/335,437 US9277515B2 (en) 2013-11-04 2014-07-18 Precise time tagging of events over an imprecise link
US14/335,437 2014-07-18

Publications (2)

Publication Number Publication Date
KR20150051902A KR20150051902A (ko) 2015-05-13
KR102226879B1 true KR102226879B1 (ko) 2021-03-12

Family

ID=53007000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140151966A KR102226879B1 (ko) 2013-11-04 2014-11-04 부정확한 링크를 통한 이벤트들의 정확한 시간 태깅 시스템 및 그 방법

Country Status (2)

Country Link
US (2) US9277515B2 (ko)
KR (1) KR102226879B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102169668B1 (ko) * 2014-01-03 2020-10-23 삼성전자주식회사 무선통신 시스템에서 고주파처리 모듈 제어 방법 및 장치
KR101594380B1 (ko) 2015-03-04 2016-02-16 엘지전자 주식회사 이동 단말기 및 코일 안테나 모듈
CN115022117A (zh) 2019-05-03 2022-09-06 微芯片技术股份有限公司 仿真有线局域网中的冲突以及相关系统、方法和设备
CN112422295B (zh) * 2019-08-23 2023-06-13 微芯片技术股份有限公司 以太网接口及相关系统、方法和设备
CN112415323A (zh) 2019-08-23 2021-02-26 微芯片技术股份有限公司 诊断网络内的电缆故障
CN112422153B (zh) 2019-08-23 2023-04-07 微芯片技术股份有限公司 检测到共享传输介质处冲突后处理数据接收的方法和系统
CN112491435B (zh) 2019-08-23 2022-11-18 微芯片技术股份有限公司 包括收发器和驱动器架构的物理层的电路
CN112422385B (zh) 2019-08-23 2022-11-29 微芯片技术股份有限公司 用于改进的媒体访问的接口以及相关的系统、方法和设备
CN112423403A (zh) 2019-08-23 2021-02-26 微芯片技术股份有限公司 检测网络上的冲突
CN112422219B (zh) 2019-08-23 2024-05-24 微芯片技术股份有限公司 以太网接口和相关系统、方法和设备
KR20220156588A (ko) 2020-03-24 2022-11-25 마이크로칩 테크놀로지 인코포레이티드 10spe 로컬 및 원격 웨이크 및 관련 시스템, 방법 및 디바이스에 따른 낮은 연결 카운트 인터페이스 웨이크 소스 통신

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110110358A1 (en) 2009-11-12 2011-05-12 Sony Ericsson Mobile Communications Ab Stereo bit clock tuning

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041833A (en) 1988-03-28 1991-08-20 Stanford Telecommunications, Inc. Precise satellite ranging and timing system using pseudo-noise bandwidth synthesis
US5650981A (en) 1993-01-06 1997-07-22 Precision Seismic, Inc. Multi-vessel timing synchronization method and device
US5682328A (en) 1996-09-11 1997-10-28 Bbn Corporation Centralized computer event data logging system
EP0960494B1 (en) * 1997-12-16 2006-03-08 Koninklijke Philips Electronics N.V. Synchronisation in an atm over stm transmission system
US6650880B1 (en) * 2000-06-12 2003-11-18 Broadcom Corporation Wireless data communications using FIFO for synchronization memory
JP3308966B2 (ja) * 2000-06-12 2002-07-29 松下電器産業株式会社 ノード間同期装置及びノード間同期方法
DE10255355A1 (de) * 2002-11-27 2004-06-24 Infineon Technologies Ag Verfahren zur automatischen Erkennung der Taktfrequenz eines Systemtaktes für die Konfiguration einer Peripherie-Einrichtung
CA2518071A1 (en) * 2003-03-04 2004-09-16 Timelab Corporation Clock and data recovery method and apparatus
US7792650B2 (en) * 2003-09-02 2010-09-07 Sirf Technology Inc. Edge-aligned ratio counter
JP4769452B2 (ja) * 2004-12-20 2011-09-07 古野電気株式会社 測位用信号受信装置
US7019689B1 (en) * 2005-01-31 2006-03-28 Seiko Epson Corporation Skipping z-counts and accurate time in GPS receivers
KR100740872B1 (ko) * 2005-11-11 2007-07-19 한국전자통신연구원 안정적인 망동기를 유지하기 위한 단말국의 망동기 획득장치 및 그 방법과 그를 이용한 양방향 위성통신 시스템
US7593738B2 (en) 2005-12-29 2009-09-22 Trueposition, Inc. GPS synchronization for wireless communications stations
US8730867B2 (en) * 2007-02-05 2014-05-20 Thomson Licensing Clock synchronization aid device for communication station(s) of a wireless network, and associated clock synchronization device
US8040989B2 (en) * 2008-01-29 2011-10-18 Ibiquity Digital Corporation System and method for sampling rate adjustment of digital radio receiver
US8750091B2 (en) * 2008-03-31 2014-06-10 Qualcomm Incorporated Apparatus and methods for update of symbol information
US20090280905A1 (en) * 2008-05-12 2009-11-12 Weisman Jordan K Multiplayer handheld computer game system having tiled display and method of use
US8189541B2 (en) * 2009-07-13 2012-05-29 Broadcom Corporation Method and system for generating timed events in a radio frame in an E-UTRA/LTE UE receiver
CA2699596A1 (fr) 2010-03-24 2011-09-24 Hydro-Quebec Systeme et methode de synchronisation de phase de signaux produits par des unites de mesure respectives
US8401546B2 (en) * 2010-04-26 2013-03-19 Ecole De Technologie Superieure Universal acquisition and tracking apparatus for global navigation satellite system (GNSS)
JP2014003407A (ja) * 2012-06-16 2014-01-09 Sony Corp 通信装置、通信システム、および通信制御方法、並びにプログラム
US9644971B2 (en) * 2013-11-04 2017-05-09 Samsung Electronics Co., Ltd MEMS recorder apparatus method and system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110110358A1 (en) 2009-11-12 2011-05-12 Sony Ericsson Mobile Communications Ab Stereo bit clock tuning

Also Published As

Publication number Publication date
US20150124797A1 (en) 2015-05-07
US9929857B2 (en) 2018-03-27
US20160156458A1 (en) 2016-06-02
KR20150051902A (ko) 2015-05-13
US9277515B2 (en) 2016-03-01

Similar Documents

Publication Publication Date Title
KR102226879B1 (ko) 부정확한 링크를 통한 이벤트들의 정확한 시간 태깅 시스템 및 그 방법
US20210136388A1 (en) Image processing method and device
EP2801162B1 (en) Method and apparatus for communicating time information between time-aware devices
US9876596B2 (en) Method and device for detecting fault in synchronization link
CN106899371B (zh) 时间同步方法和装置
US20160006526A1 (en) Systems and methods of network clock comparison
CN103563287B (zh) 同步设备和同步方法
CN109996325B (zh) 一种无线传感器网络的时钟同步系统及方法
US11671194B2 (en) Technologies for high-precision timestamping of packets
US20220360350A1 (en) Method and apparatus for acquiring timestamp of data stream, storage medium, and electronic apparatus
KR20150128658A (ko) 직렬 데이터 송신용 디더링 회로
CN112187390A (zh) 时间同步的方法和设备
TW201409061A (zh) 同步導航資料的方法、接收機及裝置
TW201409060A (zh) 同步導航資料的方法、接收機及裝置
CN113419598B (zh) 一种多soc系统时钟同步系统及方法
US20110016232A1 (en) Time stamping apparatus and method for network timing synchronization
TW201409058A (zh) 同步導航資料的方法、接收機及裝置
US7116739B1 (en) Auto baud system and method and single pin communication interface
WO2016000324A1 (zh) 时间同步的实现方法及装置
JP2009049506A5 (ko)
CN113891065B (zh) 一种单帧图像传输延时测量方法和系统
CN112640355B (zh) 一种mac装置及时间点估算方法
TW201409059A (zh) 同步導航資料的方法、接收機及裝置
CN116746126A (zh) 测量方法及网络设备
JP2005303674A (ja) 通信装置および通信システム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right