KR102226455B1 - Manufacturing method for semiconductor light emitting device - Google Patents

Manufacturing method for semiconductor light emitting device Download PDF

Info

Publication number
KR102226455B1
KR102226455B1 KR1020140082059A KR20140082059A KR102226455B1 KR 102226455 B1 KR102226455 B1 KR 102226455B1 KR 1020140082059 A KR1020140082059 A KR 1020140082059A KR 20140082059 A KR20140082059 A KR 20140082059A KR 102226455 B1 KR102226455 B1 KR 102226455B1
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor light
emitting device
electrode
layer
Prior art date
Application number
KR1020140082059A
Other languages
Korean (ko)
Other versions
KR20160003511A (en
Inventor
이은아
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020140082059A priority Critical patent/KR102226455B1/en
Publication of KR20160003511A publication Critical patent/KR20160003511A/en
Application granted granted Critical
Publication of KR102226455B1 publication Critical patent/KR102226455B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Abstract

본 발명에 따른 반도체 발광소자의 제조방법은, 기판상에 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 차례로 성장시키는 단계와, 상기 제2도전형 반도체층의 적어도 일부를 식각하여, 상기 제2도전형 반도체층을 복수의 반도체층으로 구획하는 단계와, 상기 복수의 반도체층에 마스크를 적층하는 단계, 및 상기 마스크를 적층한 후에, 식각을 통하여 상기 기판상에서 복수의 반도체 발광소자를 서로 고립(isolation)하는 단계를 포함하며, 상기 고립(isolation)하는 단계에서 상기 복수의 반도체층의 적어도 일부가 식각되도록, 상기 마스크는 상기 복수의 반도체층의 일부분을 덮도록 형성되는 것을 특징으로 한다.The method of manufacturing a semiconductor light emitting device according to the present invention includes the steps of sequentially growing a first conductive type semiconductor layer, an active layer, and a second conductive type semiconductor layer on a substrate, and etching at least a portion of the second conductive type semiconductor layer. , Dividing the second conductive type semiconductor layer into a plurality of semiconductor layers, laminating a mask on the plurality of semiconductor layers, and after laminating the mask, a plurality of semiconductor light emitting devices on the substrate through etching Isolating each other, wherein the mask is formed to cover a portion of the plurality of semiconductor layers so that at least a portion of the plurality of semiconductor layers is etched in the isolating step. do.

Description

반도체 발광 소자의 제조방법{MANUFACTURING METHOD FOR SEMICONDUCTOR LIGHT EMITTING DEVICE}Manufacturing method of semiconductor light emitting device {MANUFACTURING METHOD FOR SEMICONDUCTOR LIGHT EMITTING DEVICE}

본 발명은 반도체 발광 소자의 제조방법에 관한 것으로 특히, 디스플레이 장치에 적용되는 반도체 발광 소자의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor light emitting device, and more particularly, to a method of manufacturing a semiconductor light emitting device applied to a display device.

최근에는 디스플레이 기술분야에서 박형, 플렉서블 등의 우수한 특성을 가지는 디스플레이 장치가 개발되고 있다. 이에 반해, 현재 상용화된 주요 디스플레이는 LCD(Liguid Crystal Display)와 AMOLED(Active Matrix Organic Light Emitting Diodes)로 대표되고 있다. Recently, in the field of display technology, a display device having excellent characteristics such as thin and flexible has been developed. In contrast, major displays currently commercialized are represented by LCD (Liguid Crystal Display) and AMOLED (Active Matrix Organic Light Emitting Diodes).

그러나, LCD의 경우에 빠르지 않은 반응 시간과, 플렉서블의 구현이 어렵다는 문제점이 존재하고, AMOLED의 경우에 수명이 짧고, 양산 수율이 좋지 않을 뿐 아니라 플렉서블의 정도가 약하다는 취약점이 존재한다.However, in the case of LCD, there is a problem that the reaction time is not fast and it is difficult to implement the flexible, and in the case of AMOLED, there is a vulnerability that the lifespan is short, the mass production yield is not good, and the degree of flexibility is weak.

한편, 발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 잘 알려진 반도체 발광 소자로서, 1962년 GaAsP 화합물 반도체를 이용한 적색 LED가 상품화된 것을 시작으로 GaP:N 계열의 녹색 LED와 함께 정보 통신기기를 비롯한 전자장치의 표시 화상용 광원으로 이용되어 왔다. 따라서, 상기 반도체 발광 소자를 이용하여 플렉서블 디스플레이를 구현하여, 상기의 문제점을 해결하는 방안이 제시될 수 있다. 이 경우에도, 플렉서블 디스플레이가 고해상도를 요구함에 따라 반도체 발광소자의 발광면적을 증가시키는 방안이 고려될 수 있다.On the other hand, Light Emitting Diode (LED) is a well-known semiconductor light-emitting device that converts current into light. Starting with the commercialization of red LEDs using GaAsP compound semiconductors in 1962, information along with GaP:N series green LEDs It has been used as a light source for display images in electronic devices including communication devices. Accordingly, a method of solving the above problem by implementing a flexible display using the semiconductor light emitting device may be proposed. Even in this case, as the flexible display requires high resolution, a method of increasing the light emitting area of the semiconductor light emitting device may be considered.

본 발명의 일 목적은 발광면적이 보다 증가된 반도체 발광소자를 이용한 플렉서블 디스플레이 장치를 제공하기 위한 것이다.An object of the present invention is to provide a flexible display device using a semiconductor light emitting device having an increased light emitting area.

본 발명의 일 목적은 고해상도의 플렉서블 디스플레이 장치에 적용가능한 반도체 발광소자의 제조방법을 제공하기 위한 것이다.An object of the present invention is to provide a method of manufacturing a semiconductor light emitting device applicable to a high-resolution flexible display device.

본 발명에 따른 반도체 발광소자의 제조방법은, 기판상에 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 차례로 성장시키는 단계와, 상기 제2도전형 반도체층의 적어도 일부를 식각하여, 상기 제2도전형 반도체층을 복수의 반도체층으로 구획하는 단계와, 상기 복수의 반도체층에 마스크를 적층하는 단계, 및 상기 마스크를 적층한 후에, 식각을 통하여 상기 기판상에서 복수의 반도체 발광소자를 서로 고립(isolation)하는 단계를 포함한다. 상기 고립(isolation)하는 단계에서 상기 복수의 반도체층의 적어도 일부가 식각되도록, 상기 마스크는 상기 복수의 반도체층의 일부분을 덮도록 형성된다.The method of manufacturing a semiconductor light emitting device according to the present invention includes the steps of sequentially growing a first conductive type semiconductor layer, an active layer, and a second conductive type semiconductor layer on a substrate, and etching at least a portion of the second conductive type semiconductor layer. , Dividing the second conductive type semiconductor layer into a plurality of semiconductor layers, laminating a mask on the plurality of semiconductor layers, and after laminating the mask, a plurality of semiconductor light emitting devices on the substrate through etching And isolating each other. The mask is formed to cover a portion of the plurality of semiconductor layers so that at least a portion of the plurality of semiconductor layers is etched in the isolating step.

실시 예에 있어서, 상기 복수의 반도체층은 상기 마스크에 의하여 덮이는 제1영역과, 상기 마스크에 의하여 덮이지 않는 제2영역으로 구획된다. 상기 제2영역은 상기 고립(isolation)하는 단계에서 식각될 수 있다. In an embodiment, the plurality of semiconductor layers are divided into a first region covered by the mask and a second region not covered by the mask. The second region may be etched in the isolation step.

상기 마스크를 적층하는 단계에서 상기 제1도전형 반도체층은 상기 마스크에 의하여 덮이지 않는 노출영역을 포함하며, 상기 식각에 의하여 상기 노출영역이 완전히 제거된 후에도 상기 제2영역에 대한 식각은 유지될 수 있다. 상기 제2영역은 상기 고립(isolation)하는 단계에서 완전히 제거될 수 있다.In the step of laminating the mask, the first conductive type semiconductor layer includes an exposed area not covered by the mask, and the etching of the second area may be maintained even after the exposed area is completely removed by the etching. I can. The second region may be completely removed in the isolation step.

실시 예에 있어서, 상기 복수의 반도체 발광소자에서 상기 제1도전형 반도체층의 단부와 제2도전형 반도체층의 단부는 서로 동일평면상에 배치되어 상기 복수의 반도체 발광소자의 일측면을 형성한다. 상기 제1영역과 제2영역의 경계는 상기 일측면에 대응하도록 위치할 수 있다.In an embodiment, in the plurality of semiconductor light emitting devices, an end of the first conductive type semiconductor layer and an end of the second conductive type semiconductor layer are disposed on the same plane to form one side of the plurality of semiconductor light emitting devices. . A boundary between the first region and the second region may be positioned to correspond to the one side surface.

실시 예에 있어서, 상기 복수의 반도체층은 상기 식각에 의하여 복수의 라인으로 분리된다. 상기 마스크는 상기 복수의 라인과 수직한 방향으로 형성되는 복수의 마스크 라인을 구비할 수 있다. 상기 복수의 반도체층은 적어도 일부가 상기 복수의 마스크 라인의 사이에서 노출될 수 있다.In an embodiment, the plurality of semiconductor layers are separated into a plurality of lines by the etching. The mask may include a plurality of mask lines formed in a direction perpendicular to the plurality of lines. At least a portion of the plurality of semiconductor layers may be exposed between the plurality of mask lines.

실시 예에 있어서, 상기 복수의 라인은 서로 교차하는 제1라인과 제2라인을 포함한다. 상기 마스크는 상기 제1라인 및 제2라인을 함께 덮도록 형성될 수 있다.In an embodiment, the plurality of lines include a first line and a second line crossing each other. The mask may be formed to cover the first line and the second line together.

본 발명에 따른 반도체 발광소자는, 제1도전형 반도체층과, 상기 제1도전형 반도체층과 중첩되는 제2도전형 반도체층, 및 상기 제2도전형 반도체층과 상기 제1도전형 반도체층의 사이들에 각각 형성되는 활성층을 포함한다. 상기 제1도전형 반도체층의 적어도 일측면과 상기 제2도전형 반도체층의 적어도 일측면은 서로 동일평면상에 형성될 수 있다.The semiconductor light emitting device according to the present invention includes a first conductive type semiconductor layer, a second conductive type semiconductor layer overlapping the first conductive type semiconductor layer, and the second conductive type semiconductor layer and the first conductive type semiconductor layer. It includes an active layer formed between each of the. At least one side of the first conductive type semiconductor layer and at least one side of the second conductive type semiconductor layer may be formed on the same plane.

실시 예에 있어서, 상기 제1도전형 반도체층의 서로 만나는 양변은 상기 제2도전형 반도체층의 서로 만나는 양변과 동일위치에 배치된다. 상기 일측면들이 상기 동일평면상에서 형성되는 것은, 기판상에서 복수의 반도체 발광소자를 서로 고립(isolation)하는 과정에서 상기 제2도전형 반도체층의 적어도 일부가 상기 제1도전형 반도체층과 함께 식각됨에 의하여 구현될 수 있다.In an embodiment, both sides of the first conductive type semiconductor layer meeting each other are disposed at the same position as both sides of the second conductive type semiconductor layer meeting each other. The reason that the one side surfaces are formed on the same plane is that at least a part of the second conductive type semiconductor layer is etched together with the first conductive type semiconductor layer in a process of isolating a plurality of semiconductor light emitting devices on a substrate. It can be implemented by

본 발명에 따르면, 고립(isolation)하는 단계에서 P형 반도체층의 적어도 일부를 N형 반도체층을 함께 식각함에 따라, P형 반도체층의 모서리를 N형 반도체층의 모서리와 동일선상에 위치시킬 수 있다. 이를 통하여, Mesa 과정에서 형성된 측면과 Isolation 과정 후에 형성된 측면이 단차없이 연결되는 칩구조가 구현될 수 있다.According to the present invention, at least a part of the P-type semiconductor layer is etched together with the N-type semiconductor layer in the step of isolating, so that the edge of the P-type semiconductor layer can be positioned on the same line as the edge of the N-type semiconductor layer. have. Through this, a chip structure in which the side formed in the Mesa process and the side formed after the isolation process are connected without a step can be implemented.

또한, P형 반도체층의 면적이 증가함에 따라, 발광영역의 크기가 증가되며, 따라서 디스플레이 장치에서 고해상도의 구현이 가능하게 된다.In addition, as the area of the P-type semiconductor layer increases, the size of the light emitting region increases, and thus, high resolution can be implemented in a display device.

또한, P형 반도체층의 면적이 증가함에 따라, P형 반도체층의 전기적 연결을 위한 접촉면적이 증가할 수 있다. 이를 통하여, 전도성 접착층과 P 전극과의 전기적 연결이 보다 용이하게 이루어질 수 있다.In addition, as the area of the P-type semiconductor layer increases, a contact area for electrical connection of the P-type semiconductor layer may increase. Through this, electrical connection between the conductive adhesive layer and the P electrode can be made more easily.

도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.
도 2는 도 1의 A부분의 부분 확대도이고, 도 3a 및 도 3b는 도 2의 라인 B-B 및 C-C를 따라 취한 단면도들이다.
도 4는 도 3a의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이다.
도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.
도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.
도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이다.
도 8은 도 7의 라인 C-C를 따라 취한 단면도이다.
도 9는 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.
도 10a 및 도 10b는 본 발명이 적용되기 전에 반도체 발광 소자의 모습을 나타내는 단면도 및 사시도이다.
도 11a 및 도 11b는 본 발명의 제조방법에 의하여 구현되는 반도체 발광소자의 모습을 나타내는 단면도 및 사시도이다.
도 12a 및 도 12b는 도 10a의 반도체 발광소자와 도 11a의 반도체 발광소자의 특성을 평가한 그래프이다.
도 13은 도 11a의 반도체 발광소자가 구비된 디스플레이 장치의 단면도이다.
도 14는 도 11a 및 도 11b에 도시된 반도체 발광소자를 제조하는 제조방법을 나타내는 개념도이다.
도 15a 내지 도 15c는 본 발명의 제조방법의 변형예들을 나타내는 개념도들이다.1 is a conceptual diagram showing an embodiment of a display device using a semiconductor light emitting device of the present invention.
FIG. 2 is a partially enlarged view of portion A of FIG. 1, and FIGS. 3A and 3B are cross-sectional views taken along lines BB and CC of FIG. 2.
4 is a conceptual diagram illustrating the flip chip type semiconductor light emitting device of FIG. 3A.
5A to 5C are conceptual diagrams illustrating various forms of implementing colors in relation to a flip chip type semiconductor light emitting device.
6 is a cross-sectional view showing a method of manufacturing a display device using the semiconductor light emitting device of the present invention.
7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the present invention.
8 is a cross-sectional view taken along the line CC of FIG. 7.
9 is a conceptual diagram illustrating the vertical semiconductor light emitting device of FIG. 8.
10A and 10B are cross-sectional views and perspective views showing a state of a semiconductor light emitting device before the present invention is applied.
11A and 11B are cross-sectional views and perspective views showing the appearance of a semiconductor light emitting device implemented by the manufacturing method of the present invention.
12A and 12B are graphs evaluating characteristics of the semiconductor light emitting device of FIG. 10A and the semiconductor light emitting device of FIG. 11A.
13 is a cross-sectional view of a display device including the semiconductor light emitting device of FIG. 11A.
14 is a conceptual diagram illustrating a manufacturing method of manufacturing the semiconductor light emitting device shown in FIGS. 11A and 11B.
15A to 15C are conceptual diagrams showing modified examples of the manufacturing method of the present invention.

이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.Hereinafter, exemplary embodiments disclosed in the present specification will be described in detail with reference to the accompanying drawings, but identical or similar elements are denoted by the same reference numerals regardless of reference numerals, and redundant descriptions thereof will be omitted. The suffixes "module" and "unit" for constituent elements used in the following description are given or used interchangeably in consideration of only the ease of preparation of the specification, and do not have meanings or roles that are distinguished from each other by themselves. In addition, in describing the embodiments disclosed in the present specification, when it is determined that a detailed description of related known technologies may obscure the subject matter of the embodiments disclosed in the present specification, the detailed description thereof will be omitted. In addition, it should be noted that the accompanying drawings are for easy understanding of the embodiments disclosed in the present specification, and the technical spirit disclosed in the present specification is not to be construed as being limited by the accompanying drawings.

또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.Also, when an element such as a layer, region or substrate is referred to as being “on” another component, it will be understood that it may exist directly on the other element or there may be intermediate elements between them. There will be.

본 명세서에서 설명되는 디스플레이 장치에는 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트 피씨(Slate PC), Tablet PC, Ultra Book, 디지털 TV, 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시 예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에는 적용될 수도 있음을 본 기술분야의 당업자라면 쉽게 알 수 있을 것이다.Display devices described herein include a mobile phone, a smart phone, a laptop computer, a digital broadcasting terminal, a personal digital assistants (PDA), a portable multimedia player (PMP), a navigation system, and a Slate PC. , Tablet PC, Ultra Book, digital TV, desktop computer, etc. However, it will be readily apparent to those skilled in the art that the configuration according to the exemplary embodiment described in the present specification may be applied to a device capable of displaying even if it is a new product type to be developed later.

도 1은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 일 실시예를 나타내는 개념도이다.1 is a conceptual diagram showing an embodiment of a display device using a semiconductor light emitting device of the present invention.

도시에 의하면, 디스플레이 장치(100)의 제어부에서 처리되는 정보는 플렉서블 디스플레이(flexible display)를 이용하여 표시될 수 있다. As illustrated, information processed by the controller of the display apparatus 100 may be displayed using a flexible display.

플렉서블 디스플레이는 외력에 의하여 휘어질 수 있는, 구부러질 수 있는, 비틀어질 수 있는, 접힐 수 있는, 말려질 수 있는 디스플레이를 포함한다. 예를 들어, 플렉서블 디스플레이는 기존의 평판 디스플레이의 디스플레이 특성을 유지하면서, 종이와 같이 휘어지거나, 구부리거나, 접을 수 있거나 말 수 있는 얇고 유연한 기판 위에 제작되는 디스플레이가 될 수 있다.The flexible display includes a display that can be bent, bent, twistable, foldable, and rollable by an external force. For example, the flexible display may be a display manufactured on a thin and flexible substrate that can be bent, bent, folded, or rolled like paper while maintaining the display characteristics of a conventional flat panel display.

상기 플렉서블 디스플레이가 휘어지지 않는 상태(예를 들어, 무한대의 곡률반경을 가지는 상태, 이하 제1상태라 한다)에서는 상기 플렉서블 디스플레이의 디스플레이 영역이 평면이 된다. 상기 제1상태에서 외력에 의하여 휘어진 상태(예를 들어, 유한의 곡률반경을 가지는 상태, 이하, 제2상태라 한다)에서는 상기 디스플레이 영역이 곡면이 될 수 있다. 도시와 같이, 상기 제2상태에서 표시되는 정보는 곡면상에 출력되는 시각 정보가 될 수 있다. 이러한 시각 정보는 매트릭스 형태로 배치되는 단위 화소(sub-pixel)의 발광이 독자적으로 제어됨에 의하여 구현된다. 상기 단위 화소는 R,G, B의 조합에 의해 형성되는 하나의 색을 구현하기 위한 최소 단위를 의미한다.In a state in which the flexible display is not bent (for example, a state having an infinite radius of curvature, hereinafter referred to as a first state), the display area of the flexible display becomes a flat surface. In a state that is bent by an external force in the first state (for example, a state having a finite radius of curvature, hereinafter referred to as a second state), the display area may be a curved surface. As illustrated, information displayed in the second state may be visual information output on a curved surface. Such visual information is implemented by independently controlling light emission of sub-pixels arranged in a matrix form. The unit pixel means a minimum unit for implementing one color formed by a combination of R, G, and B.

상기 플렉서블 디스플레이의 단위 화소는 반도체 발광 소자에 의하여 구현될 수 있다. 본 발명에서는 전류를 빛으로 변환시키는 반도체 발광 소자의 일 종류로서 발광 다이오드(Light Emitting Diode: LED)를 예시한다. 상기 발광 다이오드는 작은 크기로 형성되며, 이를 통하여 상기 제2상태에서도 단위 화소의 역할을 할 수 있게 된다.The unit pixel of the flexible display may be implemented by a semiconductor light emitting device. In the present invention, a light emitting diode (LED) is exemplified as a type of semiconductor light emitting device that converts current into light. The light emitting diode is formed in a small size, and through this, it can serve as a unit pixel even in the second state.

이하, 상기 발광 다이오드를 이용하여 구현된 플렉서블 디스플레이에 대하여 도면을 참조하여 보다 상세히 설명한다.Hereinafter, a flexible display implemented using the light emitting diode will be described in more detail with reference to the drawings.

도 2는 도 1의 A부분의 부분 확대도이고, 도 3은 도 2의 라인 B-B를 따라 취한 단면도이며, 도 4는 도 3의 플립 칩 타입 반도체 발광 소자를 나타내는 개념도이고, 도 5a 내지 도 5c는 플립 칩 타입 반도체 발광 소자와 관련하여 컬러를 구현하는 여러가지 형태를 나타내는 개념도들이다.FIG. 2 is a partially enlarged view of part A of FIG. 1, FIG. 3 is a cross-sectional view taken along line BB of FIG. 2, and FIG. 4 is a conceptual diagram illustrating the flip chip type semiconductor light emitting device of FIG. 3, and FIGS. 5A to 5C Are conceptual diagrams showing various forms of implementing colors in relation to a flip chip type semiconductor light emitting device.

도 2, 도 3a 및 도 3b의 도시에 의하면, 반도체 발광 소자를 이용한 디스플레이 장치(100)로서 패시브 매트릭스(Passive Matrix, PM) 방식의 반도체 발광 소자를 이용한 디스플레이 장치(100)를 예시한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다.2, 3A, and 3B, a display device 100 using a passive matrix (PM) type semiconductor light emitting device is illustrated as a display device 100 using a semiconductor light emitting device. However, the example described below is applicable to an active matrix (AM) type semiconductor light emitting device.

상기 디스플레이 장치(100)는 기판(110), 제1전극(120), 전도성 접착층(130), 제2전극(140) 및 복수의 반도체 발광 소자(150)를 포함한다.The display device 100 includes a substrate 110, a first electrode 120, a conductive adhesive layer 130, a second electrode 140, and a plurality of semiconductor light emitting devices 150.

기판(110)은 플렉서블 기판일 수 있다. 예를 들어, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 기판(110)은 유리나 폴리이미드(PI, Polyimide)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면, 예를 들어 PEN(Polyethylene Naphthalate), PET(Polyethylene Terephthalate) 등 어느 것이라도 사용될 수 있다. 또한, 상기 기판(110)은 투명한 재질 또는 불투명한 재질 어느 것이나 될 수 있다.The substrate 110 may be a flexible substrate. For example, in order to implement a flexible display device, the substrate 110 may include glass or polyimide (PI). In addition, any material such as polyethylene naphthalate (PEN) and polyethylene terephthalate (PET) may be used as long as it has an insulating property and is flexible. In addition, the substrate 110 may be a transparent material or an opaque material.

상기 기판(110)은 제1전극(120)이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(120)은 기판(110) 상에 위치할 수 있다.The substrate 110 may be a wiring board on which the first electrode 120 is disposed, and thus the first electrode 120 may be positioned on the substrate 110.

도시에 의하면, 절연층(160)은 제1전극(120)이 위치한 기판(110) 상에 배치될 수 있으며, 상기 절연층(160)에는 보조전극(170)이 위치할 수 있다. 이 경우에, 상기 기판(110)에 절연층(160)이 적층된 상태가 하나의 배선기판이 될 수 있다. 보다 구체적으로, 절연층(160)은 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로, 상기 기판(110)과 일체로 이루어져 하나의 기판을 형성할 수 있다.As illustrated, the insulating layer 160 may be disposed on the substrate 110 on which the first electrode 120 is located, and the auxiliary electrode 170 may be disposed on the insulating layer 160. In this case, a state in which the insulating layer 160 is stacked on the substrate 110 may be a single wiring board. More specifically, the insulating layer 160 is made of an insulating and flexible material such as polyimide (PI), PET, and PEN, and may be formed integrally with the substrate 110 to form a single substrate.

보조전극(170)은 제1전극(120)과 반도체 발광 소자(150)를 전기적으로 연결하는 전극으로서, 절연층(160) 상에 위치하고, 제1전극(120)의 위치에 대응하여 배치된다. 예를 들어, 보조전극(170)은 닷(dot) 형태이며, 절연층(160)을 관통하는 전극홀(171)에 의하여 제1전극(120)과 전기적으로 연결될 수 있다. 상기 전극홀(171)은 비아 홀에 도전물질이 채워짐에 의하여 형성될 수 있다.The auxiliary electrode 170 is an electrode that electrically connects the first electrode 120 and the semiconductor light emitting device 150, and is positioned on the insulating layer 160 and is disposed corresponding to the position of the first electrode 120. For example, the auxiliary electrode 170 has a dot shape and may be electrically connected to the first electrode 120 by an electrode hole 171 penetrating through the insulating layer 160. The electrode hole 171 may be formed by filling a via hole with a conductive material.

본 도면들을 참조하면, 절연층(160)의 일면에는 전도성 접착층(130)이 형성되나, 본 발명은 반드시 이에 한정되는 것은 아니다. 예를 들어, 절연층(160)과 전도성 접착층(130)의 사이에 특정 기능을 수행하는 레이어가 형성되거나, 절연층(160)이 없이 전도성 접착층(130)이 기판(110)상에 배치되는 구조도 가능하다. 전도성 접착층(130)이 기판(110)상에 배치되는 구조에서는 전도성 접착층(130)이 절연층의 역할을 할 수 있다.Referring to the drawings, a conductive adhesive layer 130 is formed on one surface of the insulating layer 160, but the present invention is not limited thereto. For example, a layer performing a specific function is formed between the insulating layer 160 and the conductive adhesive layer 130, or a structure in which the conductive adhesive layer 130 is disposed on the substrate 110 without the insulating layer 160 It is also possible. In a structure in which the conductive adhesive layer 130 is disposed on the substrate 110, the conductive adhesive layer 130 may serve as an insulating layer.

상기 전도성 접착층(130)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(130)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(130)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.The conductive adhesive layer 130 may be a layer having adhesiveness and conductivity, and for this purpose, a conductive material and a material having adhesiveness may be mixed in the conductive adhesive layer 130. In addition, the conductive adhesive layer 130 has ductility, thereby enabling a flexible function in the display device.

이러한 예로서, 전도성 접착층(130)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 상기 전도성 접착층(130)은 두께를 관통하는 Z 방향으로는 전기적 상호 연결을 허용하나, 수평적인 X-Y 방향으로는 전기절연성을 가지는 레이어로서 구성될 수 있다. 따라서 상기 전도성 접착층(130)은 Z축 전도층으로 명명될 수 있다(다만, 이하 '전도성 접착층'이라 한다).As such an example, the conductive adhesive layer 130 may be an anisotropic conductive film (ACF), an anisotropic conductive paste, a solution containing conductive particles, or the like. The conductive adhesive layer 130 allows electrical interconnection in the Z direction passing through the thickness, but may be configured as a layer having electrical insulation in the horizontal X-Y direction. Therefore, the conductive adhesive layer 130 may be referred to as a Z-axis conductive layer (however, hereinafter referred to as a'conductive adhesive layer').

상기 이방성 전도성 필름은 이방성 전도매질(anisotropic conductive medium)이 절연성 베이스부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정 부분만 이방성 전도매질에 의하여 전도성을 가지게 된다. 이하, 상기 이방성 전도성 필름에는 열 및 압력이 가해지는 것으로 설명하나, 상기 이방성 전도성 필름이 부분적으로 전도성을 가지기 위하여 다른 방법도 가능하다. 이러한 방법은, 예를 들어 상기 열 및 압력 중 어느 하나만이 가해지거나 UV 경화 등이 될 수 있다.The anisotropic conductive film is a film in which an anisotropic conductive medium is mixed with an insulating base member, and when heat and pressure are applied, only a specific portion becomes conductive by the anisotropic conductive medium. Hereinafter, it will be described that heat and pressure are applied to the anisotropic conductive film, but other methods are possible in order for the anisotropic conductive film to partially have conductivity. Such a method may be, for example, the application of only one of the above heat and pressure, or UV curing or the like.

또한, 상기 이방성 전도매질은 예를 들어, 도전볼이나 전도성 입자가 될 수 있다. 도시에 의하면, 본 예시에서 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재에 혼합된 형태의 필름으로서, 열 및 압력이 가해지면 특정부분만 도전볼에 의하여 전도성을 가지게 된다. 이방성 전도성 필름은 전도성 물질의 코어가 폴리머 재질의 절연막에 의하여 피복된 복수의 입자가 함유된 상태가 될 수 있으며, 이 경우에 열 및 압력이 가해진 부분이 절연막이 파괴되면서 코어에 의하여 도전성을 가지게 된다. 이때, 코어의 형태는 변형되어 필름의 두께방향으로 서로 접촉하는 층을 이룰 수 있다. 보다 구체적인 예로서, 열 및 압력은 이방성 전도성 필름에 전체적으로 가해지며, 이방성 전도성 필름에 의하여 접착되는 상대물의 높이차에 의하여 Z축 방향의 전기적 연결이 부분적으로 형성된다.In addition, the anisotropic conductive medium may be, for example, conductive balls or conductive particles. As shown in the drawing, in this example, the anisotropic conductive film is a film in which conductive balls are mixed with an insulating base member, and when heat and pressure are applied, only a specific portion becomes conductive by the conductive balls. In the anisotropic conductive film, a core of a conductive material may contain a plurality of particles covered by an insulating film made of a polymer material, and in this case, a portion to which heat and pressure are applied becomes conductive by the core as the insulating film is destroyed. . At this time, the shape of the core may be deformed to form a layer in contact with each other in the thickness direction of the film. As a more specific example, heat and pressure are applied to the anisotropic conductive film as a whole, and an electrical connection in the Z-axis direction is partially formed due to a height difference of a counterpart adhered by the anisotropic conductive film.

다른 예로서, 이방성 전도성 필름은 절연 코어에 전도성 물질이 피복된 복수의 입자가 함유된 상태가 될 수 있다. 이 경우에는 열 및 압력이 가해진 부분이 전도성 물질이 변형되어(눌러 붙어서) 필름의 두께방향으로 전도성을 가지게 된다. 또 다른 예로서, 전도성 물질이 Z축 방향으로 절연성 베이스 부재를 관통하여 필름의 두께방향으로 전도성을 가지는 형태도 가능하다. 이 경우에, 전도성 물질은 뽀족한 단부를 가질 수 있다.As another example, the anisotropic conductive film may contain a plurality of particles coated with a conductive material in an insulating core. In this case, the part to which heat and pressure are applied is deformed (pressed) to have conductivity in the thickness direction of the film. As another example, a form in which the conductive material penetrates the insulating base member in the Z-axis direction and has conductivity in the thickness direction of the film is also possible. In this case, the conductive material may have a pointed end.

도시에 의하면, 상기 이방성 전도성 필름은 도전볼이 절연성 베이스 부재의 일면에 삽입된 형태로 구성되는 고정배열 이방성 전도성 필름(fixed array ACF)가 될 수 있다. 보다 구체적으로, 절연성 베이스부재는 접착성을 가지는 물질로 형성되며, 도전볼은 상기 절연성 베이스부재의 바닥부분에 집중적으로 배치되며, 상기 베이스부재에서 열 및 압력이 가해지면 상기 도전볼과 함께 변형됨에 따라 수직방향으로 전도성을 가지게 된다.As illustrated, the anisotropic conductive film may be a fixed array anisotropic conductive film (ACF) in which conductive balls are inserted into one surface of an insulating base member. More specifically, the insulating base member is formed of an adhesive material, and the conductive ball is intensively disposed on the bottom of the insulating base member, and when heat and pressure are applied from the base member, it is deformed together with the conductive ball. Accordingly, it has conductivity in the vertical direction.

다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 이방성 전도성 필름은 절연성 베이스부재에 도전볼이 랜덤하게 혼입된 형태나, 복수의 층으로 구성되며 어느 한 층에 도전볼이 배치되는 형태(double-ACF) 등이 모두 가능하다.However, the present invention is not necessarily limited thereto, and the anisotropic conductive film has a form in which conductive balls are randomly mixed in an insulating base member, or consists of a plurality of layers, and a form in which conductive balls are disposed in one layer (double- ACF) etc. are all possible.

이방성 전도 페이스트는 페이스트와 도전볼의 결합형태로서, 절연성 및 접착성의 베이스 물질에 도전볼이 혼합된 페이스트가 될 수 있다. 또한, 전도성 입자를 함유한 솔루션은 전도성 particle 혹은 nano 입자를 함유한 형태의 솔루션이 될 수 있다.The anisotropic conductive paste is a combination of a paste and conductive balls, and may be a paste in which conductive balls are mixed with an insulating and adhesive base material. In addition, the solution containing conductive particles may be a solution containing conductive particles or nano particles.

다시 도면을 참조하면, 제2전극(140)은 보조전극(170)과 이격하여 절연층(160)에 위치한다. 즉, 상기 전도성 접착층(130)은 보조전극(170) 및 제2전극(140)이 위치하는 절연층(160) 상에 배치된다.Referring back to the drawings, the second electrode 140 is positioned on the insulating layer 160 to be spaced apart from the auxiliary electrode 170. That is, the conductive adhesive layer 130 is disposed on the insulating layer 160 on which the auxiliary electrode 170 and the second electrode 140 are located.

절연층(160)에 보조전극(170)과 제2전극(140)이 위치된 상태에서 전도성 접착층(130)을 형성한 후에, 반도체 발광 소자(150)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광 소자(150)는 제1전극(120) 및 제2전극(140)과 전기적으로 연결된다. After forming the conductive adhesive layer 130 with the auxiliary electrode 170 and the second electrode 140 positioned on the insulating layer 160, the semiconductor light emitting device 150 is connected in a flip chip form by applying heat and pressure. Then, the semiconductor light emitting device 150 is electrically connected to the first electrode 120 and the second electrode 140.

도 4를 참조하면, 상기 반도체 발광 소자는 플립 칩 타입(flip chip type)의 발광 소자가 될 수 있다.Referring to FIG. 4, the semiconductor light emitting device may be a flip chip type light emitting device.

예를 들어, 상기 반도체 발광 소자는 p형 전극(156), p형 전극(156)이 형성되는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153) 및 n형 반도체층(153) 상에서 p형 전극(156)과 수평방향으로 이격 배치되는 n형 전극(152)을 포함한다. 이 경우, p형 전극(156)은 보조전극(170)과 전도성 접착층(130)에 의하여 전기적으로 연결될 수 있고, n형 전극(152)은 제2전극(140)과 전기적으로 연결될 수 있다. For example, the semiconductor light emitting device includes a p-type electrode 156, a p-type semiconductor layer 155 on which the p-type electrode 156 is formed, an active layer 154 formed on the p-type semiconductor layer 155, and an active layer ( And an n-type semiconductor layer 153 formed on 154) and an n-type electrode 152 disposed horizontally apart from the p-type electrode 156 on the n-type semiconductor layer 153. In this case, the p-type electrode 156 may be electrically connected to the auxiliary electrode 170 and the conductive adhesive layer 130, and the n-type electrode 152 may be electrically connected to the second electrode 140.

다시 도 2, 도 3a 및 도 3b를 참조하면, 보조전극(170)은 일방향으로 길게 형성되어, 하나의 보조전극이 복수의 반도체 발광 소자(150)에 전기적으로 연결될 수 있다. 예를 들어, 보조전극을 중심으로 좌우의 반도체 발광 소자들의 p형 전극들이 하나의 보조전극에 전기적으로 연결될 수 있다.Referring back to FIGS. 2, 3A and 3B, the auxiliary electrode 170 is formed to be elongated in one direction, so that one auxiliary electrode may be electrically connected to the plurality of semiconductor light emitting devices 150. For example, p-type electrodes of the left and right semiconductor light emitting devices with the auxiliary electrode at the center may be electrically connected to one auxiliary electrode.

보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(130)의 내부로 반도체 발광 소자(150)가 압입되며, 이를 통하여 반도체 발광 소자(150)의 p형 전극(156)과 보조전극(170) 사이의 부분과, 반도체 발광 소자(150)의 n형 전극(152)과 제2전극(140) 사이의 부분에서만 전도성을 가지게 되고, 나머지 부분에서는 반도체 발광 소자의 압입이 없어 전도성을 가지지 않게 된다. 이와 같이, 전도성 접착층(130)은 반도체 발광 소자(150)와 보조전극(170) 사이 및 반도체 발광 소자(150)와 제2전극(140) 사이를 상호 결합시켜줄 뿐만 아니라 전기적 연결까지 형성시킨다.More specifically, the semiconductor light emitting device 150 is pressed into the conductive adhesive layer 130 by heat and pressure, and through this, between the p-type electrode 156 and the auxiliary electrode 170 of the semiconductor light emitting device 150 Only a portion and a portion between the n-type electrode 152 and the second electrode 140 of the semiconductor light emitting device 150 have conductivity, and the remaining portion does not have conductivity because there is no press-fitting of the semiconductor light emitting device. In this way, the conductive adhesive layer 130 not only mutually couples the semiconductor light emitting device 150 and the auxiliary electrode 170 and between the semiconductor light emitting device 150 and the second electrode 140, but also forms an electrical connection.

또한, 복수의 반도체 발광 소자(150)는 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(180)이 형성된다. In addition, the plurality of semiconductor light emitting devices 150 constitute a light emitting device array, and a phosphor layer 180 is formed in the light emitting device array.

발광 소자 어레이는 자체 휘도값이 상이한 복수의 반도체 발광 소자들을 포함할 수 있다. 각각의 반도체 발광 소자(150)는 조합(또는 그룹화)되어 단위 화소를 구성하며, 제1전극(120)에 전기적으로 연결된다. 예를 들어, 제1전극(120)은 복수 개일 수 있고, 반도체 발광 소자들은 예컨대 수 열로 배치되며, 각 열의 반도체 발광 소자들은 상기 복수 개의 제1전극 중 어느 하나에 전기적으로 연결될 수 있다.The light emitting device array may include a plurality of semiconductor light emitting devices having different luminance values. Each of the semiconductor light emitting devices 150 is combined (or grouped) to form a unit pixel, and is electrically connected to the first electrode 120. For example, there may be a plurality of first electrodes 120, semiconductor light emitting devices are arranged in, for example, several rows, and semiconductor light emitting devices in each row may be electrically connected to any one of the plurality of first electrodes.

또한, 반도체 발광 소자들이 플립 칩 형태로 접속되므로, 투명 유전체 기판에 성장시킨 반도체 발광 소자들을 이용할 수 있다. 또한, 상기 반도체 발광 소자들은 예컨대 질화물 반도체 발광 소자일 수 있다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다.In addition, since the semiconductor light emitting devices are connected in a flip chip form, semiconductor light emitting devices grown on a transparent dielectric substrate can be used. In addition, the semiconductor light emitting devices may be, for example, nitride semiconductor light emitting devices. Since the semiconductor light emitting device 150 has excellent luminance, individual unit pixels can be configured with a small size.

도시에 의하면, 반도체 발광 소자(150)의 사이에 격벽(190)이 형성될 수 있다. 이 경우, 격벽(190)은 반도체 발광 소자들을 서로 분리하는 역할을 할 수 있으며, 전도성 접착층(130)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(150)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다. As illustrated, a partition wall 190 may be formed between the semiconductor light emitting devices 150. In this case, the partition wall 190 may serve to separate the semiconductor light emitting devices from each other, and may be integrally formed with the conductive adhesive layer 130. For example, when the semiconductor light emitting device 150 is inserted into the anisotropic conductive film, the base member of the anisotropic conductive film may form the partition wall.

또한, 상기 이방성 전도성 필름의 베이스부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(190)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.In addition, if the base member of the anisotropic conductive film is black, the partition wall 190 may have reflective properties and a contrast ratio may be increased even without a separate black insulator.

다른 예로서, 상기 격벽(190)으로 반사성 격벽이 별도로 구비될 수 있다. 이 경우에, 상기 격벽(190)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다. 화이트 절연체의 격벽을 이용할 경우 반사성을 높이는 효과가 있을 수 있고, 블랙 절연체의 격벽을 이용할 경우, 반사 특성을 가지는 동시에 대비비(contrast)를 증가시킬 수 있다.As another example, a reflective partition wall may be separately provided as the partition wall 190. In this case, the partition wall 190 may include a black or white insulator depending on the purpose of the display device. When a partition wall of a white insulator is used, it is possible to increase reflectivity, and when a partition wall of a black insulator is used, it is possible to increase the contrast while having reflective characteristics.

형광체층(180)은 반도체 발광 소자(150)의 외면에 위치할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 형광체층(180)은 상기 청색(B) 광을 단위 화소의 색상으로 변환시키는 기능을 수행한다. 상기 형광체층(180)은 개별 화소를 구성하는 적색 형광체(181) 또는 녹색 형광체(182)가 될 수 있다. The phosphor layer 180 may be located on the outer surface of the semiconductor light emitting device 150. For example, the semiconductor light emitting device 150 is a blue semiconductor light emitting device that emits blue (B) light, and the phosphor layer 180 performs a function of converting the blue (B) light into a color of a unit pixel. The phosphor layer 180 may be a red phosphor 181 or a green phosphor 182 constituting individual pixels.

즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(151) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(181)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(151) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(182)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(151)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다. 보다 구체적으로, 제1전극(120)의 각 라인을 따라 하나의 색상의 형광체가 적층될 수 있다. 따라서, 제1전극(120)에서 하나의 라인은 하나의 색상을 제어하는 전극이 될 수 있다. 즉, 제2전극(140)을 따라서, 적색(R), 녹색(G) 및 청색(B)이 차례로 배치될 수 있으며, 이를 통하여 단위 화소가 구현될 수 있다.That is, at a position forming a red unit pixel, a red phosphor 181 capable of converting blue light into red (R) light may be stacked on the blue semiconductor light emitting device 151, and a position forming a green unit pixel In, a green phosphor 182 capable of converting blue light into green (G) light may be stacked on the blue semiconductor light emitting device 151. In addition, only the blue semiconductor light emitting device 151 may be used alone in a portion constituting the blue unit pixel. In this case, unit pixels of red (R), green (G), and blue (B) may form one pixel. More specifically, a phosphor of one color may be stacked along each line of the first electrode 120. Accordingly, one line of the first electrode 120 may be an electrode that controls one color. That is, along the second electrode 140, red (R), green (G), and blue (B) may be sequentially disposed, and a unit pixel may be implemented through this.

다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 형광체 대신에 반도체 발광 소자(150)와 퀀텀닷(QD)이 조합되어 적색(R), 녹색(G) 및 청색(B)을 발광하는 단위 화소를 구현할 수 있다.However, the present invention is not necessarily limited thereto, and a unit pixel that emits red (R), green (G), and blue (B) by combining the semiconductor light emitting device 150 and the quantum dot (QD) instead of a phosphor is provided. Can be implemented.

또한, 대비비(contrast) 향상을 위하여 각각의 형광체층들의 사이에는 블랙 매트릭스(191)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(191)는 명암의 대조를 향상시킬 수 있다. In addition, a black matrix 191 may be disposed between each of the phosphor layers to improve contrast. That is, such a black matrix 191 can improve contrast of light and dark.

다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다. However, the present invention is not necessarily limited thereto, and other structures for implementing blue, red, and green colors may be applied.

도 5a를 참조하면, 각각의 반도체 발광 소자(150)는 질화 갈륨(GaN)을 주로 하여, 인듐(In) 및/또는 알루미늄(Al)이 함께 첨가되어 청색을 비롯한 다양한 빛을 발광하는 고출력의 발광 소자로 구현될 수 있다.Referring to FIG. 5A, each semiconductor light emitting device 150 mainly uses gallium nitride (GaN), and indium (In) and/or aluminum (Al) are added together to emit a variety of light including blue. It can be implemented as a device.

이 경우, 반도체 발광 소자(150)는 각각 단위 화소(sub-pixel)를 이루기 위하여 적색, 녹색 및 청색 반도체 발광 소자일 수 있다. 예컨대, 적색, 녹색 및 청색 반도체 발광 소자(R, G, B)가 교대로 배치되고, 적색, 녹색 및 청색 반도체 발광 소자에 의하여 적색(Red), 녹색(Green) 및 청색(Blue)의 단위 화소들이 하나의 화소(pixel)를 이루며, 이를 통하여 풀 칼라 디스플레이가 구현될 수 있다.In this case, the semiconductor light emitting device 150 may be a red, green, and blue semiconductor light emitting device to form a sub-pixel, respectively. For example, red, green, and blue semiconductor light emitting devices (R, G, B) are alternately arranged, and unit pixels of red, green, and blue by red, green, and blue semiconductor light emitting devices They form one pixel, and through this, a full color display can be implemented.

도 5b를 참조하면, 반도체 발광 소자는 황색 형광체층이 개별 소자마다 구비된 백색 발광 소자(W)를 구비할 수 있다. 이 경우에는, 단위 화소를 이루기 위하여, 백색 발광 소자(W) 상에 적색 형광체층(181), 녹색 형광체층(183), 및 청색 형광체층(183)이 구비될 수 있다. 또한, 이러한 백색 발광 소자(W) 상에 적색, 녹색, 및 청색이 반복되는 컬러 필터를 이용하여 단위 화소를 이룰 수 있다.Referring to FIG. 5B, the semiconductor light emitting device may include a white light emitting device W in which a yellow phosphor layer is provided for each individual device. In this case, to form a unit pixel, a red phosphor layer 181, a green phosphor layer 183, and a blue phosphor layer 183 may be provided on the white light emitting device W. In addition, a unit pixel may be formed on the white light emitting device W by using a color filter in which red, green, and blue are repeated.

도 5c를 참조하면, 자외선 발광 소자(UV) 상에 적색 형광체층(181), 녹색 형광체층(182), 및 청색 형광체층(183)이 구비되는 구조도 가능하다. 이와 같이, 반도체 발광 소자는 가시광선뿐만 아니라 자외선(UV)까지 전영역에 사용가능하며, 자외선(UV)이 상부 형광체의 여기원(excitation source)으로 사용가능한 반도체 발광 소자의 형태로 확장될 수 있다.Referring to FIG. 5C, a structure in which a red phosphor layer 181, a green phosphor layer 182, and a blue phosphor layer 183 are provided on the ultraviolet light emitting device UV is also possible. In this way, the semiconductor light emitting device can be used in the entire area of not only visible light but also ultraviolet (UV), and the ultraviolet (UV) can be extended in the form of a semiconductor light emitting device that can be used as an excitation source of the upper phosphor. .

본 예시를 다시 살펴보면, 반도체 발광 소자(150)는 전도성 접착층(130) 상에 위치되어, 디스플레이 장치에서 단위 화소를 구성한다. 반도체 발광 소자(150)는 휘도가 우수하므로, 작은 크기로도 개별 단위 화소를 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(150)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.Looking again at this example, the semiconductor light emitting device 150 is positioned on the conductive adhesive layer 130 to constitute a unit pixel in the display device. Since the semiconductor light emitting device 150 has excellent luminance, individual unit pixels can be configured with a small size. The individual semiconductor light emitting device 150 may have a side length of 80 μm or less, and may be a rectangular or square device. In the case of a rectangle, the size may be 20X80㎛ or less.

또한, 한 변의 길이가 10㎛인 정사각형의 반도체 발광 소자(150)를 단위 화소로 이용하여도 디스플레이 장치를 이루기 위한 충분한 밝기가 나타난다. 따라서, 단위 화소의 크기가 한 변이 600㎛, 나머지 한변이 300㎛인 직사각형 화소인 경우를 예로 들면, 반도체 발광 소자의 거리가 상대적으로 충분히 크게 된다. 따라서, 이러한 경우, HD화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있게 된다.In addition, even when the square semiconductor light emitting device 150 having a side length of 10 μm is used as a unit pixel, sufficient brightness to form a display device is exhibited. Accordingly, for example, when the size of the unit pixel is a rectangular pixel having one side of 600 µm and the other side of 300 µm, the distance between the semiconductor light emitting devices is relatively large enough. Accordingly, in this case, it is possible to implement a flexible display device having HD image quality.

상기에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치는 새로운 형태의 제조방법에 의하여 제조될 수 있다. 이하, 도 6을 참조하여 상기 제조방법에 대하여 설명한다.A display device using the semiconductor light emitting device described above can be manufactured by a new type of manufacturing method. Hereinafter, the manufacturing method will be described with reference to FIG. 6.

도 6은 본 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법을 나타낸 단면도들이다.6 is a cross-sectional view showing a method of manufacturing a display device using the semiconductor light emitting device of the present invention.

본 도면을 참조하면, 먼저, 보조전극(170) 및 제2전극(140)이 위치된 절연층(160) 상에 전도성 접착층(130)을 형성한다. 제1기판(110)에 절연층(160)이 적층되어 하나의 기판(또는 배선기판)을 형성하며, 상기 배선기판에는 제1전극(120), 보조전극(170) 및 제2전극(140)이 배치된다. 이 경우에, 제1전극(120)과 제2전극(140)은 상호 직교 방향으로 배치될 수 있다. 또한, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 제1기판(110) 및 절연층(160)은 각각 유리 또는 폴리이미드(PI)를 포함할 수 있다. Referring to this drawing, first, a conductive adhesive layer 130 is formed on the insulating layer 160 on which the auxiliary electrode 170 and the second electrode 140 are positioned. An insulating layer 160 is stacked on the first substrate 110 to form one substrate (or wiring board), and the first electrode 120, the auxiliary electrode 170, and the second electrode 140 are on the wiring board. Is placed. In this case, the first electrode 120 and the second electrode 140 may be disposed in a mutually orthogonal direction. In addition, in order to implement a flexible display device, the first substrate 110 and the insulating layer 160 may each include glass or polyimide (PI).

상기 전도성 접착층(130)은 예를 들어, 이방성 전도성 필름에 의하여 구현될 수 있으며, 이를 위하여 절연층(160)이 위치된 기판에 이방성 전도성 필름이 도포될 수 있다.The conductive adhesive layer 130 may be implemented by, for example, an anisotropic conductive film, and for this purpose, an anisotropic conductive film may be applied to a substrate on which the insulating layer 160 is positioned.

다음에, 보조전극(170) 및 제2전극(140)들의 위치에 대응하고, 개별 화소를 구성하는 복수의 반도체 발광 소자(150)가 위치된 제2기판(112)을 상기 반도체 발광 소자(150)가 보조전극(170) 및 제2전극(140)와 대향하도록 배치한다.Next, the second substrate 112 corresponding to the positions of the auxiliary electrodes 170 and the second electrodes 140 and on which the plurality of semiconductor light emitting elements 150 constituting individual pixels are positioned is formed. ) Is disposed to face the auxiliary electrode 170 and the second electrode 140.

이 경우에, 제2기판(112)은 반도체 발광 소자(150)를 성장시키는 성장 기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다.In this case, the second substrate 112 is a growth substrate on which the semiconductor light emitting device 150 is grown, and may be a spire substrate or a silicon substrate.

상기 반도체 발광 소자는 웨이퍼(wafer) 단위로 형성될 때, 디스플레이 장치를 이룰 수 있는 간격 및 크기를 가지도록 함으로써, 디스플레이 장치에 효과적으로 이용될 수 있다.When the semiconductor light emitting device is formed in a wafer unit, it can be effectively used in a display device by having a gap and a size capable of forming a display device.

그 다음에, 배선기판과 제2기판(112)을 열압착한다. 예를 들어, 배선기판과 제2기판(112)은 ACF press head 를 적용하여 열압착될 수 있다. 상기 열압착에 의하여 배선기판과 제2기판(112)은 본딩(bonding)된다. 열압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광 소자(150)와 보조전극(170) 및 제2전극(140)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광소자(150)는 전기적으로 연결될 수 있다. 이 때에, 반도체 발광 소자(150)가 상기 이방성 전도성 필름의 내부로 삽입되며, 이를 통하여 반도체 발광 소자(150) 사이에 격벽이 형성될 수 있다.Then, the wiring board and the second board 112 are thermally compressed. For example, the wiring board and the second board 112 may be thermocompressed by applying an ACF press head. The wiring board and the second board 112 are bonded by the thermal compression bonding. Due to the property of the anisotropic conductive film having conductivity by thermocompression bonding, only the portion between the semiconductor light emitting device 150 and the auxiliary electrode 170 and the second electrode 140 has conductivity, through which electrodes and semiconductor light emission The device 150 may be electrically connected. At this time, the semiconductor light emitting device 150 is inserted into the anisotropic conductive film, and a partition wall may be formed between the semiconductor light emitting devices 150 through this.

그 다음에, 상기 제2기판(112)을 제거한다. 예를 들어, 제2기판(112)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거할 수 있다.Then, the second substrate 112 is removed. For example, the second substrate 112 may be removed using a laser lift-off method (LLO) or a chemical lift-off method (CLO).

마지막으로, 상기 제2기판(112)을 제거하여 반도체 발광 소자들(150)을 외부로 노출시킨다. 필요에 따라, 반도체 발광 소자(150)가 결합된 배선기판 상을 실리콘 옥사이드(SiOx) 등을 코팅하여 투명 절연층(미도시)을 형성할 수 있다. Finally, the second substrate 112 is removed to expose the semiconductor light emitting devices 150 to the outside. If necessary, a transparent insulating layer (not shown) may be formed by coating silicon oxide (SiOx) or the like on the wiring board to which the semiconductor light emitting device 150 is bonded.

또한, 상기 반도체 발광 소자(150)의 일면에 형광체층을 형성하는 단계를 더 포함할 수 있다. 예를 들어, 반도체 발광 소자(150)는 청색(B) 광을 발광하는 청색 반도체 발광 소자이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 적색 형광체 또는 녹색 형광체가 상기 청색 반도체 발광 소자의 일면에 레이어를 형성할 수 있다.In addition, the step of forming a phosphor layer on one surface of the semiconductor light emitting device 150 may be further included. For example, the semiconductor light emitting device 150 is a blue semiconductor light emitting device that emits blue (B) light, and a red phosphor or a green phosphor for converting the blue (B) light into the color of a unit pixel is used to emit the blue semiconductor light. A layer can be formed on one side of the device.

이상에서 설명된 반도체 발광 소자를 이용한 디스플레이 장치의 제조방법이나 구조는 여러가지 형태로 변형될 수 있다. 그 예로서, 상기에서 설명된 디스플레이 장치에는 수직형 반도체 발광 소자도 적용될 수 있다. 이하, 도 5 및 도 6을 참조하여 수직형 구조에 대하여 설명한다.The manufacturing method or structure of a display device using the semiconductor light emitting device described above may be modified in various forms. As an example, a vertical semiconductor light emitting device may also be applied to the display device described above. Hereinafter, a vertical structure will be described with reference to FIGS. 5 and 6.

또한, 이하 설명되는 변형예 또는 실시예에서는 앞선 예와 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다. In addition, in the modified examples or embodiments described below, the same or similar reference numerals are assigned to the same or similar configurations as the previous example, and the description is replaced with the first description.

도 7은 발명의 반도체 발광 소자를 이용한 디스플레이 장치의 다른 일 실시예를 나타내는 사시도이고, 도 8은 도 7의 라인 C-C를 따라 취한 단면도이며, 도 9은 도 8의 수직형 반도체 발광소자를 나타내는 개념도이다.7 is a perspective view showing another embodiment of a display device using the semiconductor light emitting device of the present invention, FIG. 8 is a cross-sectional view taken along the line CC of FIG. 7, and FIG. 9 is a conceptual diagram showing the vertical semiconductor light emitting device of FIG. to be.

본 도면들을 참조하면, 디스플레이 장치는 패시브 매트릭스(Passive Matrix, PM) 방식의 수직형 반도체 발광 소자를 이용한 디스플레이 장치가 될 수 있다.Referring to the drawings, the display device may be a display device using a passive matrix (PM) type vertical semiconductor light emitting device.

상기 디스플레이 장치는 기판(210), 제1전극(220), 전도성 접착층(230), 제2전극(240) 및 복수의 반도체 발광 소자(250)를 포함한다.The display device includes a substrate 210, a first electrode 220, a conductive adhesive layer 230, a second electrode 240, and a plurality of semiconductor light emitting devices 250.

기판(210)은 제1전극(220)이 배치되는 배선기판으로서, 플렉서블(flexible) 디스플레이 장치를 구현하기 위하여 폴리이미드(PI)를 포함할 수 있다. 이외에도 절연성이 있고, 유연성 있는 재질이면 어느 것이라도 사용 가능할 것이다.The substrate 210 is a wiring board on which the first electrode 220 is disposed, and may include polyimide (PI) to implement a flexible display device. In addition, any material that has insulation and is flexible may be used.

제1전극(220)은 기판(210) 상에 위치하며, 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있다. 상기 제1전극(220)은 데이터 전극의 역할을 하도록 이루어질 수 있다.The first electrode 220 is positioned on the substrate 210 and may be formed as a bar-shaped electrode in one direction. The first electrode 220 may be formed to serve as a data electrode.

전도성 접착층(230)은 제1전극(220)이 위치하는 기판(210)상에 형성된다. 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치와 같이, 전도성 접착층(230)은 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 다만, 본 실시예에서도 이방성 전도성 필름에 의하여 전도성 접착층(230)이 구현되는 경우를 예시한다.The conductive adhesive layer 230 is formed on the substrate 210 on which the first electrode 220 is located. Like a display device to which a flip chip type light emitting device is applied, the conductive adhesive layer 230 is a solution containing an anisotropic conductive film (ACF), an anisotropic conductive paste, and conductive particles. ), etc. However, the present embodiment also illustrates a case in which the conductive adhesive layer 230 is implemented by an anisotropic conductive film.

기판(210) 상에 제1전극(220)이 위치하는 상태에서 이방성 전도성 필름을 위치시킨 후에, 반도체 발광 소자(250)를 열 및 압력을 가하여 접속시키면, 상기 반도체 발광 소자(250)가 제1전극(220)과 전기적으로 연결된다. 이 때, 상기 반도체 발광 소자(250)는 제1전극(220) 상에 위치되도록 배치되는 것이 바람직하다.After the anisotropic conductive film is positioned on the substrate 210 with the first electrode 220 positioned, the semiconductor light emitting element 250 is connected by applying heat and pressure to the semiconductor light emitting element 250. It is electrically connected to the electrode 220. In this case, the semiconductor light emitting device 250 is preferably disposed to be positioned on the first electrode 220.

상기 전기적 연결은 전술한 바와 같이, 이방성 전도성 필름에서 열 및 압력이 가해지면 부분적으로 두께방향으로 전도성을 가지기 때문에 생성된다. 따라서, 이방성 전도성 필름에서는 두께방향으로 전도성을 가지는 부분(231)과 전도성을 가지지 않는 부분(232)으로 구획된다.As described above, the electrical connection is created because the anisotropic conductive film partially has conductivity in the thickness direction when heat and pressure are applied. Accordingly, the anisotropic conductive film is divided into a portion 231 having conductivity and a portion 232 having no conductivity in the thickness direction.

또한, 이방성 전도성 필름은 접착 성분을 함유하기 때문에, 전도성 접착층(230)은 반도체 발광 소자(250)와 제1전극(220) 사이에서 전기적 연결뿐만 아니라 기계적 결합까지 구현한다.In addition, since the anisotropic conductive film contains an adhesive component, the conductive adhesive layer 230 implements electrical connection as well as mechanical coupling between the semiconductor light emitting device 250 and the first electrode 220.

이와 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 이와 같은 개별 반도체 발광 소자(250)의 크기는 한 변의 길이가 80㎛ 이하일 수 있고, 직사각형 또는 정사각형 소자일 수 있다. 직사각형인 경우에는 20X80㎛ 이하의 크기가 될 수 있다.In this way, the semiconductor light emitting device 250 is positioned on the conductive adhesive layer 230, thereby configuring individual pixels in the display device. Since the semiconductor light emitting device 250 has excellent luminance, individual unit pixels can be configured even with a small size. The individual semiconductor light emitting device 250 may have a side length of 80 μm or less, and may be a rectangular or square device. In the case of a rectangle, the size may be 20X80㎛ or less.

상기 반도체 발광 소자(250)는 수직형 구조가 될 수 있다.The semiconductor light emitting device 250 may have a vertical structure.

수직형 반도체 발광 소자들의 사이에는, 제1전극(220)의 길이 방향과 교차하는 방향으로 배치되고, 수직형 반도체 발광 소자(250)와 전기적으로 연결된 복수의 제2전극(240)이 위치한다.A plurality of second electrodes 240 are disposed between the vertical semiconductor light emitting devices in a direction crossing the length direction of the first electrode 220 and electrically connected to the vertical semiconductor light emitting device 250.

도 9를 참조하면, 이러한 수직형 반도체 발광 소자는 p형 전극(256), p형 전극(256) 상에 형성된 p형 반도체층(255), p형 반도체층(255) 상에 형성된 활성층(254), 활성층(254)상에 형성된 n형 반도체층(253) 및 n형 반도체층(253) 상에 형성된 n형 전극(252)을 포함한다. 이 경우, 하부에 위치한 p형 전극(256)은 제1전극(220)과 전도성 접착층(230)에 의하여 전기적으로 연결될 수 있고, 상부에 위치한 n형 전극(252)은 후술하는 제2전극(240)과 전기적으로 연결될 수 있다. 이러한 수직형 반도체 발광 소자(250)는 전극을 상/하로 배치할 수 있으므로, 칩 사이즈를 줄일 수 있다는 큰 강점을 가지고 있다.Referring to FIG. 9, such a vertical semiconductor light emitting device includes a p-type electrode 256, a p-type semiconductor layer 255 formed on the p-type electrode 256, and an active layer 254 formed on the p-type semiconductor layer 255. ), an n-type semiconductor layer 253 formed on the active layer 254 and an n-type electrode 252 formed on the n-type semiconductor layer 253. In this case, the p-type electrode 256 located at the bottom may be electrically connected by the first electrode 220 and the conductive adhesive layer 230, and the n-type electrode 252 located at the top is a second electrode 240 to be described later. ) And can be electrically connected. The vertical semiconductor light emitting device 250 has a great advantage of reducing a chip size since electrodes can be arranged up and down.

다시 도 8을 참조하면, 상기 반도체 발광 소자(250)의 일면에는 형광체층(280)이 형성될 수 있다. 예를 들어, 반도체 발광 소자(250)는 청색(B) 광을 발광하는 청색 반도체 발광 소자(251)이고, 이러한 청색(B) 광을 단위 화소의 색상으로 변환시키기 위한 형광체층(280)이 구비될 수 있다. 이 경우에, 형광체층(280)은 개별 화소를 구성하는 적색 형광체(281) 및 녹색 형광체(282) 일 수 있다.Referring back to FIG. 8, a phosphor layer 280 may be formed on one surface of the semiconductor light emitting device 250. For example, the semiconductor light emitting device 250 is a blue semiconductor light emitting device 251 that emits blue (B) light, and a phosphor layer 280 for converting the blue (B) light into a color of a unit pixel is provided. Can be. In this case, the phosphor layer 280 may be a red phosphor 281 and a green phosphor 282 constituting individual pixels.

즉, 적색의 단위 화소를 이루는 위치에서, 청색 반도체 발광 소자(251) 상에는 청색 광을 적색(R) 광으로 변환시킬 수 있는 적색 형광체(281)가 적층될 수 있고, 녹색의 단위 화소를 이루는 위치에서는, 청색 반도체 발광 소자(251) 상에 청색 광을 녹색(G) 광으로 변환시킬 수 있는 녹색 형광체(282)가 적층될 수 있다. 또한, 청색의 단위 화소를 이루는 부분에는 청색 반도체 발광 소자(251)만 단독으로 이용될 수 있다. 이 경우, 적색(R), 녹색(G) 및 청색(B)의 단위 화소들이 하나의 화소를 이룰 수 있다.That is, at a position forming a red unit pixel, a red phosphor 281 capable of converting blue light into red (R) light may be stacked on the blue semiconductor light emitting device 251, and a position forming the green unit pixel In, a green phosphor 282 capable of converting blue light into green (G) light may be stacked on the blue semiconductor light emitting device 251. In addition, only the blue semiconductor light emitting device 251 may be used alone in a portion constituting the blue unit pixel. In this case, unit pixels of red (R), green (G), and blue (B) may form one pixel.

다만, 본 발명은 반드시 이에 한정되는 것은 아니며, 플립 칩 타입(flip chip type)의 발광 소자가 적용된 디스플레이 장치에서 전술한 바와 같이, 청색, 적색, 녹색을 구현하기 위한 다른 구조가 적용될 수 있다. However, the present invention is not necessarily limited thereto, and other structures for implementing blue, red, and green colors may be applied as described above in a display device to which a flip chip type light emitting device is applied.

다시 본 실시예를 살펴보면, 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치하고, 반도체 발광 소자들(250)과 전기적으로 연결된다. 예를 들어, 반도체 발광 소자들(250)은 복수의 열로 배치되고, 제2전극(240)은 반도체 발광 소자들(250)의 열들 사이에 위치할 수 있다. Referring back to this embodiment, the second electrode 240 is positioned between the semiconductor light emitting devices 250 and is electrically connected to the semiconductor light emitting devices 250. For example, the semiconductor light emitting devices 250 may be arranged in a plurality of rows, and the second electrode 240 may be located between the rows of the semiconductor light emitting devices 250.

개별 화소를 이루는 반도체 발광 소자(250) 사이의 거리가 충분히 크기 때문에 제2전극(240)은 반도체 발광 소자들(250) 사이에 위치될 수 있다. Since the distance between the semiconductor light emitting devices 250 constituting individual pixels is sufficiently large, the second electrode 240 may be positioned between the semiconductor light emitting devices 250.

제2전극(240)은 일 방향으로 긴 바(bar) 형태의 전극으로 형성될 수 있으며, 제1전극과 상호 수직한 방향으로 배치될 수 있다.The second electrode 240 may be formed as a bar-shaped electrode in one direction, and may be disposed in a direction perpendicular to the first electrode.

또한, 제2전극(240)과 반도체 발광 소자(250)는 제2전극(240)에서 돌출된 연결 전극에 의해 전기적으로 연결될 수 있다. 보다 구체적으로, 상기 연결 전극이 반도체 발광 소자(250)의 n형 전극이 될 수 있다. 예를 들어, n형 전극은 오믹(ohmic) 접촉을 위한 오믹 전극으로 형성되며, 상기 제2전극은 인쇄 또는 증착에 의하여 오믹 전극의 적어도 일부를 덮게 된다. 이를 통하여 제2전극(240)과 반도체 발광 소자(250)의 n형 전극이 전기적으로 연결될 수 있다.In addition, the second electrode 240 and the semiconductor light emitting device 250 may be electrically connected by a connection electrode protruding from the second electrode 240. More specifically, the connection electrode may be an n-type electrode of the semiconductor light emitting device 250. For example, the n-type electrode is formed as an ohmic electrode for ohmic contact, and the second electrode covers at least a portion of the ohmic electrode by printing or vapor deposition. Through this, the second electrode 240 and the n-type electrode of the semiconductor light emitting device 250 may be electrically connected.

도시에 의하면, 상기 제2전극(240)은 전도성 접착층(230) 상에 위치될 수 있다. 경우에 따라, 반도체 발광 소자(250)가 형성된 기판(210) 상에 실리콘 옥사이드(SiOx) 등을 포함하는 투명 절연층(미도시)이 형성될 수 있다. 투명 절연층이 형성된 후에 제2전극(240)을 위치시킬 경우, 상기 제2전극(240)은 투명 절연층 상에 위치하게 된다. 또한, 제2전극(240)은 전도성 접착층(230) 또는 투명 절연층에 이격되어 형성될 수도 있다.As illustrated, the second electrode 240 may be positioned on the conductive adhesive layer 230. In some cases, a transparent insulating layer (not shown) including silicon oxide (SiOx) or the like may be formed on the substrate 210 on which the semiconductor light emitting device 250 is formed. When the second electrode 240 is positioned after the transparent insulating layer is formed, the second electrode 240 is positioned on the transparent insulating layer. In addition, the second electrode 240 may be formed to be spaced apart from the conductive adhesive layer 230 or the transparent insulating layer.

만약 반도체 발광 소자(250) 상에 제2전극(240)을 위치시키기 위하여는 ITO(Indium Tin Oxide)와 같은 투명 전극을 사용한다면, ITO 물질은 n형 반도체층과는 접착성이 좋지 않은 문제가 있다. 따라서, 본 발명은 반도체 발광 소자(250) 사이에 제2전극(240)을 위치시킴으로써, ITO와 같은 투명 전극을 사용하지 않아도 되는 이점이 있다. 따라서, 투명한 재료 선택에 구속되지 않고, n형 반도체층과 접착성이 좋은 전도성 물질을 수평 전극으로 사용하여 광추출 효율을 향상시킬 수 있다.If a transparent electrode such as ITO (Indium Tin Oxide) is used to position the second electrode 240 on the semiconductor light emitting device 250, the ITO material has poor adhesion to the n-type semiconductor layer. have. Accordingly, according to the present invention, by placing the second electrode 240 between the semiconductor light emitting devices 250, there is an advantage in that a transparent electrode such as ITO is not required. Therefore, the light extraction efficiency can be improved by using an n-type semiconductor layer and a conductive material having good adhesion as a horizontal electrode without being restricted by the selection of a transparent material.

도시에 의하면, 반도체 발광 소자(250) 사이에는 격벽(290)이 위치할 수 있다. 즉, 개별 화소를 이루는 반도체 발광 소자(250)를 격리시키기 위하여 수직형 반도체 발광 소자(250) 사이에는 격벽(290)이 배치될 수 있다. 이 경우, 격벽(290)은 개별 단위 화소를 서로 분리하는 역할을 할 수 있으며, 상기 전도성 접착층(230)과 일체로 형성될 수 있다. 예를 들어, 이방성 전도성 필름에 반도체 발광 소자(250)가 삽입됨에 의하여 이방성 전도성 필름의 베이스부재가 상기 격벽을 형성할 수 있다. As illustrated, a partition wall 290 may be positioned between the semiconductor light emitting devices 250. That is, a partition wall 290 may be disposed between the vertical semiconductor light emitting devices 250 to isolate the semiconductor light emitting devices 250 constituting individual pixels. In this case, the partition wall 290 may serve to separate individual unit pixels from each other, and may be integrally formed with the conductive adhesive layer 230. For example, when the semiconductor light emitting device 250 is inserted into the anisotropic conductive film, the base member of the anisotropic conductive film may form the partition wall.

또한, 상기 이방성 전도성 필름의 베이스 부재가 블랙이면, 별도의 블랙 절연체가 없어도 상기 격벽(290)이 반사 특성을 가지는 동시에 대비비(contrast)가 증가될 수 있다.In addition, if the base member of the anisotropic conductive film is black, the partition wall 290 may have reflective properties and a contrast ratio may be increased even without a separate black insulator.

다른 예로서, 상기 격벽(190)으로서, 반사성 격벽이 별도로 구비될 수 있다. 격벽(290)은 디스플레이 장치의 목적에 따라 블랙(Black) 또는 화이트(White) 절연체를 포함할 수 있다.As another example, as the partition wall 190, a reflective partition wall may be separately provided. The partition wall 290 may include a black or white insulator depending on the purpose of the display device.

만일 제2전극(240)이 반도체 발광 소자(250) 사이의 전도성 접착층(230) 상에 바로 위치된 경우, 격벽(290)은 수직형 반도체 발광 소자(250) 및 제2전극(240)의 사이사이에 위치될 수 있다. 따라서, 반도체 발광 소자(250)를 이용하여 작은 크기로도 개별 단위 픽셀을 구성할 수 있고, 반도체 발광 소자(250)의 거리가 상대적으로 충분히 크게 되어 제2전극(240)을 반도체 발광 소자(250) 사이에 위치시킬 수 있고, HD 화질을 가지는 플렉서블 디스플레이 장치를 구현할 수 있는 효과가 있게 된다.If the second electrode 240 is directly positioned on the conductive adhesive layer 230 between the semiconductor light emitting elements 250, the partition wall 290 is between the vertical semiconductor light emitting element 250 and the second electrode 240. It can be located between. Accordingly, individual unit pixels can be configured with a small size using the semiconductor light emitting device 250, and the distance of the semiconductor light emitting device 250 is relatively large enough, so that the second electrode 240 is connected to the semiconductor light emitting device 250. ), there is an effect of implementing a flexible display device having HD image quality.

또한, 도시에 의하면, 대비비(contrast) 향상을 위하여 각각의 형광체 사이에는 블랙 매트릭스(291)가 배치될 수 있다. 즉, 이러한 블랙 매트릭스(291)는 명암의 대조를 향상시킬 수 있다. In addition, according to the illustration, a black matrix 291 may be disposed between each phosphor to improve contrast. That is, such a black matrix 291 can improve contrast of light and dark.

상기 설명과 같이, 반도체 발광 소자(250)는 전도성 접착층(230) 상에 위치되며, 이를 통하여 디스플레이 장치에서 개별 화소를 구성한다. 반도체 발광 소자(250)는 휘도가 우수하므로, 작은 크기로도 개별 단위 픽셀을 구성할 수 있다. 따라서, 반도체 발광 소자에 의하여 적색(R), 녹색(G) 및 청색(B)의 반도체 발광소자들이 단위 화소(또는 픽셀)를 이루는 풀 칼라 디스플레이가 구현될 수 있다.As described above, the semiconductor light emitting device 250 is positioned on the conductive adhesive layer 230, thereby configuring individual pixels in the display device. Since the semiconductor light emitting device 250 has excellent luminance, individual unit pixels can be configured even with a small size. Accordingly, a full color display in which red (R), green (G), and blue (B) semiconductor light emitting devices form a unit pixel (or pixel) may be implemented by the semiconductor light emitting device.

도 4를 참조하여 전술한 바와 같이, 반도체 발광 소자는 p형 반도체층(155), p형 반도체층(155) 상에 형성된 활성층(154), 활성층(154) 상에 형성된 n형 반도체층(153)을 구비한다. 이 경우에, 반도체 발광 소자의 제조과정을 살펴보면, p형 반도체층, 활성층 및 n형 반도체층은 epitaxial하게 기판상에서 성장되며, Mesa 식각 과정과, Isolation 과정을 거치게 된다. 이후에, p형 반도체와 n형 반도체를 절연시키기 위해 SiO2, SiN과 같은 절연체 물질을 이용하여 Passivation layer를 형성하고, 전류 주입을 위한 P, N 전극용 금속막을 증착하게 된다. 이 경우에, Mesa 식각 과정후에 Isolation 과정이 이어지므로, p형 반도체층(155)의 측면과 n형 반도체층(153)의 측면은 단차를 가지게 된다.As described above with reference to FIG. 4, the semiconductor light emitting device includes a p-type semiconductor layer 155, an active layer 154 formed on the p-type semiconductor layer 155, and an n-type semiconductor layer 153 formed on the active layer 154. ). In this case, looking at the manufacturing process of the semiconductor light emitting device, the p-type semiconductor layer, the active layer, and the n-type semiconductor layer are grown epitaxially on the substrate, and undergo a Mesa etching process and an isolation process. Thereafter, in order to insulate the p-type semiconductor and the n-type semiconductor, a passivation layer is formed using an insulator material such as SiO2 or SiN, and a metal film for P and N electrodes for current injection is deposited. In this case, since the isolation process is continued after the Mesa etching process, the side surface of the p-type semiconductor layer 155 and the side surface of the n-type semiconductor layer 153 have a step difference.

본 발명에서는 상기 단차가 없어 발광면적이 보다 증가되는 반도체 발광소자의 구조 및 제조방법을 개시한다.The present invention discloses a structure and a method of manufacturing a semiconductor light emitting device in which the light emitting area is further increased because there is no step.

이하, 발광면적이 보다 증가되는 반도체 발광소자의 구조 및 제조방법에 대하여 첨부된 도면과 함께 보다 구체적으로 설명한다. Hereinafter, a structure and manufacturing method of a semiconductor light emitting device having an increased light emitting area will be described in more detail with reference to the accompanying drawings.

도 10a 및 도 10b는 본 발명이 적용되기 전에 반도체 발광 소자의 모습을 나타내는 단면도 및 사시도이고, 도 11a 및 도 11b는 본 발명의 제조방법에 의하여 구현되는 반도체 발광소자의 모습을 나타내는 단면도 및 사시도이며, 도 12a 및 도 12b는 도 10a의 반도체 발광소자와 도 11a의 반도체 발광소자의 특성을 평가한 그래프이고, 도 13은 도 11a의 반도체 발광소자가 구비된 디스플레이 장치의 단면도이다.10A and 10B are cross-sectional views and perspective views showing the appearance of a semiconductor light emitting device before the present invention is applied, and FIGS. 11A and 11B are cross-sectional views and perspective views showing the appearance of a semiconductor light emitting device implemented by the manufacturing method of the present invention. 12A and 12B are graphs evaluating the characteristics of the semiconductor light emitting device of FIG. 10A and the semiconductor light emitting device of FIG. 11A, and FIG. 13 is a cross-sectional view of a display device including the semiconductor light emitting device of FIG. 11A.

이하, 설명되는 반도체 발광소자는 패시브 매트릭스(Passive Matrix, PM) 방식에 적용되는 것을 기준으로 설명한다. 다만, 이하 설명되는 예시는 액티브 매트릭스(Active Matrix, AM) 방식의 반도체 발광 소자에도 적용 가능하다. Hereinafter, the described semiconductor light emitting device will be described on the basis of being applied to a passive matrix (PM) method. However, the example described below is applicable to an active matrix (AM) type semiconductor light emitting device.

도 10a, 도 10b, 도 11a 및 도 11b를 참조하면, 반도체 발광소자는 제1도전형 반도체층(353)과, 상기 제1도전형 반도체층(353)과 중첩되는 제2도전형 반도체층(355), 및 상기 제2도전형 반도체층(355)과 상기 제1도전형 반도체층(353)의 사이들에 각각 형성되는 활성층(미도시)을 포함한다. 또한, 상기 제1도전형 반도체층(353) 및 제2도전형 반도체층(355)에는 각각 전극용 금속막(352, 356)이 배치된다.10A, 10B, 11A, and 11B, the semiconductor light emitting device includes a first conductive type semiconductor layer 353 and a second conductive type semiconductor layer overlapping the first conductive type semiconductor layer 353 ( 355, and an active layer (not shown) formed between the second conductive type semiconductor layer 355 and the first conductive type semiconductor layer 353, respectively. Further, electrode metal films 352 and 356 are disposed on the first conductive semiconductor layer 353 and the second conductive semiconductor layer 355, respectively.

도 10a 및 도 10b를 참조하면, 상기 제1도전형 반도체층(353)의 측면들(353')은 상기 제2도전형 반도체층(355)의 측면들(355')에 대하여 상대적으로 서로 다른 평면상에 형성된다.10A and 10B, side surfaces 353 ′ of the first conductive type semiconductor layer 353 are relatively different from side surfaces 355 ′ of the second conductive type semiconductor layer 355. It is formed on a plane.

이는 현재의 제조방법이, Mesa 식각 과정에서 제2도전형 반도체층(355)이 식각되고, 그 후의 Isolation 과정에서 제1도전형 반도체층(353)이 식각되는 과정으로 이루어지기 때문이다. 보다 구체적으로, Isolation 과정에서 마스크가 상기 제2도전형 반도체층(355)을 덮도록 형성되기에, 상기 제1도전형 반도체층(353)의 측면들(353')은 상기 제2도전형 반도체층(355)의 측면들(355')에 대하여 단차를 가지게 되는 것이다. 따라서, 상기 제2도전형 반도체층(355)의 면적이 작은 문제점이 존재한다.This is because the current manufacturing method consists of a process in which the second conductive type semiconductor layer 355 is etched in the Mesa etching process, and the first conductive type semiconductor layer 353 is etched in the subsequent isolation process. More specifically, since the mask is formed to cover the second conductive type semiconductor layer 355 during the isolation process, the side surfaces 353 ′ of the first conductive type semiconductor layer 353 are It is to have a step with respect to the side surfaces 355' of the layer 355. Accordingly, there is a problem in that the area of the second conductive type semiconductor layer 355 is small.

본 예시에서는 추후 상술한 제조방법을 통하여, 도 11a 및 도 11b와 같은 구조의 반도체 발광소자를 구현한다.In this example, a semiconductor light emitting device having a structure as shown in FIGS. 11A and 11B is implemented through the manufacturing method described later.

도 11a 및 도 11b를 참조하면, 제1도전형 반도체층(353)의 적어도 일측면과 제2도전형 반도체층(355)의 적어도 일측면은 서로 동일평면상에 형성된다. 즉, 상기 제1도전형 반도체층(353)의 적어도 일측면은 인접하는 상기 제2도전형 반도체층(355)의 일측면에 대하여 단차가 없도록 형성되는 것이다. 이하, 이러한 구조는 Mesa와 Isolation 의 일체형 구조라 정의될 수 있다.11A and 11B, at least one side of the first conductive type semiconductor layer 353 and at least one side of the second conductive type semiconductor layer 355 are formed on the same plane. That is, at least one side of the first conductive type semiconductor layer 353 is formed such that there is no step difference with respect to one side of the adjacent second conductive type semiconductor layer 355. Hereinafter, this structure may be defined as an integral structure of Mesa and Isolation.

여기서, 제1도전형 반도체층(353)은 n형 반도체층이고, 제2도전형 반도체층(355)은 p형 반도체층이 될 수 있다. 다만, 본 발명은 반드시 이에 한정되는 것은 아니다. Here, the first conductive type semiconductor layer 353 may be an n-type semiconductor layer, and the second conductive type semiconductor layer 355 may be a p-type semiconductor layer. However, the present invention is not necessarily limited thereto.

나아가, 도 11a를 참조하면, 상기 일체형 구조에서 상기 제1도전형 반도체층(353)의 서로 만나는 양변은 상기 제2도전형 반도체층(355)의 서로 만나는 양변과 동일위치에 배치된다. 이 경우에, 제1도전형 반도체층(353)의 3개의 변은 대응하는 제2도전형 반도체층(355)의 3개의 변과 동일 위치에 배치될 수 있다. 이러한 구조에 의하면, P형 반도체층의 모서리를 N형 반도체층의 모서리와 동일선상에 위치시킬 수 있으며, P형 전극의 크기가 증가될 수 있다. Further, referring to FIG. 11A, both sides of the first conductive type semiconductor layer 353 meeting each other in the integrated structure are disposed at the same position as both sides of the second conductive type semiconductor layer 355 meeting each other. In this case, the three sides of the first conductive type semiconductor layer 353 may be disposed at the same position as the three sides of the corresponding second conductive type semiconductor layer 355. According to this structure, the edge of the P-type semiconductor layer can be located on the same line as the edge of the N-type semiconductor layer, and the size of the P-type electrode can be increased.

도 12a 및 도 12b에 의하면, 상기 일체형 구조의 소자가 특성적인 관점의 문제가 없음을 확인할 수 있다. 즉, 상기 일체형 구조가 Mesa 과정에 의하여 형성되는 면과 Isolation 과정에 의하여 형성되는 면을 일체화함으로써 누설전류의 증가분이 있는지 또한 발광면적이 증가함으로써 소자의 광특성에 영향이 있는지 확인하다.12A and 12B, it can be seen that the device having the integrated structure does not have a problem in terms of characteristics. That is, by integrating the surface formed by the Mesa process and the surface formed by the Isolation process in the integrated structure, it is checked whether there is an increase in leakage current and whether there is an effect on the optical characteristics of the device by increasing the light emitting area.

도 12a는 일체형 구조와 reference 구조(단차가 존재하는 구조)의 누설전류를 나타내는 그래프이다. 그래프에 나타나듯이 일체형 구조와 reference 구조는 모두 -5V에서 10~20nA 수준의 전류가 흐르는 것으로 보아, 누설전류는 양 구조가 동등한 수준이며, 소자의 특성 및 신뢰성에 영향을 주지 않는 수준임을 알 수 있다.12A is a graph showing a leakage current of an integrated structure and a reference structure (a structure in which a step exists). As shown in the graph, both the integrated structure and the reference structure are considered to flow 10-20nA current at -5V, indicating that the leakage current is at the same level in both structures and does not affect the characteristics and reliability of the device. .

도 12b는 일체형 구조와 reference 구조의 광파워를 나타내는 그래프이다. 그래프에 의하면, 일체형 구조가 동일 파장대에서 reference 구조에 비하여 0.2~0.3mW 정도 증가함을 알 수 있다. 따라서, 일체형 구조의 반도체 발광소자는 신뢰성 있는 구조이며, 따라서 디스플레이 장치에 적용가능하다. 상기 일체형 구조의 반도체 발광소자는 P형 전극의 크기가 증가되므로 전도성 접착층과의 전기적 연결이 보다 유리하게 된다.12B is a graph showing optical power of an integrated structure and a reference structure. According to the graph, it can be seen that the integrated structure increases about 0.2 to 0.3 mW compared to the reference structure in the same wavelength band. Accordingly, a semiconductor light emitting device having an integral structure is a reliable structure, and is therefore applicable to a display device. In the semiconductor light emitting device of the integrated structure, since the size of the P-type electrode is increased, electrical connection with the conductive adhesive layer is more advantageous.

이하, 이러한 일체형 구조의 반도체 발광소자가 적용된 디스플레이 장치에 대하여 도 13을 참조하여 설명한다. Hereinafter, a display device to which a semiconductor light emitting device having such an integrated structure is applied will be described with reference to FIG. 13.

도 13을 참조하면, 앞서, 도 2에 살펴본 것과 같이, 상기 디스플레이 장치(1000)는 기판(1010), 제1전극(1020), 전도성 접착층(1030), 제2전극(1040) 및 복수의 반도체 발광 소자(1050)를 포함한다. 여기에서, 제1 전극(1020)은, 도시된 것과 같이, 복수의 전극라인들을 포함할 수 있다. 이하 설명되는 각 구성에 대한 실시예 또는 변형예에서는 앞서 동일 또는 유사한 구성에 대해서는 동일, 유사한 참조번호가 부여되고, 그 설명은 처음 설명으로 갈음된다. Referring to FIG. 13, as previously described in FIG. 2, the display device 1000 includes a substrate 1010, a first electrode 1020, a conductive adhesive layer 1030, a second electrode 1040, and a plurality of semiconductors. And a light-emitting element 1050. Here, as illustrated, the first electrode 1020 may include a plurality of electrode lines. In the embodiments or modifications for each configuration described below, the same or similar reference numerals are assigned to the same or similar configurations above, and the description is replaced with the first description.

상기 기판(1010)은 제1전극(1020)에 포함된 복수의 전극라인들이 배치되는 배선기판이 될 수 있으며, 따라서 상기 제1전극(1020)은 기판(1010) 상에 위치할 수 있다. 또한, 상기 기판(1010) 상에는 제2전극(1040)이 배치된다. 예를 들어, 상기 기판(1010)은 복수의 레이어를 구비하는 배선기판이 되며, 상기 제1전극(1020)과 제2전극(1040)이 복수의 레이어에 각각 형성될 수 있다. 이 경우에 상기 배선기판은 도 3a 및 도 3b를 참조하여 설명한 디스플레이 장치에서 기판(1010)과 절연층(1060)이 폴리이미드(PI, Polyimide), PET, PEN 등과 같이 절연성이 있고, 유연성 있는 재질로 일체로 구성된 기판이 될 수 있다.The substrate 1010 may be a wiring board on which a plurality of electrode lines included in the first electrode 1020 are disposed, and thus the first electrode 1020 may be positioned on the substrate 1010. In addition, a second electrode 1040 is disposed on the substrate 1010. For example, the substrate 1010 becomes a wiring board having a plurality of layers, and the first electrode 1020 and the second electrode 1040 may be formed on a plurality of layers, respectively. In this case, in the display device described with reference to FIGS. 3A and 3B, in this case, the substrate 1010 and the insulating layer 1060 have insulating properties such as polyimide (PI), PET, and PEN, and are flexible materials. It can be a substrate integrally composed of.

도시에 의하면 상기 제1전극(1020) 및 제2전극(1030)이 복수의 반도체 발광 소자(1050)와 전기적으로 연결된다. 제1전극(1020) 및 제2전극(1040)이 각각 데이터 전극 및 스캔 전극의 역할을 함에 따라, 반도체 발광소자(1050)의 발광이 제어된다. 이 경우에, 복수의 반도체 발광 소자(1050)는 복수의 전극라인들 각각을 따라 발광 소자 어레이(array)를 구성하며, 발광 소자 어레이에는 형광체층(또는 형광체부(이하, '형광체부'라 함, 1080))이 형성될 수 있다. As illustrated, the first electrode 1020 and the second electrode 1030 are electrically connected to the plurality of semiconductor light emitting devices 1050. As the first electrode 1020 and the second electrode 1040 each serve as a data electrode and a scan electrode, light emission of the semiconductor light emitting device 1050 is controlled. In this case, the plurality of semiconductor light emitting devices 1050 constitute a light emitting device array along each of the plurality of electrode lines, and the light emitting device array includes a phosphor layer (or a phosphor part (hereinafter, referred to as a'phosphor part'). , 1080)) can be formed.

이 경우에, 상기 제1전극(1020)은 제2전극과 동일평면상에 배치되는 보조전극(1070)을 매개로 상기 복수의 반도체 발광 소자(1050)와 연결될 수 있다. 상기 제1전극(1020) 및 제2전극(1030)과 복수의 반도체 발광 소자(1050)의 전기적 연결은 상기 기판(1010)의 일면에 배치되는 전도성 접착층(1030)에 의하여 이루어진다. In this case, the first electrode 1020 may be connected to the plurality of semiconductor light emitting devices 1050 via an auxiliary electrode 1070 disposed on the same plane as the second electrode. Electrical connection between the first electrode 1020 and the second electrode 1030 and the plurality of semiconductor light emitting devices 1050 is made by a conductive adhesive layer 1030 disposed on one surface of the substrate 1010.

상기 전도성 접착층(1030)은 접착성과 전도성을 가지는 층이 될 수 있으며, 이를 위하여 상기 전도성 접착층(1030)에서는 전도성을 가지는 물질과 접착성을 가지는 물질이 혼합될 수 있다. 또한 전도성 접착층(1030)은 연성을 가지며, 이를 통하여 디스플레이 장치에서 플렉서블 기능을 가능하게 한다.The conductive adhesive layer 1030 may be a layer having adhesiveness and conductivity. To this end, a conductive material and a material having adhesiveness may be mixed in the conductive adhesive layer 1030. In addition, the conductive adhesive layer 1030 has softness, thereby enabling a flexible function in the display device.

이러한 예로서, 전도성 접착층(1030)은 전술한 이방성 전도성 필름(anistropy conductive film, ACF), 이방성 전도 페이스트(paste), 전도성 입자를 함유한 솔루션(solution) 등이 될 수 있다. 기판(1010)에 보조전극(1070)과 제2전극(1040)이 위치된 상태에서 전도성 접착층(1030)을 형성한 후에, 반도체 발광 소자(1050)를 열 및 압력을 가하여 플립 칩 형태로 접속시키면, 상기 반도체 발광 소자(1050)는 제1전극(1020) 및 제2전극(1040)과 전기적으로 연결된다.As such an example, the conductive adhesive layer 1030 may be an anisotropic conductive film (ACF), an anisotropic conductive paste, a solution containing conductive particles, or the like. After forming the conductive adhesive layer 1030 with the auxiliary electrode 1070 and the second electrode 1040 positioned on the substrate 1010, the semiconductor light emitting device 1050 is connected in a flip chip form by applying heat and pressure. , The semiconductor light emitting device 1050 is electrically connected to the first electrode 1020 and the second electrode 1040.

보다 구체적으로, 열 및 압력에 의하여 전도성 접착층(1030)의 내부로 반도체 발광 소자(1050)가 압입되며, 이를 통하여 반도체 발광 소자(1050)의 P형 전극(1056)과 보조전극(1070) 사이의 부분과, n형 전극(1052)과 제2전극(1040) 사이의 부분에서만 전도성을 가지게 된다. 본 발명에서는 제2도전형 반도체층(355)의 폭(W1)이 제1도전형 반도체층(353)의 측면까지 연장되며, 이에 따라, P형 전극(1056)의 폭(W2)이 제1도전형 반도체층(353)에 인접한 위치까지 연장되므로, 전도성 접착층(1030)와의 접촉면적이 증가해 보다 신뢰성 높은 전류 흐름이 가능하게 된다. More specifically, the semiconductor light emitting device 1050 is pressed into the conductive adhesive layer 1030 by heat and pressure, and through this, between the P-type electrode 1056 and the auxiliary electrode 1070 of the semiconductor light emitting device 1050 It has conductivity only in a portion and a portion between the n-type electrode 1052 and the second electrode 1040. In the present invention, the width W1 of the second conductive type semiconductor layer 355 extends to the side surface of the first conductive type semiconductor layer 353, and accordingly, the width W2 of the P-type electrode 1056 is first Since it extends to a position adjacent to the conductive type semiconductor layer 353, the contact area with the conductive adhesive layer 1030 increases, thereby enabling a more reliable current flow.

이는 일체형 구조에서 제1도전형 반도체층(353)의 적어도 일측면과 제2도전형 반도체층(355)의 적어도 일측면은 서로 동일평면상에 형성되기 때문이다. 이 경우에, 상기 일측면들이 상기 동일평면상에서 형성되는 것은, 기판상에서 복수의 반도체 발광소자를 서로 고립(isolation)하는 과정에서 상기 제2도전형 반도체층의 적어도 일부가 상기 제1도전형 반도체층과 함께 식각됨에 의하여 구현된다. This is because in the integrated structure, at least one side of the first conductive type semiconductor layer 353 and at least one side of the second conductive type semiconductor layer 355 are formed on the same plane with each other. In this case, the fact that the one side surfaces are formed on the same plane is that at least a part of the second conductive type semiconductor layer is the first conductive type semiconductor layer in the process of isolating the plurality of semiconductor light emitting devices on the substrate. It is implemented by being etched together with.

이하, 이러한 제조방법에 대하여 보다 상세히 설명한다.Hereinafter, such a manufacturing method will be described in more detail.

이하에서는, 위에서 살펴본 일체형 구조의 반도체 발광소자를 제조하는 방법에 대하여 첨부된 도면과 함께 보다 구체적으로 살펴본다. 도 14는 도 11a 및 도 11b에 도시된 반도체 발광소자를 제조하는 제조방법을 나타내는 개념도이다.Hereinafter, a method of manufacturing the integrated semiconductor light emitting device described above will be described in more detail with reference to the accompanying drawings. 14 is a conceptual diagram illustrating a manufacturing method of manufacturing the semiconductor light emitting device shown in FIGS. 11A and 11B.

도 14의 (a)를 참조하면, 먼저 기판상에 제1도전형 반도체층(353), 활성층(354) 및 제2도전형 반도체층(355)을 차례로 성장시킨다. 이 경우에, 기판(1012)은 반도체 발광 소자(1050)를 성장시키는 성장 기판으로서, 사파이어(spire) 기판 또는 실리콘(silicon) 기판이 될 수 있다. 또한, 기판은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판을 포함하여 예를 들어, 사파이어(Al2O3) 기판에 비해 열전도성이 큰 SiC 기판 또는 Si, GaAs, GaP, InP, Ga2O3 중 적어도 하나를 사용할 수 있다. Referring to FIG. 14A, first, a first conductive type semiconductor layer 353, an active layer 354, and a second conductive type semiconductor layer 355 are sequentially grown on a substrate. In this case, the substrate 1012 is a growth substrate on which the semiconductor light emitting device 1050 is grown, and may be a spire substrate or a silicon substrate. In addition, the substrate may be formed of a material suitable for semiconductor material growth, a carrier wafer. It may be formed of a material having excellent thermal conductivity, including a conductive substrate or an insulating substrate, for example, a SiC substrate having a higher thermal conductivity than a sapphire (Al2O3) substrate, or at least one of Si, GaAs, GaP, InP, and Ga2O3. Can be used.

또한, 상기 제1도전형 반도체층(353)은 n형 반도체층이 되고, 제2도전형 반도체층(355)은 p형 반도체층이 될 수 있다. p형 반도체층, 활성층 및 n형 반도체층은 epitaxial하게 기판상에서 성장한다.In addition, the first conductive type semiconductor layer 353 may be an n-type semiconductor layer, and the second conductive type semiconductor layer 355 may be a p-type semiconductor layer. The p-type semiconductor layer, the active layer, and the n-type semiconductor layer grow epitaxially on the substrate.

다음은, p형 반도체와 n형 반도체를 분리하기 위한 식각 과정이 수행된다. 예를 들어, 도 14의 (b)를 참조하면, 상기 제2도전형 반도체층(355)의 적어도 일부를 식각하여, 상기 제2도전형 반도체층(355)을 복수의 반도체층(355a, 355b)으로 구획한다.Next, an etching process for separating the p-type semiconductor and the n-type semiconductor is performed. For example, referring to FIG. 14B, at least a portion of the second conductive type semiconductor layer 355 is etched to form the second conductive type semiconductor layer 355 into a plurality of semiconductor layers 355a and 355b. ).

도시에 의하면, 상기 복수의 반도체층(355a, 355b)은 상기 식각에 의하여 복수의 라인으로 분리된다. 즉, 상기 복수의 반도체층(355a, 355b)은 각각 일방향을 따라 연장되는 라인 형상으로 이루어질 수 있다.As illustrated, the plurality of semiconductor layers 355a and 355b are separated into a plurality of lines by the etching. That is, the plurality of semiconductor layers 355a and 355b may each have a line shape extending along one direction.

이와 같이 스트라이프(stripe) 형태의 Mesa는 photolithography를 이용하여 패턴으로 형성될 수 있다. 이 후에, PR mask로 BCl3/Cl2/Ar Gas를 이용하여 건식 식각할 수 있다.As such, the stripe-shaped Mesa may be formed in a pattern using photolithography. After that, dry etching can be performed using BCl3/Cl2/Ar Gas as a PR mask.

다음은, 각각의 반도체 발광소자를 기판상에서 분리하기 위한 Isolation 과정이 수행된다. 보다 구체적으로, 상기 복수의 반도체층(355a, 355b)에 마스크(360)를 적층하고, 상기 마스크(360)를 적층한 후에, 식각을 통하여 상기 기판상에서 복수의 반도체 발광소자를 서로 고립(isolation)시킨다.Next, an isolation process for separating each semiconductor light emitting device from the substrate is performed. More specifically, after stacking the mask 360 on the plurality of semiconductor layers 355a and 355b, and after stacking the mask 360, the plurality of semiconductor light emitting devices are isolated from each other on the substrate through etching. Let it.

상기 마스크를 적층하는 단계에서 상기 제1도전형 반도체층(353)은 상기 마스크(360)에 의하여 덮이지 않는 노출영역을 포함하게 된다. 이러한 노출영역이 식각되어, 각각의 반도체 발광소자들의 사이에 이격공간을 형성하게 된다. 이러한 이격공간을 통하여 반도체 발광소자들은 서로에 대하여 고립시키도록, 상기 고립(isolation)하는 단계에서 상기 노출영역은 상기 기판이 드러날때까지 완전히 식각될 수 있다.In the step of laminating the mask, the first conductive type semiconductor layer 353 includes an exposed area not covered by the mask 360. This exposed area is etched to form a space between the respective semiconductor light emitting devices. In the step of isolating the semiconductor light emitting devices to be isolated from each other through the spaced space, the exposed area may be completely etched until the substrate is exposed.

여기서, 상기 마스크(360)는 상기 복수의 반도체층(355a, 355b)이 형성하는 복수의 라인과 수직한 방향으로 형성되는 복수의 마스크 라인을 구비한다. 이 경우에, 상기 복수의 반도체층(355a, 355b)은 적어도 일부가 상기 복수의 마스크 라인의 사이에서 노출된다. 이렇게 노출되는 부분이 상기 고립하는 단계에서 식각되어진다. 이와 같이, Mesa의 스트라이프 패턴과 겹쳐지도록 Isolation 패턴을 형성하고 PR mask로 Mesa에서와 동일하게 식각을 하게 된다.Here, the mask 360 includes a plurality of mask lines formed in a direction perpendicular to a plurality of lines formed by the plurality of semiconductor layers 355a and 355b. In this case, at least a portion of the plurality of semiconductor layers 355a and 355b is exposed between the plurality of mask lines. The exposed portion is etched in the isolating step. In this way, an isolation pattern is formed so as to overlap with the stripe pattern of Mesa, and etching is performed with the PR mask in the same manner as in Mesa.

보다 구체적으로, 상기 고립하는 단계에서 상기 복수의 반도체층(355a, 355b)의 적어도 일부가 식각되도록, 상기 마스크(360)는 상기 복수의 반도체층(355a, 355b)의 일부분을 덮도록 형성된다.More specifically, the mask 360 is formed to cover a portion of the plurality of semiconductor layers 355a and 355b so that at least a portion of the plurality of semiconductor layers 355a and 355b is etched in the isolating step.

보다 구체적으로, 도 14의 (c)를 참조하면, 상기 복수의 반도체층(355a, 355b)은 각각,상기 마스크(360)에 의하여 덮이는 제1영역(355c)과, 상기 마스크에 의하여 덮이지 않는 제2영역(355d)으로 구획된다. 상기 제2영역(355d)은 마스크(360)에 의하여 덮이지 않기에, 상기 고립(isolation)하는 단계에서 상기 제1도전형 반도체층(353)과 함께 식각된다. 즉, 상기 제2영역(355d)은 상기 고립(isolation)하는 단계에서 식각되는 것이다.More specifically, referring to FIG. 14C, the plurality of semiconductor layers 355a and 355b are each covered by a first region 355c covered by the mask 360 and covered by the mask. It is divided into a second region 355d that is not. Since the second region 355d is not covered by the mask 360, it is etched together with the first conductive semiconductor layer 353 in the isolation step. That is, the second region 355d is etched in the isolation step.

도 14의 (d)를 참조하면, 상기 식각에 의하여 상기 제1도전형 반도체층(353)의 노출영역이 완전히 제거된 후에도 상기 복수의 반도체층(355a, 355b)의 제2영역(355d)은 일부(R)가 잔존하게 된다. 본 예시에서, 상기 식각에 의하여 상기 제1도전형 반도체층(353)의 노출영역이 완전히 제거된 후에도 상기 제2영역(355d)에 대한 식각은 유지된다. 이와 같이, 상기 제2영역은, 도 14의 (e)와 같이, 상기 고립(isolation)하는 단계에서 완전히 제거된다. Referring to FIG. 14D, even after the exposed region of the first conductive semiconductor layer 353 is completely removed by the etching, the second region 355d of the plurality of semiconductor layers 355a and 355b is Some (R) will remain. In this example, even after the exposed region of the first conductive semiconductor layer 353 is completely removed by the etching, the etching of the second region 355d is maintained. As such, the second region is completely removed in the isolation step, as shown in FIG. 14E.

즉, 6~8um의 반도체가 모두 식각이 되면 기판(사파이어)이 드러나게 되고, BCl3/Cl2/Ar Gas로 사파이어의 식각 속도는 GaN 대비 느리기 때문에 Mesa 공정에서 식각이 되지 않고, Isolation 공정에서 식각이 된 부분에서 단차가 사라지게 된다.That is, when all 6~8um semiconductors are etched, the substrate (sapphire) is exposed, and the etching rate of sapphire with BCl3/Cl2/Ar Gas is slower than that of GaN. The step difference disappears from the part.

이와 같은 방법에 의하면, 상기 복수의 반도체 발광소자에서 상기 제1도전형 반도체층(353)의 단부와 제2도전형 반도체층(355)의 단부는 서로 동일평면상에 배치되어 상기 복수의 반도체 발광소자의 일측면을 형성하게 된다. 결론적으로, 상기 마스크에서 상기 제1영역(355c)과 제2영역(355d)의 경계가 상기 일측면에 대응하도록 위치하게 되는 것이다. According to this method, in the plurality of semiconductor light emitting devices, the end of the first conductive type semiconductor layer 353 and the end of the second conductive type semiconductor layer 355 are disposed on the same plane to each other to emit light of the plurality of semiconductors. It forms one side of the device. In conclusion, in the mask, the boundary between the first region 355c and the second region 355d is positioned to correspond to the one side surface.

이와 같은 구조에서는 칩(Chip)간의 Isolation과 Mesa 공정에서, Mesa 공정 후의 제2반도체층의 측면이 Isolation 공정후의 제1반도체층의 측면과 동일평면상에서 일체화되기에, 발광면적이 증가하게 된다. In such a structure, in the isolation and Mesa process between chips, since the side surface of the second semiconductor layer after the Mesa process is integrated on the same plane as the side surface of the first semiconductor layer after the isolation process, the light emitting area increases.

즉, 본 발명에서는 수십 um 단위의 발광다이오드 제작에 있어 P-형 반도체, N-형 반도체를 분리하기 위한 Mesa 공정과 각각의 Chip을 분리하기 위한 Isolation 공정을 일체형으로 함으로써, Mesa 바깥쪽의 align을 위한 면적이 불필요해 소자의 발광 면적을 늘릴수 있다. That is, in the present invention, when manufacturing a light emitting diode of several tens of um, the Mesa process for separating the P-type semiconductor and the N-type semiconductor and the Isolation process for separating each chip are integrated, so that the alignment of the outside of the Mesa is achieved. The light emitting area of the device can be increased because the area for the device is unnecessary.

또한, 상기 제1도전형 반도체층(353)과 상기 제2도전형 반도체층(355)에는 각각, 전류 주입을 위한 전극용 금속막(p형 전극 및 n형 전극)이 증착된다. In addition, metal films for electrodes (p-type electrode and n-type electrode) for current injection are deposited on the first conductive semiconductor layer 353 and the second conductive semiconductor layer 355, respectively.

상기 반도체 발광소자들을 이용하여 디스플레이 장치를 구현하기 위하여, 이후에 기판(1012)을 배선기판에 열압착한다. 예를 들어, 배선기판과 기판(1012)은 ACF press head 를 적용하여 열압착될 수 있다. 상기 열압착에 의하여 배선기판과 기판(1012)은 본딩(bonding)된다. 열압착에 의하여 전도성을 갖는 이방성 전도성 필름의 특성에 의해 반도체 발광 소자(1050)와 보조전극(1070) 및 제2전극(1040, 이상 도 13 참조)의 사이의 부분만 전도성을 가지게 되며, 이를 통하여 전극들과 반도체 발광소자(1050)의 p형 전극 및 n형 전극은 전기적으로 연결될 수 있다. 이 경우에, p형 전극의 면적이 종래보다 넓어지므로, 전류주입을 위한 접촉면적도 증가하게 된다.In order to implement a display device using the semiconductor light emitting devices, the substrate 1012 is then thermally compressed to the wiring board. For example, the wiring board and the board 1012 may be thermocompressed by applying an ACF press head. The wiring board and the substrate 1012 are bonded by the thermal compression bonding. Due to the characteristics of the anisotropic conductive film having conductivity by thermocompression bonding, only the portion between the semiconductor light emitting device 1050 and the auxiliary electrode 1070 and the second electrode 1040 (see FIG. 13 above) has conductivity, through which The electrodes and the p-type electrode and the n-type electrode of the semiconductor light emitting device 1050 may be electrically connected. In this case, since the area of the p-type electrode is wider than in the prior art, the contact area for current injection is also increased.

마지막으로, 기판(1012)은, 예를 들어, 제2기판(1012)은 레이저 리프트 오프법(Laser Lift-off, LLO) 또는 화학적 리프트 오프법(Chemical Lift-off, CLO)을 이용하여 제거될 수 있다.Finally, the substrate 1012, for example, the second substrate 1012 to be removed using a laser lift-off method (Laser Lift-off, LLO) or a chemical lift-off method (Chemical Lift-off, CLO). I can.

상기에서 설명된 제조방법은, 본 발명의 다른 구조에도 응용될 수 있다. 이항, 이러한 본 발명의 변형예에 대하여 설명한다. 도 15a 내지 도 15c는 본 발명의 제조방법의 변형예들을 나타내는 개념도들이다.The manufacturing method described above can be applied to other structures of the present invention. [0038] The following will be described with respect to the two clauses, such a modified example of the present invention. 15A to 15C are conceptual diagrams showing modified examples of the manufacturing method of the present invention.

본 도면들을 참조하면, 복수의 반도체층의 복수의 라인은 서로 교차하는 제1라인(456a)과 제2라인(456b)을 포함한다(각 도면의 (a) 참조). 이 경우에, 마스크는 상기 제1라인(456a)과 제2라인(456b)을 함께 덮도록 형성된다. 예를 들어, 십자 형태로 Mesa를 식각한 후에, Mesa와 겹쳐지도록 Isolation이 형성된다. Referring to the drawings, a plurality of lines of a plurality of semiconductor layers include a first line 456a and a second line 456b intersecting each other (refer to (a) of each drawing). In this case, the mask is formed to cover the first line 456a and the second line 456b together. For example, after etching Mesa in the shape of a cross, Isolation is formed so as to overlap with Mesa.

도 15a의 (b)를 참조하면, 마스크(460)가 제1라인(456a)과 제2라인(456b)이 서로 만나는 교차부분에서 일측에 치우치도록 배치되면, 반도체 발광소자에서 p 도전형 반도체층(455)의 서로 만나는 양변과 n 도전형 반도체층(453)의 서로 만나는 양변이 서로 일치하는 구조가 가능하게 된다. Referring to FIG. 15A(b), when the mask 460 is arranged to be biased to one side at the intersection where the first line 456a and the second line 456b meet each other, the p-conductivity semiconductor in the semiconductor light emitting device A structure in which both sides of the layer 455 meet each other and both sides of the n-conductivity semiconductor layer 453 coincide with each other is possible.

다른 예로서, 도 15b의 (b)를 참조하면, 마스크(560)가 제1라인(456a)과 제2라인(456b)이 서로 만나는 교차부분들 중 인접한 한쌍을 모두 덮도록 배치되면, p 도전형 반도체층(455)의 안쪽으로 n 도전형 반도체층(453)이 매몰되어 있는 구조가 형성될 수 있다. 또한, 도 15c의 (b)를 참조하면, 마스크(660)가 제1라인(456a)과 제2라인(456b)이 서로 만나는 교차부분을 기준으로 좌우대칭으로 상기 교차부분을 덮도록 배치되면, p 도전형 반도체층(455)에서 두개의 n 도전형 반도체층(453)을 공유하는 구조도 가능하게 된다.As another example, referring to (b) of FIG. 15B, when the mask 560 is disposed to cover all adjacent pairs of intersections where the first line 456a and the second line 456b meet each other, p conduction A structure in which the n-type semiconductor layer 453 is buried inside the type semiconductor layer 455 may be formed. In addition, referring to (b) of FIG. 15C, when the mask 660 is disposed to cover the intersection portion symmetrically with respect to the intersection portion where the first line 456a and the second line 456b meet each other, In the p-conductivity semiconductor layer 455, a structure in which two n-conductivity semiconductor layers 453 are shared is also possible.

이와 같이 본 발명의 제조방법에 의하면, 여러가지 구조의 반도체 발광소자의 구현이 가능하게 된다.As described above, according to the manufacturing method of the present invention, it is possible to implement a semiconductor light emitting device having various structures.

이상에서 설명한 반도체 발광 소자, 이의 제조방법 및 이를 이용한 디스플레이 장치는 위에서 설명된 실시예들의 구성과 방법에 한정되는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.The semiconductor light emitting device described above, a method of manufacturing the same, and a display device using the same are not limited to the configuration and method of the above-described embodiments, and the embodiments are all or part of each of the embodiments so that various modifications can be made It may be configured in combination.

Claims (15)

기판상에 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 차례로 성장시키는 단계;
상기 제2도전형 반도체층의 적어도 일부를 식각하여, 상기 제2도전형 반도체층을 복수의 반도체층으로 구획하는 단계;
상기 복수의 반도체층의 일부분을 덮도록 마스크를 적층하는 단계; 및
상기 마스크를 적층한 후에, 식각을 통하여 상기 기판상에서 복수의 반도체 발광소자를 서로 고립(isolation)하는 단계를 포함하며,
상기 마스크를 적층하는 단계에서,
상기 복수의 반도체층은 상기 마스크에 의하여 덮이는 제1영역과, 상기 마스크에 의하여 덮이지 않는 제2영역으로 구획되고,
상기 제1도전형 반도체층은 마스크에 의하여 덮이지 않는 노출영역을 포함하며,
상기 제2영역 및 상기 노출영역은 상기 고립(isolation)하는 단계에서 식각되고, 상기 노출영역이 완전히 제거된 후에도 상기 제2영역이 완전히 제거될 때까지 상기 제2영역에 대한 식각이 유지되는 것을 특징으로 하는, 반도체 발광소자의 제조방법.Sequentially growing a first conductive type semiconductor layer, an active layer, and a second conductive type semiconductor layer on a substrate;
Dividing the second conductive type semiconductor layer into a plurality of semiconductor layers by etching at least a portion of the second conductive type semiconductor layer;
Stacking a mask to cover a portion of the plurality of semiconductor layers; And
After laminating the mask, it includes the step of isolating a plurality of semiconductor light emitting devices from each other on the substrate through etching,
In the step of laminating the mask,
The plurality of semiconductor layers are divided into a first region covered by the mask and a second region not covered by the mask,
The first conductive semiconductor layer includes an exposed region not covered by a mask,
The second region and the exposed region are etched in the isolating step, and the etching of the second region is maintained until the second region is completely removed even after the exposed region is completely removed. A method of manufacturing a semiconductor light emitting device. 삭제delete 삭제delete 제1항에 있어서,
상기 복수의 반도체 발광소자에서 상기 제1도전형 반도체층의 단부와 제2도전형 반도체층의 단부는 서로 동일평면상에 배치되어 상기 복수의 반도체 발광소자의 일측면을 형성하며,
상기 제1영역과 제2영역의 경계는 상기 일측면에 대응하도록 위치하는 것을 특징으로 하는 반도체 발광소자의 제조방법.The method of claim 1,
In the plurality of semiconductor light emitting devices, an end of the first conductive type semiconductor layer and an end of the second conductive type semiconductor layer are disposed on the same plane to form one side of the plurality of semiconductor light emitting devices,
A method of manufacturing a semiconductor light emitting device, wherein a boundary between the first region and the second region is positioned to correspond to the one side surface. 제1항에 있어서,
상기 제2도전형 반도체층의 적어도 일부를 식각하여 구획된 복수의 반도체층은 복수의 라인을 형성하는 것을 특징으로 하는 반도체 발광소자의 제조방법.The method of claim 1,
A method of manufacturing a semiconductor light emitting device, wherein the plurality of semiconductor layers partitioned by etching at least a portion of the second conductive type semiconductor layer form a plurality of lines. 제5항에 있어서,
상기 마스크는 상기 복수의 라인과 수직한 방향으로 형성되는 복수의 마스크 라인을 구비하고,
상기 복수의 반도체층은 적어도 일부가 상기 복수의 마스크 라인의 사이에서 노출되는 것을 특징으로 하는 반도체 발광소자의 제조방법.The method of claim 5,
The mask includes a plurality of mask lines formed in a direction perpendicular to the plurality of lines,
A method of manufacturing a semiconductor light emitting device, wherein at least a portion of the plurality of semiconductor layers is exposed between the plurality of mask lines. 제5항에 있어서,
상기 복수의 라인은 서로 교차하는 제1라인과 제2라인을 포함하고,
상기 마스크는 상기 제1라인 및 제2라인을 함께 덮도록 형성되는 것을 특징으로 하는 반도체 발광소자의 제조방법.The method of claim 5,
The plurality of lines includes a first line and a second line intersecting each other,
The method of manufacturing a semiconductor light emitting device, wherein the mask is formed to cover the first line and the second line together. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020140082059A 2014-07-01 2014-07-01 Manufacturing method for semiconductor light emitting device KR102226455B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140082059A KR102226455B1 (en) 2014-07-01 2014-07-01 Manufacturing method for semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140082059A KR102226455B1 (en) 2014-07-01 2014-07-01 Manufacturing method for semiconductor light emitting device

Publications (2)

Publication Number Publication Date
KR20160003511A KR20160003511A (en) 2016-01-11
KR102226455B1 true KR102226455B1 (en) 2021-03-11

Family

ID=55169640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140082059A KR102226455B1 (en) 2014-07-01 2014-07-01 Manufacturing method for semiconductor light emitting device

Country Status (1)

Country Link
KR (1) KR102226455B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6289718B1 (en) * 2017-01-02 2018-03-07 ルーメンス カンパニー リミテッド LED display device
EP4105995A4 (en) * 2020-02-13 2023-11-08 LG Electronics, Inc. Display device using semiconductor light emitting element, and method for manufacturing same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3625309B2 (en) * 1995-03-16 2005-03-02 ローム株式会社 Manufacturing method of semiconductor light emitting device
KR101007130B1 (en) 2009-02-18 2011-01-10 엘지이노텍 주식회사 Light emitting device and method for fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3625309B2 (en) * 1995-03-16 2005-03-02 ローム株式会社 Manufacturing method of semiconductor light emitting device
KR101007130B1 (en) 2009-02-18 2011-01-10 엘지이노텍 주식회사 Light emitting device and method for fabricating the same

Also Published As

Publication number Publication date
KR20160003511A (en) 2016-01-11

Similar Documents

Publication Publication Date Title
US10083944B2 (en) Display device using semiconductor light emitting device and fabrication method thereof
US9799634B2 (en) Display device using semiconductor light emitting device
KR102591412B1 (en) Display device using semiconductor light emitting diode
US9837388B2 (en) Display device using semiconductor light emitting device
US9093629B2 (en) Display device using semiconductor light emitting device and method of fabricating the same
US9502389B2 (en) Display device using semiconductor light emitting device
US10368417B2 (en) Display device having semiconductor light-emitting device with inclined portion
US9082947B2 (en) Display device using semiconductor light emitting device
US9406656B2 (en) Display device using semiconductor light emitting device and method of fabricating the same
US9206967B2 (en) Display device using semiconductor light emitting device
US9257482B2 (en) Display device using semiconductor light emitting device
US9831222B2 (en) Display device using semiconductor light emitting device and method for manufacturing the same
US9842764B2 (en) Display device using semiconductor light emitting devices and method for manufacturing the same
KR102227086B1 (en) Display device using semiconductor light emitting device
KR20200106039A (en) Display device using semiconductor light emitting device and manufacturing method thereof
KR102014258B1 (en) Display device using semiconductor light emitting device and method of fabricating the same
US20220238759A1 (en) Display device using micro led
US10276632B2 (en) Display device using semiconductor light-emitting diodes, and manufacturing method therefor
KR102226455B1 (en) Manufacturing method for semiconductor light emitting device
US20210399171A1 (en) Semiconductor light-emitting device, method of manufacturing thereof, and display device including the same
KR102462881B1 (en) Display device using semiconductor light emitting device
KR102613757B1 (en) Display device using semiconductor light emitting device and method for manufacturing
KR20200005096A (en) Display device using semiconductor light emitting device and method for manufacturing
KR20200104876A (en) Display device using semiconductor light emitting device
KR102459573B1 (en) Display device using semiconductor light emitting device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right