KR102226020B1 - 도전 라인 및 도전 플레이트를 포함하는 전송 라인 - Google Patents

도전 라인 및 도전 플레이트를 포함하는 전송 라인 Download PDF

Info

Publication number
KR102226020B1
KR102226020B1 KR1020150029815A KR20150029815A KR102226020B1 KR 102226020 B1 KR102226020 B1 KR 102226020B1 KR 1020150029815 A KR1020150029815 A KR 1020150029815A KR 20150029815 A KR20150029815 A KR 20150029815A KR 102226020 B1 KR102226020 B1 KR 102226020B1
Authority
KR
South Korea
Prior art keywords
conductive
line
width
transmission line
conductive pattern
Prior art date
Application number
KR1020150029815A
Other languages
English (en)
Other versions
KR20160107399A (ko
Inventor
주지호
김경옥
곽명준
박재규
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020150029815A priority Critical patent/KR102226020B1/ko
Publication of KR20160107399A publication Critical patent/KR20160107399A/ko
Application granted granted Critical
Publication of KR102226020B1 publication Critical patent/KR102226020B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/088—Stacked transmission lines

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 전송 라인에 관한 것이다. 본 발명의 전송 라인은, 제1 부분에서 제1 폭을 갖고 제2 부분에서 제1 폭보다 작은 제2 폭을 갖는 제1 도전 라인, 제1 부분과 평행한 제3 부분에서 제1 폭을 갖고 제2 부분과 평행한 제4 부분에서 제2 폭을 갖는 제2 도전 라인, 그리고 제1 도전 라인의 제1 부분의 하부 및 제2 도전 라인의 제3 부분의 하부를 제외한 영역에 배치되며, 제1 및 제2 도전 라인들의 하부에서 제1 및 제2 도전 라인들과 평행하게 이격되어 배치되는 도전 플레이트로 구성된다.

Description

도전 라인 및 도전 플레이트를 포함하는 전송 라인{TRANSMISSION LINE INCLUDING CONDUCTIVE LINE AND CONDUCTIVE PLATE}
본 발명은 전자 장치에 관한 것으로, 더 상세하게는 고주파 신호를 전송하는 도전 라인 및 도전 플레이트를 포함하는 전송 라인에 관한 것이다.
전송 라인(transmission line)은 둘 이상의 도체들을 포함하여, 둘 이상의 도체들에 의해 형성되는 저항, 커패시턴스, 인덕턴스 등의 특성을 이용하여 고주파 신호를 전송하는 신호 라인이다.
전송 라인을 제조할 때에, 다양한 요인으로 인해 전송 라인의 폭이 변화될 수 있다. 예를 들어, 전송 라인 중에서 신호가 전달되는 부분의 폭은 집적도를 향상시키기 위하여 작게 설정될 수 있다. 전송 라인 중에서 패드를 통해 다른 장치와 연결되는 부분의 폭은 연결의 안정성을 향상시키기 위하여 넓게 설정될 수 있다.
전송 라인의 폭이 변화할 때에, 전송 라인의 임피던스가 변화할 수 있다. 전송 라인의 임피던스가 변화하면, 전송 라인를 통해 전달되는 신호가 반사되거나 손실될 수 있다. 따라서, 전송 라인의 폭이 변화하여도, 전송 라인의 임피던스를 일정하게 유지할 수 있는 새로운 장치 및 방법에 대한 연구가 요구되고 있다.
본 발명의 목적은, 신호가 전달되는 도전 라인의 폭이 변화하여도 도전 라인의 임피던스가 유지되는 전송 라인를 제공하는 데에 있다.
본 발명의 실시 예에 따른 전송 라인은, 제1 부분에서 제1 폭을 갖고, 제2 부분에서 상기 제1 폭보다 작은 제2 폭을 갖는 제1 도전 라인; 상기 제1 부분과 평행한 제3 부분에서 상기 제1 폭을 갖고, 상기 제2 부분과 평행한 제4 부분에서 상기 제2 폭을 갖는 제2 도전 라인; 그리고 상기 제1 도전 라인의 상기 제1 부분의 하부 및 상기 제2 도전 라인의 상기 제3 부분의 하부를 제외한 영역에 배치되며, 상기 제1 및 제2 도전 라인들의 하부에서 상기 제1 및 제2 도전 라인들과 평행하게 이격되어 배치되는 도전 플레이트를 포함한다.
실시 예로서, 상기 도전 플레이트는 상기 제1 부분 및 상기 제3 부분의 하부에 빈 공간(void)을 갖고, 상기 빈 공간의 폭은 상기 제1 부분 및 상기 제3 부분으로부터 상기 제2 부분 및 상기 제4 부분의 방향을 따라 감소한다.
실시 예로서, 상기 제2 도전 라인과 대향하는 방향의 상기 제1 도전 라인의 측면에서 상기 제1 도전 라인과 평행하게 배치되며, 제1 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제1 도전 패턴을 더 포함한다.
실시 예로서, 상기 제1 도전 패턴은 상기 제1 부분과 평행한 제5 부분에서 제3 폭을 갖고, 상기 제2 부분과 평행한 제6 부분에서 상기 제3 폭보다 큰 제4 폭을 갖는다.
실시 예로서, 상기 제1 도전 라인과 대향하는 방향의 상기 제2 도전 라인의 측면에서 상기 제2 도전 라인과 평행하게 배치되며, 제2 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제2 도전 패턴을 더 포함한다.
실시 예로서, 상기 제2 도전 패턴은 상기 제3 부분과 평행한 제5 부분에서 제3 폭을 갖고, 상기 제4 부분과 평행한 제6 부분에서 상기 제3 폭보다 큰 제4 폭을 갖는다.
실시 예로서, 상기 제2 도전 라인과 대향하는 방향의 상기 제1 부분의 측면에서 상기 제1 부분과 평행하게 배치되며, 제1 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제1 도전 패턴을 더 포함한다.
실시 예로서, 상기 제1 도전 패턴의 폭은 상기 제2 부분에 가까워질 수록 증가한다.
실시 예로서, 상기 제1 도전 라인과 대향하는 방향의 상기 제3 부분의 측면에서 상기 제3 부분과 평행하게 배치되며, 제2 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제2 도전 패턴을 더 포함한다.
실시 예로서, 상기 제2 도전 패턴의 폭은 상기 제4 부분에 가까워질 수록 증가한다.
실시 예로서, 상기 제1 도전 라인은 제5 부분에서 상기 제2 폭보다 작은 제3 폭을 갖고, 상기 제2 도전 라인은 제6 부분에서 상기 제2 폭보다 작은 상기 제3 폭을 갖는다.
실시 예로서, 상기 제2 도전 라인과 대향하는 방향의 상기 제5 부분의 측면에서 상기 제5 부분과 평행하게 배치되며, 제1 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제1 도전 패턴을 더 포함한다.
실시 예로서, 상기 제1 도전 라인과 대향하는 방향의 상기 제6 부분의 측면에서 상기 제6 부분과 평행하게 배치되며, 제2 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제1 도전 패턴을 더 포함한다.
실시 예로서, 상기 제5 부분과 상기 제6 부분의 사이에서 상기 제5 부분과 상기 제6 부분에 평행하게 배치되며, 비아 콘택을 통해 상기 도전 플레이트와 연결되는 도전 패턴을 더 포함한다.
본 발명의 다른 실시 예에 따른 전송 라인은, 제1 부분에서 제1 폭을 갖고, 제2 부분에서 상기 제1 폭보다 작은 제2 폭을 갖고, 제3 부분에서 상기 제2 폭보다 작은 제3 폭을 갖는 도전 라인; 상기 도전 라인의 상기 제1 부분의 하부를 제외한 영역에 배치되며, 상기 도전 라인의 하부에서 상기 도전 라인과 평행하게 이격되어 배치되는 도전 플레이트; 상기 제3 부분의 일 측면에서 상기 제3 부분과 평행하게 배치되며, 제1 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제1 도전 패턴; 그리고 상기 제3 부분의 다른 측면에서 상기 제3 부분과 평행하게 배치되며, 제2 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제2 도전 패턴을 포함한다.
실시 예로서, 상기 도전 플레이트는 상기 제1 부분의 하부에 빈 공간(void)을 갖고, 상기 빈 공간의 폭은 상기 제1 부분으로부터 상기 제2 부분으로의 방향을 따라 감소한다.
실시 예로서, 상기 제1 부분의 일 측면에서 상기 제1 부분과 평행하게 배치되며, 제3 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제3 도전 패턴; 그리고 상기 제1 부분의 다른 측면에서 상기 제1 부분과 평행하게 배치되며, 제4 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제4 도전 패턴을 더 포함한다.
실시 예로서, 상기 제3 및 제4 도전 패턴들 각각의 폭은 상기 제2 부분에 가까워질 수록 증가한다.
본 발명의 실시 예에 따르면, 도전 라인들의 가장 넓은 폭을 갖는 부분들의 하부에서 접지 플레이트의 일부분이 제거된다. 따라서, 가장 넓은 폭을 갖는 부분들의 임피던스가 증가하며, 균일한 임피던스를 갖는 전송 라인이 제공된다.
도 1은 본 발명의 제1 실시 예에 따른 전송 라인을 보여준다.
도 2는 본 발명의 제2 실시 예에 따른 전송 라인을 보여준다.
도 3은 본 발명의 제3 실시 예에 따른 전송 라인을 보여준다.
도 4는 본 발명의 제4 실시 예에 따른 전송 라인을 보여준다.
도 5는 본 발명의 제5 실시 예에 따른 전송 라인을 보여준다.
도 6은 본 발명의 제6 실시 예에 따른 전송 라인을 보여준다.
도 7은 본 발명의 제7 실시 예에 따른 전송 라인을 보여준다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 제1 실시 예에 따른 전송 라인(10a)을 보여준다. 도 1을 참조하면, 전송 라인(10a)은 제1 도전 라인(200a), 제2 도전 라인(200b), 그리고 도전 플레이트(100)를 포함한다.
제1 및 제2 도전 라인들(200a, 200b)은 서로 평행하게 배치될 수 있다. 제1 및 제2 도전 라인들(200a, 200b)은 고주파 신호를 전달할 수 있다. 도전 플레이트(100)는 제1 및 제2 도전 라인들(200a, 200b)의 하부에서 제1 및 제2 도전 라인들(200a, 200b)과 이격되어 배치될 수 있다. 도전 플레이트(100)는 제1 및 제2 도전 라인들(200a, 200b)과 평행하게 배치될 수 있다, 도전 플레이트(100)는 접지 전압이 공급되는 도전 패턴일 수 있다.
제1 도전 라인(200a) 및 제2 도전 라인(200b)의 폭은 변화할 수 있다. 예를 들어, 제1 도전 라인(200a)은 제1 폭을 갖는 제1 부분(210a), 제1 폭보다 작은 제2 폭을 갖는 제2 부분(220a), 그리고 제1 부분(210a)과 제2 부분(220a)을 연결하는 제3 부분(230a)을 가질 수 있다. 제2 도전 라인(200b)은 제1 폭을 갖는 제1 부분(210b), 제1 폭보다 작은 제2 폭을 갖는 제2 부분(220b), 그리고 제1 부분(210b)과 제2 부분(220b)을 연결하는 제3 부분(230b)을 가질 수 있다. 예를 들어, 제1 도전 라인(200a)의 제1 부분(210a)과 제2 도전 라인(200b)의 제1 부분(210b)은 외부 장치와 연결되는 패드가 형성되는 부분들일 수 있다.
제1 및 제2 도전 라인들(200a, 200b)의 제1 부분들(210a, 210b) 각각의 폭은 제2 부분들(220a, 220b) 각각의 폭보다 크다. 따라서, 제1 부분들(210a, 210b) 각각의 저항은 제2 부분들(220a, 220b) 각각의 저항보다 작다. 따라서, 도전 플레이트(100)가 균일한 평면으로 제공되는 경우, 전송 라인(10a)의 임피던스는 제1 및 제2 도전 라인들(200a, 200b)의 폭들의 변화에 따라 변화한다. 전송 라인(10a)의 임피던스의 변화는 신호의 반사 및 손실을 증가시킨다.
본 발명의 실시 예에 따른 전송 라인(10a)에서, 도전 플레이트(100)는 빈 공간(VOID)을 갖는다. 예를 들어, 도전 플레이트(100)의 빈 공간(VOID)은 제1 및 제2 도전 라인들(200a, 200b)의 제1 부분들(210a, 210b)의 하부에 배치될 수 있다. 제1 부분들(210a, 210b)의 하부에 빈 공간(VOID)이 배치되면, 제1 부분들(210a, 210b)과 도전 플레이트(100) 사이의 커패시턴스가 감소한다. 따라서, 제1 부분들(210a, 210b)에서, 전송 라인(10a)의 임피던스가 증가한다.
결과적으로, 도전 플레이트(100)가 제1 부분들(210a, 210b)의 하부에 빈 공간(VOID)을 가지면, 제1 부분들(210a, 210b) 각각의 폭의 증가에 의한 전송 라인(10a)의 임피던스의 감소가 상쇄될 수 있다. 즉, 제1 및 제2 도전 라인들(200a, 200b) 각각의 폭이 변화하여도, 전송 라인(10a)의 임피던스는 균일하게 유지될 수 있다. 따라서, 전송 라인(10a)에서 발생하는 신호의 반사 및 손실이 방지되며, 향상된 전송 효율을 갖는 전송 라인(10a)이 제공된다.
예시적으로, 제1 도전 라인(200a)의 제3 부분(230a)의 폭과 제2 도전 라인(200b)의 제3 부분(230b)의 폭은 제2 부분들(220a, 220b)로의 방향에 따라 점차 감소한다. 따라서, 도전 플레이트(100)의 빈 공간(VOID)의 폭 또한, 제1 및 제2 도전 라인들(200a, 200b)의 제1 부분들(210a, 210b)로부터 제2 부분들(220a, 220b)로의 방향에 따라 점차 감소할 수 있다.
예시적으로, 빈 공간(VOID)의 폭은 제1 및 제2 도전 라인(200a, 200b)의 제1 부분들(210a, 210b)에 대응하는 위치에서 달성하고자 하는 전송 라인(10a)의 임피던스에 따라 달라질 수 있다.
도 2는 본 발명의 제2 실시 예에 따른 전송 라인(10b)을 보여준다. 전송 라인(10b)은 제1 도전 패턴(300a) 및 제2 도전 패턴(300b)을 더 포함하는 것을 제외하면, 도 1을 참조하여 설명된 전송 라인(10a)과 동일한 구조를 갖는다. 따라서, 간결한 설명을 위하여, 중복되는 구조들에 대한 설명은 생략된다. 또한, 도 2에서, 중복되는 구조들 중 일부의 참조 번호들이 생략되어 있다.
도 2를 참조하면, 제2 도전 라인(200b)과 대향하는 방향의 제1 도전 라인(200a)의 측면에, 제1 도전 패턴(300a)이 제공된다. 제1 도전 패턴(300a)은 제1 도전 라인(200a)과 평행하게 배치된다. 제1 도전 패턴(300a)은 비아 콘택들(VC)을 통해 도전 플레이트(100)와 연결된다. 제1 도전 라인(200a)과 대향하는 방향의 제2 도전 라인(200b)의 측면에, 제2 도전 패턴(300b)이 제공된다. 제2 도전 패턴(300b)은 제2 도전 라인(200b)과 평행하게 배치된다. 제2 도전 패턴(300b)은 비아 콘택들(VC)을 통해 도전 플레이트(100)와 연결된다.
제1 및 제2 도전 패턴들(300a, 300b)은 도전 플레이트(100)를 통해 접지 전압을 공급받을 수 있다. 제1 및 제2 도전 패턴들(300a, 300b)은 제1 및 제2 도전 라인들(200a, 200b)과 용량성 결합(capacitive coupling)을 형성할 수 있다.
제1 및 제2 도전 라인들(200a, 200b) 각각의 폭이 변화함에 따라, 제1 및 제2 도전 패턴들(300a, 300b) 각각의 폭 또한 변화할 수 있다. 예를 들어, 제1 및 제2 도전 라인들(200a, 200b)의 제1 부분들(210a, 210b)에 대응하는 위치에, 제1 및 제2 도전 패턴들(300a, 300b)의 제1 부분들(310a, 310b)이 배치될 수 있다. 제1 및 제2 도전 라인들(200a, 200b)의 제2 부분들(220a, 220b)에 대응하는 위치에, 제1 및 제2 도전 패턴들(300a, 300b)의 제2 부분들(320a, 320b)이 배치될 수 있다.
제1 및 제2 도전 패턴들(300a, 300b) 각각의 폭은 제1 및 제2 도전 라인들(200a, 200b) 각각의 폭에 반비례할 수 있다. 예를 들어, 제1 및 제2 도전 라인들(200a, 200b)의 제1 부분들(210a, 210b)의 폭들이 제2 부분들(220a, 220b)의 폭들보다 클 때, 제1 및 제2 도전 패턴들(300a, 300b)의 제1 부분들(310a, 310b)의 폭들은 제2 부분들(320a, 320b)의 폭들보다 크다.
즉, 제1 및 제2 도전 라인들(200a, 200b)의 폭들이 감소하여 전송 라인(10b)의 임피던스가 증가하는 만큼, 제1 및 제2 도전 패턴들(300a, 300b)의 폭들이 증가하여 제1 및 제2 도전 라인들(200a, 200b)과의 커패시턴스가 증가하고, 임피던스가 감소된다. 또한, 제1 및 제2 도전 라인들(200a, 200b)의 폭들이 증가하여 전송 라인(10b)의 임피던스가 감소하는 만큼, 제1 및 제2 도전 패턴들(300a, 300b)의 폭들이 감소하여 제1 및 제2 도전 라인들(200a, 200b)과의 커패시턴스가 감소하고, 임피던스가 증가된다. 따라서, 전송 라인(10b)의 임피던스가 균일화되고, 전송 라인(10b)의 전송 효율이 향상된다.
예시적으로, 제1 도전 라인(200a)의 제1 부분(210a)과 제1 도전 패턴(300a)의 제1 부분(310a) 사이의 거리, 제1 도전 라인(200a)의 제2 부분(220a)과 제1 도전 패턴(300a)의 제2 부분(320a) 사이의 거리, 제1 도전 라인(200a)의 제3 부분(230a)과 제1 도전 패턴(300a)의 제3 부분(330a) 사이의 거리는 전송 라인(10b)의 각 위치에서 달성하고자 하는 임피던스에 따라 조절될 수 있다. 또한, 제2 도전 라인(200b)의 제1 부분(210b)과 제2 도전 패턴(300b)의 제1 부분(310b) 사이의 거리, 제2 도전 라인(200b)의 제2 부분(220b)과 제2 도전 패턴(300b)의 제2 부분(320b) 사이의 거리, 제2 도전 라인(200b)의 제3 부분(230b)과 제2 도전 패턴(300b)의 제3 부분(330b) 사이의 거리는 전송 라인(10b)의 각 위치에서 달성하고자 하는 임피던스에 따라 조절될 수 있다.
빈 공간(VOID)의 폭은 제1 및 제2 도전 라인(200a, 200b)의 제1 부분들(210a, 210b)에 대응하는 위치에서 달성하고자 하는 전송 라인(10b)의 임피던스에 따라 달라질 수 있다.
도 3은 본 발명의 제3 실시 예에 따른 전송 라인(10c)을 보여준다. 전송 라인(10c)은 제1 도전 패턴(400a) 및 제2 도전 패턴(400b)을 더 포함하는 것을 제외하면, 도 1을 참조하여 설명된 전송 라인(10a)과 동일한 구조를 갖는다. 따라서, 간결한 설명을 위하여, 중복되는 구조들에 대한 설명은 생략된다. 또한, 도 3에서, 중복되는 구조들 중 일부의 참조 번호들이 생략되어 있다.
도 3을 참조하면, 제2 도전 라인(200b)과 대향하는 방향의 제1 도전 라인(200a)의 제1 부분(210a)의 측면에, 제1 도전 패턴(400a)이 제공된다. 제1 도전 패턴(400a)은 제1 도전 라인(200a)의 제1 부분(210a)과 평행하게 배치된다. 제1 도전 패턴(400a)은 적어도 하나의 비아 콘택(VC)을 통해 도전 플레이트(100)와 연결된다. 제1 도전 라인(200a)과 대향하는 방향의 제2 도전 라인(200b)의 제1 부분(210b)의 측면에, 제2 도전 패턴(400b)이 제공된다. 제2 도전 패턴(400b)은 제2 도전 라인(200b)의 제1 부분(210b)과 평행하게 배치된다. 제2 도전 패턴(400b)은 적어도 하나의 비아 콘택(VC)을 통해 도전 플레이트(100)와 연결된다.
제1 및 제2 도전 패턴들(400a, 400b)은 도전 플레이트(100)를 통해 접지 전압을 공급받을 수 있다. 제1 및 제2 도전 패턴들(400a, 400b)은 제1 및 제2 도전 라인들(200a, 200b)의 제1 부분들(210a, 210b)과 용량성 결합(capacitive coupling)을 형성할 수 있다.
도 1의 전송 라인(10a)을 참조하여 설명된 바와 같이, 제1 및 제2 도전 라인들(200a, 200b)의 제1 부분들(210a, 210b)의 하부에 도전 플레이트(100)의 빈 공간(VOID)을 배치함으로써, 제1 부분들(210a, 210b)에 대응하는 위치의 전송 라인(10c)의 임피던스가 감소한다.
본 발명의 제3 실시 예에 따르면, 도전 플레이트(100)에 빈 공간(VOID)을 배치하는 것에 더하여, 제1 및 제2 도전 라인들(200a, 200b)의 제1 부분들(210a, 210b)에 대응하는 위치에 제1 및 제2 도전 패턴들(400a, 400b)이 배치될 수 있다. 제1 및 제2 도전 패턴들(400a, 400b)이 배치되면, 제1 및 제2 도전 패턴들(400a, 400b)에 대응하는 위치의 전송 라인(10c)의 임피던스가 감소한다.
즉, 제1 및 제2 도전 라인들(200a, 200b)의 제1 부분들(210a, 210b)에 대응하는 위치에서, 도전 플레이트(100)의 빈 공간(VOID)을 이용하여 전송 라인(10c)의 임피던스가 증가되고, 제1 및 제2 도전 패턴들(400a, 400b)을 이용하여 전송 라인(10c)의 임피던스가 감소된다. 따라서, 제1 및 제2 도전 라인들(200a, 200b)의 제1 부분들(210a, 210b)에 대응하는 위치에서, 전송 라인(10c)의 임피던스가 더 세밀하게 조절될 수 있으며, 전송 라인(10c)의 전송 효율이 더 향상될 수 있다.
예시적으로, 제1 및 제2 도전 라인들(200a, 200b)의 제1 부분들(210a, 220b)은 일정한 폭들을 가질 수 있다. 따라서, 제1 부분들(210a, 220b)에 대응하는 위치에서, 제1 및 제2 도전 패턴들(400a, 400b)의 폭들은 일정할 수 있다.
제1 및 제2 도전 라인들(200a, 200b)의 제3 부분들(230a, 230b)의 폭들은 제2 부분들(220a, 220b)에 근접함에 따라 감소할 수 있다. 따라서, 제3 부분들(230a, 230b)에 대응하는 위치에서, 제1 및 제2 도전 패턴들(400a, 400b)의 폭들은 제2 부분들(220a, 220b)에 근접함에 따라 증가할 수 있다.
예시적으로, 제1 도전 라인(200a)의 제1 부분(210a)과 제1 도전 패턴(400a) 사이의 거리, 제2 도전 라인(200b)의 제1 부분(210b)과 제2 도전 패턴(400b) 사이의 거리는, 제1 및 제2 도전 라인(200a, 200b)의 제1 부분들(210a, 210b)에 대응하는 위치에서 달성하고자 하는 전송 라인(10c)의 임피던스에 따라 달라질 수 있다.
빈 공간(VOID)의 폭은 제1 및 제2 도전 라인(200a, 200b)의 제1 부분들(210a, 210b)에 대응하는 위치에서 달성하고자 하는 전송 라인(10c)의 임피던스에 따라 달라질 수 있다.
도 4는 본 발명의 제4 실시 예에 따른 전송 라인(10d)을 보여준다. 도 1을 참조하여 설명된 전송 라인(10c)과 비교하면, 제1 도전 라인(200a)은 제2 부분(220a)의 폭보다 작은 폭을 갖는 제4 부분(240a)을 포함한다. 마찬가지로, 제2 도전 라인(200b)은 제2 부분(220b)의 폭보다 작은 폭을 갖는 제4 부분(240b)을 포함한다.
제2 도전 라인(200b)의 제4 부분(240b)과 대향하는 방향의 제1 도전 라인(200a)의 제4 부분(240a)의 측면에, 제1 도전 패턴(500a)이 제공된다. 제1 도전 패턴(500a)은 제1 도전 라인(200a)의 제4 부분(240a)과 평행하게 배치될 수 있다. 제1 도전 패턴(500a)은 적어도 하나의 비아 콘택(VC)을 통해 도전 플레이트(100)와 연결된다. 제1 도전 라인(200a)의 제4 부분(240a)과 대향하는 방향의 제2 도전 라인(200b)의 제4 부분(240b)의 측면에, 제2 도전 패턴(500b)이 제공된다. 제2 도전 패턴(500b)은 제2 도전 라인(200b)의 제4 부분(240b)과 평행하게 배치된다. 제2 도전 패턴(500b)은 적어도 하나의 비아 콘택(VC)을 통해 도전 플레이트(100)와 연결된다.
제1 및 제2 도전 패턴들(500a, 500b)은 도전 플레이트(100)를 통해 접지 전압을 공급받을 수 있다. 제1 및 제2 도전 패턴들(500a, 500b)은 제1 및 제2 도전 라인들(200a, 200b)의 제4 부분들(240a, 240b)과 각각 용량성 결합(capacitive coupling)을 형성할 수 있다.
제1 및 제2 도전 라인들(200a, 200b)의 제4 부분들(240a, 240b)의 폭들은 제1 및 제2 도전 라인들(200a, 200b)의 제1 내지 제3 부분들(210a~230a, 210b~230b)의 폭들보다 작다. 따라서, 제1 및 제2 도전 패턴들(500a, 500b)이 제공되지 않는 경우, 제1 및 제2 도전 라인들(200a, 200b)의 제4 부분들(240a, 240b)에 대응하는 위치의 전송 라인(10d)의 임피던스는, 제1 및 제2 도전 라인들(200a, 200b)의 제1 내지 제3 부분들(210a~230a, 210b~230b)에 대응하는 위치의 전송 라인(10d)의 임피던스보다 크다.
본 발명의 제4 실시 예에 따르면, 제1 및 제2 도전 라인들(200a, 200b)의 제4 부분들(240a, 240b)의 측면들에 제1 및 제2 도전 패턴들(500a, 500b)이 제공된다. 제1 및 제2 도전 패턴들(500a, 500b)은 제1 및 제2 도전 라인들(200a, 200b)의 제4 부분들(240a, 240b)과 용량성 결합을 형성한다. 따라서, 제1 및 제2 도전 라인들(200a, 200b)의 제4 부분들(240a, 240b)에 대응하는 위치의 전송 라인(10d)의 임피던스가 감소하고, 전송 라인(10d)의 임피던스가 균일화된다.
예시적으로, 제1 도전 라인(200a)의 제4 부분(240a)과 제1 도전 패턴(500a) 사이의 거리, 제2 도전 라인(200b)의 제4 부분(240b)과 제2 도전 패턴(500b) 사이의 거리는, 제1 및 제2 도전 라인(200a, 200b)의 제4 부분들(240a, 240b)에 대응하는 위치에서 달성하고자 하는 전송 라인(10d)의 임피던스에 따라 달라질 수 있다.
빈 공간(VOID)의 폭은 제1 및 제2 도전 라인(200a, 200b)의 제1 부분들(210a, 210b)에 대응하는 위치에서 달성하고자 하는 전송 라인(10d)의 임피던스에 따라 달라질 수 있다.
도 5는 본 발명의 제5 실시 예에 따른 전송 라인(10e)을 보여준다. 도 4를 참조하여 설명된 전송 라인(10d)과 비교하면, 제1 및 제2 도전 라인들(200a, 200b)의 제4 부분들(240a, 240b)의 사이에 제3 도전 패턴(600)이 배치된다. 제3 도전 패턴(600)은 제1 및 제2 도전 라인들(200a, 200b)의 제4 부분들(240a, 240b)과 평행하게 배치될 수 있다. 제3 도전 패턴(600)은 적어도 하나의 비아 콘택(VC)을 통해 도전 플레이트(100)와 연결될 수 있다. 즉, 제3 도전 패턴(600)은 도전 플레이트(100)를 통해 접지 전압을 공급받으며, 제1 및 제2 도전 라인들(200a, 200b)의 제4 부분들(240a, 240b)과 용량성 결합을 형성할 수 있다.
제1 및 제2 도전 라인들(200a, 200b)의 제4 부분들(240a, 240b)의 사이에 제3 도전 패턴(600)이 제공되면, 제1 및 제2 도전 라인들(200a, 200b)의 제4 부분들(240a, 240b)에 대응하는 위치의 도전 라인(10e)의 임피던스가 더 감소된다. 즉, 제1 및 제2 도전 라인들(200a, 200b)의 제4 부분들(240a, 240b)에 대응하는 위치에서, 전송 라인(10e)의 임피던스의 조절 가능한 범위가 더 확장될 수 있다.
예시적으로, 본 발명의 기술적 사상은 제1 및 제2 도전 패턴들(500a, 500b)을 제거하고 제3 도전 패턴(600)만을 구비한 전송 라인으로 응용될 수 있다.
예시적으로, 제1 도전 라인(200a)의 제4 부분(240a)과 제3 도전 패턴(600) 사이의 거리, 제2 도전 라인(200b)의 제4 부분(240b)과 제3 도전 패턴(600) 사이의 거리는, 제1 및 제2 도전 라인(200a, 200b)의 제4 부분들(240a, 240b)에 대응하는 위치에서 달성하고자 하는 전송 라인(10e)의 임피던스에 따라 달라질 수 있다.
빈 공간(VOID)의 폭은 제1 및 제2 도전 라인(200a, 200b)의 제1 부분들(210a, 210b)에 대응하는 위치에서 달성하고자 하는 전송 라인(10e)의 임피던스에 따라 달라질 수 있다.
도 6은 본 발명의 제6 실시 예에 따른 전송 라인(10f)을 보여준다. 도 6을 참조하면, 전송 라인(10f)은 도전 라인(200), 제1 도전 패턴(700a), 제2 도전 패턴(700b), 그리고 도전 플레이트(100)를 포함한다.
도전 라인(200)은 고주파 신호를 전달할 수 있다. 도전 플레이트(100)는 도전 라인(200)의 하부에서 도전 라인(200)과 이격되어 배치될 수 있다. 도전 플레이트(100)는 도전 라인(200)과 평행하게 배치될 수 있다, 도전 플레이트(100)는 접지 전압이 공급되는 도전 패턴일 수 있다.
도전 라인(200)의 폭은 변화할 수 있다. 예를 들어, 도전 라인(200)은 제1 폭을 갖는 제1 부분(210), 제1 폭보다 작은 제2 폭을 갖는 제2 부분들(220), 제1 부분(210)과 제2 부분(220)을 연결하는 제3 부분(230), 제2 부분(220)의 제2 폭보다 작은 제3 폭을 갖는 제4 부분(240), 그리고 제2 부분들(220)과 제4 부분(240)을 연결하는 제5 부분들(250)을 포함한다. 예를 들어, 도전 라인(200)의 제1 부분(210)은 외부 장치와 연결되는 패드가 형성되는 부분들일 수 있다.
도 1을 참조하여 설명된 바와 같이, 도전 라인(200)의 제1 부분(210)의 하부에 도전 플레이트(100)의 빈 공간(VOID)이 배치된다. 따라서, 도전 라인(200)의 제1 부분(210)에 대응하는 위치의 전송 라인(10f)의 임피던스는 제2 부분(220)에 대응하는 위치의 전송 라인(10f)의 임피던스와 실질적으로 동일하도록 조절된다.
도 4 및 도 5를 참조하여 설명된 바와 같이, 도전 라인(200)의 제4 부분(240)의 측면들에 제1 및 제2 도전 패턴들(700a, 700b)이 배치된다. 제1 및 제2 도전 패턴들(700a, 700b)은 도전 라인(200)의 제4 부분(240)과 평행하게 배치되며, 비아 콘택들(VC)을 통해 도전 플레이트(100)와 연결된다. 제1 및 제2 도전 패턴들(700a, 700b)은 도전 라인(200)의 제4 부분(240)과 용량성 결합을 형성한다. 따라서, 도전 라인(200)의 제4 부분(240)에 대응하는 위치의 전송 라인(10f)의 임피던스는 제2 부분(220)에 대응하는 위치의 전송 라인(10f)의 임피던스와 실질적으로 동일하도록 조절된다.
따라서, 전송 라인(10f)에서 발생하는 신호의 반사 및 손실이 방지되며, 향상된 전송 효율을 갖는 전송 라인(10f)이 제공된다.
예시적으로, 도전 라인(200)의 제4 부분(240)과 제1 도전 패턴(700a) 사이의 거리, 도전 라인(200)의 제4 부분(240)과 제2 도전 패턴(700b) 사이의 거리는, 도전 라인(200)의 제4 부분(240)에 대응하는 위치에서 달성하고자 하는 전송 라인(10f)의 임피던스에 따라 달라질 수 있다.
빈 공간(VOID)의 폭은 도전 라인(200)의 제1 부분(210)에 대응하는 위치에서 달성하고자 하는 전송 라인(10f)의 임피던스에 따라 달라질 수 있다.
도 7은 본 발명의 제7 실시 예에 따른 전송 라인(10g)을 보여준다. 도 6의 전송 라인(10f)과 비교하면, 전송 라인(10g)은 도전 라인(200)의 제1 부분(210)의 측면들에 배치되는 제3 및 제4 도전 패턴들(800a, 800b)을 더 포함한다. 제3 및 제4 도전 패턴들(800a, 800b)은 도전 라인(200)의 제1 부분(210)과 평행하게 배치되며, 비아 콘택들(VC)을 통해 도전 플레이트(100)와 연결된다.
도 3을 참조하여 설명된 바와 같이, 도전 라인(200)의 제1 부분(210)에 대응하는 위치에서, 전송 라인(10g)의 임피던스는 도전 플레이트(100)의 빈 공간(VOID)에 의해 감소되고, 제3 및 제4 도전 패턴들(800a, 800b)에 의해 증가될 수 있다. 즉, 도전 라인(200)의 제1 부분(210)에 대응하는 위치에서 도전 라인(10g)의 임피던스가 더 세밀하게 조절될 수 있으며, 더 향상된 전송 효율을 갖는 전송 라인(10g)이 제공된다.
예시적으로, 도전 라인(200)의 제1 부분(210)과 제3 도전 패턴(800a) 사이의 거리, 도전 라인(200)의 제1 부분(210)과 제4 도전 패턴(800b) 사이의 거리는, 도전 라인(200)의 제1 부분(210)에 대응하는 위치에서 달성하고자 하는 전송 라인(10g)의 임피던스에 따라 달라질 수 있다.
빈 공간(VOID)의 폭은 도전 라인(200)의 제1 부분(210)에 대응하는 위치에서 달성하고자 하는 전송 라인(10g)의 임피던스에 따라 달라질 수 있다.
예시적으로, 본 발명의 실시 예에 따른 전송 라인(10)은 인쇄 회로 기판(PCB, Printed Circuit Board), 플렉서블 인쇄 회로 기판(Flexible PCB), 저온/고온 소성 세라믹(Low/High Temperature Co-fired Ceramic)을 이용하여 구현될 수 있다.
또한, 본 발명의 실시 예에 따른 전송 라인(10)은 스트립 라인(strip line), 마이크로 스트립(micro strip), 코플라나 스트립(coplanar strip), 코플라나 도파로(coplanar waveguide), 접지-코플라나 도파로(grounded-coplanar waveguide), 슬롯 라인(slot line), 서스펜디드 마이크로 스트립(suspended micro strip), 인버티드 마이크로 스트립(inverted micro strip), 동축 선로(coaxial line)과 같은 다양한 형태들 중 하나로 구현될 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
10; 전송 라인
100; 도전 플레이트
VOID; 빈 공간
200; 도전 라인
210~250; 제1 내지 제5 부분들
300~800; 도전 패턴들

Claims (18)

  1. 제1 부분에서 제1 폭을 갖고, 제2 부분에서 상기 제1 폭보다 작은 제2 폭을 갖는 제1 도전 라인;
    상기 제1 부분과 평행한 제3 부분에서 상기 제1 폭을 갖고, 상기 제2 부분과 평행한 제4 부분에서 상기 제2 폭을 갖는 제2 도전 라인;
    상기 제1 도전 라인의 상기 제1 부분의 하부 및 상기 제2 도전 라인의 상기 제3 부분의 하부를 제외한 영역에 배치되며, 상기 제1 및 제2 도전 라인들의 하부에서 상기 제1 및 제2 도전 라인들과 평행하게 이격되어 배치되는 도전 플레이트; 그리고
    상기 제1 도전 라인의 상기 제2 부분의 측면에서 상기 제1 도전 라인과 평행하고, 그리고 제1 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제1 도전 패턴을 포함하고,
    상기 제1 도전 패턴은 상기 제1 도전 라인 및 상기 제1 도전 패턴의 평면에서 고립되는 전송 라인.
  2. 제1 항에 있어서,
    상기 도전 플레이트는 상기 제1 부분 및 상기 제3 부분의 하부에 빈 공간(void)을 갖고, 상기 빈 공간의 폭은 상기 제1 부분 및 상기 제3 부분으로부터 상기 제2 부분 및 상기 제4 부분의 방향을 따라 감소하는 전송 라인.
  3. 제1 항에 있어서,
    상기 제2 도전 라인의 상기 제4 부분의 측면에서 상기 제2 도전 라인과 평행하고, 그리고 제2 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제2 도전 패턴을 더 포함하고,
    상기 제2 도전 패턴은 상기 제2 도전 라인 및 상기 제2 도전 패턴의 평면에서 고립되는 전송 라인.
  4. 제3 항에 있어서,
    상기 제1 도전 라인의 상기 제2 부분 및 상기 제2 도전 라인의 상기 제4 부분의 사이에서 상기 제1 도전 라인 및 상기 제2 도전 라인과 평행하고, 그리고 제3 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제3 도전 패턴을 더 포함하고,
    상기 제3 도전 패턴은 상기 제1 도전 라인, 상기 제2 도전 라인 및 상기 제3 도전 패턴의 평면에서 고립되는 전송 라인.
  5. 제1 항에 있어서,
    상기 제1 도전 라인과 대향하는 방향의 상기 제2 도전 라인의 측면에서 상기 제2 도전 라인과 평행하게 배치되며, 제2 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제2 도전 패턴을 더 포함하는 전송 라인.
  6. 제5 항에 있어서,
    상기 제2 도전 패턴은 상기 제3 부분과 평행한 제5 부분에서 제3 폭을 갖고, 상기 제4 부분과 평행한 제6 부분에서 상기 제3 폭보다 큰 제4 폭을 갖는 전송 라인.
  7. 제1 항에 있어서,
    상기 제1 도전 라인과 대향하는 방향의 상기 제3 부분의 측면에서 상기 제3 부분과 평행하게 배치되며, 제2 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제2 도전 패턴을 더 포함하는 전송 라인.
  8. 제7 항에 있어서,
    상기 제2 도전 패턴의 폭은 상기 제4 부분에 가까워질 수록 증가하는 전송 라인.
  9. 제1 항에 있어서,
    상기 제1 도전 라인은 제4 부분에서 상기 제2 폭보다 작은 제3 폭을 갖고,
    상기 제2 도전 라인은 제5 부분에서 상기 제2 폭보다 작은 상기 제3 폭을 갖는 전송 라인.
  10. 제9 항에 있어서,
    상기 제2 도전 라인과 대향하는 방향의 상기 제4 부분의 측면에서 상기 제4 부분과 평행하게 배치되며, 제2 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제2 도전 패턴을 더 포함하는 전송 라인.
  11. 제10 항에 있어서,
    상기 제1 도전 라인과 대향하는 방향의 상기 제5 부분의 측면에서 상기 제5 부분과 평행하게 배치되며, 제3 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제3 도전 패턴을 더 포함하는 전송 라인.
  12. 제9 항에 있어서,
    상기 제4 부분과 상기 제5 부분의 사이에서 상기 제4 부분과 상기 제5 부분에 평행하게 배치되며, 비아 콘택을 통해 상기 도전 플레이트와 연결되는 도전 패턴을 더 포함하는 전송 라인.
  13. 제1 부분에서 제1 폭을 갖고, 제2 부분에서 상기 제1 폭보다 작은 제2 폭을 갖고, 제3 부분에서 상기 제2 폭보다 작은 제3 폭을 갖는 도전 라인;
    상기 도전 라인의 상기 제1 부분의 하부를 제외한 영역에 배치되며, 상기 도전 라인의 하부에서 상기 도전 라인과 평행하게 이격되어 배치되는 도전 플레이트;
    상기 제3 부분의 일 측면에서 상기 제3 부분과 평행하게 배치되며, 제1 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제1 도전 패턴; 그리고
    상기 제3 부분의 다른 측면에서 상기 제3 부분과 평행하게 배치되며, 제2 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제2 도전 패턴을 포함하고,
    상기 제1 도전 패턴 및 상기 제2 도전 패턴은 상기 도전 라인, 상기 제1 도전 패턴 및 상기 제2 도전 패턴의 평면에서 고립되는 전송 라인.
  14. 제13 항에 있어서,
    상기 도전 플레이트는 상기 제1 부분의 하부에 빈 공간(void)을 갖고, 상기 빈 공간의 폭은 상기 제1 부분으로부터 상기 제2 부분으로의 방향을 따라 감소하는 전송 라인.
  15. 제13 항에 있어서,
    상기 제1 부분의 일 측면에서 상기 제1 부분과 평행하게 배치되며, 제3 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제3 도전 패턴; 그리고
    상기 제1 부분의 다른 측면에서 상기 제1 부분과 평행하게 배치되며, 제4 비아 콘택을 통해 상기 도전 플레이트와 연결되는 제4 도전 패턴을 더 포함하는 전송 라인.
  16. 제15 항에 있어서,
    상기 제3 및 제4 도전 패턴들 각각의 폭은 상기 제2 부분에 가까워질 수록 증가하는 전송 라인.
  17. 삭제
  18. 삭제
KR1020150029815A 2015-03-03 2015-03-03 도전 라인 및 도전 플레이트를 포함하는 전송 라인 KR102226020B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150029815A KR102226020B1 (ko) 2015-03-03 2015-03-03 도전 라인 및 도전 플레이트를 포함하는 전송 라인

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150029815A KR102226020B1 (ko) 2015-03-03 2015-03-03 도전 라인 및 도전 플레이트를 포함하는 전송 라인

Publications (2)

Publication Number Publication Date
KR20160107399A KR20160107399A (ko) 2016-09-19
KR102226020B1 true KR102226020B1 (ko) 2021-03-12

Family

ID=57103381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150029815A KR102226020B1 (ko) 2015-03-03 2015-03-03 도전 라인 및 도전 플레이트를 포함하는 전송 라인

Country Status (1)

Country Link
KR (1) KR102226020B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151365A (ja) * 2011-01-20 2012-08-09 Three M Innovative Properties Co 基板及びそれを含む電子部品

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2953651B1 (fr) * 2009-12-07 2012-01-20 Eads Defence & Security Sys Dispositif de transition hyperfrequence entre une ligne a micro-ruban et un guide d'onde rectangulaire

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151365A (ja) * 2011-01-20 2012-08-09 Three M Innovative Properties Co 基板及びそれを含む電子部品

Also Published As

Publication number Publication date
KR20160107399A (ko) 2016-09-19

Similar Documents

Publication Publication Date Title
US7394337B2 (en) Multilayer interconnection board
US7218183B2 (en) Transmission line impedance matching
US20120235764A1 (en) Structure of transmission line for data communication and method for designing the same
CN106165193B (zh) 使用电介质波导的毫米波通信的频率选择器
US11322844B2 (en) Impedance compensation system with microstrip and slotline coupling and controllable capacitance
CA2552338A1 (en) Broadband high-frequency slip-ring system
CN107078441A (zh) 用于串扰控制的非连续层高频rj45插头
TWM544175U (zh) 可撓性電路板
KR102226020B1 (ko) 도전 라인 및 도전 플레이트를 포함하는 전송 라인
AR043526A1 (es) Procedimiento para sintonizar en alta frecuencia una disposicion electrica y placa de circuito impreso adecuada para ello
CN108598807B (zh) 连接器短截线谐振的减轻
US7495530B2 (en) Dual-band filter
KR20210032113A (ko) 마이크로스트립-빈 공간 기판 집적 도파관의 천이 구조
US7489214B2 (en) Low-pass filter
KR100867507B1 (ko) 칩 안테나
CN109121290B (zh) 在垂直方向上调节传输线阻抗的结构及方法
KR102174480B1 (ko) 구부러진 선로의 노이즈를 감소시킬 수 있는 비대칭 결합 선로 및 그 형성 방법
TWI648950B (zh) Differential filter microstrip line structure capable of suppressing common mode signals
JP6972303B2 (ja) 導波管アンテナ磁気電気的適合変換器
CN107069164B (zh) 基片集成槽线波导组合传输线
KR100679915B1 (ko) 패치 안테나
BRPI0412070A (pt) dispositivo de acoplamento de alta freqüência para conectar um plugue coaxial com uma linha de transmissão de alta freqüência sobre uma placa de circuitos impressos
CN104600423A (zh) 一种q-频段超宽带半平面终端天线
US20170358878A1 (en) Electrical contact pad for electrically contacting a connector
US10912190B2 (en) Electrical connector element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right