KR102224348B1 - Liquid crystal display panel and method of manufacturing the same - Google Patents

Liquid crystal display panel and method of manufacturing the same Download PDF

Info

Publication number
KR102224348B1
KR102224348B1 KR1020140174475A KR20140174475A KR102224348B1 KR 102224348 B1 KR102224348 B1 KR 102224348B1 KR 1020140174475 A KR1020140174475 A KR 1020140174475A KR 20140174475 A KR20140174475 A KR 20140174475A KR 102224348 B1 KR102224348 B1 KR 102224348B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
color mixing
display panel
crystal display
prevention part
Prior art date
Application number
KR1020140174475A
Other languages
Korean (ko)
Other versions
KR20160035527A (en
Inventor
정종욱
김정환
전샛별
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20160035527A publication Critical patent/KR20160035527A/en
Application granted granted Critical
Publication of KR102224348B1 publication Critical patent/KR102224348B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133512Light shielding layers, e.g. black matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells

Abstract

본 발명은 이웃하는 픽셀 간에 발생되는 색혼합 불량 및 화면 상의 빛샘 불량을 방지할 수 있는 액정 표시 패널을 제공하는 것을 기술적 과제로 한다. 상술한 기술적 과제를 달성하기 위한 본 발명에 따른 액정 표시 패널은, 서로 교차하는 게이트라인과 데이터라인이 구비되어 있는 하부기판, 상기 하부기판과 대향하며, 블랙 매트릭스가 구비되어 있는 상부기판, 및 상기 하부기판 및 상부기판 사이에 구비되어 있는 액정층을 포함하고, 상기 블랙 매트릭스 하부에는 상기 데이터라인과 중첩되도록 혼색 방지부가 위치된다. An object of the present invention is to provide a liquid crystal display panel capable of preventing color mixing defects and light leakage defects on a screen occurring between neighboring pixels. The liquid crystal display panel according to the present invention for achieving the above-described technical problem includes a lower substrate having a gate line and a data line intersecting each other, an upper substrate facing the lower substrate and provided with a black matrix, and the It includes a liquid crystal layer provided between the lower substrate and the upper substrate, and a color mixing prevention part is positioned under the black matrix so as to overlap the data line.

Description

액정 표시 패널 및 그의 제조 방법{LIQUID CRYSTAL DISPLAY PANEL AND METHOD OF MANUFACTURING THE SAME}A liquid crystal display panel and its manufacturing method TECHNICAL FIELD

본 발명은 액정 표시 패널에 관한 것으로서, 특히, 블랙 매트릭스 하부에 혼색 방지부가 위치되어 있는 액정 표시 패널 및 그의 제조 방법에 관한 것이다. The present invention relates to a liquid crystal display panel, and more particularly, to a liquid crystal display panel in which a color mixing prevention unit is located under a black matrix, and a method of manufacturing the same.

정보화 사회로 시대가 발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시 장치(FPD : Flat Panel Display Device)의 중요성이 증대되고 있다. 평판 표시 장치에는, 액정 표시 장치(LCD : Liquid Crystal Display Device), 플라즈마 표시 장치(PDP : Plasma Display Panel Device), 유기발광 표시 장치(OLED : Organic Light Emitting Display Device) 등이 있으며, 전기영동 표시 장치(EPD : Electrophoretic Display Device)도 널리 이용되고 있다.As the era develops into an information society, the importance of a flat panel display device (FPD) having excellent characteristics such as thinner, lighter, and low power consumption is increasing. Flat panel displays include a liquid crystal display device (LCD), a plasma display panel device (PDP), an organic light emitting display device (OLED), and the like, and an electrophoretic display device. (EPD: Electrophoretic Display Device) is also widely used.

이 중, 박막 트랜지스터를 포함하는 액정 표시 장치는 해상도, 컬러 표시, 화질 등에서 우수하여 텔레비전, 노트북, 테블릿 컴퓨터, 또는 데스크 탑 컴퓨터의 표시 장치로 널리 상용화되고 있다. Among them, a liquid crystal display device including a thin film transistor is excellent in resolution, color display, image quality, and the like, and is widely commercialized as a display device for a television, notebook computer, tablet computer, or desktop computer.

도 1은 종래의 액정 표시 패널의 구조를 나타낸 단면도이다.1 is a cross-sectional view showing the structure of a conventional liquid crystal display panel.

도 1에 도시된 바와 같이, 종래의 액정 표시 패널은 박막 트랜지스터가 구비되어 있는 하부기판(10), 상기 하부기판(10)과 대향하며, 블랙 매트릭스(25)와 컬러필터(23)가 구비되어 있는 상부기판(20), 및 상기 하부기판(10)과 상부기판(20) 사이에 형성되어 있는 액정층(40)을 포함하여 이루어진다. 이러한 종래의 액정 표시 패널에서는 상기 하부기판(10) 및 상부기판(20)이 각각 제조된 뒤, 합착됨으로써 액정 표시 패널이 완성된다. As shown in FIG. 1, a conventional liquid crystal display panel includes a lower substrate 10 equipped with a thin film transistor, facing the lower substrate 10, and includes a black matrix 25 and a color filter 23. And a liquid crystal layer 40 formed between the upper substrate 20 and the lower substrate 10 and the upper substrate 20. In such a conventional liquid crystal display panel, the lower substrate 10 and the upper substrate 20 are each manufactured and then bonded together to complete the liquid crystal display panel.

그러나, 종래의 액정 표시 패널에서는 상기 하부기판(10) 및 상부기판(20)이 합착될 때, 공정 편차에 의한 미스얼라인(Misalign)이 발생될 수 있다. 상기 미스얼라인(Misalign)이 발생됨에 따라, 서로 이웃하고 있는 픽셀 간에 색혼합(color washout) 불량이 발생될 수 있다. However, in a conventional liquid crystal display panel, when the lower substrate 10 and the upper substrate 20 are bonded together, misalignment may occur due to process deviation. As the misalignment occurs, a color washout defect may occur between neighboring pixels.

상기 색혼합(color washout) 불량은 액정 표시 패널의 측면 시야각 방향(도 1에 도시된 화살표 방향)에서 서로 인접되어 있는 두 가지의 다른 컬러가 혼합되어 화상으로 표시되는 불량이다. 예를 들어, 상기 상부기판(20)에 형성되어 있는 컬러필터 중 청색(blue) 컬러 필터(23a) 영역의 액정을 턴-온(LCon) 시킬 경우, 정면에서 표시 패널을 바라보면 청색 화면이 표시된다. 그러나, 동일한 표시 패널을 측면(도 1에 도시된 화살표 방향)에서 바라보면, 빛의 경로가 바뀌어 청색 컬러 필터(23a)와 녹색 컬러 필터(23b)를 통과하여 청색과 녹색이 혼합된 혼색이 화상으로 표시된다. 이는 미스얼라인(Misalign)에 의해 상기 청색 컬러필터(23a) 영역에서 턴-온(LCon) 되어 있는 액정들 일부가 이웃하고 있는 녹색 컬러필터(23b)영역으로 이동되어, 녹색(green) 컬러 필터(23b)를 투과하는 빛이 발생되기 때문이다. The color washout defect is a defect in which two different colors adjacent to each other are mixed in a side viewing angle direction (direction of an arrow shown in FIG. 1) of a liquid crystal display panel and displayed as an image. For example, when turning on the liquid crystal in the blue color filter 23a of the color filters formed on the upper substrate 20, a blue screen is displayed when looking at the display panel from the front. do. However, when the same display panel is viewed from the side (in the direction of the arrow shown in Fig. 1), the path of light is changed and the mixed color of blue and green is mixed through the blue color filter 23a and the green color filter 23b. It is indicated as. This is because some of the liquid crystals turned on in the blue color filter 23a area due to misalignment are moved to the neighboring green color filter 23b area, and the green color filter This is because light passing through (23b) is generated.

이러한 색혼합(color washout) 불량은 반드시 미스얼라인(Misalign)에 의해 발생되는 것은 아니며, 상기 액정 표시 패널의 시야각에서의 빛을 차단하지 않을 경우 발생될 수 있는 불량이다. 다만, 상기 미스얼라인(Misalign)이 발생되는 경우, 액정 표시 패널에서의 색혼합(color washout) 불량이 더욱더 심해질 수 있다. 상기 색혼합(color washout) 불량은 도면에 도시되지는 않았으나, 녹색(green) 컬러 필터(23b) 및 적색(red) 컬러 필터 영역 사이에서도 동일하게 발생될 수 있다. This color washout defect is not necessarily caused by misalignment, and may be caused when the light at the viewing angle of the liquid crystal display panel is not blocked. However, when the misalignment occurs, color washout defects in the liquid crystal display panel may become more severe. The color washout defect is not shown in the drawing, but may also occur between the green color filter 23b and the red color filter region.

이와 같이 종래의 경우 상기 색혼합(color washout)불량으로 인해서 액정 표시 패널의 색재현율 및 표시 품질이 저하되는 문제가 있다. As described above, in the conventional case, there is a problem in that the color reproducibility and display quality of the liquid crystal display panel are deteriorated due to the poor color washout.

본 발명은 상술한 문제점을 해결하기 위해 제안된 것으로서, 이웃하는 픽셀 간에 발생되는 색혼합 불량을 방지하여 색재현율 및 표시 품질을 향상시킬 수 있는 액정 표시 패널을 제공하는 것을 기술적 과제로 한다. The present invention has been proposed to solve the above-described problems, and an object of the present invention is to provide a liquid crystal display panel capable of improving color reproduction and display quality by preventing color mixing defects occurring between neighboring pixels.

위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.In addition to the technical problems of the present invention mentioned above, other features and advantages of the present invention will be described below or will be clearly understood by those of ordinary skill in the art from such technology and description.

상술한 기술적 과제를 달성하기 위한 본 발명에 따른 액정 표시 패널은 서로 교차하는 게이트라인과 데이터라인이 구비되어 있는 하부기판, 상기 하부기판과 대향하며, 블랙 매트릭스가 구비되어 있는 상부기판, 및 상기 하부기판 및 상부기판 사이에 구비되어 있는 액정층을 포함하고, 상기 블랙 매트릭스 하부에는 상기 데이터라인과 중첩되는 혼색 방지부가 위치되어 있다. The liquid crystal display panel according to the present invention for achieving the above-described technical problem includes a lower substrate having gate lines and data lines intersecting each other, an upper substrate facing the lower substrate and having a black matrix, and the lower substrate. It includes a liquid crystal layer provided between the substrate and the upper substrate, and a color mixing prevention part overlapping the data line is positioned under the black matrix.

또한, 본 발명에 따른 액정 표시 패널의 제조 방법은, 하부기판에 게이트라인 및 데이터라인을 형성하고, 상기 게이트라인 및 데이터라인의 교차영역마다 픽셀을 형성하는 단계, 상부기판에 블랙 매트릭스를 형성하는 단계, 상기 블랙 매트릭스와 중첩되도록 상기 상부기판 상에 혼색 방지부를 형성하는 단계, 상기 하부기판 상에 액정을 형성하는 단계, 및 상기 하부기판과 상부기판을 합착하는 단계를 포함하고, 상기 혼색 방지부는 상기 하부기판의 데이터라인과 중첩되도록 형성된다.In addition, the method of manufacturing a liquid crystal display panel according to the present invention includes forming a gate line and a data line on a lower substrate, forming a pixel for each crossing region of the gate line and the data line, and forming a black matrix on the upper substrate. Forming a color mixing prevention unit on the upper substrate so as to overlap the black matrix, forming a liquid crystal on the lower substrate, and bonding the lower substrate and the upper substrate, wherein the color mixing prevention unit It is formed to overlap the data line of the lower substrate.

본 발명의 일 실시예에 의하면, 블랙 매트릭스 하부에 혼색 방지부가 위치됨으로써, 상기 블랙 매트릭스 하부의 액정 양이 줄어들 수 있다. 이에 따라, 색혼합이 일어나는 영역인 블랙 매트릭스 하부의 액정 양이 줄어들기 때문에, 이웃하는 픽셀 간에 발생되는 색혼합(color washout) 불량을 방지할 수 있다. According to an exemplary embodiment of the present invention, since the color mixing prevention part is located under the black matrix, the amount of liquid crystal under the black matrix may be reduced. Accordingly, since the amount of liquid crystal under the black matrix, which is an area where color mixing occurs, decreases, a color washout defect occurring between neighboring pixels can be prevented.

또한, 본 발명의 다른 실시예에 의하면, 외부에서 압력이 가해지더라도 혼색 방지부에 의해 컬럼 스페이서의 움직임이 차단될 수 있어 배향막이 손상되는 것을 방지할 수 있으며, 그에 따라 화면 상의 빛샘 불량을 방지할 수 있다.In addition, according to another embodiment of the present invention, even if pressure is applied from the outside, the movement of the column spacer may be blocked by the color mixing prevention unit, thereby preventing damage to the alignment layer, thereby preventing light leakage defects on the screen. I can.

따라서, 상기 색혼합(color washout)불량 및 빛샘 불량이 방지될 수 있으므로, 액정 표시 패널의 색재현율 및 표시 품질이 향상될 수 있다.Accordingly, the defect in color washout and the defect in light leakage can be prevented, so that the color reproducibility and display quality of the liquid crystal display panel can be improved.

도 1은 종래의 액정 표시 패널의 구조를 나타낸 단면도.
도 2는 본 발명에 따른 액정 표시 패널이 적용되는 액정 표시 장치의 구성을 개략적으로 나타낸 예시도.
도 3은 본 발명의 일 실시예에 따른 액정 표시 패널의 구조를 나타낸 평면도.
도 4는 본 발명의 일 실시예에 따른 액정 표시 패널의 구조를 나타낸 단면도.
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 액정 표시 패널의 제조 방법을 설명하기 위해 나타낸 단면도들.
도 6은 본 발명의 다른 실시예에 따른 액정 표시 패널의 구조를 나타낸 평면도.
도 7은 본 발명의 또 다른 실시예에 따른 액정 표시 패널의 구조를 나타낸 평면도.
도 8은 본 발명의 또 다른 실시예에 따른 액정 표시 패널의 구조를 나타낸 단면도.
1 is a cross-sectional view showing the structure of a conventional liquid crystal display panel.
2 is an exemplary view schematically showing a configuration of a liquid crystal display device to which a liquid crystal display panel according to the present invention is applied.
3 is a plan view showing a structure of a liquid crystal display panel according to an exemplary embodiment of the present invention.
4 is a cross-sectional view illustrating a structure of a liquid crystal display panel according to an exemplary embodiment of the present invention.
5A to 5C are cross-sectional views illustrating a method of manufacturing a liquid crystal display panel according to an exemplary embodiment of the present invention.
6 is a plan view showing a structure of a liquid crystal display panel according to another exemplary embodiment of the present invention.
7 is a plan view illustrating a structure of a liquid crystal display panel according to another exemplary embodiment of the present invention.
8 is a cross-sectional view illustrating a structure of a liquid crystal display panel according to another exemplary embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention, and a method of achieving them will become apparent with reference to the embodiments described below in detail together with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different forms, and only these embodiments make the disclosure of the present invention complete, and the general knowledge in the technical field to which the present invention pertains. It is provided to completely inform the scope of the invention to the possessor, and the invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shapes, sizes, ratios, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present invention are exemplary, and thus the present invention is not limited to the illustrated matters. The same reference numerals refer to the same elements throughout the specification. In addition, in describing the present invention, when it is determined that a detailed description of a related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. When'include','have', and'consist of' mentioned in the present specification are used, other parts may be added unless'only' is used. In the case of expressing the constituent elements in the singular, it includes the case of including the plural unless specifically stated otherwise.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the constituent elements, it is interpreted as including an error range even if there is no explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, if the positional relationship of two parts is described as'upper','upper of','lower of','next to','right' Or, unless'direct' is used, one or more other parts may be located between the two parts.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, when a temporal predecessor relationship is described as'after','following','after','before', etc.,'right' or'direct' It may also include cases that are not continuous unless this is used.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.First, second, etc. are used to describe various elements, but these elements are not limited by these terms. These terms are only used to distinguish one component from another component. Accordingly, the first component mentioned below may be a second component within the technical idea of the present invention.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each of the features of the various embodiments of the present invention can be partially or entirely combined or combined with each other, technically various interlocking and driving are possible, and each of the embodiments may be independently implemented with respect to each other or can be implemented together in an association relationship. May be.

이하, 첨부된 도면을 참조하여 본 발명이 상세히 설명된다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 액정 표시 패널이 적용되는 액정 표시 장치의 구성을 개략적으로 나타낸 예시도이다.2 is an exemplary view schematically showing a configuration of a liquid crystal display device to which a liquid crystal display panel according to the present invention is applied.

본 발명에 따른 액정 표시 장치는, 도 2에 도시된 바와 같이, 액정 표시 패널(100) 및 패널 구동부(400, 300, 200)를 포함하여 이루어진다. The liquid crystal display according to the present invention includes a liquid crystal display panel 100 and a panel driver 400, 300, 200, as shown in FIG. 2.

상기 액정 표시 패널(100)은 도면에 상세하게 도시되지는 않았으나, 하부기판, 상부기판 및 액정층을 포함하여 이루어진다. Although not shown in detail in the drawings, the liquid crystal display panel 100 includes a lower substrate, an upper substrate, and a liquid crystal layer.

상기 하부기판은 서로 교차하여 픽셀(P) 영역을 정의하는 게이트라인(GL1~GLg)과 데이터라인(DL1~DLd), 상기 게이트라인(GL1~GLg)과 데이터라인(DL1~DLd)에 연결되는 박막 트랜지스터, 상기 박막 트랜지스터와 연결되는 화소 전극 및 상기 화소 전극과 함께 전계를 형성하여 후술되는 액정층의 배향 방향을 조절하는 공통 전극을 포함하여 이루어질 수 있다. The lower substrate crosses each other and is connected to gate lines GL1 to GLg and data lines DL1 to DLd, and to the gate lines GL1 to GLg and data lines DL1 to DLd, which define a pixel P region. It may include a thin film transistor, a pixel electrode connected to the thin film transistor, and a common electrode that forms an electric field together with the pixel electrode to adjust an alignment direction of a liquid crystal layer, which will be described later.

상기 상부기판은 블랙 매트릭스(BM: Black Matrix) 및 컬러필터를 포함하여 이루어질 수 있다. The upper substrate may include a black matrix (BM) and a color filter.

상기 액정층은 상기 상부기판과 하부기판 사이에 구비된다.The liquid crystal layer is provided between the upper and lower substrates.

상기 상부기판과 하부기판 각각에는 편광판이 부착되고, 액정과 접하는 내면에는 상기 액정의 배향 방향을 설정하기 위한 배향막이 구비될 수 있다. A polarizing plate may be attached to each of the upper and lower substrates, and an alignment layer for setting an alignment direction of the liquid crystal may be provided on an inner surface in contact with the liquid crystal.

또한, 상기 액정 표시 패널(100)의 상부기판과 하부기판 사이에는 셀갭(Cell gap)을 유지하기 위한 컬럼 스페이서(CS: Column Spacer)가 추가로 구비될 수 있다. In addition, a column spacer (CS) for maintaining a cell gap may be additionally provided between the upper substrate and the lower substrate of the liquid crystal display panel 100.

이러한 상기 액정 표시 패널(100)은, 이하, 도 3 내지 도 8을 참조하여 상세하게 설명된다.The liquid crystal display panel 100 will be described in detail below with reference to FIGS. 3 to 8.

상기 패널 구동부(400, 300, 200)는 타이밍 컨트롤러(400), 데이터 드라이버(300) 및 게이트 드라이버(200)를 포함하여 이루어진다. The panel drivers 400, 300, and 200 include a timing controller 400, a data driver 300, and a gate driver 200.

상기 타이밍 컨트롤러(400)는 외부시스템으로부터 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍신호를 입력받아, 상기 데이터 드라이버(300)와 상기 게이트 드라이버(200)의 동작 타이밍을 제어하기 위한 제어신호들(GCS, DCS)을 발생한다. The timing controller 400 receives timing signals such as a data enable signal (Data Enable, DE) and a dot clock (CLK) from an external system, and the operation timing of the data driver 300 and the gate driver 200 It generates control signals (GCS, DCS) for controlling

상기 데이터 드라이버(300)는 상기 타이밍 컨트롤러(400)로부터 입력된 상기 영상데이터를 상기 데이터 전압으로 변환하여, 상기 게이트 라인에 스캔펄스가 공급되는 1수평기간마다 1수평라인분의 데이터 전압을 상기 데이터 라인들에 공급한다. The data driver 300 converts the image data input from the timing controller 400 into the data voltage, and converts the data voltage for one horizontal line into the data voltage for every horizontal period in which a scan pulse is supplied to the gate line. Supply to the lines.

상기 게이트 드라이버(200)는 상기 타이밍 컨트롤러(400)로부터 전송되어온 게이트 스타트 펄스(Gate Start Pulse; GSP)를 게이트 쉬프트 클럭(Gate Shift Clock; GSC)에 따라 쉬프트시켜, 순차적으로 상기 게이트 라인들(GL1~GLg)에 게이트 온 전압(Von)을 갖는 스캔펄스를 공급한다. 그리고, 상기 게이트 드라이버(200)는 상기 게이트 온 전압(Von)을 갖는 상기 스캔펄스가 공급되지 않는 나머지 기간 동안에는 상기 게이트 라인(GL1~GLg)들에 게이트 오프 전압(Voff)을 공급한다.The gate driver 200 shifts a gate start pulse (GSP) transmitted from the timing controller 400 according to a gate shift clock (GSC), and sequentially shifts the gate lines GL1 ~GLg) is supplied with a scan pulse having a gate-on voltage (Von). In addition, the gate driver 200 supplies a gate-off voltage Voff to the gate lines GL1 to GLg during the remaining period in which the scan pulse having the gate-on voltage Von is not supplied.

상기 설명에서는, 상기 데이터 드라이버(300), 상기 게이트 드라이버(200) 및 상기 타이밍 컨트롤러(400)가 독립적으로 구성된 것으로서 설명되었으나, 상기 데이터 드라이버(300) 또는 상기 게이트 드라이버(200)들 중 적어도 어느 하나는 상기 타이밍 컨트롤러(400)에 구성될 수도 있다.In the above description, the data driver 300, the gate driver 200, and the timing controller 400 have been described as being independently configured, but at least one of the data driver 300 or the gate driver 200 May be configured in the timing controller 400.

도 3은 본 발명의 일 실시예에 따른 액정 표시 패널의 구조를 나타낸 평면도로서 이는 하부 기판을 위주로 도시한 것이며, 도 4는 본 발명의 일 실시예에 따른 액정 표시패널의 구조를 나타낸 단면도로서 이는 도 3의 A-B 방향으로 절단한 단면을 나타낸 단면도이다. 우선, 도 3을 참조로 본 발명의 일 실시예에 따른 액정 표시 패널의 평면 구조를 설명한 후 이어서 도 4를 참조로 본 발명의 일 실시예에 따른 액정 표시 패널의 단면 구조에 대해서 설명하기로 한다. 3 is a plan view showing the structure of a liquid crystal display panel according to an embodiment of the present invention, mainly showing a lower substrate, and FIG. 4 is a cross-sectional view showing the structure of a liquid crystal display panel according to an embodiment of the present invention. 3 is a cross-sectional view showing a cross-section taken along the AB direction. First, a planar structure of a liquid crystal display panel according to an embodiment of the present invention will be described with reference to FIG. 3, and then a cross-sectional structure of a liquid crystal display panel according to an embodiment of the present invention will be described with reference to FIG. 4. .

도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따르면, 게이트라인(GL) 및 데이터라인(DL)이 교차하여 복수의 픽셀을 정의하고 있다. 상기 각각의 픽셀에는 박막 트랜지스터(Tr)와 픽셀전극(165)이 형성되어 있다. 이와 같은 게이트라인(GL), 데이터라인(DL), 박막 트랜지스터(Tr) 및 픽셀전극(165)은 액정 표시 패널(100)의 하부 기판 상에 형성된다. As shown in FIG. 3, according to an exemplary embodiment of the present invention, a plurality of pixels are defined by crossing the gate line GL and the data line DL. A thin film transistor Tr and a pixel electrode 165 are formed in each of the pixels. The gate line GL, the data line DL, the thin film transistor Tr, and the pixel electrode 165 are formed on the lower substrate of the liquid crystal display panel 100.

상기 박막 트랜지스터(Tr)는 각 픽셀의 게이트라인(GL) 및 데이터라인(DL)의 교차영역에 형성된다. 상기 박막 트랜지스터(Tr)는 게이트 전극(120), 액티브층(미도시), 소스 전극(122) 및 드레인 전극(121)을 포함하여 이루어진다. 상기 게이트 전극(120)은 상기 게이트라인(GL)에 연결되고, 상기 소스 전극(122)은 상기 데이터라인(DL)에 연결되고, 상기 드레인 전극(121)은 상기 소스 전극(122)과 마주하고 있다. The thin film transistor Tr is formed in a cross region between the gate line GL and the data line DL of each pixel. The thin film transistor Tr includes a gate electrode 120, an active layer (not shown), a source electrode 122 and a drain electrode 121. The gate electrode 120 is connected to the gate line GL, the source electrode 122 is connected to the data line DL, and the drain electrode 121 faces the source electrode 122 have.

상기 픽셀전극(165)은 콘택홀(x)을 통해서 상기 박막 트랜지스터(Tr)의 드레인 전극(121)과 연결되어 있다. 상기 픽셀전극(165)은 적어도 하나 이상의 굴곡을 가지는 지그재그 형상(zig-zag shape)으로 형성될 수 있다. 그러나, 이에 한정되지 않으며, 상기 픽셀전극(165)은 직선(straight shape) 형상 또는 핑거 패턴(finger pattern 또는 comb-shaped)을 가지도록 형성될 수도 있다. The pixel electrode 165 is connected to the drain electrode 121 of the thin film transistor Tr through a contact hole x. The pixel electrode 165 may be formed in a zig-zag shape having at least one curvature. However, the present invention is not limited thereto, and the pixel electrode 165 may be formed to have a straight shape or a finger pattern or comb-shaped.

액정 표시 패널(100)의 상부 기판 상에는 컬럼 스페이서(190)와 혼색 방지부(185)가 형성되어 있다. A column spacer 190 and a color mixing prevention part 185 are formed on the upper substrate of the liquid crystal display panel 100.

상기 컬럼 스페이서(190)는 하부 기판과 상부 기판 사이의 셀갭(Cell gap)을 일정하게 유지시키는 역할을 한다. 이와 같은 컬럼 스페이서(190)는 상기 박막 트랜지스터(Tr)와 중첩되는 영역과 같이 광이 투과되지 않는 영역에 위치하여, 상기 컬럼 스페이서(190)로 인해서 광투과율이 감소되지 않도록 한다. The column spacer 190 serves to maintain a constant cell gap between the lower substrate and the upper substrate. The column spacer 190 is located in a region through which light is not transmitted, such as a region overlapping the thin film transistor Tr, so that the light transmittance is not reduced due to the column spacer 190.

상기 혼색 방지부(185)는 상기 데이터 라인(DL)과 중첩되도록 형성되어 복수의 픽셀 사이에서 혼색이 발생하는 것을 방지한다. 상기 혼색 방지부(185)의 폭은 상기 데이터 라인(DL)의 폭보다 작게 형성됨으로써 상기 혼색 방지부(185)로 인한 광투과율 감소를 방지할 수 있다. The color mixing prevention part 185 is formed to overlap the data line DL to prevent color mixture from occurring between a plurality of pixels. Since the width of the color mixing prevention part 185 is formed smaller than the width of the data line DL, a decrease in light transmittance due to the color mixing prevention part 185 may be prevented.

본 발명의 일 실시예에 따른 데이터라인(DL)은 상기 픽셀전극(165)의 형상에 따라, 적어도 하나 이상의 굴곡을 가지는 지그재그 형상(zig-zag shape)으로 형성될 수 있다. 따라서, 상기 데이터라인(DL)과 중첩되도록 형성되는 상기 혼색 방지부(185)는 상기 데이터라인(DL)과 마찬가지로 적어도 하나 이상의 굴곡을 가지는 지그재그 형상(zig-zag shape)으로 이루어질 수 있다. 또한, 상기 혼색 방지부(185)는 상기 데이터라인(DL)의 길이방향으로 연장되어 구비될 수 있으며, 바(bar) 구조물의 형상으로 이루어질 수 있다. 그러나 이에 한정되지 않으며, 상기 혼색 방지부(185)는 상기 데이터라인(DL)의 형상에 따라 직선 형상(straight shape) 등의 다양한 형상을 가지며 구비될 수 있다. The data line DL according to the exemplary embodiment of the present invention may be formed in a zig-zag shape having at least one curvature according to the shape of the pixel electrode 165. Accordingly, the color mixing prevention part 185 formed to overlap with the data line DL may be formed in a zig-zag shape having at least one curvature similar to the data line DL. In addition, the color mixing prevention part 185 may be provided to extend in the length direction of the data line DL, and may be formed in the shape of a bar structure. However, the present invention is not limited thereto, and the color mixing prevention part 185 may have various shapes such as a straight shape according to the shape of the data line DL.

상기 혼색 방지부(185)는 상기 게이트라인(GL)과는 중첩되지 않을 수 있다. 그러나, 반드시 이에 한정되는 것은 아니며 경우에 따라서 중첩되어 형성되는 것도 가능하다. The color mixing prevention part 185 may not overlap with the gate line GL. However, it is not necessarily limited thereto, and may be overlapped in some cases.

도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 액정 표시 패널(100)은 하부기판(160), 상부기판(180) 및 액정층(140)을 포함하여 이루어진다.As shown in FIG. 4, a liquid crystal display panel 100 according to an exemplary embodiment of the present invention includes a lower substrate 160, an upper substrate 180, and a liquid crystal layer 140.

상기 하부기판(160)은 제1 기판(161) 상에 형성된 게이트 절연막(162), 상기 게이트 절연막(162) 상에 형성된 데이터 라인(DL), 상기 데이터 라인(DL) 상에 형성된 평탄화막(164), 상기 평탄화막(164) 상에 형성된 공통전극(167), 상기 공통전극(167) 상에 형성된 보호막(168), 상기 보호막(168) 상에 형성된 픽셀전극(165)을 포함하여 이루어진다. The lower substrate 160 includes a gate insulating layer 162 formed on the first substrate 161, a data line DL formed on the gate insulating layer 162, and a planarization layer 164 formed on the data line DL. ), a common electrode 167 formed on the planarization layer 164, a protective layer 168 formed on the common electrode 167, and a pixel electrode 165 formed on the protective layer 168.

상기 게이트 절연막(162)은 게이트 라인(전술한 도 3의 GL)과 데이터 라인(DL) 사이에 형성되어 양자를 절연시킨다. 상기 평탄화막(164)은 박막 트랜지스터(전술한 도 3의 Tr) 상에 형성되어 박막 트랜지스터(전술한 도 3의 Tr)를 보호함과 더불어 기판을 평탄화시킨다. The gate insulating layer 162 is formed between the gate line (GL in FIG. 3 described above) and the data line DL to insulate both. The planarization layer 164 is formed on the thin film transistor (Tr of FIG. 3 described above) to protect the thin film transistor (Tr of FIG. 3 described above) and planarize the substrate.

상기 공통전극(167)과 상기 픽셀전극(165)은 상기 보호막(168)을 사이에 두고 위아래로 배치되어 상기 공통전극(167)과 상기 픽셀전극(165) 사이에서 전계를 형성시킨다. 한편, 상기 공통전극(167)이 상기 보호막(168) 위에 형성되고 상기 픽셀전극(165)이 상기 보호막(168) 아래에 형성될 수도 있다. 즉, 상기 픽셀전극(165) 및 공통전극(167)은 상기 픽셀전극(165)이 공통전극(167) 상에 형성된 픽셀전극 온 탑 구조(pixel electrode on the common electrode)로 형성될 수도 있고, 상기 공통전극(167)이 픽셀전극(165)상에 형성된 공통전극 온 탑 구조(common electrode on the pixel electrode)로도 형성될 수도 있다.The common electrode 167 and the pixel electrode 165 are disposed up and down with the passivation layer 168 therebetween to form an electric field between the common electrode 167 and the pixel electrode 165. Meanwhile, the common electrode 167 may be formed on the protective layer 168 and the pixel electrode 165 may be formed under the protective layer 168. That is, the pixel electrode 165 and the common electrode 167 may be formed in a pixel electrode on the common electrode in which the pixel electrode 165 is formed on the common electrode 167, and the The common electrode 167 may also be formed in a common electrode on the pixel electrode formed on the pixel electrode 165.

상기 상부기판(180)은 제2 기판(181) 상에 형성된 블랙 매트릭스(BM: Black Matrix)(183), 상기 블랙 매트릭스(183) 상에 형성된 컬러필터(CF: Color Filter)(182), 상기 컬러 필터(182) 상에 형성된 오버코팅층(187), 및 상기 오버코팅층(187) 상에 형성된 혼색 방지부(185)를 포함하여 이루어진다. The upper substrate 180 includes a black matrix (BM) 183 formed on the second substrate 181, a color filter (CF) 182 formed on the black matrix 183, and the An overcoating layer 187 formed on the color filter 182 and a color mixing prevention part 185 formed on the overcoating layer 187 are included.

상기 블랙 매트릭스(183)는 상기 컬러필터(182)의 R(Red), G(Green), B(Blue) 패턴 사이에 각각 위치되어, 상기 R(Red), G(Green), B(Blue)의 빛을 구분하거나, 차단하는 기능을 수행한다. The black matrix 183 is positioned between the R(Red), G(Green), and B(Blue) patterns of the color filter 182, respectively, and the R(Red), G(Green), B(Blue) It performs the function of distinguishing or blocking the light of light.

상기 컬러필터(182)는 상기 액정 표시 패널(100)에서 컬러를 구현하기 위해 사용된다. 상기 컬러필터(182)에는, R(Red), G(Green), B(Blue) 패턴이 구비되어 있다. The color filter 182 is used to implement color in the liquid crystal display panel 100. The color filter 182 is provided with R (Red), G (Green), and B (Blue) patterns.

상기 오버코팅층(187)은 상기 컬러필터(182)를 평탄화시키기 위하여, 상기 블랙 매트릭스(183) 및 컬러필터(182)가 구비되어 있는 상기 제2 기판(181)의 전면을 덮는다. 상기 오버코팅층(187) 상에는 상기 하부기판(160) 및 상부기판(180) 사이의 셀갭(Cell gap)을 일정하게 유지시켜 주기 위한 컬럼 스페이서(전술한 도 3의 190)가 형성된다. The overcoat layer 187 covers the entire surface of the second substrate 181 on which the black matrix 183 and the color filter 182 are provided in order to planarize the color filter 182. A column spacer (190 in FIG. 3 described above) is formed on the overcoat layer 187 to maintain a constant cell gap between the lower substrate 160 and the upper substrate 180.

상기 혼색 방지부(185)는 상기 컬럼 스페이서(전술한 도 3의 190)와 마찬가지로 상기 오버코팅층(187) 상에 형성되며, 따라서, 상기 혼색 방지부(185)와 상기 오버코팅층(187)은 동시에 형성될 수 있다. The color mixing prevention part 185 is formed on the overcoating layer 187 like the column spacer (190 in FIG. 3 described above), and thus, the color mixing prevention part 185 and the overcoating layer 187 are simultaneously Can be formed.

이 경우, 상기 혼색 방지부(185)의 높이는 상기 컬럼 스페이서(전술한 도 3의 190)의 높이보다 작게 형성될 수 있으며, 상기 혼색 방지부(185)의 폭(WC)은 상기 블랙 매트릭스(183)의 폭(WB) 보다 작게 형성될 수 있다. 이에 따라, 셀 갭에 영향을 주지 않고, 액정 표시 패널(100)의 개구율을 줄이지 않으면서, 측면 시야각에서의 빛을 효과적으로 차단할 수 있는 혼색 방지부(185)가 구비될 수 있다. In this case, the height of the color mixing prevention part 185 may be formed smaller than the height of the column spacer (190 in FIG. 3 described above), and the width W C of the color mixing prevention part 185 is the black matrix ( It may be formed to be smaller than the width (W B) of 183. Accordingly, a color mixing prevention unit 185 capable of effectively blocking light from a side viewing angle may be provided without affecting the cell gap and not reducing the aperture ratio of the liquid crystal display panel 100.

상기 혼색 방지부(185)는 상기 블랙 매트릭스(183) 하부에서 상기 블랙 매트릭스(183)와 중첩되도록 형성될 수 있다. 상기 블랙 매트릭스(183) 하부에 혼색 방지부(185)가 위치됨으로써, 후술되는 바와 같이 상기 블랙 매트릭스(183) 하부의 액정(141) 양이 줄어들 수 있다. The color mixing prevention part 185 may be formed to overlap the black matrix 183 under the black matrix 183. Since the color mixing prevention part 185 is located under the black matrix 183, the amount of the liquid crystal 141 under the black matrix 183 may be reduced as described later.

본 발명의 일 실시예에서는, 상기 혼색 방지부(185)가 상기 상부기판(180)에 형성되어 있는 것을 일 예로 하여 본 발명이 설명되었으나, 이에 한정된 것은 아니며, 상기 혼색 방지부(185)는 상기 하부기판(160)에 형성될 수도 있다. In an embodiment of the present invention, the present invention has been described by taking as an example that the color mixing prevention part 185 is formed on the upper substrate 180, but the present invention is not limited thereto, and the color mixing prevention part 185 is It may be formed on the lower substrate 160.

상기 하부기판(160)에 상기 혼색 방지부(185)가 형성될 경우, 상기 혼색 방지부(185)는 상기 데이터라인(DL) 상부에서 상기 데이터라인(DL)과 중첩되도록 형성될 수 있다. 또한, 상기 혼색 방지부(185)는 상기 블랙 매트릭스(183)와 마주보도록 상기 블랙 매트릭스(183) 하부에 위치될 수 있으며, 상기 혼색 방지부(185)의 폭(WC)은 상기 상기 블랙 매트릭스(183)의 폭(WB)보다 작을 수 있다.When the color mixing prevention part 185 is formed on the lower substrate 160, the color mixing prevention part 185 may be formed to overlap the data line DL above the data line DL. In addition, the color mixing prevention part 185 may be located under the black matrix 183 to face the black matrix 183, and the width W C of the color mixing prevention part 185 is the black matrix It may be less than the width (W B) of 183.

상기 하부기판(160) 및 상기 상부기판(180) 사이에는 액정층(140)이 구비된다. 상기 액정 표시 패널(100)에서는 상기 액정층(140)에 구비된 액정(141)들이 갖는 여러 가지 성질들 중, 상기 액정(141)에 전압을 가하면 액정 분자의 배열이 변하는 성질을 이용하여 화상이 표시된다.A liquid crystal layer 140 is provided between the lower substrate 160 and the upper substrate 180. In the liquid crystal display panel 100, among various properties of the liquid crystals 141 provided in the liquid crystal layer 140, an image is displayed by using the property of changing the arrangement of liquid crystal molecules when a voltage is applied to the liquid crystal 141. Is displayed.

이 경우, 상기 혼색 방지부(185)의 높이는 상기 액정층(140)의 높이보다 작게 형성될 수 있다. 즉, 상기 혼색 방지부(185)의 높이는 합착된 하부기판(160) 및 상부기판(180) 사이의 셀갭(Cell Gap)보다 작게 형성될 수 있다. In this case, the height of the color mixing prevention part 185 may be formed smaller than the height of the liquid crystal layer 140. That is, the height of the color mixing prevention part 185 may be formed to be smaller than the cell gap between the bonded lower substrate 160 and the upper substrate 180.

예를 들어, 상기 하부기판(160) 및 상부기판(180) 사이의 셀갭이 3.28㎛일 경우, 상기 혼색 방지부(185)의 높이는 1㎛ 내지 3㎛의 범위에서 형성될 수 있다. 그러나 상기 혼색 방지부(185)의 높이가 상기한 바와 같은 수치에 한정되는 것은 아니며, 상기 혼색 방지부(185)의 높이는 상기 하부기판(160) 및 상부기판(180)의 셀갭에 따라 다양하게 형성될 수 있다.For example, when the cell gap between the lower substrate 160 and the upper substrate 180 is 3.28 μm, the height of the color mixing prevention part 185 may be formed in a range of 1 μm to 3 μm. However, the height of the color mixing prevention part 185 is not limited to the above-described value, and the height of the color mixing prevention part 185 is variously formed according to the cell gap of the lower substrate 160 and the upper substrate 180. Can be.

상기한 바와 같이, 상기 블랙 매트릭스(183) 하부에 혼색 방지부(185)가 형성되기 때문에, 상기 블랙 매트릭스(183) 하부에 구비될 수 있는 액정(141)의 양이 줄어들어 색혼합(color washout) 불량이 방지될 수 있다. 즉, 상부기판(180)과 하부기판(160)의 합착 시의 공정편차에 따른 미스얼라인(Misalign)이 발생되더라도, 상기 블랙 매트릭스(183) 하부의 액정(141)의 양이 줄어들었기 때문에, 상기 블랙 매트릭스(183) 하부의 액정(141)들이 이웃한 픽셀로 이동할 수 있는 확률이 적어 색혼합(color washout) 불량이 방지될 수 있다. As described above, since the color mixing prevention part 185 is formed under the black matrix 183, the amount of liquid crystal 141 that may be provided under the black matrix 183 is reduced, resulting in color washout. Defect can be prevented. That is, even if misalignment occurs due to a process deviation when the upper substrate 180 and the lower substrate 160 are bonded together, since the amount of the liquid crystal 141 under the black matrix 183 is reduced, Since the probability that the liquid crystals 141 under the black matrix 183 may move to neighboring pixels is small, a color washout defect may be prevented.

또한, 이웃하는 픽셀 간에 발생되는 색혼합(color washout) 불량이 개선될 수 있으므로, 액정 표시 패널의 색재현율 및 신뢰성이 향상될 수 있고, 표시 품질이 개선될 수 있다. In addition, since a color washout defect occurring between neighboring pixels may be improved, a color reproducibility and reliability of a liquid crystal display panel may be improved, and display quality may be improved.

도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 액정 표시 패널의 제조 방법을 설명하기 위해 나타낸 단면도들이며, 이는 전술한 도 4에 따른 액정 표시 패널의 제조 공정에 관한 것이다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 각각의 구성의 재료 및 구조 등에 있어서 반복되는 부분에 대한 설명은 생략한다.5A to 5C are cross-sectional views illustrating a method of manufacturing a liquid crystal display panel according to an exemplary embodiment of the present invention, and relate to a manufacturing process of the liquid crystal display panel according to FIG. 4 described above. Accordingly, the same reference numerals are assigned to the same configurations, and descriptions of repeated parts in materials and structures of each configuration are omitted.

먼저, 도 5a에 도시된 바와 같이, 상기 하부기판(160)은 제1 기판(161), 게이트 절연막(162), 데이터 라인(DL), 평탄화막(164), 공통전극(167), 보호막(168), 및 픽셀전극(165)을 포함하여 이루어진다.First, as shown in FIG. 5A, the lower substrate 160 includes a first substrate 161, a gate insulating layer 162, a data line DL, a planarization layer 164, a common electrode 167, and a protective layer ( 168), and a pixel electrode 165.

상기 게이트 절연막(162)은 상기 제1 기판(161) 전체에 형성된다. 상기 게이트 절연막(162)은 무기 절연 물질 예를 들어, 실리콘 산화막(SiOX), 실리콘 질화막(SiNX), 또는 이들의 다중층으로 이루어 질 수 있으나, 이에 한정되지 않는다. The gate insulating layer 162 is formed on the entire first substrate 161. The gate insulating layer 162 may be formed of an inorganic insulating material, for example, a silicon oxide layer (SiO X ), a silicon nitride layer (SiN X ), or multiple layers thereof, but is not limited thereto.

상기 데이터 라인(DL)은 상기 게이트 절연막(162) 상에 구비될 수 있다. 상기 데이터 라인(DL)은 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층일 수 있으나, 이에 한정되지 않는다. The data line DL may be provided on the gate insulating layer 162. The data line DL is, for example, molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd), and copper (Cu). It may be a single layer or multiple layers made of any one or an alloy thereof, but is not limited thereto.

상기 평탄화막(164)은 상기 데이터 라인(DL) 상에 형성된다. 상기 평탄화막(164)은 상기 데이터 라인(DL)이 형성되어 있는 제1기판(161) 상부를 평탄화시키는 기능을 한다. The planarization layer 164 is formed on the data line DL. The planarization layer 164 functions to planarize an upper portion of the first substrate 161 on which the data line DL is formed.

상기 평탄화막(164)은 예를 들어, 아크릴계 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly-phenylene resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin), 및 벤조사이클로부텐(benzocyclobutene) 중 하나 이상의 물질로 형성될 수 있으나, 이에 한정되지 않는다. The planarization film 164 is, for example, an acrylic resin, an epoxy resin, a phenolic resin, a polyamides resin, a polyimide resin, It may be formed of one or more of unsaturated polyesters resin, poly-phenylene resin, polyphenylenesulfides resin, and benzocyclobutene, It is not limited to this.

상기 공통전극(167)은 평탄화막(164) 상에 형성된다. 상기 공통전극(167)으로는 액정을 구동하기 위한, 공통전압(Vcom)이 인가된다. 상기 공통전극(167)은 예를 들어, 인듐 틴 옥사이드(ITO: Indium Tin Oxide)와 같은 투명 전도성 물질로 형성될 수 있으나, 이에 한정되지 않는다.The common electrode 167 is formed on the planarization layer 164. A common voltage Vcom for driving a liquid crystal is applied to the common electrode 167. The common electrode 167 may be formed of, for example, a transparent conductive material such as indium tin oxide (ITO), but is not limited thereto.

본 발명의 일 실시예에 따른 상기 공통전극(167)은 판 형태(rectangular shape)로 형성될 수 있으며, 이에 따라, 상기 제1 기판(161) 전면에 구비될 수 있다. 그러나, 이에 한정되지 않으며 상기 공통전극(167)은 후술되는 픽셀전극(165)과 마찬가지로 적어도 하나 이상의 굴곡을 가지는 지그재그 형상(zig-zag shape)으로 형성될 수 있다. 또한, 상기 공통전극(167)은 직선 형상(straight shape) 또는 핑거 패턴(finger pattern 또는 comb-shaped)으로 형성될 수도 있다. The common electrode 167 according to the exemplary embodiment of the present invention may be formed in a rectangular shape, and thus may be provided on the entire surface of the first substrate 161. However, the present invention is not limited thereto, and the common electrode 167 may be formed in a zig-zag shape having at least one curvature similar to the pixel electrode 165 to be described later. In addition, the common electrode 167 may be formed in a straight shape or a finger pattern or comb-shaped.

상기 보호막(168)은 상기 공통전극(167)이 구비된 상기 제1 기판(161) 전면에 형성된다. 상기 보호막(168)은 상기 평탄화막(164)과 동일한 물질로 이루어질 수 있으나, 반드시 이에 한정되는 것은 아니다. The protective layer 168 is formed on the entire surface of the first substrate 161 on which the common electrode 167 is provided. The passivation layer 168 may be made of the same material as the planarization layer 164, but is not limited thereto.

상기 픽셀전극(165)은 상기 보호막(168) 상에 형성된다. 상기 픽셀전극(165)은 적어도 하나 이상의 굴곡을 가지는 지그재그 형상(zig-zag shape)으로 형성될 수 있다. 그러나, 이에 한정되지 않으며, 상기 픽셀전극(165)은 직선(straight shape) 형상 또는 핑거 패턴(finger pattern 또는 comb-shaped)을 가지도록 형성될 수도 있다. The pixel electrode 165 is formed on the passivation layer 168. The pixel electrode 165 may be formed in a zig-zag shape having at least one curvature. However, the present invention is not limited thereto, and the pixel electrode 165 may be formed to have a straight shape or a finger pattern or comb-shaped.

상기 픽셀전극(165)은 예를 들어, 인듐 틴 옥사이드(ITO: Indium Tin Oxide)와 같은 투명 전도성 물질로 형성될 수 있다. The pixel electrode 165 may be formed of, for example, a transparent conductive material such as indium tin oxide (ITO).

도면에 도시하지 않았으나, 상기 하부기판(160) 전면에는 액정층(140)을 배향시키는 하부 배항막이 형성될 수 있다. 상기 하부 배향막은 이하의 도면을 참조하여 상세히 설명된다.Although not shown in the drawing, a lower alignment layer for aligning the liquid crystal layer 140 may be formed on the entire surface of the lower substrate 160. The lower alignment layer will be described in detail with reference to the following drawings.

다음, 도 5b에 도시된 바와 같이, 상기 상부기판(180)은 제2 기판(181), 블랙 매트릭스(BM: Black Matrix)(183), 컬러필터(CF: Color Filter)(182) 및 오버코팅층(187)을 포함한다. Next, as shown in FIG. 5B, the upper substrate 180 includes a second substrate 181, a black matrix (BM) 183, a color filter (CF) 182, and an overcoat layer. (187) is included.

상기 블랙 매트릭스(183)는 상기 제2 기판(181) 상에 형성된다. 상기 블랙 매트릭스(183)가 형성됨에 따라, 액정 표시 패널(100)의 콘트라스트(Contrast ratio)는 향상되고, 상기 박막 트랜지스터(전술한 도 3의 Tr)의 누설 전류는 감소될 수 있다. The black matrix 183 is formed on the second substrate 181. As the black matrix 183 is formed, a contrast ratio of the liquid crystal display panel 100 may be improved, and a leakage current of the thin film transistor (Tr of FIG. 3 described above) may be reduced.

상기 블랙 매트릭스(183)는 수지 재질의 유기막 예를 들면, 카본 블랙(carbon black)이나 흑색 안료 중 어느 하나를 포함한 아크릴(Acryl), 에폭시(Epoxy) 또는 폴리이미드(Polyimide) 수지 등의 착색된 유기계 수지 등으로 이루어질 수 있으나, 반드시 이에 한정되는 것은 아니다. The black matrix 183 is an organic film made of a resin material, for example, a colored resin such as acrylic, epoxy, or polyimide resin including either carbon black or black pigment. It may be made of an organic resin or the like, but is not limited thereto.

상기 컬러필터(182)는 액정 표시 패널(100)에서 컬러를 구현하기 위해 사용된다. 상기 컬러필터(182)에는, R(Red), G(Green), B(Blue) 패턴이 형성되어 있다. The color filter 182 is used to implement color in the liquid crystal display panel 100. The color filter 182 has R (Red), G (Green), and B (Blue) patterns formed thereon.

상기 오버코팅층(187)은 상기 컬러필터(182)를 평탄화시키기 위하여, 상기 블랙 매트릭스(183) 및 컬러필터(182)가 형성되어 있는 제2 기판(181)의 상부 전면을 덮는다. The overcoat layer 187 covers the upper entire surface of the second substrate 181 on which the black matrix 183 and the color filter 182 are formed in order to planarize the color filter 182.

상기 오버코팅층(187)은 예를 들어, 아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides resin), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(poly-phenylene resin), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin), 및 벤조사이클로부텐(benzocyclobutene) 중 하나 이상의 물질로 형성될 수 있으나, 이에 한정되지 않는다. The overcoating layer 187 is, for example, an acrylic resin, an epoxy resin, a phenolic resin, a polyamides resin, a polyimide resin, It may be formed of one or more of unsaturated polyesters resin, poly-phenylene resin, polyphenylenesulfides resin, and benzocyclobutene, It is not limited to this.

상기 혼색 방지부(185)는 상기 오버코팅층(187) 상에 형성된다. 상기 혼색 방지부(185)는 상기 블랙 매트릭스(183)와 중첩되도록 형성된다. 또한, 상기 혼색 방지부(185)는 상기 하부기판(160) 및 상부기판(180)이 합착되는 단계에서 상기 하부기판(160)에 형성되어 있는 데이터라인(DL)과 중첩되는 위치에 형성된다. The color mixing prevention part 185 is formed on the overcoat layer 187. The color mixing prevention part 185 is formed to overlap the black matrix 183. Further, the color mixing prevention part 185 is formed at a position overlapping with the data line DL formed on the lower substrate 160 in the step of bonding the lower substrate 160 and the upper substrate 180 together.

도면에 도시되지는 않았으나, 상기 혼색 방지부(185)가 형성되는 동시에 상기 박막 트랜지스터(Tr)의 게이트 전극 상에는 컬럼 스페이서가 형성된다. 상기 혼색 방지부(185)와 상기 컬럼 스페이서는 동일한 공정을 통하여 동시에 형성될 수 있다. Although not shown in the drawing, a column spacer is formed on the gate electrode of the thin film transistor Tr while the color mixing prevention part 185 is formed. The color mixing prevention part 185 and the column spacer may be simultaneously formed through the same process.

상기 혼색 방지부(185)와 컬럼 스페이서는 예를 들어, 그레이톤 마스크(Graytone mask), R-패턴 마스크(R-pattern mask) 등 빛의 양을 차등적으로 조사하는 방법을 사용하여 제작 될 수 있다. The color mixing prevention unit 185 and the column spacer may be manufactured using a method of differentially irradiating the amount of light, such as a graytone mask and an R-pattern mask. have.

상기 그레이톤 마스크(Graytone mask)는 차광부, 투광부 및 반투광부를 갖는 마스크를 사용하여, 막 두께가 서로 다른 패턴을 형성하는 방법이다. 상기 R-패턴 마스크(R-pattern mask)는, 회절된 빛의 중첩효과를 이용하여, 패턴을 형성하는 미세패턴 형성 방법이다. 여기서, 상기 차광부는 빛을 차단하는 부분이고, 상기 투광부는 빛을 투과하는 부분이며, 상기 반투광부는 빛의 투과량이 상기 투광부 보다 적은 부분을 말한다. The graytone mask is a method of forming patterns having different thicknesses by using a mask having a light blocking part, a light transmitting part, and a semi-transmitting part. The R-pattern mask is a method of forming a fine pattern by using an overlapping effect of diffracted light. Here, the light-shielding part is a part that blocks light, the light-transmitting part is a part that transmits light, and the semi-transmitting part refers to a part in which the transmittance amount of light is less than that of the light-transmitting part.

상기 그레이톤 마스크(Graytone mask) 또는 R-패턴 마스크(R-pattern mask) 등을 사용하여 패턴을 형성할 경우, 빛의 양을 차등적으로 조사하여, 높이가 서로 다른 패턴이 형성될 수 있다. When a pattern is formed using the graytone mask or R-pattern mask, patterns having different heights may be formed by differentially irradiating the amount of light.

즉, 상기 혼색 방지부(185) 및 컬럼 스페이서가 동시에 형성되되, 상기 혼색 방지부(185)의 높이가 상기 컬럼 스페이서의 높이보다 작도록 상기 제2 기판(181) 상에 형성될 수 있다. That is, the color mixing prevention part 185 and the column spacer may be simultaneously formed, and may be formed on the second substrate 181 so that the height of the color mixing prevention part 185 is smaller than the height of the column spacer.

도면에 도시하지 않았으나, 상기 혼색 방지부(185) 및 컬럼 스페이서 상에는 액정층(140)을 배향시키는 상부 배항막이 형성될 수 있다. 상기 상부 배향막은 이하 도면을 참조하여 상세히 설명된다. Although not shown in the drawing, an upper alignment layer for aligning the liquid crystal layer 140 may be formed on the color mixing prevention part 185 and the column spacer. The upper alignment layer will be described in detail with reference to the accompanying drawings.

마지막으로, 도 5c에 도시된 바와 같이, 상기 하부기판(160) 상에 액정(141)이 적하되고, 상기 하부기판(160)과 상부기판(180)이 합착된다. 이에 따라, 상기 하부기판(160) 및 상기 상부기판(180) 사이에는 액정(141)들이 구비되어 있는 액정층(140)이 형성된다. Finally, as shown in FIG. 5C, the liquid crystal 141 is dropped on the lower substrate 160, and the lower substrate 160 and the upper substrate 180 are bonded to each other. Accordingly, a liquid crystal layer 140 including liquid crystals 141 is formed between the lower substrate 160 and the upper substrate 180.

본 발명의 일 실시예에서는 상기 하부기판(160) 상에 액정(141)이 적하됨으로써 상기 액정층(140)이 형성되는 것을 일 예로 하여 본 발명이 설명된다. 그러나, 이에 한정되지 않으며, 상기 액정층(140)은 상기 상부기판(180) 상에 액정(141)이 적하됨으로써 형성될 수도 있다. In an embodiment of the present invention, the present invention is described by taking as an example that the liquid crystal layer 140 is formed by dropping the liquid crystal 141 on the lower substrate 160. However, the present invention is not limited thereto, and the liquid crystal layer 140 may be formed by dropping the liquid crystal 141 on the upper substrate 180.

여기서, 상기 혼색 방지부(185)의 높이는 상기 액정층(140)의 높이보다 작게 형성된다. 즉, 상기 혼색 방지부(185)의 높이는 합착된 하부기판(160) 및 상부기판(180) 사이의 셀갭(cell gap)보다 작게 형성된다.Here, the height of the color mixing prevention part 185 is smaller than the height of the liquid crystal layer 140. That is, the height of the color mixing prevention part 185 is formed to be smaller than the cell gap between the bonded lower substrate 160 and the upper substrate 180.

도 6은 본 발명의 다른 실시예에 따른 액정 표시 패널의 구조를 나타낸 평면도이다. 본 발명의 다른 실시예에 따른 액정 표시 패널은 혼색 방지부(185) 형상을 제외하고는 본 발명의 일 실시예와 동일하다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 각각의 구성의 재료 및 구조 등에 있어서 반복되는 부분에 대한 설명은 생략한다. 6 is a plan view illustrating a structure of a liquid crystal display panel according to another exemplary embodiment of the present invention. The liquid crystal display panel according to another embodiment of the present invention is the same as the embodiment of the present invention except for the shape of the color mixing prevention part 185. Accordingly, the same reference numerals are assigned to the same configurations, and descriptions of repeated parts in materials and structures of each configuration are omitted.

도 6에 도시된 바와 같이, 혼색 방지부(185)는 상기 데이터라인(DL)의 길이방향으로 연장된 바(bar) 구조물로 이루어질 수 있다. 이때, 상기 바 구조물은 서로 분리되어 있는 제1 바 구조물(185a) 및 제2 바 구조물(185b)을 포함한다. 즉, 본 발명의 다른 실시예에 따른 상기 혼색 방지부(185)는 상기 데이터라인(DL)이 굴곡되는 부분에서 제1 바 구조물(185a) 및 제2 바 구조물(185b)로 분리되어 구성될 수 있다. As shown in FIG. 6, the color mixing prevention part 185 may be formed of a bar structure extending in the length direction of the data line DL. In this case, the bar structure includes a first bar structure 185a and a second bar structure 185b that are separated from each other. That is, the color mixing prevention unit 185 according to another embodiment of the present invention may be configured by being separated into a first bar structure 185a and a second bar structure 185b at a portion where the data line DL is bent. have.

도 7은 본 발명의 또 다른 실시예에 따른 액정 표시 패널의 구조를 나타낸 평면도이고, 도 8은 본 발명의 또 다른 실시예에 따른 액정 표시 패널의 구조를 나타낸 단면도이다. 특히, 도 8은 도 7의 평면도를 C-D 방향으로 절단한 단면을 나타낸 단면도이다. 본 발명의 또 다른 실시예에 따른 액정 표시 패널은 혼색 방지부(185)와 컬럼 스페이서(190)의 형상, 및 컬럼 스페이서(190)의 형성 위치가 변경된 것을 제외하고는 본 발명의 일 실시예와 동일하다. 따라서, 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 각각의 구성의 재료 및 구조 등에 있어서 반복되는 부분에 대한 설명은 생략한다. 우선, 도 7을 참조하여 본 발명의 또 다른 실시예에 따른 액정 표시 패널의 평면구조를 설명한 후 이어서 도 8을 참조하여 본 발명의 또 다른 실시예에 따른 액정 표시 패널의 단면구조를 설명한다. 7 is a plan view illustrating a structure of a liquid crystal display panel according to another exemplary embodiment of the present invention, and FIG. 8 is a cross-sectional view illustrating a structure of a liquid crystal display panel according to another exemplary embodiment of the present invention. In particular, FIG. 8 is a cross-sectional view of the plan view of FIG. 7 taken in the C-D direction. The liquid crystal display panel according to another embodiment of the present invention is similar to the embodiment of the present invention, except that the shape of the color mixing prevention part 185 and the column spacer 190, and the formation position of the column spacer 190 are changed. same. Accordingly, the same reference numerals are assigned to the same configurations, and descriptions of repeated parts in materials and structures of each configuration are omitted. First, a planar structure of a liquid crystal display panel according to another embodiment of the present invention will be described with reference to FIG. 7, and then a cross-sectional structure of a liquid crystal display panel according to another embodiment of the present invention will be described with reference to FIG. 8.

도 7에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따르면, 컬럼 스페이서(190)는 박막 트랜지스터(Tr)와 중첩되도록 위치될 수 있으며, 구체적으로 게이트라인(GL)과 중첩되도록 구성될 수 있다. 상기 컬럼 스페이서(190)는 게이트라인(GL)의 길이방향으로 연장된 바(bar) 구조물로 이루어질 수 있다. 상기 바(bar) 구조물은 복수 개가 서로 이격되면서 구성될 수 있다. As shown in FIG. 7, according to another embodiment of the present invention, the column spacer 190 may be positioned to overlap the thin film transistor Tr, and specifically, may be configured to overlap the gate line GL. have. The column spacer 190 may be formed of a bar structure extending in the length direction of the gate line GL. A plurality of bar structures may be configured while being spaced apart from each other.

혼색 방지부(185)는 데이터라인(DL)의 길이방향으로 연장되어 있으며 특히 전술한 실시예와 달리 박막 트랜지스터(Tr) 영역 근처까지 연장되어 있으며, 도시된 바와 같이 게이트 전극(120)과 중첩되는 영역까지 연장될 수 있다. 이와 같이 박막 트랜지스터(Tr) 영역 근처까지 연장된 혼색 방지부(185)는 상기 컬럼 스페이서(190)의 움직임을 차단하는 역할을 한다. 즉, 상기 컬럼 스페이서(190)는 혼색 방지부(185)와 오버랩되지 않도록 위치하며, 이때, 상기 혼색 방지부(185)의 끝단이 상기 컬럼 스페이서(190) 근처까지 연장되어 있기 때문에, 상기 컬럼 스페이서(190)가 움직인다 하더라도 상기 혼색 방지부(185)에 의해 막혀서 더 이상 움직이지 못하게 된다. 따라서, 상기 혼색 방지부(185)의 끝단과 상기 컬럼 스페이서(190) 사이의 간격을 조절함으로써 상기 컬럼 스페이서(190)의 움직임 영역을 조절할 수 있다. 전술한 바와 같이, 상기 혼색 방지부(185)가 박막 트랜지스터(Tr) 영역 근처까지 연장될 경우 상기 컬럼 스페이서(190)가 픽셀영역으로 진입하는 것이 차단될 수 있다. The color mixing prevention part 185 extends in the length direction of the data line DL, and, unlike the above-described embodiment, it extends close to the thin film transistor Tr region, and overlaps the gate electrode 120 as shown. It can extend to the area. As described above, the color mixing prevention part 185 extending to the vicinity of the thin film transistor Tr serves to block the movement of the column spacer 190. That is, the column spacer 190 is positioned so as not to overlap with the color mixing prevention part 185, and at this time, since the end of the color mixing prevention part 185 extends near the column spacer 190, the column spacer Even if 190 moves, it is blocked by the color mixing prevention part 185 so that it cannot move any more. Accordingly, the movement area of the column spacer 190 may be adjusted by adjusting the distance between the end of the color mixing prevention part 185 and the column spacer 190. As described above, when the color mixing prevention part 185 extends near the thin film transistor Tr region, the column spacer 190 may be blocked from entering the pixel region.

도 8에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따르면, 하부기판(160)을 구성하는 제1 기판(161) 상에 게이트라인(GL), 게이트 절연막(162), 데이터라인(DL), 평탄화막(164), 공통전극(167) 및 보호막(168)이 순차적으로 구비되어 있다. 그리고, 상기 보호막(168) 상에는 컬럼 스페이서(190)가 구비되어 있으며, 상기 컬럼 스페이서(190) 상에 하부 배향막(171)이 구비되어 있다. As shown in FIG. 8, according to another embodiment of the present invention, a gate line GL, a gate insulating layer 162, and a data line DL are formed on the first substrate 161 constituting the lower substrate 160. ), a planarization layer 164, a common electrode 167, and a protective layer 168 are sequentially provided. In addition, a column spacer 190 is provided on the passivation layer 168, and a lower alignment layer 171 is provided on the column spacer 190.

상부기판(180)을 구성하는 제2 기판(181) 상에는 블랙 매트릭스(183), 컬러필터(182) 및 오버코팅층(187)이 구비되어 있다. 그리고, 상기 오버코팅층(187) 상에 혼색 방지부(185)가 구비되어 있으며, 상기 혼색 방지부(185) 상에 상부 배향막(172)이 구비되어 있다. A black matrix 183, a color filter 182, and an overcoat layer 187 are provided on the second substrate 181 constituting the upper substrate 180. In addition, a color mixing prevention part 185 is provided on the overcoat layer 187, and an upper alignment layer 172 is provided on the color mixing prevention part 185.

이와 같이, 본 발명의 다른 실시예에 따르면 컬럼 스페이서(190)가 하부기판(160)을 구성하는 제1 기판(161) 상에 구비되어 있고 혼색 방지부(185)가 상부기판(180)을 구성하는 제2 기판(181) 상에 구비되어 있다. 다만, 반드시 이에 한정되지 않으며 상기 컬럼 스페이서(190)가 상부기판(180)을 구성하는 제2 기판(181) 상에 위치하고 상기 혼색 방지부(185)가 하부기판(160)을 구성하는 제1 기판(161) 상에 위치하는 것도 가능하다.As described above, according to another embodiment of the present invention, the column spacer 190 is provided on the first substrate 161 constituting the lower substrate 160 and the color mixing prevention unit 185 constitutes the upper substrate 180 It is provided on the second substrate 181. However, the present invention is not limited thereto, and the column spacer 190 is on the second substrate 181 constituting the upper substrate 180 and the color mixing prevention unit 185 is a first substrate constituting the lower substrate 160 It is also possible to be located on 161.

상기 혼색 방지부(185)와 상기 컬럼 스페이서(190)는 상기 블랙 매트릭스(183)와 중첩되도록 위치되며, 그에 따라 광투과율 저하가 방지될 수 있음은 전술한 실시예와 마찬가지이다. The color mixing prevention part 185 and the column spacer 190 are positioned so as to overlap the black matrix 183, and accordingly, a decrease in light transmittance can be prevented, as in the above-described embodiment.

도시된 바와 같이 상기 컬럼 스페이서(190)의 일측 및 타측에 각각 혼색 방지부(185)가 구성되기 때문에, 외부에서 압력이 가해지더라도 상기 혼색 방지부(185)에 의해 상기 컬럼 스페이서(190)의 움직임이 차단될 수 있으며, 그에 따라 상기 컬럼 스페이서(190)의 움직임에 의해 발생되는 상부 배향막(172) 및 하부 배향막(171)의 손상을 방지할 수 있다. 이와 같이 상부 배향막(172) 및 하부 배향막(171)의 손상이 방지되기 때문에, 화면 상의 빛샘 불량이 방지될 수 있으며, 액정 표시 패널의 색재현율 및 표시 품질이 향상될 수 있다.As shown, since the color mixing prevention part 185 is formed on one side and the other side of the column spacer 190, respectively, the movement of the column spacer 190 by the color mixing prevention part 185 even when pressure is applied from the outside. This may be blocked, thereby preventing damage to the upper alignment layer 172 and the lower alignment layer 171 caused by the movement of the column spacer 190. Since damage to the upper alignment layer 172 and the lower alignment layer 171 is prevented as described above, defects in light leakage on the screen may be prevented, and color gamut and display quality of the liquid crystal display panel may be improved.

이와 같은 본 발명의 또 다른 실시예의 경우, 상기 컬럼 스페이서(190) 및 상기 혼색 방지부(185)가 서로 동일한 기판에 구성되는 경우에는 상기 혼색 방지부(185)가 상기 컬럼 스페이서(190)의 움직임을 차단할 수 없게 되므로, 상기 컬럼 스페이서(190)의 움직임 차단효과를 얻기 위해서는 상기 컬럼 스페이서(190) 및 상기 혼색 방지부(185)가 서로 다른 기판에 배치된다. In another embodiment of the present invention, when the column spacer 190 and the color mixing prevention part 185 are formed on the same substrate, the color mixing prevention part 185 moves the column spacer 190. Since it cannot be blocked, the column spacer 190 and the color mixing prevention part 185 are disposed on different substrates in order to obtain a motion blocking effect of the column spacer 190.

본 발명에 따른 박막 트랜지스터는 바텀 게이트(Bottom Gate) 방식으로 형성될 수 있다. 그러나 이에 한정되지 않으며, 상기 박막트랜지스터는 탑 게이트(Top Gate) 방식으로 형성될 수 도 있다.The thin film transistor according to the present invention may be formed in a bottom gate method. However, the present invention is not limited thereto, and the thin film transistor may be formed in a top gate method.

또한, 상기 박막 트랜지스터(Tr)는 비정질실리콘 박막 트랜지스터(a-Si TFT), 다결정 실리콘 박막 트랜지스터(poly-Si TFT), 산화물 박막 트랜지스터(Oxide TFT)등이 될 수 있다. 또한, 상기 트랜지스터들은 N형, 또는 P형 박막 트랜지스터가 될 수도 있다.In addition, the thin film transistor Tr may be an amorphous silicon thin film transistor (a-Si TFT), a polysilicon thin film transistor (poly-Si TFT), an oxide thin film transistor (Oxide TFT), or the like. In addition, the transistors may be N-type or P-type thin film transistors.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.  그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Those skilled in the art to which the present invention pertains will be able to understand that the present invention can be implemented in other specific forms without changing the technical spirit or essential features thereof. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not limiting. The scope of the present invention is indicated by the claims to be described later rather than the detailed description, and all changes or modified forms derived from the meaning and scope of the claims and their equivalent concepts should be interpreted as being included in the scope of the present invention. do.

100 : 패널 200 : 게이트 드라이버
300 : 데이터 드라이버 400 : 타이밍 컨트롤러
183 : 블랙 매트릭스 185 : 혼색 방지부
100: panel 200: gate driver
300: data driver 400: timing controller
183: black matrix 185: color mixing prevention unit

Claims (19)

서로 교차하는 게이트라인과 데이터라인이 구비되어 있는 하부기판;
상기 하부기판과 대향하며, 블랙 매트릭스가 구비되어 있는 상부기판;
상기 하부기판 및 상부기판 사이에 구비되어 있는 액정층; 및
상기 상부기판과 하부기판 사이에 구비되어 있는 컬럼 스페이서를 포함하고,
상기 블랙 매트릭스 하부에는 상기 데이터라인과 중첩되는 혼색 방지부가 위치하고,
상기 컬럼 스페이서는 상기 게이트라인의 길이방향으로 연장된 바 구조물로 이루어지며,
상기 컬럼 스페이서는 상기 데이터라인과 게이트라인이 교차하는 위치에서 상기 데이터라인 및 게이트라인 모두와 중첩되게 배치된 액정 표시 패널.
A lower substrate having gate lines and data lines intersecting each other;
An upper substrate facing the lower substrate and having a black matrix;
A liquid crystal layer provided between the lower substrate and the upper substrate; And
And a column spacer provided between the upper substrate and the lower substrate,
A color mixing prevention part overlapping the data line is located under the black matrix,
The column spacer is made of a bar structure extending in the length direction of the gate line,
The column spacer is a liquid crystal display panel disposed to overlap with both the data line and the gate line at a position where the data line and the gate line cross each other.
제 1 항에 있어서,
상기 혼색 방지부의 높이는,
상기 하부기판 및 상부기판 사이의 셀갭보다 작은 액정 표시 패널.
The method of claim 1,
The height of the color mixing prevention part,
A liquid crystal display panel that is smaller than a cell gap between the lower substrate and the upper substrate.
제 2 항에 있어서,
상기 혼색 방지부의 높이는 1㎛ 내지 3㎛ 범위인 액정 표시 패널.
The method of claim 2,
The height of the color mixing prevention part is in the range of 1 μm to 3 μm.
제 1 항에 있어서,
상기 혼색 방지부의 폭은 상기 블랙 매트릭스의 폭보다 작으며,
상기 혼색 방지부는 상기 블랙 매트릭스와 중첩되는 액정 표시 패널.
The method of claim 1,
The width of the color mixing prevention part is smaller than the width of the black matrix,
The liquid crystal display panel, wherein the color mixing prevention part overlaps the black matrix.
제 1 항에 있어서,
상기 혼색 방지부는 상기 데이터라인의 길이방향으로 연장된 바(bar) 구조물로 이루어진 액정 표시 패널.
The method of claim 1,
The liquid crystal display panel having a bar structure extending in the length direction of the data line.
제 5 항에 있어서,
상기 바 구조물은 서로 분리되어 있는 제1 바 구조물 및 제2 바 구조물을 포함하는 액정 표시 패널.
The method of claim 5,
The bar structure includes a first bar structure and a second bar structure that are separated from each other.
제 6 항에 있어서,
상기 데이터 라인은 적어도 하나의 굴곡되는 부분을 포함하고,
상기 제1 바 구조물과 상기 제2 바 구조물은 상기 데이터 라인의 굴곡되는 부분에서 분리되어 있는 액정 표시 패널.
The method of claim 6,
The data line includes at least one curved portion,
The first bar structure and the second bar structure are separated from the curved portion of the data line.
제 1 항에 있어서,
상기 혼색 방지부는 상기 게이트라인과는 중첩되지 않는 액정 표시 패널.
The method of claim 1,
The liquid crystal display panel, wherein the color mixing prevention part does not overlap with the gate line.
제 1 항에 있어서,
상기 혼색 방지부는 상기 게이트라인과 중첩되는 액정 표시 패널.
The method of claim 1,
The liquid crystal display panel, wherein the color mixing prevention part overlaps the gate line.
삭제delete 제 1 항에 있어서,
상기 혼색 방지부와 상기 컬럼 스페이서는 서로 오버랩되지 않도록 구비된 액정 표시 패널.
The method of claim 1,
The liquid crystal display panel provided so that the color mixing prevention part and the column spacer do not overlap with each other.
제 1 항에 있어서,
상기 컬럼 스페이서는 상기 블랙 매트릭스 하부에 위치되며, 상기 게이트라인과 중첩되도록 구비된 액정 표시 패널.
The method of claim 1,
The column spacer is positioned under the black matrix and is provided to overlap the gate line.
제 1 항에 있어서,
상기 컬럼 스페이서의 폭은 상기 블랙 매트릭스의 폭보다 작은 액정 표시 패널.
The method of claim 1,
The width of the column spacer is smaller than the width of the black matrix.
제 1 항에 있어서,
상기 혼색 방지부와 상기 컬럼 스페이서는 서로 다른 기판에 구비된 액정 표시 패널.
The method of claim 1,
The color mixing prevention part and the column spacer are provided on different substrates.
삭제delete 하부기판 상에 게이트라인 및 데이터라인을 형성하는 단계;
상부기판 상에 블랙 매트릭스와 오버코팅층을 형성하는 단계;
상기 오버코팅층 상에 혼색 방지부를 형성하는 단계;
상기 상부기판과 하부기판 사이에 컬럼 스페이서를 형성하는 단계;
상기 하부기판에 액정을 형성하는 단계; 및
상기 하부기판과 상기 상부기판을 합착하는 단계를 포함하고,
상기 혼색 방지부는 상기 데이터라인과 중첩하도록 형성하고,
상기 컬럼 스페이서는 상기 게이트라인의 길이방향으로 연장된 바 구조물로 이루어지며,
상기 컬럼 스페이서는 상기 데이터라인과 게이트라인이 교차하는 위치에서 상기 데이터라인 및 게이트라인 모두와 중첩되게 배치된 액정 표시 패널의 제조 방법.
Forming a gate line and a data line on the lower substrate;
Forming a black matrix and an overcoat layer on the upper substrate;
Forming a color mixing prevention part on the overcoat layer;
Forming a column spacer between the upper and lower substrates;
Forming a liquid crystal on the lower substrate; And
Including the step of bonding the lower substrate and the upper substrate,
The color mixing prevention part is formed to overlap with the data line,
The column spacer is made of a bar structure extending in the length direction of the gate line,
The column spacer is a method of manufacturing a liquid crystal display panel in which the column spacer is disposed to overlap both the data line and the gate line at a position where the data line and the gate line cross each other.
제 16 항에 있어서,
상기 혼색 방지부의 높이는,
상기 하부기판 및 상부기판 사이의 셀갭보다 작도록 형성되는 액정 표시 패널의 제조 방법.
The method of claim 16,
The height of the color mixing prevention part,
A method of manufacturing a liquid crystal display panel formed to be smaller than a cell gap between the lower substrate and the upper substrate.
제 16 항에 있어서,
상기 혼색 방지부는 상기 컬럼 스페이서와 동시에 형성하는 액정 표시 패널의 제조 방법.
The method of claim 16,
A method of manufacturing a liquid crystal display panel in which the color mixing prevention part is formed at the same time as the column spacer.
제 16 항에 있어서,
상기 혼색 방지부와 상기 컬럼 스페이서는 서로 다른 기판에 형성하는 액정 표시 패널의 제조 방법.
The method of claim 16,
The method of manufacturing a liquid crystal display panel in which the color mixing prevention part and the column spacer are formed on different substrates.
KR1020140174475A 2014-09-22 2014-12-05 Liquid crystal display panel and method of manufacturing the same KR102224348B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20140126230 2014-09-22
KR1020140126230 2014-09-22

Publications (2)

Publication Number Publication Date
KR20160035527A KR20160035527A (en) 2016-03-31
KR102224348B1 true KR102224348B1 (en) 2021-03-09

Family

ID=55652205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140174475A KR102224348B1 (en) 2014-09-22 2014-12-05 Liquid crystal display panel and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR102224348B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102628201B1 (en) 2016-10-05 2024-01-23 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Liquid crystal display device
KR102640165B1 (en) * 2016-10-21 2024-02-22 엘지디스플레이 주식회사 Liquid Crystal Display Device
CN106371242B (en) * 2016-11-11 2019-03-26 合肥京东方光电科技有限公司 A kind of display base plate, display panel, display device and production method
KR20200059362A (en) * 2018-11-20 2020-05-29 삼성디스플레이 주식회사 Liquid crystal device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002318381A (en) * 2001-04-23 2002-10-31 Casio Comput Co Ltd Liquid crystal display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120033688A (en) * 2010-09-30 2012-04-09 엘지디스플레이 주식회사 Liquid crystal display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002318381A (en) * 2001-04-23 2002-10-31 Casio Comput Co Ltd Liquid crystal display device

Also Published As

Publication number Publication date
KR20160035527A (en) 2016-03-31

Similar Documents

Publication Publication Date Title
US20190043439A1 (en) Display apparatus including a substrate with first and second regions including respective first and second circuit portions with different dimensions
US8804080B2 (en) Liquid crystal display device and method of fabricating thereof
US9785017B2 (en) Liquid crystal display
US9847426B2 (en) Display device
US9823521B2 (en) Apparatus and liquid crystal display device with column spacers
US10613395B2 (en) Liquid crystal display device
CN103389599A (en) Display device and manufacturing method thereof
CN101359141A (en) Display device
KR102224348B1 (en) Liquid crystal display panel and method of manufacturing the same
KR102185319B1 (en) Liquid Crystal Display Device
JP2014126674A (en) Liquid crystal display device
JP2012098329A (en) Liquid crystal display device
US9568781B2 (en) Liquid crystal display device
US9523894B2 (en) Display device and method of manufacturing the same
JP2009250994A (en) Electrooptical device
JPWO2012124662A1 (en) Liquid crystal display
US9703163B2 (en) Liquid crystal display
US20170003530A1 (en) Liquid crystal display device
US11693501B2 (en) Display device
JPWO2012124699A1 (en) Liquid crystal display
US9753336B2 (en) Liquid crystal display
KR102190078B1 (en) Liquid crystal display panel
KR102015269B1 (en) Display device
KR102204778B1 (en) Liquid crystal display device
KR102204871B1 (en) Liquid crystal display panel and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant