KR102213224B1 - Substrate formed thin film transistor array and organic light emitting diode display - Google Patents

Substrate formed thin film transistor array and organic light emitting diode display Download PDF

Info

Publication number
KR102213224B1
KR102213224B1 KR1020200024556A KR20200024556A KR102213224B1 KR 102213224 B1 KR102213224 B1 KR 102213224B1 KR 1020200024556 A KR1020200024556 A KR 1020200024556A KR 20200024556 A KR20200024556 A KR 20200024556A KR 102213224 B1 KR102213224 B1 KR 102213224B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
electrode
line
emission control
Prior art date
Application number
KR1020200024556A
Other languages
Korean (ko)
Other versions
KR20200023626A (en
Inventor
고무순
권도현
우민우
윤주원
이일정
임충열
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200024556A priority Critical patent/KR102213224B1/en
Publication of KR20200023626A publication Critical patent/KR20200023626A/en
Priority to KR1020210014386A priority patent/KR102448028B1/en
Application granted granted Critical
Publication of KR102213224B1 publication Critical patent/KR102213224B1/en

Links

Images

Classifications

    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H01L27/3265—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Abstract

본 발명은 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치에 관한 것이다.
본 발명의 박막 트랜지스터 어레이 기판은, 복수의 화소를 포함하고, 각 화소는, 제1 전극 및 상기 제1 전극 상부의 제2 전극을 포함하는 커패시터; 상기 커패시터의 일부와 중첩하며 제1 방향으로 연장되고, 상기 화소에 데이터 신호를 공급하는 데이터선; 및 상기 커패시터와 상기 데이터선 사이에 배치되고, 상기 제1 방향으로 연장된 제1 라인과 상기 제1 방향과 수직인 제2 방향으로 연장된 제2 라인을 포함하고, 상기 화소에 구동 전압을 공급하는 구동 전압선;을 포함할 수 있다. The present invention relates to a thin film transistor array substrate and an organic light emitting diode display including the same.
The thin film transistor array substrate of the present invention includes a plurality of pixels, each pixel including: a capacitor including a first electrode and a second electrode on the first electrode; A data line overlapping a part of the capacitor, extending in a first direction, and supplying a data signal to the pixel; And a first line extending in the first direction and a second line extending in a second direction perpendicular to the first direction, disposed between the capacitor and the data line, and supplying a driving voltage to the pixel. It may include a driving voltage line;

Description

박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치{SUBSTRATE FORMED THIN FILM TRANSISTOR ARRAY AND ORGANIC LIGHT EMITTING DIODE DISPLAY}A thin film transistor array substrate, and an organic light emitting display device including the same TECHNICAL FIELD [SUBSTRATE FORMED THIN FILM TRANSISTOR ARRAY AND ORGANIC LIGHT EMITTING DIODE DISPLAY}

본 발명은 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치에 관한 것이다. The present invention relates to a thin film transistor array substrate and an organic light emitting diode display including the same.

유기 발광 표시 장치는 자체 발광 특성을 가지며, 액정 표시 장치(liquid crystal display device)와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타낸다.The organic light-emitting display device has a self-emission characteristic, and unlike a liquid crystal display device, it does not require a separate light source, and thus the thickness and weight can be reduced. In addition, the OLED display exhibits high quality characteristics such as low power consumption, high luminance, and high reaction speed.

일반적으로 유기 발광 표시 장치는 기판 상에 위치하며 일 방향으로 연장된 게이트 배선들, 게이트 배선들과 교차하는 방향으로 연장된 데이터 배선들, 게이트 배선들 및 데이터 배선들 각각에 연결된 화소 회로 및 화소 회로와 연결된 유기 발광 소자를 포함한다. 최근 고해상도의 디스플레이를 추구함에 따라 화소 회로를 배치할 공간이 협소해지고 있다. In general, an organic light-emitting display device is located on a substrate and includes gate wires extending in one direction, data wires extending in a direction crossing the gate wires, a pixel circuit and a pixel circuit connected to each of the gate wires and data wires. It includes an organic light emitting device connected to. Recently, as a high-resolution display is pursued, a space for arranging pixel circuits is becoming narrower.

본 발명은 데이터선과 커패시터와의 커플링(coupling) 발생에 의한 크로스 토크(Cross talk) 불량을 억제하면서 구동 전압선을 메쉬 구조로 설계할 수 있는 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시를 제공하고자 한다. The present invention is to provide a thin film transistor array substrate capable of designing a driving voltage line in a mesh structure while suppressing cross talk defects due to coupling between a data line and a capacitor, and an organic light emitting display including the same. do.

본 발명의 바람직한 일 실시예에 따른 박막 트랜지스터 어레이 기판은, 복수의 화소를 포함하고, 각 화소는, 제1 전극 및 상기 제1 전극 상부의 제2 전극을 포함하는 커패시터; 상기 커패시터의 일부와 중첩하며 제1 방향으로 연장되고, 상기 화소에 데이터 신호를 공급하는 데이터선; 및 상기 커패시터와 상기 데이터선 사이에 배치되고, 상기 제1 방향으로 연장된 제1 라인과 상기 제1 방향과 수직인 제2 방향으로 연장된 제2 라인을 포함하고, 상기 화소에 구동 전압을 공급하는 구동 전압선;을 포함할 수 있다. A thin film transistor array substrate according to an exemplary embodiment of the present invention includes a plurality of pixels, each pixel including: a capacitor including a first electrode and a second electrode above the first electrode; A data line overlapping a part of the capacitor, extending in a first direction, and supplying a data signal to the pixel; And a first line extending in the first direction and a second line extending in a second direction perpendicular to the first direction, disposed between the capacitor and the data line, and supplying a driving voltage to the pixel. It may include a driving voltage line;

상기 커패시터의 제2 전극은 상기 구동 전압선과 컨택홀을 통해 전기적으로 연결될 수 있다. The second electrode of the capacitor may be electrically connected to the driving voltage line through a contact hole.

상기 구동 전압선은 메쉬 구조로서, 상기 구동 전압선의 제1 라인은 상기 제1 방향으로 인접한 화소들 간에 연결되고, 상기 구동 전압선의 제2 라인은 상기 제2 방향으로 인접한 화소들 간에 연결될 수 있다. The driving voltage line has a mesh structure, and a first line of the driving voltage line may be connected between pixels adjacent to the first direction, and a second line of the driving voltage line may be connected between pixels adjacent to the second direction.

상기 구동 전압선의 제2 라인은 상기 커패시터를 완전히 커버하는 면적을 가질 수 있다. The second line of the driving voltage line may have an area completely covering the capacitor.

상기 박막 트랜지스터 어레이 기판은, 상기 커패시터와 상기 구동 전압선 사이에 차례로 적층된 제1 층간 절연막 및 제2 층간 절연막; 및 상기 구동 전압선과 상기 데이터선 사이에 적층된 제3 층간 절연막;을 더 포함할 수 있다.The thin film transistor array substrate includes: a first interlayer insulating layer and a second interlayer insulating layer sequentially stacked between the capacitor and the driving voltage line; And a third interlayer insulating layer stacked between the driving voltage line and the data line.

상기 화소는, 상기 구동 전압선 및 발광 소자 사이에 연결된 구동 박막 트랜지스터; 및 상기 데이터선 및 상기 구동 박막 트랜지스터 사이에 연결된 스위칭 박막 트랜지스터;를 더 포함할 수 있다. The pixel may include a driving thin film transistor connected between the driving voltage line and the light emitting element; And a switching thin film transistor connected between the data line and the driving thin film transistor.

상기 구동 박막 트랜지스터는, 반도체층; 상기 반도체층 상부에 상기 커패시터의 제2 전극과 동일층에 형성되고, 상기 커패시터의 제1 전극과 연결된 게이트 전극; 상기 구동 전압선과 연결된 소스 전극; 및 상기 발광 소자와 연결된 드레인 전극;을 포함할 수 있다. The driving thin film transistor may include a semiconductor layer; A gate electrode formed on the semiconductor layer on the same layer as the second electrode of the capacitor and connected to the first electrode of the capacitor; A source electrode connected to the driving voltage line; And a drain electrode connected to the light emitting device.

상기 스위칭 박막 트랜지스터는, 반도체층; 상기 반도체층 상부에 상기 커패시터의 제1 전극과 동일층에 형성되고, 상기 제2 방향으로 연장된 제1 주사선과 연결된 게이트 전극; 상기 데이터선과 연결된 소스 전극; 및 상기 구동 박막 트랜지스터와 연결된 드레인 전극;을 포함할 수 있다. The switching thin film transistor may include a semiconductor layer; A gate electrode formed on the semiconductor layer on the same layer as the first electrode of the capacitor and connected to a first scan line extending in the second direction; A source electrode connected to the data line; And a drain electrode connected to the driving thin film transistor.

상기 화소는, 상기 커패시터의 제1 전극과 동일층에 형성되고, 상기 제2 방향으로 연장된 제1 주사선, 제2 주사선 및 발광 제어선; 및 상기 커패시터의 제2 전극과 상기 구동 전압선 사이에 배치되고, 상기 제2 방향으로 연장된 초기화 전압선;을 더 포함할 수 있다. The pixel may include: a first scan line, a second scan line, and a light emission control line formed on the same layer as the first electrode of the capacitor and extending in the second direction; And an initialization voltage line disposed between the second electrode of the capacitor and the driving voltage line and extending in the second direction.

본 발명의 바람직한 일 실시예에 따른 복수의 화소를 포함하는 유기 발광 표시 장치에 있어서, 각 화소는, 기판 상에 형성된 제1 박막 트랜지스터 및 제2 박막 트랜지스터; 상기 제1 박막 트랜지스터의 게이트 전극과 동일층에 형성된 제1 전극 및 상기 제2 박막 트랜지스터의 게이트 전극과 동일층에 형성된 상기 제1 전극 상부의 제2 전극을 포함하는 커패시터; 상기 커패시터의 일부와 중첩하며 제1 방향으로 연장되고, 상기 화소에 데이터 신호를 공급하는 데이터선; 및 상기 커패시터와 상기 데이터선 사이에 배치되고, 상기 제1 방향으로 연장된 제1 라인과 상기 제1 방향과 수직인 제2 방향으로 연장된 제2 라인을 포함하고, 상기 화소에 구동 전압을 공급하는 구동 전압선;을 포함할 수 있다.In an organic light emitting display device including a plurality of pixels according to an exemplary embodiment of the present invention, each pixel includes: a first thin film transistor and a second thin film transistor formed on a substrate; A capacitor including a first electrode formed on the same layer as the gate electrode of the first thin film transistor and a second electrode on the first electrode formed on the same layer as the gate electrode of the second thin film transistor; A data line overlapping a part of the capacitor, extending in a first direction, and supplying a data signal to the pixel; And a first line extending in the first direction and a second line extending in a second direction perpendicular to the first direction, disposed between the capacitor and the data line, and supplying a driving voltage to the pixel. It may include a driving voltage line;

상기 제1 박막 트랜지스터는 상기 구동 전압선 및 발광 소자 사이에 연결되고, 상기 제2 박막 트랜지스터는 상기 데이터선 및 상기 제1 박막 트랜지스터 사이에 연결될 수 있다.The first thin film transistor may be connected between the driving voltage line and the light emitting element, and the second thin film transistor may be connected between the data line and the first thin film transistor.

상기 제1 박막 트랜지스터는, 반도체층; 상기 반도체층 상부에 상기 커패시터의 제2 전극과 동일층에 형성되고, 상기 커패시터의 제1 전극과 연결된 게이트 전극; 상기 구동 전압선과 연결된 소스 전극; 및 상기 발광 소자와 연결된 드레인 전극;을 포함할 수 있다. The first thin film transistor may include a semiconductor layer; A gate electrode formed on the semiconductor layer on the same layer as the second electrode of the capacitor and connected to the first electrode of the capacitor; A source electrode connected to the driving voltage line; And a drain electrode connected to the light emitting device.

상기 제2 박막 트랜지스터는, 반도체층; 상기 반도체층 상부에 상기 커패시터의 제1 전극과 동일층에 형성되고, 상기 제2 방향으로 연장된 제1 주사선과 연결된 게이트 전극; 상기 데이터선과 연결된 소스 전극; 및 상기 제1 박막 트랜지스터와 연결된 드레인 전극;을 포함할 수 있다. The second thin film transistor may include a semiconductor layer; A gate electrode formed on the semiconductor layer on the same layer as the first electrode of the capacitor and connected to a first scan line extending in the second direction; A source electrode connected to the data line; And a drain electrode connected to the first thin film transistor.

본 발명은 데이터선과 구동 전압선을 적층 배선으로 형성함으로써 데이터선 과 중첩하며 커패시터를 배치할 수 있어, 데이터선과 커패시터와의 커플링 발생을 억제하고, 커패시터의 용량을 확보할 수 있다. According to the present invention, by forming the data line and the driving voltage line as a stacked line, the capacitor can be disposed to overlap the data line, thereby suppressing the occurrence of coupling between the data line and the capacitor, and securing the capacity of the capacitor.

본 발명은 데이터선과 구동 전압선을 적층 배선으로 형성함으로써 구동 전압선을 메쉬 구조로 설계할 수 있어 구동 전압 강하를 방지하여 크로스 토크를 방지할 수 있다. According to the present invention, by forming a data line and a driving voltage line as a stacked wiring, the driving voltage line can be designed in a mesh structure, thereby preventing a drop in driving voltage and preventing crosstalk.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 블록도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 하나의 화소의 등가 회로도이다.
도 3은 본 발명의 일 실시예에 따른 도 2의 화소를 나타낸 개략적인 평면도이다.
도 4는 도 3에 도시된 각 신호선을 나타낸 단면도이다.
도 5는 도 4의 A-A'선, B-B'선, C-C'선을 따라 자른 단면도이다.
도 6은 도 5의 비교예를 개략적으로 도시한 단면도이다.1 is a block diagram schematically illustrating a display device according to an exemplary embodiment of the present invention.
2 is an equivalent circuit diagram of one pixel of a display device according to an exemplary embodiment of the present invention.
3 is a schematic plan view illustrating a pixel of FIG. 2 according to an exemplary embodiment of the present invention.
4 is a cross-sectional view illustrating each signal line shown in FIG. 3.
5 is a cross-sectional view taken along lines A-A', B-B', and C-C' of FIG. 4.
6 is a schematic cross-sectional view illustrating a comparative example of FIG. 5.

이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art may easily implement the present invention. The present invention may be implemented in various different forms and is not limited to the embodiments described herein.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.In order to clearly describe the present invention, parts irrelevant to the description have been omitted, and the same reference numerals are assigned to the same or similar components throughout the specification.

또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.In addition, the size and thickness of each component shown in the drawings are arbitrarily shown for convenience of description, so the present invention is not necessarily limited to the illustrated bar.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막,영역,판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.In the drawings, the thicknesses are enlarged to clearly express various layers and regions. And in the drawings, for convenience of description, the thickness of some layers and regions is exaggerated. When a part of a layer, film, region, plate, etc. is said to be "on" or "on" another part, this includes not only the case where the other part is "directly above" but also the case where there is another part in the middle.

또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~상에”라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.In addition, throughout the specification, when a certain part "includes" a certain component, it means that other components may be further included rather than excluding other components unless otherwise stated. In addition, throughout the specification, the term "~on" means that it is located above or below the target part, and does not necessarily mean that it is located above the direction of gravity.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 블록도이다.1 is a block diagram schematically illustrating a display device according to an exemplary embodiment of the present invention.

본 발명의 일 실시예에 의한 표시 장치(100)는 복수의 화소를 포함하는 표시부(10), 주사 구동부(20), 데이터 구동부(30), 발광 제어 구동부(40), 및 제어부(50)를 포함한다.The display device 100 according to an exemplary embodiment of the present invention includes a display unit 10 including a plurality of pixels, a scan driver 20, a data driver 30, a light emission control driver 40, and a control unit 50. Include.

표시부(10)는 복수의 주사선(SL1 내지 SLn), 복수의 데이터선(DL1 내지 DLm), 및 복수의 발광 제어선(EL1 내지 ELn)의 교차부에 위치되어, 대략 행렬 형태로 배열된 복수의 화소(1)를 포함한다. 복수의 주사선(SL1 내지 SLn) 및 복수의 발광 제어선(EL1 내지 ELn)은 행 방향인 제2 방향으로 연장되고, 복수의 데이터선(DL1 내지 DLm)은 열 방향인 제1 방향으로 연장되어 있다. 구동 전압선(ELVDDL)은 제1 방향으로 연장된 수직 라인(VL)과 제2 방향으로 연장된 수평 라인(HL)으로 구성되어 메쉬(mesh) 구조를 가진다. 하나의 화소 라인에서 복수의 주사선(SL1 내지 SLn)의 n 값은 복수의 발광 제어선(EL1 내지 ELn)의 n 값과 상이할 수 있다. The display unit 10 is positioned at an intersection of a plurality of scan lines SL1 to SLn, a plurality of data lines DL1 to DLm, and a plurality of emission control lines EL1 to ELn, and is arranged in a substantially matrix form. It includes the pixel 1. The plurality of scan lines SL1 to SLn and the plurality of emission control lines EL1 to ELn extend in a second direction, which is a row direction, and a plurality of data lines DL1 to DLm, extend in a first direction, which is a column direction. . The driving voltage line ELVDDL is composed of a vertical line VL extending in a first direction and a horizontal line HL extending in a second direction, and has a mesh structure. In one pixel line, n values of the plurality of scan lines SL1 to SLn may be different from n values of the plurality of emission control lines EL1 to ELn.

각 화소(1)는 표시부(10)에 전달되는 복수의 주사선(SL1 내지 SLn) 중 두 개의 주사선에 연결되어 있다. 주사 구동부(20)는 복수의 주사선(SL1 내지 SLn)을 통해 각 화소에 두 개의 주사 신호를 생성하여 전달한다. 즉, 주사 구동부(20)는 제1 주사선(SL2~SLn) 또는 제2 주사선(SL1~SLn-1)으로 주사 신호를 순차적으로 공급한다. 도 1에서 화소(1)는 해당 화소 라인에 두 개의 주사선이 연결되어 있으나, 본 발명은 반드시 이에 제한되는 것은 아니며, 본 발명의 다른 실시예에서 화소(1)는 대응하는 화소 라인의 주사선과 그 이전 화소 라인의 주사선에 연결될 수 있다. Each pixel 1 is connected to two of the plurality of scan lines SL1 to SLn transmitted to the display unit 10. The scan driver 20 generates and transmits two scan signals to each pixel through a plurality of scan lines SL1 to SLn. That is, the scan driver 20 sequentially supplies scan signals to the first scan lines SL2 to SLn or the second scan lines SL1 to SLn-1. In FIG. 1, a pixel 1 has two scanning lines connected to a corresponding pixel line, but the present invention is not necessarily limited thereto, and in another embodiment of the present invention, the pixel 1 includes a scanning line and a corresponding pixel line. It may be connected to the scan line of the previous pixel line.

본 발명의 실시예에서는 초기화 전압선(IL)이 주사 구동부(20)에 연결되어 주사 구동부(20)로부터 초기화 전압을 인가받으나, 본 발명의 다른 실시예에서는 초기화 전압선(IL)이 외부의 전원 공급원으로부터 초기화 전압을 인가받을 수 있다.In an embodiment of the present invention, the initialization voltage line IL is connected to the scan driver 20 to receive an initialization voltage from the scan driver 20, but in another embodiment of the present invention, the initialization voltage line IL is an external power supply source. Initialization voltage can be applied from.

또한 각 화소(1)는 표시부(10)에 전달되는 복수의 데이터선(DL1 내지 DLm) 중 하나의 데이터선, 표시부(10)에 전달되는 복수의 발광 제어선(EL1 내지 ELn) 중 하나의 발광 제어선에 연결되어 있다.In addition, each pixel 1 emits one data line among a plurality of data lines DL1 to DLm transmitted to the display unit 10 and one of a plurality of emission control lines EL1 to ELn transmitted to the display unit 10 It is connected to the control line.

데이터 구동부(30)는 복수의 데이터선(DL1 내지 DLm)을 통해 각 화소에 데이터 신호를 전달한다. 데이터 신호는 제1 주사선(SL2~SLn)으로 주사 신호가 공급될 때마다 주사 신호에 의해 선택된 화소(1)로 공급된다. The data driver 30 transmits a data signal to each pixel through a plurality of data lines DL1 to DLm. The data signal is supplied to the pixel 1 selected by the scan signal whenever a scan signal is supplied to the first scan lines SL2 to SLn.

발광 제어 구동부(40)는 복수의 발광 제어선(EL1 내지 ELn)을 통해 각 화소에 발광 제어 신호를 생성하여 전달한다. 발광 제어 신호는 화소(1)의 발광 시간을 제어한다. 발광 제어 구동부(40)는 화소(1)의 내부 구조에 따라 생략될 수도 있다.The light emission control driver 40 generates and transmits the light emission control signal to each pixel through a plurality of light emission control lines EL1 to ELn. The emission control signal controls the emission time of the pixel 1. The emission control driver 40 may be omitted depending on the internal structure of the pixel 1.

제어부(50)는 외부에서 전달되는 복수의 영상 신호(R, G, B)를 복수의 영상 데이터 신호(DR, DG, DB)로 변경하여 데이터 구동부(30)에 전달한다. 또한 제어부(50)는 수직동기신호(Vsync), 수평동기신호(Hsync), 및 클럭신호(MCLK)를 전달받아 상기 주사 구동부(20), 데이터 구동부(30), 및 발광 제어 구동부(40)의 구동을 제어하기 위한 제어 신호를 생성하여 각각에 전달한다. 즉, 제어부(50)는 주사 구동부(20)를 제어하는 주사 구동 제어 신호(SCS), 데이터 구동부(30)를 제어하는 데이터 구동 제어 신호(DCS), 및 발광 제어 구동부(40)를 제어하는 발광 구동 제어 신호(ECS)를 각각 생성하여 전달한다.The controller 50 converts a plurality of image signals R, G, and B transmitted from the outside into a plurality of image data signals DR, DG, and DB, and transmits them to the data driver 30. In addition, the control unit 50 receives a vertical synchronization signal (Vsync), a horizontal synchronization signal (Hsync), and a clock signal (MCLK), and the scan driving unit 20, the data driving unit 30, and the emission control driving unit 40 A control signal for controlling driving is generated and transmitted to each. That is, the control unit 50 includes a scan driving control signal (SCS) for controlling the scan driving unit 20, a data driving control signal (DCS) for controlling the data driving unit 30, and light emission for controlling the emission control driving unit 40. Each drive control signal ECS is generated and transmitted.

복수의 화소(1) 각각은 외부의 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)을 공급받는다. 제1 전원전압(ELVDD)은 소정의 하이 레벨 전압일 수 있고, 제2 전원전압(ELVSS)은 상기 제1 전원전압(ELVDD)보다 낮은 전압이거나 접지 전압일 수 있다. 제1 전원전압(ELVDD)은 구동 전압선(ELVDDL)을 통해 각 화소(1)로 공급된다. Each of the plurality of pixels 1 receives external first power voltage ELVDD and second power voltage ELVSS. The first power voltage ELVDD may be a predetermined high level voltage, and the second power voltage ELVSS may be a voltage lower than the first power voltage ELVDD or a ground voltage. The first power voltage ELVDD is supplied to each pixel 1 through the driving voltage line ELVDDL.

복수의 화소(1) 각각은 복수의 데이터선(DL1 내지 DLm)을 통해 전달된 데이터 신호에 따라 발광 소자로 공급되는 구동 전류에 의해 소정 휘도의 빛을 발광한다.Each of the plurality of pixels 1 emits light of a predetermined luminance by a driving current supplied to the light emitting device according to a data signal transmitted through the plurality of data lines DL1 to DLm.

도 2는 본 발명의 일 실시예에 따른 표시 장치의 하나의 화소의 등가 회로도이다. 2 is an equivalent circuit diagram of one pixel of a display device according to an exemplary embodiment of the present invention.

본 발명의 일 실시예에 따른 표시 장치(100)의 하나의 화소(1)는 복수의 박막 트랜지스터(T1 내지 T6) 및 스토리지 캐패시터(storage capacitor, Cst)를 포함하는 화소 회로(2)를 포함한다. 그리고 화소(1)는 화소 회로(2)를 통해 구동 전류를 전달받아 발광하는 유기 발광 소자(organic light emitting diode, OLED)를 포함한다.One pixel 1 of the display device 100 according to an exemplary embodiment of the present invention includes a pixel circuit 2 including a plurality of thin film transistors T1 to T6 and a storage capacitor Cst. . Further, the pixel 1 includes an organic light emitting diode (OLED) that emits light by receiving a driving current through the pixel circuit 2.

박막 트랜지스터는 구동 박막 트랜지스터(T1), 스위칭 박막 트랜지스터(T2), 보상 박막 트랜지스터(T3), 초기화 박막 트랜지스터(T4), 제1 발광 제어 박막 트랜지스터(T5) 및 제2 발광 제어 박막 트랜지스터(T6)를 포함한다.The thin film transistor includes a driving thin film transistor (T1), a switching thin film transistor (T2), a compensation thin film transistor (T3), an initialization thin film transistor (T4), a first emission control thin film transistor (T5) and a second emission control thin film transistor (T6). Includes.

화소(1)는 스위칭 박막 트랜지스터(T2) 및 보상 박막 트랜지스터(T3)에 제1 주사 신호(Sn)를 전달하는 제1 주사선(24), 초기화 박막 트랜지스터(T4)에 제2 주사 신호(Sn-1)를 전달하는 제2 주사선(14), 제1 발광 제어 박막 트랜지스터(T5) 및 제2 발광 제어 박막 트랜지스터(T6)에 발광 제어 신호(En)를 전달하는 발광 제어선(34), 제1 주사선(SLn)과 교차하며 데이터 신호(Dm)를 전달하는 데이터선(16), 제1전원전압(ELVDD)을 전달하는 구동 전압선(26), 구동 박막 트랜지스터(T1)를 초기화하는 초기화 전압(VINT)을 전달하는 초기화 전압선(20)을 포함한다. The pixel 1 includes a first scan line 24 for transmitting a first scan signal Sn to the switching thin film transistor T2 and the compensation thin film transistor T3, and a second scan signal Sn− to the initialization thin film transistor T4. The second scan line 14 for transmitting 1), the first emission control thin film transistor T5, and the emission control line 34 for transmitting the emission control signal En to the second emission control thin film transistor T6, the first The data line 16 crossing the scan line SLn and transmitting the data signal Dm, the driving voltage line 26 transmitting the first power supply voltage ELVDD, and the initialization voltage VINT for initializing the driving thin film transistor T1. It includes an initialization voltage line 20 for transferring ).

구동 박막 트랜지스터(T1)의 게이트 전극(G1)은 스토리지 커패시터(Cst)의 제1전극(Cst1)과 연결되어 있다. 구동 박막 트랜지스터(T1)의 소스 전극(S1)은 제1 발광 제어 박막 트랜지스터(T5)를 경유하여 구동 전압선(26)과 연결되어 있다. 구동 박막 트랜지스터(T1)의 드레인 전극(D1)은 제2 발광 제어 박막 트랜지스터(T6)를 경유하여 유기 발광 소자(OLED)의 애노드(anode) 전극과 전기적으로 연결되어 있다. 구동 박막 트랜지스터(T1)는 스위칭 박막 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기 발광 소자(OLED)에 구동 전류(Ioled)를 공급한다.The gate electrode G1 of the driving thin film transistor T1 is connected to the first electrode Cst1 of the storage capacitor Cst. The source electrode S1 of the driving thin film transistor T1 is connected to the driving voltage line 26 via the first emission control thin film transistor T5. The drain electrode D1 of the driving thin film transistor T1 is electrically connected to an anode electrode of the organic light emitting diode OLED via the second emission control thin film transistor T6. The driving thin film transistor T1 receives the data signal Dm according to the switching operation of the switching thin film transistor T2 and supplies a driving current Ioled to the organic light emitting diode OLED.

스위칭 박막 트랜지스터(T2)의 게이트 전극(G2)은 제1 주사선(24)과 연결되어 있다. 스위칭 박막 트랜지스터(T2)의 소스 전극(S2)은 데이터선(16)과 연결되어 있다. 스위칭 박막 트랜지스터(T2)의 드레인 전극(D2)은 구동 박막 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 제1 발광 제어 박막 트랜지스터(T5)를 경유하여 구동 전압선(26)과 연결되어 있다. 이러한 스위칭 박막 트랜지스터(T2)는 제1 주사선(24)을 통해 전달받은 제1 주사 신호(Sn)에 따라 턴 온되어 데이터선(16)으로 전달된 데이터 신호(Dm)를 구동 박막 트랜지스터(T1)의 소스 전극(S1)으로 전달하는 스위칭 동작을 수행한다.The gate electrode G2 of the switching thin film transistor T2 is connected to the first scan line 24. The source electrode S2 of the switching thin film transistor T2 is connected to the data line 16. The drain electrode D2 of the switching thin film transistor T2 is connected to the source electrode S1 of the driving thin film transistor T1 and is connected to the driving voltage line 26 via the first emission control thin film transistor T5. . The switching thin film transistor T2 is turned on according to the first scan signal Sn received through the first scan line 24 to drive the data signal Dm transferred to the data line 16 to drive the thin film transistor T1. Performs a switching operation that is transmitted to the source electrode S1 of.

보상 박막 트랜지스터(T3)의 게이트 전극(G3)은 제1 주사선(24)에 연결되어 있다. 보상 박막 트랜지스터(T3)의 소스 전극(S3)은 구동 박막 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 제2 발광 제어 박막 트랜지스터(T6)를 경유하여 유기 발광 소자(OLED)의 애노드(anode) 전극과 연결되어 있다. 보상 박막 트랜지스터(T3)의 드레인 전극(D3)은 스토리지 커패시터(Cst)의 제1 전극(Cst1), 초기화 박막 트랜지스터(T4)의 드레인 전극(D4) 및 구동 박막 트랜지스터(T1)의 게이트 전극(G1)과 함께 연결되어 있다. 보상 박막 트랜지스터(T3)는 제1 주사선(24)을 통해 전달받은 제1 주사 신호(Sn)에 따라 턴 온되어 구동 박막 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 구동 박막 트랜지스터(T1)를 다이오드 연결시킨다. The gate electrode G3 of the compensation thin film transistor T3 is connected to the first scan line 24. The source electrode S3 of the compensation thin film transistor T3 is connected to the drain electrode D1 of the driving thin film transistor T1 and is connected to the anode of the organic light emitting diode OLED via the second emission control thin film transistor T6. anode) electrode. The drain electrode D3 of the compensation thin film transistor T3 is the first electrode Cst1 of the storage capacitor Cst, the drain electrode D4 of the initialization thin film transistor T4, and the gate electrode G1 of the driving thin film transistor T1. ) And is connected. The compensation thin film transistor T3 is turned on according to the first scan signal Sn received through the first scan line 24 to connect the gate electrode G1 and the drain electrode D1 of the driving thin film transistor T1 to each other. Thus, the driving thin film transistor T1 is diode-connected.

초기화 박막 트랜지스터(T4)의 게이트 전극(G4)은 제2 주사선(14)과 연결되어 있다. 초기화 박막 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압선(20)과 연결되어 있다. 초기화 박막 트랜지스터(T4)의 드레인 전극(D4)은 스토리지 커패시터(Cst)의 제1 전극(Cst1), 보상 박막 트랜지스터(T3)의 드레인 전극(D3) 및 구동 박막 트랜지스터(T1)의 게이트 전극(G1)과 함께 연결되어 있다. 초기화 박막 트랜지스터(T4)는 제2 주사선(14)을 통해 전달받은 제2 주사 신호(Sn-1)에 따라 턴 온되어 초기화 전압(VINT)을 구동 박막 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 구동 박막 트랜지스터(T1)의 게이트 전극(G1)의 전압을 초기화시키는 초기화 동작을 수행한다.The gate electrode G4 of the initialization thin film transistor T4 is connected to the second scan line 14. The source electrode S4 of the initialization thin film transistor T4 is connected to the initialization voltage line 20. The drain electrode D4 of the initialization thin film transistor T4 is the first electrode Cst1 of the storage capacitor Cst, the drain electrode D3 of the compensation thin film transistor T3, and the gate electrode G1 of the driving thin film transistor T1. ) And is connected. The initialization thin film transistor T4 is turned on according to the second scan signal Sn-1 received through the second scan line 14 to apply the initialization voltage VINT to the gate electrode G1 of the driving thin film transistor T1. By transferring, an initialization operation of initializing the voltage of the gate electrode G1 of the driving thin film transistor T1 is performed.

제1 발광 제어 박막 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(34)과 연결되어 있다. 제1 발광 제어 박막 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(26)과 연결되어 있다. 제1 발광 제어 박막 트랜지스터(T5)의 드레인 전극(D5)은 구동 박막 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 박막 트랜지스터(T2)의 드레인 전극(D2)과 연결되어 있다.The gate electrode G5 of the first emission control thin film transistor T5 is connected to the emission control line 34. The source electrode S5 of the first emission control thin film transistor T5 is connected to the driving voltage line 26. The drain electrode D5 of the first emission control thin film transistor T5 is connected to the source electrode S1 of the driving thin film transistor T1 and the drain electrode D2 of the switching thin film transistor T2.

제2 발광 제어 박막 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(34)과 연결되어 있다. 제2 발광 제어 박막 트랜지스터(T6)의 소스 전극(S6)은 구동 박막 트랜지스터(T1)의 드레인 전극(D1) 및 보상 박막 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있다. 제2 발광 제어 박막 트랜지스터(T6)의 드레인 전극(D6)은 유기 발광 소자(OLED)의 애노드(anode) 전극과 전기적으로 연결되어 있다. 제2 발광 제어 박막 트랜지스터(T5) 및 제2 발광 제어 박막 트랜지스터(T6)는 발광 제어선(34)을 통해 전달받은 발광 제어 신호(EMn)에 따라 동시에 턴 온되어 제1 전원전압(ELVDD)이 유기 발광 소자(OLED)에 전달되어 유기 발광 소자(OLED)에 구동 전류(Ioled)가 흐르게 된다.The gate electrode G6 of the second emission control thin film transistor T6 is connected to the emission control line 34. The source electrode S6 of the second emission control thin film transistor T6 is connected to the drain electrode D1 of the driving thin film transistor T1 and the source electrode S3 of the compensation thin film transistor T3. The drain electrode D6 of the second emission control thin film transistor T6 is electrically connected to an anode electrode of the organic light emitting diode OLED. The second emission control thin film transistor T5 and the second emission control thin film transistor T6 are turned on at the same time according to the emission control signal EMn received through the emission control line 34 so that the first power voltage ELVDD is reduced. The driving current Ioled is transferred to the organic light-emitting device OLED and flows through the organic light-emitting device OLED.

스토리지 커패시터(Cst)의 제2 전극(Cst2)은 구동 전압선(26)과 연결되어 있다. 스토리지 커패시터(Cst)의 제1 전극(Cst1)은 구동 박막 트랜지스터(T1)의 게이트 전극(G1), 보상 박막 트랜지스터(T3)의 드레인 전극(D3) 및, 초기화 박막 트랜지스터(T4)의 드레인 전극(D4)에 함께 연결되어 있다. The second electrode Cst2 of the storage capacitor Cst is connected to the driving voltage line 26. The first electrode Cst1 of the storage capacitor Cst includes a gate electrode G1 of the driving thin film transistor T1, a drain electrode D3 of the compensation thin film transistor T3, and a drain electrode of the initialization thin film transistor T4. D4) are connected together.

유기 발광 소자(OLED)의 캐소드(cathode) 전극은 제2 전원전압(ELVSS)과 연결되어 있다. 유기 발광 소자(OLED)는 구동 박막 트랜지스터(T1)로부터 구동 전류(Ioled)를 전달받아 발광함으로써 화상을 표시한다.The cathode electrode of the organic light-emitting device OLED is connected to the second power voltage ELVSS. The organic light-emitting device OLED displays an image by receiving the driving current Ioled from the driving thin film transistor T1 and emitting light.

도 3은 본 발명의 일 실시예에 따른 도 2의 화소를 나타낸 개략적인 평면도이다. 도 4는 도 3에 도시된 각 신호선을 나타낸 단면도이다. 도 3에서는 인접하는 두 개의 화소(1)를 도시한다.3 is a schematic plan view illustrating a pixel of FIG. 2 according to an exemplary embodiment of the present invention. 4 is a cross-sectional view illustrating each signal line shown in FIG. 3. In FIG. 3, two adjacent pixels 1 are shown.

도 3에 도시한 바와 같이, 본 발명의 일 실시예에 따른 표시 장치의 화소(1)는 제1 주사 신호(Sn), 제2 주사 신호(Sn-1), 발광 제어 신호(En) 및 초기화 전압(VINT)을 각각 인가하며 제2 방향을 따라 형성되어 있는 제1 주사선(24), 제2 주사선(14), 발광 제어선(34) 및 초기화 전압선(20)을 포함하고, 제1 주사선(24), 제2 주사선(14), 발광 제어선(34) 및 초기화 전압선(20) 모두와 교차하며 제1 방향을 따라 형성되고 있으며 화소에 데이터 신호(Dm)를 인가하는 데이터선(16)을 포함한다. 그리고, 화소(1)는 제1 전원전압(ELVDD)을 인가하는 구동 전압선(26)을 포함한다. As shown in FIG. 3, the pixel 1 of the display device according to the exemplary embodiment of the present invention includes a first scan signal Sn, a second scan signal Sn-1, an emission control signal En, and initialization. A first scan line 24, a second scan line 14, an emission control line 34, and an initialization voltage line 20 are respectively applied to the voltage VINT and formed along a second direction, and the first scan line ( 24), the second scan line 14, the emission control line 34, and the initialization voltage line 20 are intersected with the data line 16, which is formed along the first direction, and applies the data signal Dm to the pixel. Include. In addition, the pixel 1 includes a driving voltage line 26 to which a first power voltage ELVDD is applied.

구동 전압선(26)은 데이터선(16)과 거의 평행하게 제1 방향을 따라 형성된 수직 라인(VL)과 데이터선(16)과 수직하게 제2 방향을 따라 형성된 수평 라인(HL)을 포함한다. 구동 전압선(26)의 수직 라인(VL)은 제1 방향으로 인접하는 화소들의 수직 라인(VL)과 연결되고, 수평 라인(HL)은 데이터선(16)을 가로지르며 제2 방향으로 인접하는 화소들의 수평 라인(HL)과 연결되어, 전체적으로 메쉬(mesh) 구조를 갖는다. 구동 전압선(26)은 스토리지 커패시터(Cst)와 데이터선(16) 사이의 층에 배치되어 차폐용 금속 실드(metal shield)로서 기능한다. 또한 구동 전압선(26)의 수평 라인(HL)은 스토리지 커패시터(Cst)를 완전히 커버하는 면적을 가짐으로써 스토리지 커패시터(Cst)의 전부와 중첩한다. The driving voltage line 26 includes a vertical line VL formed in a first direction substantially parallel to the data line 16 and a horizontal line HL formed in a second direction perpendicular to the data line 16. The vertical line VL of the driving voltage line 26 is connected to the vertical line VL of pixels adjacent in the first direction, and the horizontal line HL crosses the data line 16 and is adjacent in the second direction. It is connected to the horizontal line (HL) of the, as a whole has a mesh (mesh) structure. The driving voltage line 26 is disposed on a layer between the storage capacitor Cst and the data line 16 to function as a shielding metal shield. In addition, the horizontal line HL of the driving voltage line 26 has an area that completely covers the storage capacitor Cst and thus overlaps the entire storage capacitor Cst.

도 4를 참조하면, 제1 주사선(24), 제2 주사선(14)과 발광 제어선(34)은 기판(101) 상부의 제1 게이트 절연막(GI1) 상부에 형성되고, 제1 게이트 배선(GL1)에 포함된다. 초기화 전압선(20)은 제1 게이트 절연막(GI1) 상부의 제2 게이트 절연막(GI2)과 제1 층간 절연막(ILD1) 상부에 형성되고, 제2 게이트 배선(GL2)에 포함된다. 게이트 배선들인 제1 게이트 배선들(GL1) 및 제2 게이트 배선들(GL2) 각각이 제2 게이트 절연막(GI2)과 제1 층간 절연막(ILD1)을 사이에 두고 서로 다른 층에 위치함으로써, 서로 다른 층에 위치하는 이웃하는 게이트 배선들 간의 거리를 좁게 형성할 수 있기 때문에, 동일한 면적에 보다 많은 화소(1)를 형성할 수 있다. 즉, 고해상도의 표시 장치(100)를 형성할 수 있다.Referring to FIG. 4, a first scan line 24, a second scan line 14, and a light emission control line 34 are formed on the first gate insulating layer GI1 on the substrate 101, and the first gate wiring ( GL1). The initialization voltage line 20 is formed on the second gate insulating layer GI2 and the first interlayer insulating layer ILD1 on the first gate insulating layer GI1 and included in the second gate wiring GL2. Each of the first gate wirings GL1 and the second gate wirings GL2, which are gate wirings, are located on different layers with the second gate insulating layer GI2 and the first interlayer insulating layer ILD1 interposed therebetween, Since the distance between neighboring gate wirings positioned on the layer can be formed to be narrow, more pixels 1 can be formed in the same area. That is, a high-resolution display device 100 can be formed.

게이트 배선들인 제1 게이트 배선들(GL1) 및 제2 게이트 배선들(GL2) 상부에는 제2 층간 절연막(ILD2)이 적층된다. A second interlayer insulating layer ILD2 is stacked on the first gate lines GL1 and the second gate lines GL2, which are gate lines.

구동 전압선(26)은 제2 층간 절연막(ILD2) 상부에 위치하고, 데이터선(16)은 구동 전압선(26)의 일부와 중첩하며 제2 층간 절연막(ILD2) 상부의 제3 층간 절연막(ILD3) 상부에 위치한다. 데이터선(16) 상부에는 보호막(PL)이 적층된다.The driving voltage line 26 is located above the second interlayer insulating layer ILD2, the data line 16 overlaps a part of the driving voltage line 26, and is above the third interlayer insulating layer ILD3 above the second interlayer insulating layer ILD2. It is located in A protective layer PL is stacked on the data line 16.

다시 도 3을 참조하면, 화소(1)에는 구동 박막 트랜지스터(T1), 스위칭 박막 트랜지스터(T2), 보상 박막 트랜지스터(T3), 초기화 박막 트랜지스터(T4), 제1 발광 제어 박막 트랜지스터(T5), 제2 발광 제어 박막 트랜지스터(T6), 스토리지 커패시터(Cst)가 형성되어 있다. 도 3에서는 유기 발광 소자(OLED)는 생략되어 있다. Referring back to FIG. 3, the pixel 1 includes a driving thin film transistor T1, a switching thin film transistor T2, a compensation thin film transistor T3, an initialization thin film transistor T4, a first emission control thin film transistor T5, and A second emission control thin film transistor T6 and a storage capacitor Cst are formed. In FIG. 3, the organic light emitting diode OLED is omitted.

구동 박막 트랜지스터(T1)는 구동 반도체층(A1), 구동 게이트 전극(G1), 구동 소스 전극(S1) 및 구동 드레인 전극(D1)을 포함한다. 구동 소스 전극(S1)은 구동 반도체층(A1)에서 불순물이 도핑된 구동 소스 영역에 해당하고, 구동 드레인 전극(D1)은 구동 반도체층(A1)에서 불순물이 도핑된 구동 드레인 영역에 해당한다. 구동 게이트 전극(G1)은 컨택홀(41 내지 44)을 통해 연결 부재(40)에 의해 스토리지 커패시터의 제1전극(Cst), 보상 박막 트랜지스터(T3)의 보상 드레인 전극(D3), 및 초기화 박막 트랜지스터(T4)의 초기화 드레인 전극(D4)과 연결된다. 구동 박막 트랜지스터(T1)의 구동 게이트 전극(G1) 상부에는 구동 전압선(26)의 수직 라인(VL)에서 돌출된 돌출부가 배치되어 있다. The driving thin film transistor T1 includes a driving semiconductor layer A1, a driving gate electrode G1, a driving source electrode S1, and a driving drain electrode D1. The driving source electrode S1 corresponds to a driving source region doped with impurities in the driving semiconductor layer A1, and the driving drain electrode D1 corresponds to a driving drain region doped with impurities in the driving semiconductor layer A1. The driving gate electrode G1 is the first electrode Cst of the storage capacitor, the compensation drain electrode D3 of the compensation thin film transistor T3, and the initialization thin film by the connection member 40 through the contact holes 41 to 44. It is connected to the initialization drain electrode D4 of the transistor T4. A protrusion protruding from the vertical line VL of the driving voltage line 26 is disposed on the driving gate electrode G1 of the driving thin film transistor T1.

스위칭 박막 트랜지스터(T2)는 스위칭 반도체층(A2), 스위칭 게이트 전극(G2), 스위칭 소스 전극(S2) 및 스위칭 드레인 전극(D2)을 포함한다. 스위칭 소스 전극(S2)은 스위칭 반도체층(A2)에서 불순물이 도핑된 스위칭 소스 영역에 해당하고, 스위칭 드레인 전극(D2)은 스위칭 반도체층(A2)에서 불순물이 도핑된 스위칭 드레인 영역(D2)에 해당한다. 스위칭 소스 전극(S2)은 컨택홀(45)을 통해 데이터선(16)과 연결된다. 스위칭 드레인 전극(D2)은 구동 박막 트랜지스터(T1) 및 동작 제어 박막 트랜지스터(T5)와 연결되어 있다. 스위칭 게이트 전극(G2)은 제1 주사선(24)의 일부로 형성된다. The switching thin film transistor T2 includes a switching semiconductor layer A2, a switching gate electrode G2, a switching source electrode S2, and a switching drain electrode D2. The switching source electrode S2 corresponds to a switching source region doped with impurities in the switching semiconductor layer A2, and the switching drain electrode D2 is in the switching drain region D2 doped with impurities in the switching semiconductor layer A2. It corresponds. The switching source electrode S2 is connected to the data line 16 through the contact hole 45. The switching drain electrode D2 is connected to the driving thin film transistor T1 and the operation control thin film transistor T5. The switching gate electrode G2 is formed as a part of the first scan line 24.

보상 박막 트랜지스터(T3)는 보상 반도체층(A3), 보상 게이트 전극(G3), 보상 소스 전극(S3) 및 보상 드레인 전극(D3)을 포함한다. 보상 소스 전극(S3)은 보상 반도체층(A3)에서 불순물이 도핑된 보상 소스 영역에 해당하고, 보상 드레인 전극(D3)은 보상 반도체층(A3)에서 불순물이 도핑된 보상 드레인 영역에 해당한다. 보상 게이트 전극(G3)은 제1 주사선(24)의 일부와 제1 주사선(24)으로부터 돌출되어 연장된 배선의 일부에 의해 듀얼 게이트 전극을 형성하여 누설 전류(leakage current)를 방지한다. The compensation thin film transistor T3 includes a compensation semiconductor layer A3, a compensation gate electrode G3, a compensation source electrode S3, and a compensation drain electrode D3. The compensation source electrode S3 corresponds to a compensation source region doped with impurities in the compensation semiconductor layer A3, and the compensation drain electrode D3 corresponds to a compensation drain region doped with impurities in the compensation semiconductor layer A3. The compensation gate electrode G3 forms a dual gate electrode by a portion of the first scan line 24 and a portion of the wiring protruding from the first scan line 24 to prevent a leakage current.

초기화 박막 트랜지스터(T4)는 초기화 반도체층(A4), 초기화 게이트 전극(G4), 초기화 소스 전극(S4) 및 초기화 드레인 전극(D4)을 포함한다. 초기화 소스 전극(S4)은 초기화 반도체층(A4)에서 불순물이 도핑된 초기화 소스 영역에 해당하고, 초기화 드레인 전극(D4)은 초기화 반도체층(A4)에서 불순물이 도핑된 초기화 드레인 영역(D4)에 해당한다. 초기화 소스 전극(S4)은 컨택홀(46)을 통해 초기화 전압선(20)과 연결될 수 있다. 초기화 게이트 전극(G4)은 제2 주사선(14)의 일부로 형성된다. The initialization thin film transistor T4 includes an initialization semiconductor layer A4, an initialization gate electrode G4, an initialization source electrode S4, and an initialization drain electrode D4. The initialization source electrode S4 corresponds to an initialization source region doped with impurities in the initialization semiconductor layer A4, and the initialization drain electrode D4 is in the initialization drain region D4 doped with impurities in the initialization semiconductor layer A4. It corresponds. The initialization source electrode S4 may be connected to the initialization voltage line 20 through the contact hole 46. The initialization gate electrode G4 is formed as a part of the second scan line 14.

제1 발광 제어 박막 트랜지스터(T5)는 제1 발광 제어 반도체층(A5), 제1 발광 제어 게이트 전극(G5), 제1 발광 제어 소스 전극(S5) 및 제1 발광 제어 드레인 전극(D5)을 포함한다. 제1 발광 제어 소스 전극(S5)은 제1 발광 제어 반도체층(A5)에서 불순물이 도핑된 제1 발광 제어 소스 영역에 해당하고, 제1 발광 제어 드레인 전극(D5)은 제1 발광 제어 반도체층(A5)에서 불순물이 도핑된 제1 발광 제어 드레인 영역에 해당한다. 제1 발광 제어 소스 전극(S5)은 컨택홀(47)을 통해 구동 전압선(20)과 연결될 수 있다. 제1 발광 제어 게이트 전극(G5)은 발광 제어선(34)의 일부로 형성된다. The first emission control thin film transistor T5 includes a first emission control semiconductor layer A5, a first emission control gate electrode G5, a first emission control source electrode S5, and a first emission control drain electrode D5. Include. The first emission control source electrode S5 corresponds to a first emission control source region doped with impurities in the first emission control semiconductor layer A5, and the first emission control drain electrode D5 is a first emission control semiconductor layer. This corresponds to the first emission control drain region doped with impurities in (A5). The first emission control source electrode S5 may be connected to the driving voltage line 20 through the contact hole 47. The first emission control gate electrode G5 is formed as a part of the emission control line 34.

제2 발광 제어 박막 트랜지스터(T6)는 제2 발광 제어 반도체층(A6), 제2 발광 제어 게이트 전극(G6), 제2 발광 제어 소스 전극(S6) 및 제2 발광 제어 드레인 전극(D6)을 포함한다. 제2 발광 제어 소스 전극(S6)은 제2 발광 제어 반도체층(A6)에서 불순물이 도핑된 발광 제어 소스 영역에 해당하고, 제2 발광 제어 드레인 전극(D6)은 제2 발광 제어 반도체층(A6)에서 불순물이 도핑된 발광 제어 드레인 영역에 해당한다. 제2 발광 제어 드레인 전극(D6)은 컨택홀(48)과 연결된 컨택 금속(CM)과 컨택 금속(CM)과 연결된 비아홀(VIA)을 통해 유기 발광 소자(OLED)의 애노드 전극과 연결된다. 제2 발광 제어 게이트 전극(G6)은 발광 제어선(34)의 일부로 형성된다. The second emission control thin film transistor T6 includes a second emission control semiconductor layer A6, a second emission control gate electrode G6, a second emission control source electrode S6, and a second emission control drain electrode D6. Include. The second emission control source electrode S6 corresponds to the emission control source region doped with impurities in the second emission control semiconductor layer A6, and the second emission control drain electrode D6 corresponds to the second emission control semiconductor layer A6. ) Corresponds to the emission control drain region doped with impurities. The second emission control drain electrode D6 is connected to the anode electrode of the organic light emitting diode OLED through a contact metal CM connected to the contact hole 48 and a via hole VIA connected to the contact metal CM. The second emission control gate electrode G6 is formed as a part of the emission control line 34.

스토리지 커패시터(Cst)의 제1 전극(Cst1)은 연결 부재(40)에 의해 보상 박막 트랜지스터(T3)의 보상 드레인 전극(D3), 초기화 박막 트랜지스터(T4)의 초기화 드레인 전극(D4), 구동 박막 트랜지스터(T1)의 구동 게이트 전극(G1)과 함께 연결되어 있다. The first electrode Cst1 of the storage capacitor Cst is a compensation drain electrode D3 of the compensation thin film transistor T3, an initialization drain electrode D4 of the initialization thin film transistor T4, and a driving thin film by the connection member 40. It is connected together with the driving gate electrode G1 of the transistor T1.

스토리지 커패시터(Cst)의 제2 전극(Cst2)은 컨택홀(49)에 형성된 컨택 금속(CM)에 의해 구동 전압선(26)과 연결되어, 구동 전압선(26)으로부터 구동 전압(ELVDD)을 인가받는다. The second electrode Cst2 of the storage capacitor Cst is connected to the driving voltage line 26 by a contact metal CM formed in the contact hole 49 and receives the driving voltage ELVDD from the driving voltage line 26. .

도 5는 도 4의 A-A'선, B-B'선, C-C'선을 따라 자른 단면도이다. 도 5에서는 복수의 박막 트랜지스터 중 구동 박막 트랜지스터(T1), 스위칭 박막 트랜지스터(T2), 제2 발광 제어 박막 트랜지스터(T6), 및 스토리지 커패시터(Cst)를 도시하고 있다. 5 is a cross-sectional view taken along lines A-A', B-B', and C-C' of FIG. 4. 5 illustrates a driving thin film transistor T1, a switching thin film transistor T2, a second emission control thin film transistor T6, and a storage capacitor Cst among a plurality of thin film transistors.

도 5를 참조하면, 기판(101) 상부에 구동 박막 트랜지스터(T1)의 구동 반도체층(A1), 스위칭 박막 트랜지스터(T2)의 스위칭 반도체층(A2), 및 제2 발광 제어 박막 트랜지스터(T6)의 제2 발광 제어 반도체층(A6)이 형성된다. 반도체층(A1, A2, 및 A6)은 폴리 실리콘으로 이루어지며, 불순물이 도핑되지 않은 채널 영역과, 채널 영역의 양 옆으로 불순물이 도핑되어 형성된 소스 영역 및 드레인 영역을 포함한다. 여기서, 불순물은 박막 트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물이 가능하다. 도시되지 않았으나, 보상 박막 트랜지스터(T3)의 보상 반도체층(A3), 초기화 박막 트랜지스터(T4)의 초기화 반도체층(A4), 제1 발광 제어 박막 트랜지스터(T5)의 제1 발광 제어 반도체층(A5) 또한 구동 반도체층(A1), 스위칭 반도체층(A2), 및 제2 발광 제어 반도체층(A6)과 동시에 형성될 수 있다. 5, a driving semiconductor layer A1 of a driving thin film transistor T1, a switching semiconductor layer A2 of a switching thin film transistor T2, and a second emission control thin film transistor T6 on the substrate 101 The second emission control semiconductor layer A6 of is formed. The semiconductor layers A1, A2, and A6 are made of polysilicon and include a channel region that is not doped with impurities, and a source region and a drain region formed by doping impurities on both sides of the channel region. Here, the impurity varies depending on the type of the thin film transistor, and may be an N-type impurity or a P-type impurity. Although not shown, the compensation semiconductor layer A3 of the compensation thin film transistor T3, the initialization semiconductor layer A4 of the initialization thin film transistor T4, and the first emission control semiconductor layer A5 of the first emission control thin film transistor T5. ) It may also be formed simultaneously with the driving semiconductor layer A1, the switching semiconductor layer A2, and the second emission control semiconductor layer A6.

도시되지 않았으나, 기판(101)과 반도체층 사이에는 버퍼층을 더 형성할 수 있다. 버퍼층은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면을 평탄화하기 위한 베리어층, 및/또는 블록킹층으로 역할한다. Although not shown, a buffer layer may be further formed between the substrate 101 and the semiconductor layer. The buffer layer prevents diffusion of impurity ions, prevents penetration of moisture or outside air, and serves as a barrier layer and/or a blocking layer for flattening the surface.

반도체층(A1 내지 A6) 상부에 제1 게이트 절연막(GI1)이 기판(101) 전면에 적층된다. 제1 게이트 절연막(GI1)은 유기 절연 물질 또는 무기 절연 물질, 또는 유기 절연 물질과 무기 절연 물질이 교번하는 다층 구조로 형성될 수도 있다. A first gate insulating layer GI1 is stacked on the entire surface of the substrate 101 on the semiconductor layers A1 to A6. The first gate insulating layer GI1 may be formed of an organic insulating material, an inorganic insulating material, or a multilayer structure in which an organic insulating material and an inorganic insulating material alternate.

제1 게이트 절연막(GI1) 상부에 스위칭 박막 트랜지스터(T2)의 스위칭 게이트 전극(G2) 및 제2 발광 제어 박막 트랜지스터(T6)의 제2 발광 제어 게이트 전극(G6)이 형성된다. 또한 스토리지 커패시터(Cst)의 제1 전극(Cst1)이 형성된다. 도시되지 않았으나, 보상 박막 트랜지스터(T3)의 보상 게이트 전극(G3), 초기화 박막 트랜지스터(T4)의 초기화 게이트 전극(G4), 제1 발광 제어 박막 트랜지스터(T5)의 제1 발광 제어 게이트 전극(G5)이 스위칭 게이트 전극(G2) 및 제2 발광 제어 게이트 전극(G6)과 동시에 동일층에 형성된다. 스위칭 게이트 전극(G2), 보상 게이트 전극(G3), 초기화 게이트 전극(G4), 제1 발광 제어 게이트 전극(G5), 제2 발광 제어 게이트 전극(G6) 및 스토리지 커패시터(Cst)의 제1 전극(Cst1)은 제1 게이트 배선(GL1) 물질로 형성되며, 이하에서는 제1 게이트 전극이라 한다. 제1 게이트 배선(GL1) 물질은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 주사선(24), 제2 주사선(14)과 발광 제어선(34) 또한 제1 게이트 배선(GL1) 물질로 제1 게이트 전극들과 동시에 동일층에 형성될 수 있다. A switching gate electrode G2 of the switching thin film transistor T2 and a second emission control gate electrode G6 of the second emission control thin film transistor T6 are formed on the first gate insulating layer GI1. In addition, the first electrode Cst1 of the storage capacitor Cst is formed. Although not shown, the compensation gate electrode G3 of the compensation thin film transistor T3, the initialization gate electrode G4 of the initialization thin film transistor T4, and the first emission control gate electrode G5 of the first emission control thin film transistor T5 ) Is formed on the same layer as the switching gate electrode G2 and the second emission control gate electrode G6. Switching gate electrode G2, compensation gate electrode G3, initialization gate electrode G4, first emission control gate electrode G5, second emission control gate electrode G6, and first electrode of storage capacitor Cst (Cst1) is formed of a material of the first gate line GL1, and is hereinafter referred to as a first gate electrode. Materials of the first gate wiring GL1 are aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel (Ni), neodymium (Nd), and iridium. One or more metals selected from (Ir), chromium (Cr), nickel (Li), calcium (Ca), molybdenum (Mo), titanium (Ti), tungsten (W), and copper (Cu) may be included. The first scan line 24, the second scan line 14, and the emission control line 34 may also be formed of a material of the first gate line GL1 on the same layer as the first gate electrodes.

제1 게이트 전극들 상부에 제2 게이트 절연막(GI2)이 기판(101) 전면에 적층된다. 제2 게이트 절연막(GI2)은 유기 절연 물질 또는 무기 절연 물질, 또는 유기 절연 물질과 무기 절연 물질이 교번하는 다층 구조로 형성될 수도 있다. A second gate insulating layer GI2 is stacked on the entire surface of the substrate 101 over the first gate electrodes. The second gate insulating layer GI2 may be formed of an organic insulating material, an inorganic insulating material, or a multilayer structure in which an organic insulating material and an inorganic insulating material alternate.

제2 게이트 절연막(GI2) 상부에 구동 박막 트랜지스터(T1)의 구동 게이트 전극(G1)이 형성된다. 또한, 스토리지 커패시터(Cst)의 제2 전극(Cst2)이 형성된다. 구동 게이트 전극(G1), 및 스토리지 커패시터(Cst)의 제2 전극(Cst2)은 제2 게이트 배선(GL2) 물질로 형성되며, 이하에서는 제2 게이트 전극이라 한다. 제2 게이트 배선(GL2) 물질 또한 제1 게이트 배선(GL1) 물질과 유사하게 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. The driving gate electrode G1 of the driving thin film transistor T1 is formed on the second gate insulating layer GI2. Also, a second electrode Cst2 of the storage capacitor Cst is formed. The driving gate electrode G1 and the second electrode Cst2 of the storage capacitor Cst are formed of a material of the second gate wiring GL2, and are hereinafter referred to as a second gate electrode. Similar to the material of the first gate wiring GL1, the material of the second gate wiring GL2 is aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), Among nickel (Ni), neodymium (Nd), iridium (Ir), chromium (Cr), nickel (Li), calcium (Ca), molybdenum (Mo), titanium (Ti), tungsten (W), and copper (Cu) It may include one or more selected metals.

제2 게이트 전극들 상부에 제1 층간 절연막(ILD1)이 기판(101) 전면에 적층된다. 제1 층간 절연막(ILD1)은 유기 절연 물질 또는 무기 절연 물질, 또는 유기 절연 물질과 무기 절연 물질이 교번하는 다층 구조로 형성될 수도 있다. A first interlayer insulating layer ILD1 is stacked on the entire surface of the substrate 101 on the second gate electrodes. The first interlayer insulating layer ILD1 may be formed of an organic insulating material, an inorganic insulating material, or a multilayer structure in which an organic insulating material and an inorganic insulating material alternate.

제1 층간 절연막(ILD1) 상부에는 제1 컨택 금속(CM1)이 컨택홀(45, 48, 49)에 각각 형성되어 스토리지 커패시터(Cst)의 제2 전극(Cst2), 스위칭 박막 트랜지스터(T2)의 스위칭 소스 전극(S2) 및 제2 발광 제어 박막 트랜지스터(T6)의 제2 발광 제어 드레인 전극(D6)과 각각 연결된다. 제1 컨택 금속(CM1)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 컨택 금속(CM1)은 다층의 금속층을 포함할 수 있는데, 본 실시예에서는 알루미늄(Al)을 중심으로 상하부에 타이타늄(Ti)이 형성된 3층 구조(Ti/Al/Ti)가 채용되었다. 그러나 본 발명은 이에 한정되지 않으며, 다양한 재료 및 다양한 층으로 제1 컨택 금속(CM1)을 형성할 수 있다. 이때 초기화 전압선(20)이 제1 컨택 금속(CM1)으로 제1 층간 절연막(ILD1) 상부에 형성될 수 있다. On the first interlayer insulating layer ILD1, a first contact metal CM1 is formed in the contact holes 45, 48, and 49, respectively, so that the second electrode Cst2 of the storage capacitor Cst and the switching thin film transistor T2 are formed. They are connected to the switching source electrode S2 and the second emission control drain electrode D6 of the second emission control thin film transistor T6, respectively. The first contact metal CM1 is aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel (Ni), neodymium (Nd), iridium ( Ir), chromium (Cr), nickel (Li), calcium (Ca), molybdenum (Mo), titanium (Ti), tungsten (W), may include at least one metal selected from copper (Cu). The first contact metal CM1 may include a multi-layered metal layer. In this embodiment, a three-layer structure (Ti/Al/Ti) in which titanium (Ti) is formed at the upper and lower portions centering on aluminum (Al) is employed. However, the present invention is not limited thereto, and the first contact metal CM1 may be formed of various materials and various layers. In this case, the initialization voltage line 20 may be formed on the first interlayer insulating layer ILD1 of the first contact metal CM1.

제1 컨택 금속(CM1) 상부에는 제2 층간 절연막(ILD2)이 기판(101) 전면에 적층된다. 제2 층간 절연막(ILD2)은 유기 절연 물질 또는 무기 절연 물질, 또는 유기 절연 물질과 무기 절연 물질이 교번하는 다층 구조로 형성될 수도 있다. A second interlayer insulating layer ILD2 is stacked on the entire surface of the substrate 101 on the first contact metal CM1. The second interlayer insulating layer ILD2 may be formed of an organic insulating material, an inorganic insulating material, or a multilayer structure in which an organic insulating material and an inorganic insulating material alternate.

제2 층간 절연막(ILD2) 상부에는 구동 전압선(26)이 형성되며, 제1 컨택 금속(CM1)에 의해 제2 전극(Cst2)과 연결된다. 또한 제2 층간 절연막(ILD2) 상부에는 제2 컨택 금속(CM2)이 컨택홀(45, 48)에 각각 형성되어 스위칭 박막 트랜지스터(T2)의 스위칭 소스 전극(S2) 및 제2 발광 제어 박막 트랜지스터(T6)의 제2 발광 제어 드레인 전극(D6)과 각각 연결된다. 구동 전압선(26)과 제2 컨택 금속(CM2)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제2 컨택 금속(CM2)은 다층의 금속층을 포함할 수 있는데, 본 실시예에서는 알루미늄(Al)을 중심으로 상하부에 타이타늄(Ti)이 형성된 3층 구조(Ti/Al/Ti)가 채용되었다. 그러나 본 발명은 이에 한정되지 않으며, 다양한 재료 및 다양한 층으로 제2 컨택 금속(CM2)을 형성할 수 있다. A driving voltage line 26 is formed on the second interlayer insulating layer ILD2, and is connected to the second electrode Cst2 by a first contact metal CM1. In addition, a second contact metal CM2 is formed in the contact holes 45 and 48 on the second interlayer insulating layer ILD2, respectively, so that the switching source electrode S2 of the switching thin film transistor T2 and the second emission control thin film transistor ( They are respectively connected to the second emission control drain electrode D6 of T6). The driving voltage line 26 and the second contact metal CM2 are aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel (Ni), and neodymium. Contains one or more metals selected from (Nd), iridium (Ir), chromium (Cr), nickel (Li), calcium (Ca), molybdenum (Mo), titanium (Ti), tungsten (W), and copper (Cu) can do. The second contact metal CM2 may include a multi-layered metal layer. In this embodiment, a three-layer structure (Ti/Al/Ti) in which titanium (Ti) is formed on the upper and lower portions of aluminum (Al) is employed. However, the present invention is not limited thereto, and the second contact metal CM2 may be formed of various materials and various layers.

구동 전압선(26) 및 제2 컨택 금속(CM2) 상부에는 제3 층간 절연막(ILD3)이 기판(101) 전면에 적층된다. 제3 층간 절연막(ILD3)은 유기 절연 물질 또는 무기 절연 물질, 또는 유기 절연 물질과 무기 절연 물질이 교번하는 다층 구조로 형성될 수도 있다. A third interlayer insulating layer ILD3 is stacked on the entire surface of the substrate 101 on the driving voltage line 26 and the second contact metal CM2. The third interlayer insulating layer ILD3 may be formed of an organic insulating material, an inorganic insulating material, or a multilayer structure in which an organic insulating material and an inorganic insulating material alternate.

제3 층간 절연막(ILD3) 상부에는 데이터선(16)이 형성된다. 데이터선(16)은 컨택홀(45)의 제1 컨택 금속(CM1) 및 제2 컨택 금속(CM2)에 의해 스위칭 박막 트랜지스터(T2)의 스위칭 소스 전극(S2)과 연결된다. 스토리지 커패시터(Cst)의 일부는 데이터선(16)과 중첩하며, 중첩하는 데이터선(16)과 스토리지 커패시터(Cst) 사이에 구동 전압선(26)이 위치한다. 또한 제3 층간 절연막(ILD3) 상부에는 제3 컨택 금속(CM3)이 컨택홀(48)에 형성되어 제2 발광 제어 박막 트랜지스터(T6)의 제2 발광 제어 드레인 전극(D6)과 연결된다. 데이터선(16)과 제3 컨택 금속(CM3)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제3 컨택 금속(CM3)은 다층의 금속층을 포함할 수 있는데, 본 실시예에서는 알루미늄(Al)을 중심으로 상하부에 타이타늄(Ti)이 형성된 3층 구조(Ti/Al/Ti)가 채용되었다. 그러나 본 발명은 이에 한정되지 않으며, 다양한 재료 및 다양한 층으로 제3 컨택 금속(CM3)을 형성할 수 있다. A data line 16 is formed on the third interlayer insulating layer ILD3. The data line 16 is connected to the switching source electrode S2 of the switching thin film transistor T2 by the first contact metal CM1 and the second contact metal CM2 of the contact hole 45. A part of the storage capacitor Cst overlaps the data line 16, and the driving voltage line 26 is positioned between the overlapping data line 16 and the storage capacitor Cst. In addition, a third contact metal CM3 is formed in the contact hole 48 on the third interlayer insulating layer ILD3 to be connected to the second emission control drain electrode D6 of the second emission control thin film transistor T6. The data line 16 and the third contact metal CM3 are aluminum (Al), platinum (Pt), palladium (Pd), silver (Ag), magnesium (Mg), gold (Au), nickel (Ni), and neodymium. Contains one or more metals selected from (Nd), iridium (Ir), chromium (Cr), nickel (Li), calcium (Ca), molybdenum (Mo), titanium (Ti), tungsten (W), and copper (Cu) can do. The third contact metal CM3 may include a multi-layered metal layer. In this embodiment, a three-layer structure (Ti/Al/Ti) in which titanium (Ti) is formed on the upper and lower portions centering on aluminum (Al) is employed. However, the present invention is not limited thereto, and the third contact metal CM3 may be formed of various materials and various layers.

데이터선(16) 및 제3 컨택 금속(CM3) 상부에는 평탄화막(PL)이 형성된다. 평탄화막(PL)은 복수의 박막 트랜지스터가 구비된 기판(101)의 표면을 평탄화하기 위한 것으로, 단일 층 또는 복수 층의 절연막으로 형성될 수 있다. 평탄화막(PL)은 폴리이미드, 폴리아마이드, 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 물질을 사용할 수 있다. A planarization layer PL is formed on the data line 16 and the third contact metal CM3. The planarization layer PL is for planarizing the surface of the substrate 101 including the plurality of thin film transistors, and may be formed of a single layer or a plurality of insulating layers. The planarization film PL may use one or more materials selected from the group consisting of polyimide, polyamide, acrylic resin, benzocyclobutene, and phenol resin.

평탄화막(PL) 상부에는 애노드 전극(120)이 형성된다. 애노드 전극(120)은 비아홀(VIA)을 통해 컨택홀(48)에 형성된 제3 컨택 금속(CM3)과 연결되어, 제2 발광 제어 드레인 전극(D6)과 연결된다. An anode electrode 120 is formed on the planarization layer PL. The anode electrode 120 is connected to the third contact metal CM3 formed in the contact hole 48 through the via hole VIA, and is connected to the second emission control drain electrode D6.

한편, 도 5에서는 박막 트랜지스터의 소스 전극 및 드레인 전극 중 타 배선과 연결되지 않는 소스 전극 및 드레인 전극은 반도체층 각각과 동일한 층으로 형성되고 있다. 즉, 각 박막 트랜지스터의 소스 전극 및 드레인 전극은 선택적으로 도핑 물질이 도핑된 폴리 실리콘으로 형성될 수 있다. 그러나, 본 발명은 이에 한정되지 않고, 본 발명의 다른 실시예에 따른 박막 트랜지스터의 소스 전극 및 드레인 전극 각각은 반도체층 각각과 다른 층으로 형성되고, 컨택홀에 의해 반도체층의 소스 영역 및 드레인 영역과 연결될 수 있다. Meanwhile, in FIG. 5, of the source electrode and the drain electrode of the thin film transistor, the source electrode and the drain electrode that are not connected to other wirings are formed in the same layer as each of the semiconductor layers. That is, the source electrode and the drain electrode of each thin film transistor may be formed of polysilicon selectively doped with a doping material. However, the present invention is not limited thereto, and each of the source electrode and the drain electrode of the thin film transistor according to another embodiment of the present invention is formed of a layer different from each of the semiconductor layers, and the source region and the drain region of the semiconductor layer are formed by contact holes. Can be connected with.

도 6은 도 5의 비교예를 개략적으로 도시한 단면도이다.6 is a schematic cross-sectional view illustrating a comparative example of FIG. 5.

도 6의 비교예는, 도 5에 도시된 본 발명의 실시예와 비교하여 데이터선(16")과 구동 전압선(26")이 동일층에 형성되어 있고, 스토리지 커패시터(Cst)는 구동 전압선(26")과 중첩하나, 데이터선(16")과는 중첩하지 않는 점이 상이하다. 따라서, 도 5의 실시예와 중복하는 구성의 상세한 설명은 생략하겠다.In the comparative example of FIG. 6, compared with the embodiment of the present invention shown in FIG. 5, the data line 16" and the driving voltage line 26" are formed on the same layer, and the storage capacitor Cst is the driving voltage line ( 26"), but not the data line 16". Therefore, a detailed description of the configuration overlapping with the embodiment of FIG. 5 will be omitted.

도 6의 비교에와 같이, 데이터선(16")과 스토리지 커패시터(Cst)가 중첩하게 되면 데이터선(16")과 스토리지 커패시터(Cst) 간에 커플링(coupling)이 발생하여 크로스 토크(cross talk) 불량이 발생한다. 따라서, 스토리지 커패시터(Cst)를 데이터선(16")과 중첩하지 않게 형성한다. 그러나, 스토리지 커패시터(Cst)를 데이터선(16")과 중첩하지 않게 형성하게 되면 스토리지 커패시터(Cst)의 용량 확보가 어렵다. 또한 데이터선(16")과 구동 전압선(26")이 동일층에 형성됨으로 인해 배선 간의 공간(space) 확보에 취약하며, 구동 전압선(26")을 수평 라인으로 형성할 수 없어 메쉬 구조 구현이 어려워, 제1 전원전압(ELVDD)의 전압 강하에 의한 크로스 토크(cross talk) 불량이 발생할 수 있다. As shown in the comparison of FIG. 6, when the data line 16" and the storage capacitor Cst overlap, coupling occurs between the data line 16" and the storage capacitor Cst, resulting in cross talk. ) A defect occurs. Therefore, the storage capacitor Cst is formed not to overlap the data line 16". However, if the storage capacitor Cst is formed not to overlap the data line 16", the capacity of the storage capacitor Cst is secured. Is difficult. In addition, since the data line 16" and the driving voltage line 26" are formed on the same layer, it is vulnerable to securing a space between wirings, and the driving voltage line 26" cannot be formed as a horizontal line, making it difficult to implement a mesh structure. It is difficult, and a cross talk failure may occur due to a voltage drop of the first power supply voltage ELVDD.

반면, 본 발명의 실시예는 도 5에 도시된 바와 같이, 데이터선(16)과 구동 전압선(26)을 다른 층에 분리하여 형성하면서, 구동 전압선(26)을 데이터선(16)과 스토리지 커패시터(Cst)의 사이에 위치시킨다. 이에 따라, 구동 전압선(26)은 행 방향(제1 방향)으로 이웃하는 화소 간에 연결될 수 있기 때문에 메쉬 구조로 구현할 수 있다. 이에 따라 메쉬 구조의 구동 전압선(26)에 의해 제1 전원전압(ELVDD)의 전압 강하를 방지할 수 있다. 또한, 구동 전압선(26)의 수평 라인(HL)은 스토리지 커패시터(Cst)를 완전히 커버하는 면적을 가짐으로써 스토리지 커패시터(Cst)를 데이터선(16)에 대해 차폐시킬 수 있어, 데이터선(16)과 스토리지 커패시터(Cst) 사이의 커플링을 억제하면서 스토리지 커패시터(Cst)의 용량을 확보할 수 있다. On the other hand, in the embodiment of the present invention, as shown in FIG. 5, the data line 16 and the driving voltage line 26 are formed by separating the data line 16 and the driving voltage line 26 on different layers, and the driving voltage line 26 is separated from the data line 16 and the storage capacitor. It is located between (Cst). Accordingly, since the driving voltage line 26 can be connected between neighboring pixels in the row direction (first direction), it can be implemented in a mesh structure. Accordingly, a voltage drop of the first power voltage ELVDD can be prevented by the driving voltage line 26 having a mesh structure. In addition, the horizontal line HL of the driving voltage line 26 has an area that completely covers the storage capacitor Cst, thereby shielding the storage capacitor Cst from the data line 16, and thus the data line 16 The capacity of the storage capacitor Cst can be secured while suppressing the coupling between the and the storage capacitor Cst.

본 명세서에서는 본 발명을 한정된 실시예를 중심으로 설명하였으나, 본 발명의 범위 내에서 다양한 실시예가 가능하다. 또한 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서 본 발명의 진정한 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.In the present specification, the present invention has been described centering on limited embodiments, but various embodiments are possible within the scope of the present invention. In addition, although not described, it will be said that an equivalent means is also incorporated in the present invention as it is. Therefore, the true scope of protection of the present invention should be determined by the following claims.

삭제delete

Claims (9)

커패시터;
상기 커패시터 상부에 상기 커패시터의 일 전극과 중첩하는 데이터선;
상기 커패시터 및 상기 데이터선 사이에 배치된 구동 전압선;
상기 구동 전압선과 상기 커패시터에 전기적으로 연결된 제1 박막 트랜지스터; 및
상기 제1 박막 트랜지스터와 발광소자의 애노드전극에 전기적으로 연결된 제2 박막 트랜지스터;를 포함하는 표시장치.Capacitors;
A data line overlapping one electrode of the capacitor on the capacitor;
A driving voltage line disposed between the capacitor and the data line;
A first thin film transistor electrically connected to the driving voltage line and the capacitor; And
And a second thin film transistor electrically connected to the first thin film transistor and an anode electrode of the light emitting device. 제1항에 있어서,
상기 제2 박막 트랜지스터와 상기 애노드전극을 전기적으로 연결하는 컨택 메탈;을 더 포함하는 표시장치.The method of claim 1,
And a contact metal electrically connecting the second thin film transistor and the anode electrode. 제2항에 있어서,
상기 컨택 메탈은 상기 데이터선과 동일층에 배치된, 표시장치.The method of claim 2,
The contact metal is disposed on the same layer as the data line. 제1항에 있어서,
상기 커패시터는 제1 전극 및 상기 제1 전극 상부의 제2 전극을 포함하고,
상기 커패시터의 일 전극은 상기 커패시터의 제2 전극인, 표시장치.The method of claim 1,
The capacitor includes a first electrode and a second electrode above the first electrode,
One electrode of the capacitor is a second electrode of the capacitor. 제1항에 있어서,
상기 제1 박막 트랜지스터의 게이트전극은 상기 커패시터의 제2 전극에 전기적으로 연결된, 표시장치.The method of claim 1,
A gate electrode of the first thin film transistor is electrically connected to a second electrode of the capacitor. 제1 전극 및 상기 제1 전극 상부의 제2 전극을 포함하는 커패시터;
상기 커패시터 상부에 상기 커패시터의 제2 전극과 중첩하는 데이터선;
상기 커패시터 및 상기 데이터선 사이의 층에 배치된 구동 전압선;
반도체층 및 상기 반도체층 상부의 게이트 전극을 포함하는 박막 트랜지스터;
상기 박막 트랜지스터 상부의 발광소자; 및
상기 박막 트랜지스터와 발광소자를 전기적으로 연결하고, 상기 박막 트랜지스터와 상기 발광소자 사이의 층에 배치된 적어도 하나의 컨택 메탈;을 포함하는 표시장치.A capacitor including a first electrode and a second electrode above the first electrode;
A data line over the capacitor and overlapping the second electrode of the capacitor;
A driving voltage line disposed in a layer between the capacitor and the data line;
A thin film transistor including a semiconductor layer and a gate electrode over the semiconductor layer;
A light emitting device on the thin film transistor; And
And at least one contact metal electrically connecting the thin film transistor and the light emitting device and disposed on a layer between the thin film transistor and the light emitting device. 제6항에 있어서, 상기 적어도 하나의 컨택 메탈은,
상기 구동전압선과 동일층에 배치된 제1 컨택 메탈; 및
상기 데이터선과 동일층에 배치된 제2 컨택 메탈;을 포함하는 표시장치.The method of claim 6, wherein the at least one contact metal,
A first contact metal disposed on the same layer as the driving voltage line; And
And a second contact metal disposed on the same layer as the data line. 제6항에 있어서,
상기 박막 트랜지스터의 게이트 전극은 상기 커패시터의 제1 전극과 동일층에 배치된, 표시장치.The method of claim 6,
The display device, wherein the gate electrode of the thin film transistor is disposed on the same layer as the first electrode of the capacitor. 커패시터;
상기 커패시터 상부에 상기 커패시터의 일 전극과 중첩하는 데이터선;
상기 커패시터 및 상기 데이터선 사이에 배치된 구동 전압선;
상기 구동 전압선과 상기 커패시터에 전기적으로 연결된 제1 박막 트랜지스터;
화소전극 및 대향전극을 포함하는 발광소자; 및
상기 제1 박막 트랜지스터와 상기 발광소자의 화소전극에 전기적으로 연결된 제2 박막 트랜지스터;를 포함하는 표시장치.
Capacitors;
A data line overlapping one electrode of the capacitor on the capacitor;
A driving voltage line disposed between the capacitor and the data line;
A first thin film transistor electrically connected to the driving voltage line and the capacitor;
A light emitting device including a pixel electrode and a counter electrode; And
And a second thin film transistor electrically connected to the first thin film transistor and a pixel electrode of the light emitting device.
KR1020200024556A 2020-02-27 2020-02-27 Substrate formed thin film transistor array and organic light emitting diode display KR102213224B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200024556A KR102213224B1 (en) 2020-02-27 2020-02-27 Substrate formed thin film transistor array and organic light emitting diode display
KR1020210014386A KR102448028B1 (en) 2020-02-27 2021-02-01 Substrate formed thin film transistor array and organic light emitting diode display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200024556A KR102213224B1 (en) 2020-02-27 2020-02-27 Substrate formed thin film transistor array and organic light emitting diode display

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020190106862A Division KR102084622B1 (en) 2019-08-29 2019-08-29 Substrate formed thin film transistor array and organic light emitting diode display

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210014386A Division KR102448028B1 (en) 2020-02-27 2021-02-01 Substrate formed thin film transistor array and organic light emitting diode display

Publications (2)

Publication Number Publication Date
KR20200023626A KR20200023626A (en) 2020-03-05
KR102213224B1 true KR102213224B1 (en) 2021-02-08

Family

ID=69803961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200024556A KR102213224B1 (en) 2020-02-27 2020-02-27 Substrate formed thin film transistor array and organic light emitting diode display

Country Status (1)

Country Link
KR (1) KR102213224B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102448028B1 (en) * 2020-02-27 2022-09-28 삼성디스플레이 주식회사 Substrate formed thin film transistor array and organic light emitting diode display

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101596935B1 (en) * 2008-12-26 2016-02-24 엘지디스플레이 주식회사 Organic electro luminescent device and method of fabricating the same

Also Published As

Publication number Publication date
KR20200023626A (en) 2020-03-05

Similar Documents

Publication Publication Date Title
KR102018284B1 (en) Substrate formed thin film transistor array and organic light emitting diode display
USRE49201E1 (en) Organic light-emitting display device and manufacturing method of the same
KR102278601B1 (en) Organic light emitting display device
KR102382026B1 (en) Organic light emitting display device
KR20140118010A (en) Substrate formed thin film transistor array and organic light emitting diode display
KR101973164B1 (en) Substrate formed thin film transistor array and organic light emitting diode display
KR20150043143A (en) Substrate formed thin film transistor array and organic light emitting display
JP7370144B2 (en) display device
JP2020098775A (en) Display device
KR102213224B1 (en) Substrate formed thin film transistor array and organic light emitting diode display
KR102233938B1 (en) Display apparatus
KR102285394B1 (en) Organinc light emitting display device and manufacturing method for the same
KR20230117066A (en) Substrate formed thin film transistor array and organic light emitting diode display
KR102448028B1 (en) Substrate formed thin film transistor array and organic light emitting diode display
KR102084622B1 (en) Substrate formed thin film transistor array and organic light emitting diode display
KR20180003721A (en) Display apparatus
KR102129036B1 (en) Substrate formed thin film transistor array and organic light emitting diode display
KR102096057B1 (en) Substrate formed thin film transistor array and organic light emitting diode display
KR102156362B1 (en) Substrate formed thin film transistor array and organic light emitting diode display
KR102516060B1 (en) Organinc light emitting display device and manufacturing method for the same
KR102103963B1 (en) Organic light emitting display apparatus

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant