KR102206283B1 - 표시 패널의 구동 방법 및 이를 수행하는 표시 장치 - Google Patents

표시 패널의 구동 방법 및 이를 수행하는 표시 장치 Download PDF

Info

Publication number
KR102206283B1
KR102206283B1 KR1020140013170A KR20140013170A KR102206283B1 KR 102206283 B1 KR102206283 B1 KR 102206283B1 KR 1020140013170 A KR1020140013170 A KR 1020140013170A KR 20140013170 A KR20140013170 A KR 20140013170A KR 102206283 B1 KR102206283 B1 KR 102206283B1
Authority
KR
South Korea
Prior art keywords
voltage
black
polarity
white
gamma
Prior art date
Application number
KR1020140013170A
Other languages
English (en)
Other versions
KR20150092806A (ko
Inventor
황준호
윤현식
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140013170A priority Critical patent/KR102206283B1/ko
Priority to US14/326,689 priority patent/US9621879B2/en
Publication of KR20150092806A publication Critical patent/KR20150092806A/ko
Application granted granted Critical
Publication of KR102206283B1 publication Critical patent/KR102206283B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/356—Image reproducers having separate monoscopic and stereoscopic modes
    • H04N13/359—Switching between monoscopic and stereoscopic modes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/332—Displays for viewing with the aid of special glasses or head-mounted displays [HMD]
    • H04N13/341—Displays for viewing with the aid of special glasses or head-mounted displays [HMD] using temporal multiplexing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

복수의 데이터 라인들 및 상기 데이터 라인들과 교차하는 복수의 게이트 라인들에 연결된 복수의 화소들을 포함하는 표시 패널의 구동 방법은 기준 전압 대비 제1 극성의 블랙 전압과 상기 기준 전압 대비 제2 극성의 블랙 전압 사이의 갭을 2차원 모드 및 3차원 모드에 따라서 다르게 설정하는 단계, 상기 제1 극성의 화이트 전압과 상기 제1 극성의 블랙 전압을 분배하여 제1 극성의 복수의 감마 전압들을 생성하는 단계 및 상기 제2 극성의 화이트 전압과 상기 제2 극성의 블랙 전압을 분배하여 제2 극성의 복수의 감마 전압들을 생성하는 단계를 포함한다. 상기 2차원 모드의 블랙 갭은 상기 3차원 모드의 블랙 갭 보다 클 수 있다. 이에 따르면, 제1 극성의 블랙 전압과 제2 극성의 블랙 전압 사이의 갭을 2차원 모드 및 3차원 모드에 따라서 다르게 설정함으로써 2차원 및 3차원 모드에서 최적 성능을 얻을 수 있다.

Description

표시 패널의 구동 방법 및 이를 수행하는 표시 장치{METHOD OF DRIVING A DISPLAY PANEL AND DISPLAY APPARATUS PERFORMING THE METHOD}
본 발명은 표시 패널의 구동 방법 및 이를 수행하는 표시 장치에 관한 것으로, 보다 상세하게는 2차원 및 3차원 영상의 표시 품질을 개선하기 위한 표시 패널의 구동 방법 및 이를 수행하는 표시 장치에 관한 것이다.
게임, 영화 등과 같은 분야에서 3차원 입체 영상에 대한 수요가 증가함에 따라, 3차원 입체 영상을 표시하는 입체 영상 표시 장치에 대한 개발이 가속되고 있다. 입체 영상 표시 장치는 관찰자의 양안에 서로 다른 2차원 평면 영상들을 인가함으로써 입체 영상을 표시할 수 있다. 즉, 관찰자는 양안을 통해 한 쌍의 2차원 평면 영상들을 보게 되고, 뇌에서 상기 평면 영상들을 융합하여 입체감을 시인하게 된다.
입체 영상 표시 장치는 관찰자의 특수 안경의 착용 여부에 따라 안경식(stereo-scopic) 및 무안경식(auto stereo-scopic)으로 구분된다. 상기 안경식 입체 영상 표시 장치는 편광 방식을 포함하고, 상기 무안경식 입체 영상 표시장치는 배리어 방식을 포함한다.
상기 편광 방식은 액정 표시 패널로부터 출사되는 좌안 영상 및 우안 영상을 서로 다른 편광으로 변환하는 능동형 편광 패널을 포함하고, 상기 능동형 편광 패널로부터 출사되는 서로 다른 편광을 갖는 좌안 영상 및 우안 영상을 각각 시인하기 위한 편광 안경을 포함한다. 상기 배리어 방식은 상기 액정 표시 패널의 좌안용 및 우안용 픽셀로부터 출사되는 좌안 및 우안 영상을 복수의 시점 영역으로 집광시키기 위해 광을 선택적으로 차단하는 배리어 패널을 포함한다.
이에, 본 발명이 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 2차원 영상 및 3차원 영상을 표시하는 표시 장치에서 2차원 영상 및 3차원 영상의 표시 품질을 개선하기 위한 표시 패널의 구동 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 구동 방법을 수행하는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 복수의 데이터 라인들 및 상기 데이터 라인들과 교차하는 복수의 게이트 라인들에 연결된 복수의 화소들을 포함하는 표시 패널의 구동 방법은 기준 전압 대비 제1 극성의 블랙 전압과 상기 기준 전압 대비 제2 극성의 블랙 전압 사이의 갭을 2차원 모드 및 3차원 모드에 따라서 다르게 설정하는 단계, 상기 제1 극성의 화이트 전압과 상기 제1 극성의 블랙 전압을 분배하여 제1 극성의 복수의 감마 전압들을 생성하는 단계 및 상기 제2 극성의 화이트 전압과 상기 제2 극성의 블랙 전압을 분배하여 제2 극성의 복수의 감마 전압들을 생성하는 단계를 포함한다.
일 실시예에서, 상기 2차원 모드의 블랙 갭은 상기 3차원 모드의 블랙 갭 보다 클 수 있다.
일 실시예에서, 상기 2차원 모드에서 상기 제1 극성의 화이트 전압과 상기 3차원 모드에서 상기 제1 극성의 화이트 전압은 서로 같고, 상기 2차원 모드에서 상기 제2 극성의 화이트 전압과 상기 3차원 모드에서 상기 제2 극성의 화이트 전압은 서로 같을 수 있다.
일 실시예에서, 상기 제1 극성의 복수의 감마 전압들과 상기 제2 극성의 복수의 감마 전압들을 이용하여 상기 데이터 라인들을 구동하는 데이터 전압들을 생성하는 단계를 더 포함할 수 있다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 복수의 데이터 라인들 및 상기 데이터 라인들과 교차하는 복수의 게이트 라인들에 연결된 복수의 화소들을 포함하는 표시 패널의 구동 방법은 모드 신호에 따라서 서로 다른 2차원 기준 감마 전압 또는 3차원 기준 감마 전압을 생성하는 단계, 인접한 기준 감마 전압들을 분배하여 감마 전압을 생성하는 단계 및 상기 감마 전압을 이용하여 생성된 데이터 전압을 상기 데이터 라인에 제공하는 단계를 포함한다.
일 실시예에서, 상기 2차원(2D) 기준 감마 전압은 기준 전압 대비 제1 극성을 갖는 제1 2D 화이트 전압 및 제1 2D 블랙 전압과, 상기 기준 전압 대비 제2 극성을 갖는 제2 2D 화이트 전압 및 제2 2D 블랙 전압을 포함하고, 상기 3차원(3D) 기준 감마 전압은 상기 제1 극성을 갖는 제1 3D 화이트 전압 및 제1 3D 블랙 전압과, 상기 제2 극성을 갖는 제2 3D 화이트 전압 및 제2 3D 블랙 전압을 포함하고, 상기 제1 2D 블랙 전압과 상기 제2 2D 블랙 전압 사이의 제1 블랙 갭은 상기 제1 3D 블랙 전압과 상기 제2 3D 블랙 전압 사이의 제2 블랙 갭 보다 클 수 있다.
일 실시예에서, 상기 제1 2D 화이트 전압 및 상기 제1 2D 블랙 전압 사이와, 상기 제2 2D 화이트 전압 및 상기 제2 2D 블랙 전압의 사이는 제1 중간 계조 갭을 갖고, 상기 제1 3D 화이트 전압 및 상기 제1 3D 블랙 전압 사이와, 상기 제2 3D 화이트 전압 및 상기 제2 3D 블랙 전압의 사이는 상기 제1 중간 계조 갭 보다 큰 제2 중간 계조 갭을 가질 수 있다.
일 실시예에서, 상기 제1 2D 화이트 전압과 상기 제1 3D 화이트 전압은 서로 같고, 상기 제2 2D 화이트 전압과 상기 제2 3D 화이트 전압은 서로 같을 수 있다.
일 실시예에서, 상기 감마 전압을 생성하는 단계는 2차원 감마 곡선에 기초하여 상기 제1 2D 화이트 전압 및 상기 제1 2D 블랙 전압을 분배하여 제1 극성을 갖는 복수의 2D 감마 전압들을 생성하는 단계 및 상기 2차원 감마 곡선에 기초하여 상기 제2 2D 화이트 전압 및 상기 제2 2D 블랙 전압을 분배하여 제2 극성을 갖는 복수의 2D 감마 전압들을 생성하는 단계를 포함할 수 있다.
일 실시예에서, 3차원 감마 곡선에 기초하여 상기 제1 3D 화이트 전압 및 상기 제1 3D 블랙 전압을 분배하여 제1 극성을 갖는 복수의 3D 감마 전압들을 생성하는 단계 및 상기 3차원 감마 곡선에 기초하여 상기 제2 3D 화이트 전압 및 상기 제2 3D 블랙 전압을 분배하여 제2 극성을 갖는 복수의 3D 감마 전압들을 생성하는 단계를 더 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 복수의 데이터 라인들 및 상기 데이터 라인들과 교차하는 복수의 게이트 라인들에 연결된 복수의 화소들을 포함하는 표시 패널, 모드 신호에 따라서 서로 다른 2차원 기준 감마 전압 또는 3차원 기준 감마 전압을 생성하는 기준 감마 전압 생성부, 인접한 기준 감마 전압들을 분배하여 감마 전압을 생성하는 감마 전압 생성부 및 상기 감마 전압을 이용하여 생성된 데이터 전압을 상기 데이터 라인에 제공하는 데이터 구동부를 포함한다.
일 실시예에서, 상기 2차원 기준 감마 전압은 기준 전압 대비 제1 극성을 갖는 제1 2D 화이트 전압 및 제1 2D 블랙 전압과, 상기 기준 전압 대비 제2 극성을 갖는 제2 2D 화이트 전압 및 제2 2D 블랙 전압을 포함하고, 상기 3차원 기준 감마 전압은 상기 제1 극성을 갖는 제1 3D 화이트 전압 및 제1 3D 블랙 전압과, 상기 제2 극성을 갖는 제2 3D 화이트 전압 및 제2 3D 블랙 전압을 포함하고, 상기 제1 2D 블랙 전압과 상기 제2 2D 블랙 전압 사이의 제1 블랙 갭은 상기 제1 3D 블랙 전압과 상기 제2 3D 블랙 전압 사이의 제2 블랙 갭 보다 클 수 있다.
일 실시예에서, 상기 제1 2D 화이트 전압 및 상기 제1 2D 블랙 전압 사이와, 상기 제2 2D 화이트 전압 및 상기 제2 2D 블랙 전압의 사이는 제1 중간 계조 갭을 갖고, 상기 제1 3D 화이트 전압 및 상기 제1 3D 블랙 전압 사이와, 상기 제2 3D 화이트 전압 및 상기 제2 3D 블랙 전압의 사이는 상기 제1 중간 계조 갭 보다 큰 제2 중간 계조 갭을 가질 수 있다.
일 실시예에서, 상기 제1 2D 화이트 전압과 상기 제1 3D 화이트 전압은 서로 같고, 상기 제2 2D 화이트 전압과 상기 제2 3D 화이트 전압은 서로 같을 수 있다.
일 실시예에서, 상기 감마 전압 생성부는 2차원 감마 곡선에 기초하여 상기 제1 2D 화이트 전압 및 상기 제1 2D 블랙 전압을 분배하여 제1 극성을 갖는 복수의 2D 감마 전압들을 생성하고, 상기 2차원 감마 곡선에 기초하여 상기 제2 2D 화이트 전압 및 상기 제2 2D 블랙 전압을 분배하여 제2 극성을 갖는 복수의 2D 감마 전압들을 생성할 수 있다.
일 실시예에서, 상기 감마 전압 생성부는 3차원 감마 곡선에 기초하여 상기 제1 3D 화이트 전압 및 상기 제1 3D 블랙 전압을 분배하여 제1 극성을 갖는 복수의 3D 감마 전압들을 생성하고, 상기 3차원 감마 곡선에 기초하여 상기 제2 3D 화이트 전압 및 상기 제2 3D 블랙 전압을 분배하여 제2 극성을 갖는 복수의 3D 감마 전압들을 생성할 수 있다.
일 실시예에서, 상기 기준 감마 전압 생성부는 제1 저항부, 제2 저항부, 제3 저항부, 제4 저항부 및 제5 저항부가 연결된 저항 스트링, 상기 제1 및 제2 저항부들을 연결하는 제1 노드와 연결되고 제1 화이트 전압을 출력하는 제1 출력단, 상기 제2 및 제3 저항부들을 연결하는 제2 노드와 연결되고 제1 블랙 전압을 출력하는 제2 출력단, 상기 제3 및 제4 저항부들을 연결하는 제3 노드와 연결되고 제2 블랙 전압을 출력하는 제3 출력단, 상기 제4 및 제5 저항부들을 연결하는 제4 노드와 연결되고 제2 화이트 전압을 출력하는 제4 출력단 및 상기 제2 및 제3 노드에 연결되고, 상기 모드 신호에 응답하여 상기 제2 및 제3 노드들 사이의 저항값을 조절하는 저항 조절부를 포함할 수 있다.
일 실시예에서, 상기 모드 신호가 2차원 모드 신호이면, 상기 저항 조절부는 상기 제2 노드와 상기 제3 노드 사이의 저항값을 감소시킬 수 있다.
일 실시예에서, 상기 저항 조절부는 상기 제3 저항부와 병렬로 연결된 병렬 저항부, 상기 병렬 저항부를 통해 상기 제2 및 제3 노드들과 연결되는 제1 트랜지스터 및 상기 모드 신호에 응답하여 상기 제1 트랜지스터의 턴-온 및 턴-오프를 제어하는 제2 트랜지스터를 포함할 수 있다.
일 실시예에서, 상기 모드 신호가 2차원 모드 신호이면, 상기 제1 트랜지스터는 턴-온 되어 상기 제2 및 제3 노드들 사이에 상기 제3 저항부와 상기 병렬 저항부를 병렬로 연결하고, 상기 모드 신호가 3차원 모드 신호이면, 상기 제1 트랜지스터는 턴-오프 되어 상기 제2 및 제3 노드들 사이에 상기 제3 저항부가 연결될 수 있다.
본 발명의 실시예들에 따르면, 제1 극성의 블랙 전압과 제2 극성의 블랙 전압 사이의 갭을 2차원 모드 및 3차원 모드에 따라서 다르게 설정함으로써 2차원 및 3차원 모드에서 최적 성능을 얻을 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 2a 및 도 2b는 도 1의 기준 감마 전압 생성부를 설명하기 위한 개념도들이다.
도 3은 도 1의 감마 전압 생성부를 설명하기 위한 개념도이다.
도 4는 도 3의 감마 전압 생성부가 참조하는 룩업테이블을 나타낸 개념도이다.
도 5a 및 도 5b는 도 3의 감마 전압 생성부를 설명하기 위한 VT 곡선들이다.
도 6은 도 3의 기준 감마 전압 생성부에 대한 회로도이다.
도 7a 및 도 7b는 도 6의 기준 감마 전압 생성부를 설명하기 위한 개념도이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 패널 구동 모듈을 포함한다. 상기 패널 구동 모듈은 타이밍 제어부(200), 저장부(300), 기준 감마 전압 생성부(400), 감마 전압 생성부(500), 데이터 구동부(600) 및 게이트 구동부(700)를 포함한다.
상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 화소들(P)을 포함한다. 상기 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다.
각 화소(P)은 스위칭 소자(SW), 상기 스위칭 소자(SW)에 전기적으로 연결된 액정 캐패시터(CLC) 및 스토리지 캐패시터(미도시)를 포함할 수 있다. 상기 화소들은 매트릭스 형태로 배치될 수 있다.
상기 타이밍 제어부(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(DATA) 및 입력 제어 신호(CONT)를 수신한다. 상기 입력 영상 데이터(DATA)는 적색 영상 데이터(R), 녹색 영상 데이터(G) 및 청색 영상 데이터(B)를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 2차원(2D) 모드 및 3차원(3D) 모드를 포함하는 모드 신호를 포함한다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 더 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.
상기 타이밍 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 복수의 타이밍 제어 신호들을 생성한다. 상기 타이밍 제어 신호는 상기 데이터 구동부(600)의 구동 타이밍을 제어하는 데이터 제어 신호(201) 및 상기 게이트 구동부(700)의 구동 타이밍을 제어하는 게이트 제어 신호(202)를 포함할 수 있다.
상기 타이밍 제어부(200)는 상기 모드 신호를 근거로 상기 입력 영상 데이터(DATA)를 렌더링하여 상기 구동 모드에 대응하는 데이터 신호(203)를 생성한다. 상기 타이밍 제어부(200)는 상기 데이터 신호(203)를 상기 데이터 구동부(500)에 출력한다.
상기 2차원 모드에서 상기 데이터 신호(203)는 2차원 데이터 신호를 포함할 수 있다. 상기 3차원 모드에서 상기 데이터 신호(203)는 좌안 데이터 신호, 우안 데이터 신호를 포함할 수 있다. 상기 3차원 모드에서 상기 데이터 신호(203)는 좌안 데이터 신호 및 우안 데이터 신호 사이에 삽입되는 블랙 데이터 신호를 더 포함할 수 있다.
또한, 상기 타이밍 제어부(200)는 다양한 보상 알고리즘을 통해 상기 입력 영상 데이터(DATA)를 보정할 수 있다. 상기 보상 알고리즘은 색 특성 보상(Adaptive Color Correction, ACC)을 수행하는 알고리즘 및 이전 프레임 데이터와 현재 프레임 데이터를 이용하여 상기 현재 프레임 데이터의 입력 영상 데이터를 보정하는 능동 캐패시턴스 보상(Dynamic Capacitance Compensation, DCC)을 포함할 수 있다.
상기 타이밍 제어부(200)는 상기 기준 감마 전압 생성부(400)의 동작을 제어하기 위해 상기 모드 신호(204)를 제공한다. 상기 모드 신호(204)는 로우 레벨인 경우 2차원 모드 신호이고, 하이 레벨인 경우 3차원 모드 신호일 수 있다.
상기 타이밍 제어부(200)는 상기 모드 신호에 기초하여 상기 저장부(300)에 저장된 2차원(2D) 또는 3차원(3D) 감마 데이터(205)를 독출하여 상기 감마 전압 생성부(500)에 상기 2D 또는 3D 감마 데이터(205)를 제공한다.
상기 저장부(300)는 2차원 영상에 적용하기 위한 2차원 감마 곡선에 기초한 2D 감마 전압의 정보 데이터 및 3차원 영상에 적용하기 위한 3차원 감마 곡선에 기초한 3D 감마 전압의 정보 데이터가 저장된다.
상기 기준 감마 전압 생성부(400)는 상기 구동 모드에 기초하여, 복수의 2D 기준 감마 전압들 또는 복수의 3D 기준 감마 전압들(401)을 생성한다.
상기 복수의 2D 기준 감마 전압들은 기준 전압 대비 제1 극성을 갖는 제1 2D 화이트 전압 및 제1 2D 블랙 전압과 상기 기준 전압 대비 제2 극성을 갖는 제2 2D 블랙 전압 및 제2 2D 화이트 전압을 포함한다. 상기 기준 전압은 상기 액정 커패시터(CLC)에 인가되는 공통 전압(VCOM)일 수 있다. 상기 제1 2D 블랙 전압과 제2 2D 블랙 전압은 제1 전압차를 가지며, 상기 2차원 모드시 상기 제1 및 제2 2D 블랙 전압들은 상기 제1 전압차에 대응하는 제1 블랙 갭을 갖는다.
상기 복수의 3D 기준 감마 전압들은 제1 3D 화이트 전압, 제1 3D 블랙 전압, 제2 3D 블랙 전압 및 제2 3D 화이트 전압을 포함한다. 상기 제1 3D 블랙 전압과 상기 제2 3D 블랙 전압은 상기 제1 전압차보다 작은 제2 전압차를 가지며, 상기 3차원 모드시 상기 제1 및 제2 3D 블랙 전압들은 상기 제2 전압차에 대응하는 제2 블랙 갭을 갖는다. 상기 제2 블랙 갭은 상기 제1 블랙 갭 보다 작다.
상기 감마 전압 생성부(500)는 상기 구동 모드에 기초하여, 상기 기준 감마 전압 생성부(400)로부터 제공된 상기 2D 또는 3D 기준 감마 전압들(401) 및 상기 타이밍 제어부(200)로부터 제공된 상기 2D 또는 3D 감마 데이터(205)를 이용하여 복수의 2D 또는 3D 감마 전압들(501)을 생성한다.
상기 데이터 구동부(600)는 상기 타이밍 제어부(200)로부터 제공된 2D 또는 3D 데이터 신호(203)를 상기 감마 전압 생성부(500)로부터 제공된 상기 2D 또는 3D 감마 전압들을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(600)는 변환된 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다.
상기 게이트 구동부(700)는 상기 타이밍 제어부(200)의 제어에 따라서 복수의 게이트 신호들을 생성하고, 상기 게이트 라인(GL)에 순차적으로 출력한다.
도 2a 및 도 2b는 도 1의 기준 감마 전압 생성부를 설명하기 위한 개념도들이다.
도 2a 및 도 2b를 참조하면, 상기 기준 감마 전압 생성부(400)는 제1 전압단(410), 제2 전압단(420), 저항 스트링(430), 제1 출력단(441), 제2 출력단(442), 제3 출력단(443) 및 제4 출력단(444)을 포함한다.
상기 제1 전압단(410)은 전원 전압(AVDD)이 인가된다.
상기 제2 전압단(420)은 접지 전압(GND)이 인가된다.
상기 저항 스트링(430)은 스트링 형태로 연결된 복수의 저항부들을 포함한다.
먼저, 2차원 모드시, 상기 저항 스트링(430)은 도 2a에 도시된 바와 같이, 제1 저항부(RG1), 제2 저항부(RG2), 제3 저항부(RG3_2D), 제4 저항부(RG4) 및 제5 저항부(RG5)를 포함한다. 상기 제1 내지 제5 저항부들(RG1, RG2, RG3_2D, RG4, RG5)은 상기 제1 전압단(410) 및 제2 전압단(420) 사이에 연결되고, 각 저항부는 적어도 하나의 저항 소자를 포함할 수 있다.
상기 제1 출력단(441)은 상기 제1 및 제2 저항부들(RG1, RG2)을 연결하는 제1 노드(N1)와 연결되고, 상기 제1 출력단(441)은 상기 제1 및 제2 저항부들(RG1, RG2)에 의해 상기 전원 전압(AVDD)이 분배된 상기 제1 2D 화이트 전압(U_W)을 출력한다.
상기 제2 출력단(442)은 상기 제2 및 제3 저항부들(RG2, RG3_2D)을 연결하는 제2 노드(N2)와 연결되고, 상기 제2 출력단(442)은 상기 제2 및 제3 저항부들(RG2, RG3_2D)에 의해 상기 제1 노드(N1)의 전압이 분배된 제1 2D 블랙 전압(U_B_2D)을 출력한다.
상기 제3 출력단(443)은 상기 제3 및 제4 저항부들(RG3_2D, RG4)을 연결하는 제3 노드(N3)와 연결되고, 상기 제3 출력단(443)은 상기 제3 및 제4 저항부들(RG3_2D, RG4)에 의해 상기 제2 노드(N)의 전압이 분배된 제2 2D 블랙 전압(L_B_2D)을 출력한다.
상기 제4 출력단(444)은 상기 제4 및 제5 저항부들(RG4, RG5)을 연결하는 제4 노드(N4)와 연결되고, 상기 제4 출력단(444)은 상기 제4 및 제5 저항부들(RG4, RG5)에 의해 상기 제3 노드(N3)의 전압이 분배된 제2 2D 화이트 전압(L_W)을 출력한다.
상기 2차원 모드시, 상기 제1 2D 블랙 전압(U_B_2D) 및 상기 제2 2D 블랙 전압(L_B_2D)을 제어하는 상기 제3 저항부(RG3_2D)는 제1 저항값을 갖는다. 이에 따라서, 상기 제1 2D 블랙 전압(U_B_2D) 및 상기 제2 2D 블랙 전압(L_B_2D) 사이의 제1 전압차는 상기 제1 저항값에 대응한다. 상기 제1 및 제2 2D 블랙 전압들(U_B_2D, L_B_2D)사이는 상기 제1 저항값에 대응하는 제1 블랙 갭을 갖는다.
한편, 3차원 모드시, 상기 저항 스트링(430)은 도 2b에 도시된 바와 같이, 제1 저항부(RG1), 제2 저항부(RG2), 제3 저항부(RG3_3D), 제4 저항부(RG4) 및 제5 저항부(RG5)를 포함한다. 상기 제1 내지 제5 저항부들(RG1, RG2, RG3_3D, RG4, RG5)은 상기 제1 전압단(410) 및 제2 전압단(420) 사이에 연결되고, 각 저항부는 적어도 하나의 저항 소자를 포함할 수 있다.
상기 3차원 모드시 상기 제3 저항부(RG3_3D)를 제외한 나머지 제1, 제2, 제4 및 제5 저항부들(RG1, RG2, RG4, RG5) 각각의 저항값은 상기 2차원 모드시 제1, 제2, 제4 및 제5 저항부들(RG1, RG2, RG4, RG5)과 실질적으로 동일하다.
한편, 상기 3차원 모드시, 상기 제3 저항부(RG3_3D)는 상기 2차원 모드시 상기 제3 저항부(RG3_2D)의 상기 제1 저항값과 다른 제2 저항값을 갖는다. 상기 제2 저항값은 상기 제1 저항값 보다 크다.
상기 제1 출력단(441)은 상기 제1 및 제2 저항부들(RG1, RG2)을 연결하는 제1 노드(N1)와 연결되고, 제1 3D 화이트 전압(U_W)을 출력한다. 상기 제1 3D 화이트 전압(U_W_3D)은 상기 제1 2D 화이트 전압(U_W)과 같다.
상기 제2 출력단(442)은 상기 제2 및 제3 저항부들(RG2, RG3_3D)을 연결하는 제2 노드(N2)와 연결되고, 상기 제2 출력단(442)은 상기 제2 및 제3 저항부들(RG2, RG3_3D)에 의해 상기 제1 노드(N1)의 전압이 분배된 제1 3D 블랙 전압(U_B_3D)을 출력한다.
상기 제3 출력단(443)은 상기 제3 및 제4 저항부들(RG3_3D, RG4)을 연결하는 제3 노드(N3)와 연결되고, 상기 제3 출력단(443)은 상기 제3 및 제4 저항부들(RG3_3D, RG4)에 의해 상기 제2 노드(N2)의 전압이 분배된 제2 3D 블랙 전압(L_B_3D)을 출력한다.
상기 제4 출력단(444)은 상기 제4 및 제5 저항부들(RG4, RG5)을 연결하는 제4 노드(N4)와 연결되고, 제2 3D 화이트 전압(L_W)을 출력한다. 상기 제2 3D 화이트 전압(L_W_3D)은 상기 제2 2D 화이트 전압(L_W)과 같다.
이에 따라서, 상기 제1 3D 블랙 전압(U_B_3D) 및 상기 제2 3D 블랙 전압(L_B_3D) 사이의 제2 전압차는 상기 제2 저항값에 대응한다. 상기 3차원 모드시, 상기 제1 및 제2 3D 블랙 전압들(U_B_3D, L_B_3D)은 상기 제2 저항값에 대응하는 제2 블랙 갭을 갖는다. 상기 제2 블랙 갭은 상기 제1 블랙 갭 보다 작다.
도 3은 도 1의 감마 전압 생성부를 설명하기 위한 개념도이다. 도 4는 도 3의 감마 전압 생성부가 참조하는 룩업테이블을 나타낸 개념도이다. 도 5a 및 도 5b는 도 3의 감마 전압 생성부를 설명하기 위한 VT 곡선들이다.
도 3, 도 4 및 도 5a를 참조하면, 2차원 모드의 경우, 감마 전압 생성부(500)는 상기 기준 감마 전압 생성부(400)로부터 제공된 복수의 2D 기준 감마 전압들을 수신한다. 상기 복수의 2D 기준 감마 전압들은 기준 전압 대비 제1 극성을 갖는 제1 2D 화이트 전압(U_W) 및 제1 2D 블랙 전압(U_B_2D)과 상기 기준 전압 대비 제2 극성을 갖는 제2 2D 블랙 전압(L_B_2D) 및 제2 2D 화이트 전압(L_W)을 포함한다.
또한, 상기 감마 전압 생성부(500)는 상기 타이밍 제어부(200)로부터 제공된상기 2D 감마 데이터(205)를 수신한다. 도 4에 도시된 바와 같이, 상기 2D 감마 데이터(2D_GMA1 내지 2D_GMA16)는 2차원 감마 곡선이 적용된 복수의 2D 감마 전압들(2D_VGMA1 내지 2D_VGMA16)의 정보 데이터이다. 여기서는 상기 감마 전압의 개수를 16개로 하였으나, 이에 한정하지 않는다.
상기 감마 전압 생성부(500)는 제1 내지 제8 2D 감마 데이터(2D_GMA1 내지 2D_GMA8)에 기초하여, 상기 제1 2D 화이트 전압(U_W) 및 제1 2D 블랙 전압(U_B_2D)을 분배하여 상기 제1 극성의 제1 내지 제8 2D 감마 전압들(2D_VGMA1 내지 2D_VGMA8)을 생성한다.
상기 2차원 모드에서, 상기 제1 2D 화이트 전압(U_W)은 화이트 계조에 대응하는 제1 극성의 화이트 계조 전압이고, 상기 제1 2D 블랙 전압(U_B_2D)은 블랙 계조에 대응하는 제1 극성의 블랙 계조 전압이고, 상기 제1 내지 제8 2D 감마 전압들(2D_VGMA1 내지 2D_VGMA8)은 중간 계조들에 대응하는 제1 극성의 중간 계조 전압들이다. 상기 제1 내지 제8 2D 감마 전압들(2D_VGMA1 내지 2D_VGMA8)을 이용하여 제1 극성의 나머지 중간 계조 전압들이 생성된다.
또한, 상기 감마 전압 생성부(500)는 제9 내지 제16 2D 감마 데이터(2D_GMA9 내지 2D_GMA16)에 기초하여, 상기 제2 2D 블랙 전압(L_B_2D) 및 제2 2D 화이트 전압(L_W)을 분배하여 상기 제2 극성의 제9 내지 제16 2D 감마 전압들(2D_VGMA9 내지 2D_VGMA16)을 생성한다.
상기 2차원 모드에서, 상기 제2 2D 화이트 전압(L_W)은 화이트 계조에 대응하는 제2 극성의 화이트 계조 전압이고, 상기 제2 2D 블랙 전압(L_B_2D)은 블랙 계조에 대응하는 제2 극성의 블랙 계조 전압이고, 상기 제9 내지 제16 2D 감마 전압들(2D_VGMA9 내지 2D_VGMA16)은 중간 계조들에 대응하는 제2 극성의 중간 계조 전압들이다. 상기 제9 내지 제16 2D 감마 전압들(2D_VGMA9 내지 2D_VGMA16)을 이용하여 제2 극성의 나머지 중간 계조 전압들이 생성된다.
도 5a에 도시된 바와 같이, 2차원 모드시, 상기 제1 2D 블랙 전압(U_B_2D) 및 상기 제2 2D 블랙 전압(L_B_2D) 사이는 제1 블랙 갭(BGP1)을 갖는다. 이에 대응하여, 2D 블랙 전압과 2D 화이트 전압 사이(U_B_2D 내지 U_W 또는 L_B_2D 내지 L_W)는 제1 중간 계조 갭(GGP1)을 갖는다.
도 3, 도 4 및 도 5b를 참조하면, 3차원 모드의 경우, 감마 전압 생성부(500)는 상기 기준 감마 전압 생성부(400)로부터 제공된 복수의 3D 기준 감마 전압들을 수신한다. 상기 복수의 3D 기준 감마 전압들은 기준 전압 대비 제1 극성을 갖는 제1 3D 화이트 전압(U_W) 및 제1 3D 블랙 전압(U_B_3D)과 상기 기준 전압 대비 제2 극성을 갖는 제2 3D 블랙 전압(L_B_3D) 및 제2 3D 화이트 전압(L_W)을 포함한다.
또한, 상기 감마 전압 생성부(500)는 상기 타이밍 제어부(200)로부터 제공된상기 3D 감마 데이터(205)를 수신한다. 도 4에 도시된 바와 같이, 상기 3D 감마 데이터(3D_GMA1 내지 3D_GMA16)는 3차원 감마 곡선이 적용된 복수의 3D 감마 전압들(3D_VGMA1 내지 3D_VGMA16)의 정보 데이터이다.
상기 감마 전압 생성부(500)는 제1 내지 제8 3D 감마 데이터(3D_GMA1 내지 3D_GMA8)에 기초하여, 상기 제1 3D 화이트 전압(U_W) 및 제1 3D 블랙 전압(U_B_3D)을 분배하여 상기 제1 극성의 제1 내지 제8 3D 감마 전압들(3D_VGMA1 내지 3D_VGMA8)을 생성한다.
상기 3차원 모드에서, 상기 제1 3D 화이트 전압(U_W)은 화이트 계조에 대응하는 제1 극성의 화이트 계조 전압이고, 상기 제1 3D 블랙 전압(U_B_3D)은 블랙 계조에 대응하는 제1 극성의 블랙 계조 전압이고, 상기 제1 내지 제8 3D 감마 전압들(3D_VGMA1 내지 3D_VGMA8)은 중간 계조들에 대응하는 제1 극성의 중간 계조 전압들이다. 상기 제1 내지 제8 3D 감마 전압들(3D_VGMA1 내지 3D_VGMA8)을 이용하여 제1 극성의 나머지 중간 계조 전압들이 생성된다.
또한, 상기 감마 전압 생성부(500)는 제9 내지 제16 3D 감마 데이터(3D_GMA9 내지 3D_GMA16)에 기초하여, 상기 제2 3D 블랙 전압(L_B_3D) 및 제2 3D 화이트 전압(L_W)을 분배하여 상기 제2 극성의 제9 내지 제16 3D 감마 전압들(3D_VGMA9 내지 3D_VGMA16)을 생성한다.
상기 3차원 모드에서, 상기 제2 3D 화이트 전압(L_W)은 화이트 계조에 대응하는 제2 극성의 화이트 계조 전압이고, 상기 제2 3D 블랙 전압(L_B_3D)은 블랙 계조에 대응하는 제2 극성의 블랙 계조 전압이고, 상기 제9 내지 제16 3D 감마 전압들(3D_VGMA9 내지 3D_VGMA16)은 중간 계조들에 대응하는 제2 극성의 중간 계조 전압들이다. 상기 제9 내지 제16 3D 감마 전압들(3D_VGMA9 내지 3D_VGMA16)을 이용하여 제2 극성의 나머지 중간 계조 전압들이 생성된다.
도 5b에 도시된 바와 같이, 3차원 모드시, 상기 제1 3D 블랙 전압(U_B_3D) 및 상기 제2 3D 블랙 전압(L_B_3D) 사이는 제2 블랙 갭(BGP2)을 갖는다. 이에 대응하여, 3D 블랙 전압과 3D 화이트 전압 사이(U_B_3D 내지 U_W 또는 L_B_3D 내지 L_W)는 제2 중간 계조 갭(GGP2)을 갖는다.
도 5a 및 도 5b를 참조하면, 3차원 모드의 상기 제2 블랙 갭(BGP2)은 2차원 모드의 제1 블랙 갭(BGP1) 보다 작다. 반면, 3차원 모드의 상기 제2 중간 계조 갭(GGP2)은 2차원 모드의 상기 제1 중간 계조 갭(GGP1) 보다 크다.
2차원 모드에서 블랙 갭이 클수록 명암 대비비, 저계조의 휘도 특성, 잔상, 소비 전력, 크로스토크, 응답 속도 등을 최적화할 수 있다. 또한, 3차원 모드에서 블랙 갭이 클수록 휘도 전환율, 3D 크로스토크를 최적화할 수 있다.
따라서, 2차원 모드 및 3차원 모드에 따라서 다른 블랙 갭을 가짐으로써 2차원 및 3차원 모드에서 최적 성능을 구현할 수 있다.
도 6은 도 3의 기준 감마 전압 생성부에 대한 회로도이다. 도 7a 및 도 7b는 도 6의 기준 감마 전압 생성부를 설명하기 위한 개념도이다.
도 6을 참조하면, 상기 기준 감마 전압 생성부(400)는 제1 전압단(410),제2 전압단(420), 저항 스트링(430), 제1 출력단(441), 제2 출력단(442), 제3 출력단(443), 제4 출력단(444) 및 저항 조절부(450)를 포함한다.
상기 제1 전압단(410)은 전원 전압(AVDD)이 인가된다.
상기 제2 전압단(420)은 접지 전압이 인가된다.
상기 저항 스트링(430)은 스트링 형태로 연결된 복수의 저항부들을 포함한다. 상기 저항 스트링(430)은 제1 저항부(RG1), 제2 저항부(RG2), 제3 저항부(RG3), 제4 저항부(RG4) 및 제5 저항부(RG5)를 포함한다.
상기 제1 내지 제5 저항부들(RG1, RG2, RG3, RG4, RG5)은 상기 제1 전압단(410) 및 제2 전압단(420) 사이에 연결되고, 각 저항부는 적어도 하나의 저항 소자를 포함할 수 있다.
상기 제1 출력단(441)은 상기 제1 및 제2 저항부들(RG1, RG2)을 연결하는 제1 노드(N1)와 연결되고, 상기 제1 출력단(441)은 상기 제1 및 제2 저항부들(RG1, RG2)의해 상기 전원 전압(AVDD)이 분배된 제1 화이트 전압(U_W)을 출력한다.
상기 제2 출력단(442)은 상기 제2 및 제3 저항부들(RG2, RG3)을 연결하는 제2 노드(N2)와 연결되고, 상기 제2 출력단(442)은 상기 제2 및 제3 저항부들(RG2, RG3)에 의해 상기 제1 노드(N1)의 전압이 분배된 제1 블랙 전압(U_B)을 출력한다.
상기 제3 출력단(443)은 상기 제3 및 제4 저항부들(RG3, RG4)을 연결하는 제3 노드(N3)와 연결되고, 상기 제3 출력단(443)은 상기 제3 및 제4 저항부들(RG3, RG4)에 의해 상기 제2 노드(N2)의 전압이 분배된 제2 블랙 전압(L_B)을 출력한다.
상기 제4 출력단(444)은 상기 제4 및 제5 저항부들(RG4, RG5)을 연결하는 제4 노드(N4)와 연결되고, 상기 제4 출력단(444)은 상기 제4 및 제5 저항부들(RG4, RG5)에 의해 상기 제3 노드(N3)의 전압이 분배된 제2 화이트 전압(L_W)을 출력한다.
상기 저항 조절부(450)는 상기 제2 및 제3 노드들(N2, N3)에 연결되고, 상기 모드 신호(MODE)에 응답하여 상기 제2 및 제3 노드들 사이의 저항값을 조절한다. 상기 저항 조절부(450)는 입력단(451), 병렬 저항부(453), 제1 트랜지스터(Tr1)및 제2 트랜지스터(Tr2)를 포함한다.
상기 입력단(451)은 상기 타이밍 제어부(200)로부터 2차원 및 3차원 모드에 대응하는 모드 신호(MODE)를 수신한다. 예를 들어, 상기 모드 신호(MODE)가 하이 레벨이면 3차원 모드이고, 상기 모드 신호(MODE)가 로우 레벨이면 2차원 모드이다.
상기 병렬 저항부(453)는 상기 제2 노드(N)에 연결되고, 적어도 하나의 저항 소자가 병렬로 연결된다.
상기 제1 트랜지스터(Tr1)는 상기 병렬 저항부(453)를 통해 상기 제2 및 제3 노드들(N2, N3)과 연결된다.
상기 제1 트랜지스터(Tr1)는 상기 제2 트랜지스터(Tr2)와 연결된 제어 전극, 상기 병렬 저항부(453)를 통해 상기 제2 노드(N2)와 연결된 입력 전극 및 상기 제3 노드(N3)와 연결된 출력 전극을 포함한다. 상기 제1 트랜지스터(Tr1)의 제어 전극은 상기 제2 트랜지스터(Tr2)의 턴-온 및 턴-오프에 따라서 하이 레벨의 구동 전압(VDD) 및 로우 레벨의 접지 전압(GND)을 수신한다.
상기 제2 트랜지스터(Tr2)는 상기 모드 신호에 응답하여 상기 제1 트랜지스터(Tr1)의 턴-온 및 턴-오프를 제어한다.
상기 제2 트랜지스터(Tr2)는 상기 입력단에 연결된 제어 전극과 상기 제1 트랜지스터(Tr1)의 제어 전극과 연결된 입력 전극 및 접지(GND)와 연결된 출력 전극을 포함한다. 상기 제2 트랜지스터(Tr2)의 입력 전극은 구동 전압(VDD)을 수신한다.
도 5a, 도 6 및 도 7a를 참조하면, 2차원 모드시, 상기 모드 신호(MODE)는 로우 레벨을 갖는다.
상기 제2 트랜지스터(Tr2)는 로우 레벨의 모드 신호(MODE)에 응답하여 턴-오프 된다. 이에 따라서, 상기 구동 전압(VDD)은 상기 제1 트랜지스터(Tr1)의 제어 전극에 인가된다.
상기 제1 트랜지스터(Tr1)는 상기 구동 전압(VDD)에 응답하여 턴-온 된다. 상기 제1 트랜지스터(Tr1)가 턴-온 됨에 따라서, 상기 제2 노드(N2)와 상기 제3 노드(N) 사이에는 상기 제3 저항부(RG3)와 상기 병렬 저항부(453)가 병렬로 연결된다. 다시 말해서, 상기 제2 노드(N2)와 제3 노드(N3) 사이에는 상기 제3 저항부(RG3) 보다 작은 저항값을 갖는 제3 저항부(RG3_2D)가 연결된다.
이에 따라서, 상기 제1 출력단(441)은 상기 제1 및 제2 저항부들(RG1, RG2)에 의해 상기 전원 전압(AVDD)이 분배된 상기 제1 화이트 전압(U_W)을 출력한다. 상기 제2 출력단(442)은 상기 제2 및 제3 저항부들(RG2, RG3_2D)에 의해 상기 제1 노드(N1)의 전압이 분배된 제1 2D 블랙 전압(U_B_2D)을 출력한다. 상기 제3 출력단(443)은 상기 제3 및 제4 저항부들(RG3_2D, RG4)에 의해 상기 제2 노드(N)의 전압이 분배된 제2 2D 블랙 전압(L_B_2D)을 출력한다. 상기 제4 출력단(444)은 상기 제4 및 제5 저항부들(RG4, RG5)에 의해 상기 제3 노드(N3)의 전압이 분배된 제2 화이트 전압(L_W)을 출력한다.
상기 제1 2D 블랙 전압(U_B_2D) 및 상기 제2 2D 블랙 전압(L_B_2D)을 제어하는 상기 제3 저항부(RG3_2D)는 제1 저항값을 갖는다. 이에 따라서, 상기 제1 2D 블랙 전압(U_B_2D) 및 상기 제2 2D 블랙 전압(L_B_2D) 사이의 제1 블랙 갭(BGP1)은 상기 제3 저항부(RG3_2D)는 제1 저항값에 대응한다.
도 5b, 도 6 및 도 7b를 참조하면, 2차원 모드시, 상기 모드 신호(MODE)는 하이 레벨을 갖는다.
상기 제2 트랜지스터(Tr2)는 하이 레벨의 모드 신호(MODE)에 응답하여 턴-온 된다. 상기 제2 트랜지스터(Tr2)가 턴-온 됨에 따라서 상기 구동 전압(VDD)은 접지전압(GND)으로 방전된다.
상기 제1 트랜지스터(Tr1)의 제어 전극에는 로우 레벨의 접지 전압(GND)이 인가된다. 상기 제1 트랜지스터(Tr1)는 상기 접지 전압(GND)에 응답하여 턴-오프 된다. 상기 제1 트랜지스터(Tr1)가 턴-오프 됨에 따라서, 상기 제2 노드(N2)와 상기 제3 노드(N) 사이에는 상기 제3 저항부(RG3)만 연결된다. 다시 말해서, 상기 제2 노드(N2)와 제3 노드(N3) 사이에는 상기 제3 저항부(RG3)와 실질적으로 동일한 저항값을 갖는 제3 저항부(RG3_3D)가 연결된다.
이에 따라서, 상기 제1 출력단(441)은 상기 제1 및 제2 저항부들(RG1, RG2)에 의해 상기 전원 전압(AVDD)이 분배된 상기 제1 화이트 전압(U_W)을 출력한다. 상기 제2 출력단(442)은 상기 제2 및 제3 저항부들(RG2, RG3_3D)에 의해 상기 제1 노드(N1)의 전압이 분배된 제1 3D 블랙 전압(U_B_3D)을 출력한다. 상기 제3 출력단(443)은 상기 제3 및 제4 저항부들(RG3_3D, RG4)에 의해 상기 제2 노드(N)의 전압이 분배된 제2 3D 블랙 전압(L_B_3D)을 출력한다. 상기 제4 출력단(444)은 상기 제4 및 제5 저항부들(RG4, RG5)에 의해 상기 제3 노드(N3)의 전압이 분배된 제2 화이트 전압(L_W)을 출력한다.
상기 제1 3D 블랙 전압(U_B_3D) 및 상기 제2 3D 블랙 전압(L_B_3D)을 제어하는 상기 제3 저항부(RG3_3D)는 상기 제1 저항값 보다 큰 제2 저항값을 갖는다. 이에 따라서, 상기 제1 3D 블랙 전압(U_B_3D) 및 상기 제2 3D 블랙 전압(L_B_3D) 사이의 제2 블랙 갭(BGP2)은 상기 제3 저항부(RG3_3D)의 제2 저항값에 대응하여 상기 제1 블랙 갭(GBP1) 보다 작다.
2차원 모드에서 블랙 갭이 클수록 명암 대비비, 저계조의 휘도 특성, 잔상, 소비 전력, 크로스토크, 응답 속도 등을 최적화할 수 있다. 또한, 3차원 모드에서 블랙 갭이 클수록 휘도 전환율, 3D 크로스토크를 최적화할 수 있다.
이상의 본 발명의 실시예들에 따르면, 제1 극성의 블랙 전압과 제2 극성의 블랙 전압 사이의 갭을 2차원 모드 및 3차원 모드에 따라서 다르게 설정함으로써 2차원 및 3차원 모드에서 최적 성능을 얻을 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 표시 패널 200 : 타이밍 제어부
300 : 저장부 400 : 기준 감마 전압 생성부
410 : 제1 전압단 420 : 제2 전압단
430 : 저항 스트링 441 내지 444 : 제1 내지 제4 출력단
450 : 저항 조절부 451 : 입력단
453 : 병렬 저항부 Tr1, Tr2 : 제1, 제2 트랜지스터
500 : 감마 전압 생성부 600 : 데이터 구동부
700 : 게이트 구동부

Claims (20)

  1. 복수의 데이터 라인들 및 상기 데이터 라인들과 교차하는 복수의 게이트 라인들에 연결된 복수의 화소들을 포함하는 표시 패널의 구동 방법에서,
    기준 전압 대비 제1 극성의 블랙 전압과 상기 기준 전압 대비 제2 극성의 블랙 전압 사이의 갭을 2차원 모드 및 3차원 모드에 따라서 다르게 설정하는 단계;
    상기 제1 극성의 화이트 전압과 상기 제1 극성의 블랙 전압을 분배하여 제1 극성의 복수의 감마 전압들을 생성하는 단계; 및
    상기 제2 극성의 화이트 전압과 상기 제2 극성의 블랙 전압을 분배하여 제2 극성의 복수의 감마 전압들을 생성하는 단계를 포함하고,
    상기 2차원 모드에서의 상기 제1 극성의 블랙 전압과 상기 제2 극성의 블랙 전압 사이의 갭인 제1 블랙 갭은 상기 3차원 모드에서의 상기 제1 극성의 블랙 전압과 상기 제2 극성의 블랙 전압 사이의 갭인 제2 블랙 갭 보다 큰 것을 특징으로 하는 표시 패널의 구동 방법.
  2. 삭제
  3. 제1항에 있어서, 상기 2차원 모드에서 상기 제1 극성의 화이트 전압과 상기 3차원 모드에서 상기 제1 극성의 화이트 전압은 서로 같고,
    상기 2차원 모드에서 상기 제2 극성의 화이트 전압과 상기 3차원 모드에서 상기 제2 극성의 화이트 전압은 서로 같은 것을 특징으로 하는 표시 패널의 구동 방법.
  4. 제1항에 있어서, 상기 제1 극성의 복수의 감마 전압들과 상기 제2 극성의 복수의 감마 전압들을 이용하여 상기 데이터 라인들을 구동하는 데이터 전압들을 생성하는 단계를 더 포함하는 표시 패널의 구동 방법.
  5. 복수의 데이터 라인들 및 상기 데이터 라인들과 교차하는 복수의 게이트 라인들에 연결된 복수의 화소들을 포함하는 표시 패널의 구동 방법에서,
    모드 신호에 따라서 서로 다른 2차원 기준 감마 전압 또는 3차원 기준 감마 전압을 생성하는 단계;
    인접한 기준 감마 전압들을 분배하여 감마 전압을 생성하는 단계; 및
    상기 감마 전압을 이용하여 생성된 데이터 전압을 상기 데이터 라인에 제공하는 단계를 포함하고,
    상기 2차원(2D) 기준 감마 전압은 기준 전압 대비 제1 극성을 갖는 제1 2D 화이트 전압 및 제1 2D 블랙 전압과, 상기 기준 전압 대비 제2 극성을 갖는 제2 2D 화이트 전압 및 제2 2D 블랙 전압을 포함하고,
    상기 3차원(3D) 기준 감마 전압은 상기 제1 극성을 갖는 제1 3D 화이트 전압 및 제1 3D 블랙 전압과, 상기 제2 극성을 갖는 제2 3D 화이트 전압 및 제2 3D 블랙 전압을 포함하고,
    상기 제1 2D 블랙 전압과 상기 제2 2D 블랙 전압 사이의 제1 블랙 갭은 상기 제1 3D 블랙 전압과 상기 제2 3D 블랙 전압 사이의 제2 블랙 갭 보다 큰 것을 특징으로 하는 표시 패널의 구동 방법.
  6. 삭제
  7. 제5항에 있어서, 상기 제1 2D 화이트 전압 및 상기 제1 2D 블랙 전압 사이와, 상기 제2 2D 화이트 전압 및 상기 제2 2D 블랙 전압의 사이는 제1 중간 계조 갭을 갖고,
    상기 제1 3D 화이트 전압 및 상기 제1 3D 블랙 전압 사이와, 상기 제2 3D 화이트 전압 및 상기 제2 3D 블랙 전압의 사이는 상기 제1 중간 계조 갭 보다 큰 제2 중간 계조 갭을 갖는 것을 특징으로 하는 표시 패널의 구동 방법.
  8. 제5항에 있어서, 상기 제1 2D 화이트 전압과 상기 제1 3D 화이트 전압은 서로 같고, 상기 제2 2D 화이트 전압과 상기 제2 3D 화이트 전압은 서로 같은 것을 특징으로 하는 표시 패널의 구동 방법.
  9. 제5항에 있어서, 상기 감마 전압을 생성하는 단계는
    2차원 감마 곡선에 기초하여 상기 제1 2D 화이트 전압 및 상기 제1 2D 블랙 전압을 분배하여 제1 극성을 갖는 복수의 2D 감마 전압들을 생성하는 단계; 및
    상기 2차원 감마 곡선에 기초하여 상기 제2 2D 화이트 전압 및 상기 제2 2D 블랙 전압을 분배하여 제2 극성을 갖는 복수의 2D 감마 전압들을 생성하는 단계를 포함하는 표시 패널의 구동 방법.
  10. 제9항에 있어서, 3차원 감마 곡선에 기초하여 상기 제1 3D 화이트 전압 및 상기 제1 3D 블랙 전압을 분배하여 제1 극성을 갖는 복수의 3D 감마 전압들을 생성하는 단계; 및
    상기 3차원 감마 곡선에 기초하여 상기 제2 3D 화이트 전압 및 상기 제2 3D 블랙 전압을 분배하여 제2 극성을 갖는 복수의 3D 감마 전압들을 생성하는 단계를 더 포함하는 표시 패널의 구동 방법.
  11. 복수의 데이터 라인들 및 상기 데이터 라인들과 교차하는 복수의 게이트 라인들에 연결된 복수의 화소들을 포함하는 표시 패널;
    모드 신호에 따라서 서로 다른 2차원 기준 감마 전압 또는 3차원 기준 감마 전압을 생성하는 기준 감마 전압 생성부;
    인접한 기준 감마 전압들을 분배하여 감마 전압을 생성하는 감마 전압 생성부; 및
    상기 감마 전압을 이용하여 생성된 데이터 전압을 상기 데이터 라인에 제공하는 데이터 구동부를 포함하고,
    상기 2차원(2D) 기준 감마 전압은 기준 전압 대비 제1 극성을 갖는 제1 2D 화이트 전압 및 제1 2D 블랙 전압과, 상기 기준 전압 대비 제2 극성을 갖는 제2 2D 화이트 전압 및 제2 2D 블랙 전압을 포함하고,
    상기 3차원(3D) 기준 감마 전압은 상기 제1 극성을 갖는 제1 3D 화이트 전압 및 제1 3D 블랙 전압과, 상기 제2 극성을 갖는 제2 3D 화이트 전압 및 제2 3D 블랙 전압을 포함하고,
    상기 제1 2D 블랙 전압과 상기 제2 2D 블랙 전압 사이의 제1 블랙 갭은 상기 제1 3D 블랙 전압과 상기 제2 3D 블랙 전압 사이의 제2 블랙 갭 보다 큰 것을 특징으로 하는 표시 장치.
  12. 삭제
  13. 제11항에 있어서, 상기 제1 2D 화이트 전압 및 상기 제1 2D 블랙 전압 사이와, 상기 제2 2D 화이트 전압 및 상기 제2 2D 블랙 전압의 사이는 제1 중간 계조 갭을 갖고,
    상기 제1 3D 화이트 전압 및 상기 제1 3D 블랙 전압 사이와, 상기 제2 3D 화이트 전압 및 상기 제2 3D 블랙 전압의 사이는 상기 제1 중간 계조 갭 보다 큰 제2 중간 계조 갭을 갖는 것을 특징으로 하는 표시 장치.
  14. 제13항에 있어서, 상기 제1 2D 화이트 전압과 상기 제1 3D 화이트 전압은 서로 같고, 상기 제2 2D 화이트 전압과 상기 제2 3D 화이트 전압은 서로 같은 것을 특징으로 하는 표시 장치.
  15. 제11항에 있어서, 상기 감마 전압 생성부는
    2차원 감마 곡선에 기초하여 상기 제1 2D 화이트 전압 및 상기 제1 2D 블랙 전압을 분배하여 제1 극성을 갖는 복수의 2D 감마 전압들을 생성하고,
    상기 2차원 감마 곡선에 기초하여 상기 제2 2D 화이트 전압 및 상기 제2 2D 블랙 전압을 분배하여 제2 극성을 갖는 복수의 2D 감마 전압들을 생성하는 것을 특징으로 하는 표시 장치.
  16. 제15항에 있어서, 상기 감마 전압 생성부는
    3차원 감마 곡선에 기초하여 상기 제1 3D 화이트 전압 및 상기 제1 3D 블랙 전압을 분배하여 제1 극성을 갖는 복수의 3D 감마 전압들을 생성하고,
    상기 3차원 감마 곡선에 기초하여 상기 제2 3D 화이트 전압 및 상기 제2 3D 블랙 전압을 분배하여 제2 극성을 갖는 복수의 3D 감마 전압들을 생성하는 것을 특징으로 하는 표시 장치.
  17. 제11항에 있어서, 상기 기준 감마 전압 생성부는
    제1 저항부, 제2 저항부, 제3 저항부, 제4 저항부 및 제5 저항부가 연결된 저항 스트링;
    상기 제1 및 제2 저항부들을 연결하는 제1 노드와 연결되고 제1 화이트 전압을 출력하는 제1 출력단;
    상기 제2 및 제3 저항부들을 연결하는 제2 노드와 연결되고 제1 블랙 전압을 출력하는 제2 출력단;
    상기 제3 및 제4 저항부들을 연결하는 제3 노드와 연결되고 제2 블랙 전압을 출력하는 제3 출력단;
    상기 제4 및 제5 저항부들을 연결하는 제4 노드와 연결되고 제2 화이트 전압을 출력하는 제4 출력단; 및
    상기 제2 및 제3 노드에 연결되고, 상기 모드 신호에 응답하여 상기 제2 및 제3 노드들 사이의 저항값을 조절하는 저항 조절부를 포함하는 표시 장치.
  18. 제17항에 있어서, 상기 모드 신호가 2차원 모드 신호이면, 상기 저항 조절부는 상기 제2 노드와 상기 제3 노드 사이의 저항값을 감소시키는 것을 특징으로 하는 표시 장치.
  19. 제17항에 있어서, 상기 저항 조절부는
    상기 제3 저항부와 병렬로 연결된 병렬 저항부;
    상기 병렬 저항부를 통해 상기 제2 및 제3 노드들과 연결되는 제1 트랜지스터; 및
    상기 모드 신호에 응답하여 상기 제1 트랜지스터의 턴-온 및 턴-오프를 제어하는 제2 트랜지스터를 포함하는 표시 장치.
  20. 제19항에 있어서, 상기 모드 신호가 2차원 모드 신호이면, 상기 제1 트랜지스터는 턴-온 되어 상기 제2 및 제3 노드들 사이에 상기 제3 저항부와 상기 병렬 저항부를 병렬로 연결하고,
    상기 모드 신호가 3차원 모드 신호이면, 상기 제1 트랜지스터는 턴-오프 되어 상기 제2 및 제3 노드들 사이에 상기 제3 저항부가 연결되는 것을 특징으로 하는 표시 장치.
KR1020140013170A 2014-02-05 2014-02-05 표시 패널의 구동 방법 및 이를 수행하는 표시 장치 KR102206283B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140013170A KR102206283B1 (ko) 2014-02-05 2014-02-05 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
US14/326,689 US9621879B2 (en) 2014-02-05 2014-07-09 Method of driving a display panel capable of displaying two-dimensional and three-dimensional images, and display apparatus performing the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140013170A KR102206283B1 (ko) 2014-02-05 2014-02-05 표시 패널의 구동 방법 및 이를 수행하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20150092806A KR20150092806A (ko) 2015-08-17
KR102206283B1 true KR102206283B1 (ko) 2021-01-25

Family

ID=53755341

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140013170A KR102206283B1 (ko) 2014-02-05 2014-02-05 표시 패널의 구동 방법 및 이를 수행하는 표시 장치

Country Status (2)

Country Link
US (1) US9621879B2 (ko)
KR (1) KR102206283B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102652523B1 (ko) 2016-03-21 2024-04-01 삼성전자주식회사 전자 장치 및 그 제어 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100918065B1 (ko) 2008-03-31 2009-09-18 삼성모바일디스플레이주식회사 표시 장치 및 그의 구동 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100864978B1 (ko) * 2002-06-05 2008-10-23 엘지디스플레이 주식회사 액정표시소자의 감마보상방법 및 장치
KR100971390B1 (ko) * 2003-09-08 2010-07-21 엘지디스플레이 주식회사 감마 기준 전압 발생 회로
KR20080049327A (ko) * 2006-11-30 2008-06-04 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
TW201007678A (en) 2008-08-14 2010-02-16 Au Optronics Corp Display and display method thereof
KR20110041282A (ko) * 2009-10-15 2011-04-21 삼성전자주식회사 표시장치 및 이의 구동방법
KR101050693B1 (ko) * 2010-01-19 2011-07-20 주식회사 실리콘웍스 소스 드라이버의 감마전압 출력 회로
KR101491192B1 (ko) * 2010-05-06 2015-02-09 엘지디스플레이 주식회사 입체 영상 표시장치와 그 구동 방법
US9058784B2 (en) 2010-05-28 2015-06-16 Sharp Kabushiki Kaisha Liquid crystal display device
KR101988521B1 (ko) 2010-12-28 2019-06-12 엘지디스플레이 주식회사 영상표시장치
KR20130039264A (ko) 2011-10-11 2013-04-19 삼성디스플레이 주식회사 평면 영상 및 입체 영상을 표시하는 표시 장치
KR102018191B1 (ko) 2011-11-08 2019-10-22 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR102161198B1 (ko) * 2014-01-20 2020-10-05 삼성디스플레이 주식회사 3d 영상 표시 장치 및 그 구동 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100918065B1 (ko) 2008-03-31 2009-09-18 삼성모바일디스플레이주식회사 표시 장치 및 그의 구동 방법

Also Published As

Publication number Publication date
US20150221262A1 (en) 2015-08-06
KR20150092806A (ko) 2015-08-17
US9621879B2 (en) 2017-04-11

Similar Documents

Publication Publication Date Title
KR101279659B1 (ko) 입체 영상 표시장치와 그 구동 방법
JP5972038B2 (ja) 立体映像表示装置及びその駆動方法
US9330617B2 (en) Method of driving a display panel and display apparatus for performing the same
KR101268057B1 (ko) 입체영상표시장치 및 방법
US9165530B2 (en) Three-dimensional image display apparatus
JP2010266852A (ja) 立体映像表示装置
KR101998631B1 (ko) 입체 영상 표시 장치 및 그것의 구동 방법
US9105227B2 (en) Electro-optical device and electronic apparatus
JP6208444B2 (ja) 表示装置
KR101820497B1 (ko) 표시 장치 및 그 구동 방법
KR20120114883A (ko) 3차원 영상 표시 방법 및 이를 수행하는 표시 장치
US20190080640A1 (en) Display apparatus and method of processing an image signal input to a display panel
KR102104333B1 (ko) 입체 영상 표시 장치
US9368080B2 (en) Three-dimensional display and driving method thereof
KR102206283B1 (ko) 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
US9137520B2 (en) Stereoscopic image display device and method of displaying stereoscopic image
US20150221263A1 (en) Three-dimensional image display device and driving method thereof
US8913077B2 (en) Image processing apparatus and image processing method
KR102110855B1 (ko) 입체 영상 표시 방법 및 이를 수행하는 표시 장치
KR101773608B1 (ko) 입체 영상 표시장치
KR101712203B1 (ko) 데이터 변조방법과 이를 이용한 입체영상 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant