KR102204459B1 - Memory controller and operating method thereof - Google Patents

Memory controller and operating method thereof Download PDF

Info

Publication number
KR102204459B1
KR102204459B1 KR1020140161881A KR20140161881A KR102204459B1 KR 102204459 B1 KR102204459 B1 KR 102204459B1 KR 1020140161881 A KR1020140161881 A KR 1020140161881A KR 20140161881 A KR20140161881 A KR 20140161881A KR 102204459 B1 KR102204459 B1 KR 102204459B1
Authority
KR
South Korea
Prior art keywords
mode
low power
operation mode
unit
requests
Prior art date
Application number
KR1020140161881A
Other languages
Korean (ko)
Other versions
KR20160059834A (en
Inventor
문영석
권용기
김홍식
김호식
신광식
한귀범
황호연
Original Assignee
에스케이하이닉스 주식회사
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 엘지전자 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140161881A priority Critical patent/KR102204459B1/en
Publication of KR20160059834A publication Critical patent/KR20160059834A/en
Application granted granted Critical
Publication of KR102204459B1 publication Critical patent/KR102204459B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations

Abstract

본 기술에 의한 메모리 컨트롤러는 동작 모드 변경 주기마다 메모리 장치의 다수의 구성 단위 중 일부의 동작 모드를 저전력 모드로 지정하고 나머지의 동작 모드를 일반 모드로 지정하는 전력 제어부; 전력 제어부의 지정 결과에 따라 메모리 장치에 대한 다수의 요청의 처리 순서를 제어하는 중재부; 및 중재부의 제어에 따라 메모리 장치를 제어하는 명령을 생성하는 명령 생성부를 포함한다.The memory controller according to the present technology includes: a power control unit for designating some operation modes of a plurality of constituent units of a memory device as a low power mode and the remaining operation modes as a normal mode every operation mode change period; An arbitration unit controlling a processing order of a plurality of requests to the memory device according to a result of designation of the power control unit; And a command generation unit that generates a command for controlling the memory device under the control of the arbitration unit.

Description

메모리 컨트롤러 및 그 동작 방법{MEMORY CONTROLLER AND OPERATING METHOD THEREOF}Memory controller and its operation method {MEMORY CONTROLLER AND OPERATING METHOD THEREOF}

본 발명은 메모리 컨트롤러 및 그 동작 방법에 관한 것이다. 보다 구체적으로 본 발명은 다수의 랭크에 대해서 순차적으로 저전력 모드를 설정함으로써 전력 소비를 줄일 수 있는 메모리 컨트롤러 및 그 동작 방법에 관한 것이다.The present invention relates to a memory controller and a method of operating the same. More specifically, the present invention relates to a memory controller capable of reducing power consumption by sequentially setting a low power mode for a plurality of ranks, and a method of operating the same.

도 1은 종래의 반도체 메모리 장치에서의 전력 소비를 나타내는 도표이다.1 is a diagram showing power consumption in a conventional semiconductor memory device.

(A)는 저전력 모드를 설정하지 않는 경우의 도표로서 리프레시, 읽기/쓰기, 액티브/프리차지 동작을 제외한 백그라운드 전력 소비가 약 25%를 차지한다.(A) is a table when the low power mode is not set. Background power consumption excluding refresh, read/write, and active/precharge operations accounts for about 25%.

이러한 백그라운드 전력은 반도체 메모리 장치가 동작하지 않는 경우 저전력 모드를 설정함으로써 줄일 수 있다. 디램의 경우 저전력 모드에는 파워다운 모드, 셀프 리프레시 모드 등이 있다. 파워다운 모드의 경우 리프레시를 수행하기 위해서 다시 일반 모드로 설정되어야 하나 셀프 리프레시 모드의 경우에는 일반 모드로 설정되지 않은 상태에서 셀프 리프레시 동작을 수행한다.This background power can be reduced by setting a low power mode when the semiconductor memory device is not operating. In the case of DRAM, low-power modes include power-down mode and self-refresh mode. In the power-down mode, in order to perform the refresh, the normal mode must be set again, but in the self-refresh mode, the self-refresh operation is performed without being set to the normal mode.

예를 들어 종래의 메모리 컨트롤러는 특정 랭크에 대하여 명령어가 입력되지 않으면 해당 랭크를 저전력 모드로 설정하고 명령어가 입력되면 다시 일반 모드로 설정하여 불필요한 전력의 낭비를 방지하였다. For example, in the conventional memory controller, when a command is not input for a specific rank, the rank is set to a low power mode, and when a command is input, it is set to a normal mode again to prevent unnecessary waste of power.

디램의 경우 파워다운 모드에서 일반 모드로 전환되는데 약 10 사이클 정도가 소모되므로 상대적으로 성능 저하가 크지 않으면서 전력을 줄일 수 있다. In the case of DRAM, switching from the power-down mode to the normal mode takes about 10 cycles, so power can be reduced without relatively significant performance degradation.

그러나 종래에는 호스트로부터 요청이 입력되는지에 따라 저전력 모드로 설정할지 여부가 결정되며 요청의 입력 패턴에 따라 소비 전력의 감소 정도에 차이가 발행하는 문제가 있다.However, in the related art, whether to set the low power mode is determined according to whether a request is input from the host, and there is a problem that a difference occurs in the degree of reduction of power consumption according to the input pattern of the request.

예를 들어, (B)의 경우와 같이 특정 랭크에 요청이 집중되는 경우에는 이를 제외한 다른 랭크들이 모두 저전력 모드로 설정될 수 있어 전력 소비가 줄어들 수 있으나 (C)의 경우와 같이 요청이 다수의 랭크에 골고루 분산되는 경우에는 저전력 모드로 설정되는 경우가 줄어들어 전력 소비를 줄이는데 한계가 있다.For example, if requests are concentrated on a specific rank as in the case of (B), all ranks other than this may be set to a low power mode, so power consumption may be reduced, but as in the case of (C), multiple requests are If the ranks are evenly distributed, there is a limit to reducing power consumption because fewer cases are set to the low power mode.

이에 따라 종래의 기술은 모바일 환경과 같이 저전력이 중요한 경우 전력 소비를 능동적으로 줄이지 못하는 문제가 있다.Accordingly, the conventional technology has a problem in not actively reducing power consumption when low power is important, such as in a mobile environment.

본 발명은 호스트로부터 요청이 입력되는 패턴에 관계없이 메모리 장치의 전력 소모를 줄일 수 있는 메모리 컨트롤러 및 그 동작 방법을 제공한다.The present invention provides a memory controller capable of reducing power consumption of a memory device regardless of a pattern in which a request is input from a host, and a method of operating the same.

본 발명의 일 실시예에 의한 메모리 컨트롤러는 동작 모드 변경 주기마다 메모리 장치의 다수의 구성 단위 중 일부의 동작 모드를 저전력 모드로 지정하고 나머지의 동작 모드를 일반 모드로 지정하는 전력 제어부; 전력 제어부의 지정 결과에 따라 메모리 장치에 대한 다수의 요청의 처리 순서를 제어하는 중재부; 및 중재부의 제어에 따라 메모리 장치를 제어하는 명령을 생성하는 명령 생성부를 포함한다.According to an embodiment of the present invention, a memory controller includes: a power control unit for designating an operation mode of some of a plurality of constituent units of a memory device as a low power mode and designating the remaining operation modes as a normal mode every operation mode change cycle; An arbitration unit controlling a processing order of a plurality of requests to the memory device according to a result of designation of the power control unit; And a command generation unit that generates a command for controlling the memory device under the control of the arbitration unit.

본 발명의 일 실시예에 의한 메모리 컨트롤러의 동작 방법은 동작 모드 변경 주기마다 메모리 장치의 다수의 구성 단위 중 일부의 동작 모드를 저전력 모드로 지정하고 나머지 일부의 동작 모드를 일반 모드로 지정하는 제 1 단계; 및 저전력 모드로 지정된 구성 단위의 실제 동작 모드를 저전력 모드로 설정하고 일반 모드로 지정된 구성 단위의 실제 동작 모드를 일반 모드로 설정하는 제 2 단계를 포함한다.The method of operating a memory controller according to an embodiment of the present invention is a first method of designating some operation modes of a plurality of constituent units of a memory device as a low power mode and designating the remaining part of the operation mode as a general mode every operation mode change cycle. step; And a second step of setting the actual operation mode of the constituent unit designated as the low power mode to the low power mode and setting the actual operation mode of the constituent unit designated as the general mode to the normal mode.

본 발명의 일 실시예에 의한 시스템은 다수의 구성 단위를 포함하는 메모리 장치; 메모리 장치에 대하여 데이터를 읽거나 쓰기 위한 요청을 제공하는 호스트; 및 호스트에서 제공된 요청에 따라 메모리 장치를 제어하는 메모리 컨트롤러를 포함하되, 메모리 컨트롤러는 동작 모드 변경 주기마다 다수의 구성 단위 중 일부의 동작 모드를 저전력 모드로 지정하고 나머지의 동작 모드를 일반 모드로 지정하는 전력 제어부; 전력 제어부의 지정 결과에 따라 메모리 장치에 대한 다수의 요청의 처리 순서를 제어하는 중재부; 및 중재부의 제어에 따라 메모리 장치를 제어하는 명령을 생성하는 명령 생성부를 포함한다.A system according to an embodiment of the present invention includes a memory device including a plurality of structural units; A host that provides a request for reading or writing data to the memory device; And a memory controller that controls the memory device according to a request provided by the host, wherein the memory controller designates an operation mode of some of the plurality of constituent units as a low power mode and designates the remaining operation mode as a normal mode at each operation mode change cycle. A power control unit; An arbitration unit controlling a processing order of a plurality of requests to the memory device according to a result of designation of the power control unit; And a command generation unit that generates a command for controlling the memory device under the control of the arbitration unit.

본 기술을 적용함으로써 호스트로부터의 요청이 입력되는 패턴에 관계없이 메모리 장치의 전력 소비를 줄일 수 있다.By applying the present technology, power consumption of a memory device can be reduced regardless of a pattern in which a request from a host is input.

도 1은 종래 기술의 문제점을 나타낸 설명도.
도 2는 본 발명의 일 실시예에 의한 메모리 시스템의 블록도.
도 3은 도 2의 메모리 컨트롤러에서 중재부의 세부 구성을 나타낸 블록도.
도 4 내지 도 8은 본 발명의 일 실시예에 의한 메모리 컨트롤러의 동작을 나타낸 순서도.
도 9 및 도 10은 본 발명의 효과를 설명하는 그래프.1 is an explanatory diagram showing a problem of the prior art.
2 is a block diagram of a memory system according to an embodiment of the present invention.
3 is a block diagram showing a detailed configuration of an arbitration unit in the memory controller of FIG. 2;
4 to 8 are flowcharts illustrating an operation of a memory controller according to an embodiment of the present invention.
9 and 10 are graphs for explaining the effect of the present invention.

이하에서는 첨부한 도면을 참조하여 본 발명의 실시예에 대해서 상세히 설명한다. 이하의 설명에서 동일한 참조 부호는 실질적으로 동일한 대상을 지시한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, the same reference numerals indicate substantially the same object.

도 2는 본 발명의 일 실시예에 의한 메모리 시스템의 블록도이다.2 is a block diagram of a memory system according to an embodiment of the present invention.

호스트(10)는 다수의 요청을 메모리 컨트롤러(100)에 제공한다. 메모리 컨트롤러(100)는 호스트(10)로부터 제공된 다수의 요청에 대응하는 명령을 생성하여 메모리 장치(20)를 제어한다.The host 10 provides a number of requests to the memory controller 100. The memory controller 100 controls the memory device 20 by generating commands corresponding to a plurality of requests provided from the host 10.

본 발명의 일 실시예에 의한 메모리 컨트롤러(100)는 다수의 랭크 큐(111)를 포함하는 큐 그룹(110), 일정한 주기 또는 가변적인 주기에 따라 각 랭크의 동작 모드를 저전력 모드 또는 일반 모드로 설정하는 전력 제어부(130), 전력 제어부(130)의 제어에 따라 각 랭크에 대한 요청의 처리 순서를 정하는 중재부(120), 중재부(120)에서 선택된 요청에 대응하여 메모리 장치(20)에 제공할 명령을 생성하는 명령 생성부(140)를 포함한다.The memory controller 100 according to an embodiment of the present invention sets the operation mode of each rank to a low power mode or a normal mode according to a queue group 110 including a plurality of rank queues 111 and a constant or variable period. The power control unit 130 to set, the arbitration unit 120 to determine the processing order of requests for each rank according to the control of the power control unit 130, the memory device 20 in response to the request selected by the arbitration unit 120 And a command generation unit 140 that generates a command to be provided.

랭크 큐(111) 각각은 대응하는 랭크에 대한 요청들을 저장한다. 랭크 큐(111)는 다른 요청들에 비하여 우선적으로 처리할 우선 순위 요청에 대한 정보를 포함할 수 있다.Each of the rank queues 111 stores requests for a corresponding rank. The rank queue 111 may include information on a priority request to be processed with priority compared to other requests.

전력 제어부(130)는 일정한 주기 또는 가변적인 주기마다 각 랭크의 동작 모드를 변경하는 동작을 제어할 수 있다.The power control unit 130 may control an operation of changing the operation mode of each rank at regular or variable periods.

전력 제어부(130)는 동작 모드 변경 주기마다 일반 모드에서 저전력 모드로 변경할 랭크를 지정할 수 있다. The power control unit 130 may designate a rank to be changed from the normal mode to the low power mode every operation mode change period.

이때 변경할 랭크의 개수는 일정할 수도 있고 매 주기마다 변경될 수도 있다. 또한 동작 모드 변경 주기는 일정할 수도 있고 매번 달라질 수도 있다.At this time, the number of ranks to be changed may be constant or may be changed every cycle. In addition, the operation mode change cycle may be constant or may vary each time.

중재부(130)는 전력 제어부(130)에서 지정한 각 랭크의 동작 모드를 참조하여 각 랭크의 실제 동작 모드를 변경하도록 명령 생성부(140)를 제어한다. The arbitration unit 130 controls the command generation unit 140 to change the actual operation mode of each rank by referring to the operation mode of each rank designated by the power control unit 130.

이에 따라 명령 생성부(140)는 랭크의 전력 모드를 변경하는 명령을 생성하여 메모리 장치(20)에 제공한다.Accordingly, the command generation unit 140 generates a command for changing the power mode of the rank and provides it to the memory device 20.

기본적으로 중재부(130)는 각 랭크에 대하여 지정된 동작 모드에 따라 각 랭크의 실제 동작 모드를 설정한다.Basically, the arbitration unit 130 sets the actual operation mode of each rank according to the operation mode designated for each rank.

중재부(130)는 저전력 모드로 지정된 랭크에 우선 순위 요청이 포함된 경우 우선 순위 요청이 처리되는 동안 해당 랭크의 실제 동작 모드를 일반 모드로 설정할 수 있다. When the priority request is included in the rank designated as the low power mode, the arbitration unit 130 may set the actual operation mode of the corresponding rank to the normal mode while the priority request is being processed.

또한 중재부(130)는 일반 모드로 지정된 랭크에 대해서 요청의 개수가 적은 경우 해당 랭크의 실제 동작 모드를 저전력 모드로 설정할 수 있다.In addition, when the number of requests for the rank designated as the normal mode is small, the arbitration unit 130 may set the actual operation mode of the rank as the low power mode.

이에 대해서는 이하에서 도 8을 참조하여 보다 구체적으로 살펴본다.This will be described in more detail below with reference to FIG. 8.

중재부(130)는 실제 동작 모드가 일반 모드로 설정된 랭크에 대한 요청을 우선하여 처리한다.The arbitration unit 130 prioritizes and processes a request for a rank in which the actual operation mode is set to the normal mode.

도 3은 도 2의 중재부(120)의 세부 구성을 나타낸 블록도이다.3 is a block diagram showing a detailed configuration of the arbitration unit 120 of FIG. 2.

중재부(120)는 전력 상태 관리부(121)와 스케줄부(122)를 포함한다.The arbitration unit 120 includes a power state management unit 121 and a schedule unit 122.

전력 상태 관리부(121)는 전력 제어부(130)의 제어에 따라 랭크를 저전력 모드로 변경하거나 일반 모드로 변경하도록 명령 생성부(140)를 제어한다. The power state management unit 121 controls the command generation unit 140 to change the rank to a low power mode or to a normal mode under the control of the power control unit 130.

전력 상태 관리부(121)는 기본적으로 각 랭크의 실제 동작 모드가 전력 제어부(130)에서 지정한 동작 모드와 일치하도록 명령 생성부(140)를 제어한다.The power state management unit 121 basically controls the command generation unit 140 so that the actual operation mode of each rank matches the operation mode designated by the power control unit 130.

그러나 전술한 바와 같이 랭크에 대한 우선 순위 요청이나 요청의 개수에 따라 전력 제어부(130)에서 지정한 랭크의 동작 모드와 랭크의 실제 동작 모드는 다를 수 있다.However, as described above, the operation mode of the rank designated by the power control unit 130 and the actual operation mode of the rank may be different depending on the number of priority requests or requests for the rank.

스케줄부(122)는 큐 그룹(110)으로부터 제공된 요청들의 처리를 위하여 필요한 다수의 동작들 중 다음에 실행할 동작을 선택하여 명령 생성부(140)에 제공한다. The schedule unit 122 selects an operation to be executed next from among a plurality of operations necessary for processing requests provided from the queue group 110 and provides the selection to the command generation unit 140.

명령 생성부(140)는 이에 따라 메모리 장치(20)를 제어할 명령을 생성한다.The command generation unit 140 generates a command to control the memory device 20 accordingly.

스케줄부(122)는 전력 상태 관리부(121)에서 설정한 각 랭크의 실제 동작 모드를 참조하여 저전력 모드의 랭크에 비하여 일반 모드의 랭크에 대한 요청을 우선하여 처리한다.The schedule unit 122 refers to the actual operation mode of each rank set by the power state management unit 121 and processes the request for the rank of the normal mode prior to the rank of the low power mode.

도 4는 본 발명의 일 실시예에 의한 메모리 컨트롤러(100)의 동작을 나타낸 순서도이다.4 is a flowchart illustrating an operation of the memory controller 100 according to an embodiment of the present invention.

단계(S10, S20)를 수행하면서 동작 모드를 변경할 주기까지 대기한다.While performing steps S10 and S20, it waits until a cycle to change the operation mode.

다음으로 각 랭크의 다음 동작 모드를 지정한다(S100). 본 실시예에서 동작 모드는 저전력 모드와 일반 모드로 구분될 수 있다. Next, the next operation mode of each rank is designated (S100). In this embodiment, the operation mode may be divided into a low power mode and a normal mode.

각 랭크의 동작 모드 지정은 예를 들어 도 2의 전력 제어부(130)에서 수행될 수 있다. The designation of the operation mode of each rank may be performed, for example, by the power control unit 130 of FIG. 2.

이후 동작 모드 변경 주기를 수정할 것인지 판단한다(S30). 동작 모드 변경 주기는 실시예에 따라서 일정하게 유지될 수도 있고 가변적으로 수정될 수 있다. 후자의 경우는 동작 모드 변경 주기를 수정하는 동작을 더 수행한다(S200). After that, it is determined whether to modify the operation mode change period (S30). The operation mode change period may be kept constant or may be variably modified according to embodiments. In the latter case, an operation of modifying the operation mode change period is further performed (S200).

동작 모드 변경 주기의 수정은 전력 제어부(130)에서 수행될 수 있다.The correction of the operation mode change period may be performed by the power control unit 130.

도 5는 도 4의 동작 모드 지정 단계(S100)의 일 예를 나타낸 순서도이다.5 is a flowchart illustrating an example of the operation mode designation step S100 of FIG. 4.

먼저 현재 저전력 모드로 설정된 랭크의 다음 랭크를 저전력 모드로 지정하고(S1), 저전력 모드로 새로 지정된 랭크를 제외한 나머지 랭크를 일반 모드로 지정한다(S2).First, the next rank of the rank currently set as the low power mode is designated as the low power mode (S1), and the remaining ranks except the rank newly designated as the low power mode are designated as the general mode (S2).

예를 들어 4 개의 랭크가 존재하는 경우 랭크 0번에서 랭크 3번까지 순차적으로 저전력 모드로 지정되고 나머지는 저전력 모드로 지정될 수 있다.For example, when there are four ranks, rank 0 to rank 3 may be sequentially designated as a low power mode, and the rest may be designated as low power modes.

이때 저전력 모드로 지정되는 랭크의 개수는 하나 또는 둘 이상일 수 있다. 또한 저전력 모드로 지정되는 랭크의 개수는 매 주기마다 일정할 수도 있고 변경될 수도 있다.At this time, the number of ranks designated as the low power mode may be one or two or more. In addition, the number of ranks designated as the low power mode may be constant or changed every cycle.

도 6은 도 4의 동작 모드 지정 단계(S100)의 다른 예를 나타낸 순서도이다.6 is a flowchart showing another example of the operation mode designation step S100 of FIG. 4.

도 6에 도시된 실시예에서는 총 4개의 랭크가 존재하는 것으로 가정한다. 도 6에 도시된 실시예에서는 동작 모드 지정 시 큐 그룹(110)에 포함된 요청의 개수를 참조한다.In the embodiment shown in FIG. 6, it is assumed that there are a total of 4 ranks. In the embodiment illustrated in FIG. 6, when specifying an operation mode, the number of requests included in the queue group 110 is referred to.

먼저 요청의 개수가 제 1 임계점(N1)을 초과하는지 판단한다(S110).First, it is determined whether the number of requests exceeds the first threshold N1 (S110).

요청의 개수가 제 1 임계점(N1)을 초과하지 않으면 3 개의 랭크를 저전력 모드로 지정하고 1 개의 랭크를 일반 모드로 지정한다(S120).If the number of requests does not exceed the first threshold N1, three ranks are designated as a low power mode and one rank is designated as a normal mode (S120).

요청의 개수가 제 1 임계점(N1)을 초과하면 요청의 개수가 제 2 임계점(N1 > N2)을 초과하는지 판단한다(S130).If the number of requests exceeds the first threshold (N1), it is determined whether the number of requests exceeds the second threshold (N1> N2) (S130).

요청의 개수가 제 2 임계점(N2)을 초과하지 않으면 2 개의 랭크를 저전력 모드로 지정하고 2 개의 랭크를 일반 모드로 지정한다(S140).If the number of requests does not exceed the second threshold N2, two ranks are designated as a low-power mode and two ranks are designated as a normal mode (S140).

요청의 개수가 제 2 임계점(N2)을 초과하면 1 개의 랭크를 저전력 모드로 지정하고 3 개의 랭크를 일반 모드로 지정한다(S150).When the number of requests exceeds the second threshold N2, one rank is designated as a low-power mode and three ranks are designated as a normal mode (S150).

도 7은 도 4의 동작 모드 변경 주기를 수정하는 단계(S200)의 일 예를 나타낸 순서도이다.FIG. 7 is a flowchart illustrating an example of a step S200 of modifying the operation mode change period of FIG. 4.

먼저 저전력 모드 랭크에 대한 우선 순위 요청의 개수가 제 3 임계점(N3)을 초과하는지 판단한다(S210). 제 3 임계점(N3)은 0 또는 자연수이며 실시예에 따라 변경될 수 있다.First, it is determined whether the number of priority requests for the low power mode rank exceeds the third threshold N3 (S210). The third critical point N3 is 0 or a natural number and may be changed according to exemplary embodiments.

저전력 모드로 지정된 랭크에 대한 우선 순위 요청의 개수가 제 3 임계점(N3)을 초과하면 동작 모드 변경 주기를 더 짧게 수정하고(S230) 종료한다.When the number of priority requests for the rank designated as the low power mode exceeds the third threshold N3, the operation mode change period is modified to be shorter (S230) and ends.

저전력 모드 랭크에 대한 우선 순위 요청의 개수가 제 3 임계점(N3) 이하이면 일반 모드로 지정된 랭크에 대한 요청의 개수와 저전력 모드로 지정된 랭크에 대한 요청의 개수를 비교한다(S220). 비교시에는 상수(a)를 저전력 모드 랭크에 대한 요청의 개수에 곱할 수 있다.If the number of priority requests for the low power mode rank is less than or equal to the third threshold N3, the number of requests for the rank designated as the normal mode and the number of requests for the rank designated as the low power mode are compared (S220). In comparison, the constant (a) can be multiplied by the number of requests for the low power mode rank.

비교 결과 일반 모드로 지정된 랭크에 대한 요청의 개수가 더 많으면 동작 모드 변경 주기를 더 길게 수정하고(S240) 그렇지 않으면 동작 모드 변경 주기를 더 짧게 수정하고(S230) 동작을 종료한다.As a result of the comparison, if the number of requests for the rank designated as the normal mode is greater, the operation mode change period is modified (S240), otherwise the operation mode change period is modified to be shorter (S230), and the operation is terminated.

이와 같이 큐 그룹(110)의 요청 개수에 따라 동작 모드 변경 주기를 적응적으로 변경함으로써 전력 소모를 줄이는 동시에 성능이 저하되는 것을 방지할 수 있다.As described above, by adaptively changing the operation mode change period according to the number of requests of the queue group 110, power consumption can be reduced and performance deterioration can be prevented.

도 8은 각 랭크의 동작 모드 지정에 따른 중재부(120)의 동작을 나타낸 설명도이다.8 is an explanatory diagram showing the operation of the arbitration unit 120 according to the operation mode designation of each rank.

도 8의 동작은 중재부(120) 보다 구체적으로 전력 상태 관리부(121)에서 수행될 수 있다.The operation of FIG. 8 may be performed in the power state management unit 121 in more detail than the arbitration unit 120.

도 8의 특정 랭크에 관한 제어 동작을 나타낸 것으로서 중재부(120)는 도 8의 동작을 모든 랭크에 대해서 직렬적 또는 병렬적으로 수행할 수 있다.As a control operation for a specific rank of FIG. 8 is shown, the arbitration unit 120 may perform the operation of FIG. 8 in series or parallel to all ranks.

먼저 다음 클록까지 대기한다(S310). 여기서 클록은 중재부(120)의 동작 주파수에 따른 클록을 나타내는 것으로서 도 4에 나타낸 동작 모드 주기와는 다른 시간 단위이다.First, it waits until the next clock (S310). Here, the clock represents a clock according to the operating frequency of the arbitration unit 120 and is a time unit different from the operation mode period shown in FIG. 4.

예를 들어 동작 모드 변경 주기가 10개의 클록 주기에 해당하는 경우 동작 모드가 지정된 후 다음 동작 모드가 지정되기까지 도 8의 동작은 각 랭크에 대해서 10회가 수행될 수 있다.For example, when the operation mode change cycle corresponds to 10 clock cycles, the operation of FIG. 8 may be performed 10 times for each rank after the operation mode is designated and until the next operation mode is designated.

먼저 전력 제어부(120)가 해당 랭크의 동작 모드를 저전력 모드로 지정했는지 판단한다(S320)First, it is determined whether the power control unit 120 has designated the operation mode of the corresponding rank as a low power mode (S320).

저전력 모드로 지정된 랭크이면 해당 랭크에 우선 순위 요청의 개수가 제 4 임계점(N4)을 초과하는지 판단한다(S330). 우선 순위 요청은 다른 요청들에 비하여 우선적으로 처리해야 하는 요청을 의미한다. 제 4 임계점(N4)은 0 또는 자연수이며 실시예에 따라 달리 설정될 수 있다.If the rank is designated as the low power mode, it is determined whether the number of priority requests to the rank exceeds the fourth threshold N4 (S330). Priority request refers to a request that has to be processed prior to other requests. The fourth critical point N4 is 0 or a natural number and may be set differently according to embodiments.

우선 순위 요청의 개수가 제 4 임계점(N4)을 초과하면 해당 랭크의 실제 동작 모드가 일반 모드로 설정되고, 그렇지 않으면 해당 랭크의 실제 동작 모드가 저전력 모드로 설정된다(S350).If the number of priority requests exceeds the fourth threshold N4, the actual operation mode of the corresponding rank is set to the normal mode, otherwise, the actual operation mode of the corresponding rank is set to the low power mode (S350).

저전력 모드로 동작하면 해당 랭크에 대한 요청이 처리되지 않으므로 우선 순위 요청의 경우에도 처리가 불가능할 수 있다.When operating in the low-power mode, requests for the corresponding rank are not processed, so processing of priority requests may not be possible.

이에 따라 저전력 모드로 지정된 경우라도 우선 순위 요청을 처리하기 위하여 일반 모드로 동작하도록 설정함으로써 성능 저하를 방지할 수 있다. Accordingly, even when a low power mode is designated, performance degradation can be prevented by setting to operate in a normal mode to process a priority request.

처리 결과 해당 랭크에 대한 우선 순위 요청의 개수가 제 4 임계점(N4) 이하가 되면 해당 랭크는 처음 지정된 대로 저전력 모드로 동작하도록 설정된다. As a result of processing, when the number of priority requests for the corresponding rank is equal to or less than the fourth threshold N4, the rank is set to operate in a low power mode as initially designated.

단계(S320)에서 저전력 모드로 지정된 랭크가 아니면 즉 일반 모드로 지정된 랭크이면 랭크에 대한 요청 개수가 제 5 임계점(N5)을 초과하는지 판단한다(S360). 제 5 임계점(N5)은 0 또는 자연수이며 실시예에 따라 달라질 수 있다.In step S320, if the rank is not designated as the low power mode, that is, if it is the rank designated as the normal mode, it is determined whether the number of requests for the rank exceeds the fifth threshold N5 (S360). The fifth critical point N5 is 0 or a natural number and may vary according to exemplary embodiments.

랭크에 대한 요청 개수가 제 5 임계점(N5)을 초과하면 실제 동작 모드를 일반 모드로 설정하고(S370) 그렇지 않으면 실제 동작 모드를 저전력 모드로 설정한다(S380).When the number of requests for the rank exceeds the fifth threshold N5, the actual operation mode is set to the normal mode (S370), and otherwise, the actual operation mode is set to the low power mode (S380).

일반 모드로 지정되었음에도 불구하고 처리할 요청의 개수가 제 5 임계점(N5) 이하인 경우 불필요하게 전력을 낭비할 수 있다. Even though the normal mode is designated, when the number of requests to be processed is less than or equal to the fifth threshold N5, power may be unnecessarily wasted.

이에 따라 해당 랭크에 대한 요청의 개수가 제 5 임계점(N5) 이하인 경우에 이를 저전력 모드로 동작시킴으로써 전력 낭비를 방지할 수 있다.Accordingly, when the number of requests for a corresponding rank is less than or equal to the fifth threshold N5, power waste can be prevented by operating this in a low power mode.

이상에서 도면을 참조하여 본 발명의 실시예를 개시하였다. 이상의 개시는 설명을 위한 것으로서 본 발명의 권리범위를 한정하는 것은 아니며, 본 발명의 권리범위는 이하의 특허청구범위에 문언적으로 기재된 범위와 그 균등범위에 의해 정해진다.The embodiments of the present invention have been disclosed above with reference to the drawings. The above disclosure is for illustrative purposes and does not limit the scope of the present invention, and the scope of the present invention is defined by the scope and its equivalents, which are literarily described in the claims below.

예를 들어 이상에서는 메모리 장치의 랭크 단위로 동작 모드를 저전력 모드 또는 일반 모드로 설정하는 실시예를 개시하였으나 랭크는 메모리 장치의 구성 단위의 일 예에 해당하는 것이다. 따라서 통상의 기술자라면 채널 등과 같이 메모리 장치의 다른 구성 단위를 기준으로 본 발명의 기술적 사상이 적용되는 실시예를 도출할 수 있다.For example, in the above, an embodiment in which an operation mode is set to a low power mode or a normal mode in units of ranks of the memory device has been disclosed, but the rank corresponds to an example of a configuration unit of the memory device. Accordingly, a person of ordinary skill in the art can derive an embodiment to which the technical idea of the present invention is applied based on other constituent units of a memory device such as a channel.

10: 호스트
100: 메모리 컨트롤러
110: 큐 그룹
111: 랭크 큐
120: 중재부
121: 전력 상태 관리부
122: 스케줄부
130: 전력 제어부
140: 명령 생성부
20: 메모리 장치10: host
100: memory controller
110: cue group
111: rank cue
120: arbitration
121: power state management unit
122: schedule unit
130: power control unit
140: command generation unit
20: memory device

Claims (24)

동작 모드 변경 주기마다 메모리 장치의 다수의 구성 단위 중 일부의 동작 모드를 저전력 모드로 지정하고 나머지의 동작 모드를 일반 모드로 지정하는 전력 제어부;
상기 전력 제어부의 지정 결과에 따라 상기 메모리 장치에 대한 다수의 요청의 처리 순서를 제어하는 중재부; 및
상기 중재부의 제어에 따라 상기 메모리 장치를 제어하는 명령을 생성하는 명령 생성부
를 포함하는 메모리 컨트롤러.A power control unit for designating some operation modes of a plurality of constituent units of the memory device as a low power mode and designating the remaining operation modes as a normal mode every operation mode change period;
An arbitration unit controlling a processing order of a plurality of requests to the memory device according to a result of designation of the power control unit; And
Command generation unit for generating a command to control the memory device under the control of the arbitration unit
A memory controller comprising a. 청구항 1에 있어서, 상기 전력 제어부는 상기 동작 모드 변경 주기를 일정한 회수만큼 반복하는 경우 상기 다수의 구성 단위 각각이 적어도 한 번 저전력 모드로 지정되도록 하는 메모리 컨트롤러.The memory controller of claim 1, wherein the power control unit is configured to designate each of the plurality of constituent units as a low power mode at least once when repeating the operation mode change cycle a predetermined number of times. 청구항 1에 있어서, 상기 전력 제어부는 상기 동작 모드 변경 주기마다 일정한 개수의 구성 단위를 상기 저전력 모드로 지정하는 메모리 컨트롤러.The memory controller of claim 1, wherein the power control unit designates a certain number of constituent units as the low power mode in each operation mode change cycle. 청구항 1에 있어서, 상기 전력 제어부는 상기 동작 모드 변경 주기마다 상기 다수의 요청의 개수에 따라 상기 저전력 모드로 지정되는 구성 단위의 개수를 결정하는 메모리 컨트롤러.The memory controller of claim 1, wherein the power control unit determines the number of constituent units designated as the low power mode according to the number of the plurality of requests for each operation mode change cycle. 청구항 4에 있어서, 상기 전력 제어부는 상기 요청의 개수가 더 많을수록 상기 저전력 모드로 지정되는 구성 단위의 개수를 더 적게 결정하는 메모리 컨트롤러.The memory controller of claim 4, wherein the power control unit determines a smaller number of constituent units designated as the low power mode as the number of requests increases. 청구항 1에 있어서, 상기 중재부는 상기 저전력 모드로 지정된 구성 단위의 실제 동작 모드가 상기 저전력 모드가 되도록 상기 명령 생성부를 제어하는 메모리 컨트롤러.The memory controller of claim 1, wherein the arbitration unit controls the command generation unit so that an actual operation mode of a constituent unit designated as the low power mode becomes the low power mode. 청구항 5에 있어서, 상기 중재부는 상기 저전력 모드로 지정된 구성 단위에 대하여 우선 순위 요청의 개수가 임계점을 초과하는 동안 상기 저전력 모드로 지정된 구성 단위를 상기 일반 모드로 설정하는 메모리 컨트롤러.The memory controller of claim 5, wherein the arbitration unit sets the configuration unit designated as the low power mode as the normal mode while the number of priority requests for the configuration unit designated as the low power mode exceeds a threshold point. 청구항 5에 있어서, 상기 중재부는 상기 일반 모드로 지정된 구성 단위에 대하여 요청의 개수가 임계점을 초과하지 않는 동안 상기 일반 모드로 지정된 구성 단위를 상기 저전력 모드로 설정하는 메모리 컨트롤러.The memory controller of claim 5, wherein the arbitration unit sets the configuration unit designated as the normal mode as the low power mode while the number of requests for the configuration unit designated as the normal mode does not exceed a threshold. 청구항 1에 있어서, 상기 전력 제어부는 상기 동작 모드 변경 주기를 상기 다수의 요청에 따라 가변적으로 수정하되, 상기 저전력 모드로 지정된 구성 단위에 대한 우선 순위 요청의 개수가 임계점을 초과하는 경우 상기 동작 모드 변경 주기를 더 짧게 수정하는 메모리 컨트롤러.The method according to claim 1, wherein the power control unit variably modifies the operation mode change period according to the plurality of requests, but changes the operation mode when the number of priority requests for a constituent unit designated as the low power mode exceeds a threshold point. A memory controller that modifies the period to be shorter. 청구항 1에 있어서, 상기 전력 제어부는 상기 일반 모드의 구성 단위에 대한 요청의 개수가 상기 저전력 모드로 지정된 구성 단위에 대한 요청의 개수보다 더 큰 경우 상기 동작 모드 변경 주기를 더 길게 수정하는 메모리 컨트롤러.The memory controller of claim 1, wherein the power controller modifies the operation mode change period to be longer when the number of requests for the constituent units in the general mode is greater than the number of requests for the constituent units designated as the low power mode. 청구항 1에 있어서, 상기 중재부는 상기 전력 제어부의 동작 모드 지정 결과를 참조하여 상기 다수의 구성 단위의 실제 동작 모드를 설정하도록 상기 명령 생성부를 제어하는 전력 상태 관리부; 및
상기 메모리 장치에 대한 다수의 요청의 처리 순서를 결정하되, 상기 실제 동작 모드가 상기 일반 모드인 구성 단위에 대한 요청을 더 먼저 수행하는 스케줄부
를 포함하는 메모리 컨트롤러.The power state management unit of claim 1, wherein the arbiter controls the command generation unit to set actual operation modes of the plurality of constituent units by referring to a result of designating an operation mode of the power control unit; And
A schedule unit that determines a processing order of a plurality of requests for the memory device, but first performs a request for a configuration unit in which the actual operation mode is the general mode
A memory controller comprising a. 청구항 1에 있어서, 상기 구성 단위는 랭크 또는 채널인 메모리 컨트롤러.The memory controller of claim 1, wherein the structural unit is a rank or a channel. 동작 모드 변경 주기마다 메모리 장치의 다수의 구성 단위 중 일부의 동작 모드를 저전력 모드로 지정하고 나머지 일부의 동작 모드를 일반 모드로 지정하는 제 1 단계; 및
상기 저전력 모드로 지정된 구성 단위의 실제 동작 모드를 상기 저전력 모드로 설정하고 상기 일반 모드로 지정된 구성 단위의 실제 동작 모드를 상기 일반 모드로 설정하는 제 2 단계
를 포함하는 메모리 컨트롤러의 동작 방법.A first step of designating an operation mode of some of the plurality of constituent units of the memory device as a low power mode and designating the remaining part of the operation mode as a normal mode at each operation mode change period; And
A second step of setting an actual operation mode of the constituent unit designated as the low power mode to the low power mode and setting the actual operation mode of the constituent unit designated as the general mode to the normal mode
A method of operating a memory controller comprising a. 청구항 13에 있어서, 상기 제 1 단계는 상기 동작 모드 변경 주기를 일정한 회수만큼 반복하는 경우 상기 다수의 구성 단위 각각이 적어도 한 번 상기 저전력 모드로 지정되도록 상기 동작 모드를 지정하는 메모리 컨트롤러의 동작 방법.The method of claim 13, wherein in the first step, when the operation mode change cycle is repeated a predetermined number of times, the operation mode is designated so that each of the plurality of constituent units is designated as the low power mode at least once. 청구항 14에 있어서, 상기 제 1 단계는 동작 모드 변경 주기마다 일정한 개수의 구성 단위를 상기 저전력 모드로 지정하는 단계를 포함하는 메모리 컨트롤러의 동작 방법.The method of claim 14, wherein the first step comprises designating a certain number of constituent units as the low power mode every operation mode change period. 청구항 14에 있어서, 상기 제 1 단계는 동작 모드 변경 주기마다 상기 다수의 요청의 개수에 따라 가변적인 개수의 구성 단위를 상기 저전력 모드로 지정하는 단계를 포함하는 메모리 컨트롤러의 동작 방법.The method of claim 14, wherein the first step comprises designating a variable number of constituent units as the low power mode according to the number of the plurality of requests per operation mode change period. 청구항 16에 있어서, 상기 제 1 단계는 상기 다수의 요청의 개수가 더 많을 수록 더 적은 개수의 구성 단위를 상기 저전력 모드로 지정하는 단계를 포함하는 메모리 컨트롤러의 동작 방법.The method of claim 16, wherein the first step includes designating a smaller number of constituent units as the low power mode as the number of the plurality of requests increases. 청구항 16에 있어서, 상기 제 2 단계는 상기 저전력 모드로 지정된 구성 단위에 대한 우선 순위 요청의 개수가 임계점을 초과하는 동안 상기 저전력 모드로 지정된 구성 단위의 실제 동작 모드를 상기 일반 모드로 설정하는 단계를 포함하는 메모리 컨트롤러의 동작 방법.The method of claim 16, wherein the second step comprises setting an actual operation mode of the constituent unit designated as the low-power mode as the normal mode while the number of priority requests for the constituent unit designated as the low-power mode exceeds a threshold point. A method of operating a memory controller including. 청구항 18에 있어서, 상기 제 2 단계는 상기 일반 모드로 지정된 구성 단위에 대한 요청의 개수가 임계점 이하인 동안 상기 일반 모드로 지정된 구성 단위의 실제 동작 모드를 상기 저전력 모드로 설정하는 단계를 포함하는 메모리 컨트롤러의 동작 방법.The memory controller of claim 18, wherein the second step comprises setting an actual operation mode of the component unit designated as the normal mode as the low power mode while the number of requests for the component unit designated as the normal mode is less than or equal to a threshold. Method of operation. 청구항 13에 있어서, 상기 동작 모드 변경 주기를 수정하는 제 3 단계를 더 포함하는 메모리 컨트롤러의 동작 방법.The method of claim 13, further comprising a third step of modifying the operation mode change period. 청구항 20에 있어서, 상기 제 3 단계는 상기 저전력 모드로 지정된 구성 단위에 대한 우선 순위 요청의 개수가 임계점을 초과하는 경우 동작 모드 변경 주기를 더 짧게 수정하는 단계를 포함하는 메모리 컨트롤러의 동작 방법.21. The method of claim 20, wherein the third step includes modifying an operation mode change period to be shorter when the number of priority requests for a configuration unit designated as the low power mode exceeds a threshold point. 청구항 20에 있어서, 상기 제 3 단계는 상기 일반 모드로 지정된 구성 단위 대한 요청의 개수가 상기 저전력 모드로 지정된 구성 단위에 대한 요청의 개수를 초과하는 경우 동작 모드 변경 주기를 더 길게 수정하는 단계를 포함하는 메모리 컨트롤러의 동작 방법.The method of claim 20, wherein the third step comprises modifying an operation mode change period to be longer when the number of requests for the constituent units designated as the general mode exceeds the number of requests for the constituent units designated as the low power mode. How to operate the memory controller. 다수의 구성 단위를 포함하는 메모리 장치;
상기 메모리 장치에 대하여 데이터를 읽거나 쓰기 위한 요청을 제공하는 호스트; 및
상기 호스트에서 제공된 요청에 따라 상기 메모리 장치를 제어하는 메모리 컨트롤러를 포함하되, 상기 메모리 컨트롤러는
동작 모드 변경 주기마다 상기 다수의 구성 단위 중 일부의 동작 모드를 저전력 모드로 지정하고 나머지의 동작 모드를 일반 모드로 지정하는 전력 제어부;
상기 전력 제어부의 지정 결과에 따라 상기 메모리 장치에 대한 다수의 요청의 처리 순서를 제어하는 중재부; 및
상기 중재부의 제어에 따라 상기 메모리 장치를 제어하는 명령을 생성하는 명령 생성부
를 포함하는 시스템.A memory device including a plurality of structural units;
A host that provides a request to read or write data to the memory device; And
And a memory controller controlling the memory device according to a request provided by the host, wherein the memory controller
A power control unit for designating some of the plurality of constituent units as a low power mode and the remaining operation modes as a normal mode every operation mode change period;
An arbitration unit controlling a processing order of a plurality of requests to the memory device according to a result of designation of the power control unit; And
Command generation unit for generating a command to control the memory device under the control of the arbitration unit
A system comprising a. 청구항 23에 있어서, 상기 전력 제어부는 상기 동작 모드 변경 주기마다 다수의 구성 단위의 동작 모드를 변경하여 지정하되, 상기 전력 제어부는 상기 동작 모드 변경 주기를 일정한 회수만큼 반복하는 경우 상기 다수의 구성 단위 각각이 적어도 한 번 상기 저전력 모드로 지정되도록 하는 시스템. The method according to claim 23, wherein the power control unit changes and designates an operation mode of a plurality of constituent units for each operation mode change period, and the power control unit repeats the operation mode change period a predetermined number of times, each of the plurality of constituent units The system to be assigned to the low power mode at least once.
KR1020140161881A 2014-11-19 2014-11-19 Memory controller and operating method thereof KR102204459B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140161881A KR102204459B1 (en) 2014-11-19 2014-11-19 Memory controller and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140161881A KR102204459B1 (en) 2014-11-19 2014-11-19 Memory controller and operating method thereof

Publications (2)

Publication Number Publication Date
KR20160059834A KR20160059834A (en) 2016-05-27
KR102204459B1 true KR102204459B1 (en) 2021-01-15

Family

ID=56106020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140161881A KR102204459B1 (en) 2014-11-19 2014-11-19 Memory controller and operating method thereof

Country Status (1)

Country Link
KR (1) KR102204459B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200117305A (en) 2019-04-03 2020-10-14 에스케이하이닉스 주식회사 Storage device, controller and operating method of controller thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068076A (en) * 2001-08-27 2003-03-07 Elpida Memory Inc Power control method for semiconductor memory, and semiconductor memory

Also Published As

Publication number Publication date
KR20160059834A (en) 2016-05-27

Similar Documents

Publication Publication Date Title
US7721011B1 (en) Method and apparatus for reordering memory accesses to reduce power consumption in computer systems
JP5229326B2 (en) Power consumption control method, power consumption control program and information processing system in multi-core CPU
US8909874B2 (en) Memory reorder queue biasing preceding high latency operations
US8799913B2 (en) Computing system, method and computer-readable medium for managing a processing of tasks
JP2013541765A5 (en)
US11552552B2 (en) Power management integrated circuit with bleed circuit control
CN105339917A (en) Separate memory controllers to access data in memory
US20230004204A1 (en) Neural network power management in a multi-gpu system
US20170083234A1 (en) Data storage device and data reading method thereof
CN107274926B (en) DRAM controller with adaptive precharge strategy
US10430113B2 (en) Memory control circuit and memory control method
KR20130020420A (en) Task scheduling method of semiconductor device
US8964443B2 (en) Method for improving bandwidth in stacked memory devices
KR102204459B1 (en) Memory controller and operating method thereof
US9966129B1 (en) Controller and control method for dynamic random access memory
TWI652682B (en) Dynamic random access memory and power management method thereof
KR101689458B1 (en) Semiconductor memory device and method for controlling semiconductor memory device
JP2017123569A5 (en) Information processing apparatus, information processing apparatus control method, and program
US20160239443A1 (en) Dma controller
US20150212949A1 (en) Storage control device and storage control method
US9747970B2 (en) Refresh circuit
US10007557B2 (en) Computing resource controller and control method for multiple engines to share a shared resource
US20150286411A1 (en) Memory controller, semiconductor memory device, and control method of memory controller
CN113076070A (en) Data processing method and device
JP2011034214A (en) Memory controller

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant