KR102202146B1 - 계류중인 외부 인터럽션 시험 명령 - Google Patents

계류중인 외부 인터럽션 시험 명령 Download PDF

Info

Publication number
KR102202146B1
KR102202146B1 KR1020197018260A KR20197018260A KR102202146B1 KR 102202146 B1 KR102202146 B1 KR 102202146B1 KR 1020197018260 A KR1020197018260 A KR 1020197018260A KR 20197018260 A KR20197018260 A KR 20197018260A KR 102202146 B1 KR102202146 B1 KR 102202146B1
Authority
KR
South Korea
Prior art keywords
external
computer
pending
instruction
tested
Prior art date
Application number
KR1020197018260A
Other languages
English (en)
Other versions
KR20190087557A (ko
Inventor
댄 그라이너
티모시 슬레겔
제프리 폴 쿠발라
마크 패럴
제임스 멀더
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20190087557A publication Critical patent/KR20190087557A/ko
Application granted granted Critical
Publication of KR102202146B1 publication Critical patent/KR102202146B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G06F9/4831—Task transfer initiation or dispatching by interrupt, e.g. masked with variable priority
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

계류중인 외부 인터럽션 시험 명령
계류중인 외부 인터럽션들에 대한 시험에 관한 것이다. 계류중인 외부 인터럽션 시험 명령은 계류중인 외부 인터럽션들에 대해서 시험한다. 계류중인 외부 인터럽션 들에 대한 상기 시험은 하나 또는 그 이상의 프로그램-명시된 서브 클래스들에 기초하고, 머신이 이들 클래스들의 인터럽션에 대해서 인에이블 되었는지에 관해서는 무관하다. 상기 명령은 이들 클래스들에 대해 계류중인 외부 인터럽션들이 존재하는 지에 관하여 시험될 이들 클래스들에 대한 표시를 제공한다.

Description

계류중인 외부 인터럽션 시험 명령
[0001] 본 발명의 하나 또는 그 이상의 실시 예들은, 일반적으로, 컴퓨팅 환경 내에서의 처리에 관한 것으로, 특히 그러한 처리를 개선하는 것에 관한 것이다.
[0002] 컴퓨팅 환경들은 하나의 컴퓨팅 환경 내 처리 순서를 변경하기 위해 인터럽트(an interrupt )를 제공하는 메커니즘을 종종 제공한다. 인터럽트(또한 인터럽션(interruption) 이라고도 함)는, 예를 들어, 다른 작업을 수행하기 위해 특정 프로그램을 실행하는 것을 일시적으로 중단시키는, 운영 체제 또는 프로세서에 대한 신호이다. 예로서, 인터럽트의 하나의 유형인, 외부 인터럽트(an external interrupt)는, 그 인트럽트를 처리하는 더 높은 우선 순위의 운영 체제 서브루틴 (a higher priority operating system subroutine)을 실행하기 위해, 현재 실행중인 프로그램이 중단되게 한다. 중앙 처리 장치의 인터럽션 메커니즘은 현재 프로그램으로부터 다른 처리를 위한 선택된 서브루틴으로 분기(a branch)를 강제한다. 인터럽트가 완료된 후, 중단된 프로그램은 재개될 수 있다.
[0003] 운영 체제를 위해서, 특정 자원에 대해 계류중인 인터럽션이 존재하는 지를, 그러한 클래스의 인터럽션에 대해 디스에이블 되어 있는 동안(while remaining disabled)에, 알려 줄 수 있다는 것은 바람직하다. 계류중인 외부 인터럽션이 존재하는 지를 결정할 수 있다는 것도 또한 유용할 것이다.
[0004] 이런 유형의 처리는 또한 다른 유형의 인터럽트들에 대해서도 일어날 수 있다.
[0005] 따라서, 종래 기술에서 전술한 문제를 해결할 필요가 있다.
[0006] 본 발명의 제1 실시 예는 컴퓨팅 환경 내에서 처리를 용이하게　하는 컴퓨터-구현 방법(a computer-implemented method)을 제공하고, 상기 컴퓨터-구현 방법은:　하나 또는 그 이상의 계류중인 외부 인터럽트들에 대해서 시험하기 위한 명령을 획득하는 단계(obtaining); 및 상기 명령을 실행하는 단계를 포함하며, 상기 실행하는 단계는: 상기 명령에 의해서 제공된 정보에 기초하여, 시험될 하나 또는 그 이상의 외부 인터럽션 서브 클래스들을 결정하는 단계(determining); 하나 또는 그 이상의 외부 인터럽션들이 시험될 상기 하나 또는 그 이상의 외부 인터럽션 서브 클래스들에 대해서 계류 중인지를 체크하는 단계(checking); 및 하나 또는 그 이상의 외부 인터럽션들이 시험될 상기 하나 또는 그 이상의 외부 인터럽션 서브 클래스들에 대해서 계류 중인지를 표시하는 단계(indicating)를 포함한다.
[0007] 본 발명의 다른 실시 예는 컴퓨팅 환경 내에서 처리를 용이하게 하기 위한 컴퓨터 시스템을 제공하고, 상기 컴퓨터 시스템은: 메모리; 및 상기 메모리와 통신하는 프로세서를 포함하며, 상기 컴퓨터 시스템은 방법을 수행하도록 구성되고, 상기 방법은: 하나 또는 그 이상의 계류중인 외부 인터럽트들에 대해서 시험하기 위한 명령을 획득하는 단계; 및 상기 명령을 실행하는 단계를 포함하며, 상기 실행하는 단계는: 상기 명령에 의해서 제공된 정보에 기초하여, 시험될 하나 또는 그 이상의 외부 인터럽션 서브 클래스들을 결정하는 단계(determining); 하나 또는 그 이상의 외부 인터럽션들이 시험될 상기 하나 또는 그 이상의 외부 인터럽션 서브 클래스들에 대해서 계류 중인지를 체크하는 단계(checking); 및 하나 또는 그 이상의 외부 인터럽션들이 시험될 상기 하나 또는 그 이상의 외부 인터럽션 서브 클래스들에 대해서 계류 중인지를 표시하는 단계(indicating)를 포함한다.
[0008] 본 발명의 또 다른 실시 예는 컴퓨팅 환경에서 처리를　용이하게 하기　위한 컴퓨터 프로그램 제품을 제공하고, 상기 컴퓨터 프로그램 제품은 처리 회로에 의해 판독 가능하고, 상기 본 발명의 단계들을 수행하기 위한 방법을 수행하기 위해 상기 처리 회로에 의한 실행 명령들을 저장하는 컴퓨터 판독 가능 저장 매체를 포함한다.
[0009] 본 발명의 또 다른 실시 예는 컴퓨터 판독 가능 저장 매체에 저장되고 디지털 컴퓨터의 내부 메모리로 로드 가능한 컴퓨터 프로그램을 제공하고, 상기 컴퓨터 프로그램은, 컴퓨터 상에서 실행될 때, 상기 본 발명의 단계들을 수행하기 위한, 소프트웨어 코드 부분들을 포함한다.
[0010] 본 발명의 또 다른 실시 예는 컴퓨터 프로그램을 제공하고, 상기 프로그램은 컴퓨터 판독 가능 저장 매체에 저장되고 상기 본 발명의 시스템의 내부 메모리로 로드 되며, 상기 시스템 상에서 실행될 때, 상기 본 발명의 단계들을 수행하기 위한, 소프트웨어 코드 부분들을 포함한다.
[0011] 컴퓨팅 환경에서 처리를　용이하게 하기　위한 컴퓨터 프로그램 제품의 제공을 통해, 종래 기술의 단점들이 극복되고　부가적인 장점들이 제공된다.　상기 컴퓨터 프로그램 제품은 처리 회로에 의해 판독 가능하고 방법을 수행하기 위한 명령들을 저장하는 저장 매체를 포함한다. 상기 방법은, 예를 들어, 하나 또는 그 이상의 계류중인 외부 인터럽트들에 대해서 시험하기 위한 명령을 획득하는 단계; 및 상기 명령을 실행하는 단계를 포함하고, 상기 실행하는 단계는: 상기 명령에 의해서 제공된 정보에 기초하여, 시험될 하나 또는 그 이상의 외부 인터럽션 서브 클래스들을 결정하는 단계(determining); 하나 또는 그 이상의 외부 인터럽션들이 시험될 상기 하나 또는 그 이상의 외부 인터럽션 서브 클래스들에 대해서 계류 중인지를 체크하는 단계(checking); 및 하나 또는 그 이상의 외부 인터럽션들이 시험될 상기 하나 또는 그 이상의 외부 인터럽션 서브 클래스들에 대해서 계류 중인지를 표시하는 단계(indicating)를 포함한다.
[0012] 본 발명의 하나 또는 그 이상의 실시 예들에 관련되는 방법들 및 시스템들이 또한 본 명세서에서 기술되고 청구된다. 또한 본 발명의 하나 또는 그 이상의 실시 예들에 관련되는 서비스들도 본 명세서에서 기술되고 청구된다.
[0013] 추가적인 특징들 및 장점들은 본 명세서에 기술 된 기술을 통해 실현된다.　다른 실시 예들도 본 명세서에 상세히 설명되고 청구범위에 기재된다.
[0014] 본 발명은, 아래의 도면들에서 예시한 바와 같이, 본 발명의 바람직한 실시 예들을 참조하여, 오직 예로서 기술될 것이다.
도 1a는 종래 기술에 따른, 그리고 본 발명의 바람직한 실시 예가 구현될 수 있는 컴퓨팅 환경의 일 예를 도시한다;
도 1b는 본 발명의 일 실시 예에 따라, 도 1a의 프로세서의 세부 사항들을 도시한다;
도 2a는, 본 발명의 바람직한 실시 예에 따라, 컴퓨팅 환경의 다른 예를 도시한다;
도 2b는, 도 2a의 메모리의 세부 사항들을 도시한다;
도 3은, 본 발명의 바람직한 실시 예에 따라, 계류중인 외부 인터럽션 시험 명령의 일 예를 도시한다; 그리고
도 4는, 본 발명의 바람직한 실시 예에 따라, 도 3의 계류중인 외부 인터럽션 시험 명령과 연관된 처리의 일 예를 도시한다;
[0015] 본 발명의 하나 또는 그 이상의 실시 예들에 따라, 컴퓨팅 환경 내의 처리가 계류중인 외부 인터럽션들에 대해 시험하는 기능을 제공함으로써 용이해진다.　본 명세서에 사용 된 바와 같이, "외부 인터럽트"라는 용어는 하나 또는 그 이상의 프로세서들(예를 들어, 단단히 결합된)을 갖는 컴퓨터 시스템 내에서 시작되나(originate), 프로그램에 대해 외부인(external to a program) 인터럽트이다.　이는 I/O 장치 또는 채널 서브 시스템에서 시작되는 입/출력(I/O) 인터럽트와 구별된다.
[0016] 계류중인 외부 인터럽션이 존재하는지를 결정함으로써, 운영 체제와 같은 제어 프로그램은, 환경 내 처리를 용이하게 하기 위해, 작업을 수행하는 것, 또는 작업의 발생을 회피하거나 금지하는 것을 포함 할 수 있는, 조치를 취할 수 있다.　예를 들어, 상기 제어 프로그램은 특정 조치들을 회피함으로써 자원 충돌들(resource conflicts) 또는 데드-락 시나리오(dead-lock scenarios)의 해결을 가속화 할 수 있다.　예를 들어, 상기 제어 프로그램은 운영 체제의 논리 프로세서가 하이퍼바이저 프로그램(a hypervisor program) 에 의해서 곧 디스페치 되지 않을(undispatched) 것임을 표시하는 경고 트랙 인터럽션(a warning track interruption )을 수신했을 때 타임-슬라이스(time-slice)가 만료되는 작업에 대한 장시간 실행 서비스(a long-running service )를 수행하는 것을 회피하거나, 또는 잠금(a lock )을 취득하는 것을 회피 할 수 있다. 　다른 예들도 존재한다.
[0017] 계류중인 외부 인터럽션들에 대해 시험하는 기능은 계류중인 외부 인터럽션 시험 명령을 포함하며, 이는, 계류중인 외부 인터럽션 에 대해서 시험하는데, 예를 들어 하나 또는 그 이상의 프로그램-명시된 서브 클래스들에 기초하여, 머신이 이들 클래스들의 인터럽션에 대해 인에이블 되었는지에 무관하게, 시험하며, 이에 관해서는 아래에서 더 상세하게 설명한다.
[0018] 본 발명의 하나 또는 그 이상의 실시 예들을 구현하고 사용하는 컴퓨팅 환경의 일 실시 예가 도 1a를 참조하여 기술된다.　한 예에서, 컴퓨팅　환경은, 미국, 뉴욕주 아몽크에 소재하는 인터내셔널 비즈니스 머신즈 코포레이션에 의해 공급되는, IBM ® z/Architecture®에 기초한다. z/Architecture 의 한 실시 예는, 2015년 3월 발표된 IBM　공보 No. SA22-7832-10의 "z/아키텍처 작동 원리"에 기술되어 있다.
[0019] 또 다른 예에서, 컴퓨팅 환경은 미국, 뉴욕주 아몽크에 소재하는 인터내셔널 비즈니스 머신즈 코포레이션에 의해 공급되는 IBM Power Architecture® 에 기초한다.　파우어 아키텍처의 한 실시 예는　2015 년 4 월 9 일 발표된 인터내셔널 비즈니스 머신즈 코포레이션" Power® ISA　Version 2.07B　"에 설명되어　있다. IBM, Power, Power Architecture, PowerPC, System z, z/VM, 및 z/Architecture 는 전세계 많은 지역들에서 등록된, 인터내셔널 비즈니스 머신즈 코포레이션의 상표들이다.
[0020] 컴퓨팅 환경은 또한 Intel x86 아키텍처들을 포함하되, 이에 국한되지 않는 다른 아키텍처들에 기초할 수도 있다.　　다른 예들도 또한 있다.
[0021] 도 1에 도시 된 바와 같이,　컴퓨팅 환경(100)은, 예를 들어, 범용 컴퓨팅 장치의 형태로, 도시된 컴퓨터 시스템(102)를 포함한다.　컴퓨터 시스템(102)는 하나 또는 그 이상의 프로세서들(104)(예를 들어, 중앙 처리 장치들(CPU들)), 메모리 (106)(예로서, 주 메모리 또는 저장소라 함), 및, 하나 또는 그 이상의 버스들 및/또는 다른 연결들(110)을 통해 서로 결합된, 하나 또는 그 이상의 입력/출력(I/O)인터페이스들(108)을　포함 할 수 있지만,　이에 한정되는　것은 아니다.
[0022] 버스(110)는, 메모리 버스 또는 메모리 제어기, 주변장치 버스(a peripheral bus), 가속 그래픽 포트(an accelerated graphics port), 및 다양한 종류의 버스 아키텍처들 중 어느 하나를 사용하는 프로세서 또는 로컬 버스를 포함하는, 여러 유형의 버스 구조들 중 하나 또는 그 이상을 나타낸다.　예를 들어, 이러한 아키텍처들에는 ISA(Industry Standard Architecture) 버스, MCA(Micro Channel Architecture) 버스, EISA(Enhanced ISA) 버스, VESA(Video Electronics Standards Association) 로컬 버스, 및 PCI(Peripheral Component Interconnect) 버스가 포함되지만, 이에 한정되는 것은 아니다.
[0023]　메모리 (106)는, 예를 들어, 프로세서들 (104)의 로컬 캐시들 (122)에 결합 될 수 있는, 공유 캐시와 같은 캐시 (120)를 포함 할 수 있다. 또한, 메모리 (106)는 하나 또는 그 이상의 프로그램들 또는 애플리케이션들 (130), 운영 체제 (132), 및 하나 또는 그 이상의 컴퓨터 판독 가능 프로그램 명령들 (134)을 포함 할 수 있다. 컴퓨터 판독 가능 프로그램 명령들 (134)은 본 발명의 실시 예들의 기능들을 수행하도록 구성 될 수 있다.
[0024] 컴퓨터 시스템(102)는 또한, 예를 들어 I/O 인터페이스(108)를 통해, 하나 또는 그 이상의 외부 I/O 장치들(140), 하나 또는 그 이상의 네트워크 인터페이스들(142), 및 / 또는 하나 또는 그 이상의 데이터 저장 장치들(144)과 통신 할 수 있다.　외부 장치들의 예에는 사용자 단말기, 테이프 드라이브, 포인팅　디바이스, 디스플레이 등이 포함된다. 네트워크 인터페이스(142)는 컴퓨터 시스템 (102)이 근거리 통신망(LAN), 일반 광역 네트워크(WAN), 및/또는 공용 네트워크 (예: 인터넷)와 같은, 다른 컴퓨팅 장치들 또는 시스템들과의 통신을 제공하는, 하나 또는 그 이상의 네트워크와 통신할 수 있도록 해준다.
[0025]　데이터 저장 장치(144)는 하나 또는 그 이상의 프로그램들(146), 하나 또는 그 이상의 컴퓨터 판독 가능 프로그램 명령들(148) 및/또는 데이터 등을 저장할 수 있다. 컴퓨터 판독 가능 프로그램 명령들은 본 발명의 실시 예들의 기능들을 수행하도록 구성 될 수 있다.
[0026] 컴퓨터 시스템(102)는 착탈식/비착탈식, 휘발성/비휘발성 컴퓨터 시스템 저장 매체를 포함할 수 있거나 그러한 것에 결합될 수 있다.　예를 들어, 컴퓨터 시스템(102)는 비착탈식, 비휘발성 자기 매체(일반적으로 "하드 드라이브"로 지칭 됨), 착탈식, 비휘발성 자기 디스크(예를 들어, "플로피 디스크")로부터의 판독 및 그 자기 디스크에의 기록을 위한 자기 디스크 드라이브, 및, CD-ROM, DVD-ROM 또는 다른 광 매체와 같은, 착탈식, 비휘발성 광 디스크로부터의 판독 또는 그 광 디스크에의 기록을 위한 광 디스크 드라이브를 포함하거나 그러한 것에 결합될 수 있다.　다른 하드웨어 및/또는 소프트웨어 컴포넨트들이 컴퓨터 시스템(102)과 함께 사용될 수 있음을 이해해야 한다. 이들의 예에는 마이크로 코드, 장치 드라이버들, 리던던트 처리 장치들, 외장형 디스크 드라이브 어레이들, RAID 시스템들, 테이프 드라이브들 및 데이터 아카이브 저장 시스템들 등이 포함되지만 이에 한정되지는 않는다.
[0027] 컴퓨터 시스템(102)은 다수의 다른 범용 또는 특수 목적 컴퓨팅 시스템 환경들 또는 구성들과 동작 가능할 수 있다. 컴퓨터 시스템(102)과 함께 사용하기에 적합 할 수 있는 잘 알려진 컴퓨팅 시스템들, 환경들 및/또는 구성들의 예로는 퍼스널 컴퓨터(PC) 시스템들, 서버 컴퓨터 시스템들, 씬(thin) 클라이언트들, 씩(thick) 클라이언트들, 핸드헬드 또는 랩탑 장치들, 멀티프로세서 시스템들, 마이크로프로세서-기반 시스템들, 셋톱 박스들, 프로그램 가능 가전 제품들, 네트워크 PC들, 미니 컴퓨터 시스템들, 메인 프레임 컴퓨터 시스템들 및, 상기 시스템들 또는 장치들 중 어느 하나를 포함하는 분산 형 클라우드 컴퓨팅 환경 등을 포함하지만 이에 한정되는 것은 아니다.
[0028] 프로세서(104)의 일 예에 관한 더 상세한 설명은 도 1b를 참조하여 기술된다.　프로세서(104)는　명령　들을 실행하는데 사용되는 복수의 기능 컴포넌트들을 포함한다.　이들 기능 컴포넌트들은, 예를 들어, 실행될 명령을 페치하기위한 명령 페치 컴포넌트(150);　상기 페치 된 명령들을 디코드 하고 상기 디코드 된 명령들의 오퍼랜드들을 획득하기 위한 명령 디코드 장치(152);　상기 디코드 된 명령들을 실행하기 위한 명령 실행 컴포넌트들(154);　필요한 경우 명령 실행을 위해 메모리에 액세스하는 메모리 액세스 컴포넌트(156);　및 실행 된 명령들의 결과들을 제공하기 위한 라이트 백 컴포넌트(160)를 포함한다.　이들 컴포넌트들 중 하나 또는 그 이상은 본 발명의 일 실시 예에 따라, 계류중인 외부 인터럽션 시험 명령(166)을 실행하는데 사용될 수 있고, 이에 관해서는 후술한다.
[0029]프로세서(104)는 또한, 일 실시 예에서, 하나 또는 그 이상의 기능 컴포넌트들에 의해 사용될 하나 또는 그 이상의 레지스터들(170)을 포함한다.
[0030] 본 발명의 하나 또는 그 이상의 실시 예들을 구현하고 사용하는 컴퓨팅 환경의 다른 실시 예가 도 2a를 참조하여 설명된다.　이 예에서, 컴퓨팅 환경(200)은, 예컨대, 네이티브 중앙 처리 장치(CPU)(202), 메모리(204), 및, 예를 들어, 하나 또는 그 이상의 버스들(208) 및/또는 다른 접속들을 통해, 서로 연결된 하나 또는 그 이상의 입출력 장치들 및/또는 인터페이스들(206)을 포함한다.　예로서, 컴퓨팅 환경(200)은 IBM PowerPC® 프로세서 또는 IBM pSeries 서버; 및/또는 인터내셔널 비즈니스 머신즈 코포레이션 또는 기타 회사들이 공급하는 아키텍처들에 기초하는 기타 머신들을 포함할 수 있다.　
[0031] 네이티브 중앙 처리 장치(202)는, 환경 내에서 처리 중에 사용되는 하나 또는 그 이상의 일반 레지스터들 및/또는 하나 또는 그 이상의 특수 목적 레지스터들과 같은 하나 또는 그 이상의 네이티브 레지스터들(210)을 포함한다.　이들 레지스터들은 특정 시점에서 환경 상태를 나타내는 정보를 포함한다.
[0032] 더 나아가서, 네이티브 중앙 처리 장치(202)는 메모리(204)에 저장된 명령들 및 코드를 실행한다. 하나의 특정 예에서, 상기 중앙 처리 장치는 메모리 (204)에 저장된 에뮬레이터 코드(212)를 실행한다. 이 코드는 한 아키텍처에서 구성된 컴퓨팅 환경이 다른 아키텍처를 에뮬레이트 할 수 있게 해 준다.　예를 들어, 에뮬레이터 코드(212)는　z/아키텍처가 아닌 아키텍처들에 기초한 머신들, 예를 들어 PowerPC 프로세서들, pSeries　서버들, 또는 다른 서버들 또는 프로세서들이 z/아키텍처를 에뮬레이트 하여 z/아키텍처에 기초하여 개발된 소프트웨어 및 명령들을　실행할 수 있게 해 준다.
[0033] 에뮬레이터 코드(212)에 관한 더 상세한 설명은 도 2b 를 참조하여 기술된다.　메모리(204)에 저장된 게스트 명령들(250)은 네이티브 CPU(202)의 아키텍쳐가 아닌 아키텍쳐에서 실행되도록 개발 된 소프트웨어 명령들(예를 들어, 머신 명령들에 관련되는)을 포함한다. 예를 들어, 게스트 명령들(250)은 z/아키텍처 프로세서 상에서 실행하도록 설계되었지만, 예를 들어 Intel® 프로세서인, 네이티브 CPU(202)상에서 에뮬레이트 될 수 있다.　한 예에서, 에뮬레이터 코드(212)는 메모리(204)로부터 하나 또는 그 이상의 게스트 명령들 (250)을 획득하고 획득 된 명령들에 대한 로컬 버퍼링을 선택적으로 제공하기 위한 명령 페치 루틴(252)을 포함한다.　또한, 획득 된 게스트 명령의 유형을 결정하고 상기 게스트 명령을 하나 또는 그 이상의 대응하는 네이티브 명령들 (256)로 변환하기 위한 명령 변환 루틴(254)을 포함한다. 이 변환은, 예를 들어, 상기 게스트 명령에 의해 수행 될 기능을 식별하는 것과 그 기능을 수행하기 위한 네이티브 명령(들)을 선택하는 것을 포함한다. Intel은 미국과 다른 나라들에서 인텔 코포레이션 또는 그 자회사들의 상표 또는 등록된 상표이다.
[0034] 또한, 에뮬레이터(212)는 네이티브 명령들이 실행되도록 하는 에뮬레이션 제어 루틴(260)을 포함한다.　에뮬레이션 제어 루틴(260)은 네이티브 CPU(202)로 하여금 하나 또는 그 이상의 이전에 획득 된 게스트 명령들을 에뮬레이트하는 네이티브 명령들의 루틴을 실행하게 하고, 그러한 실행의 종료 시에, 다음 게스트 명령 또는 일 군의 게스트 명령들을 획득하는 것을 에뮬레이트 하기 위해 상기 명령 페치 루틴에 제어를 반환(return)하게 할 수 있다.　네이티브 명령들(256)의 실행은 메모리(204)로부터 레지스터로 데이터를 로드하는 단계;　레지스터로부터 데이터를 메모리에 다시 저장하는 단계;　또는 상기 변환 루틴에 의해 결정되는 어떤 유형의 산술 또는 논리 연산을 수행하는 단계를 포함 할 수 있다.
[0035]　각 루틴은, 예를 들어, 소프트웨어로 구현되고, 상기 소프트웨어는 메모리에 저장되며, 네이티브 중앙 처리 장치(202)에 의해 실행된다. 다른 예에서, 하나 또는 그 이상의 루틴들 또는 연산들은 펌웨어, 하드웨어, 소프트웨어 또는 이들의 조합으로 구현된다.　에뮬레이트 된 프로세서의 레지스터들은 상기 네이티브 CPU의 레지스터들(210)을 사용하여 또는 메모리(204) 내의 위치들을 사용하여 에뮬레이트 될 수 있다. 실시 예들에서, 게스트 명령들(250), 네이티브 명령들 (256) 및 에뮬레이터 코드(212)는 동일한 메모리 내에 상주 하거나 또는 다른 메모리들 사이에서 분산 될 수 있다.
[0036] 본 명세서에서 사용 된 바와 같이, 펌웨어는, 예를 들어, 프로세서의 마이크로 코드, 밀리 코드 및/또는 매크로 코드를 포함한다.　펌웨어는, 예를 들어, 하드웨어 레벨 명령들(the hardware-level instructions) 및/또는 상위 레벨 머신 코드의 구현에 사용 되는 데이터 구조(data structures used in implementation of higher level machine code)를 포함한다. 일 실시 예에서, 펌웨어는, 예를 들어, 소유권 있는 코드(proprietary code)를 포함하며, 이 소유권 있는 코드는 통상적으로 마이크로 코드로 전달되며, 하부의 하드웨어(the underlying hardware)에 특정된 신뢰 소프트웨어 또는 마이크로 코드를 포함하고 시스템 하드웨어에 대한 운영 체제 액세스를 제어한다.
[0037] 획득되고, 변환되고 실행되는 게스트 명령 (250)은, 예를 들어, 계류중인 외부 인터럽션 시험 명령(Test Pending External Interruption instruction)이며, 이하에서 이를 설명한다. 상기 명령은, 하나의 아키텍처(예: z/Architecture)를 가지고 있고, 메모리에서 페치되어, 다른 아키텍처 (예: PowerPC, pSeries, Intel 등)의 네이티브 명령들(256)의 시퀀스로 변환되어 표현된다. 그런 다음 이들 네이티브 명령들은 실행된다.
[0038] 일 실시 예에서, 상기 계류중인 외부 인터럽션 시험 명령은 선택된 계류중인 외부 인터럽션들에 대해서 시험하는데, 예를 들어, 인터럽션의 해당 클래스 또는 클래스들에 대해 머신이 인에이블되었는지(enabled)에 관해 무관하게 그리고 계류중인 외부 인터럽션 조건을 클리어함(clearing)이 없이, 상기 명령에 의해서 제공된 하나 또는 그 이상의 프로그램-명시된 서브 클래스들에 기초하여 시험한다. 계류중인 외부 인터럽트들에 대해 시험하는 데는 여러 이유들이 있을 수 있다.　예를 들어, 제어 프로그램 (예: 운영 체제)은, 예를 들어, 인터럽션 큐들과 같은 큐들을 관리하는 단계(managing queues), 작업들을 디스패치하는 단계(dispatching tasks), 등을 포함하는, 다양한 이유들 때문에, 인터럽션들에 대해서 디스에이블되어(disabled) 운영되고 있을 수 있다. 또한, 다양한 경우들에서, 제어 프로그램은 조치를 취하기 전에 조치의 유효성(the efficacy of an action)을 결정할 필요가 있을 수 있다.　그러한 조치들의 예에는 환경의 가상 컴퓨터를 관리하는 하이퍼 바이저가 논리적 CPU(락 타임-아웃 가능성이 있는(potential for lock time-outs))의 디스패치 해제(undispatch )를 시도 할 때 중요한 시스템 락을 홀드하는(hold) 프로세스를, 가상 환경에서, 디스패치 하는 것; 프로세스와 간섭할 수 있는 높은-우선순위의 인터럽션들(예를 들어, 오동작 경보, 긴급 신호)이 계류 중일 때 프로세스를 디스패치 하는 것 포함된다.　따라서, 본 발명의 일 실시 예에 따라, 계류중인 외부 인터럽션들에 대해 시험하기 위한 시험 메카니즘이 제공된다.　이 메커니즘에는, 예를 들어, 계류중인 외부 인터럽션 시험 명령이 포함된다.　일 실시 예에서, 상기 계류중인 외부 인터럽션 시험 명령은 하드웨어/소프트웨어 인터페이스에서 단일 아키텍처 된 명령이다.
[0039] 계류중인 외부 인터럽션 시험 명령의 일 예가 도 3을 참조하여 설명된다.　일 예시에서, 계류중인 외부 인터럽션 시험(TPEI)명령(300)은 계류중인 외부 인터럽션 시험 연산을 지정하기 위한 오피코드를 갖는 오피 코드(opcode) 필드(302); 제1레지스터 필드(R1)(304);　및 제 2 레지스터 필드(R2)(306)를 포함한다. 일　실시 예에서, 상기 명령의 필드들은 서로 분리되어 있고 독립적이다. 그러나, 다른 실시 예에서, 하나 이상의 필드가 결합 될 수 있다.　또한, 상기 명령의 필드와 관련된 첨자 번호는 필드가 적용되는 오퍼랜드를 나타낸다. 예를 들어, 첨자 1을 갖는 모든 필드는 제 1 오퍼랜드와 연관되고, 첨자 2를 갖는 모든 필드는 제 2 오퍼랜드와 연관된다.
[0040]　일 예에서, R2(306)에서　명시된 레지스터는　계류중인 외부 인터럽션들에 대해 시험하기 위해 선택 될 수 있는 하나 또는 그 이상의 외부 인터럽션 서브 클래스를 나타내는 마스크(310)를 포함한다.　일 실시 예에서, 이들 외부 인터럽션들은 하나 또는 그 이상의 프로세서들(예를 들어, 단단히 결합 된)을 갖는 컴퓨터 시스템 내에서부터 시작되지만(originate), 프로그램으로부터는 외부이며(external from a program), I/O 장치 또는 채널 서브 시스템으로부터 시작되는 것은 아니다.　시험하기 위해 선택 될 수 있는 예시적 서브클래스들과 마스크 내의 연관된 예시적인 비트 위치들이 이하에서 도시된다.　일 실시 예에서, 일반 R2 의 다른 비트들은 유보되고 0들을 포함하도록 되어있다;　그렇지 않으면 프로그램은 향후 호환성이 작동하지 않을 수 있다.
Figure 112019064680198-pct00001
[0041] 다른 많은 서브 클래스들이 제공 될 수 있다.　추가 실시 예에서, 다음 서브 클래스들 중 하나 또는 그 이상이 시험을 위해 선택 될 수 있다:
Figure 112019064680198-pct00002
[0042] 다른 가능성들도 또한 존재한다.
[0043] 일 실시 예에서, 이 명령에서, 인터럽션은 서브클래스에 대해 계류중인 것으로 간주되는데, 서브 클래스가, 제어 0과 같은, 선택된 제어 레지스터에서 인에이블 되었는지에 무관하게, 또는 서브 클래스가, 프로그램 상태 워드 (PSW)와 같은, 다른 제어 레지스터에서 선택된 비트의 세팅과 무관하게, 서브클래스에 대해 계류중인 것으로 간주되며, 이에 관해서 후술한다. 일 예시에서, 제어 레지스터 0은 CPU에서 제어 정보를 제공하기 위해 사용된다.　제어 레지스터 0은 위에 나열된 각각의 서브 클래스에 대한 표시들을 포함한다.　일 예에서, 위에 열거 된 비트 수들은 각각의 서브 클래스들에 대한 제어 레지스터의 동일 비트 수들이다.　제어 레지스터 0의 비트가, 예를 들어, 1로 세트 되면, 대응 서브 클래스는 인에이블 된다.　또한, 일 예에서, 프로그램 상태 워드(PSW)는 상태 레지스터 및 프로그램 카운터의 기능들을 수행하는 제어 레지스터이다.　 상기 프로그램 상태 워드는 조건 코드, 명령 어드레스 및 기타 정보를 포함하되, 이에 국한되지 않는, 적절한 프로그램 실행을 위해 사용되는 정보가 포함된다.　PSW의 선택된 비트 (예: 비트 7)는 외부 마스크를 지정하고, 예를 들어, 위에 열거된 조건들과 같이, 외부 클래스에 포함 된 조건들에 의해서 CPU가 인터럽션들에 대해 인에이블 될 것인지를 제어한다.
[0044] 상술　한　바와　같이,　R2필드에 더하여, 상기 계류중인 외부 인터럽션 시험 명령은 R1 필드(304)를 포함하는데, 이는 계류중인 인터럽션 서브 클래스들의 마스크(320), 즉 상기 선택된 서브 클래스들에 대해서 외부 인터럽트들이 계류중인 지를 표시하는 마스크를 갖는 일반 레지스터를 지정한다.　
[0045] 상기 계류중인 외부 인터럽션 시험 명령의 일 예시 연산에서, 만일 외부 인터럽션이 지정된 서브 클래스에 대해 계류 중이라면, 일반 레지스터 R1 내의 대응 비트는,　예를 들어, 1로 세트 되고;　그렇지 않은 경우, 상기 일반 레지스터 R1 내의 대응 비트는, 예를 들어, 0으로 세트 된다.　일반 레지스터 R1내의 다른 비트 위치들은, 일 예에서, 0으로 세트 된다.
[0046] 일반 레지스터 R1 의 최종 비트 위치가,　예를 들어, 1을 포함하면, 상기 명령은, 예로서, 조건 코드 1을 세트 함에 의해서 완료한다.　그렇지 않은 경우, 상기 명령은, 예로서, 조건 코드 0을 세트 하여 완료한다.　특히, 실행에 기초하여, 다음의 최종 조건 코드들 중 하나가 될 수 있다: 0 - 외부 인터럽션들의 시험된 서브 클래스들 중 어느 것도 계류 중이 아니거나, 또는 어느 서브클래스들도 시험 받지 않았다; 또는 1 - 외부 인터럽션들의 시험된 서브클래스들 중 하나 또는 그 이상이 계류 중이다.
[0047] 더 나아가서, 다음과 같은 프로그램 예외들이 발생할 수 있다: 연산 (설치되지 않은 계류중인 외부 인터럽션 시험 퍼실리티).　특권적 연산(privileged operation);　및/또는 트랜잭션 강제(transaction constraint)(트랜잭션을 실행하는 것이 강제됨).
[0048] 일 실시 예에서, 계류중인 외부 인터럽션 시험 명령은 서브 클래스 인에이블먼트를 고려하지 않는다.　또한, Z/아키텍처를 위한 일 실시 예에서, 일반 레지스터들 R1 및 R2 에서의 정의된 비트 위치들은, 예를 들어, 제어 레지스터0에서의 대응 외부 인터럽션 서브클래스 인에이블먼트 제어들과 매치한다(match).
[0049] 또 다른 실시 예에서, 계류중인 외부 인터럽트 시험 명령(the Test Pending External Interrupt instruction )은, 예를 들어, 가상화 된 환경들에서의 해석적 실행(interpretive execution)에 사용될 수 있다.　일 실시 예에서, 하이퍼 바이저 또는 호스트(예를 들어, z/VM®) 및 프로세서(예를 들어, System z®) 하드웨어/펌웨어는 게스트 운영 체제 및 호스트로부터 또는 게스트 운영 체제 및 호스트로(from/to) 제어의 이전을 요구함이 없이 게스트 운영 체제 연산들을 처리하기 위해 제어된 협력 방식으로(in a controlled cooperative manner) 서로 상호 작용한다. 게스트 연산들은, 페이지 가능한 저장 모드 게스트(a pageable storage mode guest)를 포함하는, 게스트를 위해 명령들이 해석적으로 실행되게 하는 퍼실리티를 통해 호스트 개입 없이 직접적으로 실행될 수 있다. 이 퍼실리티는 하나의 명령을 제공하는데, 이를 해석적 실행 시작(Start Interpretative Execution: SIE) 명령이라 하며, 이 명령은 호스트가 발행 할 수　있고, 상태 설명(a state description )이라 하는, 제어 블록을 지정하며, 이 제어 블록은 게스트(가상 머신) 상태를 홀드(hold)하고, 예를 들어, 게스트 아키텍처 모드의 표시들(indications of guest architectural mode), 게스트 아키텍처 특징들(guest architectural features), 게스트 레지스터들, 실행 제어들 등을 제어한다. 상기SIE 명령은 머신을 해석적 실행 모드(an interpretative execution mode)로 배치하여 호스트 관심을 요구하는 조건이 발생될 때까지 게스트 명령들 및 인터럽션들이 직접적으로 처리되도록 한다. 그러한 조건이 발생되면, 해석적 실행은 종료되고, 호스트 인터럽션이 발생되거나 또는 발생된 조건의 상세 내용들의 저장을 상기 SIE 명령이 완료하는데; 후자를 인터셉션(interception)이라 한다. 계류중인 외부 인터럽션 명령이 또한 사용될 수 있는 것도 이러한 환경에서이다.
[0050] 예를 들어, 계류중인 외부 인터럽션 명령은, 경고 트랙 인터럽션들 (warning track interruptions )에 대해서 시험하기 위해 사용될 수 있으며, 이러한 경고 트랙 인터럽션들은, 일 실시 예에서, 게스트 구성들(guest configurations)에 대해서는 이용 가능하고 게스트가 아닌 구성들에 대해서는 이용 가능하지 않다. 상기 경고 트랙 퍼실리티는 게스트가 아닌 구성들에서 이용 가능하지 않기 때문에, 일 실시 예에서,　일반 레지스터 R1 의 비트30은, 호스트 레벨 0 (예를 들어, 하이퍼 바이저)에서 동작하는 구성에 대해서는, 예를 들어, 1로 세트 되지 않는다. 다른 예들도 존재한다.
[0051] 일 예에서, 계류중인 외부 인터럽션 시험 명령의 해석적 실행은 상태 기술의 실행 제어에 종속된다.　일 실시 예에서, 선택된 비트, 예를 들어, 상태 기술의 실행 제어 D(ECD) 필드의 비트 3은 TPEI가 해석적으로 실행되게 할 것인지를 제어한다.　만일 TPEI의 게스트 실행이 시도되었지만, ECD.3이, 예를 들어, 1이 아니면, 게스트 실행은 금지되고, 명령 인터셉션(예를 들어, 코드 4) 조건이 인지된다.
[0052] 또한, 상태 설명의 개입 요청들(V)필드(intervention requests (V)field) 는 TPEI 명령의 실행에 기초하여 검사 될 수 있다.　예를 들어, 상기 V필드의 경고 트랙(T) 및 외부 호출(X) 비트들 (즉, 비트 2 및 4)는 마스크(310)에 세트 되는 이들 서브클래스들 (예를 들어, 비트 30 및 50)에 대응하는 비트들에 기초하여 검사 될 수 있다
[0053] 더 나아가서, 새로운 개입 요청 확장(VX) 필드(a new intervention requests extended (VX) field)가 상태 설명에 정의된다.　상기 VX 필드의 비트 0 및 1은 스레드 특정 표시들(thread specific indications )을 나타내는데, 이들은, 각각, 게스트 긴급 신호 인터럽션 및 게스트 오작동 경보 인터럽션이 계류중임을 표시한다.　이들 비트들은 호스트 프로그램에 의해서 세트 되고 리세트 되며, TPEI의 해석적 실행에 기초하여 검사된다.　예를 들어, 상기 VX 필드의 비트 0 및 1은, 예를 들어, 마스크 (310)에 세트 되는 비트 49 및 48에 기초하여 검사된다.
[0054] 다른 예들도 또한 가능하다.
[0055] 계류중인 외부 인터럽션 시험 명령의 실시 예들에 관한 더 상세한 설명은 도 4를 참조하여 기술된다.　일 예시에서, 계류중인 외부 인터럽트들에 대해 시험하기 위한 명령, 예를 들어, 계류중인 외부 인터럽트 시험 명령이 획득된다 (단계 400). 이 명령은, 일 예에서, 단일의 아키텍처된 명령이다.　상기 명령은, 그 후, 프로세서에 의해 실행된다(단계 402).
[0056] 상기 실행은, 예를 들어, 상기 명령에 의해 제공되는 정보에 기초하여, 시험될 하나 또는 그 이상의 외부 인터럽션 서브 클래스들을 결정하는 단계 (404)를 포함한다. 예를 들어, 상기 명령의 R2 에 의해서 지정된 레지스터 내에 포함된 마스크는　복수 표시기들(a plurality of indicators)(예를 들어, 복수의 비트들)을 포함한다.　상기 표시기들 중 하나 또는 그 이상은 계류중인 외부 인터럽션들에 대해 시험하기 위해 선택 될 수 있는 하나 또는 그 이상의 외부 인터럽션 서브 클래스들에 대응한다.　예를 들어, 한 표시기 (예를 들어, 비트 30)는 경고 트랙 인터럽션들에 대응한다;　다른 한 표시기 (예를 들어, 비트 48)는 오작동 경보에 대응한다;　또 다른 한 표시기 (예를 들어, 비트 49)는 비상 신호에 대응한다; 그리고 또 다른 표시기 (예를 들어, 비트 50)는 외부 호출에 대응한다.　만일 한 표시기가 특정 값 (예를 들어, 1)으로 세트 되면, 상기 세트 된 표시기에 대응하는 서브 클래스는 계류중인 외부 인터럽션들에 대해 시험되어야 한다.　예를 들어, 만일 비트 49가 1로 세트 되면, 긴급 신호들을 위해 계류중인 외부 인터럽션들에 대한 시험이 수행된다.　하나 또는 그 이상의 표시기들이 세트 될 수 있다.
[0057] 각각의 세트 된 표시자에 대해, 외부 인터럽션들이 상기 세트 된 표시자에 대응하는 서브 클래스에 대해 계류 중인지에 관한 체크(check)가 이루어 진다(단계406). 예를 들어, 만일 비트49가 세트 되면, 외부 인터럽션들이 긴급 신호들에 대해 계류 중인지에 관한 체크가 이루어 진다(단계406). 일 예에서, 이 체크에서, 해석적 실행이 적용되지 않는 경우, CPU는 계류중인 외부 인터럽션들이 있는지를 추적하고, CPU는 인터럽션이 계류 중인지를 결정하기 위해 자신의 계류중인 인터럽션 래치들(its pending interruption latches)을 시험한다.　　
[0058] 해석적 실행이 적용되는 경우, 하드웨어 인터럽션들이 호스트에 제공되고, 호스트는 하드웨어 인터럽션들이 게스트로 향하는지(targeted)를 결정한다. 만일 하드웨어 인터럽션들이 게스트로 향한다면, 호스트는 게스트 상태 설명 내의 계류중인 인터럽션 비트를 세트 한다. 만일 게스트가 상기 인터럽션 클래스가 디스패치될 때 그 것에 대해 인에이블 되어 있다면, 하드웨어 인터럽션들은 게스트에 제공되고; 그렇지 않으면, 상기 인터럽션은 계류 중으로 남는다. 게스트 프로그램이 TPEI 명령을 실행할 때, CPU (예를 들어, Millicode)는 응답을 나타내기(formulate)위해 게스트의 상태 설명 내의 계류중인 비트들을 검사한다.
[0059] 만일 외부 인터럽션이 시험되는 서브 클래스에 대해 계류 중이면, 그 사실을 표시하는 표시가 제공된다(단계 408). 예를 들면, 시험될 서브클래스에 대응하는R1에 명시된 레지스터에 제공된 마스크 내의 하나의 표시자(예를 들어, 하나의 비트)가 세트 된다(예를 들어, 1로).　이 동일 처리는 계류 중인 외부 인터럽트들을 갖는 각각의 시험된 서브 클래스에 대해 발생한다.
[0060] 또한, 일 예에서, 인터럽션들의 시험된 서브 클래스들 중 적어도 하나가 계류 중인지를 표시하는 요약 표시가 제공되는데, 예를 들어, 조건 코드에 제공된다. 예를 들어, 만일 인터럽션들의 시험된 서브 클래스들 중 하나도 계류 중이 아니면, 상기 조건 코드는 0으로 세트 된다; 만일 인터럽션들의 시험된 서브 클래스들 중 적어도 하나가 계류 중이면, 상기 조건 코드는 1로 세트 된다
[0061] 명령을 실행하는 CPU에 대해 하나 또는 그 이상의 선택된 외부 인터럽션들이 계류 중인지를 결정하는 계류 중인 외부 인터럽션 시험(Test Pending External Interruption: TPEI) 명령에 관하여 지금까지 상세하게 설명하였다. 일 실시 예에서, TPEI는 하나 또는 그 이상의 특정 서브 클래스들에 기초하여 하나 또는 그 이상의 외부 인터럽션들이 계류 중인지를 결정한다; 그리고 TPEI는 상기 하나 또는 그 이상의 외부 인터럽션들을 클리어함이 없이 그렇게 한다. 계류중인 외부 인터럽션들에 대해 시험함으로써, 조치 없음(non-action)들을 포함하는, 조치들이 컴퓨팅 환경 내에서의 처리를 용이하게 하여 그 성능을 향상시키기 위해 취해질 수 있다. 제어 프로그램은, 특정 자원에 대해 계류중인 인터럽션이 존재하는 지를, 인터럽션의 그 클래스의 대해 디스에이블로 남아있는 동안에도, 결정할 수 있다. 본 발명의 하나 또는 그 이상의 실시 예들은 컴퓨터 기술에 불가분하게 결합되어 있으며, 컴퓨터 내에서의 처리를 용이하게 하여, 그 성능을 향상시킨다.
[0062] 본 발명은 시스템, 방법, 및/또는 통합의 모든 가능한 기술적 세부 수준에서 컴퓨터 프로그램 제품이 될 수 있다. 컴퓨터 프로그램 제품은 컴퓨터 판독 가능 저장 매체를 포함할 수 있으며, 이 매체 상에 프로세서가 본 발명의 실시 예들을 수행하도록 하는 컴퓨터 판독 가능 프로그램 명령들을 갖는다.
[0063] 상기 컴퓨터 판독 가능 저장 매체는 명령 실행 장치에 의해 사용될 명령들을 유지 및 저장할 수 있는 유형의(tangible) 장치일 수 있다. 상기 컴퓨터 판독 가능 저장 매체는, 예를 들면, 전자 저장 장치, 자기 저장 장치, 광 저장 장치, 전자기 저장 장치, 반도체 저장 장치, 또는 전술한 것들의 모든 적절한 조합일 수 있으며, 그러나 이에 한정되지는 않는다. 컴퓨터 판독 가능 저장 매체의 더 구체적인 예들의 비포괄적인 목록에는 다음이 포함될 수 있다: 휴대용 컴퓨터 디스켓, 하드 디스크, 랜덤 액세스 메모리(RAM), 판독-전용 메모리(ROM), 소거 및 프로그램가능 판독-전용 메모리(EPROM 또는 플래시 메모리), 정적 랜덤 액세스 메모리(SRAM), 휴대용 컴팩트 디스크 판독-전용 메모리(CD-ROM), 디지털 다용도 디스크(DVD), 메모리 스틱, 플로피 디스크, 천공-카드들 또는 명령들이 기록된 홈에 있는 융기된 구조들 같이 기계적으로 인코드 된 장치, 및 전술한 것들의 모든 적절한 조합. 본 명세서에서 사용될 때, 컴퓨터 판독 가능 저장 매체는 무선 전파들이나 다른 자유롭게 전파되는 전자기파들, 도파 관이나 기타 전송 매체(예를 들어, 광섬유 케이블을 통해 전달되는 광 펄스들)를 통해 전파되는 전자기파들, 또는 선(wire)을 통해 전송되는 전기 신호들 같이 그 자체로 일시적인(transitory) 신호들로 해석되지는 않는다.
[0064] 본 명세서에 기술되는 컴퓨터 판독 가능 명령들은, 예를 들어, 인터넷, 근거리 통신망, 광역 통신망 및/또는 무선 네트워크 등의 통신망(네트워크)을 통해 컴퓨터 판독 가능 저장 매체로부터 각각 컴퓨팅/처리 디바이스들로 또는 외부 저장 장치로부터 외부 컴퓨터로 다운로드 될 수 있다. 상기 통신망은 구리 전송 케이블들, 광 전송 섬유들, 무선 전송, 라우터들, 방화벽들, 스위치들, 게이트웨이 컴퓨터들 및/또는 엣지 서버들을 포함할 수 있다. 각 컴퓨팅/처리 장치 내 네트워크 어댑터 카드 또는 네트워크 인터페이스는 상기 통신망으로부터 컴퓨터 판독 가능 프로그램 명령들을 수신하고 그 컴퓨터 판독 가능 프로그램 명령들을 각각의 컴퓨팅/처리 장치 내의 컴퓨터 판독 가능 저장 매체에 저장하기 위해 전송한다.
[0065] 본 발명의 연산들을 실행하기 위한 컴퓨터 판독 가능 프로그램 명령들은 Smalltalk, C++ 또는 그와 유사 언어 등의 객체 지향 프로그래밍 언어와 "C" 프로그래밍 언어 또는 그와 유사한 언어 등의 종래의 절차적 프로그래밍 언어들을 포함하여, 하나 또는 그 이상의 프로그래밍 언어들을 조합하여 작성된(written) 어셈블러 명령들, 명령-세트-아키텍처(ISA) 명령들, 머신 명령들, 머신 종속 명령들, 마이크로코드, 펌웨어 명령들, 상태-셋팅 데이터, 집적회로를 위한 구성 데이터, 또는 소스 코드나 목적 코드일 수 있다. 상기 컴퓨터 판독 가능 프로그램 명령들은 전적으로 사용자의 컴퓨터상에서, 부분적으로 사용자의 컴퓨터상에서, 독립형(stand-alone) 소프트웨어 패키지로서, 부분적으로 사용자의 컴퓨터상에서 그리고 부분적으로 원격 컴퓨터상에서 또는 전적으로 원격 컴퓨터나 서버상에서 실행될 수 있다. 위에서 마지막의 경우에, 원격 컴퓨터는 근거리 통신망(LAN) 또는 광역 통신망(WAN)을 포함한 모든 종류의 네트워크를 통해서 사용자의 컴퓨터에 접속될 수 있고, 또는 이 접속은 (예를 들어, 인터넷 서비스 제공자를 이용한 인터넷을 통해서) 외부 컴퓨터에 이루어질 수도 있다. 일부 실시 예들에서, 예를 들어 프로그램 가능 로직 회로, 필드-프로그램 가능 게이트 어레이들(FPGA), 또는 프로그램 가능 로직 어레이들(PLA)을 포함한 전자 회로는 본 발명의 실시 예들을 수행하기 위해 전자 회로를 맞춤화하도록 상기 컴퓨터 판독 가능 프로그램 명령들의 상태 정보를 활용하여 상기 컴퓨터 판독 가능 프로그램 명령들을 실행할 수 있다.---
[0066] 본 명세서에서는 본 발명의 실시 예들에 따른 방법들, 장치들(시스템들), 및 컴퓨터 프로그램 제품들의 순서 예시도들 및/또는 블록도들을 참조하여 본 발명의 실시 예들을 기술한다. 순서 예시도들 및/또는 블록도들의 각 블록과 순서 예시도들 및/또는 블록도들 내 블록들의 조합들은 컴퓨터 판독 가능 프로그램 명령들에 의해 구현될 수 있다는 것을 이해할 수 있을 것이다.
[0067] 이들 컴퓨터 판독 가능 프로그램 명령들은 범용 컴퓨터, 특수목적용 컴퓨터, 또는 기타 프로그램가능 데이터 처리 장치의 프로세서에 제공되어 머신(machine)을 생성하고, 그렇게 하여 그 명령들이 상기 컴퓨터 또는 기타 프로그램가능 데이터 처리 장치의 프로세서를 통해서 실행되어, 상기 순서도 및/또는 블록도의 블록 또는 블록들에 명시된 기능들/동작들을 구현하기 위한 수단을 생성할 수 있다. 이들 컴퓨터 판독 가능 프로그램 명령들은 또한 컴퓨터 판독 가능 저장 매체에 저장될 수 있으며, 컴퓨터, 프로그램가능 데이터 처리 장치 및/또는 기타 장치들에 지시하여 명령들이 저장된 상기 컴퓨터 판독 가능 저장 매체가 상기 순서도 및/또는 블록도의 블록 또는 블록들에 명시된 기능/동작의 특징들을 구현하는 명령들을 포함하는 제조품(an article of manufacture)을 포함하도록 특정한 방식으로 기능하게 할 수 있다.
[0068] 상기 컴퓨터 판독 가능 프로그램 명령들은 또한 컴퓨터, 기타 프로그램가능 데이터 처리 장치, 또는 다른 디바이스에 로드 되어, 상기 컴퓨터, 기타 프로그램가능 장치 또는 다른 디바이스에서 일련의 동작 단계들이 수행되게 하여 컴퓨터 구현 프로세스를 생성하며, 그렇게 하여 상기 컴퓨터, 기타 프로그램가능 장치, 또는 다른 장치 상에서 실행되는 명령들이 순서도 및/또는 블록도의 블록 또는 블록들에 명시된 기능들/동작들을 구현할 수 있다.
[0069] 도면들 내 순서도 및 블록도들은 본 발명의 여러 실시 예들에 따른 시스템들, 방법들 및 컴퓨터 프로그램 제품들의 가능한 구현들의 아키텍처, 기능(functionality), 및 동작(operation)을 예시한다. 이와 관련하여, 상기 순서도 또는 블록도들 내 각 블록은 상기 명시된 논리적 기능(들)을 구현하기 위한 하나 또는 그 이상의 실행 가능한 명령들을 포함한 모듈, 세그먼트 또는 명령들의 일부분을 나타낼 수 있다. 일부 다른 구현들에서, 상기 블록에 언급되는 기능들은 도면들에 언급된 순서와 다르게 일어날 수도 있다. 예를 들면, 연속으로 도시된 두 개의 블록들은 실제로는 사실상 동시에 실행될 수도 있고, 또는 이 두 블록들은 때때로 관련된 기능에 따라서는 역순으로 실행될 수도 있다. 블록도들 및/또는 순서 예시도의 각 블록, 및 블록도들 및/또는 순서 예시도 내 블록들의 조합들은 특수목적용 하드웨어 및 컴퓨터 명령들의 명시된 기능들 또는 동작들, 또는 이들의 조합들을 수행하는 특수목적용 하드웨어-기반 시스템들에 의해 구현될 수 있다는 것에 또한 주목해야 한다.
[0070] 전술한 것에 추가하여, 본 발명의 하나 또는 그 이상의 실시 예들은 고객 환경들의 관리를 공급하는 서비스 제공자에 의해 제공, 공급, 배치, 관리, 서비스 등이 될 수 있다. 예를 들면, 서비스 제공자는 하나 또는 그 이상의 고객들을 위해 본 발명의 하나 또는 그 이상의 실시 예들을 수행하는 컴퓨터 코드 및/또는 컴퓨터 인프라스트럭처의 제작, 유지, 지원 등을 할 수 있다. 그 대가로, 서비스 제공자는, 예를 들어, 가입제(subscription) 및/또는 수수료 약정에 따라 고객으로부터 대금을 수령할 수 있다. 추가적으로 또는 선택적으로, 서비스 제공자는 하나 또는 그 이상의 제3자들에게 광고 콘텐츠를 판매하고 대금을 수령할 수 있다.
[0071] 한 예에서, 본 발명의 하나 또는 그 이상의 실시 예들을 수행하기 위해 하나의 애플리케이션이 배치될 수 있다. 한 예로서, 하나의 애플리케이션의 배치는 본 발명의 하나 또는 그 이상의 실시 예들을 수행하기 위해 동작 가능한 컴퓨터 인프라스트럭처를 제공하는 것을 포함할 수 있다.
[0072] 추가의 예로서, 컴퓨터 판독 가능 코드를 컴퓨팅 시스템으로 통합하는 것을 포함하는 컴퓨팅 인프라스트럭처가 배치될 수 있으며, 그 컴퓨팅 시스템에서 상기 코드는 상기 컴퓨팅 시스템과 결합하여 본 발명의 하나 또는 그 이상의 실시 예들을 수행할 수 있다.
[0073] 추가 예로서, 컴퓨터 판독 가능 코드를 컴퓨터 시스템으로 통합시키는 것을 포함하는 컴퓨팅 인프라스트럭처를 통합하기 위한 프로세스가 제공될 수 있다. 상기 컴퓨터 시스템은 컴퓨터 판독 가능 매체를 포함하고, 상기 컴퓨터 시스템에서 상기 컴퓨터 매체는 본 발명의 하나 또는 그 이상의 실시 예들을 포함한다. 상기 코드는 상기 컴퓨터 시스템과 결합하여 본 발명의 하나 또는 그 이상의 실시 예들을 수행할 수 있다.
[0074] 위에서 다양한 실시 예들이 기술되었지만, 이들은 단지 예시들일 뿐이다. 예를 들면, 다른 아키텍처들의 컴퓨팅 환경들이 본 발명의 하나 또는 그 이상의 실시 예들을 포함하고 사용하는 데 사용될 수 있다. 또한, 다른(different) 명령들, 명령 포맷들, 명령 필드들 및/또는 명령 값들이 사용될 수 있다. 많은 변형들이 가능하다.
[0075] 또한, 다른 유형의 컴퓨팅 환경들도 유익을 얻을 수 있고 사용될 수 있다. 예로서, 프로그램 코드를 저장 및/또는 실행하기에 적합한 데이터 처리 시스템이 사용될 수 있으며, 이 시스템은 시스템 버스를 통해서 메모리 엘리먼트들에 직접적으로 또는 간접적으로 결합된 적어도 두 개의 프로세서를 포함한다. 상기 메모리 엘리먼트들은, 예를 들어 프로그램 코드의 실제 실행 동안 사용되는 로컬 메모리, 대용량 스토리지(bulk storage), 및 코드가 실행 동안에 대용량 저장소로부터 검색되어야 하는 횟수를 줄이기 위해 적어도 일부 프로그램 코드의 임시 저장(temporary storage)을 제공하는 캐시 메모리를 포함한다.
[0076] 입력/출력 또는 I/O 장치들(키보드, 디스플레이, 포인팅 장치, DASD, 테이프, CD, DVD, 썸 드라이브 및 기타 메모리 매체 등을 포함하나 이에 한정되지는 않음)은 직접 또는 중개(intervening) I/O 제어기들을 통해서 상기 시스템에 결합될 수 있다. 네트워크 어댑터 또한 상기 시스템에 결합되어 상기 데이터 처리 시스템이 중개하는 사설 또는 공공 네트워크를 통해서 기타 데이터 처리 시스템 또는 원격 포인터 또는 저장 장치에 결합되는 것을 가능하게 한다. 모뎀, 케이블 모뎀, 및 이더넷 카드는 이용 가능한 유형의 네트워크 어댑터들의 단지 일부 예이다.
[0077] 본 명세서에서 사용된 용어들은 단지 본 발명의 특정 실시 예들을 기술할 목적으로 사용된 것이지 한정하려는 의도로 사용된 것은 아니다. 본 명세서에서 사용할 때, 단수 형태는 그 컨텍스트에서 그렇지 않은 것으로 명확히 명시되어 있지 않으면, 복수 형태도 또한 포함할 의도로 기술된 것이다. 또한, "포함한다" 및/또는 "포함하는" 이라는 말들은 본 명세서에서 사용될 때, 언급되는 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 및/또는 컴포넌트들의 존재를 명시하지만, 하나 또는 그 이상의 다른 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 컴포넌트들 및/또는 이들의 그룹들의 존재 또는 추가를 배제하는 것은 아니라는 것을 이해할 수 있을 것이다.
[0078] 이하의 청구항들에서, 대응하는 구조들(structures), 재료들(materials), 동작들(acts), 및 모든 수단의 등가물들 또는 단계 플러스 기능 엘리먼트들은, 만일 있다면, 구체적으로 청구되는 다른 청구된 엘리먼트들과 함께 그 기능을 수행하기 위한 구조, 재료, 또는 동작을 포함할 의도가 있다. 본 발명의 하나 또는 그 이상의 실시 예들에 대한 설명은 예시와 설명의 목적으로 제공되는 것이며, 개시되는 형태로 빠짐없이 총 망라하거나 한정하려는 의도가 있는 것은 아니다. 이 기술 분야에서 통상의 지식을 가진 자라면 많은 수정들 및 변형들이 있을 수 있다는 것을 알 수 있다. 본 발명의 실시 예는 여러 특징들 및 실제 응용을 가장 잘 설명하기 위해 그리고 고려되는 구체적인 용도에 적합하게 여러 수정들을 갖는 다양한 실시 예들을 이 기술 분야에서 통상의 지식을 가진 자들이 이해할 수 있도록 하기 위해, 선택되고 기술되었다.

Claims (18)

  1. 컴퓨팅 환경 내에서 처리를 용이하게 하는 컴퓨터-구현 방법(a computer-implemented method)에 있어서, 상기 컴퓨터-구현 방법은:
    하나 또는 그 이상의 계류중인 외부 인터럽트들(one or more pending external interrupts)에 대해서 시험하기 위한 명령을 획득하는 단계(obtaining)-외부 인터럽트는 컴퓨터 시스템 내로부터 시작되고(originate), 프로그램에 대해서는 외부(external)이며, 입력/출력(I/O) 디바이스로부터 시작되는 I/O 인터럽트와 구별됨-; 및
    상기 명령을, 프로세서에 의해, 실행하는 단계를 포함하고, 상기 실행하는 단계는:
    상기 명령에 의해서 제공된 정보에 기초하여, 하나 또는 그 이상의 시험될 외부 인터럽션 서브 클래스들(one or more external interruption subclasses to be tested)을 결정하는 단계(determining);
    상기 하나 또는 그 이상의 시험될 외부 인터럽션 서브클래스들에 대해서 하나 또는 그 이상의 외부 인터럽션들이 계류 중인지를 체크하는 단계(checking); 및
    상기 하나 또는 그 이상의 시험될 외부 인터럽션 서브 클래스들에 대해서 하나 또는 그 이상의 외부 인터럽션들이 계류 중인지를 표시하는 단계(indicating)를 포함하는
    컴퓨터-구현 방법.
  2. 제 1 항에 있어서, 상기 결정하는 단계는 상기 하나 또는 그 이상의 시험될 외부 인터럽션 서브 클래스들을 결정하기 위해 상기 명령에 의해 지정된 위치에 제공된 마스크를 검사하는 단계(examining)를 포함하는
    컴퓨터-구현 방법.
  3. 제 2 항에 있어서, 상기 마스크는 복수의 외부 인터럽션 서브 클래스들을 위해 복수의 표시자들(a plurality of indicators) 을 포함하고, 정의된 값에 세트 된 상기 복수의 표시자들 중 하나의 표시자는 상기 표시자에 대응하는 외부 인터럽션 서브 클래스가 시험될 것임을 표시하는
    컴퓨터-구현 방법.
  4. 제 3 항에 있어서, 상기 복수의 외부 인터럽션 서브 클래스들은 경고 트랙 인터럽션(a warning track interruption), 오작동 경보(a malfunction alert), 긴급 신호(an emergency signal) 및 외부 호출(an external call)을 포함하는
    컴퓨터-구현 방법.
  5. 제 2 항에 있어서, 상기 위치는 상기 명령의 한 필드에 의해서 지정된 레지스터를 포함하는
    컴퓨터-구현 방법.
  6. 제1항에 있어서, 상기 표시하는 단계는, 계류중인 외부 인터럽션을 갖는 외부 인터럽션 서브 클래스에 대해, 상기 명령에 의해서 명시된 위치 내의 표시자를 세트 하는 단계를 포함하는
    컴퓨터-구현 방법.
  7. 제 6 항에 있어서, 상기 위치는 상기 명령의 한 필드에 의해서 명시된 레지스터이고, 상기 표시자는 상기 명령에 의해서 명시된 레지스터 내의 마스크의 한 비트인
    컴퓨터-구현 방법.
  8. 제 1 항에 있어서, 상기 체크하는 단계(checking)는 상기 컴퓨팅 환경의 제어 프로그램이 상기 하나 또는 그 이상의 외부 인터럽션 서브 클래스들에 대해서 디스에이블 되어 있는 동안 수행되고, 상기 외부 인터럽션 서브 클래스가 인에이블 되었는지에 무관하게 상기 외부 인터럽트는 외부 인터럽션 서브 클래스에 대해서는 계류 중으로 고려되는
    컴퓨터-구현 방법.
  9. 제1항에 있어서, 상기 명령을 실행하는 단계는 상기 명령을 실행하는 프로세서가 인터럽트들에 대해 인에이블 되었는지에 무관하게 수행되는
    컴퓨터-구현 방법.
  10. 제1항에 있어서, 상기 실행하는 단계는 상기 하나 또는 그 이상의 시험될 외부 인터럽션 서브 클래스들에 대해서 하나 또는 그 이상의 외부 인터럽션들이 계류 중인지를 표시하는 요약 표시(a summary indication)를 제공하는 단계를 더 포함하는
    컴퓨터-구현 방법.
  11. 제1항 있어서, 상기 명령은 계류중인 외부 인터럽션 시험 명령(a test pending external interruption instruction)을 명시하는 연산 코드, 상기 표시하는 단계에서 사용되는 제1 레지스터 필드, 및 상기 결정하는 단계에서 사용되는 제2 레지스터 필드를 포함하는 단일의 아키텍처된 명령(a single architected instruction)인
    컴퓨터-구현 방법.
  12. 컴퓨팅 환경 내에서 처리를 용이하게 하기 위한 컴퓨터 시스템에 있어서, 상기 컴퓨터 시스템은:
    메모리; 및
    상기 메모리와 통신하는 프로세서를 포함하고, 상기 컴퓨터 시스템은 방법을 수행하도록 구성되며, 상기 방법은:
    하나 또는 그 이상의 계류중인 외부 인터럽트들(one or more pending external interrupts)에 대해서 시험하기 위한 명령을 획득하는 단계(obtaining)-외부 인터럽트는 컴퓨터 시스템 내로부터 시작되고(originate), 프로그램에 대해서는 외부(external)이며, 입력/출력(I/O) 디바이스로부터 시작되는 I/O 인터럽트와 구별됨-; 및
    상기 명령을 실행하는 단계를 포함하고, 상기 실행하는 단계는:
    상기 명령에 의해서 제공된 정보에 기초하여, 하나 또는 그 이상의 시험될 외부 인터럽션 서브 클래스들(one or more external interruption subclasses to be tested)을 결정하는 단계(determining);
    상기 하나 또는 그 이상의 시험될 외부 인터럽션 서브클래스들에 대해서 하나 또는 그 이상의 외부 인터럽션들이 계류 중인지를 체크하는 단계(checking); 및
    상기 하나 또는 그 이상의 시험될 외부 인터럽션 서브 클래스들에 대해서 하나 또는 그 이상의 외부 인터럽션들이 계류 중인지를 표시하는 단계(indicating)를 포함하는
    컴퓨터 시스템.
  13. 제 12 항에 있어서, 상기 결정하는 단계는 상기 하나 또는 그 이상의 시험될 외부 인터럽션 서브 클래스들을 결정하기 위해 상기 명령에 의해서 지정된 위치에 제공된 마스크를 검사하는 단계(examining)를 포함하고, 상기 마스크는 복수의 외부 인터럽션 서브 클래스들을 위해 복수의 표시자들을 포함하며, 하나의 정의된 값에 세트 된 상기 복수의 표시자들 중 하나의 표시자는 상기 표시자에 대응하는 외부 인터럽션 서브 클래스가 시험될 것임을 표시하는
    컴퓨터 시스템.
  14. 제 12 항에 있어서, 상기 명령을 실행하는 단계는 상기 명령을 실행하는 프로세서가 인터럽트들에 대해 인에이블 되었는지에 무관하게 수행되는
    컴퓨터 시스템.
  15. 제 12 항에 있어서, 상기 실행하는 단계는 상기 하나 또는 그 이상의 시험될 외부 인터럽션 서브 클래스들에 대해서 하나 또는 그 이상의 외부 인터럽션들이 계류 중인지를 표시하는 요약 표시(a summary indication)를 제공하는 단계를 더 포함하는
    컴퓨터 시스템.
  16. 프로세서에 의해서 판독가능하고, 컴퓨팅 환경 내에서 처리를 용이하게 하는 컴퓨터-구현 방법(a computer-implemented method)을 수행하기 위한 명령들을 저장하는 컴퓨터 판독 가능 저장 매체에 있어서, 상기 컴퓨터-구현 방법은:
    하나 또는 그 이상의 계류중인 외부 인터럽트들(one or more pending external interrupts)에 대해서 시험하기 위한 명령을 획득하는 단계(obtaining)-외부 인터럽트는 컴퓨터 시스템 내로부터 시작되고(originate), 프로그램에 대해서는 외부(external)이며, 입력/출력(I/O) 디바이스로부터 시작되는 I/O 인터럽트와 구별됨-; 및
    상기 명령을, 프로세서에 의해, 실행하는 단계를 포함하고, 상기 실행하는 단계는:
    상기 명령에 의해서 제공된 정보에 기초하여, 하나 또는 그 이상의 시험될 외부 인터럽션 서브 클래스들(one or more external interruption subclasses to be tested)을 결정하는 단계(determining);
    상기 하나 또는 그 이상의 시험될 외부 인터럽션 서브클래스들에 대해서 하나 또는 그 이상의 외부 인터럽션들이 계류 중인지를 체크하는 단계(checking); 및
    상기 하나 또는 그 이상의 시험될 외부 인터럽션 서브 클래스들에 대해서 하나 또는 그 이상의 외부 인터럽션들이 계류 중인지를 표시하는 단계(indicating)를 포함하는
    컴퓨터 판독 가능 저장 매체.
  17. 제16항에 있어서, 상기 결정하는 단계는 상기 하나 또는 그 이상의 시험될 외부 인터럽션 서브 클래스들을 결정하기 위해 상기 명령에 의해 지정된 위치에 제공된 마스크를 검사하는 단계(examining)를 포함하고, 상기 마스크는 복수의 외부 인터럽션 서브 클래스들을 위해 복수의 표시자들(a plurality of indicators) 을 포함하고, 정의된 값에 세트 된 상기 복수의 표시자들 중 하나의 표시자는 상기 표시자에 대응하는 외부 인터럽션 서브 클래스가 시험될 것임을 표시하는
    컴퓨터 판독 가능 저장 매체.
  18. 제16항에 있어서, 상기 표시하는 단계는, 계류중인 외부 인터럽션을 갖는 외부 인터럽션 서브 클래스에 대해, 상기 명령에 의해서 명시된 위치 내의 표시자를 세트 하는 단계를 포함하는
    컴퓨터 판독 가능 저장 매체.
KR1020197018260A 2017-01-19 2018-01-04 계류중인 외부 인터럽션 시험 명령 KR102202146B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/409,592 2017-01-19
US15/409,592 US10282327B2 (en) 2017-01-19 2017-01-19 Test pending external interruption instruction
PCT/EP2018/050180 WO2018134056A1 (en) 2017-01-19 2018-01-04 Test pending external interruption instruction

Publications (2)

Publication Number Publication Date
KR20190087557A KR20190087557A (ko) 2019-07-24
KR102202146B1 true KR102202146B1 (ko) 2021-01-13

Family

ID=60953864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197018260A KR102202146B1 (ko) 2017-01-19 2018-01-04 계류중인 외부 인터럽션 시험 명령

Country Status (8)

Country Link
US (1) US10282327B2 (ko)
EP (1) EP3571581B1 (ko)
JP (1) JP7059273B2 (ko)
KR (1) KR102202146B1 (ko)
CN (1) CN110235102B (ko)
RU (1) RU2712132C1 (ko)
TW (1) TWI664530B (ko)
WO (1) WO2018134056A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113454590A (zh) 2019-02-14 2021-09-28 国际商业机器公司 定向中断虚拟化
WO2020164818A1 (en) 2019-02-14 2020-08-20 International Business Machines Corporation Directed interrupt for multilevel virtualization
TWI764082B (zh) 2019-02-14 2022-05-11 美商萬國商業機器公司 用於經引導中斷虛擬化之中斷信號之方法、電腦系統及電腦程式產品
TWI727607B (zh) 2019-02-14 2021-05-11 美商萬國商業機器公司 用於具有中斷表之經引導中斷虛擬化之方法、電腦系統及電腦程式產品
TWI759677B (zh) 2019-02-14 2022-04-01 美商萬國商業機器公司 用於具有回退之經引導中斷虛擬化之方法、電腦系統及電腦程式產品
WO2020164935A1 (en) 2019-02-14 2020-08-20 International Business Machines Corporation Directed interrupt virtualization with running indicator
JP7459119B2 (ja) 2019-02-14 2024-04-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 割り込みテーブルを使用したマルチレベルの仮想化のための有向割り込み方法、システム、プログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080046623A1 (en) 2003-05-12 2008-02-21 International Business Machines Corporation Managing input/output interruptions in non-dedicated interruption hardware environments, and methods therefor
US20110078421A1 (en) 2009-09-29 2011-03-31 International Business Machines Corporation Enhanced monitor facility

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1092714A (en) * 1977-01-13 1980-12-30 Paul J. Brown Extended interruption handling
US4342082A (en) 1977-01-13 1982-07-27 International Business Machines Corp. Program instruction mechanism for shortened recursive handling of interruptions
US4796176A (en) 1985-11-15 1989-01-03 Data General Corporation Interrupt handling in a multiprocessor computing system
JPS6459434A (en) * 1987-08-29 1989-03-07 Fujitsu Ltd Input/output control system for virtual computer
US4894004A (en) * 1988-11-04 1990-01-16 Davidson Textron Inc. Apparatus for molding multi-colored plastic shells
US5222215A (en) * 1991-08-29 1993-06-22 International Business Machines Corporation Cpu expansive gradation of i/o interruption subclass recognition
US7451447B1 (en) * 1998-08-07 2008-11-11 Arc International Ip, Inc. Method, computer program and apparatus for operating system dynamic event management and task scheduling using function calls
US6842811B2 (en) 2000-02-24 2005-01-11 Pts Corporation Methods and apparatus for scalable array processor interrupt detection and response
US20040117532A1 (en) 2002-12-11 2004-06-17 Bennett Steven M. Mechanism for controlling external interrupts in a virtual machine system
US7363536B1 (en) * 2004-07-30 2008-04-22 Hewlett-Packard Development Company, L.P. Delivery of an interruption to an operating system
US7765389B2 (en) 2007-04-25 2010-07-27 International Business Machines Corporation Management of exceptions and hardware interruptions by an exception simulator
US8032680B2 (en) * 2008-06-27 2011-10-04 Microsoft Corporation Lazy handling of end of interrupt messages in a virtualized environment
US9449314B2 (en) 2008-10-02 2016-09-20 International Business Machines Corporation Virtualization of a central processing unit measurement facility
US8478922B2 (en) * 2010-06-23 2013-07-02 International Business Machines Corporation Controlling a rate at which adapter interruption requests are processed
US8799713B2 (en) * 2011-03-01 2014-08-05 Texas Instruments Incorporated Interruptible non-destructive run-time built-in self-test for field testing
JP5930558B2 (ja) * 2011-09-26 2016-06-08 インテル・コーポレーション ストライド機能及びマスク機能を有するベクトルロード及びベクトルストアを提供する命令及びロジック
US8850450B2 (en) * 2012-01-18 2014-09-30 International Business Machines Corporation Warning track interruption facility
US9465716B2 (en) * 2012-03-16 2016-10-11 International Business Machines Corporation Run-time instrumentation directed sampling
US8688661B2 (en) * 2012-06-15 2014-04-01 International Business Machines Corporation Transactional processing
US9588774B2 (en) * 2014-03-18 2017-03-07 International Business Machines Corporation Common boot sequence for control utility able to be initialized in multiple architectures
US9582295B2 (en) 2014-03-18 2017-02-28 International Business Machines Corporation Architectural mode configuration

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080046623A1 (en) 2003-05-12 2008-02-21 International Business Machines Corporation Managing input/output interruptions in non-dedicated interruption hardware environments, and methods therefor
US20110078421A1 (en) 2009-09-29 2011-03-31 International Business Machines Corporation Enhanced monitor facility
JP2013506177A (ja) 2009-09-29 2013-02-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 改良型モニタ機能実装

Also Published As

Publication number Publication date
US10282327B2 (en) 2019-05-07
WO2018134056A1 (en) 2018-07-26
JP2020505668A (ja) 2020-02-20
TWI664530B (zh) 2019-07-01
RU2712132C1 (ru) 2020-01-24
CN110235102B (zh) 2024-01-12
TW201830259A (zh) 2018-08-16
US20180203814A1 (en) 2018-07-19
JP7059273B2 (ja) 2022-04-25
EP3571581B1 (en) 2021-06-09
KR20190087557A (ko) 2019-07-24
EP3571581A1 (en) 2019-11-27
CN110235102A (zh) 2019-09-13

Similar Documents

Publication Publication Date Title
KR102202146B1 (ko) 계류중인 외부 인터럽션 시험 명령
US11029974B2 (en) Architectural mode configuration
US10747582B2 (en) Managing processing associated with selected architectural facilities
KR101918831B1 (ko) 복수 아키텍처들에서 초기화될 수 있는 제어 유틸리티를 위한 공통 부팅 시퀀스
US11934220B2 (en) Clock comparator sign control
CN113574513A (zh) 检测用于保护存储器的存储密钥的更改
US12020059B2 (en) Inaccessible prefix pages during virtual machine execution
EP4396676A1 (en) Inaccessible prefix pages during virtual machine execution

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant