TWI664530B - 用於測試待處理外部中斷指令之電腦程式產品、電腦系統及電腦實施方法 - Google Patents

用於測試待處理外部中斷指令之電腦程式產品、電腦系統及電腦實施方法 Download PDF

Info

Publication number
TWI664530B
TWI664530B TW107100716A TW107100716A TWI664530B TW I664530 B TWI664530 B TW I664530B TW 107100716 A TW107100716 A TW 107100716A TW 107100716 A TW107100716 A TW 107100716A TW I664530 B TWI664530 B TW I664530B
Authority
TW
Taiwan
Prior art keywords
external
instruction
sub
interrupt
pending
Prior art date
Application number
TW107100716A
Other languages
English (en)
Other versions
TW201830259A (zh
Inventor
馬克 S 費洛
丹 F 葛瑞納
傑佛瑞 P 古巴拉
詹姆士 H 慕德
提摩西 J 史洛歌
Original Assignee
美商萬國商業機器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商萬國商業機器公司 filed Critical 美商萬國商業機器公司
Publication of TW201830259A publication Critical patent/TW201830259A/zh
Application granted granted Critical
Publication of TWI664530B publication Critical patent/TWI664530B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G06F9/4831—Task transfer initiation or dispatching by interrupt, e.g. masked with variable priority

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

本發明提供對待處理外部中斷之測試。一測試待處理外部中斷指令測試待處理外部中斷。對待處理外部中斷之該測試係基於一或多個程式指定子類別，而不管針對中斷之彼等類別是否啟用機器。該指令針對正測試之彼等子類別而提供對於彼等子類別是否存在任何待處理外部中斷之一指示。

Description

用於測試待處理外部中斷指令之電腦程式產品、電腦系統及電腦實施方法
一或多個態樣大體上係關於運算環境內之處理，且特定而言，係關於改良此處理。
運算環境常常供應一種用以提供中斷以更改運算環境內之處理順序的機制。中斷(interrupt)(亦被稱作中斷(interruption))係至作業系統或處理器(作為實例)以臨時停止執行特定程式從而執行另一任務之信號。作為一實例，一種類型之中斷(外部中斷)使當前運行之程式暫時中止，以便執行較高優先順序作業系統副常式以處置中斷。中央處理單元單元中之中斷機制迫使當前程式當中之分支到達選定副常式以用於其他處理。在中斷完成之後，可重新繼續被暫時中止之程式。
對於其他類型之中斷，亦可發生此類型之處理。
經由提供用於促進運算環境內之處理的電腦程式產品來克服先前技術之缺點且提供額外優點。電腦程式產品包含可由處理電路讀取且儲存用於執行方法之指令的儲存媒體。舉例而言，該方法包括：獲得測試一或多個待處理外部中斷之指令；及執行該指令；該執行包括：基於由該指令提供之資訊而判定待測試之一或多個外部中斷子類別；針對正測試之一或多 個外部中斷子類別而檢查一或多個外部中斷是否待處理；及針對正測試之一或多個外部中斷子類別而指示一或多個外部中斷是否待處理。
本文中亦描述及主張與一或多個態樣有關之方法及系統。另外，本文中亦描述及可能主張與一或多個態樣有關之服務。
經由本文中所描述之技術實現額外特徵及優點。本文中詳細描述其他實施例及態樣且將其視為所主張態樣之一部分。
100‧‧‧運算環境
102‧‧‧電腦系統
104‧‧‧處理器或處理單元
106‧‧‧記憶體
108‧‧‧輸入/輸出(I/O)介面
110‧‧‧匯流排及/或其他連接件
120‧‧‧快取記憶體
122‧‧‧本端快取記憶體
130‧‧‧程式或應用程式
132‧‧‧作業系統
134‧‧‧電腦可讀程式指令
140‧‧‧外部I/O裝置
142‧‧‧網路介面
144‧‧‧資料儲存裝置
146‧‧‧程式
148‧‧‧電腦可讀程式指令
150‧‧‧指令提取組件
152‧‧‧指令解碼單元
154‧‧‧指令執行組件
156‧‧‧記憶體存取組件
160‧‧‧寫回組件
166‧‧‧測試待處理外部中斷指令
170‧‧‧暫存器
200‧‧‧運算環境
202‧‧‧原生中央處理單元(CPU)
204‧‧‧記憶體
206‧‧‧輸入/輸出裝置及/或介面
208‧‧‧匯流排
210‧‧‧原生暫存器
212‧‧‧仿真器程式碼
250‧‧‧客體指令
252‧‧‧指令提取常式
254‧‧‧指令轉譯常式
256‧‧‧原生指令
260‧‧‧仿真控制常式
300‧‧‧測試待處理外部中斷(TPEI)指令
302‧‧‧操作碼(作業碼)欄位
304‧‧‧第一暫存器欄位(R1)
306‧‧‧第二暫存器欄位(R2)
310‧‧‧遮罩
320‧‧‧遮罩
400‧‧‧步驟
402‧‧‧步驟
404‧‧‧步驟
406‧‧‧步驟
408‧‧‧步驟
在本說明書之結尾處之申請專利範圍中作為實例特定地指出且清楚地主張一或多個態樣。一或多個態樣之前述內容及目標、特徵及優點自結合隨附圖式進行的以下詳細描述顯而易見，其中：圖1A描繪併有及使用本發明之一或多個態樣的運算環境之一個實例；圖1B描繪根據本發明之態樣的圖1A之處理器的其他細節；圖2A描繪併有及使用本發明之一或多個態樣的運算環境之另一實例；圖2B描繪圖2A之記憶體之其他細節；圖3描繪根據本發明之態樣的測試待處理外部中斷指令之一個實例；及圖4描繪根據本發明之態樣的與圖3之測試待處理外部中斷指令相關聯的處理之一個實例。
根據本發明之一或多個態樣，藉由提供測試待處理外部中斷之能力來促進運算環境內之處理。如本文中所使用，術語「外部中斷」係源自具有一或多個處理器(例如，緊密耦接)之電腦系統內但在程式外部的中斷。 該中斷相異於源自I/O裝置或通道子系統之輸入/輸出(I/O)中斷。
藉由判定是否存在待處理外部中斷，諸如作業系統之控制程式可採取動作，其可包括執行任務或甚至避免或阻止任務發生以促進環境內之處理。舉例而言，該控制程式可潛在地藉由避免某些動作來加速解決資源衝突或死鎖情境。作為實例，該控制程式可避免執行對時間配量期滿之任務的長時間服務，或在其已接收到指示作業系統之邏輯處理器將要由超管理器程式解除分派的警告追蹤中斷時避免獲取鎖定。存在其他此類實例。
測試待處理外部中斷之能力包括測試待處理外部中斷指令，其基於例如一或多個程式指定子類別測試待處理外部中斷，而不管針對彼等中斷類別是否啟用機器，如下文進一步所描述。
參看圖1A描述併有及使用本發明之一或多個態樣的運算環境之一個實施例。在一個實例中，運算環境係基於由紐約阿蒙克市之International Business Machines Corporation供應之z/Architecture。z/Architecture之一個實施例描述於2015年3月之IBM公開案第SA22-7832-10號「z/Architecture Principles of Operation」中，該公開案特此以全文引用的方式併入本文中。Z/ARCHITECTURE係美國紐約阿蒙克市之International Business Machines Corporation之註冊商標。
在另一實例中，運算環境係基於由紐約阿蒙克市之International Business Machines Corporation供應之電源架構(Power Architecture)。電源架構之一個實施例描述於2015年4月9日International Business Machines Corporation之「Power ISATM Version 2.07B」中，該案特此以全文引用的方式併入本文中。電源架構(POWER ARCHITECTURE)係美國紐約阿蒙克市之International Business Machines Corporation之註冊商 標。
運算環境亦可基於其他架構，包括但不限於Intel x86架構。亦存在其他實例。
如圖1A中所展示，運算環境100包括例如電腦系統102，該電腦系統例如以通用運算裝置之形式展示。電腦系統102可包括但不限於一或多個處理器或處理單元104(例如，中央處理單元(CPU))、記憶體106(被稱作主記憶體或儲存器，作為實例)及一或多個輸入/輸出(I/O)介面108，前述各者經由一或多個匯流排及/或其他連接件110而彼此耦接。
匯流排110表示任何若干種類型之匯流排結構中之一或多者，包括記憶體匯流排或記憶體控制器、周邊匯流排、加速圖形埠，及使用多種匯流排架構中之任一者的處理器或區域匯流排。以實例說明而非限制，此等架構包括工業標準架構(ISA)、微通道架構(MCA)、增強型ISA(EISA)、視訊電子標準協會(VESA)區域匯流排及周邊組件互連(PCI)。
記憶體106可包括例如可耦接至處理器104之本端快取記憶體122的快取記憶體120，諸如共用快取記憶體。另外，記憶體106可包括一或多個程式或應用程式130、作業系統132及一或多個電腦可讀程式指令134。電腦可讀程式指令134可經組態以進行本發明之態樣的實施例之功能。
電腦系統102亦可經由例如I/O介面108與一或多個外部I/O裝置140、一或多個網路介面142及/或一或多個資料儲存裝置144通信。實例外部裝置包括使用者終端機、磁帶機、指標裝置、顯示器等。網路介面142使得電腦系統102能夠與諸如區域網路(LAN)、通用廣域網路(WAN)及/或公用網路(例如，網際網路)之一或多個網路通信，從而提供與其他運算裝置或系統之通信。
資料儲存裝置144可儲存一或多個程式146、一或多個電腦可讀程式指令148及/或資料等。電腦可讀程式指令可經組態以進行本發明之態樣的實施例之功能。
電腦系統102可包括及/或耦接至抽取式/非抽取式、揮發性/非揮發性電腦系統儲存媒體。舉例而言，其可包括及/或耦接至非抽取式非揮發性磁性媒體(通常被稱作「硬碟機」)、用於自抽取式非揮發性磁碟(例如，「軟碟」)讀取及寫入至抽取式非揮發性磁碟(例如，「軟碟」)之磁碟機，及/或用於自諸如CD-ROM、DVD-ROM或其他光學媒體之抽取式非揮發性光碟讀取或寫入至抽取式非揮發性光碟之光碟機。應理解，可結合電腦系統102使用其他硬體及/或軟體組件。實例包括但不限於：微碼、裝置驅動程式、冗餘處理單元、外部磁碟機陣列、RAID系統、磁帶機及資料存檔儲存系統等。
電腦系統102可與眾多其他通用或專用運算系統環境或組態一起操作。可能適合與電腦系統102一起使用之熟知運算系統、環境及/或組態之實例包括但不限於：個人電腦(PC)系統、伺服器電腦系統、精簡型用戶端、複雜型用戶端、手持型或膝上型電腦裝置、多處理器系統、基於微處理器之系統、機上盒、可程式化消費型電子裝置、網路PC、小型電腦系統、大型電腦系統及包括以上系統或裝置中之任一者的分散式雲端運算環境，以及其類似者。
參看圖1B描述關於處理器104之一個實例的其他細節。處理器104包括用以執行指令之複數個功能組件。此等功能組件包括例如：指令提取組件150，其用以提取待執行之指令；指令解碼單元152，其用以解碼所提取指令且用以獲得經解碼指令之運算元；指令執行組件154，其用以執行 經解碼指令；記憶體存取組件156，其用以在必要時為指令執行存取記憶體；及寫回組件160，其用以提供經執行指令之結果。根據本發明之態樣，此等組件中之一或多者可用以執行下文進一步描述之測試待處理外部中斷指令166。
在一個實施例中，處理器104亦包括待由功能組件中之一或多者使用的一或多個暫存器170。
參看圖2A描述併有及使用一或多個態樣的運算環境之另一實施例。在此實例中，運算環境200包括例如原生中央處理單元(CPU)202、記憶體204及一或多個輸入/輸出裝置及/或介面206，前述各者經由例如一或多個匯流排208及/或其他連接件而彼此耦接。作為實例，運算環境200可包括：由紐約阿蒙克市之International Business Machines Corporation供應之PowerPC處理器或pSeries伺服器；及/或基於由International Business Machines Corporation或其他公司供應之架構的其他機器。
原生中央處理單元202包括一或多個原生暫存器210，諸如在環境內之處理期間使用的一或多個通用暫存器及/或一或多個專用暫存器。此等暫存器包括表示環境在任何特定時間點之狀態的資訊。
此外，原生中央處理單元202執行儲存於記憶體204中之指令及程式碼。在一個特定實例中，中央處理單元執行儲存於記憶體204中之仿真器程式碼212。此程式碼使得在一個架構中組態之運算環境能夠仿真另一架構。舉例而言，仿真器程式碼212允許基於除z/Architecture外之架構的諸如PowerPC處理器、pSeries伺服器或其他伺服器或處理器的機器仿真z/Architecture且執行基於z/Architecture開發之軟體及指令。
參看圖2B描述與仿真器程式碼212有關之其他細節。儲存於記憶體 204中之客體指令250包含經開發以在除原生CPU 202之架構外之架構中執行的軟體指令(例如，與機器指令相關)。舉例而言，客體指令250可能已經設計以在z/Architecture處理器上執行，但替代地在可能係例如Intel處理器之原生CPU 202上仿真。在一個實例中，仿真器程式碼212包括指令提取常式252，以自記憶體204獲得一或多個客體指令250且視情況提供對所獲得指令之本端緩衝。該仿真器程式碼亦包括指令轉譯常式254，以判定已獲得之客體指令的類型且將該客體指令轉譯成一或多個對應的原生指令256。此轉譯包括例如識別待由客體指令執行之功能及選取原生指令以執行彼功能。
另外，仿真器程式碼212包括仿真控制常式260以使得執行原生指令。仿真控制常式260可使原生CPU 202執行仿真一或多個先前獲得之客體指令之原生指令的常式且在此執行結束時，將控制傳回至指令提取常式以仿真下一客體指令或客體指令群組之獲得。原生指令256之執行可包括將資料自記憶體204載入至暫存器中；將資料自暫存器儲存回至記憶體；或執行如由轉譯常式判定之某一類型之算術或邏輯運算。
每一常式例如以軟體實施，該軟體儲存於記憶體中且藉由原生中央處理單元202執行。在其他實例中，常式或操作中之一或多者係以韌體、硬體、軟體或其某一組合實施。可使用原生CPU之暫存器210或藉由使用記憶體204中之位置來仿真經仿真處理器之暫存器。在諸實施例中，客體指令250、原生指令256及仿真器程式碼212可駐留於同一記憶體中或可分配於不同記憶體裝置當中。
如本文中所使用，韌體包括例如處理器之微碼或毫碼(Millicode)。韌體包括例如用於實施較高層級機器碼之硬體層級指令及/或資料結構。 在一個實施例中，其包括例如專屬碼，該專屬碼通常作為包括受信任軟體之微碼或特定於基礎硬體之微碼遞送，且控制作業系統對系統硬體之存取。
舉例而言，所獲得、經轉譯及經執行之客體指令250係本文中所描述之測試待處理外部中斷指令。將具有一種架構(例如，z/Architecture)之指令自記憶體提取、轉譯及表示為具有另一架構(例如，PowerPC、pSeries、Intel等)之原生指令256之序列。接著執行此等原生指令。
在一個實施例中，測試待處理外部中斷指令例如基於由指令提供之一或多個程式指定子類別來測試選定待處理外部中斷，而不管針對中斷之彼或彼等類別是否啟用機器且無需清除待處理外部中斷條件。可能存在測試待處理外部中斷之數個原因。作為實例，可能出於包括例如管理諸如中斷佇列之佇列、分派任務等之多種原因而針對中斷停用控制程式(例如，作業系統)之操作。另外，在各種狀況下，控制程式可能需要在嘗試動作之前判定該動作之功效。此類實例動作包括：當管理環境之虛擬機的超管理器將要解除分派邏輯CPU(可能鎖定逾時)時在虛擬環境中分派保持關鍵系統鎖定的處理程序；當存在可干擾處理程序之待處理的高優先順序中斷(例如，故障警示、緊急信號)時分派處理程序；等等。因此，根據本發明之態樣，提供測試待處理外部中斷之測試機制。此機制包括例如測試待處理外部中斷指令。在一個實施例中，測試待處理外部中斷指令係硬體/軟體介面處之單一架構化機器指令。
參看圖3描述測試待處理外部中斷指令之一個實例。在一個實例中，測試待處理外部中斷(TPEI)指令300包括：操作碼(作業碼)欄位302，其具有指明測試待處理外部中斷操作之作業碼；第一暫存器欄位(R1)304；及 第二暫存器欄位(R2)306。在一個實施例中，指令之欄位彼此分離且獨立。然而，在另一實施例中，可組合大於一個欄位。另外，與指令之欄位相關聯的下標編號指示應用該欄位之運算元。舉例而言，具有下標1之任何欄位係與第一運算元相關聯，且具有下標2之任何欄位係與第二運算元相關聯，等等。
在一個實例中，在R2 306中指定之暫存器包括遮罩310，該遮罩表示可經選擇用於測試待處理外部中斷之一或多個外部中斷子類別。在一個實施例中，此等外部中斷源自具有一或多個處理器(例如，緊密耦接)之電腦系統內，但在程式外部且並非來自I/O裝置或通道子系統。下文展示可經選擇用於測試之實例子類別及遮罩內之相關聯實例位元位置。在一個實施例中，通用暫存器R2中之其他位元經保留且將含有0；否則，程式在未來可能無法相容地操作。
可提供許多其他子類別。在另一實施例中，以下子類別中之一或多者可經選擇用於測試：
亦存在其他可能性。
在一個實施例中，對於此指令，針對一子類別將中斷考慮為待處理，而不管在諸如控制件0之選定控制暫存器中是否啟用該子類別且不管諸如程式狀態字組(PSW)之另一控制暫存器中的選定位元之設定，如本文中進一步所描述。在一個實例中，控制暫存器0用以在CPU中提供控制資訊。其包括對上文所列之子類別中之每一者的指示。在一個實例中，對於各別子類別，上文所列之位元數目與控制暫存器中之位元數目相同。當控制暫存器0中之位元設定為例如1時，啟用對應子類別。另外，在一個實例中，程式狀態字組係執行狀態暫存器及程式計數器之功能的控制暫存器。其含有用於適當程式執行之資訊，包括但不限於條件碼、指令位址及其他資訊。PSW之選定位元(例如，位元7)指明外部遮罩且藉由包括於外部類別中的諸如上文作為實例所列之條件的條件控制針對中斷是否啟用CPU。
如上文所指示，除R2欄位外，測試待處理外部中斷指令亦包括指明通用暫存器之R1欄位304，該通用暫存器具有待處理中斷子類別之遮罩320，亦即，針對選定子類別而指示外部中斷是否待處理之遮罩。
在測試待處理外部中斷指令之一個實例操作中，若針對所指明子類別而外部中斷待處理，則通用暫存器R1中之對應位元設定為例如1；否則，通用暫存器R1中之對應位元設定為例如0。在一個實例中，通用暫存 器R1中之其他位元位置設定為0。
當通用暫存器R1中之所得位元位置含有例如1時，作為實例，指令以設定條件碼1而完成；否則，作為實例，指令以設定條件碼0而完成。特定而言，基於執行，可存在以下所得條件碼中之一者：0-外部中斷之所測試子類別中無一者待處理或無子類別經測試；或1-所測試子類別之外部中斷中之一或多者待處理。
此外，以下程式例外狀況可出現：操作(測試待處理外部中斷設施未安裝)；特許操作；及/或異動約束(執行異動受約束)。
在一個實施例中，測試待處理外部中斷指令並不考慮子類別啟用。另外，在關於z/Architecture之一個實施例中，通用暫存器R1及R2中之所界定位元位置匹配例如控制暫存器0中之對應外部中斷子類別啟用控制項的位元位置。
在另一態樣中，可在例如虛擬化環境中之解譯性執行中使用測試待處理外部中斷指令。在一個實施例中，超管理器或主機(例如，z/VM)及處理器(例如，系統z)硬體/韌體彼此以受控協作方式互動，以便處理客體作業系統操作而無需自客體作業系統及主機轉移控制/將控制轉移至客體作業系統及主機。可經由允許針對包括可傳呼儲存模式客體之客體以解譯方式執行指令的設施直接執行客體操作而無需主機干預。此設施提供主機可發佈之指令，即開始解譯性執行(SIE)，其指明被稱作狀態描述之控制區塊，該控制區塊保持客體(虛擬機)狀態及控制，諸如客體架構模式、客體架構特徵、客體暫存器、執行控制等之指示。該SIE指令將機器置於直接處理客體指令及中斷之解譯性執行模式中，直至出現需要主機注意之條件。當出現此條件時，結束解譯性執行，且呈現主機中斷，或SIE指令完 成儲存所遇到之條件之細節；後一動作被稱作攔截。在此環境中，亦可使用測試待處理外部中斷指令。
舉例而言，測試待處理外部中斷指令可用以測試警告追蹤中斷，該等警告追蹤中斷在一個實施例中可用於客體組態而不用於非客體組態。由於在一個實施例中，警告追蹤設施不可用於非客體組態中，因此對於在主機層級0(例如，超管理器)處操作之組態，通用暫存器R1之位元30將不設定為例如1。亦存在其他實例。
在一個實例中，測試待處理外部中斷指令之解譯性執行經受狀態描述中之執行控制。在一個實施例中，狀態描述之執行控制D(ECD)欄位的選定位元，例如位元3控制是否可解譯性地執行TPEI。若嘗試TPEI之客體執行但ECD.3並非例如1，則抑制客體執行且辨識到指令攔截(例如，代碼4)條件。
另外，可基於TPEI指令之執行而查驗狀態描述之干預請求(V)欄位。舉例而言，可基於對應於在遮罩310中設定之彼等子類別的位元(例如，位元30及50)而查驗V欄位之警告追蹤(T)及外部呼叫(X)位元(亦即，分別係位元2及4)。
此外，新干預請求擴展(VX)欄位定義於狀態描述中。VX欄位之位元0及1表示客體緊急信號中斷及客體故障警示中斷分別待處理之執行緒特定指示。此等位元藉由主機程式設定及重設，且基於TPEI之解譯性執行而查驗。舉例而言，基於例如在遮罩310中設定之位元49及48而查驗VX欄位之位元0及1。
其他實例亦係可能的。
參看圖4描述關於測試待處理外部中斷指令之態樣的其他細節。在一 個實例中，獲得測試待處理外部中斷之指令，例如測試待處理外部中斷指令(步驟400)。在一個實例中，此指令係單一架構化指令。接著藉由處理器執行指令(步驟402)。
舉例而言，該執行包括基於由指令提供之資訊而判定待測試之一或多個外部中斷子類別(步驟404)。舉例而言，包括於由指令之R2指明之暫存器中的遮罩包括複數個指示符(例如，複數個位元)。指示符中之一或多者對應於可經選擇用於測試待處理外部中斷之一或多個外部中斷子類別。舉例而言，一個指示符(例如，位元30)對應於警告追蹤中斷；一個指示符(例如，位元48)對應於故障警示；一個指示符(例如，位元49)對應於緊急信號；且另一指示符(例如，位元50)對應於外部呼叫。若指示符設定為特定值，例如1，則針對待處理外部中斷而將測試對應於所設定指示符之子類別。舉例而言，若位元49設定為1，則針對緊急信號而執行待處理外部中斷之測試。可設定一或多個指示符。
對於每一所設定指示符，作出關於針對對應於所設定指示符之子類別而外部中斷是否待處理的檢查(步驟406)。舉例而言，若位元49經設定，則作出關於針對緊急信號而外部中斷是否待處理之檢查(步驟406)。在一個實例中，對於此檢查，在不應用解譯性執行之狀況下，CPU追蹤是否存在待處理外部中斷，且CPU測試其待處理中斷鎖存器以判定中斷是否待處理。
在應用解譯性執行之情況下，向主機呈現硬體中斷，且主機判定該等中斷是否以客體為目標。若其係以客體為目標，則主機設定客體之狀態描述中的待處理中斷位元。若在分派客體時針對中斷之類別啟用該客體，則向客體呈現待處理中斷位元；否則，該中斷仍待處理。當客體程式執行 TPEI指令時，CPU(例如，毫碼)查驗客體之狀態描述中的待處理位元以便制定回應。
若針對經測試之子類別而外部中斷待處理，則因而提供指示(步驟408)。舉例而言，設定對應於正測試之子類別的在R1中指定之暫存器中提供的遮罩中之指示符(例如，位元)(例如，設定為1)。對於具有待處理外部中斷之每一所測試子類別，發生此相同處理。
另外，在一個實例中，例如在條件碼中提供指示所測試子類別之中斷中之任一者是否待處理的概要指示。舉例而言，若所測試子類別之中斷中無一者待處理，則條件碼設定為0；若所測試子類別之中斷中之任一者待處理，則條件碼設定為1。
本文中詳細描述測試待處理外部中斷(TPEI)指令，其判定對於執行指令之CPU，一或多個選定外部中斷是否待處理。在一個實施例中，TPEI基於一或多個特定子類別而判定一或多個外部中斷是否待處理；且其確實如此進行而不清除一或多個待處理外部中斷。藉由測試待處理外部中斷，可採取動作，包括無動作，以促進運算環境內之處理，從而改良其效能。控制程式能夠判定對於特定資源是否存在待處理中斷，同時針對彼類別之中斷，保持停用。本發明之一或多個態樣不可避免地與電腦技術相關且促進電腦內之處理，從而改良其效能。
本發明可能係在任何可能的技術細節整合層級處的系統、方法及/或電腦程式產品。該電腦程式產品可包括一(或多個)電腦可讀儲存媒體，其上具有電腦可讀程式指令以使處理器進行本發明之態樣。
電腦可讀儲存媒體可能係有形裝置，其可持留及儲存指令以供指令執行裝置使用。電腦可讀儲存媒體可能係例如但不限於電子儲存裝置、磁 性儲存裝置、光學儲存裝置、電磁儲存裝置、半導體儲存裝置或前述各者之任何合適組合。電腦可讀儲存媒體之更特定實例之非窮盡性清單包括以下各者：攜帶型電腦磁片、硬碟、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、可抹除可程式化唯讀記憶體(EPROM或快閃記憶體)、靜態隨機存取記憶體(SRAM)、攜帶型光碟唯讀記憶體(CD-ROM)、數位化通用光碟(DVD)、記憶卡、軟碟、經機械編碼裝置，諸如上面記錄有指令之打孔卡或凹槽中之凸起結構，及前述各者之任何合適組合。如本文中所使用，不應將電腦可讀儲存媒體本身解釋為暫時性信號，諸如無線電波或其他自由傳播之電磁波、經由波導或其他傳輸媒體傳播之電磁波(例如，經由光纖纜線傳遞之光脈衝)，或經由電線傳輸之電信號。
本文中所描述之電腦可讀程式指令可自電腦可讀儲存媒體下載至各別運算/處理裝置或經由網路(例如，網際網路、區域網路、廣域網路及/或無線網路)下載至外部電腦或外部儲存裝置。網路可包含銅傳輸纜線、光學傳輸光纖、無線傳輸、路由器、防火牆、交換器、閘道器電腦及/或邊緣伺服器。每一運算/處理裝置中之網路配接卡或網路介面自網路接收電腦可讀程式指令且轉遞電腦可讀程式指令以用於儲存於各別運算/處理裝置內之電腦可讀儲存媒體中。
用於進行本發明之操作之電腦可讀程式指令可能係以一或多種程式設計語言之任何組合撰寫之組譯器指令、指令集架構(ISA)指令、機器指令、機器相關指令、微碼、韌體指令、狀態設定資料、用於積體電路系統之組態資料，或原始程式碼或物件碼(object code)，該一或多種程式設計語言包括諸如Smalltalk、C++或其類似者之物件導向式程式設計語言，及程序性程式設計語言，諸如「C」程式設計語言或類似程式設計語言。電 腦可讀程式指令可完全在使用者之電腦上執行、部分地在使用者之電腦上執行、作為獨立套裝軟體執行、部分地在使用者之電腦上執行且部分地在遠端電腦上執行或完全在遠端電腦或伺服器上執行。在後一種情形中，遠端電腦可經由任何類型之網路(包括區域網路(LAN)或廣域網路(WAN))連接至使用者之電腦，或可連接至外部電腦(例如，使用網際網路服務提供者經由網際網路)。在一些實施例中，包括例如可程式化邏輯電路系統、場可程式化閘陣列(FPGA)或可程式化邏輯陣列(PLA)之電子電路系統可藉由利用電腦可讀程式指令之狀態資訊來個人化電子電路系統而執行電腦可讀程式指令，以便執行本發明之態樣。
本文中參考根據本發明之實施例的方法、設備(系統)及電腦程式產品之流程圖說明及/或方塊圖來描述本發明之態樣。應理解，可藉由電腦可讀程式指令實施流程圖說明及/或方塊圖之每一區塊，及流程圖說明及/或方塊圖中之區塊之組合。
可將此等電腦可讀程式指令提供至通用電腦、專用電腦或其他可程式化資料處理設備之處理器以產生機器，使得經由該電腦或其他可程式化資料處理設備之處理器執行之指令建立用於實施該一或多個流程圖及/或方塊圖區塊中所指定之功能/動作的手段。亦可將此等電腦可讀程式指令儲存於電腦可讀儲存媒體中，該等指令可指導電腦、可程式化資料處理設備及/或其他裝置以特定方式起作用，使得儲存有指令之電腦可讀儲存媒體包含製品，該製品包括實施該一或多個流程圖及/或方塊圖區塊中所指定之功能/動作之態樣的指令。
電腦可讀程式指令亦可載入至電腦、其他可程式化資料處理設備或其他裝置上，以使一系列操作步驟在電腦、其他可程式化設備或其他裝置 上執行以產生電腦實施之處理程序，使得在電腦、其他可程式化設備或其他裝置上執行之指令實施一或多個流程圖及/或方塊圖區塊中所指定之功能/動作。
諸圖中之流程圖及方塊圖說明根據本發明之各種實施例的系統、方法及電腦程式產品之可能實施的架構、功能性及操作。就此而言，流程圖或方塊圖中之每一區塊可表示指令之模組、區段或部分，其包含用於實施指定邏輯功能之一或多個可執行指令。在一些替代實施中，區塊中提到之功能可能不以諸圖中所提到之次序發生。舉例而言，取決於所涉及之功能性，連續展示之兩個區塊實際上可大體上同時執行，或該等區塊可有時以相反次序執行。亦將注意，可藉由執行指定功能或動作或進行專用硬體及電腦指令之組合的基於專用硬體之系統來實施方塊圖及/或流程圖說明之每一區塊，及方塊圖及/或流程圖說明中之區塊之組合。
除上述情形之外，亦可藉由供應對消費者環境之管理之服務提供者來提供、供應、部署、管理、服務(等)一或多個態樣。舉例而言，服務提供者可建立、維持、支援(等)電腦程式碼及/或針對一或多個消費者執行一或多個態樣之電腦基礎架構。作為回報，服務提供者可根據訂用及/或收費協議接收來自消費者之付款(作為實例)。另外或替代地，服務提供者可接收來自向一或多個第三方出售廣告內容之付款。
在一個態樣中，可部署一應用程式用於執行一或多個實施例。作為一個實例，應用程式之部署包含提供可操作以執行一或多個實施例之電腦基礎架構。
作為另一態樣，可部署運算基礎架構，包含將電腦可讀程式碼整合至運算系統中，在該系統中，程式碼結合運算系統能夠執行一或多個實施 例。
作為又一態樣，可提供一種用於整合運算基礎架構之處理程序，包含將電腦可讀程式碼整合至電腦系統中。電腦系統包含電腦可讀媒體，其中電腦媒體包含一或多個實施例。程式碼結合電腦系統能夠執行一或多個實施例。
儘管上文描述各種實施例，但此等實施例僅為實例。舉例而言，其他架構之運算環境可用以併有及使用一或多個實施例。另外，可使用不同指令、指令格式、指令欄位及/或指令值。許多變化係可能的。
另外，其他類型之運算環境可係有益的且可加以使用。作為一實例，可使用適合於儲存及/或執行程式碼之資料處理系統，其包括直接或經由系統匯流排間接地耦接至記憶體元件之至少兩個處理器。記憶體元件包括例如在實際執行程式碼期間使用之本端記憶體、大容量儲存器，及提供對至少某一程式碼之臨時儲存以便減少在執行期間必須自大容量儲存器擷取程式碼之次數的快取記憶體。
輸入/輸出或I/O裝置(包括但不限於鍵盤、顯示器、指標裝置、DASD、磁帶、CD、DVD、隨身碟(thumb drive)及其他記憶體媒體等)可直接或經由介入之I/O控制器耦接至系統。網路配接器亦可耦接至系統以使得資料處理系統能夠變得經由介入之私用網路或公用網路耦接至其他資料處理系統或遠端印表機或儲存裝置。數據機、纜線數據機及乙太網路卡僅係幾個可用類型之網路配接器。
本文中所使用之術語僅係出於描述特定實施例的目的且並不意欲係限制性的。如本文中所使用，除非上下文另外清晰地指示，否則單數形式「一」及「該」意欲亦包括複數形式。將進一步理解，術語「包含 (comprises及/或comprising)」在用於本說明書中時指定所陳述特徵、整體、步驟、操作、元件及/或組件之存在，但不排除一或多個其他特徵、整體、步驟、操作、元件、組件及/或其群組之存在或新增。
以下申請專利範圍中之所有構件或步驟加功能元件之對應結構、材料、動作及等效物(若存在)意欲包括用於結合如特定主張之其他所主張元件來執行功能的任何結構、材料或動作。已出於說明及描述之目的呈現一或多個實施例之描述，但其不意欲為窮盡性的或限於所揭示之形式。對於一般熟習此項技術者而言，許多修改及變化將係顯而易見的。選取及描述實施例以便最佳地解釋各種態樣及實際應用，且使得一般熟習此項技術者能夠理解具有如適於所預期之特定用途之各種修改的各種實施例。

Claims (20)

  1. 一種用於促進一運算環境內之處理的電腦程式產品，該電腦程式產品包含：一電腦可讀儲存媒體，其可由一處理電路讀取且儲存用於執行一方法之指令，該方法包含：獲得測試一或多個待處理外部中斷之一指令，該外部中斷係源自一電腦系統內但在程式外部的中斷，並且該中斷相異於源自輸入/輸出(I/O)裝置之I/O中斷；及執行該指令，該執行包括：基於由該指令提供之資訊而判定待測試之一或多個外部中斷子類別；針對正測試之該一或多個外部中斷子類別而檢查一或多個外部中斷是否待處理；及針對正測試之該一或多個外部中斷子類別而指示一或多個外部中斷是否待處理。
  2. 如請求項1之電腦程式產品，其中該判定包含：查驗提供於由該指令指明之一位置中的一遮罩以判定待測試之該一或多個外部中斷子類別。
  3. 如請求項2之電腦程式產品，其中該遮罩包括用於複數個外部中斷子類別之複數個指示符，且該複數個指示符中設定為一所定義值之一指示符指示對應於該指示符之一外部中斷子類別待測試。
  4. 如請求項3之電腦程式產品，其中該複數個外部中斷子類別包含一警告追蹤中斷、一故障警示、一緊急信號及一外部呼叫。
  5. 如請求項2之電腦程式產品，其中該位置包含由該指令之一欄位指明的一暫存器。
  6. 如請求項1之電腦程式產品，其中該指示包含對於具有一待處理外部中斷之一外部中斷子類別，設定由該指令指定之一位置中的一指示符。
  7. 如請求項6之電腦程式產品，其中該位置係由該指令之一欄位指定的一暫存器。
  8. 如請求項7之電腦程式產品，其中該指示符係由該指令指定之該暫存器中的一遮罩中之一位元。
  9. 如請求項1之電腦程式產品，其中該執行該指令經執行，而不管針對中斷是否啟用執行該指令之一處理器。
  10. 如請求項1之電腦程式產品，其中該執行進一步包括：提供一概要指示，該概要指示針對正測試之該一或多個外部中斷子類別而指示一或多個外部中斷是否待處理。
  11. 如請求項1之電腦程式產品，其中該指令係一單一架構化指令，其包含指定一測試待處理外部中斷指令之一操作碼、待用於該指示中之一第一暫存器欄位及待用於該判定中之一第二暫存器欄位。
  12. 一種用於促進一運算環境內之處理的電腦系統，該電腦系統包含：一記憶體；及一處理器，其與該記憶體通信，其中該電腦系統經組態以執行一方法，該方法包含：獲得測試一或多個待處理外部中斷之一指令，該外部中斷係源自一電腦系統內但在程式外部的中斷，並且該中斷相異於源自輸入/輸出(I/O)裝置之I/O中斷；及執行該指令，該執行包括：基於由該指令提供之資訊而判定待測試之一或多個外部中斷子類別；針對正測試之該一或多個外部中斷子類別而檢查一或多個外部中斷是否待處理；及針對正測試之該一或多個外部中斷子類別而指示一或多個外部中斷是否待處理。
  13. 如請求項12之電腦系統，其中該判定包含查驗提供於由該指令指明之一位置中的一遮罩以判定待測試之該一或多個外部中斷子類別，該遮罩包括用於複數個外部中斷子類別之複數個指示符，且其中該複數個指示符中設定為一所定義值之一指示符指示對應於該指示符之一外部中斷子類別待測試。
  14. 如請求項12之電腦系統，其中該執行該指令經執行，而不管針對中斷是否啟用執行該指令之一處理器。
  15. 如請求項12之電腦系統，其中該執行進一步包括提供一概要指示，該概要指示針對正測試之該一或多個外部中斷子類別而指示一或多個外部中斷是否待處理。
  16. 一種促進一運算環境內之處理的電腦實施方法，該電腦實施方法包含：獲得測試一或多個待處理外部中斷之一指令；及藉由一處理器執行該指令，該執行包括：基於由該指令提供之資訊而判定待測試之一或多個外部中斷子類別，該外部中斷係源自一電腦系統內但在程式外部的中斷，並且該中斷相異於源自輸入/輸出(I/O)裝置之I/O中斷；針對正測試之該一或多個外部中斷子類別而檢查一或多個外部中斷是否待處理；及針對正測試之該一或多個外部中斷子類別而指示一或多個外部中斷是否待處理。
  17. 如請求項16之電腦實施方法，其中該判定包含查驗提供於由該指令指明之一位置中的一遮罩以判定待測試之該一或多個外部中斷子類別，該遮罩包括用於複數個外部中斷子類別之複數個指示符，且其中該複數個指示符中設定為一所定義值之一指示符指示對應於該指示符之一外部中斷子類別待測試。
  18. 如請求項16之電腦實施方法，其中該指示包含對於具有一待處理外部中斷之一外部中斷子類別，在由該指令指定之一位置中設定一指示符。
  19. 如請求項16之電腦實施方法，其中該執行該指令經執行，而不管針對中斷是否啟用執行該指令之該處理器。
  20. 如請求項16之電腦實施方法，其中該執行進一步包括提供一概要指示，該概要指示針對正測試之該一或多個外部中斷子類別而指示一或多個外部中斷是否待處理。
TW107100716A 2017-01-19 2018-01-09 用於測試待處理外部中斷指令之電腦程式產品、電腦系統及電腦實施方法 TWI664530B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/409,592 2017-01-19
US15/409,592 US10282327B2 (en) 2017-01-19 2017-01-19 Test pending external interruption instruction

Publications (2)

Publication Number Publication Date
TW201830259A TW201830259A (zh) 2018-08-16
TWI664530B true TWI664530B (zh) 2019-07-01

Family

ID=60953864

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107100716A TWI664530B (zh) 2017-01-19 2018-01-09 用於測試待處理外部中斷指令之電腦程式產品、電腦系統及電腦實施方法

Country Status (8)

Country Link
US (1) US10282327B2 (zh)
EP (1) EP3571581B1 (zh)
JP (1) JP7059273B2 (zh)
KR (1) KR102202146B1 (zh)
CN (1) CN110235102B (zh)
RU (1) RU2712132C1 (zh)
TW (1) TWI664530B (zh)
WO (1) WO2018134056A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020164820A1 (en) 2019-02-14 2020-08-20 International Business Machines Corporation Directed interrupt virtualization
TWI727607B (zh) 2019-02-14 2021-05-11 美商萬國商業機器公司 用於具有中斷表之經引導中斷虛擬化之方法、電腦系統及電腦程式產品
JP7450627B2 (ja) 2019-02-14 2024-03-15 インターナショナル・ビジネス・マシーンズ・コーポレーション 実行中インジケータを使用した有向割り込みの仮想化方法、システム、プログラム
TWI759677B (zh) * 2019-02-14 2022-04-01 美商萬國商業機器公司 用於具有回退之經引導中斷虛擬化之方法、電腦系統及電腦程式產品
JP7459119B2 (ja) 2019-02-14 2024-04-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 割り込みテーブルを使用したマルチレベルの仮想化のための有向割り込み方法、システム、プログラム
CN113454589A (zh) 2019-02-14 2021-09-28 国际商业机器公司 用于多级虚拟化的定向中断
TWI764082B (zh) 2019-02-14 2022-05-11 美商萬國商業機器公司 用於經引導中斷虛擬化之中斷信號之方法、電腦系統及電腦程式產品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080046623A1 (en) * 2003-05-12 2008-02-21 International Business Machines Corporation Managing input/output interruptions in non-dedicated interruption hardware environments, and methods therefor
US7363536B1 (en) * 2004-07-30 2008-04-22 Hewlett-Packard Development Company, L.P. Delivery of an interruption to an operating system
CN102067083A (zh) * 2008-06-27 2011-05-18 微软公司 对虚拟化环境中的中断结束消息的懒惰处理

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1092714A (en) * 1977-01-13 1980-12-30 Paul J. Brown Extended interruption handling
US4342082A (en) 1977-01-13 1982-07-27 International Business Machines Corp. Program instruction mechanism for shortened recursive handling of interruptions
US4796176A (en) 1985-11-15 1989-01-03 Data General Corporation Interrupt handling in a multiprocessor computing system
JPS6459434A (en) * 1987-08-29 1989-03-07 Fujitsu Ltd Input/output control system for virtual computer
US4894004A (en) * 1988-11-04 1990-01-16 Davidson Textron Inc. Apparatus for molding multi-colored plastic shells
US5222215A (en) * 1991-08-29 1993-06-22 International Business Machines Corporation Cpu expansive gradation of i/o interruption subclass recognition
US7451447B1 (en) * 1998-08-07 2008-11-11 Arc International Ip, Inc. Method, computer program and apparatus for operating system dynamic event management and task scheduling using function calls
WO2001063416A1 (en) * 2000-02-24 2001-08-30 Bops Incorporated Methods and apparatus for scalable array processor interrupt detection and response
US20040117532A1 (en) 2002-12-11 2004-06-17 Bennett Steven M. Mechanism for controlling external interrupts in a virtual machine system
US7765389B2 (en) 2007-04-25 2010-07-27 International Business Machines Corporation Management of exceptions and hardware interruptions by an exception simulator
US9449314B2 (en) * 2008-10-02 2016-09-20 International Business Machines Corporation Virtualization of a central processing unit measurement facility
US8572357B2 (en) 2009-09-29 2013-10-29 International Business Machines Corporation Monitoring events and incrementing counters associated therewith absent taking an interrupt
US8478922B2 (en) * 2010-06-23 2013-07-02 International Business Machines Corporation Controlling a rate at which adapter interruption requests are processed
US8799713B2 (en) * 2011-03-01 2014-08-05 Texas Instruments Incorporated Interruptible non-destructive run-time built-in self-test for field testing
US9672036B2 (en) * 2011-09-26 2017-06-06 Intel Corporation Instruction and logic to provide vector loads with strides and masking functionality
US8850450B2 (en) * 2012-01-18 2014-09-30 International Business Machines Corporation Warning track interruption facility
US9465716B2 (en) * 2012-03-16 2016-10-11 International Business Machines Corporation Run-time instrumentation directed sampling
US8688661B2 (en) * 2012-06-15 2014-04-01 International Business Machines Corporation Transactional processing
US9582295B2 (en) 2014-03-18 2017-02-28 International Business Machines Corporation Architectural mode configuration
US9588774B2 (en) * 2014-03-18 2017-03-07 International Business Machines Corporation Common boot sequence for control utility able to be initialized in multiple architectures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080046623A1 (en) * 2003-05-12 2008-02-21 International Business Machines Corporation Managing input/output interruptions in non-dedicated interruption hardware environments, and methods therefor
US7363536B1 (en) * 2004-07-30 2008-04-22 Hewlett-Packard Development Company, L.P. Delivery of an interruption to an operating system
CN102067083A (zh) * 2008-06-27 2011-05-18 微软公司 对虚拟化环境中的中断结束消息的懒惰处理

Also Published As

Publication number Publication date
RU2712132C1 (ru) 2020-01-24
EP3571581A1 (en) 2019-11-27
KR20190087557A (ko) 2019-07-24
TW201830259A (zh) 2018-08-16
CN110235102B (zh) 2024-01-12
KR102202146B1 (ko) 2021-01-13
CN110235102A (zh) 2019-09-13
US20180203814A1 (en) 2018-07-19
JP2020505668A (ja) 2020-02-20
WO2018134056A1 (en) 2018-07-26
JP7059273B2 (ja) 2022-04-25
EP3571581B1 (en) 2021-06-09
US10282327B2 (en) 2019-05-07

Similar Documents

Publication Publication Date Title
TWI664530B (zh) 用於測試待處理外部中斷指令之電腦程式產品、電腦系統及電腦實施方法
US10725685B2 (en) Load logical and shift guarded instruction
US10732858B2 (en) Loading and storing controls regulating the operation of a guarded storage facility
CN110235109B (zh) 在虚拟环境中存储/重新存储受保护存储控制
US20180203620A1 (en) Identifying processor attributes based on detecting a guarded storage event
TW201830257A (zh) 受防護儲存器事件處理之執行時期檢測
US9411625B2 (en) Apparatus and control method for hypervisor to obtain faulting instruction
US20220035399A1 (en) Clock comparator sign control
US7882336B2 (en) Employing a buffer to facilitate instruction execution
TWI706325B (zh) 用於至間接指定位置之條件分支之電腦程式產品、電腦系統及電腦實施方法
TWI729678B (zh) 用於移動資料及設定儲存金鑰指令之電腦程式產品、電腦系統及電腦實施方法