KR102200769B1 - Phase locked loop based frequency stabilizer that performs noise attenuation using random codes - Google Patents

Phase locked loop based frequency stabilizer that performs noise attenuation using random codes Download PDF

Info

Publication number
KR102200769B1
KR102200769B1 KR1020190037740A KR20190037740A KR102200769B1 KR 102200769 B1 KR102200769 B1 KR 102200769B1 KR 1020190037740 A KR1020190037740 A KR 1020190037740A KR 20190037740 A KR20190037740 A KR 20190037740A KR 102200769 B1 KR102200769 B1 KR 102200769B1
Authority
KR
South Korea
Prior art keywords
output
random code
frequency
code
random
Prior art date
Application number
KR1020190037740A
Other languages
Korean (ko)
Other versions
KR20200116239A (en
Inventor
송준영
Original Assignee
인천대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인천대학교 산학협력단 filed Critical 인천대학교 산학협력단
Priority to KR1020190037740A priority Critical patent/KR102200769B1/en
Publication of KR20200116239A publication Critical patent/KR20200116239A/en
Application granted granted Critical
Publication of KR102200769B1 publication Critical patent/KR102200769B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

랜덤 코드를 이용하여 노이즈 감쇄를 수행하는 위상 고정 루프 기반의 주파수 고정 장치가 개시된다. 본 발명에 따른 랜덤 코드를 이용하여 노이즈 감쇄를 수행하는 위상 고정 루프 기반의 주파수 고정 장치는 주파수가 고정된 이후에 수행되는 반복적인 주파수 조정 과정을 통해 위상차 검출기에서 위상차에 따른 소정의 펄스 신호가 출력되는 경우, 상기 펄스 신호의 주기를 랜덤 코드 출력기를 통해 출력되는 랜덤한 코드에 따라 랜덤하게 변경함으로써, 전압 제어 오실레이터에 피드백되는 제어 전압의 크기를 랜덤하게 분산시킬 수 있고, 이를 통해, 본 발명은 전압 제어 오실레이터에서 출력되는 출력 신호의 Spur의 주파수 대역을 넓은 대역으로 분산시킴으로써, Spur의 파워를 감쇄시켜 출력 신호의 노이즈를 줄일 수 있다.Disclosed is a phase locked loop-based frequency fixing device that performs noise attenuation using a random code. In the phase-locked loop-based frequency fixing device performing noise reduction using a random code according to the present invention, a predetermined pulse signal according to the phase difference is output from the phase difference detector through an iterative frequency adjustment process performed after the frequency is fixed. In this case, by randomly changing the period of the pulse signal according to a random code output through a random code output device, the magnitude of the control voltage fed back to the voltage control oscillator can be randomly distributed. Through this, the present invention By distributing the frequency band of the spur of the output signal output from the voltage-controlled oscillator into a wide band, the power of the spur can be attenuated and noise of the output signal can be reduced.

Description

랜덤 코드를 이용하여 노이즈 감쇄를 수행하는 위상 고정 루프 기반의 주파수 고정 장치{PHASE LOCKED LOOP BASED FREQUENCY STABILIZER THAT PERFORMS NOISE ATTENUATION USING RANDOM CODES}PHASE LOCKED LOOP BASED FREQUENCY STABILIZER THAT PERFORMS NOISE ATTENUATION USING RANDOM CODES} that performs noise attenuation using random codes

본 발명은 랜덤 코드를 이용하여 노이즈 감쇄를 수행하는 위상 고정 루프 기반의 주파수 고정 장치에 대한 것이다.The present invention relates to a phase locked loop-based frequency fixing device that performs noise attenuation using a random code.

위상 고정 루프(phase locked loop)는 시스템에서 필요한 특정 주파수를 갖는 클럭을 생성하는 블록으로써, 가장 중요한 성능은 생성된 클럭에 포함되어 있는 노이즈의 양이다.A phase locked loop is a block that generates a clock having a specific frequency required by the system, and the most important performance is the amount of noise contained in the generated clock.

위상 고정 루프는 출력 신호를 발생시키는 전압 제어 오실레이터(Voltage-Controlled Oscillator: VCO), 상기 출력 신호의 클럭을 분주하여 낮은 주파수 대역으로 변환하는 분주기(Divider), 외부에서 입력된 낮은 주파수를 갖는 레퍼런스 클럭 신호와 분주된 상기 출력 신호의 위상 차이를 비교하여 위상차를 검출하는 위상차 검출기(Phase and Frequency Detector: PFD), 검출된 위상차를 이용해 그 차이만큼을 전하의 양으로 바꿔주는 차지 펌프(Charge Pump: CP), 차지 펌프에 제공한 전하를 저장하여 상기 전압 제어 오실레이터로 제어 전압을 제공하는 루프 필터(Loop Filter: LF)로 구성이 되어있다. The phase locked loop is a voltage-controlled oscillator (VCO) that generates an output signal, a divider that divides the clock of the output signal and converts it into a low frequency band, and a reference having a low frequency input from the outside. A phase and frequency detector (PFD) that detects a phase difference by comparing the phase difference between a clock signal and the divided output signal, and a charge pump that converts the difference into an amount of charge using the detected phase difference. CP), a loop filter (LF) that stores charge provided to a charge pump and provides a control voltage to the voltage control oscillator.

위상차 검출기에서는 레퍼런스 클럭 신호와 분주된 상기 출력 신호의 위상 차이만큼을 펄스의 폭으로 출력하고, 차지 펌프에서는 위상차 검출기에서 출력되는 펄스 신호의 패턴에 기초하여 전하를 루프 필터에 제공하거나 방출하는 과정을 반복함으로써, 전압 제어 오실레이터의 주파수를 목표 주파수로 일정하게 고정시킨다.The phase difference detector outputs the pulse width as much as the phase difference between the reference clock signal and the divided output signal, and the charge pump provides or discharges charge to the loop filter based on the pattern of the pulse signal output from the phase difference detector. By repeating, the frequency of the voltage controlled oscillator is fixed to the target frequency constant.

이렇게, 전압 제어 오실레이터의 주파수가 목표 주파수로 일정하게 고정되면, 더 이상 위상차 검출을 통한 주파수 조정 작업이 수행되지 않아야 하지만, 위상 고정 루프에서는 레퍼런스 클럭 신호와 동일한 주파수마다 위와 같은 위상차를 조정하는 과정을 반복하게 되고, 이로 인하여 주파수 고정이 완료되었음에도 불구하고, 전압 제어 오실레이터의 출력 신호에서는 위상차 조정의 반복으로 인해 조정되는 주파수 성분이 노이즈로 보이게 되며, 이때, 이 노이즈를 Spur라고 부른다. In this way, when the frequency of the voltage-controlled oscillator is fixed to the target frequency, the frequency adjustment through phase difference detection should no longer be performed. However, in the phase locked loop, the process of adjusting the phase difference at the same frequency as the reference clock signal is performed. Even though the frequency is fixed due to this, in the output signal of the voltage-controlled oscillator, the frequency component to be adjusted due to the repetition of phase difference adjustment appears as noise. At this time, this noise is called spur.

위상 고정 루프에서는 레퍼런스 클럭 신호의 위상 정보를 바탕으로 위상차를 검출하기 때문에 항상 동일한 위상에서 Spur가 발생하게 되고, 이로 인해, Spur는 일정한 주파수를 가지게 된다. 이를 주파수 도메인에서 보게 될 경우, 전압 제어 오실레이터의 출력 신호의 주파수를 기준으로 레퍼런스 클럭 신호의 주파수만큼의 오프셋을 갖는 위치에 Spur의 파워가 나타나게 되고, 이는 결국 시간 도메인에서 지터로 검출될 수 있다.In the phase locked loop, since the phase difference is detected based on the phase information of the reference clock signal, spurs are always generated in the same phase, and thus, spurs have a constant frequency. When this is seen in the frequency domain, the power of the spur appears at a position having an offset equal to the frequency of the reference clock signal based on the frequency of the output signal of the voltage control oscillator, which can be detected as jitter in the time domain.

따라서, 위상 고정 루프에서 Spur의 파워를 줄임으로써, 전압 제어 오실레이터의 출력 신호에서 발생되는 클럭의 노이즈를 줄일 수 있도록 하는 연구가 필요하다.Therefore, there is a need for a study to reduce the noise of the clock generated from the output signal of the voltage controlled oscillator by reducing the power of the spur in the phase locked loop.

본 발명에 따른 랜덤 코드를 이용하여 노이즈 감쇄를 수행하는 위상 고정 루프 기반의 주파수 고정 장치는 주파수가 고정된 이후에 수행되는 반복적인 주파수 조정 과정을 통해 위상차 검출기에서 위상차에 따른 소정의 펄스 신호가 출력되는 경우, 상기 펄스 신호의 주기를 랜덤 코드 출력기를 통해 출력되는 랜덤한 코드에 따라 랜덤하게 변경함으로써, 전압 제어 오실레이터에 피드백되는 제어 전압의 크기를 랜덤하게 분산시킬 수 있고, 이를 통해, 본 발명은 전압 제어 오실레이터에서 출력되는 출력 신호의 Spur의 주파수 대역을 넓은 대역으로 분산시킴으로써, Spur의 파워를 감쇄시켜 출력 신호의 노이즈를 줄일 수 있도록 한다.In the phase-locked loop-based frequency fixing device performing noise reduction using a random code according to the present invention, a predetermined pulse signal according to the phase difference is output from the phase difference detector through an iterative frequency adjustment process performed after the frequency is fixed. In this case, by randomly changing the period of the pulse signal according to a random code output through a random code output device, the magnitude of the control voltage fed back to the voltage control oscillator can be randomly distributed. Through this, the present invention By distributing the frequency band of the spur of the output signal output from the voltage-controlled oscillator into a wide band, the power of the spur is attenuated to reduce the noise of the output signal.

본 발명의 일실시예에 따른 랜덤 코드를 이용하여 노이즈 감쇄를 수행하는 위상 고정 루프 기반의 주파수 고정 장치는 입력되는 제어 전압의 크기에 대응하는 주파수를 갖는 출력 신호를 발생시키는 전압 제어 오실레이터, 상기 출력 신호의 클럭을 기설정된(predetermined) 분주비로 분주하여 분주된 클럭 신호를 생성하는 분주기, 상기 분주된 클럭 신호와 기설정된 기준 주파수를 갖는 레퍼런스 클럭 신호를 비교하여 양 클럭 신호 간의 주파수의 위상차에 대응하는 펄스 신호를 출력하는 위상차 검출기, N(N은 자연수) 비트의 크기를 갖는 랜덤 코드를 랜덤하게 출력하는 랜덤 코드 출력기, 상기 랜덤 코드 출력기를 통해 출력 가능한 2N개의 코드들과 각 코드에 대응하는 미리 정해진 서로 다른 전압이 기록되어 있는 테이블을 저장하여 유지하는 테이블 유지부, 상기 랜덤 코드 출력기를 통해 제1 랜덤 코드가 출력되면, 상기 테이블을 참조하여 상기 출력된 제1 랜덤 코드에 대응하는 제1 전압을 확인하고, 상기 위상차 검출기에서 출력되는 상기 펄스 신호의 주기를 상기 제1 전압을 통해 조정하는 위상차 조절기 및 상기 주기가 조정된 펄스 신호를 입력받아 상기 출력 신호의 주파수를 조정하기 위한 제어 전압을 생성한 후 상기 생성된 제어 전압을 상기 전압 제어 오실레이터에 인가하는 제어 전압 생성기를 포함한다.A phase-locked loop-based frequency fixing device for performing noise reduction using a random code according to an embodiment of the present invention includes a voltage controlled oscillator generating an output signal having a frequency corresponding to the magnitude of the input control voltage, and the output A divider that generates a divided clock signal by dividing the clock of a signal at a preset divider ratio, and a frequency phase difference between the two clock signals by comparing the divided clock signal with a reference clock signal having a preset reference frequency A phase difference detector outputting a pulse signal to be output, a random code output device that randomly outputs a random code having a size of N (N is a natural number) bit, 2 N codes that can be output through the random code output device and corresponding to each code When a first random code is output through the table holding unit and the random code output unit for storing and maintaining a table in which different predetermined voltages are recorded, a first random code corresponding to the outputted first random code is referred to the table. A phase difference controller for checking a voltage and adjusting the period of the pulse signal output from the phase difference detector through the first voltage, and a control voltage for adjusting the frequency of the output signal by receiving the pulse signal whose period is adjusted And a control voltage generator that generates and applies the generated control voltage to the voltage control oscillator.

이때, 본 발명의 일실시예에 따르면, 상기 랜덤 코드 출력기는 '1'과 '0'의 코드 값을 랜덤하게 하나씩 출력하는 난수 출력기 및 상기 난수 출력기를 통해 출력되는 코드 값을 N비트 단위로 연접(Concatenation)하여 상기 N비트의 크기를 갖는 랜덤 코드를 생성하는 코드 생성기를 포함할 수 있다.In this case, according to an embodiment of the present invention, the random code output unit connects a random number output unit that randomly outputs code values of '1' and '0' one by one, and a code value output through the random number output unit in units of N bits. It may include a code generator that generates a random code having the size of N bits by (concatenation).

이때, 본 발명의 일실시예에 따르면, 상기 난수 출력기는 난수 생성에 사용하기 위한 엔트로피 데이터를 발생시키는 미리 설정된 잡음원으로부터 제1 엔트로피 데이터를 수집하고, 상기 제1 엔트로피 데이터를 비결정론적 난수 발생기(Non-Deterministic Random Bit Generator: NRBG)에 입력으로 인가하여 '1'과 '0'의 코드 값을 랜덤하게 출력할 수 있다.At this time, according to an embodiment of the present invention, the random number output unit collects first entropy data from a preset noise source that generates entropy data for use in random number generation, and uses the first entropy data as a non-deterministic random number generator (Non -Deterministic Random Bit Generator: NRBG) can be applied as an input to randomly output the code values of '1' and '0'.

또한, 본 발명의 일실시예에 따르면, 상기 제어 전압 생성기는 상기 주기가 조정된 펄스 신호의 펄스폭과 Up/Down 펄스 패턴에 기초하여 루프 필터에 저장되는 전하량을 조정하는 차지 펌프 및 상기 차지 펌프를 통해 제공되는 전하량을 저장하고, 상기 차지 펌프에 의한 전하량의 방출을 수행함으로써, 상기 출력 신호의 주파수를 조정하기 위한 상기 제어 전압을 생성하는 상기 루프 필터를 포함할 수 있다.In addition, according to an embodiment of the present invention, the control voltage generator is a charge pump and the charge pump for adjusting the amount of charge stored in the loop filter based on the pulse width of the pulse signal whose period is adjusted and the Up/Down pulse pattern. The loop filter may include the loop filter for generating the control voltage for adjusting the frequency of the output signal by storing the amount of charge provided through and discharging the amount of charge by the charge pump.

본 발명에 따른 랜덤 코드를 이용하여 노이즈 감쇄를 수행하는 위상 고정 루프 기반의 주파수 고정 장치는 주파수가 고정된 이후에 수행되는 반복적인 주파수 조정 과정을 통해 위상차 검출기에서 위상차에 따른 소정의 펄스 신호가 출력되는 경우, 상기 펄스 신호의 주기를 랜덤 코드 출력기를 통해 출력되는 랜덤한 코드에 따라 랜덤하게 변경함으로써, 전압 제어 오실레이터에 피드백되는 제어 전압의 크기를 랜덤하게 분산시킬 수 있고, 이를 통해, 본 발명은 전압 제어 오실레이터에서 출력되는 출력 신호의 Spur의 주파수 대역을 넓은 대역으로 분산시킴으로써, Spur의 파워를 감쇄시켜 출력 신호의 노이즈를 줄일 수 있다.In the phase-locked loop-based frequency fixing device performing noise reduction using a random code according to the present invention, a predetermined pulse signal according to the phase difference is output from the phase difference detector through an iterative frequency adjustment process performed after the frequency is fixed. In this case, by randomly changing the period of the pulse signal according to a random code output through a random code output device, the magnitude of the control voltage fed back to the voltage control oscillator can be randomly distributed. Through this, the present invention By distributing the frequency band of the spur of the output signal output from the voltage control oscillator into a wide band, the power of the spur can be attenuated and noise of the output signal can be reduced.

도 1은 본 발명의 일실시예에 따른 랜덤 코드를 이용하여 노이즈 감쇄를 수행하는 위상 고정 루프 기반의 주파수 고정 장치의 구조를 도시한 도면이다.
도 2는 본 발명에 따른 난수 출력기의 회로 구조의 일례를 도시한 도면이다.1 is a diagram illustrating a structure of a phase locked loop-based frequency fixing apparatus that performs noise attenuation using a random code according to an embodiment of the present invention.
2 is a diagram showing an example of a circuit structure of a random number output device according to the present invention.

이하에서는 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명하기로 한다. 이러한 설명은 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였으며, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 본 명세서 상에서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 사람에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. This description is not intended to limit the present invention to a specific embodiment, it is to be understood to include all changes, equivalents, and substitutes included in the spirit and scope of the present invention. While describing each drawing, similar reference numerals have been used for similar components, and unless otherwise defined, all terms used in the present specification including technical or scientific terms refer to common knowledge in the technical field to which the present invention belongs. It has the same meaning as commonly understood by someone who has it.

본 문서에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다. 또한, 본 발명의 다양한 실시예들에 있어서, 각 구성요소들, 기능 블록들 또는 수단들은 하나 또는 그 이상의 하부 구성요소로 구성될 수 있고, 각 구성요소들이 수행하는 전기, 전자, 기계적 기능들은 전자회로, 집적회로, ASIC(Application Specific Integrated Circuit) 등 공지된 다양한 소자들 또는 기계적 요소들로 구현될 수 있으며, 각각 별개로 구현되거나 2 이상이 하나로 통합되어 구현될 수도 있다. In this document, when a part "includes" a certain component, it means that other components may be further included rather than excluding other components unless otherwise stated. In addition, in various embodiments of the present invention, each component, functional blocks or means may be composed of one or more sub-components, and the electrical, electronic, and mechanical functions performed by each component are electronic. A circuit, an integrated circuit, and an application specific integrated circuit (ASIC) may be implemented with various known devices or mechanical elements, and may be implemented separately or two or more may be integrated into one.

도 1은 본 발명의 일실시예에 따른 랜덤 코드를 이용하여 노이즈 감쇄를 수행하는 위상 고정 루프 기반의 주파수 고정 장치의 구조를 도시한 도면이다.1 is a diagram illustrating a structure of a phase locked loop-based frequency fixing apparatus that performs noise attenuation using a random code according to an embodiment of the present invention.

도 1을 참조하면, 본 발명에 따른 랜덤 코드를 이용하여 노이즈 감쇄를 수행하는 위상 고정 루프 기반의 주파수 고정 장치(110)는 전압 제어 오실레이터(111), 분주기(112), 위상차 검출기(113), 랜덤 코드 출력기(114), 테이블 유지부(115), 위상차 조절기(116) 및 제어 전압 생성기(117)를 포함한다.Referring to FIG. 1, a phase locked loop-based frequency fixing device 110 for performing noise reduction using a random code according to the present invention includes a voltage controlled oscillator 111, a divider 112, and a phase difference detector 113. , A random code output unit 114, a table holding unit 115, a phase difference adjuster 116, and a control voltage generator 117.

전압 제어 오실레이터(111)는 입력되는 제어 전압의 크기에 대응하는 주파수를 갖는 출력 신호를 발생시킨다.The voltage control oscillator 111 generates an output signal having a frequency corresponding to the magnitude of the input control voltage.

분주기(112)는 상기 출력 신호의 클럭을 기설정된(predetermined) 분주비로 분주하여 분주된 클럭 신호를 생성한다. 예컨대, 분주기(112)의 분주비가 '1/100'이라고 하고, 상기 출력 신호의 주파수가 '800MHz'라고 하는 경우, 분주기(112)는 상기 출력 신호의 클럭을 '1/100'으로 분주하여 '8MHz'의 주파수를 갖는 클럭 신호를 생성할 수 있다.The divider 112 generates a divided clock signal by dividing the clock of the output signal at a preset division ratio. For example, if the division ratio of the divider 112 is '1/100' and the frequency of the output signal is '800 MHz', the divider 112 divides the clock of the output signal into '1/100' Thus, a clock signal having a frequency of '8MHz' can be generated.

위상차 검출기(113)는 상기 분주된 클럭 신호와 기설정된 기준 주파수를 갖는 레퍼런스 클럭 신호를 비교하여 양 클럭 신호 간의 주파수의 위상차에 대응하는 펄스 신호를 출력한다.The phase difference detector 113 compares the divided clock signal with a reference clock signal having a preset reference frequency and outputs a pulse signal corresponding to a phase difference of frequencies between the two clock signals.

관련해서, 상기 레퍼런스 클럭 신호는 온도 보상 수정 발진기(Temperature Compensated X-tal Oscillator : TCXO)를 통해서 출력되는 신호가 사용될 수 있다. TCXO는 외부 온도에 영향을 거의 받지 않으면서도 원하는 출력 주파수를 매우 안정적으로 유지할 수 있는 발진기로, 위상 고정 루프의 레퍼런스 클럭 신호를 생성하는데 자주 사용된다.In relation to the reference clock signal, a signal output through a temperature compensated X-tal Oscillator (TCXO) may be used. TCXO is an oscillator that can maintain the desired output frequency very stably without being affected by external temperature, and is often used to generate a reference clock signal for a phase locked loop.

랜덤 코드 출력기(114)는 N(N은 자연수) 비트의 크기를 갖는 랜덤 코드를 랜덤하게 출력한다.The random code output unit 114 randomly outputs a random code having a size of N (N is a natural number) bits.

이때, 본 발명의 일실시예에 따르면, 랜덤 코드 출력기(114)는 난수 출력기(118) 및 코드 생성기(119)를 포함할 수 있다.In this case, according to an embodiment of the present invention, the random code output unit 114 may include a random number output unit 118 and a code generator 119.

난수 출력기(118)는 '1'과 '0'의 코드 값을 랜덤하게 하나씩 출력한다.The random number output unit 118 randomly outputs code values of '1' and '0' one by one.

코드 생성기(119)는 난수 출력기(118)를 통해 출력되는 코드 값을 N비트 단위로 연접(Concatenation)하여 상기 N비트의 크기를 갖는 랜덤 코드를 생성한다.The code generator 119 generates a random code having the size of N bits by concatenating the code value output through the random number output unit 118 in units of N bits.

이때, 본 발명의 일실시예에 따르면, 난수 출력기(118)는 난수 생성에 사용하기 위한 엔트로피 데이터를 발생시키는 미리 설정된 잡음원으로부터 제1 엔트로피 데이터를 수집하고, 상기 제1 엔트로피 데이터를 비결정론적 난수 발생기(Non-Deterministic Random Bit Generator: NRBG)에 입력으로 인가하여 '1'과 '0'의 코드 값을 랜덤하게 출력할 수 있다.At this time, according to an embodiment of the present invention, the random number output unit 118 collects first entropy data from a preset noise source that generates entropy data for use in random number generation, and uses the first entropy data as a non-deterministic random number generator. Code values of '1' and '0' can be randomly output by applying to (Non-Deterministic Random Bit Generator: NRBG) as an input.

보통, 난수는 랜덤하게 생성된 수를 의미하는 것으로, 난수의 종류로는 동전던지기처럼 앞/뒤의 발생을 예측할 수 없고, 앞에 발생한 사건이 나중에 생성될 사건에 독립적인 형태를 갖는 이상적인 난수인 순수 난수(True Random Number)와 소정의 난수 생성 알고리즘에 의해서 생성되는 의사 난수(Pseudo-Random Number)가 존재한다.Usually, a random number means a randomly generated number, and as a type of random number, it is impossible to predict the occurrence of the front/rear like a coin toss, and the event that occurred in front is an ideal random number that is independent of the event to be generated later. There are a true random number and a pseudo-random number generated by a predetermined random number generation algorithm.

이때, 의사 난수는 특정한 패턴을 가지고 있기 때문에 다른 사람에 의해 난수 생성 패턴이 손쉽게 노출되는 문제가 존재한다. 따라서, 이러한 의사 난수의 취약성을 해소하기 위해 최근에는 순수 난수 생성을 위한 다양한 연구가 진행되고 있다.At this time, since the pseudo-random number has a specific pattern, there is a problem that the random number generation pattern is easily exposed by other people. Therefore, in order to solve the vulnerability of such pseudo-random numbers, various studies for generating pure random numbers have recently been conducted.

순수 난수 생성을 위한 대표적인 기술 중 하나로 비결정론적 난수 발생기(Non-Deterministic Random Bit Generator: NRBG)를 이용한 난수 생성 기법이 존재한다. 비결정론적 난수 발생기는 소정의 잡음원의 물리적 현상을 관찰하여 얻은 큰 엔트로피의 입력을 이용해서 난수를 생성하는 기법을 의미한다.One of the representative technologies for generating pure random numbers is a random number generation technique using a non-deterministic random bit generator (NRBG). The non-deterministic random number generator refers to a technique of generating a random number using an input of a large entropy obtained by observing a physical phenomenon of a predetermined noise source.

예컨대, CMOS 센서나 CCD 센서 등과 같은 이미지 센서를 잡음원으로 사용함으로써, 상기 잡음원으로부터 광원이 가지고 있는 빛의 입자적 특성에 의해 나타나는 광자 수의 불확정도인 샷 노이즈(Shot Noise)를 엔트로피 데이터로 획득하여 난수를 생성하는 방식이 이에 해당된다. 이렇게, 비결정론적 난수 발생기를 이용한 난수는 생성 패턴을 예상하기 어렵기 때문에 고도의 보안이 필요한 데이터를 다루는 은행, 관공서, 기업 등에서 그 활용이 증가하고 있다.For example, by using an image sensor such as a CMOS sensor or a CCD sensor as a noise source, shot noise, which is the uncertainty of the number of photons caused by the particle characteristics of light of the light source from the noise source, is acquired as entropy data and This is the method of generating. In this way, since it is difficult to predict the generation pattern of random numbers using a non-deterministic random number generator, their use is increasing in banks, government offices, and companies that handle data requiring high security.

또한, 본 발명의 다른 실시예에 따르면, 난수 출력기(118)는 도 2에 도시된 회로 구조와 같이, 화이트 노이즈 성분을 갖는 열 잡음(Thermal noise) 기반의 신호를 만들어 내기 위하여 4개의 저항을 통해 신호를 만들어 내고, 이를 증폭기(AMP)를 통해 증폭한 후 비교 결과를 출력하는 비교기(Comparator)에 상기 증폭된 신호를 통과시켜 '1'과 '0'의 코드 값을 랜덤하게 출력하도록 구성될 수도 있다.In addition, according to another embodiment of the present invention, the random number output unit 118, like the circuit structure shown in FIG. 2, passes through four resistors in order to generate a signal based on thermal noise having a white noise component. It may be configured to generate a signal, amplify it through an amplifier (AMP), pass the amplified signal through a comparator that outputs a comparison result, and randomly output the code values of '1' and '0'. have.

테이블 유지부(115)는 랜덤 코드 출력기(114)를 통해 출력 가능한 2N개의 코드들과 각 코드에 대응하는 미리 정해진 서로 다른 전압이 기록되어 있는 테이블을 저장하여 유지한다.The table holding unit 115 stores and maintains a table in which 2N codes that can be output through the random code output unit 114 and different predetermined voltages corresponding to each code are recorded.

예컨대, N이 2라고 하는 경우, 상기 테이블에는 하기의 표 1과 같이 정보가 기록되어 있을 수 있다.For example, when N is 2, information may be recorded in the table as shown in Table 1 below.

출력 가능한 코드Printable code 전압Voltage 0000 1V1V 0101 1.2V1.2V 1010 1.3V1.3V 1111 1.4V1.4V

위상차 조절기(116)는 랜덤 코드 출력기(114)를 통해 제1 랜덤 코드가 출력되면, 상기 테이블을 참조하여 상기 출력된 제1 랜덤 코드에 대응하는 제1 전압을 확인하고, 위상차 검출기(113)에서 출력되는 상기 펄스 신호의 주기를 상기 제1 전압을 통해 조정한다.When the first random code is output through the random code output unit 114, the phase difference adjuster 116 checks the first voltage corresponding to the outputted first random code by referring to the table, and the phase difference detector 113 The period of the output pulse signal is adjusted through the first voltage.

관련해서, 위상차 조절기(116)는 상기 제1 전압을 입력으로 인가하여 상기 펄스 신호의 주기를 조정할 수 있다.In relation to this, the phase difference adjuster 116 may adjust the period of the pulse signal by applying the first voltage as an input.

제어 전압 생성기(117)는 상기 주기가 조정된 펄스 신호를 입력받아 상기 출력 신호의 주파수를 조정하기 위한 제어 전압을 생성한 후 상기 생성된 제어 전압을 전압 제어 오실레이터(111)에 인가한다.The control voltage generator 117 receives the pulse signal whose period is adjusted, generates a control voltage for adjusting the frequency of the output signal, and then applies the generated control voltage to the voltage control oscillator 111.

이때, 본 발명의 일실시예에 따르면, 제어 전압 생성기(117)는 차지 펌프(120) 및 루프 필터(121)를 포함할 수 있다.In this case, according to an embodiment of the present invention, the control voltage generator 117 may include a charge pump 120 and a loop filter 121.

차지 펌프(120)는 상기 주기가 조정된 펄스 신호의 펄스폭과 Up/Down 펄스 패턴에 기초하여 루프 필터(121)에 저장되는 전하량을 조정한다.The charge pump 120 adjusts the amount of charge stored in the loop filter 121 based on the pulse width of the pulse signal whose period is adjusted and the Up/Down pulse pattern.

루프 필터(121)는 차지 펌프(120)를 통해 제공되는 전하량을 저장하고, 차지 펌프(120)에 의한 전하량의 방출을 수행함으로써, 전압 제어 오실레이터(111)의 출력 신호의 주파수를 조정하기 위한 상기 제어 전압을 생성한다.The loop filter 121 stores the amount of charge provided through the charge pump 120 and discharges the amount of charge by the charge pump 120, thereby adjusting the frequency of the output signal of the voltage control oscillator 111. Generate the control voltage.

관련해서, 상기 펄스 신호가 Up 신호의 패턴을 가질 경우, 차지 펌프(120)는 Up 신호의 펄스폭만큼 루프 필터(121)에 전하량을 공급할 수 있고, 루프 필터(121)는 차지 펌프(120)로부터 전하량이 공급되면, 루프 필터(121)에 존재하는 커패시터에 전하량을 저장함으로써, 상기 제어 전압의 크기를 상승시킬 수 있다.In connection, when the pulse signal has an Up signal pattern, the charge pump 120 may supply the amount of charge to the loop filter 121 by the pulse width of the Up signal, and the loop filter 121 is the charge pump 120 When the amount of charge is supplied from, the amount of charge is stored in the capacitor present in the loop filter 121, thereby increasing the magnitude of the control voltage.

또한, 상기 펄스 신호가 Down 신호의 패턴을 가질 경우, 차지 펌프(120)는 Down 신호의 펄스폭만큼 루프 필터(121)의 커패시터로부터 전하량을 방출시킬 수 있고, 이를 통해 루프 필터(121)는 상기 제어 전압의 크기를 하강시킬 수 있다.In addition, when the pulse signal has a down signal pattern, the charge pump 120 may discharge an amount of charge from the capacitor of the loop filter 121 by the pulse width of the down signal, through which the loop filter 121 The magnitude of the control voltage can be lowered.

결국, 본 발명에 따른 주파수 고정 장치(110)는 주파수가 고정된 이후에 수행되는 반복적인 주파수 조정 과정을 통해 위상차 검출기(113)에서 위상차에 따른 소정의 펄스 신호가 출력되는 경우, 상기 펄스 신호의 주기를 랜덤 코드 출력기(114)를 통해 출력되는 랜덤한 코드에 따라 랜덤하게 변경함으로써, 전압 제어 오실레이터(111)에 피드백되는 제어 전압의 크기를 랜덤하게 분산시킬 수 있고, 이를 통해, 본 발명은 전압 제어 오실레이터(111)에서 출력되는 출력 신호의 Spur의 주파수 대역을 넓은 대역으로 분산시킴으로써, Spur의 파워를 감쇄시켜 출력 신호의 노이즈를 줄일 수 있다.As a result, when a predetermined pulse signal according to the phase difference is output from the phase difference detector 113 through a repetitive frequency adjustment process performed after the frequency is fixed, the frequency fixing device 110 according to the present invention By randomly changing the period according to the random code output through the random code output unit 114, the magnitude of the control voltage fed back to the voltage control oscillator 111 can be randomly distributed. Through this, the present invention provides a voltage By distributing the frequency band of Spur of the output signal output from the control oscillator 111 into a wide band, the power of the spur can be attenuated and noise of the output signal can be reduced.

이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.As described above, in the present invention, specific matters such as specific components, etc., and limited embodiments and drawings have been described, but this is provided only to help a more general understanding of the present invention, and the present invention is not limited to the above embodiments. , If a person of ordinary skill in the field to which the present invention belongs, various modifications and variations are possible from these descriptions.

따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.Therefore, the spirit of the present invention is limited to the described embodiments and should not be defined, and all things that are equivalent or equivalent to the claims as well as the claims to be described later fall within the scope of the spirit of the present invention. .

110: 랜덤 코드를 이용하여 노이즈 감쇄를 수행하는 위상 고정 루프 기반의 주파수 고정 장치
111: 전압 제어 오실레이터 112: 분주기
113: 위상차 검출기 114: 랜덤 코드 출력기
115: 테이블 유지부 116: 위상차 조절기
117: 제어 전압 생성기 118: 난수 출력기
119: 코드 생성기 120: 차지 펌프
121: 루프 필터110: A frequency fixing device based on a phase locked loop that performs noise attenuation using a random code
111: voltage control oscillator 112: divider
113: phase difference detector 114: random code output
115: table holding unit 116: phase difference adjuster
117: control voltage generator 118: random number output
119: code generator 120: charge pump
121: loop filter

Claims (4)

입력되는 제어 전압의 크기에 대응하는 주파수를 갖는 출력 신호를 발생시키는 전압 제어 오실레이터;
상기 출력 신호의 클럭을 기설정된(predetermined) 분주비로 분주하여 분주된 클럭 신호를 생성하는 분주기;
상기 분주된 클럭 신호와 기설정된 기준 주파수를 갖는 레퍼런스 클럭 신호를 비교하여 양 클럭 신호 간의 주파수의 위상차에 대응하는 펄스 신호를 출력하는 위상차 검출기;
N(N은 자연수) 비트의 크기를 갖는 랜덤 코드를 랜덤하게 출력하는 랜덤 코드 출력기;
상기 랜덤 코드 출력기를 통해 출력 가능한 2N개의 코드들과 각 코드에 대응하는 미리 정해진 서로 다른 전압이 기록되어 있는 테이블을 저장하여 유지하는 테이블 유지부;
상기 랜덤 코드 출력기를 통해 제1 랜덤 코드가 출력되면, 상기 테이블을 참조하여 상기 출력된 제1 랜덤 코드에 대응하는 제1 전압을 확인하고, 상기 위상차 검출기에서 출력되는 상기 펄스 신호의 주기를 상기 제1 전압을 통해 조정하는 위상차 조절기; 및
상기 주기가 조정된 펄스 신호를 입력받아 상기 출력 신호의 주파수를 조정하기 위한 제어 전압을 생성한 후 상기 생성된 제어 전압을 상기 전압 제어 오실레이터에 인가하는 제어 전압 생성기
를 포함하는 랜덤 코드를 이용하여 노이즈 감쇄를 수행하는 위상 고정 루프 기반의 주파수 고정 장치.A voltage controlled oscillator for generating an output signal having a frequency corresponding to the magnitude of the input control voltage;
A divider for generating a divided clock signal by dividing the clock of the output signal at a preset divider ratio;
A phase difference detector for comparing the divided clock signal with a reference clock signal having a preset reference frequency and outputting a pulse signal corresponding to a phase difference of a frequency between the two clock signals;
A random code output unit for randomly outputting a random code having a size of N (N is a natural number) bits;
A table holding unit for storing and maintaining a table in which 2N codes outputable through the random code output unit and different predetermined voltages corresponding to each code are recorded;
When a first random code is output through the random code output unit, a first voltage corresponding to the outputted first random code is checked with reference to the table, and the period of the pulse signal output from the phase difference detector is determined by the second 1 phase difference adjuster to adjust through voltage; And
A control voltage generator that receives the pulse signal whose period is adjusted, generates a control voltage for adjusting the frequency of the output signal, and then applies the generated control voltage to the voltage control oscillator
A phase-locked loop-based frequency fixing device for performing noise attenuation using a random code comprising a. 제1항에 있어서,
상기 랜덤 코드 출력기는
'1'과 '0'의 코드 값을 랜덤하게 하나씩 출력하는 난수 출력기; 및
상기 난수 출력기를 통해 출력되는 코드 값을 N비트 단위로 연접(Concatenation)하여 상기 N비트의 크기를 갖는 랜덤 코드를 생성하는 코드 생성기
를 포함하는 랜덤 코드를 이용하여 노이즈 감쇄를 수행하는 위상 고정 루프 기반의 주파수 고정 장치..The method of claim 1,
The random code output is
A random number outputter that randomly outputs code values of '1' and '0' one by one; And
A code generator for generating a random code having the size of N bits by concatenating the code value output through the random number output unit in units of N bits
A phase locked loop-based frequency fixing device for performing noise attenuation using a random code including. 제2항에 있어서,
상기 난수 출력기는
난수 생성에 사용하기 위한 엔트로피 데이터를 발생시키는 미리 설정된 잡음원으로부터 제1 엔트로피 데이터를 수집하고, 상기 제1 엔트로피 데이터를 비결정론적 난수 발생기(Non-Deterministic Random Bit Generator: NRBG)에 입력으로 인가하여 '1'과 '0'의 코드 값을 랜덤하게 출력하는 랜덤 코드를 이용하여 노이즈 감쇄를 수행하는 위상 고정 루프 기반의 주파수 고정 장치.The method of claim 2,
The random number output is
First entropy data is collected from a preset noise source that generates entropy data for use in random number generation, and the first entropy data is applied as an input to a non-deterministic random number generator (NRBG), A phase-locked loop-based frequency fixing device that performs noise attenuation using a random code that randomly outputs code values of 'and '0'. 제1항에 있어서,
상기 제어 전압 생성기는
상기 주기가 조정된 펄스 신호의 펄스폭과 Up/Down 펄스 패턴에 기초하여 루프 필터에 저장되는 전하량을 조정하는 차지 펌프; 및
상기 차지 펌프를 통해 제공되는 전하량을 저장하고, 상기 차지 펌프에 의한 전하량의 방출을 수행함으로써, 상기 출력 신호의 주파수를 조정하기 위한 상기 제어 전압을 생성하는 상기 루프 필터
를 포함하는 랜덤 코드를 이용하여 노이즈 감쇄를 수행하는 위상 고정 루프 기반의 주파수 고정 장치.The method of claim 1,
The control voltage generator is
A charge pump that adjusts the amount of charge stored in the loop filter based on the pulse width of the pulse signal whose period is adjusted and the Up/Down pulse pattern; And
The loop filter for generating the control voltage for adjusting the frequency of the output signal by storing the amount of charge provided through the charge pump and discharging the amount of charge by the charge pump
A phase-locked loop-based frequency fixing device for performing noise attenuation using a random code comprising a.
KR1020190037740A 2019-04-01 2019-04-01 Phase locked loop based frequency stabilizer that performs noise attenuation using random codes KR102200769B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190037740A KR102200769B1 (en) 2019-04-01 2019-04-01 Phase locked loop based frequency stabilizer that performs noise attenuation using random codes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190037740A KR102200769B1 (en) 2019-04-01 2019-04-01 Phase locked loop based frequency stabilizer that performs noise attenuation using random codes

Publications (2)

Publication Number Publication Date
KR20200116239A KR20200116239A (en) 2020-10-12
KR102200769B1 true KR102200769B1 (en) 2021-01-08

Family

ID=72886501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190037740A KR102200769B1 (en) 2019-04-01 2019-04-01 Phase locked loop based frequency stabilizer that performs noise attenuation using random codes

Country Status (1)

Country Link
KR (1) KR102200769B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101371518B1 (en) 2007-11-07 2014-03-11 삼성전자주식회사 Semiconductor circuit and phase locked loop capable of reducing reference spur

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101328372B1 (en) * 2012-02-27 2013-11-11 삼성전기주식회사 All digital phase locked loop and method of controlling phase locking for all digital

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101371518B1 (en) 2007-11-07 2014-03-11 삼성전자주식회사 Semiconductor circuit and phase locked loop capable of reducing reference spur

Also Published As

Publication number Publication date
KR20200116239A (en) 2020-10-12

Similar Documents

Publication Publication Date Title
US20070090886A1 (en) Radiation hardened phase locked loop
KR20070009749A (en) Adaptive frequency calibration apparatus of frequency synthesizer
US10205456B2 (en) Systems and methods for frequency domain calibration and characterization
DE102007006194A1 (en) Adaptive cycle-slip detector for detecting an unlocked state in phase locked loop applications
TW201411621A (en) Delay line circuit, delay locked loop and tester system including the same
JP4819180B2 (en) Phase control apparatus, phase control printed board, and control method
TWI472163B (en) Phase-locked loop and method for clock delay adjustment
KR102211511B1 (en) Phase lock loop-based frequency stabilizer that can reduce noise by adjusting the phase difference period
US9793902B2 (en) Reference-less clock and data recovery circuit
KR102200769B1 (en) Phase locked loop based frequency stabilizer that performs noise attenuation using random codes
US20070024381A1 (en) Charge supply apparatus and method in frequency synthesizer
EP2237421B1 (en) Radiation-hardened charge pump topology
US7023945B2 (en) Method and apparatus for jitter reduction in phase locked loops
KR102253981B1 (en) Phase locked loop based frequency stabilizer having a voltage controlled oscillator capable of generating an output signal having a constant duty cycle
KR101252190B1 (en) Clock and Data Recovery Circuit
KR100983485B1 (en) Delay Lock Loop based Frequency Multiple System and Method of the Same
US20070164797A1 (en) Method and apparatus to eliminate clock phase error in a multi-phase clock circuit
KR101252191B1 (en) Clock and Data Recovery
KR20170104443A (en) Low power and integrable on-chip architecture for low frequency pll
JP2011147039A (en) Phase and frequency comparator, and serial transmission device
US7218177B2 (en) Phase locked loop with nonlinear phase-error response characteristic
US11171658B1 (en) Semiconductor integrated circuit, electronic device, and method of detecting frequency
US10284205B2 (en) Adaptive bandwidth systems and methods
KR102447315B1 (en) Digital frequency stabilizer
JP2013016995A (en) Pll circuit

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant