KR102198878B1 - Cob형 반도체 패키지 및 이의 제조 방법 - Google Patents

Cob형 반도체 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR102198878B1
KR102198878B1 KR1020190100095A KR20190100095A KR102198878B1 KR 102198878 B1 KR102198878 B1 KR 102198878B1 KR 1020190100095 A KR1020190100095 A KR 1020190100095A KR 20190100095 A KR20190100095 A KR 20190100095A KR 102198878 B1 KR102198878 B1 KR 102198878B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
pcb substrate
heating member
conductive wires
layer
Prior art date
Application number
KR1020190100095A
Other languages
English (en)
Inventor
김소연
원준호
박재영
심하연
안광직
안준규
김준철
김동주
Original Assignee
(주)옵토레인
테라셈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)옵토레인, 테라셈 주식회사 filed Critical (주)옵토레인
Priority to KR1020190100095A priority Critical patent/KR102198878B1/ko
Application granted granted Critical
Publication of KR102198878B1 publication Critical patent/KR102198878B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

COB 패키징 기술을 적용한 반도체 칩 표면에 추가적으로 패시베이션층이나 컬러필터층 등의 기능성 층이 형성된 COB형 반도체 패키지 및 이의 제조 방법이 개시된다. COB형 반도체 패키지는, 중앙부에 형성된 홀을 포함하는 PCB 기판; 상기 홀을 커버하도록 상기 PCB 기판 위에 배치된 히팅부재; 광학 센서를 포함하고, 상기 히팅부재 위에 부착된 반도체 칩; 상기 반도체 칩과 상기 PCB 기판을 전기적으로 연결하는 복수의 제1 도전성 와이어들; 상기 PCB 기판과 상기 히팅부재를 전기적으로 연결하는 복수의 제2 도전성 와이어들; 상기 반도체 칩 위에 형성된 기능성 층; 상기 반도체 칩과 상기 PCB 기판에 전기적으로 연결된 제1 도전성 와이어들을 덮는 제1 인캡슐레이션층; 및 상기 히팅부재와 상기 PCB 기판에 전기적으로 연결된 제2 도전성 와이어들을 덮는 제2 인캡슐레이션층을 포함한다.

Description

COB형 반도체 패키지 및 이의 제조 방법{CHIP ON BOARD TYPE SEMICONDUCTOR PACKAGE AND MANUFACTURING METHOD THEREOF}
본 발명은 COB(Chip On Board)형 반도체 패키지 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 COB 패키징 기술을 적용한 반도체 칩 표면에 추가적으로 패시베이션층이나 컬러필터층 등의 기능성 층이 형성된 COB형 반도체 패키지 및 이의 제조 방법에 관한 것이다.
일반적으로 COB(Chip on board) 기술을 적용한 반도체 칩 표면에 패시베이션층이나 필터 등과 같은 기능성 층을 추가할 때, 취약한 본딩 와이어로 인해 기능성층을 반도체 칩에 형성하는데 어려움이 있다.
따라서, 일반적인 방법은 웨이퍼 레벨에서 반도체 공정을 모두 진행한 후, COB 패키징 공정 중 진행되는 와이어 본딩을 위한 패드 오프닝을 포토리소그래피 및 식각 공정을 통해 진행한다.
하지만, 이러한 공정 방법의 경우 반도체 칩 제작을 완료한 후에 추가적인 기능성 층을 형성하기 어렵다는 문제점이 있다.
또한 패드 오프닝을 위해 형성하고자 하는 층의 패터닝 공정이 요구되므로 공정 단가가 증가하는 문제점이 있다.
또한 패터닝이 불가능한 탄성중합체(elastomer) 물질이나 염료 등의 물질은 반도체 공정을 적용하기 어렵다는 문제점이 있다.
대한민국공개특허 제1999-0065532호(1999. 08. 05.)(COB형 반도체 패키지의 제조방법)
이에 본 발명의 기술적 과제는 이러한 점에 착안한 것으로, 본 발명의 목적은 반도체 칩 최상단에 존재하고, 패시베이션층이나 컬러필터층 등과 같은 기능성 층을 웨이퍼 레벨의 패드 오프닝 공정 필요없이 COB 패키징 기술이 적용된 반도체 칩에 형성할 수 있는 COB형 반도체 패키지를 제공하는 것이다.
본 발명의 다른 목적은 상기한 COB형 반도체 패키지의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위하여 일실시예에 따른 COB형 반도체 패키지는, 중앙부에 형성된 홀을 포함하는 PCB 기판; 상기 홀을 커버하도록 상기 PCB 기판 위에 배치된 히팅부재; 광학 센서를 포함하고, 상기 히팅부재 위에 부착된 반도체 칩; 상기 반도체 칩과 상기 PCB 기판을 전기적으로 연결하는 복수의 제1 도전성 와이어들; 상기 PCB 기판과 상기 히팅부재를 전기적으로 연결하는 복수의 제2 도전성 와이어들; 상기 반도체 칩 위에 형성된 기능성 층; 상기 반도체 칩과 상기 PCB 기판에 전기적으로 연결된 제1 도전성 와이어들을 덮는 제1 인캡슐레이션층; 상기 히팅부재와 상기 PCB 기판에 전기적으로 연결된 제2 도전성 와이어들을 덮는 제2 인캡슐레이션층을 포함한다.
일실시예에서, COB형 반도체 패키지는, 상기 히팅부재로부터 열을 공급받아 표적 샘플 내에 존재하는 핵산을 증폭하도록 상기 표적 샘플이 수용 가능한 복수의 챔버들을 포함하고 상기 기능성층 위에 배치된 웰부재를 더 포함할 수 있다.
일실시예에서, 상기 기능성 층은, 상기 반도체 칩 위에 형성된 패시베이션층; 및 상기 패시베이션층 위에 형성된 컬러필터층을 포함할 수 있다.
일실시예에서, 상기 반도체 칩은 광학센서를 포함할 수 있다.
일실시예에서, 상기 광학센서는 CMOS 포토센서를 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위하여 일실시예에 따른 COB형 반도체 패키지의 제조 방법은, 중앙부에 형성된 홀을 포함하는 PCB 기판의 상부면에 다이 부착(die attach) 공정을 통해 히팅부재를 부착하고, 반도체 칩을 다이 부착 공정을 통해 상기 히팅부재의 상부면에 부착하는 단계; 와이어 본딩 공정을 통해 상기 반도체 칩과 상기 PCB 기판을 제1 도전성 와이어들을 이용하여 전기적으로 연결시키고, 와이어 본딩 공정을 통해 상기 PCB 기판과 상기 히팅부재를 제2 도전성 와이어들을 이용하여 전기적으로 연결시키는 단계; 상기 반도체 칩 위에 기능성 층을 형성하는 단계; 상기 반도체 칩과 상기 PCB 기판에 연결된 제1 도전성 와이어들을 덮는 제1 인캡슐레이션층을 형성하는 단계; 상기 히팅부재와 상기 PCB 기판에 연결된 제2 도전성 와이어들을 덮는 제2 인캡슐레이션층을 형성하는 단계를 포함한다.
일실시예에서, COB형 반도체 패키지의 제조 방법은 상기 기능성 층 위에 웰부재를 배치하여 PCR(polymerase chain reaction) 모듈을 완성하는 단계를 더 포함할 수 있다.
일실시예에서, 상기 기능성 층은, 스프레이 코팅 공정, 잉크젯 프린팅 공정, 디스펜서 공정, 전자스피닝 공정 중 어느 하나를 통해 형성될 수 있다.
일실시예에서, 상기 기능성 층은 패시베이션층 및 컬러필터층 중 적어도 하나를 포함할 수 있다.
이러한 COB형 반도체 패키지 및 이의 제조 방법에 의하면, 와이어 본딩 완료 후 기능성 층을 형성하기 때문에 패드 오픈 공정이 필요하지 않다. 또한 일부분만 쉐도우 마스크로 가려 스프레이 코팅이 가능하기 때문에 필요한 부분에만 탑층으로 기능성 층을 형성하면 되므로 패터닝이 불가한 물질이더라도 패키징 공정 후 추가적인 형성이 가능하다. 이에 따라, 패키징 공정을 수행한 후 탑층으로서 기능성 층을 형성하므로써, 반도체 칩의 특성 향상이 요구될 때 장점을 갖는다.
도 1은 본 발명에 따른 COB형 반도체 패키지의 제조 과정을 개략적으로 설명하기 위한 평면도이다.
도 2는 본 발명의 일실시예에 따른 COB형 반도체 패키지를 개략적으로 설명하기 위한 단면도이다.
도 3a 내지 도 3f는 도 2에 도시된 COB형 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명에 따른 COB형 반도체 패키지의 제조 과정을 개략적으로 설명하기 위한 평면도이다.
도 1을 참조하면, COB 패키징 기술을 적용하여 PCB 기판(110) 상에 반도체 칩(120)을 배치하고 와이어 본딩을 통해 PCB 기판(110) 상의 패드와 반도체 칩(120)을 전기적으로 연결한다.
이어, 기능성 층(130)을 형성하고자 하는 영역에 스프레이 코팅 공정, 잉크젯 프린팅 공정, 디스펜서 공정, 전자스피닝 공정 중 어느 하나를 통해 패시베이션층을 위한 기능성 물질 또는 컬러필터층을 위한 기능성 물질을 코팅 처리하여 패시베이션층이나 컬러필터층과 같은 기능성 층(130)을 형성한다.
즉, PCB 기판(110) 상에 패키징 공정이 진행된 반도체 칩(120) 상에 스프레이 코팅 공정을 적용하여 패드를 오픈하는 패터닝 공정없이 탑층인 기능성 층(130)이 형성된다.
이러한 본 발명에 의하면, COB 패키징 기술이 적용된 반도체 칩(120) 상에 웨이퍼 레벨의 패드 오픈 공정 필요없이 패시베이션층이나 컬러필터층과 같은 기능성 층(130)을 형성할 수 있다.
통상적으로 패키징 공정 후, 본딩된 와이어는 마이크론 직경을 가지므로 취약한 상태이다. 이때 포토리소그래피 공정 적용이 가능한 물질이더라도 반도체 칩 위에는 탑층을 형성할 수 없었다.
하지만, 본 발명에 따른 공정 적용 시, 와이어 본딩 완료 후 기능성 층을 형성하기 때문에 패드 오픈 공정이 필요하지 않다. 또한 일부분만 쉐도우 마스크로 가려 스프레이 코팅이 가능하기 때문에 필요한 부분에만 탑층으로 기능성 층을 형성하면 되므로 패터닝이 불가한 물질이더라도 패키징 공정 후 추가적인 형성이 가능하다. 이에 따라, 패키징 공정을 수행한 후 탑층으로서 기능성 층을 형성하므로써, 반도체 칩의 특성 향상이 요구될 때 장점을 갖는다.
또한 진공 장비 등이 필요한 공정이 아니므로 공정 단가가 저렴하다. 특히, 기능성 층으로서 수 마이크론의 두꺼운 층이 요구되는 컬러필터층이 형성되는 경우, 공정 단가가 저렴해진다.
또한 기존 웨이퍼 레벨에서 진행시 웨이퍼 전체에 층이 형성되지만, 본 발명에 따르면 COB 공정에서 진행시 굿 다이에만 층이 형성되어 원가를 절감시킬 수 있다.
또한 기능성 층이 와이어까지 코팅 가능함으로 외부 환경에 의한 손상으로부터 보호 역할을 실현할 수 있다. 즉, 습기, 화학 물질에 의한 변질, 도전성 이물질에 의한 쇼트 등과 같은 외부 환경에 의한 손상으로부터 보호 역할을 수행할 수 있다.
그러면, 이하에서 PCB 기판 상에 패키징 공정이 진행된 반도체 칩 상에 스프레이 코팅 공정을 적용하여 기능성 층이 형성된 일례를 설명한다.
도 2는 본 발명의 일실시예에 따른 COB형 반도체 패키지를 개략적으로 설명하기 위한 단면도이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 COB형 반도체 패키지는 PCB 기판(210), 히팅부재(220), 반도체 칩(230), 제1 도전성 와이어들(240), 제2 도전성 와이어들(245), 패시베이션층(250), 컬러필터층(260), 제1 인캡슐레이션층(270), 제2 인캡슐레이션층(275) 및 웰부재(280)를 포함한다. 본 실시예에서, COB형 반도체 패키지는 PCR(polymerase chain reaction) 모듈의 기능을 수행한다. 여기서, PCR 모듈은, 소량의 체액, 혈액 또는 체세포에서 디옥시리보핵산(DEOXYRIBONUCLEIC ACID, 이하 "DNA"라 한다)을 추출한 후, DNA 검사를 실시하는 유전자 진단에서 유전자 진단의 정확도를 높이기 위해 시료로부터 추출된 DNA의 양을 증폭시키거나, 추출된 DNA의 염기서열 중 특정 부분만을 증폭할 때 이용 가능한 기기이다.
PCB 기판(210)에는 반도체 칩(230), 히팅부재(220), 컬러필터층(260), 웰부재(280)의 배치를 위해 홀이 형성된다.
히팅부재(220)는 PCB 기판(210)에 형성된 홀을 커버하도록 반도체 칩(230)의 배면에 배치되어, 광학센서 위에 배치된 웰부재(280)에 수용된 표적 샘플에 열을 가한다.
반도체 칩(230)은 PCB 기판(210)에 형성된 홀에 커버하도록 배치된다. 반도체 칩(230)은 광학센서를 포함할 수 있다. 본 실시예에서, 반도체 칩(230)은 CMOS 포토센서와 같은 광학센서를 포함할 수 있다. 본 실시예에서, 광학센서에도 반도체 칩(230)의 도면부호를 사용한다. 광학센서(230)는 방출되는 광을 수용하여 PCR 장치에서 수행되는 PCR 반응 산물을 측정한다. 즉, 광학센서(230)는 여기 광선에 의하여 다수의 프로브에서 발생하는 형광(emission light)을 검출한다.
제1 도전성 와이어들(240)는 PCB 기판(210) 상에 형성된 패드와 반도체 칩(230)을 전기적으로 연결한다.
제2 도전성 와이어들(245)는 히팅부재(220)에 연결되고 PCB 기판(210)에 형성된 홀을 경유하여 PCB 기판(210)의 배면에 형성된 단자에 전기적으로 연결된다.
패시베이션층(250)은 광학센서(230) 위에 형성되어 광학센서(230)의 표면을 보호하는 역할을 한다.
컬러필터층(260)은 패시베이션층(250) 위에 배치되고, 미리 결정된 파장을 갖는 광을 선택한다. 본 발명의 일실시예에 따른 COB형 반도체 패키지, 즉 PCR 모듈은 웰부재(280)의 프로브를 향해 여기 광선(excitation light)을 조사하도록 배치된 광 제공부(미도시)를 더 포함할 수 있다. 일 실시예에서, 광 제공부는 LED(Light Emitting Diode) 광원, 레이저 광원 등과 같이 광을 방출하는 광원을 포함할 수 있다. 광원으로부터 방출된 광은 웰부재(280)의 챔버를 통과하거나 반사하고, 이 경우 핵산 증폭에 의해 발생하는 광신호를 광학센서(230)가 검출할 수 있다.
제1 인캡슐레이션층(270)은 PCB 기판(210)과 반도체 칩(230)을 전기적으로 연결하는 복수의 제1 도전성 와이어들(240)을 덮도록 형성되어 외부 충격으로부터 보호하는 역할을 수행한다. 제1 인캡슐레이션층(270)은 에폭시를 포함할 수 있다.
제2 인캡슐레이션층(275)은 반도체 칩(230)과 히팅부재(220)를 전기적으로 연결하는 복수의 제2 도전성 와이어들(245)을 덮도록 형성되어 외부 충격으로부터 보호하는 역할을 수행한다. 제2 인캡슐레이션층(275)은 에폭시를 포함할 수 있다.
웰부재(280)는 컬러필터층(260) 위에 배치되고, 표적 샘플이 수용된 복수의 챔버들을 포함한다. 웰부재(280)는 히팅부재(220)로부터 열을 공급받아 표적 샘플 내에 존재하는 핵산이 증폭하여 PCR이 수행되는 부재이다. 상기 표적 샘플은 액체 형태의 용액일 수 있다. 상기 표적 샘플은 핵산, 예를 들어 이중 가닥 DNA, 증폭하고자 하는 특정 염기 서열과 상보적인 서열을 갖는 올리고뉴클레오티드 프라이머, DNA 중합효소, 삼인산화데옥시리보뉴클레오티드(deoxyribonucleotide triphosphates, dNTP), PCR 반응 완충액(PCR reaction buffer)을 포함할 수 있다.
도 3a 내지 도 3f는 도 2에 도시된 COB형 반도체 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도 3a를 참조하면, 웨이퍼 다이싱 소우(wafer dicing saw) 공정을 통해 웨이퍼를 절단하여 개별의 반도체 칩(230) 상태로 분리하고, 반도체 칩(230)의 배면에 히팅부재(220)를 부착한 후, 중앙부에 형성된 홀을 포함하는 PCB 기판(210)의 상부면에 다이 부착(die attach) 공정을 통해 반도체 칩(230)을 부착한다.
도 3b를 참조하면, 와이어 본딩 공정을 통해 반도체 칩(230)과 PCB 기판(210)을 제1 도전성 와이어들(240)을 이용하여 전기적으로 연결시키고, 와이어 본딩 공정을 통해 반도체 칩(230)과 히팅부재(220)를 제2 도전성 와이어들(245)을 이용하여 전기적으로 연결시킨다.
도 3c를 참조하면, 스프레이 공정을 통해 컬러필터층(260) 위에 패시베이션층 형성을 위한 기능성 물질을 분사하여 패시베이션층(250)을 형성한다. 도 3c에 도시된 바와 같이, 쉐도우 마스크(MASK)를 적용하여 원하는 위치에만 패시베이션층 형성을 위한 기능성 물질을 도포할 수 있다.
도 3d를 참조하면, 스프레이 공정을 통해 반도체 칩(230) 위에 컬러필터 형성을 위한 기능성 물질을 분사하여 컬러필터층(260)을 형성한다. 도 3d에 도시된 바와 같이, 쉐도우 마스크(MASK)를 적용하여 원하는 위치에만 컬러필터 형성을 위한 기능성 물질을 도포할 수 있다.
도 3c를 통해 설명된 컬러필터 형성을 위한 기능성 물질이나 도 3d를 통해 설명된 패시베이션층 형성을 위한 기능성 물질은 분사된 후 필요에 따라 자연경화 방식, 열경화 방식, UV 경화 방식 등이 적용되어 경화될 수 있다.
본 실시예에서, 컬러필터 형성을 위한 기능성 물질을 도포한 후 패시베이션층 형성을 위한 기능성 물질을 도포하는 것을 설명하였으나, 필요에 따라 2가지의 기능성 물질을 혼합하여 도포할 수 있다.
또한 컬러필터 형성을 위한 기능성 물질 및 패시베이션층 형성을 위한 기능성 물질 각각에는 희석제를 일정 비율로 혼합하여 점도를 낮추어 분사를 원활하게 하고, 원하는 코팅 두께를 얻을 수 있다. 상기한 스프레이 공정을 통해 분사 높이, 분사 압력, 분사량을 조정하여 도포량을 조정할 수 있다.
또한 필요시 반도체 칩(230)의 주변부 회로(예를 들어, 기판, 와이어, 수동 소자 등)를 함께 코팅할 수도 있다. PDMS 코팅시 주변부 보호 코팅(conformal coating)을 동시에 구현할 수 있다.
도 3e를 참조하면, 반도체 칩(230)과 PCB 기판(210)에 연결된 제1 도전성 와이어들(240)을 덮는 제1 인캡슐레이션층(270)을 형성한다. 별도로 도시하지는 않았지만 제1 인캡슐레이션층(270)을 형성하기 위해 제1 인캡슐레이션층(270) 형성을 위한 영역을 제외한 나머지 영역은 차단하는 쉐도우 마스크를 배치한 후 에폭시를 낙하시키는 방식이 채용될 수 있다.
도 3f를 참조하면, 도 3e에 의한 결과물을 뒤집어 히팅부재(220)와 PCB 기판(210)에 연결된 제2 도전성 와이어들(245)을 덮는 제2 인캡슐레이션층(275)을 형성한다. 별도로 도시하지는 않았지만 제2 인캡슐레이션층(275)을 형성하기 위해 제2 인캡슐레이션층(275) 형성을 위한 영역을 제외한 나머지 영역은 차단하는 쉐도우 마스크를 배치한 후 에폭시를 낙하시키는 방식이 채용될 수 있다.
도 3g를 참조하면, 도 3f에 의한 결과물을 뒤집어 컬러필터층(260) 위에 웰부재(280)를 배치하여 PCR 모듈을 완성한다.
이상에서 설명된 바와 같이, 본 발명에 따르면 반도체 칩 최상단에 존재하고, 패시베이션층이나 컬러필터층 등과 같은 기능성 층을 웨이퍼 레벨의 패드 오프닝 공정 필요없이 COB 패키징 기술이 적용된 반도체 칩에 형성할 수 있다. 구체적으로, 와이어 본딩 완료 후 기능성 층을 형성하기 때문에 패드 오픈 공정이 필요하지 않다. 또한 일부분만 쉐도우 마스크로 가려 스프레이 코팅이 가능하기 때문에 필요한 부분에만 탑층으로 기능성 층을 형성하면 되므로 패터닝이 불가한 물질이더라도 패키징 공정 후 추가적인 형성이 가능하다. 이에 따라, 패키징 공정을 수행한 후 탑층으로서 기능성 층을 형성하므로써, 반도체 칩의 특성 향상이 요구될 때 장점을 갖는다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
210 : PCB 기판 220 : 히팅부재
230 : 반도체 칩 240 : 제1 도전성 와이어들
245 : 제2 도전성 와이어들 250 : 컬러필터층
260 : 패시베이션층 270 : 제1 인캡슐레이션층
275 : 제2 인캡슐레이션층 280 : 웰부재

Claims (9)

  1. 중앙부에 형성된 홀을 포함하는 PCB 기판;
    상기 홀을 커버하도록 상기 PCB 기판 위에 배치된 히팅부재;
    광학 센서를 포함하고, 상기 히팅부재 위에 부착된 반도체 칩;
    상기 반도체 칩과 상기 PCB 기판을 전기적으로 연결하는 복수의 제1 도전성 와이어들;
    상기 PCB 기판과 상기 히팅부재를 전기적으로 연결하는 복수의 제2 도전성 와이어들;
    상기 반도체 칩 위에 형성된 기능성 층;
    상기 반도체 칩과 상기 PCB 기판에 전기적으로 연결된 제1 도전성 와이어들을 덮는 제1 인캡슐레이션층; 및
    상기 히팅부재와 상기 PCB 기판에 전기적으로 연결된 제2 도전성 와이어들을 덮는 제2 인캡슐레이션층를 포함하는 것을 특징으로 하는 COB형 반도체 패키지.
  2. 제1항에 있어서, 상기 기능성 층 위에 배치된 웰부재를 더 포함하고, 상기 웰부재는 상기 히팅부재로부터 열을 공급받아 표적 샘플 내에 존재하는 핵산을 증폭하도록 상기 표적 샘플이 수용 가능한 복수의 챔버들을 포함하는 것을 특징으로 하는 COB형 반도체 패키지.
  3. 제1항에 있어서, 상기 기능성 층은,
    상기 반도체 칩 위에 형성된 패시베이션층; 및
    상기 패시베이션층 위에 형성된 컬러필터층을 포함하는 것을 특징으로 하는 COB형 반도체 패키지.
  4. 제1항에 있어서, 상기 반도체 칩은 광학센서를 포함하는 것을 특징으로 하는 COB형 반도체 패키지.
  5. 제4항에 있어서, 상기 광학센서는 CMOS 포토센서를 포함하는 것을 특징으로 하는 COB형 반도체 패키지.
  6. 중앙부에 형성된 홀을 포함하는 PCB 기판의 상부면에 다이 부착(die attach) 공정을 통해 히팅부재를 부착하고, 반도체 칩을 다이 부착 공정을 통해 상기 히팅부재의 상부면에 부착하는 단계;
    와이어 본딩 공정을 통해 상기 반도체 칩과 상기 PCB 기판을 제1 도전성 와이어들을 이용하여 전기적으로 연결시키고, 와이어 본딩 공정을 통해 상기 반도체 칩과 상기 히팅부재를 제2 도전성 와이어들을 이용하여 전기적으로 연결시키는 단계;
    상기 반도체 칩 위에 기능성 층을 형성하는 단계;
    상기 반도체 칩과 상기 PCB 기판에 연결된 제1 도전성 와이어들을 덮는 제1 인캡슐레이션층을 형성하는 단계; 및
    상기 히팅부재와 상기 PCB 기판에 연결된 제2 도전성 와이어들을 덮는 제2 인캡슐레이션층을 형성하는 단계를 포함하는 것을 특징으로 하는 COB형 반도체 패키지의 제조방법.
  7. 제6항에 있어서, 상기 기능성 층 위에 웰부재를 배치하여 PCR(polymerase chain reaction) 모듈을 완성하는 단계를 더 포함하는 것을 특징으로 하는 COB형 반도체 패키지의 제조방법.
  8. 제6항에 있어서, 상기 기능성 층은, 스프레이 코팅 공정, 잉크젯 프린팅 공정, 디스펜서 공정, 전자스피닝 공정 중 어느 하나를 통해 형성되는 것을 특징으로 하는 COB형 반도체 패키지의 제조방법.
  9. 제6항에 있어서, 상기 기능성 층은 패시베이션층 및 컬러필터층 중 적어도 하나를 포함하는 것을 특징으로 하는 COB형 반도체 패키지의 제조방법.
KR1020190100095A 2019-08-16 2019-08-16 Cob형 반도체 패키지 및 이의 제조 방법 KR102198878B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190100095A KR102198878B1 (ko) 2019-08-16 2019-08-16 Cob형 반도체 패키지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190100095A KR102198878B1 (ko) 2019-08-16 2019-08-16 Cob형 반도체 패키지 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR102198878B1 true KR102198878B1 (ko) 2021-01-05

Family

ID=74140797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190100095A KR102198878B1 (ko) 2019-08-16 2019-08-16 Cob형 반도체 패키지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102198878B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990065532A (ko) 1998-01-14 1999-08-05 구본준 Cob형 반도체 패키지의 제조방법
KR20190072545A (ko) * 2016-10-25 2019-06-25 트리나미엑스 게엠베하 집적 필터를 가진 적외선 광학 검출기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990065532A (ko) 1998-01-14 1999-08-05 구본준 Cob형 반도체 패키지의 제조방법
KR20190072545A (ko) * 2016-10-25 2019-06-25 트리나미엑스 게엠베하 집적 필터를 가진 적외선 광학 검출기

Similar Documents

Publication Publication Date Title
US8383060B2 (en) System-in-package platform for electronic-microfluidic devices
JP6643073B2 (ja) 液滴分注装置
US7087444B2 (en) Method for integration of microelectronic components with microfluidic devices
US9583666B2 (en) Wafer level packaging for proximity sensor
US7226862B2 (en) Method for producing a fluid device, fluid device and analysis apparatus
US20100181589A1 (en) Chip package structure and method for fabricating the same
US20150115413A1 (en) Assembly of Wafer Stacks
CN112740016B (zh) 流动池及与其相关的方法
JP3800135B2 (ja) 光通信モジュール、光通信モジュールの製造方法および電子機器
US6623997B2 (en) Method for burn-in processing of optical transmitter arrays using a submount substrate
US8779557B2 (en) Chip package and package wafer with a recognition mark, and method for forming the same
US20190113475A1 (en) Microfluidic chip and manufacturing method thereof and integrated microfluidic chip system
CN106505048A (zh) 半导体装置及光耦合装置
KR102198878B1 (ko) Cob형 반도체 패키지 및 이의 제조 방법
KR102107101B1 (ko) 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법
US9406590B2 (en) Chip package and manufacturing method thereof
CN105283972B (zh) 用于制造转换元件的方法
US20100323926A1 (en) Diagnosis device and method of manufacturing the diagnosis device
US10665509B2 (en) Method for manufacturing chip packages
US10357964B2 (en) Microfluidic assembly and methods of forming same
US11278892B2 (en) Chip to chip fluidic interconnect
US9878553B2 (en) Fluid ejection device for depositing a discrete quantity of fluid onto a surface
US20220040662A1 (en) System and method for integration of biological chips
US20220080414A1 (en) Fluid analysis with channels formed in lids
TW202102106A (zh) 具有主動表面的感測器

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant