KR102188653B1 - 2차원 물질 기반 인공 시냅스 및 그 제조방법 - Google Patents

2차원 물질 기반 인공 시냅스 및 그 제조방법 Download PDF

Info

Publication number
KR102188653B1
KR102188653B1 KR1020200075201A KR20200075201A KR102188653B1 KR 102188653 B1 KR102188653 B1 KR 102188653B1 KR 1020200075201 A KR1020200075201 A KR 1020200075201A KR 20200075201 A KR20200075201 A KR 20200075201A KR 102188653 B1 KR102188653 B1 KR 102188653B1
Authority
KR
South Korea
Prior art keywords
layer
tungsten disulfide
electrode layer
metal oxide
dimensional material
Prior art date
Application number
KR1020200075201A
Other languages
English (en)
Inventor
김준동
쿠마 모힛
Original Assignee
인천대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인천대학교 산학협력단 filed Critical 인천대학교 산학협력단
Priority to KR1020200075201A priority Critical patent/KR102188653B1/ko
Application granted granted Critical
Publication of KR102188653B1 publication Critical patent/KR102188653B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Neurology (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 2차원 물질 기반 인공 시냅스 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 수직으로 정렬되는 이황화텅스텐의 층상구조에 기초하여 펄스 입력 신호에 대해 바이오 시냅스와 유사한 거동을 나타내는 인공 시냅스 및 그 제조방법에 관한 것이다.

Description

2차원 물질 기반 인공 시냅스 및 그 제조방법 {Artificial Synapse Based on 2D Layered Material and Manufacturing Method thereof}
본 발명은 2차원 물질 기반 인공 시냅스 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 수직으로 정렬되는 이황화텅스텐의 층상구조에 기초하여 펄스 입력 신호에 대해 바이오 시냅스와 유사한 거동을 나타내는 인공 시냅스 및 그 제조방법에 관한 것이다.
현재 컴퓨터의 대부분은 폰 노이만 아키텍처를 기반으로 하고 있고, 이는 구조적인 수학 문제 해결을 수행하고 있다. 다만 이와 같은 아키텍처는 주로 물리적으로 분리된 프로세서 및 메모리 셀을 포함하고 있고, 이로 인해 낮은 에너지 효율을 가지고 있고. 인공지능 컴퓨팅 시스템 구현에도 불리한 문제가 있다.
따라서 이와 같은 문제를 해결하기 위하여 차세대 컴퓨팅 아키텍처를 개발 할 필요가 있고, 인간의 뇌 기능을 모방하는 뉴로모픽 컴퓨팅이 새로운 아키텍처로 대두되고 있다. 이에 따라 2단자 멤리스터, 3차원 트랜지스터와 같은 인공 시냅스의 역할을 수행하는 뉴로모픽 컴퓨팅의 주요 요소들에 대한 개발이 이루어지고 있다.
차세대 컴퓨팅 시스템의 기본 요소는 인공 시냅스로, 학습 및 기억과 같이 뇌의 기능을 모방하고, 다차원의 복잡한 작업을 처리한다. 이와 같은 시냅스의 기능은 스파이크를 통해 2단자 멤리스터 장치의 전도율을 조절함으로써 모사할 수 있다. 따라서 금속산화물, 유기 또는 무기 페로브스카이드, 2차원 층상 재료 등과 같은 다양한 재료가 인공 시냅스로 사용될 수 있는 멤리스터 장치를 형성하기 위하여 사용되고 있다.
다만 지금까지의 연구에도 불구하고 금속 산화물 기반 인공 시냅스는 디바이스 또는 사이클에서의 높은 변동성과 선형 프로그램이 가능한 전도도의 협소한 범위와 같은 문제에 직면해 있다. 오류 없이 뉴로모픽 기능을 구현하기 위해서는 이와 같은 장애물을 해결할 필요가 있다. 이는 새로운 재료 아키텍처를 탐색하거나, 현존하는 아키텍처의 성능을 향상시킴으로써 달성할 수 있다.
금속 산화물의 멤리스터 특성은 산소 빈자리(Ov)와 같은 고유 결함 또는 이온의 분포에 의해 나타난다. 일반적으로 인가되는 전기장의 영향에 의해 국소 산소 빈자리 분포가 변동하게 되고, 이는 디바이스의 전체 저항의 변화로 나타난다. 따라서 재현 가능하고 안정적인 성능을 구현하기 위해서는 산소 빈자리 및 이온 분포 및 전기장에 의한 변화를 잘 제어할 필요가 있다. 지금까지의 연구는 산소 이온의 움직임을 원하는 위치로 제한하기 위해 많은 시도를 해 왔다. 예를 들어 금속 나노 도트 또는 나노 입자를 삽입하거나 내장된 나노 팁 전극을 통해 효과적으로 사이클간 균일성을 개선하고 있다. 다만 금속 나노 입자의 랜덤 분포 및 큰 사이즈는 장치간 성능의 재현성을 높이는데 방해가 된다. 실제로 금속산화물 기반 인공 시냅스의 설계하기 위해서는 복수의 선형 프로그램이 가능한 상태를 통해 재현 가능하고 전기 펄스 등으로부터 안정적인 성능을 가질 필요가 있다.
이를 위해 2D 층상 재료를 멤리스터 장치에 삽입하게 되면 성능 개선의 가능성이 있다. 이를 위해 몇 가지 연구가 진행되었으나 종래의 연구에서는 비교적 많은 공간이 필요했고, 3D로 구현하기 어려운 구조가 사용되어 왔다. 한편으로는 기계적 박리를 이용한 2D 층상 멤리스터 장치가 제조되었지만, 더 높은 장치간 변동성을 나타내어 대면적 시냅스 네트워크를 형성하는데 큰 장애가 되었다.
이와 같이, 2D 층상 재료를 뉴로모픽 장치로 효과적으로 이용하는데 있어 공통적인 문제는 대규모 장치의 통합에 있고, 재현성 있는 멤리스터 장치를 웨이퍼 규모로 성장시키기 위한 기술 혁신이 필요한 상황이다.
본 발명은 수직으로 정렬되는 이황화텅스텐의 층상구조에 기초하여 펄스 입력 신호에 대해 바이오 시냅스와 유사한 거동을 나타내는 인공 시냅스 및 그 제조방법을 제공하는 것을 그 목적으로 한다.
상기와 같은 과제를 해결하기 위하여 본 발명은 2차원 물질 기반 인공 시냅스로서, 제1전극층; 상기 제1전극층 위에 배치되고, 수직으로 정렬된 층상구조의 이황화텅스텐을 포함하는 이황화텅스텐층; 상기 이황화텅스텐층 위에 배치되고, 금속산화물을 포함하는 산화금속층; 및 상기 산화금속층 위에 배치되는 제2전극층; 을 포함하는, 2차원 물질 기반 인공 시냅스를 제공한다.
본 발명에서는, 상기 제2전극층은, 기설정된 패턴 배열에 따라 형성될 수 있다.
본 발명에서는, 상기 산화금속층은 산화아연을 포함할 수 있다.
본 발명에서는, 상기 제1전극층은 알루미늄을 포함하고, 상기 제2전극층은 은을 포함할 수 있다.
본 발명에서는, 상기 산화금속층은, 수직으로 정렬된 층상구조에 의해 형성되는 상기 이황화텅스텐층의 기공에 침투하여 채워지는 형태를 가질 수 있다.
본 발명에서는, 상기 이황화텅스텐층 및 상기 산화금속층은 RF스퍼터링공정으로 형성되고, 상기 제1전극층 및 상기 제2전극층은 DC스퍼터링공정으로 형성될 수 있다.
본 발명에서는, 상기 이황화텅스텐층의 두께는 20 내지 500nm이고, 상기 산화금속층의 두께는 50 내지 500nm일 수 있다.
상기와 같은 과제를 해결하기 위하여 본 발명은 2차원 물질 기반 인공 시냅스의 제조방법으로서, 기판에 제1전극층을 형성하는 단계; 상기 제1전극층의 상면에 이황화텅스텐층을 증착하는 단계; 상기 이황화텅스텐층의 상면에 산화금속층을 증착하는 단계; 및 상기 산화금속층의 상면에 제2전극층을 증착하는 단계; 를 포함하는, 2차원 물질 기반 인공 시냅스의 제조방법을 제공한다.
본 발명에서는, 상기 제2전극층을 증착하는 단계는, 쉐도우 마스크를 사용하여 제2전극층을 증착하여 상기 제2전극층이 기설정된 패턴 배열에 따라 형성되도록 할 수 있다.
본 발명의 일 실시예에 따르면, 이황화텅스텐의 층상구조에 기초하여 바이오 시냅스와 유사한 거동을 나타내는 인공 시냅스 장치를 제작할 수 있다.
본 발명의 일 실시예에 따르면, 입력되는 펄스 자극의 세기, 주기 및 지속시간의 변화에 의해 출력전류의 세기를 다양하게 조절할 수 있는 시냅스 가소성을 나타내어 뉴로모픽 컴퓨팅 소자로서 동작할 수 있다.
본 발명의 일 실시예에 따르면, 입력되는 펄스 자극에 의해 출력 전류를 제어하여 단기 기억 및 장기 기억을 구현할 수 있다.
도 1은 본 발명의 일 실시예에 따른 2차원 물질 기반 인공 시냅스의 구조를 개략적으로 도시한다.
도 2 내지 도 15는 2차원 물질 기반 인공 시냅스의 설계에 대한 사항들을 도시하는 도면이다.
다양한 실시예들 및/또는 양상들이 이제 도면들을 참조하여 개시된다. 하기 설명에서는 설명을 목적으로, 하나 이상의 양상들의 전반적 이해를 돕기 위해 다수의 구체적인 세부사항들이 개시된다. 그러나, 이러한 양상(들)은 이러한 구체적인 세부사항들 없이도 실행될 수 있다는 점 또한 본 발명의 기술 분야에서 통상의 지식을 가진 자에게 인식될 수 있을 것이다. 이후의 기재 및 첨부된 도면들은 하나 이상의 양상들의 특정한 예시적인 양상들을 상세하게 기술한다. 하지만, 이러한 양상들은 예시적인 것이고 다양한 양상들의 원리들에서의 다양한 방법들 중 일부가 이용될 수 있으며, 기술되는 설명들은 그러한 양상들 및 그들의 균등물들을 모두 포함하고자 하는 의도이다.
본 명세서에서 사용되는 "실시예", "예", "양상", "예시" 등은 기술되는 임의의 양상 또는 설계가 다른 양상 또는 설계들보다 양호하다거나, 이점이 있는 것으로 해석되지 않을 수도 있다.
더불어, 용어 "또는"은 배타적 "또는"이 아니라 내포적 "또는"을 의미하는 것으로 의도된다. 즉, 달리 특정되지 않거나 문맥상 명확하지 않은 경우에, "X는 A 또는 B를 이용한다"는 자연적인 내포적 치환 중 하나를 의미하는 것으로 의도된다. 즉, X가 A를 이용하거나; X가 B를 이용하거나; 또는 X가 A 및 B 모두를 이용하는 경우, "X는A 또는 B를 이용한다"가 이들 경우들 어느 것으로도 적용될 수 있다. 또한, 본 명세서에 사용된 "및/또는"이라는 용어는 열거된 관련 아이템들 중 하나 이상의 아이템의 가능한 모든 조합을 지칭하고 포함하는 것으로 이해되어야 한다.
또한, "포함한다" 및/또는 "포함하는"이라는 용어는, 해당 특징 및/또는 구성요소가 존재함을 의미하지만, 하나이상의 다른 특징, 구성요소 및/또는 이들의 그룹의 존재 또는 추가를 배제하지 않는 것으로 이해되어야 한다.
또한, 본 명세서에서 명백하게 다른 내용을 지시하지 않는 “한”과, “상기”와 같은 단수 표현들은 복수 표현들을 포함한다는 것이 이해될 수 있을 것이다.
또한, 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
또한, 본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 본 발명의 실시예들에서, 별도로 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 발명의 실시예에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1은 본 발명의 일 실시예에 따른 2차원 물질 기반 인공 시냅스의 구조를 개략적으로 도시한다.
도 1을 참조하면 본 발명의 일 실시예에 따른 2차원 물질 기반 인공 시냅스는 제1전극층(200); 상기 제1전극층(200) 위에 배치되고, 수직으로 정렬된 층상구조의 이황화텅스텐을 포함하는 이황화텅스텐층(300); 상기 이황화텅스텐층(300) 위에 배치되고, 금속산화물을 포함하는 산화금속층(400); 및 상기 산화금속층(400) 위에 배치되는 제2전극층(500); 을 포함할 수 있다.
상기 제1전극층(200) 하측에는 기판(100)이 배치될 수 있다.
본 발명에서는 층상구조를 갖는 이황화텅스텐(WS2)을 사용하여 인공 시냅스 장치를 구성하되, 상기 이황화텅스텐의 층상구조를 수직방향으로 정렬한 이황화텅스텐층을 형성함으로써 스파이크 입력에 대해 바이오 시냅스와 유사한 가소성, 단기 및 장기 기억과 같은 거동을 보이는 인공 시냅스 장치를 구성할 수 있다.
본 발명에서는 수직으로 정렬된 2차원 층상구조에 의한 다공성 구조에 의해 산화금속층(400)에 결함성(defective) 산화금속이 성장할 수 있고, 층상구조에 의해 산소 빈자리의 생성 및 분배가 제한됨으로써 높은 안정성 및 재현성을 나타낼 수 있다.
또한, 본 발명의 2차원 물질 기반 인공 시냅스 장치는 전류-전압 특성에서 아날로그 히스테리시스 루프 오프닝, 긴 유지 내구성, 높은 전류 온/오프 비율 및 복수의 고유 컨덕턴스 상태 등과 같은 뉴로모픽 컴퓨팅에 필요한 특성을 나타낸다.
또한, 본 발명의 2차원 물질 기반 인공 시냅스 장치는 단기-장기 가소성, 페어-펄스 촉진 및 STDP(spike-timing dependent plasticity)와 같은 인공 시냅스의 필수 기능을 나타낼 수 있다.
바람직하게는, 상기 산화금속층은 산화아연을 포함하고, 상기 제1전극층은 알루미늄을 포함하고, 상기 제2전극층은 은을 포함한다.
바람직하게는, 상기 산화금속층은, 수직으로 정렬된 층상구조에 의해 형성되는 상기 이황화텅스텐층의 기공에 침투하여 채워지는 형태를 갖는다.
바람직하게는, 상기 제2전극층은 기설정된 패턴 배열에 따라 형성될 수 있다. 이와 같이 제2전극층이 다양한 배열에 의해 배치됨으로써 복수의 시냅스로 구성되는 시냅스 네트워크 배열을 구성할 수 있게 된다.
바람직하게는, 상기 이황화텅스텐층 및 상기 산화금속층은 RF스퍼터링공정으로 형성되고, 상기 제1전극층 및 상기 제2전극층은 DC스퍼터링공정으로 형성된다. 이와 같은 공정과정에 대해서는 후술하기로 한다.
바람직하게는, 상기 이황화텅스텐층의 두께는 20 내지 500nm이고, 상기 산화금속층의 두께는 50 내지 500nm이다.
본 발명의 2차원 물질 기반 인공 시냅스의 제조방법은, 기판에 제1전극층을 형성하는 단계; 상기 제1전극층의 상면에 이황화텅스텐층을 증착하는 단계; 상기 이황화텅스텐층의 상면에 산화금속층을 증착하는 단계; 및 상기 산화금속층의 상면에 제2전극층을 증착하는 단계; 를 포함할 수 있다. 이와 같은 발명의 2차원 물질 기반 인공 시냅스의 제조방법에 대한 더욱 자세한 사항은 후술하기로 한다.
도 2 내지 도 15는 2차원 물질 기반 인공 시냅스의 설계에 대한 사항들을 도시하는 도면이다.
전후 뉴런 사이의 연결 채널을 전기 시냅스라고 하며, 전기 또는 전기화학 신호를 통해 정보를 전송한다. 특히, 시냅스의 전도도는 입력 자극의 크기와 지속시간을 조절함으로써 제어된다. 이와 같은 독특한 능력은 시냅스 가소성으로 불리며 뇌의 학습, 망각 및 기억 기능을 담당한다.
본 발명의 일 실시예에 따른 2차원 물질 기반 인공 시냅스 장치는 도 2의 (a)에 도시된 바와 같이 전기적으로 시냅스와 동일한 역할을 수행하게 된다. 장치를 제조하기 위해 우선 알루미늄전극층으로 코팅된 이산화규소/규소 기판 상에 수직으로 정렬된 이황화텅스텐(WS2)층을 성장시켰다. 상기 알루미늄전극층은 인공 시냅스 장치에서 시냅스후 뉴런의 역할을 수행하기 위한 베이스 전극으로 사용된다. 이 후, 산화아연(Zn)층을 이황화텅스텐층 상에 컨포멀하게 성장시켰다. 이 후, 시냅스전 뉴런의 역할을 수행하기 위한 은(Ag)전극층을 쉐도우 마스크를 사용하여 증착하였다.
도 2의 (b)에는 이황화텅스텐층의 주사 전자 현미경(SEM)의 평면 뷰가 도시되어 있다. 도 2의 (b)를 참조하면 이황화텅스텐층은 평균 폭이 5±2nm인 수직으로 정렬된 층상구조가 균일하게 분포된 형상을 갖는다. 특히, 수직으로 정렬된 층상구조는 다공성 플랫폼을 제공함으로써 결함 산화아연이 성장하도록 한다. 도 2의 (b)에 표시된 다공성 플랫폼의 기공의 크기, 즉 층상구조의 간격 분포를 참조하면 평균은 약 22.5nm로 나타났다.
도 2의 (c)에는 산화아연의 증착 후 주사 전자 현미경의 평면 뷰가 도시되어 있다. 도 2의 (c)를 참조하면 산화아연층이 모든 이황화텅스텐 층상구조를 커버하는 것을 확인할 수 있다. 도 2의 (c)에 표시된 산화아연층의 그레인의 크기 분포를 참조하면 평균은 약 40nm로 나타났다.
한편, 도 3에는 이황화텅스텐층 없이 산화아연층을 증착 한 경우의 산화아연층의 주사 전자 현미경의 평면 뷰 및 산화아연층의 그레인의 크기 분포가 도시되어 있다. 도 3을 참조하면, 이황화텅스텐층이 없는 경우, 유사한 증착 조건에서 약 97nm로 더 큰 그레인 크기를 나타냈고, 이를 통해 이황화텅스텐층이 산화아연층의 그레인의 크기를 조절함을 의미한다.
도 2의 (d)에는 장치의 주사 전자 현미경 단면 뷰가 도시되어 있다. 도 2의 (d)를 참조하면 이황화텅스텐층에 걸친 산화아연층의 컨포멀 성장을 확인할 수 있다. 특히, 이황화텅스텐층상에 나노 기둥 그레인이 밀집되어 형성됨을 알 수 있다. 특히 이황화텅스텐층의 층상구조의 층간 간격은 비어있지 않고 산화아연으로 채워져 있음을 확인할 수 있다.
도 2의 (e) 내지 (h)는 각각 에너지 분산형 X-선 분광법(EDS)을 통해 장치 내에서 아연, 산소, 텅스텐 및 황의 분포 위치를 표시한 평면 뷰 이미지를 도시하고 있다. 도 2의 (e) 및 (f)를 참조하면 아연 및 산소의 분포가 균일함을 확인할 수 있으나, 도 2의 (g) 및 (h)를 참조하면 텅스텐과 황의 분포는 도 2의 (b)에서와 같은 이황화텅스텐층의 SEM 분포를 따르는 것을 알 수 있다.
또한 도 2의 (i)는 2차원 물질 기반 인공 시냅스 장치의 EDS 단면 뷰 이미지로서 왼쪽부터 차례로 알루미늄, 아연, 산소 및 황의 분포가 도시되어 있고, 이는 장치의 각 층의 형성 순서를 나타낸다.
도 4의 (a) 및 (b)에는 포지티브에서 네거티브 스위핑에 이르기까지 다섯 가지 전압 스캐닝 범위(1.0, 1.1, 1.2, 1.3 및 1.4V)에서의 전류-전압(I-V) 특성 곡선이 각각 일반 스케일 및 반 로그 스케일로 도시되어 있다. 이와 같은 I-V 특성 측정에 있어서 전압은 상단의 은전극층에 가해지고 하단의 알루미늄전극층은 접지된 상태로 유지되었다. 모든 측정 결과 I-V 특성 곡선은 비대칭으로 나타났다. 또한 도 4의 (a)에서 검은색 화살표로 표시된 것처럼 반시계방향 히스테리시스와 잘 겹쳐진다. 사실 장치의 전류는 포지티브 및 네거티브 영역에서의 스위핑 모두에서 비선형적으로 증가하였고, 포워드 투 리버스(forward to reverse) 스캐닝에서도 유사한 경로를 따르지 않아 히스테리시스 루프가 오픈되었다. 이와 같은 비대칭적 I-V 커브는 전극의 비대칭성에 의해 형성될 뿐만 아니라, 산화아연층 및 이황화텅스텐층의 접촉면의 밴드 정렬에 의해서도 형성된다.
본 발명의 2차원 물질 기반 인공 시냅스 장치는 아날로그 저항 스위칭을 나타낸다. I-V 곡선에 나타난 것과 같은 다이오드형 스위칭 특성은 프로그래밍 가능한 저항상태를 획득하기 위한 전주(electroforming) 없는 저항성 스위칭 장치의 중요한 프레임워크이다. 이와 같은 특성은 본 발명의 2차원 물질 기반 인공 시냅스 장치가 바이오 시냅스 거동을 모사하기 적합함을 나타낸다.
한편, 히스테리시스 루프의 오프닝은 전압 스캐닝 범위에 크게 영향을 받는다. 예를 들어, 0 → +1 → 0 → -1 → 0 V 스캐닝에서는 노미널 루프 오프닝이 나타나는 반면, 0 → +1.4 → 0 → -1.4 → 0 V의 스캐닝에서는 더 넓은 오프닝이 나타난다. 이는 본 발명의 장치가 다양한 전류 레벨로 프로그래밍 되어 반복적으로 사용될 수 있음을 나타낸다.
이를 더욱 명확하게 하기 위해, 도 5에는 상이한 스캐닝 전압 범위에 대응하는 루프가 개별적으로 도시되어있다. 도 5를 참조하면 고정 전압 스캔 범위에 대한 사이클 수가 증가함에 따라 전류가 증가하고 안정적인 값에 도달하는 것을 확인할 수 있다.
또한 도 6에는 +1.0V에서 측정된 장치 간 전류 변동이 도시되어 있다. 이 때, 표준 편차(σ) = [(I - Imean)/n]1/2 는 11.48μA로, 이는 평균값의 3.18 %이다. 여기서, n은 측정 횟수이다. 이와 같이 분산이 좁게 나타나는 것은 본 발명의 장치가 균일하고 재현성이 뛰어난 성능을 나타냄을 확인시켜준다.
반면 이황화텅스텐층이 없이 은전극층, 산화아연층 및 알루미늄전극층만으로 구성된 장치에서는 이와 같이 높은 재현성을 보이지 않는다. 도 7에는 이황화텅스텐층이 없는 장치의 성능이 도시되어 있다.
도 7의 (a) 및 (b)는 각각 전압 스캐닝 범위 +1.0 내지 -1.0V 및 +1.5 내지 -1.5V에서 이황화텅스텐층이 없는 장치의 I-V 곡선을 도시하고, 도 7의 (c)는 인가 된 전압 펄스(+1.2V, Δd 및 Δt: 1ms)에 따른 전류 프로파일의 변화를 도시하고, 도 7의 (d)는 처음 두 주기에서의 확대도이고 도 7의 (e)는 14 번째 및 15 번째 주기에서의 확대도이다. 도 7을 참조하면 이황화텅스텐층이 없는 장치의 전류 프로파일에서는 약 92 μA의 높은 편차가 나타났다. 도 7을 참조하면 본 발명의 일 실시예에 따른 2차원 물질 기반 인공 시냅스 장치의 높은 재현성은 수직으로 정렬 된 이황화텅스텐층을 삽입 함으로서 은전극층, 산화아연층 및 알루미늄전극층만으로 구성된 장치에 비해 시간에 따른 균일성을 향상 시켰음을 확인할 수 있다.
한편 산화물 기반 멤리스터 장치의 루프 개방 특성은 아직 명확히 알려지지 않은 점이 있고 지속적으로 연구의 대상이 되고 있다. 이온의 이동, 트래핑/디트랩핑, 금속/절연체 인터페이스의 비저항 수정 및 국소 금속 브리지의 형성과 같은 다양한 모델이 제안되었다. 도 8에는 루프 개방 특성을 이해하기 위해, I-V 곡선이 로그 스케일로 도시되어 있다. 도 8을 참조하면 I-V 곡선은 두 영역으로 구분될 수 있다. 첫 번째 영역은 낮은 바이어스(0 ~ +0.82V)로서 기울기가 1(약 1.22)에 가까워 옴 전도 특성을 나타내고, 두 번째 영역은 더 높은 바이어스(>0.82V)로서 V3.88의 전류를 나타낸다. 이는 두 번째 영역에서는 트랩으로 채워진 제한된 전도 메커니즘이 지배적으로 나타남을 의미한다. 트랩으로 채워진 한계 전압(Vth)은 +0.82V로, 전압 스와핑 범위를 늘리거나 반복 수행에도 변하지 않았고, 장치의 사이클 간 재현성을 확인할 수 있다.
도 4의 (c)에는 본 발명의 인공 시냅스 장치의 전도 메커니즘을 확인하기 위하여 온도에 따른 I-V 측정을 수행한 결과가 도시되어 있다. 도 4의 (c)를 참조하면 고정 전압에서도 온도가 증가함에 따라 전류가 증가하는 것으로 나타나고, 이는 전형적인 열 활성 수송 거동을 나타낸다. 이와 같은 결과는 본 발명의 2차원 물질 기반 인공 시냅스 장치의 루프 오프닝 금속 필라멘트의 형성에 의한 것이 아니라는 것을 나타낸다.
도 9에는 이를 확인하기 위해 +1.0V의 전압에서의 장치 면적에 대한 전류를 측정한 결과가 도시되어 있다. 도 9의 (a)는 이황화텅스텐층이 없는 장치의 면적에 따른 전류 측정 결과이고, 도 9의 (b)는 본 발명의 이황화텅스텐층을 포함하는 장치의 면적에 따른 전류 측정 결과이다. 도 9를 참조하면 측정된 전류는 장치 면적에 따라 선형적으로 변하고, 이는 전체 영역에 걸쳐 스위칭이 발생했음을 의미하며 국지적인 필라멘트의 형성 가능성을 배제한다.
또한, 전자 트랩 상태가 단일 에너지 레벨(Etrap)로 제한된다고 가정하면, 공간 전하 제한 전도 이론에 따른 차일드의 법칙 영역에서의 전류는 하기 식과 같이 표현될 수 있다.
Figure 112020063489411-pat00001
여기서, A는 소자의 유효 면적, μ는 이동성, ε는 유전율 및 d는 산화금속층의 두께이다. 또한, V는 인가 전압이고, Ec는 전도대의 최소에너지, Nc는 온도 T일 때 전도대에서의 유효 밀도, Nt는 총 트랩 밀도, k는 볼츠만 상수이다. 상기 식으로부터, ln(I)는 1/T의 선형 함수이고 -(Ec-Etrap)/1000의 기울기를 가짐을 알 수 있다.
도 4의 (d)에는 +0.8에서 + 1.0V의 상이한 판독 전압에 대응하는 Arrhenius 플롯이 도시되어 있다. 상이한 판독 전압에서 측정된 데이터로부터 계산된 활성화 에너지 Ea는 Ec-Etrap = 0.242eV 로 나타났다. 이와 같은 활성화 에너지 Ea는 얕은 트랩이 있음을 의미한다. 따라서, 본 발명의 장치에서의 루프 개방은 국지적인 필라멘트 형성보다는 트랩-보조 전하 수송 때문인 것이 명백하다.
한편, 상부 은전극층으로부터 하부 알루미늄전극층까지의 화학 조성 및 결함의 분포를 나타내기 위해, 깊이 의존성 XPS 측정을 수행하였다. 5keV의 에너지를 갖는 Ar+ 스퍼터링이 수행되어 장치의 층이 제거될 수 있으며 XPS 측정 스폿 직경은 100μm로 고정하였다. 도 4의 (e)에는 Ar+ 스퍼터링 및 XPS 측정을 수행하기 위한 방법이 개략적으로 도시되어 있다.
또한 도 4의 (f) 내지 (j)에는 깊이에 따른 Ag 3d, Zn 2p, O 1s, W 4f 및 S 2p의 XPS 스펙트럼이 각각 도시되어 있다. Ar+ 스퍼터링 이전에, Ag의 스펙트럼에 대응하는 피크가 검출되었지만, 다른 Zn, O, W 또는 S와 같은 다른 원소와 관련된 피크는 나타나지 않았다.
도 4의 (f)를 참조하면 368.08eV 및 374.08eV의 결합 에너지를 중심으로 하는 Ag 피크는 Ag(0) 의 3d5 /2 및 3d3 /2 궤도에 해당한다. 또한 두 피크 사이의 간격은 6.0eV로 나타났으며 이는 금속성 Ag의 스핀 궤도 성분과 일치한다.
한편, 도 4의 (f) 및 (g)의 파란색 및 분홍색으로 표시된 선을 참조하면 스퍼터링 시간이 증가함에 따라 Zn 피크가 나타날 때에도 Ag 피크가 그대로 존재하였고, 이는 금속 Ag가 ZnO 매트릭스 내에서 확산되었음을 나타낸다. 그러나, 스퍼터링에 의해 Ag 피크의 강도는 점진적으로 감소하였고, 이는 Ag 성분의 농도가 깊이에 따라 감소됨을 시사한다.
도 4의 (g)를 참조하면 약 100nm 두께의 스퍼터링 후, Zn 2p3 /2 및 Zn 2p1 /2 피크는 각각 1021.47eV 및 1044.54eV를 중심으로 나타났다. 이와 같은 피크는 ZnO 격자에서 2가 아연 이온(Zn2 +)의 존재를 확인시켜준다. 또한, Zn 2p3 /2 및 Zn 2p1 /2 피크의 간격은 ZnO의 특성 값인 23.07eV 인 것으로 밝혀졌다. 특히, Zn 피크의 위치는 깊이가 증가함에 따라 이동하지 않는다.
반면 도 4의 (h)를 참조하면 Ag 전극 근처의 O 1s 피크는 530.44eV를 중심으로 하는 대칭으로 나타나며 이는 단일 가우스 성분에 적합 된다. 이 피크는 아연과 산소의 결합에서의 O 원자 (OL)의 존재에 기인하며, 그 강도는 ZnO의 화학량에 비례한다. 반대로, 깊이가 증가함에 따라, O 1s 피크는 넓어지고 각각 530.6eV 및 531.8eV를 중심으로 두 가우스 성분에 의해 적합 된다. 도 4의 (h)의 노란색 곡선을 참조하면 두 번째 피크(531.8eV)는 산화아연 내의 산소 빈자리(OV)로 인한 것이며 피크의 강도는 산소 빈자리의 밀도와 관련이 있기 때문에 매우 중요하다. W 4f 및 S 2p 피크가 나타나면 OV에 해당하는 피크가 나타났으며 이는 OV가 산화아연과 이황화텅스텐의 인터페이스에서 시작됨을 나타낸다. 특히, OV 피크는 깊이가 증가함에 따라 더욱 지배적이 되어, 결함을 포함하는 ZnO가 수직으로 정렬 된 이황화텅스텐층 내에 채워짐을 확인시켜 준다. 실제로, 산소의 깊이 의존성 XPS 스펙트럼은 본 발명의 2차원 물질 기반 인공 시냅스 장치에 산소 빈자리 구배가 존재함을 확인시켜준다. 이 산소 빈자리는 전자의 포획 지점으로 작용했으며 I-V 곡선의 루프 오프닝에서 중요한 역할을 한다.
도 4의 (i)를 참조하면 W의 XPS 스펙트럼에서 각각 31.2eV 및 33.34eV의 W 4f7/2 및 W 4f5 /2 피크가 존재하는 것을 확인할 수 있다. 또한 161.9eV 및 163.6eV에서 S 2p3 /2 및 2p1 /2 피크를 각각 관찰하여 S가 S2-로 존재했음을 알 수 있다. 이와 같은 피크는 고순도 이황화텅스텐에서 나타나는 것과 동일하지만, 표준 값과 비교했을 때 음의 방향으로 이동한 것은 이황화텅스텐층이 산화되었음을 나타낸다. 또한, S 2p3 /2와 2p1 /2 피크 사이의 예측 간격은 1.8eV로, 측정된 1.7eV와 거의 일치한다. 또한 알루미늄전극층 근처에서 산소와 황의 피크는 모두 넓은 분포를 가지고 나타난다. 이 영역에서 본 발명의 장치는 고밀도의 결함이 분포되어 있다.
도 4의 (g)에는 XPS 측정에 기초하여, 스퍼터링 깊이의 함수로서 원자 비율의 변화가 도시되어있다. 은전극층에서 이황화텅스텐층까지, Zn/O 비율은 약 1.09로 산화아연의 화학양론적으로 나타났고, 조성물은 크게 변하지 않았다. 그러나 이황화텅스텐의 신호가 나타나면 산화아연의 화학양론적에서 벗어나게 된다. 실제로, Zn/O 비율은 깊이가 증가함에 따라 2.14로 증가하며, 이는 수직으로 정렬 된 WS2 중간층 내에 채워진 산화아연에 결함이 있음을 나타냅니다. 깊이 의존성 XPS 측정에 따르면, 장치에는 은전극층에서 이황화텅스텐층 계면까지의 거의 화학양론적인 산화아연과 이황화텅스텐층 근처 및 이황화텅스텐층 내의 산소가 부족한(Zn 금속이 풍부한) 지역이 있다.
이황화텅스텐층 내에서 이와 같은 산소 부족의 구배는 도 4의 (l) 및 (m)에 개략적으로 도시 된 바와 같이, 전하 캐리어의 트래핑을 위한 고유한 플랫폼을 제공한다. 여기서 균일하게 분포 된 수직으로 정렬 된 이황화텅스텐층은 사실상 약 22nm의 스케일에서 균일한 결함 밀도 분포를 갖도록 하는 기회를 제공하는 본 발명의 장치의 중추가 된다. 이와 같은 결과는 결함의 원인, 즉 산소 결손이 실제로 전하 수송에 중요한 역할을 하는 원인임을 나타낸다.
인공 시냅스를 사용하여 복잡한 신경 기능을 실현하는 첫 번째 단계는 입력 자극에 따라 시냅스의 전도율을 조절하는 것이다. 기본적으로, 입력 자극 펄스의 크기와 강도에 따라 전류로 나타나는 시냅스 가중치는 변하지 않거나 탄력적으로 증가 또는 감소한 상태로 남아있을 수 있다. 따라서 본 발명에서는 도 10의 (a)에 도시된 바와 같이 2차원 물질 기반 인공 시냅스 장치 전체에 지속적으로 가해지는 100 개의 양전압 펄스(+1.0V, Δd: 1ms, Δt: 1ms)에 대한 전류 변화를 측정 한 후, 일련의 100 개의 동일한 음전압 펄스(- 1.0V, Δd: 1ms, Δt: 1ms)에 대한 전류 변화를 측정하였다. 예상 한 바와 같이, 전류는 양전압 펄스의 수가 증가함에 따라 지속적으로 증가하며, 이는 장기 강화(Long-term Potentiation, LTP)에 해당한다. 반면, 음전압 펄스는 전류를 억제하고 이는 장기 억제(Long-term Depression, LTD)에 해당한다. 실제로, 양전압 및 음전압 펄스의 영향에 의해 발생되는 전류의 변화는 뉴런을 통해 전달되는 활동 전위와 유사하다. LTP 및 LTD는 바이오 시냅스의 특성이며 학습, 망각 및 기억 저장의 핵심 요소이다. 요컨대, 새로운 학습과 기억은 LTP와 LTD와 관련이 있다. 또한 전류는 각 펄스 후 점차 증가한다.
도 11에는 각각의 펄스 후의 전류의 변화가 도시되어 있다. 전류의 크기는 각각의 펄스에 의해 서로 다른 레벨로 설정될 수 있고, 이는 본 발명의 장치가 다중 저장소를 포함할 수 있음을 나타낸다. 즉, 도 11에 도시된 바와 같이 전류는 100개의 펄스에 의해 100 개의 서로 다른 상태로 설정 될 수 있으며, 이는 이 장치에서 계산할 수 있는 매우 높은 밀도의 프로그램 가능 상태를 나타낸다. 이는 본 발명의 주요 특성으로서, 학습에 있어서 시냅스 가중치의 병렬 벡터 행렬 곱셈을 위해서는 더 많은 프로그래밍 가능한 전도도 상태가 필요하기 때문이다. 2 단자 산화아연층에 걸친 전도도는 캐리어 농도에 직접적으로 의존하기 때문에, 각각의 인가된 펄스에서, 주입된 변화 캐리어에 의해 결함이 채워 져서, 전류가 서로 다른 레벨로 증가하게 한다.
또한, 도 10의 (b) 및 도 12를 참조하면, 학습(LTP) 및 망각(LTD) 프로세스의 재현성은 연속적인 복수(104)의 펄스를 가하여 테스트하였다. 도 12의 (a) 내지 (d)는 연속적인 복수의 펄스 중 각각 첫 두 펄스, 1000번째 펄스, 6000번째 펄스 및 1000번째 펄스에 대한 전류를 도시하고 있다. 이와 같은 반복적인 펄스 각각에서의 최대 전류값이 거의 동일하게 나타남을 확인할 수 있다. 이와 같이, 본 발명의 일 실시예에 따른 2차원 물질 기반 인공 시냅스 장치는 전기 펄스에 의해 전류가 재현 가능하도록 변화함을 나타냈다.
바이오 시냅스의 또 다른 주요 특징은 다양한 레벨에서 활동-의존적 발생 및 가소성의 변화가 일어난다는 점이다. 도 10의 (c)에는 이와 같은 가소성을 구현하기 위해 20부터 100까지의 서로 다른 수의 펄스(+1.0V, Δd: 1ms, Δt: 1ms)에 의한 전류 변화를 10 펄스 간격으로 측정하였다. 도 10의 (c)에서 파란색 점선 화살표로 표시된 것처럼 펄스 수가 증가함에 따라 전류가 증가한다. 도 10의 (d)의 좌측 및 우측 패널에는 20 펄스 및 100 펄스에 해당하는 전압 및 전류의 변화 확대도가 각각 도시되어있다. 첫 번째 펄스 전의 전류와 마지막 펄스에서의 전류의 비율로 나타나는 전류 변화 온/오프 비율은 20 펄스에서는 57 % 인 반면 100 펄스에서는 191 %로 증가하였고, 이는 본 발명에서와 같은 2단자 장치에서도 넓은 동적 범위가 보일 수 있음을 나타낸다. 정확한 훈련을 위해서는 복수의 시냅스 가중치에 액세스하기 위해 아날로그 온/오프 비율이 충분히 높아야 한다. 이 때, Δd 값을 줄임으로써 매우 높은 아날로그 온/오프 비율을 달성 할 수 있다. 예를 들어, 100 펄스(+1.0 V, Δd: 0.5ms, Δt: 0.5ms)에서도 300 펄스에서와 같이 높은 온/오프 비율이 측정되며, 이와 같은 결과는, 종래의 산화물 기반 2단자 장치에서는 나타나지 않았다. 이는 수직으로 정렬 된 이황화텅스텐층을 삽입함으로써 결함을 수용하고 강력한 뉴로모픽 장치를 달성하기 위한 고유한 플랫폼을 제공 할 수 있는 공간 용량을 갖는다는 것을 시사한다.
한편, 본 발명의 일 실시예에서는 상이한 수의 펄스(+ 1.0V, Δd: 1ms, Δt: 1ms)를 가한 후, +0.5V의 판독 전압을 사용하여 전류를 기록하였다. 도 10의 (e)는 다양한 수의 동일한 양전압 펄스를 순차적으로 가하는 과정에서 측정된 전류 프로파일을 도시한다. 펄스 수가 증가하면 +0.5V의 측정 전압에서 전류가 점차 증가하고 포화되는 경향이 나타난다. 특히, 도 10의 (e)에서 수직 화살표로 표시된 바와 같이 가해지는 펄스를 제거한 후에는 전류가 마지막 상태로 유지되며 초기값(약 33μA)으로 돌아가지 않기 때문에 전류 수준을 다른 레벨로 용이하게 프로그래밍할 수 있음을 나타낸다. 즉, 본 발명의 2차원 물질 기반 인공 시냅스 장치는 다단계 메모리 저장이 가능하다는 것을 나타낸다.
일반적으로 지속적인 학습을 위해서는 더 긴 상태 지속 시간이 필요하다. 도 13을 참조하면 본 발명의 인공 시냅스 장치는 펄스에 의해 나타난 전류가 각각의 펄스에 따라 서로 다른 레벨을 유지하여 감쇠하거나 변하지 않으며 긴 상태 지속 시간을 유지하는 것을 확인할 수 있다. 또한, 프로그래밍 상태의 전류 레벨이 지속적으로 나타나는 것은 저항성 스위칭 프로세스가 비 휘발성임을 확인시켜준다. 이와 같은 결과는 전하 트래핑에 의한 것으로서, 이는 본질적으로 준 안정 메커니즘이다.
한편 도 10의 (f)를 참조하면 가해지는 펄스 진폭을 사용하여 전도도의 변조를 수행한 결과를 확인할 수 있다. 예상 한 바와 같이, 양전압 펄스(Δd: 1ms, Δt: 1ms)를 가할 때 전류가 점차 증가하고 포화되는 경향이 있는 반면, 음전압 펄스(Δd: 1ms, Δt: 1ms)는 전류를 초기 레벨로 감소시킨다. 이는 고정 지속 시간에서 펄스의 세기를 조정함으로써 전류 레벨의 변조가 이루어질 수 있음을 나타낸다.
또한 도 10의 (g)를 참조하면 고정 펄스 진폭 및 지속시간(Δd)에 대해 펄스 간격(Δt)을 0.1ms, 1ms, 2ms 및 3ms로 조정하여 장치 전류의 변경을 수행한 결과를 확인할 수 있다. 뉴로모픽 장치에 있어서 동작에 필요한 에너지(E)는 중요한 문제이다. 이 때, 단일 펄스의 에너지 소비는 I x V x Δd로 계산되며, 여기서 I는 측정된 전류, V는 적용된 펄스 전압이다. E의 값은 0.1ms의 Δd 값에 대해 약 0.2nJ로 나타났으며, 이는 Δd의 감소에 따라 더 작아질 수 있다. 또한, 측정에 사용된 인공 시냅스 장치의 면적은 약 0.6 cm2로 비교적 크기 때문에, 장치를 마이크로 미터 이하의 스케일로 더 축소하면 에너지 소비를 스파이크 당 수십 피코줄로 줄일 수 있다.
페어-펄스 촉진(paired-pulse facilitation, PPF)은 근접한 두 개의 스파이크 자극에 의해 시냅스의 전도율이 크게 변화하는 현상이다. PPF의 정도를 나타내는 PPF 지수는 (A2-A1) / A1 Х 100 % 와 같은 식을 사용하여 계산된다. 여기서 A1과 A2는 각각 첫 번째 및 두 번째 펄스에 대한 전류 응답의 최대값이다. 도 10 (h)을 참조하면 PPF 지수는 Δt가 0.1ms에서 40ms로 증가함에 따라 100 %를 향해 점차적으로 감소하며, 이는 바이오 시냅스의 거동과 매우 유사하다. 또한, 전류 응답은 Δd 값에 의해 변화한다. 예를 들어, 최대 PPF 지수는 1ms의 Δd 에서 약 120%로 나타났고, Δd가 2ms 및 5ms로 증가하면 각각 약 130% 및 약 163%로 증가한다.
또한, PPF 지수는 가해지는 펄스의 세기에 따라 변동한다. 예를 들어, 도 10의 (i)를 참조하면 +1.0V, +1.2V 및 +1.4V의 세기의 펄스(Δd: 1ms)에 대해 각각 120%, 150% 및 174%의 PPF 지수가 도출되었다. 이 사실은 Δd 값 또는 펄스의 세기가 증가함에 따라 포획된 상태가 점진적으로 채워지기 때문이다. PPF 지수의 점진적인 감소는 다음의 이중 지수 방정식을 사용하여 적합할 수 있다
Figure 112020063489411-pat00002
여기서 C1, C2 및 τ1 , τ2는 각각 빠른 감소 및 느린 감소에서의 초기 촉진 크기 및 특성 완화 시간을 나타낸다. 계산된 매개 변수의 값은 하기 표 1에 정리되어 있다. Δd가 증가함에 따라 τ1과 τ2가 모두 감소한다는 것은 흥미롭다. 이는 이 장치가 짧은 펄스의 영향 하에서 더 나은 메모리 효과를 나타내는 것을 나타낸다.
Conditions C1 (μA) C1 (μA) τ1 (ms) τ2 (ms)
+1.0 V, Δd: 1 ms 21 17 1.9 20
+1.0 V, Δd: 2 ms 11 34 1 9.8
+1.0 V, Δd: 5 ms 74 23 1.1 13
+1.2 V, Δd: 1 ms 59 19 1 9.8
+1.4 V, Δd: 1 ms 82 27 1.1 13
신경 과학에서 경쟁적인 헵의 학습 법칙은 일반적으로 스파이크 타이밍에 따른 가소성으로 정의되고, 이는 시냅스 가중치가 시냅스 전후 스파이크 사이의 상호 결합 활동에 의해 역동적이고 일시적으로 변경되는 것을 의미한다(Δtpre -post). 실제로 시공간 생물학적 프로세스의 경우, 스파이크 신호가 뉴런 전후 뉴런에 동시에 도달 할 때 뉴런 간의 연결 강도는 상대적 타이밍 지연에 따라 달라진다. 스파이크-타이밍 의존 가소성(Spike-timing Dependent Plasticity, STDP) 거동을 모방하기 위해, 기설정된 시간 간격(Δtpre -post)을 갖는 두 개의 동일한 전압 스파이크(+1.0V, Δd: 1ms)를 시냅스전 뉴런 및 시냅스후 뉴런에 해당하는 하부 알루미늄전극층 및 상부 은전극층에 각각 가하였다. 제1스파이크 및 제2스파이크로 인한 전류 변화는 각각 A1 및 A2로 표시된다.
도 10의 (j)를 참조하면 Δtpre -post에서 두 뉴런 사이의 시냅스 가중치가 명확히 강화되는 것을 확인할 수 있다. STDP로 인한 시냅스 가중치(ΔS)의 변화는 ΔS = (A2-A1) / A1로 정의된다. 도 10의 (j)을 참조하면 ΔS는 Δtpre -post = 0에 대해 대칭이 아님을 알 수 있고, 이는 비대칭 헵의 법칙과 일치한다. 이와 같은 ΔS의 비대칭 분포는 주로 Δtpre -post의 값이 각각 양수 및 음수 일 때 각각 나타나는 강한 촉진 및 약한 촉진(또는 억제)에 의한다. 시냅스전 스파이크가 시냅스후 스파이크보다 먼저 가해지면(Δtpre -post> 0) 시냅스 가중치가 강화되는 반면, 반대의 경우(Δtpre -post <0)는 억제를 초래합니다.
종래의 디지털 메모리와 달리 인간의 기억은 일반적으로 단기 기억(STM) 및 장기 기억(LTM)으로 설명되고 있다. STM은 몇 분 이내에 손실되지만 LTM은 영구적인 변화로 몇 시간에서 몇 년 이상 지속된다. 따라서 인간의 뇌와 같은 기억을 저장하는 것은 인공 지능 기술의 발전을 위해 중요하다.
이 때 본 발명의 일 실시예에 따른 2차원 물질 기반 인공 시냅스는 단일 펄스 자극에 기초하여 과거 정보를 모방 할 수 있다. 이를 위해 도 4의 (a)에 도시된 바와 같이 본 발명의 일 실시예에 따른 2차원 물질 기반 인공 시냅스 장치에 +0.7V에서 +1.0V(Δd: 1ms)까지의 다른 크기의 펄스를 가하였고, +0.5V(Δd: 10s)에서 전류를 기록하였다. 도 4의 (a)를 참조하면 +0.7V 펄스를 가한 후에는 전류가 34.5μA로 증가한 후 초기 값(약 32μA)으로 점차 감소한다. 반면, +1.0V 펄스를 가한 후 전류는 더 높은 상태(약 60 μA)로 유지되었다. + 0.7V의 펄스를 인가 한 후의 전류 감쇠는 잘 알려진 Kohlrausch 함수 I(t) = I0 exp [-(t/τ)β] + I∽에 의해 적합 된다. 여기서 I0은 사전 지수이고, τ는 머무름 시간, I∽는 감쇠 후 전류의 최종 값이고 β는 0에서 1까지의 연신 지수이다. τ의 값은 약 4.55s로 나타났다. 또한 측정된 망각 곡선에는 상기와 같은 데이터가 잘 적합 되는데, 이는 본 발명의 인공 시냅스 장치가 인간의 뇌와 매우 유사한 기억 행동을 한다는 것을 나타낸다.
본 발명에서는 인공 시냅스 장치의 훈련 가능한 메모리 거동, 강한 내성 및 견고성을 입증하기 위해, 3Х3 시냅스 어레이에서 2 개의 이미지를 기억하고 망각하는 실험을 수행하였다. 도 10의 (b) 및 (c)에 각각 도시된 문자 "C"및 "T"의 입력 패턴과 같이 각각 +0.7V 및 +1.0V(Δd: 1ms)의 단일 펄스를 동시에 사용하여 eh 6에 도시된 것과 같은 시냅스 어레이에 연속적으로 프로그래밍되었다. 그 전에 9 개의 시냅스는 모두 -1.0V를 가하여 낮은 전류 전도 상태로 설정되었다. 이 실험의 목표는 LTM과 같이 문자 "T"를 오랫동안 기억하도록 하고, 문자 "C"는 STM으로 기억하도록 하는 것이다. 두 글자를 모두 어레이에 가한 후 전류를 측정 하면 도 4의 (d)와 같이 명확하게 구분하기가 어렵다. 그러나 도 4의 (e) 내지 (g)에 시간 순으로 도시된 바와 같이 시간이 지남에 따라 문자 "C"에 해당하는 전류는 STM 저장으로 인해 서서히 감소하고 사라진다. 반면, 문자 "T"는 LTM으로 저장된 상태로 유지되었다. 도 4의 (d) 내지 (g)에서의 각 시냅스의 전류 측정 결과가 도 15에 μA단위로 표시되어 있다.
이와 같은 결과는 실제로 본 발명의 일 실시예에 따라 Ag / ZnO / WS2 / Al 로 구성된 인공 시냅스가 비교적 균일하고 안정적인 전기적 특성을 가지고 있음을 분명히 확인시켜준다. 이 결과는 실제로 본 발명의 인공 시냅스 장치가 뇌의 상대적으로 복잡한 기능을 효과적으로 구현할 수 있다는 것을 보여 주며 이는 종래의 디지털 메모리 장치로는 불가능하다.
이하에서는 본 발명의 일 실시예에 따른 2차원 물질 기반 인공 시냅스의 제조방법에 대하여 설명하도록 한다.
본 발명의 일 실시예에서 이황화텅스텐층은 대면적 RF 스퍼터링 공정을 사용하여 제조되었다. WS2 타겟(직경 2in. 및 순도 99.99%, TASCO)을 클램프를 사용하여 스퍼터링 챔버의 캐소드 상에 놓았다. 터보 펌프를 사용하여 기저 압력을 2Х10-6Torr로 감소시킨 후, 유량이 50sccm인 Ar가스를 도입하였다.
제1전극층 및 제2전극층은 각각 100 nm 두께의 순수한(99.99 %) Al 및 Ag 타겟을 사용하여 50W의 DC 전력을 사용하여 DC 스퍼터링 공정에 의해 증착시켰다. 유량이 30sccm인 Ar가스를 통해 작업 압력을 5mTorr로 유지하였다.
산화금속층은 300W RF 전력을 사용하여 시판되는 ZnO 타겟(99.99 %)을 사용하여 RF 스퍼터링 공정에 의해 증착시켰다. 실온에서 50 sccm의 Ar 가스 유동을 통해 5mTorr의 작동 압력을 맞추었다. 균일한 산화금속층의 성장을 위해 기판을 5 rpm의 고정 속도로 회전시켰다.
본 발명의 일 실시예에 따르면, 이황화텅스텐의 층상구조에 기초하여 바이오 시냅스와 유사한 거동을 나타내는 인공 시냅스 장치를 제작할 수 있다.
본 발명의 일 실시예에 따르면, 입력되는 펄스 자극의 세기, 주기 및 지속시간의 변화에 의해 출력전류의 세기를 다양하게 조절할 수 있는 시냅스 가소성을 나타내어 뉴로모픽 컴퓨팅 소자로서 동작할 수 있다.
본 발명의 일 실시예에 따르면, 입력되는 펄스 자극에 의해 출력 전류를 제어하여 단기 기억 및 장기 기억을 구현할 수 있다.
제시된 실시예들에 대한 설명은 임의의 본 발명의 기술 분야에서 통상의 지식을 가진 자가 본 발명을 이용하거나 또는 실시할 수 있도록 제공된다. 이러한 실시예들에 대한 다양한 변형들은 본 발명의 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이며, 여기에 정의된 일반적인 원리들은 본 발명의 범위를 벗어남이 없이 다른 실시예들에 적용될 수 있다. 그리하여, 본 발명은 여기에 제시된 실시예들로 한정되는 것이 아니라, 여기에 제시된 원리들 및 신규한 특징들과 일관되는 최광의의 범위에서 해석되어야 할 것이다.

Claims (9)

  1. 2차원 물질 기반 인공 시냅스로서,
    제1전극층;
    상기 제1전극층 위에 배치되고, 수직으로 정렬된 층상구조의 이황화텅스텐을 포함하는 이황화텅스텐층;
    상기 이황화텅스텐층 위에 배치되고, 금속산화물을 포함하는 산화금속층; 및
    상기 산화금속층 위에 배치되는 제2전극층; 을 포함하고,
    상기 이황화텅스텐층 및 상기 산화금속층은
    상기 제1전극층의 상면에 이황화텅스텐층을 증착하는 단계; 및
    상기 이황화텅스텐층의 상면에 산화금속층을 증착하는 단계; 를 통해 형성되고,
    상기 산화금속층은,
    수직으로 정렬된 층상구조에 의해 형성되는 상기 이황화텅스텐층의 기공에 침투하여 채워지는 형태를 갖는, 2차원 물질 기반 인공 시냅스.
  2. 청구항 1에 있어서,
    상기 제2전극층은,
    기설정된 패턴 배열에 따라 형성되는, 2차원 물질 기반 인공 시냅스.
  3. 청구항 1에 있어서,
    상기 산화금속층은 산화아연을 포함하는, 2차원 물질 기반 인공 시냅스.
  4. 청구항 1에 있어서,
    상기 제1전극층은 알루미늄을 포함하고,
    상기 제2전극층은 은을 포함하는, 2차원 물질 기반 인공 시냅스.
  5. 삭제
  6. 청구항 1에 있어서,
    상기 이황화텅스텐층 및 상기 산화금속층은 RF스퍼터링공정으로 형성되고,
    상기 제1전극층 및 상기 제2전극층은 DC스퍼터링공정으로 형성되는, 2차원 물질 기반 인공 시냅스.
  7. 청구항 1에 있어서,
    상기 이황화텅스텐층의 두께는 20 내지 500nm이고,
    상기 산화금속층의 두께는 50 내지 500nm인, 2차원 물질 기반 인공 시냅스.
  8. 2차원 물질 기반 인공 시냅스의 제조방법으로서,
    기판에 제1전극층을 형성하는 단계;
    상기 제1전극층의 상면에 이황화텅스텐층을 증착하는 단계;
    상기 이황화텅스텐층의 상면에 산화금속층을 증착하는 단계; 및
    상기 산화금속층의 상면에 제2전극층을 증착하는 단계; 를 포함하고,
    상기 산화금속층은,
    수직으로 정렬된 층상구조에 의해 형성되는 상기 이황화텅스텐층의 기공에 침투하여 채워지는 형태를 갖는, 2차원 물질 기반 인공 시냅스의 제조방법.
  9. 청구항 8에 있어서,
    상기 제2전극층을 증착하는 단계는,
    쉐도우 마스크를 사용하여 제2전극층을 증착하여 상기 제2전극층이 기설정된 패턴 배열에 따라 형성되도록 하는, 2차원 물질 기반 인공 시냅스의 제조방법.
KR1020200075201A 2020-06-19 2020-06-19 2차원 물질 기반 인공 시냅스 및 그 제조방법 KR102188653B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200075201A KR102188653B1 (ko) 2020-06-19 2020-06-19 2차원 물질 기반 인공 시냅스 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200075201A KR102188653B1 (ko) 2020-06-19 2020-06-19 2차원 물질 기반 인공 시냅스 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR102188653B1 true KR102188653B1 (ko) 2020-12-08

Family

ID=73779214

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200075201A KR102188653B1 (ko) 2020-06-19 2020-06-19 2차원 물질 기반 인공 시냅스 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102188653B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160019682A (ko) * 2014-08-12 2016-02-22 포항공과대학교 산학협력단 시냅스 모방 소자 및 이의 제조방법
KR20170094887A (ko) * 2016-02-12 2017-08-22 포항공과대학교 산학협력단 금속 할라이드 페로브스카이트 시냅스 소자
KR20190021650A (ko) * 2017-08-23 2019-03-06 성균관대학교산학협력단 2차원 반도체 물질로 이루어진 채널층을 포함한 시냅스 소자
KR20190046116A (ko) * 2017-10-25 2019-05-07 한양대학교 산학협력단 3차원 구조의 시냅스 소자 및 이의 제조 방법
KR20200044378A (ko) * 2018-10-19 2020-04-29 성균관대학교산학협력단 셀렉터 포함 메모리 소자
KR20200078790A (ko) * 2018-12-21 2020-07-02 한국세라믹기술원 금속 나노 입자 및 전이금속 칼코겐화합물을 이용한 포토디텍터 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160019682A (ko) * 2014-08-12 2016-02-22 포항공과대학교 산학협력단 시냅스 모방 소자 및 이의 제조방법
KR20170094887A (ko) * 2016-02-12 2017-08-22 포항공과대학교 산학협력단 금속 할라이드 페로브스카이트 시냅스 소자
KR20190021650A (ko) * 2017-08-23 2019-03-06 성균관대학교산학협력단 2차원 반도체 물질로 이루어진 채널층을 포함한 시냅스 소자
KR20190046116A (ko) * 2017-10-25 2019-05-07 한양대학교 산학협력단 3차원 구조의 시냅스 소자 및 이의 제조 방법
KR20200044378A (ko) * 2018-10-19 2020-04-29 성균관대학교산학협력단 셀렉터 포함 메모리 소자
KR20200078790A (ko) * 2018-12-21 2020-07-02 한국세라믹기술원 금속 나노 입자 및 전이금속 칼코겐화합물을 이용한 포토디텍터 및 그 제조방법

Similar Documents

Publication Publication Date Title
Ismail et al. Forming-free Pt/Al2O3/HfO2/HfAlOx/TiN memristor with controllable multilevel resistive switching and neuromorphic characteristics for artificial synapse
Moon et al. RRAM-based synapse devices for neuromorphic systems
Abbas et al. The coexistence of threshold and memory switching characteristics of ALD HfO 2 memristor synaptic arrays for energy-efficient neuromorphic computing
Chandrasekaran et al. Enhanced synaptic linearity in ZnO-based invisible memristive synapse by introducing double pulsing scheme
Ryu et al. Long-term and short-term plasticity of Ta2O5/HfO2 memristor for hardware neuromorphic application
Ziegler et al. Memristive Hebbian plasticity model: Device requirements for the emulation of Hebbian plasticity based on memristive devices
Ilyas et al. Controllable resistive switching of STO: Ag/SiO2-based memristor synapse for neuromorphic computing
Ismail et al. Bipolar, complementary resistive switching and synaptic properties of sputtering deposited ZnSnO-based devices for electronic synapses
KR20180057384A (ko) 뉴로모픽 시스템 응용을 위한 시냅스 장치, 이의 제조방법 및 이를 포함한 시냅스 회로 소자
She et al. Oxygen vacancy-dependent synaptic dynamic behavior of TiO x-based transparent memristor
KR20180003758A (ko) 커패시터
Lee et al. Improved switching and synapse characteristics using PEALD SiO2 thin film in Cu/SiO2/ZrO2/Pt device
KR20170094887A (ko) 금속 할라이드 페로브스카이트 시냅스 소자
Li et al. Electronic synaptic characteristics and simulation application of Ag/CeO2/Pt memristor
So et al. Short-term memory characteristics in n-type-ZnO/p-type-NiO heterojunction synaptic devices for reservoir computing
Ali et al. Versatile GeS-based CBRAM with compliance-current-controlled threshold and bipolar resistive switching for electronic synapses
Mikhaylov et al. Effect of ion irradiation on resistive switching in metal-oxide memristive nanostructures
KR102188653B1 (ko) 2차원 물질 기반 인공 시냅스 및 그 제조방법
Jaafar et al. 3D-structured mesoporous silica memristors for neuromorphic switching and reservoir computing
Mahata et al. Improved synaptic performances with tungsten-doped indium-tin-oxide alloy electrode for tantalum oxide-based resistive random-access memory devices
Chen et al. An oxide-based bilayer ZrO₂/IGZO memristor for synaptic plasticity and artificial nociceptor
RU2666165C1 (ru) Способ формирования синаптического мемристора на основе нанокомпозита металл-нестехиометрический оксид
CN112018236A (zh) 一种基于pzt的忆阻器件、其制备方法及其应用
Sparvoli et al. Development of resistive memories based on silver doped graphene oxide for neuron simulation
CN112909168B (zh) 一种基于锂掺杂氧化铌的多功能存储器件及其制备方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant