KR102186452B1 - Organic light emitting display module and organic light emitting display device having the same - Google Patents

Organic light emitting display module and organic light emitting display device having the same Download PDF

Info

Publication number
KR102186452B1
KR102186452B1 KR1020200069363A KR20200069363A KR102186452B1 KR 102186452 B1 KR102186452 B1 KR 102186452B1 KR 1020200069363 A KR1020200069363 A KR 1020200069363A KR 20200069363 A KR20200069363 A KR 20200069363A KR 102186452 B1 KR102186452 B1 KR 102186452B1
Authority
KR
South Korea
Prior art keywords
pad
layer
disposed
display
insulating layer
Prior art date
Application number
KR1020200069363A
Other languages
Korean (ko)
Other versions
KR20200071714A (en
Inventor
박용환
김종석
김미영
안치욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200069363A priority Critical patent/KR102186452B1/en
Publication of KR20200071714A publication Critical patent/KR20200071714A/en
Priority claimed from KR1020200162288A external-priority patent/KR102256696B1/en
Application granted granted Critical
Publication of KR102186452B1 publication Critical patent/KR102186452B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/28Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part
    • H01L27/32Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part with components specially adapted for light emission, e.g. flat-panel displays using organic light-emitting diodes [OLED]
    • H01L27/3225OLED integrated with another component
    • H01L27/323OLED integrated with another component the other component being a touch screen
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/28Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part
    • H01L27/32Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part with components specially adapted for light emission, e.g. flat-panel displays using organic light-emitting diodes [OLED]
    • H01L27/3223Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part with components specially adapted for light emission, e.g. flat-panel displays using organic light-emitting diodes [OLED] combined with dummy elements, i.e. non-functional features
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/28Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part
    • H01L27/32Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part with components specially adapted for light emission, e.g. flat-panel displays using organic light-emitting diodes [OLED]
    • H01L27/3241Matrix-type displays
    • H01L27/3244Active matrix displays
    • H01L27/326Active matrix displays special geometry or disposition of pixel-elements
    • H01L27/3262Active matrix displays special geometry or disposition of pixel-elements of TFT
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/28Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part
    • H01L27/32Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including components using organic materials as the active part, or using a combination of organic materials with other materials as the active part with components specially adapted for light emission, e.g. flat-panel displays using organic light-emitting diodes [OLED]
    • H01L27/3241Matrix-type displays
    • H01L27/3244Active matrix displays
    • H01L27/3276Wiring lines
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L51/00Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof
    • H01L51/0096Substrates
    • H01L51/0097Substrates flexible substrates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L51/00Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof
    • H01L51/50Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof specially adapted for light emission, e.g. organic light emitting diodes [OLED] or polymer light emitting devices [PLED]
    • H01L51/52Details of devices
    • H01L51/5237Passivation; Containers; Encapsulation, e.g. against humidity
    • H01L51/524Sealing arrangements having a self-supporting structure, e.g. containers
    • H01L51/5246Sealing arrangements having a self-supporting structure, e.g. containers characterised by the peripheral sealing arrangements, e.g. adhesives, sealants
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2251/00Indexing scheme relating to organic semiconductor devices covered by group H01L51/00
    • H01L2251/50Organic light emitting devices
    • H01L2251/53Structure
    • H01L2251/5338Flexible OLED
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Abstract

유기발광 표시모듈은 액티브영역, 패드영역, 및 액티브영역과 패드영역 사이의 경계영역을 포함한다. 액티브영역 및 패드영역과 달리, 경계영역은 무기층을 포함하지 않아 벤딩될 때 스트레스를 적게 받는다. 패드영역의 표시패널 패드들과 터치감지부재 패드들은 서로 간에 단차없이 동일한 높이에 형성된다. 표시패널 패드들과 터치감지부재 패드들 간에 단차를 없애기 위해 더미패드를 추가할 수 있다.The organic light emitting display module includes an active area, a pad area, and a boundary area between the active area and the pad area. Unlike the active region and the pad region, the boundary region does not contain an inorganic layer and thus receives less stress when it is bent. The display panel pads and the touch sensing member pads in the pad area are formed at the same height without a difference between them. A dummy pad may be added to eliminate a step difference between the display panel pads and the touch sensing member pads.

Description

유기발광 표시모듈 및 이를 포함하는 유기발광 표시장치{ORGANIC LIGHT EMITTING DISPLAY MODULE AND ORGANIC LIGHT EMITTING DISPLAY DEVICE HAVING THE SAME}Organic light emitting display module and organic light emitting display device including the same {ORGANIC LIGHT EMITTING DISPLAY MODULE AND ORGANIC LIGHT EMITTING DISPLAY DEVICE HAVING THE SAME}
본 발명은 표시장치에 관한 것으로, 터치감지부재가 일체화된 표시장치에 관한 것이다.The present invention relates to a display device, and to a display device in which a touch sensing member is integrated.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시장치들이 개발되고 있다. 표시장치들의 입력장치로써 키보드 또는 마우스 등을 포함한다. 또한, 최근에 표시장치들은 입력장치로써 터치감지부재를 구비한다.Various display devices used in multimedia devices such as televisions, mobile phones, tablet computers, navigation systems, and game consoles have been developed. Input devices for display devices include a keyboard or a mouse. In addition, recently, display devices have a touch sensing member as an input device.
본 발명은 표시패널의 패드부와 터치감지부재의 패드부 사이의 단차를 없애서, 제조공정에서 발생하는 불량을 줄이는 것을 목적으로 한다.An object of the present invention is to reduce a defect occurring in a manufacturing process by eliminating a step between a pad portion of a display panel and a pad portion of a touch sensing member.
또한, 본 발명은 표시패널에서 액티브영역과 패드영역 사이에 배치된 경계영역이 벤딩될 때, 신뢰성을 향상시키는 것을 목적으로 한다.Further, an object of the present invention is to improve reliability when a boundary region disposed between an active region and a pad region in a display panel is bent.
유기발광 표시모듈은 베이스층, 제1 회로층, 소자층, 봉지층, 복수의 터치전극들, 제2 회로층, 및 경계층을 포함한다. 상기 베이스층은 액티브영역, 패드영역, 및 상기 액티브영역과 상기 패드영역 사이의 경계영역을 포함한다. 상기 제1 회로층은 상기 베이스층의 상기 액티브영역 상에 배치되고, 복수의 무기층들 및 제1 도전패턴을 포함한다. 상기 소자층은 상기 제1 회로층 상에 배치되고, 상기 제1 도전패턴으로부터 제공되는 전기적 신호에 의해 광을 생성하는 유기발광소자를 포함한다. 상기 봉지층은 상기 소자층 상에 배치된다. 상기 복수의 터치전극들은 상기 봉지층 상에 배치된다. 상기 제2 회로층은 상기 베이스층의 상기 패드영역 상에 배치되고, 복수의 무기층들 및 제2 도전패턴을 포함한다. 상기 경계층은 상기 베이스층의 상기 경계영역 상에 배치되고, 유기층 및 상기 제1 도전패드 및 상기 제2 도전패드를 전기적으로 연결하는 제3 도전패턴을 포함한다.The organic light emitting display module includes a base layer, a first circuit layer, an element layer, an encapsulation layer, a plurality of touch electrodes, a second circuit layer, and a boundary layer. The base layer includes an active area, a pad area, and a boundary area between the active area and the pad area. The first circuit layer is disposed on the active region of the base layer, and includes a plurality of inorganic layers and a first conductive pattern. The device layer is disposed on the first circuit layer and includes an organic light-emitting device that generates light by an electrical signal provided from the first conductive pattern. The encapsulation layer is disposed on the device layer. The plurality of touch electrodes are disposed on the encapsulation layer. The second circuit layer is disposed on the pad region of the base layer and includes a plurality of inorganic layers and a second conductive pattern. The boundary layer is disposed on the boundary region of the base layer and includes an organic layer and a third conductive pattern electrically connecting the first conductive pad and the second conductive pad.
상기 제1 회로층의 상기 복수의 무기층들은 상기 베이스층에 접촉하는 제1 기능층을 포함하고, 상기 제2 회로층의 상기 복수의 무기층들은 상기 베이스층에 접촉하는 제2 기능층을 포함할 수 있다.The plurality of inorganic layers of the first circuit layer include a first functional layer in contact with the base layer, and the plurality of inorganic layers of the second circuit layer include a second functional layer in contact with the base layer can do.
상기 제2 도전패턴은 표시패널 패드 및 터치감지부재 패드를 포함할 수 있다. 상기 표시패널 패드는 상기 제2 기능층 상에 배치되고, 상기 제1 도전패턴과 전기적으로 연결된다. 상기 터치감지부재 패드는 상기 제2 기능층 상에 상기 표시패널 패드와 인접하게 배치되고, 상기 복수의 터치전극들과 전기적으로 연결되며, 상기 제1 도전패턴과 절연된다.The second conductive pattern may include a display panel pad and a touch sensing member pad. The display panel pad is disposed on the second functional layer and is electrically connected to the first conductive pattern. The touch sensing member pad is disposed adjacent to the display panel pad on the second functional layer, is electrically connected to the plurality of touch electrodes, and insulated from the first conductive pattern.
상기 표시패널 패드는 하부 표시패널 패드 및 상기 하부 표시패널 패드 상에 배치되고, 상기 하부 표시패널 패드와 전기적으로 연결된 상부 표시패널 패드를 포함할 수 있다.The display panel pad may include a lower display panel pad and an upper display panel pad disposed on the lower display panel pad and electrically connected to the lower display panel pad.
상기 터치감지부재 패드는 하부 터치감지부재 패드 및 상기 하부 터치감지부재 패드 상에 배치되는 상부 터치감지부재 패드를 포함할 수 있다.The touch sensing member pad may include a lower touch sensing member pad and an upper touch sensing member pad disposed on the lower touch sensing member pad.
상기 제1 도전패턴은 제어전극, 입력전극, 및 출력전극을 포함하는 트랜지스터를 포함하고, 상기 입력전극, 상기 출력전극, 상기 하부 표시패널 패드, 및 상기 하부 터치감지부재 패드는 같은 층에 배치될 수 있다.The first conductive pattern includes a transistor including a control electrode, an input electrode, and an output electrode, and the input electrode, the output electrode, the lower display panel pad, and the lower touch sensing member pad are disposed on the same layer. I can.
상기 제2 도전패턴은 상기 제어전극과 같은 층에 배치되는 더미전극을 더 포함할 수 있다.The second conductive pattern may further include a dummy electrode disposed on the same layer as the control electrode.
상기 복수의 터치전극들 중 적어도 어느 하나로부터 연장되며, 상기 상부 터치감지부재 패드와 접촉하는 터치신호라인을 더 포함할 수 있다.A touch signal line extending from at least one of the plurality of touch electrodes and contacting the upper touch sensing member pad may further be included.
상기 제2 회로층은 상기 상부 표시패널 패드와 상기 하부 표시패널 사이에 배치된 복수의 절연층들을 더 포함하고, 상기 상부 터치감지부재 패드와 상기 하부 터치패널 사이에 상기 복수의 절연층들이 배치될 수 있다.The second circuit layer further includes a plurality of insulating layers disposed between the upper display panel pad and the lower display panel, and the plurality of insulating layers are disposed between the upper touch sensing member pad and the lower touch panel. I can.
상기 하부 터치감지부재 패드는 전기적으로 고립될 수 있다.The lower touch sensing member pad may be electrically isolated.
상기 하부 터치감지부재 패드는 상기 상부 터치감지부재 패드와 전기적으로 연결될 수 있다.The lower touch sensing member pad may be electrically connected to the upper touch sensing member pad.
상기 상부 표시패널 패드는 상기 하부 표시패널 패드와 접촉하고, 상기 하부 터치감지부재 패드는 상기 하부 터치감지부재 패드와 접촉할 수 있다.The upper display panel pad may contact the lower display panel pad, and the lower touch sensing member pad may contact the lower touch sensing member pad.
상기 제1 기능층 및 상기 제2 기능층은 각각 배리어층 및 버퍼층을 포함할 수 있다.Each of the first functional layer and the second functional layer may include a barrier layer and a buffer layer.
상기 패드영역에 중첩하고, 상기 표시패널 패드와 상기 제1 도전패턴 사이의 전기적 신호 흐름을 제어하는 구동회로를 더 포함할 수 있다.A driving circuit overlapping the pad area and controlling an electrical signal flow between the display panel pad and the first conductive pattern may be further included.
상기 제1 회로층은 상기 제1 도전패턴 상에 배치되는 유기층을 더 포함하고, 상기 경계층은 상기 제3 도전패턴 상에 배치되는 유기층을 더 포함할 수 있다.The first circuit layer may further include an organic layer disposed on the first conductive pattern, and the boundary layer may further include an organic layer disposed on the third conductive pattern.
상기 베이스층의 상기 경계영역 및 상기 경계층은 벤딩될 수 있다.The boundary region of the base layer and the boundary layer may be bent.
본 발명의 일 실시예에서 유기발광 표시장치는 유기발광 표시패널 및 상기 유기발광 표시패널 상에 배치되는 터치감지부재를 포함한다.In an embodiment of the present invention, an organic light emitting display device includes an organic light emitting display panel and a touch sensing member disposed on the organic light emitting display panel.
상기 유기발광 표시패널은 베이스층, 도전패턴, 소자층, 및 봉지층을 포함할 수 있다. 상기 베이스층은 액티브영역, 패드영역, 및 상기 액티브영역과 상기 패드영역 사이의 경계영역을 포함한다. 상기 도전패턴은 상기 액티브영역에 중첩하며, 상기 제1 무기층 상에 배치되고, LTPS 공정에서 형성되며, 표시패널 패드 및 상기 표시패널 패드와 인접하게 배치되는 터치감지부재 패드를 포함하고, 상기 터치감지부재 패드 및 상기 표시패널 패드는 외부로부터 전기적 신호를 제공받는다. 상기 소자층은 상기 제1 회로층 상에 배치되고, 상기 도전패턴으로부터 제공되는 상기 전기적 신호에 의해 광을 생성하는 유기발광소자를 포함한다. 상기 봉지층은 상기 소자층 상에 배치된다.The organic light emitting display panel may include a base layer, a conductive pattern, a device layer, and an encapsulation layer. The base layer includes an active area, a pad area, and a boundary area between the active area and the pad area. The conductive pattern overlaps the active region, is disposed on the first inorganic layer, is formed in an LTPS process, and includes a display panel pad and a touch sensing member pad disposed adjacent to the display panel pad, and the touch The sensing member pad and the display panel pad receive electrical signals from the outside. The device layer is disposed on the first circuit layer and includes an organic light emitting device that generates light by the electric signal provided from the conductive pattern. The encapsulation layer is disposed on the device layer.
상기 터치감지부재는 복수의 터치전극들 및 복수의 터치신호라인들을 포함한다. 상기 복수의 터치전극들은 상기 봉지층 상에 배치된다. 상기 복수의 터치신호라인들은 상기 복수의 터치전극들에서 연장되고, 상기 도전패턴에 전기적으로 연결되며, 상기 경계영역과 중첩하는 부분은 2개의 유기층들 사이에 배치된다. The touch sensing member includes a plurality of touch electrodes and a plurality of touch signal lines. The plurality of touch electrodes are disposed on the encapsulation layer. The plurality of touch signal lines extend from the plurality of touch electrodes, are electrically connected to the conductive pattern, and a portion overlapping the boundary region is disposed between two organic layers.
본 발명의 일 실시예에 따른 유기발광 표시장치는 상기 터치감지부재 패드 및 상기 표시패널 패드와 전기적으로 연결되는 인쇄회로기판을 더 포함하고, 상기 유기발광 표시패널 및 상기 터치감지부재 중 상기 경계영역과 중첩하는 부분은 벤딩될 수 있다.The organic light emitting display device according to an embodiment of the present invention further comprises the touch sensing member pad and a printed circuit board electrically connected to the display panel pad, and the boundary region of the organic light emitting display panel and the touch sensing member The part overlapping with may be bent.
본 발명의 일 실시예에 따른 유기발광 표시모듈은 베이스층, 제1 기능층, 복수의 트랜지스터들, 소자층, 봉지층, 복수의 터치전극들, 제2 기능층, 제1 표시패널 패드, 제1 터치감지부재 패드, 제2 표시패널 패드, 제2 터치감지부재 패드, 및 경계층을 포함한다. The organic light emitting display module according to an embodiment of the present invention includes a base layer, a first functional layer, a plurality of transistors, an element layer, an encapsulation layer, a plurality of touch electrodes, a second functional layer, a first display panel pad, and 1 touch sensing member pad, a second display panel pad, a second touch sensing member pad, and a boundary layer.
상기 베이스층은 액티브영역, 패드영역, 및 상기 액티브영역과 상기 패드영역 사이의 경계영역을 포함한다. 상기 제1 기능층은 상기 베이스층의 상기 액티브영역 상에 배치되고, 무기물을 포함한다. 상기 복수의 트랜지스터들은 상기 제1 기능층 상에 배치된다. 상기 소자층은 상기 복수의 트랜지스터들 중 적어도 어느 하나로부터 제공되는 전기적 신호에 의해 광을 생성하는 유기발광소자를 포함한다. 상기 봉지층은 상기 소자층 상에 배치되며, 유기물 및 무기물을 포함한다. 상기 복수의 터치전극들은 상기 봉지층 상에 배치된다. 상기 제2 기능층은 상기 베이스층의 상기 패드영역 상에 배치되고, 무기물을 포함한다. 상기 제1 표시패널 패드는 상기 제2 기능층 상에 배치되고, 상기 복수의 트랜지스터들 중 적어도 어느 하나와 전기적으로 연결된다. 상기 제1 터치감지부재 패드는 상기 제2 기능층 상에 상기 제1 표시패널 패드와 인접하게 배치되고, 상기 복수의 트랜지스터들과 절연된다. 상기 제2 표시패널 패드는 상기 제1 표시패널 패드 상에 배치되고, 상기 제1 표시패널 패드와 전기적으로 연결된다. 상기 제2 터치감지부재 패드는 상기 제1 터치감지부재 패드 상에 배치되고, 상기 복수의 터치전극들 중 적어도 어느 하나와 전기적으로 연결된다. 상기 경계층은 상기 베이스층의 상기 경계영역 상에 배치되고, 유기물을 포함한다.The base layer includes an active area, a pad area, and a boundary area between the active area and the pad area. The first functional layer is disposed on the active region of the base layer and includes an inorganic material. The plurality of transistors are disposed on the first functional layer. The device layer includes an organic light-emitting device that generates light by an electrical signal provided from at least one of the plurality of transistors. The encapsulation layer is disposed on the device layer and includes an organic material and an inorganic material. The plurality of touch electrodes are disposed on the encapsulation layer. The second functional layer is disposed on the pad area of the base layer and includes an inorganic material. The first display panel pad is disposed on the second functional layer and is electrically connected to at least one of the plurality of transistors. The first touch sensing member pad is disposed adjacent to the first display panel pad on the second functional layer and insulated from the plurality of transistors. The second display panel pad is disposed on the first display panel pad and is electrically connected to the first display panel pad. The second touch sensing member pad is disposed on the first touch sensing member pad, and is electrically connected to at least one of the plurality of touch electrodes. The boundary layer is disposed on the boundary region of the base layer and includes an organic material.
본 발명의 일 실시예에 따르면, 표시패널의 패드부와 터치감지부재의 패드부가 같은 높이에 배치될 수 있다.According to an embodiment of the present invention, the pad portion of the display panel and the pad portion of the touch sensing member may be disposed at the same height.
본 발명의 일 실시예에 따르면, 표시패널 중 벤딩되는 부분의 연성이 높아질 수 있다.According to an exemplary embodiment of the present invention, ductility of a bent portion of the display panel may be increased.
도 1a은 본 발명의 일 실시예에 따른 표시장치의 제1 동작에 따른 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 표시장치의 제2 동작에 따른 사시도이다.
도 1c는 본 발명의 일 실시예에 따른 표시장치의 제3 동작에 따른 사시도이다.
도 2a은 본 발명의 일 실시예에 따른 표시장치의 제1 동작에 따른 사시도이다.
도 2b는 본 발명의 일 실시예에 따른 표시장치의 제2 동작에 따른 사시도이다.
도 3는 본 발명의 일 실시예에 따른 표시장치의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시모듈의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 유기발광 표시패널의 평면도이다.
도 6은 본 발명의 일 실시예에 따른 화소의 등가회로도이다.
도 7 및 도 8는 본 발명의 일 실시예에 따른 유기발광 표시패널의 부분 단면도들이다.
도 9는 본 발명의 일 실시예에 따른 터치감지부재의 평면도이다.
도 10은 도 9의 AA를 확대하여 도시한 것이다.
도 11은 도 10의 I-I`을 따라 절단한 단면을 도시한 것이다.
도 12는 도 5의 표시패널 패드들 및 도 9의 터치감지부재 패드들을 도시한 것이다.
도 13a는 도 12의 II-II`를 따라 절단한 단면을 도시한 것이다.
도 13b는 도 12의 III-III`를 따라 절단한 단면을 도시한 것이다.
도 13c는 도 12의 IV-IV`를 따라 절단한 단면을 도시한 것이다.
도 14a는 도 12의 II-II`를 따라 절단한 단면을 도시한 것이다.
도 14b는 도 12의 III-III`를 따라 절단한 단면을 도시한 것이다.
도 14c 및 도 14d는 도 12의 IV-IV`를 따라 절단한 단면을 도시한 것이다.
도 15a는 도 12의 II-II`를 따라 절단한 단면을 도시한 것이다.
도 15b는 도 12의 III-III`를 따라 절단한 단면을 도시한 것이다.
도 15c는 도 12의 IV-IV`를 따라 절단한 단면을 도시한 것이다.
도 16a는 도 12의 II-II`를 따라 절단한 단면을 도시한 것이다.
도 16b는 도 12의 III-III`를 따라 절단한 단면을 도시한 것이다.
도 16c는 도 12의 IV-IV`를 따라 절단한 단면을 도시한 것이다.
도 17a는 도 12의 II-II`를 따라 절단한 단면을 도시한 것이다.
도 17b는 도 12의 III-III`를 따라 절단한 단면을 도시한 것이다.
도 17c 및 도 17d는 도 12의 IV-IV`를 따라 절단한 단면을 도시한 것이다.
도 18a는 도 12의 II-II`를 따라 절단한 단면을 도시한 것이다.
도 18b는 도 12의 III-III`를 따라 절단한 단면을 도시한 것이다.
도 18c는 도 12의 IV-IV`를 따라 절단한 단면을 도시한 것이다.
도 19a는 도 12의 II-II`를 따라 절단한 단면을 도시한 것이다.
도 19b는 도 12의 III-III`를 따라 절단한 단면을 도시한 것이다.
도 19c는 도 12의 IV-IV`를 따라 절단한 단면을 도시한 것이다.
도 20a는 도 12의 II-II`를 따라 절단한 단면을 도시한 것이다.
도 20b는 도 12의 III-III`를 따라 절단한 단면을 도시한 것이다.
도 20c는 도 12의 IV-IV`를 따라 절단한 단면을 도시한 것이다.
도 21a는 도 12의 II-II`를 따라 절단한 단면을 도시한 것이다.
도 21b는 도 12의 III-III`를 따라 절단한 단면을 도시한 것이다.
도 21c는 도 12의 IV-IV`를 따라 절단한 단면을 도시한 것이다.
도 22 및 도 23은 각각 본 발명의 일 실시예에 따른 표시모듈과 인쇄회로기판을 도시한 평면도이다.
도 24는 본 발명의 일 실시예에 따른 표시모듈의 벤딩된 형상을 도시한 것이다.
1A is a perspective view illustrating a first operation of a display device according to an exemplary embodiment of the present invention.
1B is a perspective view illustrating a second operation of a display device according to an exemplary embodiment of the present invention.
1C is a perspective view illustrating a third operation of a display device according to an exemplary embodiment of the present invention.
2A is a perspective view illustrating a first operation of a display device according to an exemplary embodiment of the present invention.
2B is a perspective view illustrating a second operation of a display device according to an exemplary embodiment of the present invention.
3 is a cross-sectional view of a display device according to an exemplary embodiment of the present invention.
4 is a cross-sectional view of a display module according to an embodiment of the present invention.
5 is a plan view of an organic light emitting display panel according to an exemplary embodiment of the present invention.
6 is an equivalent circuit diagram of a pixel according to an exemplary embodiment of the present invention.
7 and 8 are partial cross-sectional views of an organic light emitting display panel according to an exemplary embodiment of the present invention.
9 is a plan view of a touch sensing member according to an embodiment of the present invention.
FIG. 10 is an enlarged view of AA of FIG. 9.
11 is a cross-sectional view taken along line II′ of FIG. 10.
12 illustrates the display panel pads of FIG. 5 and the touch sensing member pads of FIG. 9.
13A is a cross-sectional view taken along line II-II′ of FIG. 12.
13B is a cross-sectional view taken along III-III′ of FIG. 12.
13C is a cross-sectional view taken along IV-IV′ of FIG. 12.
14A is a cross-sectional view taken along line II-II′ of FIG. 12.
14B is a cross-sectional view taken along III-III′ of FIG. 12.
14C and 14D are cross-sectional views taken along IV-IV′ of FIG. 12.
FIG. 15A is a cross-sectional view taken along line II-II′ of FIG. 12.
FIG. 15B is a cross-sectional view taken along line III-III′ of FIG. 12.
15C is a cross-sectional view taken along IV-IV′ of FIG. 12.
16A is a cross-sectional view taken along line II-II′ of FIG. 12.
FIG. 16B is a cross-sectional view taken along III-III′ of FIG. 12.
FIG. 16C is a cross-sectional view taken along IV-IV′ of FIG. 12.
FIG. 17A is a cross-sectional view taken along line II-II′ of FIG. 12.
17B is a cross-sectional view taken along III-III′ of FIG. 12.
17C and 17D are cross-sectional views taken along IV-IV′ of FIG. 12.
18A is a cross-sectional view taken along line II-II′ of FIG. 12.
FIG. 18B is a cross-sectional view taken along III-III′ of FIG. 12.
FIG. 18C is a cross-sectional view taken along IV-IV′ of FIG. 12.
19A is a cross-sectional view taken along line II-II′ of FIG. 12.
FIG. 19B is a cross-sectional view taken along line III-III′ of FIG. 12.
19C is a cross-sectional view taken along IV-IV′ of FIG. 12.
FIG. 20A is a cross-sectional view taken along line II-II′ of FIG. 12.
FIG. 20B is a cross-sectional view taken along III-III′ of FIG. 12.
FIG. 20C is a cross-sectional view taken along IV-IV′ of FIG. 12.
FIG. 21A is a cross-sectional view taken along line II-II′ of FIG. 12.
FIG. 21B is a cross-sectional view taken along III-III′ of FIG. 12.
21C is a cross-sectional view taken along IV-IV′ of FIG. 12.
22 and 23 are plan views each showing a display module and a printed circuit board according to an embodiment of the present invention.
24 illustrates a bent shape of a display module according to an embodiment of the present invention.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다. 본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다. Hereinafter, embodiments of the present invention will be described with reference to the drawings. In this specification, when a component (or region, layer, part, etc.) is referred to as "on", "connected", or "coupled" of another component, it is placed directly on the other component/ It means that it may be connected/coupled or a third component may be disposed between them.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.The same reference numerals refer to the same elements. In addition, in the drawings, thicknesses, ratios, and dimensions of components are exaggerated for effective description of technical content. “And/or” includes all combinations of one or more that the associated configurations may be defined.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. These terms are used only for the purpose of distinguishing one component from another component. For example, without departing from the scope of the present invention, a first element may be referred to as a second element, and similarly, a second element may be referred to as a first element. Singular expressions include plural expressions unless the context clearly indicates otherwise.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.In addition, terms such as "below", "bottom", "above", "upper", and the like are used to describe the relationship between components shown in the drawings. The terms are relative concepts and are described based on the directions indicated in the drawings.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Terms such as "comprise" or "have" are intended to designate the presence of a feature, number, step, action, component, part, or combination thereof described in the specification, and one or more other features, numbers, or steps. It is to be understood that it does not preclude the possibility of addition or presence of, operations, components, parts, or combinations thereof.
도 1a은 본 발명의 일 실시예에 따른 표시장치(DD)의 제1 동작에 따른 사시도이다. 도 1b는 본 발명의 일 실시예에 따른 표시장치(DD)의 제2 동작에 따른 사시도이다. 도 1c는 본 발명의 일 실시예에 따른 표시장치(DD)의 제3 동작에 따른 사시도이다.1A is a perspective view illustrating a first operation of a display device DD according to an exemplary embodiment of the present invention. 1B is a perspective view illustrating a second operation of the display device DD according to an exemplary embodiment of the present invention. 1C is a perspective view illustrating a third operation of a display device DD according to an exemplary embodiment of the present invention.
도 1a에 도시된 것과 같이 제1 동작 모드에서, 이미지(IM)가 표시되는 표시면(IS)은 제1 방향축(DR1)과 제2 방향축(DR2)이 정의하는 면과 평행한다. 표시면(IS)의 법선 방향, 즉 표시장치(DD)의 두께 방향은 제3 방향축(DR3)이 지시한다. 각 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향축(DR3)에 의해 구분된다. 그러나, 제1 내지 제3 방향축들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향축들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다. 본 실시예에서 플렉서블 표시장치를 도시하였으나, 본 발명은 이에 제한되지 않는다. 본 실시예에 따른 표시장치(DD)는 플랫한 표시장치일 수도 있다.As illustrated in FIG. 1A, in the first operation mode, the display surface IS on which the image IM is displayed is parallel to a plane defined by the first and second direction axes DR1 and DR2. The third direction axis DR3 indicates the normal direction of the display surface IS, that is, the thickness direction of the display device DD. The front surface (or upper surface) and the rear surface (or lower surface) of each member are divided by a third direction axis DR3. However, the directions indicated by the first to third direction axes DR1, DR2, and DR3 are relative concepts and may be converted to other directions. Hereinafter, the first to third directions refer to the same reference numerals as directions indicated by the first to third direction axes DR1, DR2, and DR3, respectively. Although the flexible display device is illustrated in the present embodiment, the present invention is not limited thereto. The display device DD according to the present exemplary embodiment may be a flat display device.
도 1a 내지 도 1c는 플렉서블 표시장치(DD)의 일례로 폴더블 표시장치를 도시하였다. 도 2a 및 도 2b는 플렉서블 표시장치(DD)의 일례로 폴더블 표시장치를 도시하였다. 그러나, 본 발명은 말려지는 롤러블 플렉서블 표시장치일 수 있고, 특별히 제한되지 않는다. 본 발명에 따른 플렉서블 표시장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 휴대 전화, 테블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 사용될 수 있다. 1A to 1C illustrate a foldable display device as an example of the flexible display device DD. 2A and 2B illustrate a foldable display device as an example of the flexible display device DD. However, the present invention may be a rollable flexible display device that is rolled, and is not particularly limited. The flexible display device DD according to the present invention may be used in large electronic devices such as televisions and monitors, as well as small and medium-sized electronic devices such as mobile phones, tablets, car navigation systems, game consoles, and smart watches.
도 1a에 도시된 것과 같이, 플렉서블 표시장치(DD)의 표시면(IS)은 복수 개의 영역들을 포함할 수 있다. 플렉서블 표시장치(DD)는 이미지(IM)가 표시되는 표시영역(DD-DA) 및 표시영역(DD-DA)에 인접한 비표시영역(DD-NDA)을 포함한다. 비표시영역(DD-NDA)은 이미지가 표시되지 않는 영역이다. 도 1a에는 이미지(IM)의 일 예로 화병을 도시하였다. 일 예로써, 표시영역(DD-DA)은 사각형상일 수 있다. 비표시영역(DD-NDA)은 표시영역(DD-DA)을 에워싸을 수 있다. 다만, 이에 제한되지 않고, 표시영역(DD-DA)의 형상과 비표시영역(DD-NDA)의 형상은 상대적으로 디자인될 수 있다. 1A, the display surface IS of the flexible display device DD may include a plurality of areas. The flexible display device DD includes a display area DD-DA in which the image IM is displayed and a non-display area DD-NDA adjacent to the display area DD-DA. The non-display area DD-NDA is an area in which an image is not displayed. 1A shows a vase as an example of the image IM. As an example, the display area DD-DA may have a rectangular shape. The non-display area DD-NDA may surround the display area DD-DA. However, the present invention is not limited thereto, and the shape of the display area DD-DA and the shape of the non-display area DD-NDA may be relatively designed.
플렉서블 표시장치(DD)는 하우징(HS)을 포함할 수 있다. 하우징(HS)은 플렉서블 표시장치(DD)의 외곽에 배치되며, 내부의 부품들을 수용할 수 있다. 이하, 설명의 편의상 하우징(HS)은 별도로 도시하거나, 설명하지 않는다.The flexible display device DD may include a housing HS. The housing HS is disposed outside the flexible display device DD and may accommodate internal components. Hereinafter, for convenience of description, the housing HS is not separately illustrated or described.
도 1a 내지 도 1c에 도시된 것과 같이, 표시장치(DD)는 동작 형태에 따라 정의되는 복수 개의 영역들을 포함할 수 있다. 표시장치(DD)는 벤딩축(BX)에 기초하여(on the basis of) 벤딩되는 벤딩영역(BA), 비벤딩되는 제1 비벤딩영역(NBA1), 및 제2 비벤딩영역(NBA2)을 포함할 수 있다. 도 1b에 도시된 것과 같이, 표시장치(DD)는 제1 비벤딩영역(NBA1)의 표시면(IS)과 제2 비벤딩영역(NBA2)의 표시면(IS)이 마주하도록 내측 벤딩(inner-bending)될 수 있다. 도 1c에 도시된 것과 같이, 표시장치(DD)는 표시면(IS)이 외부에 노출되도록 외측 벤딩(outer-bending)될 수도 있다. As illustrated in FIGS. 1A to 1C, the display device DD may include a plurality of regions defined according to an operation type. The display device DD includes a bending area BA that is bent on the basis of the bending axis BX, a first non-bending area NBA1 that is not bent, and a second non-bending area NBA2. Can include. As shown in FIG. 1B, the display device DD is inner bending so that the display surface IS of the first non-bending area NBA1 and the display surface IS of the second non-bending area NBA2 face each other. -bending). As illustrated in FIG. 1C, the display device DD may be outer-bending so that the display surface IS is exposed to the outside.
본 발명의 일 실시예에서 표시장치(DD)는 복수 개의 벤딩영역(BA)을 포함할 수 있다. 뿐만 아니라, 사용자가 표시장치(DD)를 조작하는 형태에 대응하게 벤딩영역(BA)이 정의될 수 있다. 예컨대, 벤딩영역(BA)은 도 1b 및 도 1c와 달리 제1 방향축(DR1)에 평행하게 정의될 수 있고, 대각선 방향으로 정의될 수도 있다. 벤딩영역(BA)의 면적은 고정되지 않고, 곡률반경에 따라 결정될 수 있다. 본 발명의 일 실시예에서 표시장치(DD)는 도 1a 및 도 1b에 도시된 동작모드만 반복되도록 구성될 수도 있다.In an exemplary embodiment of the present invention, the display device DD may include a plurality of bending areas BA. In addition, the bending area BA may be defined to correspond to a form in which the user manipulates the display device DD. For example, unlike FIGS. 1B and 1C, the bending area BA may be defined parallel to the first direction axis DR1 or may be defined in a diagonal direction. The area of the bending area BA is not fixed and may be determined according to the radius of curvature. In an exemplary embodiment of the present invention, the display device DD may be configured to repeat only the operation modes illustrated in FIGS. 1A and 1B.
도 2a는 본 발명의 일 실시예에 따른 표시장치의 제1 동작에 따른 사시도이다. 도 2b는 본 발명의 일 실시예에 따른 표시장치의 제2 동작에 따른 사시도이다. 도 2a 및 도 2b는 폴더블 표시장치(DD)의 일예로 비표시영역(DD-NDA)이 폴딩되는 표시장치를 도시하였다. 이와 같이, 본 발명에 따른 표시장치(DD)는 벤딩영역(BA) 및 비벤딩영역(NBA)의 개수가 제한되지 않고, 벤딩되는 영역의 위치가 제한되지 않는다.2A is a perspective view illustrating a first operation of a display device according to an exemplary embodiment of the present invention. 2B is a perspective view illustrating a second operation of a display device according to an exemplary embodiment of the present invention. 2A and 2B illustrate a display device in which the non-display area DD-NDA is folded as an example of the foldable display device DD. As described above, in the display device DD according to the present invention, the number of the bending area BA and the non-bending area NBA is not limited, and the position of the bending area is not limited.
도 3은 본 발명의 일 실시예에 따른 표시장치(DD)의 단면도이다. 도 4는 본 발명의 일 실시예에 따른 표시모듈(DM)의 단면도이다. 도 3은 제2 방향축(DR2)과 제3 방향축(DR3)이 정의하는 단면을 도시하였고, 도 4는 제1 방향축(DR1)과 제3 방향축(DR3)이 정의하는 단면을 도시하였다.3 is a cross-sectional view of a display device DD according to an exemplary embodiment of the present invention. 4 is a cross-sectional view of a display module DM according to an exemplary embodiment of the present invention. FIG. 3 is a cross-sectional view defined by a second direction axis DR2 and a third direction axis DR3, and FIG. 4 illustrates a cross-section defined by the first direction axis DR1 and the third direction axis DR3. I did.
도 3에 도시된 것과 같이, 표시장치(DD)는 보호필름(PM), 윈도우(WM), 표시모듈(DM), 제1 접착부재(AM1) 및 제2 접착부재(AM2)를 포함한다. 표시모듈(DM)는 보호필름(PM)과 윈도우(WM) 사이에 배치된다. 제1 접착부재(AM1)는 표시모듈(DM)과 보호필름(PM)을 결합하고, 제2 접착부재(AM2)는 표시모듈(DM)과 윈도우(WM)를 결합한다. 본 발명의 일 실시예에서 제1 접착부재(AM1) 및 제2 접착부재(AM2)는 생략될 수 있다. 보호필름(PM)과 윈도우(WM) 각각이 코팅공정을 통해 연속적으로 형성될 수 도 있다.As shown in Figure 3, The display device DD includes a protective film PM, a window WM, a display module DM, a first adhesive member AM1 and a second adhesive member AM2. The display module DM is disposed between the protective film PM and the window WM. The first adhesive member AM1 couples the display module DM and the protective film PM, and the second adhesive member AM2 couples the display module DM and the window WM. In an embodiment of the present invention, the first adhesive member AM1 and the second adhesive member AM2 may be omitted. Each of the protective film PM and the window WM may be continuously formed through a coating process.
보호필름(PM)은 표시모듈(DM)을 보호한다. 보호필름(PM)은 외부에 노출된 제1 외면(OS-L)을 제공하고, 제1 접착부재(AM1)에 접착되는 접착면(AS1)을 제공한다. 이하, 보호필름(PM)의 접착면(AS1)은 다른 부재의 접착면과 구분하기 위해 제1 접착면(AS1)으로 지칭한다. 보호필름(PM)은 외부의 습기가 표시모듈(DM)에 침투하는 것을 방지하고, 외부 충격을 흡수한다.The protective film PM protects the display module DM. The protective film PM provides a first outer surface OS-L exposed to the outside, and provides an adhesive surface AS1 adhered to the first adhesive member AM1. Hereinafter, the adhesive surface AS1 of the protective film PM is referred to as a first adhesive surface AS1 to distinguish it from the adhesive surface of other members. The protective film PM prevents external moisture from penetrating into the display module DM and absorbs an external shock.
보호필름(PM)은 플라스틱 필름을 베이스층으로써 포함할 수 있다. 보호필름(PM)는 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI,polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌설파이드(PPS, polyphenylene sulfide), 폴리아릴레이트(polyallylate), 폴리이미드(PI, polyimide), 폴리카보네이트(PC, polycabonate), 폴리아릴렌에테르술폰(poly(aryleneether sulfone)) 및 이들의 조합으로 이루어진 그룹에서 선택된 어느 하나를 포함하는 플라스틱 필름을 포함할 수 있다.The protective film PM may include a plastic film as a base layer. The protective film (PM) is polyethersulphone (PES), polyacrylate (PAR, polyacrylate), polyetherimide (PEI), polyethylene naphthalate (PEN, polyethyelenen napthalate), polyethylene terephthalide (PET, polyethyeleneterepthalate), polyphenylene sulfide (PPS), polyallylate, polyimide (PI), polycarbonate (PC, polycabonate), poly(aryleneether sulfone)) and It may include a plastic film including any one selected from the group consisting of a combination thereof.
보호필름(PM)을 구성하는 물질은 플라스틱 수지들에 제한되지 않고, 유/무기 복합재료를 포함할 수 있다. 보호필름(PM)은 다공성 유기층 및 유기층의 기공들에 충전된 무기물을 포함할 수 있다. 보호필름(PM)은 플라스틱 필름에 형성된 기능층을 더 포함할 수 있다. 상기 기능층은 수지층을 포함할 수 있다. 상기 기능층은 코팅 방식에 의해 형성될 수 있다.The material constituting the protective film PM is not limited to plastic resins, and may include an organic/inorganic composite material. The protective film PM may include a porous organic layer and an inorganic material filled in the pores of the organic layer. The protective film PM may further include a functional layer formed on the plastic film. The functional layer may include a resin layer. The functional layer may be formed by a coating method.
윈도우(WM)는 외부 충격으로부터 표시모듈(DM)를 보호하고, 사용자에게 입력면을 제공할 수 있다. 윈도우(WM)은 외부에 노출된 제2 외면(OS-U)을 제공하고, 제2 접착부재(AM2)에 접착되는 접착면(AS2)을 제공한다. 도 1a 내지 도 1c에 도시된 표시면(IS)이 제2 외면(OS-U)일 수 있다. 이하, 윈도우(WM)의 접착면(AS2)은 다른 부재의 접착면과 구분하기 위해 제2 접착면(AS2)으로 지칭한다. The window WM may protect the display module DM from an external shock and may provide an input surface to a user. The window WM provides a second outer surface OS-U exposed to the outside, and provides an adhesive surface AS2 adhered to the second adhesive member AM2. The display surface IS illustrated in FIGS. 1A to 1C may be the second outer surface OS-U. Hereinafter, the adhesive surface AS2 of the window WM is referred to as a second adhesive surface AS2 to distinguish it from the adhesive surface of other members.
도 2a 및 도 2b에 도시된 표시장치(DD)에서 벤딩영역(BA)에는 윈도우(WM)가 배치되지 않을 수 있다. 단, 이에 제한되지 않으며, 본 발명의 다른 실시예에서 벤딩영역(BA)에도 윈도우(WM)가 배치될 수 있다.In the display device DD illustrated in FIGS. 2A and 2B, the window WM may not be disposed in the bending area BA. However, the present invention is not limited thereto, and the window WM may also be disposed in the bending area BA in another embodiment of the present invention.
표시모듈(DM)은 연속공정에 의해 일체로 형성된 유기발광 표시패널(DP) 및 터치감지부재(TS)을 포함한다. 유기발광 표시패널(DP)은 입력된 영상 데이터에 대응하는 이미지(IM, 도 1a 참조)를 생성한다. 유기발광 표시패널(DP)은 두께 방향(DR3)에서 마주하는 제1 표시패널면(BS1-L) 및 제2 표시패널면(BS1-U)을 제공한다. The display module DM includes an organic light emitting display panel DP and a touch sensing member TS integrally formed by a continuous process. The organic light-emitting display panel DP generates an image (IM, see FIG. 1A) corresponding to the input image data. The organic light emitting display panel DP provides a first display panel surface BS1-L and a second display panel surface BS1-U facing in the thickness direction DR3.
터치감지부재(TS)은 외부입력의 좌표정보를 획득한다. 터치감지부재(TS)은 제2 표시패널면(BS1-U)에 직접 배치될 수 있다. 본 실시예에서 터치감지부재(TS)은 유기발광 표시패널(DP)과 연속공정에 의해 제조될 수 있다. The touch sensing member TS acquires coordinate information of an external input. The touch sensing member TS may be directly disposed on the second display panel surface BS1-U. In this embodiment, the touch sensing member TS may be manufactured by a continuous process with the organic light emitting display panel DP.
별도로 도시하지 않았으나, 본 발명의 일 실시예에 따른 표시모듈(DM)은 반사방지층을 더 포함할 수도 있다. 반사방지층은 컬러필터 또는 도전층/유전체층/도전층의 적층 구조물 또는 광학부재를 포함할 수 있다. 반사방지층은 외부로부터 입사된 광을 흡수 또는 상쇄간섭 또는 편광시켜 외부광 반사율을 감소시킬 수 있다.Although not shown separately, the display module DM according to an embodiment of the present invention may further include an antireflection layer. The antireflection layer may include a color filter or a stacked structure of a conductive layer/dielectric layer/conductive layer or an optical member. The antireflection layer may reduce external light reflectance by absorbing, destructive interference, or polarizing light incident from the outside.
제1 접착부재(AM1) 및 제2 접착부재(AM2) 각각은 광학투명접착필름(OCA, Optically Clear Adhesive film) 또는 광학투명접착수지(OCR, Optically Clear Resin) 또는 감압접착필름(PSA, Pressure Sensitive Adhesive film)일 수 있다. 제1 접착부재(AM1) 및 제2 접착부재(AM2) 각각은 광경화 접착물질 또는 열경화 접착물질을 포함하고, 그 재료는 특별히 제한되지 않는다.Each of the first adhesive member AM1 and the second adhesive member AM2 is an optically clear adhesive film (OCA), an optically clear adhesive resin (OCR), or a pressure sensitive adhesive film (PSA). Adhesive film). Each of the first adhesive member AM1 and the second adhesive member AM2 includes a photocurable adhesive material or a thermosetting adhesive material, and the material is not particularly limited.
별도로 도시하지 않았으나, 표시장치(DD)는 도 1a 내지 도 2b에 도시된 상태를 유지하기 위해 상기 기능층들을 지지하는 프레임 구조물을 더 포함할 수 있다. 프레임 구조물은 관절 구조 또는 힌지 구조를 포함할 수 있다.Although not shown separately, the display device DD may further include a frame structure supporting the functional layers to maintain the state shown in FIGS. 1A to 2B. The frame structure may include an articulated structure or a hinge structure.
도 4에 도시된 것과 같이, 유기발광 표시패널(DP)은 베이스층(SUB), 베이스층(SUB) 상에 배치된 제1 회로층(CL1), 발광소자층(ELL), 및 박막봉지층(TFE)을 포함한다. 베이스층(SUB)은 적어도 하나의 플라스틱 필름을 포함할 수 있다. 베이스층(SUB)은 플렉서블한 기판으로 플라스틱 기판, 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다. As shown in FIG. 4, the organic light emitting display panel DP includes a base layer SUB, a first circuit layer CL1 disposed on the base layer SUB, a light emitting device layer ELL, and a thin film encapsulation layer. (TFE). The base layer SUB may include at least one plastic film. The base layer SUB is a flexible substrate and may include a plastic substrate, a glass substrate, a metal substrate, or an organic/inorganic composite material substrate.
제1 회로층(CL1)은 복수 개의 절연층들, 복수 개의 도전층들 및 반도체층을 포함할 수 있다. 제1 회로층(CL1)의 복수 개의 도전층들은 신호라인들 또는 화소의 회로부를 구성할 수 있다. 발광소자층(ELL)은 유기발광 다이오드들(OLED)을 포함한다. 박막봉지층(TFE)은 발광소자층(ELL)을 밀봉한다. 박막봉지층(TFE)은 적어도 2개의 무기 박막들과 그 사이에 배치된 유기 박막을 포함한다. 박막봉지층(TFE)은 수분 및 먼지 입자와 같은 이물질로부터 발광소자층(ELL)을 보호할 수 있다.The first circuit layer CL1 may include a plurality of insulating layers, a plurality of conductive layers, and a semiconductor layer. The plurality of conductive layers of the first circuit layer CL1 may constitute signal lines or a circuit portion of a pixel. The light emitting device layer ELL includes organic light emitting diodes OLED. The thin film encapsulation layer TFE seals the light emitting device layer ELL. The thin film encapsulation layer TFE includes at least two inorganic thin films and an organic thin film disposed therebetween. The thin film encapsulation layer TFE may protect the light emitting device layer ELL from foreign materials such as moisture and dust particles.
본 발명의 일 실시예에서 터치감지부재(TS)은 단층형일 수 있다. 즉, 터치감지부재(TS)은 단일 도전층을 포함할 수 있다. 여기서 단일 도전층이란 "절연층으로 구분되는 도전층이 하나라는 것"을 의미한다. 제1 금속층/제2 금속층/금속 산화물층의 적층구조는 단일 도전층에 해당하고, 제1 금속층/절연층/금속 산화물층은 이중 도전층에 해당한다.In an embodiment of the present invention, the touch sensing member TS may have a single layer type. That is, the touch sensing member TS may include a single conductive layer. Here, the single conductive layer means "there is one conductive layer divided into an insulating layer". The lamination structure of the first metal layer/second metal layer/metal oxide layer corresponds to a single conductive layer, and the first metal layer/insulation layer/metal oxide layer corresponds to a double conductive layer.
단일 도전층을 패터닝하여 복수의 터치전극들과 복수의 터치신호라인들을 형성한다. 즉, 터치감지부재(TS)의 센서들은 서로 동일한 층상에 배치된다. 센서들은 박막봉지층(TFE) 상에 직접 배치될 수 있다. 또한, 터치신호라인들 각각의 일부분은 센서들과 동일한 층상에 배치된다. 터치신호라인들 각각의 일부분은 제1 회로층(CL1) 상에 배치될 수 있다. 터치감지부재(TS)의 구조에 대한 상세한 설명은 후술한다.A single conductive layer is patterned to form a plurality of touch electrodes and a plurality of touch signal lines. That is, the sensors of the touch sensing member TS are disposed on the same layer. The sensors may be disposed directly on the thin film encapsulation layer (TFE). In addition, a portion of each of the touch signal lines is disposed on the same layer as the sensors. A portion of each of the touch signal lines may be disposed on the first circuit layer CL1. A detailed description of the structure of the touch sensing member TS will be described later.
터치신호라인들 및 센서들은 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide), PEDOT, 금속 나노 와이어, 그라핀을 포함할 수 있다. 터치신호라인들 및 센서들은 금속층, 예컨대 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 터치신호라인들 및 센서들은 서로 동일한 물질을 포함하거나, 서로 상이한 물질을 포함할 수 있다. The touch signal lines and sensors may include indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), indium tin zinc oxide (ITZO), PEDOT, metal nanowires, and graphene. The touch signal lines and sensors may include a metal layer, such as molybdenum, silver, titanium, copper, aluminum, or an alloy thereof. The touch signal lines and sensors may include the same material or different materials.
본 실시예에 따른 표시모듈(DM)은 단층형 터치감지부재를 포함함으로써 다층형 터치감지부재를 포함하는 표시모듈(DM) 대비 구조가 단순해진다. 표시모듈(DM)이 도 1b 및 도 1c에 도시된 것과 같이 벤딩되더라도 터치감지부재(TS)에 발생하는 스트레스가 감소된다. 터치감지부재(TS)가 슬림하기 때문이다.The display module DM according to the present exemplary embodiment includes a single-layered touch sensing member, thereby simplifying the structure compared to the display module DM including a multi-layered touch sensing member. Even if the display module DM is bent as illustrated in FIGS. 1B and 1C, stress generated in the touch sensing member TS is reduced. This is because the touch sensing member TS is slim.
도 5는 본 발명의 일 실시예에 따른 유기발광 표시패널(DP)의 평면도이다. 도 6은 본 발명의 일 실시예에 따른 화소(PX)의 등가회로도이다. 도 7 및 도 8는 본 발명의 일 실시예에 따른 유기발광 표시패널(DP)의 부분 단면도들이다. 5 is a plan view of an organic light emitting display panel DP according to an exemplary embodiment of the present invention. 6 is an equivalent circuit diagram of a pixel PX according to an exemplary embodiment of the present invention. 7 and 8 are partial cross-sectional views of an organic light emitting display panel DP according to an exemplary embodiment of the present invention.
도 5에 도시된 것과 같이, 유기발광 표시패널(DP)은 평면상에서 표시영역(DA)과 비표시영역(NDA)을 포함한다. 유기발광 표시패널(DP)의 표시영역(DA) 및 비표시영역(NDA)은 표시장치(DD)의 표시영역(DD-DA) 및 비표시영역(DD-NDA)에 각각 대응한다. 유기발광 표시패널(DP)의 표시영역(DA) 및 비표시영역(NDA)은 표시장치(DD)의 표시영역(DD-DA) 및 비표시영역(DD-NDA)과 반드시 동일할 필요는 없고, 유기발광 표시패널(DP)의 구조/디자인에 따라 변경될 수 있다.As shown in FIG. 5, the organic light emitting display panel DP includes a display area DA and a non-display area NDA on a plane. The display area DA and the non-display area NDA of the organic light emitting display panel DP correspond to the display area DD-DA and the non-display area DD-NDA of the display device DD, respectively. The display area DA and the non-display area NDA of the organic light emitting display panel DP are not necessarily the same as the display area DD-DA and the non-display area DD-NDA of the display device DD. , It may be changed according to the structure/design of the organic light emitting display panel DP.
유기발광 표시패널(DP)은 복수 개의 신호라인들(SGL) 및 복수 개의 화소들(PX)을 포함한다. 복수 개의 화소들(PX)이 배치된 영역이 표시영역(DA)으로 정의된다. 본 실시예에서 비표시영역(NDA)은 표시영역(DA)의 테두리를 따라 정의될 수 있다. The organic light emitting display panel DP includes a plurality of signal lines SGL and a plurality of pixels PX. An area in which the plurality of pixels PX are disposed is defined as the display area DA. In the present embodiment, the non-display area NDA may be defined along the edge of the display area DA.
복수 개의 신호라인들(SGL)은 게이트 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL)을 포함한다. 게이트 라인들(GL)은 복수 개의 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 복수 개의 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 전원 라인(PL)은 복수 개의 화소들(PX)에 연결된다. 비표시영역(NDA)의 일측에는 게이트 라인들(GL)이 연결된 게이트 구동회로(DCV)가 배치될 수 있다. 제어신호 라인(CSL)은 게이트 구동회로(DCV)에 제어신호들을 제공할 수 있다.The plurality of signal lines SGL includes gate lines GL, data lines DL, power lines PL, and control signal lines CSL. The gate lines GL are respectively connected to a corresponding pixel PX among the plurality of pixels PX, and the data lines DL are respectively connected to a corresponding pixel PX among the plurality of pixels PX. do. The power line PL is connected to the plurality of pixels PX. A gate driving circuit DCV to which the gate lines GL are connected may be disposed on one side of the non-display area NDA. The control signal line CSL may provide control signals to the gate driving circuit DCV.
게이트 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL) 중 일부는 동일한 층에 배치되고, 일부는 다른 층에 배치된다. 게이트 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL) 중 어느 하나의 층에 배치된 신호라인들이 제1 신호라인으로 정의될 때, 다른 하나의 층에 배치된 신호라인들은 제2 신호라인으로 정의될 수 있다. 또 다른 하나의 층에 배치된 신호라인들은 제3 신호라인으로 정의될 수 있다.Some of the gate lines GL, data lines DL, power lines PL, and control signal lines CSL are disposed on the same layer, and some are disposed on different layers. When signal lines disposed on one of the gate lines GL, data lines DL, power line PL, and control signal line CSL are defined as the first signal line, the other The signal lines disposed on the layer may be defined as second signal lines. Signal lines disposed on another layer may be defined as third signal lines.
게이트 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL) 각각은 신호 배선부와 신호 배선부의 말단에 연결된 하부 패드들(PD-D)을 포함할 수 있다. 신호 배선부는 게이트 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL) 각각의 하부 패드들(PD-D)을 제외한 부분으로 정의될 수 있다.Each of the gate lines GL, the data lines DL, the power line PL, and the control signal line CSL includes a signal wiring unit and lower pads PD-D connected to the ends of the signal wiring unit. I can. The signal wiring unit may be defined as a portion excluding the lower pads PD-D of each of the gate lines GL, the data lines DL, the power line PL, and the control signal line CSL.
본 발명의 일 실시예에서, 하부 패드들(PD-D)은 하부 표시패널 패드(PD-DPD) 및 하부 터치감지부재 패드(PD-TSD)를 포함할 수 있다. 하부 패드들(PD-D)은 화소들(PX)을 구동하기 위한 트랜지스터들과 같은 공정에서 형성될 수 있다. 예를들어, 하부 패드들(PD-D)과 화소들(PX)을 구동하기 위한 트랜지스터들은 같은 LTPS(Low Temperature Polycrystaline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정에서 형성될 수 있다. In an embodiment of the present invention, the lower pads PD-D may include a lower display panel pad PD-DPD and a lower touch sensing member pad PD-TSD. The lower pads PD-D may be formed in the same process as the transistors for driving the pixels PX. For example, transistors for driving the lower pads PD-D and the pixels PX may be formed in the same low temperature polycrystaline silicon (LTPS) process or low temperature polycrystalline oxide (LTPO) process.
본 발명의 일 실시예에서 표시패널 패드들(PD-DP)은 제어 패드(CSL-P), 데이터 패드(DL-P), 및 전원 패드(PL-P)를 포함할 수 있다. 게이트 패드부는 미 도시되었으나, 게이트 구동회로(DCV)와 중첩하며 게이트 구동회로(DCV)에 연결될 수 있다. 별도로 표기하지 않았으나, 제어 패드(CSL-P), 데이터 패드(DL-P), 및 전원 패드(PL-P)가 얼라인되어 있는 비표시영역(NDA)의 일부분은 패드영역으로 정의된다. 후술하는 것과 같이, 터치감지부재(TS)의 패드들은 상술한 유기발광 표시패널(DP)의 패드들과 인접하게 배치될 수 있다. In an embodiment of the present invention, the display panel pads PD-DP may include a control pad CSL-P, a data pad DL-P, and a power pad PL-P. Although not shown, the gate pad part overlaps the gate driving circuit DCV and may be connected to the gate driving circuit DCV. Although not otherwise indicated, a portion of the non-display area NDA in which the control pad CSL-P, the data pad DL-P, and the power pad PL-P are aligned is defined as a pad area. As described later, the pads of the touch sensing member TS may be disposed adjacent to the pads of the organic light emitting display panel DP described above.
도 6에는 어느 하나의 게이트 라인(GL)과 어느 하나의 데이터 라인(DL), 및 전원 라인(PL)에 연결된 화소(PX)를 예시적으로 도시하였다. 화소(PX)의 구성은 이에 제한되지 않고 변형되어 실시될 수 있다.FIG. 6 exemplarily illustrates one gate line GL, one data line DL, and a pixel PX connected to the power line PL. The configuration of the pixel PX is not limited thereto and may be modified and implemented.
화소(PX)는 표시소자로써 유기발광 다이오드(OLED)를 포함한다. 유기발광 다이오드(OLED)는 전면 발광형 다이오드이거나, 배면 발광형 다이오드일 수 있다. 화소(PX)는 유기발광 다이오드(OLED)를 구동하기 위한 회로부로써 제1 트랜지스터(TFT1, 또는 스위칭 트랜지스터), 제2 트랜지스터(TFT2, 또는 구동 트랜지스터), 및 커패시터(CP)를 포함한다. 유기발광 다이오드(OLED)는 트랜지스터(TFT1, TFT2)로부터 제공되는 전기적 신호의 의해 광을 생성한다.The pixel PX is a display device and includes an organic light emitting diode OLED. The organic light emitting diode (OLED) may be a top emission type diode or a bottom emission type diode. The pixel PX is a circuit unit for driving the organic light emitting diode OLED, and includes a first transistor (TFT1 or switching transistor), a second transistor (TFT2, or driving transistor), and a capacitor CP. The organic light emitting diode OLED generates light by an electric signal provided from the transistors TFT1 and TFT2.
제1 트랜지스터(TFT1)는 게이트 라인(GL)에 인가된 주사 신호에 응답하여 데이터 라인(DL)에 인가된 데이터 신호를 출력한다. 커패시터(CP)는 제1 트랜지스터(TFT1)로부터 수신한 데이터 신호에 대응하는 전압을 충전한다. The first transistor TFT1 outputs a data signal applied to the data line DL in response to a scan signal applied to the gate line GL. The capacitor CP charges a voltage corresponding to the data signal received from the first transistor TFT1.
제2 트랜지스터(TFT2)는 유기발광 다이오드(OLED)에 연결된다. 제2 트랜지스터(TFT2)는 커패시터(CP)에 저장된 전하량에 대응하여 유기발광 다이오드(OLED)에 흐르는 구동전류를 제어한다. 유기발광 다이오드(OLED)는 제2 트랜지스터(TFT2)의 턴-온 구간 동안 발광한다.The second transistor TFT2 is connected to the organic light emitting diode OLED. The second transistor TFT2 controls a driving current flowing through the organic light emitting diode OLED in response to the amount of charge stored in the capacitor CP. The organic light emitting diode OLED emits light during the turn-on period of the second transistor TFT2.
도 7은 도 6에 도시된 등가회로의 제1 트랜지스터(TFT1) 및 커패시터(CP)에 대응하는 부분의 단면을 도시하였다. 도 8는 도 6에 도시된 등가회로의 제2 트랜지스터(TFT2) 및 유기발광 다이오드(OLED)에 대응하는 부분의 단면을 도시하였다.FIG. 7 is a cross-sectional view of a portion corresponding to the first transistor TFT1 and the capacitor CP of the equivalent circuit shown in FIG. 6. 8 is a cross-sectional view of a portion corresponding to the second transistor TFT2 and the organic light emitting diode OLED of the equivalent circuit illustrated in FIG. 6.
도 7 및 도 8에 도시된 것과 같이, 베이스층(SUB) 상에 제1 회로층(CL1)이 배치된다. 베이스층(SUB) 상에 제1 트랜지스터(TFT1)의 반도체 패턴(AL1: 이하, 제1 반도체 패턴) 및 제2 트랜지스터(TFT2)의 반도체 패턴(AL2, 이하 제2 반도체 패턴)이 배치된다. 제1 반도체 패턴(AL1) 및 제2 반도체 패턴(AL2)은 아몰포스 실리콘, 폴리 실리콘, 금속 산화물 반도체에서 서로 동일하게 또는 서로 다르게 선택될 수 있다.As shown in FIGS. 7 and 8, the first circuit layer CL1 is disposed on the base layer SUB. On the base layer SUB, a semiconductor pattern AL1 (hereinafter, referred to as a first semiconductor pattern) of the first transistor TFT1 and a semiconductor pattern AL2 (hereinafter, referred to as a second semiconductor pattern) of the second transistor TFT2 are disposed. The first semiconductor pattern AL1 and the second semiconductor pattern AL2 may be selected from amorphous silicon, polysilicon, and metal oxide semiconductors identically or differently from each other.
제1 회로층(CL1)은 제1 도전패턴(CDP1, 도 12 참조) 및 유기/무기층들(BR, BL, 12, 14, 16)을 포함한다. 제1 도전패턴(CDP1, 도 12 참조)은 제1 트랜지스터(TFT1), 제2 트랜지스터(TFT2), 및 전극들(E1, E2)을 포함할 수 있다. 유기/무기층들(BR, BL, 12, 14, 16)은 기능층(BR, BF), 제1 절연층(12), 제2 절연층(14), 및 제3 절연층(16)을 포함할 수 있다.The first circuit layer CL1 includes a first conductive pattern CDP1 (refer to FIG. 12) and organic/inorganic layers BR, BL, 12, 14, and 16. The first conductive pattern CD1 (refer to FIG. 12) may include a first transistor TFT1, a second transistor TFT2, and electrodes E1 and E2. The organic/inorganic layers BR, BL, 12, 14, 16 include a functional layer BR, BF, a first insulating layer 12, a second insulating layer 14, and a third insulating layer 16. Can include.
기능층(BR, BF)은 베이스층(SUB)의 일면 상에 배치될 수 있다. 기능층(BR, BF)은 배리어층(BR) 또는 버퍼층(BF) 중 적어도 어느 하나를 포함한다. 제1 반도체 패턴(AL1) 및 제2 반도체 패턴(AL2)은 배리어층(BR) 또는 버퍼층(BF) 상에 배치될 수 있다.The functional layers BR and BF may be disposed on one surface of the base layer SUB. The functional layers BR and BF include at least one of a barrier layer BR and a buffer layer BF. The first semiconductor pattern AL1 and the second semiconductor pattern AL2 may be disposed on the barrier layer BR or the buffer layer BF.
베이스층(SUB) 상에 제1 반도체 패턴(AL1) 및 제2 반도체 패턴(AL2)을 커버하는 제1 절연층(12)이 배치된다. 제1 절연층(12)은 유기층 및/또는 무기층을 포함한다. 특히, 제1 절연층(12)은 복수 개의 무기 박막들을 포함할 수 있다. 복수 개의 무기 박막들은 실리콘 나이트라이드층 및 실리콘 옥사이드층을 포함할 수 있다.A first insulating layer 12 covering the first semiconductor pattern AL1 and the second semiconductor pattern AL2 is disposed on the base layer SUB. The first insulating layer 12 includes an organic layer and/or an inorganic layer. In particular, the first insulating layer 12 may include a plurality of inorganic thin films. The plurality of inorganic thin films may include a silicon nitride layer and a silicon oxide layer.
제1 절연층(12) 상에 제1 트랜지스터(TFT1)의 제어전극(GE1: 이하, 제1 제어전극) 및 제2 트랜지스터(TFT2)의 제어전극(GE2, 이하, 제2 제어전극)이 배치된다. 제1 절연층(12) 상에 커패시터(CP)의 제1 전극(E1)이 배치된다. 제1 제어전극(GE1), 제2 제어전극(GE2), 및 제1 전극(E1)은 게이트 라인들(GL, 도 5 참조)과 동일한 포토리소그래피 공정에 따라 제조될 수 있다. 다시 말해, 제1 전극(E1)은 게이트 라인들(GL)과 동일한 물질로 구성되고, 동일한 적층 구조를 갖고, 동일한 층 상에 배치될 수 있다.A control electrode GE1 (hereinafter, a first control electrode) of the first transistor TFT1 and a control electrode GE2 (hereinafter, a second control electrode) of the second transistor TFT2 are disposed on the first insulating layer 12 do. The first electrode E1 of the capacitor CP is disposed on the first insulating layer 12. The first control electrode GE1, the second control electrode GE2, and the first electrode E1 may be manufactured according to the same photolithography process as the gate lines GL (refer to FIG. 5). In other words, the first electrode E1 may be made of the same material as the gate lines GL, have the same stacked structure, and may be disposed on the same layer.
제1 절연층(12) 상에 제1 제어전극(GE1) 및 제2 제어전극(GE2) 및 제1 전극(E1)을 커버하는 제2 절연층(14)이 배치된다. 제2 절연층(14)은 유기층 및/또는 무기층을 포함한다. 특히, 제2 절연층(14)은 복수 개의 무기 박막들을 포함할 수 있다. 복수 개의 무기 박막들은 실리콘 나이트라이드층 및 실리콘 옥사이드층을 포함할 수 있다.A second insulating layer 14 covering the first control electrode GE1 and the second control electrode GE2 and the first electrode E1 is disposed on the first insulating layer 12. The second insulating layer 14 includes an organic layer and/or an inorganic layer. In particular, the second insulating layer 14 may include a plurality of inorganic thin films. The plurality of inorganic thin films may include a silicon nitride layer and a silicon oxide layer.
제2 절연층(14) 상에 데이터 라인들(DL, 도 5 참조)이 배치될 수 있다. 제2 절연층(14) 상에 제1 트랜지스터(TFT1)의 입력전극(SE1: 이하, 제1 입력전극) 및 출력전극(DE1: 이하, 제1 출력전극)이 배치된다. 제2 절연층(14) 상에 제2 트랜지스터(TFT2)의 입력전극(SE2: 이하, 제2 입력전극) 및 출력전극(DE2: 이하, 제2 출력전극)이 배치된다. 제1 입력전극(SE1)은 데이터 라인들(DL) 중 대응하는 데이터 라인으로부터 분기된다. 전원 라인(PL, 도 5 참조)은 데이터 라인들(DL)과 동일한 층 상에 배치될 수 있다. 제2 입력전극(SE2)은 전원 라인(PL)으로부터 분기될 수 있다.Data lines DL (see FIG. 5) may be disposed on the second insulating layer 14. An input electrode SE1 (hereinafter, a first input electrode) and an output electrode DE1 (hereinafter, a first output electrode) of the first transistor TFT1 are disposed on the second insulating layer 14. An input electrode SE2 (hereinafter, a second input electrode) and an output electrode DE2 (hereinafter, a second output electrode) of the second transistor TFT2 are disposed on the second insulating layer 14. The first input electrode SE1 is branched from a corresponding data line among the data lines DL. The power line PL (refer to FIG. 5) may be disposed on the same layer as the data lines DL. The second input electrode SE2 may be branched from the power line PL.
제2 절연층(14) 상에 커패시터(CP)의 제2 전극(E2)이 배치된다. 제2 전극(E2)은 데이터 라인들(DL) 및 전원 라인(PL)과 동일한 포토리소그래피 공정에 따라 제조될 수 있고, 동일한 물질로 구성되고, 동일한 적층 구조를 갖고, 동일한 층 상에 배치될 수 있다.The second electrode E2 of the capacitor CP is disposed on the second insulating layer 14. The second electrode E2 may be manufactured according to the same photolithography process as the data lines DL and the power line PL, is made of the same material, has the same stack structure, and may be disposed on the same layer. have.
제1 입력전극(SE1)과 제1 출력전극(DE1)은 제1 절연층(12) 및 제2 절연층(14)을 관통하는 제1 관통홀(CH1)과 제2 관통홀(CH2)을 통해 제1 반도체 패턴(AL1)에 각각 연결된다. 제1 출력전극(DE1)은 제1 전극(E1)에 전기적으로 연결될 수 있다. 예컨대, 제1 출력전극(DE1)은 제2 절연층(14)을 관통하는 관통홀(미 도시)을 통해 제1 전극(E1)에 연결될 수 있다. 제2 입력전극(SE2)과 제2 출력전극(DE2)은 제1 절연층(12) 및 제2 절연층(14)을 관통하는 제3 관통홀(CH3)과 제4 관통홀(CH4)을 통해 제2 반도체 패턴(AL2)에 각각 연결된다. 한편, 본 발명의 다른 실시예에서 제1 트랜지스터(TFT1)와 제2 트랜지스터(TFT2)는 바텀 게이트 구조로 변형되어 실시될 수 있다.The first input electrode SE1 and the first output electrode DE1 have a first through hole CH1 and a second through hole CH2 penetrating the first insulating layer 12 and the second insulating layer 14. They are respectively connected to the first semiconductor pattern AL1 through. The first output electrode DE1 may be electrically connected to the first electrode E1. For example, the first output electrode DE1 may be connected to the first electrode E1 through a through hole (not shown) penetrating the second insulating layer 14. The second input electrode SE2 and the second output electrode DE2 have a third through hole CH3 and a fourth through hole CH4 penetrating the first insulating layer 12 and the second insulating layer 14. They are respectively connected to the second semiconductor pattern AL2 through. Meanwhile, in another embodiment of the present invention, the first transistor TFT1 and the second transistor TFT2 may be transformed into a bottom gate structure.
제2 절연층(14) 상에 제1 입력전극(SE1), 제1 출력전극(DE1), 제2 입력전극(SE2), 및 제2 출력전극(DE2)을 커버하는 제3 절연층(16)이 배치된다. 제3 절연층(16)은 유기층 및/또는 무기층을 포함한다. 특히, 제3 절연층(16)은 평탄면을 제공하기 위해서 유기물질을 포함할 수 있다. A third insulating layer 16 covering the first input electrode SE1, the first output electrode DE1, the second input electrode SE2, and the second output electrode DE2 on the second insulating layer 14 ) Is placed. The third insulating layer 16 includes an organic layer and/or an inorganic layer. In particular, the third insulating layer 16 may contain an organic material to provide a flat surface.
제1 절연층(12), 제2 절연층(14), 및 제3 절연층(16) 중 어느 하나는 화소의 회로 구조에 따라 생략될 수 있다. 제2 절연층(14), 및 제3 절연층(16) 각각은 층간 절연층(interlayer)으로 정의될 수 있다. 층간 절연층은 층간 절연층을 기준으로 하부에 배치된 도전패턴과 상부에 배치된 도전패턴의 사이에 배치되어 도전패턴들을 절연시킨다.Any one of the first insulating layer 12, the second insulating layer 14, and the third insulating layer 16 may be omitted depending on the circuit structure of the pixel. Each of the second insulating layer 14 and the third insulating layer 16 may be defined as an interlayer. The interlayer insulating layer is disposed between the conductive pattern disposed below and the conductive pattern disposed thereon based on the interlayer insulating layer to insulate the conductive patterns.
제1 회로층(CL1)은 더미 도전패턴들을 포함한다. 더미 도전패턴들은 반도체 패턴들(AL1, AL2), 제어전극들(GE1, GE2), 또는 출력전극들(DE1, DE2)과 동일한 층 에 배치된다. 더미 도전패턴들은 비표시영역(NDA, 도 5 참조)에 배치될 수 있다. 더미 도전패턴들에 대한 상세한 설명은 후술한다.The first circuit layer CL1 includes dummy conductive patterns. The dummy conductive patterns are disposed on the same layer as the semiconductor patterns AL1 and AL2, the control electrodes GE1 and GE2, or the output electrodes DE1 and DE2. The dummy conductive patterns may be disposed in the non-display area NDA (refer to FIG. 5 ). A detailed description of the dummy conductive patterns will be described later.
제3 절연층(16) 상에 발광소자층(ELL)이 배치된다. 제3 절연층(16) 상에 화소정의막(PXL) 및 유기발광 다이오드(OLED)가 배치된다. 제3 절연층(16) 상에 애노드(AE)가 배치된다. 애노드(AE)는 제3 절연층(16)을 관통하는 제5 관통홀(CH5)을 통해 제2 출력전극(DE2)에 연결된다. 화소정의막(PXL)에는 개구부(OP)가 정의된다. 화소정의막(PXL)의 개구부(OP)는 애노드(AE)의 적어도 일부분을 노출시킨다. A light emitting device layer ELL is disposed on the third insulating layer 16. A pixel defining layer PXL and an organic light emitting diode OLED are disposed on the third insulating layer 16. An anode AE is disposed on the third insulating layer 16. The anode AE is connected to the second output electrode DE2 through a fifth through hole CH5 penetrating through the third insulating layer 16. An opening OP is defined in the pixel defining layer PXL. The opening OP of the pixel definition layer PXL exposes at least a portion of the anode AE.
발광소자층(ELL)은 발광영역(PXA)과 발광영역(PXA)에 인접한 비발광영역(NPXA)을 포함한다. 비발광영역(NPXA)은 발광영역(PXA)을 에워싸을수 있다. 본 실시예에서 발광영역(PXA)은 애노드(AE)에 대응하게 정의되었다. 그러나, 발광영역(PXA)은 이에 제한되지 않고, 발광영역(PXA)은 광이 발생되는 영역으로 정의되면 충분하다. 발광영역(PXA)은 개구부(OP)에 의해 노출된 애노드(AE)의 일부영역에 대응하게 정의될 수도 있다.The light emitting device layer ELL includes a light emitting area PXA and a non-emitting area NPXA adjacent to the light emitting area PXA. The non-emission area NPXA may surround the light-emitting area PXA. In this embodiment, the light-emitting area PXA is defined to correspond to the anode AE. However, the emission area PXA is not limited thereto, and it is sufficient if the emission area PXA is defined as an area where light is generated. The emission area PXA may be defined to correspond to a partial area of the anode AE exposed by the opening OP.
정공 제어층(HCL)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 별도로 도시되지 않았으나, 정공 제어층(HCL)과 같은 공통층은 복수 개의 화소들(PX, 도 5 참조)에 공통으로 형성될 수 있다.The hole control layer HCL may be commonly disposed in the light-emitting area PXA and the non-emissive area NPXA. Although not shown separately, a common layer such as the hole control layer HCL may be formed in common with the plurality of pixels PX (refer to FIG. 5 ).
정공 제어층(HCL) 상에 유기 발광층(EML)이 배치된다. 유기 발광층(EML)은 개구부(OP)에 대응하는 영역에만 배치될 수 있다. 즉, 유기 발광층(EML)은 복수 개의 화소들(PX) 각각에 분리되어 형성될 수 있다. The organic emission layer EML is disposed on the hole control layer HCL. The organic emission layer EML may be disposed only in a region corresponding to the opening OP. That is, the organic emission layer EML may be formed separately on each of the plurality of pixels PX.
유기 발광층(EML) 상에 전자 제어층(ECL)이 배치된다. 전자 제어층(ECL) 상에 캐소드(CE)가 배치된다. 캐소드(CE)는 복수 개의 화소들(PX)에 공통적으로 배치된다. An electron control layer ECL is disposed on the organic emission layer EML. The cathode CE is disposed on the electron control layer ECL. The cathode CE is commonly disposed on the plurality of pixels PX.
본 실시예에서 패터닝된 유기 발광층(EML)을 예시적으로 도시하였으나, 유기 발광층(EML)은 복수 개의 화소들(PX)에 공통적으로 배치될 수 있다. 이때, 유기 발광층(EML)은 백색 광을 생성할 수 있다. 또한, 유기 발광층(EML)은 다층구조를 가질 수 있다.In the present embodiment, the patterned organic emission layer EML is illustrated as an example, but the organic emission layer EML may be commonly disposed on the plurality of pixels PX. In this case, the organic emission layer EML may generate white light. In addition, the organic emission layer EML may have a multilayer structure.
본 실시예에서 박막봉지층(TFE)은 캐소드(CE)를 직접 커버한다. 본 발명의 일 실시예에서, 캐소드(CE)를 커버하는 캡핑층이 더 배치될 수 있다. 이때 박막봉지층(TFE)은 캡핑층을 직접 커버한다. 박막봉지층(TFE)은 유기물을 포함하는 유기층 및 무기물을 포함하는 무기층을 포함할 수 있다.In this embodiment, the thin film encapsulation layer TFE directly covers the cathode CE. In an embodiment of the present invention, a capping layer covering the cathode CE may be further disposed. At this time, the thin film encapsulation layer (TFE) directly covers the capping layer. The thin film encapsulation layer (TFE) may include an organic layer including an organic material and an inorganic layer including an inorganic material.
도 9는 본 발명의 일 실시예에 따른 터치감지부재(TS)의 평면도이다. 9 is a plan view of a touch sensing member TS according to an embodiment of the present invention.
본 실시예에서 1층형(1-layer) 정전용량식 터치감지부재(TS)를 예시적으로 도시하였다. 셀프캡(self capacitance) 방식으로 구동될 수 있으며, 좌표 정보 획득을 위한 터치감지부재(TS)의 구동방법은 특별히 제한되지 않는다. 또한, 터치감지부재(TS)의 구조는 1층형(1-layer)에 제한되지 않으며 2층형(2-layer) 구조일 수 있다.In this embodiment, a 1-layer capacitive touch sensing member TS is illustrated as an example. It may be driven in a self-capacitance method, and a method of driving the touch sensing member TS for obtaining coordinate information is not particularly limited. In addition, the structure of the touch sensing member TS is not limited to a 1-layer type, and may have a 2-layer structure.
터치감지부재(TS)는 평면상에서 제1 터치패턴들(TE1-1 내지 TE1-3), 제1 터치신호라인들(SL1), 제2 터치패턴들(TE2-1 내지 TE2-2), 제2 터치신호라인들(SL2), 터치감지부재 패드상부 패드들(PD-U)을 포함할 수 있다. The touch sensing member TS includes first touch patterns TE1-1 to TE1-3, first touch signal lines SL1, second touch patterns TE2-1 to TE2-2, and 2 The touch signal lines SL2 and upper pads PD-U of the touch sensing member may be included.
제1 터치패턴들(TE1-1 내지 TE1-3)은 제1 방향(DR1)으로 연장되고, 제2 방향(DR2)으로 나열된다. 제1 터치패턴들(TE1-1 내지 TE1-3) 각각은 복수 개의 터치 개구부들(OP-TC)이 정의된 메쉬 형상을 가질 수 있다. The first touch patterns TE1-1 to TE1-3 extend in a first direction DR1 and are arranged in a second direction DR2. Each of the first touch patterns TE1-1 to TE1-3 may have a mesh shape in which a plurality of touch openings OP-TC are defined.
제1 터치패턴들(TE1-1 내지 TE1-3) 각각은 복수 개의 제1 센싱패턴들(SP1)과 복수 개의 제1 연결패턴들(CP1)을 포함한다. 제1 센싱패턴들(SP1)은 제1 방향(DR1)으로 나열된다. 제1 연결패턴들(CP1) 각각은 제1 센싱패턴들(SP1) 중 인접하는 2개의 제1 센싱패턴들(SP1)을 연결한다. Each of the first touch patterns TE1-1 to TE1-3 includes a plurality of first sensing patterns SP1 and a plurality of first connection patterns CP1. The first sensing patterns SP1 are arranged in a first direction DR1. Each of the first connection patterns CP1 connects two adjacent first sensing patterns SP1 among the first sensing patterns SP1.
제1 터치신호라인들(SL1) 역시 메쉬 형상을 가질 수 있다. 제1 터치신호라인들(SL)은 제1 터치패턴들(TE1-1 내지 TE1-3)과 동일한 층구조를 가질 수 있다.The first touch signal lines SL1 may also have a mesh shape. The first touch signal lines SL may have the same layer structure as the first touch patterns TE1-1 to TE1-3.
제2 터치패턴들(TE2-1 내지 TE2-3)은 제1 터치패턴들(TE1-1 내지 TE1-3)과 교차한다. 제2 터치패턴들(TE2-1 내지 TE2-3)은 절연패턴들(IL-P)에 의해 제1 터치패턴들(TE1-1 내지 TE1-3)과 절연될 수 있다. 절연패턴들(IL-P)은 무기물 또는 유기물을 포함할 수 있다. 무기물은 실리콘 옥사이드 또는 실리콘 나이트라이드를 포함할 수 있다. 유기물은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.The second touch patterns TE2-1 to TE2-3 intersect the first touch patterns TE1-1 to TE1-3. The second touch patterns TE2-1 to TE2-3 may be insulated from the first touch patterns TE1-1 to TE1-3 by the insulating patterns IL-P. The insulating patterns IL-P may include an inorganic material or an organic material. The inorganic material may include silicon oxide or silicon nitride. The organic material may include at least one of acrylic resin, methacrylic resin, polyisoprene, vinyl resin, epoxy resin, urethane resin, cellulose resin, and perylene resin.
제2 터치패턴들(TE2-1 내지 TE2-3) 각각은 복수 개의 터치 개구부(OP-TC)들이 정의된 메쉬 형상을 가질 수 있다. Each of the second touch patterns TE2-1 to TE2-3 may have a mesh shape in which a plurality of touch openings OP-TC are defined.
제2 터치패턴들(TE2-1 내지 TE2-3) 각각은 복수 개의 제2 센싱패턴들(SP2)과 복수 개의 제2 연결패턴들(CP2)를 포함한다. 제2 센싱패턴들(SP2)은 제2 방향(DR2)으로 나열된다. 제2 연결패턴들(CP2) 각각은 제2 센싱패턴들(SP2)은 중 인접하는 2개의 제2 센싱패턴들(SP2)을 연결한다. Each of the second touch patterns TE2-1 to TE2-3 includes a plurality of second sensing patterns SP2 and a plurality of second connection patterns CP2. The second sensing patterns SP2 are arranged in a second direction DR2. Each of the second connection patterns CP2 connects two adjacent second sensing patterns SP2 of the second sensing patterns SP2.
제2 연결패턴들(CP2)은 브릿지 기능을 갖는다. 절연패턴들(IL-P)은 제1 연결패턴들(CP1) 상에 배치되고, 제2 연결패턴들(CP2)은 절연패턴들(IL-P) 상에 배치된다.The second connection patterns CP2 have a bridge function. The insulating patterns IL-P are disposed on the first connection patterns CP1, and the second connection patterns CP2 are disposed on the insulating patterns IL-P.
제2 터치신호라인들(SL2-1 내지 SL2-3) 역시 메쉬 형상을 가질 수 있다. 제2 터치신호라인들(SL2-1 내지 SL2-3)은 제2 터치패턴들(TE2-1 내지 TE2-3)과 동일한 층구조를 가질 수 있다.The second touch signal lines SL2-1 to SL2-3 may also have a mesh shape. The second touch signal lines SL2-1 to SL2-3 may have the same layer structure as the second touch patterns TE2-1 to TE2-3.
제1 터치패턴들(TE1-1 내지 TE1-3)과 제2 터치패턴들(TE2-1 내지 TE2-3)은 정전결합된다. 제1 터치패턴들(TE1-1 내지 TE1-3)에 터치 감지 신호들이 인가됨에 따라 제1 센싱패턴들(SP1)과 제2 센싱패턴들(SP2) 사이에 커패시터들이 형성된다. The first touch patterns TE1-1 to TE1-3 and the second touch patterns TE2-1 to TE2-3 are electrostatically coupled. As touch sensing signals are applied to the first touch patterns TE1-1 to TE1-3, capacitors are formed between the first sensing patterns SP1 and the second sensing patterns SP2.
본 발명에서 제1 터치패턴들(TE1-1 내지 TE1-3)과 제2 터치패턴들(TE2-1 내지 TE2-3)의 형상은 일 실시예에 불과하고 이에 제한되지 않는다. 연결패턴들(CP1, CP2)은 제1 터치패턴들(TE1-1 내지 TE1-3)과 제2 터치패턴들(TE2-1 내지 TE2-3)이 교차하는 부분으로 정의되면 충분하고, 센싱패턴들(SP1, SP2)은 제1 터치패턴들(TE1-1 내지 TE1-3)과 제2 터치패턴들(TE2-1 내지 TE2-3)이 비중첩하는 부분으로 정의되면 충분하다. 예컨대, 제1 터치패턴들(TE1-1 내지 TE1-3)과 제2 터치패턴들(TE2-1 내지 TE2-3) 각각은 일정한 너비를 갖는 바 형상을 가질 수 있다.In the present invention, shapes of the first touch patterns TE1-1 to TE1-3 and the second touch patterns TE2-1 to TE2-3 are only an exemplary embodiment and are not limited thereto. The connection patterns CP1 and CP2 are sufficient if they are defined as a portion where the first touch patterns TE1-1 to TE1-3 and the second touch patterns TE2-1 to TE2-3 intersect, and the sensing pattern The fields SP1 and SP2 suffice if the first touch patterns TE1-1 to TE1-3 and the second touch patterns TE2-1 to TE2-3 overlap each other. For example, each of the first touch patterns TE1-1 to TE1-3 and the second touch patterns TE2-1 to TE2-3 may have a bar shape having a constant width.
터치감지부재 패드상부 패드들(PD-U)은 제1 터치신호라인들(SL1) 및 제2 터치신호라인들(SL2)의 말단에 배치될 수 있다. 상부 패드들(PD-U)은 상부 표시패널 패드(PD-DPU) 및 상부 터치감지부재 패드(PD-TSU)를 포함할 수 있다. 상부 패드들(PD-U)은 제1 터치패턴들(TE1-1 내지 TE1-3), 제1 터치신호라인들(SL1), 제2 터치패턴들(TE2-1 내지 TE2-2), 및 제2 터치신호라인들(SL2)과 같은 공정에서 형성될 수 있다.The pads PD-U above the touch sensing member pad may be disposed at ends of the first and second touch signal lines SL1 and SL2. The upper pads PD-U may include an upper display panel pad PD-DPU and an upper touch sensing member pad PD-TSU. The upper pads PD-U include first touch patterns TE1-1 to TE1-3, first touch signal lines SL1, second touch patterns TE2-1 to TE2-2, and It may be formed in the same process as the second touch signal lines SL2.
도 10은 도 9의 AA를 확대하여 도시한 것이다. 도 11은 도 10의 I-I`를 따라 절단한 단면도이다. FIG. 10 is an enlarged view of AA of FIG. 9. 11 is a cross-sectional view taken along line II′ of FIG. 10.
표시영역(DA)은 복수 개의 발광영역들(PXA)과 복수 개의 발광영역들(PXA)을 에워싸는 비발광영역(NPXA)을 포함한다. 제1 센싱패턴들(SP1)은 비발광영역(NPXA)에 중첩하는 메쉬형상일 수 있다. 별도로 도시하지 않았으나, 제2 센싱패턴들(SP2) 및 터치신호라인들(SL1, SL2) 역시 비발광영역(NPXA)에 중첩하는 메쉬형상일 수 있다. The display area DA includes a plurality of light emitting areas PXA and a non-emissive area NPXA surrounding the plurality of light emitting areas PXA. The first sensing patterns SP1 may have a mesh shape overlapping the non-emission area NPXA. Although not shown separately, the second sensing patterns SP2 and the touch signal lines SL1 and SL2 may also have a mesh shape overlapping the non-emission area NPXA.
제1 센싱패턴(SP1)은 제1 방향(DR1)으로 연장된 복수 개의 세로부분들(SP1-C)과 제2 방향(DR2)으로 연장된 복수 개의 가로부분들(SP1-L)을 포함한다. 복수 개의 세로부분(SP1-C)들과 복수 개의 가로부분들(SP1-L)은 메쉬선으로 정의될 수 있다. 메쉬선의 선폭은 수 마이크로일 수 있다.The first sensing pattern SP1 includes a plurality of vertical portions SP1-C extending in the first direction DR1 and a plurality of horizontal portions SP1-L extending in the second direction DR2. . The plurality of vertical portions SP1-C and the plurality of horizontal portions SP1-L may be defined as mesh lines. The line width of the mesh line may be several microns.
복수 개의 세로부분(SP1-C)들과 복수 개의 가로부분들(SP1-L)은 서로 연결되어 복수 개의 터치 개구부들(TS-OP)을 형성한다. 터치 개구부들(TS-OP)이 발광영역들(PXA)에 일대일 대응하는 것으로 도시하였으나 이에 제한되지 않는다. 하나의 터치 개구부(TS-OP)는 2 이상의 발광영역들(PXA)에 대응할 수 있다. 도 10 및 도 11에는 외부에 노출된 메쉬선을 도시하였으나, 표시모듈(DM, 도 4 참조)은 박막봉지층(TFE)에 배치되어 메쉬선을 커버하는 절연층을 더 포함할 수 있다.The plurality of vertical portions SP1-C and the plurality of horizontal portions SP1-L are connected to each other to form a plurality of touch openings TS-OP. Although it is illustrated that the touch openings TS-OP correspond to the emission regions PXA one-to-one, the present invention is not limited thereto. One touch opening TS-OP may correspond to two or more light emitting regions PXA. Although the mesh lines exposed to the outside are shown in FIGS. 10 and 11, the display module DM (refer to FIG. 4) may further include an insulating layer disposed on the thin film encapsulation layer TFE to cover the mesh lines.
도 12는 도 5의 표시패널 패드들(PD-DP) 및 도 9의 터치감지부재 패드들(PD-TS)을 도시한 것이다. 표시모듈(DM)은 액티브영역(AR-ACV), 패드영역(AR-PD), 및 액티브영역(AR-ACV)과 패드영역(AR-PD) 사이의 경계영역(AR-BD)으로 구분될 수 있다.12 illustrates display panel pads PD-DP of FIG. 5 and touch sensing member pads PD-TS of FIG. 9. The display module DM is divided into an active area (AR-ACV), a pad area (AR-PD), and a boundary area (AR-BD) between the active area (AR-ACV) and the pad area (AR-PD). I can.
액티브영역(AR-ACV)에서, 표시모듈(DM)은 제1 도전패턴(CDP1)을 포함한다. 패드영역(AR-PD)에서, 표시모듈(DM)은 제2 도전패턴(CDP2)을 포함한다. 경계영역(AR-BD)에서 표시모듈(DM)은 제3 도전패턴(CDP3)을 포함한다. 제1 내지 제3 도전패턴(CDP1~CDP3)은 각각 표시패널(DP) 또는 터치감지부재(TS)를 구동하기 위한 전기적 신호를 전도하기 위한 패턴으로, 금속을 포함할 수 있다.In the active area AR-ACV, the display module DM includes a first conductive pattern CDP1. In the pad area AR-PD, the display module DM includes the second conductive pattern CDP2. In the boundary area AR-BD, the display module DM includes the third conductive pattern CDP3. The first to third conductive patterns CDP1 to CDP3 are patterns for conducting electrical signals for driving the display panel DP or the touch sensing member TS, respectively, and may include metal.
표시패널 패드들(PD-DP)과 터치감지부재 패드들(PD-TS)은 인접하게 배치될 수 있다. 또한, 표시패널 패드들(PD-DP)과 터치감지부재 패드들(PD-TS)은 나란히 배치될 수 있다. 단, 이제 제한 되는 것은 아니며, 표시패널 패드들(PD-DP)과 터치감지부재 패드들(PD-TS)은 필요에 따라 이격거리가 변경될 수 있으며, 나란히 배치되지 않을 수 있다.The display panel pads PD-DP and the touch sensing member pads PD-TS may be disposed adjacent to each other. Also, the display panel pads PD-DP and the touch sensing member pads PD-TS may be disposed side by side. However, the present invention is not limited thereto, and the separation distance between the display panel pads PD-DP and the touch sensing member pads PD-TS may be changed as necessary, and may not be arranged side by side.
도 13a은 도 12의 II-II`를 따라 절단한 단면을 도시한 것이다. 도 13b는 도 12의 III-III`를 따라 절단한 단면을 도시한 것이다. 도 13c는 도 12의 IV-IV`를 따라 절단한 단면을 도시한 것이다. 도 13a 내지 도 13c는 본 발명의 일 실시예를 나타낸다.13A is a cross-sectional view taken along line II-II′ of FIG. 12. 13B is a cross-sectional view taken along III-III′ of FIG. 12. 13C is a cross-sectional view taken along IV-IV′ of FIG. 12. 13A to 13C show an embodiment of the present invention.
터치감지부재 패드터치감지부재 패드터치감지부재 패드도 13a을 참조하면, 베이스층(SUB)은 액티브영역(AR-ACV), 패드영역(AR-PD), 및 액티브영역(AR-ACV)과 패드영역(AR-PD) 사이의 경계영역(AR-BD)을 포함한다.Touch Sensing Member Pad Touch Sensing Member Pad Touch Sensing Member Pad Referring to FIG. 13A, the base layer SUB includes an active region AR-ACV, a pad region AR-PD, and an active region AR-ACV and a pad. It includes the boundary area AR-BD between the areas AR-PD.
본 발명의 일 실시예에서 액티브영역(AR-ACV), 패드영역(AR-PD), 및 경계영역(AR-BD)은 표시패널(DP)을 기준으로, 액티브영역(AR-ACV)은 발광소자층(ELL)을 포함하는 영역이고, 패드영역(AR-PD)은 인쇄회로기판으로부터 신호를 인가받는 표시패널 패드들(PD-DP) 및 터치감지부재 패드들(PD-TS)을 포함하는 영역일 수 이며, 경계영역(AR-BD)은 액티브영역(AR-ACV)과 패드영역(AR-PD) 사이의 영역일 수 있다.In an embodiment of the present invention, the active area AR-ACV, the pad area AR-PD, and the boundary area AR-BD are based on the display panel DP, and the active area AR-ACV emit light. An area including the device layer ELL, and the pad area AR-PD includes display panel pads PD-DP and touch sensing member pads PD-TS receiving signals from the printed circuit board. It may be an area, and the boundary area AR-BD may be an area between the active area AR-ACV and the pad area AR-PD.
베이스층(SUB)상에 회로층(CL1, CL2)이 배치된다. 회로층(CL1, CL2)은 제1 회로층(CL1) 및 제2 회로층(CL2)을 포함한다. 제1 회로층(CL1)은 베이스층(SUB)의 액티브영역(AR-ACV) 상에 배치된다. 제2 회로층(CL2)은 베이스층(SUB)의 패드영역(AR-PD) 상에 배치된다. Circuit layers CL1 and CL2 are disposed on the base layer SUB. The circuit layers CL1 and CL2 include a first circuit layer CL1 and a second circuit layer CL2. The first circuit layer CL1 is disposed on the active region AR-ACV of the base layer SUB. The second circuit layer CL2 is disposed on the pad area AR-PD of the base layer SUB.
제1 회로층(CL1) 상에 발광소자층(ELL) 및 박막봉지층(TFE)이 배치된다. 제1 회로층(CL1) 및 제2 회로층(CL2)은 각각 기능층(BR, BF)을 포함할 수 있다. 편의상 기능층(BR, BF) 중 제1 회로층(CL1)에 포함되는 것을 제1 기능층이라하고, 제2 회로층(CL2)에 포함되는 것을 제2 기능층이라고 할 수 있다.The light emitting device layer ELL and the thin film encapsulation layer TFE are disposed on the first circuit layer CL1. Each of the first circuit layer CL1 and the second circuit layer CL2 may include functional layers BR and BF. For convenience, one of the functional layers BR and BF included in the first circuit layer CL1 may be referred to as a first functional layer, and one included in the second circuit layer CL2 may be referred to as a second functional layer.
제1 회로층(CL1), 발광소자층(ELL), 및 박막봉지층(TFE)에 대해서는 도 7 및 도 8에서 설명하였으므로, 이에 대한 자세한 설명은 생략한다.Since the first circuit layer CL1, the light emitting device layer ELL, and the thin film encapsulation layer TFE have been described in FIGS. 7 and 8, detailed descriptions thereof will be omitted.
박막봉지층(TFE) 상에 터치감지부재(TS)가 배치될 수 있다. 터치감지부재(TS)는 단면상에서 터치무기층(IL-T), 절연패턴(IL-P), 복수의 터치전극들, 및 터치보호층(PVX)를 포함한다. 터치무기층(IL-T) 및 절연패턴(IL-P)은 각각 무기물을 포함할 수 있다. 터치보호층(PVX)은 유기물을 포함할 수 있다.The touch sensing member TS may be disposed on the thin film encapsulation layer TFE. The touch sensing member TS includes a touch inorganic layer IL-T, an insulating pattern IL-P, a plurality of touch electrodes, and a touch protection layer PVX in a cross section. Each of the inorganic touch layer IL-T and the insulating pattern IL-P may include an inorganic material. The touch protection layer PVX may include an organic material.
도 9를 참조하면, 복수의 터치전극들은 제1 터치패턴들(TE1-1 내지 TE1-3), 제1 터치신호라인들(SL1), 제2 터치패턴들(TE2-1 내지 TE2-2), 제2 터치신호라인들(SL2)을 형성할 수 있다. Referring to FIG. 9, a plurality of touch electrodes include first touch patterns TE1-1 to TE1-3, first touch signal lines SL1, and second touch patterns TE2-1 to TE2-2. , Second touch signal lines SL2 may be formed.
제2 회로층(CL2)은 제2 도전패턴(CDP2, 도 12 참조) 및 유기/무기층들(BR, BL, 12, 14, 16)을 포함할 수 있다. 제2 도전패턴(CDP2)은 표시패널 패드(PD-DP) 및 터치감지부재 패드(PD-TS)를 포함할 수 있다. 유기/무기층들(BR, BL, 12, 14, 16)은 제2 기능층(BR, BF), 제1 절연층(12), 제2 절연층(14), 및 제3 절연층(16)을 포함할 수 있다.The second circuit layer CL2 may include a second conductive pattern CDP2 (refer to FIG. 12) and organic/inorganic layers BR, BL, 12, 14, and 16. The second conductive pattern CDP2 may include a display panel pad PD-DP and a touch sensing member pad PD-TS. The organic/inorganic layers BR, BL, 12, 14, and 16 include a second functional layer BR, BF, a first insulating layer 12, a second insulating layer 14, and a third insulating layer 16. ) Can be included.
표시패널 패드(PD-DP)는 제2 기능층 상에 배치되고, 제1 회로층(CL1)과 전기적으로 연결될 수 있다. 표시패널 패드(PD-DP)와 제2 기능층 사이에 제1 절연층(12) 및 제2 절연층(14) 중 적어도 어느 하나가 배치될 수 있다.The display panel pad PD-DP is disposed on the second functional layer and may be electrically connected to the first circuit layer CL1. At least one of the first insulating layer 12 and the second insulating layer 14 may be disposed between the display panel pad PD-DP and the second functional layer.
표시패널 패드(PD-DP)는 하부 표시패널 패드(PD-DPD) 및 상부 표시패널 패드(PD-DPU)를 포함할 수 있다. 하부 표시패널 패드(PD-DPD)는 제3 도전패턴(CDP3)에 의해 제1 도전패턴(CDP1)과 전기적으로 연결된다. 상부 표시패널 패드(PD-DPU)는 하부 표시패널 패드(PD-DPD) 상에 배치되고, 하부 표시패널 패드(PD-DPD)와 전기적으로 연결된다. 따라서, 상부 표시패널 패드(PD-DPU)에 인가되는 전기적 신호는 하부 표시패널 패드(PD-DPD)를 거쳐서 제1 회로층(CL1)의 제1 도전패턴(CDP1)에 인가된다.The display panel pad PD-DP may include a lower display panel pad PD-DPD and an upper display panel pad PD-DPU. The lower display panel pad PD-DPD is electrically connected to the first conductive pattern CDP1 by the third conductive pattern CDP3. The upper display panel pad PD-DPU is disposed on the lower display panel pad PD-DPD and is electrically connected to the lower display panel pad PD-DPD. Accordingly, an electrical signal applied to the upper display panel pad PD-DPU is applied to the first conductive pattern CD1 of the first circuit layer CL1 through the lower display panel pad PD-DPD.
베이스층(SUB)의 경계영역(AR-BD) 상에 경계층(BDL)이 배치된다. 경계층(BDL)은 유기층(OG) 및 제3 도전패턴(CDP3)을 포함할 수 있다. 유기층(OG)은 베이스층(SUB) 상에 접촉하며, 유기층(OG)은 제1 회로층(CL1)과 제2 회로층(CL2) 사이에 배치될 수 있다. 좀더 구체적으로, 유기층(OG)은 제1 기능층 및 제2 기능층 사이에 배치될 수 있다.The boundary layer BDL is disposed on the boundary area AR-BD of the base layer SUB. The boundary layer BDL may include an organic layer OG and a third conductive pattern CDP3. The organic layer OG contacts the base layer SUB, and the organic layer OG may be disposed between the first circuit layer CL1 and the second circuit layer CL2. More specifically, the organic layer OG may be disposed between the first functional layer and the second functional layer.
경계층(BDL)은 인접하는 제1 회로층(CL1) 및 제2 회로층(CL2)과 달리 무기물을 포함하는 무기물층을 포함하지 않는다. 이에 따라, 경계층(BDL)의 유연성이 향상되어, 표시패널(DP) 중에서 경계영역(AR-BD)에 중첩하는 부분을 벤딩할 수 있다.Unlike the adjacent first circuit layer CL1 and second circuit layer CL2, the boundary layer BDL does not include an inorganic material layer including an inorganic material. Accordingly, flexibility of the boundary layer BDL is improved, and a portion of the display panel DP that overlaps the boundary area AR-BD can be bent.
제3 도전패턴(CDP3) 상에 유기층이 더 배치될 수 있다. 제3 도전패턴(CDP3) 상에 배치되는 유기층은 제3 절연층(16) 또는 화소정의막(PXL)과 같은 공정에서 형성될 수 있다.An organic layer may be further disposed on the third conductive pattern CDP3. The organic layer disposed on the third conductive pattern CDP3 may be formed in the same process as the third insulating layer 16 or the pixel defining layer PXL.
제3 도전패턴(CDP3)은 하부 표시패널 패드(PD-DPD)와 같은 공정에서 형성될 수 있다. 단, 이에 제한되지 않으며, 제3 도전패턴(CDP3)은 별도의 공정을 통해 형성된 하부 표시패널 패드(PD-DPD)에 접촉하여 전기적으로 연결될 수 있다.The third conductive pattern CDP3 may be formed in the same process as the lower display panel pad PD-DPD. However, the present invention is not limited thereto, and the third conductive pattern CDP3 may be electrically connected to the lower display panel pad PD-DPD formed through a separate process.
도 13b를 참조하면, 도 13a에서와 달리 액티브영역(AR-ACV)에서 터치감지부재(TS)의 터치신호라인(SL2)이 제3 도전패턴(CDP3)과 전기적으로 연결된다. 패드영역(AR-PD)에서 제3 도전패턴(CDP3)은 상부 터치감지부재 패드(PD-TSU)와 전기적으로 연결된다. 이때, 제3 도전패턴(CDP3)은 하부 터치감지부재 패드(PD-TSD)와 전기적으로 절연될 수 있다.Referring to FIG. 13B, unlike in FIG. 13A, the touch signal line SL2 of the touch sensing member TS is electrically connected to the third conductive pattern CDP3 in the active area AR-ACV. In the pad area AR-PD, the third conductive pattern CDP3 is electrically connected to the upper touch sensing member pad PD-TSU. In this case, the third conductive pattern CDP3 may be electrically insulated from the lower touch sensing member pad PD-TSD.
도 9 및 도 13b를 참조하면, 터치감지부재(TS)는 액티브영역(AR-ACV)에 배치되는 제1 터치패턴들(TE1-1 내지 TE1-3) 및 제2 터치패턴들(TE2-1 내지 TE2-2), 패드영역(AR-PD)에 배치되는 터치감지부재 패드(PD-TS), 및 터치패턴들(TE1-1 내지 TE1-3, TE2-1 내지 TE2-2)과 터치감지부재 패드(PD-TS)를 전기적으로 연결하는 터치신호라인(SL1, SL2)을 포함한다. 9 and 13B, the touch sensing member TS includes first touch patterns TE1-1 to TE1-3 and second touch patterns TE2-1 disposed in the active area AR-ACV. To TE2-2), a touch sensing member pad PD-TS disposed in the pad area AR-PD, and touch patterns TE1-1 to TE1-3 and TE2-1 to TE2-2 And touch signal lines SL1 and SL2 electrically connecting the member pads PD-TS.
터치감지부재 패드(PD-TS)는 하부 터치감지부재 패드(PD-TSD) 및 상부 터치감지부재 패드(PD-TSU)를 포함할 수 있다. 상부 터치감지부재 패드(PD-TSU)는 터치신호라인(SL1, SL2) 및 제3 도전패턴(CDP3)에 의해 터치패턴들(TE1-1 내지 TE1-3, TE2-1 내지 TE2-2)과 전기적으로 연결된다. 즉, 상부 터치감지부재 패드(PD-TSU)는 터치신호라인(SL1, SL2) 및 제3 도전패턴(CDP3)에 의해 센싱패턴들(SP1)과 전기적으로 연결된다.The touch sensing member pad PD-TS may include a lower touch sensing member pad PD-TSD and an upper touch sensing member pad PD-TSU. The upper touch sensing member pad PD-TSU is connected to the touch patterns TE1-1 to TE1-3 and TE2-1 to TE2-2 by the touch signal lines SL1 and SL2 and the third conductive pattern CDP3. It is electrically connected. That is, the upper touch sensing member pad PD-TSU is electrically connected to the sensing patterns SP1 by the touch signal lines SL1 and SL2 and the third conductive pattern CDP3.
하부 터치감지부재 패드(PD-TSD)은 상부 터치감지부재 패드(PD-TSU)와 전기적으로 절연될 수 있다. 단, 이에 제한되지 않으며 본 발명의 다른 실시예에서 하부 터치감지부재 패드(PD-TSD)은 상부 터치감지부재 패드(PD-TSU)와 전기적으로 연결될 수 있다.The lower touch sensing member pad PD-TSD may be electrically insulated from the upper touch sensing member pad PD-TSU. However, the present invention is not limited thereto, and in another embodiment of the present invention, the lower touch sensing member pad PD-TSD may be electrically connected to the upper touch sensing member pad PD-TSU.
상부 터치감지부재 패드(PD-TSU)는 하부 터치감지부재 패드(PD-TSD) 상에 배치된다. 하부 터치감지부재 패드(PD-TSD)의 두께에 의해 상부 터치감지부재 패드(PD-TSU)가 배치되는 높이가 높아질 수 있다.The upper touch sensing member pad PD-TSU is disposed on the lower touch sensing member pad PD-TSD. The height at which the upper touch sensing member pad PD-TSU is disposed may be increased by the thickness of the lower touch sensing member pad PD-TSD.
도 13b에서의 제3 도전패턴(CDP3)은 도 13의 제3 도전패턴(CDP3)과 달리, 제1 도전패턴(CDP1)과 전기적으로 연결되지 않는다. 단, 이에 제한되지 않으며, 필요에 따라 도 14의 제3 도전패턴(CDP3)과 제1 도전패턴(CDP1)은 전기적으로 연결될 수 있다.Unlike the third conductive pattern CDP3 of FIG. 13, the third conductive pattern CDP3 in FIG. 13B is not electrically connected to the first conductive pattern CDP1. However, the present invention is not limited thereto, and the third conductive pattern CDP3 and the first conductive pattern CDP1 of FIG. 14 may be electrically connected as necessary.
도 13b에서, 다른 구성요소들에 대한 설명은 도 13a에서 설명한 것과 실질적으로 동일한바 생략한다.In FIG. 13B, descriptions of other components are substantially the same as those described in FIG. 13A, and thus, a description of the other components is omitted.
베이스층(SUB)에서 상부 표시패널 패드(PD-DPU) 까지 측정한 길이(HH1)는 베이스층(SUB)에서 상부 터치감지부재 패드(PD-TSU) 까지 측정한 길이(HH2)와 실질적으로 동일하다.The length (HH1) measured from the base layer (SUB) to the upper display panel pad (PD-DPU) is substantially the same as the length (HH2) measured from the base layer (SUB) to the upper touch sensing member pad (PD-TSU) Do.
도시되지는 않았으나, 본 발명의 다른 실시예에서, 터치무기층(IL-T) 및 절연패턴들(IL-P) 중 적어도 하나는 경계영역(AR-BD)에도 배치될 수 있다. 즉, 이 경우 터치무기층(IL-T) 및 절연패턴들(IL-P) 중 적어도 하나는 액티브영역(AR-ACV), 패드영역(AR-PD), 및 경계영역(AR-BD)에 전체적으로 배치된다.Although not shown, in another embodiment of the present invention, at least one of the touch inorganic layer IL-T and the insulating patterns IL-P may also be disposed in the boundary area AR-BD. That is, in this case, at least one of the touch inorganic layer (IL-T) and the insulating patterns (IL-P) is in the active region (AR-ACV), the pad region (AR-PD), and the boundary region (AR-BD). It is placed as a whole.
도 13c를 참조하면, 상부 표시패널 패드(PD-DPU)와 상부 터치감지부재 패드(PD-TSU)는 같은 층상에 배치된다. 상부 표시패널 패드(PD-DPU)은 하부 표시패널 패드(PD-DPD)와 제6 관통홀(CH6)을 통해 전기적으로 연결될 수 있다. 도시하지는 않았으나, 제1 절연층(12) 상에 더미전극이 배치될 수 있다.Referring to FIG. 13C, the upper display panel pad PD-DPU and the upper touch sensing member pad PD-TSU are disposed on the same layer. The upper display panel pad PD-DPU may be electrically connected to the lower display panel pad PD-DPD through the sixth through hole CH6. Although not shown, a dummy electrode may be disposed on the first insulating layer 12.
따라서, 인쇄회로기판을 표시패널 패드(PD-DP) 및 터치감지부재 패드(PD-TS)에 부착하는 공정에서, 표시패널 패드(PD-DP) 및 터치감지부재 패드(PD-TS)의 높이차에 의해 패드들(PD-DP, PD-TS)에 인가되는 압력이 일정하게 된다. 이에 따라, 인쇄회로기판을 부착하는 공정상에서 발생하는 불량을 방지할 수 있다. 또한, 플렉서블 표시장치(DD)의 조작과정에 따라, 외부로부터 인가되는 스트레스에 대한 내구성이 향상될 수 있다.Therefore, in the process of attaching the printed circuit board to the display panel pad (PD-DP) and the touch sensing member pad (PD-TS), the height of the display panel pad (PD-DP) and the touch sensing member pad (PD-TS) The pressure applied to the pads PD-DP and PD-TS is constant due to the difference. Accordingly, defects occurring in the process of attaching the printed circuit board can be prevented. In addition, durability against stress applied from the outside may be improved according to an operation process of the flexible display device DD.
도 14a은 도 12의 II-II`를 따라 절단한 단면을 도시한 것이다. 도 14b는 도 12의 III-III`를 따라 절단한 단면을 도시한 것이다. 도 14c 및 도 14d는 각각 도 12의 IV-IV`를 따라 절단한 단면을 도시한 것이다. 도 14a 내지 도 14d는 본 발명의 일 실시예를 나타낸다.14A is a cross-sectional view taken along II-II′ of FIG. 12. 14B is a cross-sectional view taken along III-III′ of FIG. 12. 14C and 14D are cross-sectional views taken along IV-IV′ of FIG. 12, respectively. 14A to 14D show an embodiment of the present invention.
도 14a에 대한 설명은 도 13a에 대한 설명과 실질적으로 동일한바 생략한다. The description of FIG. 14A is substantially the same as the description of FIG. 13A, and thus will be omitted.
도 14b 및 도 14c를 참조하면, 상부 터치감지부재 패드(PD-TSU)는 하부 터치감지부재 패드(PD-TSD)와 제7 관통홀(CH7)을 통해 전기적으로 연결될 수 있다. 14B and 14C, the upper touch sensing member pad PD-TSU may be electrically connected to the lower touch sensing member pad PD-TSD through the seventh through hole CH7.
도 14d는 제6 관통홀(CH6) 및 제7 관통홀(CH7)의 너비가 도 14c에서보다 커져서, 표시패널 패드(PD-DP)와 터치감지부재 패드(PD-TS)의 구조가 변형된 것을 도시한 것이다. 14D shows that the widths of the sixth through-hole CH6 and the seventh through-hole CH7 are larger than in FIG. 14C, so that the structure of the display panel pad PD-DP and the touch sensing member pad PD-TS are modified. Is shown.
그 외 다른 구성들에 대한 설명은 도 13a 내지 도 13c에서 설명한 것과 실질적으로 동일한바 생략한다.Descriptions of other components are substantially the same as those described in FIGS. 13A to 13C, and thus will be omitted.
도 15a는 도 12의 II-II`를 따라 절단한 단면을 도시한 것이다. 도 15b는 도 12의 III-III`를 따라 절단한 단면을 도시한 것이다. 도 15c는 도 12의 IV-IV`를 따라 절단한 단면을 도시한 것이다. 도 15a 내지 도 15c는 본 발명의 일 실시예를 나타낸다.FIG. 15A is a cross-sectional view taken along II-II′ of FIG. 12. 15B is a cross-sectional view taken along III-III′ of FIG. 12. 15C is a cross-sectional view taken along IV-IV′ of FIG. 12. 15A to 15C show an embodiment of the present invention.
도 15a 및 도 15c를 참조하면, 상부 표시패널 패드(PD-DPU)는 하부 표시패널 패드(PD-DPD)와 접촉한다. 도 15b 및 도 15c를 참조하면, 상부 터치감지부재 패드(PD-TSU)는 하부 터치감지부재 패드(PD-TSD)와 접촉한다.15A and 15C, the upper display panel pad PD-DPU contacts the lower display panel pad PD-DPD. 15B and 15C, the upper touch sensing member pad PD-TSU contacts the lower touch sensing member pad PD-TSD.
그 외 다른 구성들에 대한 설명은 도 13a 내지 도 13c에서 설명한 것과 실질적으로 동일한바 생략한다.Descriptions of other components are substantially the same as those described in FIGS. 13A to 13C, and thus will be omitted.
도 16a는 도 12의 II-II`를 따라 절단한 단면을 도시한 것이다. 도 16b는 도 12의 III-III`를 따라 절단한 단면을 도시한 것이다. 도 16c는 도 12의 IV-IV`를 따라 절단한 단면을 도시한 것이다. 도 16a 내지 도 16c는 본 발명의 일 실시예를 나타낸다.16A is a cross-sectional view taken along line II-II′ of FIG. 12. FIG. 16B is a cross-sectional view taken along III-III′ of FIG. 12. FIG. 16C is a cross-sectional view taken along IV-IV′ of FIG. 12. 16A to 16C show an embodiment of the present invention.
도 16a 및 도 16b에 도시된 제3 도전패턴(CDP3)은 앞에서 설명한 제3 도전패턴(CDP3)과 달리, 제어전극(GE1, GE2)과 같은 공정에서 형성된 전극(GE3)을 통해 제1 도전패턴(CDP1)과 전기적으로 연결된다.The third conductive pattern CDP3 shown in FIGS. 16A and 16B is a first conductive pattern through the electrode GE3 formed in the same process as the control electrodes GE1 and GE2, unlike the third conductive pattern CD3 described above. It is electrically connected to (CDP1).
그 외 도 16a 및 도 16c에서 다른 구성들에 대한 설명은 도 13a 및 도 13b에서 설명한 것과 실질적으로 동일한바 생략한다. 도 16c에 대한 설명은 도 13c에 대한 설명과 실질적으로 동일한바 생략한다. In addition, descriptions of other components in FIGS. 16A and 16C are substantially the same as those described in FIGS. 13A and 13B, and thus will be omitted. The description of FIG. 16C is substantially the same as the description of FIG. 13C, and thus will be omitted.
도 17a는 도 12의 II-II`를 따라 절단한 단면을 도시한 것이다. 도 17b는 도 12의 III-III`를 따라 절단한 단면을 도시한 것이다. 도 17c 및 도 17d는 도 12의 IV-IV`를 따라 절단한 단면을 도시한 것이다. 도 17a 내지 도 17d는 본 발명의 일 실시예를 나타낸다.FIG. 17A is a cross-sectional view taken along line II-II′ of FIG. 12. 17B is a cross-sectional view taken along III-III′ of FIG. 12. 17C and 17D are cross-sectional views taken along IV-IV′ of FIG. 12. 17A to 17D show an embodiment of the present invention.
도 17a 및 도 17b에 도시된 제3 도전패턴(CDP3)은 제어전극(GE1, GE2)과 같은 공정에서 형성된 전극(GE3)을 통해 제1 도전패턴(CDP1)과 전기적으로 연결된다.The third conductive pattern CDP3 shown in FIGS. 17A and 17B is electrically connected to the first conductive pattern CDP1 through an electrode GE3 formed in the same process as the control electrodes GE1 and GE2.
그 외 다른 도 17a 및 도 17b에 도시된 다른 구성들에 대한 설명은 도 14a 및 도 14b에서 설명한 것과 실질적으로 동일한바 생략한다. 도 17c 및 도 17d에 대한 설명은 도 14c 및 도 14d에 대한 설명과 실질적으로 동일한바 생략한다.Other descriptions of other components illustrated in FIGS. 17A and 17B are substantially the same as those described in FIGS. 14A and 14B, and thus a description thereof will be omitted. Descriptions of FIGS. 17C and 17D are substantially the same as those of FIGS. 14C and 14D, and thus will be omitted.
도 18a는 도 12의 II-II`를 따라 절단한 단면을 도시한 것이다. 도 18b는 도 12의 III-III`를 따라 절단한 단면을 도시한 것이다. 도 18c는 도 12의 IV-IV`를 따라 절단한 단면을 도시한 것이다. 도 18a 내지 도 18c는 본 발명의 일 실시예를 나타낸다.18A is a cross-sectional view taken along line II-II′ of FIG. 12. FIG. 18B is a cross-sectional view taken along III-III′ of FIG. 12. FIG. 18C is a cross-sectional view taken along IV-IV′ of FIG. 12. 18A to 18C show an embodiment of the present invention.
도 18a 및 도 18b에 도시된 제3 도전패턴(CDP3)은 제어전극(GE1, GE2)과 같은 공정에서 형성된 전극(GE3)을 통해 제1 도전패턴(CDP1)과 전기적으로 연결된다.The third conductive pattern CDP3 shown in FIGS. 18A and 18B is electrically connected to the first conductive pattern CDP1 through an electrode GE3 formed in the same process as the control electrodes GE1 and GE2.
그 외 다른 도 18a 및 도 18b에 도시된 다른 구성들에 대한 설명은 도 15a 및 도 15b에서 설명한 것과 실질적으로 동일한바 생략한다. 도 18c에 대한 설명은 도 15c에 대한 설명과 실질적으로 동일한바 생략한다.Other descriptions of the other components illustrated in FIGS. 18A and 18B are substantially the same as those described in FIGS. 15A and 15B, and thus will be omitted. The description of FIG. 18C is substantially the same as the description of FIG. 15C, and thus will be omitted.
도 19a는 도 12의 II-II`를 따라 절단한 단면을 도시한 것이다. 도 19b는 도 12의 III-III`를 따라 절단한 단면을 도시한 것이다. 도 19c는 도 12의 IV-IV`를 따라 절단한 단면을 도시한 것이다. 도 19a 내지 도 19c는 본 발명의 일 실시예를 나타낸다.19A is a cross-sectional view taken along line II-II′ of FIG. 12. FIG. 19B is a cross-sectional view taken along line III-III′ of FIG. 12. 19C is a cross-sectional view taken along IV-IV′ of FIG. 12. 19A to 19C show an embodiment of the present invention.
도 19a 및 도 19c를 참조하면, 표시패널 패드(PD-DP)는 단층 구조를 갖는다. 도 19b 및 도 19c를 참조하면, 터치감지부재 패드(PD-TS)는 단층 구조를 갖는다.19A and 19C, the display panel pad PD-DP has a single layer structure. 19B and 19C, the touch sensing member pad PD-TS has a single layer structure.
그 외 다른 구성들에 대한 설명은 도 13a 내지 도 13c에서 설명한 것과 실질적으로 동일한바 생략한다.Descriptions of other components are substantially the same as those described in FIGS. 13A to 13C, and thus will be omitted.
도 20a는 도 12의 II-II`를 따라 절단한 단면을 도시한 것이다. 도 20b는 도 12의 III-III`를 따라 절단한 단면을 도시한 것이다. 도 20c는 도 12의 IV-IV`를 따라 절단한 단면을 도시한 것이다. 도 20a 내지 도 20c는 본 발명의 일 실시예를 나타낸다.FIG. 20A is a cross-sectional view taken along line II-II′ of FIG. 12. FIG. 20B is a cross-sectional view taken along III-III′ of FIG. 12. FIG. 20C is a cross-sectional view taken along IV-IV′ of FIG. 12. 20A to 20C show an embodiment of the present invention.
도 20a 및 도 20c를 참조하면, 표시패널 패드(PD-DP)는 단층 구조를 갖는다. 도 20b 및 도 20c를 참조하면, 터치감지부재 패드(PD-TS)는 단층 구조를 갖는다.20A and 20C, the display panel pad PD-DP has a single layer structure. 20B and 20C, the touch sensing member pad PD-TS has a single layer structure.
그 외 다른 구성들에 대한 설명은 도 20a 내지 도 20c에서 설명한 것과 실질적으로 동일한바 생략한다.Descriptions of other components are substantially the same as those described in FIGS. 20A to 20C, and thus will be omitted.
도 19a 내지 도 19c, 도 20a 내지 도 20c에 도시된 실시예와 같이, 표시패널 패드(PD-DP) 및 터치감지부재 패드(PD-TS)를 단층 구조 구조로써 동일한 높으로 형성하여 제조공정상 발생할 수 있는 불량을 줄일 수 있다.As in the embodiments shown in FIGS. 19A to 19C and 20A to 20C, the display panel pad PD-DP and the touch sensing member pad PD-TS are formed at the same height as a single-layer structure to occur during the manufacturing process. It can reduce possible defects.
도 21a는 도 12의 II-II`를 따라 절단한 단면을 도시한 것이다. 도 21b는 도 12의 III-III`를 따라 절단한 단면을 도시한 것이다. 도 21c는 도 12의 IV-IV`를 따라 절단한 단면을 도시한 것이다. 도 21a 내지 도 21c는 본 발명의 일 실시예를 나타낸다.FIG. 21A is a cross-sectional view taken along line II-II′ of FIG. 12. FIG. 21B is a cross-sectional view taken along III-III′ of FIG. 12. 21C is a cross-sectional view taken along IV-IV′ of FIG. 12. 21A to 21C show an embodiment of the present invention.
제2 도전패턴(CDP2)은 더미전극(ET-D), 표시패널 패드(PD-DP) 및 터치감지부재 패드(PD-TS)를 포함할 수 있다. The second conductive pattern CDP2 may include a dummy electrode ET-D, a display panel pad PD-DP, and a touch sensing member pad PD-TS.
더미전극(ET-D)은 제1 회로층(CL1)의 제어전극(GE2)과 같은 물질을 포함할 수 있다. 더미전극(ET-D)은 제어전극(GE2)과 동일한 공정에 의해 형성될 수 있다. 더미전극(ET-D)은 다른 전극들과는 절연되어 있으며, 패드영역(AR-PD)에서 표시패널 패드(PD-DP)의 높이를 조절하는 역할을 수행할 수 있다.The dummy electrode ET-D may include the same material as the control electrode GE2 of the first circuit layer CL1. The dummy electrode ET-D may be formed by the same process as the control electrode GE2. The dummy electrode ET-D is insulated from other electrodes, and may function to adjust the height of the display panel pad PD-DP in the pad area AR-PD.
그 외 다른 구성들에 대한 설명은 도 13a 내지 도 13b에서 설명한 것과 실질적으로 동일한바 생략한다.Descriptions of other components are substantially the same as those described in FIGS. 13A to 13B, and thus will be omitted.
터치감지부재 패드터치감지부재 패드터치감지부재 패드터치감지부재 패드터치감지부재 패드터치감지부재 패드터치감지부재 패드Touch sensing member pad touch sensing member pad touch sensing member pad touch sensing member pad touch sensing member pad touch sensing member pad touch sensing member pad
도 22 및 도 23은 각각 본 발명의 일 실시예에 따른 표시모듈(DM)과 인쇄회로기판(PCB, PBC-1)을 도시한 것이다.22 and 23 respectively illustrate a display module DM and a printed circuit board (PCB, PBC-1) according to an embodiment of the present invention.
도 22를 참조하면, 표시모듈(DM)의 패드들(PD-TS, PD-DP)은 인쇄회로기판(PCB)의 패드들(PD-PCB)와 전기적으로 접속한다. 인쇄회로기판(PCB) 상에 집적회로(DIC)가 배치될 수 있다. 집적회로(DIC)는 COF(Chip On Flexible Printed Circuit) 방식으로 형성될 수 있다. 집적회로(DIC)는 패드들(PD-PCB, PD-TS, PD-DP)을 통해, 표시모듈(DM)과 데이터 정보 등을 송/수신 할 수 있다.Referring to FIG. 22, pads PD-TS and PD-DP of display module DM are electrically connected to pads PD-PCB of printed circuit board PCB. An integrated circuit (DIC) may be disposed on a printed circuit board (PCB). The integrated circuit DIC may be formed in a Chip On Flexible Printed Circuit (COF) method. The integrated circuit DIC may transmit/receive data information to/from the display module DM through the pads PD-PCB, PD-TS, and PD-DP.
도 23을 참조하면, 집적회로(DIC-1)는 표시모듈(DM)의 패드영역(AR-PD) 상에 배치될 수 있다. 이 때, 집적회로(DIC-1)는 COP(Chip On Plastic) 방식으로 형성될 수 있다. Referring to FIG. 23, the integrated circuit DIC-1 may be disposed on the pad area AR-PD of the display module DM. In this case, the integrated circuit DIC-1 may be formed in a chip on plastic (COP) method.
도 23에서, 터치신호라인들(SL1, SL2)는 집적회로(DIC-1)와 연결되지 않는 것으로 도시하였으나, 이에 제한되지 않는다. 본 발명의 일 실시예에서, 터치신호라인들(SL1, SL2)는 집적회로(DIC-1)와 연결되는 구조를 가질 수 있다.In FIG. 23, the touch signal lines SL1 and SL2 are illustrated as not being connected to the integrated circuit DIC-1, but are not limited thereto. In an embodiment of the present invention, the touch signal lines SL1 and SL2 may have a structure connected to the integrated circuit DIC-1.
도 24는 본 발명의 일 실시예에 따른 표시모듈(DM)의 벤딩된 형상을 도시한 것이다. 도 24를 참조하면, 표시모듈(DM)은 경계영역(AR-BD)을 기준으로 벤딩될 수 있다. 앞에서 설명한 바와 같이, 표시모듈(DM)의 경계영역(AR-BD)은 무기물층을 포함하지 않고 유기물층만 포함하므로, 벤딩하기에 충분한 유연성을 가질 수 있다.24 illustrates a bent shape of the display module DM according to an embodiment of the present invention. Referring to FIG. 24, the display module DM may be bent based on the boundary area AR-BD. As described above, since the boundary area AR-BD of the display module DM does not include an inorganic material layer and only includes an organic material layer, it may have sufficient flexibility for bending.
실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although described with reference to Examples, those skilled in the art can understand that various modifications and changes can be made to the present invention without departing from the spirit and scope of the present invention described in the following claims. There will be. In addition, the embodiments disclosed in the present invention are not intended to limit the technical idea of the present invention, and all technical ideas within the scope of the following claims and equivalents should be construed as being included in the scope of the present invention. .
DD: 플렉서블 표시장치 DM: 표시모듈
DP: 유기발광 표시패널 TS: 터치감지부재
AR-ACV: 액티브영역 AR-BD: 경계영역
AR-PD: 패드영역 CL1: 제1 회로층
CL2: 제2 회로층
DD: flexible display device DM: display module
DP: Organic light emitting display panel TS: Touch sensing member
AR-ACV: active area AR-BD: boundary area
AR-PD: pad area CL1: first circuit layer
CL2: second circuit layer

Claims (16)

  1. 표시 영역 및 비표시 영역을 포함한 베이스층;
    상기 표시 영역에 중첩하며 상기 베이스층 상에 배치된 표시 소자층;
    상기 비표시 영역에 중첩하며 상기 베이스층 상에 배치된 복수 개의 패드들;
    상기 표시 소자층 상에 배치된 봉지층; 및
    상기 표시 영역 및 상기 비표시 영역 각각에 중첩한 절연층 및 상기 표시 영역에 중첩한 도전 패턴을 포함한 터치 센서를 포함하고,
    상기 패드들은,
    상기 표시 소자층에 전기적으로 연결되며 상기 베이스층 상에 배치된 제1 하부 패드;
    평면상에서 상기 제1 하부 패드와 이격되며 상기 베이스층 상에 배치된 제2 하부 패드;
    상기 제1 하부 패드와 전기적으로 연결되며 상기 제1 하부 패드 상에 배치된 제1 상부 패드; 및
    상기 도전 패턴에 전기적으로 연결되며 상기 제2 하부 패드 상에 배치된 제2 상부 패드를 포함하고,
    상기 절연층은 상기 제1 하부 패드 및 상기 제1 상부 패드 사이와, 상기 제2 하부 패드 및 상기 제2 상부 패드 사이 각각에 배치되는 표시장치.
    A base layer including a display area and a non-display area;
    A display element layer overlapping the display area and disposed on the base layer;
    A plurality of pads overlapping the non-display area and disposed on the base layer;
    An encapsulation layer disposed on the display device layer; And
    A touch sensor including an insulating layer overlapping each of the display area and the non-display area and a conductive pattern overlapping the display area,
    The pads,
    A first lower pad electrically connected to the display element layer and disposed on the base layer;
    A second lower pad spaced apart from the first lower pad on a plane and disposed on the base layer;
    A first upper pad electrically connected to the first lower pad and disposed on the first lower pad; And
    A second upper pad electrically connected to the conductive pattern and disposed on the second lower pad,
    The insulating layer is disposed between the first lower pad and the first upper pad, and between the second lower pad and the second upper pad, respectively.
  2. 제1 항에 있어서,
    상기 절연층은,
    상기 봉지층 상에 직접 배치된 제1 절연층; 및
    상기 제1 절연층 상에 배치된 제2 절연층을 포함하고,
    상기 도전 패턴은,
    상기 제1 절연층 상에 배치되며 상기 제2 절연층에 의해 커버된 제1 도전 패턴; 및
    상기 제2 절연층 상에 배치된 제2 도전 패턴을 포함하는 표시장치.
    The method of claim 1,
    The insulating layer,
    A first insulating layer directly disposed on the encapsulation layer; And
    Including a second insulating layer disposed on the first insulating layer,
    The conductive pattern,
    A first conductive pattern disposed on the first insulating layer and covered by the second insulating layer; And
    A display device including a second conductive pattern disposed on the second insulating layer.
  3. 제2 항에 있어서,
    상기 제1 상부 패드, 상기 제2 상부 패드, 및 상기 제1 도전 패턴 및 상기 제2 도전 패턴 중 어느 하나는 동일한 재료를 갖는 표시장치.
    The method of claim 2,
    Any one of the first upper pad, the second upper pad, and the first conductive pattern and the second conductive pattern is formed of the same material.
  4. 제2 항에 있어서,
    상기 제1 하부 패드는 상기 제1 절연층 및 상기 제2 절연층을 통해 정의된 제1 컨택홀을 통해 상기 제1 상부 패드에 전기적으로 연결되고,
    상기 제2 하부 패드는 상기 제1 절연층 및 상기 제2 절연층을 통해 정의된 제2 컨택홀을 통해 상기 제2 상부 패드에 전기적으로 연결되고,
    상기 제1 컨택홀 및 상기 제2 컨택홀은 상기 비표시 영역에 중첩하는 표시장치.
    The method of claim 2,
    The first lower pad is electrically connected to the first upper pad through a first contact hole defined through the first insulating layer and the second insulating layer,
    The second lower pad is electrically connected to the second upper pad through a second contact hole defined through the first insulating layer and the second insulating layer,
    The first contact hole and the second contact hole overlap the non-display area.
  5. 제2 항에 있어서,
    상기 제1 하부 패드는 상기 제1 절연층 및 상기 제2 절연층을 통해 정의된 제1 컨택홀을 통해 상기 제1 상부 패드에 접촉하고,
    상기 제2 하부 패드는 상기 제1 절연층 및 상기 제2 절연층을 통해 정의된 제2 컨택홀을 통해 상기 제2 상부 패드에 접촉하는 표시장치.
    The method of claim 2,
    The first lower pad contacts the first upper pad through a first contact hole defined through the first insulating layer and the second insulating layer,
    The second lower pad is in contact with the second upper pad through a second contact hole defined through the first insulating layer and the second insulating layer.
  6. 제1 항에 있어서,
    상기 도전 패턴은,
    상기 봉지층 상에 직접 배치되며 상기 절연층에 의해 커버된 제1 도전 패턴; 및
    상기 절연층 상에 배치된 제2 도전 패턴을 포함하는 표시장치.
    The method of claim 1,
    The conductive pattern,
    A first conductive pattern disposed directly on the encapsulation layer and covered by the insulating layer; And
    A display device including a second conductive pattern disposed on the insulating layer.
  7. 제6 항에 있어서,
    상기 제1 상부 패드, 상기 제2 상부 패드, 및 상기 제1 도전 패턴 및 상기 제2 도전 패턴 중 어느 하나는 동일한 재료를 가지며 동일 층 상에 배치된 표시장치.
    The method of claim 6,
    One of the first upper pad, the second upper pad, and the first conductive pattern and the second conductive pattern has the same material and is disposed on the same layer.
  8. 제6 항에 있어서,
    상기 제1 하부 패드는 상기 절연층을 통해 정의된 제1 컨택홀을 통해 상기 제1 상부 패드에 전기적으로 연결되고,
    상기 제2 하부 패드는 상기 절연층을 통해 정의된 제2 컨택홀을 통해 상기 제2 상부 패드에 전기적으로 연결되는 표시장치.
    The method of claim 6,
    The first lower pad is electrically connected to the first upper pad through a first contact hole defined through the insulating layer,
    The second lower pad is electrically connected to the second upper pad through a second contact hole defined through the insulating layer.
  9. 제1 항에 있어서,
    상기 절연층은 상기 봉지층 상에 직접 배치되고, 상기 도전 패턴은 상기 절연층 상에 배치되는 표시장치.
    The method of claim 1,
    The insulating layer is directly disposed on the encapsulation layer, and the conductive pattern is disposed on the insulating layer.
  10. 제1 항에 있어서,
    상기 제1 하부 패드는 상기 절연층을 통해 정의된 제1 컨택홀을 통해 상기 제1 상부 패드에 전기적으로 연결되고,
    상기 제2 하부 패드는 상기 절연층을 통해 정의된 제2 컨택홀을 통해 상기 제2 상부 패드에 전기적으로 연결되는 표시장치.
    The method of claim 1,
    The first lower pad is electrically connected to the first upper pad through a first contact hole defined through the insulating layer,
    The second lower pad is electrically connected to the second upper pad through a second contact hole defined through the insulating layer.
  11. 제10 항에 있어서,
    상기 제1 하부 패드는 상기 제1 컨택홀을 통해 상기 제1 상부 패드에 접촉하고, 상기 제2 하부 패드는 상기 제2 컨택홀을 통해 상기 제2 상부 패드에 접촉하는 표시장치.
    The method of claim 10,
    The first lower pad contacts the first upper pad through the first contact hole, and the second lower pad contacts the second upper pad through the second contact hole.
  12. 표시 영역 및 비표시 영역을 포함한 베이스층;
    상기 표시 영역에 중첩하며 상기 베이스층 상에 배치된 표시 소자층;
    상기 비표시 영역에 중첩하며 상기 베이스층 상에 배치된 제1 패드;
    상기 제1 패드 상에 배치된 제2 패드;
    상기 표시 소자층 상에 배치된 봉지층; 및
    상기 표시 영역 및 상기 비표시 영역 각각에 중첩한 절연층 및 상기 표시 영역에 중첩한 도전 패턴을 포함한 터치 센서를 포함하고,
    상기 절연층은 상기 제1 패드 및 상기 제2 패드 사이에 배치된 표시장치.
    A base layer including a display area and a non-display area;
    A display element layer overlapping the display area and disposed on the base layer;
    A first pad overlapping the non-display area and disposed on the base layer;
    A second pad disposed on the first pad;
    An encapsulation layer disposed on the display device layer; And
    A touch sensor including an insulating layer overlapping each of the display area and the non-display area and a conductive pattern overlapping the display area,
    The insulating layer is disposed between the first pad and the second pad.
  13. 제12 항에 있어서,
    상기 제2 패드는 상기 도전 패턴에 전기적으로 연결되는 표시장치.
    The method of claim 12,
    The second pad is electrically connected to the conductive pattern.
  14. 제12 항에 있어서,
    상기 절연층은,
    제1 절연층; 및
    상기 제1 절연층 상에 배치된 제2 절연층을 포함하는 표시장치.
    The method of claim 12,
    The insulating layer,
    A first insulating layer; And
    A display device including a second insulating layer disposed on the first insulating layer.
  15. 제12 항에 있어서,
    상기 제2 패드 및 상기 도전 패턴은 동일한 재료를 갖는 표시장치.
    The method of claim 12,
    The second pad and the conductive pattern are formed of the same material.
  16. 제12 항에 있어서,
    상기 표시 소자층에 전기적으로 연결되며, 상기 베이스층 및 상기 표시 소자층 사이에 배치된 트랜지스터를 더 포함하고,
    상기 트랜지스터는 상기 제1 패드와 동일한 재료를 갖는 전극을 포함하는 표시장치.
    The method of claim 12,
    A transistor electrically connected to the display device layer and disposed between the base layer and the display device layer,
    The transistor includes an electrode of the same material as the first pad.
KR1020200069363A 2020-06-09 2020-06-09 Organic light emitting display module and organic light emitting display device having the same KR102186452B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200069363A KR102186452B1 (en) 2020-06-09 2020-06-09 Organic light emitting display module and organic light emitting display device having the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200069363A KR102186452B1 (en) 2020-06-09 2020-06-09 Organic light emitting display module and organic light emitting display device having the same
KR1020200162288A KR102256696B1 (en) 2020-06-09 2020-11-27 Display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020190092387A Division KR102122857B1 (en) 2019-07-30 2019-07-30 Organic light emitting display module and organic light emitting display device having the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020200162288A Division KR102256696B1 (en) 2020-06-09 2020-11-27 Display device

Publications (2)

Publication Number Publication Date
KR20200071714A KR20200071714A (en) 2020-06-19
KR102186452B1 true KR102186452B1 (en) 2020-12-04

Family

ID=71137400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200069363A KR102186452B1 (en) 2020-06-09 2020-06-09 Organic light emitting display module and organic light emitting display device having the same

Country Status (1)

Country Link
KR (1) KR102186452B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101980234B1 (en) * 2012-10-30 2019-05-21 삼성디스플레이 주식회사 Organic light emitting display device and the fabrication method thereof
KR102076838B1 (en) * 2013-06-26 2020-02-12 엘지디스플레이 주식회사 Organic Light Emitting Diode Display Device capable of bending bezel area thereof
KR102240937B1 (en) * 2014-10-10 2021-04-15 삼성디스플레이 주식회사 Display device
KR20160072372A (en) * 2014-12-12 2016-06-23 삼성디스플레이 주식회사 Organic light emitting display device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20200071714A (en) 2020-06-19

Similar Documents

Publication Publication Date Title
KR102007435B1 (en) Organic light emitting display module and organic light emitting display device having the same
EP3258358A1 (en) Integrated touch display with a single layered capacitive touch panel
TWI696012B (en) Display device
KR20180014385A (en) Display device and method for fabricating the same
US10712889B2 (en) Display apparatus
KR101904969B1 (en) Display device
KR20180028597A (en) Display device
KR20170122892A (en) Flexible display device and method of manufacturing the same
US10725353B2 (en) Display device
US20210020702A1 (en) Display device
KR102122857B1 (en) Organic light emitting display module and organic light emitting display device having the same
KR102186452B1 (en) Organic light emitting display module and organic light emitting display device having the same
KR20180110662A (en) Display device
KR102256696B1 (en) Display device
US20210280643A1 (en) Organic light emitting display module and organic light emitting display device having the same
KR102202179B1 (en) Display device and method for fabricating the same
KR102151017B1 (en) Display device
KR20210006482A (en) Display device and method for fabricating the same
KR20210044346A (en) Display device
KR20200106014A (en) Display device
TWI732549B (en) Display device
KR102060166B1 (en) Display device and method for fabricating the same
US20200319729A1 (en) Electronic panel and method of manufacturing the same
KR20190037211A (en) Display device and method for fabricating the same
CN112905036A (en) Touch sensor, method of manufacturing the same, and display device having the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right