KR102185696B1 - Display apparatus and control method thereof - Google Patents

Display apparatus and control method thereof Download PDF

Info

Publication number
KR102185696B1
KR102185696B1 KR1020150173468A KR20150173468A KR102185696B1 KR 102185696 B1 KR102185696 B1 KR 102185696B1 KR 1020150173468 A KR1020150173468 A KR 1020150173468A KR 20150173468 A KR20150173468 A KR 20150173468A KR 102185696 B1 KR102185696 B1 KR 102185696B1
Authority
KR
South Korea
Prior art keywords
gate
driving voltage
backlight
gate driving
driver
Prior art date
Application number
KR1020150173468A
Other languages
Korean (ko)
Other versions
KR20160145471A (en
Inventor
정종훈
박영목
김대식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US15/171,025 priority Critical patent/US10366666B2/en
Priority to EP16807831.9A priority patent/EP3259751B1/en
Priority to PCT/KR2016/006152 priority patent/WO2016200191A1/en
Publication of KR20160145471A publication Critical patent/KR20160145471A/en
Application granted granted Critical
Publication of KR102185696B1 publication Critical patent/KR102185696B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406Control of illumination source
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406Control of illumination source
    • G09G3/342Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0223Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen

Abstract

디스플레이 장치가 개시된다. 디스플레이 장치는, 데이터 라인들 및 게이트 라인들이 교차하는 지점에 마련된 복수의 화소로 구성된 디스플레이 패널, 디스플레이 패널의 일 측면에 배치되어, 데이터 라인들에 데이터 전압을 인가하는 소스 드라이버(source driver) IC, 디스플레이 패널의 일 측면과 인접한 두 측면 중 어느 한 측면에만 배치되어, 게이트 라인들에 게이트 구동 전압을 인가하는 게이트 드라이버(gate driver) IC, 데이터 전압 및 게이트 구동 전압이 인가되는 타이밍을 제어하기 위한 타이밍 컨트롤러(timing controller) 및 복수의 화소 중 적어도 하나에 인가된 게이트 구동 전압을 피드백(feedback)받고, 피드백 전압에 기초하여 적어도 하나의 화소에 인가된 게이트 구동 전압의 왜곡을 검출하고, 왜곡된 게이트 구동 전압을 보상하기 위해 게이트 라인들에 인가되는 게이트 구동 전압의 세기를 조정하여 게이트 라인에 인가하는 제어부를 포함한다.A display device is disclosed. The display device includes a display panel composed of a plurality of pixels provided at a point where data lines and gate lines cross, a source driver IC disposed on one side of the display panel to apply a data voltage to the data lines, A gate driver IC that is disposed on only one of two sides adjacent to one side of the display panel to apply a gate driving voltage to the gate lines, and a timing for controlling the timing at which the data voltage and the gate driving voltage are applied A controller (timing controller) and a gate driving voltage applied to at least one of a plurality of pixels are fed back, a distortion of a gate driving voltage applied to at least one pixel is detected based on the feedback voltage, and a distorted gate is driven And a control unit that adjusts the intensity of the gate driving voltage applied to the gate lines to compensate for the voltage and applies it to the gate line.

Figure 112015119712517-pat00002
Figure 112015119712517-pat00002

Description

디스플레이 장치 및 그 제어 방법 { DISPLAY APPARATUS AND CONTROL METHOD THEREOF }Display device and its control method {DISPLAY APPARATUS AND CONTROL METHOD THEREOF}

본 발명은 디스플레이 장치 및 그 제어 방법에 관한 것으로, 보다 상세하게는 디스플레이 패널의 휘도 균일도를 보상하는 디스플레이 장치 및 그 제어 방법에 관한 것이다.The present invention relates to a display device and a control method thereof, and more particularly, to a display device that compensates for luminance uniformity of a display panel, and a control method thereof.

일반적으로, 액정 디스플레이(Liquid Crystal Display; 이하, “LCD”라 함)는 경량, 박형, 저소비 전력 구동 등의 특징으로 인해 그 응용범위가 넓게 발전되고 있는 추세이다. 이러한 추세에 따라, LCD는 사무자동화 기기, 오디오/비디오 기기 및 각종 사용자 단말 장치 등에 적용되고 있다. 한편, LCD는 매트릭스 형태로 배열된 다수의 제어용 스위치들에 인가되는 영상신호에 따라 광빔의 투과량이 조절되어 영상을 디스플레이하게 된다.In general, the liquid crystal display (Liquid Crystal Display; hereinafter referred to as “LCD”) is a trend in which its application range is widely developed due to features such as light weight, thinness, and low power consumption. According to this trend, LCD is applied to office automation equipment, audio/video equipment, and various user terminal equipment. Meanwhile, the LCD displays an image by adjusting the transmittance of the light beam according to an image signal applied to a plurality of control switches arranged in a matrix form.

한편, LCD는 자체적으로 발광하지 못하는 수광소자이므로, 액정판 후면에 투과율이 큰 백라이트(back light)가 구비됨으로써 균일한 휘도로 LCD에 표시된 영상을 선명하게 볼 수 있도록 하고 있다.On the other hand, since the LCD is a light-receiving device that does not emit light by itself, a backlight having a high transmittance is provided on the rear surface of the liquid crystal panel so that the image displayed on the LCD can be clearly viewed with uniform brightness.

그러나, 대형 LCD와 같이 패널의 크기가 커지면 각 게이트 라인의 RC 딜레이 또한 커지게 되며, RC 딜레이가 커지면, 화면 상 휘도의 불균일성이 증가한다는 문제점이 있다. 이러한 문제를 해결하기 위해 기존에는 디스플레이 패널의 일 측면에 게이트 드라이버 IC를 연결하고, 다른 한 측면에 RC 딜레이를 보상해주기 위한 게이트 드라이버 IC를 연결하여, 양 측면의 게이트 드라이버 IC를 통해 디스플레이 패널의 각 라인에 게이트 전원을 인가하는 방법을 사용하였다.However, when the size of the panel increases, such as a large LCD, the RC delay of each gate line also increases, and when the RC delay increases, there is a problem that non-uniformity of luminance on the screen increases. To solve this problem, conventionally, a gate driver IC is connected to one side of the display panel, and a gate driver IC for compensating the RC delay is connected to the other side of the display panel. A method of applying gate power to the line was used.

그러나, 이러한 방법은 게이트 드라이버 IC를 위한 베젤이 디스플레이 패널의 양 측면에 필수적으로 존재하여야 하기 때문에, 멀티 비전(multivision) 등 복수의 디스플레이 장치를 연결하여 사용하는 멀티 디스플레이 시스템에서 각 디스플레이 장치의 연결단에 존재하는 베젤로 인하여 시청에 어려움이 많았다. 또한, 드라이버 IC의 수가 두 배로 증가하기 때문에 제품의 가격 측면에서 경쟁력이 크게 떨어질 수 밖에 없었다.However, in this method, since the bezels for the gate driver IC must be present on both sides of the display panel, the connection terminal of each display device in a multi-display system that connects and uses a plurality of display devices such as multivision. There was a lot of difficulty in viewing due to the bezel that exists in. In addition, since the number of driver ICs doubled, the competitiveness of the product was inevitably reduced.

따라서, 이러한 문제점을 해결하기 위하여, 디스플레이 장치의 한 측면에만 게이트 드라이버 IC를 구비하더라도, RC 딜레이 없이 휘도의 불균일 현상을 보상하기 위한 솔루션이 요구되고 있다.Therefore, in order to solve this problem, even if a gate driver IC is provided on only one side of the display device, a solution for compensating for a luminance non-uniformity without RC delay is required.

본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 디스플레의 일 측에만 구비된 게이트 드라이버 IC를 이용하더라도 휘도 불균일 현상을 보상할 수 있는 디스플레이 장치 및 그 제어 방법을 제공함에 있다.The present invention has been conceived to solve the above-described problem, and an object of the present invention is to provide a display device capable of compensating for a luminance unevenness phenomenon even when a gate driver IC provided only on one side of the display is used, and a control method thereof. .

본 발명의 일 실시 예에 따른 디스플레이 장치는, 데이터 라인들 및 게이트 라인들이 교차하는 지점에 마련된 복수의 화소로 구성된 디스플레이 패널, 상기 디스플레이 패널의 일 측면에 배치되어, 상기 데이터 라인들에 데이터 전압을 인가하는 소스 드라이버(source driver) IC, 상기 디스플레이 패널의 상기 일 측면과 인접한 두 측면 중 어느 한 측면에만 배치되어, 상기 게이트 라인들에 게이트 구동 전압을 인가하는 게이트 드라이버(gate driver) IC 및 상기 복수의 화소 중 적어도 하나에 인가된 게이트 구동 전압을 피드백(feedback)받고, 상기 피드백 전압에 기초하여 상기 적어도 하나의 화소에 인가된 게이트 구동 전압의 왜곡을 검출하고, 상기 왜곡된 게이트 구동 전압을 보상하기 위해 상기 게이트 라인들에 인가되는 상기 게이트 구동 전압의 세기를 조정하여 상기 게이트 라인에 인가하는 제어부를 포함한다.A display device according to an embodiment of the present invention includes a display panel including a plurality of pixels provided at a point where data lines and gate lines cross, and is disposed on one side of the display panel to apply a data voltage to the data lines. A source driver IC to be applied, a gate driver IC disposed on only one of two sides adjacent to the one side of the display panel to apply a gate driving voltage to the gate lines, and the plurality of Receive feedback of a gate driving voltage applied to at least one of the pixels of, detect distortion of the gate driving voltage applied to the at least one pixel based on the feedback voltage, and compensate for the distorted gate driving voltage. And a control unit for adjusting the intensity of the gate driving voltage applied to the gate lines and applying it to the gate line.

또한, 상기 데이터 전압 및 상기 게이트 구동 전압이 인가되는 타이밍을 제어하기 위한 타이밍 컨트롤러(timing controller)를 더 포함할 수 있으며, 이때 상기 제어부는, 상기 타이밍 컨트롤러 및 상기 게이트 드라이버 IC 사이에 배치되어 상기 타이밍 컨트롤러로부터 인가되는 타이밍 신호에 따라 상기 세기가 조정된 게이트 구동 전압을 인가할 수 있다.In addition, a timing controller for controlling a timing at which the data voltage and the gate driving voltage are applied may be further included, wherein the controller is disposed between the timing controller and the gate driver IC to A gate driving voltage whose intensity is adjusted according to a timing signal applied from the controller may be applied.

또한, 상기 게이트 구동 전압은, 구형파 형태로 상기 게이트 라인들에 인가되며, 상기 제어부는, 상기 왜곡된 게이트 구동 전압에 의해 상기 적어도 하나의 화소에 발생되는 충전 시간 부족을 보상하기 위해, 상기 구형파에서 상기 충전 시간 부족이 발생된 구간의 전압의 세기를 증가시킬 수 있다.In addition, the gate driving voltage is applied to the gate lines in the form of a square wave, and the control unit is configured to compensate for a shortage of charging time generated in the at least one pixel due to the distorted gate driving voltage. The strength of the voltage in the section in which the shortage of the charging time occurs may be increased.

또한, 상기 제어부는, 상기 복수의 화소 중 상기 게이트 드라이버 IC에서 가장 먼 위치에 존재하는 적어도 하나의 화소에 인가된 게이트 구동 전압을 피드백받을 수 있다.In addition, the controller may receive feedback of a gate driving voltage applied to at least one pixel located farthest from the gate driver IC among the plurality of pixels.

또한, 상기 디스플레이 패널로 백라이트를 제공하기 위한 백라이트 유닛 및 상기 백라이트 유닛을 구동시키기 위한 백라이트 구동부를 더 포함하고, 상기 백라이트 구동부는, 상기 게이트 드라이버 IC에서 멀어지는 방향으로 상기 백라이트 유닛에 제공되는 백라이트의 휘도가 증가하도록 상기 백라이트 유닛을 구동시킬 수 있다.In addition, a backlight unit for providing a backlight to the display panel and a backlight driving unit for driving the backlight unit further include, wherein the backlight driving unit includes luminance of the backlight provided to the backlight unit in a direction away from the gate driver IC It is possible to drive the backlight unit so that is increased.

또한, 상기 제어부는, 상기 게이트 구동 전압이 상기 게이트 라인에 인가되는 시점마다, 동기화(Synchronization) 신호를 생성하여 상기 백라이트 구동부로 제공하고, 상기 백라이트 구동부는, 상기 수신된 동기화 신호에 기초하여 상기 게이트 구동 전압이 인가되는 시점에 상기 백라이트를 제공하도록 상기 백라이트 유닛을 구동시킬 수 있다.In addition, the control unit generates a synchronization signal at each time point when the gate driving voltage is applied to the gate line and provides it to the backlight driving unit, and the backlight driving unit includes the gate driving voltage based on the received synchronization signal. The backlight unit may be driven to provide the backlight when a driving voltage is applied.

또한, 상기 디스플레이 패널을 구성하는 각 화소의 위치에 따라, 상기 디스플레이 패널의 휘도를 일정하게 유지하기 위해 상기 각 화소에 조사되어야 하는 광원의 휘도 값이 각 화소 별로 매칭된 룩업 테이블(Loopup Table)을 저장하는 저장부를 더 포함하고, 상기 백라이트 구동부는, 상기 기 저장된 룩업 테이블을 이용하여 상기 백라이트 유닛을 구동시킬 수 있다.In addition, according to the position of each pixel constituting the display panel, a lookup table in which the luminance value of the light source to be irradiated to each pixel is matched for each pixel in order to keep the brightness of the display panel constant. A storage unit for storing may be further included, and the backlight driver may drive the backlight unit using the previously stored lookup table.

또한, 상기 백라이트 구동부는, 상기 백라이트의 휘도를 리니어(Linear)하게 증가시킬 수 있다.In addition, the backlight driver may linearly increase the luminance of the backlight.

또한, 상기 디스플레이 패널로 백라이트를 제공하기 위한 백라이트 유닛 및 상기 백라이트 유닛을 구동시키기 위한 백라이트 구동부를 더 포함하고, 상기 백라이트 유닛은, 상기 게이트 라인에 포함된 화소의 휘도가 일정하도록, 상기 게이트 라인에서의 광원의 위치가 조정되어 설계될 수 있다.In addition, a backlight unit for providing a backlight to the display panel and a backlight driving unit for driving the backlight unit further include, wherein the backlight unit includes, in the gate line, so that the luminance of the pixels included in the gate line is constant. The position of the light source can be adjusted and designed.

한편, 본 발명의 일 실시 예에 따른, 디스플레이 장치의 제어 방법은, 디스플레이 패널 상에서, 소스 드라이버 IC로부터 데이터 전압이 인가되는 데이터 라인들 및 게이트 드라이버 IC로부터 게이트 구동 전압이 인가되는 게이트 라인들이 교차하는 지점에 마련된 복수의 화소 중 적어도 하나에 인가된 게이트 구동 전압을 피드백(feedback)받는 단계, 상기 피드백 전압에 기초하여 상기 적어도 하나의 화소에 인가된 게이트 구동 전압의 왜곡을 검출하는 단계, 상기 왜곡된 게이트 구동 전압을 보상하기 위해 상기 게이트 라인들에 인가되는 상기 게이트 구동 전압의 세기를 조정하는 단계 및 상기 조정된 게이트 구동 전압을 상기 게이트 라인에 인가하는 단계를 포함한다.On the other hand, according to an embodiment of the present invention, a method of controlling a display device includes, on a display panel, data lines to which a data voltage is applied from a source driver IC and gate lines to which a gate driving voltage is applied from a gate driver IC. Feedback of a gate driving voltage applied to at least one of a plurality of pixels provided at a point, detecting distortion of a gate driving voltage applied to the at least one pixel based on the feedback voltage, the distorted And adjusting the intensity of the gate driving voltage applied to the gate lines to compensate for the gate driving voltage, and applying the adjusted gate driving voltage to the gate line.

또한, 상기 인가하는 단계는, 상기 데이터 전압 및 상기 게이트 구동 전압이 인가되는 타이밍을 제어하기 위한 타이밍 컨트롤러로부터 인가되는 타이밍 신호에 따라 상기 세기가 조정된 게이트 구동 전압을 인가할 수 있다.In the applying step, a gate driving voltage whose intensity is adjusted according to a timing signal applied from a timing controller for controlling a timing at which the data voltage and the gate driving voltage are applied may be applied.

또한, 상기 게이트 구동 전압은, 구형파 형태로 상기 게이트 라인들에 인가되며, 상기 조정하는 단계는, 상기 왜곡된 게이트 구동 전압에 의해 상기 적어도 하나의 화소에 발생되는 충전 시간 부족을 보상하기 위해 상기 구형파에서 상기 충전 시간 부족이 발생된 구간의 전압의 세기를 증가시킬 수 있다.In addition, the gate driving voltage is applied to the gate lines in the form of a square wave, and the adjusting may include the square wave in order to compensate for a shortage of charging time generated in the at least one pixel by the distorted gate driving voltage. In may increase the strength of the voltage in the section in which the shortage of the charging time occurs.

또한, 상기 피드백받는 단계는, 상기 복수의 화소 중 상기 게이트 드라이버 IC에서 가장 먼 위치에 존재하는 적어도 하나의 화소에 인가된 게이트 구동 전압을 피드백받을 수 있다.In addition, in the receiving of the feedback, a gate driving voltage applied to at least one pixel located farthest from the gate driver IC among the plurality of pixels may be fed back.

또한, 상기 게이트 드라이버 IC에서 멀어지는 방향으로 백라이트 유닛에 제공되는 백라이트의 휘도를 증가시키는 단계를 더 포함할 수 있다.Further, the step of increasing the brightness of the backlight provided to the backlight unit in a direction away from the gate driver IC may be further included.

또한, 상기 백라이트의 휘도를 증가시키는 단계는, 상기 게이트 구동 전압이 상기 게이트 라인에 인가되는 시점마다, 동기화(Synchronization) 신호를 생성하는 단계 및 상기 동기화 신호에 기초하여 상기 게이트 구동 전압이 인가되는 시점에 상기 백라이트를 제공하는 단계를 포함할 수 있다.Increasing the luminance of the backlight may include generating a synchronization signal each time the gate driving voltage is applied to the gate line, and when the gate driving voltage is applied based on the synchronization signal. It may include providing the backlight to.

또한, 상기 백라이트의 휘도를 증가시키는 단계는, 상기 디스플레이 패널을 구성하는 각 화소의 위치에 따라, 상기 디스플레이 패널의 휘도를 일정하게 유지하기 위해 상기 각 화소에 조사되어야 하는 광원의 휘도 값이 상기 각 화소 별로 매칭된 룩업 테이블(Loopup Table)을 이용하여 상기 백라이트의 휘도를 증가시킬 수 있다.In addition, in the step of increasing the luminance of the backlight, the luminance value of the light source to be irradiated to each pixel in order to keep the luminance of the display panel constant according to the position of each pixel constituting the display panel The luminance of the backlight may be increased by using a lookup table matched for each pixel.

또한, 상기 증가시키는 단계는, 상기 백라이트의 휘도를 리니어(Linear)하게 증가시킬 수 있다.In addition, the increasing step may linearly increase the luminance of the backlight.

상술한 본 발명의 다양한 실시 예에 따르면, 게이트 드라이버 IC를 디스플레이 패널의 일 측에만 구비하더라도, 신호 지연으로 인한 디스플레이 패널의 좌우 화소간의 표시 품질 차이를 개선할 수 있으므로 디스플레이 패널의 베젤 크기를 축소할 수 있다.According to various embodiments of the present invention described above, even if the gate driver IC is provided only on one side of the display panel, the difference in display quality between the left and right pixels of the display panel due to signal delay can be improved, so that the size of the bezel of the display panel can be reduced. I can.

도 1은 본 발명의 일 실시 예에 따른, 디스플레이 장치의 구성을 간략히 도시한 블록도,
도 2는 본 발명의 일 실시 예에 따른, 디스플레이 장치의 구성을 상세히 도시한 블록도,
도 3a는 본 발명의 일 실시 예에 따른, 게이트 구동 전압이 왜곡되어 충전 시간 부족이 발생하는 과정을 설명하기 위한 도면,
도 3b는 본 발명의 일 실시 예에 따른, 충전 시간이 보상될 수 있는 게이트 구동 전압의 파형을 설명하기 위한 도면,
도 4는 본 발명의 일 실시 예에 따른, 피드백에 따라 각 프레임에서의 충전 시간 부족을 보상하기 위한 게이트 구동 전압의 파형을 설명하기 위한 도면,
도 5a 및 도 5b는 본 발명의 다른 실시 예에 따른, 패널 휘도를 균일하게 하기 위해 백라이트의 위치에 따라 휘도를 조정하는 방법을 설명하기 위한 도면,
도 6은 본 발명의 일 실시 예에 따른, RC 딜레이 값에 따라 조정된 백라이트 휘도가 매칭된 룩업 테이블을 설명하기 위한 도면,
도 7은 본 발명의 일 실시 예에 따른, 디스플레이 장치의 제어 방법을 설명하기 위한 흐름도이다.
1 is a block diagram schematically showing a configuration of a display device according to an embodiment of the present invention;
2 is a block diagram showing in detail the configuration of a display device according to an embodiment of the present invention;
3A is a view for explaining a process in which a gate driving voltage is distorted and a shortage of charging time occurs according to an embodiment of the present invention;
3B is a diagram for explaining a waveform of a gate driving voltage capable of compensating for a charging time according to an embodiment of the present invention;
4 is a view for explaining a waveform of a gate driving voltage for compensating for a shortage of charging time in each frame according to a feedback according to an embodiment of the present invention;
5A and 5B are diagrams for explaining a method of adjusting luminance according to a position of a backlight in order to equalize panel luminance according to another embodiment of the present invention;
6 is a view for explaining a look-up table in which backlight luminance adjusted according to an RC delay value is matched according to an embodiment of the present invention;
7 is a flowchart illustrating a method of controlling a display device according to an embodiment of the present invention.

본 발명에 대하여 구체적으로 설명하기에 앞서, 본 명세서 및 도면의 기재 방법에 대하여 설명한다.Before describing the present invention in detail, a method of describing the present specification and drawings will be described.

먼저, 본 명세서 및 청구범위에서 사용되는 용어는 본 발명의 다양한 실시 예들에서의 기능을 고려하여 일반적인 용어들을 선택하였다. 하지만, 이러한 용어들은 당 분야에 종사하는 기술자의 의도나 법률적 또는 기술적 해석 및 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 일부 용어는 출원인이 임의로 선정한 용어일 수 있다. 이러한 용어에 대해서는 본 명세서에서 정의된 의미로 해석될 수 있으며, 구체적인 용어 정의가 없으면 본 명세서의 전반적인 내용 및 당해 기술 분야의 통상적인 기술 상식을 토대로 해석될 수도 있다.First, general terms used in the specification and claims are selected in consideration of functions in various embodiments of the present invention. However, these terms may vary depending on the intention of a technician in the field, legal or technical interpretation, and the emergence of new technologies. In addition, some terms may be terms arbitrarily selected by the applicant. These terms may be interpreted as the meanings defined in the present specification, and if there is no specific term definition, they may be interpreted based on the general contents of the present specification and common technical knowledge in the art.

또한, 본 명세서에 첨부된 각 도면에 기재된 동일한 참조 번호 또는 부호는 실질적으로 동일한 기능을 수행하는 부품 또는 구성요소를 나타낸다. 설명 및 이해의 편의를 위해서 서로 다른 실시 예들에서도 동일한 참조번호 또는 부호를 사용하여 설명하도록 한다. 즉, 복수의 도면에서 동일한 참조 번호를 가지는 구성 요소를 모두 도시하고 있다고 하더라도, 복수의 도면들이 하나의 실시 예를 의미하는 것은 아니다.In addition, the same reference numbers or numerals in each drawing attached to the present specification indicate parts or components that perform substantially the same function. For convenience of description and understanding, different embodiments will be described using the same reference numbers or symbols. That is, even if all the components having the same reference numerals are shown in a plurality of drawings, the plurality of drawings do not mean one embodiment.

또한, 본 명세서 및 청구범위에서는 구성요소들 간의 구별을 위하여 “제1”, “제2” 등과 같이 서수를 포함하는 용어가 사용될 수 있다. 이러한 서수는 동일 또는 유사한 구성 요소들을 서로 구별하기 위하여 사용하는 것이며, 이러한 서수 사용으로 인하여 용어의 의미가 한정 해석되어서는 안될 것이다. 일 예로, 이러한 서수와 결합된 구성 요소는 그 숫자에 의해 사용 순서나 배치 순서 등이 제한 해석되어서는 안된다. 필요에 따라서는, 각 서수들은 서로 교체되어 사용될 수도 있다.In addition, terms including ordinal numbers such as “first” and “second” may be used in the specification and claims to distinguish between components. These ordinal numbers are used to distinguish the same or similar constituent elements from each other, and the meaning of the term should not be limitedly interpreted due to the use of such ordinal numbers. For example, components combined with these ordinal numbers should not be interpreted as limiting the order of use or arrangement by the number. If necessary, each of the ordinal numbers may be used interchangeably.

본 명세서에서 단수의 표현은 문맥상 명백하게 다름을 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, “포함하다” 또는 “구성하다” 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.In the present specification, expressions in the singular include plural expressions unless the context clearly indicates otherwise. In the present application, terms such as "comprise" or "comprise" are intended to designate the existence of features, numbers, steps, actions, components, parts, or combinations thereof described in the specification, but one or more other It is to be understood that it does not preclude the presence or addition of features, numbers, steps, actions, components, parts, or combinations thereof.

본 발명의 실시 예에서 “모듈”, “유닛”, “부(Part)” 등과 같은 용어는 적어도 하나의 기능이나 동작을 수행하는 구성 요소를 지칭하기 위한 용어이며, 이러한 구성 요소는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어 및 소프트웨어의 결합으로 구현될 수도 있다. 또한, 복수의 “모듈”, “유닛”, “부(part)” 등은 각각이 개별적인 특정한 하드웨어로 구현될 필요가 있는 경우를 제외하고는, 적어도 하나의 모듈이나 칩으로 일체화되어 적어도 하나의 프로세서(미도시)로 구현될 수 있다.In an embodiment of the present invention, terms such as “module”, “unit”, “part” are terms used to refer to components that perform at least one function or operation, and these components are hardware or software. It may be implemented or may be implemented as a combination of hardware and software. In addition, a plurality of “modules”, “units”, and “parts” are integrated into at least one module or chip, and at least one processor, except when each needs to be implemented as individual specific hardware. It can be implemented as (not shown).

또한, 본 발명의 실시 예에서, 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적인 연결뿐 아니라, 다른 매체를 통한 간접적인 연결의 경우도 포함한다. 또한 어떤 부분이 어떤 구성 요소를 포함한다는 의미는, 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있다는 것을 의미한다.In addition, in an embodiment of the present invention, when a part is connected to another part, this includes not only a direct connection but also an indirect connection through another medium. In addition, the meaning that a certain part includes a certain component means that other components may be further included rather than excluding other components unless specifically stated to the contrary.

이하에서는 도면을 참조하여 본 발명에 대해 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 일 실시 예에 따른, 디스플레이 장치의 구성을 간략히 도시한 블록도이다.1 is a block diagram schematically illustrating a configuration of a display device according to an embodiment of the present invention.

본 발명의 디스플레이 장치(100)는 TV를 포함하여 이미지 처리가 가능한 다양한 종류의 모니터, 스마트 폰(Smart Phone), 휴대 단말(Portable Terminal), 이동 단말(Mobile Terminal), 개인 정보 단말(Personal Digital Assistant: PDA), PMP(Portable Multimedia Player) 단말, 컴퓨터, 노트북 컴퓨터, 노트 패드(Note Pad), 와이브로(Wibro) 단말, 타블렛 PC(Tablet PC), 스마트 TV 등으로 구현될 수 있다.The display device 100 of the present invention includes various types of monitors capable of image processing including a TV, a smart phone, a portable terminal, a mobile terminal, and a personal digital assistant. : PDA), PMP (Portable Multimedia Player) terminal, computer, notebook computer, note pad (Note Pad), Wibro (Wibro) terminal, tablet PC (Tablet PC), can be implemented as a smart TV.

도 1에 따르면 본 발명의 일 실시 에에 따른 디스플레이 장치(100)는 디스플레이 패널(110), 소스 드라이버 IC(Integrated Circuit)(120), 게이트 드라이버 IC(130) 및 제어부(140)를 포함한다.Referring to FIG. 1, a display device 100 according to an embodiment of the present invention includes a display panel 110, a source driver integrated circuit (IC) 120, a gate driver IC 130, and a control unit 140.

디스플레이 패널(110)은 화상 데이터를 표시하는 구성이다. 여기서, 디스플레이 패널(110)은 게이트 라인을 패널상에 실장한 GIP(Gate In Panel) 구조로 구현된다. 대표적인 예로서, 디스플레이 패널(110)은 박막 트랜지스터형 액정 디스플레이(TFT LCD: Thin Film Transistor Liquid Crystal Display) 패널로 구현됨이 바람직하다. 그러나, 본 발명의 기술적 특징이 적용될 수 있는 디스플레이 패널이라면 이에 한정되지 않고 다양한 디스플레이 패널로 본 발명의 범위가 확대될 수 있다.The display panel 110 is a component that displays image data. Here, the display panel 110 is implemented in a GIP (Gate In Panel) structure in which a gate line is mounted on the panel. As a representative example, the display panel 110 is preferably implemented as a thin film transistor liquid crystal display (TFT LCD) panel. However, any display panel to which the technical features of the present invention can be applied is not limited thereto, and the scope of the present invention may be extended to various display panels.

일반적으로 박막 트랜지스터형 액정 디스플레이 패널은 매트릭스형 화소 구조를 가진다. 예를 들어, 다수의 게이트 라인과 데이터 라인들이 서로 수직으로 교차하며, 각 게이트 라인과 데이터 라인 사이에 화소 영역이 형성되어 있다. 또한, 이 화소 영역에는 박막 트랜지스터와 액정이 구성되어 화면을 표시한다. 이러한 화소를 구성하는 전극층 중 상부 전극을 화소 전극(Pixel electrode)이라고 하고, 하부 전극을 대향 전극(counter electrode)이라고 한다. 게이트 라인에 인가되는 게이트 전압의 레벨에 따라 박막 트랜지스터의 온/오프가 제어되며, 박막 트랜지스터가 턴온되면, 데이터 라인을 통해 인가되는 데이터 전압이 해당 화소의 화소 전극에 전달되고, 이 데이터 전압과 대향 전극에 인가되는 전압과의 차이에 따라 해당 화소의 계조 표시(gray display)가 이루어진다.In general, a thin film transistor type liquid crystal display panel has a matrix type pixel structure. For example, a plurality of gate lines and data lines perpendicularly cross each other, and a pixel region is formed between each gate line and the data line. In addition, a thin film transistor and a liquid crystal are formed in this pixel region to display a screen. Among the electrode layers constituting such a pixel, the upper electrode is referred to as a pixel electrode, and the lower electrode is referred to as a counter electrode. The on/off of the thin film transistor is controlled according to the level of the gate voltage applied to the gate line, and when the thin film transistor is turned on, the data voltage applied through the data line is transferred to the pixel electrode of the pixel and is opposite to the data voltage. A gray display of the pixel is performed according to a difference from the voltage applied to the electrode.

한편, 이러한 디스플레이 패널(110)에는 소스 드라이버 IC(120) 및 게이트 드라이버 IC(130)가 연결된다. 이들 소스 드라이버 IC(120) 및 게이트 드라이버 IC(130)를 통해 게이트 구동 전압과 데이터 전압이 디스플레이 패널(110)에 각각 공급된다. 디스플레이 패널에 있어서, 소스 드라이버 IC와 게이트 드라이버 IC의 배치 방법으로는 하나의 소스 드라이버 IC와 하나의 게이트 드라이버 IC가 디스플레이 패널의 어느 한 쪽에만 배치되는 싱글 뱅크(single bank) 구조와, 두 개의 소스 드라이버 IC 및 두 개의 게이트 드라이버 IC가 디스플레이 패널의 양 쪽에 배치되는 듀얼 뱅크(dual bank) 구조로 나뉘어진다.Meanwhile, the source driver IC 120 and the gate driver IC 130 are connected to the display panel 110. A gate driving voltage and a data voltage are respectively supplied to the display panel 110 through the source driver IC 120 and the gate driver IC 130. In the display panel, the source driver IC and the gate driver IC are arranged in a single bank structure in which one source driver IC and one gate driver IC are arranged on only one side of the display panel, and two sources. The driver IC and the two gate driver ICs are divided into a dual bank structure that is disposed on both sides of the display panel.

디스플레이 패널이 대형화될수록, 멀티 비전(multi-vision) 기술이 발달할수록 소스 드라이버 IC와 게이트 드라이버 IC가 차지하는 면적을 줄여야 할 필요성이 있으므로, 싱글 뱅크 구조가 더 바람직하나, 싱글 뱅크 구조의 디스플레이 패널에서는 게이트 라인에서의 신호 지연이 문제가 되어 싱글 뱅크 구조는 널리 사용되지 못하고 있다.As the display panel becomes larger and the multi-vision technology develops, it is necessary to reduce the area occupied by the source driver IC and the gate driver IC. Therefore, a single bank structure is more preferable. However, in a single bank display panel, the gate The signal delay in the line is a problem, so the single bank structure is not widely used.

구체적으로, 게이트 드라이버 IC가 디스플레이 패널의 왼쪽에 배치될 때, 어느 임의의 게이트 라인에 게이트 구동 전압이 인가되면, 게이트 라인의 가장 오른쪽 지점에서 실제로 측정되는 게이트 구동 전압은 게이트 라인의 가장 왼쪽 지점에서 실제로 측정되는 게이트 전압보다 훨씬 더 지연된 파형을 가진다. 이러한 게이트 구동 전압의 지연으로 인해, 각 지점의 화소 영역에서는 킥백 전압(kibkback voltage)이 달라진다. 이는 게이트 구동 전압의 지연된 파형이 인가되는 소정의 시간동안 해당 위치에서의 화소의 박막 트랜지스터를 통해 전하가 공급되기 때문으로, 동일한 계조의 데이터 전압이 한 라인의 화소에 인가되더라도, 게이트 드라이버 IC와 가장 가까운 왼쪽 화소와 게이트 드라이버 IC와 가장 먼 오른쪽 화소에 충전되는 전압이 달라진다. 이러한 충전되는 전압의 차이는 디스플레이 패널의 좌우 간 휘도 차이로 인한 표시 품질 저하 외에도, 액정 물질에 대한 직류 스트레스(DC stress), 잔상 문제를 일으켜서 화질을 저하시키는 원인으로 작용하였다.Specifically, when the gate driver IC is disposed on the left side of the display panel, when a gate driving voltage is applied to any gate line, the gate driving voltage actually measured at the rightmost point of the gate line is at the leftmost point of the gate line. It has a much more delayed waveform than the actually measured gate voltage. Due to the delay in the gate driving voltage, the kickback voltage varies in the pixel region at each point. This is because charge is supplied through the thin film transistor of the pixel at the corresponding position for a predetermined time when the delayed waveform of the gate driving voltage is applied. Even if the data voltage of the same gray scale is applied to the pixel of one line, the gate driver IC and the The voltage charged to the nearest left pixel, the gate driver IC, and the far right pixel differs. The difference in voltage to be charged caused not only the display quality deterioration due to the difference in luminance between the left and right of the display panel, but also DC stress and afterimage problems on the liquid crystal material, which caused the image quality to deteriorate.

제어부(140)는 이러한 문제점을 해결하기 위한 구성으로, 디스플레이 장치(100)의 전반적인 동작을 제어하는 기능을 수행한다.The controller 140 is a component for solving this problem, and performs a function of controlling the overall operation of the display device 100.

구체적으로, 제어부(140)는 복수의 화소 중 적어도 하나에 인가된 게이트 구동 전압을 피드백(feedback)받고, 피드백 전압에 기초하여 적어도 하나의 화소에 인가된 게이트 구동 전압의 왜곡을 검출할 수 있다. 제어부(140)는 왜곡된 게이트 구동 전압을 보상하기 위하여, 게이트 라인들에 인가되는 게이트 구동 전압의 세기를 조정하여 게이트 라인에 인가할 수 있다.Specifically, the controller 140 may receive feedback of a gate driving voltage applied to at least one of the plurality of pixels, and detect distortion of the gate driving voltage applied to at least one pixel based on the feedback voltage. In order to compensate for the distorted gate driving voltage, the controller 140 may adjust the intensity of the gate driving voltage applied to the gate lines and apply it to the gate line.

즉, 게이트 라인에 포함된 화소 중 적어도 하나는 제어부(140)와 연결되며, 실제로 인가된 게이트 구동 전압을 피드백 전압으로 제어부(140)에 전달할 수 있다. 여기서, 제어부(140)에 피드백 전압을 피드백하는 화소는, 게이트 라인에 포함된 화소 중 게이트 구동 전압의 왜곡이 가장 크게 발생하는 화소, 즉 게이트 드라이버 IC(130)로부터 가장 먼 위치에 존재하는 화소임이 바람직하다.That is, at least one of the pixels included in the gate line is connected to the controller 140, and may transmit the actually applied gate driving voltage to the controller 140 as a feedback voltage. Here, the pixel that feeds back the feedback voltage to the control unit 140 is a pixel in which the distortion of the gate driving voltage occurs most among pixels included in the gate line, that is, a pixel located at a position farthest from the gate driver IC 130. desirable.

도 2는 본 발명의 일 실시 예에 따른, 디스플레이 장치의 구성을 상세히 도시한 블록도이다.2 is a block diagram illustrating in detail a configuration of a display device according to an embodiment of the present invention.

도 2에 따르면, 타이밍 컨트롤러(timing controller)(150)는 데이터 전압 및 게이트 구동 전압이 인가되는 타이밍을 제어하기 위한 구성이다. 구체적으로, 타이밍 컨트롤러(150)는 색신호인 RGB 데이터와 수평동기신호(H-SYNC), 수직동기신호(V-SYNC), 클럭신호(MCLK) 및 데이터 인에이블 신호(DE) 등을 입력받는다. 그리고, 전압 발생부(미도시)에서 공급된 전압들을 입력받아 이들 신호들의 타이밍을 조정하는 한편, 디스플레이 패널(110)의 구동을 위해 필요한 신호들을 생성할 수 있다.Referring to FIG. 2, a timing controller 150 is a component for controlling timing when a data voltage and a gate driving voltage are applied. Specifically, the timing controller 150 receives RGB data, which is a color signal, a horizontal synchronization signal (H-SYNC), a vertical synchronization signal (V-SYNC), a clock signal MCLK, a data enable signal DE, and the like. In addition, while receiving voltages supplied from a voltage generator (not shown), timing of these signals may be adjusted, signals required for driving the display panel 110 may be generated.

또한, 타이밍 컨트롤러(150)는 소스 드라이버 IC(120)의 인터페이스 사양에 맞도록 RGB 데이터의 포맷을 변환하고, 변환된 RGB’ 데이터를 소스 드라이버 IC(120)로 출력한다. 또한, 타이밍 컨트롤러(150)는 데이터 제어 신호(예를 들어, 출력개시신호(TP), 수평개시신호(STH) 및 클럭신호(HCLK)를 소스 드라이버 IC(120)로 출력하고, 게이트 제어 신호(예를 들어, 수직개시신호(STV), 게이트 클럭신호(CPV), 및 출력 인에이블 신호(OE))를 게이트 드라이버 IC(130)로 출력한다.In addition, the timing controller 150 converts the format of RGB data to meet the interface specification of the source driver IC 120 and outputs the converted RGB' data to the source driver IC 120. In addition, the timing controller 150 outputs a data control signal (for example, an output start signal TP, a horizontal start signal STH), and a clock signal HCLK to the source driver IC 120, and the gate control signal ( For example, a vertical start signal (STV), a gate clock signal (CPV), and an output enable signal (OE) are output to the gate driver IC 130.

소스 드라이버 IC(120)는 타이밍 컨트롤러(150)를 통해 전압 발생부에서 생성된 계조 전압을 받아들여 RGB 데이터에 따라 적절한 계조 전압을 선택하고, 디스플레이 패널(110)에 인가할 수 있도록 변환하여 디스플레이 패널(110)의 각 데이터 라인에 인가할 수 있다.The source driver IC 120 receives the gradation voltage generated by the voltage generator through the timing controller 150, selects an appropriate gradation voltage according to RGB data, and converts it so that it can be applied to the display panel 110. It can be applied to each of the 110 data lines.

구체적으로, 소스 드라이버 IC(120)는 타이밍 컨트롤러(150)로부터 제공되는 데이터 제어 신호(TP, STH, HCLK)에 응답해서 생성된 계조 전압들 중 RGB’ 데이터에 대응되는 계조 전압들을 선택하고, 선택된 계조 전압들을 데이터 신호로서 디스플레이 패널(110)의 각 데이터 라인들에 인가한다.Specifically, the source driver IC 120 selects gray voltages corresponding to RGB' data among gray voltages generated in response to data control signals TP, STH, and HCLK provided from the timing controller 150, and Gray voltages are applied as data signals to respective data lines of the display panel 110.

게이트 드라이버 IC(130)는 타이밍 컨트롤러(150)를 통해 전압 발생부에서 생성된 게이트 전압을 받아들여 디스플레이 패널(110)에 인가할 수 있도록 적절히 변환한 후, 디스플레이 패널(110)의 각 게이트 라인에 인가할 수 있다.The gate driver IC 130 receives the gate voltage generated by the voltage generator through the timing controller 150 and converts it appropriately so that it can be applied to the display panel 110, and then to each gate line of the display panel 110. Can be approved.

구체적으로, 게이트 드라이버 IC(130)는 게이트 온 전압(Von)과 게이트 오프 전압(Voff)을 입력받고, 타이밍 컨트롤러(150)로부터 제공되는 게이트 제어 신호(STV, CPV, OE)에 응답해서 순차적으로 게이트 온 전압(Von)을 갖는 게이트 구동 전압을 출력한다. 게이트 구동 전압은 디스플레이 패널(110)의 게이트 라인들에 순차적으로 인가되어 게이트 라인을 순차적으로 스캐닝한다. 이때, 디스플레이 장치(100)는 입력 전압을 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)으로 변환하여 출력하는 레귤레이터가 더 구비될 수 있다.Specifically, the gate driver IC 130 receives the gate-on voltage Von and the gate-off voltage Voff, and sequentially in response to the gate control signals STV, CPV, OE provided from the timing controller 150. A gate driving voltage having a gate-on voltage Von is output. The gate driving voltage is sequentially applied to the gate lines of the display panel 110 to sequentially scan the gate lines. In this case, the display apparatus 100 may further include a regulator that converts the input voltage into a gate-on voltage Von and a gate-off voltage Voff and outputs the converted voltage.

각 게이트 라인들에 게이트 신호들이 순차적으로 인가되면, 이에 동기하여 각 데이터 라인들에 데이터 신호들이 인가되게 된다. 이 중 선택된 게이트 라인에 게이트 신호가 인가되면, 선택된 게이트 라인에 연결된 박막 트랜지스터(Tr)는 해당 게이트 신호에 응답하여 턴온된다. 턴온된 박막 트랜지스터(Tr)가 연결된 데이터 라인으로 데이터 신호가 인가되면, 인가된 데이터 신호는 턴온된 박막 트랜지스터(Tr)를 거쳐 액정 커패시터와 스토리지 커패시터에 충전되게 된다.When gate signals are sequentially applied to each of the gate lines, data signals are applied to each data line in synchronization therewith. When a gate signal is applied to the selected gate line, the thin film transistor Tr connected to the selected gate line is turned on in response to the gate signal. When a data signal is applied to the data line to which the turned-on thin film transistor Tr is connected, the applied data signal is charged in the liquid crystal capacitor and the storage capacitor through the turned-on thin film transistor Tr.

액정 커패시터는 충전된 전압에 따라 액정의 광 투과율을 조절한다. 스토리지 커패시터는 박막 트랜지스터(Tr)의 턴온시 데이터 신호를 축적하고, 박막 트랜지스터(Tr)의 턴오프시 축적된 데이터 신호를 액정 커패시터에 인가하여 액정 커패시터의 충전을 유지시킬 수 있다. 이러한 방식을 통해 디스플레이 패널(110)은 영상을 표시할 수 있다.The liquid crystal capacitor adjusts the light transmittance of the liquid crystal according to the charged voltage. The storage capacitor may accumulate a data signal when the thin film transistor Tr is turned on, and apply the data signal accumulated when the thin film transistor Tr is turned off to the liquid crystal capacitor to maintain charging of the liquid crystal capacitor. Through this method, the display panel 110 may display an image.

한편, 도 2에 도시된 바와 같이, 타이밍 컨트롤러(150)와 게이트 드라이버 IC(130) 사이에 제어부(140)가 배치할 수 있다. 제어부(140)는 타이밍 컨트롤러(150)로부터 데이터 전압 및 게이트 구동 전압이 인가되는 타이밍을 제어하기 위한 타이밍 신호를 전달받을 수 있다.Meanwhile, as shown in FIG. 2, the control unit 140 may be disposed between the timing controller 150 and the gate driver IC 130. The controller 140 may receive a timing signal for controlling timing when the data voltage and the gate driving voltage are applied from the timing controller 150.

제어부(140)는 타이밍 컨트롤러(150)로부터 인가되는 타이밍 신호에 따라 세기가 조정된 게이트 구동 전압을 게이트 라인에 인가할 수 있다. 제어부(140)는 세기가 조정된 게이트 구동 전압을 게이트 라인에 인가함으로써, 인가된 게이트 구동 전압이 왜곡되더라도 원래의 게이트 구동 전압에 따라 각 화소의 충전 시간을 보상할 수 있다는 점에서 보상 회로라고도 명명할 수 있다.The controller 140 may apply a gate driving voltage whose intensity is adjusted according to a timing signal applied from the timing controller 150 to the gate line. The control unit 140 is also referred to as a compensation circuit in that it can compensate the charging time of each pixel according to the original gate driving voltage even if the applied gate driving voltage is distorted by applying the gate driving voltage whose intensity is adjusted to the gate line. can do.

여기서, 게이트 구동 전압은, 구형파 형태로 게이트 라인들에 인가되며, 제어부(140)는 왜곡된 게이트 구동 전압에 의해 적어도 하나의 화소에 발생되는 충전 시간 부족을 보상하기 위해, 구형파에서 충전 시간 부족이 발생된 구간의 전압의 세기를 증가시킬 수 있다. 이때, 구형파는 게이트가 OFF에서 ON으로 변경된 시점부터 일정 시간 후(OFF-ON 구간), 게이트가 ON에서 OFF로 변경된 시점부터 일정 시간 전에 해당하는 구간(ON-OFF 구간)의 전압의 세기를 원래의 구형파의 세기보다 높은 형태일 수 있다. 이에 대한 구체적인 내용은 도 3과 관련하여 후술하기로 한다.Here, the gate driving voltage is applied to the gate lines in the form of a square wave, and the control unit 140 compensates for the shortage of charging time generated in at least one pixel by the distorted gate driving voltage. The intensity of the voltage in the generated section can be increased. At this time, the square wave has the original voltage intensity of the corresponding section (ON-OFF section) after a certain period of time from the point when the gate is changed from OFF to ON (OFF-ON section), and a certain time before the point when the gate is changed from ON to OFF. It may be of a form higher than the intensity of the square wave. Detailed information about this will be described later with reference to FIG. 3.

전압 발생부(미도시)는 디스플레이 패널(110)의 구동에 필요한 전압, 즉, 게이트 On/Off 전압, 계조 전압, 대향 전극 전압을 생성하여 타이밍 컨트롤러(150)에 공급할 수 있다.The voltage generator (not shown) may generate a voltage required for driving the display panel 110, that is, a gate on/off voltage, a grayscale voltage, and a counter electrode voltage, and supply the voltage to the timing controller 150.

한편, 디스플레이 패널(TFT-LCD 패널)(110)은 백라이트 유닛(160) 및 백라이트 구동부(170)로부터 백라이트를 제공받을 수 있다.Meanwhile, the display panel (TFT-LCD panel) 110 may receive a backlight from the backlight unit 160 and the backlight driver 170.

백라이트 유닛(160)은 디스플레이 패널(110)의 후면에 배치되고, 백라이트 구동부(170)로부터 공급되는 구동 신호에 응답하여 디스플레이 패널(110)에 원하는 휘도의 광을 공급할 수 있다. 백라이트 유닛(160)은 복수의 광원을 구비할 수 있으며, 복수의 광원은 발광 다이오드(Light Emitting Diode: LED)로 이루어질 수 있다. 또한, 복수의 발광 다이오드는 복수의 블록을 형성하는 인쇄회로기판 상에 서로 직렬 연결될 수 있다.The backlight unit 160 is disposed on the rear surface of the display panel 110 and may supply light of a desired luminance to the display panel 110 in response to a driving signal supplied from the backlight driver 170. The backlight unit 160 may include a plurality of light sources, and the plurality of light sources may be formed of a light emitting diode (LED). In addition, a plurality of light emitting diodes may be connected in series to each other on a printed circuit board forming a plurality of blocks.

백라이트 구동부(170)는 인에이블 신호에 응답하여 클럭신호 및 클럭신호에 동기하는 휘도 데이터 신호를 생성할 수 있다. 휘도 데이터 신호에는 백라이트 유닛(160)의 휘도를 제어하기 위한 휘도 정보가 포함된다.The backlight driver 170 may generate a clock signal and a luminance data signal synchronous to the clock signal in response to the enable signal. The luminance data signal includes luminance information for controlling the luminance of the backlight unit 160.

도 3a는 본 발명의 일 실시 예에 따른, 게이트 구동 전압이 왜곡되어 충전 시간 부족이 발생하는 과정을 설명하기 위한 도면이다.3A is a view for explaining a process in which a gate driving voltage is distorted and a shortage of charging time occurs according to an embodiment of the present invention.

도 3a에 도시된 바와 같이, 일 수평 주사 기간(일 프레임) 동안 게이트 드라이버 IC(130)를 통해 인가되는 게이트 구동 전압은 구형파 형태의 파형(31)을 가지며, 그 펄스는 각 화소를 충전하기 위한 충분한 충전시간을 가질 수 있는 폭으로 형성된다. 게이트 구동 전압의 진폭은 FET 소자의 게이트 온 레벨보다 높도록 형성된다. 게이트 구동 전압이 디스플레이 패널(110)의 각 게이트 라인으로 인가되면, RC 딜레이(RC delay)에 따른 왜곡현상이 발생하며, 이러한 왜곡은 각 화소에서의 충전 특성을 약화시킬 수 있다.As shown in FIG. 3A, the gate driving voltage applied through the gate driver IC 130 during one horizontal scanning period (one frame) has a waveform 31 in the form of a square wave, and the pulse is used to charge each pixel. It is formed in a width that can have sufficient charging time. The amplitude of the gate driving voltage is formed to be higher than the gate-on level of the FET device. When the gate driving voltage is applied to each gate line of the display panel 110, a distortion phenomenon occurs due to an RC delay, and such distortion may weaken charging characteristics in each pixel.

보다 상세하게, 게이트 구동 전압의 파형이 왜곡되면서, 하이레벨 구간이 짧아지는 파형(32)으로 바뀌게 되고 이에 따라 화소의 충전 시간도 부족해지게 된다. 이러한 현상은 신호 지연이 심할수록 더 두드러지게 된다. 특히, 게이트 라인을 구성하는 복수의 화소 중 게이트 드라이버 IC(130)에서 가장 먼 위치에 존재하는 화소에서 이러한 왜곡이 심해지게 된다. 따라서, 화소의 충분한 충전 시간을 확보할 수 없게 되므로, 대비비(contrast ratio) 저하, 휘도 균일성 불량 등의 문제가 발생하게 되며, 특히 고전압 구동(high voltage driving)과 같이 데이터 전압의 진폭이 클 경우에 이러한 현상이 더욱 심각해진다.In more detail, as the waveform of the gate driving voltage is distorted, the high-level period is changed to a waveform 32 that is shortened, thereby reducing the charging time of the pixel. This phenomenon becomes more pronounced as the signal delay increases. Particularly, among the plurality of pixels constituting the gate line, such distortion becomes severe in a pixel located farthest from the gate driver IC 130. Therefore, it is not possible to secure a sufficient charging time for the pixels, so problems such as a decrease in contrast ratio and poor luminance uniformity occur. In particular, the amplitude of the data voltage is large, such as high voltage driving. In some cases, this phenomenon becomes more serious.

도 3b는 본 발명의 일 실시 예에 따른, 충전 시간이 보상될 수 있는 게이트 구동 전압의 파형을 설명하기 위한 도면이다.3B is a diagram illustrating a waveform of a gate driving voltage capable of compensating for a charging time according to an embodiment of the present invention.

도 3b에 따르면, 제어부(140)는 왜곡된 게이트 구동 전압에 의해 적어도 하나의 화소에 발생되는 충전 시간 부족을 보상하기 위해, 구형파에서 충전 시간 부족이 발생된 구간의 전압의 세기를 증가시켜 인가하도록 제어할 수 있다. 구체적으로, 게이트 구동 전압의 파형에서 충전 시간 부족이 발생하는 구간, 즉 왜곡이 발생되어 충전 시간의 손실이 일어나는 구간의 진폭이 게이트 온 레벨 전압보다 높게 형성될 수 있다. 이때, 충전 시간의 손실이 일어나는 구간의 진폭은 왜곡이 발생되더라도 충분한 충전 시간을 가질 수 있는 하이레벨 구간이 보장되도록 높게 형성될 수 있다.According to FIG. 3B, the controller 140 increases and applies the voltage in the section in which the shortage of the charge time occurs in the square wave in order to compensate for the shortage of charging time generated in at least one pixel by the distorted gate driving voltage. Can be controlled. Specifically, in the waveform of the gate driving voltage, an amplitude of a section in which a shortage of charge time occurs, that is, a section in which a loss of charge time occurs due to distortion, may be formed higher than the gate-on level voltage. In this case, the amplitude of the section in which the loss of the charging time occurs may be formed to be high so that a high-level section capable of having a sufficient charging time is ensured even when distortion occurs.

도 3b에 도시된 바와 같이, 제어부(140)는 왜곡에 의한 손실을 보상할 수 있는 파형(33)을 가지는 게이트 구동 전압을 디스플레이 패널(110)의 각 게이트 라인에 인가할 수 있다. 이때, 게이트 구동 전압은 게이트 라인의 각 화소를 지나면서 왜곡된 파형(34)을 가지는 게이트 구동 전압으로 변할 수 있다.3B, the controller 140 may apply a gate driving voltage having a waveform 33 capable of compensating for a loss due to distortion to each gate line of the display panel 110. In this case, the gate driving voltage may change to a gate driving voltage having a distorted waveform 34 passing through each pixel of the gate line.

왜곡된 파형(34)을 가지는 게이트 구동 전압은 왜곡되더라도 왜곡되기 전의 게이트 구동 전압의 충전 시간을 확보하고 있으므로, RC 딜레이에 의한 충전 전압 차이가 거의 발생하지 않을 수 있다. 또한, 단순히 구형파의 진폭의 세기를 증가시키는 것이 아닌, 왜곡되는 구간의 진폭 세기만 증가시킴으로써, 각 화소에 과도한 전압이 인가되는 것이 방지될 수 있다. 이에 따라, RC 딜레이에 따라 왜곡이 발생하더라도 각 화소의 충전 시간을 확보할 수 있다.Even if the gate driving voltage having the distorted waveform 34 is distorted, since the charging time of the gate driving voltage before distortion is secured, a difference in charging voltage due to the RC delay may hardly occur. In addition, by not simply increasing the amplitude of the square wave, but only increasing the amplitude of the distorted section, excessive voltage can be prevented from being applied to each pixel. Accordingly, even if distortion occurs according to the RC delay, the charging time of each pixel can be secured.

이하에서는, 상술한 바와 같이, 왜곡을 보상할 수 있는 보상된 게이트 구동 전압을 편의상 보상 게이트 구동 전압이라고 명명하기로 한다.Hereinafter, as described above, a compensated gate driving voltage capable of compensating for distortion will be referred to as a compensation gate driving voltage for convenience.

도 4는 본 발명의 일 실시 예에 따른, 피드백에 따라 각 프레임에서의 충전 시간 부족을 보상하기 위한 게이트 구동 전압의 파형을 설명하기 위한 도면이다.4 is a diagram illustrating a waveform of a gate driving voltage for compensating for a shortage of charging time in each frame according to a feedback according to an exemplary embodiment of the present invention.

도 4에 도시된 바와 같이, 제어부(140)는 각 프레임마다 각 게이트 라인에 보상 게이트 구동 전압을 인가할 수 있다. 이때, 각 게이트 라인에 인가되는 보상 게이트 구동 전압은 각 프레임마다 게이트 구동 전압이 왜곡되는 정도에 따라 그 형태가 다를 수 있다.As shown in FIG. 4, the controller 140 may apply a compensation gate driving voltage to each gate line for each frame. In this case, the compensation gate driving voltage applied to each gate line may have a different shape depending on the degree to which the gate driving voltage is distorted for each frame.

구체적으로, 일 프레임에서 첫 번째 게이트 구동 전압이 게이트 라인에 인가되는 경우, 게이트 구동 전압의 파형(41)의 OFF-ON 구간 및 ON-OFF 구간은 게이트 온 레벨(점선)보다 제1 높이만큼 높은 형태를 가질 수 있다. 또한, 차순의 프레임에서 두 번째 게이트 구동 전압이 게이트 라인에 인가되는 경우, 게이트 구동 전압의 파형(42)의 OFF-ON 구간 및 ON-OFF 구간은 게이트 온 레벨보다 제2 높이만큼 높은 형태를 가질 수 있다. 즉, 각 프레임마다 인가되는 보상 게이트 구동 전압은 서로 다른 형태를 가질 수 있으며, 보상 게이트 구동 전압의 형태는 이전 프레임으로부터 피드백되는 게이트 구동 전압에 의해 결정될 수 있다.Specifically, when the first gate driving voltage is applied to the gate line in one frame, the OFF-ON period and the ON-OFF period of the waveform 41 of the gate driving voltage are higher than the gate-on level (dotted line) by the first height. It can have a shape. In addition, when the second gate driving voltage is applied to the gate line in the next frame, the OFF-ON period and the ON-OFF period of the waveform 42 of the gate driving voltage have a shape higher than the gate-on level by a second height. I can. That is, the compensation gate driving voltage applied to each frame may have a different shape, and the shape of the compensation gate driving voltage may be determined by the gate driving voltage fed back from the previous frame.

구체적으로, 제어부(140)는 게이트 라인의 복수의 화소 중 적어도 하나에 인가된 게이트 구동 전압을 피드백(feedback)받을 수 있다. 바람직하게는, 제어부(140)는 각 게이트 라인의 복수의 화소 중 게이트 드라이버 IC(130)에서 가장 먼 위치에 존재하는 적어도 하나의 화소에 인가된 게이트 구동 전압을 피드백받을 수 있다. 제어부(140)는 게이트 라인에서 가장 마지막으로 게이트 구동 전압을 인가받는 화소로부터 실제 인가된 게이트 구동 전압을 전달받고, 전달받은 게이트 구동 전압에 기초하여 왜곡 정도를 검출할 수 있다. 제어부(140)는 왜곡이 없는 상태의 정상 게이트 구동 전압을 참조하여 해당 화소에 인가된 게이트 구동 전압의 왜곡분을 정량화하고, 해당 전압의 왜곡분만큼 보상된 보상 게이트 구동 전압을 생성할 수 있다. 생성된 보상 게이트 구동 전압은 차순의 프레임에서 게이트 라인에 인가되어 해당 프레임에서의 충전 전압차를 감소시킬 수 있다.Specifically, the controller 140 may receive feedback of a gate driving voltage applied to at least one of a plurality of pixels of a gate line. Preferably, the controller 140 may receive feedback of a gate driving voltage applied to at least one pixel located at a position furthest from the gate driver IC 130 among a plurality of pixels of each gate line. The controller 140 may receive the actually applied gate driving voltage from the pixel to which the gate driving voltage is applied last in the gate line, and detect the degree of distortion based on the received gate driving voltage. The controller 140 may quantify the distortion of the gate driving voltage applied to the corresponding pixel by referring to the normal gate driving voltage without distortion, and generate a compensation gate driving voltage compensated by the distortion of the corresponding voltage. The generated compensation gate driving voltage is applied to the gate line in a next frame to reduce a charge voltage difference in a corresponding frame.

피드백된 게이트 구동 전압에 기초하여 검출된 왜곡분에 따라 보상 게이트 구동 전압의 파형이 결정되므로, 각각의 프레임에서의 보상 게이트 구동 전압은 다른 형태를 가질 수 있다.Since the waveform of the compensation gate driving voltage is determined according to the detected distortion based on the feedback gate driving voltage, the compensation gate driving voltage in each frame may have a different shape.

도 5a 및 도 5b는 본 발명의 다른 실시 예에 따른, 패널 휘도를 균일하게 하기 위해 백라이트의 위치에 따라 휘도를 조정하는 방법을 설명하기 위한 도면이다.5A and 5B are diagrams for explaining a method of adjusting luminance according to a position of a backlight in order to equalize panel luminance according to another exemplary embodiment of the present invention.

도 5a는 디스플레이 패널로 백라이트를 제공하는 백라이트 유닛이 화소의 위치에 상관 없이 일정한 휘도를 제공하는 경우의 백라이트 휘도를 나타낸 것이다.5A illustrates backlight luminance when a backlight unit providing a backlight to a display panel provides a constant luminance regardless of a position of a pixel.

도 5a의 (a)에 따르면, 백라이트의 위치에 따른 구동 전압의 세기를 그래프로 나타낼 수 있다. 그래프에서 가로축은 하나의 게이트 라인에서 각 화소에 대응되는 백라이트 유닛(160)의 위치를, 세로축은 각각의 위치에서의 백라이트 구동부(170)의 구동 전압의 세기를 나타낸다. 이와 같이, 백라이트 구동부(170)가 백라이트 유닛(160)의 위치에 상관없이 일정한 구동 전압을 인가하는 것이 일반적이다.According to (a) of FIG. 5A, the intensity of the driving voltage according to the position of the backlight may be represented as a graph. In the graph, the horizontal axis represents the position of the backlight unit 160 corresponding to each pixel in one gate line, and the vertical axis represents the intensity of the driving voltage of the backlight driver 170 at each position. As described above, it is common for the backlight driver 170 to apply a constant driving voltage regardless of the position of the backlight unit 160.

본 발명의 다른 실시 예에 따르면, 백라이트 유닛(160)의 위치에 따라 서로 다른 세기의 구동 전압을 인가하여 충전 시간 차이에 의한 휘도 차이를 최소화할 수 있다. 구체적으로, 도 5a의 (b)에 도시된 바와 같이 백라이트 유닛(160)의 위치에 상관없이 일정한 구동 전압이 백라이트 유닛(160)에 인가되는 경우, 백라이트 유닛의 휘도와 디스플레이 패널의 휘도 간에는 서로 차이가 발생할 수 있다. 구체적으로, 일 게이트 라인에서 게이트 드라이버 IC(130)로부터 먼 화소의 휘도는 가까운 화소보다 RC 딜레이에 의한 충전 시간 차에 의해 휘도가 상대적으로 낮을 수 있다.According to another embodiment of the present invention, driving voltages having different strengths are applied according to the position of the backlight unit 160 to minimize a difference in luminance due to a difference in charging time. Specifically, as shown in (b) of FIG. 5A, when a constant driving voltage is applied to the backlight unit 160 regardless of the position of the backlight unit 160, there is a difference between the brightness of the backlight unit and the brightness of the display panel. Can occur. Specifically, the luminance of a pixel far from the gate driver IC 130 in one gate line may have a relatively lower luminance than a nearby pixel due to a charging time difference due to an RC delay.

이에 따라, 도 5b의 (a)에 도시된 바와 같이 백라이트 구동부(170)는 게이트 드라이버 IC(130)에서 멀어지는 방향으로 백라이트 유닛(160)에 제공되는 백라이트의 휘도가 증가하도록 백라이트 유닛(160)을 구동시킬 수 있다. 이때, 백라이트 구동부(170)는 백라이트의 휘도를 리니어(Linear)하게 증가시키거나 또는 넌리니어(non-linear)하게 증가시킬 수 있다.Accordingly, as shown in (a) of FIG. 5B, the backlight driver 170 controls the backlight unit 160 to increase the brightness of the backlight provided to the backlight unit 160 in a direction away from the gate driver IC 130. Can be driven. In this case, the backlight driver 170 may increase the brightness of the backlight linearly or non-linearly.

이 경우, 게이트 드라이버 IC(130)에서 멀어지는 방향으로 휘도가 증가하는 백라이트 유닛(160)에 의해, 충전 시간 부족에 의한 휘도 불균형이 보상될 수 있다. 따라서, 도 5b의 (b)에 도시된 바와 같이, 디스플레이 패널(110)의 휘도가 게이트 드라이버 IC(130)로부터의 거리에 상관 없이 균일하게 유지될 수 있도록 백라이트 유닛(160)에서 제공되는 휘도가 게이트 드라이버 IC(130)에서 멀어지는 방향으로 증가될 수 있다. 즉, 백라이트 구동부(170)는 백라이트 구동 전압이 백라이트 유닛(160)의 위치마다 다르게 인가되도록 구동하여, 디스플레이 패널(110)의 좌우 휘도 불균형을 보상할 수 있다.In this case, due to the backlight unit 160 whose luminance increases in a direction away from the gate driver IC 130, luminance imbalance due to insufficient charging time may be compensated. Therefore, as shown in (b) of FIG. 5B, the brightness provided by the backlight unit 160 is uniform so that the brightness of the display panel 110 is uniformly maintained regardless of the distance from the gate driver IC 130. It may increase in a direction away from the gate driver IC 130. That is, the backlight driver 170 may be driven so that the backlight driving voltage is applied differently for each position of the backlight unit 160, thereby compensating for the left-right luminance imbalance of the display panel 110.

디스플레이 패널(110)의 좌우 휘도 불균형을 보상할 수 있도록 백라이트 유닛(16)에 포함된 각 광원에서 제공되는 휘도 값은 제조 과정에서 기 설정되어 저장되는 것일 수 있다.A luminance value provided from each light source included in the backlight unit 16 may be preset and stored in a manufacturing process to compensate for the left-right luminance imbalance of the display panel 110.

이때, 디스플레이 장치(100)는 저장부(미도시)를 더 포함하고, 저장부는 디스플레이 패널(110)을 구성하는 각 화소의 위치에 따라, 디스플레이 패널(110)의 휘도를 일정하게 유지하기 위해 각 화소에 조사되어야 하는 광원의 휘도 값이 각 화소 별로 매칭된 룩업 테이블(Lookup Table)이 저장할 수 있다.In this case, the display device 100 further includes a storage unit (not shown), and the storage unit is configured to maintain a constant luminance of the display panel 110 according to a position of each pixel constituting the display panel 110. A lookup table in which a luminance value of a light source to be irradiated to a pixel is matched for each pixel may be stored.

도 6은 본 발명의 일 실시 예에 따른, RC 딜레이 값에 따라 조정된 백라이트 휘도가 매칭된 룩업 테이블을 설명하기 위한 도면이다. 도 6에 도시된 바와 같이, 백라이트 구동부(170)는 저장부에 저장된 룩업 테이블을 이용하여 백라이트 유닛(160)을 구동시킬 수 있다. 6 is a diagram for describing a lookup table in which backlight luminance adjusted according to an RC delay value is matched according to an embodiment of the present invention. As shown in FIG. 6, the backlight driving unit 170 may drive the backlight unit 160 using a lookup table stored in the storage unit.

도 6에 도시된 바와 같이, 룩업 테이블은 RC 딜레이 값이 큰 화소일수록 조정된 백라이트의 휘도가 커지도록 매칭되어 저장된다. RC 딜레이에 따른 백라이트 유닛(160)의 휘도는 디스플레이 장치(100)의 설계 및 제작 과정에서 측정되어 기 설정된 값으로 저장된 것일 수 있다.As shown in FIG. 6, the lookup table is matched and stored so that the luminance of the adjusted backlight increases as the RC delay value increases. The luminance of the backlight unit 160 according to the RC delay may be measured during the design and manufacturing process of the display device 100 and stored as a preset value.

한편, 도 6에서는 대응되는 휘도가 매칭되어 저장된 네 개의 RC 딜레이 값에 대해서만 도시하였으나, 좀 더 세분화된 RC 딜레이 값에 대응되는 각각의 백라이트의 휘도 값이 저장될 수 있음은 자명할 것이다.Meanwhile, in FIG. 6, only four RC delay values stored by matching corresponding luminances are illustrated, but it will be apparent that the luminance values of each backlight corresponding to a more subdivided RC delay value may be stored.

또한, 본 발명의 다른 실시 예로서, 백라이트 유닛(160)은 각 게이트 라인에 포함된 화소의 휘도가 일정하도록, 게이트 라인에서의 광원의 위치가 조정되어 설계될 수 있다.In addition, as another embodiment of the present invention, the backlight unit 160 may be designed by adjusting the position of the light source in the gate line so that the luminance of the pixels included in each gate line is constant.

즉, 디스플레이 장치(100)는 게이트 라인에 포함된 각 화소에 백라이트를 제공하는 광원의 간격을 조정하여, 게이트 드라이버 IC(130)로부터 가까운 거리에 있는 광원은 간격을 넓게 하고, 게이트 드라이버 IC(130)로부터 먼 거리에 있는 광원은 간격을 좁게 하여 배치될 수 있다.That is, the display device 100 adjusts the spacing of light sources that provide backlights to each pixel included in the gate line, so that the light sources at a close distance from the gate driver IC 130 increase the spacing, and the gate driver IC 130 A light source at a distance from) can be arranged with a narrow gap.

이에 따라, 게이트 드라이버 IC(130)로부터 먼 거리에 있는 광원에 의한 백라이트 휘도는 게이트 드라이버 IC(130)로부터 가까운 거리에 있는 광원에 의한 백라이트 휘도보다 높을 수 밖에 없다. 따라서, 이러한 휘도 차이가 충전 시간 차이에 의한 휘도 차이를 상쇄하여 디스플레이 패널(110)의 휘도 불균형을 보완할 수 있다. 이때, RC 딜레이에 따른 백라이트 유닛(160)의 휘도는 디스플레이 장치(100)의 설계 및 제작 과정에서 측정되며, 백라이트 유닛(160)의 각 광원은 측정된 휘도 값에 기초하여 디스플레이 패널(110)의 휘도가 균일하도록 간격이 조정되어 배치된 것일 수 있다.Accordingly, the brightness of the backlight by the light source at a distance from the gate driver IC 130 is inevitably higher than the brightness of the backlight by the light source at a distance from the gate driver IC 130. Accordingly, the difference in luminance can compensate for the luminance imbalance of the display panel 110 by canceling the difference in luminance caused by the difference in charging time. At this time, the luminance of the backlight unit 160 according to the RC delay is measured during the design and manufacturing process of the display device 100, and each light source of the backlight unit 160 is based on the measured luminance value. It may be arranged with an interval adjusted so that the luminance is uniform.

도 7은 본 발명의 일 실시 예에 따른, 디스플레이 장치의 제어 방법을 설명하기 위한 흐름도이다.7 is a flowchart illustrating a method of controlling a display device according to an embodiment of the present invention.

먼저, 디스플레이 패널 상에서, 소스 드라이버 IC로부터 데이터 전압이 인가되는 데이터 라인들 및 게이트 드라이버 IC로부터 게이트 구동 전압이 인가되는 게이트 라인들이 서로 교차하는 지점에 마련된 복수의 화소 중 적어도 하나에 인가된 게이트 구동 전압을 피드백받는다(S710). 여기서, 게이트 구동 전압은 구형파 형태로 인가될 수 있다.First, on a display panel, a gate driving voltage applied to at least one of a plurality of pixels provided at a point where the data lines to which the data voltage is applied from the source driver IC and the gate lines to which the gate driving voltage is applied from the gate driver IC cross each other. The feedback is received (S710). Here, the gate driving voltage may be applied in the form of a square wave.

이때, 복수의 화소 중 게이트 드라이버 IC에서 가장 먼 위치에 존재하는 적어도 하나의 화소에 인가된 게이트 구동 전압을 피드백받을 수 있다.In this case, the gate driving voltage applied to at least one pixel located farthest from the gate driver IC among the plurality of pixels may be fed back.

이 후, 피드백 전압에 기초하여 적어도 하나의 화소에 인가된 게이트 구동 전압의 왜곡을 검출한다(S720).Thereafter, distortion of the gate driving voltage applied to at least one pixel is detected based on the feedback voltage (S720).

이 후, 왜곡된 게이트 구동 전압을 보상하기 위해 게이트 라인들에 인가되는 게이트 구동 전압의 세기를 조정한다(S730). 이때, 왜곡된 게이트 구동 전압에 의해 적어도 하나의 화소에 발생되는 충전 시간 부족을 보상하기 위해 구형파에서 충전 시간 부족이 발생된 구간의 전압의 세기를 증가시킬 수 있다.After that, the intensity of the gate driving voltage applied to the gate lines is adjusted to compensate for the distorted gate driving voltage (S730). In this case, in order to compensate for the shortage of charging time generated in at least one pixel due to the distorted gate driving voltage, the intensity of the voltage in the section in which the shortage of charging time occurs in the square wave may be increased.

이 후, 조정된 게이트 구동 전압을 게이트 라인에 인가한다(S740). 이때, 데이터 전압 및 게이트 구동 전압이 인가되는 타이밍을 제어하기 위한 타이밍 컨트롤러로부터 인가되는 타이밍 신호에 따라 세기가 조정된 게이트 구동 전압을 인가할 수 있다.After that, the adjusted gate driving voltage is applied to the gate line (S740). In this case, a gate driving voltage whose intensity is adjusted according to a timing signal applied from a timing controller for controlling timing at which the data voltage and the gate driving voltage are applied may be applied.

또한, 게이트 드라이버 IC에서 멀어지는 방향으로 백라이트 유닛에 제공되는 백라이트의 휘도를 증가시킬 수 있다. 또한, 이때 게이트 구동 전압이 게이트 라인에 인가되는 시점마다, 동기화(Synchronization) 신호를 생성하고 생성된 동기화 신호에 기초하여 게이트 구동 전압이 인가되는 시점에 백라이트를 제공할 수 있다. 또한, 이 경우 디스플레이 패널을 구성하는 각 화소의 위치에 따라, 디스플레이 패널의 휘도를 일정하게 유지하기 위해 각 화소에 조사되어야 하는 광원의 휘도 값이 각 화소 별로 매칭된 룩업 테이블(Lookup Table)을 이용하여 백라이트 휘도를 증가시킬 수 있다. 여기서, 백라이트의 휘도는 리니어(Linear)하게 증가될 수 있다.Also, the brightness of the backlight provided to the backlight unit may be increased in a direction away from the gate driver IC. In addition, at this time, a synchronization signal may be generated each time the gate driving voltage is applied to the gate line, and a backlight may be provided at a time when the gate driving voltage is applied based on the generated synchronization signal. In addition, in this case, according to the position of each pixel constituting the display panel, a lookup table in which the luminance value of the light source to be irradiated to each pixel is matched for each pixel is used to keep the brightness of the display panel constant. Thus, the brightness of the backlight can be increased. Here, the luminance of the backlight may be linearly increased.

이상과 같이 본 발명의 다양한 실시 예에 따르면, 디스플레이 패널의 좌우 화소간 충전 전압량의 차이를 감소시킴으로써, 게이트 라인에서의 신호 지연으로 인한 휘도의 균일도 저하 문제를 개선할 수 있다.As described above, according to various embodiments of the present disclosure, by reducing a difference in the amount of charging voltage between left and right pixels of the display panel, a problem of lowering the uniformity of luminance due to signal delay in the gate line may be improved.

상술한 다양한 실시 예에 따른 제어 방법은 프로그램으로 구현되어 다양한 기록 매체에 저장될 수 있다. 즉, 각종 프로세서에 의해 처리되어 상술한 다양한 제어 방법을 실행할 수 있는 컴퓨터 프로그램이 기록 매체에 저장된 상태로 사용될 수도 있다.The control method according to the various embodiments described above may be implemented as a program and stored in various recording media. That is, a computer program that is processed by various processors and capable of executing the various control methods described above may be used in a state stored in a recording medium.

일 예로, 디스플레이 패널 상에서, 소스 드라이버 IC로부터 데이터 전압이 인가되는 데이터 라인들 및 게이트 드라이버 IC로부터 게이트 구동 전압이 인가되는 게이트 라인들이 교차하는 지점에 마련된 복수의 화소 중 적어도 하나에 인가된 게이트 구동 전압을 피드백(feedback)받는 단계, 피드백 전압에 기초하여 적어도 하나의 화소에 인가된 게이트 구동 전압의 왜곡을 검출하는 단계, 왜곡된 게이트 구동 전압을 보상하기 위해 게이트 라인들에 인가되는 게이트 구동 전압의 세기를 조정하는 단계 및 세기가 조정된 게이트 구동 전압을 상기 게이트 라인에 인가하는 단계를 수행하는 프로그램이 저장된 비일시적 판독 가능 매체(non-transitory computer readable medium)가 제공될 수 있다.For example, on the display panel, a gate driving voltage applied to at least one of a plurality of pixels provided at a point where data lines to which a data voltage is applied from a source driver IC and gate lines to which a gate driving voltage is applied from a gate driver IC intersect Receiving a feedback, detecting distortion of the gate driving voltage applied to at least one pixel based on the feedback voltage, the intensity of the gate driving voltage applied to the gate lines to compensate for the distorted gate driving voltage A non-transitory computer readable medium may be provided in which a program for performing the step of adjusting and applying the gate driving voltage whose intensity is adjusted to the gate line is stored.

비일시적 판독 가능 매체란 레지스터, 캐쉬, 메모리 등과 같이 짧은 순간 동안 데이터를 저장하는 매체가 아니라 반영구적으로 데이터를 저장하며, 기기에 의해 판독(reading)이 가능한 매체를 의미한다. 구체적으로는, 상술한 다양한 어플리케이션 또는 프로그램들은 CD, DVD, 하드 디스크, 블루레이 디스크, USB, 메모리카드, ROM 등과 같은 비일시적 판독 가능 매체에 저장되어 제공될 수 있다.The non-transitory readable medium refers to a medium that stores data semi-permanently and can be read by a device, not a medium that stores data for a short moment, such as a register, cache, or memory. Specifically, the above-described various applications or programs may be provided by being stored in a non-transitory readable medium such as a CD, DVD, hard disk, Blu-ray disk, USB, memory card, and ROM.

또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.In addition, although the preferred embodiments of the present invention have been illustrated and described above, the present invention is not limited to the specific embodiments described above, and the technical field to which the present invention belongs without departing from the gist of the present invention claimed in the claims. In addition, various modifications are possible by those of ordinary skill in the art, and these modifications should not be individually understood from the technical spirit or prospect of the present invention.

110: 디스플레이 패널 120: 소스 드라이버 IC
130: 게이트 드라이버 IC 140: 타이밍 컨트롤러
150: 제어부 160: 백라이트 유닛
170: 백라이트 구동부
110: display panel 120: source driver IC
130: gate driver IC 140: timing controller
150: control unit 160: backlight unit
170: backlight driver

Claims (18)

디스플레이 장치에 있어서,
데이터 라인들 및 게이트 라인들이 교차하는 지점에 마련된 복수의 화소로 구성된 디스플레이 패널;
상기 디스플레이 패널의 일 측면에 배치되어, 상기 데이터 라인들에 데이터 전압을 인가하는 소스 드라이버(source driver) IC;
상기 디스플레이 패널의 상기 일 측면과 인접한 두 측면 중 어느 한 측면에만 배치되어, 상기 게이트 라인들에 게이트 구동 전압을 인가하는 게이트 드라이버(gate driver) IC; 및
상기 복수의 화소 중 적어도 하나에 인가된 게이트 구동 전압을 피드백(feedback)받고, 상기 피드백 전압에 기초하여 상기 적어도 하나의 화소에 인가된 게이트 구동 전압의 왜곡을 검출하고, 상기 왜곡된 게이트 구동 전압을 보상하기 위해 상기 게이트 라인들에 인가되는 상기 게이트 구동 전압의 세기를 조정하여 상기 게이트 라인에 인가하는 제어부;를 포함하고,
상기 게이트 드라이버 IC는,
off-on 구간 및 on-off 구간이 게이트 온 구간보다 높은 레벨을 갖는 게이트 구동 전압을 생성하는, 디스플레이 장치.
In the display device,
A display panel including a plurality of pixels provided at a point where data lines and gate lines intersect;
A source driver IC disposed on one side of the display panel to apply a data voltage to the data lines;
A gate driver IC disposed on only one of two adjacent side surfaces of the display panel to apply a gate driving voltage to the gate lines; And
A gate driving voltage applied to at least one of the plurality of pixels is fed back, a distortion of a gate driving voltage applied to the at least one pixel is detected based on the feedback voltage, and the distorted gate driving voltage is Including; a control unit for adjusting the intensity of the gate driving voltage applied to the gate lines to compensate for applying to the gate line; and
The gate driver IC,
The display device, wherein the off-on period and the on-off period generate a gate driving voltage having a level higher than that of the gate-on period.
제1항에 있어서,
상기 데이터 전압 및 상기 게이트 구동 전압이 인가되는 타이밍을 제어하기 위한 타이밍 컨트롤러(timing controller);를 더 포함하고,
상기 제어부는,
상기 타이밍 컨트롤러 및 상기 게이트 드라이버 IC 사이에 배치되어 상기 타이밍 컨트롤러로부터 인가되는 타이밍 신호에 따라 상기 세기가 조정된 게이트 구동 전압을 인가하는, 디스플레이 장치.
The method of claim 1,
A timing controller for controlling a timing at which the data voltage and the gate driving voltage are applied; further comprising,
The control unit,
The display device, which is disposed between the timing controller and the gate driver IC to apply a gate driving voltage whose intensity is adjusted according to a timing signal applied from the timing controller.
제1항에 있어서,
상기 게이트 구동 전압은, 구형파 형태로 상기 게이트 라인들에 인가되며,
상기 제어부는,
상기 왜곡된 게이트 구동 전압에 의해 상기 적어도 하나의 화소에 발생되는 충전 시간 부족을 보상하기 위해, 상기 구형파에서 상기 충전 시간 부족이 발생된 구간의 전압의 세기를 증가시키는, 디스플레이 장치.
The method of claim 1,
The gate driving voltage is applied to the gate lines in the form of a square wave,
The control unit,
In order to compensate for a shortage of charging time generated in the at least one pixel due to the distorted gate driving voltage, the intensity of a voltage in a section in which the shortage of the charging time occurs in the square wave is increased.
제1항에 있어서,
상기 제어부는,
상기 복수의 화소 중 상기 게이트 드라이버 IC에서 가장 먼 위치에 존재하는 적어도 하나의 화소에 인가된 게이트 구동 전압을 피드백받는, 디스플레이 장치.
The method of claim 1,
The control unit,
A display device, wherein a gate driving voltage applied to at least one pixel located farthest from the gate driver IC among the plurality of pixels is fed back.
제1항에 있어서,
상기 디스플레이 패널로 백라이트를 제공하기 위한 백라이트 유닛; 및
상기 백라이트 유닛을 구동시키기 위한 백라이트 구동부;를 더 포함하고,
상기 백라이트 구동부는,
상기 게이트 드라이버 IC에서 멀어지는 방향으로 상기 백라이트 유닛에 제공되는 백라이트의 휘도가 증가하도록 상기 백라이트 유닛을 구동시키는, 디스플레이 장치.
The method of claim 1,
A backlight unit for providing a backlight to the display panel; And
Further comprising; a backlight driving unit for driving the backlight unit,
The backlight driver,
The display device, wherein the backlight unit is driven to increase the brightness of a backlight provided to the backlight unit in a direction away from the gate driver IC.
제5항에 있어서,
상기 제어부는,
상기 게이트 구동 전압이 상기 게이트 라인에 인가되는 시점마다, 동기화(Synchronization) 신호를 생성하여 상기 백라이트 구동부로 제공하고,
상기 백라이트 구동부는,
상기 수신된 동기화 신호에 기초하여 상기 게이트 구동 전압이 인가되는 시점에 상기 백라이트를 제공하도록 상기 백라이트 유닛을 구동시키는, 디스플레이 장치.
The method of claim 5,
The control unit,
Whenever the gate driving voltage is applied to the gate line, a synchronization signal is generated and provided to the backlight driver,
The backlight driver,
Driving the backlight unit to provide the backlight when the gate driving voltage is applied based on the received synchronization signal.
제6항에 있어서,
상기 디스플레이 패널을 구성하는 각 화소의 위치에 따라, 상기 디스플레이 패널의 휘도를 일정하게 유지하기 위해 상기 각 화소에 조사되어야 하는 광원의 휘도 값이 각 화소 별로 매칭된 룩업 테이블(Loopup Table)을 저장하는 저장부;를 더 포함하고,
상기 백라이트 구동부는,
상기 기 저장된 룩업 테이블을 이용하여 상기 백라이트 유닛을 구동시키는, 디스플레이 장치.
The method of claim 6,
According to the position of each pixel constituting the display panel, to keep the luminance of the display panel constant, a lookup table in which the luminance value of the light source to be irradiated to each pixel is matched for each pixel is stored. It further includes a storage unit,
The backlight driver,
A display device for driving the backlight unit using the pre-stored lookup table.
제5항에 있어서,
상기 백라이트 구동부는,
상기 백라이트의 휘도를 리니어(Linear)하게 증가시키는, 디스플레이 장치.
The method of claim 5,
The backlight driver,
A display device for linearly increasing the luminance of the backlight.
제1항에 있어서,
상기 디스플레이 패널로 백라이트를 제공하기 위한 백라이트 유닛; 및
상기 백라이트 유닛을 구동시키기 위한 백라이트 구동부;를 더 포함하고,
상기 백라이트 유닛은,
상기 게이트 라인에 포함된 화소의 휘도가 일정하도록, 상기 게이트 라인에서의 광원의 위치가 조정되어 설계된, 디스플레이 장치.
The method of claim 1,
A backlight unit for providing a backlight to the display panel; And
Further comprising; a backlight driving unit for driving the backlight unit,
The backlight unit,
The display device, wherein the position of the light source in the gate line is adjusted so that the luminance of the pixel included in the gate line is constant.
디스플레이 장치의 제어 방법에 있어서,
디스플레이 패널 상에서, 소스 드라이버 IC로부터 데이터 전압이 인가되는 데이터 라인들 및 게이트 드라이버 IC로부터 게이트 구동 전압이 인가되는 게이트 라인들이 교차하는 지점에 마련된 복수의 화소 중 적어도 하나에 인가된 게이트 구동 전압을 피드백(feedback)받는 단계;
상기 피드백 전압에 기초하여 상기 적어도 하나의 화소에 인가된 게이트 구동 전압의 왜곡을 검출하는 단계;
상기 왜곡된 게이트 구동 전압을 보상하기 위해 상기 게이트 라인들에 인가되는 상기 게이트 구동 전압의 세기를 조정하는 단계; 및
상기 세기가 조정된 게이트 구동 전압을 상기 게이트 라인에 인가하는 단계;를 포함하고,
상기 세기가 조정된 게이트 구동 전압은
off-on 구간 및 on-off 구간이 게이트 온 구간보다 높은 레벨을 갖는 게이트 구동 전압인, 제어 방법.
In the control method of the display device,
On the display panel, a gate driving voltage applied to at least one of a plurality of pixels provided at a point where the data lines to which the data voltage is applied from the source driver IC and the gate lines to which the gate driving voltage is applied from the gate driver IC intersect is fed back ( feedback) receiving step;
Detecting distortion of a gate driving voltage applied to the at least one pixel based on the feedback voltage;
Adjusting an intensity of the gate driving voltage applied to the gate lines to compensate for the distorted gate driving voltage; And
And applying a gate driving voltage whose intensity is adjusted to the gate line; and
The gate driving voltage whose intensity is adjusted is
The control method, wherein the off-on period and the on-off period are gate driving voltages having a higher level than the gate-on period.
제10항에 있어서,
상기 인가하는 단계는,
상기 데이터 전압 및 상기 게이트 구동 전압이 인가되는 타이밍을 제어하기 위한 타이밍 컨트롤러로부터 인가되는 타이밍 신호에 따라 상기 세기가 조정된 게이트 구동 전압을 인가하는, 제어 방법.
The method of claim 10,
The applying step,
And applying a gate driving voltage whose intensity is adjusted according to a timing signal applied from a timing controller for controlling a timing at which the data voltage and the gate driving voltage are applied.
제11항에 있어서,
상기 게이트 구동 전압은, 구형파 형태로 상기 게이트 라인들에 인가되며,
상기 조정하는 단계는,
상기 왜곡된 게이트 구동 전압에 의해 상기 적어도 하나의 화소에 발생되는 충전 시간 부족을 보상하기 위해 상기 구형파에서 상기 충전 시간 부족이 발생된 구간의 전압의 세기를 증가시키는, 제어 방법.
The method of claim 11,
The gate driving voltage is applied to the gate lines in the form of a square wave,
The adjusting step,
And increasing the intensity of a voltage in a section in which the shortage of the charging time occurs in the square wave in order to compensate for a shortage of charging time generated in the at least one pixel by the distorted gate driving voltage.
제11항에 있어서,
상기 피드백받는 단계는,
상기 복수의 화소 중 상기 게이트 드라이버 IC에서 가장 먼 위치에 존재하는 적어도 하나의 화소에 인가된 게이트 구동 전압을 피드백받는, 제어 방법.
The method of claim 11,
The step of receiving the feedback,
A control method for receiving feedback of a gate driving voltage applied to at least one pixel located farthest from the gate driver IC among the plurality of pixels.
제11항에 있어서,
상기 게이트 드라이버 IC에서 멀어지는 방향으로 백라이트 유닛에 제공되는 백라이트의 휘도를 증가시키는 단계;를 더 포함하는, 제어 방법.
The method of claim 11,
Increasing the brightness of the backlight provided to the backlight unit in a direction away from the gate driver IC; and further comprising.
제14항에 있어서,
상기 백라이트의 휘도를 증가시키는 단계는,
상기 게이트 구동 전압이 상기 게이트 라인에 인가되는 시점마다, 동기화(Synchronization) 신호를 생성하는 단계; 및
상기 동기화 신호에 기초하여 상기 게이트 구동 전압이 인가되는 시점에 상기 백라이트를 제공하는 단계;를 포함하는, 제어 방법.
The method of claim 14,
Increasing the brightness of the backlight,
Generating a synchronization signal each time the gate driving voltage is applied to the gate line; And
And providing the backlight at a time when the gate driving voltage is applied based on the synchronization signal.
제15항에 있어서,
상기 백라이트의 휘도를 증가시키는 단계는,
상기 디스플레이 패널을 구성하는 각 화소의 위치에 따라, 상기 디스플레이 패널의 휘도를 일정하게 유지하기 위해 상기 각 화소에 조사되어야 하는 광원의 휘도 값이 상기 각 화소 별로 매칭된 룩업 테이블(Loopup Table)을 이용하여 상기 백라이트의 휘도를 증가시키는, 제어 방법.
The method of claim 15,
Increasing the brightness of the backlight,
According to the position of each pixel constituting the display panel, a lookup table in which the luminance value of the light source to be irradiated to each pixel is matched for each pixel is used to maintain the brightness of the display panel constant. Thereby increasing the brightness of the backlight.
제14항에 있어서,
상기 증가시키는 단계는,
상기 백라이트의 휘도를 리니어(Linear)하게 증가시키는, 제어 방법.
The method of claim 14,
The increasing step,
The control method of increasing the brightness of the backlight linearly.
프로세서에 의해 처리되어 제10항 내지 제17항 중 어느 한 항에 따른 제어 방법을 실행하기 위하여, 기록 매체에 저장된 컴퓨터 프로그램.A computer program stored in a recording medium for processing by a processor to execute the control method according to any one of claims 10 to 17.
KR1020150173468A 2015-06-10 2015-12-07 Display apparatus and control method thereof KR102185696B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US15/171,025 US10366666B2 (en) 2015-06-10 2016-06-02 Display apparatus and method for controlling the same
EP16807831.9A EP3259751B1 (en) 2015-06-10 2016-06-10 Display apparatus and method for controlling the same
PCT/KR2016/006152 WO2016200191A1 (en) 2015-06-10 2016-06-10 Display apparatus and method for controlling the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562173582P 2015-06-10 2015-06-10
US62/173,582 2015-06-10

Publications (2)

Publication Number Publication Date
KR20160145471A KR20160145471A (en) 2016-12-20
KR102185696B1 true KR102185696B1 (en) 2020-12-02

Family

ID=57734419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150173468A KR102185696B1 (en) 2015-06-10 2015-12-07 Display apparatus and control method thereof

Country Status (2)

Country Link
EP (1) EP3259751B1 (en)
KR (1) KR102185696B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102417204B1 (en) * 2017-10-11 2022-07-06 삼성디스플레이 주식회사 Display device and driving method thereof
KR102472083B1 (en) * 2018-03-14 2022-11-30 삼성디스플레이 주식회사 Display device
TWI767654B (en) * 2021-04-16 2022-06-11 友達光電股份有限公司 Display device and driving method thereof
KR102584486B1 (en) * 2021-10-29 2023-10-04 한양대학교 산학협력단 Display panel and controlling method thereof
CN114637148B (en) * 2022-05-10 2022-10-11 惠科股份有限公司 Array substrate, liquid crystal display panel and control method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009230108A (en) * 2008-02-29 2009-10-08 Canon Inc Drive circuit of display panel and display apparatus
US20100245317A1 (en) * 2009-03-26 2010-09-30 Chunghwa Picture Tubes, Ltd. Device for tuning output enable signal and method thereof
US20130147856A1 (en) * 2011-12-09 2013-06-13 Cheng-Hsu CHOU Display driving method, driving module and display apparatus
US20130235011A1 (en) * 2012-03-06 2013-09-12 Poshen Lin LCD Panel Driving Method, Display Drive Circuit, and LCD Device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013073428A1 (en) * 2011-11-15 2013-05-23 シャープ株式会社 Display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009230108A (en) * 2008-02-29 2009-10-08 Canon Inc Drive circuit of display panel and display apparatus
US20100245317A1 (en) * 2009-03-26 2010-09-30 Chunghwa Picture Tubes, Ltd. Device for tuning output enable signal and method thereof
US20130147856A1 (en) * 2011-12-09 2013-06-13 Cheng-Hsu CHOU Display driving method, driving module and display apparatus
US20130235011A1 (en) * 2012-03-06 2013-09-12 Poshen Lin LCD Panel Driving Method, Display Drive Circuit, and LCD Device

Also Published As

Publication number Publication date
EP3259751B1 (en) 2021-05-19
KR20160145471A (en) 2016-12-20
EP3259751A1 (en) 2017-12-27
EP3259751A4 (en) 2018-03-07

Similar Documents

Publication Publication Date Title
US10366666B2 (en) Display apparatus and method for controlling the same
US9361849B2 (en) Data driving apparatus for liquid crystal display device having a control switch for precharging an output channel
KR102185696B1 (en) Display apparatus and control method thereof
US10181293B2 (en) Display apparatus and method for driving the same
US9570018B2 (en) Backlight driver of liquid crystal display device and method for driving the same to maintain stability of the duty ratio of the PWM signal driving the backlight
US9019195B2 (en) Apparatus and method for driving backlight using scanning backlight scheme, liquid crystal display device and its driving method using scanning backlight scheme
US9019194B2 (en) Display device and driving method to control frequency of PWM signal
US10276085B2 (en) Pixel signal compensation for a display panel
JP4719429B2 (en) Display device driving method and display device
KR101818247B1 (en) Liquid crystal display device and method for driving thereof
WO2013080985A1 (en) Control unit, display device including control unit, and control method
KR101761400B1 (en) Liquid crystal display
KR20090121039A (en) Liquid crystal display and driving method thereof
KR20180035404A (en) Display device
KR20140147300A (en) Display device and driving method thereof
KR102014854B1 (en) Liquid Crystal Display And Driving Method Thereof
US20240029674A1 (en) Display device and driving method thereof
JP2019015948A (en) Display device
KR20130073779A (en) Driving circuit for liquid crystal display device and method for driving the same
KR101677761B1 (en) Liquid Crystal Display device
KR20110072116A (en) Liquid crystal display device and driving method the same
KR102276244B1 (en) Display device and method for controlling load thereof
KR102288325B1 (en) Display Device with Heating Control Apparatus
US10056049B2 (en) Display apparatus and method of operating the same
KR102408806B1 (en) Liquid Display Device And Method Of Driving The Same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant