KR102181418B1 - 교번적인 실패 모드의 공칭 특성을 레버리징하는 것에 의한 패턴 이상 발견 - Google Patents

교번적인 실패 모드의 공칭 특성을 레버리징하는 것에 의한 패턴 이상 발견 Download PDF

Info

Publication number
KR102181418B1
KR102181418B1 KR1020167020475A KR20167020475A KR102181418B1 KR 102181418 B1 KR102181418 B1 KR 102181418B1 KR 1020167020475 A KR1020167020475 A KR 1020167020475A KR 20167020475 A KR20167020475 A KR 20167020475A KR 102181418 B1 KR102181418 B1 KR 102181418B1
Authority
KR
South Korea
Prior art keywords
wafer
different
process conditions
printed
dies
Prior art date
Application number
KR1020167020475A
Other languages
English (en)
Other versions
KR20160108376A (ko
Inventor
알렌 파크
Original Assignee
케이엘에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이 코포레이션 filed Critical 케이엘에이 코포레이션
Publication of KR20160108376A publication Critical patent/KR20160108376A/ko
Application granted granted Critical
Publication of KR102181418B1 publication Critical patent/KR102181418B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Quality & Reliability (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

웨이퍼 상의 신뢰성 결함을 검출하기 위한 방법 및 시스템이 제공된다. 하나의 방법은 검사 시스템에 의해서 생성된 웨이퍼에 대한 출력을 획득하는 단계를 포함한다. 상이한 다이들이 상이한 프로세스 조건들로 웨이퍼 상에 인쇄된다. 상이한 프로세스 조건들이 웨이퍼에 대한 상이한 이상 모드들에 대응한다. 그러한 방법은 또한 상이한 이상 모드들 중 제1 이상 모드에 대응하는 상이한 프로세스 조건들로 인쇄된 상이한 다이들 중 제1 다이에 대해서 생성된 출력을 상이한 이상 모드들 중 제1 이상 모드에 반대되는 상이한 이상 모드들 중 제2 이상 모드에 대응하는 상이한 프로세스 조건들로 인쇄된 상이한 다이들 중 제2 다이에 대해서 생성된 출력과 비교하는 단계를 포함한다. 또한, 그러한 방법은 비교 단계의 결과를 기초로 웨이퍼 상의 결함을 검출하는 단계를 포함한다.

Description

교번적인 실패 모드의 공칭 특성을 레버리징하는 것에 의한 패턴 이상 발견{PATTERN FAILURE DISCOVERY BY LEVERAGING NOMINAL CHARACTERISTICS OF ALTERNATING FAILURE MODES}
본 발명은 일반적으로 웨이퍼에 대한 교번적인 실패 모드를 가지는 웨이퍼 상에 인쇄된 다이들의 비교를 이용하는 패턴 이상 발견을 위한 방법 및 시스템에 관한 것이다.
이하의 설명 및 예는, 본 항목에 포함되었다는 것 때문에 종래 기술로 인정되지는 않는다.
웨이퍼 상의 결함을 검출하여 제조 프로세스에서 보다 큰 수율(yield) 및 그에 따른 보다 큰 수익을 촉진하기 위해서, 반도체 제조 프로세스 중의 여러 단계에서 검사 프로세스가 이용된다. 검사는 반도체 소자를 제조하는데 있어서 항상 중요한 부분이었다. 그러나, 반도체 소자의 치수가 감소됨에 따라, 용인 가능한 반도체 소자의 성공적인 제조에 있어서 검사가 보다 더 중요해지기 시작했는데, 이는 작은 결함이 소자의 이상을 유발할 수 있기 때문이다.
일반적으로, 반도체 제조 프로세스는 전체 웨이퍼에 걸쳐서 동일한 프로세스 조건으로 웨이퍼 상에 복수의 다이를 인쇄하는 것을 포함한다. 예를 들어, 소자가 희망 특성을 가지고 형성될 수 있는 가장 큰 가능성을 가지고 동일한 소자들이 전체 웨이퍼에 걸쳐서 형성될 수 있도록, 전체 웨이퍼가 최적의 공지된 프로세스 조건으로 전형적으로 프로세스된다. 그러나, 일부 경우에, 복수의 다이가 상이한 프로세스 조건들로 단일 웨이퍼 상에 인쇄될 수 있을 것이다. 웨이퍼를 위한 디자인 또는 웨이퍼 상에서 실시된 프로세스에 관한 보다 많은 정보를 결정하기 위해서 상이한 프로세스 조건들에서 인쇄된 다이들이 이용될 수 있도록, 그러한 웨이퍼의 인쇄가 실시될 수 있을 것이다.
하나의 그러한 경우에, 웨이퍼가 웨이퍼에 걸친 상이한 포커스 및 노광 값들로 인쇄될 수 있을 것이다. 프로세스 윈도우 품질평가(process window qualification)(PWQ) 웨이퍼 레이아웃으로서 일반적으로 지칭되는 것을 이용하여, 변조된(modulated) 다이(즉, 공칭 이외의 포커스 및 노광의 값으로 인쇄된 다이)가 공칭 다이(즉, 포커스 및 노광에 대한 공칭 값에서 인쇄된 다이)에 대해서 비교될 수 있을 것이다. 대안적으로, 포커스 노광 매트릭스(focus exposure matrix)(FEM) 웨이퍼 레이아웃을 이용하여, 변조된 다이가 인접한, 다소 간의, 변조된 다이에 대해서 비교될 수 있을 것이다. FEM 웨이퍼 레이아웃에서, 웨이퍼 상의 행(row)에 걸친 다이들의 노광이 변경될 수 있을 것이고, 웨이퍼 상의 열(column)에 걸친 다이들의 포커스가 변경될 수 있을 것이다. 이러한 방식에서, 상이한 다이들이, 포커스 및 노광 정량(dose)의 상이한 조합들로, 동일한 웨이퍼 상에 인쇄될 수 있다. PWQ는 변조된 다이를 공칭 다이에 대해서 비교하는 것에 의해서 검출 감도를 증가시키기 위한 것이다. 대조적으로, 인접한 변조된 다이들을 서로 비교하는 것에 의해서 프로세스 윈도우를 규정하기 위해서 FEM이 종종 이용된다.
변조된 다이를 이용하는 전술한 방법이 몇 가지 해결 과제를 갖는다. 예를 들어, 전술한 방법에서 너무 많은 결함이 검출될 수 있고, 이는 결함을 효과적으로 샘플링할 수 있는 능력을 손상시킨다. 특히, 크게 변조된 다이를 공칭 다이에 대해서 비교할 때, 검출이 보다 용이하나, 수직(normal)에 가까운 변조에서, 노이즈 레벨이 증가될 수 있다. 이는 실질적으로 큰 결함 계수(count)를 초래하고 종종 실제 결함을 샘플링하는 것을 어렵게 한다. 만약 결함이 적은 변조로부터 샘플링된다면, 패턴 변형의 양이 또한 비-존재하는 것과 같이 너무 작을 수 있을 것이고 그에 따라 사소한 장애(nuisance)로서 무시될 수 있을 것이다. 종종, 결함 재검토 시간이 낭비되고, 결함 재검토 도구 사용자가 그렇게 많은 비-관련 패턴을 관찰하는데 있어서 피로를 느낄 수 있을 것이다. 다시 말해서, 관련없는 리소그래피 조건을 검사 및/또는 재검토하는데 많은 노력이 낭비될 수 있다. 또한, 결함 재검토의 소모적인 노력으로도, 중요한 취약 지점을 여전히 놓칠 수 있는데, 이는 주사전자현미경(SEM) 이미지를 이용하여 결함을 입증할 수 있는 능력이 부족하기 때문이다.
전술한 방법을 위한 현재 이용되는 웨이퍼 레이아웃은 실험 목적을 위한 비교적 큰 신호로 데이터를 전달하는데 있어서 효과적이지 못하다. 예를 들어, 공칭 다이(적어도 2개의 열)를 위해서 이용되는 웨이퍼 지역의 샷(shot) 위치가 낭비되는데, 이는 그 위치가 잠재적인 체계적 결함을 인쇄하기 위해서 이용되지 않기 때문이다. 다시, 사용자는 종종 웨이퍼에 걸쳐 불충분한 수의 변조가 존재한다는 것을 발견한다. 다시 말해서, 변조 마다 하나의 다이를 인쇄하는 것은 웨이퍼에 걸친 변동으로 인해서 체계적인 결함을 발견할 수 있는 기회를 감소시킨다. 또한, 만약 변조된 다이가 웨이퍼의 "고요한(quieter)" 지역에서 발생된다면, 웨이퍼-횡단(cross-wafer) 변동으로 인한 패턴 이상이 또한 캡쳐될 수 있을 것이다.
따라서, 전술한 단점 중 하나 이상을 가지지 않는 시스템 및/또는 방법을 개발하는 것이 유리할 것이다.
여러 가지 실시예에 관한 이하의 설명은 어떠한 방식으로도 첨부된 청구항의 청구 대상을 제한하는 것으로 간주되지 않을 것이다.
하나의 실시예가 웨이퍼 상의 결함을 검출하기 위한 컴퓨터-수행(computer-implemented) 방법에 관한 것이다. 그러한 방법은 검사 시스템에 의해서 생성된 웨이퍼에 대한 출력을 획득하는 단계를 포함한다. 상이한 다이들이 상이한 프로세스 조건들로 웨이퍼 상에 인쇄된다. 상이한 프로세스 조건들이 웨이퍼에 대한 상이한 이상 모드들에 대응한다. 그러한 방법은 또한 상이한 이상 모드들 중 제1 이상 모드에 대응하는 상이한 프로세스 조건들로 인쇄된 상이한 다이들 중 제1 다이에 대해서 생성된 출력을 상이한 이상 모드들 중 제1 이상 모드에 반대되는 상이한 이상 모드들 중 제2 이상 모드에 대응하는 상이한 프로세스 조건들로 인쇄된 상이한 다이들 중 제2 다이에 대해서 생성된 출력과 비교하는 단계를 포함한다. 또한, 그러한 방법은 비교 단계의 결과를 기초로 웨이퍼 상의 결함을 검출하는 단계를 포함한다. 획득 단계, 비교 단계, 및 검출 단계가 컴퓨터 시스템에 의해서 실시된다.
전술한 방법이 본원에서 추가적으로 설명되는 바와 같이 실시될 수 있을 것이다. 또한, 전술한 방법이 본원에서 설명된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수 있을 것이다. 또한, 전술한 방법이 본원에서 설명된 임의의 시스템에 의해서 실시될 수 있을 것이다.
다른 실시예는 웨이퍼 상의 결함을 검출하기 위한 컴퓨터-수행 방법을 실시하기 위해서 컴퓨터 시스템 상에서 실행될 수 있는 프로그램 명령어들을 저장하기 위한 비-일시적 컴퓨터-판독 가능 매체에 관한 것이다. 컴퓨터-수행 방법은 전술한 방법의 단계들을 포함한다. 컴퓨터-판독 가능 매체가 전술한 바와 같이 추가적으로 구성될 수 있을 것이다. 컴퓨터-수행 방법의 단계가 본원에서 추가적으로 설명되는 바와 같이 실시될 수 있을 것이다. 또한, 프로그램 명령어들이 실행될 수 있는 컴퓨터-수행 방법이 본원에서 설명된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수 있을 것이다.
부가적인 실시예는 웨이퍼 상의 결함을 검출하도록 구성된 시스템에 관한 것이다. 그러한 시스템은 웨이퍼에 대한 출력을 생성하도록 구성된 검사 하위 시스템(subsystem)을 포함한다. 상이한 다이들이 상이한 프로세스 조건들로 웨이퍼 상에 인쇄된다. 상이한 프로세스 조건들이 웨이퍼에 대한 상이한 이상 모드들에 대응한다. 시스템은 또한 전술한 방법의 비교 및 검출 단계들을 실시하도록 구성된 컴퓨터 하위 시스템을 포함한다. 시스템이 본원에서 설명된 바와 같이 추가적으로 구성될 수 있을 것이다.
발명의 다른 목적 및 장점이 이하의 구체적인 설명으로부터 그리고 도면을 참조할 때 자명해질 것이다.
도 1은 웨이퍼에 대한 프로세스 윈도우 및 프로세스 윈도우의 상이한 모서리들에서의 상이한 프로세스 조건들에 관한 일 실시예를 도시한 개략도이다.
도 2 내지 도 5는 어떻게 웨이퍼 상에서 상이한 다이들이 도 1의 상이한 프로세스 조건들로 인쇄될 수 있는지에 관한 여러 가지 실시예를 도시하는 개략도이다.
도 6 및 도 7은 웨이퍼에 대한 체계적 결함에 의해서 규정되는 바와 같은 프로세스 윈도우 및 디자인 취약 지점을 검증 및/또는 결정하는 여러 실시예를 도시한 흐름도이다.
도 8은 본원에서 설명된 실시예에 의해서 생성될 수 있는 결함 검출 결과의 예를 도시한 개략도이다.
도 9는 본원에서 설명된 컴퓨터-수행 방법 중 하나 이상을 실시하기 위해서 컴퓨터 시스템 상에서 실행 가능한 프로그램 명령어를 포함하는 비-일시적 컴퓨터- 판독 가능 매체의 일 실시예를 도시한 블록도이다.
도 10은 웨이퍼 상의 결함을 검출하도록 구성된 시스템의 하나의 실시예의 측면도를 도시한 개략도이다.
본 개시 내용의 여러 가지 수정 및 대안적 형태가 가능하지만, 그 구체적인 실시예가 도면에서 예로서 도시되어 있고 본원에서 구체적으로 설명될 것이다. 그러나, 도면 및 그에 대한 구체적인 설명은 본 발명을 개시된 특별한 형태로 제한하기 위한 것이 아니고, 대조적으로, 본 발명은 첨부된 청구항에 의해서 규정된 바와 같은 본 발명의 사상 및 범위 내에 포함되는 모든 수정예, 균등물 및 대안을 커버할 것임을 이해하여야 할 것이다.
이제 도면을 참조하면, 도면이 실제 축척으로(scale) 도시되지 않았다는 것을 주목하여야 할 것이다. 특히, 도면의 요소의 일부의 축척이 그러한 요소의 특성을 강조하기 위해서 크게 과장될 수 있다. 또한, 도면이 동일한 축척으로 도시되지 않았다는 것을 주목하여야 할 것이다. 유사하게 구성될 수 있는 하나 초과의 도면에서 도시된 요소들이 동일한 참조 번호를 이용하여 표시된다. 본원에서 달리 설명하지 않는 한, 설명되고 도시된 임의 요소가 상업적으로 이용 가능한 임의의 적합한 요소를 포함할 수 있을 것이다.
하나의 실시예가 웨이퍼 상의 결함을 검출하기 위한 컴퓨터-수행 방법에 관한 것이다. 본원에서 설명된 실시예는 변조된 웨이퍼 레이아웃을 이용하여 효과적인 방식으로 체계적 패턴 이상을 식별하기 위한 방법 및 시스템을 제공한다. 주사전자현미경(SEM)과 같은 결함 재검토 도구 상에서 재검토될 때, 데이터 내의 노이즈를 감소시키기 위해서, 실제 결함을 검출할 수 있는 가능성을 높이기 위해서, 그리고 실제 체계적 결함을 식별할 수 있는 능력을 향상시키기 위해서, 새로운 웨이퍼 레이아웃이 여기에서 도입된다. 또한, 새로운 레시피(recipe) 생성 (단순한) 방법이 본원에서 추가적으로 설명된다.
그러한 방법은 검사 시스템에 의해서 생성된 웨이퍼에 대한 출력을 획득하는 단계를 포함한다. 검사 시스템이 광-기반의 검사 시스템일 수 있을 것이다. 이러한 방식으로, 검사 도구가 광학적 검사 도구일 수 있을 것이다. 그러나, 검사 시스템이 전자 비임-기반의(electron beam-based) 검사 시스템일 수 있을 것이다. 검사 시스템이 당업계에 공지된 임의의 적합한 상업적으로 이용 가능한 광-기반의 또는 전자 비임-기반의 검사 시스템을 포함할 수 있을 것이다. 또한, 광-기반의 검사 시스템이 명시야(bright field)(BF) 및/또는 암시야(DF) 검사 시스템일 수 있을 것이다. 이러한 방식에서, 본원에서 설명된 실시예에서 이용되는 검사 시스템이 BF, DF, 및/또는 전자 비임 검사로 제한되지 않는다. 다시 말해서, 본원에서 설명된 실시예가 검사 시스템 플랫폼과 독립적이다.
출력을 획득하는 것이 웨이퍼 위로 광을 스캐닝하는 것 그리고 스캐닝 중에 검사 시스템에 의해서 검출되는 웨이퍼로부터의 광에 응답하여 출력(예를 들어, 이미지 또는 이미지 데이터)을 생성하는 것을 포함할 수 있을 것이다. 이러한 방식으로, 출력을 획득하는 것이 웨이퍼를 스캐닝하는 것을 포함할 수 있을 것이다. 그러나, 출력을 획득하는 것이 웨이퍼를 스캐닝하는 것을 반드시 포함하는 것은 아니다. 예를 들어, 출력을 획득하는 것이, (예를 들어, 검사 시스템에 의해서) 출력이 저장된 저장 매체로부터 출력을 획득하는 것을 포함할 수 있을 것이다. 저장 매체로부터 출력을 획득하는 것이 임의의 적합한 방식으로 실시될 수 있을 것이고, 출력을 획득할 수 있는 저장 매체가 본원에서 설명된 임의의 저장 매체를 포함할 수 있을 것이다.
상이한 다이들이 상이한 프로세스 조건들로 웨이퍼 상에 인쇄되고, 상이한 프로세스 조건들은 웨이퍼에 대한 상이한 이상 모드들에 대응한다. 상이한 프로세스 조건들이 웨이퍼 상에서 실시되는 리소그래피 프로세스의 포커스 및 노광과 같은 임의의 적합한 웨이퍼 제조 프로세스의 임의의 적합한 프로세스 조건을 포함할 수 있을 것이다. 그러한 상이한 프로세스 조건들을 이용하여 본원에서 설명된 임의의 새로운 웨이퍼 레이아웃을 인쇄할 수 있을 것이다. 또한, 비록 일부 웨이퍼 레이아웃이 포커스 및 노광에 대해서 본원에서 설명되었지만, 본원에서 설명된 임의의 웨이퍼 레이아웃이 임의의 다른 프로세스 조건들과 함께 이용될 수 있다는 것을 이해할 수 있을 것이다. 상이한 다이들의 각각이 웨이퍼를 위한 동일한 디자인으로 인쇄된다. 이러한 방식으로, 상이한 다이들이 상이한 프로세스 조건들에서 인쇄된 동일한 패턴 특징부(feature)를 포함한다.
일 실시예에서, 상이한 이상 모드들에 대응하는 상이한 프로세스 조건들이 웨이퍼에 대한 프로세스 윈도우의 모서리들에서의 프로세스 조건들을 포함한다. 본원에서 사용된 바와 같이, "프로세스 윈도우의 모서리들에서의 프로세스 조건들"이라는 용어는 일반적으로 정확하게 프로세스 윈도우의 모서리들에서의 값들을 가지는 프로세스 조건들을 지칭한다. 그러나, "프로세스 윈도우의 모서리들에서의 프로세스 조건들"이 또한 프로세스 윈도우의 모서리들에 실질적으로 근접하는 값들을 가지는 프로세스 조건들을 포함할 수 있을 것이다. 예를 들어, "프로세스 윈도우의 모서리들에서의 프로세스 조건"이, 정확한 모서리들에서의 값으로부터 단지 하나의 증분(increment) 만큼 멀리 위치된 프로세스 조건을 포함할 수 있을 것이고 그에 따라 프로세스 윈도우 한계의 약간의 내측에 또는 약간의 외측에 있을 수 있을 것이다.
도 1은 웨이퍼에 대한 프로세스 윈도우 및 프로세스 윈도우의 상이한 모서리들에서의 상이한 프로세스 조건들에 관한 일 실시예를 도시한다. 예를 들어, 도 1에 도시된 바와 같이, 프로세스 윈도우(100)가 리소그래피와 같은 프로세스를 위해서 규정될 수 있을 것이다. 그러한 프로세스 윈도우가 노광(도 1에서 x 축 상에 도시됨) 및 포커스(도 1에서 y 축 상에 도시됨)의 함수로서 규정될 수 있을 것이다. 이러한 방식으로, 프로세스 윈도우가 노광에 대한 값의 범위 및 포커스에 대한 값의 범위에 의해서 규정될 수 있을 것이다.
대부분의 경우에, 프로세스 윈도우에 대한 공칭 조건이 프로세스 윈도우의 중심에 위치될 것이다. 예를 들어, 도 1에 도시된 바와 같이, 이러한 프로세스 윈도우에 대한 공칭 조건이 도 1에서 도시된 프로세스 조건(N)에 의해서 도시되어 있다.
프로세스 윈도우 조건의 극단 값이 모서리(102, 104, 106, 및 108)를 규정한다. 이러한 방식으로, 프로세스 윈도우 조건(A, B, C, 및 D)이 모서리(102, 104, 106, 및 108)에 각각 위치될 수 있을 것이다. 본원에서 설명되고 도면에서 도시된 웨이퍼 레이아웃의 실시예에서, 도 1에 도시된 참조 문자를 이용하여 이러한 프로세스 윈도우 조건에서 인쇄되는 다이를 지칭한다. 다시 말해서, A 다이는 도 1에서 프로세스 윈도우 조건(A)에서 인쇄되고, B 다이는 도 1에서 도시된 프로세스 윈도우 조건(B)에서 인쇄되며, 기타 등등의 경우에도 마찬가지이다.
다른 실시예에서, 둘 이상의 상이한 다이들이, 동일한 다른 프로세스 조건들로 웨이퍼 상에 인쇄된다. 예를 들어, 본원에서 더 설명되는 바와 같이, 실시예의 웨이퍼 레이아웃이 웨이퍼 상의 여러 위치들에서 인쇄된 하나 초과의 A 다이, 하나 초과의 B 다이, 등을 포함할 수 있을 것이다.
일부 실시예에서, 상이한 다이들 중의 제1 및 제2 다이가 웨이퍼의 실질적으로 전체 치수에 걸쳐서 연장되는 다이의 행으로 웨이퍼 상에서 서로 인접하여 인쇄되고, 다이의 행은 상이한 이상 모드들 중의 제2 이상 모드에 대응하는 상이한 프로세스 조건들로 인쇄된 다이와 교번적인 상이한 이상 모드들 중 제1 이상 모드에 대응하는 상이한 프로세스 조건들로 인쇄된 다이를 포함한다. 이러한 방식에서, 웨이퍼 상에서 실시되는 제조 프로세스(예를 들어, 리소그래피, 화학적-기계적 폴리싱(CMP), 식각, 및 화학기상증착(CVD))의 조건으로 인한 웨이퍼 레벨의 프로세스 변동에 걸쳐 체계적 결함을 인쇄할 수 있는 기회를 높이기 위해서, 변조가 다이에 걸쳐서 반복될 수 있다. 그에 따라, 본원에서 설명된 실시예가 웨이퍼 레벨의 이상 특징을 캡쳐하기 위해서 반복되는 변조된 다이 레이아웃을 이용할 수 있고, 그에 의해서 검출 기회를 증가시킬 수 있다. 이러한 방식에서, 패턴 이상 발견 및 본원에서 더 설명되는 프로세스 재원(specification) 한계의 검증과 같은 적용예에 대해서, 모서리 행 만이 검사되거나 재검토될 수 있을 것이다.
도 2는 웨이퍼의 일부 상의 다이의 하나의 그러한 배열을 도시한다. 특히, 도 2에 도시된 바와 같이, 웨이퍼(도 2에 도시되지 않음)의 일부 상의 행(200)이 D 다이와 교번적인 A 다이를 포함한다. 또한, 웨이퍼의 일부 상의 행(202)이 C 다이와 교번적인 B 다이를 포함한다. 이러한 다이의 행이 본원에서 추가적으로 설명되는 바와 같이 실질적으로 웨이퍼의 전체 치수에 걸쳐서 연장될 수 있을 것이다. 또한, 본원에서 사용된 바와 같은 "실질적으로 웨이퍼의 전체 치수"는 완전한 다이들이 걸쳐서 인쇄될 수 있는 웨이퍼의 전체 치수를 일반적으로 지칭한다. 예를 들어, 웨이퍼 상의 다이의 임의 열 또는 행에서, 웨이퍼의 둘레에서 웨이퍼의 일부 부분이 일반적으로 다이를 인쇄하기 위해서 이용되지 않는데, 이는 다이의 일부 만이 그곳에서 인쇄될 수 있기 때문이다. 또한, 일반적으로, 다이들 사이에 중첩이 없도록 웨이퍼 상의 각각의 다이 사이에서 허용되는 일부 비-인쇄 공간이 존재한다. 그에 따라, "실질적으로 전체 치수"는, 웨이퍼의 사용 가능하지 않은 부분 및 다이들 사이의 공간 만을 배제하는, 웨이퍼 상의 열 또는 행의 전체 치수를 일반적으로 지칭한다.
그에 따라, 도 2에 도시된 실시예에서, 본원에서 더 설명되는 바와 같이 서로에 대해서 비교되는 다이들이 웨이퍼 상의 행에 걸쳐서 교번적인 양식으로 인쇄될 수 있다. 그에 따라, 본원에서 설명된 바와 같은 검사 시스템에 의해서 행이 웨이퍼 상에서 스캐닝될 때, 행 내의 하나의 다이에 대해서 생성된 검사 시스템의 출력이 시편 상의 행 내의 선행 다이에 대해서 생성된 검사 시스템의 출력에 대해서 비교될 수 있다. 그에 따라, 그러한 다이들의 인쇄는, 특히 스캐닝이 실시됨에 따라 실시되는 비교에 대해서, 웨이퍼 상의 인접한 다이들 사이의 비교를 돕는다.
일 실시예에서, 웨이퍼 상의 모든 다이가 상이한 이상 모드들 중 하나에 대응하는 프로세스 조건으로 인쇄된다. 예를 들어, 프로세스 윈도우 내의 극단적인 모서리에서만, 다이가 웨이퍼 상에 인쇄될 수 있을 것이다. 하나의 그러한 예에서, 도 3에 도시된 바와 같이, 웨이퍼(300)가 단지 A 다이, B 다이, C 다이, 및 D 다이(즉, 도 1에 도시된 바와 같은 프로세스 윈도우의 모서리에서 인쇄된 다이)로 인쇄될 수 있을 것이다. 이러한 방식에서, 전체 웨이퍼가 도 1에 도시된 모서리 조건(A, B, C, 및 D)에서 인쇄된 다이만을 포함할 수 있을 것이다. 그에 따라, 그러한 웨이퍼가 "모서리 웨이퍼"로서 지칭될 수 있을 것이다. 이러한 방식에서, 웨이퍼가 프로세스 재원의 극단적 모서리 조건으로만 인쇄될 수 있을 것이다. 모서리 조건 만으로 인쇄 샷(shot)을 실시하여, 가장 큰 가능한 패턴 변동을 가지는 웨이퍼 레이아웃을 생성할 수 있을 것이다. 또한, 모서리 샷을 위해서 전체 웨이퍼 지역을 이용하는 것이 웨이퍼 레벨 변동을 커버하는데 도움이 될 것이다.
도 2 및 도 3에 도시된 변조 시퀀스가 검사 시스템 구성의 일부 유형 및 검사 중에 실시되는 비교에 대해서 특히 유리할 수 있지만, 본원에서 설명된 다이가 임의의 다른 적합한 배열로 웨이퍼 상에서 인쇄될 수 있다는 것을 이해할 수 있을 것이다. 예를 들어, 도 4에 도시된 바와 같이, 다른 변조 시퀀스가 웨이퍼(도 4에 도시되지 않음) 상에 인쇄된 많은 수의 행(400)을 포함할 수 있을 것이다. 각각의 행의 절반이 D 다이와 교번적인 A 다이를 포함하고, 각각의 행의 다른 절반이 C 다이와 교번적인 B 다이를 포함한다. 각각의 행에 포함되는 다이의 수가, 웨이퍼 상의 이용 가능한 공간 내에 인쇄될 수 있는 최대치 이하의 임의의 적합한 수일 수 있을 것이다. 또한, 웨이퍼 상에 인쇄되는 행의 수가 이용 가능한 웨이퍼 공간으로 인해서 허용 가능한 최대치 만큼 클 수 있을 것이다. 이러한 방식에서, 도 4에 도시된 변조 시퀀스를 이용하여 프로세스 윈도우의 모서리에서 인쇄되는 다이로 전체 웨이퍼를 인쇄할 수 있을 것이다.
부가적인 실시예에서, 웨이퍼 상의 어떠한 다이도 상이한 프로세스 조건들에 대한 프로세스 윈도우에 대한 공칭 프로세스 조건으로 인쇄되지 않는다. 예를 들어, 도 3에 도시된 바와 같이, 전체 웨이퍼가 변조된 프로세스 조건에서의 다이만으로 인쇄될 수 있을 것이다. 또한, 본원에서 더 설명되는 바와 같이, 결함 검출을 위해서 이용되는 비교가 공칭 프로세스 조건에서 인쇄된 어떠한 다이도 포함하지 않을 수 있을 것이다. 그에 따라, 상이한 다이들이 상이한 프로세스 조건들에서 인쇄되는 이전에 이용된 웨이퍼 레이아웃과 달리, 본원에서 설명되는 실시예가 공칭 프로세스 조건에서 임의 다이를 인쇄하는 것 또는 비교를 위해서 공칭 프로세스 조건에서 인쇄된 임의 다이를 이용하는 것을 포함하지 않을 수 있을 것이다. 그에 따라, 본원에서 설명된 웨이퍼 레이아웃이 변조된 다이를 인쇄하기 위해서 웨이퍼 상의 이용 가능한 공간 전부를 이용할 수 있을 것이다.
추가적인 실시예에서, 웨이퍼 상의 모든 다이 중 단지 하나가 상이한 프로세스 조건들에 대한 프로세스 윈도우에 대한 공칭 프로세스 조건으로 인쇄된다. 예를 들어, 본원에서 설명된 웨이퍼 레이아웃 내에서, 공칭 조건에서 인쇄된 어떠한 다이도 포함하지 않는 것이 유리할 수 있을 것이나, 웨이퍼 레이아웃이 웨이퍼 상의 임의 위치에 배치된 하나 이상의 공칭 다이를 포함할 수 있을 것이다. 하나 이상의 다이가 공칭 프로세스 조건에서 웨이퍼 상에 인쇄되는지의 여부는, 웨이퍼 상에서 검출하고자 하는 결함의 종류를 기초로 그에 따라 실시될 비교의 유형을 기초로 결정될 수 있을 것이다.
그러한 방법은 또한 상이한 이상 모드들 중 제1 이상 모드에 대응하는 상이한 프로세스 조건들로 인쇄된 상이한 다이들 중 제1 다이에 대해서 생성된 출력을 상이한 이상 모드들 중 제1 이상 모드에 반대되는 상이한 이상 모드들 중 제2 이상 모드에 대응하는 상이한 프로세스 조건들로 인쇄된 상이한 다이들 중 제2 다이에 대해서 생성된 출력과 비교하는 단계를 포함한다. 예를 들어, 일 실시예에서, 상이한 이상 모드들에 대응하는 상이한 프로세스 조건들이 웨이퍼에 대한 프로세스 조건의 모서리들에서의 프로세스 조건들을 포함하고, 상이한 이상 모드들 중 제1 이상 모드에 대응하는 상이한 프로세스 조건들이 프로세스 윈도우의 모서리들 중 제1 모서리에 위치되고, 상이한 이상 모드들 중 제2 이상 모드에 대응하는 상이한 프로세스 조건들이 모서리들 중 제1 모서리에 반대되는 프로세스 윈도우의 모서리들 중 제2 모서리에 위치된다. 이러한 방식에서, 체계적 결함을 식별하기 위한 다이 비교가, 하나의 극단의 변조된 다이를 그에 반대되는 다른 극단의 변조된 다이에 대해서 비교함으로써 실시된다. 이러한 방식으로, 모든 다이가 실제 결함(예를 들어, 변조의 방향에 따라서 개방부 또는 부족부(open or short))의 검출을 가능하게 할 수 있는 가능성을 갖는다. 또한, 반대 변조가 상이한 패턴 이상을 나타낼 것이기 때문에, 각각의 변조의 공칭 성질이 다른 변조 내의 결점(fault)을 발견하기 위해서 레버리지될 수 있고 그에 따라 웨이퍼의 실제 부지(wafer real estate)의 이용에 있어서 효율을 생성한다. 예를 들어, 본원에서 설명된 하나의 변조된 샷이, 상이한 이상 모드들을 이용하는 것에 의해서, 다른 변조된 샷에 대한 "공칭" 조건으로서 레버리지될 수 있다. 다시 말해서, 하나의 변조 조건에서의 하나의 패턴 유형 이상이 다른 장소(site)에서 공칭 조건을 생성한다. 이러한 방식으로, 상이한 이상 모드들로부터의 다이를 비교하는 것에 의해서, 비교 단계가 "의사(pseudo) 공칭" 다이를 생성한다. 그에 따라, 웨이퍼 상에 인쇄된 샷이 웨이퍼 지역의 효과적인 이용을 위해서 프로세스 재원의 한계 또는 모서리에 더 근접한 관련 리소그래피 조건들만을 포함하도록 제한될 수 있을 것이다. 그에 따라, 도 1에 도시된 프로세스 조건의 맥락에서, 전술한 비교 단계가 A 다이에 대한 출력을 D 다이에 대한 출력과 비교하는 것 또는 B 다이에 대한 출력을 C 다이에 대한 출력과 비교하는 것을 포함할 수 있을 것이다.
일 실시예에서, 비교 단계가 상이한 이상 모드들 중 제3 이상 모드에 대응하는 상이한 프로세스 조건들로 인쇄된 상이한 다이들 중 제3 다이에 대해서 생성된 출력을 상이한 이상 모드들 중의 제3 이상 모드에 반대되는 상이한 이상 모드들 중의 제4 이상 모드에 대응하는 상이한 프로세스 조건들로 인쇄된 상이한 다이들 중 제4 다이에 대해서 생성된 출력과 비교하는 것을 포함한다. 예를 들어, 비교 단계가, 반대되는 모서리들의 각각의 세트에 대한 하나의 비교인, 2개의 비교를 포함할 수 있을 것이다. 하나의 그러한 예에서, 그에 따라, 도 1에 도시된 프로세스 조건의 맥락에서, 비교 단계가 A 다이에 대한 출력을 D 다이에 대한 출력과 비교하는 것 그리고 B 다이에 대한 출력을 C 다이에 대한 출력과 비교하는 것을 포함할 수 있을 것이다.
다른 실시예에서, 그러한 방법은 상이한 다이들 중 임의의 다이에 대해서 생성된 출력을 상이한 프로세스 조건들에 대한 프로세스 윈도우에 대한 공칭 프로세스 조건으로 인쇄된 다이에 대한 출력과 비교하는 것을 포함하지 않는다. 예를 들어, 본원에서 설명된 실시예가 공칭 다이를 이용하지 않고 극단적 변조들을 비교하는 것을 포함할 수 있을 것이다. 그에 따라, 본원에서 설명된 실시예가, 공칭 조건이 없이, 변조된 웨이퍼를 이용할 수 있을 것이다.
그러한 방법은 비교 단계의 결과를 기초로 웨이퍼 상의 결함을 검출하는 단계를 더 포함한다. 예를 들어, 비교 단계가 다이 위치들 내의 동일한 곳에서 상이한 다이들에 대해서 생성된 출력을 비교하는 것을 포함할 것이다. 이러한 방식에서, 비교 단계가 상이한 변조된 프로세스 조건들에서 인쇄된 동일한 패턴 유형들에 대한 출력을 비교할 것이다. 그에 따라, 비교 단계가, 다이 내의 위치의 함수로서 2개의 다이들 사이의 차이를 포함하는, 차이 이미지를 생성할 수 있을 것이다. 이어서, 이러한 차이를 추가적으로 검사하여, 그러한 차이가 잠재적인 결함에 대응하는지의 여부를 결정할 수 있다. 예를 들어, 결함을 검출하는 것이 상이한 다이들에 대해서 생성된 상이한 이미지들을 문턱값에 대해서 비교하는 것을 포함할 수 있을 것이다. 문턱값 초과의 차이 이미지의 부분이 잠재적인 결함으로서 식별될 수 있는 한편, 문턱값 미만의 차이 이미지의 부분이 잠재적인 결함으로서 식별되지 않을 수 있을 것이다. 임의의 적합한 방법 또는 알고리즘을 이용하여 비교 단계를 실시할 수 있을 것이다. 또한, 임의의 적합한 결함 검출 방법 또는 알고리즘이 웨이퍼 상의 결함을 검출하기 위해서 비교 단계의 결과에 적용될 수 있을 것이다. 다시 말해서, 임의의 결함 검출 방법 또는 알고리즘이 본원에서 설명된 비교 단계 결과와 함께 이용될 수 있다. 이러한 방식에서, 본원에서 설명된 실시예는, 본원에서 설명된 비교 단계 결과를 입력으로서 이용하도록 결함 검출 방법 또는 알고리즘이 수정될 수 있는 한, 결함 검출 방법 또는 알고리즘 특이적(specific)이지 않다. 그러나, 변조된 다이를 비교하는 것에 대한 민감도를 최적화하기 위해서, 새로운 검사 레시피가 부가적으로 또는 대안적으로 생성될 수 있다.
검출되는 결함이 체계적 결함을 포함한다. 체계적 결함은, 현재 이용되는 다른 방법 및 시스템 보다, 본원에서 설명된 실시예에서 훨신 더 쉽게 검출될 수 있는데, 이는 본원에서 설명된 실시예가 웨이퍼 상의 결함을 검출하기 위해서 프로세스 윈도우 한계에서 또는 그 부근에서 인쇄된 다이들의 비교를 이용하기 때문이다. 예를 들어, 작은 변조에서의 체계적 결함을 식별하는 것은 실질적으로 어렵다. 특히, 작은 변조가 실질적으로 작은 패턴 변형을 나타내거나 패턴 변형을 나타내지 않을 수 있을 것이다. 그러한 결함이 결함 재검토에서 샘플링되는 경우에, 이는 사소한 장애로서 분류될 수 있을 것이다. 또한, 비교되는 다이의 변조가 비교적 작을 때(예를 들어, 공칭에 비교적 근접한 프로세스 조건에서 인쇄된 다이를 공칭 프로세스 조건에서 인쇄된 다이에 비교할 때), 결함 검출 결과내의 증가된 노이즈가 웨이퍼 상의 실제 이상을 관찰하는 것을 더 어렵게 할 수 있다. 그에 따라, 프로세스 조건 한계의 또는 그 부근의 변조 레벨을 이용하는 것은 실제 결함인 결함을 검출할 수 있는 기회를 증가시킨다. 다시 말해서, 프로세스 조건이 보다 변조되기 시작함에 따라, 보다 체계적 결함이 검출될 수 있다. 또한, 실제 체계적 결함을 검출할 수 있는 가능성은, 변조가 증가됨에 따라 지수적으로 증가된다. 그에 따라, 본원에서 설명된 실시예는, 작은 변조에서 인쇄된 다이로 실시되는 방법 및 시스템 보다, 실제 체계적 결함을 검출할 수 있는 더 양호한 기회를 갖는다.
검출된 결함의 적어도 일부 위치가, 이전에 검출되지 않았던 패턴 이상을 웨이퍼에 대한 디자인 내에 포함한다. 예를 들어, 결함 발견이 패턴 체계적 결함(약한 패턴), 프로세스-유도된 체계적 결함, 및 수율 관련 입자를 검출하는 것을 포함할 수 있다. "패턴 이상"이, 프로세스 재원 한계 내에서 이상을 나타낼 수 있는 디자인 내의 약한 지점으로서 일반적으로 규정될 수 있다. 본원에서 설명된 실시예가, 프로세스 재원 한계 내에서 이상을 나타낼 수 있는 웨이퍼에 대한 디자인 내의 모든 약한 지점을 발견하기 위해서 이용될 수 있다. 특히, 본원에서 설명된 모서리 샷을 이용하여 디자인 내의 모든 약한 패턴을 발견할 수 있을 것이다. 이러한 방식으로, 교번적인 이상 모드들의 공칭 조건을 레버리징하는 것에 의해서, 본원에서 설명된 실시예가 패턴 이상을 발견할 수 있다. 다시 말해서, 변조된 다이들을 상이한 이상 메커니즘들과 비교하는 것에 의해서 패턴 이상이 검출될 수 있고, 여기에서, 프로세스 윈도우 조건 내의 낮은 이상 가능성을 레버리징하는 것에 의해서 하나의 이상 모드가 다른 이상 모드에 대해서 "공칭" 조건으로서 거동한다. 전형적인 결함 비교에서, 불량(bad)을 찾기 위해서 불량이 양호(good)에 대해서 비교된다. 그러나, 이러한 시나리오에서, 2개의 잠재적인 불량 조건이 이용되나, 교번적인 불량 조건들의 양호한 부분에 대해서 비교하는 것에 의해서, 불량 지점들이 식별된다. 하나의 그러한 예에서, 본원에서 설명된 비교 단계가, 사인 곡선을 편평한 라인에 비교하는 것 대신에, 큰 지점 및 작은 지점을 검출하기 위해서 사인 곡선을 코사인 곡선에 대해서 비교하는 것을 포함할 수 있을 것이다. 무작위 결함들을 식별하기 위해서 공칭 샷들을 비교하는 것에 의해서, 수율 관련 입자 검출이 실시될 수 있을 것이다.
패턴 이상 발견이 종종 프로세스 윈도우 규정과 혼동될 수 있다. 그러나, 프로세스 윈도우 결정과 달리, 패턴 이상 발견의 목표는 디자인 내의 모든 약한 패턴 유형을 발견하는 것이고 포커스 및 노광의 동작 범위를 규정하기 위한 것이 아니다. 예를 들어, 패턴 이상 발견에서, 프로세스 재원(예를 들어, 포커스/노광 재원)이 미리 규정될 수 있을 것이다. 패턴 이상을 효과적으로 발견하기 위해서, 공칭 조건에 근접하는 샷으로부터 생성되는 결함을 감소시키는 것이 최적이다. 그에 따라, 검사 및 재검토가, 문제가 되는 곳을 발견하기 위한 모서리만으로 제한될 수 있을 것이다. 이러한 방식에서, 검사에 의해서 생성되는 결함 계수가 크게 제한될 수 있다. 또한, 관리(care) 지역을 이용하여, 임계 지역에 대한 검사 및 재검토를 제한하여 결함 계수를 추가적으로 감소시킬 수 있다. 그에 따라, 본원에서 설명된 실시예는, 차이 이미지를 증폭시키기 위해서 극단적 변조들로부터의 다이들(또는 샷들)을 비교하는 것에 의해서, 패턴 이상에 대한 검출 민감도를 개선한다. 또한, 프로세스 윈도우의 4개의 모서리에서 인쇄된 다이들이 패턴 이상 발견을 위해서 이용될 수 있고, 전체 웨이퍼에 걸친 약한 패턴 유형을 식별하기 위해서 전체 웨이퍼가 그러한 다이로 인쇄될 수 있을 것이다.
다른 실시예에서, 프로세스 윈도우의 모서리들이 상이한 프로세스 조건들에 대한 최대 및 최소 값들에 의해서 규정되고, 상이한 프로세스 조건들은 프로세스 윈도우의 내부 모서리들에서의 프로세스 조건들을 포함하고, 내부 모서리들은 모서리들에 인접하고 모서리들 보다 공칭 프로세스 조건들에 더 근접한다. 이러한 방식에서, 웨이퍼 상에서 일부 부가적인 변조를 포함하도록 웨이퍼 레이아웃이 확장될 수 있다. 부가적인 변조가 프로세스 윈도우 내의 부가적인 이차적 모서리들에서 인쇄될 수 있을 것이다.
하나의 예에서, 도 1에 도시된 바와 같이, 프로세스 조건(A, B, C, 및 D)이, 포커스 및 정량에 대한 최대 값 및 최소 값에 의해서 규정되는, 프로세스 윈도우의 모서리에 위치될 수 있을 것이다. 일부 실시예에서, 모서리에서의 프로세스 조건 바로 내측에 위치하는 프로세스 조건(E, F, G, 및 H)과 같은 다른 프로세스 조건을 이용하는 것이 유리할 수 있을 것이다. 이러한 방식에서, 프로세스 조건(E, F, G, 및 H)이, 서로 반대되는 내부 모서리들에 위치될 수 있을 것이다. 예를 들어, 도 1에 도시된 바와 같이, 프로세스 조건들(E 및 H)이 반대되는 내부 모서리들에 위치되고, 프로세스 조건들(F 및 G)이 반대되는 내부 모서리들에 위치된다. 또한, 도 1에 도시된 바와 같이, 프로세스 조건(E, F, G, 및 H)이 공칭 프로세스 조건(N)으로부터 이격된다. 그에 따라, 비록 프로세스 조건(E, F, G, 및 H)이 모서리에서의 프로세스 조건 보다 공칭에 더 근접하지만, 프로세스 조건(E, F, G, 및 H)은 여전히 비교적 크게 변조된다. 예를 들어, 프로세스 조건(E, F, G, 및 H)이, 모서리에서의 프로세스 조건과 중첩되지 않고, 공칭으로부터 가능한 한 멀리 이격될 수 있을 것이다. 이러한 방식에서, 도 1에 도시된 A, B, C, 및 D가 프로세스 윈도우의 극단적 모서리에서의 샷을 나타내고, E, F, G, 및 H는 공칭에 보다 근접한 이차적인 변조에서의 샷을 나타낸다. 본원에서 설명되고 도면에서 도시된 웨이퍼 레이아웃의 실시예에서, 도 1에 도시된 참조 문자를 이용하여 이러한 프로세스 윈도우 조건에서 인쇄되는 다이를 지칭한다. 다시 말해서, E 다이는 도 1에서 프로세스 윈도우 조건(E)에서 인쇄되고, F 다이는 도 1에서 도시된 프로세스 윈도우 조건(F)에서 인쇄되며, 기타 등등의 경우에도 마찬가지이다.
도 5는 웨이퍼의 일부 상의 그러한 다이의 하나의 배열을 도시한다. 특히, 도 5에 도시된 바와 같이, 웨이퍼(도 5에 도시되지 않음)의 일부 상의 행(200)이 D 다이와 교번적인 A 다이를 포함한다. 또한, 웨이퍼의 일부 상의 행(202)이 C 다이와 교번적인 B 다이를 포함한다. 이러한 다이의 행이 본원에서 추가적으로 설명되는 바와 같이 구성될 수 있을 것이다. 그러한 배열은 또한 H 다이와 교번적인 E 다이를 포함하는 웨이퍼의 부분 상의 행(500) 및 G 다이와 교번적인 F 다이를 포함하는 웨이퍼의 부분 상의 행(502)을 포함할 수 있을 것이다. 이러한 행이 본원에서 더 설명된 바와 같이 구성될 수 있을 것이다. 그에 따라, 임의의 하나의 웨이퍼가 상이한 다이의 행들을 포함할 수 있을 것이고, 다이의 각각의 행이 서로에 대해서 비교될 다이들만을 포함할 수 있을 것이다. 또한, 임의의 웨이퍼가 도 5에 도시된 행 중 하나 초과의 임의의 행을 포함할 수 있을 것이다. 예를 들어, 웨이퍼가 행(200) 중 2개의 행, 행(202) 중 2개의 행, 행(500) 중 하나의 행, 및 행(502) 중 하나를 포함할 수 있을 것이다. 또한, 본원에서 설명된 행들 중 임의의 행 또는 행들의 세트가 간격이 허용하는 만큼 웨이퍼에 걸쳐서 반복될 수 있을 것이다. 또한, 도 5에 도시된 변조 시퀀스가 검사 시스템 구성의 일부 유형 및 검사 중에 실시되는 비교에 대해서 특히 유리할 수 있지만, 본원에서 설명된 다이가 임의의 다른 적합한 배열로 웨이퍼 상에서 인쇄될 수 있다는 것을 이해할 수 있을 것이다.
만약 전술한 것과 같은 일부 부가적인 변조를 포함하도록 웨이퍼 레이아웃이 확장된다면, 비교 단계가, 반대되는, 극단적 변조 조건으로부터의 다이를 비교하는 단계를 여전히 포함하여야 한다. 그러나, 그러한 실시예가 또한 본원에서 더 설명되는 것과 같은 다른 비교를 또한 포함할 수 있을 것이다. 예를 들어, 하나의 그러한 실시예에서, 비교 단계가 프로세스 윈도우의 내부 모서리 중 제1 내부 모서리에서의 상이한 프로세스 조건들로 인쇄된 상이한 다이들 중 제3 다이에 대해서 생성된 출력을 내부 모서리 중의 제1 내부 모서리에 반대되는 내부 모서리 중의 제2 모서리에서의 상이한 프로세스 조건들로 인쇄된 상이한 다이들 중 제4 다이에 대해서 생성된 출력과 비교하는 것을 포함한다. 도 1에 도시된 레이아웃을 기초로 하는 하나의 그러한 예에서, 비교 단계가 E 다이를 H 다이와 및/또는 F 다이를 G 다이와 비교하는 것을 포함할 수 있을 것이다.
극단적 모서리에서의 바로 그 변조 이외의 변조에서 인쇄된 다이들의 비교를 포함하는 것이 일부 상황에서 유리할 수 있을 것이다. 예를 들어, 극단적(또는 일차적인) 모서리에서 실시되는 비교가, 본원에서 더 설명되는 바와 같이 실시될 수 있는, 결함 유형 발견 및 프로세스 재원 검증에 대해서 특히 유용할 수 있을 것이다. 이차적인 모서리에서 실시되는 비교가 패턴 신뢰성 체크를 위해서 이용될 수 있을 것이다. 예를 들어, 모든 장소가 생산 재원 내에서 이상을 나타내지 않을 것이기 때문에, 차이 이미지가 가능성 있는 체계적 결함일 것으로 예측된다. 그러나, 만약 너무 많은 실제의 체계적 결함이 극단적 모서리에서 검출된다면, 프로세스 재원 내의 보다 좁은 윈도우로 문제의 정도(extent)를 이해하기 위해서, 본원에서 설명된 이차적인 모서리가 이용될 수 있다. (전술된 내부 모서리에서의) 이차적인 변조를 이용하여 검사를 실시하는 것은 재원 한계 내의 패터닝 거동을 추가적으로 이해할 수 있을 것이다.
또한, 비록 본원에서 설명된 웨이퍼 레이아웃에서 공칭 조건에서 또는 공칭 조건 부근에서 인쇄된 다이를 포함하지 않는 것이 특히 유리할 수 있으나, 본원에서 설명된 방법이, 공칭 조건에서 인쇄된 다이에 대한 검사 시스템에 의해서 생성된 출력을 공칭 조건 부근에서 인쇄된 다이에 대한 검사 시스템에 의해서 생성된 출력과 비교하는 것을 포함할 수 있을 것이다. 그러한 비교가 공칭 조건 부근에서의 패턴 거동을 결정하기 위해서 이용될 수 있을 것이다. 본원에서 설명된 임의의 변조로 실시되는 본원에서 설명된 임의의 비교에 대해서, 각각의 변조로부터의 결함이 본원에서 더 설명되는 바와 같은 결함 별도 저장(defect binning) 및/또는 분류를 통해서 별개로 평가될 수 있다.
일부 실시예에서, 프로세스 윈도우가 다른 방법 또는 시스템에 의해서 결정되고, 방법은, 웨이퍼 상에서 검출된 결함을 기초로, 프로세스 윈도우가 정확한지의 여부를 결정하는 것을 포함한다. 예를 들어, 본원에서 설명된 방법이 실시되기에 앞서서, 포커스/노광 생산 재원이 규정될 수 있을 것이다. 이러한 방식에서, 본원에서 설명된 실시예를 이용하여 프로세스 윈도우를 검증할 수 있다. 또한, 본원에서 설명된 실시예를 이용하여, 충분한 샘플링으로 다이에 걸친 프로세스 윈도우, 레티클, 및 웨이퍼 레벨 데이터를 검증할 수 있다.
도 6은 본원에서 설명된 웨이퍼 레이아웃을 이용하여 리소그래피 프로세스에 대한 프로세스 윈도우를 검증하기 위한 방법의 일 실시예를 도시한다. 비록 도 6에 도시된 단계가 리소그래피 프로세스에 대해서 설명되었지만, 그러한 방법이 임의의 웨이퍼 제조 프로세스를 위해서 실시될 수 있다는 것을 이해할 수 있을 것이다. 도 6에 도시된 바와 같이, 방법이 단계(600)에서 프로세스 윈도우를 규정하기 위해서 FEM을 포함할 수 있을 것이다. 이러한 단계에서, 포커스/노광 매트릭스 또는 FEM 웨이퍼가 리소그래피 프로세스를 이용하여 인쇄될 수 있을 것이고 이어서 상이한 포커스 및 노광 조건들에서 인쇄된 결함을 검출하도록 검사될 수 있을 것이다. 이어서, 프로세스 윈도우가 결함을 기초로 결정될 수 있을 것이다. 예를 들어, 결함이 없거나 용인 가능한 결함 만이 인쇄되는 그러한 포커스 및 노광 조건 만을 포함하도록, 프로세스 윈도우가 결정될 수 있을 것이다. 그러한 방법은 또한 F/E 한계 생성 단계(602)를 포함한다. 이러한 단계에서, 포커스 및 노광 모두에 대한 하한선 및 상한선이 단계(600)에서 규정된 프로세스 윈도우를 기초로 결정될 수 있을 것이다.
도 6에서 더 도시된 바와 같이, 방법이 모서리 웨이퍼 생성 단계(604)를 포함할 수 있을 것이다. 모서리 웨이퍼가 본원에서 설명된 바와 같이 생성될 수 있을 것이다. 방법이 또한 체계적 결함 평가 단계(606)를 포함한다. 이러한 단계에서, 본원에서 설명된 비교 단계 및 검출 단계가 단계(604)에서 생성된 모서리 웨이퍼에 대해서 실시될 수 있을 것이다. 이러한 단계에서 검출된 결함이 대부분의 체계적 결함을 포함할 수 있을 것이고, 모서리 웨이퍼에 대해서 검출된 전체 검출 개체수(population)를 평가하여 어떠한 결함이 체계적 결함인지를 결정할 수 있을 것이다.
도 6에 도시된 방법은, 모서리 웨이퍼에 대해서 생성된 임의의 결함 검출 결과를 기초로 실시될 수 있는, 단계(608)에서 도시된 바와 같이, 모서리 웨이퍼가 결함을 가지지 않는지의 여부를 결정하는 것을 더 포함한다. 만약 웨이퍼가 결함을 가지지 않은 것으로 결정되지 않는다면, 그러한 방법이 프로세스를 고치는 또는 작은 변조를 인쇄하는 단계(610)를 포함할 수 있을 것이다. 예를 들어, 모서리 웨이퍼가 결함을 가지지 않은 것으로 결정되지 않는다면, 첫 번째와 상이한 변조로 단계(604)를 다시 실시하는 것에 의해서, 다른 웨이퍼가 본원에서 설명된 내부 또는 이차적인 모서리 변조로 인쇄될 수 있을 것이다. 이어서, 이러한 웨이퍼가 본원에서 설명된 바와 같이 검사될 수 있을 것이고, 이러한 웨이퍼 상에서 검출된 체계적 결함이 단계(606)에서 평가될 수 있을 것이다. 단계(610)가, 부가적으로 또는 대안적으로, 모서리 웨이퍼 상의 검출된 결함을 기초로 프로세스의 하나 이상의 조건을 변경하고 그에 의해서 프로세스를 고치는 것을 포함할 수 있을 것이다. 예를 들어, 단계(610)가, 결함이 검출되지 않는 하나 이상의 조건의 값을 결정하는 것 이어서 하나 이상의 조건 중의 그러한 값 만을 포함하도록 프로세스에 대한 프로세스 윈도우를 변경하는 것을 포함할 수 있을 것이다.
결함이 없는 것으로 결정되는 웨이퍼가 생성될 때까지, 단계(604, 606, 608, 및 610)가 실시될 수 있을 것이다. 예를 들어, 도 6에 도시된 바와 같이, 단계(608)에서 웨이퍼가 결함이 없는 것으로 결정될 때, 방법이 새로운 F/E 재원으로 프로세스를 계속하는 단계(612)를 포함할 수 있을 것이다. 이러한 방식에서, 도 6에 도시된 방법이 프로세스 윈도우를 결정하는 것 그리고 이어서 본원에서 설명된 모서리 웨이퍼의 하나 이상의 버전으로 생성된 모서리 웨이퍼 결과를 이용하여 프로세스 윈도우를 검증하는 것 그리고 (필요한 경우에) 가능하게는 변경 또는 수정하는 것을 포함할 수 있을 것이다. 도 6에 도시된 실시예가 본원에서 설명된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수 있을 것이다. 또한, 프로세스 윈도우가 하나의 방법에 의해서 규정되고 이어서 본원에서 설명된 모서리 웨이퍼(들)를 이용하여 검증되거나 변경되는 본원에서 더 설명된 일부 경우에서, 도 6에서 도시된 단계(600 및 602)가 하나의 방법 또는 시스템에 의해서 실시될 수 있을 것이고, 단계(604, 606, 608, 610, 및 612)가 다른 방법 또는 시스템에 의해서 실시될 수 있을 것이다.
프로세스 윈도우를 결정하기 위해서 실시될 수 있는 단계의 하나의 실시예가 도 7에 도시되어 있다. 비록 도 7에 도시된 단계가 리소그래피 프로세스에 대해서 설명되었지만, 그러한 방법이 임의의 웨이퍼 제조 프로세스를 위해서 실시될 수 있다는 것을 이해할 수 있을 것이다. 도 7에 도시된 단계를 실시하여, FEM 웨이퍼를 이용하여 프로세스 윈도우를 규정하는데 필요한 데이터를 감소시키면서, 프로세스 윈도우를 결정할 수 있을 것이다. 일 실시예에서, 방법은, 예측되는 프로세스 윈도우를 결정하기 위해서 웨이퍼의 인쇄를 시뮬레이팅하는 것에 의해서 프로세스 윈도우를 결정하는 것을 포함한다. 예를 들어, 도 7에서 도시된 바와 같이, 방법이 경계적(marginal) F/E 조건을 시뮬레이팅하는 단계(700)를 포함할 수 있을 것이다. 경계적 포커스 및 노광 조건을 시뮬레이팅하는 것이 임의의 적합한 상업적으로 입수가 가능한 방법 또는 시스템을 이용하여 실시될 수 있을 것이다. 본원에서 더 설명되는 바와 같이, 대략적인(rough) 윈도우에 대한 조건이 프로세스 재원 및 프로세스 윈도우를 규정하기 위해서 이용될 수 있도록, "대략적인 윈도우"를 식별하기 위해서 시뮬레이션이 이용될 수 있을 것이다.
프로세스 윈도우를 결정하는 것이 또한 전술한 검사 시스템 또는 다른 검사 시스템에 의해서 발생되는 다른 웨이퍼에 대한 부가적인 출력을 획득하는 것을 포함한다. 상이한 다이들이 부가적인 프로세스 조건으로 다른 웨이퍼 상에서 인쇄되고, 부가적인 프로세스 조건이, 예측된 프로세스 윈도우의 예측된 모서리에 인접하고 예측된 모서리 보다 공칭 프로세스 조건으로부터 더 먼 프로세스 조건을 포함한다. 예를 들어, 도 7에서 도시된 바와 같이, 방법이 FEM 웨이퍼를 인쇄하는 단계(702)를 포함할 수 있을 것이다. FEM 웨이퍼가 본원에서 추가적으로 설명되는 방식을 포함하는 임의의 적합한 방식으로 인쇄될 수 있을 것이다. FEM 웨이퍼가 또한, 목표 조건을 규정하기 위해서 단계(700)에서 결정된 이론적인 예측치(prediction)를 레버리징하는 것에 의해서 인쇄될 수 있을 것이다. 예를 들어, 도 7에 도시된 바와 같이, 예측된 프로세스 윈도우(716)가 단계(700)에서 생성된 시뮬레이션 결과를 기초로 결정될 수 있을 것이고 포커스 및 노광에 대한 상이한 값들에 의해서 규정될 수 있을 것이다. 이어서, FEM 웨이퍼에 대한 목표 조건이 예측된 프로세스 윈도우를 기초로 결정될 수 있을 것이다. 예를 들어, 목표 조건이 부가적인 프로세스 조건(718, 720, 722, 및 724)을 포함할 수 있을 것이다. 이러한 프로세스 조건의 각각이 예측된 프로세스 윈도우의 예측된 모서리에 인접하고 예측된 모서리 보다 (예측된 프로세스 윈도우(716)의 중심에 위치되는) 공칭 프로세스 조건으로부터 더 멀다. 그에 따라, 이러한 실시예에서, 프로세스에 대해서 문제가 될 수 있는 패턴 유형을 발견하기 위해서 예측 프로세스 윈도우를 약간 초과하는 변조로 FEM 웨이퍼가 인쇄될 수 있을 것이다.
프로세스 윈도우를 결정하는 것이, 예측된 모서리 중 제1 예측된 모서리에 인접하는 부가적인 프로세스 조건으로 다른 웨이퍼 상에 인쇄된 상이한 다이들 중 제1 다이에 대해서 생성된 부가적인 출력을 예측된 모서리 중 제1 예측된 모서리와 반대되는 예측된 모서리 중 제2 예측된 모서리에 인접하는 부가적인 프로세스 조건으로 다른 웨이퍼 상에 인쇄된 상이한 다이들 중 제2 다이에 대해서 생성된 부가적인 출력과 비교하는 것을 더 포함한다. 예를 들어, 도 7에 도시된 바와 같이, 방법이, 본원에서 더 설명된 바와 같이 실시될 수 있는, 극단적 모서리를 비교하는 단계(704)를 포함할 수 있을 것이다. 특히, 도 7에 도시된 프로세스 조건의 경우에, 프로세스 조건(718)에서 인쇄된 다이가 프로세스 조건(722)에서 인쇄된 다이와 비교될 수 있을 것이고, 프로세스 조건(720)에서 인쇄된 다이가 프로세스 조건(724)에서 인쇄된 다이와 비교될 수 있을 것이다.
모서리 조건에서 인쇄된 다이가, 다이에 대한 출력을 생성하는 검사 시스템 상에서 비교될 수 있을 것이다. 그러나, 출력이, 본원에서 설명된 것과 유사한 물리적 웨이퍼에 대한 스캐닝 및 취급(handling) 능력을 가지는 검사 시스템에 의해서, 및/또는 가상의 검사 시스템 또는 실제 검사 시스템에 의해서 생성되고 가상 검사 시스템 또는 가상 검사 시스템에 대해서 접근할 수 있는 저장 매체 내에 저장되는 출력을 이용하여 검사-유사 기능을 실시할 수 있는 검사 시스템에 의해서 생성될 수 있을 것이다. 그러한 가상의 검사 시스템 또는 가상 검사기(VI)의 예가, 전체 내용이 본원에서 기술된 바와 같이 참조로 포함되는, Bhaskar 등에게 2012년 2월 28일자로 허여된 미국 특허 제8,126,255호에서 설명되어 있다. 본원에서 설명된 실시예가 이러한 특허에서 설명된 바와 같이 추가적으로 구성될 수 있을 것이다.
프로세스 윈도우를 결정하는 것이 또한 부가적인 출력을 비교하는 것의 결과를 기초로 다른 웨이퍼 상의 결함을 검출하는 것 그리고 다른 웨이퍼 상의 검출된 결함을 기초로 프로세스 윈도우를 결정하는 것을 포함한다. 예를 들어, 도 7에서 도시된 바와 같이, 방법이 지문 임계 패턴 파레도 단계(finger print critical pattern pareto step)(706)를 포함할 수 있을 것이다. 이러한 단계에서, 결함을 별도 저장하는 것이 본원에서 더 설명된 바와 같이 실시될 수 있을 것이고, 그에 따라 동일한 패턴 상에 또는 그에 근접하여 위치되는 결함이 동일한 그룹 내로 별도 저장된다. 이어서, 상이한 패턴들의 각각에 대해서 검출된 결함의 수를 나타내기 위해서 하나 이상의 파레도가 생성될 수 있을 것이다. 이러한 방식에서, 파레토가 임계 패턴(즉, 대부분의 결함을 나타내는 패턴)의 지문을 제공할 수 있을 것이다.
일부 경우에, 방법이 또한 PS, CPI, 및 CA 단계(708)를 포함할 수 있을 것이다. 이러한 단계에서, 패턴 탐색(PS), 맥락 지점(context point) 검사(CPI), 및 관리 지역(CA)이 웨이퍼 상의 관련 결함에 대한 포커스 검사 및 재검토를 돕고, 그에 따라, 공칭에 더 근접한 변조 내의 임계 패턴을 검출하기 위해서 이용될 수 있을 것이다. 예를 들어, PS, CPI, 및 CA를 이용하여, 중요하고, 임계적이고, 문제가 되는 것 등으로 알려진 패턴만을 검사 및 재검토하도록 제한할 수 있다. 그에 따라, 공칭 조건 근처에서 인쇄된 다이들의 비교를 이용하여 실시되는 것을 포함하여 상당량의 노이즈 또는 사소한 장애를 생성할 수 있는 검사에 대해서, PS, CPI, 및/또는 CA를 통해서 식별된 패턴 만으로 검사 및 재검토를 제한하는 것이, 사용자에게 관심의 대상이 되지 않는 결함 정보의 상당량을 제거할 수 있다. 그러나, 본원에서 설명된 임의 변조에서 실시되는 검사 및 재검토를 위해서 PS, CPI, 및/또는 CA가 이용될 수 있다.
실시예가 또한, 본원에서 더 설명되는 바와 같이 실시될 수 있는 모든 변조를 평가하는 단계(710)를 포함할 수 있을 것이다. 또한, 방법이 모든 임계 패턴을 기초로 프로세스 윈도우(PW)를 생성하는 단계(712)를 포함할 수 있을 것이다. 이러한 단계에서, 프로세스 윈도우가, 웨이퍼 상에 인쇄된 디자인 내의 임계 패턴 만을 기초로 본원에서 더 설명되는 바와 같이 결정될 수 있을 것이다. 그러한 방법은 또한, 본원에서 설명된 임의의 실시예에 따라서 또한 실시될 수 있는 패턴 이상 발견을 계속하는 단계(714)를 포함한다.
일 실시예에서, 방법은 웨이퍼 상의 검출된 결함을 상이한 그룹들로 별도 저장하는 것을 포함하고, 그렇게 별도 저장하는 것은, 상이한 프로세스 조건들로 인쇄되는 상이한 다이들에 대해서 별개로 실시된다. 예를 들어, 본원에서 설명된 각각의 다이 유형(예를 들어, A, B, C, 및 D)이 상이한 패턴 이상 유형들을 나타낼 수 있을 것이고, 패턴 유형을 완전히 조사하기 위해서 각각의 다이 유형에서 검출된 결함 개체수가 각각의 다른 다이 유형과 독립적으로 별도 저장될 수 있다. 이러한 방식에서, 별도 저장하는 것이 각각의 변조 레벨(또는 모서리)에 대해서 별개로 실시되어, 모든 임계 패턴 이상을 효과적으로 별도 저장할 수 있을 것이다. 또한, 각각의 모서리 샷에 대해서 별개로 별도 저장을 실시하는 것은, 체계적 결함이 본원에서 더 설명된 선택 단계에서 샘플링되도록 보장할 수 있다. 각각의 변조 유형에 대해서 별도 저장을 독립적으로 실시하기 위해서, 새로운 결정 트리(decision tree)가 구축될 수 있다.
하나의 그러한 실시예에서, 상이한 그룹들이 웨이퍼에 대한 디자인 내의 상이한 패턴들에 대응한다. 예를 들어, 별도로 저장하는 것이 패턴 유형을 기초로 실시될 수 있을 것이고, 그에 따라 동일한 패턴의 유형 상에 또는 그 부근에 위치되는 결함이 동일한 그룹 내로 별도 저장되는 한편, 다른 유형의 패턴에 또는 그 부분에 위치되는 결함이 다른 그룹으로 별도 저장된다. 그렇게 별도 저장하는 것이, 전체 내용이 본원에서 기술된 바와 같이 참조로 포함되는, Zafar 등에게 2009년 8월 4일자로 허여된 미국 특허 제7,570,796호에서 설명된 바와 같이 실시될 수 있는, 디자인 기반의 별도 저장(design based binning)(DBB) 또는 디자인 기반 그룹핑(design based grouping)(DBG)으로서 일반적으로 지칭될 수 있을 것이다. 본원에서 설명된 실시예 내에서 또는 그러한 실시예에 의해서 실시되는 패턴 기반의 별도 저장이, 디자인 기반의 분류(design based classification)(DBC)와 같은, 이러한 전술한 특허에서 설명된 임의의 다른 유형의 패턴 기반의 별도 저장을 포함할 수 있을 것이다. 본원에서 설명된 실시예가 이러한 특허에서 설명된 바와 같이 추가적으로 구성될 수 있을 것이다. 또한, 본원에서 설명된 임의의 새로운 웨이퍼 레이아웃에서, 임의의 별도 저장 능력이 이용될 수 있다(예를 들어, 결정 트리, DBB 등).
다른 실시예에서, 방법은 결함 재검토를 위해서 웨이퍼 상의 검출된 결함 중 하나 이상을 선택하는 것을 포함하고, 하나 이상의 결함을 선택하는 것이, 상이한 프로세스 조건들에서 인쇄되는 상이한 다이들에 대해서 별개로 실시된다. 실시예는 그러한 독립적인 샘플링 및 각각의 변조 그룹에 의한 우선순위화(prioritization)를 포함하여 샘플링 가능성을 향상시킬 수 있을 것이다. 예를 들어, 상이하게 변조된 다이들의 각각에 대한 결함 별도 저장 결과(예를 들어, DBG 파레토)가 상이할 것으로 예측되고, 그에 따라, 가능하게는 상이한 변조들에 대해서 상이한 우선순위로 및/또는 임의의 하나의 변조에서 검출된 상이한 결함 유형들에 대해서 상이한 우선순위로, 각각의 변조 유형에 대해서 별개로 샘플링을 실시하는 것이 유리할 수 있을 것이다. 각각의 변조 레벨(또는 모서리)에 대해서 별개로 실시되는 샘플링은 모든 임계 패턴 이상을 효과적으로 샘플링할 수 있을 것이다. 또한, 모서리 샷만으로부터의 데이터를 이용하는 것이 신호를 개선하는데 있어서 도움을 줄 것이고 그리고 총 결함 계수를 감소시켜 샘플링 요건에 도움을 줄 것이다. 이러한 방식에서, 본원에서 설명된 실시예는, 모든 임계 결함을 여전히 샘플링하면서도, 결함 재검토 샘플링을 가능한 한 많이 감소시킬 수 있다. 또한, 본원에서 설명된 실시예가, 패턴 이상의 유형을 미세 조율하는 것(fine tuning)에 의해서 그리고 별도 저장 유형들을 감소시키기 위해서 DBB와 같은 패턴 기반의 그룹핑을 이용하는 것에 의해서, 결함 샘플링을 개선할 수 있다.
그에 따라, 본원에서 설명된 실시예에서 실시되는 샘플링은, 특별한 결함 유형의 식별을 개선할 수 있는, 다이의 변조에 의해서 샘플링이 편향될(biased) 수 있는, 편향된 샘플링일 수 있을 것이다. 다른 예에서, 임계 패턴 이상이 개방부 또는 부족부 형태일 수 있다. 전체적인 샘플링은, 개방부의 빈도수가 부족부와 동일한 경우에만 개방부 및 부족부 모두에 대한 샘플링의 공정한 기회(fair chance)를 제공한다. 예를 들어, 도 8의 파레토(800)에서 도시된 하나의 경우에, 부족부의 수가 이상(failure)의 수와 동일하다. 그러나, 전형적인 프로세스 및 디자인에서, 이러한 경우가 일반적이지는 않다. 예를 들어, 도 8의 파레토(802)에서 도시된 상이한 경우에, 부족부의 수가 개방부의 수 보다 많은 반면, 도 8의 파레토(804)에 도시된 다른 상이한 경우에, 개방부의 수가 부족부의 수 보다 많다. 그에 따라, 대부분의 경우에, 상이한 변조 조건의 별개의 프로세싱이 올바른(right) 샘플링을 선택하는데 있어서 이상적이다(ideal). 그에 따라, 각각의 검출 유형의 개선된 식별을 위해서, 패턴 기반의 그룹핑(예를 들어, DBB) 및 샘플링이 구분되어야 한다. 특히, A, B, C, 및 D 모서리 다이에 대해서, 그룹핑 및 샘플링이 구분되어야 한다.
본원에서 설명된 실시예가 현재 이용되는 방법 및 시스템 보다 우수한 많은 장점을 갖는다. 예를 들어, FEM과 같은 변조된 웨이퍼 레이아웃 및 프로세스 윈도우 품질평가(PWQ)가 반도체 산업에서 이미 널리 채용되고 있다. 그러나, 그러한 레이아웃을 이용하는 방법 및 시스템은 검사 결과에서의 실질적으로 큰 노이즈 레벨 및 데이터를 분석하기 위해서 필요한 긴 시간이라는 문제점을 가지는데, 이는 그러한 검사로부터의 전형적인 결함 데이터가 실질적으로 큰 결함 계수에 의해서 압도되기 때문이다. 대조적으로, 본원에서 설명된 실시예는, 극단적 변조로 인한 큰 결함 다이를 제거하는 것에 의해서 총 결함 계수를 감소시킨다. 이러한 방식에서, 본원에서 설명된 실시예는, 관련 변조만을 검사하는 것에 의해서, 전체적인 결함 계수를 감소시키고 신호-대-결함을 증가시킨다. 그에 따라, 본원에서 설명된 실시예는, 현재 이용되는 다른 시스템 및 방법 보다 더 용이하게 체계적 결함을 검출할 수 있다. 또한, 본원에서 설명된 실시예는 실시가 비교적 단순하다. 또한, 체계적 결함 발견이 웨이퍼 검사 도구 사용자에게 있어서 실질적으로 중요하기 때문에, 본원에서 설명된 실시예는 현재의 그리고 미래의 웨이퍼 검사 도구의 채택을 높일 수 있다. 또한, 본원에서 설명된 실시예는 웨이퍼 레벨 변동의 보장범위(coverage)를 개선한다. 개선된 웨이퍼 보장범위로, 본원에서 설명된 실시예는, 보다 양호한 샘플링으로 웨이퍼에 걸쳐 보다 포괄적인 해결책을 전달하는데 있어서 SEM 기반의 해결책 보다 우수한 장점을 또한 도입한다. 또한, 본원에서 설명된 실시예를 이용하여, 충분히 큰 변형을 가지는 체계적 결함만을 재검토하는 것에 의해서, 결함 샘플링을 개선할 수 있고 체계적 결함의 재검토 능력을 개선할 수 있다. 또한, 본원에서 설명된 개선된 샘플링이 현재 이용되는 다른 웨이퍼 레이아웃과 함께 이용될 수 있으나, 그러한 다른 웨이퍼 레이아웃으로 인한 비교적 큰 노이즈 레벨은 완화될 수 없다.
본원에서 설명된 획득, 비교, 및 결정 단계는 본원에서 설명되는 바와 같이 구성될 수 있는 컴퓨터 시스템에 의해 실시된다.
전술한 방법의 실시예의 각각이 본원에서 설명된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수 있을 것이다. 또한, 전술한 방법의 실시예의 각각이 본원에서 설명된 임의의 시스템에 의해서 실시될 수 있을 것이다.
본원에서 설명된 방법의 모두는 방법 실시예의 하나 이상의 단계의 결과를 컴퓨터-판독 가능 저장 매체에 저장하는 것을 포함할 수도 있다. 그 결과는 본원에서 설명된 임의의 결과를 포함할 수도 있고, 당 기술 분야에 공지된 임의의 방식으로 저장될 수도 있다. 저장 매체는 본원에서 설명된 임의의 저장 매체 또는 당 기술 분야에 공지된 임의의 다른 적합한 저장 매체를 포함할 수 있다. 결과가 저장된 후에, 결과는 저장 매체에 접속되고 본 명세서에 설명된 임의의 방법 또는 시스템 실시예에 의해 사용되고, 사용자에 표시를 위해 포맷되고, 다른 소프트웨어 모듈, 방법, 또는 시스템 등에 의해 사용될 수 있다.
부가적인 실시예는 웨이퍼 상의 결함을 검출하기 위한 컴퓨터-수행 방법을 실시하기 위해서 컴퓨터 시스템 상에서 실행될 수 있는 프로그램 명령어들을 저장하기 위한 비-일시적 컴퓨터-판독 가능 매체에 관한 것이다. 하나의 그러한 이러한 실시예가 도 9에 도시되어 있다. 특히, 도 9에 도시되어 있는 바와 같이, 컴퓨터 판독 가능 매체(900)는 컴퓨터 시스템(904) 상에서 실행 가능한 프로그램 명령어(902)를 포함한다. 컴퓨터-수행 방법은 전술한 방법의 단계들을 포함한다. 프로그램 명령어들이 실행될 수 있는 컴퓨터-수행 방법이 본원에서 설명된 임의의 다른 단계(들)를 포함할 수 있을 것이다.
본원에서 설명된 것들과 같은 방법을 구현하는 프로그램 명령어(902)가 컴퓨터-판독 가능 매체(900) 상에 저장될 수도 있다. 컴퓨터 판독 가능 매체는 자기 또는 광학 디스크, 또는 자기 테이프 또는 당 기술 분야에 공지된 임의의 다른 적합한 비일시적 컴퓨터 판독 가능 매체와 같은 저장 매체일 수도 있다.
프로그램 명령어는 무엇보다도, 절차 기반 기술, 구성요소 기반 기술, 및/또는 객체 지향 기술을 포함하여, 임의의 다양한 방식으로 구현될 수도 있다. 예를 들어, 프로그램 명령어는 원하는 바에 따라, ActiveX 콘트롤, C++ 객체, JavaBeans, Microsoft Foundation Classes("MFC"), 또는 다른 기술 또는 방법론을 사용하여 구현될 수 있다.
컴퓨터 시스템은 퍼스널 컴퓨터 시스템, 이미지 컴퓨터, 메인프레임 컴퓨터 시스템, 워크스테이션, 네트워크 기기, 인터넷 기기 또는 다른 장치를 포함하는, 다양한 형태를 취할 수도 있다. 일반적으로, "컴퓨터 시스템"이라는 용어는 메모리 매체로부터 명령어를 실행하는 하나 이상의 프로세서를 갖는 임의의 장치를 포함하도록 광범위하게 규정될 수도 있다. 컴퓨터 시스템은 병렬 프로세서와 같은 당 기술 분야에 공지된 임의의 적합한 프로세서를 또한 포함할 수도 있다. 또한, 컴퓨터 시스템은, 자립식 또는 네트워킹된 도구로서, 고속 프로세싱 및 소프트웨어를 가지는 컴퓨터 플랫폼을 포함할 수 있을 것이다.
부가적인 실시예는 웨이퍼 상의 결함을 검출하도록 구성된 시스템에 관한 것이다. 하나의 그러한 이러한 실시예가 도 10에 도시되어 있다. 시스템(1000)은 본 명세서에 또한 설명된 바와 같이 본 실시예에서 구성되는 웨이퍼를 위한 출력을 발생하도록 구성된 검사 하위시스템(1002)을 포함한다. 시스템은 또한 본원에서 설명된 비교 및 검출 단계들을 실시하도록 구성된 컴퓨터 하위 시스템(1004)을 포함한다. 컴퓨터 하위시스템은 본원에서 설명된 임의의 실시예에 따른 이들 단계를 수행하도록 구성될 수 있을 것이다. 컴퓨터 서브시스템 및 시스템은 본원에서 설명된 임의의 다른 단계(들)를 수행하도록 구성될 수도 있고, 본원에서 설명된 바와 같이 또한 구성될 수 있을 것이다.
검사 서브시스템은 광으로 웨이퍼를 스캐닝하고 스캐닝 중에 웨이퍼로부터 광을 검출함으로써 웨이퍼를 위한 출력을 발생하도록 구성될 수 있을 것이다. 예를 들어, 도 10에 도시되어 있는 바와 같이, 검사 서브시스템은 당 기술 분야에 공지된 임의의 적합한 광원을 포함할 수도 있는 광원(1006)을 포함한다. 광원으로부터의 광은 광원으로부터 웨이퍼(1010)로 광을 지향하도록 구성될 수 있는 빔 스플리터(1008)로 지향될 수 있을 것이다. 광원은 하나 이상의 집광 렌즈, 시준 렌즈, 릴레이 렌즈, 대물 렌즈, 개구, 스펙트럼 필터, 편광 구성요소 등과 같은 임의의 다른 적합한 요소(미도시)에 결합될 수 있을 것이다. 도 10에 도시되어 있는 바와 같이, 광은 수직 입사각에서 웨이퍼에 지향될 수 있을 것이다. 그러나, 광은 거의 수직 및 경사 입사를 포함하는 임의의 적합한 입사각에서 웨이퍼로 지향될 수 있을 것이다. 또한, 광 또는 다중 광빔은 하나 초과의 입사각에서 순차적으로 또는 동시에 웨이퍼로 지향될 수 있을 것이다. 검사 하위시스템은 임의의 적합한 방식으로 웨이퍼 위에서 광을 스캔하도록 구성될 수 있을 것이다.
웨이퍼(1010)로부터의 광은 스캐닝 중에 검사 서브시스템의 하나 이상의 채널에 의해 집광되고 검출될 수 있을 것이다. 예를 들어, 수직에 비교적 근접한 각도에서 웨이퍼(1010)로부터 반사된 광(즉, 입사가 수직일 때 정반사 광)은 빔 스플리터(1008)를 통해 렌즈(1012)로 전달될 수 있을 것이다. 렌즈(1012)는 도 10에 도시되어 있는 바와 같은 굴절 광학 요소를 포함할 수 있을 것이다. 또한, 렌즈(1012)는 하나 이상의 굴절 광학 요소 및/또는 하나 이상의 반사 광학 요소를 포함할 수 있을 것이다. 렌즈(1012)에 의해 집광된 광이 검출기(1014)로 포커스될 수 있을 것이다. 검출기(1014)는 전하 결합 소자(CCD) 또는 다른 유형의 촬상 검출기와 같은 당 기술 분야에 공지된 임의의 적합한 검출기를 포함할 수 있을 것이다. 검출기(1014)는 렌즈(1012)에 의해 집광된 반사광에 응답성이 있는 출력을 발생하도록 구성된다. 그에 따라,렌즈(1012) 및 검출기(1014)는 검사 서브시스템의 하나의 채널을 형성한다. 검사 하위시스템의 이 채널은 당 기술 분야에 공지된 임의의 다른 적합한 광학 구성요소(미도시)를 포함할 수 있을 것이다.
도 10에 도시되어 있는 검사 하위시스템은 웨이퍼로부터 정반사된 광을 검출하도록 구성되기 때문에, 검사 하위시스템은 BF 검사 하위시스템으로서 구성된다. 그러나, 이러한 검사 하위시스템은 다른 유형의 웨이퍼 검사를 위해 또한 구성될 수 있을 것이다. 예를 들어, 도 10에 도시되어 있는 검사 하위시스템은 하나 이상의 다른 채널(미도시)을 또한 포함할 수 있을 것이다. 다른 채널(들)은 산란광 채널로서 구성된 렌즈 및 검출기와 같은, 본원에서 설명된 임의의 광학 구성요소를 포함할 수 있을 것이다. 렌즈 및 검출기가 본원에서 설명된 바와 같이 또한 구성될 수 있을 것이다. 이 방식으로, 검사 하위시스템이 또한 DF 검사를 위해 구성될 수 있을 것이다.
컴퓨터 하위시스템(1004)은 스캐닝 중에 검출기(들)에 의해 발생된 출력이 컴퓨터 하위시스템(1004)으로 제공될 수 있도록 검사 하위시스템에 결합된다. 예를 들어, 컴퓨터 하위시스템은 컴퓨터 하위시스템이 검출기에 의해 발생된 출력을 수신할 수도 있도록 (예를 들어, 당 기술 분야에 공지된 임의의 적합한 전송 매체를 포함할 수도 있는, 도 10에서 파선에 의해 도시되어 있는 하나 이상의 전송 매체에 의해서) 검출기(1014)로 결합될 수도 있다.
컴퓨터 하위시스템은 본원에서 설명된 임의의 단계(들)를 수행하도록 구성될 수 있을 것이다. 예를 들어, 컴퓨터 하위시스템(1004)은 본원에서 설명된 바와 같은 비교 및 검출 단계를 수행하기 위해 구성될 수 있을 것이다. 또한, 컴퓨터 하위시스템(1004)은 본원에서 설명된 임의의 다른 단계를 수행하도록 구성될 수 있을 것이다. 컴퓨터 하위시스템이 또한, 전체 내용이 본원에서 기술된 바와 같이 참조로 포함되는, Bhaskar 등에게 2012년 2월 28일자로 허여된 미국 특허 제8,126,255호에서 설명되어 있다.
본원에서 설명된 시스템 실시예에 포함될 수 있는 검사 하위시스템의 구성을 전반적으로 설명하기 위해서 도 10이 본원에서 제공되었다는 것을 주목하여야 할 것이다. 명백하게, 본원에서 설명된 검사 하위시스템 구성은 상업적인 검사 시스템을 디자인할 때 일반적으로 수행되는 바와 같이, 검사 하위시스템의 성능을 최적화하도록 변경될 수 있을 것이다. 또한, 본원에서 설명된 시스템은 (예를 들어, 본원에서 설명된 기능성을 기존 검사 시스템에 부가함으로써) KLA-Tencor로부터 상업적으로 입수가 가능한 29xx/28xx 시리즈 도구와 같은 기존 검사 하위시스템을 사용하여 구현될 수 있을 것이다. 일부 그러한 시스템의 경우에, 본 명세서에 설명된 방법이 (예를 들어, 시스템의 다른 기능성에 추가하여) 시스템의 선택적인 기능성으로서 제공될 수도 있다. 대안적으로, 본원에서 설명된 시스템이 완전히 신규한 시스템을 제공하기 위해 "맨 처음부터(from scratch)" 디자인될 수 있을 것이다. 또한, 비록 검사 하위시스템이 광-기반의 검사 하위시스템으로서 본원에서 설명되었지만, 검사 하위시스템이 전자 비임 하위시스템으로서 구성될 수 있다는 것을 이해할 수 있을 것이다.
본 발명의 다양한 양태의 추가적인 수정예 및 대안적인 실시예가 본 설명을 고려한 당업자에게 명백할 것이다. 예를 들어, 웨이퍼 상의 신뢰성 결함을 검출하기 위한 방법 및 시스템이 제공된다. 이에 따라, 이 설명은 단지 예시적인 것으로서 해석되어야 하고, 본 발명을 수행하는 일반적인 방식을 당업자에게 교시하기 위한 것이다. 본 명세서에 도시되어 있고 설명되어 있는 본 발명의 형태는 현재 바람직한 실시예로서 취해져야 한다는 것을 이해하여야 할 것이다. 본 발명의 이러한 설명으로부터 이점을 취득한 당업자에게 전부가 명백한 바와 같이, 본 명세서에 설명되고 예시된 요소 및 재료가 대체될 수 있고, 프로세스가 반전될 수 있으며, 본 발명의 특정 특징이 독립적으로 이용될 수 있을 것이다. 이하의 청구범위에 설명된 바와 같은 본 발명의 사상 및 범주로부터 벗어나지 않고 변경이 본원에서 설명된 요소에서 이루어질 수 있을 것이다.

Claims (33)

  1. 웨이퍼 상의 결함을 검출하기 위한 컴퓨터 수행(computer-implemented) 방법으로서,
    검사 시스템에 의해서 생성된 웨이퍼에 대한 출력을 획득하는 단계 - 상이한 다이들이 상이한 프로세스 조건들로 웨이퍼 상에 인쇄되고, 상기 상이한 프로세스 조건들은 상기 웨이퍼에 대한 상이한 이상 모드들(failure modes)에 대응함 - ;
    상이한 이상 모드들 중 제1 이상 모드에 대응하는 상이한 프로세스 조건들로 인쇄된 상이한 다이들 중 제1 다이에 대해서 생성된 출력을, 상이한 이상 모드들 중 제1 이상 모드에 반대되는 상이한 이상 모드들 중 제2 이상 모드에 대응하는 상이한 프로세스 조건들로 인쇄된 상이한 다이들 중 제2 다이에 대해서 생성된 출력과 비교하는 단계 - 상기 상이한 이상 모드들에 대응하는 상이한 프로세스 조건들은 상기 웨이퍼에 대한 프로세스 윈도우의 모서리들에서의 프로세스 조건들을 포함하고, 상기 상이한 이상 모드들 중 제1 이상 모드에 대응하는 상이한 프로세스 조건들은, 상기 프로세스 윈도우의 모서리들 중 제1 모서리의 조건이고, 상기 상이한 이상 모드들 중 제2 이상 모드에 대응하는 상이한 프로세스 조건들은, 상기 모서리들 중 제1 모서리에 반대되는 프로세스 윈도우의 모서리들 중 제2 모서리의 조건임 - ;
    상기 출력을 비교하는 단계의 결과에 기초하여 상기 웨이퍼 상의 결함을 검출하는 단계 - 상기 획득하는 단계, 상기 출력을 비교하는 단계, 및 상기 검출하는 단계는, 컴퓨터 시스템에 의해서 실시됨 - ;
    상기 프로세스 윈도우를 결정하는 단계
    를 포함하고,
    상기 프로세스 윈도우를 결정하는 단계는,
    예측된 프로세스 윈도우를 결정하기 위해서 상기 웨이퍼의 인쇄를 시뮬레이팅하는 단계와,
    상기 검사 시스템 또는 다른 검사 시스템에 의해서 발생되는 다른 웨이퍼에 대한 부가적인 출력을 획득하는 단계 - 상이한 다이들이 부가적인 프로세스 조건으로 다른 웨이퍼 상에서 인쇄되고, 상기 부가적인 프로세스 조건은, 예측된 프로세스 윈도우의 예측된 모서리에 인접하고 상기 예측된 모서리 보다 공칭 프로세스 조건으로부터 더 먼 프로세스 조건을 포함함 - 와,
    상기 예측된 모서리들 중 제1 예측된 모서리에 인접하는 부가적인 프로세스 조건으로 상기 다른 웨이퍼 상에 인쇄된 상이한 다이들 중 제1 다이에 대해서 생성된 부가적인 출력을, 상기 예측된 모서리들 중 제1 예측된 모서리와 반대되는 상기 예측된 모서리들 중 제2 예측된 모서리에 인접하는 부가적인 프로세스 조건으로 상기 다른 웨이퍼 상에 인쇄된 상이한 다이들 중 제2 다이에 대해서 생성된 부가적인 출력과 비교하는 단계와,
    상기 부가적인 출력을 비교하는 단계의 결과에 기초하여 상기 다른 웨이퍼 상의 결함을 검출하는 단계와,
    상기 다른 웨이퍼 상의 검출된 결함에 기초하여 상기 프로세스 윈도우를 결정하는 단계에 의해서, 프로세스 윈도우를 결정하는 것인, 웨이퍼 상의 결함을 검출하기 위한 컴퓨터 수행 방법.
  2. 제1항에 있어서,
    상기 검출되는 결함은 체계적(systematic) 결함을 포함하는 것인, 웨이퍼 상의 결함을 검출하기 위한 컴퓨터 수행 방법.
  3. 제1항에 있어서,
    상기 웨이퍼 상에서 검출되는 결함의 적어도 일부 위치는, 이전에 검출되지 않았던 패턴 이상을 웨이퍼에 대한 설계 내에 포함하는 것인, 웨이퍼 상의 결함을 검출하기 위한 컴퓨터 수행 방법.
  4. 제1항에 있어서,
    상기 비교하는 단계는, 상이한 이상 모드들 중 제3 이상 모드에 대응하는 상이한 프로세스 조건들로 상기 웨이퍼 상에 인쇄된 상이한 다이들 중 제3 다이에 대해서 생성된 출력을, 상이한 이상 모드들 중 제3 이상 모드에 반대되는 상이한 이상 모드들 중 제4 이상 모드에 대응하는 상이한 프로세스 조건들로 상기 웨이퍼 상에 인쇄된 상이한 다이들 중 제4 다이에 대해서 생성된 출력과 비교하는 단계를 포함하는 것인, 웨이퍼 상의 결함을 검출하기 위한 컴퓨터 수행 방법.
  5. 제1항에 있어서,
    상기 웨이퍼 상의 검출되는 결함을 상이한 그룹들로 비닝(binning)하는 단계를 더 포함하고, 상기 비닝하는 단계는, 상이한 프로세스 조건들로 상기 웨이퍼 상에 인쇄되는 상이한 다이들에 대해서 별개로 실시되는 것인, 웨이퍼 상의 결함을 검출하기 위한 컴퓨터 수행 방법.
  6. 제5항에 있어서,
    상기 상이한 그룹들은 상기 웨이퍼에 대한 설계 내의 상이한 패턴들에 대응하는 것인, 웨이퍼 상의 결함을 검출하기 위한 컴퓨터 수행 방법.
  7. 제1항에 있어서,
    결함 재검토를 위해서 웨이퍼 상의 검출되는 결함들 중 하나 이상을 선택하는 단계를 더 포함하고, 상기 결함들 중 하나 이상을 선택하는 단계는, 상이한 프로세스 조건들에서 상기 웨이퍼 상에 인쇄되는 상이한 다이들에 대해서 별개로 실시되는 것인, 웨이퍼 상의 결함을 검출하기 위한 컴퓨터 수행 방법.
  8. 제1항에 있어서,
    상기 웨이퍼 상의 모든 다이는, 상이한 이상 모드들 중 하나의 이상 모드에 대응하는 프로세스 조건으로 인쇄되는 것인, 웨이퍼 상의 결함을 검출하기 위한 컴퓨터 수행 방법.
  9. 제1항에 있어서,
    상이한 다이들 중 둘 이상은, 동일한 다른 프로세스 조건들로 웨이퍼 상에 인쇄되는 것인, 웨이퍼 상의 결함을 검출하기 위한 컴퓨터 수행 방법.
  10. 제1항에 있어서,
    상이한 다이들 중 상기 제1 및 제2 다이는, 웨이퍼의 실질적으로 전체 치수에 걸쳐서 연장되는 다이의 행으로 상기 웨이퍼 상에서 서로 인접하여 인쇄되고, 상기 다이의 행은, 상이한 이상 모드들 중 제2 이상 모드에 대응하는 상이한 프로세스 조건들로 인쇄된 다이와 교번적인 상이한 이상 모드들 중 제1 이상 모드에 대응하는 상이한 프로세스 조건들로 인쇄된 다이를 포함하는 것인, 웨이퍼 상의 결함을 검출하기 위한 컴퓨터 수행 방법.
  11. 제1항에 있어서,
    상기 웨이퍼 상의 어떠한 다이도, 상이한 프로세스 조건들에 대한 프로세스 윈도우에 대한 공칭 프로세스 조건으로 인쇄되지 않는 것인, 웨이퍼 상의 결함을 검출하기 위한 컴퓨터 수행 방법.
  12. 제1항에 있어서,
    상기 웨이퍼 상의 모든 다이 중 단지 하나가, 상이한 프로세스 조건들에 대하여 프로세스 윈도우에 대한 공칭 프로세스 조건으로 인쇄되는 것인, 웨이퍼 상의 결함을 검출하기 위한 컴퓨터 수행 방법.
  13. 제1항에 있어서,
    상기 방법은, 상기 웨이퍼 상에 인쇄된 상이한 다이들 중 임의의 다이에 대해서 생성된 출력을, 상이한 프로세스 조건들에 대하여 프로세스 윈도우에 대한 공칭 프로세스 조건으로 상기 웨이퍼 상에 인쇄된 다이에 대한 출력과 비교하는 단계를 포함하지 않는 것인, 웨이퍼 상의 결함을 검출하기 위한 컴퓨터 수행 방법.
  14. 제1항에 있어서,
    상기 프로세스 윈도우의 모서리들은, 상이한 프로세스 조건들에 대한 최대 및 최소 값들에 의해서 규정되고, 상기 상이한 프로세스 조건들은, 프로세스 윈도우의 내부 모서리들에서의 프로세스 조건들을 더 포함하고, 상기 내부 모서리들은 모서리들에 인접하고 모서리들 보다 공칭 프로세스 조건들에 더 근접하는 것인, 웨이퍼 상의 결함을 검출하기 위한 컴퓨터 수행 방법.
  15. 제14항에 있어서,
    상기 출력을 비교하는 단계는, 상기 프로세스 윈도우의 내부 모서리들 중 제1 내부 모서리에서의 상이한 프로세스 조건들로 상기 웨이퍼 상에 인쇄된 상이한 다이들 중 제3 다이에 대해서 생성된 출력을, 상기 내부 모서리들 중 제1 내부 모서리에 반대되는 상기 내부 모서리들 중 제2 모서리에서의 상이한 프로세스 조건들로 상기 웨이퍼 상에 인쇄된 상이한 다이들 중 제4 다이에 대해서 생성된 출력과 비교하는 단계를 포함하는 것인, 웨이퍼 상의 결함을 검출하기 위한 컴퓨터 수행 방법.
  16. 제1항에 있어서,
    상기 방법은, 상기 웨이퍼 상에서 검출된 결함에 기초하여, 상기 프로세스 윈도우가 정확한지의 여부를 결정하는 단계를 더 포함하는, 웨이퍼 상의 결함을 검출하기 위한 컴퓨터 수행 방법.
  17. 웨이퍼 상의 결함을 검출하기 위한 컴퓨터 수행 방법을 실시하기 위해서 컴퓨터 시스템 상에서 실행될 수 있는 프로그램 명령어들을 저장하는 컴퓨터 판독 가능한 비일시적 저장 매체로서,
    상기 컴퓨터 수행 방법은,
    검사 시스템에 의해서 생성된 웨이퍼에 대한 출력을 획득하는 단계 - 상이한 다이들이 상이한 프로세스 조건들로 웨이퍼 상에 인쇄되고, 상기 상이한 프로세스 조건들은 상기 웨이퍼에 대한 상이한 이상 모드들에 대응함 - ;
    상이한 이상 모드들 중 제1 이상 모드에 대응하는 상이한 프로세스 조건들로 인쇄된 상이한 다이들 중 제1 다이에 대해서 생성된 출력을, 상기 상이한 이상 모드들 중 제1 이상 모드에 반대되는 상기 상이한 이상 모드들 중 제2 이상 모드에 대응하는 상이한 프로세스 조건들로 인쇄된 상이한 다이들 중 제2 다이에 대해서 생성된 출력과 비교하는 단계 - 상기 상이한 이상 모드들에 대응하는 상이한 프로세스 조건들은 상기 웨이퍼에 대한 프로세스 윈도우의 모서리들에서의 프로세스 조건들을 포함하고, 상기 상이한 이상 모드들 중 제1 이상 모드에 대응하는 상이한 프로세스 조건들은, 상기 프로세스 윈도우의 모서리들 중 제1 모서리의 조건이고, 상기 상이한 이상 모드들 중 제2 이상 모드에 대응하는 상이한 프로세스 조건들은, 상기 모서리들 중 제1 모서리에 반대되는 프로세스 윈도우의 모서리들 중 제2 모서리의 조건임 - ;
    상기 출력을 비교하는 단계의 결과에 기초하여 상기 웨이퍼 상의 결함을 검출하는 단계; 및
    상기 프로세스 윈도우를 결정하는 단계
    를 포함하고,
    상기 프로세스 윈도우를 결정하는 단계는,
    예측된 프로세스 윈도우를 결정하기 위해서 상기 웨이퍼의 인쇄를 시뮬레이팅하는 단계와,
    상기 검사 시스템 또는 다른 검사 시스템에 의해서 발생되는 다른 웨이퍼에 대한 부가적인 출력을 획득하는 단계 - 상이한 다이들이 부가적인 프로세스 조건으로 다른 웨이퍼 상에서 인쇄되고, 상기 부가적인 프로세스 조건은, 예측된 프로세스 윈도우의 예측된 모서리에 인접하고 상기 예측된 모서리보다 공칭 프로세스 조건으로부터 더 먼 프로세스 조건을 포함함 - 와,
    상기 예측된 모서리들 중 제1 예측된 모서리에 인접하는 부가적인 프로세스 조건으로 상기 다른 웨이퍼 상에 인쇄된 상이한 다이들 중 제1 다이에 대해서 생성된 부가적인 출력을, 상기 예측된 모서리들 중 제1 예측된 모서리와 반대되는 상기 예측된 모서리들 중 제2 예측된 모서리에 인접하는 부가적인 프로세스 조건으로 상기 다른 웨이퍼 상에 인쇄된 상이한 다이들 중 제2 다이에 대해서 생성된 부가적인 출력과 비교하는 단계와,
    상기 부가적인 출력을 비교하는 단계의 결과에 기초하여 상기 다른 웨이퍼 상의 결함을 검출하는 단계와,
    상기 다른 웨이퍼 상의 검출된 결함에 기초하여 상기 프로세스 윈도우를 결정하는 단계에 의해서, 프로세스 윈도우를 결정하는 것인, 컴퓨터 판독 가능한 비일시적 저장 매체.
  18. 웨이퍼 상의 결함을 검출하도록 구성된 시스템으로서,
    웨이퍼에 대한 출력을 생성하도록 구성된 검사 하위시스템(subsystem) - 상이한 다이들이 상이한 프로세스 조건들로 상기 웨이퍼 상에 인쇄되고, 상기 상이한 프로세스 조건들은 상기 웨이퍼에 대한 상이한 이상 모드들에 대응함 - ;
    컴퓨터 하위시스템
    을 포함하고,
    상기 컴퓨터 하위시스템은,
    상이한 이상 모드들 중 제1 이상 모드에 대응하는 상이한 프로세스 조건들로 인쇄된 상이한 다이들 중 제1 다이에 대해서 생성된 출력을, 상기 상이한 이상 모드들 중 제1 이상 모드에 반대되는 상기 상이한 이상 모드들 중 제2 이상 모드에 대응하는 상이한 프로세스 조건들로 인쇄된 상이한 다이들 중 제2 다이에 대해서 생성된 출력과 비교하고 - 상기 상이한 이상 모드들에 대응하는 상이한 프로세스 조건들은 상기 웨이퍼에 대한 프로세스 윈도우의 모서리들에서의 프로세스 조건들을 포함하고, 상기 상이한 이상 모드들 중 제1 이상 모드에 대응하는 상이한 프로세스 조건들은, 상기 프로세스 윈도우의 모서리들 중 제1 모서리의 조건이고, 상기 상이한 이상 모드들 중 제2 이상 모드에 대응하는 상이한 프로세스 조건들은, 상기 모서리들 중 제1 모서리에 반대되는 프로세스 윈도우의 모서리들 중 제2 모서리의 조건임 - ;
    상기 비교의 결과에 기초하여 상기 웨이퍼 상의 결함을 검출하고,
    상기 프로세스 윈도우를 결정하도록 구성되며,
    상기 프로세스 윈도우를 결정하는 것은,
    예측된 프로세스 윈도우를 결정하기 위해서 상기 웨이퍼의 인쇄를 시뮬레이팅하는 것과,
    상기 검사 하위시스템 또는 다른 검사 하위시스템에 의해서 발생되는 다른 웨이퍼에 대한 부가적인 출력을 획득하는 것 - 상이한 다이들이 부가적인 프로세스 조건으로 다른 웨이퍼 상에서 인쇄되고, 상기 부가적인 프로세스 조건은, 예측된 프로세스 윈도우의 예측된 모서리에 인접하고 상기 예측된 모서리 보다 공칭 프로세스 조건으로부터 더 먼 프로세스 조건을 포함함 - 과,
    상기 예측된 모서리들 중 제1 예측된 모서리에 인접하는 부가적인 프로세스 조건으로 상기 다른 웨이퍼 상에 인쇄된 상이한 다이들 중 제1 다이에 대해서 생성된 부가적인 출력을, 상기 예측된 모서리들 중 제1 예측된 모서리와 반대되는 상기 예측된 모서리들 중 제2 예측된 모서리에 인접하는 부가적인 프로세스 조건으로 상기 다른 웨이퍼 상에 인쇄된 상이한 다이들 중 제2 다이에 대해서 생성된 부가적인 출력과 비교하는 것과,
    상기 부가적인 출력을 비교하는 단계의 결과에 기초하여 상기 다른 웨이퍼 상의 결함을 검출하는 것과,
    상기 다른 웨이퍼 상의 검출된 결함에 기초하여 상기 프로세스 윈도우를 결정하는 것에 의해서, 프로세스 윈도우를 결정하는 것인, 웨이퍼 상의 결함을 검출하도록 구성된 시스템.
  19. 제18항에 있어서,
    상기 검출되는 결함은 체계적 결함을 포함하는 것인, 웨이퍼 상의 결함을 검출하도록 구성된 시스템.
  20. 제18항에 있어서,
    상기 웨이퍼 상에서 검출되는 결함의 적어도 일부 위치는, 이전에 검출되지 않았던 패턴 이상을 웨이퍼에 대한 설계 내에 포함하는 것인, 웨이퍼 상의 결함을 검출하도록 구성된 시스템.
  21. 제18항에 있어서,
    상기 출력을 비교하는 것은, 상기 상이한 이상 모드들 중 제3 이상 모드에 대응하는 상이한 프로세스 조건들로 상기 웨이퍼 상에 인쇄된 상이한 다이들 중 제3 다이에 대해서 생성된 출력을, 상기 상이한 이상 모드들 중 제3 이상 모드에 반대되는 상이한 이상 모드들 중 제4 이상 모드에 대응하는 상이한 프로세스 조건들로 상기 웨이퍼 상에 인쇄된 상이한 다이들 중 제4 다이에 대해서 생성된 출력과 비교하는 것을 포함하는 것인, 웨이퍼 상의 결함을 검출하도록 구성된 시스템.
  22. 제18항에 있어서,
    상기 컴퓨터 하위시스템은 또한, 상기 웨이퍼 상의 검출되는 결함을 상이한 그룹들로 비닝하도록 구성되고, 상기 비닝은, 상이한 프로세스 조건들로 상기 웨이퍼 상에 인쇄되는 상이한 다이들에 대해서 별개로 실시되는 것인, 웨이퍼 상의 결함을 검출하도록 구성된 시스템.
  23. 제22항에 있어서,
    상기 상이한 그룹들은 상기 웨이퍼에 대한 설계 내의 상이한 패턴들에 대응하는 것인, 웨이퍼 상의 결함을 검출하도록 구성된 시스템.
  24. 제18항에 있어서,
    상기 컴퓨터 하위시스템은 또한, 결함 재검토를 위해서 웨이퍼 상의 검출되는 결함들 중 하나 이상을 선택하도록 구성되고, 상기 결함들 중 하나 이상을 선택하는 것은, 상이한 프로세스 조건들에서 상기 웨이퍼 상에 인쇄되는 상이한 다이들에 대해서 별개로 실시되는 것인, 웨이퍼 상의 결함을 검출하도록 구성된 시스템.
  25. 제18항에 있어서,
    상기 웨이퍼 상의 모든 다이는, 상이한 이상 모드들 중 하나의 이상 모드에 대응하는 프로세스 조건으로 인쇄되는 것인, 웨이퍼 상의 결함을 검출하도록 구성된 시스템.
  26. 제18항에 있어서,
    상이한 다이들 중 둘 이상은, 동일한 다른 프로세스 조건들로 웨이퍼 상에 인쇄되는 것인, 웨이퍼 상의 결함을 검출하도록 구성된 시스템.
  27. 제18항에 있어서,
    상이한 다이들 중 상기 제1 및 제2 다이는, 웨이퍼의 실질적으로 전체 치수에 걸쳐서 연장되는 다이의 행으로 상기 웨이퍼 상에서 서로 인접하여 인쇄되고, 상기 다이의 행은, 상이한 이상 모드들 중 제2 이상 모드에 대응하는 상이한 프로세스 조건들로 인쇄된 다이와 교번적인 상이한 이상 모드들 중 제1 이상 모드에 대응하는 상이한 프로세스 조건들로 인쇄된 다이를 포함하는 것인, 웨이퍼 상의 결함을 검출하도록 구성된 시스템.
  28. 제18항에 있어서,
    상기 웨이퍼 상의 어떠한 다이도, 상이한 프로세스 조건들에 대한 프로세스 윈도우에 대한 공칭 프로세스 조건으로 인쇄되지 않는 것인, 웨이퍼 상의 결함을 검출하도록 구성된 시스템.
  29. 제18항에 있어서,
    상기 웨이퍼 상의 모든 다이 중 단지 하나가, 상이한 프로세스 조건들에 대하여 프로세스 윈도우에 대한 공칭 프로세스 조건으로 인쇄되는 것인, 웨이퍼 상의 결함을 검출하도록 구성된 시스템.
  30. 제18항에 있어서,
    상기 컴퓨터 하위시스템은 상기 웨이퍼 상에 인쇄된 상이한 다이들 중 임의의 다이에 대해서 생성된 출력을, 상이한 프로세스 조건들에 대하여 프로세스 윈도우에 대한 공칭 프로세스 조건으로 상기 웨이퍼 상에 인쇄된 다이에 대한 출력과 비교하도록 구성되지 않는 것인, 웨이퍼 상의 결함을 검출하도록 구성된 시스템.
  31. 제18항에 있어서,
    상기 프로세스 윈도우의 모서리들은, 상이한 프로세스 조건들에 대한 최대 및 최소 값들에 의해서 규정되고, 상기 상이한 프로세스 조건들은, 프로세스 윈도우의 내부 모서리들에서의 프로세스 조건들을 더 포함하고, 상기 내부 모서리들은 모서리들에 인접하고 모서리들 보다 공칭 프로세스 조건들에 더 근접하는 것인, 웨이퍼 상의 결함을 검출하도록 구성된 시스템.
  32. 제31항에 있어서,
    상기 출력을 비교하는 것은, 상기 프로세스 윈도우의 내부 모서리들 중 제1 내부 모서리에서의 상이한 프로세스 조건들로 상기 웨이퍼 상에 인쇄된 상이한 다이들 중 제3 다이에 대해서 생성된 출력을, 상기 내부 모서리들 중 제1 내부 모서리에 반대되는 상기 내부 모서리들 중 제2 모서리에서의 상이한 프로세스 조건들로 상기 웨이퍼 상에 인쇄된 상이한 다이들 중 제4 다이에 대해서 생성된 출력과 비교하는 것을 포함하는 것인, 웨이퍼 상의 결함을 검출하도록 구성된 시스템.
  33. 제18항에 있어서,
    상기 컴퓨터 하위시스템은 또한, 상기 웨이퍼 상에서 검출된 결함에 기초하여, 상기 프로세스 윈도우가 정확한지의 여부를 결정하도록 구성되는 것인, 웨이퍼 상의 결함을 검출하도록 구성된 시스템.
KR1020167020475A 2014-01-16 2015-01-15 교번적인 실패 모드의 공칭 특성을 레버리징하는 것에 의한 패턴 이상 발견 KR102181418B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461928259P 2014-01-16 2014-01-16
US61/928,259 2014-01-16
US14/542,430 2014-11-14
US14/542,430 US9536299B2 (en) 2014-01-16 2014-11-14 Pattern failure discovery by leveraging nominal characteristics of alternating failure modes
PCT/US2015/011655 WO2015109123A1 (en) 2014-01-16 2015-01-15 Pattern failure discovery by leveraging nominal characteristics of alternating failure modes

Publications (2)

Publication Number Publication Date
KR20160108376A KR20160108376A (ko) 2016-09-19
KR102181418B1 true KR102181418B1 (ko) 2020-11-23

Family

ID=53521813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167020475A KR102181418B1 (ko) 2014-01-16 2015-01-15 교번적인 실패 모드의 공칭 특성을 레버리징하는 것에 의한 패턴 이상 발견

Country Status (6)

Country Link
US (1) US9536299B2 (ko)
KR (1) KR102181418B1 (ko)
CN (1) CN105917455B (ko)
IL (1) IL246565B (ko)
TW (1) TWI627690B (ko)
WO (1) WO2015109123A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8984450B2 (en) * 2013-03-14 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for extracting systematic defects
US9940705B2 (en) 2016-05-04 2018-04-10 Kla-Tencor Corporation System, method and computer program product for detecting defects in a fabricated target component using consistent modulation for the target and reference components
US10262831B2 (en) * 2016-12-21 2019-04-16 Kla-Tencor Corporation Method and system for weak pattern quantification
JP6819451B2 (ja) 2017-05-08 2021-01-27 信越化学工業株式会社 大型合成石英ガラス基板並びにその評価方法及び製造方法
US10551827B2 (en) * 2017-07-25 2020-02-04 Kla-Tencor Corporation Hybrid inspection system for efficient process window discovery
US10605745B2 (en) * 2018-06-28 2020-03-31 Applied Materials Israel Ltd. Guided inspection of a semiconductor wafer based on systematic defects
US11619592B2 (en) * 2019-07-09 2023-04-04 KLA Corp. Selecting defect detection methods for inspection of a specimen
US20230175983A1 (en) * 2021-12-08 2023-06-08 Kla Corporation Process window qualification modulation layouts

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060161452A1 (en) 2004-01-29 2006-07-20 Kla-Tencor Technologies Corp. Computer-implemented methods, processors, and systems for creating a wafer fabrication process
US20080072207A1 (en) 2006-06-29 2008-03-20 Gaurav Verma Computer-implemented methods and systems for determining different process windows for a wafer printing process for different reticle designs

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7796801B2 (en) * 1999-08-26 2010-09-14 Nanogeometry Research Inc. Pattern inspection apparatus and method
US6902855B2 (en) 2002-07-15 2005-06-07 Kla-Tencor Technologies Qualifying patterns, patterning processes, or patterning apparatus in the fabrication of microlithographic patterns
KR100979484B1 (ko) 2002-07-15 2010-09-02 케이엘에이-텐코 코포레이션 다른 리소그래픽 과정 변수들을 위한 레티클의 가상 이미지를 얻는 것을 포함하는 결점 조사 방법
US7093207B1 (en) * 2003-11-17 2006-08-15 Kla-Tencor Technologies Corporation Data analysis flow engine
JP2006170809A (ja) * 2004-12-16 2006-06-29 Dainippon Screen Mfg Co Ltd 欠陥検出装置および欠陥検出方法
US7760929B2 (en) * 2005-05-13 2010-07-20 Applied Materials, Inc. Grouping systematic defects with feedback from electrical inspection
US7769225B2 (en) 2005-08-02 2010-08-03 Kla-Tencor Technologies Corp. Methods and systems for detecting defects in a reticle design pattern
US7570796B2 (en) 2005-11-18 2009-08-04 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
US7925486B2 (en) 2006-03-14 2011-04-12 Kla-Tencor Technologies Corp. Computer-implemented methods, carrier media, and systems for creating a metrology target structure design for a reticle layout
US8213704B2 (en) * 2007-05-09 2012-07-03 Kla-Tencor Corp. Methods and systems for detecting defects in a reticle design pattern
US8126255B2 (en) 2007-09-20 2012-02-28 Kla-Tencor Corp. Systems and methods for creating persistent data for a wafer and for using persistent data for inspection-related functions
WO2009152046A1 (en) * 2008-06-11 2009-12-17 Kla-Tencor Corporation Systems and methods for detecting design and process defects on a wafer, reviewing defects on a wafer, selecting one or more features within a design for use as process monitoring features, or some combination thereof
US8041106B2 (en) * 2008-12-05 2011-10-18 Kla-Tencor Corp. Methods and systems for detecting defects on a reticle
KR101720567B1 (ko) 2010-09-17 2017-03-29 삼성전자주식회사 기판 검사 장치 및 방법
JP2013053986A (ja) 2011-09-06 2013-03-21 Hitachi High-Technologies Corp パターン検査方法及びその装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060161452A1 (en) 2004-01-29 2006-07-20 Kla-Tencor Technologies Corp. Computer-implemented methods, processors, and systems for creating a wafer fabrication process
JP2007519981A (ja) 2004-01-29 2007-07-19 ケーエルエー−テンカー テクノロジィース コーポレイション レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法
US20080072207A1 (en) 2006-06-29 2008-03-20 Gaurav Verma Computer-implemented methods and systems for determining different process windows for a wafer printing process for different reticle designs

Also Published As

Publication number Publication date
WO2015109123A1 (en) 2015-07-23
US9536299B2 (en) 2017-01-03
TWI627690B (zh) 2018-06-21
US20150199803A1 (en) 2015-07-16
IL246565B (en) 2019-03-31
KR20160108376A (ko) 2016-09-19
CN105917455A (zh) 2016-08-31
CN105917455B (zh) 2018-05-29
TW201532167A (zh) 2015-08-16

Similar Documents

Publication Publication Date Title
KR102181418B1 (ko) 교번적인 실패 모드의 공칭 특성을 레버리징하는 것에 의한 패턴 이상 발견
TWI751376B (zh) 識別在一晶圓上偵測到之缺陷中之損害及所關注缺陷
US9401016B2 (en) Using high resolution full die image data for inspection
KR102386536B1 (ko) 시편 상의 관심 패턴의 하나 이상의 특성의 결정
US10014229B2 (en) Generating a wafer inspection process using bit failures and virtual inspection
JP4791267B2 (ja) 欠陥検査システム
US9689805B2 (en) Systems and methods eliminating false defect detections
US11010886B2 (en) Systems and methods for automatic correction of drift between inspection and design for massive pattern searching
US8712184B1 (en) Method and system for filtering noises in an image scanned by charged particles
US10677742B2 (en) Detecting die repeating programmed defects located in backgrounds with non-repeating features
JP3660763B2 (ja) 被検査パターンの検査方法及び製造プロセス診断方法並びに半導体基板の製造方法
US8260034B2 (en) Multi-modal data analysis for defect identification
US10262408B2 (en) System, method and computer program product for systematic and stochastic characterization of pattern defects identified from a semiconductor wafer
TWI832931B (zh) 半導體檢測系統與方法及相關的非暫時性電腦可讀儲存媒體
US20230175983A1 (en) Process window qualification modulation layouts
JP2002048722A (ja) 欠陥検査装置
WO2021075152A1 (ja) 欠陥分類装置、欠陥分類プログラム
KR20180125592A (ko) 다중 패턴화 제조 소자에서 오버레이 관련 결함을 검출하는 설계 인식 시스템, 방법 및 컴퓨터 프로그램 제품

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant