KR102180912B1 - 도전층의 콘택 구조 - Google Patents

도전층의 콘택 구조 Download PDF

Info

Publication number
KR102180912B1
KR102180912B1 KR1020140094857A KR20140094857A KR102180912B1 KR 102180912 B1 KR102180912 B1 KR 102180912B1 KR 1020140094857 A KR1020140094857 A KR 1020140094857A KR 20140094857 A KR20140094857 A KR 20140094857A KR 102180912 B1 KR102180912 B1 KR 102180912B1
Authority
KR
South Korea
Prior art keywords
conductive layer
contact
row
contact holes
contact hole
Prior art date
Application number
KR1020140094857A
Other languages
English (en)
Other versions
KR20160013441A (ko
Inventor
정기문
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140094857A priority Critical patent/KR102180912B1/ko
Publication of KR20160013441A publication Critical patent/KR20160013441A/ko
Application granted granted Critical
Publication of KR102180912B1 publication Critical patent/KR102180912B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Abstract

본 발명은, 제1 도전층; 상기 제1 도전층 상에 형성되며 복수의 콘택홀을 구비하는 절연층; 및 상기 절연층 상에 형성되며 상기 복수의 콘택홀을 통해 상기 제1 도전층에 콘택되는 제2 도전층을 포함하여 이루어지고, 상기 복수의 콘택홀은 제1행에 배열된 적어도 하나의 제1 콘택홀 및 제2행에 배열된 적어도 하나의 제2 콘택홀을 포함하여 이루어지고, 상기 적어도 하나의 제1 콘택홀의 전체 면적은 상기 적어도 하나의 제2 콘택홀의 전체 면적보다 작도록 형성된 도전층의 콘택 구조에 관한 것이다.

Description

도전층의 콘택 구조{Contact structure between conductive layers}
본 발명은 도전층의 콘택 구조에 관한 것으로서, 보다 구체적으로는 전류 쏠림 현상이 개선된 도전층의 콘택 구조에 관한 것이다.
액정 표시 장치 및 유기 발광 표시 장치 등과 같은 디스플레이 장치는 신호를 전달하는 배선층, 상기 배선층을 통해 전달된 신호에 반응하는 박막 트랜지스터, 및 상기 박막 트랜지스터에 의해 전달된 신호에 따라 동작하는 전극층 등을 포함하고 있다.
상기 배선층 및 상기 전극층은 도전물질로 이루어진 도전층으로서 경우에 따라 서로 상이한 층에 형성된 2개의 도전층들 사이를 전기적으로 콘택시키는 공정이 필요하다. 예로서, 상기 액정 표시 장치의 경우 공통배선과 공통 전극 사이에 전기적인 콘택 구조가 형성되고, 게이트 배선과 게이트 패드 사이 및 데이터 배선과 데이터 패드 사이에도 전기적인 콘택 구조가 형성된다.
이하, 도면을 참조로 종래의 서로 상이한 층에 형성된 2개의 도전층 사이의 콘택 구조에 대해서 설명하기로 한다.
도 1a은 종래 2개의 도전층 사이의 콘택 구조를 보여주는 평면도이고, 도 1b는 도 1a의 I-I라인의 단면도이고, 도 1c는 종래 콘택 구조에 따른 전류 쏠림 현상을 설명하기 위한 회로도이다.
도 1a에서 알 수 있듯이, 하부에는 제1 도전층(10)이 형성되어 있고, 상부에는 제2 도전층(30)이 형성되어 있다.
상기 제1 도전층(10)과 상기 제2 도전층(30)은 복수의 콘택홀(C1, C2, C3, C4)들을 통해서 서로 전기적으로 콘택되어 있다. 도시된 바와 같이, 복수의 콘택홀(C1, C2, C3, C4)들은 복수의 행렬로 배열되어 있다. 따라서, 전류방향이 화살표로 도시된 바와 같이 상측에서 하측으로 이루어진 경우, 전류는 상부의 제2 도전층(30)에서 복수의 콘택홀(C1, C2, C3, C4)들을 통해서 하부의 제1 도전층(10)으로 흐르게 된다.
도 1b를 참조하여 단면구조에 대해서 설명하면, 하부에는 제1 도전층(10)이 형성되어 있고, 상기 제1 도전층(10) 상에 절연층(20)이 형성되어 있고, 상기 절연층(20) 상에 제2 도전층(30)이 형성되어 있다.
상기 절연층(20)에는 복수의 콘택홀(C1, C2, C3, C4)이 형성되어 있고, 상기 복수의 콘택홀(C1, C2, C3, C4)을 통해서 상기 제1 도전층(10)과 상기 제2 도전층(30)이 서로 콘택되어 있다.
전류가 상기 제2 도전층(30)에서 상기 제1 도전층(10)으로 흐르는 경우에 있어서, 상기 복수의 콘택홀(C1, C2, C3, C4) 각각을 경유하는 총 4가지의 전류 패스(path)가 형성될 수 있다. 이때, 각각의 전류 패스마다 저항이 변경될 수 있는데, 이에 대해서는 도 1c를 참조하여 설명하기로 한다.
도 1c를 참조하면, 상기 제1 도전층(10)의 저항을 R10으로 표기하였고, 상기 제2 도전층(30)의 저항을 R30으로 표기하였고, 상기 복수의 콘택홀(C1, C2, C3, C4)에 형성된 상기 제2 도전층(30)의 저항을 각각 RC1, RC2, RC3, RC4로 표기하였다.
이때, 제1 전류 패스는 상기 제2 도전층(30)에서 상기 제1 콘택홀(C1)을 경유한 후 상기 제1 도전층(10)으로 이동하는 경우로서, 이와 같은 제1 전류 패스에서의 총 저항값은 RC1 + 3R10이다.
제2 전류 패스는 상기 제2 도전층(30)에서 상기 제2 콘택홀(C2)을 경유한 후 상기 제1 도전층(10)으로 이동하는 경우로서, 이와 같은 제2 전류 패스에서의 총 저항값은 R30 + RC2 + 2R10이다.
제3 전류 패스는 상기 제2 도전층(30)에서 상기 제3 콘택홀(C3)을 경유한 후 상기 제1 도전층(10)으로 이동하는 경우로서, 이와 같은 제3 전류 패스에서의 총 저항값은 2R30 + RC3 + R10이다.
제4 전류 패스는 상기 제2 도전층(30)에서 상기 제4 콘택홀(C4)을 경유한 후 상기 제1 도전층(10)으로 이동하는 경우로서, 이와 같은 제4 전류 패스에서의 총 저항값은 3R30 + RC4 이다.
여기서, 상기 제1 콘택홀(C1), 제2 콘택홀(C2), 제3 콘택홀(C3), 및 제4 콘택홀(C4)의 크기는 모두 동일하므로 RC1, RC2, RC3, 및 RC4은 모두 동일하다. 한편, 제2 도전층(30)의 저항(R30)이 제1 도전층(10)의 저항(R10)보다 크다고 가정하게 되면, 각각의 전류 패스에서의 저항은, 제1 전류 패스 저항(RC1 + 3R10) ＜ 제2 전류 패스 저항(R30 + RC2 + 2R10) ＜ 제3 전류 패스 저항(2R30 + RC3 + R10) ＜ 제4 전류 패스 저항(3R30 + RC4)이 된다.
결국, 위의 조건에서 상기 제2 도전층(30)에서 상기 제1 도전층(10)으로 흐르는 전류는 저항이 가장 작은 제1 전류 패스로 쏠리는 문제가 발생한다.
본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 서로 상이한 층에 형성된 제1 도전층과 제2 도전층이 복수의 콘택홀을 통해서 콘택되어 있는 경우에 있어서 전류 쏠림 현상을 방지할 수 있는 콘택 구조를 제공하는 것을 목적으로 한다.
본 발명은 상기 목적을 달성하기 위해서, 제1 도전층; 상기 제1 도전층 상에 형성되며 복수의 콘택홀을 구비하는 절연층; 및 상기 절연층 상에 형성되며 상기 복수의 콘택홀을 통해 상기 제1 도전층에 콘택되는 제2 도전층을 포함하여 이루어지고, 상기 복수의 콘택홀은 제1행에 배열된 적어도 하나의 제1 콘택홀 및 제2행에 배열된 적어도 하나의 제2 콘택홀을 포함하여 이루어지고, 상기 적어도 하나의 제1 콘택홀의 전체 면적은 상기 적어도 하나의 제2 콘택홀의 전체 면적보다 작도록 형성된 도전층의 콘택 구조를 제공한다.
본 발명은 또한, 제1 도전층; 상기 제1 도전층 상에 형성되며 복수의 콘택홀을 구비하는 절연층; 및 상기 절연층 상에 형성되며 상기 복수의 콘택홀을 통해 상기 제1 도전층에 콘택되는 제2 도전층을 포함하여 이루어지고, 상기 제1 도전층의 두께(T1)와 상기 제2 도전층의 두께(T2)는 T1 = T2 ×(ρ1/ρ2)을 만족하도록 형성되며, 상기 ρ1는 상기 제1 도전층의 비저항값이고 상기 ρ2는 상기 제2 도전층의 비저항값인 도전층의 콘택 구조를 제공한다.
이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다.
본 발명의 일 실시예에 따르면, 제1행에 배열된 콘택홀의 전체 면적보다 제2행에 배열된 콘택홀의 전체 면적을 증가시킴으로써, 각각의 행별로 콘택홀 내의 제2 도전층의 저항값을 조절할 수 있어 제2 도전층의 저항값과 제1 도전층의 저항값이 상이한 경우에 있어서 전류가 특정 전류 패스에 쏠리는 문제를 방지할 수 있다.
본 발명의 다른 실시예에 따르면, 제1 도전층의 두께와 제2 도전층의 두께를 조절하여 제1 도전층의 저항값과 제2 도전층의 저항값을 일치시킴으로써 전류가 특정 전류 패스에 쏠리는 문제를 방지할 수 있다.
도 1a은 종래 2개의 도전층 사이의 콘택 구조를 보여주는 평면도이고, 도 1b는 도 1a의 I-I라인의 단면도이고, 도 1c는 종래 콘택 구조에 따른 전류 쏠림 현상을 설명하기 위한 회로도이다.
도 2a는 본 발명의 일 실시예에 따른 2개의 도전층 사이의 콘택 구조를 보여주는 평면도이고, 도 2b는 도 2a의 콘택 구조에서 콘택홀의 구조를 보여주는 개략도이고, 도 2c는 도 2a의 I-I라인의 단면도이다.
도 3a는 본 발명의 다른 실시예에 따른 2개의 도전층 사이의 콘택 구조를 보여주는 평면도이고, 도 3b는 도 3a의 콘택 구조에서 콘택홀의 구조를 보여주는 개략도이다.
도 4a는 본 발명의 또 다른 실시예에 따른 2개의 도전층 사이의 콘택 구조를 보여주는 평면도이고, 도 4b는 도 4a의 I-I라인의 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
도 2a는 본 발명의 일 실시예에 따른 2개의 도전층 사이의 콘택 구조를 보여주는 평면도이고, 도 2b는 도 2a의 콘택 구조에서 콘택홀의 구조를 보여주는 개략도이고, 도 2c는 도 2a의 I-I라인의 단면도이다.
도 2a에서 알 수 있듯이, 하부에는 제1 도전층(100)이 형성되어 있고, 상부에는 제2 도전층(300)이 형성되어 있다.
상기 제1 도전층(100)과 상기 제2 도전층(300)은 복수의 콘택홀(X)을 통해서 서로 전기적으로 연결되어 있다.
상기 복수의 콘택홀(X)은 도시된 바와 같이 행렬로 배열되어 있다. 예를 들어, 상기 복수의 콘택홀(X)이 4개의 행과 4개의 열로 배열되어 있는 경우, C11, C12, C13, C14, C21, C22, C23, C24, C31, C32, C33, C34, C41, C42, C43, C44의 총 16개의 콘택홀(X)이 형성된다. 본 명세서 전체에서, Cab로 표기된 콘택홀의 경우 상기 a는 열을 의미하고 상기 b는 행을 의미한다.
여기서, 전류방향이 화살표로 도시된 바와 같이 상측에서 하측으로 이루어진 경우, 전류는 상부의 제2 도전층(300)에서 상기 복수의 콘택홀(X)을 경유하여 하부의 제1 도전층(100)으로 흐르게 된다.
이때, 전류가 상측에서 하측으로 흐르기 때문에 동일한 열에 형성된 복수의 콘택홀(X), 예를 들어, 제1열에 형성된 C11, C12, C13, 및 C14을 각각 경유하는 총 4개의 전류 패스가 형성된다. 즉, 상기 제1 콘택홀(C11)을 경유하여 상기 제2 도전층(300)에서 상기 제1 도전층(100)으로 전류가 흐르는 제1 전류 패스, 상기 제2 콘택홀(C12)을 경유하여 상기 제2 도전층(300)에서 상기 제1 도전층(100)으로 전류가 흐르는 제2 전류 패스, 상기 제3 콘택홀(C13)을 경유하여 상기 제2 도전층(300)에서 상기 제1 도전층(100)으로 전류가 흐르는 제3 전류 패스, 및 상기 제4 콘택홀(C14)을 경유하여 상기 제2 도전층(300)에서 상기 제1 도전층(100)으로 전류가 흐르는 제4 전류 패스로 이루어진 총 4개의 전류 패스가 형성될 수 있다.
따라서, 전술한 도 1c에서와 같이, 상기 제1 전류 패스의 저항값은 RC11 + 3R100이 되고, 상기 제2 전류 패스의 저항값은 R300 + RC12 + 2R100이 되고, 상기 제3 전류 패스의 저항값은 2R300 + RC13 + R100이 되고, 상기 제4 전류 패스의 저항값은 3R300 + RC14 이 된다. 여기서, RC11은 상기 제1 콘택홀(C11)에서 제2 도전층(300)의 저항값이고, RC12는 상기 제2 콘택홀(C12)에서 제2 도전층(300)의 저항값이고, RC13은 상기 제3 콘택홀(C13)에서 제2 도전층(300)의 저항값이고, RC14는 상기 제4 콘택홀(C14)에서 제2 도전층(300)의 저항값이고, R100은 상기 제1 도전층(100)의 저항값이고, R300은 상기 제2 도전층(300)의 저항값이다.
본 발명의 일 실시예에 따르면, 상기 RC11, RC12, RC13, 및 RC14의 값을 조정함으로써 상기 제1 전류 패스의 저항값, 상기 제2 전류 패스의 저항값, 상기 제3 전류 패스의 저항값, 및 상기 제4 전류 패스의 저항값을 일치시키게 되고, 그에 따라 특정 전류 패스에서 전류 쏠림 현상이 방지될 수 있다. 이에 대해서는, 도 2b를 참조하여 설명하기로 한다.
도 2b에서 알 수 있듯이, 복수 개의 콘택홀(X)은 행렬로 배열된다. 이때, 복수 개의 콘택홀(X)은 제1 방향, 예로서 x축 방향에서 Px의 피치(pitch)로 서로 이격되어 있고, 제2 방향, 예로서 y축 방향에서 Py의 피치(pitch)로 서로 이격되어 있다. 본 명세서 전체에서 피치(pitch)는 어느 하나의 콘택홀(X)의 중심에서 인접하는 다른 하나의 콘택홀(X)의 중심까지의 거리이다.
또한, 동일한 행에 배열된 각각의 콘택홀(X)은 서로 동일한 크기로 형성된다. 예를 들어, 제1 행에 배열된 C11, C21, C31, 및 C41의 크기는 서로 동일하며, 구체적으로 각각의 콘택홀(C11, C21, C31, 및 C41)의 제1 방향, 예로서 x축 방향의 폭(WX1)과 제2 방향, 예로서 y축 방향의 폭(Wy1)은 서로 동일하다. 유사하게, 제2 행에 배열된 C12, C22, C32, 및 C42의 크기도 서로 동일하고, 제3 행에 배열된 C13, C23, C33, 및 C43의 크기도 서로 동일하고, 제4 행에 배열된 C14, C24, C34, 및 C44의 크기도 서로 동일하다.
그러나, 상이한 행에 배열된 각각의 콘택홀(X)은 서로 상이한 크기로 형성된다. 예를 들어, 제1 열에서 제1행 내지 제4행에 각각 배열된 C11, C12, C13, 및 C14의 크기는 서로 상이하며, 구체적으로 제1 열 및 제1 행에 배열된 콘택홀(C11)의 크기가 가장 작고, 제1 열 및 제2 행에 배열된 콘택홀(C12)의 크기는 제1 열 및 제1 행에 배열된 콘택홀(C11)의 크기보다 크고, 제1 열 및 제3 행에 배열된 콘택홀(C13)의 크기는 제1 열 및 제2 행에 배열된 콘택홀(C12)의 크기보다 크고, 제1 열 및 제4 행에 배열된 콘택홀(C14)의 크기는 제1 열 및 제3 행에 배열된 콘택홀(C13)의 크기보다 크다.
특히, 제1 열 및 제1 행에 배열된 콘택홀(C11)의 x축 방향의 폭(WX1) 보다 제1 열 및 제2 행에 배열된 콘택홀(C12)의 x축 방향의 폭(WX2)이 크고, 제1 열 및 제2 행에 배열된 콘택홀(C12)의 x축 방향의 폭(WX2) 보다 제1 열 및 제3 행에 배열된 콘택홀(C13)의 x축 방향의 폭(WX3)이 크고, 제1 열 및 제3 행에 배열된 콘택홀(C13)의 x축 방향의 폭(WX3) 보다 제1 열 및 제4 행에 배열된 콘택홀(C14)의 x축 방향의 폭(WX4)이 크다.
또한, 제1 열 및 제1 행에 배열된 콘택홀(C11)의 y축 방향의 폭(Wy1) 보다 제1 열 및 제2 행에 배열된 콘택홀(C12)의 y축 방향의 폭(Wy2)이 크고, 제1 열 및 제2 행에 배열된 콘택홀(C12)의 y축 방향의 폭(Wy2) 보다 제1 열 및 제3 행에 배열된 콘택홀(C13)의 y축 방향의 폭(Wy3)이 크고, 제1 열 및 제3 행에 배열된 콘택홀(C13)의 y축 방향의 폭(Wy3) 보다 제1 열 및 제4 행에 배열된 콘택홀(C14)의 y축 방향의 폭(Wy4)이 크다.
다만, 반드시 그에 한정되는 것은 아니고, x축 방향으로 폭(WX1, WX2, WX3, WX4)은 점차로 크게 형성하고 y축 방향으로 폭(Wy1, Wy2, Wy3, Wy4)은 동일하게 형성할 수도 있고, 반대로 x축 방향으로 폭(WX1, WX2, WX3, WX4)은 동일하게 형성하고 y축 방향으로 폭(Wy1, Wy2, Wy3, Wy4)은 점차로 크게 형성할 수도 있다.
이상은 전류가 상측에서 하측으로 흐르는 경우, 즉, 전류가 제1행에서 제4행의 방향으로 흐르는 경우를 설명한 것으로서, 본 명세서 전체에서 전류가 흐르는 방향과 수직을 이루는 방향을 행 방향으로 정의하고 전류가 흐르는 방향과 수평을 이루는 방향을 열 방향으로 정의한다.
도면에는 복수의 행과 복수의 열로 콘택홀(X)이 배열된 모습을 도시하였지만, 반드시 그에 한정되는 것은 아니고, 복수의 행과 1개의 열로 콘택홀(X)이 배열될 수 있으며, 또한 복수의 행 각각에 1개의 콘택홀(X)이 배열될 수도 있다. 다만, 복수의 콘택홀(X)이 복수의 행과 복수의 열로 배열되는 것이 저항을 줄일 수 있어 전류 흐름에 유리할 수 있다. 또한, 전술한 바와 같이 복수 개의 콘택홀(X)이 x축 방향에서 Px의 피치(pitch)로 서로 이격되고 y축 방향에서 Py의 피치(pitch)로 서로 이격됨으로써 상기 복수의 행과 상기 복수의 열 각각에서 일렬로 정렬된 구조를 이룰 수 있다.
이와 같이 본 발명의 일 실시예에 따르면, 제1행에서 제4행으로 갈수록 콘택홀(X)의 크기가 커지게 되며, 그에 따라 상기 제1 콘택홀(C11)에서 제2 도전층(300)의 저항값(RC11), 상기 제2 콘택홀(C12)에서 제2 도전층(300)의 저항값(RC12), 상기 제3 콘택홀(C13)에서 제2 도전층(300)의 저항값(RC13), 및 상기 제4 콘택홀(C14)에서 제2 도전층(300)의 저항값(RC14)이 서로 상이하게 된다. 구체적으로, 상기 제1 콘택홀(C11)에서 제2 도전층(300)의 저항값(RC11)이 상기 제2 콘택홀(C12)에서 제2 도전층(300)의 저항값(RC12)보다 크고, 상기 제2 콘택홀(C12)에서 제2 도전층(300)의 저항값(RC12)이 상기 제3 콘택홀(C13)에서 제2 도전층(300)의 저항값(RC13)보다 크고, 상기 제3 콘택홀(C13)에서 제2 도전층(300)의 저항값(RC13)이 상기 제4 콘택홀(C14)에서 제2 도전층(300)의 저항값(RC14)보다 크게 된다.
결국, 전술한 도 2a를 다시 참조하면, 상기 제2 도전층(300)의 저항값(R300)이 상기 제1 도전층(100)의 저항값(R100)과 상이한 경우에 있어서, 각각의 콘택홀(C11 , C12 , C13 , C14)에서 제2 도전층(300)의 저항값(RC11, RC12, RC13, RC14)을 서로 상이하게 설정함으로써, 상기 제1 전류 패스의 저항값(RC11 + 3R100), 상기 제2 전류 패스의 저항값(R300 + RC12 + 2R100), 상기 제3 전류 패스의 저항값(2R300 + RC13 + R100), 및 상기 제4 전류 패스의 저항값(3R300 + RC14)이 서로 동일하도록 조정할 수 있게 된다.
도 2c를 참조하여 도 2a의 I-I라인의 단면구조에 대해서 설명하면, 하부에는 제1 도전층(100)이 형성되어 있고, 상기 제1 도전층(100) 상에 절연층(200)이 형성되어 있고, 상기 절연층(200) 상에 제2 도전층(300)이 형성되어 있다.
상기 절연층(200)에는 제1 콘택홀(C11), 제2 콘택홀(C12), 제3 콘택홀(C13), 및 제4 콘택홀(C14)이 형성되어 있고, 상기 제2 도전층(300)은 상기 제1 콘택홀(C11), 제2 콘택홀(C12), 제3 콘택홀(C13), 및 제4 콘택홀(C14)을 통해서 상기 제1 도전층(100)과 콘택되어 있다.
전술한 바와 같이 상기 제1 콘택홀(C11)의 y축 방향의 폭(Wy1)보다 상기 제2 콘택홀(C12)의 y축 방향의 폭(Wy2)이 크고, 상기 제2 콘택홀(C12)의 y축 방향의 폭(Wy2)보다 상기 제3 콘택홀(C13)의 y축 방향의 폭(Wy3)이 크고, 상기 제3 콘택홀(C13)의 y축 방향의 폭(Wy3)보다 상기 제4 콘택홀(C14)의 y축 방향의 폭(Wy4)이 크다.
이상의 본 발명의 일 실시예에 따르면, 전류 방향이 상측에서 하측으로 이루어지고 제2 도전층(300)의 저항값(R300)이 제1 도전층(100)의 저항값(R100)보다 큰 경우를 예로 들어 설명하였지만, 전류 방향이 변경될 수 있고 또한 제2 도전층(300)의 저항값(R300)이 제1 도전층(100)의 저항값(R100)보다 작을 수도 있으며, 각각의 경우에 있어서 복수 개의 전류 패스의 저항값이 서로 동일하도록 복수 개의 콘택홀(X)의 크기가 적절히 변경될 수 있다.
도 3a는 본 발명의 다른 실시예에 따른 2개의 도전층 사이의 콘택 구조를 보여주는 평면도이고, 도 3b는 도 3a의 콘택 구조에서 콘택홀의 구조를 보여주는 개략도이다.
도 3a에서 알 수 있듯이, 하부에는 제1 도전층(100)이 형성되어 있고, 상부에는 제2 도전층(300)이 형성되어 있다.
상기 제1 도전층(100)과 상기 제2 도전층(300)은 복수의 콘택홀(X)을 통해서 서로 전기적으로 연결되어 있다.
상기 복수의 콘택홀(X)은 도시된 바와 같이 동일한 행에서는 일렬로 배열되어 있지만 열 방향에서는 일렬로 배열되어 있지 않다.
보다 구체적으로, 예로서 제1행에는 총 4개의 콘택홀(C11, C12, C13, C14)이 일렬로 배열되어 있고, 제2행에는 총 5개의 콘택홀(C21, C22, C23, C24, C25)이 일렬로 배열되어 있고, 제3행에는 총 6개의 콘택홀(C31, C32, C33, C34, C35, C36)이 일렬로 배열되어 있고, 제4행에는 총 7개의 콘택홀(C41, C42, C43, C44, C45, C46, C47)이 일렬로 배열되어 있다. 이와 같이 제1행에서 제4행으로 갈수록 콘택홀(X)의 개수가 증가하게 되며, 그 증가하는 개수는 다양하게 변경될 수 있다.
여기서, 전류방향이 화살표로 도시된 바와 같이 상측에서 하측으로 이루어진 경우, 전류는 상부의 제2 도전층(300)에서 상기 복수의 콘택홀(X)을 경유하여 하부의 제1 도전층(100)으로 흐르게 된다.
도 3b를 참조하면, 제1행에 배열된 콘택홀(C11, C12, C13, C14)은 x축 방향에서 Px1의 피치(pitch)로 서로 이격되어 있고, 제2행에 배열된 콘택홀(C21, C22, C23, C24, C25)은 x축 방향에서 Px2의 피치(pitch)로 서로 이격되어 있고, 제3행에 배열된 콘택홀(C31, C32, C33, C34, C35, C36)은 x축 방향에서 Px3의 피치(pitch)로 서로 이격되어 있고, 제4행에 배열된 콘택홀(C41, C42, C43, C44, C45, C46, C47)은 Px4의 피치(pitch)로 서로 이격되어 있다.
다만 각각의 행에 배열된 복수의 콘택홀(X)이 반드시 동일한 피치(pitch)로 이격되어야 하는 것은 아니다. 즉, 본 발명의 다른 실시예에 따르면 제1행에서 제4행으로 갈수록 콘택홀(X)의 개수가 증가하지만, 각각의 행 내에서 복수의 콘택홀(X)이 반드시 동일한 피치(pitch)로 형성되어야 하는 것은 아니다.
y축 방향에서는 복수의 콘택홀(X)이 동일한 피치(Py)로 배열되어 있다. 즉, 제1행과 제2행 사이의 간격, 제2행과 제3행 사이의 간격, 제3행과 제4행 사이의 간격은 서로 동일할 수 있지만, 반드시 그에 한정되는 것은 아니다.
여기서, 복수의 콘택홀(X)은 서로 동일한 크기로 형성된다. 즉, 제1행에 배열된 콘택홀(X)의 x축 방향의 폭(WX1), 제2행에 배열된 콘택홀(X)의 x축 방향의 폭(WX2), 제3행에 배열된 콘택홀(X)의 x축 방향의 폭(WX3), 및 제4행에 배열된 콘택홀(X)의 x축 방향의 폭(WX4)은 모두 동일하다. 또한, 제1행에 배열된 콘택홀(X)의 y축 방향의 폭(Wy1), 제2행에 배열된 콘택홀(X)의 y축 방향의 폭(Wy2), 제3행에 배열된 콘택홀(X)의 y축 방향의 폭(Wy3), 및 제4행에 배열된 콘택홀(X)의 y축 방향의 폭(Wy4)은 모두 동일하다.
이상과 같이 본 발명의 다른 실시예에 따르면, 복수의 콘택홀(X)의 크기를 동일하게 하면서 제1행에서부터 제4행으로 갈수록 콘택홀(X)의 개수를 증가시킴으로써, 제1행에 배열된 콘택홀(C11, C12, C13, C14) 전체 내의 제2 도전층(300)의 저항값, 제2행에 배열된 콘택홀(C21, C22, C23, C24, C25) 전체 내의 제2 도전층(300)의 저항값, 제3행에 배열된 콘택홀(C31, C32, C33, C34, C35, C36) 전체 내의 제2 도전층(300)의 저항값, 및 제4행에 배열된 콘택홀(C41, C42, C43, C44, C45, C46, C47) 전체 내의 제2 도전층(300)의 저항값을 서로 상이하게 조정할 수 있고, 그에 따라, 상기 제2 도전층(300)의 저항값(R300)과 상기 제1 도전층(100)의 저항값(R100)이 상이한 경우에 있어서 전류가 특정 전류 패스에 쏠리는 문제를 방지할 수 있다.
결국, 전술한 도 2a 내지 도 2c에 따른 실시예 및 전술한 도 3a 내지 도 3b에 따른 실시예는 제1행에 배열된 콘택홀(X)에서 제4행에 배열된 콘택홀(X)로 갈수록 각행에 배열된 콘택홀(X)의 전체 면적을 증가시킨 것으로서, 그 구체적인 방법으로 전술한 도 2a 내지 도 2c에 따른 실시예는 제1행에서 제4행으로 갈수록 콘택홀(X)의 개수는 동일하게 하면서 콘택홀(X)의 크기를 증가시킨 것이고, 전술한 도 3a 내지 도 3b에 따른 실시예는 제1행에서 제4행으로 갈수록 콘택홀(X)의 크기는 동일하게 하면서 콘택홀(X)의 개수를 증가시킨 것이다. 이에 따라 각각의 행별로 콘택홀(X) 전체 내의 제2 도전층(300)의 저항값을 조절할 수 있어 상기 제2 도전층(300)의 저항값(R300)과 상기 제1 도전층(100)의 저항값(R100)이 상이한 경우에 있어서 전류가 특정 전류 패스에 쏠리는 문제를 방지할 수 있다.
이와 같은 전술한 도 2a 내지 도 2c에 따른 실시예 및 전술한 도 3a 내지 도 3b에 따른 실시예에서는 상기 제1 도전층(100)의 두께와 제2 도전층(300)의 두께는 서로 동일하다.
도 4a는 본 발명의 또 다른 실시예에 따른 2개의 도전층 사이의 콘택 구조를 보여주는 평면도이고, 도 4b는 도 4a의 I-I라인의 단면도이다.
도 4a에서 알 수 있듯이, 하부에는 제1 도전층(100)이 형성되어 있고, 상부에는 제2 도전층(300)이 형성되어 있다.
상기 제1 도전층(100)과 상기 제2 도전층(300)은 복수의 콘택홀(X)을 통해서 서로 전기적으로 연결되어 있다.
상기 복수의 콘택홀(X)은 도시된 바와 같이 복수의 행렬로 배열되어 있다.
제1행에서 제4행까지 복수의 콘택홀(X)의 크기는 모두 동일하고 복수의 콘택홀(X)의 개수도 모두 동일하다. 즉, 제1행에 배열된 콘택홀(X)에서 제4행에 배열된 콘택홀(X)까지 각행에 배열된 콘택홀(X)의 전체 면적이 동일하다.
도 4b를 참조하면, 하부에는 제1 도전층(100)이 형성되어 있고, 상기 제1 도전층(100) 상에 절연층(200)이 형성되어 있고, 상기 절연층(200) 상에 제2 도전층(300)이 형성되어 있다.
상기 절연층(200)에는 제1 콘택홀(C11), 제2 콘택홀(C12), 제3 콘택홀(C13), 및 제4 콘택홀(C14)이 형성되어 있고, 상기 제2 도전층(300)은 상기 제1 콘택홀(C11), 제2 콘택홀(C12), 제3 콘택홀(C13), 및 제4 콘택홀(C14)을 통해서 상기 제1 도전층(100)과 콘택되어 있다.
이때, 상기 제1 도전층(100)은 제1 두께(T1)로 형성되고, 상기 제2 도전층(300)은 제2 두께(T2)로 형성된다.
도 4a 및 도 4b에 따른 본 발명의 또 다른 실시예에서는 상기 제1 두께(T1)와 상기 제2 두께(T2)를 조절함으로써 상기 제1 도전층(100)의 저항값과 상기 제2 도전층(300)의 저항값을 일치시켜 전류가 특정 전류 패스에 쏠리는 문제를 방지할 수 있다.
즉, 본 발명의 또 다른 실시예에 따르면, 상기 제1 도전층(100)의 저항값과 상기 제2 도전층(300)의 저항값을 일치시키는 것을 특징으로 한다.
상기 제1 도전층(100)의 비저항이 제1 비저항값(ρ1)을 가지고, 상기 제2 도전층(300)의 비저항이 제2 비저항값(ρ2)을 가질 경우, 상기 제1 도전층(100)의 저항값은 (ρ1 × L ÷ T1) 이 되고, 상기 제2 도전층(100)의 저항값은 (ρ2 × L ÷ T2)가 된다. 위에서 L은 전류 패스가 되는 제1 도전층(100) 및 제2 도전층(300)의 길이로서 서로 동일하다.
따라서, 상기 (ρ1 × L ÷ T1)의 값과 상기 (ρ2 × L ÷ T2)의 값을 일치시키면 전류가 특정 전류 패스에 쏠리는 문제를 방지할 수 있고, 결국, T1 = T2 ×(ρ1/ρ2)을 만족시키도록 상기 제1 두께(T1)와 상기 제2 두께(T2)를 조절하면 된다.
만약, 제1 도전층(100)과 제2 도전층(300)이 동일한 도전물질로 이루어진 경우에는 상기 제1 도전층(100)의 제1 비저항값(ρ1)과 상기 제2 도전층(300)의 제2 비저항값(ρ2)이 서로 동일하므로, T1 = T2를 만족하도록, 즉, 제1 도전층(100)의 두께를 제2 도전층(300)의 두께와 동일하게 형성하면 된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다
100: 제1 도전층 200: 절연층
300: 제2 도전층

Claims (7)

  1. 제1 도전층;
    상기 제1 도전층 상에 형성되며 복수의 콘택홀을 구비하는 절연층; 및
    상기 절연층 상에 형성되며 상기 복수의 콘택홀을 통해 상기 제1 도전층에 콘택되는 제2 도전층을 포함하여 이루어지고,
    상기 복수의 콘택홀은 제1행에 배열된 적어도 하나의 제1 콘택홀 및 제2행에 배열된 적어도 하나의 제2 콘택홀을 포함하여 이루어지고,
    상기 적어도 하나의 제1 콘택홀의 전체 면적은 상기 적어도 하나의 제2 콘택홀의 전체 면적보다 작도록 형성되며,
    상기 제1 콘택홀의 크기는 상기 제2 콘택홀의 크기보다 작도록 형성된 도전층의 콘택 구조.
  2. 삭제
  3. 제1항에 있어서,
    상기 복수의 콘택홀은 복수의 행과 복수의 열로 배열되어 있고, 상기 복수의 행과 상기 복수의 열 각각에서 상기 복수의 콘택홀은 일렬로 정렬되어 있는 도전층의 콘택 구조.
  4. 제1항에 있어서,
    상기 제1 콘택홀의 개수는 상기 제2 콘택홀의 개수보다 작도록 형성된 도전층의 콘택 구조.
  5. 삭제
  6. 제1 도전층;
    상기 제1 도전층 상에 형성되며 복수의 콘택홀을 구비하는 절연층; 및
    상기 절연층 상에 형성되며 상기 복수의 콘택홀을 통해 상기 제1 도전층에 콘택되는 제2 도전층을 포함하여 이루어지고,
    상기 제1 도전층의 두께(T1)와 상기 제2 도전층의 두께(T2)는 T1 = T2 ×(ρ1/ρ2)을 만족하도록 형성되며, 상기 ρ1는 상기 제1 도전층의 비저항값이고 상기 ρ2는 상기 제2 도전층의 비저항값인 도전층의 콘택 구조.
  7. 제6항에 있어서,
    상기 복수의 콘택홀은 제1행에 배열된 적어도 하나의 제1 콘택홀 및 제2행에 배열된 적어도 하나의 제2 콘택홀을 포함하여 이루어지고,
    상기 제1 콘택홀의 크기는 상기 제2 콘택홀의 크기와 동일하고, 상기 제1 콘택홀의 개수는 상기 제2 콘택홀의 개수와 동일한 도전층의 콘택 구조.
KR1020140094857A 2014-07-25 2014-07-25 도전층의 콘택 구조 KR102180912B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140094857A KR102180912B1 (ko) 2014-07-25 2014-07-25 도전층의 콘택 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140094857A KR102180912B1 (ko) 2014-07-25 2014-07-25 도전층의 콘택 구조

Publications (2)

Publication Number Publication Date
KR20160013441A KR20160013441A (ko) 2016-02-04
KR102180912B1 true KR102180912B1 (ko) 2020-11-20

Family

ID=55356158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140094857A KR102180912B1 (ko) 2014-07-25 2014-07-25 도전층의 콘택 구조

Country Status (1)

Country Link
KR (1) KR102180912B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763709B1 (ko) * 2005-12-28 2007-10-04 동부일렉트로닉스 주식회사 반도체 소자의 패드 형성 방법

Also Published As

Publication number Publication date
KR20160013441A (ko) 2016-02-04

Similar Documents

Publication Publication Date Title
KR102332255B1 (ko) 표시 장치
JP6752153B2 (ja) アレイ基板、その製造方法、及び表示装置
US9881537B2 (en) Display panel and flat panel display apparatus with transmission lines for connecting gate lines to control circuit
US9570476B2 (en) Structure of crossing datalines and scanning lines and forming method in a display device
US10156924B2 (en) Metal grid, touch screen display device and a manufacture method for touch screen
WO2018166178A1 (zh) 一种阵列基板及其制作方法、显示面板和显示装置
KR101945651B1 (ko) 디스플레이 및 터치 제어 기능을 구비하는 패널
US9323295B2 (en) Touch panel
US10522637B2 (en) Circuits using gate-all-around technology
JP2017083760A5 (ko)
US9990904B2 (en) Pixel array suitable for slim border designs
JP2018088391A5 (ko)
US9784626B2 (en) Pressure array sensor module and manufacturing method thereof
US20160154517A1 (en) Layer Electrode for Touchscreens
US10139971B2 (en) Touch display panel and display device
WO2015015319A3 (en) Architecture of spare wiring structures for improved engineering change orders
US20170131827A1 (en) Array substrate, method for manufacturing the same, and touch display device
JP2015148728A5 (ko)
JP2016109791A5 (ko)
JP2014048339A5 (ko)
KR102180912B1 (ko) 도전층의 콘택 구조
CN108109569B (zh) 像素阵列
CN105723443A (zh) 矩阵排列的晶体管组的寻址
US8907911B2 (en) Capacitive touch control sensor
JP6264170B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right