KR102180715B1 - High speed counter - Google Patents

High speed counter Download PDF

Info

Publication number
KR102180715B1
KR102180715B1 KR1020150030414A KR20150030414A KR102180715B1 KR 102180715 B1 KR102180715 B1 KR 102180715B1 KR 1020150030414 A KR1020150030414 A KR 1020150030414A KR 20150030414 A KR20150030414 A KR 20150030414A KR 102180715 B1 KR102180715 B1 KR 102180715B1
Authority
KR
South Korea
Prior art keywords
unit
count value
speed counter
count
plc
Prior art date
Application number
KR1020150030414A
Other languages
Korean (ko)
Other versions
KR20160108654A (en
Inventor
박상민
Original Assignee
엘에스일렉트릭(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스일렉트릭(주) filed Critical 엘에스일렉트릭(주)
Priority to KR1020150030414A priority Critical patent/KR102180715B1/en
Publication of KR20160108654A publication Critical patent/KR20160108654A/en
Application granted granted Critical
Publication of KR102180715B1 publication Critical patent/KR102180715B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts

Abstract

본 발명은 고속 카운터에 관한 것이다. 본 발명의 일 실시예에 따른 고속 카운터는, 외부 모듈로부터 펄스 신호를 입력받는 입출력부, 외부 신호로부터 상기 펄스 신호를 절연시키는 절연부, 미리 설정된 카운트 모드 및 프리셋 값에 따라 상기 펄스 신호를 기초로 카운트 연산을 수행하여 카운트 값을 생성하는 연산부를 포함하고, 상기 연산부는 PLC 유닛의 데이터 처리 단위에 따라 상기 카운트 값의 전송 준비가 완료되었음을 PLC 유닛에 통지하고, 상기 PLC 유닛의 데이터 처리 단위에 따라 상기 카운트 값을 상기 입출력부를 통해 상기 PLC 유닛에 전송하는 것을 특징으로 한다. 본 발명에 의하면 종래 고속 카운터의 구조를 개선하여 높은 주파수로 입력되는 고속의 펄스 신호를 이용한 빠른 카운트 연산 처리가 가능한 장점이 있다.The present invention relates to a high-speed counter. The high-speed counter according to an embodiment of the present invention includes an input/output unit receiving a pulse signal from an external module, an insulating unit that insulates the pulse signal from an external signal, and based on the pulse signal according to a preset count mode and a preset value. And a calculation unit for generating a count value by performing a count operation, wherein the calculation unit notifies the PLC unit that the preparation for transmission of the count value is completed according to the data processing unit of the PLC unit, and according to the data processing unit of the PLC unit And transmitting the count value to the PLC unit through the input/output unit. According to the present invention, there is an advantage in that the structure of a conventional high-speed counter is improved to enable fast count operation processing using a high-speed pulse signal input at a high frequency.

Figure R1020150030414
Figure R1020150030414

Description

고속 카운터{HIGH SPEED COUNTER}High speed counter {HIGH SPEED COUNTER}

본 발명은 고속 카운터에 관한 것으로, 보다 상세하게는 PLC(Programmable Logic Controller) 유닛과 연동되는 고속 카운터에 관한 것이다.
The present invention relates to a high-speed counter, and more particularly, to a high-speed counter interlocked with a PLC (Programmable Logic Controller) unit.

PLC 유닛과 연동되어 사용되는 고속 카운터는 펄스 발생기나 엔코더와 같이일반 카운터 명령으로 계수할 수 없는 고속의 펄스 신호를 계수하기 위한 모듈이다. 고속 카운터는 산업 현장에서 모터의 회전수를 파악하고 그에 따른 작업을 진행하는데 필요한 PLC 유닛의 확장모듈로서, 펄스 발생기나 엔코더와 같은 외부 모듈로부터 입력되는 펄스 신호를 기초로 일정한 범위 내에서 가산 또는 감산 카운트 연산을 통해 카운트 값을 생성한다. 이와 같이 생성되는 카운트 값은 모터의 회전 축의 회전속도나 회전자의 위치정보 검출에 사용되며, 검출된 회전속도나 위치정보는 모터의 구동을 보다 정밀하게 제어하는데 사용된다.The high-speed counter used in conjunction with the PLC unit is a module for counting high-speed pulse signals that cannot be counted with general counter commands such as pulse generators and encoders. The high-speed counter is an extension module of the PLC unit that is necessary to grasp the number of rotations of a motor in an industrial field and proceed accordingly. It adds or subtracts within a certain range based on a pulse signal input from an external module such as a pulse generator or encoder. Count value is generated through count operation. The count value generated in this way is used to detect the rotation speed of the rotation axis of the motor or the position information of the rotor, and the detected rotation speed or position information is used to more precisely control the driving of the motor.

그런데 종래 기술에 따르면, 고속 카운터는 입력 신호의 절연을 위하여 저속의 범용 다채널 포토커플러를 사용함으로써 연산 속도가 저하되는 문제점이 있다. 또한 안정적이면서 빠른 외부 입력을 받기 위해 카운터 모드 설정 레지스터 및 비교기와 같은 추가적인 시스템 구성을 필요로 한다. 또한 고속 카운터의 특성 상 카운트 값을 소프트웨어 적으로 활용하기 보다는 실제 고속 카운터의 하드웨어적인 비교 출력이 우선시되어 실제 카운트 값에 대한 혼동 발생의 우려가 있다. 또한 고속 카운터 내부 메모리에 저장된 데이터를 처리하는 단위와, 고속 카운터와 연동되는 PLC 유닛의 CPU에서 데이터를 처리하는 단위가 서로 상이하므로, 고속 카운터에서 생성된 데이터를 PLC 유닛으로 전달하는 과정에서 오류가 발생할 가능성도 존재한다.
However, according to the prior art, the high-speed counter has a problem in that the operation speed is lowered by using a low-speed general-purpose multi-channel photocoupler for isolation of an input signal. In addition, additional system configurations such as counter mode setting registers and comparators are required to receive stable and fast external inputs. In addition, due to the characteristics of the high-speed counter, the hardware comparison output of the actual high-speed counter is prioritized rather than the use of the count value in software, so there is a fear of confusion about the actual count value. Also, since the unit that processes the data stored in the high-speed counter internal memory and the unit that processes the data in the CPU of the PLC unit interlocked with the high-speed counter are different from each other, an error may occur in the process of transferring the data generated by the high-speed counter to the PLC unit There is also the possibility of occurrence.

본 발명은 종래 고속 카운터의 구조를 개선하여 높은 주파수로 입력되는 고속의 펄스 신호를 이용한 빠른 카운트 연산 처리가 가능한 고속 카운터를 제공하는 것을 목적으로 한다.An object of the present invention is to provide a high-speed counter capable of performing a fast count operation using a high-speed pulse signal input at a high frequency by improving the structure of a conventional high-speed counter.

또한 본 발명은 연산부 내부에 카운터 모드 설정 레지스터 및 비교기와 같은 추가적인 시스템 구성을 필요로 하지 않음으로써 제조 비용을 감소시키고 안정적인 동작을 보장할 수 있는 고속 카운터를 제공하는 것을 다른 목적으로 한다.Another object of the present invention is to provide a high-speed counter capable of reducing manufacturing cost and ensuring stable operation by not requiring an additional system configuration such as a counter mode setting register and a comparator inside the operation unit.

또한 본 발명은 업데이트 신호 및 업데이트 플래그의 사용을 통해 PLC 유닛의 데이터 처리 단위로 데이터를 전송함으로써 데이터 전달 과정에서 발생하는 오류를 방지할 수 있는 고속 카운터를 제공하는 것을 다른 목적으로 한다.Another object of the present invention is to provide a high-speed counter capable of preventing an error occurring in a data transfer process by transmitting data in a data processing unit of a PLC unit through the use of an update signal and an update flag.

본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
The objects of the present invention are not limited to the above-mentioned objects, and other objects and advantages of the present invention that are not mentioned can be understood by the following description, and will be more clearly understood by examples of the present invention. In addition, it will be easily understood that the objects and advantages of the present invention can be realized by the means shown in the claims and combinations thereof.

이러한 목적을 달성하기 위한 본 발명은 고속 카운터에 있어서, 외부 모듈로부터 펄스 신호를 입력받는 입출력부, 외부 신호로부터 상기 펄스 신호를 절연시키는 절연부, 미리 설정된 카운트 모드 및 프리셋 값에 따라 상기 펄스 신호를 기초로 카운트 연산을 수행하여 카운트 값을 생성하는 연산부를 포함하고, 상기 연산부는 PLC 유닛의 데이터 처리 단위에 따라 상기 카운트 값의 전송 준비가 완료되었음을 PLC 유닛에 통지하고, 상기 PLC 유닛의 데이터 처리 단위에 따라 상기 카운트 값을 상기 입출력부를 통해 상기 PLC 유닛에 전송하는 것을 특징으로 한다.
The present invention for achieving this object is a high-speed counter, an input/output unit that receives a pulse signal from an external module, an insulating unit that insulates the pulse signal from an external signal, and generates the pulse signal according to a preset count mode and a preset value. And a calculation unit for generating a count value by performing a count operation based on the calculation unit, wherein the calculation unit notifies the PLC unit that the preparation for transmission of the count value is completed according to the data processing unit of the PLC unit, and the data processing unit of the PLC unit And transmitting the count value to the PLC unit through the input/output unit.

전술한 바와 같은 본 발명에 의하면, 종래 고속 카운터의 구조를 개선하여 높은 주파수로 입력되는 고속의 펄스 신호를 이용한 빠른 카운트 연산 처리가 가능한 장점이 있다.According to the present invention as described above, there is an advantage in that the structure of the conventional high-speed counter is improved to enable fast count operation processing using a high-speed pulse signal input at a high frequency.

또한 본 발명에 의하면, 연산부 내부에 카운터 모드 설정 레지스터 및 비교기와 같은 추가적인 시스템 구성을 필요로 하지 않음으로써 제조 비용을 감소시키고 안정적인 동작을 보장할 수 있는 장점이 있다.Further, according to the present invention, there is an advantage of reducing manufacturing cost and ensuring stable operation by not requiring an additional system configuration such as a counter mode setting register and a comparator inside the operation unit.

또한 본 발명에 의하면, 업데이트 신호 및 업데이트 플래그의 사용을 통해 PLC 유닛의 데이터 처리 단위로 데이터를 전송함으로써 데이터 전달 과정에서 발생하는 오류를 방지할 수 있는 장점이 있다.
In addition, according to the present invention, there is an advantage in that an error occurring in a data transfer process can be prevented by transmitting data to a data processing unit of a PLC unit through the use of an update signal and an update flag.

도 1은 종래 기술에 따른 고속 카운터의 구성도이다.
도 2는 종래 기술에 따른 고속 카운터에서 Z상 입력 신호의 입력 과정을 나타내는 세부 구성도이다.
도 3은 종래 기술에 따른 고속 카운터의 연산부의 메모리 구성 및 사용자의 명령에 의한 연산부 및 PLC CPU 간의 데이터 송수신 과정을 나타낸다.
도 4는 종래 기술에 따라 연산부의 메모리에 저장된 카운트 값 및 CPU 업데이트 신호의 예시를 나타낸다.
도 5는 종래 기술에 따라 CPU 업데이트 신호를 수신한 PLC 유닛이 카운트 값을 CPU에 저장하는 예시를 나타낸다.
도 6은 본 발명의 일 실시예에 따른 고속 카운터의 구성도이다.
도 7은 본 발명의 일 실시예에 따른 고속 카운터에서 Z상 입력 신호의 입력 과정을 나타내는 세부 구성도이다.
도 8은 본 발명의 일 실시예에 따른 고속 카운터의 연산부의 메모리 구성 및 사용자의 명령에 의한 연산부 및 PLC CPU 간의 데이터 송수신 과정을 나타낸다.
도 9는 본 발명의 일 실시예에 따른 연산부의 메모리에 저장된 카운트 값 및 CPU 업데이트 신호의 예시를 나타낸다.
도 10은 본 발명의 일 실시예에 따라 CPU 업데이트 신호를 수신한 PLC 유닛이 카운트 값을 CPU에 저장하는 예시를 나타낸다.1 is a block diagram of a high-speed counter according to the prior art.
2 is a detailed configuration diagram showing a process of inputting a Z-phase input signal in a high-speed counter according to the prior art.
3 shows a memory configuration of an operation unit of a high-speed counter according to the prior art and a data transmission/reception process between the operation unit and a PLC CPU according to a user's instruction.
4 shows an example of a CPU update signal and a count value stored in a memory of an operation unit according to the prior art.
5 shows an example in which a PLC unit receiving a CPU update signal according to the prior art stores a count value in a CPU.
6 is a block diagram of a high-speed counter according to an embodiment of the present invention.
7 is a detailed configuration diagram illustrating a process of inputting a Z-phase input signal in a high-speed counter according to an embodiment of the present invention.
8 illustrates a memory configuration of an operation unit of a high-speed counter according to an embodiment of the present invention and a data transmission/reception process between the operation unit and a PLC CPU according to a user's command.
9 illustrates an example of a CPU update signal and a count value stored in a memory of an operation unit according to an embodiment of the present invention.
10 illustrates an example in which a PLC unit receiving a CPU update signal stores a count value in a CPU according to an embodiment of the present invention.

전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.The above-described objects, features, and advantages will be described later in detail with reference to the accompanying drawings, and accordingly, one of ordinary skill in the art to which the present invention pertains will be able to easily implement the technical idea of the present invention. In describing the present invention, if it is determined that a detailed description of known technologies related to the present invention may unnecessarily obscure the subject matter of the present invention, a detailed description will be omitted. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the drawings, the same reference numerals are used to indicate the same or similar elements.

도 1은 종래 기술에 따른 고속 카운터의 구성도이다.1 is a configuration diagram of a high-speed counter according to the prior art.

도 1을 참조하면, 종래 기술에 따른 고속 카운터는 입출력부(102), 절연부(110), 연산부(118)를 포함한다.Referring to FIG. 1, a high-speed counter according to the prior art includes an input/output unit 102, an insulation unit 110, and an operation unit 118.

입출력부(102)는 외부 모듈, 예컨대, 펄스 발생기 또는 엔코더로부터 고속의 펄스 신호를 입력받는다. 도 1의 실시예에서 입출력부(102)는 엔코더로부터 생성되는 펄스 신호, 즉 A/B상 입력 신호, Z상 입력 신호를 각각 카운트 입력부(104), 프리셋 입력부(106)를 통해 입력받고, 입력된 펄스 신호를 이용하여 생성된 카운트 값을 출력부(108)를 통해 출력한다.The input/output unit 102 receives a high-speed pulse signal from an external module, for example, a pulse generator or an encoder. In the embodiment of FIG. 1, the input/output unit 102 receives a pulse signal generated from the encoder, that is, an A/B phase input signal and a Z phase input signal, respectively, through the count input unit 104 and the preset input unit 106, and input The count value generated by using the generated pulse signal is output through the output unit 108.

절연부(110)는 입출력부(102)로부터 입력되는 펄스 신호 또는 출력되는 카운트 값을 제외한 노이즈 신호나 이상 전압 등의 외부 신호로부터 펄스 신호 또는 카운트 값을 절연시킨다. 종래 기술에 따르면, A/B상 입력 신호의 절연에는 고속의 포토 커플러(112)가 사용되나, Z상 입력 신호나 카운트 값의 절연에는 저속의 범용 다채널 포토 커플러(114, 116)가 사용된다.The insulation unit 110 insulates the pulse signal or count value from external signals such as noise signals or abnormal voltages excluding the pulse signal input from the input/output unit 102 or the output count value. According to the prior art, a high-speed photo coupler 112 is used to insulate the A/B phase input signal, but the low-speed general-purpose multi-channel photo couplers 114 and 116 are used to insulate the Z-phase input signal or count value. .

연산부(118)는 입출력부(102) 및 절연부(110)를 거쳐 입력된 펄스 신호를 기초로 카운트 연산을 수행하여 카운트 값을 생성한다. 이 때 연산부(118)는 미리 설정된 카운트 모드 및 프리셋 값에 따라 카운트 연산을 수행할 수 있다. 예컨대 연산부(118)는 A/B상 입력 신호의 레벨 판단 및 이에 따라 설정되는 설정 파라미터에 기초하여 A/B상 입력 신호 중 어느 하나만을 이용하는 1상 카운터 모드, 또는 A/B상 입력 신호 모두를 이용하는 2상 카운터 모드 중 하나를 연산부(118)의 카운트 모드로 결정할 수 있다. 또한 연산부(118)는 Z상 입력 신호를 통해 설정되는 프리셋 값에 따라 프리셋 카운터 모드로 동작할 수도 있다.The calculation unit 118 generates a count value by performing a count operation based on the pulse signal input through the input/output unit 102 and the insulation unit 110. In this case, the operation unit 118 may perform a count operation according to a preset count mode and a preset value. For example, the operation unit 118 determines the level of the A/B phase input signal and uses only one of the A/B phase input signals on the basis of the setting parameter set accordingly, the one-phase counter mode, or the A/B phase input signal. One of the two-phase counter modes to be used may be determined as the count mode of the operation unit 118. In addition, the operation unit 118 may operate in a preset counter mode according to a preset value set through a Z-phase input signal.

연산부(118)는 A/B상 입력 신호를 이용하여 상변화를 감지하고, 감지된 상변화에 따라 카운트 값을 업(up) 또는 다운(down) 시킨다. 연산부(118)는 이와 같이 계수된 카운트 값을 출력부(108)를 통해 출력하거나 통신 인터페이스(Interface, I/F)(120)를 통해 PLC 유닛(122)에 출력할 수 있다. 또한 연산부(118)는 내장된 비교기를 통해 계수된 카운트 값을 미리 설정된 최대 값과 비교하고, 비교 결과 카운트 값이 최대 값과 동일하면 카운트 값을 0 또는 프리셋 값으로 초기화하는 비교 기능을 수행한다.The operation unit 118 detects a phase change using an A/B phase input signal, and increases or decreases a count value according to the detected phase change. The calculation unit 118 may output the counted count value through the output unit 108 or to the PLC unit 122 through a communication interface (I/F) 120. In addition, the operation unit 118 compares the count value counted through the built-in comparator with a preset maximum value, and performs a comparison function of initializing the count value to 0 or a preset value if the count value as a result of the comparison is equal to the maximum value.

한편, 이와 같은 비교 기능은 PLC 유닛(122)에 의해 소프트웨어적으로 수행될 수 있다. PLC 유닛(122)의 CPU는 통신 I/F(120)를 통해 연산부(118)로부터 전달된 카운트 값을 미리 설정된 최대 값과 비교하고, 비교 결과 카운트 값이 최대 값과 동일하면 카운트 값을 0 또는 프리셋 값으로 초기화하는 비교 기능을 소프트웨어적으로 수행할 수 있다. PLC 유닛(112)은 이와 같은 카운트 값을 기초로 모터의 속도 및 위치 제어를 위한 제어 신호를 생성할 수 있다.Meanwhile, such a comparison function may be performed in software by the PLC unit 122. The CPU of the PLC unit 122 compares the count value transmitted from the operation unit 118 through the communication I/F 120 with a preset maximum value, and if the comparison result count value is equal to the maximum value, the count value is 0 or The comparison function that initializes with the preset value can be performed by software. The PLC unit 112 may generate a control signal for controlling the speed and position of the motor based on such a count value.

도 2는 종래 기술에 따른 고속 카운터에서 Z상 입력 신호의 입력 과정을 나타내는 세부 구성도이다. 2 is a detailed configuration diagram showing a process of inputting a Z-phase input signal in a high-speed counter according to the prior art.

도 2를 참조하면, Z상 입력 신호(202)는 다수의 프리셋 채널(204 내지 210) 및 접지 단자(218)를 통해 입력된다. 프리셋 채널(204 내지 210)을 통해 입력된 Z상 입력 신호(202)는 저항(R), 캐패시터(C)로 구성된 필터(212)를 통과한 후 절연부(214)에 의해 외부 신호로부터 절연된다. 절연부(214)에서 출력된 Z상 입력 신호(202)는 연산부(216)로 입력되어 카운트 연산에 사용된다2, a Z-phase input signal 202 is input through a plurality of preset channels 204 to 210 and a ground terminal 218. The Z-phase input signal 202 input through the preset channels 204 to 210 passes through a filter 212 composed of a resistor (R) and a capacitor (C), and is insulated from an external signal by an insulator 214. . The Z-phase input signal 202 output from the insulation unit 214 is input to the calculation unit 216 and is used for counting.

그런데 도 2에 도시된 종래 기술의 고속 카운터는 절연부(214)가 저속의 다채널 범용 포토 커플러로 구성되기 때문에 전체적인 연산 속도의 저하를 유발하며, 입력 가능한 Z상 입력 신호(202)의 주파수가 최대 1kHz로 제한된다. However, in the high-speed counter of the prior art shown in FIG. 2, since the insulation unit 214 is composed of a low-speed multi-channel general-purpose photocoupler, the overall operation speed is lowered, and the frequency of the input Z-phase input signal 202 is It is limited to a maximum of 1 kHz.

도 3은 종래 기술에 따른 고속 카운터의 연산부의 메모리 구성 및 사용자의 명령에 의한 연산부 및 PLC CPU 간의 데이터 송수신 과정을 나타낸다. 3 shows a memory configuration of an operation unit of a high-speed counter according to the prior art and a data transmission/reception process between the operation unit and a PLC CPU according to a user's instruction.

도 3을 참조하면, 종래 기술에 따른 연산부의 메모리(302)에는 3개의 가변 영역(304, 306, 308)이 형성되며, 가변 영역(304)에는 A/B상 입력 신호에 의해 결정되는 설정 파라미터가, 가변 영역(306)에는 카운트 연산을 위한 프리셋 정보가, 가변영역(308)에는 프리셋/비교 명령이 각각 저장된다.Referring to FIG. 3, three variable regions 304, 306, and 308 are formed in the memory 302 of the operation unit according to the prior art, and the setting parameters determined by the A/B phase input signals in the variable region 304 A, the variable region 306 stores preset information for counting, and the variable region 308 stores preset/comparison instructions.

사용자(312)는 PLC CPU(310)를 통해 설정 파라미터의 쓰기 또는 읽기를 수행할 수 있다. 또한 사용자(312)는 PLC CPU(310)를 통해 연산부에 저장된 프리셋 정보를 획득할 수 있으며, 획득된 설정 파라미터 또는 프리셋 정보 중 적어도 하나를 기초로 프리셋/비교 명령을 연산부에 전송할 수 있다.The user 312 may write or read setting parameters through the PLC CPU 310. In addition, the user 312 may obtain the preset information stored in the operation unit through the PLC CPU 310, and transmit a preset/comparison command to the operation unit based on at least one of the acquired setting parameter or preset information.

그러나 도 3과 같이 종래의 연산부 메모리(302)에는 설정 파라미터, 프리셋 정보, 프리셋/비교 명령의 저장 시 고정적인 장소가 아닌 가변적인 장소에 데이터 저장이 이루어지고, 이는 결국 고속 카운터의 카운트 연산 속도 저하로 이어지게 된다.However, as shown in FIG. 3, when the setting parameters, preset information, and preset/comparison commands are stored in the conventional operation unit memory 302, data is stored in a variable place instead of a fixed place, which in turn decreases the count operation speed of the high-speed counter. It leads to.

도 4는 종래 기술에 따라 연산부의 메모리에 저장된 카운트 값 및 CPU 업데이트 신호의 예시를 나타내고, 도 5는 종래 기술에 따라 CPU 업데이트 신호를 수신한 PLC 유닛이 카운트 값을 CPU에 저장하는 예시를 나타낸다.FIG. 4 shows an example of a count value and a CPU update signal stored in a memory of a calculation unit according to the prior art, and FIG. 5 shows an example in which a PLC unit receiving a CPU update signal according to the prior art stores the count value in the CPU.

도 4를 참조하면, 연산부의 메모리(402)에는 제1 카운트 값(404), 제2 카운트 값(406), 제3 카운트 값(408)이 저장된다. 연산부는 메모리(402)에 저장된 카운트 값(404 내지 408)을 PLC 유닛의 CPU에 전송하기 위하여 PLC 유닛에 CPU 업데이트 신호를 전송한다. PLC 유닛은 CPU 내의 두 개의 메모리(502, 510)에 연산부로부터 전송된 카운트 값(504 내지 508, 512 내지 516)을 각각 저장한다.4, a first count value 404, a second count value 406, and a third count value 408 are stored in the memory 402 of the operation unit. The calculation unit transmits a CPU update signal to the PLC unit in order to transfer the count values 404 to 408 stored in the memory 402 to the CPU of the PLC unit. The PLC unit stores count values 504 to 508 and 512 to 516 transmitted from the operation unit in two memories 502 and 510 in the CPU, respectively.

도 4에서 DL 및 DH는 각각 16비트 단위의 카운트 값을 나타낸다. 이 때, 도 4의 연산부의 메모리(402)는 데이터를 16비트 단위로 처리하나, 도 5의 PLC 유닛의 CPU의 메모리(502, 510)는 데이터를 32비트 단위로 처리한다.In FIG. 4, D L and D H represent count values in units of 16 bits, respectively. In this case, the memory 402 of the operation unit of FIG. 4 processes data in units of 16 bits, while the memories 502 and 510 of the CPU of the PLC unit of FIG. 5 process data in units of 32 bits.

도 4에서 연산부가 CPU 업데이트 신호(1-1, 1-2, 1-3, 2-1, 2-3)를 32비트 단위로 PLC 유닛에 전송할 경우, 도 5와 같이 PLC 유닛은 오류 없이 32비트 단위로 카운트 값(504, 506, 508, 512, 516)을 저장할 수 있다. 그러나 도 4에서 연산부가 CPU 업데이트 신호(2-2)를 32비트 단위가 아닌 16비트 단위로 전송할 경우, PLC 유닛은 도 5와 같이 메모리(202)에 잘못된 카운트 값(514)을 저장하게 된다.4, when the operation unit transmits the CPU update signals (1-1, 1-2, 1-3, 2-1, 2-3) to the PLC unit in 32-bit units, the PLC unit is 32 Count values 504, 506, 508, 512, 516 can be stored in bit units. However, when the operation unit transmits the CPU update signal 2-2 in units of 16 bits rather than units of 32 bits in FIG. 4, the PLC unit stores an incorrect count value 514 in the memory 202 as shown in FIG. 5.

도 6은 본 발명의 일 실시예에 따른 고속 카운터의 구성도이다.6 is a block diagram of a high-speed counter according to an embodiment of the present invention.

도 6을 참조하면, 본 발명의 일 실시예에 따른 고속 카운터는 입출력부(602), 절연부(610), 래치 시프트 드라이버(618), 연산부(620)를 포함한다.Referring to FIG. 6, a high-speed counter according to an embodiment of the present invention includes an input/output unit 602, an insulation unit 610, a latch shift driver 618, and an operation unit 620.

입출력부(602)는 펄스 발생기 또는 엔코더와 같은 외부 모듈로부터 고속의 펄스 신호를 입력받는다. 도 6의 실시예에서 입출력부(602)는 엔코더로부터 생성되는 펄스 신호, 즉 A/B상 입력 신호, Z상 입력 신호를 각각 카운트 입력부(604), 프리셋 입력부(606)를 통해 입력받고, 입력된 펄스 신호를 이용하여 생성된 카운트 값을 출력부(608)를 통해 출력한다.The input/output unit 602 receives a high-speed pulse signal from an external module such as a pulse generator or an encoder. In the embodiment of FIG. 6, the input/output unit 602 receives a pulse signal generated from the encoder, that is, an A/B phase input signal and a Z phase input signal, respectively, through the count input unit 604 and the preset input unit 606, and input The count value generated by using the generated pulse signal is output through the output unit 608.

절연부(610)는 입출력부(602)로부터 입력되는 펄스 신호 또는 출력되는 카운트 값을 제외한 노이즈 신호나 이상 전압 등의 외부 신호로부터 펄스 신호 또는 카운트 값을 절연시킨다. 종래 기술에 따르면, Z상 입력 신호의 절연에는 저속의 범용 다채널 포토 커플러가 사용되었으나 본 발명에 따른 고속 카운터에서는 Z상 입력 신호의 절연을 위하여 고속 포토 커플러(614)가 사용된다. 이에 따라 본 발명의 일 실시예에 따른 고속 커플러는 최대 200kHz의 고속 스위칭이 가능하다.The insulating unit 610 insulates the pulse signal or count value from external signals such as noise signals or abnormal voltages excluding the pulse signal input from the input/output unit 602 or the output count value. According to the prior art, a low-speed general-purpose multi-channel photo coupler is used to insulate the Z-phase input signal. However, in the high-speed counter according to the present invention, a high-speed photo coupler 614 is used to insulate the Z-phase input signal. Accordingly, the high-speed coupler according to an embodiment of the present invention can perform high-speed switching of up to 200 kHz.

래치 시프트 드라이버(618)는 입출력부(602)를 통해 입력된 펄스 신호의 입력 레벨을 판단하고, 판단 결과를 바탕으로 고속 카운터의 카운트 모드를 결정할 수 있다. 또한 래치 시프트 드라이버(618)는 연산부(620)에 의해 생성된 카운트 값을 미리 설정된 최대 값과 비교하고, 비교 결과 카운트 값이 최대 값과 동일하면 카운트 값을 0 또는 프리셋 값으로 초기화하는 비교 기능을 수행한다.The latch shift driver 618 may determine the input level of the pulse signal input through the input/output unit 602 and determine the count mode of the high-speed counter based on the determination result. In addition, the latch shift driver 618 compares the count value generated by the operation unit 620 with a preset maximum value, and if the count value as a result of the comparison is equal to the maximum value, a comparison function that initializes the count value to 0 or a preset value is provided. Perform.

연산부(620)는 입출력부(602) 및 절연부(610)를 거쳐 입력된 펄스 신호를 기초로 카운트 연산을 수행하여 카운트 값을 생성한다. 이 때 연산부(620)는 래치 시프트 드라이버(618)에 의해 설정된 카운트 모드 및 프리셋 값에 따라 카운트 연산을 수행할 수 있다. 예컨대 연산부(620)는 래치 시프트 드라이버(618)에 의해 설정되는 설정 파라미터에 기초하여 A/B상 입력 신호 중 어느 하나만을 이용하는 1상 카운터 모드, 또는 A/B상 입력 신호 모두를 이용하는 2상 카운터 모드 중 하나를 연산부(620)의 카운트 모드로 결정할 수 있다. 또한 연산부(620)는 Z상 입력 신호를 통해 설정되는 프리셋 값에 따라 프리셋 카운터 모드로 동작할 수도 있다.The calculation unit 620 generates a count value by performing a count operation based on the pulse signal input through the input/output unit 602 and the insulation unit 610. In this case, the operation unit 620 may perform a count operation according to the count mode and preset value set by the latch shift driver 618. For example, the operation unit 620 is a one-phase counter mode using only one of the A/B phase input signals, or a two-phase counter using both A/B phase input signals based on the setting parameters set by the latch shift driver 618. One of the modes may be determined as a count mode of the operation unit 620. In addition, the calculating unit 620 may operate in a preset counter mode according to a preset value set through a Z-phase input signal.

연산부(620)는 A/B상 입력 신호를 이용하여 상변화를 감지하고, 감지된 상변화에 따라 카운트 값을 업(up) 또는 다운(down) 시킨다. 연산부(620)는 이와 같이 계수된 카운트 값을 출력부(608)를 통해 출력하거나 통신 I/F(622)를 통해 PLC 유닛(624)에 출력할 수 있다.The operation unit 620 detects a phase change using the A/B phase input signal, and increases or decreases the count value according to the detected phase change. The calculation unit 620 may output the count value thus counted through the output unit 608 or to the PLC unit 624 through the communication I/F 622.

한편, PLC 유닛(624)의 CPU는 통신 I/F(622)를 통해 연산부(620)로부터 전달된 카운트 값을 미리 설정된 최대 값과 비교하고, 비교 결과 카운트 값이 최대 값과 동일하면 카운트 값을 0 또는 프리셋 값으로 초기화하는 비교 기능을 소프트웨어적으로 수행할 수 있다. PLC 유닛(624)은 이와 같은 카운트 값을 기초로 모터의 속도 및 위치 제어를 위한 제어 신호를 생성할 수 있다.Meanwhile, the CPU of the PLC unit 624 compares the count value transmitted from the operation unit 620 through the communication I/F 622 with a preset maximum value, and if the comparison result count value is the same as the maximum value, the count value is The comparison function that initializes to 0 or preset value can be performed by software. The PLC unit 624 may generate a control signal for controlling the speed and position of the motor based on such a count value.

도 7은 본 발명의 일 실시예에 따른 고속 카운터에서 Z상 입력 신호의 입력 과정을 나타내는 세부 구성도이다.7 is a detailed configuration diagram illustrating a process of inputting a Z-phase input signal in a high-speed counter according to an embodiment of the present invention.

도 7을 참조하면, 본 발명의 일 실시예에 따른 고속 카운터는 Z상 입력 신호(702)를 프리셋 채널(704) 및 접지 단자(706)를 통해 입력받는다. 도 7에는 설명의 편의를 위해 하나의 프리셋 채널(704)만이 도시되어 있으나, 본 발명의 다른 실시예에서는 다수의 프리셋 채널(704)이 존재할 수 있다. 또한 본 발명의 일 실시예에 따른 고속 카운터에는 다이오드(D) 및 트랜지스터(TR)가 추가되어 과전압이나 역전압을 방지한다.Referring to FIG. 7, a high-speed counter according to an embodiment of the present invention receives a Z-phase input signal 702 through a preset channel 704 and a ground terminal 706. Although only one preset channel 704 is shown in FIG. 7 for convenience of description, in another embodiment of the present invention, a plurality of preset channels 704 may exist. In addition, a diode D and a transistor TR are added to the high-speed counter according to an embodiment of the present invention to prevent overvoltage or reverse voltage.

다시 도 7을 참조하면, 본 발명의 일 실시예에 따른 고속 카운터는 Z상 입력 신호로부터 외부 신호를 절연하기 위하여 고속의 포토 커플러(708)를 포함한다. 또한 본 발명의 일 실시예에 따른 고속 카운터는 종래 연산부(712)가 수행하던 펄스 신호의 입력 레벨 판단 기능, 고속 카운터의 카운트 모드 결정 기능, 카운트 값과 최대 값 비교 기능을 수행하는 래치 시프트 드라이버(710)를 포함한다. 이에 따라 연산부(712)는 펄스 신호의 입력 레벨 판단 기능, 고속 카운터의 카운트 모드 결정 기능, 카운트 값과 최대 값 비교 기능을 수행하기 위한 별도의 레지스터나 비교기를 구비할 필요가 없어 제조 비용의 절감과 함께 보다 안정적인 계수 동작이 가능하다는 장점이 있다.Referring back to FIG. 7, a high-speed counter according to an embodiment of the present invention includes a high-speed photo coupler 708 to insulate an external signal from a Z-phase input signal. In addition, the high-speed counter according to an embodiment of the present invention is a latch shift driver that performs a function of determining the input level of a pulse signal, a function of determining the count mode of the high-speed counter, and a function of comparing the count value and the maximum value ( 710). Accordingly, the operation unit 712 does not need to provide a separate register or comparator for performing the function of determining the input level of the pulse signal, the function of determining the count mode of the high-speed counter, and the function of comparing the count value and the maximum value. Together, there is an advantage that a more stable counting operation is possible.

도 8은 본 발명의 일 실시예에 따른 고속 카운터의 연산부의 메모리 구성 및 사용자의 명령에 의한 연산부 및 PLC CPU 간의 데이터 송수신 과정을 나타낸다. 8 illustrates a memory configuration of an operation unit of a high-speed counter according to an embodiment of the present invention and a data transmission/reception process between the operation unit and a PLC CPU according to a user's command.

도 8을 참조하면, 본 발명의 일 실시예에 따른 고속 카운터의 연산부의 메모리(802)에는 3개의 고정 영역(804, 806, 808)이 형성된다. 고정 영역(804)에는 A/B상 입력 신호에 의해 결정되는 설정 파라미터가, 고정 영역(806)에는 카운트 연산을 위한 프리셋 정보가, 고정 영역(808)에는 프리셋/비교 명령이 각각 저장된다. 이와 같이 본 발명의 일 실시예에 따른 고속 카운터의 연산부는 메모리(802) 내에 설정 파라미터, 프리셋 정보, 프리셋/비교 명령을 저장하기 위하여 가변 영역이 아닌 고정 영역을 설정함으로써 데이터 손실을 방지하고 PLC CPU(810)와의 데이터 송수신을 보다 안정적이고 빠르게 처리할 수 있다.Referring to FIG. 8, three fixed regions 804, 806, and 808 are formed in the memory 802 of the operation unit of the high-speed counter according to an embodiment of the present invention. A setting parameter determined by an A/B phase input signal is stored in the fixed area 804, preset information for count calculation is stored in the fixed area 806, and preset/compare instructions are stored in the fixed area 808, respectively. As described above, the operation unit of the high-speed counter according to an embodiment of the present invention sets a fixed area instead of a variable area to store setting parameters, preset information, and preset/comparison instructions in the memory 802 to prevent data loss and Data transmission and reception with the 810 can be processed more stably and faster.

사용자(812)는 PLC CPU(810)를 통해 설정 파라미터의 쓰기 또는 읽기를 수행할 수 있다. 또한 사용자(812)는 PLC CPU(810)를 통해 연산부에 저장된 프리셋 정보를 획득할 수 있으며, 획득된 설정 파라미터 또는 프리셋 정보 중 적어도 하나를 기초로 프리셋/비교 명령을 연산부에 전송할 수 있다.The user 812 may write or read setting parameters through the PLC CPU 810. In addition, the user 812 may obtain the preset information stored in the operation unit through the PLC CPU 810 and transmit a preset/comparison command to the operation unit based on at least one of the obtained setting parameter or preset information.

도 9는 본 발명의 일 실시예에 따른 연산부의 메모리에 저장된 카운트 값 및 CPU 업데이트 신호의 예시를 나타내고, 도 10은 본 발명의 일 실시예에 따라 CPU 업데이트 신호를 수신한 PLC 유닛이 카운트 값을 CPU에 저장하는 예시를 나타낸다.9 shows an example of a count value and a CPU update signal stored in a memory of the operation unit according to an embodiment of the present invention, and FIG. 10 is a PLC unit receiving a CPU update signal according to an embodiment of the present invention. Here is an example of storing in the CPU.

도 9를 참조하면, 본 발명의 일 실시예에 따른 고속 카운터의 연산부는 메모리(902)에 제1 카운트 값(904), 제2 카운트 값(906), 제3 카운트 값(908)을 저장한다. 여기서 제1 카운트 값(904), 제2 카운트 값(906), 제3 카운트 값(908)은 각각 16비트 단위의 데이터(AL, AH, BL, BH, CL, CH)로 이루어진다.Referring to FIG. 9, the calculation unit of the high-speed counter according to an embodiment of the present invention stores a first count value 904, a second count value 906, and a third count value 908 in a memory 902. . Here, the first count value 904, the second count value 906, and the third count value 908 are 16-bit units of data (A L , A H , B L , B H , C L , C H ) Consists of

연산부는 메모리(902)에 저장된 카운트 값(904 내지 908)을 PLC 유닛의 CPU로 전송하기 위하여 CPU 업데이트 신호를 전송한다. 이 때 CPU 업데이트 신호에는 업데이트 플래그가 설정된다. 본 발명의 일 실시예에서, 연산부는 PLC 유닛의 데이터 처리 단위에 따라 카운트 값의 전송 준비가 완료된 경우 업데이트 플래그를 셋(set)으로 설정하고, 그렇지 않은 경우 업데이트 플래그를 클리어(clear)로 설정한다. 예컨대 도 9에서 연산부는 제1 카운트 값(904) 및 제2 카운트 값(906)의 전송 준비가 완료되기 전까지는 업데이트 플래그를 클리어로 설정한다. 이에 따라 CPU 업데이트 신호(1, 2)에는 클리어로 설정된 업데이트 플래그가 포함되며, 도 10과 같이 CPU 업데이트 신호(1, 2)를 수신한 PLC 유닛은 연산부로부터 카운트 값을 수신하지 않는다. 이에 따라 CPU의 메모리(1002)에는 어떠한 카운트 값도 저장되지 않는다.The operation unit transmits a CPU update signal to transmit the count values 904 to 908 stored in the memory 902 to the CPU of the PLC unit. At this time, an update flag is set in the CPU update signal. In one embodiment of the present invention, the operation unit sets the update flag to set when the transmission of the count value is completed according to the data processing unit of the PLC unit, and otherwise sets the update flag to clear. . For example, in FIG. 9, the operation unit sets the update flag to clear until preparation for transmission of the first count value 904 and the second count value 906 is completed. Accordingly, the update flags set to clear are included in the CPU update signals 1 and 2, and the PLC unit receiving the CPU update signals 1 and 2 as shown in FIG. 10 does not receive a count value from the calculation unit. Accordingly, no count value is stored in the memory 1002 of the CPU.

다시 도 9를 참조하면, 연산부는 제1 카운트 값(904) 및 제2 카운트 값(906)의 전송 준비가 완료된 후 CPU 업데이트 신호(3)의 업데이트 플래그를 셋으로 설정한다. 이에 따라 CPU 업데이트 신호(3)를 수신한 PLC 유닛은 연산부의 메모리(1002)에 저장된 카운트 값(1004, 1006)을 수신하여 메모리(1002)에 저장하게 된다. 제1 카운트 값(904) 및 제2 카운트 값(906)의 전송이 완료되면 연산부는 업데이트 플래그를 다시 클리어로 설정하고 제3 카운트 값(908)의 전송을 준비한다.Referring back to FIG. 9, the operation unit sets the update flag of the CPU update signal 3 to set after the preparation for transmission of the first count value 904 and the second count value 906 is completed. Accordingly, the PLC unit receiving the CPU update signal 3 receives the count values 1004 and 1006 stored in the memory 1002 of the operation unit and stores them in the memory 1002. When the transmission of the first count value 904 and the second count value 906 is completed, the operation unit sets the update flag to clear again and prepares for transmission of the third count value 908.

이와 같이 본 발명의 고속 카운터는 종래 기술과 같은 데이터 전송 오류를 방지하기 위하여 CPU 업데이트 신호에 포함된 업데이트 플래그를 클리어 또는 셋으로 설정함으로써 PLC 유닛의 데이터 처리 단위에 따라 카운트 값을 전송할 수 있다.As described above, the high-speed counter of the present invention may transmit the count value according to the data processing unit of the PLC unit by setting the update flag included in the CPU update signal to clear or set to prevent data transmission errors as in the prior art.

전술한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.The above-described present invention is capable of various substitutions, modifications, and changes without departing from the technical spirit of the present invention for those of ordinary skill in the technical field to which the present invention belongs. Is not limited by

Claims (7)

외부 모듈로부터 펄스 신호를 입력받는 입출력부;
외부 신호로부터 상기 펄스 신호를 절연시키는 절연부;
미리 설정된 카운트 모드 및 프리셋 값에 따라 상기 펄스 신호를 기초로 카운트 연산을 수행하여 카운트 값을 생성하는 연산부를 포함하고,
상기 연산부는
PLC 유닛의 데이터 처리 단위에 따라 상기 카운트 값의 전송 준비가 완료되었음을 PLC 유닛에 통지하고, 상기 PLC 유닛의 데이터 처리 단위에 따라 상기 카운트 값을 상기 입출력부를 통해 상기 PLC 유닛에 전송하는
고속 카운터.
An input/output unit receiving a pulse signal from an external module;
An insulating part insulating the pulse signal from an external signal;
A calculation unit for generating a count value by performing a count operation based on the pulse signal according to a preset count mode and a preset value,
The operation unit
Notifying the PLC unit that the preparation for transmission of the count value is completed according to the data processing unit of the PLC unit, and transmitting the count value to the PLC unit through the input/output unit according to the data processing unit of the PLC unit.
High-speed counter.
 제1항에 있어서,
상기 연산부는
상기 카운트 값을 상기 PLC 유닛에 전송하기 위하여 상기 PLC 유닛에 CPU 업데이트 신호를 전송하는
고속 카운터.
The method of claim 1,
The operation unit
Sending a CPU update signal to the PLC unit to transfer the count value to the PLC unit
High-speed counter.
 제2항에 있어서,
상기 CPU 업데이트 신호는
업데이트 플래그를 포함하고,
상기 연산부는
상기 PLC 유닛의 데이터 처리 단위에 따라 상기 카운트 값의 전송 준비가 완료된 경우 상기 업데이트 플래그를 셋(set)으로 설정하고, 그렇지 않은 경우 상기 업데이트 플래그를 클리어(clear)로 설정하는
고속 카운터.
The method of claim 2,
The CPU update signal is
Contains the update flag,
The operation unit
If preparation for transmission of the count value is completed according to the data processing unit of the PLC unit, the update flag is set to set, otherwise, the update flag is set to clear.
High-speed counter.
 제3항에 있어서,
상기 PLC 유닛은
상기 CPU 업데이트 신호를 수신한 후 상기 업데이트 플래그가 셋으로 설정된 경우에만 상기 연산부로부터 상기 카운트 값을 수신하는
고속 카운터.
The method of claim 3,
The PLC unit is
Receiving the count value from the operation unit only when the update flag is set to set after receiving the CPU update signal
High-speed counter.
 제1항에 있어서,
상기 절연부는
상기 외부 모듈로부터 입력되는 프리셋 신호를 상기 외부 신호로부터 절연시키기 위한 고속 포토 커플러를 포함하는
고속 카운터.
The method of claim 1,
The insulating part
Including a high-speed photo coupler for insulating a preset signal input from the external module from the external signal
High-speed counter.
 제1항에 있어서,
상기 펄스 신호의 입력 레벨 판단을 통해 상기 카운트 모드를 결정하고, 상기 카운트 값을 미리 설정된 최대 값과 비교하는 래치 시프트 드라이버를 더 포함하는
고속 카운터.
The method of claim 1,
Further comprising a latch shift driver for determining the count mode through determination of the input level of the pulse signal, and comparing the count value with a preset maximum value.
High-speed counter.
 제1항에 있어서,
상기 연산부는
메모리 내의 미리 설정된 고정 영역에 상기 카운트 모드, 상기 프리셋 값 또는 상기 카운트 값을 저장하는
고속 카운터.The method of claim 1,
The operation unit
Storing the count mode, the preset value, or the count value in a preset fixed area in a memory
High-speed counter.
KR1020150030414A 2015-03-04 2015-03-04 High speed counter KR102180715B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150030414A KR102180715B1 (en) 2015-03-04 2015-03-04 High speed counter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150030414A KR102180715B1 (en) 2015-03-04 2015-03-04 High speed counter

Publications (2)

Publication Number Publication Date
KR20160108654A KR20160108654A (en) 2016-09-20
KR102180715B1 true KR102180715B1 (en) 2020-11-20

Family

ID=57102155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150030414A KR102180715B1 (en) 2015-03-04 2015-03-04 High speed counter

Country Status (1)

Country Link
KR (1) KR102180715B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7275826B2 (en) * 2019-05-10 2023-05-18 オムロン株式会社 counter unit
CN112152608A (en) * 2020-08-21 2020-12-29 广东韶钢松山股份有限公司 PLC pulse signal counting method and device, computer equipment and storage medium

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118981A (en) 2008-11-14 2010-05-27 Omron Corp Count device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100214691B1 (en) * 1997-05-26 1999-08-02 이종수 Up-down high speed counter and control method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118981A (en) 2008-11-14 2010-05-27 Omron Corp Count device

Also Published As

Publication number Publication date
KR20160108654A (en) 2016-09-20

Similar Documents

Publication Publication Date Title
JP6140459B2 (en) Sensor data transmission device
EP2845327B1 (en) Transmission of signals through a non-contact interface
EP2863317B1 (en) Method for automatically setting ID in UART ring communication
US10124764B1 (en) Intrusion detection system based on 2-point profiling of signal characteristics
KR102180715B1 (en) High speed counter
JP2011222019A (en) Input module for plc
CN104457641A (en) Position-measuring device and method for checking a work cycle signal
US20130246831A1 (en) Selection device, selection method and information processing device
CN109308275A (en) A kind of converting system and method for quadrature coding pulse
US11658649B2 (en) Pin state configuration circuit and configuration method, and electronic device
CN108736784A (en) The method and apparatus for measuring the temperature of the stator winding of permanent magnet synchronous motor
US9075100B2 (en) Method, device and circuitry for detecting a failure on a differential bus
JP2014068466A (en) Charge device
JP2012257153A (en) Inverter device
JP2009278603A (en) Serial communication apparatus
US20220337247A1 (en) Device and method for synchronous serial data transmission
EP2784448B1 (en) Synchronous serial interface circuit and motion control function module
WO2014016885A1 (en) Communication apparatus
KR101345305B1 (en) Commutation signal detecting device and an encoder using the same
KR20140092547A (en) USB OTG auto change device
US10261115B2 (en) Voltage monitoring system utilizing a common channel and exchanged encoded channel numbers to confirm valid voltage values
CN115801217B (en) Clock phase determining method and device and near field communication device
JP6568452B2 (en) Rotor centering method for reluctance resolver
JP2016218943A (en) Communication device, communication control method, and communication control program
KR101622017B1 (en) Terminal circuit in inverter

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right