KR102175534B1 - The printed circuit board and the method for manufacturing the same - Google Patents
The printed circuit board and the method for manufacturing the same Download PDFInfo
- Publication number
- KR102175534B1 KR102175534B1 KR1020200052510A KR20200052510A KR102175534B1 KR 102175534 B1 KR102175534 B1 KR 102175534B1 KR 1020200052510 A KR1020200052510 A KR 1020200052510A KR 20200052510 A KR20200052510 A KR 20200052510A KR 102175534 B1 KR102175534 B1 KR 102175534B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit pattern
- layer
- surface treatment
- treatment layer
- plating seed
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
- H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
Abstract
실시 예에 따른 인쇄회로기판은 절연층; 상기 절연층 위에 형성된 회로 패턴; 및 상기 회로 패턴 위에 형성된 표면 처리층을 포함하며, 상기 표면 처리층의 하면의 폭은, 상기 회로 패턴의 상면의 폭보다 넓다.The printed circuit board according to the embodiment includes an insulating layer; A circuit pattern formed on the insulating layer; And a surface treatment layer formed on the circuit pattern, wherein a width of a lower surface of the surface treatment layer is wider than a width of an upper surface of the circuit pattern.
Description
본 발명은 인쇄회로기판의 관한 것으로, 특히 측면의 일부가 곡면을 가지는 회로 패턴과, 전해 도금에 의해 형성된 표면 처리층을 포함하는 인쇄회로기판 및 이의 제조 방법에 관한 것이다.The present invention relates to a printed circuit board, and in particular, to a printed circuit board including a circuit pattern having a curved surface and a surface treatment layer formed by electroplating, and a method of manufacturing the same.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다. A printed circuit board (PCB) is formed by printing a circuit line pattern on an electrically insulating substrate with a conductive material such as copper, and refers to a board immediately before mounting an electronic component. That is, in order to densely mount various types of electronic devices on a flat plate, it means a circuit board in which mounting positions of each component are determined, and a circuit pattern connecting the components is printed on the flat surface and fixed.
일반적으로, 상기와 같은 인쇄회로기판에 포함된 회로 패턴의 표면처리 방법으로, OSP(Organic Solderability Preservative), 전해 니켈/골드, 전해 니켈/골드-코발트 합금, 무전해 니켈/팔라듐/골드 등이 사용되고 있다.In general, as the surface treatment method of the circuit pattern included in the printed circuit board as described above, OSP (Organic Solderability Preservative), electrolytic nickel/gold, electrolytic nickel/gold-cobalt alloy, electroless nickel/palladium/gold, etc. are used. have.
이때, 상기 용되는 표면 처리 방법들은 그의 용도에 따라 달라지는데, 예를 들어, 상기 용도에는 솔더링용, 와이어 본딩용 및 커넥터용 등이 있다.In this case, the surface treatment methods used are different depending on their use. For example, the use includes soldering, wire bonding, and connector.
도 1은 종래 기술에 따른 인쇄회로기판을 나타낸 단면도이다.1 is a cross-sectional view showing a printed circuit board according to the prior art.
도 1의 (a) 및 (b)를 참조하면, 인쇄회로기판은 절연층(10), 도금 시드층(20), 회로 패턴(30), 보호층(40), 제 1 표면 처리층(50) 및 제 2 표면 처리층(60)을 포함한다.1A and 1B, the printed circuit board includes an
상기 도 1의 (a)와 (b)는 절연층, 절연층(10), 도금 시드층(20), 회로 패턴(30), 제 1 표면 처리층(50) 및 제 2 표면 처리층(60)의 구조는 동일하며, 사용 형태에 따라 보호층(40)의 구조만 상이하다.1A and 1B illustrate an insulating layer, an
즉, 도 1의 (a)에 포함된 보호층(40)은 노출된 절연층(10)의 표면을 모두 덮으면서, 회로 패턴(30)의 상면의 적어도 일부를 덮는 구조를 가지며, 상기 제 2 표면 처리층(60)의 표면 위로 돌출되는 형상을 가진다.That is, the
또한, 도 1의 (b)에 포함된 보호층(40)은 단지 댐 역할을 하게 되며, 이에 따라 상기 회로 패턴(30)과는 접촉하지 않은 상태에서, 상기 절연층(10)의 표면의 적어도 일부를 노출하며 형성된다.In addition, the
한편, 상기와 같은 종래 기술에 따른 인쇄회로기판은 상기 회로 패턴(30)의 표면 처리를 위하여 니켈을 포함하는 제 1 표면 처리층(50)과 금을 포함하는 제 2 표면 처리층(60)을 형성한다.Meanwhile, the printed circuit board according to the prior art as described above includes a first
이때, 상기 제 1 표면 처리층(50) 및 제 2 표면 처리층(60)은 전해 도금을 위한 별도의 시드층이 존재하지 않음에 따라 보통 무전해 도금에 의해 형성된다.At this time, the first
또한, 상기 제 1 표면 처리층(50) 및 제 2 표면 처리층(60)을 전해 도금하여 형성하기 위해서는, 별도의 도금 시드층을 형성한다.In addition, in order to form the first
그러나, 상기와 같은 인쇄회로기판의 표면 처리는 일반적으로 무전해 도금에 의해 형성되며, 전해 도금을 진행하기 위해서는 별도의 시드층을 형성함에 따른 디자인적인 제약이 발생하는 문제점이 있다.However, the surface treatment of the printed circuit board as described above is generally formed by electroless plating, and there is a problem in that design restrictions arise due to the formation of a separate seed layer in order to proceed with the electrolytic plating.
또한, 상기와 같은 인쇄회로기판의 표면 처리는 구리를 포함하는 회로 패턴(30)의 확산을 위하여 니켈과 같은 금속의 제 1 표면 처리층(50)이 필수로 형성되어야 한다.In addition, in the surface treatment of the printed circuit board as described above, the first
본 발명에 따른 실시 예에서는, 회로 패턴 형성 시에 사용한 도금 시드층을 이용하여 상기 회로 패턴의 표면 처리층을 전해 도금하여 형성한 인쇄회로기판 및 이의 제조 방법을 제공한다.In an embodiment of the present invention, a printed circuit board formed by electroplating a surface treatment layer of the circuit pattern using a plating seed layer used for forming a circuit pattern and a method of manufacturing the same are provided.
또한, 본 발명에 따른 실시 예에서는, 적어도 일부의 측면이 곡면을 가지는 회로 패턴을 포함한 인쇄회로기판 및 이의 제조 방법을 제공한다.In addition, an embodiment according to the present invention provides a printed circuit board including a circuit pattern having at least a portion of a curved surface, and a method of manufacturing the same.
또한, 본 발명에 따른 실시 예에서는, 회로 패턴 위에 상기 회로 패턴의 하면 폭보다는 좁은 폭을 가지면서 상기 회로 패턴의 상면 폭보다는 넓은 폭을 가지는 표면 처리층이 형성된 인쇄회로기판 및 이의 제조 방법을 제공한다.In addition, in an embodiment according to the present invention, a printed circuit board having a surface treatment layer having a width narrower than the width of the lower surface of the circuit pattern and having a width greater than the width of the upper surface of the circuit pattern is formed on a circuit pattern, and a method of manufacturing the same do.
또한, 본 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.In addition, the technical tasks to be achieved in the present embodiment are not limited to the technical tasks mentioned above, and other technical tasks that are not mentioned are to those of ordinary skill in the technical field to which the embodiment proposed from the following description belongs. It can be clearly understood.
실시 예에 따른 인쇄회로기판은 절연층; 상기 절연층 위에 형성된 회로 패턴; 및 상기 회로 패턴 위에 형성된 표면 처리층을 포함하며, 상기 표면 처리층의 하면의 폭은, 상기 회로 패턴의 상면의 폭보다 넓다.The printed circuit board according to the embodiment includes an insulating layer; A circuit pattern formed on the insulating layer; And a surface treatment layer formed on the circuit pattern, wherein a width of a lower surface of the surface treatment layer is wider than a width of an upper surface of the circuit pattern.
또한, 상기 회로 패턴은, 상부의 좌측면 및 우측면 중 적어도 어느 하나의 측면이 일정 곡률을 가진다.In addition, in the circuit pattern, at least one side of the upper left side and the right side has a predetermined curvature.
또한, 상기 회로 패턴은 상면의 폭이 하면의 폭보다 좁으며, 상기 회로 패턴의 하면은, 상기 회로 패턴의 상면과 중첩되는 제 1 영역과, 상기 제 1 영역을 제외한 제 2 영역을 포함한다.Further, the width of the upper surface of the circuit pattern is narrower than that of the lower surface, and the lower surface of the circuit pattern includes a first region overlapping the upper surface of the circuit pattern and a second region excluding the first region.
또한, 상기 표면 처리층은, 금(Au)을 포함하는 금속물질로 형성된 금 표면 처리층을 포함하며, 상기 금 표면 처리층의 하면은, 상기 회로 패턴의 상면과 직접 접촉한다.In addition, the surface treatment layer includes a gold surface treatment layer formed of a metal material containing gold (Au), and a lower surface of the gold surface treatment layer directly contacts the upper surface of the circuit pattern.
또한, 상기 표면 처리층의 하면은, 상기 회로 패턴의 하면의 폭보다 좁은 폭을 가진다.Further, the lower surface of the surface treatment layer has a width narrower than that of the lower surface of the circuit pattern.
또한, 상기 표면 처리층은, 상기 회로 패턴의 상면과 접촉되는 접촉 영역과, 상기 회로 패턴의 상면과 접촉하지 않는 비접촉 영역을 포함하며, 상기 회로 패턴의 제 2 영역은, 상기 표면 처리층의 비접촉 영역과 중첩되지 않는 제 3 영역과, 상기 표면 처리층의 비접촉 영역과 중첩되는 제 4 영역을 포함하며, 상기 제 3 영역의 폭은, 상기 제 4 영역의 폭보다 크다.In addition, the surface treatment layer includes a contact region that is in contact with the upper surface of the circuit pattern and a non-contact region that does not contact the upper surface of the circuit pattern, and the second region of the circuit pattern is a non-contact region of the surface treatment layer. And a third area that does not overlap the area and a fourth area that overlaps the non-contact area of the surface treatment layer, and the width of the third area is greater than that of the fourth area.
또한, 상기 제 3 영역의 폭과 제 4 영역의 폭의 비율은 1.5~4.0 사이의 범위를 만족한다.In addition, the ratio of the width of the third region and the width of the fourth region satisfies a range of 1.5 to 4.0.
또한, 상기 절연층과 회로 패턴 사이에 형성된 도금 시드층을 더 포함하며, 상기 도금 시드층은, 상기 회로 패턴 및 상기 표면 처리층의 시드층이다.Further, it further includes a plating seed layer formed between the insulating layer and the circuit pattern, the plating seed layer is a seed layer of the circuit pattern and the surface treatment layer.
또한, 상기 회로 패턴의 좌측면 및 우측면 중 적어도 하나의 측면은, 상기 회로 패턴의 하면에 대하여 실질적으로 수직인 제 1 부분과, 상기 제 1 부분으로부터 연장되어 일정 곡률의 곡면을 가지는 제 2 부분을 포함한다.In addition, at least one side surface of the left side and the right side of the circuit pattern includes a first portion substantially perpendicular to the bottom surface of the circuit pattern, and a second portion extending from the first portion and having a curved surface having a predetermined curvature. Include.
또한, 상기 표면 처리층의 좌측 영역 또는 우측 영역은, 상기 회로 패턴의 상부의 좌측면 또는 우측면으로부터 바깥쪽으로 돌출된다.Further, the left or right area of the surface treatment layer protrudes outward from the left or right side of the upper portion of the circuit pattern.
또한, 상기 절연층 위에 형성되어, 상기 절연층의 적어도 일부 표면을 덮는 보호층을 더 포함한다.In addition, it is formed on the insulating layer, further includes a protective layer covering at least a portion of the surface of the insulating layer.
한편, 실시 예에 따른 인쇄회로기판의 제조 방법은 상면에 도금 시드층이 형성된 절연층을 준비하는 단계; 상기 절연층 위에 상기 도금 시드층을 시드층으로 전해도금하여 회로 패턴을 형성하는 단계; 상기 도금 시드층 위에 상기 회로 패턴의 상면 중 적어도 일부를 개방하는 개구부를 갖는 마스크를 형성하는 단계; 상기 도금 시드층을 시드층으로 전해도금하여 상기 회로 패턴 위에 상기 개구부의 적어도 일부를 매립하는 표면 처리층을 형성하는 단계; 상기 도금 시드층 위에 형성된 마스크를 제거하는 단계; 및 상기 절연층 위에 형성된 도금 시드층을 제거하는 단계를 포함한다.On the other hand, a method of manufacturing a printed circuit board according to an embodiment includes: preparing an insulating layer in which a plating seed layer is formed on an upper surface; Forming a circuit pattern by electroplating the plating seed layer as a seed layer on the insulating layer; Forming a mask having an opening opening at least a portion of an upper surface of the circuit pattern on the plating seed layer; Electroplating the plating seed layer as a seed layer to form a surface treatment layer filling at least a portion of the opening on the circuit pattern; Removing a mask formed on the plating seed layer; And removing the plating seed layer formed on the insulating layer.
또한, 상기 마스크는 드라이 필름을 포함한다.In addition, the mask includes a dry film.
또한, 상기 마스크의 개구부의 폭은, 상기 회로 패턴의 상면의 폭보다 좁으며, 상기 회로 패턴의 상면 중 적어도 일부는, 상기 마스크에 의해 덮인다.Further, the width of the opening of the mask is narrower than that of the upper surface of the circuit pattern, and at least a part of the upper surface of the circuit pattern is covered by the mask.
또한, 상기 도금 시드층의 제거 이전의 회로 패턴은, 상기 표면 처리층의 하면과 접촉하는 제 1 상면과, 상기 표면 처리층의 하면과 접촉하지 않는 제 2 상면을 포함하며, 상기 회로 패턴의 제 2 상면의 일부는, 상기 도금 시드층의 제거 시에 상기 도금 시드층과 함께 제거된다.In addition, the circuit pattern before the removal of the plating seed layer includes a first upper surface in contact with a lower surface of the surface treatment layer, and a second upper surface not in contact with the lower surface of the surface treatment layer, and 2 A part of the upper surface is removed together with the plating seed layer when the plating seed layer is removed.
또한, 상기 도금 시드층의 제거 후의 회로 패턴은 상기 표면 처리층의 하면의 폭보다 좁은 폭을 가지는 상면을 포함한다.In addition, the circuit pattern after the removal of the plating seed layer includes an upper surface having a width narrower than that of a lower surface of the surface treatment layer.
또한, 상기 도금 시드층의 제거 후의 회로 패턴은, 상기 제 2 상면과 연장되는 측면이 일정 곡률을 가진다.In addition, in the circuit pattern after the plating seed layer is removed, the second upper surface and the extending side surface have a predetermined curvature.
또한, 상기 표면 처리층은, 금(Au)을 포함하는 금속물질로 형성된 금 표면 처리층을 포함하며, 상기 금 표면 처리층의 하면은, 상기 회로 패턴의 상면과 직접 접촉한다.In addition, the surface treatment layer includes a gold surface treatment layer formed of a metal material containing gold (Au), and a lower surface of the gold surface treatment layer directly contacts the upper surface of the circuit pattern.
또한, 상기 표면 처리층의 하면은, 상기 회로 패턴의 하면의 폭보다 좁은 폭을 가진다.Further, the lower surface of the surface treatment layer has a width narrower than that of the lower surface of the circuit pattern.
또한, 상기 절연층 위에 형성되어, 상기 절연층의 적어도 일부 표면을 덮는 보호층을 형성하는 단계를 더 포함한다.Further, the step of forming a protective layer formed on the insulating layer to cover at least a portion of the surface of the insulating layer.
본 발명에 따른 실시 예에 의하면, 필름 타입의 제거 가능한 물질 및 회로 패턴 형성에 사용한 도금 시드층을 활용하여 표면 처리층을 형성함으로써, 디자인에 제약없이 전해 표면 처리와 무전해 표면 처리 방식을 선택적으로 사용 가능하다.According to an embodiment of the present invention, by forming a surface treatment layer using a film-type removable material and a plating seed layer used to form a circuit pattern, an electrolytic surface treatment and an electroless surface treatment method are selectively selected without design restrictions. Can be used.
또한, 본 발명에 따른 실시 예에 의하면, 회로 패턴 형성 시에 사용한 도금 시드층을 이용하여 금(Au)을 포함하는 표면 처리층을 형성함으로써, 기존의 금(Au) 표면 처리층의 시드층 역할을 수행한 니켈(Ni) 표면 처리층을 제거할 수 있으며, 이에 따라 제품의 두께를 낮출 수 있을 뿐 아니라, 상기 니켈 표면 처리층의 삭제로 인한 제품 단가를 낮출 수 있다.In addition, according to an embodiment of the present invention, by forming a surface treatment layer containing gold (Au) by using the plating seed layer used in forming the circuit pattern, it acts as a seed layer of the existing gold (Au) surface treatment layer. The nickel (Ni) surface treatment layer subjected to the operation may be removed, thereby reducing the thickness of the product, as well as lowering the product cost due to the removal of the nickel surface treatment layer.
또한, 본 발명에 따른 실시 예에 의하면, 기존의 니켈 표면 처리층을 제거하고, 그에 따라 회로 패턴 위에 바로 금(Au) 표면 처리층을 형성함으로써, 전기 전도도를 상승시키면서 전기 저항을 감소시킬 수 있으며, 이에 따른 RF 특성을 향상시킬 수 있다.In addition, according to the embodiment of the present invention, by removing the existing nickel surface treatment layer, and thereby forming a gold (Au) surface treatment layer directly on the circuit pattern, it is possible to increase the electrical conductivity and reduce the electrical resistance. As a result, RF characteristics can be improved.
또한, 본 발명에 따른 실시 예에 의하면, 회로 패턴 위에 형성된 표면 처리층이 상기 회로 패턴의 상부 측면으로부터 바깥쪽으로 돌출된 처마 구조를 가짐으로써, 회로패턴 위에 실장되는 부품의 실장면적을 증가시킬 수 있으며, 이에 따른 고객 신뢰성을 향상시킬 수 있다. In addition, according to an embodiment of the present invention, the surface treatment layer formed on the circuit pattern has an eave structure protruding outward from the upper side of the circuit pattern, thereby increasing the mounting area of the component mounted on the circuit pattern. As a result, customer reliability can be improved.
도 1은 종래 기술에 따른 인쇄회로기판을 나타낸 단면도이다.
도 2는 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 구조를 나타낸 단면도이고, 도 3은 도 2의 회로 패턴의 상세 도면이다.
도 4 내지 도 11은 도 2에 도시된 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 단면도이다.
도 12는 본 발명의 제2 실시 예에 따른 인쇄회로기판의 구조를 보여주는 단면도이다.
도 13 내지 도 15는 도 12에 도시된 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 단면도이다.
도 16은 본 발명의 제 3 실시 예에 따른 인쇄회로기판을 나타낸 단면도이다.
도 17은 본 발명의 제 4 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 18은 본 발명의 제 5 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.1 is a cross-sectional view showing a printed circuit board according to the prior art.
2 is a cross-sectional view showing the structure of a printed circuit board according to the first embodiment of the present invention, and FIG. 3 is a detailed view of the circuit pattern of FIG. 2.
4 to 11 are cross-sectional views illustrating a method of manufacturing the printed circuit board shown in FIG. 2 in order of processes.
12 is a cross-sectional view showing the structure of a printed circuit board according to a second embodiment of the present invention.
13 to 15 are cross-sectional views illustrating a method of manufacturing the printed circuit board shown in FIG. 12 in order of processes.
16 is a cross-sectional view showing a printed circuit board according to a third embodiment of the present invention.
17 is a view showing a printed circuit board according to a fourth embodiment of the present invention.
18 is a view showing a printed circuit board according to a fifth embodiment of the present invention.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art may easily implement the present invention. However, the present invention may be implemented in various forms and is not limited to the embodiments described herein.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part "includes" a certain component, it means that other components may be further included rather than excluding other components unless otherwise stated.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.In the drawings, portions irrelevant to the description are omitted in order to clearly describe the present invention, and the thickness is enlarged to clearly express various layers and regions, and similar reference numerals are attached to similar portions throughout the specification. .
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.When a part such as a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the case where the other part is "directly above", but also the case where there is another part in the middle. Conversely, when one part is "directly above" another part, it means that there is no other part in the middle.
본 발명에서는, 필름 타입의 제거 가능한 물질 및 별도의 시드층을 활용하여 표면 처리층을 형성하여 기존의 니켈 표면 처리층을 제거할 수 있으면서, 상기 시드층을 제거하는 과정에서 회로 패턴의 상면의 일부가 함께 제거될 수 있도록 한 새로운 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.In the present invention, a surface treatment layer can be formed using a film-type removable material and a separate seed layer to remove the existing nickel surface treatment layer, while a part of the upper surface of the circuit pattern in the process of removing the seed layer It is to provide a new printed circuit board and a method of manufacturing the same so that it can be removed together.
도 2는 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 구조를 나타낸 단면도이고, 도 3은 도 2의 회로 패턴의 상세 도면이다.2 is a cross-sectional view showing the structure of a printed circuit board according to the first embodiment of the present invention, and FIG. 3 is a detailed view of the circuit pattern of FIG. 2.
도 2 및 도 3을 참조하면, 인쇄회로기판(100)은 절연층(110), 도금 시드층(120), 회로 패턴(130) 및 표면 처리층(140)을 포함한다.2 and 3, the printed
상기 절연층(110)은 단일 회로 패턴이 형성되는 인쇄회로기판의 지지 기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판 중 한 회로 패턴(130)이 형성되어 있는 절연층 영역을 의미할 수도 있다.The insulating
상기 절연층(110)이 복수의 적층 구조 중 어느 한 절연층을 의미하는 경우, 상기 절연층(110)의 상면 또는 하면에 복수의 회로 패턴이 연속적으로 형성될 수 있다. When the insulating
상기 절연층(110)은 절연 플레이트를 형성하며, 열 경화성 또는 열 가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.The insulating
상기 절연층(110) 위에는 회로 패턴(130)이 형성된다.A
바람직하게, 상기 절연층(110)과 상기 회로 패턴(130) 사이에는, 상기 회로 패턴(130)의 형성 시에 사용한 도금 시드층(120)이 형성된다.Preferably, a
상기 도금 시드층(120)은 상면 및 하면의 폭이 동일할 수 있다.The
그리고, 상기 도금 시드층(120) 위에는 회로 패턴(130)이 형성된다.In addition, a
상기 회로 패턴(130)도 상기 도금 시드층(120)과 다르게 상면 및 하면의 폭이 서로 다른 형상을 가질 수 있다. 이때, 상기 회로 패턴(130)의 하면의 폭은 상기 도금 시드층(120)의 상면 또는 하면의 폭과 동일할 수 있으며, 상기 회로 패턴(130)의 상면의 폭은 상기 회로 패턴(130)의 하면의 폭보다 좁을 수 있다.Different from the
상기 도금 시드층(120)과 회로 패턴(130)은 구리(Cu)를 포함하면서 전도성을 가진 금속 물질로 형성된다.The
상기 회로 패턴(130)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.The
도면 상에는, 상기 회로 패턴(130)이 상기 절연층(110) 위에 단일 개로 형성되는 것으로 도시하였지만, 상기 회로 패턴(130)은 상기 절연층(110)의 상면 및 하면 중 적어도 어느 하나의 표면에 일정 간격을 두고 복수 개 형성될 수 있다.In the drawing, the
도 3을 참조하여 상기 회로 패턴(130)에 대해 보다 구체적으로 설명하면, 상기 회로 패턴(130)은 상기 도금 시드층(120) 위에 형성되어 하면이 상기 도금 시드층(120)의 상면과 접촉하는 제 1 부분(131)과, 상기 제 1 부분(131) 위에 형성되어 적어도 일부의 상면이 상기 표면 처리층(140)의 하면과 접촉하는 제 2 부분(132)을 포함한다.When the
여기에서, 상기 회로 패턴(130)이 제 1 부분(131)과 제 2 부분(132)으로 구성된다고 하였지만, 이는 상기 회로 패턴(130)의 형상을 설명하기 위한 구분일 뿐, 실질적으로 상기 제 1 부분(131)과 제 2 부분(132)은 일체로 형성된 하나의 구성요소이다.Here, it is said that the
상기 회로 패턴(130)의 제 1 부분(131)은 하면이 상기 도금 시드층(120)의 상면과 직접 접촉하며 형성된다.The
이때, 상기 회로 패턴(130)의 제 1 부분(131)은 상면 및 하면의 폭이 서로 동일한 형상을 가진다.In this case, the
그리고, 회로 패턴(130)의 제 2 부분(132)은 하면과 상면이 서로 다른 폭을 가진다.In addition, the
즉, 상기 회로 패턴(130)의 제 2 부분(132)은 상면이 하면보다 좁은 폭을 가지며, 이에 따라 상기 제 2 부분(132)의 측면은 길이 방향으로 일정 곡률을 가지며 형성된다.That is, the
이때, 상기 회로 패턴(130)의 제 2 부분(132)은 제 1 곡률을 가지는 제 1 측면과 제 2 곡률을 가지는 제 2 측면을 포함할 수 있다. 그리고, 상기 제 1 측면이 가지는 제 1 곡률을 실질적으로 상기 제 2 측면이 가지는 제 2 곡률과 동일하다.In this case, the
결론적으로, 상기 회로 패턴(130)은 좌측면과 우측면을 포함하는데, 상기 좌측면과 우측면은 각각 주면에 대하여 실질적으로 수직한 제 1 측면과, 상기 제 1 측면으로부터 연장되어 일정 곡률을 가지는 곡면의 제 2 측면을 포함한다.In conclusion, the
상기 회로 패턴(130) 위에는 상기 회로 패턴(130)의 표면 처리를 위한 표면 처리층(140)이 형성된다.A
상기 표면 처리층(140)은 금(Au)만을 포함하는 금속으로 형성되거나, 금(Au)을 포함하는 합금으로 형성될 수 있다.The
상기 표면 처리층(140)이 금(Au)을 포함하는 합금으로 형성되는 경우, 상기 표면 처리층(140)은 코발트를 포함하는 금 합금으로 형성될 수 있다. 이때, 상기 표면 처리층(140)은 전해도금에 의해 형성된다.When the
바람직하게, 상기 표면 처리층(140)은 상기 회로 패턴(130)의 형성 시에 사용한 도금 시드층과 동일한 층인 상기 도금 시드층(120)으로 전해 도금하여 형성된다.Preferably, the
상기 표면 처리층(140)은 상기 회로 패턴(130) 위에 형성되며, 이에 따라 상기 표면 처리층(140)의 하면은 상기 회로 패턴(130)의 상면과 직접 접촉한다.The
이때, 상기 표면 처리층(140)은 상기 회로 패턴(130)의 상면의 폭보다 넓은 폭을 가진 하면을 포함한다.In this case, the
이에 따라, 상기 표면 처리층(140)의 하면은 상기 회로 패턴(130)의 상면과 직접 접촉하는 제 1 하면과, 상기 회로 패턴(130)의 상면과 접촉하지 않는 제 2 하면을 포함한다.Accordingly, the lower surface of the
이때, 상기 표면 처리층(140)의 제 1 하면은, 상기 표면 처리층(140)의 하면의 중앙 영역일 수 있으며, 상기 표면 처리층(140)의 제 2 하면은 상기 표면 처리층(140)의 좌측 영역 및 우측 영역일 수 있다.In this case, the first lower surface of the
그리고, 상기 표면 처리층(140)은 상면 및 하면의 폭이 서로 동일한 형상을 가질 수 있다.In addition, the
한편, 상기 표면 처리층(140)의 상면 및 하면은 상기 회로 패턴(130)의 하면의 폭보다는 좁은 폭을 가질 수 있다.Meanwhile, the upper and lower surfaces of the
이에 따라, 도 2에 도시된 바와 같이, 상기 표면 처리층(140)은 상기 회로 패턴(130)의 상부의 측면에서 상기 회로 패턴(130)의 바깥부분으로 돌출된 처마(eaves) 형상을 가진다.Accordingly, as shown in FIG. 2, the
상기와 같이 본 발명은 회로 패턴(130)의 형성 시에 사용한 도금 시드층(120)을 이용하여 금(Au)을 포함하는 표면 처리층(140)을 형성함으로써, 기존의 금(Au) 표면 처리층의 시드층 역할을 수행한 니켈(Ni) 표면 처리층을 제거할 수 있다.As described above, the present invention forms a
또한, 상기와 같이 본 발명은 기존의 니켈 표면 처리층을 제거하고, 그에 따라 회로 패턴(130) 위에 바로 금(Au)을 포함하는 표면 처리층(140)을 형성함으로써, 전기 전도도를 상승시키면서 전기 저항을 감소시킬 수 있으며, 이에 따른 RF 특성을 향상시킬 수 있다.In addition, as described above, the present invention removes the existing nickel surface treatment layer, thereby forming the
또한, 상기와 같이 본 발명은 회로 패턴(130) 위에 형성되는 표면 처리층(140)이 상기 회로 패턴(130)의 상부 측면으로부터 바깥쪽으로 돌출된 처마 구조를 가짐으로써, 회로패턴 위에 실장되는 부품의 실장면적을 증가시킬 수 있으며, 이에 따른 고객 신뢰성을 향상시킬 수 있다. In addition, as described above, according to the present invention, since the
이하에서는, 상기 회로 패턴(130)과 표면 처리층(140) 사이의 관계에 대해 보다 구체적으로 설명하기로 한다.Hereinafter, the relationship between the
도 2를 참조하면, 회로 패턴(130)은 서로 다른 폭의 상면과 하면을 가진다. 이때, 상기 회로 패턴(130)의 하면은 제 1 폭(W1)을 가지며, 상기 회로 패턴(130)의 하면은 상기 제 1 폭(W1)보다 좁은 제 2 폭(W2)을 가진다.Referring to FIG. 2, the
이에 따라, 상기 회로 패턴(130)의 하면은 수직 방향으로 상기 회로 패턴(130)의 상면과 중첩되는 제 1 영역과, 상기 회로 패턴(130)의 상면과 중첩되지 않는 제 2 영역을 포함한다.Accordingly, the lower surface of the
또한, 상기 회로 패턴(130) 위에는 표면 처리층(140)이 형성되는데, 상기 표면 처리층(140)의 상면과 하면이 동일한 제 3 폭(W3)을 가진다.In addition, a
이때, 상기 제 3 폭(W3)은 상기 제 1 폭(W1) 보다는 좁고 상기 제 2 폭(W2)보다는 넓다.In this case, the third width W3 is narrower than the first width W1 and wider than the second width W2.
이에 따라, 상기 표면 처리층(140)의 하면은 상기 회로 패턴(130)의 상면과 접촉하는 접촉 영역과, 상기 접촉영역으로부터 상기 회로 패턴(130)의 상면의 바깥쪽으로 돌출되어 상기 회로 패턴(130)의 상면과 접촉하지 않는 비접촉 영역을 포함한다.Accordingly, the lower surface of the
이때, 상기 회로 패턴(130)의 하면은 상기 회로 패턴(130)의 상면에 비해 제 4 폭(W4)만큼 넓은 폭을 가질 수 있다.In this case, the lower surface of the
다시 말해서, 상기 회로 패턴(130)의 제 1 영역은 상기 제 4 폭(W4)을 가질 수 있다.In other words, the first region of the
여기에서, 상기 회로 패턴(130)의 제 1 영역은 상기 표면 처리층(140)의 비접촉 영역과 일부 중첩된다.Here, the first region of the
다시 말해서, 상기 회로 패턴(130)의 제 1 영역은, 수직 방향으로, 상기 표면 처리층(140)의 비접촉 영역과 중첩되지 않으면서 제 5 폭(W5)을 가지는 제 3 영역과, 상기 수직 방향으로 상기 표면 처리층(140)의 비접촉 영역과 중첩되면서 제 6 폭(W6)을 가지는 제 4 영역을 포함한다.In other words, the first region of the
이때, 상기 제 3 영역이 가지는 제 5 폭(W5)은 상기 제 4 영역이 가지는 제 6 폭(W6)보다 넓은 것이 바람직하다.In this case, it is preferable that the fifth width W5 of the third region is wider than the sixth width W6 of the fourth region.
더욱 바람직하게는, 상기 제 5 폭(W5)과 제 6 폭(W6)의 비율은 1.5~4.0 사이의 범위를 만족하도록 한다.More preferably, the ratio of the fifth width W5 to the sixth width W6 satisfies a range of 1.5 to 4.0.
즉, 상기 제 5 폭(W5)과 제 6 폭(W6)의 비율이 1.5 미만인 경우는, 상기 표면 처리층(140)의 비중첩 영역의 폭이 넓어지는 것을 의미하며, 이 경우에는 상기 회로 패턴(130)의 상면의 바깥쪽으로 돌출된 표면 처리층(140)의 비중첩 영역의 구조가 불안정하여 상기 비중첩 영역의 붕괴가 발생할 수 있으며, 이에 따른 쇼트가 발생하는 문제점이 있다.That is, when the ratio of the fifth width W5 and the sixth width W6 is less than 1.5, it means that the width of the non-overlapping region of the
또한, 상기 제 5 폭(W5)과 제 6 폭(W6)의 비율이 4.0보다 큰 경우는, 상기 표면 처리층(140)의 비중첩 영역의 폭이 좁아지는 것을 의미하며, 이 경우에는 상기 표면 처리층(140)의 전체 폭이 좁아짐에 따라 실장 면적이 좁아지는 문제점이 있다.In addition, when the ratio of the fifth width W5 and the sixth width W6 is greater than 4.0, it means that the width of the non-overlapping region of the
따라서, 본 발명에서는 상기와 같은 처마 구조의 표면 처리층(140)을 형성하는데 있어서, 상기 제 5 폭(W5)과 제 6 폭(W6)의 비율이 1.5~4.0 사이의 범위를 만족하도록 한다. 여기에서, 상기 상기 제 5 폭(W5)은 제 6 폭(W6)보다 크며, 이에 따라 상기 제 5 폭(W5)은 제 6 폭(W6)의 1.5배 내지 4배 사이의 값을 가지게 된다.Accordingly, in the present invention, in forming the
이하에서는, 도 4 내지 11을 참조하여 도 2에 도시된 인쇄회로기판의 제조 방법에 대해 상세하게 설명하기로 한다.Hereinafter, a method of manufacturing the printed circuit board shown in FIG. 2 will be described in detail with reference to FIGS. 4 to 11.
도 4 내지 도 11은 도 2에 도시된 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 단면도이다.4 to 11 are cross-sectional views illustrating a method of manufacturing the printed circuit board shown in FIG. 2 in order of processes.
먼저, 도 4를 참조하면 절연층(110)을 준비하고, 상기 준비한 절연층(110) 위에 도금 시드층(120)을 형성한다.First, referring to FIG. 4, an insulating
상기 도금 시드층(120)은 상기 절연층(110) 위에 구리를 포함하는 금속을 무전해 도금하여 형성할 수 있다.The
상기 절연층(110)은 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.The insulating
상기 도금 시드층(120)은 상기 절연층(110)의 표면에 무전해 도금하여 형성하는 것과는 달리 일반적인 CCL(Copper Clad Laminate)를 사용할 수 있다.Unlike the
이때, 상기 도금 시드층(120)을 무전해 도금하여 형성하는 경우, 상기 절연층(110)의 상면에 조도를 부여하여 도금이 원활히 진행되도록 할 수 있다.In this case, when the
무전해 도금 방식은 탈지과정, 소프트 부식과정, 예비 촉매 처리 과정, 촉매 처리 과정, 활성화 과정, 무전해 도금 과정 및 산화 방지 처리 과정의 순서로 처리하여 진행할 수 있다. 또한, 상기 도금 씨드층(120)은 도금이 아닌 플라즈마를 이용하여 금속 입자를 스퍼터링함으로써 형성할 수도 있을 것이다.The electroless plating method may be performed in the order of a degreasing process, a soft corrosion process, a precatalyst treatment process, a catalyst treatment process, an activation process, an electroless plating process, and an oxidation prevention treatment process. In addition, the
이때, 상기 도금 씨드층(120)을 도금하기 이전에 상기 절연층(110)의 표면의 스미어를 제거하는 디스미어 공정을 추가로 수행할 수 있다. 상기 디스미어 공정은 상기 절연층(110)의 표면에 조도를 부여하여, 상기 도금 씨드층(120) 형성에 대한 도금력을 높이기 위해 수행된다.In this case, before plating the
다음으로, 도 5를 참조하면 상기 도금 시드층(120) 위에 제 1 마스크(125)를 형성한다. 이때, 상기 제 1 마스크(125)는 드라이 필름(Dry film)을 사용할 수 있다.Next, referring to FIG. 5, a
이때, 상기 제 1 마스크(125)는 상기 도금 시드층(120)의 상면 중 적어도 일부를 노출하는 개구부(a)를 갖는다.In this case, the
여기에서, 상기 도금 시드층(120)의 상면 중 상기 제 1 마스크(125)의 개구부(a)에 의해 노출되는 상면은 회로 패턴(130)이 형성될 영역에 대응한다.Here, an upper surface of the
다시 말해서, 상기 도금 시드층(120)의 상면 중 회로 패턴(130)이 형성될 부분을 노출하는 개구부(a)를 갖는 제 1 마스크(125)를 상기 도금 시드층(120) 위에 형성한다.In other words, a
이때, 상기 제 1 마스크(125)는 상기 도금 시드층(120)의 전체 상면을 덮도록 형성될 수 있으며, 이에 따라 상기 형성된 도금 시드층(120) 중 상기 회로 패턴(130)이 형성될 부분의 일부를 제거하여 상기 개구부(a)를 형성할 수 있다.In this case, the
다음으로, 도 6을 참조하면, 상기 도금 시드층(120) 위에 상기 제 1 마스크(125)의 개구부(a) 중 적어도 일부를 매립하는 회로 패턴(130)을 형성한다.Next, referring to FIG. 6, a
상기 회로 패턴(130)은 상기 도금 시드층(120)을 시드층으로 하여, 전도성의 물질, 바람직하게는 구리를 포함하는 합금을 전해 도금하여 상기 제 1마스크(125)의 개구부(a)의 적어도 일부를 매립하며 형성될 수 있다.The
다음으로, 도 7을 참조하면, 상기 도금 시드층(120) 위에 형성된 제 1 마스크(125)를 제거한다.Next, referring to FIG. 7, the
이때, 상기 제 1 마스크(125)가 제거된 후에, 상기 도금 시드층(120)의 표면에 상기 제 1 마스크(125)의 잔존물이 잔존할 수 있으며, 이에 따라 상기 잔존물을 제거하는 공정을 추가로 진행할 수 있다.At this time, after the
다음으로, 도 8을 참조하면, 상기 도금 시드층(120) 위에 제 2 마스크(135)를 형성한다.Next, referring to FIG. 8, a
이때, 상기 제 2 마스크(135)는 내열성이 강하면서 용이한 제거가 가능한 드라이 필름을 사용하는 것이 바람직하다.In this case, it is preferable to use a dry film that has strong heat resistance and can be easily removed as the
상기 제 2 마스크(135)는 상기 회로 패턴(130)의 상면을 노출하는 개구부(b)를 포함한다.The
이때, 상기 제 2 마스크(135)의 개구부(b)의 폭은 상기 회로 패턴(130)의 상면 폭보다 좁을 폭을 가지며 형성된다.In this case, the width of the opening b of the
이에 따라, 상기 회로 패턴(130)의 상면 중 적어도 일부는 상기 제 2 마스크(135)에 의해 덮인다. 바람직하게, 상기 회로 패턴(130)의 상면 중 중앙 영역은 상기 제 2 마스크(135)의 개구부(b)에 의해 외부로 노출되며, 상기 회로 패턴(130)의 상면의 가장자리 영역은 상기 제 2 마스크(135)에 의해 덮이게 된다.Accordingly, at least a part of the upper surface of the
다음으로, 도 9를 참조하면, 상기 도금 시드층(120) 및 회로 패턴(130)을 시드층으로 하여 상기 회로 패턴(130) 위에 표면 처리층(140)을 형성한다.Next, referring to FIG. 9, a
이때, 상기 표면 처리층(140)은 상기 제 2 마스크(135)의 개구부(b)의 폭과 동일한 폭을 가지며 형성된다.In this case, the
상기 표면 처리층(140)은 금(Au)만을 포함하는 금속으로 형성되거나, 금(Au)을 포함하는 합금으로 형성될 수 있다.The
상기 표면 처리층(140)이 금(Au)을 포함하는 합금으로 형성되는 경우, 상기 표면 처리층(140)은 코발트를 포함하는 금 합금으로 형성될 수 있다. 이때, 상기 표면 처리층(140)은 전해도금에 의해 형성된다.When the
바람직하게, 상기 표면 처리층(140)은 상기 회로 패턴(130)의 형성 시에 사용한 도금 시드층과 동일한 층인 상기 도금 시드층(120)으로 전해 도금하여 형성된다. 즉, 상기 표면 처리층(140)은 상기 도금 시드층(120)과 상기 회로 패턴(130)가 연결되어 있음에 따른 도통 상태에 의해 전해 도금이 이루어진다.Preferably, the
상기 표면 처리층(140)은 상기 회로 패턴(130) 위에 형성되며, 이에 따라 상기 표면 처리층(140)의 하면은 상기 회로 패턴(130)의 상면과 직접 접촉한다.The
이때, 상기 도금 시드층(120)이 제거되기 이전의 표면 처리층(140)은 상기 회로 패턴(130)의 상면보다 좁은 폭의 상면 및 하면을 포함한다.In this case, the
이에 따라, 상기 회로 패턴(130)의 상면은 상기 표면 처리층(140)과 접촉하는 부분과, 상기 표면 처리층(140)과 접촉하지 않는 부분을 포함한다.Accordingly, the upper surface of the
다음으로, 도 10을 참조하면, 상기 도금 시드층(120) 위에 형성된 제 2 마스크(135)를 제거한다.Next, referring to FIG. 10, the
이때, 상기 제 1 마스크(125)의 제거 공정과 동일하게, 상기 제 2 마스크(135)가 제거되면, 상기 도금 시드층(120) 위에 잔존하는 상기 제 2 마스크(135)의 잔존물을 제거하는 공정을 추가로 진행할 수도 있다.At this time, in the same manner as in the removing process of the
다음으로, 도 11을 참조하면, 상기 절연층(110) 위에 형성된 도금 시드층(120) 중 상기 회로 패턴(130)이 형성되지 않는 부분을 제거하는 제거 공정을 진행한다.Next, referring to FIG. 11, a removal process of removing a portion of the
즉, 제 2 마스크(135)가 제거되면, 상기 절연층(110) 위에 형성된 도금 시드층(120)을 제거하는 공정을 진행한다. 이때, 상기 도금 시드층(120)을 제거하는 공정이 진행되면, 상기 도금 시드층(120) 중 상기 회로 패턴(130) 아래에 형성된 부분은 상기 회로 패턴(130)에 의해 제거되지 않고, 상기 회로 패턴(130)이 형성되지 않은 부분만이 선택적으로 제거된다.That is, when the
이때, 상기 회로 패턴(130)의 상면 중 가장자리 영역은 상기 표면 처리층(140)이 형성되어 있지 않다. 이에 따라, 상기 도금 시드층(120)의 제거 공정이 진행되면, 상기 회로 패턴(130)의 상면 중 표면 처리층(140)에 의해 덮이지 않은 가장자리 부분도 함께 제거된다.In this case, the
여기에서, 상기 회로 패턴(130)의 제거는, 상기 표면 처리층(140)에 의해 덮이지 않는 상부의 일부 영역에서만 진행된다.Here, the removal of the
이에 따라, 상기 회로 패턴(130)의 상부는 하부와 다르게 측면이 일정 곡률을 가지며 형성된다.Accordingly, the upper side of the
이로 인해, 상기 표면 처리층(140) 하면은 상기 회로 패턴(130)의 상면의 폭보다 넓은 폭을 가지게 된다.Accordingly, the lower surface of the
그리고, 상기와 같은 도금 시드층(120)의 진행 공정에 의해 상기 표면 처리층(140)의 하면은 상기 회로 패턴(130)의 상면과 직접 접촉하는 제 1 하면과, 상기 회로 패턴(130)의 상면과 접촉하지 않는 제 2 하면을 포함한다.In addition, a lower surface of the
이때, 상기 표면 처리층(140)의 제 1 하면은, 상기 표면 처리층(140)의 하면의 중앙 영역일 수 있으며, 상기 표면 처리층(140)의 제 2 하면은 상기 표면 처리층(140)의 좌측 영역 및 우측 영역일 수 있다.In this case, the first lower surface of the
한편, 상기 표면 처리층(140)의 상면 및 하면은 상기 회로 패턴(130)의 하면의 폭보다는 좁은 폭을 가질 수 있다.Meanwhile, the upper and lower surfaces of the
즉, 상기 도금 시드층(120)의 제거 공정에서 상기 회로 패턴(130)의 상부의 가장자리 영역이 제거됨에 따라 상기 회로 패턴(130)은 상기 설명한 바와 같이 제 1 부분(131)과 제 2 부분(132)으로 구분될 수 있다.That is, as the edge region of the upper portion of the
상기 회로 패턴(130)의 제 1 부분(131)은 하면이 상기 도금 시드층(120)의 상면과 직접 접촉하며 형성된다.The
이때, 상기 회로 패턴(130)의 제 1 부분(131)은 상면 및 하면의 폭이 서로 동일한 형상을 가진다.In this case, the
그리고, 회로 패턴(130)의 제 2 부분(132)은 하면과 상면이 서로 다른 폭을 가진다.In addition, the
즉, 상기 회로 패턴(130)의 제 2 부분(132)은 상면이 하면보다 좁은 폭을 가지며, 이에 따라 상기 제 2 부분(132)의 측면은 길이 방향으로 일정 곡률을 가지며 형성된다.That is, the
이때, 상기 회로 패턴(130)의 제 2 부분(132)은 제 1 곡률을 가지는 제 1 측면과 제 2 곡률을 가지는 제 2 측면을 포함할 수 있다. 그리고, 상기 제 1 측면이 가지는 제 1 곡률을 실질적으로 상기 제 2 측면이 가지는 제 2 곡률과 동일하다.In this case, the
결론적으로, 상기 회로 패턴(130)은 좌측면과 우측면을 포함하는데, 상기 좌측면과 우측면은 각각 주면에 대하여 실질적으로 수직한 제 1 측면과, 상기 제 1 측면으로부터 연장되어 일정 곡률을 가지는 곡면의 제 2 측면을 포함한다.In conclusion, the
이에 따라, 도 2에 도시된 바와 같이, 상기 표면 처리층(140)은 상기 회로 패턴(130)의 상부의 측면에서 상기 회로 패턴(130)의 바깥부분으로 돌출된 처마(eaves) 형상을 가진다.Accordingly, as shown in FIG. 2, the
상기와 같이 본 발명은 회로 패턴(130)의 형성 시에 사용한 도금 시드층(120)을 이용하여 금(Au)을 포함하는 표면 처리층(140)을 형성함으로써, 기존의 금(Au) 표면 처리층의 시드층 역할을 수행한 니켈(Ni) 표면 처리층을 제거할 수 있다.As described above, the present invention forms a
또한, 상기와 같이 본 발명은 기존의 니켈 표면 처리층을 제거하고, 그에 따라 회로 패턴(130) 위에 바로 금(Au)을 포함하는 표면 처리층(140)을 형성함으로써, 전기 전도도를 상승시키면서 전기 저항을 감소시킬 수 있으며, 이에 따른 RF 특성을 향상시킬 수 있다.In addition, as described above, the present invention removes the existing nickel surface treatment layer, thereby forming the
또한, 상기와 같이 본 발명은 회로 패턴(130) 위에 형성되는 표면 처리층(140)이 상기 회로 패턴(130)의 상부 측면으로부터 바깥쪽으로 돌출된 처마 구조를 가짐으로써, 회로패턴 위에 실장되는 부품의 실장면적을 증가시킬 수 있으며, 이에 따른 고객 신뢰성을 향상시킬 수 있다. In addition, as described above, according to the present invention, since the
도 12는 본 발명의 제2 실시 예에 따른 인쇄회로기판의 구조를 보여주는 단면도이다.12 is a cross-sectional view showing the structure of a printed circuit board according to a second embodiment of the present invention.
도 12를 참조하면 인쇄회로기판(200)은 절연층(210), 도금 시드층(220), 회로 패턴(230) 및 표면 처리층(240)을 포함한다.Referring to FIG. 12, the printed circuit board 200 includes an insulating
상기 절연층(210)은 단일 회로 패턴이 형성되는 인쇄회로기판의 지지 기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판 중 한 회로 패턴(230)이 형성되어 있는 절연층 영역을 의미할 수도 있다.The insulating
상기 절연층(210)은 절연 플레이트를 형성하며, 열 경화성 또는 열 가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.The insulating
상기 절연층(210) 위에는 회로 패턴(230)이 형성된다.A
바람직하게, 상기 절연층(210)과 상기 회로 패턴(230) 사이에는, 상기 회로 패턴(230)의 형성 시에 사용한 도금 시드층(120)이 형성된다.Preferably, a
상기 도금 시드층(220)은 상면 및 하면의 폭이 동일할 수 있다.The
그리고, 상기 도금 시드층(220) 위에는 회로 패턴(230)이 형성된다.In addition, a
상기 회로 패턴(230)도 상기 도금 시드층(220)과 다르게 상면 및 하면의 폭이 서로 다른 형상을 가질 수 있다. 이때, 상기 회로 패턴(230)의 하면의 폭은 상기 도금 시드층(220)의 상면 또는 하면의 폭과 동일할 수 있으며, 상기 회로 패턴(230)의 상면의 폭은 상기 회로 패턴(230)의 하면의 폭보다 좁을 수 있다.Different from the
상기 도금 시드층(220)과 회로 패턴(230)은 구리(Cu)를 포함하면서 전도성을 가진 금속 물질로 형성된다.The
상기 회로 패턴(230)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.The
도면 상에는, 상기 회로 패턴(230)이 상기 절연층(210) 위에 단일 개로 형성되는 것으로 도시하였지만, 상기 회로 패턴(230)은 상기 절연층(210)의 상면 및 하면 중 적어도 어느 하나의 표면에 일정 간격을 두고 복수 개 형성될 수 있다.In the drawing, the
이때, 상기 회로 패턴(230)은 상기 제 1 실시 예에 따른 회로 패턴(130)과 비슷한 형상을 가지며, 상기 제 1 실시 예에서의 회로 패턴(230)은 양 측면이 모두 일정 곡률을 가지며 형성되었지만, 상기 제 2 실시 예에서의 회로 패턴(230)은 상부의 우측면만이 일정 곡률을 가지며 형성된다.At this time, the
즉, 상기 회로 패턴(230)의 좌측면은 상기 회로 패턴(230)의 하면에 대하여 실질적으로 수직이며, 우측면은 상기 하면에 대하여 실질적으로 수직인 부분과, 상기 수직인 부분에서 연장되어 일정 곡률을 가지는 곡면인 부분을 포함한다.That is, the left surface of the
상기 회로 패턴(230) 위에는 상기 회로 패턴(230)의 표면 처리를 위한 표면 처리층(240)이 형성된다.A
상기 표면 처리층(140)은 금(Au)만을 포함하는 금속으로 형성되거나, 금(Au)을 포함하는 합금으로 형성될 수 있다.The
상기 표면 처리층(240)이 금(Au)을 포함하는 합금으로 형성되는 경우, 상기 표면 처리층(240)은 코발트를 포함하는 금 합금으로 형성될 수 있다. 이때, 상기 표면 처리층(240)은 전해도금에 의해 형성된다.When the
바람직하게, 상기 표면 처리층(240)은 상기 회로 패턴(230)의 형성 시에 사용한 도금 시드층과 동일한 층인 상기 도금 시드층(220)으로 전해 도금하여 형성된다.Preferably, the
상기 표면 처리층(240)은 상기 회로 패턴(230) 위에 형성되며, 이에 따라 상기 표면 처리층(240)의 하면은 상기 회로 패턴(230)의 상면과 직접 접촉한다.The
이때, 상기 표면 처리층(240)은 상기 회로 패턴(230)의 상면의 폭보다 넓은 폭을 가진 하면을 포함한다.In this case, the
이에 따라, 상기 표면 처리층(240)의 하면은 상기 회로 패턴(230)의 상면과 직접 접촉하는 제 1 하면과, 상기 회로 패턴(230)의 상면과 접촉하지 않는 제 2 하면을 포함한다.Accordingly, the lower surface of the
이때, 상기 표면 처리층(240)의 제 1 하면은, 상기 표면 처리층(240)의 하면의 중앙 영역 및 좌측 영역일 수 있으며, 상기 표면 처리층(240)의 제 2 하면은 상기 표면 처리층(240)의 우측 영역일 수 있다.In this case, the first lower surface of the
그리고, 상기 표면 처리층(240)은 상면 및 하면의 폭이 서로 동일한 형상을 가질 수 있다.In addition, the
한편, 상기 표면 처리층(240)의 상면 및 하면은 상기 회로 패턴(230)의 하면의 폭보다는 좁은 폭을 가질 수 있다.Meanwhile, the upper and lower surfaces of the
이에 따라, 상기 제 2 실시 예에서의 상기 표면 처리층(240)은 제 1 실시 예와는 다르게, 상기 회로 패턴(230)의 상부의 우측면에서만 상기 회로 패턴(230)의 바깥부분으로 돌출된 처마(eaves) 형상을 가진다.Accordingly, unlike in the first embodiment, the
상기와 같이 본 발명은 회로 패턴(130)의 형성 시에 사용한 도금 시드층(220)을 이용하여 금(Au)을 포함하는 표면 처리층(140)을 형성함으로써, 기존의 금(Au) 표면 처리층의 시드층 역할을 수행한 니켈(Ni) 표면 처리층을 제거할 수 있다.As described above, the present invention forms a
또한, 상기와 같이 본 발명은 기존의 니켈 표면 처리층을 제거하고, 그에 따라 회로 패턴(230) 위에 바로 금(Au)을 포함하는 표면 처리층(240)을 형성함으로써, 전기 전도도를 상승시키면서 전기 저항을 감소시킬 수 있으며, 이에 따른 RF 특성을 향상시킬 수 있다.In addition, as described above, the present invention removes the existing nickel surface treatment layer, and accordingly, by forming the
또한, 상기와 같이 본 발명은 회로 패턴(230) 위에 형성되는 표면 처리층(240)이 상기 회로 패턴(230)의 상부의 우측면으로부터 바깥쪽으로 돌출된 처마 구조를 가짐으로써, 회로패턴 위에 실장되는 부품의 실장면적을 증가시킬 수 있으며, 이에 따른 고객 신뢰성을 향상시킬 수 있다. In addition, as described above, according to the present invention, the
이하에서는, 도 13 내지 15를 참조하여 도 12에 도시된 인쇄회로기판의 제조 방법에 대해 상세하게 설명하기로 한다.Hereinafter, a method of manufacturing the printed circuit board shown in FIG. 12 will be described in detail with reference to FIGS. 13 to 15.
도 13 내지 도 15는 도 12에 도시된 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 단면도이다.13 to 15 are cross-sectional views illustrating a method of manufacturing the printed circuit board shown in FIG. 12 in order of processes.
먼저, 도 13을 참조하면 절연층(210)을 준비하고, 상기 준비한 절연층(210) 위에 도금 시드층(220)을 형성한다.First, referring to FIG. 13, an insulating
상기 도금 시드층(220)은 상기 절연층(210) 위에 구리를 포함하는 금속을 무전해 도금하여 형성할 수 있다.The
상기 절연층(210)은 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.The insulating
다음으로, 상기 도금 시드층(220) 위에 상기 도금 시드층(220)을 시드층으로 하여, 전도성의 물질, 바람직하게는 구리를 포함하는 합금을 전해 도금하여 회로 패턴(230)을 형성한다.Next, a
다음으로, 상기 도금 시드층(220) 위에 마스크(235)를 형성한다.Next, a mask 235 is formed on the
이때, 상기 마스크(235)는 내열성이 강하면서 용이한 제거가 가능한 드라이 필름을 사용하는 것이 바람직하다.In this case, it is preferable to use a dry film that has strong heat resistance and can be easily removed as the mask 235.
상기 마스크(235)는 상기 회로 패턴(230)의 상면을 노출하는 개구부(B)를 포함한다.The mask 235 includes an opening B exposing the upper surface of the
이때, 상기 마스크(235)의 개구부(B)의 폭은 상기 회로 패턴(230)의 상면 폭보다 좁을 폭을 가지며 형성된다.In this case, the width of the opening B of the mask 235 is formed to have a width that is narrower than the width of the upper surface of the
이에 따라, 상기 회로 패턴(230)의 상면 중 적어도 일부는 상기 마스크(235)에 의해 덮인다. 바람직하게, 상기 회로 패턴(230)의 상면 중 중앙 영역과 좌측 영역은 상기 마스크(235)의 개구부(B)에 의해 외부로 노출되며, 상기 회로 패턴(230)의 상면의 우측 가장자리 영역은 상기 마스크(235)에 의해 덮이게 된다.Accordingly, at least a portion of the upper surface of the
다음으로, 도 14를 참조하면, 상기 도금 시드층(220) 및 회로 패턴(230)을 시드층으로 하여 상기 회로 패턴(230) 위에 표면 처리층(240)을 형성한다.Next, referring to FIG. 14, a
이때, 상기 표면 처리층(240)은 상기 마스크(235)의 개구부(B)의 폭과 동일한 폭을 가지며 형성된다.In this case, the
상기 표면 처리층(240)은 금(Au)만을 포함하는 금속으로 형성되거나, 금(Au)을 포함하는 합금으로 형성될 수 있다.The
상기 표면 처리층(240)이 금(Au)을 포함하는 합금으로 형성되는 경우, 상기 표면 처리층(240)은 코발트를 포함하는 금 합금으로 형성될 수 있다. 이때, 상기 표면 처리층(240)은 전해도금에 의해 형성된다.When the
바람직하게, 상기 표면 처리층(240)은 상기 회로 패턴(230)의 형성 시에 사용한 도금 시드층과 동일한 층인 상기 도금 시드층(220)으로 전해 도금하여 형성된다. 즉, 상기 표면 처리층(240)은 상기 도금 시드층(220)과 상기 회로 패턴(230)가 연결되어 있음에 따른 도통 상태에 의해 전해 도금이 이루어진다.Preferably, the
상기 표면 처리층(240)은 상기 회로 패턴(230) 위에 형성되며, 이에 따라 상기 표면 처리층(240)의 하면은 상기 회로 패턴(230)의 상면과 직접 접촉한다.The
이때, 상기 도금 시드층(220)이 제거되기 이전의 표면 처리층(240)은 상기 회로 패턴(230)의 상면보다 좁은 폭의 상면 및 하면을 포함한다.In this case, the
이에 따라, 상기 회로 패턴(230)의 상면은 상기 표면 처리층(140)과 접촉하는 부분과, 상기 표면 처리층(240)과 접촉하지 않는 부분을 포함한다.Accordingly, the upper surface of the
다음으로, 도 15를 참조하면, 상기 도금 시드층(220) 위에 형성된 마스크(235)를 제거한다.Next, referring to FIG. 15, the mask 235 formed on the
그리고, 상기 절연층(210) 위에 형성된 도금 시드층(220) 중 상기 회로 패턴(230)이 형성되지 않는 부분을 제거하는 제거 공정을 진행한다.In addition, a removal process of removing a portion of the
즉, 마스크(235)가 제거되면, 상기 절연층(210) 위에 형성된 도금 시드층(220)을 제거하는 공정을 진행한다. 이때, 상기 도금 시드층(220)을 제거하는 공정이 진행되면, 상기 도금 시드층(220) 중 상기 회로 패턴(230) 아래에 형성된 부분은 상기 회로 패턴(230)에 의해 제거되지 않고, 상기 회로 패턴(230)이 형성되지 않은 부분만이 선택적으로 제거된다.That is, when the mask 235 is removed, a process of removing the
이때, 상기 회로 패턴(230)의 상면 중 우측 가장자리 영역은 상기 표면 처리층(240)이 형성되어 있지 않다. 이에 따라, 상기 도금 시드층(220)의 제거 공정이 진행되면, 상기 회로 패턴(230)의 상면 중 표면 처리층(240)에 의해 덮이지 않은 우측 가장자리 부분도 함께 제거된다.In this case, the
여기에서, 상기 회로 패턴(230)의 제거는, 상기 표면 처리층(240)에 의해 덮이지 않는 상부의 일부 영역에서만 진행된다.Here, the removal of the
이에 따라, 상기 표면 처리층(240)에 의해 덮이지 않은 상기 회로 패턴(230)의 우측 상부는 하부와 다르게 측면이 일정 곡률을 가지며 형성된다.Accordingly, the upper right side of the
이로 인해, 상기 표면 처리층(240) 하면은 상기 회로 패턴(230)의 상면의 폭보다 넓은 폭을 가지게 된다.For this reason, the lower surface of the
그리고, 상기와 같은 도금 시드층(220)의 진행 공정에 의해 상기 표면 처리층(240)의 하면은 상기 회로 패턴(230)의 상면과 직접 접촉하는 제 1 하면과, 상기 회로 패턴(230)의 상면과 접촉하지 않는 제 2 하면을 포함한다.In addition, a lower surface of the
이때, 상기 표면 처리층(240)의 제 1 하면은, 상기 표면 처리층(240)의 하면의 중앙 영역 및 좌측 영역일 수 있으며, 상기 표면 처리층(240)의 제 2 하면은 상기 표면 처리층(140)의 우측 영역일 수 있다.In this case, the first lower surface of the
한편, 상기 표면 처리층(240)의 상면 및 하면은 상기 회로 패턴(230)의 하면의 폭보다는 좁은 폭을 가질 수 있다.Meanwhile, the upper and lower surfaces of the
또한, 상기 회로 패턴(230)의 상부 중 우측면은 길이 방향으로 일정 곡률을 가지며 형성된다.In addition, the right side of the upper portion of the
이에 따라, 도 12에 도시된 바와 같이, 상기 표면 처리층(240)은 상기 회로 패턴(230)의 상부의 우측면에서 상기 회로 패턴(230)의 바깥부분으로 돌출된 처마(eaves) 형상을 가진다.Accordingly, as shown in FIG. 12, the
상기와 같이 본 발명은 회로 패턴(230)의 형성 시에 사용한 도금 시드층(220)을 이용하여 금(Au)을 포함하는 표면 처리층(2140)을 형성함으로써, 기존의 금(Au) 표면 처리층의 시드층 역할을 수행한 니켈(Ni) 표면 처리층을 제거할 수 있다.As described above, the present invention forms a surface treatment layer 2140 containing gold (Au) using the
또한, 상기와 같이 본 발명은 기존의 니켈 표면 처리층을 제거하고, 그에 따라 회로 패턴(230) 위에 바로 금(Au)을 포함하는 표면 처리층(240)을 형성함으로써, 전기 전도도를 상승시키면서 전기 저항을 감소시킬 수 있으며, 이에 따른 RF 특성을 향상시킬 수 있다.In addition, as described above, the present invention removes the existing nickel surface treatment layer, and accordingly, by forming the
또한, 상기와 같이 본 발명은 회로 패턴(230) 위에 형성되는 표면 처리층(240)이 상기 회로 패턴(230)의 상부 측면으로부터 바깥쪽으로 돌출된 처마 구조를 가짐으로써, 회로패턴 위에 실장되는 부품의 실장면적을 증가시킬 수 있으며, 이에 따른 고객 신뢰성을 향상시킬 수 있다. In addition, as described above, according to the present invention, since the
도 16은 본 발명의 제 3 실시 예에 따른 인쇄회로기판을 나타낸 단면도이다.16 is a cross-sectional view showing a printed circuit board according to a third embodiment of the present invention.
도 16을 참조하면 인쇄회로기판(300)은 절연층(310), 도금 시드층(320), 회로 패턴(330) 및 표면 처리층(340)을 포함한다.Referring to FIG. 16, the printed
여기에서, 상기 절연층(310), 도금 시드층(320)은 상기 설명한 제 1 실시 예 및 제 2 실시 예와 동일하므로 이에 대한 상세한 설명은 생략한다.Here, since the insulating
그리고, 상기 제2 실시 예에서의 회로 패턴(230)은 상부의 우측면이 일정 곡률을 가지며 형성되었다.In addition, the
그러나, 본 발명의 제 3 실시 예에서의 회로 패턴(330)은 상부의 좌측면이 일정 곡률을 가지며 형성되고, 우측면은 실질적으로 하면에 대하여 수직인 방향으로 형성된다.However, in the
도 17은 본 발명의 제 4 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.17 is a view showing a printed circuit board according to a fourth embodiment of the present invention.
도 17을 참조하면, 인쇄회로기판(400)은 절연층(410), 도금 시드층(420), 회로 패턴(430), 표면 처리층(440) 및 보호층(450)을 포함한다.Referring to FIG. 17, the printed
여기에서, 상기 절연층(410), 도금 시드층(420), 회로 패턴(430) 및 표면 처리층(440)은 상기 도 2에 도시된 본 발명의 제 1 실시 예에 따른 인쇄회로기판과 동일하므로, 이에 대한 설명은 생략한다.Here, the insulating
제 4 실시 예에 따른 인쇄회로기판은, 절연층(410) 위에 상기 절연층(410)의 표면, 상기 도금 시드층(420)의 측면, 회로 패턴(430)의 측면 및 표면 처리층(440)의 상면 일부를 덮는 보호층(450)이 추가로 형성된다.The printed circuit board according to the fourth embodiment includes a surface of the insulating
상기 보호층(450)은 상기 표면 처리층(440)의 상면으로부터 일정 높이 돌출되어 형성된다.The
상기 보호층(450)은 솔더 레지스트일 수 있으며, 상기 절연층(410)의 표면을 보호하며, 상기 절연층(410) 위에 형성된 회로 패턴의 표면 처리층(440)의 상면 중적어도 일부를 개방하는 개구부를 갖는다.The
상기 제 4 실시 예에서의 보호층(450)은 상기 절연층(410)의 노출된 표면을 모두 덮으며 형성된다.The
도 18은 본 발명의 제 5 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.18 is a view showing a printed circuit board according to a fifth embodiment of the present invention.
도 18을 참조하면, 인쇄회로기판(500)은 절연층(510), 도금 시드층(520), 회로 패턴(530), 표면 처리층(540) 및 보호층(550)을 포함한다.Referring to FIG. 18, the printed
여기에서, 상기 절연층(510), 도금 시드층(520), 회로 패턴(530) 및 표면 처리층(540)은 상기 도 2에 도시된 본 발명의 제 1 실시 예에 따른 인쇄회로기판과 동일하므로, 이에 대한 설명은 생략한다.Here, the insulating layer 510, the
제 5 실시 예에 따른 인쇄회로기판은, 절연층(510) 위에 상기 절연층(410)의 일부 표면을 덮는 보호층(550)이 추가로 형성된다.In the printed circuit board according to the fifth embodiment, a
상기 보호층(550)은 상기 절연층(510) 위에 상기 회로 패턴(430)과 일정 간격 이격되어 형성된다.The
상기 보호층(550)은 솔더 레지스트일 수 있으며, 상기 절연층(510)의 표면을 보호하며, 상기 절연층(510) 위에 형성된 회로 패턴의 표면 처리층(540)의 상면과 상기 절연층(510)의 일부 표면을 개방하는 개구부를 갖는다.The
본 발명에 따른 실시 예에 의하면, 필름 타입의 제거 가능한 물질 및 회로 패턴 형성에 사용한 도금 시드층을 활용하여 표면 처리층을 형성함으로써, 디자인에 제약없이 전해 표면 처리와 무전해 표면 처리 방식을 선택적으로 사용 가능하다.According to an embodiment of the present invention, by forming a surface treatment layer using a film-type removable material and a plating seed layer used to form a circuit pattern, an electrolytic surface treatment and an electroless surface treatment method are selectively selected without design restrictions. Can be used.
또한, 본 발명에 따른 실시 예에 의하면, 회로 패턴 형성 시에 사용한 도금 시드층을 이용하여 금(Au)을 포함하는 표면 처리층을 형성함으로써, 기존의 금(Au) 표면 처리층의 시드층 역할을 수행한 니켈(Ni) 표면 처리층을 제거할 수 있으며, 이에 따라 제품의 두께를 낮출 수 있을 뿐 아니라, 상기 니켈 표면 처리층의 삭제로 인한 제품 단가를 낮출 수 있다.In addition, according to an embodiment of the present invention, by forming a surface treatment layer containing gold (Au) by using the plating seed layer used in forming the circuit pattern, it acts as a seed layer of the existing gold (Au) surface treatment layer. The nickel (Ni) surface treatment layer subjected to the operation may be removed, thereby reducing the thickness of the product, as well as lowering the product cost due to the removal of the nickel surface treatment layer.
또한, 본 발명에 따른 실시 예에 의하면, 기존의 니켈 표면 처리층을 제거하고, 그에 따라 회로 패턴 위에 바로 금(Au) 표면 처리층을 형성함으로써, 전기 전도도를 상승시키면서 전기 저항을 감소시킬 수 있으며, 이에 따른 RF 특성을 향상시킬 수 있다.In addition, according to the embodiment of the present invention, by removing the existing nickel surface treatment layer, and thereby forming a gold (Au) surface treatment layer directly on the circuit pattern, it is possible to increase the electrical conductivity and reduce the electrical resistance. As a result, RF characteristics can be improved.
또한, 본 발명에 따른 실시 예에 의하면, 회로 패턴 위에 형성된 표면 처리층이 상기 회로 패턴의 상부 측면으로부터 바깥쪽으로 돌출된 처마 구조를 가짐으로써, 회로패턴 위에 실장되는 부품의 실장면적을 증가시킬 수 있으며, 이에 따른 고객 신뢰성을 향상시킬 수 있다. In addition, according to an embodiment of the present invention, the surface treatment layer formed on the circuit pattern has an eave structure protruding outward from the upper side of the circuit pattern, thereby increasing the mounting area of the component mounted on the circuit pattern. As a result, customer reliability can be improved.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the embodiments above are included in at least one embodiment, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in each embodiment can be implemented by combining or modifying other embodiments by a person having ordinary knowledge in the field to which the embodiments belong. Therefore, contents related to such combinations and modifications should be interpreted as being included in the scope of the embodiments.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments have been described above, these are only examples and are not intended to limit the embodiments, and those of ordinary skill in the field to which the embodiments belong are not departing from the essential characteristics of the embodiments. It will be seen that branch transformation and application are possible. For example, each component specifically shown in the embodiment can be modified and implemented. And differences related to these modifications and applications should be construed as being included in the scope of the embodiments set in the appended claims.
100, 200, 300, 400, 500: 인쇄회로기판
110, 210, 310, 410, 510: 절연층
120, 220, 320, 420, 520: 도금 시드층
130, 230, 330, 430, 530: 회로 패턴
140, 240, 340, 440, 540: 표면 처리층
450, 550: 보호층100, 200, 300, 400, 500: printed circuit board
110, 210, 310, 410, 510: insulating layer
120, 220, 320, 420, 520: plating seed layer
130, 230, 330, 430, 530: circuit pattern
140, 240, 340, 440, 540: surface treatment layer
450, 550: protective layer
Claims (18)
상기 절연층 상에 배치된 도금 시드층;
상기 도금 시드층 상에 배치되고, 구리(Cu)를 포함하는 회로 패턴; 및
상기 회로 패턴 상에 배치되고, 금(Au)을 포함하는 표면 처리층을 포함하며,
상기 회로 패턴은,
상기 도금 시드층의 상면과 접촉하는 제1 부분; 및
상기 제1 부분의 상면 및 상기 표면 처리층의 하면과 접촉하는 제2 부분을 포함하며,
상기 회로 패턴의 제2 부분은 상면 및 하면의 폭이 서로다르며,
상기 회로 패턴의 제2 부분의 좌측면 및 우측면 중 적어도 하나의 측면은 곡면을 포함하며,
상기 표면 처리층의 하면은,
상기 회로 패턴의 제2 부분과 접촉하는 제1 하면; 및
상기 회로 패턴의 상기 제2 부분의 상면으로부터 이격되는 제2 하면을 포함하고,
상기 회로 패턴의 상기 제1 부분은,
상기 표면 처리층의 하면과 수직방향으로 중첩되는 제1 영역; 및
상기 제1 영역을 제외한 제2 영역을 포함하는 인쇄회로기판.Insulating layer;
A plating seed layer disposed on the insulating layer;
A circuit pattern disposed on the plating seed layer and including copper (Cu); And
It is disposed on the circuit pattern and includes a surface treatment layer containing gold (Au),
The circuit pattern,
A first portion in contact with an upper surface of the plating seed layer; And
And a second portion in contact with an upper surface of the first portion and a lower surface of the surface treatment layer,
The second part of the circuit pattern has different widths of the upper and lower surfaces,
At least one side surface of the left side and the right side of the second portion of the circuit pattern includes a curved surface,
The lower surface of the surface treatment layer,
A first lower surface in contact with a second portion of the circuit pattern; And
And a second lower surface spaced apart from an upper surface of the second portion of the circuit pattern,
The first part of the circuit pattern,
A first region vertically overlapping a lower surface of the surface treatment layer; And
A printed circuit board including a second area excluding the first area.
상기 도금 시드층은 상기 회로 패턴 및 상기 표면 처리층의 시드층인 인쇄회로기판.The method of claim 1,
The plating seed layer is a seed layer of the circuit pattern and the surface treatment layer.
상기 회로 패턴의 제1 부분의 측면의 일부는 상기 회로 패턴의 제1 부분의 하면에 대해 수직한 인쇄회로기판.The method of claim 1,
A portion of a side surface of the first portion of the circuit pattern is perpendicular to a lower surface of the first portion of the circuit pattern.
상기 표면 처리층의 좌측 영역 또는 우측 영역은 상기 회로 패턴의 제2 부분으로부터 바깥쪽으로 돌출된 인쇄회로기판.The method of claim 1,
A printed circuit board protruding outward from a second portion of the circuit pattern in a left area or a right area of the surface treatment layer.
상기 표면 처리층의 하면은 상기 회로 패턴의 제2 부분의 상면보다 큰 폭을 가지는 인쇄회로기판.The method of claim 1,
A printed circuit board having a lower surface of the surface treatment layer having a larger width than an upper surface of the second portion of the circuit pattern.
상기 금을 포함하는 상기 표면 처리층의 상기 제1 하면은 상기 구리를 포함하는 상기 제2 부분의 상면과 직접 접촉하는 인쇄회로기판.The method of claim 1,
The first lower surface of the surface treatment layer containing gold is in direct contact with the upper surface of the second portion containing copper.
상기 제1 영역의 폭과 제2 영역의 폭의 비율은 1.5~4.0 사이의 범위를 만족하는 인쇄회로기판.The method of claim 1,
A printed circuit board having a ratio of the width of the first region and the width of the second region satisfying a range of 1.5 to 4.0.
상기 회로 패턴의 제1 부분의 하면의 폭은 상기 회로 패턴의 제2 부분의 상면의 폭과 다른 인쇄회로기판.The method of claim 1,
A printed circuit board having a width of a lower surface of the first portion of the circuit pattern different from a width of an upper surface of the second portion of the circuit pattern.
상기 절연층 상에 배치되는 도금 시드층;
상기 도금 시드층 상에 배치되고, 구리(Cu)를 포함하는 회로 패턴;
상기 회로 패턴 상에 배치되는 표면 처리층; 및
상기 절연층 상에 배치되고, 상기 절연층의 표면을 덮는 보호층을 포함하고,
상기 회로 패턴의 좌측면 및 우측면 중 적어도 하나의 측면은 곡면을 포함하며,
상기 표면 처리층의 하면은,
상기 회로 패턴과 접촉하는 제1 하면; 및
상기 회로 패턴으로부터 이격되는 제2 하면을 포함하고,
상기 보호층의 상면은 상기 표면 처리층의 상면보다 높게 위치하는 인쇄회로기판.Insulating layer;
A plating seed layer disposed on the insulating layer;
A circuit pattern disposed on the plating seed layer and including copper (Cu);
A surface treatment layer disposed on the circuit pattern; And
It is disposed on the insulating layer and includes a protective layer covering the surface of the insulating layer,
At least one side surface of the left side and the right side of the circuit pattern includes a curved surface,
The lower surface of the surface treatment layer,
A first lower surface in contact with the circuit pattern; And
And a second lower surface spaced apart from the circuit pattern,
A printed circuit board having an upper surface of the protective layer higher than an upper surface of the surface treatment layer.
상기 보호층은 상기 회로 패턴의 좌측면 또는 우측면, 상기 도금 시드층의 측면, 및 상기 표면 처리층의 상면의 일부를 커버하는 인쇄회로기판.The method of claim 9,
The protective layer covers a left or right side of the circuit pattern, a side surface of the plating seed layer, and a part of an upper surface of the surface treatment layer.
상기 보호층은 상기 회로 패턴의 상기 곡면 및 상기 표면 처리층의 상기 제2 하면과 접촉하는 인쇄회로기판.The method of claim 10,
The protective layer is a printed circuit board in contact with the curved surface of the circuit pattern and the second lower surface of the surface treatment layer.
상기 보호층은 상기 회로 패턴, 상기 도금 시드층 및 상기 표면 처리층과 일정 간격 이격되는 인쇄회로기판.The method of claim 9,
The protective layer is a printed circuit board spaced apart from the circuit pattern, the plating seed layer, and the surface treatment layer by a predetermined interval.
상기 회로 패턴은,
상기 도금 시드층의 상면과 접촉하는 제1 부분; 및
상기 제1 부분의 상면 및 상기 표면 처리층의 하면과 접촉하는 제2 부분을 포함하고,
상기 회로 패턴의 상기 제2 부분은 의 상면및 하면의 폭이 서로 다른 인쇄회로기판.The method of claim 9,
The circuit pattern,
A first portion in contact with an upper surface of the plating seed layer; And
And a second portion in contact with an upper surface of the first portion and a lower surface of the surface treatment layer,
The second portion of the circuit pattern has a different width of upper and lower surfaces of the printed circuit board.
상기 표면 처리층은 금(Au)을 포함하는 인쇄회로기판.The method of claim 9,
The surface treatment layer is a printed circuit board containing gold (Au).
상기 표면 처리층의 제1 하면은 상기 회로 패턴의 제2 부분과 접촉하고,
상기 표면 처리층의 제2 하면은 상기 회로 패턴의 제2 부분의 상면으로부터 이격되는 인쇄회로기판.The method of claim 13,
The first lower surface of the surface treatment layer is in contact with the second portion of the circuit pattern,
The second lower surface of the surface treatment layer is spaced apart from the upper surface of the second portion of the circuit pattern.
상기 회로 패턴의 상기 제1 부분은,
상기 표면 처리층의 하면과 수직방향으로 중접되는 제1 영역; 및
상기 제1 영역을 제외한 제2 영역을 포함하는 인쇄회로기판.The method of claim 13,
The first part of the circuit pattern,
A first region overlapping the lower surface of the surface treatment layer in a vertical direction; And
A printed circuit board including a second area excluding the first area.
상기 금을 포함하는 상기 표면 처리층의 제1 하면은 상기 구리를 포함하는 제2 부분의 상면과 직접 접촉하는 인쇄회로기판.The method of claim 14,
The first lower surface of the surface treatment layer containing gold is in direct contact with the upper surface of the second portion containing copper.
상기 절연층 상에 배치되고, 구리(Cu)를 포함하는 도금 시드층;
상기 도금 시드층 상에 배치되고, 구리(Cu)를 포함하는 회로 패턴;
상기 회로 패턴 상에 배치되고, 금(Au)을 포함하는 표면 처리층을 포함하며,
상기 회로 패턴은,
상기 도금 시드층의 상면과 접촉하는 제1 부분; 및
상기 제1 부분의 상면 및 상기 표면 처리층의 하면과 접촉하는 제2 부분을 포함하며,
상기 회로 패턴의 상기 제2 부분은 상면 및 하면의 폭이 서로 다르며,
상기 회로 패턴의 제2 부분의 좌측면 및 우측면 중 적어도 하나의 측면은 곡면을 포함하며,
상기 표면 처리층의 하면은,
상기 회로 패턴의 상기 제2 부분과 접촉하는 제1 하면; 및
상기 회로 패턴의 상기 제2 부분의 상면으로부터 이격되는 제2 하면을 포함하고,
상기 도금 시드층은 상기 회로 패턴 및 상기 표면 처리층의 시드층이고,
상기 제1 부분의 측면의 일부는 상기 제1 부분의 하면에 대해 수직하고,
상기 표면 처리층의 좌측 영역 또는 우측 영역은 상기 회로 패턴의 상기 제2 부분으로부터 바깥쪽으로 돌출되고,
상기 표면 처리층의 하면은 상기 제2 부분의 상면보다 넓은 폭을 가지고,
상기 금을 포함하는 상기 표면 처리층의 상기 제1 하면은 상기 구리를 포함하는 상기 제2 부분의 상면과 직접 접촉하고,
상기 회로 패턴의 상기 제1 부분은,
상기 표면 처리층의 하면과 수직 방향으로 오버랩되는 제1 영역; 및
상기 제1 영역을 제외한 제2 영역을 포함하는 인쇄회로기판.Insulating layer;
A plating seed layer disposed on the insulating layer and including copper (Cu);
A circuit pattern disposed on the plating seed layer and including copper (Cu);
It is disposed on the circuit pattern and includes a surface treatment layer containing gold (Au),
The circuit pattern,
A first portion in contact with an upper surface of the plating seed layer; And
And a second portion in contact with an upper surface of the first portion and a lower surface of the surface treatment layer,
The second portion of the circuit pattern has different widths of the upper and lower surfaces,
At least one side surface of the left side and the right side of the second portion of the circuit pattern includes a curved surface,
The lower surface of the surface treatment layer,
A first lower surface in contact with the second portion of the circuit pattern; And
And a second lower surface spaced apart from an upper surface of the second portion of the circuit pattern,
The plating seed layer is a seed layer of the circuit pattern and the surface treatment layer,
A portion of the side surface of the first portion is perpendicular to the lower surface of the first portion,
A left region or a right region of the surface treatment layer protrudes outward from the second portion of the circuit pattern,
The lower surface of the surface treatment layer has a wider width than the upper surface of the second portion,
The first lower surface of the surface treatment layer containing gold is in direct contact with the upper surface of the second portion containing copper,
The first part of the circuit pattern,
A first area overlapping a lower surface of the surface treatment layer in a vertical direction; And
A printed circuit board including a second area excluding the first area.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200052510A KR102175534B1 (en) | 2020-04-29 | 2020-04-29 | The printed circuit board and the method for manufacturing the same |
KR1020200143126A KR102320158B1 (en) | 2020-04-29 | 2020-10-30 | Circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200052510A KR102175534B1 (en) | 2020-04-29 | 2020-04-29 | The printed circuit board and the method for manufacturing the same |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190136213A Division KR102108433B1 (en) | 2019-10-30 | 2019-10-30 | The printed circuit board and the method for manufacturing the same |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200143126A Division KR102320158B1 (en) | 2020-04-29 | 2020-10-30 | Circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20200049748A KR20200049748A (en) | 2020-05-08 |
KR102175534B1 true KR102175534B1 (en) | 2020-11-06 |
Family
ID=70677201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200052510A KR102175534B1 (en) | 2020-04-29 | 2020-04-29 | The printed circuit board and the method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102175534B1 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070114674A1 (en) | 2005-11-22 | 2007-05-24 | Brown Matthew R | Hybrid solder pad |
US20070284738A1 (en) | 2006-05-23 | 2007-12-13 | Matsushita Electric Industrial Co., Ltd. | Wiring board method for manufacturing the same, and semiconductor device |
JP2011096721A (en) | 2009-10-27 | 2011-05-12 | Nitto Denko Corp | Printed circuit board and method of manufacturing the same |
JP2012169597A (en) | 2011-01-26 | 2012-09-06 | Sumitomo Bakelite Co Ltd | Printed wiring board and manufacturing method therefor |
US20150068793A1 (en) | 2013-09-12 | 2015-03-12 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing the same |
-
2020
- 2020-04-29 KR KR1020200052510A patent/KR102175534B1/en active IP Right Grant
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070114674A1 (en) | 2005-11-22 | 2007-05-24 | Brown Matthew R | Hybrid solder pad |
US20070284738A1 (en) | 2006-05-23 | 2007-12-13 | Matsushita Electric Industrial Co., Ltd. | Wiring board method for manufacturing the same, and semiconductor device |
JP2011096721A (en) | 2009-10-27 | 2011-05-12 | Nitto Denko Corp | Printed circuit board and method of manufacturing the same |
JP2012169597A (en) | 2011-01-26 | 2012-09-06 | Sumitomo Bakelite Co Ltd | Printed wiring board and manufacturing method therefor |
US20150068793A1 (en) | 2013-09-12 | 2015-03-12 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR20200049748A (en) | 2020-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11723153B2 (en) | Printed circuit board and method of fabricating the same | |
KR102464950B1 (en) | Circuit board | |
US20170367191A1 (en) | Printed circuit board | |
KR101742433B1 (en) | The printed circuit board and the method for manufacturing the same | |
KR102175534B1 (en) | The printed circuit board and the method for manufacturing the same | |
KR102108433B1 (en) | The printed circuit board and the method for manufacturing the same | |
KR102659691B1 (en) | Circuit board | |
KR101189337B1 (en) | The printed circuit board and the method for manufacturing the same | |
KR102531702B1 (en) | Method of manufacturing printed circuit board | |
KR102457304B1 (en) | The printed circuit board and the method for manufacturing the same | |
KR20150107141A (en) | The printed circuit board and the method for manufacturing the same | |
KR102119807B1 (en) | The printed circuit board and the method for manufacturing the same | |
JP2009246066A (en) | Multiple patterning wiring substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |