KR102161833B1 - 온도 정보를 활용한 멀티 레벨 셀 상변화 메모리 스크러빙 장치 - Google Patents

온도 정보를 활용한 멀티 레벨 셀 상변화 메모리 스크러빙 장치 Download PDF

Info

Publication number
KR102161833B1
KR102161833B1 KR1020180173991A KR20180173991A KR102161833B1 KR 102161833 B1 KR102161833 B1 KR 102161833B1 KR 1020180173991 A KR1020180173991 A KR 1020180173991A KR 20180173991 A KR20180173991 A KR 20180173991A KR 102161833 B1 KR102161833 B1 KR 102161833B1
Authority
KR
South Korea
Prior art keywords
scrubbing
temperature
memory
temperature information
period
Prior art date
Application number
KR1020180173991A
Other languages
English (en)
Other versions
KR20200082924A (ko
Inventor
한태희
홍정범
김용욱
강민구
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020180173991A priority Critical patent/KR102161833B1/ko
Publication of KR20200082924A publication Critical patent/KR20200082924A/ko
Application granted granted Critical
Publication of KR102161833B1 publication Critical patent/KR102161833B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은, 복수의 셀로 나누어 데이터를 저장하는 메모리, 메모리에 배치되어 메모리의 온도를 센싱하는 온도 센싱부 및 복수의 셀을 설정된 기준 에러와 비교하여 하나의 셀을 선택하고, 선택된 셀을 기초로 온도 구간별로 에러 확률을 추출하고, 추출된 에러 확률에 대응되는 스크러빙 주기를 산출하도록 제어하는 제어부를 구비하는 온도 정보를 활용한 멀티 레벨 셀 상변화 메모리 스크러빙 장치를 제공한다.

Description

온도 정보를 활용한 멀티 레벨 셀 상변화 메모리 스크러빙 장치{Device for Temperature-Aware MLC(Multi Level Cell) PRAM(Phase-change Random Access Memory) Scrubbing}
본 발명은 온도 정보를 활용한 MLC 상변화 메모리 스크러빙 장치에 관한 것으로, 보다 상세하게는 온도 구간 별 스크러빙(Scrubbing) 주기를 실시간으로 결정해주는 아키텍처를 활용해 신뢰성과 메모리 수명을 개선시킬 수 있는 온도 정보를 활용한 멀티 레벨 셀 상변화 메모리 스크러빙 장치에 대한 것이다.
멀티 레벨 셀 (MLC) 상변화 메모리 (PRAM)는 공정 한계에 부딪힌 DRAM 메인 메모리를 대체할 수 있는 유력한 차세대 메모리이다. MLC PRAM은 높은 집적도라는 강점을 가지고 있으나 저항 드리프트 현상에 의해 휘발성 메모리의 특성을 보인다.
MLC PRAM에서 저항 드리프트 현상은 신뢰성을 낮추는 핵심 요인 중 하나이다. MLC PRAM은 한 셀이 00, 01, 10, 11의 4가지 데이터를 저항 값 변화를 통해 저장한다. 그런데 각 데이터마다 저항 드리프트의 영향을 받는 정도가 다르다.
2번째로 높은 저항을 이용해 데이터를 저장하는 '01'이 가장 에러에 취약하다. 따라서 이 '01'을 최대한 적게 쓰도록 입력 데이터를 암호화하거나, '01'을 저장하는 셀 개수에 비례해 주기적으로 데이터를 읽고 다시 써주는 스크러빙 기법을 활용한다.
하지만 종래 기술들은 4가지 데이터가 셀 저항 값의 영향력만을 고려할 뿐, 온도가 끼치는 영향은 고려하지 않는다. 저항 드리프트 현상은 온도가 올라가면 그에 비례하여 속도가 증가하며, 고온에서 신뢰성을 더 악화시키는 문제점이 있다.
본 발명에서는 온도 구간 별 스크러빙(Scrubbing) 주기를 실시간으로 결정해 주는 아키텍처를 활용하여 신뢰성과 메모리 수명을 개선시킬 수 있는 온도 정보를 활용한 멀티 레벨 셀 상변화 메모리 스크러빙 장치를 제안하고자 한다.
본 발명은, 복수의 셀로 나누어 데이터를 저장하는 메모리, 메모리에 배치되어 메모리의 온도를 센싱하는 온도 센싱부 및 복수의 셀을 설정된 기준 에러와 비교하여 하나의 셀을 선택하고, 선택된 셀을 기초로 온도 구간별로 에러 확률을 추출하고, 추출된 에러 확률에 대응되는 스크러빙 주기를 산출하도록 제어하는 제어부를 구비하는 온도 정보를 활용한 멀티 레벨 셀 상변화 메모리 스크러빙 장치를 제공한다.
또한, 제어부는 온도 센싱부로부터 제공되는 온도 정보 그리고 스크러빙 주기를 산출하여 온도 구간을 선택할 수 있는 구간 선택부, 메모리의 각 뱅크마다 스크러빙의 주기가 끝날 시 온도 정보를 다시 확인하고 새로운 스크러빙의 주기를 설정하는 스크러빙 카운터 및 스크러빙 카운터에서 전달된 주소를 메모리 뱅크에 존재하는 기억 장소의 위치에 해당되는 값으로 변환하는 어드레스 디코드를 구비할 수 있다.
또한, 제어부는 온도 구간별로 스크러빙 주기가 최소가 되도록 제어할 수 있다.
또한, 제어부는 스크러빙 주기를 0도에서 35도 일 때 2.0가 되도록 제어하고, 35도에서 70도 일 때 1.65가 되도록 제어하고, 70도에서 85도 일 때 1.5가 되도록 제어하고, 85도에서 105도 일 때 1.4가 되도록 제어할 수 있다.
또한, 제어부는 메모리의 각 뱅크마다 스크러빙 주기가 끝날 때마다 온도 센싱부를 통해 온도 정보를 다시 확인하여 새로운 스크러빙 주기를 설정할 수 있다.
본 발명은, 온도 구간 별 스크러빙(Scrubbing) 주기를 실시간으로 결정해 주는 아키텍처를 활용함으로써, 신뢰성을 유지하면서 PRAM 수명을 개선시킬 수 있는 효과가 있다.
본 발명은 저항 드리프트 현상을 고려하여 온도 효과를 구체적으로 모델링함으로써, 실제 메모리 제품이 사용되는 환경 상에서 MLC PRAM의 단점인 신뢰성 문제와 수명 문제를 동시에 최적화할 수 있다.
도 1은 본 발명의 실시 예에 따른 온도 정보를 활용한 멀티 레벨 셀 상변화 메모리 스크러빙 장치를 나타낸 것이다.
도 2는 본 발명의 일실시 예에 따른 저항 드리프트 현상의 온도 영향력을 도시한 것이다.
도 3은 본 발명의 일실시 예에 따른 한 셀의 평균 오류 발생 확률을 모델링한 결과를 도시한 것이다.
도 4는 본 발명의 일실시 예에 따른 한 셀의 오류 확률(Soft Error Rate)값을 통하여 한 워드 라인에서 발생할 오류 확률을 나타낸 것이다.
도 5는 본 발명의 일실시 예에 따른 각 온도 구간별 스크러빙 주기를 그래프로 나타낸 것이다.
도 6은 본 발명의 일실시 예에 따른 각 온도 구간별 스크러빙 주기를 표로 나타낸 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예의 구성과 그 작용을 설명하며, 도면에 의해서 설명되는 본 발명의 구성과 작용은 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.
아울러, 본 발명에서 사용되는 용어는 가능한 한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어를 사용하여 설명한다. 그러한 경우에는 해당 부분의 상세 설명에서 그 의미를 명확히 기재하므로, 본 발명의 설명에서 사용된 용어의 명칭만으로 단순 해석되어서는 안 될 것이며 그 해당 용어의 의미까지 파악하여 해석되어야 함을 밝혀두고자 한다.
도 1은 본 발명의 실시 예에 따른 온도 정보를 활용한 멀티 레벨 셀 상변화 메모리 스크러빙 장치를 나타낸 것이다.
도 1을 살펴보면, 본 발명의 실시 예에 따른 온도 정보를 활용한 멀티 레벨 셀 상변화 메모리 스크러빙 장치(100)는 메모리(110), 온도 센싱부(130) 그리고 제어부(150)를 포함할 수 있다.
메모리(110)는 복수의 셀(cell)로 나누어 데이터를 저장할 수 있다. 예를 들어, 메모리(110)는 멀티 레벨 셀 상변화 메모리(Multi Level Cell Phase-change Random Access Memory, 이하 MLC PRAM)일 수 있다. MLC PRAM은 하나의 셀에 2비트(bit)의 데이터를 저장할 수 있다. MLC PRAM은 하나의 셀에 2 비트(bit)인 00, 01, 10, 11의 4가지 데이터를 저항 값 변화를 통해 저장할 수 있다. 즉, MLC PRAM은 GST 물질의 상태에 따른 저항 값을 4개의 셀 또는 단계로 나누어 데이터를 저장할 수 있다.
MLC PRAM의 재료는 칼코게나이드계 합금을 들 수 있으며, Ge2Sb2Te5(GST)가 대표적일 수 있다. PRAM은 칼코게나이드 합금에 대한 전류 나 전압 인가에 의해 발생하는 줄 히팅(Joule heating)에 의해 결정(낮은 전기 저항) 및 비정질(높은 전기 저항) 간의 가역적인 상변화가 일어나는데, 이때의 저항 차를 이용하여 데이터를 저장할 수 있다.
온도 센싱부(130)는 메모리(110)에 배치되어 메모리의 온도를 센싱할 수 있다. 온도 센싱부(130)는 면적이 상대적으로 작은 CMOS 온도 센서를 활용할 수 있다. 온도 센싱부(130)는 메모리(110)의 온도를 실시간으로 센싱하며, 실시간으로 센싱된 온도 정보를 제어부(150)에 제공할 수 있다.
제어부(150)는 복수의 셀을 설정된 기준 에러와 비교하여 하나의 셀을 선택하고, 선택된 셀을 기초로 온도 구간별로 에러 확률을 추출하고, 추출된 에러 확률에 대응되는 스크러빙 주기를 산출하도록 제어할 수 있다. 제어부(150)는 메모리(110)의 뱅크 내 전체 셀의 스크러빙이 끝날 때마다 온도 정보에 근거해 다음 스크러빙 주기를 결정해 주는 프로그램 또는 로직을 구비할 수 있다.
제어부(150)는 구간 선택부(151), 스크러빙 카운터(153) 그리고 어드레스 디코더(154)를 포함할 수 있다.
구간 선택부(151)는 온도 센싱부(130)로부터 제공되는 온도 정보 그리고 스크러빙 주기 등을 산출하여 온도 구간을 선택할 수 있다. 구간 선택부(151)는 쓰기 동작에 의해 메모리(110) 또는 메모리 어레이의 온도가 자주 흔들릴 수 있으므로, 온도 구간을 상대적으로 넓게 설정할 수 있다. 예를 들어, 온도 센싱부(130)는 스크러빙 주기를 만족하기 위해 메모리에서 요구되는 신뢰성 기준인 25,000 ~ 75,000 FTI per Mbit를 최소 수치로 온도 구간을 설정할 수 있다.
스크러빙 카운터(153)는 각 뱅크(Bank)마다 스크러빙의 주기가 1회 끝날 시 온도 정보를 다시 확인 또는 체크하고 새로운 스크러빙의 주기를 설정할 수 있다. 스크러빙 카운터(153)는 각 온도 구간별 스크러빙 완료시까지 클럭이 몇 번 변해야 하는지 그 숫자를 저장 또는 내장시킬 수 있다. 스크러빙 카운터(153)는 스크러빙의 주기 그리고 클럭 등을 내부에서 자체 계산 또는 산출함으로써, 추가적인 지연 시간을 제거 도는 없앨 수 있다.
어드레스 디코더(154)는 스크러빙 카운터(153)에서 전달된 주소를 PRAM 뱅크에 존재하는 기억 장소의 위치에 해당되는 값으로 변환할 수 있다.
이하에서는 본 발명의 실시 예에 따른 온도 정보를 활용한 멀티 레벨 셀 상변화 메모리 스크러빙 장치를 도 2 내지 도 6을 통해 더욱 자세하게 설명하기로 한다.
본 발명의 실시 예에 따른 MLC PRAM, 온도 센싱부, 구간 선택부, 스크러빙 카운터 그리고 어드레스 디코더는 제어부의 제어 하에 동작할 수 있다.
MLC PRAM은 시간이 지남에 따라 소자 구조가 변해 저항 값이 높아져 저장된 데이터가 변하는 저항 드리프트 현상을 보일 수 있다. 아래 수학식 1에서 ν는 드리프트 속도를 나타내며 현재 셀의 저항 값, 온도 등에 비례할 수 있다.
Figure 112018132445710-pat00001
도 2는 본 발명의 일실시 예에 따른 저항 드리프트 현상의 온도 영향력을 도시한 것이다. 도 2에서, 수평 방향 또는 X 방향은 온도를 나타낸 것이고, 수직 방향 또는 Y 방향은 속도를 나타낸 것이다. 도 2에 도시된 바와 같이, 저항 드리프트 현상은 온도가 올라가면 그에 비례하여 속도가 증가하며, 고온에서 신뢰성을 더 악화시킬 수 있다. 따라서 셀의 데이터뿐만 아니라, 온도 영향까지 고려해 적절한 스크러빙 주기를 결정함으로써, PRAM의 짧은 수명을 개선시킬 수 있다.
상술한 바와 같이, MLC PRAM은 각각의 셀마다 저항 드리프트의 영향을 받는 정도가 다를 수 있다. 한 셀에서의 저항 드리프트 현상 모델링은 저항 드리프트의 공식인 수학식 1의 양변에 로그 함수를 취할 수 있으며, 이는 수학식 2로 나타낼 수 있다.
Figure 112018132445710-pat00002
MLC PRAM은 에러에 가장 취약한 셀의 온도 별 저항 값 분포, 저항 드리프트 계수 분포를 파라미터들로부터 추출할 수 있다. 셀에 쓰인 저항 값과 드리프트 계수는 통상 사용되는 것과 같이 가우시안 분포를 활용할 수 있다.
표 1은 에러 취약 셀의 온도별 파라미터 값에 대한 정보를 나타낸 것이다.
에러 취약 셀의 온도별 파라미터 값 정보
데이터 온도
Figure 112018132445710-pat00003
Figure 112018132445710-pat00004
평균 분산 평균 분산
11 10 5 1/6 0.040 0.016
25 0.060 0.024
50 0.085 0.034
75 0.100 0.040
105 0.115 0.046
표 1에 나타난 바와 같이, 높은 저항을 이용해 데이터를 저장하는 '11'이 가장 에러에 취약할 수 있다. 따라서 제어부는 '11'을 최대한 적게 쓰도록 입력 데이터를 암호화하거나, '11'을 저장하는 셀 개수에 비례해 주기적으로 데이터를 읽고 다시 써 주는 스크러빙 또는 스크러빙 기법을 활용할 수 있다. 제어부는 스크러빙 주기 및 온도에 따른 셀의 평균 오류 발생 확률(Soft Error Rate; SER)을 계산할 수 있다. '00'부터 '11'까지 데이터가 1/4 확률로 있음을 가정하고 각 데이터들의 저항 드리프트 속도를 평균 내 다른 데이터의 저항 값을 침범하는 경우 오류가 난다고 가정할 수 있다.
다시 말해, 제어부는 한 셀의 오류 확률(Soft Error Rate)를 구하기 위해 25%의 확률로 에러에 취약한 ‘11’이라 가정할 수 있다. 제어부는 ‘11’에 의한 저항 드리프트 현상이 데이터를 바꿀 확률을 계산할 수 있다. 예를 들어, 스크러빙 주기가 변수로 들어가며(1~128초), 스크러빙 주기 도달 전까지 데이터가 변하게 되는 저항 값의 비율이 곧 한 셀의 오류 확률(Soft Error Rate)이 될 수 있다.
이러한 조건에 의한 수학식 3과 아래와 같다.
Figure 112018132445710-pat00005
가 될 수 있다. 여기서
Figure 112018132445710-pat00006
는 위 표 속 평균 5, 분산 1/6을 따르는 가우시안 분포이며
Figure 112018132445710-pat00007
은 이보다 상위 레벨의 데이터, 즉 평균 6, 분산 1/6을 따르는 가우시안 분포일 수 있다. 이때 가우시안 분포 공식은 아래 수학식 4와 같으며, 가우시안 분포 공식에 대입하여 계산할 수 있다.
Figure 112018132445710-pat00008
위 방식에 의해 온도와 스크러빙 주기 별 계산된 한 셀의 오류 확률(Soft Error Rate)은 도 3에 도시된 바와 같다. 도 3은 본 발명의 일실시 예에 따른 한 셀의 평균 오류 발생 확률을 모델링한 결과를 도시한 것이다. 도 3에서 한 셀의 오류 확률(Soft Error Rate) 값이 너무 작아 에러 확률에 영향을 주지 않는 결과를 Too Small로 표기할 수 있다.
도 4는 본 발명의 일실시 예에 따른 한 셀의 오류 확률(Soft Error Rate)값을 통하여 한 워드 라인에서 발생할 오류 확률을 나타낸 것이다.
도 4를 살펴보면, 제어부는 계산된 한 셀의 오류 확률(Soft Error Rate)값을 통하여 한 워드 라인에서 발생할 오류 확률을 수학식 5를 통해 구할 수 있다.
Figure 112018132445710-pat00009
수학식 5를 통해 계산된 온도 및 스크러빙 주기 별 LER값은 도 4에 표시할 수 있다.
여기서 제어부는 한 셀이 2비트를 저장할 수 있기 때문에 워드 라인 비트(bit수)의 절반만큼의 셀을 포함할 수 있다. 즉, 본 발명에서는 메모리의 특성을 고려하여 한 워드 라인 당 64bit를 저장하는 것으로 가정할 수 있다. 메모리 어레이 구조는 기존 DRAM과 유사하게 SECDED 수준의 오류 정정부호가 적용될 수 있다. 그리고 워드 라인당 72bit 데이터, MLC PRAM 기준 36개의 메모리 셀이 있는 것으로 가정할 수 있다. 그리고 기존 DRAM구조에서 주로 사용되는 것과 같이 64bit+8bit(ECC) = 72bit의 전체 라인 크기와 1bit 에러가 발생해도 문제가 없는 방식을 채택할 수 있다. 이에 한정되는 것은 아니며, 라인 사이즈의 변경과 에러 정정 코드(ECC; Error Correction Code)가 고쳐줄 수 있는 bit수가 달라져도 유동적으로 반영이 가능할 수 있다.
도 5 및 도 6은 본 발명의 일실시 예에 따른 각 온도 구간별 스크러빙 주기를 그래프와 표로 나타낸 것이다.
상술한 바와 같이, 제어부는 메모리에 요구되는 신뢰성 기준 25,000 ~ 75,000 FIT per Mbit를 적용할 수 있다. 이 조건을 맞추기 위한 제어부는 스크러빙(Scrubbing) 주기가 최소가 되도록 제어할 수 있다.
이에 스크러빙(Scrubbing) 주기는 0도에서 35도 일 때 대략 2.0일 수 있고, 35도에서 70도 일 때 대략 1.65일 수 있고, 70도에서 85도 일 때 대략 1.5일 수 있고, 85도에서 105도 일 때 대략 1.4일 수 있다.
상술한 바와 같이, 본 발명은 제어부의 제어 하에 설정된 스크러빙 주기에 대한 변경 프로그램 또는 로직을 각 뱅크에 1개씩 추가할 수 있다. 제어부는 각 Bank마다 스크러빙이 1회 끝날 시 온도 정보를 다시 확인하고 새로운 스크러빙 주기를 설정할 수 있다.
또한, 제어부는 각 온도 구간별 스크러빙 완료 시까지 클럭이 몇 번 변해야 하는지 그 숫자를 저장 또는 내장함으로써, 내부에서 자체 계산을 통한 추가적인 지연 시간을 제거할 수 있다.
도 5 및 도 6에 도시된 바와 같이, 본 발명은 온도 구간별 서로 다른 스크러빙(Scrubbing) 주기를 설정함으로써, 온도에 상관없이 스크러빙 주기를 1.4 초를 고정적으로 가져가는 것 대비 산술적으로 평균 16%가량 스크러빙(Scrubbing)의 주기 횟수를 줄일 수 있으며, 이를 통해 MLC PRAM의 수명 향상 효과를 얻을 수 있다.
본 발명의 실시 예 및 본 명세서에 첨부된 도면은 전술한 기술에 포함되는 기술적 사상의 일부를 명확하게 나타내고 있는 것에 불과하며, 전술한 기술의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당업자가 용이하게 유추할 수 있는 변형 예와 구체적인 실시 예는 모두 전술한 기술의 권리범위에 포함되는 것이 자명하다고 할 것이다.
100: 온도 정보를 활용한 멀티 레벨 셀 상변화 메모리 스크러빙 장치
110: 메모리
130: 온도 센싱부
150: 제어부

Claims (5)

  1. 복수의 셀로 나누어 데이터를 저장하는 메모리;
    상기 메모리에 배치되어 상기 메모리의 온도를 센싱하는 온도 센싱부; 및
    상기 복수의 셀을 설정된 기준 에러와 비교하여 하나의 셀을 선택하고, 스크러빙 주기 및 상기 센싱된 온도에 기초하여 상기 선택된 셀의 에러 확률을 산출하고, 산출된 상기 에러 확률에 기초하여 온도 구간별 스크러빙 주기를 제공하도록 제어하는 제어부;
    를 구비하는 온도 정보를 활용한 멀티 레벨 셀 상변화 메모리 스크러빙 장치.
  2. 제1 항에 있어서,
    상기 제어부는
    상기 온도 센싱부로부터 제공되는 온도 정보 그리고 상기 스크러빙 주기를 산출하여 온도 구간을 선택할 수 있는 구간 선택부;
    상기 메모리의 각 뱅크마다 상기 스크러빙의 주기가 끝날 시 온도 정보를 다시 확인하고 새로운 스크러빙의 주기를 설정하는 스크러빙 카운터; 및
    상기 스크러빙 카운터에서 전달된 주소를 상기 뱅크에 존재하는 기억 장소의 위치에 해당되는 값으로 변환하는 어드레스 디코드;를 구비하는 온도 정보를 활용한 멀티 레벨 셀 상변화 메모리 스크러빙 장치.
  3. 제1 항에 있어서,
    상기 제어부는 상기 온도 구간별로 상기 스크러빙 주기가 최소가 되도록 제어하는 온도 정보를 활용한 멀티 레벨 셀 상변화 메모리 스크러빙 장치.
  4. 제3 항에 있어서,
    상기 제어부는 상기 스크러빙 주기를 0도에서 35도 일 때 2.0가 되도록 제어하고, 35도에서 70도 일 때 1.65가 되도록 제어하고, 70도에서 85도 일 때 1.5가 되도록 제어하고, 85도에서 105도 일 때 1.4가 되도록 제어하는 온도 정보를 활용한 멀티 레벨 셀 상변화 메모리 스크러빙 장치.
  5. 제4 항에 있어서,
    상기 제어부는 상기 메모리의 각 뱅크마다 상기 스크러빙 주기가 끝날 때마다 상기 온도 센싱부를 통해 상기 온도 정보를 다시 확인하여 새로운 스크러빙 주기를 설정하는 온도 정보를 활용한 멀티 레벨 셀 상변화 메모리 스크러빙 장치.
KR1020180173991A 2018-12-31 2018-12-31 온도 정보를 활용한 멀티 레벨 셀 상변화 메모리 스크러빙 장치 KR102161833B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180173991A KR102161833B1 (ko) 2018-12-31 2018-12-31 온도 정보를 활용한 멀티 레벨 셀 상변화 메모리 스크러빙 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180173991A KR102161833B1 (ko) 2018-12-31 2018-12-31 온도 정보를 활용한 멀티 레벨 셀 상변화 메모리 스크러빙 장치

Publications (2)

Publication Number Publication Date
KR20200082924A KR20200082924A (ko) 2020-07-08
KR102161833B1 true KR102161833B1 (ko) 2020-10-05

Family

ID=71601346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180173991A KR102161833B1 (ko) 2018-12-31 2018-12-31 온도 정보를 활용한 멀티 레벨 셀 상변화 메모리 스크러빙 장치

Country Status (1)

Country Link
KR (1) KR102161833B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9058869B2 (en) * 2013-02-07 2015-06-16 Seagate Technology Llc Applying a bias signal to memory cells to reverse a resistance shift of the memory cells
US9378830B2 (en) * 2013-07-16 2016-06-28 Seagate Technology Llc Partial reprogramming of solid-state non-volatile memory cells
KR102647418B1 (ko) * 2016-06-23 2024-03-13 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR102559530B1 (ko) * 2016-09-19 2023-07-27 에스케이하이닉스 주식회사 저항성 메모리 장치, 이를 위한 디스터번스 방지 회로 및 방법

Also Published As

Publication number Publication date
KR20200082924A (ko) 2020-07-08

Similar Documents

Publication Publication Date Title
Papandreou et al. Drift-tolerant multilevel phase-change memory
KR102315294B1 (ko) 솔리드-스테이트 스토리지 디바이스들에서의 판독 전압 계산
Joshi et al. Mercury: A fast and energy-efficient multi-level cell based phase change memory system
US8510633B2 (en) Semiconductor storage device and method of operating the same
KR102254102B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
TWI594263B (zh) 記憶體系統及其操作方法
US20170097868A1 (en) Data storage device and operating method thereof
US9691477B2 (en) Resistive memory system and method of operating the resistive memory system
US9786386B2 (en) Dynamic approximate storage for custom applications
JP2012094234A (ja) 相変化メモリの読み出し分布管理
CN112447260B (zh) 使用阈值电压分布之间的间隔来调整读取和写入电压
KR20210055778A (ko) 메모리 컴포넌트의 동적 온도 보상
US9105360B2 (en) Forming a characterization parameter of a resistive memory element
US11669380B2 (en) Dynamic programming of page margins
CN103811059B (zh) 一种非挥发存储器参考校准电路与方法
US20210382786A1 (en) Logic based read sample offset in a memory sub-system
Hayakawa et al. Resolving endurance and program time trade-off of 40nm TaOx-based ReRAM by co-optimizing verify cycles, reset voltage and ECC strength
KR102161833B1 (ko) 온도 정보를 활용한 멀티 레벨 셀 상변화 메모리 스크러빙 장치
US11307918B2 (en) Memory controller performing recovery operation, operating method of the same, and memory system including the same
US11791004B2 (en) Threshold voltage offset bin selection based on die family in memory devices
US11756636B2 (en) Determining threshold values for voltage distribution metrics
US11853556B2 (en) Combining sets of memory blocks in a memory device
US10497441B2 (en) Determining first write strength
KR20190109056A (ko) 이종 메모리 어레이를 이용한 메모리 장치 및 그 동작 방법
US8750062B2 (en) Memory element and method for determining the data state of a memory element

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant