KR102148483B1 - Chip on film package - Google Patents

Chip on film package Download PDF

Info

Publication number
KR102148483B1
KR102148483B1 KR1020130168374A KR20130168374A KR102148483B1 KR 102148483 B1 KR102148483 B1 KR 102148483B1 KR 1020130168374 A KR1020130168374 A KR 1020130168374A KR 20130168374 A KR20130168374 A KR 20130168374A KR 102148483 B1 KR102148483 B1 KR 102148483B1
Authority
KR
South Korea
Prior art keywords
chip
base film
central region
region
film package
Prior art date
Application number
KR1020130168374A
Other languages
Korean (ko)
Other versions
KR20150078724A (en
Inventor
고근우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130168374A priority Critical patent/KR102148483B1/en
Publication of KR20150078724A publication Critical patent/KR20150078724A/en
Application granted granted Critical
Publication of KR102148483B1 publication Critical patent/KR102148483B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

본원의 일 실시예는 응력 스트레스의 집중으로 인한 불량을 방지할 수 있는 칩 온 필름 패키지에 관한 것으로, 베이스필름; 상기 베이스필름 상에 실장되는 반도체 칩; 상기 베이스필름의 양측 가장자리에 형성되는 입출력패드부; 및 상기 반도체 칩과 상기 입출력패드부 사이를 연결하도록, 상기 베이스필름 상에 인쇄되는 배선패턴을 포함하는 칩 온 필름 패키지를 제공한다. 여기서, 상기 베이스필름은 소정 형태의 컷라인으로 절단되며, 상기 컷라인은 중앙영역, 및 제 1 방향에서 상기 중앙영역의 양측에 이어지고, 상기 중앙영역보다 넓은 가장자리영역을 포함하는 형태이다. 그리고, 상기 제 1 방향에 교차하는 제 2 방향에서 상기 가장자리영역의 양측은 상기 중앙영역으로부터 돌출된다.An embodiment of the present application relates to a chip-on film package capable of preventing defects due to concentration of stress stress, the base film; A semiconductor chip mounted on the base film; Input/output pads formed on both edges of the base film; And a wiring pattern printed on the base film to connect between the semiconductor chip and the input/output pad unit. Here, the base film is cut into a cut line of a predetermined shape, and the cut line extends to a central region and both sides of the central region in a first direction, and includes an edge region wider than the central region. Further, both sides of the edge region protrude from the center region in a second direction crossing the first direction.

Description

칩 온 필름 패키지{CHIP ON FILM PACKAGE}Chip on film package {CHIP ON FILM PACKAGE}

본원은 베이스필름 상에 평판표시장치용 구동 칩을 실장한 칩 온 필름(CHIP ON FILM: COF) 패키지에 관한 것이다.The present application relates to a chip on film (COF) package in which a driving chip for a flat panel display device is mounted on a base film.

본격적인 정보화 시대로 접어듦에 따라, 전기적 정보신호를 시각적으로 표시하는 디스플레이(display) 분야가 급속도로 발전하고 있다. 이에, 여러 가지 다양한 평판표시장치(Flat Display Device)에 대해 박형화, 경량화 및 저소비전력화 등의 성능을 개발시키기 위한 연구가 계속되고 있다.As the information age enters in earnest, the field of displays that visually displays electrical information signals is rapidly developing. Accordingly, research is being conducted to develop performances such as thinner, lighter, and low power consumption for various flat display devices.

이 같은 평판표시장치의 대표적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 플라즈마표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기발광표시장치(Electro Luminescence Display device: ELD), 전기습윤표시장치(Electro-Wetting Display device: EWD) 및 유기발광표시장치(Organic Light Emitting Display device: OLED) 등을 들 수 있다. Typical examples of such flat panel display devices include Liquid Crystal Display device (LCD), Plasma Display Panel device (PDP), Field Emission Display device (FED), and electroluminescent display device. (Electro Luminescence Display device: ELD), an Electro-Wetting Display device (EWD), and an Organic Light Emitting Display device (OLED).

이와 같은 평판표시장치들은 공통적으로, 영상을 구현하기 위한 평판표시패널을 필수적으로 포함한다. 평판표시패널은 고유의 발광물질 또는 편광물질을 사이에 둔 한 쌍의 기판이 대면 합착된 구조이다.In common, such flat panel display devices essentially include a flat panel display panel for implementing an image. A flat panel display has a structure in which a pair of substrates with a unique light emitting material or a polarizing material interposed therebetween are bonded together.

그리고, 평판표시장치는 구동 칩(DRIVE IC CHIP)을 실장하고, 평판표시패널에 부착되는 반도체 패키지를 포함한다.In addition, the flat panel display device includes a semiconductor package on which a driving chip is mounted and attached to the flat panel display panel.

이러한 반도체 패키지로는 테이프 캐리어 패키지(Tape Carrier Package: TCP) 및 칩 온 필름 패키지(Chip On Film package: COF) 등이 있다.Such semiconductor packages include a tape carrier package (TCP) and a chip on film package (COF).

TCP는 테이프 배선 기판의 윈도우에 반도체 칩이 실장된 구조이다. TCP is a structure in which a semiconductor chip is mounted on a window of a tape wiring board.

COF는 베이스필름에 반도체 칩이 실장된 구조이다. COF is a structure in which a semiconductor chip is mounted on a base film.

이러한 COF는 연성의 베이스필름을 이용하여 휘어진 상태로 평판표시패널에 부착된다. 그러므로, COF는 장치의 이동 및 흔들림 등과 같은 외부 충격이 가해지면, 구겨지거나 비틀리는 응력 스트레스를 받게 된다. This COF is attached to the flat panel display panel in a curved state using a flexible base film. Therefore, the COF is subjected to stress stress of being wrinkled or twisted when an external impact such as movement and shaking of the device is applied.

특히, COF의 컷라인은 직사각형인 것이 일반적이므로, 응력 스트레스가 집중되기가 용이하여, 베이스필름에 인쇄된 배선이 단선되거나, 반도체 칩이 이탈하는 불량이 발생될 수 있는 문제점이 있다.In particular, since the cut line of the COF is generally rectangular, it is easy to concentrate stress and stress, and there is a problem in that a wiring printed on the base film is disconnected or a defect in which a semiconductor chip is separated may occur.

본원은 응력 스트레스가 집중되는 것을 방지하여, 불량을 방지할 수 있는 칩 온 필름 패키지를 제공하기 위한 것이다.The present application is to provide a chip-on film package capable of preventing defects by preventing stress stress from being concentrated.

이와 같은 과제를 해결하기 위하여, 본원은 베이스필름; 상기 베이스필름 상에 실장되는 반도체 칩; 상기 베이스필름의 양측 가장자리에 형성되는 입출력패드부; 및 상기 반도체 칩과 상기 입출력패드부 사이를 연결하도록, 상기 베이스필름에 인쇄되는 배선패턴을 포함하는 칩 온 필름 패키지를 제공한다.In order to solve such a problem, the present application is a base film; A semiconductor chip mounted on the base film; Input/output pads formed on both edges of the base film; And a wiring pattern printed on the base film so as to connect between the semiconductor chip and the input/output pad unit.

여기서, 상기 베이스필름은 소정 형태의 컷라인으로 절단되며, 상기 컷라인은 중앙영역, 및 제 1 방향에서 상기 중앙영역의 양측에 이어지고, 상기 중앙영역보다 넓은 가장자리영역을 포함하는 형태이다. 그리고, 상기 제 1 방향에 교차하는 제 2 방향에서 상기 가장자리영역의 양측은 상기 중앙영역으로부터 돌출된다.Here, the base film is cut into a cut line of a predetermined shape, and the cut line extends to a central region and both sides of the central region in a first direction, and includes an edge region wider than the central region. Further, both sides of the edge region protrude from the center region in a second direction crossing the first direction.

본원의 일 실시예에 따른 칩 온 필름 패키지의 베이스필름은 중앙영역의 상, 하측에 이어지고 중앙영역보다 넓은 가장자리영역을 포함하고, 가장자리영역의 좌, 우측이 중앙영역으로부터 돌출되는 형태의 컷라인으로 절단된다.The base film of the chip-on film package according to an exemplary embodiment of the present application is a cut line of a shape that extends above and below the center region and includes an edge region wider than the center region, and the left and right sides of the edge region protrude from the center region. It is cut.

즉, 컷라인은 사방 모서리가 가운데보다 돌출되는 형상이다.That is, the cut line has a shape in which all four corners protrude from the center.

일반적으로, 응력스트레스는 상, 하, 좌, 우 방향이 아니라, 대각선 방향으로 가해진다. In general, stress stress is applied in a diagonal direction, not in the upward, downward, left, or right directions.

이에 따라, 본원의 일 실시예와 같이 컷라인이 사방 모서리가 중앙보다 돌출되는 형상이면, 직사각형 형상에 비해, 컷라인 측면의 표면길이가 증가함으로써, 대각선 방향의 응력 스트레스에 더 유연하게 변형될 수 있다. 즉, 응력 스트레스가 더 용이하게 분산될 수 있다. Accordingly, if the cut line has a shape in which the four corners of the cut line protrude from the center, as in the exemplary embodiment of the present application, the surface length of the side of the cut line is increased compared to the rectangular shape, so that it can be more flexibly deformed by the stress stress in the diagonal direction. have. That is, the stress stress can be more easily dispersed.

그러므로, 응력 스트레스가 집중됨으로 인해, 베이스필름에 인쇄된 배선이 단선되거나, 반도체 칩이 이탈하는 불량이 방지될 수 있다. 이로써, 칩 온 필름 패키지의 수율 및 수명이 증가할 수 있다.Therefore, due to the concentration of stress and stress, a disconnection of a wiring printed on the base film or a defect in which a semiconductor chip is separated can be prevented. Accordingly, the yield and life of the chip-on film package can be increased.

도 1은 본원의 일 실시예에 따른 칩 온 필름 패키지를 나타낸 평면도이다.
도 2는 도 1의 컷라인을 더욱 상세히 나타낸 평면도이다.
도 3은 본원의 다른 실시예에 따른 컷라인을 나타낸 평면도이다.
도 4는 본원의 또 다른 실시예에 따른 컷라인을 나타낸 평면도이다.1 is a plan view illustrating a chip-on film package according to an exemplary embodiment of the present disclosure.
2 is a plan view showing the cut line of FIG. 1 in more detail.
3 is a plan view showing a cut line according to another embodiment of the present application.
4 is a plan view showing a cut line according to another embodiment of the present application.

이하, 본원의 각 실시예에 따른 칩 온 필름 패키지에 대하여 첨부한 도면을 참고로 하여 상세히 설명하기로 한다.Hereinafter, a chip-on film package according to each exemplary embodiment of the present application will be described in detail with reference to the accompanying drawings.

도 1은 본원의 일 실시예에 따른 칩 온 필름 패키지를 나타낸 평면도이고, 도 2는 도 1의 컷라인을 더욱 상세히 나타낸 평면도이다. 그리고, 도 3은 본원의 다른 실시예에 따른 컷라인을 나타낸 평면도이며, 도 4는 본원의 또 다른 실시예에 따른 컷라인을 나타낸 평면도이다.1 is a plan view showing a chip-on film package according to an embodiment of the present application, and FIG. 2 is a plan view showing the cut line of FIG. 1 in more detail. And, Figure 3 is a plan view showing a cut line according to another embodiment of the present application, Figure 4 is a plan view showing a cut line according to another embodiment of the present application.

도 1에 도시한 바와 같이, 본원의 일 실시예에 따른 칩 온 필름 패키지(100)는 베이스필름(110), 베이스필름(110) 상에 실장되는 반도체 칩(120), 베이스필름(110)의 양측 가장자리에 형성되는 입출력패드부(130), 반도체 칩(120)과 입출력패드부(130) 사이를 연결하도록, 베이스필름(110) 상에 인쇄되는 배선패턴(140)을 포함한다.As shown in Figure 1, the chip-on film package 100 according to an embodiment of the present application includes a base film 110, a semiconductor chip 120 mounted on the base film 110, the base film 110 It includes an input/output pad unit 130 formed at both edges and a wiring pattern 140 printed on the base film 110 so as to connect between the semiconductor chip 120 and the input/output pad unit 130.

그리고, 베이스필름(110)의 좌측 및 우측 가장자리에는 복수의 스프로킷 홀(150)이 소정 간격으로 이격되어 형성된다. 복수의 스프로킷 홀(150)은 베이스 필름(110)을 이용한 칩 온 필름의 제조 시, 대량 생산에 용이한 릴 방식을 적용하기 위한 것이다.Further, a plurality of sprocket holes 150 are formed at left and right edges of the base film 110 to be spaced apart at predetermined intervals. The plurality of sprocket holes 150 are for applying a reel method that is easy for mass production when manufacturing a chip-on film using the base film 110.

반도체 칩(120)은 평판표시장치의 구동 칩(drive IC chip)일 수 있다. 예를 들어, 게이트 드라이브 IC 또는 데이터 드라이브 IC일 수 있다.The semiconductor chip 120 may be a drive IC chip of a flat panel display device. For example, it may be a gate drive IC or a data drive IC.

그리고, 칩 온 필름 패키지(100)는 복수의 스프로킷 홀(150)을 포함한 상태에서 대량생산방식으로 제조된 후, 복수의 스프로킷 홀(150)을 제거하고 개개로 분리되기 위한 컷라인(111)을 더 포함한다.In addition, after the chip-on film package 100 is manufactured by mass production in a state including a plurality of sprocket holes 150, a plurality of sprocket holes 150 are removed, and a cut line 111 is formed to be separated individually. Include more.

즉, 베이스필름(110)은 소정 형태의 컷라인(111)으로 절단된다.That is, the base film 110 is cut into a cut line 111 of a predetermined shape.

도 2에 도시한 바와 같이, 컷라인(111)은 중앙영역(CA)과 중앙영역(CA)의 양측에 이어지는 가장자리영역(EA)을 포함한다. As shown in FIG. 2, the cut line 111 includes a central area CA and an edge area EA connected to both sides of the central area CA.

중앙영역(CA)은 제 1 너비(W1)의 직사각형 형태이다.The central area CA has a rectangular shape with a first width W1.

가장자리영역(EA)은 제 1 방향(도 2의 상하방향임)에서 중앙영역(CA)의 양측에 이어지고, 중앙영역(CA)보다 넓은 너비로 형성된다.The edge area EA extends to both sides of the center area CA in the first direction (which is the vertical direction in FIG. 2 ), and is formed to have a wider width than the center area CA.

즉, 각 가장자리영역(EA)의 너비는 제 1 너비(W1) 이상이고 제 2 너비(W2) 이하이다. That is, the width of each edge area EA is greater than or equal to the first width W1 and less than or equal to the second width W2.

이와 같이, 가장자리영역(EA)은 중앙영역(CA)보다 넓게 형성되므로, 제 1 방향(상하방향)에 교차하는 제 2 방향(도 2의 좌우방향임)에서 가장자리영역(EA)의 양측은 중앙영역(CA)으로부터 돌출된다. As described above, since the edge area EA is formed wider than the center area CA, both sides of the edge area EA are at the center in the second direction (the left and right direction in FIG. 2) intersecting the first direction (up and down direction). It protrudes from the area CA.

그리고, 가장자리영역(EA)의 양측은 동일한 돌출폭(PG)으로 중앙영역(CA)으로부터 돌출된다. 즉, 가장자리영역(EA)의 일측이 중앙영역(CA)으로부터 돌출되는 폭(PG)은 (W2-W1)/2에 해당한다.Further, both sides of the edge area EA protrude from the central area CA with the same protrusion width PG. That is, the width PG in which one side of the edge area EA protrudes from the center area CA corresponds to (W2-W1)/2.

여기서, 베이스필름(110)의 절단 장치는 0.1㎜ 이상의 폭을 갖는 컷라인에 적합한 것이 일반적이므로, 돌출폭(PG)은 0.1㎜ 이상일 수 있다. Here, since the cutting device of the base film 110 is generally suitable for a cut line having a width of 0.1 mm or more, the protrusion width PG may be 0.1 mm or more.

또는, 돌출폭(PG)은 2㎜ 이상일 수 있다. 이와 같이 하면, 컷라인(111) 측면의 표면길이가 시인 가능한 정도로 증가되어, 응력 스트레스가 효과적으로 분산될 수 있고, 컷라인(111)의 불량 여부를 판단하기 용이해지는 장점이 있다.Alternatively, the protrusion width PG may be 2 mm or more. In this way, there is an advantage in that the surface length of the side surface of the cut line 111 is increased to a degree that is visually recognizable, the stress stress can be effectively dispersed, and it is easy to determine whether the cut line 111 is defective.

더불어, 돌출폭(PG)이 커질수록, 돌출폭(PG)에 의한 컷라인(111) 측면의 표면길이가 더욱 증가될 수 있다. In addition, as the protrusion width PG increases, the surface length of the side surface of the cut line 111 due to the protrusion width PG may further increase.

그러나, 돌출폭(PG)이 과도하게 커지면, 그만큼 중앙영역(CA)의 제 1 너비(W1)이 감소되어, 베이스 필름(110) 상의 중앙영역(CA)에 형성된 칩(120)과 배선(도 1의 140)을 손상시킬 수 있으므로, 돌출폭(PG)은 베이스 필름(110) 상의 칩(120)과 배선(도 1의 140)을 손상시키는 범위 이하가 되도록 한다.However, when the protrusion width PG becomes excessively large, the first width W1 of the central region CA decreases by that amount, and the chip 120 and the wiring (Fig. 1) formed in the central region CA on the base film 110 Since 140 of 1 may be damaged, the protrusion width PG is set to be less than a range that damages the chip 120 and the wiring (140 of FIG. 1) on the base film 110.

앞서 언급한 바와 같이, 각 가장자리영역(EA)은 중앙영역(CA)보다 넓게 형성된다.As mentioned above, each edge area EA is formed to be wider than the center area CA.

이때, 각 가장자리영역(CA)은 중앙영역(CA)의 일측에 이어지는 제 2 너비(W2)의 직사각형 형태로 형성될 수 있다.In this case, each edge area CA may be formed in a rectangular shape having a second width W2 connected to one side of the central area CA.

또는, 도 2의 도시와 같이, 각 가장자리영역(EA) 중 입출력패드부(130)에 대응하는 제 1 영역은 제 2 너비(W2)의 직사각형 형태이고, 외곽영역과 중앙영역(CA) 사이의 제 2 영역은 제 1 너비(W1)에서 제 2 너비(W2)로 점차 증가하는 사다리꼴 형태일 수 있다.Alternatively, as shown in FIG. 2, a first area corresponding to the input/output pad unit 130 of each edge area EA has a rectangular shape having a second width W2, and is formed between the outer area and the center area CA. The second area may have a trapezoidal shape gradually increasing from the first width W1 to the second width W2.

즉, 각 가장자리영역(EA)은 중앙영역(CA)으로부터 점차 넓어지는 제 2 영역을 포함하도록, 각 가장자리영역(EA)의 양측 각각에 대응하는 적어도 하나의 사선부(OP)를 포함한다.That is, each edge area EA includes at least one diagonal portion OP corresponding to each of both sides of each edge area EA so as to include a second area gradually widening from the center area CA.

사선부(OP)는 중앙영역(CA)의 일측으로부터 연장되는 대각선이다. The oblique line OP is a diagonal line extending from one side of the central area CA.

이와 같이, 각 가장자리영역(EA)이 중앙영역(CA)의 일측으로부터 적어도 하나의 사선부(OP)를 포함하는 형태로 이루어지면, 제 2 너비(W2)의 직사각형 형태로 이루어지는 경우보다, 컷라인(111) 측면의 표면길이가 더욱 증가될 수 있는 장점이 있다.In this way, when each edge area EA is formed in a shape including at least one oblique portion OP from one side of the central area CA, the cut line is formed in a rectangular shape having the second width W2. (111) There is an advantage that the surface length of the side surface can be further increased.

그리고, 사선부(OP)에 의한 내각은 90도를 초과하므로, 응력스트레스에 의한 모서리의 찢김이 더욱 방지될 수 있는 장점이 있다.In addition, since the interior angle by the oblique portion OP exceeds 90 degrees, there is an advantage in that tearing of the corner due to stress and stress can be further prevented.

도 2는 각 가장자리영역(EA)의 양측이 각각 하나의 사선부(OP)를 포함하는 것을 도시하고 있으나, 이와 달리, 각 가장자리영역(EA)의 양측 각각은 둘 이상의 사선부와 이들 사이를 연결하는 이격부를 포함할 수도 있다.FIG. 2 shows that both sides of each edge area EA each include one diagonal portion OP, but unlike this, each of both sides of each edge area EA connects two or more diagonal portions and between them. It may also include a spacer.

즉, 도 3에 도시한 바와 같이, 본원의 다른 실시예에 따르면, 각 가장자리영역(EA)의 양측 각각은 둘 이상의 사선부(OP1, OP2) 및 사선부(OP1, OP2) 사이를 제 1 방향(상하방향)으로 연결하는 이격부(GP)를 포함한다.That is, as shown in Figure 3, according to another embodiment of the present application, each of the two sides of each edge area (EA) is a first direction between two or more diagonal portions (OP1, OP2) and the diagonal portions (OP1, OP2) It includes a spacer (GP) that connects in the vertical direction.

이때, 둘 이상의 사선부(OP1, OP2) 각각의 길이 및 기울기는 상호 동일할 수 있다. In this case, the lengths and slopes of each of the two or more diagonal portions OP1 and OP2 may be the same.

또는, 사선부(OP1, OP2) 각각은 서로 다른 길이 및 기울기로 형성될 수도 있다.Alternatively, each of the oblique portions OP1 and OP2 may have different lengths and inclinations.

또한, 별도로 도시하고 있지 않으나, 가장자리영역(EA)의 양측 각각은 셋 이상의 사선부(OP1, OP2)를 포함할 수도 있다.Further, although not shown separately, each of both sides of the edge area EA may include three or more oblique portions OP1 and OP2.

이와 같이, 각 가장자리영역(EA)의 양측 각각에서, 사선부(OP1, OP2)의 개수가 증가할수록, 컷라인(111) 측면의 표면길이가 더욱 증가될 수 있는 장점이 있다.As described above, as the number of oblique portions OP1 and OP2 increases on both sides of each edge area EA, the surface length of the side surface of the cut line 111 may be further increased.

한편, 컷라인(111) 중 각 모서리에 응력스트레스가 집중되면 용이하게 찢어질 수 있다. 이에, 모서리의 응력스트레스를 분산시키기 위한 방안이 필요하다.On the other hand, if the stress stress is concentrated at each corner of the cut line 111, it may be easily torn. Accordingly, there is a need for a method to disperse the stress and stress of the corners.

즉, 도 4에 도시한 바와 같이, 본원의 또 다른 실시예에 따르면, 사선부(OP)의 양측 중 적어도 일측에 대응하는 펀칭부(PP)를 더 포함한다.That is, as shown in FIG. 4, according to another embodiment of the present disclosure, a punching portion PP corresponding to at least one of both sides of the oblique portion OP is further included.

특히, 펀칭부(PP)는 사선부(OP)의 양측 중 중앙영역(CA)과 이어지는 일측에 대응하도록 형성될 수 있다.In particular, the punching portion PP may be formed to correspond to one side of the diagonal portion OP, which is connected to the central area CA.

펀칭부(PP)는 사선부(OP)의 일측에 의한 모서리에 형성되고, 중심각이 180도 이상인 호 형태이다.The punching portion PP is formed at an edge by one side of the oblique portion OP, and has an arc shape having a central angle of 180 degrees or more.

즉, 펀칭부(PP)가 사선부(OP)와 중앙영역(CA) 사이의 모서리에 형성되는 경우, 펀칭부(PP)의 일측은 사선부(OP)의 일측에 연결되고, 다른 일측은 중앙영역(CA)의 일변에 연결된다.That is, when the punching portion PP is formed at the edge between the oblique portion OP and the central region CA, one side of the punching portion PP is connected to one side of the oblique portion OP, and the other side is the center. It is connected to one side of the area CA.

이러한 펀칭부(PP)는 사선부(OP)의 일측에 의한 모서리를 제거한다. 이 뿐만 아니라, 펀칭부(PP)는 컷라인(111) 측면의 표면길이를 증가시키면서도, 사선부(OP)보다 컷라인(111)의 전체 면적을 비교적 적게 감소시킨다.This punching part PP removes an edge by one side of the diagonal part OP. In addition, the punching portion PP increases the surface length of the side surface of the cut line 111 and reduces the total area of the cut line 111 to a relatively small amount compared to the oblique portion OP.

특히, 펀칭부(PP)의 크기(PS), 즉 펀칭부(PP)의 지름(PS)이 커질수록, 펀칭부(PP)에 의해 컷라인(111) 측면의 표면길이가 더욱 증가될 수 있다.In particular, as the size PS of the punching portion PP, that is, the diameter PS of the punching portion PP, increases, the surface length of the side surface of the cut line 111 may be further increased by the punching portion PP. .

한편, 별도로 도시하고 있지 않으나, 가장자리영역(EA)의 양측 각각은 둘 이상의 사선부(OP1, OP2) 및 각 사선부(OP1, OP2)의 적어도 일측에 대응하는 펀칭부(PP)를 포함할 수도 있다.On the other hand, although not shown separately, each of both sides of the edge area EA may include two or more oblique portions OP1 and OP2 and a punching portion PP corresponding to at least one side of each oblique portion OP1 and OP2. have.

이와 같이, 사선부(OP1, OP2) 및 펀칭부(PP) 각각의 개수가 증가할수록, 컷라인(111) 측면의 표면길이가 더욱 증가될 수 있는 장점이 있다.In this way, as the number of each of the oblique portions OP1 and OP2 and the punching portions PP increases, the surface length of the side surface of the cut line 111 may be further increased.

이상과 같이, 본원의 각 실시예에 따른 칩 온 필름 패키지(100)는 중앙영역(CA)보다 돌출되는 가장자리영역(EA)을 포함하는 컷라인(111)으로 절단되는 베이스필름(110)을 포함한다. 이러한 컷라인(111)은 측면 표면길이가 일반적인 직사각형 형태의 컷라인에 비해 증가되므로, 대각선 방향의 응력 스트레스에 의해 더 유연하게 변형될 수 있다. 즉, 응력스트레스가 용이하게 분산될 수 있으므로, 응력스트레스로 인한 칩의 이탈 및 배선의 단선 등과 같은 불량이 방지될 수 있다. 이로써, 칩 온 필름 패키지(100)의 수율 및 수명이 증가될 수 있다.As described above, the chip-on film package 100 according to each embodiment of the present application includes a base film 110 cut into a cut line 111 including an edge area EA protruding from a central area CA. do. Since the side surface length of the cut line 111 is increased compared to the general rectangular cut line, it may be more flexibly deformed by stress stress in the diagonal direction. That is, since the stress stress can be easily dispersed, defects such as chip separation and disconnection of wiring due to stress stress can be prevented. As a result, the yield and life of the chip-on film package 100 may be increased.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible within the scope of the technical spirit of the present invention. It will be obvious to those who have the knowledge of.

100: 칩 온 필름 패키지
110: 베이스필름 111: 컷라인
120: 반도체 칩 130: 입출력패드부
140: 배선패턴 150: 스프로킷 홀
CA: 중앙영역 EA: 가장자리영역
PG: 돌출폭 OP: 사선부
GP: 이격부 PP: 펀칭부100: chip on film package
110: base film 111: cut line
120: semiconductor chip 130: input/output pad unit
140: wiring pattern 150: sprocket hole
CA: Center area EA: Edge area
PG: protrusion width OP: oblique line
GP: Separation part PP: Punching part

Claims (12)

베이스필름;
상기 베이스필름 상에 실장되는 반도체 칩;
상기 베이스필름의 양측 가장자리에 형성되는 입출력패드부; 및
상기 반도체 칩과 상기 입출력패드부 사이를 연결하도록, 상기 베이스필름 상에 인쇄되는 배선패턴을 포함하고,
상기 베이스필름은 소정 형태의 컷라인으로 절단되며,
상기 컷라인은 중앙영역, 및 제 1 방향에서 상기 중앙영역의 양측에 이어지고, 상기 중앙영역보다 넓은 가장자리영역을 포함하는 형태이고,
상기 제 1 방향에 교차하는 제 2 방향에서 상기 가장자리영역의 양측은 상기 중앙영역으로부터 동일한 돌출폭으로 돌출되고,
상기 가장자리영역은 상기 중앙영역으로부터 점차 넓어지도록 상기 가장자리영역에 대응하는 적어도 하나의 사선부와, 상기 사선부의 일측과 상기 중앙영역의 일변에 의한 모서리를 제거하여 상기 중앙영역의 일변과 사선부의 일측에 연결되는 펀칭부를 포함하는 칩 온 필름 패키지.Base film;
A semiconductor chip mounted on the base film;
Input/output pads formed on both edges of the base film; And
A wiring pattern printed on the base film so as to connect between the semiconductor chip and the input/output pad unit,
The base film is cut into a cut line of a predetermined shape,
The cut line has a shape including a central region and an edge region wider than the central region, extending to both sides of the central region in a first direction,
In a second direction crossing the first direction, both sides of the edge region protrude from the central region with the same protrusion width,
The edge region is formed on one side of the center region and one side of the oblique line by removing at least one oblique portion corresponding to the edge region and an edge formed by one side of the oblique portion and one side of the central region so as to gradually widen from the central region. Chip-on film package including a punched portion to be connected. 제 1 항에 있어서,
상기 가장자리영역의 양측 각각은 동일한 돌출폭으로 상기 중앙영역으로부터 돌출되는 칩 온 필름 패키지.The method of claim 1,
Each of both sides of the edge region protrudes from the central region with the same protrusion width. 제 2 항에 있어서,
상기 돌출폭은 0.1㎜ 이상인 칩 온 필름 패키지.The method of claim 2,
The protruding width is 0.1mm or more chip-on film package. 제 2 항에 있어서,
상기 돌출폭은 2㎜ 이상인 칩 온 필름 패키지.The method of claim 2,
The protrusion width is 2mm or more chip-on film package. 삭제delete 제 1 항에 있어서,
상기 가장자리영역의 양측 각각에 대응하는 둘 이상의 사선부와, 상기 사선부 사이의 이격부를 포함하는 칩 온 필름 패키지.The method of claim 1,
A chip-on film package comprising at least two oblique portions corresponding to each of both sides of the edge region and a spaced portion between the oblique portions. 삭제delete 제 1 항에 있어서,
상기 펀칭부는 중심각이 180도 이상의 호 형태인 칩 온 필름 패키지.The method of claim 1,
The punching portion is a chip-on film package having an arc shape having a central angle of 180 degrees or more. 제 1 항에 있어서,
상기 돌출폭은 중앙영역의 폭을 W1, 가장자리영역의 폭을 W2라 할 때, (W2-W1)/2에 해당하는 칩 온 필름 패키지.The method of claim 1,
The protrusion width is (W2-W1)/2 when the width of the central region is W1 and the width of the edge region is W2. 제 6항에 있어서, 상기 펀칭부는 상기 둘 이상의 사선부의 적어도 일측에 형성된 칩 온 필름 패키지.The chip-on film package of claim 6, wherein the punching portion is formed on at least one side of the two or more diagonal portions. 제 6항에 있어서, 상기 둘 이상의 사선부는 서로 다른 길이 및 기울기로 형성된 칩 온 필름 패키지.The chip-on film package of claim 6, wherein the at least two diagonal portions have different lengths and inclinations. 제 6항에 있어서, 상기 둘 이상의 사선부는 동일한 길이 및 기울기로 형성된 칩 온 필름 패키지.
The chip-on film package of claim 6, wherein the two or more diagonal portions have the same length and inclination.
KR1020130168374A 2013-12-31 2013-12-31 Chip on film package KR102148483B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130168374A KR102148483B1 (en) 2013-12-31 2013-12-31 Chip on film package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130168374A KR102148483B1 (en) 2013-12-31 2013-12-31 Chip on film package

Publications (2)

Publication Number Publication Date
KR20150078724A KR20150078724A (en) 2015-07-08
KR102148483B1 true KR102148483B1 (en) 2020-08-26

Family

ID=53791205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130168374A KR102148483B1 (en) 2013-12-31 2013-12-31 Chip on film package

Country Status (1)

Country Link
KR (1) KR102148483B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102383276B1 (en) 2017-03-03 2022-04-05 주식회사 엘엑스세미콘 Flexible printed circuit board for display
KR102286762B1 (en) 2017-03-14 2021-08-05 주식회사 실리콘웍스 Measuring apparatus of oled and measuring method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324283B1 (en) * 2000-02-23 2002-02-21 구본준, 론 위라하디락사 Tape Carrier Package and Method of Fabricating the same
KR20040092537A (en) * 2003-04-24 2004-11-04 삼성전자주식회사 Tape circuit board for testing semiconductor chip

Also Published As

Publication number Publication date
KR20150078724A (en) 2015-07-08

Similar Documents

Publication Publication Date Title
KR101933818B1 (en) Flexible display devices and electronic devices
KR102305489B1 (en) Display apparatus and manufacturing method thereof
KR102048467B1 (en) Organic light emitting diode display device
KR102254761B1 (en) Cof package, cof package array including the same, and display device
KR102340738B1 (en) Curved display apparatus
KR102330882B1 (en) Display device
KR101827633B1 (en) Substrate for bezel less tft display and method for manufacturing the same
KR20210103610A (en) Display device
KR20160091500A (en) Semiconductor packages and package modules using the same
KR20170051667A (en) Foldable display device
KR20170029688A (en) Display apparatus and method of manufacturing the same
KR102148483B1 (en) Chip on film package
KR102339969B1 (en) Chip-On-Film Circuit and Flexible Display Device having the same
JP2005338179A (en) Display apparatus
KR20160093775A (en) Display device and manufacturing method of the same
KR101697972B1 (en) Flexible Display Device
CN107290907B (en) Panel box-forming structure
KR102537380B1 (en) Drive circuit, display device and manufacturing method of drive circuit and display device
TWI711857B (en) Display device
KR102167135B1 (en) Chip on film package
KR102196180B1 (en) Display device
KR20070051619A (en) Dual direction displayable oled display device
KR102386220B1 (en) Display panel and method of manufacturing the same
KR20150078983A (en) Chip on film package
JP2009016578A (en) Flexible wiring board, semiconductor device using the flexible wiring board, and display having the semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant