KR102142678B1 - Method of manufacturing a flash memory device - Google Patents

Method of manufacturing a flash memory device Download PDF

Info

Publication number
KR102142678B1
KR102142678B1 KR1020180149405A KR20180149405A KR102142678B1 KR 102142678 B1 KR102142678 B1 KR 102142678B1 KR 1020180149405 A KR1020180149405 A KR 1020180149405A KR 20180149405 A KR20180149405 A KR 20180149405A KR 102142678 B1 KR102142678 B1 KR 102142678B1
Authority
KR
South Korea
Prior art keywords
dies
flash memory
reliability test
memory device
test
Prior art date
Application number
KR1020180149405A
Other languages
Korean (ko)
Other versions
KR20200063564A (en
Inventor
한승현
Original Assignee
주식회사 디에이아이오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디에이아이오 filed Critical 주식회사 디에이아이오
Priority to KR1020180149405A priority Critical patent/KR102142678B1/en
Publication of KR20200063564A publication Critical patent/KR20200063564A/en
Application granted granted Critical
Publication of KR102142678B1 publication Critical patent/KR102142678B1/en

Links

Images

Classifications

    • H01L27/11529—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L27/11573—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

플래시 메모리 장치의 제조 방법은 복수의 다이들이 형성된 웨이퍼를 준비하고, 상기 다이들 각각에 대해 입출력 테스트, 프로그램 테스트, 소거 테스트 및 독출 테스트 중 적어도 하나 이상을 포함하는 신뢰성 테스트를 수행하며, 신뢰성 테스트의 결과에 따라 상기 다이들을 제1 내지 제n 등급 다이들로 분류하고, 제1 내지 제n-1 등급 다이들에 상이한 셀 당 비트 모드로 셀에 대한 프로그램 동작과 독출 동작을 수행하는 제1 내지 제n-1 플래시 펌웨어들을 각각 로딩시킨다.A method of manufacturing a flash memory device prepares a wafer on which a plurality of dies are formed, performs reliability tests including at least one of an input/output test, a program test, an erase test, and a read test on each of the dies. The first to nth classifiers are classified into first to nth class dies according to a result, and program and read operations are performed on cells in different bit-per-cell modes for the first to n-1th class dies. Each of the n-1 flash firmware is loaded.

Description

플래시 메모리 장치의 제조 방법{METHOD OF MANUFACTURING A FLASH MEMORY DEVICE}METHOD OF MANUFACTURING A FLASH MEMORY DEVICE}

본 발명은 반도체 메모리 장치에 관한 것이다. 보다 상세하게는, 본 발명은 플래시 메모리 장치를 대량으로 제조할 수 있는 플래시 메모리 장치의 제조 방법에 관한 것이다.The present invention relates to a semiconductor memory device. More specifically, the present invention relates to a method of manufacturing a flash memory device capable of manufacturing a large amount of flash memory devices.

일반적으로, 플래시 메모리 장치(예를 들어, 낸드(NAND) 플래시 메모리 장치 등)는 하나의 로트(lot)를 구성하는 2이상의 웨이퍼(wafer)들에 대해 제조 공정이 동시에 수행됨으로써 대량으로 제조된다. 이 때, 각 웨이퍼에 형성된 다이(die)들은 다이 별로 절단되어 패키징됨으로써 플래시 메모리 장치로 만들어지는데, 제조 공정상의 편차(예를 들어, 터널 산화막 두께의 불균일 등)로 인해 동일한 로트의 동일한 웨이퍼 내에서도 다이 별로 신뢰성에 차이가 발생하고 있다. 예를 들어, 각 웨이퍼에 형성된 다이들 중에서 신뢰성이 낮은 다이들은 프로그램 동작 직후에 독출 동작이 수행되더라도 비트 에러율(bit error rate)이 상대적으로 높고, 프로그램/소거 사이클(P/E cycle)이 반복됨에 따라 비트 에러율도 빠르게 높아지며, 프로그램/소거/독출 디스터번스에 취약할 수 있다. 이러한 이유로, 각 웨이퍼에 형성된 다이들 중에서 신뢰성이 낮은 다이들은 모두 폐기되거나 또는 신뢰성 요구 조건이 매우 낮은 다른 응용처(즉, 신뢰성이 높은 다른 다이들과 동종의 플래시 메모리 장치로 제조되지 않음)로 전용되고 있다. 그러나, 신뢰성이 낮은 다이들이 상대적으로 많은 경우 이들을 모두 폐기하거나 또는 다른 응용처로 전용하게 되면, 제조하고자 했던 플래시 메모리 장치(이하, 대상(target) 플래시 메모리 장치로 명명)의 수율(yield)과 생산성(productivity)이 떨어지기 때문에, 웨이퍼 당 수익이 저하(즉, 대상 플래시 메모리 장치의 제조 원가가 높아짐)된다는 문제점이 있다.In general, a flash memory device (for example, a NAND flash memory device, etc.) is manufactured in large quantity by simultaneously performing a manufacturing process on two or more wafers constituting one lot. At this time, dies formed on each wafer are cut and packaged for each die to be made into a flash memory device. Due to variations in manufacturing processes (for example, non-uniformity in the thickness of a tunnel oxide film, etc.), dies are formed in the same wafer. There is a difference in reliability. For example, among the dies formed on each wafer, dies with low reliability have a relatively high bit error rate and a program/erase cycle (P/E cycle) is repeated even if a read operation is performed immediately after the program operation. As a result, the bit error rate is also rapidly increasing and may be vulnerable to program/erase/read disturbance. For this reason, of the dies formed on each wafer, all of the less reliable dies are discarded or dedicated to other applications with very low reliability requirements (ie, not manufactured with flash memory devices of the same type as other highly reliable dies). have. However, if the number of dies with low reliability is relatively large, if all of them are discarded or diverted to other applications, the yield and productivity of the flash memory device (hereinafter referred to as a target flash memory device) to be manufactured ( productivity), there is a problem that the profit per wafer decreases (ie, the manufacturing cost of the target flash memory device increases).

본 발명의 일 목적은 각 웨이퍼에 형성된 다이들 중에서 신뢰성이 낮은 다이들을 모두 폐기하거나 또는 다른 응용처로 전용하지 않고 용량만을 조절하여 대상 플래시 메모리 장치(예를 들어, 임베디드 멀티미디어 카드 등과 같은 고부가가치 제품 등)로 제조함으로써, 대상 플래시 메모리 장치의 수율과 생산성을 높이고, 그에 따라, 웨이퍼 당 수익을 극대화할 수 있는 플래시 메모리 장치의 제조 방법을 제공하는 것이다. 다만, 본 발명의 목적은 상기 목적으로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.One object of the present invention is to discard all of the dies having low reliability among dies formed on each wafer or to adjust the capacity only without converting it to another application, such as a high value-added product such as a target flash memory device (for example, an embedded multimedia card, etc.) ) To increase the yield and productivity of the target flash memory device, thereby providing a method of manufacturing a flash memory device that can maximize profit per wafer. However, the object of the present invention is not limited to the above object, and may be variously extended without departing from the spirit and scope of the present invention.

본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 플래시 메모리 장치의 제조 방법은 복수의 다이(die)들이 형성된 웨이퍼(wafer)를 준비하는 단계, 상기 다이들 각각에 대해 입출력 테스트, 프로그램 테스트, 소거 테스트 및 독출 테스트 중 적어도 하나 이상을 포함하는 신뢰성 테스트를 수행하는 단계, 상기 신뢰성 테스트의 결과에 따라 상기 다이들을 제1 내지 제n(단, n은 2이상의 정수) 등급 다이들로 분류하는 단계, 및 상기 제1 내지 제n-1 등급 다이들에 상이한 셀 당 비트 모드(bit-per-cell mode)로 셀에 대한 프로그램 동작과 독출 동작을 수행하는 제1 내지 제n-1 플래시 펌웨어(flash firmware)들을 각각 로딩(loading)시키는 단계를 포함할 수 있다.In order to achieve one object of the present invention, a method of manufacturing a flash memory device according to embodiments of the present invention includes preparing a wafer on which a plurality of dies are formed, and testing input/output for each of the dies. , Performing a reliability test including at least one of a program test, an erase test, and a read test, the dies of the first to nth (where n is an integer of 2 or more) grade dies according to the result of the reliability test Classifying, and first to n-1 performing a program operation and a read operation on a cell in a bit-per-cell mode different from the first to n-1 class dies. It may include the step of loading each of the flash firmware (flash firmware).

일 실시예에 의하면, 상기 플래시 메모리 장치의 제조 방법은 상기 제n 등급 다이는 폐기하는 단계를 더 포함할 수 있다.According to an embodiment, the method of manufacturing the flash memory device may further include discarding the n-th grade die.

일 실시예에 의하면, 상기 신뢰성 테스트를 수행하는 단계는 상기 다이들 각각의 일부 블록(block)들에 대해서만 제1 신뢰성 테스트를 수행하는 단계, 및 상기 다이들 중에서 상기 제1 신뢰성 테스트를 통과한 대상 다이들 각각의 모든 블록들에 대해 제2 신뢰성 테스트를 수행하는 단계를 포함할 수 있다.According to an embodiment, the step of performing the reliability test may include performing a first reliability test on only some blocks of each of the dies, and an object that has passed the first reliability test among the dies. And performing a second reliability test on all blocks of each of the dies.

일 실시예에 의하면, 상기 일부 블록들은 상기 다이들 각각의 첫 번째 블록 또는 마지막 블록을 포함할 수 있다.According to an embodiment, the some blocks may include the first block or the last block of each of the dies.

일 실시예에 의하면, 상기 제1 신뢰성 테스트는 제1 동작 속도로 수행되고, 상기 제2 신뢰성 테스트는 상기 제1 동작 속도보다 빠른 제2 동작 속도로 수행될 수 있다.According to an embodiment, the first reliability test may be performed at a first operating speed, and the second reliability test may be performed at a second operating speed faster than the first operating speed.

일 실시예에 의하면, 상기 제1 신뢰성 테스트는 제1 동작 온도 하에서 수행되고, 상기 제2 신뢰성 테스트는 상기 제1 동작 온도보다 높은 제2 동작 온도 하에서 수행될 수 있다.According to an embodiment, the first reliability test may be performed under a first operating temperature, and the second reliability test may be performed under a second operating temperature higher than the first operating temperature.

일 실시예에 의하면, 상기 다이들을 상기 제1 내지 제n 등급 다이들로 분류하는 단계는 상기 다이들 중에서 상기 제1 신뢰성 테스트를 통과하지 못한 비대상 다이들 각각을 상기 제n 등급 다이로 결정하는 단계, 및 상기 대상 다이들 각각의 상기 제2 신뢰성 테스트의 결과가 속하는 제1 내지 제n-1 성능 범위들에 기초하여 상기 대상 다이들 각각을 상기 제1 내지 제n-1 등급 다이들 중 하나로 결정하는 단계를 포함할 수 있다.According to an embodiment, the step of classifying the dies into the first to n-th grade dies determines each of the dies that do not pass the first reliability test among the dies as the n-th grade die. Step, and each of the target dies as one of the first to n-1 grade dies based on first to n-1 performance ranges to which the result of the second reliability test of each of the target dies belongs And determining.

일 실시예에 의하면, 상기 제1 내지 제n-1 등급 다이들은 상기 셀 당 비트 모드가 상이함에 따라 용량이 상이해진 동종의 플래시 메모리 장치들로 제조될 수 있다.According to an embodiment, the first to n-1th grade dies may be manufactured with the same type of flash memory devices having different capacities as the bit mode per cell is different.

일 실시예에 의하면, 상기 제1 등급 다이에 상기 제1 플래시 펌웨어가 로딩되어 제조된 제1 플래시 메모리 장치의 상기 용량이 가장 크고, 상기 제n-1 등급 다이에 상기 제n-1 플래시 펌웨어가 로딩되어 제조된 제n-1 플래시 메모리 장치의 상기 용량이 가장 작을 수 있다.According to an embodiment, the capacity of the first flash memory device manufactured by loading the first flash firmware on the first grade die is the largest, and the n-1 flash firmware is on the n-1 grade die. The capacity of the n-1 flash memory device manufactured by being loaded may be the smallest.

일 실시예에 의하면, 상기 플래시 메모리 장치들은 임베디드 멀티미디어 카드(embedded MultiMedia Card; eMMC)들일 수 있다.According to an embodiment, the flash memory devices may be embedded multi-media cards (eMMCs).

본 발명의 실시예들에 따른 플래시 메모리 장치의 제조 방법은 다이들이 형성된 웨이퍼를 준비하고, 다이들 각각에 대해 입출력 테스트, 프로그램 테스트, 소거 테스트 및 독출 테스트 중 적어도 하나 이상을 포함하는 신뢰성 테스트를 수행하며, 신뢰성 테스트의 결과에 따라 다이들을 제1 내지 제n 등급 다이들로 분류하고, 제1 내지 제n-1 등급 다이들에 상이한 셀 당 비트 모드로 셀에 대한 프로그램 동작과 독출 동작을 수행하는 제1 내지 제n-1 플래시 펌웨어들을 각각 로딩시킴으로써, 각 웨이퍼에 형성된 다이들 중에서 신뢰성이 낮은 다이들을 모두 폐기하거나 또는 다른 응용처로 전용하지 않고 용량만을 조절하여 대상 플래시 메모리 장치로 제조할 수 있다. 이에, 대상 플래시 메모리 장치의 수율과 생산성이 향상될 수 있고, 그에 따라, 웨이퍼 당 수익이 극대화될 수 있다. 다만, 본 발명의 효과는 상기 효과로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.A method of manufacturing a flash memory device according to embodiments of the present invention prepares a wafer on which dies are formed, and performs reliability tests including at least one of input/output tests, program tests, erase tests, and read tests on each of the dies. And classifying the dies into first to n-th grade dies according to the result of the reliability test, and performing a program operation and a read operation on the cell in different bit-per-cell modes for the first to n-1th grade dies. By loading each of the first to n-1 flash firmwares, all of the dies formed on each wafer may be discarded, or the capacity may be adjusted to the target flash memory device without dedicating to other applications. Accordingly, yield and productivity of the target flash memory device may be improved, and accordingly, profit per wafer may be maximized. However, the effects of the present invention are not limited to the above effects, and may be variously extended without departing from the spirit and scope of the present invention.

도 1은 본 발명의 실시예들에 따른 플래시 메모리 장치의 제조 방법을 나타내는 순서도이다.
도 2는 도 1의 플래시 메모리 장치의 제조 방법을 설명하기 위한 도면이다.
도 3은 도 1의 플래시 메모리 장치의 제조 방법에 의해 제조된 플래시 메모리 장치들의 일 예를 나타내는 도면이다.
도 4는 도 1의 플래시 메모리 장치의 제조 방법이 제1 및 제2 신뢰성 테스트들의 결과에 따라 다이들을 제1 내지 제n 등급 다이들로 분류하는 일 예를 나타내는 순서도이다.
도 5는 도 1의 플래시 메모리 장치의 제조 방법이 제1 및 제2 신뢰성 테스트들의 결과에 따라 다이들을 제1 내지 제n 등급 다이들로 분류하는 일 예를 설명하기 위한 도면이다.1 is a flowchart illustrating a method of manufacturing a flash memory device according to embodiments of the present invention.
FIG. 2 is a view for explaining a method of manufacturing the flash memory device of FIG. 1.
FIG. 3 is a diagram illustrating an example of flash memory devices manufactured by the method of manufacturing the flash memory device of FIG. 1.
4 is a flowchart illustrating an example in which the method of manufacturing the flash memory device of FIG. 1 classifies dies into first to n-th grade dies according to the results of the first and second reliability tests.
FIG. 5 is a diagram illustrating an example in which the method of manufacturing the flash memory device of FIG. 1 classifies dies into first to n-th grade dies according to the results of the first and second reliability tests.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same reference numerals are used for the same components in the drawings, and duplicate descriptions for the same components are omitted.

도 1은 본 발명의 실시예들에 따른 플래시 메모리 장치의 제조 방법을 나타내는 순서도이고, 도 2는 도 1의 플래시 메모리 장치의 제조 방법을 설명하기 위한 도면이며, 도 3은 도 1의 플래시 메모리 장치의 제조 방법에 의해 제조된 플래시 메모리 장치들의 일 예를 나타내는 도면이다.1 is a flowchart illustrating a method of manufacturing a flash memory device according to embodiments of the present invention, FIG. 2 is a view for explaining a method of manufacturing the flash memory device of FIG. 1, and FIG. 3 is a flash memory device of FIG. 1 A diagram showing an example of flash memory devices manufactured by a manufacturing method of FIG.

도 1 내지 도 3을 참조하면, 도 1의 플래시 메모리 장치의 제조 방법은 복수의 다이(120)들이 형성된 웨이퍼(100)를 준비(S110)하고, 다이(120)들 각각에 대해 입출력 테스트, 프로그램 테스트, 소거 테스트 및 독출 테스트 중 적어도 하나 이상을 포함하는 신뢰성 테스트를 수행(S120)하며, 신뢰성 테스트의 결과에 따라 다이(120)들을 제1 내지 제n 등급 다이들(140-1, ..., 140-n)로 분류(S130)하고, 제1 내지 제n-1 등급 다이들(140-1, ..., 140-n-1)에 상이한 셀 당 비트 모드로 셀에 대한 프로그램 동작과 독출 동작을 수행하는 제1 내지 제n-1 플래시 펌웨어(160-1, ..., 160-n-1)들을 각각 로딩(S140)시킬 수 있다. 실시예에 따라, 도 1의 플래시 메모리 장치의 제조 방법은 제n 등급 다이(140-n)는 폐기(S145)할 수 있다. 일 실시예에서, 플래시 메모리 장치는 임베디드 멀티미디어 카드(eMMC)일 수 있으나, 본 발명이 그에 한정되는 것은 아니다. 한편, 설명의 편의를 위해, 도 1 내지 도 3에서는 웨이퍼(100)의 다이(120)들이 신뢰성 테스트 결과에 따라 제1 내지 제4 등급 다이들(140-1, ..., 140-4)로 분류되는 것으로 가정하기로 한다. 1 to 3, the manufacturing method of the flash memory device of FIG. 1 prepares (S110) a wafer 100 on which a plurality of dies 120 are formed, and tests input/output for each of the dies 120 and programs A reliability test including at least one of a test, an erasure test, and a readout test is performed (S120), and the dies 120 are first to n-th grade dies 140-1, ... , 140-n) (S130), and the first to n-1 class dies 140-1, ..., 140-n-1 with different bit-per-cell modes. The first to n-1 flash firmwares 160-1, ..., 160-n-1 performing the read operation may be loaded (S140), respectively. According to an embodiment, the manufacturing method of the flash memory device of FIG. 1 may discard the n-th grade dies 140-n (S145 ). In one embodiment, the flash memory device may be an embedded multimedia card (eMMC), but the present invention is not limited thereto. Meanwhile, for convenience of description, in FIGS. 1 to 3, dies 120 of wafer 100 are first to fourth grade dies 140-1, ..., 140-4 according to reliability test results. It is assumed to be classified as.

구체적으로, 도 1의 플래시 메모리 장치의 제조 방법은 복수의 다이(120)들이 형성된 웨이퍼(100)를 준비(S110)할 수 있다. 다만, 도 2에서는 하나의 웨이퍼(100)만이 도시되어 있으나, 도 1의 플래시 메모리 장치의 제조 방법은 복수의 웨이퍼(100)들에 대해 동시에 제조 공정을 수행하는 것임을 이해하여야 한다. 상술한 바와 같이, 웨이퍼(100)에 형성된 다이(120)들은 다이(120) 별로 절단되어 패키징됨으로써 플래시 메모리 장치로 만들어지는데, 제조 공정상의 편차로 인하여 다이(120)들마다 신뢰성에 차이가 있다. 예를 들어, 제1 등급 다이(140-1)로 분류되는 다이(120)들의 신뢰성이 가장 높고, 제2 등급 다이(140-1)로 분류되는 다이(120)들의 신뢰성이 그 다음으로 높으며, 제3 등급 다이(140-1)로 분류되는 다이(120)들의 신뢰성이 그 다음으로 높고, 제4 등급 다이(140-4)로 분류되는 다이(120)들의 신뢰성이 가장 낮을 수 있다. 이 때, 종래에는 소정의 성능 기준을 넘지 못하는 등급 다이들(예를 들어, 제2 내지 제4 등급 다이들(140-2, 140-3, 140-4) 또는 제3 및 제4 등급 다이들(140-3, 140-4))로 분류되는 다이(120)들을 모두 폐기하거나 또는 신뢰성 요구 조건이 매우 낮은 다른 응용처로 전용(예를 들어, 임베디드 멀티미디어 카드(eMMC)로 사용할 것을 유에스비 플래시 드라이브(USB Flash Drive; UFD)나 시큐어 디지털(Secure Digital; SD) 카드로 사용)했기 때문에, 대상 플래시 메모리 장치(예를 들어, 임베디드 멀티미디어 카드(eMMC))의 수율과 생산성이 떨어져서 웨이퍼 당 수익이 저하되었다. 반면에, 도 1의 플래시 메모리 장치의 제조 방법은 소정의 성능 기준을 넘지 못하는 등급 다이들(예를 들어, 제2 및 제3 등급 다이들(140-2, 140-3))을 단지 용량만이 조절된 대상 플래시 메모리 장치로 사용하게 함으로써 대상 플래시 메모리 장치(예를 들어, 임베디드 멀티미디어 카드(eMMC))의 수율과 생산성을 높여 웨이퍼 당 수익을 극대화할 수 있다.Specifically, in the manufacturing method of the flash memory device of FIG. 1, a wafer 100 on which a plurality of dies 120 are formed may be prepared (S110 ). However, although only one wafer 100 is illustrated in FIG. 2, it should be understood that the manufacturing method of the flash memory device of FIG. 1 simultaneously performs a manufacturing process for a plurality of wafers 100. As described above, the dies 120 formed on the wafer 100 are made of a flash memory device by being cut and packaged for each die 120, and there is a difference in reliability for each die 120 due to manufacturing process variations. For example, the reliability of the dies 120 classified as the first grade die 140-1 is the highest, and the reliability of the dies 120 classified as the second grade die 140-1 is the next highest, The reliability of the dies 120 classified as the third grade die 140-1 may then be highest, and the reliability of the dies 120 classified as the fourth grade die 140-4 may be the lowest. At this time, conventionally, dies that do not exceed a predetermined performance criterion (for example, second to fourth graded dies 140-2, 140-3, 140-4) or third and fourth graded dies All of the dies 120 classified as (140-3, 140-4)) are discarded or used as dedicated applications (e.g., embedded multimedia cards (eMMCs)) for other applications with very low reliability requirements. Because it was used as a USB Flash Drive (UFD) or Secure Digital (SD) card, the yield and productivity of the target flash memory device (e.g., embedded multimedia card (eMMC)) fell, resulting in lower per-wafer yields. . On the other hand, the manufacturing method of the flash memory device of FIG. 1 only provides capacity for class dies (eg, second and third class dies 140-2 and 140-3) that do not exceed a predetermined performance criterion. By using this adjusted target flash memory device, the yield and productivity of the target flash memory device (e.g., embedded multimedia card (eMMC)) can be increased to maximize profit per wafer.

이를 위해, 도 1의 플래시 메모리 장치의 제조 방법은 다이(120)들 각각에 대해 입출력 테스트, 프로그램 테스트, 소거 테스트 및 독출 테스트 중 적어도 하나 이상을 포함하는 신뢰성 테스트를 수행(S120)할 수 있다. 이 때, 신뢰성 테스트를 수행함에 있어서, 다이(120) 내 특정 블록에 대한 입출력 테스트, 프로그램 테스트 또는 소거 테스트가 수행되는 경우에는 테스트 실패(test failure)가 발생하면 해당 블록은 사실상 사용할 수 없으므로 해당 블록에 대해 사용 불가 판정하고, 다이(120) 내 특정 블록에 대한 독출 테스트가 수행되는 경우에는 에러 정정 코드(Error Correction Code; ECC)를 이용하여 에러 정정이 가능함을 고려하여 비트 에러 수준에 따라 해당 블록의 신뢰성을 평가할 수 있다. 한편, 신뢰성 테스트는 다이(120)들 각각의 일부 블록들(예를 들어, 다이(120)들 각각의 첫 번째 블록 또는 마지막 블록을 포함)에 대해서만 수행하는 제1 신뢰성 테스트(예를 들어, Final Test Stage 1로 명명) 및 다이(120)들 중에서 제1 신뢰성 테스트를 통과한 대상 다이(120)들 각각의 모든 블록들에 대해 수행하는 제2 신뢰성 테스트(예를 들어, Final Test Stage 2로 명명)를 포함할 수 있다. 다시 말하면, 도 1의 플래시 메모리 장치의 제조 방법은 다이(120)들 각각의 일부 블록들에 대해서만 제1 신뢰성 테스트를 수행하고, 다이(120)들 중에서 제1 신뢰성 테스트를 통과한 대상 다이(120)들 각각의 모든 블록들에 대해 제2 신뢰성 테스트를 수행할 수 있다. 이 때, 제2 신뢰성 테스트는 제1 신뢰성 테스트를 통과한 대상 다이(120)들에 대해 제1 신뢰성 테스트보다 가혹한 조건에서 수행될 수 있다. 예를 들어, 제1 신뢰성 테스트는 제1 동작 속도로 수행되고, 제2 신뢰성 테스트는 제1 동작 속도보다 빠른 제2 동작 속도로 수행될 수 있다. 다른 예를 들어, 제1 신뢰성 테스트는 제1 동작 온도 하에서 수행되고, 제2 신뢰성 테스트는 제1 동작 온도보다 높은 제2 동작 온도 하에서 수행될 수 있다.To this end, the manufacturing method of the flash memory device of FIG. 1 may perform a reliability test including at least one of an input/output test, a program test, an erase test, and a read test on each of the dies (S120 ). At this time, in performing the reliability test, if an input/output test, a program test, or an erase test for a specific block in the die 120 is performed, the block is virtually unusable when a test failure occurs. When it is determined that it is unavailable, and when a read test for a specific block in the die 120 is performed, the corresponding block is determined according to the bit error level in consideration of error correction using an error correction code (ECC). Can evaluate the reliability of. Meanwhile, the reliability test is a first reliability test (eg, Final) performed only on some blocks of each of the dies 120 (eg, including the first block or the last block of each of the dies 120). Named as Test Stage 1) and a second reliability test performed on all blocks of each of the target dies 120 that have passed the first reliability test among dies 120 (for example, named Final Test Stage 2) ). In other words, the manufacturing method of the flash memory device of FIG. 1 performs a first reliability test on only some blocks of each of the dies 120 and the target die 120 that passes the first reliability test among the dies 120 ) May perform a second reliability test on all blocks of each. In this case, the second reliability test may be performed on the target dies 120 that have passed the first reliability test in harsher conditions than the first reliability test. For example, the first reliability test may be performed at a first operating speed, and the second reliability test may be performed at a second operating speed faster than the first operating speed. For another example, the first reliability test may be performed under a first operating temperature, and the second reliability test may be performed under a second operating temperature higher than the first operating temperature.

실시예에 따라, 제1 신뢰성 테스트는 장치 초기화 테스트(예를 들어, 커맨드(CMD) 라인 체크, 클럭(CLK) 라인 체크, 데이터(DAT) 라인 체크, 롬(ROM) 모드 체크 등)를 통과하면, 다이(120) 내 일부 블록들에 대해 입출력 테스트, 프로그램 테스트, 소거 테스트 및 독출 테스트 중 적어도 하나 이상을 실행하는 방식으로 수행될 수 있다. 또한, 제2 신뢰성 테스트는 프리(pre) 테스트(예를 들어, 고속 입출력 체크, 기본 블록(RRT) 체크 등), 번-인(burn-in) 테스트(예를 들어, 소거 테스트, 프로그램 테스트, 독출 테스트 등) 및 포스트(post) 테스트(예를 들어, 독출 디스터번스 테스트 등)을 순차적으로 실행하는 방식으로 수행될 수 있다. 한편, 제2 신뢰성 테스트가 통과되는 다이(120)에 대해서는 배드 블록 마킹(bad block marking), 블록 초기화(block initialization) 등이 추가적으로 수행될 수 있다. 한편, 도 1의 플래시 메모리 장치의 제조 방법은 다이(120)들 각각에 대해 셀 당 비트 모드(예를 들어, TLC 모드, MLC 모드, SLC 모드 등) 별로 신뢰성 테스트를 수행할 수 있다. 이를 위해, 도 1의 플래시 메모리 장치의 제조 방법은 다이(120)들 각각에 대해 다양한 셀 당 비트 모드로 신뢰성 테스트를 수행할 수 있는 테스트용 플래시 펌웨어를 다이(120)(또는 대상 다이(120))들 각각에 로딩시킬 수 있다. 다른 실시예에서, 도 1의 플래시 메모리 장치의 제조 방법은 다이(120)들 각각에 대해 다양한 셀 당 비트 모드로 신뢰성 테스트를 수행할 수 있는 정식 플래시 펌웨어를 다이(120)(또는 대상 다이(120))들 각각에 로딩시킬 수 있다. 예를 들어, 도 1의 플래시 메모리 장치의 제조 방법은 제1 신뢰성 테스트를 수행하기 전에 모든 다이(120)들에 테스트용 플래시 펌웨어 또는 정식 플래시 펌웨어를 로딩시킬 수 있다. 다른 예를 들어, 도 1의 플래시 메모리 장치의 제조 방법은 제1 신뢰성 테스트를 수행한 후 제1 신뢰성 테스트를 통과한 대상 다이(120)들에만 테스트용 플래시 펌웨어 또는 정식 플래시 펌웨어를 로딩시킬 수 있다.According to an embodiment, the first reliability test passes a device initialization test (eg, command (CMD) line check, clock (CLK) line check, data (DAT) line check, ROM (ROM) mode check, etc.). , It may be performed by executing at least one of input/output tests, program tests, erase tests, and read tests on some blocks in the die 120. In addition, the second reliability test includes a pre-test (eg, high-speed input/output check, basic block (RRT) check, etc.), a burn-in test (eg, erase test, program test, Reading test, etc.) and post test (eg, reading digest test, etc.) may be performed in a sequential manner. Meanwhile, bad block marking and block initialization may be additionally performed on the die 120 through which the second reliability test passes. Meanwhile, in the method of manufacturing the flash memory device of FIG. 1, reliability tests may be performed for each of the dies 120 for each bit mode per cell (eg, TLC mode, MLC mode, SLC mode, etc.). To this end, the manufacturing method of the flash memory device of FIG. 1 is a test flash firmware that can perform reliability testing in various bit-per-cell modes for each of the dies 120 (or the target die 120) ). In another embodiment, the method of manufacturing the flash memory device of FIG. 1 provides a full flash firmware that can perform reliability testing in various bit-per-cell modes for each of the dies 120 (or target die 120) )). For example, the manufacturing method of the flash memory device of FIG. 1 may load test flash firmware or full flash firmware on all dies 120 before performing the first reliability test. For another example, the manufacturing method of the flash memory device of FIG. 1 may load a flash firmware for testing or a formal flash firmware only to target dies 120 that have passed the first reliability test after performing the first reliability test. .

이후, 도 1의 플래시 메모리 장치의 제조 방법은 신뢰성 테스트의 결과에 따라 다이(120)들을 제1 내지 제n 등급 다이들(140-1, ..., 140-n)로 분류(S130)할 수 있다. 일 실시예에서, 도 1의 플래시 메모리 장치의 제조 방법은 다이(120)들 중에서 제1 신뢰성 테스트를 통과하지 못한 비대상 다이(120)들 각각을 제n 등급 다이(140-n)로 결정하고, 제1 신뢰성 테스트를 통과한 대상 다이(120)들 각각의 제2 신뢰성 테스트의 결과가 속하는 제1 내지 제n-1 성능 범위들에 기초하여 제1 신뢰성 테스트를 통과한 대상 다이(120)들 각각을 제1 내지 제n-1 등급 다이들(140-1, ..., 140-n-1) 중 하나로 결정함으로써, 다이(120)들을 제1 내지 제n 등급 다이들(140-1, ..., 140-n)로 분류할 수 있다. 이 때, 제1 내지 제n-1 성능 범위들은 다양하게 설정될 수 있다. 예를 들어, 제1 내지 제n-1 성능 범위들은 소거 상태 실패(erase status failure)가 발생한 블록들의 개수, 프로그램 상태 실패(program status failure)가 발생한 블록들의 개수, 독출 에러 정정 실패(read UECC failure)가 발생한 블록들의 개수, 독출 리프레시 실패(read refresh failure)가 발생한 블록들이 개수 등에 기초하여 결정될 수 있다. 예를 들어, 웨이퍼(100)의 다이(120)들이 신뢰성 테스트 결과에 따라 제1 내지 제4 등급 다이들(140-1, ..., 140-4)로 분류되는 것으로 가정하면, 제1 신뢰성 테스트를 통과하지 못한 다이(120)들은 제4 등급 다이(140-4)로 분류되고, 제1 신뢰성 테스트를 통과함과 동시에 제2 신뢰성 테스트의 결과가 제1 성능 범위(예를 들어, 상대적으로 높은 성능 범위)에 속하는 대상 다이(120)들은 제1 등급 다이(140-1)로 분류되며, 제1 신뢰성 테스트를 통과함과 동시에 제2 신뢰성 테스트의 결과가 제2 성능 범위(예를 들어, 중간 성능 범위)에 속하는 대상 다이(120)들은 제2 등급 다이(140-2)로 분류되고, 제1 신뢰성 테스트를 통과함과 동시에 제2 신뢰성 테스트의 결과가 제3 성능 범위(예를 들어, 상대적으로 낮은 성능 범위)에 속하는 대상 다이(120)들은 제3 등급 다이(140-3)로 분류될 수 있다.Thereafter, the method of manufacturing the flash memory device of FIG. 1 classifies the dies 120 into first to n-th grade dies 140-1, ..., 140-n according to the reliability test result (S130). Can. In one embodiment, the method of manufacturing the flash memory device of FIG. 1 determines each of the non-target dies 120 that do not pass the first reliability test among the dies 120 as an n-th grade die 140-n , Target dies 120 that have passed the first reliability test based on first to n-1 performance ranges to which the result of the second reliability test of each of the target dies 120 that have passed the first reliability test belong By determining each as one of the first to n-1th grade dies 140-1, ..., 140-n-1, dies 120 are first to nth grade dies 140-1, ..., 140-n). At this time, the first to n-1 performance ranges may be variously set. For example, the first to n-1 performance ranges include the number of blocks in which erase status failure occurred, the number of blocks in which program status failure occurred, and read error correction failure (read UECC failure). ) May be determined based on the number of blocks having occurred, and the number of blocks with read refresh failure. For example, assuming that the dies 120 of the wafer 100 are classified into first through fourth grade dies 140-1, ..., 140-4 according to the reliability test results, the first reliability The dies 120 that do not pass the test are classified as a fourth grade die 140-4, and at the same time as passing the first reliability test, the result of the second reliability test is a first performance range (eg, relatively The target dies 120 belonging to the high performance range) are classified as the first grade die 140-1, and at the same time as the result of the second reliability test passes the first reliability test, the second performance range (for example, The target dies 120 belonging to the intermediate performance range) are classified as the second grade die 140-2, and at the same time as passing the first reliability test, the result of the second reliability test is the third performance range (for example, Target dies 120 belonging to a relatively low performance range) may be classified as a third grade die 140-3.

다음, 도 1의 플래시 메모리 장치의 제조 방법은 제1 내지 제n-1 등급 다이들(140-1, ..., 140-n-1)에 상이한 셀 당 비트 모드로 셀에 대한 프로그램 동작과 독출 동작을 수행하는 제1 내지 제n-1 플래시 펌웨어(160-1, ..., 160-n-1)들을 각각 로딩(S140)시키고, 정상 제품으로 사용 불가한 제n 등급 다이(140-n)는 폐기(S145)할 수 있다. 이에, 제1 내지 제n-1 등급 다이들(140-1, ..., 140-n-1)은 셀 당 비트 모드가 상이함에 따라 용량이 상이해진 동종의 플래시 메모리 장치들로 제조될 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 제1 등급 다이(140-1)로 분류된 다이(120)들에는 TLC(triple level cell) 모드로 셀에 대한 프로그램 동작과 독출 동작을 수행하는 제1 플래시 펌웨어(160-1)가 로딩되고, 제2 등급 다이(140-2)로 분류된 다이(120)들에는 MLC(multi level cell) 모드로 셀에 대한 프로그램 동작과 독출 동작을 수행하는 제2 플래시 펌웨어(160-2)가 로딩되며, 제3 등급 다이(140-3)로 분류된 다이(120)들에는 SLC(single level cell) 모드로 셀에 대한 프로그램 동작과 독출 동작을 수행하는 제3 플래시 펌웨어(160-3)가 로딩되고, 제4 등급 다이(140-4)로 분류된 다이(120)들은 폐기(즉, DISCARD로 표시)될 수 있다. 이에, 제1 등급 다이(140-1)에 제1 플래시 펌웨어(160-1)가 로딩되어 제조된 제1 플래시 메모리 장치의 용량이 가장 크고, 제3 등급 다이(140-3)에 제3 플래시 펌웨어(160-3)가 로딩되어 제조된 제3 플래시 메모리 장치의 용량이 가장 작을 수 있다. 예를 들어, TLC 모드로 셀에 대한 프로그램 동작과 독출 동작을 수행하는 제1 플래시 펌웨어(160-1)가 로딩된 제1 등급 다이(140-1)가 16GB의 용량을 가진 제1 플래시 메모리 장치가 된다고 가정하면, MLC 모드로 셀에 대한 프로그램 동작과 독출 동작을 수행하는 제2 플래시 펌웨어(160-2)가 로딩된 제2 등급 다이(140-2)는 8GB의 용량을 가진 제2 플래시 메모리 장치가 될 수 있고, SLC 모드로 셀에 대한 프로그램 동작과 독출 동작을 수행하는 제3 플래시 펌웨어(160-3)가 로딩된 제3 등급 다이(140-3)는 4GB의 용량을 가진 제3 플래시 메모리 장치가 될 수 있다. 즉, 도 1의 플래시 메모리 장치의 제조 방법은 TLC 모드로 동작할 정도의 신뢰성을 가지지 못한 다이(120)들을 MLC 모드 또는 SLC 모드로 동작하는 제품으로 용량만을 줄임으로써 플래시 메모리 장치의 수율과 생산성을 높이고, 그에 따라, 웨이퍼 당 수익을 극대화할 수 있다.Next, the method of manufacturing the flash memory device of FIG. 1 includes programming operations for a cell in bit modes per cell on first to n-1 class dies 140-1, ..., 140-n-1. The first to n-1 flash firmwares 160-1, ..., 160-n-1 performing the read operation are loaded (S140), respectively, and the n-th grade die 140- which cannot be used as a normal product n) may be discarded (S145). Accordingly, the first to n-1 class dies 140-1, ..., 140-n-1 may be manufactured with the same type of flash memory devices having different capacities as bit modes per cell are different. have. For example, as illustrated in FIG. 3, the dies 120 classified as the first grade die 140-1 may be programmed to perform a program operation and a read operation on the cell in a triple level cell (TLC) mode. 1 The flash firmware 160-1 is loaded, and the dies 120 classified as the second class die 140-2 are configured to perform a program operation and a read operation on the cell in a multi level cell (MLC) mode. 2 The flash firmware 160-2 is loaded, and the dies 120 classified as the third-class die 140-3 are provided with SLC (single level cell) mode to perform a program operation and a read operation on the cell. 3 The flash firmware 160-3 is loaded, and the dies 120 classified as the fourth grade die 140-4 may be discarded (ie, marked as DISCARD). Accordingly, the capacity of the first flash memory device manufactured by loading the first flash firmware 160-1 on the first grade die 140-1 is the largest, and the third flash on the third grade die 140-3. The capacity of the third flash memory device manufactured by loading the firmware 160-3 may be the smallest. For example, the first flash memory device in which the first grade die 140-1 loaded with the first flash firmware 160-1 performing the program operation and the read operation for the cell in the TLC mode has a capacity of 16 GB. Assuming that, the second flash memory 160-2 loaded with the second flash firmware 160-2 that performs a program operation and a read operation on the cell in the MLC mode is a second flash memory having a capacity of 8 GB. A third class die 140-3 loaded with a third flash firmware 160-3, which can be a device and performs a program operation and a read operation for a cell in SLC mode, is a third flash having a capacity of 4 GB. It can be a memory device. That is, the manufacturing method of the flash memory device of FIG. 1 reduces the yield and productivity of the flash memory device by reducing only the capacity of the dies 120 that are not reliable enough to operate in the TLC mode to the MLC mode or the SLC mode. Increase, thereby maximizing revenue per wafer.

이와 같이, 도 1의 플래시 메모리 장치의 제조 방법은 다이(120)들이 형성된 웨이퍼(100)를 준비(S110)하고, 다이(120)들 각각에 대해 입출력 테스트, 프로그램 테스트, 소거 테스트 및 독출 테스트 중 적어도 하나 이상을 포함하는 신뢰성 테스트를 수행(S120)하며, 신뢰성 테스트의 결과에 따라 다이(120)들을 제1 내지 제n 등급 다이들(140-1, ..., 140-n)로 분류하고, 제1 내지 제n-1 등급 다이들(140-1, ..., 140-n-1)에 상이한 셀 당 비트 모드로 셀에 대한 프로그램 동작과 독출 동작을 수행하는 제1 내지 제n-1 플래시 펌웨어들(160-1, ..., 160-n-1)을 각각 로딩시킴으로써, 각 웨이퍼(100)에 형성된 다이(120)들 중에서 신뢰성이 낮은 다이(120)들을 모두 폐기하거나 또는 다른 응용처로 전용하지 않고 용량만을 조절하여 대상 플래시 메모리 장치로 제조할 수 있다. 이에, 도 1의 플래시 메모리 장치의 제조 방법은 대상 플래시 메모리 장치의 수율과 생산성을 향상시킬 수 있고, 그에 따라, 웨이퍼 당 수익을 극대화할 수 있다. 한편, 도 1 내지 도 3에서는 웨이퍼(100)의 다이(120)들이 신뢰성 테스트 결과에 따라 제1 내지 제4 등급 다이들(140-1, ..., 140-4)로 분류되는 것으로 설명되고 있으나, 웨이퍼(100)의 다이(120)들이 속하는 성능 범위들이 보다 세분화됨에 따라 다이(120)들의 등급(예를 들어, BIN 등급)들도 보다 세분화될 수 있음을 이해하여야 할 것이다. 또한, 실시예에 따라, 도 1의 플래시 메모리 장치의 제조 방법은 제1 내지 제n-1 등급 다이들(140-1, ..., 140-n-1)에 제1 내지 제n-1 플래시 펌웨어들(160-1, ..., 160-n-1)이 제대로 로딩되어 동작하는지 여부를 테스트하는 제3 신뢰성 테스트(예를 들어, Final Test Stage 3으로 명명)를 추가적으로 수행할 수 있다. 이 경우, 도 1의 플래시 메모리 장치의 제조 방법은 제3 신뢰성 테스트를 통과한 플래시 메모리 장치들만 출하(shipping)함으로써 소비자에게 불량 제품들이 판매되는 것을 방지할 수 있다.As described above, in the manufacturing method of the flash memory device of FIG. 1, the wafer 100 on which the dies 120 are formed is prepared (S110 ), and input/output tests, program tests, erase tests, and readout tests are performed for each of the dies 120. Reliability test including at least one or more is performed (S120), and dies 120 are classified into first to n-th grade dies 140-1, ..., 140-n according to the result of the reliability test. , 1 to n-1 to perform the program operation and the read operation for the cell in a bit mode per cell in the first to n-1 class dies (140-1, ..., 140-n-1) By loading each of the flash firmwares 160-1, ..., 160-n-1, all of the dies 120 with low reliability among the dies 120 formed on each wafer 100 are discarded or other It can be manufactured as a target flash memory device by adjusting only the capacity, not dedicated to the application. Accordingly, the manufacturing method of the flash memory device of FIG. 1 can improve the yield and productivity of the target flash memory device, thereby maximizing profit per wafer. Meanwhile, in FIGS. 1 to 3, the dies 120 of the wafer 100 are described as being classified into first to fourth grade dies 140-1, ..., 140-4 according to reliability test results. However, it should be understood that as the performance ranges to which the dies 120 of the wafer 100 belong are further subdivided, the grades of the dies 120 (eg, BIN grades) may be further subdivided. In addition, according to an embodiment, the method of manufacturing the flash memory device of FIG. 1 includes first to n-1 on first to n-1 grade dies 140-1, ..., 140-n-1 A third reliability test (eg, named Final Test Stage 3) that tests whether the flash firmwares 160-1, ..., 160-n-1 are properly loaded and operated may be additionally performed. . In this case, the manufacturing method of the flash memory device of FIG. 1 can prevent defective products from being sold to consumers by shipping only flash memory devices that have passed the third reliability test.

도 4는 도 1의 플래시 메모리 장치의 제조 방법이 제1 및 제2 신뢰성 테스트들의 결과에 따라 다이들을 제1 내지 제n 등급 다이들로 분류하는 일 예를 나타내는 순서도이고, 도 5는 도 1의 플래시 메모리 장치의 제조 방법이 제1 및 제2 신뢰성 테스트들의 결과에 따라 다이들을 제1 내지 제n 등급 다이들로 분류하는 일 예를 설명하기 위한 도면이다.FIG. 4 is a flowchart illustrating an example in which the method of manufacturing the flash memory device of FIG. 1 classifies dies into first to n-th grade dies according to results of first and second reliability tests, and FIG. 5 is a flowchart of FIG. 1. A diagram for describing an example of a method for manufacturing a flash memory device to classify dies into first to n-th grade dies according to the results of the first and second reliability tests.

도 4 및 도 5를 참조하면, 도 1의 플래시 메모리 장치의 제조 방법은 웨이퍼(100)의 다이(120)들 각각에 대해 입출력 테스트, 프로그램 테스트, 소거 테스트 및 독출 테스트 중 적어도 하나 이상을 포함하는 신뢰성 테스트를 수행하고, 상기 신뢰성 테스트의 결과에 따라 웨이퍼(100)의 다이(120)들을 제1 내지 제n 등급 다이들(140-1, ..., 140-n)로 분류할 수 있다. 다만, 설명의 편의를 위해, 도 4 및 도 5에서는 웨이퍼(100)의 다이(120)들이 신뢰성 테스트 결과에 따라 제1 내지 제4 등급 다이들(140-1, ..., 140-4)로 분류되는 것으로 가정하기로 한다. 4 and 5, the method of manufacturing the flash memory device of FIG. 1 includes at least one of input/output tests, program tests, erase tests, and read tests for each of the dies 120 of the wafer 100 A reliability test may be performed, and dies 120 of the wafer 100 may be classified into first to n-th grade dies 140-1, ..., and 140-n according to the result of the reliability test. However, for convenience of description, in FIGS. 4 and 5, dies 120 of wafer 100 are first to fourth grade dies 140-1, ..., 140-4 according to reliability test results. It is assumed to be classified as.

구체적으로, 도 1의 플래시 메모리 장치의 제조 방법은 다이(120)의 일부 블록들(예를 들어, 다이(120)의 첫 번째 블록 또는 마지막 블록을 포함)에 대해 제1 신뢰성 테스트를 수행(S210)하고, 상기 다이(120)가 제1 신뢰성 테스트를 통과했는지 여부를 판단(S220)할 수 있다. 이 때, 상기 다이(120)가 제1 신뢰성 테스트를 통과하지 못한 경우, 도 1의 플래시 메모리 장치의 제조 방법은 상기 다이(120)를 제4 등급 다이(140-4)로 분류(S300)할 수 있다. 이에, 도 1의 플래시 메모리 장치의 제조 방법은 상기 다이(120)를 정상 제품으로 사용 불가한 것으로 판단(즉, DR로 표시)하여 폐기할 수 있다. 반면에, 상기 다이(120)가 제1 신뢰성 테스트를 통과한 경우에는, 도 1의 플래시 메모리 장치의 제조 방법은 상기 다이(120)의 모든 블록들에 대해 제2 신뢰성 테스트를 수행(S230)할 수 있다. 상술한 바와 같이, 제2 신뢰성 테스트는 제1 신뢰성 테스트보다 가혹한 조건에서 수행될 수 있다. 예를 들어, 제1 신뢰성 테스트는 제1 동작 온도 하에서 제1 동작 속도로 수행되고, 제2 신뢰성 테스트는 제1 동작 온도보다 높은 제2 동작 온도 하에서 제1 동작 속도보다 빠른 제2 동작 속도로 수행될 수 있다. 이후, 도 1의 플래시 메모리 장치의 제조 방법은 상기 다이(120)에 대한 제2 신뢰성 테스트의 결과가 제1 성능 범위(FR)에 속하는지 여부를 판단(S240)할 수 있다. 이 때, 상기 다이(120)에 대한 제2 신뢰성 테스트의 결과가 제1 성능 범위(FR)에 속하는 경우, 도 1의 플래시 메모리 장치의 제조 방법은 상기 다이(120)를 제1 등급 다이(140-1)로 분류(S250)할 수 있다. 이에, 도 1의 플래시 메모리 장치의 제조 방법은 상기 다이(120)에 제1 플래시 펌웨어(160-1)를 로딩시켜 정상 제품으로 출하할 수 있다. 반면에, 상기 다이(120)에 대한 제2 신뢰성 테스트의 결과가 제1 성능 범위(FR)에 속하지 않는 경우, 도 1의 플래시 메모리 장치의 제조 방법은 상기 다이(120)에 대한 제2 신뢰성 테스트의 결과가 제2 성능 범위(SR)에 속하는지 여부를 판단(S260)할 수 있다. 이 때, 상기 다이(120)에 대한 제2 신뢰성 테스트의 결과가 제2 성능 범위(SR)에 속하는 경우, 도 1의 플래시 메모리 장치의 제조 방법은 상기 다이(120)를 제2 등급 다이(140-2)로 분류(S270)할 수 있다. 이에, 도 1의 플래시 메모리 장치의 제조 방법은 상기 다이(120)에 제2 플래시 펌웨어(160-2)를 로딩시켜 정상 제품으로 출하할 수 있다. 반면에, 상기 다이(120)에 대한 제2 신뢰성 테스트의 결과가 제2 성능 범위(SR)에 속하지 않는 경우, 도 1의 플래시 메모리 장치의 제조 방법은 상기 다이(120)에 대한 제2 신뢰성 테스트의 결과가 제3 성능 범위(TR)에 속하는지 여부를 판단(S280)할 수 있다. 이 때, 상기 다이(120)에 대한 제2 신뢰성 테스트의 결과가 제3 성능 범위(TR)에 속하는 경우, 도 1의 플래시 메모리 장치의 제조 방법은 상기 다이(120)를 제3 등급 다이(140-3)로 분류(S290)할 수 있다. 이에, 도 1의 플래시 메모리 장치의 제조 방법은 상기 다이(120)에 제3 플래시 펌웨어(160-3)를 로딩시켜 정상 제품으로 출하할 수 있다. 반면에, 상기 다이(120)에 대한 제2 신뢰성 테스트의 결과가 제3 성능 범위(TR)에 속하지 않는 경우, 도 1의 플래시 메모리 장치의 제조 방법은 상기 다이(120)를 제4 등급 다이(140-4)로 분류(S300)할 수 있다. 이에, 도 1의 플래시 메모리 장치의 제조 방법은 상기 다이(120)를 정상 제품으로 사용 불가한 것으로 판단(즉, DR로 표시)하여 폐기할 수 있다. 이와 같이, 도 1의 플래시 메모리 장치의 제조 방법은 웨이퍼(100)에 형성된 다이(120)들 중에서 신뢰성이 낮은 다이(120)들을 모두 폐기하거나 또는 다른 응용처로 전용하지 않고 용량만을 조절하여 대상 플래시 메모리 장치로 제조할 수 있다.Specifically, the manufacturing method of the flash memory device of FIG. 1 performs a first reliability test on some blocks of the die 120 (eg, including the first block or the last block of the die 120) (S210) ), and determine whether the die 120 has passed the first reliability test (S220 ). At this time, if the die 120 does not pass the first reliability test, the manufacturing method of the flash memory device of FIG. 1 classifies the die 120 as a fourth grade die 140-4 (S300). Can. Accordingly, the manufacturing method of the flash memory device of FIG. 1 may be discarded by determining that the die 120 is not usable as a normal product (that is, indicated by DR). On the other hand, when the die 120 passes the first reliability test, the manufacturing method of the flash memory device of FIG. 1 may perform a second reliability test on all blocks of the die 120 (S230). Can. As described above, the second reliability test may be performed under more severe conditions than the first reliability test. For example, the first reliability test is performed at a first operating speed under the first operating temperature, and the second reliability test is performed at a second operating speed faster than the first operating speed under a second operating temperature higher than the first operating temperature. Can be. Thereafter, the method of manufacturing the flash memory device of FIG. 1 may determine whether the result of the second reliability test for the die 120 falls within the first performance range FR (S240). At this time, when the result of the second reliability test for the die 120 falls within the first performance range FR, the manufacturing method of the flash memory device of FIG. 1 may replace the die 120 with the first grade die 140 It can be classified as -1) (S250). Accordingly, in the manufacturing method of the flash memory device of FIG. 1, the first flash firmware 160-1 may be loaded on the die 120 and shipped as a normal product. On the other hand, when the result of the second reliability test for the die 120 does not fall within the first performance range FR, the manufacturing method of the flash memory device of FIG. 1 is the second reliability test for the die 120 It may be determined whether the result of the second performance range (SR) (S260). At this time, when the result of the second reliability test for the die 120 falls within the second performance range SR, the manufacturing method of the flash memory device of FIG. 1 may replace the die 120 with the second grade die 140 It can be classified as -2) (S270). Thus, in the manufacturing method of the flash memory device of FIG. 1, the second flash firmware 160-2 may be loaded onto the die 120 and shipped as a normal product. On the other hand, when the result of the second reliability test for the die 120 does not fall within the second performance range SR, the manufacturing method of the flash memory device of FIG. 1 is the second reliability test for the die 120 It may be determined whether or not the result of the operation falls within the third performance range TR (S280). At this time, when the result of the second reliability test for the die 120 falls within the third performance range TR, the manufacturing method of the flash memory device of FIG. 1 replaces the die 120 with the third grade die 140 -3) can be classified (S290). Accordingly, in the manufacturing method of the flash memory device of FIG. 1, the third flash firmware 160-3 may be loaded onto the die 120 and shipped as a normal product. On the other hand, if the result of the second reliability test for the die 120 does not fall within the third performance range TR, the manufacturing method of the flash memory device of FIG. 1 may replace the die 120 with a fourth grade die ( 140-4). Accordingly, the manufacturing method of the flash memory device of FIG. 1 may be discarded by determining that the die 120 is not usable as a normal product (that is, indicated by DR). As described above, the manufacturing method of the flash memory device of FIG. 1 does not discard all of the die 120 having low reliability among the dies 120 formed on the wafer 100 or adjusts the capacity of the target flash memory without converting it to another application. It can be manufactured with a device.

본 발명은 플래시 메모리 장치의 제조 방법에 적용될 수 있다. 예를 들어, 본 발명은 임베디드 멀티미디어 카드(eMMC)의 제조 방법에 적용될 수 있다. 이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.The present invention can be applied to a method of manufacturing a flash memory device. For example, the present invention can be applied to a method of manufacturing an embedded multimedia card (eMMC). Although described above with reference to the embodiments of the present invention, those skilled in the art may variously modify and change the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. You will understand that you can.

100: 웨이퍼 120: 다이
140: 등급 다이 160: 플래시 펌웨어
180: 플래시 메모리 장치100: wafer 120: die
140: rating die 160: flash firmware
180: flash memory device

Claims (10)

복수의 다이(die)들이 형성된 웨이퍼(wafer)를 준비하는 단계;
상기 다이들 각각에 대해 입출력 테스트, 프로그램 테스트, 소거 테스트 및 독출 테스트 중 적어도 하나 이상을 포함하는 신뢰성 테스트를 수행하는 단계;
상기 신뢰성 테스트의 결과에 따라 상기 다이들을 제1 내지 제n(단, n은 2이상의 정수) 등급 다이들로 분류하는 단계; 및
상기 제1 내지 제n-1 등급 다이들에 상이한 셀 당 비트 모드(bit-per-cell mode)로 셀에 대한 프로그램 동작과 독출 동작을 수행하는 제1 내지 제n-1 플래시 펌웨어(flash firmware)들을 각각 로딩(loading)시키는 단계를 포함하고,
상기 신뢰성 테스트를 수행하는 단계는
상기 다이들 각각의 일부 블록(block)들에 대해서만 제1 신뢰성 테스트를 수행하는 단계; 및
상기 다이들 중에서 상기 제1 신뢰성 테스트를 통과한 대상 다이들 각각의 모든 블록들에 대해 제2 신뢰성 테스트를 수행하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 장치의 제조 방법.Preparing a wafer on which a plurality of dies are formed;
Performing a reliability test including at least one of an input/output test, a program test, an erase test, and a read test on each of the dies;
Classifying the dies into first to nth (where n is an integer greater than or equal to 2) grade dies according to a result of the reliability test; And
First to n-1 flash firmware performing a program operation and a read operation on a cell in a bit-per-cell mode different from the first to n-1 class dies And loading each of them.
The step of performing the reliability test is
Performing a first reliability test on only some blocks of each of the dies; And
And performing a second reliability test on all blocks of each of the target dies that have passed the first reliability test among the dies. 제 1 항에 있어서,
상기 제n 등급 다이는 폐기하는 단계를 더 포함하는 것을 특징으로 하는 플래시 메모리 장치의 제조 방법.According to claim 1,
The n-th grade die further comprising the step of discarding. 삭제delete 제 1 항에 있어서, 상기 일부 블록들은 상기 다이들 각각의 첫 번째 블록 또는 마지막 블록을 포함하는 것을 특징으로 하는 플래시 메모리 장치의 제조 방법.The method of claim 1, wherein the some blocks include a first block or a last block of each of the dies. 제 1 항에 있어서, 상기 제1 신뢰성 테스트는 제1 동작 속도로 수행되고, 상기 제2 신뢰성 테스트는 상기 제1 동작 속도보다 빠른 제2 동작 속도로 수행되는 것을 특징으로 하는 플래시 메모리 장치의 제조 방법.The method of claim 1, wherein the first reliability test is performed at a first operating speed, and the second reliability test is performed at a second operating speed faster than the first operating speed. . 제 1 항에 있어서, 상기 제1 신뢰성 테스트는 제1 동작 온도 하에서 수행되고, 상기 제2 신뢰성 테스트는 상기 제1 동작 온도보다 높은 제2 동작 온도 하에서 수행되는 것을 특징으로 하는 플래시 메모리 장치의 제조 방법.The method of claim 1, wherein the first reliability test is performed under a first operating temperature, and the second reliability test is performed under a second operating temperature higher than the first operating temperature. . 제 1 항에 있어서, 상기 다이들을 상기 제1 내지 제n 등급 다이들로 분류하는 단계는
상기 다이들 중에서 상기 제1 신뢰성 테스트를 통과하지 못한 비대상 다이들 각각을 상기 제n 등급 다이로 결정하는 단계; 및
상기 대상 다이들 각각의 상기 제2 신뢰성 테스트의 결과가 속하는 제1 내지 제n-1 성능 범위들에 기초하여 상기 대상 다이들 각각을 상기 제1 내지 제n-1 등급 다이들 중 하나로 결정하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 장치의 제조 방법.The method of claim 1, wherein classifying the dies into the first to n-th grade dies
Determining each of the dies that do not pass the first reliability test as the n-th grade die among the dies; And
Determining each of the target dies as one of the first to n-1 grade dies based on first to n-1 performance ranges to which the result of the second reliability test of each of the target dies belongs. Method for manufacturing a flash memory device comprising a. 제 7 항에 있어서, 상기 제1 내지 제n-1 등급 다이들은 상기 셀 당 비트 모드가 상이함에 따라 용량이 상이해진 동종의 플래시 메모리 장치들로 제조되는 것을 특징으로 하는 플래시 메모리 장치의 제조 방법.The method of claim 7, wherein the first to n-1th grade dies are made of the same type of flash memory devices having different capacities as the bit mode per cell is different. 제 8 항에 있어서, 상기 제1 등급 다이에 상기 제1 플래시 펌웨어가 로딩되어 제조된 제1 플래시 메모리 장치의 상기 용량이 가장 크고, 상기 제n-1 등급 다이에 상기 제n-1 플래시 펌웨어가 로딩되어 제조된 제n-1 플래시 메모리 장치의 상기 용량이 가장 작은 것을 특징으로 하는 플래시 메모리 장치의 제조 방법.10. The method of claim 8, wherein the capacity of the first flash memory device manufactured by loading the first flash firmware on the first class die is the largest, and the n-1 flash firmware is on the n-1 class die. A method of manufacturing a flash memory device, characterized in that the capacity of the loaded n-1 flash memory device is the smallest. 제 8 항에 있어서, 상기 플래시 메모리 장치들은 임베디드 멀티미디어 카드(embedded MultiMedia Card; eMMC)들인 것을 특징으로 하는 플래시 메모리 장치의 제조 방법.9. The method of claim 8, wherein the flash memory devices are embedded multimedia cards (eMMCs).
KR1020180149405A 2018-11-28 2018-11-28 Method of manufacturing a flash memory device KR102142678B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180149405A KR102142678B1 (en) 2018-11-28 2018-11-28 Method of manufacturing a flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180149405A KR102142678B1 (en) 2018-11-28 2018-11-28 Method of manufacturing a flash memory device

Publications (2)

Publication Number Publication Date
KR20200063564A KR20200063564A (en) 2020-06-05
KR102142678B1 true KR102142678B1 (en) 2020-08-07

Family

ID=71089197

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180149405A KR102142678B1 (en) 2018-11-28 2018-11-28 Method of manufacturing a flash memory device

Country Status (1)

Country Link
KR (1) KR102142678B1 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970072238A (en) * 1996-04-24 1997-11-07 김광호 Discrete Device Test Device
KR100402315B1 (en) * 2001-04-11 2003-10-22 미래산업 주식회사 Method for controling of multi-stacker for handler
JP2009514088A (en) * 2005-11-01 2009-04-02 サンディスク アイエル リミテッド Method, system, and computer readable code for testing flash memory
KR101262113B1 (en) * 2007-10-26 2013-05-14 (주)테크윙 Handling system for supporting die-test
KR100954913B1 (en) * 2007-11-29 2010-04-27 주식회사 동부하이텍 Method of manufacturing flash memory device
KR101301619B1 (en) * 2008-01-04 2013-08-29 (주)테크윙 Test supporting method, loading method, turn over buffer apparatus and carrier board turn apparatus of handling system for supporting test of die

Also Published As

Publication number Publication date
KR20200063564A (en) 2020-06-05

Similar Documents

Publication Publication Date Title
US8286055B2 (en) Nonvolatile memory device and method of operating the same
US20220276930A1 (en) Memory device with dynamic processing level calibration
US10140040B1 (en) Memory device with dynamic program-verify voltage calibration
Parnell et al. Modelling of the threshold voltage distributions of sub-20nm NAND flash memory
US7210077B2 (en) System and method for configuring a solid-state storage device with error correction coding
US11721399B2 (en) Memory system with dynamic calibration using a trim management mechanism
CN108682442B (en) Online testing and classifying method and testing system for different packaged flash memory chips
JP4864006B2 (en) Test apparatus and test method
US7730368B2 (en) Method, system and computer-readable code for testing of flash memory
US8069380B2 (en) Method, system and computer-readable code to test flash memory
JP6422510B2 (en) Threshold voltage analysis
US11107543B2 (en) Adjustment of read and write voltages using a space between threshold voltage distributions
US20140098615A1 (en) Latent slow bit detection for non-volatile memory
CN110211624B (en) Flash memory system and method for estimating bit error rate of NAND flash memory
CN108847267A (en) A kind of service life of flash memory test method based on error pattern
US11514992B2 (en) Method and apparatus for reading a flash memory device
CN101529518B (en) Method, system and computer-readable code for testing of flash memory
US10783978B1 (en) Read voltage-assisted manufacturing tests of memory sub-system
CN113207306A (en) Multiple bad block flags for block quality classification and product diversity in testing non-volatile memory
KR102142678B1 (en) Method of manufacturing a flash memory device
CN113990361A (en) Method of operating a non-volatile memory device
CN115470052A (en) Bad block detection method and device for memory chip and storage medium
CN115910168A (en) Fast reliability scan of memory devices
CN105304133A (en) 3D NAND flash voltage control method and device
US11520661B1 (en) Scheduling of data refresh in a memory based on decoding latencies

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant