KR102142236B1 - Wafer processing device for controlling semiconductor wafer shape & ultra-flatness - Google Patents

Wafer processing device for controlling semiconductor wafer shape & ultra-flatness Download PDF

Info

Publication number
KR102142236B1
KR102142236B1 KR1020200003486A KR20200003486A KR102142236B1 KR 102142236 B1 KR102142236 B1 KR 102142236B1 KR 1020200003486 A KR1020200003486 A KR 1020200003486A KR 20200003486 A KR20200003486 A KR 20200003486A KR 102142236 B1 KR102142236 B1 KR 102142236B1
Authority
KR
South Korea
Prior art keywords
polishing pad
silicon wafer
wafer
polishing
contact
Prior art date
Application number
KR1020200003486A
Other languages
Korean (ko)
Inventor
이경환
Original Assignee
(주)제이쓰리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)제이쓰리 filed Critical (주)제이쓰리
Priority to KR1020200003486A priority Critical patent/KR102142236B1/en
Application granted granted Critical
Publication of KR102142236B1 publication Critical patent/KR102142236B1/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/10—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for single side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B57/00—Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents
    • B24B57/02—Devices for feeding, applying, grading or recovering grinding, polishing or lapping agents for feeding of fluid, sprayed, pulverised, or liquefied grinding, polishing or lapping agents

Abstract

The present invention is to provide an ultra-flatness shape control wafer processing apparatus configured to minimize an occurrence of a warpage phenomenon during transfer of a wafer with an IC chip arranged thereon, or a contact area of the wafer. The present invention comprises: a platen (10) having a polishing pad (11) attached to an upper surface thereof, and rotating; and a polishing head (20) wherein at least one polishing head (20) is mounted on an upper side of the polishing pad (11) supporting a silicon wafer, and applying pressure to the silicon wafer while rotating so that the silicon wafer is in contact with a surface of the polishing pad (11). The polishing head (20) is configured to move a position of the silicon wafer so that the rotation center of the silicon wafer reciprocates from the surface of the polishing pad (11) to an edge of the same, and accordingly, form a carrier wafer (CW) forming a groove (H) concave in the center of the surface of the silicon wafer. The present invention is capable of stably and effectively processing the carrier wafer in order to prevent the occurrence of the warpage phenomenon during transfer of the wafer with the IC chip arranged thereon and minimizing a contact area of the wafer.

Description

초평탄화 형상제어 웨이퍼 가공장치{WAFER PROCESSING DEVICE FOR CONTROLLING SEMICONDUCTOR WAFER SHAPE ＆ ULTRA-FLATNESS}WAF PROCESSING DEVICE FOR CONTROLLING SEMICONDUCTOR WAFER SHAPE & ULTRA-FLATNESS}

본 발명은 반도체 IC 칩을 제작하는 공정이 Multi-다층구조로 적층됨에 따른 응력, 사후 변형 및 휨 현상에 대응하는 초평탄화 Prime Wafer 및 MEMS(Micro Electro-Mechanical systems)공정에 사용되는 초평탄화 Thin Wafer를 가공하는 장치에 관한 것이며, SOI (Silicon On Insulator), SOG(Silicon On Glass) Wafer 제작시 핸들 웨이퍼(Handle Wafer / Sub-Strate Wafer) 및 IC 칩 공정이 완료되어진 웨이퍼(Wafer)의 안전한 이송 및 핸들링(handling)을 목적으로 후공정(Packaging)에서 사용되는 캐리어 웨이퍼(Carrier Wafer)의 가공 장치로서, 화학적 기계연마 방식을 적용하여 실리콘 웨이퍼의 진원형태를 갖춘 초평탄화 반도체 웨이퍼를 가공하는 형상 제어 가공장치에 관한 것이다. The present invention is an ultra-flattening Prime Wafer and a super-flattening thin wafer used in MEMS (Micro Electro-Mechanical Systems) processes that respond to stress, post-strain and warpage as the process of manufacturing a semiconductor IC chip is stacked in a multi-layer structure. It relates to a device for processing, and when transferring SOI (Silicon On Insulator), SOG (Silicon On Glass) wafers, safe wafer transfer and handling wafers (Handle Wafer / Sub-Strate Wafer) and IC chip processing are completed. As a processing device for carrier wafers used in packaging for the purpose of handling, it is a shape control process that processes ultra-planarized semiconductor wafers with a circular shape of silicon wafers by applying a chemical mechanical polishing method. It is about the device.

더욱 상세하게는 웨이퍼 접합(Bonding)을 통한 핸들(handle) 및 캐리어(Carrier)웨이퍼는 진원형태를 갖춘 초평탄화 웨이퍼 가공장치를 필요하며, Wafer 박막화(Thinning)공정을 통해 두께가 0.1㎛ ~ 50㎛까지 얇아지면서 디바이스 웨이퍼(Device Wafer)의 박막화 가공 및 이송 시 휨, 박리 현상 및 불량 발생을 최소화하기 위한 웨이퍼(Wafer)를 가공하는 장치에 관한 것으로서 진원형상의 가운데 부분이 오목한 형태의 초평탄화 형상제어 웨이퍼 가공장치에 관한 것이다. More specifically, the handle and carrier wafer through wafer bonding require an ultra-flattening wafer processing device with a round shape, and the thickness is 0.1㎛ to 50㎛ through the wafer thinning process. It is a device for processing wafers to minimize warpage, delamination and defects during thinning and transfer of device wafers as thin as possible, and it controls ultra-flattened shape with a concave shape in the middle of the round shape It relates to a wafer processing apparatus.

전자기기의 소형화, 고집적화, Multi-다층구조의 Device에 대응하는 평탄도와 외곡 없는 진원도를 갖춘 웨이퍼 박막화(wafer thinning)가 요구되면서 실리콘 웨이퍼의 가공기술의 중요성이 커지고 있다.The importance of silicon wafer processing technology is increasing as wafer thinning with flatness and unevenness and roundness corresponding to the miniaturization, high integration, and multi-layered devices of electronic devices is required.

최근 반도체 및 LED 분야에서 소자의 성능과 집적도를 높이기 위해 칩에 미세한 구멍(via)을 뚫고, 두 개 이상의 칩을 3차원(수직)으로 적층한 뒤 구멍 내부에 전도성 물질을 충전시켜 관통 전극으로 연결하는 TSV(through silicon via) 기술이 적용되고 있다.Recently, in the semiconductor and LED fields, micro holes are drilled in the chip to increase the performance and integration of devices, and two or more chips are stacked in three dimensions (vertical), and then filled with a conductive material inside the hole to connect through electrodes. Through silicon via (TSV) technology is applied.

TSV 공정은 일반적으로 화학적 식각법을 활용해 웨이퍼에 칩을 관통하는 구멍을 뚫은 후 전극 형성을 위해 구리 도금을 하는데, 이 과정에서 웨이퍼와 웨이퍼를 수직으로 정렬한 뒤 뚫려 있는 구멍 사이로 전극을 형성하려면 웨이퍼를 얇게 갈아내는 박막화(thinning) 공정이 필요하다.The TSV process generally uses chemical etching to punch a hole through the chip on the wafer, followed by copper plating to form an electrode. In this process, to align the wafer and wafer vertically, and then to form an electrode between the holes A thinning process is required to thin the wafer.

이러한 박막화 공정을 통해 웨이퍼의 두께가 50㎛까지 얇아지면 휨(warpage) 및 뒤틀림 문제와 핸들링(handling)의 어려움이 있고, 아울러 웨이퍼의 구멍(via)에 실리콘이 아닌 이종 물질로 채워져 외부의 기계적인 충격에 매우 취약한 구조를 가지고 있기 때문에 캐리어 웨이퍼에 담아 이송하는 등 취급에 주의해야 함에 따라 아래 표1에서와 같이 진행하게 된다.When the thickness of the wafer is reduced to 50㎛ through this thinning process, there is a warpage and warping problem and difficulty in handling, and the wafer via is filled with a non-silicon heterogeneous material, resulting in external mechanical impact. Because it has a very vulnerable structure, it proceeds as shown in Table 1 below, as care must be taken in handling such as transporting it on a carrier wafer.

[표 1][Table 1]

Figure 112020002815978-pat00001
Figure 112020002815978-pat00001

그런데 종래의 웨이퍼는 중심부위가 높기 때문에 IC 칩이 배열된 웨이퍼와 접촉되는 면적이 좁아 Thinning 과정에서 가장자리(Edge) 부분에서 아래 표2에서와 같이 소자의 화학적, 물리적, 열적 파손(failure)이나 결함 및 수율 손실의 위험이 매우 큰 문제점이 있다.However, the conventional wafer has a high center of gravity, so the area of contact with the wafer on which the IC chip is arranged is small, so in the thinning process, the edge portion of the device has chemical, physical and thermal failures or defects as shown in Table 2 below. And there is a problem that the risk of yield loss is very large.

[표 2][Table 2]

Figure 112020002815978-pat00002
Figure 112020002815978-pat00002

한편, 화학적기계연마(Chemical Mechanical Polishing : CMP) 장치는 플래튼(platen)에 부착된 고분자 물질계열의 폴리싱 패드(polishing pad) 위에 연마용 슬러리(slurry) 입자를 주입하고, 폴리싱 패드에 폴리싱 헤드에 부착된 시료를 압착한 상태로 연마 속도 분포를 균일하게 하기 위해 회전시켜 폴리싱 패드와 시료의 표면을 마찰함으로써 시료의 표면층을 효율적으로 연마하는 장치이다.On the other hand, a chemical mechanical polishing (CMP) device injects polishing slurry particles onto a polishing pad of a polymer material attached to a platen and injects a polishing head into the polishing pad. This is a device that efficiently polishes the surface layer of the sample by rotating the attached sample in a compressed state to make the polishing rate distribution uniform and rubbing the polishing pad and the surface of the sample.

이러한 화학적기계연마 장치에서 연마 효율의 주요한 매개변수는 연마 압력, 미끄럼 속도(sliding speed: 시료와 폴리싱 패드의 상대속도), 슬러리의 유량 및 시료와 폴리싱 패드 계면의 온도 및 이때 Wafer 각각의 위치(Site Flatness)별 가공량에 의한 평탄도와 진원도에 따른 나노메타 단위에서의 일그러짐 아래 표 3 및 표 4에서와 같이 Nanotopography 등으로 나타난다.The main parameters of polishing efficiency in this chemical mechanical polishing apparatus are polishing pressure, sliding speed (relative speed of sample and polishing pad), flow rate of slurry and temperature of sample and polishing pad interface and position of each wafer (Site Flatness) Distortion in nanometa unit by flatness and roundness by processing amount by nanotopography as shown in Table 3 and Table 4 below.

[표 3][Table 3]

<Nano-Topography><Nano-Topography>

Figure 112020002815978-pat00003
Figure 112020002815978-pat00003

[표 4][Table 4]

Figure 112020002815978-pat00004
Figure 112020002815978-pat00004

또한, 화학적기계연마의 화학적 매커니즘은 SiO2의 경우 표면이 슬러리에 접촉하면 연삭되기 쉬운 수화물인 Si(OH)4로 변질되고, 이 수화물이 실리카 연마 입자에 의해 연삭된다.In addition, the chemical mechanism of chemical mechanical polishing is changed to Si(OH) 4 which is a hydrate that is easy to grind when the surface is in contact with the slurry in the case of SiO 2 , and this hydrate is ground by silica abrasive particles.

여기서 상술한 배경기술 또는 종래기술은 본 발명자가 보유하거나 본 발명을 도출하는 과정에서 습득한 정보로서 본 발명의 기술적 의의를 이해하는데 도움이 되기 위한 것일 뿐, 본 발명의 출원 전에 이 발명이 속하는 기술분야에서 널리 알려진 기술을 의미하는 것은 아님을 밝힌다.The above-described background technology or prior art is only to help the inventors understand the technical significance of the present invention as information possessed or acquired in the process of deriving the present invention, and the technology to which the present invention belongs prior to the filing of the present invention It is said that this does not mean a technique widely known in the field.

KRKR 10-181916210-1819162 B1(2018.01.10)B1 (2018.01.10) KRKR 10-2016-000005410-2016-0000054 A(2016.01.04)A (2016.01.04) KRKR 10-161731610-1617316 B1(2016.04.26)B1 (2016.04.26) KRKR 10-027528110-0275281 B1(2000.09.20)B1(2000.09.20) KRKR 10-077323210-0773232 B1(2007.10.29)B1 (2007.10.29)

이에 본 발명자는 상술한 제반 사항을 종합적으로 고려하면서 기존의 웨이퍼가 지닌 기술적 한계 및 문제점을 해결하려는 발상으로, MEMS(Micro Electro-Mechanical systems)용 ULTRA-FLATNESS Wafer, SOI (Silicon On Insulator), SOG(Silicon On Glass) Wafer의 기판으로 사용되는 핸들 웨이퍼(Handle Wafer / Sub-Strate Wafer) IC 칩이 배열된 웨이퍼의 이송 중 휨 현상을 방지하고, 아울러 웨이퍼와 웨이퍼가 접촉되는 면적을 최대화하기 위해 평탄하거나 1㎛이내의 오목 형태의 웨이퍼를 화학적기계연마 방식을 적용하여 안정적이고 효율적으로 가공할 수 있는 캐리어 웨이퍼 가공장치를 개발하고자 각고의 노력을 기울여 부단히 연구하던 중 그 결과로써 본 발명을 창안하게 되었다.Accordingly, the present inventor comprehensively considers the above-mentioned matters, and is an idea to solve the technical limitations and problems of the existing wafers. ULTRA-FLATNESS Wafer for MEMS (Micro Electro-Mechanical Systems), SOI (Silicon On Insulator), SOG (Silicon On Glass) Flat to maximize the area where wafers and wafers are in contact, while also preventing warpage during transfer of wafers with a handle wafer/sub-strate wafer IC chip. Alternatively, the present invention was devised as a result of continuous research and efforts to develop a carrier wafer processing device capable of stably and efficiently processing a concave wafer within 1 μm by applying a chemical mechanical polishing method. .

따라서 본 발명이 해결하고자 하는 기술적 과제 및 목적은 캐리어 웨이퍼를 가공하는 폴리싱 패드의 테두리를 이용하여 캐리어 웨이퍼의 표면을 곡면으로 가공할 수 있도록 하여 효율적이고 안정적인 가공은 물론 오목 웨이퍼를 통한 웨이퍼의 이송 중 휨 현상을 방지 및 접촉 면적을 최소화 할 수 있도록 하는 데 있는 것이다.Therefore, the technical problem and the object to be solved by the present invention is to allow the surface of the carrier wafer to be processed into a curved surface by using the rim of a polishing pad for processing the carrier wafer, as well as efficient and stable processing as well as transferring the wafer through the concave wafer. This is to prevent bending and minimize contact area.

여기서 본 발명이 해결하고자 하는 기술적 과제 및 목적은 이상에서 언급한 기술적 과제 및 목적으로 국한하지 않으며, 언급하지 않은 또 다른 기술적 과제 및 목적들은 아래의 기재로부터 당업자가 명확하게 이해할 수 있을 것이다.Here, the technical problems and objects to be solved by the present invention are not limited to the technical problems and objectives mentioned above, and other technical problems and objectives not mentioned will be clearly understood by those skilled in the art from the following description.

상술한 바와 같은 목적을 달성 및 기술적 과제를 해결하기 위한 본 발명의 실시 태양(aspect)에 따른 구체적 수단은, 상면에 신축성 있는 폴리싱 패드(polishing pad)가 부착되고, 회전하는 플래튼(platen), 상기 플래튼의 상측에 적어도 하나 이상이 장치되고, 실리콘 웨이퍼(wafer)를 지지 및 상기 폴리싱 패드의 표면에 접촉되도록 압력을 가하면서 회전하는 폴리싱 헤드(polishing head) 및 상기 폴리싱 패드의 표면에 슬러리(slurry)를 공급하는 슬러리 공급부(slurry feed)를 포함하여 채용하며, 상기 폴리싱 패드의 표면에 상기 실리콘 웨이퍼를 접촉시킨 상태로 상기 슬러리 공급부에서 슬러리를 공급하여 상기 실리콘 웨이퍼의 표면에 화학적 반응을 유도하면서 상기 플래튼과 상기 폴리싱 헤드를 상대회전운동시켜 개질된 상기 실리콘 웨이퍼의 표면을 기계적으로 제거하여 오목한 형태로 형성하는 것을 특징으로 하는 반도체 제조용 캐리어 웨이퍼 가공장치를 제시한다.A specific means according to an aspect of the present invention for achieving the above object and solving the technical problem, a flexible polishing pad (polishing pad) is attached to the upper surface, the rotating platen (platen), At least one device is mounted on an upper side of the platen, and a polishing head rotating while applying pressure to support a silicon wafer and contacting the surface of the polishing pad and slurry on the surface of the polishing pad ( Slurry feed is used to supply a slurry), and the slurry is supplied from the slurry supply unit while the silicon wafer is in contact with the surface of the polishing pad while inducing a chemical reaction on the surface of the silicon wafer. The present invention provides a carrier wafer processing apparatus for semiconductor manufacturing, wherein the surface of the modified silicon wafer is mechanically removed by forming a concave shape by relatively rotating the platen and the polishing head.

이로써 본 발명은 IC 칩이 배열되는 웨이퍼의 이송 중 휨 현상을 방지 및 접촉 면적을 최소화하기 위한 오목 웨이퍼를 안정적이고 효율적으로 가공할 수 있다.Thus, the present invention can stably and efficiently process the concave wafer for preventing warpage and minimizing the contact area during transfer of the wafer where the IC chip is arranged.

또한, 본 발명의 바람직한 실시 태양(aspect)으로 상기 폴리싱 헤드는, 상기 실리콘 웨이퍼의 회전 중심이 상기 폴리싱 패드의 회전 중심에서 가장자리(edge)까지 사이를 왕복 운동하도록 위치를 이동시켜서 상기 실리콘 웨이퍼의 표면 중심부에 오목하게 파인 홈을 형성할 수 있다.In addition, in a preferred embodiment of the present invention, the polishing head moves the position so that the rotational center of the silicon wafer reciprocates from the rotational center of the polishing pad to an edge, and thus the surface of the silicon wafer. A concave groove can be formed in the center.

또한, 본 발명의 바람직한 실시 태양(aspect)으로 상기 폴리싱 헤드는, 상기 실리콘 웨이퍼의 회전 중심이 상기 폴리싱 패드의 회전 중심과 가까워질수록 이동 속도는 점차 빨라지고, 상기 실리콘 웨이퍼가 상기 폴리싱 패드의 표면에 접촉되도록 가압하는 힘은 점차 약해지며, 상기 실리콘 웨이퍼의 회전 중심이 상기 폴리싱 패드의 가장자리와 가까워질수록 이동 속도는 점차 느려지고, 상기 실리콘 웨이퍼가 상기 폴리싱 패드의 표면에 접촉되도록 가압하는 힘은 점차 강해질 수 있다.In addition, in a preferred embodiment of the present invention (aspect), the polishing head, as the rotational center of the silicon wafer is closer to the rotational center of the polishing pad, the movement speed is gradually increased, and the silicon wafer is attached to the surface of the polishing pad. The force to press the contact is gradually weakened, the movement speed becomes slower as the rotational center of the silicon wafer approaches the edge of the polishing pad, and the force to press the silicon wafer to contact the surface of the polishing pad is gradually stronger. Can be.

또한, 본 발명의 바람직한 실시 태양(aspect)으로 상기 폴리싱 패드는, 상기 슬러리의 유동을 원활하게 하는 기공(open pores) 및 상기 실리콘 웨이퍼의 표면으로부터 반응물을 제거하는 융기(cell walls)가 형성될 수 있다. 상기 융기는 바둑판 형상과 같은 패턴을 가지도록 할 수 있다. In addition, in the preferred embodiment of the present invention (aspect), the polishing pad may be formed with pores (open pores) to facilitate the flow of the slurry and cell walls to remove reactants from the surface of the silicon wafer. have. The elevation may have a pattern such as a checkerboard shape.

또한, 본 발명의 바람직한 실시 태양(aspect)은, 상기 플래튼의 상측에 장치되고, 상기 폴리싱 패드의 표면을 연마하여 글레이징(glazing) 및 불균일한 변형을 억제하며, 그 기공에 끼이는 불순물을 외부로 밀어내는 작용을 하고, 상기 슬러리를 일정하게 분산시키는 역할을 하는 패드 컨디셔너(pad conditioner)를 더 포함하여 구성될 수 있다.In addition, a preferred embodiment of the present invention (aspect) is mounted on the upper side of the platen, and polishes the surface of the polishing pad to suppress glazing and non-uniform deformation, and impurity trapped in the pores outside It may be configured to further include a pad conditioner that functions to push the furnace and serves to uniformly disperse the slurry.

상기와 같은 목적의 달성과 기술적 과제를 해결하기 위한 수단 및 구성을 갖춘 본 발명은, IC 칩이 배열되는 웨이퍼의 이송 중 휨 현상을 방지 및 접촉 면적을 최소화하기 위한 오목 웨이퍼를 안정적이고 효율적으로 가공할 수 있다.The present invention, provided with means and configurations for achieving the above object and solving technical problems, stably and efficiently processes a concave wafer for preventing warpage and minimizing contact area during transfer of a wafer on which an IC chip is arranged. can do.

즉, 화학적기계연마(Chemical Mechanical Polishing) 방식을 적용하여 가공 대상물인 실리콘 웨이퍼의 표면 중심부에 오목하게 파인 홈을 형성함으로써 오목한 용기 형태의 캐리어 웨이퍼를 제조할 수 있으며, 이렇게 만들어진 캐리어 웨이퍼는 반도체 패키지 공정에서 얇아진 웨이퍼의 접촉 면적을 최소화하면서 안정적으로 담을 수 있어 이송 중 휨 현상을 방지함은 물론 소자의 화학적, 물리적, 열적 파손(failure)이나 결함 및 수율 손실의 위험을 줄일 수 있다.That is, by applying a chemical mechanical polishing (Chemical Mechanical Polishing) method to form a concave groove in the center of the surface of the silicon wafer to be processed to manufacture a concave container-shaped carrier wafer, the carrier wafer made in this way is a semiconductor package process Since it can be stably contained while minimizing the contact area of the thinned wafer, it can prevent warpage during transfer and reduce the risk of chemical, physical and thermal failure or defects and yield loss of the device.

여기서 본 발명의 효과들은 이상에서 언급한 효과들로 국한하지 않으며, 언급하지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자가 명확하게 이해할 수 있을 것이다.Here, the effects of the present invention are not limited to the above-mentioned effects, and other effects not mentioned will be clearly understood by those skilled in the art from the description of the claims.

도 1은 본 발명의 실시 예에 따른 초평탄화 형상제어 웨이퍼 가공장치를 개략적으로 나타낸 사시도이다
도 2는 본 발명의 실시 예에 따른 초평탄화 형상제어 웨이퍼 가공장치를 개략적으로 나타낸 평면도이다
도 3은 본 발명의 실시 예에 따른 반도체 제조용 캐리어 웨이퍼 가공장치의 구성요소 중 폴리싱 패드를 개략적으로 나타낸 부분 확대단면도이다.
도 4는 본 발명의 실시 예에 따른 반도체 제조용 캐리어 웨이퍼 가공장치의 작동 원리를 설명하기 위한 국부 측단면도이다.
도 5는 본 발명에서 폴리싱 패드를 보인 요부 확대 단면도이다.
도 6은 본 발명의 또 다른 실시 예에 따른 반도체 제조용 캐리어 웨이퍼 가공장치를 전체적으로 나타낸 사시도이다.
도 7은 본 발명의 실시 예에 의해 제조된 캐리어웨이퍼에 IC 칩 Wafer가 올려지는 상태를 도시한 단면도이다.1 is a perspective view schematically showing an ultra-flattening shape control wafer processing apparatus according to an embodiment of the present invention
2 is a plan view schematically showing an ultra-flattening shape control wafer processing apparatus according to an embodiment of the present invention
3 is a partially enlarged cross-sectional view schematically showing a polishing pad among components of a semiconductor wafer carrier processing apparatus according to an embodiment of the present invention.
4 is a partial side cross-sectional view for explaining the operating principle of the semiconductor wafer carrier manufacturing apparatus according to an embodiment of the present invention.
5 is an enlarged cross-sectional view of a main portion showing a polishing pad in the present invention.
6 is a perspective view showing an overall carrier wafer processing apparatus for semiconductor manufacturing according to another embodiment of the present invention.
7 is a cross-sectional view showing a state where an IC chip wafer is mounted on a carrier wafer manufactured by an embodiment of the present invention.

이하, 본 발명에 따른 실시 예를 첨부된 도면을 참조하여 보다 구체적으로 설명한다.Hereinafter, embodiments of the present invention will be described in more detail with reference to the accompanying drawings.

이에 앞서, 후술하는 용어들은 본 발명에서의 기능을 고려하여 정의된 것으로서, 이는 본 발명의 기술적 사상에 부합되는 개념과 당해 기술분야에서 통용 또는 통상적으로 인식되는 의미로 해석하여야 함을 명시한다.Prior to this, terms to be described later are defined in consideration of the functions in the present invention, which clearly indicates that they should be interpreted in terms of concepts consistent with the technical spirit of the present invention and commonly recognized or commonly recognized in the art.

또한, 본 발명과 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.In addition, if it is determined that a detailed description of known functions or configurations related to the present invention may obscure the subject matter of the present invention, the detailed description will be omitted.

여기서 첨부된 도면들은 기술의 구성 및 작용에 대한 설명과, 이해의 편의 및 명확성을 위해 일부분을 과장하거나 간략화하여 도시한 것으로, 각 구성요소가 실제의 크기 및 형태와 정확하게 일치하는 것은 아님을 밝힌다.Here, the attached drawings are exaggerated or simplified for explaining the structure and operation of the technology and for convenience and clarity of understanding, and it is revealed that each component does not exactly match the actual size and shape.

아울러 본 명세서에서 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함하는 의미이며, 어떤 부분이 어떤 구성요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.In addition, the term and/or in the present specification is meant to include a combination of a plurality of related described items or any one of a plurality of related described items, and when a part includes a certain component, this is a particularly opposite description. It does not mean that other components are excluded as long as there is no other component.

즉, 본 명세서에서 설시하는 특징, 개수, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 의미하는 것이지, 하나 또는 그 이상의 다른 특징들이나 개수, 단계 동작 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하지 않는 것으로 이해해야 한다.That is, it means that a feature, number, step, operation, component, part, or combination thereof described in the present specification exists, and one or more other features or number, step operation component, part, or combination thereof. It should be understood that it does not exclude the possibility of the existence or addition of things.

아울러 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.In addition, each step may take place differently from the specified order, unless a specific order is explicitly stated in the context. That is, each step may occur in the same order as specified, may be performed substantially simultaneously, or may be performed in the reverse order.

이외에도 "부" 및 "유닛"의 용어에 대한 의미는 시스템에서 목적하는 적어도 하나의 기능이나 어느 일정한 동작을 처리하는 단위 또는 역할을 하는 모듈 형태를 의미하며, 이는 하드웨어나 소프트웨어 혹은 하드웨어 및 소프트웨어의 결합 등을 통한 수단이나 독립적인 동작을 수행할 수 있는 디바이스 또는 어셈블리 등으로 구현할 수 있다.In addition, the meanings of the terms "unit" and "unit" mean a module type that serves as a unit or role for processing at least one function or a certain operation desired in the system, which is hardware or software or a combination of hardware and software. It can be implemented as a device or an assembly capable of performing an independent operation or a means through the back.

그리고 상단, 하단, 상면, 하면, 또는 상부, 하부, 상측, 하측, 전후, 좌우 등의 용어는 각 구성요소에 있어 상대적인 위치를 구별하기 위해 편의상 사용한 것이다. 예를 들어, 도면상의 위쪽을 상부로 아래쪽을 하부로 명명하거나 지칭하고, 길이 방향을 전후 방향으로, 폭 방향을 좌우 방향으로 명명하거나 지칭할 수 있다.And terms such as top, bottom, top, bottom, or top, bottom, top, bottom, front and rear, left and right are used for convenience to distinguish the relative position of each component. For example, the upper side of the drawing may be named or referred to as the upper portion and the lower portion as the lower portion, and the longitudinal direction may be referred to or referred to as the front-rear direction and the width direction as the left-right direction.

또한, 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는 데 사용될 수 있다. 즉, 제1, 제2 등의 용어는 단지 하나의 구성요소를 다른 구성요소와 구별하는 목적으로 사용될 수 있다. 예를 들어, 제1 구성요소는 본 발명의 보호범위를 벗어나지 않는 한에서 제2 구성요소로 명명할 수 있고, 또 제2 구성요소도 제1 구성요소로 명명할 수도 있다.In addition, terms such as first and second may be used to describe various components. That is, terms such as first and second may be used only for the purpose of distinguishing one component from another component. For example, the first component may be referred to as a second component without departing from the scope of protection of the present invention, and the second component may also be referred to as a first component.

도 1 내지 도 7에 도시된 바와 같이 본 발명의 실시 예에 따른 반도체 제조용 캐리어 웨이퍼 가공장치는 크게 플래튼(10), 폴리싱 패드(11), 폴리싱 헤드(20)를 포함하고 있다.1 to 7, the carrier wafer processing apparatus for semiconductor manufacturing according to an embodiment of the present invention includes a platen 10, a polishing pad 11, and a polishing head 20.

그리고 폴리싱 헤드(20)는 도 4에 도시된 바와 같이 왕복 이동에 따른 스트로크를 고려하여 폴리싱 패드(11)의 중심에서 사방으로 다수 배치할 수 있고, 별도의 센서에 의해 각각의 이동 경로, 궤적, 위치 등을 감지하여 간섭없이 작동할 수 있다.And the polishing head 20 may be arranged in multiple directions from the center of the polishing pad 11 in consideration of the stroke according to the reciprocating movement, as shown in Figure 4, each movement path, trajectory by a separate sensor, It can operate without interference by detecting the location, etc.

바람직하게는 폴리싱 패드(11)의 표면에 대해 4개의 폴리싱 헤드(20)가 배열되도록 한다.Preferably, four polishing heads 20 are arranged with respect to the surface of the polishing pad 11.

또한, 도 6에 도시된 바와 같이 슬러리 공급부(30) 및 패드 컨디셔너(40)를 더 포함하여 구성될 수도 있다.Also, as shown in FIG. 6, the slurry supply unit 30 and the pad conditioner 40 may be further included.

플래튼(10)은 원반형 테이블 형태로 형성되어 있고, 구동 모터 등에 의해 일정한 방향으로 회전할 수 있도록 장치되어 있다.The platen 10 is formed in the form of a disc-shaped table, and is configured to rotate in a constant direction by a driving motor or the like.

즉, 구동 모터의 동작시 회전축을 통해 플래튼(10)을 정방향 또는 역방향 회전되도록 할 수 있다.That is, when the driving motor is operated, the platen 10 may be rotated forward or backward through the rotation axis.

폴리싱 패드(11)는 탄성 또는 신축성 있는 형태로 이루어져 원판형 테이블 형태의 플래튼(10)의 상면에 그 외형이 동일한 형태를 가지며 일체형으로 부착되어 있다.The polishing pad 11 is formed of an elastic or elastic shape, and has the same shape on the upper surface of the platen table-shaped platen 10 and is integrally attached.

그리고 폴리싱 패드(11)는 슬러리 공급부(30)에서 공급되는 슬러리(31)의 유동을 원활하게 하는 기공(12)과 가공 대상물인 실리콘 웨이퍼(W)의 표면으로부터 반응물을 제거하는 융기(13)가 바둑판식 패턴을 이루며 형성되어 있다.And the polishing pad 11 has pores (12) to facilitate the flow of the slurry (31) supplied from the slurry supply section (30) and a ridge (13) to remove reactants from the surface of the silicon wafer (W) to be processed. It is formed in a tiled pattern.

여기서 폴리싱 패드(11)는 경질 폴리우레탄이나 폴리우레탄이 함침 혹은 코팅된 부직 폴리에스테르 펠트로 이루어진 것을 적용할 수 있다.Here, the polishing pad 11 may be made of a hard polyurethane or a non-woven polyester felt impregnated or coated with polyurethane.

폴리싱 헤드(20)는 하면에 가공 대상물인 실리콘 웨이퍼(W)를 장착하여 지지 및 폴리싱 패드(11)의 표면에 접촉되도록 일정한 압력을 가하면서 일정한 방향으로 회전 및 일정한 진폭만큼 이동하며, 플래튼(10)의 상측에 4개로 장치되어 있다.The polishing head 20 is mounted on the lower surface of the object to be processed by mounting the silicon wafer W, while applying a constant pressure to contact the surface of the support and polishing pad 11, rotates in a certain direction and moves by a certain amplitude, and the platen ( There are four devices on the upper side of 10).

그리고 폴리싱 헤드(20)는 실리콘 웨이퍼(W)의 가공 시 발생하는 미세한 진동이나 기울어짐을 흡수하고 완화시켜 그 구동축에 가해진 힘을 실리콘 웨이퍼(W)의 전면에 고르게 분산시키는 탄성막이나 탄성층 또는 에어 실린더 중 어느 하나로 이루어진 압력블록(21)이 구비되어 있고, 이 압력블록(21)의 하부에는 실리콘 웨이퍼(W)의 위치를 고정시켜 이탈을 방지하는 흡착 패드와 리테이너링으로 이루어진 템플레이트(22)가 장착되어 있다.In addition, the polishing head 20 absorbs and alleviates minute vibrations or inclinations generated during the processing of the silicon wafer W, and elastic films or elastic layers or air that evenly distribute the force applied to the driving shaft on the front surface of the silicon wafer W. A pressure block 21 made of any one of the cylinders is provided, and a template 22 made of an adsorption pad and retainer to prevent separation by fixing the position of the silicon wafer W is provided below the pressure block 21. It is equipped.

즉, 폴리싱 헤드(20)는 폴리싱 패드(11)의 지름에 비해 작은 지름의 실리콘 웨이퍼(W)를 템플레이트(22)에 탑재하고, 외부로부터 회전 구동력을 전달받고 압력블록(21)의 압력조절을 통해 폴리싱 패드(11)의 표면에 접촉되도록 가압하면서 회전하고, 동시에 일정한 진폭이나 스트로크만큼 오실레이션 운동을 하는 별도의 아암에 의해 왕복 이동한다.That is, the polishing head 20 mounts a silicon wafer W of a smaller diameter than the diameter of the polishing pad 11 on the template 22, receives rotational driving force from the outside, and adjusts the pressure of the pressure block 21. It rotates while being pressed to contact the surface of the polishing pad 11, and simultaneously reciprocates by a separate arm that oscillates by a constant amplitude or stroke.

아울러 슬러리 공급부(30)로부터 공급되는 슬러리(31)를 이용한 화학적, 기계적 연마를 통해 실리콘 웨이퍼(W)를 가공한다.In addition, the silicon wafer W is processed through chemical and mechanical polishing using the slurry 31 supplied from the slurry supply unit 30.

여기서 폴리싱 헤드(20)에 의해 회전되는 실리콘 웨이퍼(W)의 회전 방향은 플래튼(10)에 의해 회전되는 폴리싱 패드(11)의 회전 방향과 동일 또는 서로 반대일 수 있다.Here, the rotation direction of the silicon wafer W rotated by the polishing head 20 may be the same as or opposite to the rotation direction of the polishing pad 11 rotated by the platen 10.

그리고 폴리싱 헤드(20)는 실리콘 웨이퍼의 회전 중심이 폴리싱 패드(11)의 중심에서 가장자리(edge)까지 사이를 왕복 운동하도록 그 위치를 이동시킴으로써 실리콘 웨이퍼의 표면 중심부에 오목하게 파인 홈(H)을 형성하여 실리콘 웨이퍼(W)를 통해 곡면의 홈(H)이 형성된 캐리어웨이퍼(CW)를 형성할 수 있다.Then, the polishing head 20 moves the position so that the rotational center of the silicon wafer reciprocates between the center and the edge of the polishing pad 11, thereby providing a recessed groove H in the center of the surface of the silicon wafer. The carrier wafer CW having a curved groove H formed through the silicon wafer W may be formed.

한편, 폴리싱 헤드(20)는 공지의 이송수단을 통해 이동 및 회전수단을 통해 회전 가능하게 되는 것으로, 실리콘 웨이퍼(W)의 회전 중심이 폴리싱 패드(11)의 회전 중심과 가까워질수록 이동 속도는 점차 빨라지도록 하고, 아울러 실리콘 웨이퍼(W)가 폴리싱 패드(11)의 표면에 접촉되도록 가압하는 힘은 점차 약해지는 것을 적용할 수 있다.On the other hand, the polishing head 20 is made to be rotatable through a moving and rotating means through a known conveying means. As the rotational center of the silicon wafer W approaches the rotational center of the polishing pad 11, the moving speed becomes It can be applied to gradually increase the speed, and in addition, the force of pressing the silicon wafer W to contact the surface of the polishing pad 11 gradually weakens.

이와 반대로 실리콘 웨이퍼(W)의 회전 중심이 폴리싱 패드(11)의 가장자리와 가까워질수록 이동 속도는 점차 느려지도록 하고, 아울러 실리콘 웨이퍼(W)가 폴리싱 패드(11)의 표면에 접촉되도록 가압하는 힘은 점차 강해지도록 하는 것을 적용할 수 있다.On the contrary, as the rotational center of the silicon wafer W approaches the edge of the polishing pad 11, the movement speed gradually decreases, and the force that presses the silicon wafer W to contact the surface of the polishing pad 11 Can be applied to gradually become stronger.

한편, 실리콘 웨이퍼(W)는 가공을 통해 캐리어 웨이퍼(CW)로 이루어지도록 가공 되는 가공 대상물로 폴리싱 패드(11)의 지름에 비해 작은 지름을 가지며, 폴리싱 헤드(20)의 하부에 탈부착 가능하게 장착되어 있다.On the other hand, the silicon wafer (W) is a processing object to be processed to be made of a carrier wafer (CW) through processing, has a smaller diameter than the diameter of the polishing pad 11, and is detachably mounted on the lower portion of the polishing head 20 It is done.

이를 통해 실리콘 웨이퍼(W)의 표면은 회전 중심이 폴리싱 패드(11)의 가장자리에 위치되었을 때 회전 중심을 향하는 곡면의 홈(H)이 형성될 수 있다. Through this, when the center of rotation of the silicon wafer W is located at the edge of the polishing pad 11, a curved groove H toward the center of rotation may be formed.

도 4 및 도 6에 도시된 바와 같이 슬러리 공급부(30)는 연마제가 포함된 슬러리(slurry)를 폴리싱 패드(11)의 표면에 노즐을 통해 공급하는 것으로, 폴리싱 패드(11)의 상측에 구비되어 있다.4 and 6, the slurry supply unit 30 supplies a slurry containing abrasive to the surface of the polishing pad 11 through a nozzle, and is provided on the upper side of the polishing pad 11 have.

여기서 슬러리(31)는 착화제(complexing agent), 산화제(oxidant)와 부식 방지제 (corrosion inhibitor) 등의 화학첨가물을 포함한 수용액과 연마 입자인 콜로이달 실리카로 이루어질 수 있다.Here, the slurry 31 may be formed of an aqueous solution containing chemical additives such as a complexing agent, an oxidant, and a corrosion inhibitor, and colloidal silica as abrasive particles.

패드 컨디셔너(40)는 폴리싱 패드(11)의 표면을 연마하여 글레이징(glazing) 및 불균일한 변형을 억제하며, 그 기공(12)에 끼이는 불순물을 외부로 밀어내는 작용으로 막힘 현상을 방지하고, 폴리싱 패드(11)의 기공(12) 내에 슬러리(31)를 원활하게 공급 및 일정하게 분산시키는 역할을 하는 것으로, 폴리싱 패드(11)의 회전 중심으로부터 편심되는 한쪽 상측에 구비되고, 일정한 방향으로 회전할 수 있도록 장치되어 있다.The pad conditioner 40 polishes the surface of the polishing pad 11 to suppress glazing and non-uniform deformation, and prevent clogging due to the action of pushing impurities stuck in the pores 12 to the outside, The role of smoothly supplying and uniformly dispersing the slurry 31 in the pores 12 of the polishing pad 11 is provided on one upper side eccentric from the rotation center of the polishing pad 11, and rotates in a constant direction It is equipped to do so.

여기서 패드 컨디셔너(40)는 정해진 각도만큼 왕복 회전운동하는 아암과, 이 아암에 설치되어 폴리싱 패드(11)의 표면과 접촉하면서 회전하는 금속 디스크(disk) 및 디스크를 일정한 힘으로 누르는 작용을 하는 액추에이터를 포함하는 통상의 구조를 채용할 수 있고, 아울러 디스크의 표면에는 니켈(Ni) 접착층을 매개로 하여 인조 다이아몬드 등의 입자가 골고루 고착된 구조를 채용할 수 있다.Here, the pad conditioner 40 is an arm that reciprocates by a predetermined angle, and an actuator that is installed on the arm and acts to press a rotating metal disk and a disk with a constant force while contacting the surface of the polishing pad 11. It is possible to employ a conventional structure comprising a, in addition, the surface of the disk may be employed a structure in which particles such as artificial diamond are evenly adhered through a nickel (Ni) adhesive layer.

또한, 패드 컨디셔너(40)의 회전 방향은 플래튼(10)에 의해 회전되는 폴리싱 패드(11)의 회전 방향과 동일 또는 서로 반대일 수 있다.In addition, the rotational direction of the pad conditioner 40 may be the same as or opposite to the rotational direction of the polishing pad 11 rotated by the platen 10.

이와 같이 구성된 본 발명의 실시 예에 따른 반도체 제조용 캐리어 웨이퍼 가공장치의 주요 작용 및 작동 원리를 설명하면 다음과 같다.When explaining the main operation and operating principle of the semiconductor wafer carrier manufacturing apparatus according to an embodiment of the present invention configured as described above are as follows.

먼저, 폴리싱 헤드(20)에 가공 대상물인 실리콘 웨이퍼(W)를 장착하고, 이를 폴리싱 패드(11)의 표면에 접촉시킨 상태로 슬러리 공급부(30)에서 일정량의 슬러리(31)를 공급하여 실리콘 웨이퍼(W)의 표면에 화학적 반응을 유도하면서 플래튼(10)과 폴리싱 헤드(20)를 회전운동시킴으로써 개질된 실리콘 웨이퍼(W)의 표면을 기계적으로 제거하여 오목한 형태의 곡면 홈(H)을 형성하는 캐리어 웨이퍼(CW)를 가공할 수 있다.First, a silicon wafer W, which is an object to be processed, is mounted on the polishing head 20, and a certain amount of slurry 31 is supplied from the slurry supply unit 30 in a state in which it is in contact with the surface of the polishing pad 11, thereby supplying the silicon wafer W The surface of the modified silicon wafer W is mechanically removed by rotating the platen 10 and the polishing head 20 while inducing a chemical reaction on the surface of (W) to form a concave curved groove H The carrier wafer CW to be processed can be processed.

즉, 폴리싱 패드(11)의 가장자리를 실리콘 웨이퍼(W)의 회전 중심이 연속 왕복 이동하게 되면서 실리콘 웨이퍼(W)의 표면 중심부는 오목하게 파여져 중앙의 깊이가 가장자리 비하여 깊은 홈(H)을 형성함으로써 오목한 용기 형태의 캐리어 웨이퍼(CW)를 제조할 수 있으며, 이렇게 만들어진 캐리어 웨이퍼(CW)는 반도체 패키지 공정에서 얇아진 IC 칩 웨이퍼(W)의 테두리 부분과 선접촉되므로 서로 접촉되는 면적을 최소화하면서 안정적으로 담을 수 있다.That is, as the center of rotation of the silicon wafer W is continuously reciprocated around the edge of the polishing pad 11, the center of the surface of the silicon wafer W is concavely dug to form a deep groove H with a depth of the center compared to the edge. A concave container-type carrier wafer (CW) can be manufactured, and the carrier wafer (CW) made in this way is in linear contact with the edge of the IC chip wafer (W) thinned in the semiconductor package process, thereby minimizing the area of contact with each other and stably I can put it.

따라서 IC 칩이 배열된 웨이퍼의 이송 중 휨 현상을 방지함은 물론 면접촉에 의해 발생하는 소자의 화학적, 물리적, 열적 파손(failure)이나 결함 및 수율 손실의 위험을 줄일 수 있다.Therefore, it is possible to prevent the warpage during the transfer of the wafer with the IC chip arranged, as well as to reduce the risk of chemical, physical and thermal failure or defects and yield loss of a device caused by surface contact.

다시말해, 폴리싱 헤드(20)는 실리콘 웨이퍼(W)의 회전 중심이 폴리싱 패드(11)의 표면에서 외측 가장자리(edge)까지 두 지점 사이의 직선거리를 왕복 운동하도록 그 위치를 이동시킴으로써 실리콘 웨이퍼(W)의 표면 중심부에 오목하게 파인 홈(H)을 효율적으로 형성할 수 있다.In other words, the polishing head 20 shifts its position so that the center of rotation of the silicon wafer W reciprocates a straight line distance between two points from the surface of the polishing pad 11 to the outer edge. The concave groove H in the center of the surface of W) can be efficiently formed.

이때, 폴리싱 헤드(20)의 이동 속도는 실리콘 웨이퍼(W)의 회전 중심이 폴리싱 패드(11)의 회전 중심과 가까워질수록 점차 빨라지게 제어하고, 실리콘 웨이퍼(W)가 폴리싱 패드(11)의 표면에 접촉되도록 가압하는 힘은 점차 약해지도록 제어하며, 이와 반대로 실리콘 웨이퍼(W)의 회전 중심이 폴리싱 패드(11)의 가장자리와 가까워질수록 이동 속도는 점차 느려지게 제어하고, 실리콘 웨이퍼(W)가 폴리싱 패드(11)의 표면에 접촉되도록 가압하는 힘은 점차 강해지게 제어함으로써 캐리어 웨이퍼(CW)를 더욱 안정적이고 효율적으로 가공할 수 있다.At this time, the movement speed of the polishing head 20 is controlled to be gradually faster as the rotational center of the silicon wafer W approaches the rotational center of the polishing pad 11, and the silicon wafer W of the polishing pad 11 The force pressing to contact the surface is controlled to be gradually weakened. Conversely, as the rotation center of the silicon wafer W approaches the edge of the polishing pad 11, the movement speed is gradually controlled to be slower, and the silicon wafer W is controlled. By controlling the force that pressurizes to contact the surface of the polishing pad 11 gradually increases, the carrier wafer CW can be more stably and efficiently processed.

즉, 폴리싱 헤드(20)의 기계적 마찰운동과 슬러리(31)에 의한 화학적 연마 작용에 의해 정해진 패턴으로 균형 있는 연마가 이루어져 실리콘 웨이퍼(W)의 표면 중심부에 오목하게 파인 홈을 효과적으로 형성할 수 있다.That is, balanced polishing is performed in a pattern determined by the mechanical frictional motion of the polishing head 20 and the chemical polishing action by the slurry 31 to effectively form a concave groove in the center of the surface of the silicon wafer W. .

한편, 본 발명은 상술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 안에서 예시되지 않은 여러 가지로 다양하게 변형하고 응용할 수 있음은 물론이고 각 구성요소의 치환 및 균등한 타 실시 예로 변경하여 폭넓게 적용할 수도 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명백하다.On the other hand, the present invention is not limited by the above-described embodiments and the accompanying drawings, and can be variously modified and applied in various ways that are not exemplified without departing from the scope of the technical spirit of the present invention. It is apparent to those of ordinary skill in the art to which the present invention pertains that the invention may be broadly applied by changing to other equivalent embodiments.

그러므로 본 발명의 기술적 특징을 변형하고 응용하는 것에 관계된 내용은 본 발명의 기술사상 및 범위 내에 포함되는 것으로 해석하여야 할 것이다.Therefore, contents related to modifying and applying the technical features of the present invention should be interpreted as being included within the technical spirit and scope of the present invention.

10: 플래튼 11: 폴리싱 패드
12: 기공 13: 융기
20: 폴리싱 헤드 21: 압력블록
22: 템플레이트 30: 슬러리 공급부
31: 슬러리 40: 패드 컨디셔너
W: 실리콘 웨이퍼
CW: 캐리어 웨이퍼10: Platen 11: Polishing pad
12: Pore 13: Uplift
20: polishing head 21: pressure block
22: template 30: slurry supply
31: slurry 40: pad conditioner
W: Silicon wafer
CW: carrier wafer

Claims (5)

회전하는 플래튼(10)의 상면에 부착되는 원반 형상의 폴리싱 패드(11);
상기 폴리싱 패드(11)의 상측에 적어도 하나 이상이 장치되고, 실리콘 웨이퍼를 지지 및 상기 폴리싱 패드(11)의 표면에 접촉되도록 압력을 가하면서 회전하게 되며, 상기 폴리싱 패드(11)의 표면에 상기 실리콘 웨이퍼(W)의 전체면이 접촉된 상태에서 상기 실리콘 웨이퍼(W)의 회전 중심점이 상기 폴리싱 패드(11)의 표면으로부터 가장자리(edge)까지를 연속 왕복 운동하도록 그 위치를 이동시켜서 상기 폴리싱 패드(11)의 가장자리 단부를 통해 상기 실리콘 웨이퍼(W)의 표면 중심부에 오목하게 파인 홈(H)이 형성된 캐리어웨이퍼(CW)를 형성하는 폴리싱 헤드(20);
상기 폴리싱 패드(11)의 표면에서 상기 실리콘 웨이퍼(W)를 접촉시킨 상태로 슬러리(31)를 공급하여 상기 실리콘 웨이퍼(W)의 표면에 화학적 반응을 유도하면서 상기 플래튼(10)과 상기 폴리싱 헤드(20)를 동일 방향 회전 또는 상호 반대되는 방향으로 운동시켜 개질된 상기 실리콘 웨이퍼(W)의 표면을 기계적으로 제거하는 슬러리 공급부(30);
를 포함하는 초평탄화 형상제어 웨이퍼 가공장치.
Disc-shaped polishing pad 11 attached to the upper surface of the rotating platen 10;
At least one device is provided on the upper side of the polishing pad 11, and rotates while supporting a silicon wafer and applying pressure so as to contact the surface of the polishing pad 11, and the surface of the polishing pad 11 is While the entire surface of the silicon wafer W is in contact, the polishing pad is moved by moving its position so that the center of rotation of the silicon wafer W is continuously reciprocated from the surface of the polishing pad 11 to the edge. A polishing head 20 forming a carrier wafer CW having a concave groove H formed in the center of the surface of the silicon wafer W through the edge end of 11;
The surface of the polishing pad 11 is supplied with a slurry 31 while the silicon wafer W is in contact with the platen 10 and the polishing while inducing a chemical reaction on the surface of the silicon wafer W. A slurry supply unit 30 for mechanically removing the surface of the modified silicon wafer W by rotating the head 20 in the same direction or by moving in opposite directions;
Super flattening shape control wafer processing apparatus comprising a.
삭제delete 제1항에 있어서,
상기 폴리싱 헤드(20)는, 상기 실리콘 웨이퍼의 회전 중심이 상기 폴리싱 패드(11)의 회전 중심과 가까워질수록 이동 속도는 점차 빨라지고, 상기 실리콘 웨이퍼가 상기 폴리싱 패드(11)의 표면에 접촉되도록 가압하는 힘은 점차 약해지도록 하며,
상기 실리콘 웨이퍼의 회전 중심이 상기 폴리싱 패드(11)의 가장자리와 가까워질수록 이동 속도는 점차 느려지고, 상기 실리콘 웨이퍼가 상기 폴리싱 패드(11)의 표면에 접촉되도록 가압하는 힘은 점차 강해지도록 하는 초평탄화 형상제어 웨이퍼 가공장치.
According to claim 1,
The polishing head 20, the movement speed is gradually increased as the rotation center of the silicon wafer is closer to the rotation center of the polishing pad 11, and the silicon wafer is pressed to contact the surface of the polishing pad 11 The power to do is gradually weakening,
As the rotational center of the silicon wafer approaches the edge of the polishing pad 11, the movement speed becomes gradually slower, and the super-flattening force such that the force pressing the silicon wafer to contact the surface of the polishing pad 11 gradually increases. Shape control wafer processing equipment.
제1항에 있어서,
상기 폴리싱 헤드(20)는, 상기 실리콘 웨이퍼의 회전 중심이 상기 폴리싱 패드(11)의 회전 중심과 가까워질수록 이동 속도는 점차 느려지도록 하고, 상기 실리콘 웨이퍼가 상기 폴리싱 패드(11)의 표면에 접촉되도록 가압하는 힘은 점차 강해지도록 하며,
상기 실리콘 웨이퍼의 회전 중심이 상기 폴리싱 패드(11)의 가장자리와 가까워질수록 이동 속도는 점차 빨라지도록 하고, 상기 실리콘 웨이퍼가 상기 폴리싱 패드(11)의 표면에 접촉되도록 가압하는 힘은 점차 약해지도록 하는 초평탄화 형상제어 웨이퍼 가공장치.
According to claim 1,
The polishing head 20 causes the movement speed to gradually decrease as the rotational center of the silicon wafer approaches the rotational center of the polishing pad 11, and the silicon wafer contacts the surface of the polishing pad 11 The force that presses as much as possible makes it gradually stronger,
As the rotational center of the silicon wafer approaches the edge of the polishing pad 11, the movement speed is gradually increased, and the force pressing the silicon wafer to contact the surface of the polishing pad 11 is gradually weakened. Ultra-flattened shape control wafer processing equipment.
제1항에 있어서,
상기 폴리싱 패드(11)는, 파인 홈 형성시 발생되는 상기 슬러리(31)의 유동을 원활하게 하는 기공(12) 및 상기 실리콘 웨이퍼(W)의 표면으로부터 반응물을 제거하는 융기(13)가 바둑판 형태로 형성하는 초평탄화 형상제어 웨이퍼 가공장치.
According to claim 1,
In the polishing pad 11, pores 12 for smoothing the flow of the slurry 31 generated when forming a fine groove and ridges 13 for removing reactants from the surface of the silicon wafer W are checkered. Super flattening shape control wafer processing device to be formed.
KR1020200003486A 2020-01-10 2020-01-10 Wafer processing device for controlling semiconductor wafer shape & ultra-flatness KR102142236B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200003486A KR102142236B1 (en) 2020-01-10 2020-01-10 Wafer processing device for controlling semiconductor wafer shape & ultra-flatness

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200003486A KR102142236B1 (en) 2020-01-10 2020-01-10 Wafer processing device for controlling semiconductor wafer shape & ultra-flatness

Publications (1)

Publication Number Publication Date
KR102142236B1 true KR102142236B1 (en) 2020-08-06

Family

ID=72040138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200003486A KR102142236B1 (en) 2020-01-10 2020-01-10 Wafer processing device for controlling semiconductor wafer shape & ultra-flatness

Country Status (1)

Country Link
KR (1) KR102142236B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114952593A (en) * 2022-03-21 2022-08-30 康劲 Process for reducing surface defects of graph by using sectional polishing

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930007571B1 (en) * 1988-04-28 1993-08-13 마쯔시다덴기산교 가부시기가이샤 Lens processing method
KR19990045020A (en) * 1997-11-05 1999-06-25 후 앨버트 Wafer carrier head with expandable bladder and adjustable polishing access angle
KR100275281B1 (en) 1996-07-31 2000-12-15 게르트 켈러 Carrier combined with semiconductor wafer
JP2004518540A (en) * 2000-10-26 2004-06-24 ストラスバウ Spherical drive assembly for chemical mechanical planarization
KR20060036096A (en) * 2003-07-16 2006-04-27 에실러에떼르나쇼날(꽁빠니제네랄돕띠끄) Optical surface-finishing tool
KR100773232B1 (en) 2006-12-29 2007-11-05 주식회사 실트론 Wafer tray for preventing wafer contamination
KR20120135210A (en) * 2010-01-13 2012-12-12 넥스플래너 코퍼레이션 Cmp pad with local area transparency
KR20160000054A (en) 2014-06-23 2016-01-04 삼성전자주식회사 Carrier head, chemical mechanical polishing apparatus and wafer polishing method
KR101617316B1 (en) 2013-08-14 2016-05-02 코스텍시스템(주) A method for bonding / de-bonding of device wafer and carrier wafer and apparatus for bonding/de-bonding
KR101819162B1 (en) 2016-06-23 2018-02-28 (주)크렌텍 A vacuum laminator for bonding adhesive film to carrier wafer and a method for operating the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930007571B1 (en) * 1988-04-28 1993-08-13 마쯔시다덴기산교 가부시기가이샤 Lens processing method
KR100275281B1 (en) 1996-07-31 2000-12-15 게르트 켈러 Carrier combined with semiconductor wafer
KR19990045020A (en) * 1997-11-05 1999-06-25 후 앨버트 Wafer carrier head with expandable bladder and adjustable polishing access angle
JP2004518540A (en) * 2000-10-26 2004-06-24 ストラスバウ Spherical drive assembly for chemical mechanical planarization
KR20060036096A (en) * 2003-07-16 2006-04-27 에실러에떼르나쇼날(꽁빠니제네랄돕띠끄) Optical surface-finishing tool
KR100773232B1 (en) 2006-12-29 2007-11-05 주식회사 실트론 Wafer tray for preventing wafer contamination
KR20120135210A (en) * 2010-01-13 2012-12-12 넥스플래너 코퍼레이션 Cmp pad with local area transparency
KR101617316B1 (en) 2013-08-14 2016-05-02 코스텍시스템(주) A method for bonding / de-bonding of device wafer and carrier wafer and apparatus for bonding/de-bonding
KR20160000054A (en) 2014-06-23 2016-01-04 삼성전자주식회사 Carrier head, chemical mechanical polishing apparatus and wafer polishing method
KR101819162B1 (en) 2016-06-23 2018-02-28 (주)크렌텍 A vacuum laminator for bonding adhesive film to carrier wafer and a method for operating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114952593A (en) * 2022-03-21 2022-08-30 康劲 Process for reducing surface defects of graph by using sectional polishing

Similar Documents

Publication Publication Date Title
CN100341666C (en) Polishing pad with optimized grooves and method of using same
KR100488301B1 (en) Apparatus and method for polishing a flat surface using a belted polishing pad
US7125318B2 (en) Polishing pad having a groove arrangement for reducing slurry consumption
EP2085181A1 (en) Substrate holding apparatus and substrate polishing apparatus
JP5127882B2 (en) Semiconductor wafer double-side polishing method
TWI449598B (en) High-rate polishing method
WO2006041889A2 (en) Conductive pad design modification for better wafer-pad contact
US7632170B2 (en) CMP apparatuses with polishing assemblies that provide for the passive removal of slurry
EP2323808A1 (en) Polishing pad with floating elements and method of making and using the same
JP3026780B2 (en) Flattening device and method of using the same
KR102142236B1 (en) Wafer processing device for controlling semiconductor wafer shape &amp; ultra-flatness
KR100443330B1 (en) Method and apparatus for chemical mechanical polishing
US20080160885A1 (en) Retaining ring for a chemical mechanical polishing tool
US7815787B2 (en) Electrolyte retaining on a rotating platen by directional air flow
EP2504126B1 (en) Wafer polishing apparatus
US10974366B2 (en) Conditioning wheel for polishing pads
KR100536046B1 (en) Polishing pad conditioner and chemical and mechanical polishing apparatus having the same
KR102321016B1 (en) Wafer processing technology to control semiconductor wafer shape
KR102304948B1 (en) Wafer processing device for controlling semiconductor wafer shape
JP2018133510A (en) Wafer adsorption apparatus and CMP apparatus
KR102042774B1 (en) Substrate polishing appartus
KR20070078439A (en) Polishing pad conditioner and chemical and mechanical polishing apparatus having the same
JP2002096261A (en) Substrate holding device and polishing device provided with the same
KR102137969B1 (en) Substrate polishing appartus
KR20060030257A (en) Chemical mechanical polishing apparatus used in manufacturing semiconductor devices

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant