KR102141384B1

KR102141384B1 - display panel for Liquid crystal

Info

Publication number: KR102141384B1
Application number: KR1020120151444A
Authority: KR
Inventors: 구선주; 이승철; 정택준; 손경모; 홍순환; 장상수; 정준영
Original assignee: 엘지디스플레이 주식회사
Priority date: 2012-12-21
Filing date: 2012-12-21
Publication date: 2020-08-06
Also published as: KR20140082092A

Abstract

본 발명의 일 실시예에서는 제1 기판과 제2 기판 사이에 위치하는 컬럼 스페이서에 의해 셀갭이 유지되는 액정표시 패널에 있어서, 상기 제1 기판은, 세로 방향의 데이터 라인과 가로 방향의 게이트 라인과 상기 데이터 라인과 상기 게이트 라인이 교차해 메트릭스 형태로 정의되는 화소와 상기 화소 마다에 배치돼 데이터 전압을 스위칭하는 TFT와 상기 데이터 라인, 상기 게이트 라인, 상기 TFT를 덮도록 형성되는 보호막과 상기 보호막 위에 형성되는 컬러 필터와 상기 컬러 필터 위에 형성되며, 표시 영역과 비표시 영역을 정의하는 블랙 메트릭스를 포함하며, 상기 제2 기판은 상기 컬럼 스페이서를 수용하는 매립홀을 포함하며, 상기 제1 기판과 제2 기판 사이로 셀갭을 유지하는 컬럼 스페이서가 형성되며, 상기 제1 기판과 상기 제2 기판이 합착될 때, 상기 컬럼 스페이서는 상기 매립홀에 수용되는 액정표시 패널을 개시한다.In one embodiment of the present invention, in a liquid crystal display panel in which a cell gap is maintained by a column spacer positioned between a first substrate and a second substrate, the first substrate includes a vertical data line and a horizontal gate line. The data line and the gate line cross each other, and a TFT defined in a matrix form and disposed on each pixel to switch a data voltage, and a protection layer and a passivation layer formed to cover the data line, the gate line, and the TFT. A color filter is formed and formed on the color filter, and includes a black matrix defining a display area and a non-display area, and the second substrate includes a buried hole accommodating the column spacer, and the first substrate and the A column spacer that maintains a cell gap between two substrates is formed, and when the first substrate and the second substrate are bonded, the column spacer discloses a liquid crystal display panel accommodated in the buried hole.

Description

Liquid crystal display panel

본 발명은 컬럼 스페이서(column spacer)에 의해서 불량이 발생하는 것을 방지한 액정표시 패널에 관한 것이다.
The present invention relates to a liquid crystal display panel that prevents defects from occurring due to a column spacer.

액정표시 패널은 액정의 유전율 이방성을 이용해서 빛의 투과율을 각 화소마다 다르게 조정해서 화상을 표시한다.The liquid crystal display panel displays an image by adjusting light transmittance differently for each pixel by using the dielectric anisotropy of the liquid crystal.

이 액정표시 패널은 2 기판 사이에 액정을 합착한 형태를 이루고 있으며, 가로 방향으로는 게이트 라인이 형성되고, 세로 방향으로는 데이터 라인이 형성돼 화소가 매트릭스 형태로 배열된다. 그리고, 셀갭을 유지하기 위해서 컬럼 스페이서가 2 기판 사이에 배치된다.The liquid crystal display panel is formed by bonding liquid crystal between two substrates, a gate line is formed in the horizontal direction, and a data line is formed in the vertical direction, so that pixels are arranged in a matrix form. Then, to maintain the cell gap, column spacers are disposed between the two substrates.

컬럼 스페이서는 화소와 화소 사이에 배치되는 블랙메트릭스(black matrix)에 의해 정의되는 비표시 영역에 형성되는데, 이 비표시 영역은 세로방향보다는 가로방향의 폭이 크기 때문에, 세로 방향으로 배치돼 있다. 즉, 컬럼 스페이서는 데이터라인 방향으로 이웃한 화소와 화소 사이의 비표시 영역에 형성된다. 이 컬럼 스페이서는 매 화소와 화소 사이에 형성될 필요는 없기 때문에, 제조 업체에 따라 다소 차이는 있지만 가로 방향을 따라 간헐적으로 배치돼 있다.The column spacer is formed in a non-display area defined by a pixel and a black matrix disposed between the pixels. The non-display area is arranged in the vertical direction because the width in the horizontal direction is larger than in the vertical direction. That is, the column spacer is formed in a non-display area between pixels adjacent to the pixel in the data line direction. Since the column spacer does not need to be formed between each pixel and each pixel, it is intermittently arranged along the horizontal direction, although there are some differences depending on manufacturers.

이처럼 형성되는 컬럼 스페이서는 두 기판을 합착하기 전에, 한쪽 기판에 형성한 상태로 두 기판을 합착한다. 따라서, 컬럼 스페이서는 한쪽은 고정돼 있지만 다른 한쪽은 고정돼 있지 않다.The column spacer formed as described above, prior to bonding the two substrates, bonds the two substrates in a state formed on one substrate. Therefore, the column spacer is fixed on one side but not on the other.

따라서, 외력이 기판에 가해지는 경우에, 컬럼 스페이스는 외력에 맞춰 움직인다.Therefore, when an external force is applied to the substrate, the column space moves in accordance with the external force.

그런데, 컬럼 스페이서는 데이터라인 방향으로 이웃한 화소와 화소 사이의 비표시 영역에 형성되므로, 세로 방향의 외력에 의해 컬럼 스페이서가 데이터 라인 방향으로 움직이게 되면, 컬럼 스페이서는 비표시 영역을 벗어나 화소 안으로 침범할 수가 있고, 그 결과 화소에 배치된 배향막이 손상된다.However, since the column spacer is formed in the non-display area between the neighboring pixel and the pixel in the data line direction, when the column spacer moves in the data line direction by an external force in the vertical direction, the column spacer leaves the non-display area and invades the pixel. It can, and as a result, the alignment film disposed in the pixel is damaged.

이처럼 배향막이 손상되면, 손상된 부분에서 액정의 초기 배향이 틀어져 빛샘을 유발한다.
When the alignment layer is damaged as described above, the initial alignment of the liquid crystal is distorted in the damaged area, causing light leakage.

본 발명은 이 같은 배경에서 창안된 것으로, 컬럼 스페이서가 데이터라인 방향으로 움직이지 못하도록 구속해 상술한 문제점을 해결하는데 있다.
The present invention was devised in such a background, and is to solve the above-mentioned problem by restraining the column spacer from moving in the data line direction.

상기 검은색의 컬럼 스페이서는 단면 모양이 사다리꼴 모양의 원기둥일 수 있다.The black column spacer may have a trapezoidal cylindrical shape in cross section.

상기 검은색의 컬럼 스페이서는 상기 화소와 화소 사이로, 상기 블랙 메트릭스에 의해 정의되는 비표시 영역에 배치될 수 있다.
The black column spacer may be disposed between the pixel and the pixel in a non-display area defined by the black matrix.

본 발명의 일 실시예에서는, 컬럼 스페이서의 하면은 제1 기판에 고정되고, 상면은 제2 기판에 마련된 매립홀에 의해 구속되므로, 외력이 가해지더라도 컬럼 스페이서는 움직여지지 않기 때문에, 상술한 종래 기술의 문제점을 해결할 수 있다.
In one embodiment of the present invention, since the lower surface of the column spacer is fixed to the first substrate, and the upper surface is constrained by the buried holes provided in the second substrate, the column spacer does not move even when an external force is applied. Can solve the problem.

도 1은 본 발명의 일 실시예에 따른 액정표시 패널의 평면 모습을 보여주는 도면이다.
도 2는 도 1의 II-II'선을 따라 절단한 단면도이다.
도 3은 컬럼 스페이서의 모습을 보여주는 도면이다.
도 4는 컬럼 스페이서가 매립홀에 수용되는 모습을 보여주는 도면이다.1 is a view showing a plan view of a liquid crystal display panel according to an exemplary embodiment of the present invention.
2 is a cross-sectional view taken along line II-II' of FIG. 1.
3 is a view showing a state of the column spacer.
4 is a view showing a column spacer is accommodated in the buried hole.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Throughout the specification, the same reference numerals refer to substantially the same components. In the following description, when it is determined that a detailed description of a known function or configuration related to the present invention may unnecessarily obscure the subject matter of the present invention, the detailed description is omitted.

도 1은 본 발명의 일 실시예에 따른 액정표시 패널의 평면 모습을 보여주는 도면이고, 도 2는 도 1의 II-II'선을 따라 절단한 단면도이다.1 is a view showing a plan view of a liquid crystal display panel according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along line II-II' of FIG. 1.

도 1 및 도 2에서, 이 실시예의 액정표시 패널은, 제1 기판(100)및 제2 기판(200) 사이에 컬럼 스페이서(CS)가 위치해서 두 기판 사이가 항상 일정한 셀갭을 유지하도록 구성된다.1 and 2, the liquid crystal display panel of this embodiment is configured such that a column spacer CS is positioned between the first substrate 100 and the second substrate 200 to maintain a constant cell gap between the two substrates. .

제1 기판(100) 위로는 게이트 절연막(136)을 사이에 두고 교차해 화소영역을 정의하는 게이트라인(102)과 데이터라인(104), 그 교차부마다 형성된 박막트랜지스터(TFT), 화소영역에 형성된 화소전극(114), 각 화소에 인가된 데이터 전압을 유지하는 공통전압을 인가하고, 게이트라인(102)과 나란하게 형성되는 공통 라인(121)과 공통 전극(123)을 포함한다.On the first substrate 100, the gate insulating layer 136 intersects the gate line 102 and the data line 104 to define a pixel area, and a thin film transistor (TFT) formed at each intersection thereof, a pixel area. It includes a formed pixel electrode 114, a common voltage to maintain the data voltage applied to each pixel, and includes a common line 121 and a common electrode 123 formed parallel to the gate line 102.

박막트랜지스터(TFT)는 게이트라인(102)을 통해 입력되는 게이트 신호에 응답하여 소스전극(110)과 드레인전극(112) 사이에 채널을 형성해 데이터라인(104)을 통해 입력되는 데이터 신호를 화소전극(114)에 공급한다. 이 박막트랜지스터(TFT)는 게이트라인(102)에서 돌출 형성된 게이트전극(108), 데이터라인(104)에서 돌출 형성된 소스전극(110), 소스전극(110)과 마주하며 화소전극(114)에 접속된 드레인전극(112), 게이트 절연막(136)을 사이에 두고 게이트전극(108)과 중첩해 소스전극(110)과 드레인 전극(112) 사이에 채널을 형성하는 반도체층(154)을 구비한다.The thin film transistor (TFT) forms a channel between the source electrode 110 and the drain electrode 112 in response to a gate signal input through the gate line 102 to form a data signal input through the data line 104 as a pixel electrode. (114). The thin film transistor (TFT) faces the gate electrode 108 protruding from the gate line 102, the source electrode 110 protruding from the data line 104, and the source electrode 110, and is connected to the pixel electrode 114. The drain electrode 112 and the gate insulating layer 136 are interposed therebetween, and the semiconductor layer 154 is formed to overlap the gate electrode 108 to form a channel between the source electrode 110 and the drain electrode 112.

화소전극(114)은 데이터라인(104)과 게이트라인(102)에 의해 정의된 화소영역에서 투명전극으로 형성돼 있다. 이 화소전극(114)은 제1 내지 제4 가지전극(114a~114b)을 포함해서 구성돼, 다수의 도메인을 형성한다.The pixel electrode 114 is formed as a transparent electrode in the pixel region defined by the data line 104 and the gate line 102. The pixel electrode 114 includes first to fourth branch electrodes 114a to 114b to form a number of domains.

이 화소전극(114)은 박막트랜지스터(TFT)의 드레인전극(112)과 제1 접촉구(CH1)를 통해서 연결돼, 데이터라인(104)을 통해 전달되는 데이터 신호를 입력받는다.The pixel electrode 114 is connected to the drain electrode 112 of the thin film transistor (TFT) through the first contact hole CH1, and receives a data signal transmitted through the data line 104.

공통라인(121)은 게이트 라인(102)에 이웃해 게이트 라인(102)과 동일한 방향으로 길게 형성된다. 이 공통라인(121)은 게이트 라인(102)과 마찬가지로 게이트 금속으로 이뤄져 있으며, 게이트 절연막(136)과 보호막(152)으로 덮어져 있다. 보호막(152) 위에는 컬러 필터(CF)가 소정 두께로 단차를 완하하면서 형성된다.The common line 121 is formed adjacent to the gate line 102 and is elongated in the same direction as the gate line 102. Like the gate line 102, the common line 121 is made of a gate metal, and is covered with a gate insulating film 136 and a protective film 152. The color filter CF is formed on the passivation layer 152 while lowering the step to a predetermined thickness.

컬러 필터(CF) 위로는 단차진 표면을 평탄화시키는 평탄화막(163)이 선택적으로 더 형성될 수 있다. 이 평탄화막(163)은 컬러 필터(CF)가 단차진 경우에 표면을 평탄화시키기 위해서 형성된다. 따라서, 컬러 필터(CF)의 표면이 평탄화한 경우에는 이 평탄화막(163)은 생략될 수 있다.A planarization layer 163 for planarizing the stepped surface may be selectively formed on the color filter CF. The planarization film 163 is formed to planarize the surface when the color filter CF is stepped. Therefore, when the surface of the color filter CF is flattened, the flattening film 163 may be omitted.

평탄화막(163) 위로는 블랙 메트릭스(BM)가 형성된다. 이 블랙 메트릭스(BM)는 표시 영역(AA)과 비표시 영역(NA)을 구획하면서, 비표시 영역(NA)으로 빛샘이 일어나는 것을 방지한다. 이 블랙 메트릭스(BM)는 수지 조성물 또는 공통 라인과 동일한 금속으로 형성될 수 있다.A black matrix BM is formed on the planarization layer 163. The black matrix BM partitions the display area AA from the non-display area NA, and prevents light leakage from occurring in the non-display area NA. This black matrix (BM) may be formed of a resin composition or the same metal as the common line.

한편, 공통전극(123)은 제2 접촉구(CH2)를 통해서 공통라인(121)에 연결돼, 공통라인을 통해 인가되는 공통전압을 인가 받는다.Meanwhile, the common electrode 123 is connected to the common line 121 through the second contact hole CH2 and receives a common voltage applied through the common line.

이처럼 컬러 필터(CF)가 제1 기판(100)에 형성됨에 따라 제2 기판(200) 으로는 배향막(미도시)을 제외하고, 다른 구성은 형성되지 않는다.As such, as the color filter CF is formed on the first substrate 100, other structures are not formed as the second substrate 200 except for the alignment layer (not shown).

이처럼 구성되는 액정표시 패널은 블랙 메트릭스(BM)에 의해 표시 영역(AA)과 비표시 영역(NA)으로 나눌 수 있다. 블랙 메트릭스(BM)는 각 화소에 해당하는 부분에는 형성되지 않아 표시 영역(AA)을 형성하고, 나머지 부분은 블랙 메트릭스에 의해 가려지는 비표시 영역(NA)을 형성한다.The LCD panel configured as described above may be divided into a display area AA and a non-display area NA by a black matrix BM. The black matrix BM is not formed in a portion corresponding to each pixel to form a display area AA, and the remaining parts form a non-display area NA covered by the black matrix.

이 실시예에서, 컬럼 스페이서(CS)는 가로방향에서 화소와 화소 사이에 형성되는 비표시 영역(NA)에 형성된다. 이 실시예에서, 블랙 메트릭스(BM)가 컬럼 스페이서(CS)보다 아래 층에 형성되므로, 외부에서 시인될 수가 있다. 이러한 점을 고려해, 이 실시예에서, 컬럼 스페이서(CS)는 검은색 컬럼 스페이서가 사용된다.In this embodiment, the column spacer CS is formed in the non-display area NA formed between the pixel in the horizontal direction. In this embodiment, since the black matrix BM is formed on the lower layer than the column spacer CS, it can be visually recognized. Considering this, in this embodiment, the column spacer CS is a black column spacer.

한편, 도 3에서 예시하는 바처럼 컬럼 스페이서(CS)는 셀갭에 해당하는 높이(h1)를 갖는 원기둥 모양으로 형성된다. 이 컬럼 스페이서(CS)는 상협 하광의 모양으로, 상면에서 하면으로 갈수록 너비가 늘어나는 사다리꼴 모양을 이룬다. 따라서, 상면의 너비(w1)는 하면의 너비(w1)보다 좁다.Meanwhile, as illustrated in FIG. 3, the column spacer CS is formed in a cylindrical shape having a height h1 corresponding to the cell gap. This column spacer (CS) is in the shape of a narrow beam, and has a trapezoid shape that increases in width from the top to the bottom. Therefore, the width w1 of the upper surface is narrower than the width w1 of the lower surface.

이처럼 구성되는 컬럼 스페이서는 제1 기판과 제2 기판을 합착하기 전에, 제1 기판(100) 상에 형성된다. 따라서, 컬럼 스페이서는 한쪽이 고정된 형태를 이룬다.The column spacer configured as described above is formed on the first substrate 100 before bonding the first substrate and the second substrate. Therefore, the column spacer has a fixed shape on one side.

한편, 제2 기판(200)은 하면(200a)에 매립홀(BH)을 포함한다. 매립홀(BH)은 컬럼 스페이서(CS)의 높이(h1)보다는 작은 깊이(s1)로 형성되는데, 외력에 의해 컬럼 스페이서(CS)가 움직이지 않을 정도로만 매립되면 되므로, 설계 조건에 따라 매립홀의 깊이(s1)S는 결정된다.Meanwhile, the second substrate 200 includes a buried hole BH on the lower surface 200a. The buried hole BH is formed at a depth s1 smaller than the height h1 of the column spacer CS. Since the column spacer CS only needs to be buried to the extent that the column spacer CS does not move due to external force, the depth of the buried hole depends on design conditions. (s1)S is determined.

또한, 매립홀(BH)은 컬럼 스페이서(CS)가 쉽게 매립홀(BH)에 수용될 수 있도록 컬럼 스페이스(CS)보다 크게 형성되는 것이 바람직하다. In addition, the buried hole BH is preferably formed to be larger than the column space CS so that the column spacer CS can be easily accommodated in the buried hole BH.

이 같은 매립홀(BH)은 제2 기판(200) 상에 형성되는 배향막을 베리어로 제2 기판(200)의 표면을 식각해 형성할 수 있고, 아래 그림 1은 이 방법에 따라 유리기판에 실제로 홈을 형성한 모습을 촬영한 SEM 사진이다.The buried hole (BH) may be formed by etching the surface of the second substrate 200 as a barrier by forming an alignment layer formed on the second substrate 200, and Figure 1 below is actually applied to the glass substrate according to this method. This is a SEM image of the formation of a groove.

[그림 1][Figure 1]

한편, 컬럼 스페이서(CS)는 하면이 제1 기판에 고정된 채 제2 기판과 합착 되고, 이때 매립홀(BH)에 상면이 매립된다. 따라서, 컬럼 스페이서(CS)의 상면과 하면은 두 기판이 합착된 이후에 고정되므로, 이후 외력이 가해지더라도 컬럼 스페이서(CS)는 움직이지 못하고, 움직이더라도 매립홀(BH)과 컬럼 스페이서 사이의 마진(margin) 정도 범위에서만 가능하다. 그 결과, 컬럼 스페이서에 의해 배향막이 손상되는 것을 방지해 상술한 문제점을 해결할 수가 있다.Meanwhile, the column spacer CS is bonded to the second substrate while the lower surface is fixed to the first substrate, and the upper surface is embedded in the buried hole BH. Therefore, since the upper and lower surfaces of the column spacer CS are fixed after the two substrates are bonded, the column spacer CS does not move even if an external force is applied thereafter, and even if it moves, the margin between the buried hole BH and the column spacer It is possible only in the (margin) range. As a result, it is possible to prevent the alignment film from being damaged by the column spacer, thereby solving the above-described problem.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Through the above description, those skilled in the art will appreciate that various changes and modifications are possible without departing from the technical idea of the present invention. Therefore, the technical scope of the present invention is not limited to the contents described in the detailed description of the specification, but should be determined by the scope of the claims.

Claims

In the liquid crystal display panel comprising a first substrate and a second substrate,
The first substrate,
Vertical data lines and
A horizontal gate line,
A pixel defined by a metric form by intersecting the data line and the gate line,
A TFT arranged for each pixel to switch the data voltage,
A protection layer formed to cover the data line, the gate line, and the TFT;
A color filter formed on the protective film,
A black matrix formed on the color filter and defining a display area and a non-display area;
It includes a black column spacer disposed on the black matrix,
The second substrate,
A buried hole formed directly in the second substrate,
And an alignment layer disposed in an area excluding the buried hole,
When the first substrate and the second substrate are bonded, the black column spacer penetrates the alignment layer in an area where the alignment layer is not disposed and is accommodated in the buried hole.

According to claim 1,
The black column spacer is a liquid crystal display panel having a trapezoidal columnar cross section.

According to claim 2,
The black column spacer is disposed between the pixel and the pixel and is disposed in a horizontal non-display area defined by the black matrix.

delete