KR102136127B1 - 기판 처리 장치 및 기판 처리 방법 - Google Patents

기판 처리 장치 및 기판 처리 방법 Download PDF

Info

Publication number
KR102136127B1
KR102136127B1 KR1020180080465A KR20180080465A KR102136127B1 KR 102136127 B1 KR102136127 B1 KR 102136127B1 KR 1020180080465 A KR1020180080465 A KR 1020180080465A KR 20180080465 A KR20180080465 A KR 20180080465A KR 102136127 B1 KR102136127 B1 KR 102136127B1
Authority
KR
South Korea
Prior art keywords
oxygen
passivation layer
substrate
tungsten
etching
Prior art date
Application number
KR1020180080465A
Other languages
English (en)
Other versions
KR20200006736A (ko
Inventor
김동훈
신봉규
조순천
이성길
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020180080465A priority Critical patent/KR102136127B1/ko
Publication of KR20200006736A publication Critical patent/KR20200006736A/ko
Application granted granted Critical
Publication of KR102136127B1 publication Critical patent/KR102136127B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L27/11524
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333Vertical insulated gate bipolar transistors
    • H01L29/66348Vertical insulated gate bipolar transistors with a recessed gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 기판 처리 장치 및 기판 처리 방법에 관한 것이다. 본 발명의 일 실시예에 따른 기판 처리 방법은 텅스텐으로 측면이 덮인 리세스부를 가지는 기판을 공정 챔버 내에 배치하는 단계; 산소 또는 산소 라디컬에 의해, 리세스부의 측면 중 상부 영역에만 텅스텐 산화물을 포함하는 패시베이션층을 형성하는 단계; 그리고 불소 라디컬에 의해, 리세스부의 측면 중 하부 영역의 텅스텐과 상부 영역의 패시베이션층을 식각하는 단계를 포함한다.

Description

기판 처리 장치 및 기판 처리 방법{Substrate treating apparatus and substrate treating method}
본 발명은 기판 처리 장치 및 기판 처리 방법에 관한 것으로, 보다 상세하게는 수직 구조 기판의 리세스부의 측면을 상하 방향을 따라 균일하게 이방성 식각하기 위한 기판 처리 장치 및 기판 처리 방법에 관한 것이다.
반도체 소자를 제조하기 위해서, 기판을 포토리소그라피, 식각, 애싱, 이온주입, 박막증착, 그리고 세정 등 다양한 공정을 수행하여 기판 상에 원하는 패턴을 형성한다. 이 중 식각 공정은 기판 상에 형성된 막 중 선택된 가열 영역을 제거하는 공정으로 습식식각과 건식식각이 사용된다. 이 중 건식식각을 위해 플라스마를 이용한 식각 장치가 사용된다. 일반적으로 플라스마를 형성하기 위해서는 공정 챔버의 내부공간에 전자기장을 형성하고, 전자기장은 공정 챔버 내에 제공된 공정가스를 플라스마 상태로 여기 시킨다. 플라스마는 이온이나 전자, 라디칼 등으로 이루어진 이온화된 가스 상태를 말한다. 플라스마는 매우 높은 온도나, 강한 전계 혹은 고주파 전자계(RF Electromagnetic Fields)에 의해 생성된다. 반도체 소자 제조 공정은 플라스마를 사용하여 식각 공정을 수행한다. 식각 공정은 플라스마에 함유된 이온 입자들이 기판과 충돌함으로써 수행된다. 플라스마 라디컬을 이용한 식각은 수평 방향 식각은 용이하게 할 수 있으나, 등방성 식각 특성을 가져 V-낸드(Vertical NAND)와 같이 종횡비(Aspec Ratio)가 높은 수직 구조에 대하여 식각할 경우, 수직 구조의 상부와 하부 간에 식각율 차이가 발생한다.
본 발명은 수직 구조 기판의 리세스부의 측면을 상하 방향을 따라 균일하게 이방성 식각할 수 있는 기판 처리 장치 및 기판 처리 방법을 제공하기 위한 것이다.
또한, 본 발명은 기판의 리세스부 측면을 식각한 후, 패시베이션층을 제거하기 위한 별도의 식각 공정이 필요 없는 기판 처리 장치 및 기판 처리 방법을 제공하기 위한 것이다.
본 발명의 실시예에 따르면, 텅스텐으로 측면이 덮인 리세스부를 가지는 기판을 공정 챔버 내에 배치하는 단계; 산소 또는 산소 라디컬에 의해, 상기 리세스부의 측면 중 상부 영역에만 텅스텐 산화물을 포함하는 패시베이션층을 형성하는 단계; 그리고 불소 라디컬에 의해, 상기 리세스부의 측면 중 하부 영역의 텅스텐과 상부 영역의 패시베이션층을 식각하는 단계를 포함하는 기판 처리 방법이 제공된다.
상기 텅스텐 산화물은 WO3 및 WO4 중 적어도 하나를 포함할 수 있다.
상기 식각하는 단계는, 상기 불소 라디컬과 함께 산소 라디컬을 이용하여 상기 리세스부의 하부 영역의 텅스텐과 상부 영역의 패시베이션층을 식각하는 단계를 포함할 수 있다.
상기 패시베이션층을 형성하는 단계는 상기 리세스부의 상부 측을 향하는 방향으로 상기 패시베이션층의 두께가 증가하도록 상기 텅스텐 산화물을 형성하는 단계를 포함할 수 있다.
상기 패시베이션층을 형성하는 단계는 상기 리세스부의 수평 방향 폭이 증가할수록 상기 패시베이션층의 두께가 감소하도록 상기 텅스텐 산화물을 형성하는 단계를 포함할 수 있다.
상기 기판은 절연막들과 텅스텐 도전막들이 상하 방향으로 교대로 반복하여 형성된 수직 구조를 가지며, 상기 식각하는 단계는 상기 불소 라디컬에 의해 상기 텅스텐 도전막들을 이방성 식각하여 상하 방향의 노드들을 상기 절연막들에 의해 분리하는 단계를 포함할 수 있다.
상기 패시베이션층을 형성하는 단계는 산소 또는 산소 라디컬에 의해 상기 리세스부의 상부 영역의 텅스텐을 산화시키는 단계를 포함할 수 있다.
상기 패시베이션층을 형성하는 단계는 산소 또는 산소 라디컬을 설정된 공급 시간 및 공급 유량으로 공정 챔버 내에 공급하여 상기 텅스텐 산화물을 형성하고, 상기 패시베이션층을 형성하는 단계와 상기 식각하는 단계를 포함하는 공정 사이클을 복수회 반복하되, 상기 패시베이션층을 형성하는 단계는 상기 공정 사이클을 반복할수록 상기 공급 시간 및 상기 공급 유량 중 적어도 하나를 감소시킬 수 있다.
본 발명의 다른 실시예에 따르면, 내부에 처리 공간을 가지는 공정 챔버; 상기 처리 공간 내에 텅스텐으로 측면이 덮인 리세스부를 가지는 기판을 지지하는 지지 유닛; 및 상기 처리 공간 내에 상기 기판을 식각하기 위한 공정 가스를 공급하는 가스 공급 유닛을 포함하고, 상기 가스 공급 유닛은, 상기 리세스부의 측면 중 상부 영역에만 텅스텐 산화물을 포함하는 패시베이션층을 형성하도록, 상기 처리 공간 내에 산소 또는 산소 라디컬을 형성하고, 상기 리세스부의 측면 중 하부 영역의 텅스텐과 상부 영역의 패시베이션층을 식각하도록, 상기 처리 공간 내에 불소 라디컬을 형성하는 기판 처리 장치가 제공된다.
상기 기판 처리 장치는 상기 공정 가스의 공급을 조절하도록 상기 가스 공급 유닛을 제어하는 제어부를 더 포함하고, 상기 제어부는, 상기 리세스부의 수평 방향 폭이 증가할수록 상기 패시베이션층의 두께가 감소하도록, 상기 산소 또는 산소 라디컬의 공급을 제어할 수 있다.
상기 제어부는, 상기 산소 또는 산소 라디컬을 공급하는 제1 공정과, 상기 불소 라디컬을 공급하는 제2 공정을 포함하는 공정 사이클을 반복할수록, 상기 산소 또는 산소 라디컬의 공급 시간 및 공급 유량 중 적어도 하나를 감소시키도록 상기 가스 공급 유닛을 제어할 수 있다.
본 발명의 실시예에 의하면, 수직 구조 기판의 리세스부의 측면을 상하 방향을 따라 균일하게 이방성 식각할 수 있는 기판 처리 장치 및 기판 처리 방법이 제공된다.
또한, 본 발명의 실시예에 의하면, 기판의 리세스부 측면을 식각한 후, 패시베이션층을 제거하기 위한 별도의 식각 공정이 필요 없는 기판 처리 장치 및 기판 처리 방법이 제공된다.
도 1은 본 발명의 실시예에 따른 기판 처리 장치를 보여주는 단면도이다.
도 2는 본 발명의 실시예에 따른 기판 처리 방법의 순서도이다.
도 3 내지 도 7은 본 발명의 실시예에 따른 기판 처리 방법을 설명하기 위한 예시도이다.
도 8은 본 발명의 일 실시예에 따라 공정 사이클별로 공정 가스를 공급하는 패턴을 보여주는 도면이다.
도 9 및 도 10은 본 발명의 다른 실시예에 따라 공정 사이클별로 공정 가스를 공급하는 패턴을 보여주는 도면이다.
도 11 내지 도 13은 본 발명의 다른 실시예에 따른 기판 처리 방법의 예시도이다.
이하, 본 발명의 실시예를 첨부된 도면들을 참조하여 더욱 상세하게 설명한다. 본 발명의 실시예는 여러 가지 형태로 변형할 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것으로 해석되어서는 안 된다. 본 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해 제공되는 것이다. 따라서 도면에서의 요소의 형상은 보다 명확한 설명을 강조하기 위해 과장되었다.
본 발명의 실시예에 따른 기판 처리 장치 및 기판 처리 방법은 텅스텐으로 측면이 덮인 리세스부를 가지는 기판을 식각하기 위한 것으로, 산소 또는 산소 라디컬에 의해 리세스부의 측면 중 상부 영역에만 텅스텐 산화물을 포함하는 패시베이션층을 형성하고, 불소 라디컬에 의해 리세스부의 측면 중 하부 영역의 텅스텐과 상부 영역의 패시베이션층을 식각한다.
본 발명의 실시예에 의하면, 수직 구조 기판의 리세스부의 측면을 상하 방향을 따라 균일하게 이방성 식각할 수 있으며, 기판의 리세스부 측면을 식각한 후, 패시베이션층을 제거하기 위한 별도의 식각 공정을 필요로 하지 않아, 공정 비용을 절감할 수 있다.
이하에서 유도결합형 플라스마(ICP: Inductively Coupled Plasma) 방식으로 플라스마를 생성하여 기판을 식각하는 기판 처리 장치에 대해 설명한다. 그러나 본 발명은 이에 한정되지 않고, 용량결합형 플라스마(CCP: Conductively Coupled Plasma) 방식 또는 리모트 플라스마 방식 등 플라스마를 이용하여 기판을 처리하는 다양한 종류의 장치에 적용 가능하다.
도 1은 본 발명의 실시예에 따른 기판 처리 장치를 보여주는 단면도이다. 도 1을 참조하면, 기판 처리 장치는 플라스마를 이용하여 기판(W)에 대한 식각 공정을 수행할 수 있다. 기판 처리 장치는 공정 챔버(100), 지지 유닛(200), 가스 공급 유닛(300), 플라스마 소스(400) 및 배기 유닛(500)을 포함한다.
공정 챔버(100)는 내부에 기판을 처리하는 처리 공간을 가진다. 공정 챔버(100)는 하우징(110), 커버(120), 그리고 라이너(130)를 포함한다. 하우징(110)은 내부에 상면이 개방된 공간을 가진다. 하우징(110)의 내부 공간은 기판 처리 공정이 수행되는 처리 공간으로 제공된다. 하우징(110)은 금속 재질로 제공된다. 하우징(110)은 알루미늄 재질로 제공될 수 있다. 하우징(110)은 접지될 수 있다. 하우징(110)의 바닥면에는 배기홀(102)이 형성된다. 배기홀(102)은 배기 라인(151)과 연결된다. 공정 과정에서 발생한 반응 부산물 및 하우징(110)의 내부 공간에 머무르는 가스는 배기 라인(151)을 통해 외부로 배출될 수 있다. 배기 과정에 의해 하우징(110) 내부는 소정 압력으로 감압된다.
커버(120)는 하우징(110)의 개방된 상면을 덮는다. 커버(120)는 판 형상으로 제공되며, 하우징(110)의 내부 공간을 밀폐시킨다. 커버(120)는 유전체(dielectric substance) 창을 포함할 수 있다. 라이너(130)는 하우징(110) 내부에 제공된다. 라이너(130)는 상면 및 하면이 개방된 내부 공간을 가진다. 라이너(130)는 원통 형상으로 제공될 수 있다. 라이너(130)는 하우징(110)의 내측면에 상응하는 반경을 가질 수 있다. 라이너(130)는 하우징(110)의 내측면을 따라 제공된다. 라이너(130)의 상단에는 지지 링(131)이 형성된다. 지지 링(131)은 링 형상의 판으로 제공되며, 라이너(130)의 둘레를 따라 라이너(130)의 외측으로 돌출된다. 지지 링(131)은 하우징(110)의 상단에 놓이며, 라이너(130)를 지지한다. 라이너(130)는 하우징(110)과 동일한 재질로 제공될 수 있다. 라이너(130)는 알루미늄 재질로 제공될 수 있다. 라이너(130)는 하우징(110) 내측면을 보호한다. 예를 들면, 공정 가스가 여기되는 과정에서 공정 챔버(100) 내부에는 아크(Arc) 방전이 발생될 수 있다. 아크 방전은 주변 장치들을 손상시킨다. 라이너(130)는 하우징(110)의 내측면을 보호하여 하우징(110)의 내측면이 아크 방전으로 손상되는 것을 방지한다. 또한, 기판 처리 공정 중에 발생한 반응 부산물이 하우징(110)의 내측벽에 증착되는 것을 방지한다. 라이너(130)는 하우징(110)에 비하여 비용이 저렴하고, 교체가 용이하다. 따라서, 아크 방전으로 라이너(130)가 손상될 경우, 작업자는 새로운 라이너(130)로 교체할 수 있다.
지지 유닛(200)은 공정 챔버(100) 내부의 처리 공간 내에서 기판을 지지한다. 예를 들면, 지지 유닛(200)은 하우징(110)의 내부에 배치된다. 지지 유닛(200)은 기판(W)을 지지한다. 지지 유닛(200)은 정전기력(electrostatic force)을 이용하여 기판(W)을 흡착하는 정전척 방식으로 제공될 수 있다. 이와 달리, 지지 유닛(200)은 기계적 클램핑과 같은 다양한 방식으로 기판(W)을 지지할 수도 있다. 이하에서는 정전척 방식으로 제공된 지지 유닛(200)에 대하여 설명한다.
지지 유닛(200)은 지지판(220), 정전 전극(223), 유로 형성판(230), 포커스 링(240), 절연 플레이트(250) 및 하부 커버(270)를 포함한다. 지지 유닛(200)은 공정 챔버(100) 내부에서 하우징(110)의 바닥면에서 상부로 이격되어 제공될 수 있다.
지지판(220)은 지지 유닛(200)의 상단부에 위치한다. 지지판(220)은 원판 형상의 유전체(dielectric substance)로 제공된다. 지지판(220)의 상면에는 기판(W)이 놓인다. 지지판(220)에는 기판(W)의 저면으로 열 전달 가스가 공급되는 통로로 이용되는 제1 공급 유로(221)가 형성된다.
정전 전극(223)은 지지판(220) 내에 매설된다. 정전 전극(223)은 제1 하부 전원(223a)과 전기적으로 연결된다. 정전 전극(223)에 인가된 전류에 의해 정전 전극(223)과 기판(W) 사이에는 정전기력이 작용하며, 정전기력에 의해 기판(W)은 지지판(220)에 흡착된다.
유로 형성판(230)은 지지판(220)의 하부에 위치된다. 지지판(220)의 저면과 유로 형성판(230)의 상면은 접착제(236)에 의해 접착될 수 있다. 유로 형성판(230)에는 제1 순환 유로(231), 제2 순환 유로(232), 그리고 제2 공급 유로(233)가 형성된다. 제1 순환 유로(231)는 열 전달 가스가 순환하는 통로로 제공된다. 제2 순환 유로(232)는 냉각 유체가 순환하는 통로로 제공된다. 제2 공급 유로(233)는 제1 순환 유로(231)와 제1 공급 유로(221)를 연결한다. 제1 순환 유로(231)는 열 전달 가스가 순환하는 통로로 제공된다. 제1 순환 유로(231)는 유로 형성판(230) 내부에 나선 형상으로 형성될 수 있다. 또는, 제1 순환 유로(231)는 서로 상이한 반경을 갖는 링 형상의 유로들이 동일한 중심을 갖도록 배치될 수 있다. 각각의 제1 순환 유로(231)들은 서로 연통될 수 있다. 제1 순환 유로(231)들은 동일한 높이에 형성된다.
제1 순환 유로(231)는 열전달 매체 공급라인(231b)을 통해 열전달 매체 저장부(231a)와 연결된다. 열전달 매체 저장부(231a)에는 열전달 매체가 저장된다. 열전달 매체는 불활성 가스를 포함한다. 열전달 매체는 헬륨(He) 가스를 포함할 수 있다. 헬륨 가스는 공급 라인(231b)을 통해 제1 순환 유로(231)에 공급되며, 제2 공급 유로(233)와 제1 공급 유로(221)를 순차적으로 거쳐 기판(W) 저면으로 공급된다. 헬륨 가스는 기판(W)과 지지판(220) 간에 열 교환을 돕는 매개체 역할을 한다. 따라서 기판(W)은 전체적으로 온도가 균일하게 된다.
제2 순환 유로(232)는 냉각 유체 공급 라인(232c)을 통해 냉각 유체 저장부(232a)와 연결된다. 냉각 유체 저장부(232a)에는 냉각 유체가 저장된다. 냉각 유체 저장부(232a) 내에는 냉각기(232b)가 제공될 수 있다. 냉각기(232b)는 냉각 유체를 소정 온도로 냉각시킨다. 이와 달리, 냉각기(232b)는 냉각 유체 공급 라인(232c) 상에 설치될 수 있다. 냉각 유체 공급 라인(232c)을 통해 제2 순환 유로(232)에 공급된 냉각 유체는 제2 순환 유로(232)를 따라 순환하며 유로 형성판(230)을 냉각한다. 유로 형성판(230)은 냉각되면서 지지판(220)과 기판(W)을 함께 냉각시켜 기판(W)을 소정 온도로 유지시킨다. 상술한 바와 같은 이유로, 일반적으로, 포커스 링(240)의 하부는 상부에 비해 낮은 온도로 제공된다.
포커스 링(240)은 지지 유닛(200)의 가장자리 영역에 배치된다. 포커스 링(240)은 링 형상을 가지며, 지지판(220)을 둘러싸도록 제공된다. 예를 들면, 포커스 링(240)은 지지판(220)의 둘레를 따라 배치되어 기판(W)의 외측 영역을 지지한다.
절연 플레이트(250)는 유로 형성판(230)의 하부에 위치한다. 절연 플레이트(250)는 절연 재질로 제공되며, 유로 형성판(230)과 하부 커버(270)를 전기적으로 절연시킨다. 하부 커버(270)는 지지 유닛(200)의 하단부에 위치한다. 하부 커버(270)는 하우징(110)의 바닥면에서 상부로 이격 되어 위치한다. 하부 커버(270)는 상면이 개방된 공간이 내부에 형성된다. 하부 커버(270)의 상면은 절연 플레이트(250)에 의해 덮어진다. 따라서 하부 커버(270)의 단면의 외부 반경은 절연 플레이트(250)의 외부 반경과 동일한 길이로 제공될 수 있다. 하부 커버(270)의 내부 공간에는 반송되는 기판(W)을 외부의 반송 부재로부터 전달받아 지지판으로 안착시키는 리프트 핀 등이 위치할 수 있다.
하부 커버(270)는 연결 부재(273)를 갖는다. 연결 부재(273)는 하부 커버(270)의 외측면과 하우징(110)의 내측벽을 연결한다. 연결 부재(273)는 하부 커버(270)의 외측면에 일정한 간격으로 복수개 제공될 수 있다. 연결 부재(273)는 지지 유닛(200)을 공정 챔버(100) 내부에서 지지한다. 또한, 연결 부재(273)는 하우징(110)의 내측벽과 연결됨으로써 하부 커버(270)가 전기적으로 접지(grounding)되도록 한다.
제1 하부 전원(223a)과 연결되는 제1 전원라인(223c), 열전달 매체 저장부(231a)와 연결된 열전달 매체 공급라인(231b) 그리고 냉각 유체 저장부(232a)와 연결된 냉각 유체 공급 라인(232c) 등은 연결 부재(273)의 내부 공간을 통해 하부 커버(270) 내부로 연장된다.
가스 공급 유닛(300)은 공정 챔버(100) 내부의 처리 공간에 가스를 공급한다. 가스 공급 유닛(300)이 공급하는 가스는 기판의 처리에 사용되는 공정 가스를 포함한다. 또한, 가스 공급 유닛(300)은 공정 챔버(100) 내측을 세정하는데 사용되는 세정 가스를 공급할 수 있다.
가스 공급 유닛(300)은 가스 공급 노즐(310), 가스 공급 라인(320), 그리고 가스 저장부(330)를 포함한다. 가스 공급 노즐(310)은 커버(120)의 중앙부에 설치된다. 가스 공급 노즐(310)의 저면에는 분사구가 형성된다. 분사구는 커버(120)의 하부에 위치하며, 공정 챔버(100) 내부로 가스를 공급한다. 가스 공급 라인(320)은 가스 공급 노즐(310)과 가스 저장부(330)를 연결한다. 가스 공급 라인(320)은 가스 저장부(330)에 저장된 가스를 가스 공급 노즐(310)에 공급한다. 가스 공급 라인(320)에는 밸브(321)가 설치된다. 밸브(321)는 가스 공급 라인(320)을 개폐하며, 가스 공급 라인(320)을 통해 공급되는 가스의 유량을 조절한다.
플라스마 소스(400)는 공정 챔버(100) 내부의 처리 공간 내에 공급된 가스로부터 플라스마를 생성한다. 플라스마 소스(400)는 공정 챔버(100)의 처리 공간의 외부에 제공된다. 일 실시예에 따르면, 플라스마 소스(400)로는 유도결합형 플라스마(ICP: inductively coupled plasma) 소스가 사용될 수 있다. 플라스마 소스(400)는 안테나 실(410), 안테나(420), 그리고 플라스마 전원(430)을 포함한다. 안테나 실(410)은 하부가 개방된 원통 형상으로 제공된다. 안테나 실(410)은 내부에 공간이 제공된다. 안테나 실(410)은 공정 챔버(100)와 대응되는 직경을 가지도록 제공된다. 안테나 실(410)의 하단은 커버(120)에 탈착 가능하도록 제공된다. 안테나(420)는 안테나 실(410)의 내부에 배치된다. 안테나(420)는 복수 회 감기는 나선 형상의 코일로 제공되고, 플라스마 전원(430)과 연결된다. 안테나(420)는 플라스마 전원(430)으로부터 전력을 인가받는다. 플라스마 전원(430)은 공정 챔버(100) 외부에 위치할 수 있다. 전력이 인가된 안테나(420)는 공정 챔버(100)의 처리공간에 전자기장을 형성할 수 있다. 공정가스는 전자기장에 의해 플라스마 상태로 여기 된다.
배기 유닛(500)은 하우징(110)의 내측벽과 지지 유닛(200)의 사이에 위치된다. 배기 유닛(500)은 관통홀(511)이 형성된 배기판(510)을 포함한다. 배기판(510)은 환형의 링 형상으로 제공된다. 배기판(510)에는 복수의 관통홀(511)들이 형성된다. 하우징(110) 내에 제공된 공정가스는 배기판(510)의 관통홀(511)들을 통과하여 배기홀(102)로 배기된다. 배기판(510)의 형상 및 관통홀(511)들의 형상에 따라 공정가스의 흐름이 제어될 수 있다.
지지판(220) 내에는 히터들(225)이 매설된다. 히터들(225)은 정전 전극(223)의 하부에 위치한다. 히터들(225)은 기판(W)의 상이한 영역 별로 지지 유닛(200)을 가열하기 위하여 지지판(220) 내의 상이한 영역에 제공될 수 있다.
히터 전원 공급부(229)는 히터들(225)에 발열 전원들을 인가하기 위해 제공된다. 필터부(228)는 히터 전원 공급부(229)에 의해 공급되는 발열 전원들에서 고주파를 차단한다. 일 실시예로, 플라스마 소스(400)에 의해 13.56MHz 고주파 전원이 인가되어 플라스마가 생성되는 경우, 필터부(228)는 예를 들어 60Hz 교류(AC) 전원인 발열 전원들을 히터 케이블들(226a~d)로 통과시키고, 히터 전원 공급부(229)로 13.56MHz RF가 유입되는 것을 차단하도록 설계될 수 있다. 필터부(228)는 커패시터, 인덕터 등의 소자들(228a~d)로 제공될 수 있다.
복수의 히터케이블(226a~d)은 필터부(228)와 히터들(225) 간에 연결되고, 히터 전원 공급부(229)로부터 인가된 발열 전원들을 히터들(225)로 전달한다. 히터케이블들(226a~d)은 연결 부재(273)의 내부 공간을 통해 하부 커버(270) 내부로 연장될 수 있다. 히터들(225)은 히터케이블(226a~d)과 전기적으로 연결되며, 히터케이블(226a~d)로부터 인가되는 발열 전원(전류)에 저항함으로써 열을 발생시킨다. 발생된 열은 지지판(220)을 통해 기판(W)으로 전달된다. 히터들(225)에서 발생된 열에 의해 기판(W)은 소정 온도로 유지된다.
임피던스 조절부(227)는 복수의 히터케이블(226a~d)에 연결되고, 복수의 히터케이블(226a~d)의 임피던스를 조절하여 기판(W)의 영역 별로 처리율(예를 들어, 식각율)을 제어한다. 일 실시예에 있어서, 임피던스 조절부(227)는 복수의 히터케이블(226a~d)과 접지(ground) 사이에 각각 연결되는 가변 커패시터들(C1~C4)을 포함할 수 있다.
도 2는 본 발명의 실시예에 따른 기판 처리 방법의 순서도이다. 도 3 내지 도 7은 본 발명의 실시예에 따른 기판 처리 방법을 설명하기 위한 예시도이다. 먼저, 도 2 및 도 3을 참조하면, 텅스텐(30)으로 측면이 덮인 리세스부(40)를 가지는 기판을 공정 챔버 내에 배치한다(S10).
기판은 기재(10) 상에 복수개의 절연막(20)들과, 텅스텐(30)을 포함하는 도전막들이 상하 방향으로 교대로 반복하여 형성된 수직 구조로 제공될 수 있다. 일 실시예에서, 기판은 수직 낸드(vertical NAND)와 같은 수직 반도체일 수 있으나, 이에 제한되지는 않는다.
라디컬을 이용한 식각은 수평 방향 에칭이 용이하나, 등방성 식각 특성을 가져 V-NAND와 같이 종횡비(Aspec Ratio)가 높은 수직 구조에 대해서는 상부와 하부간 식각율 차이로 인해 적용하기 쉽지 않다. 본 발명은 이러한 문제점을 해소하기 위하여, 식각 속도가 빠른 리세스부(40)의 상부 영역에 텅스텐 산화물 패시베이션층(50)을 형성하여, 상/하부간 식각율 차이를 줄이고, 습식 식각으로는 도달하기 어려운 어려운 깊이까지 높은 식각율을 얻을 수 있다.
도 2 및 도 4를 참조하면, 기판이 공정 챔버 내에 배치되면, 산소 또는 산소 라디컬을 공정 챔버 내에 공급하여 리세스부(40)의 측면 중 상부 영역에만 텅스텐 산화물을 포함하는 패시베이션층(50)을 형성한다(S20). 산소 또는 산소 라디컬에 의해 리세스부(40)의 상부 영역의 텅스텐이 산화되어 패시베이션층(50)이 형성될 수 있다. 텅스텐 산화물은 WO3 및/또는 WO4을 포함할 수 있다.
리세스부(40)의 측면이 상하 방향으로 균일하게 식각되게 하기 위하여, 리세스부(40)의 상부 측을 향하는 방향으로 패시베이션층(50)의 두께가 증가하도록 텅스텐 산화물을 형성하여 패시베이션층(50)을 형성할 수 있다. 패시베이션층(50)의 두께는 공정 챔버 내 산소 또는 산소 라디컬의 압력, 산소 또는 산소 라디컬의 공급 유량 등을 조절함으로써 제어할 수 있다.
도 2 및 도 5를 참조하면, 리세스부(40)의 상부 영역에 패시베이션층(50)이 형성되면, 불소 라디컬을 공정 챔버 내에 공급하여, 리세스부(40)의 측면 중 하부 영역의 텅스텐(30)과 상부 영역의 패시베이션층(50)을 식각한다(S30). 이때, 불소 라디컬과 함께 산소 라디컬을 이용하여 리세스부(40)의 하부 영역의 텅스텐과 상부 영역의 패시베이션층(50)을 식각할 수 있다.
도 8은 본 발명의 일 실시예에 따라 공정 사이클별로 공정 가스를 공급하는 패턴을 보여주는 도면이다. 도 6 내지 도 8에 도시된 바와 같이, 상술한 패시베이션층 형성 단계(S20)와 식각 단계(S30)를 포함하는 공정 사이클을 식각 완료시까지 복수회 반복하여 리세스부(40)의 측면을 식각한다. 불소 라디컬에 의해 텅스텐 도전막들이 이방성 식각되어, 상하 방향의 노드들을 절연막(20)들에 의해 분리할 수 있다.
패시베이션층 형성 단계(S20)에서, 산소 또는 산소 라디컬은 설정된 공급 시간 및 공급 유량으로 공정 챔버 내에 공급되고, 그에 따라 리세스부(40)의 상부 영역에 텅스텐 산화물을 포함하는 패시베이션층(50)이 형성된다. 최초에 리세스부(40)의 상부 영역에 형성되는 패시베이션층(50)은 WO3를 주로 포함할 수 있다. 이후, 두번째 공정 사이클부터, 패시베이션층(50)은 주로 WO4로 형성된다.
공정 사이클을 반복할수록 리세스부(40)의 폭이 점차 커지게 되므로, 초기의 공정 사이클과 동일한 공급 시간 및 공급 유량으로 산소 또는 산소 라디컬을 공급하게 되면, 오히려 리세스부(40)의 하부 영역이 상부 영역보다 많이 식각되어, 상하 방향으로 식각 균일도가 낮아질 수 있다. 이는 상하 방향으로 소자들 간에 전기적 특성의 불균일을 초래할 수 있다.
도 9 및 도 10은 본 발명의 다른 실시예에 따라 공정 사이클별로 공정 가스를 공급하는 패턴을 보여주는 도면이다. 도 9 및 도 10에 도시된 바와 같이, 공정 사이클을 반복할수록 공급 시간(T1, T2, T3) 및/또는 공급 유량(A1, A2, A3)을 감소시켜 패시베이션층(50)의 두께가 점차 감소되도록 함으로써, 공정 사이클의 반복 수행 시에 상하 방향으로 리세스부(40)의 식각 균일성을 확보할 수 있다.
도 11 내지 도 13은 본 발명의 다른 실시예에 따른 기판 처리 방법의 예시도이다. 도 3 내지 도 7의 실시예에서는 패시베이션층을 먼저 형성한 후, 기판의 리세스부(40)를 식각하였으나, 도 11 내지 도 13의 도시와 같이, 리세스부의 상부 영역을 불소 라디컬에 의해 먼저 식각한 후, 도 2의 패시베이션층 형성 단계(S20)와 식각 단계(S30)를 반복 수행하여 기판의 리세스부(40)를 식각할 수도 있다. 이 경우, 최초 패시베이션층(50) 형성시부터 W04가 형성된다.
본 발명의 실시예에 의하면, 높은 종횡비(Aspect Ratio)의 수직 구조를 가지도록 기판의 리세스부 측면을 이방성 식각할 수 있다. 또한, 본 발명의 실시예에 의하면, 텅스텐 산화물 패시베이션층이 불소 라디컬, NF3 등에 의해 식각 가능하므로, 리세스부 식각 후에 패시베이션층을 제거하기 위한 습식 식각 공정을 필요로 하지 않으며, 공정 단계를 줄여 반도체 생산성을 높일 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내어 설명하는 것이며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위내에서 변경 또는 수정이 가능하다. 저술한 실시예는 본 발명의 기술적 사상을 구현하기 위한 최선의 상태를 설명하는 것이며, 본 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
10: 기재 20: 절연막
30: 텅스텐 40: 리세스부
50: 패시베이션층 60: 산소 또는 산소라디컬
70: 불소 라디컬 100: 공정 챔버
200: 지지 유닛 300: 가스 공급 유닛
400: 플라스마 소스

Claims (11)

  1. 텅스텐으로 측면이 덮인 리세스부를 가지는 기판을 공정 챔버 내에 배치하는 단계;
    산소 또는 산소 라디컬에 의해, 상기 리세스부의 측면 중 상부 영역에만 텅스텐 산화물을 포함하는 패시베이션층을 형성하는 단계; 그리고
    불소 라디컬에 의해, 상기 리세스부의 측면 중 하부 영역의 텅스텐과 상부 영역의 패시베이션층을 식각하는 단계를 포함하고,
    상기 패시베이션층을 형성하는 단계는 산소 또는 산소 라디컬을 설정된 공급 시간 및 공급 유량으로 공정 챔버 내에 공급하여 상기 텅스텐 산화물을 형성하고,
    상기 패시베이션층을 형성하는 단계와 상기 식각하는 단계를 포함하는 공정 사이클을 복수회 반복하여 복수회의 공정 사이클을 순차적으로 수행하되,
    상기 패시베이션층을 형성하는 단계는 상기 복수회의 공정 사이클 순으로 상기 산소 또는 산소 라디컬의 상기 공급 시간 및 상기 공급 유량 중 적어도 하나를 순차적으로 감소시키는 기판 처리 방법.
  2. 제1항에 있어서,
    상기 텅스텐 산화물은 WO3 및 WO4 중 적어도 하나를 포함하는 기판 처리 방법.
  3. 제1항에 있어서,
    상기 식각하는 단계는, 상기 불소 라디컬과 함께 산소 라디컬을 이용하여 상기 리세스부의 하부 영역의 텅스텐과 상부 영역의 패시베이션층을 식각하는 단계를 포함하는 기판 처리 방법.
  4. 제1항에 있어서,
    상기 패시베이션층을 형성하는 단계는 상기 리세스부의 상부 측을 향하는 방향으로 상기 패시베이션층의 두께가 증가하도록 상기 텅스텐 산화물을 형성하는 기판 처리 방법.
  5. 제1항에 있어서,
    상기 패시베이션층을 형성하는 단계는 상기 리세스부의 수평 방향 폭이 증가할수록 상기 패시베이션층의 두께가 감소하도록 상기 텅스텐 산화물을 형성하는 기판 처리 방법.
  6. 제1항에 있어서,
    상기 기판은 절연막들과 텅스텐 도전막들이 상하 방향으로 교대로 반복하여 형성된 수직 구조를 가지며,
    상기 식각하는 단계는 상기 불소 라디컬에 의해 상기 텅스텐 도전막들을 이방성 식각하여 상하 방향의 노드들을 상기 절연막들에 의해 분리하는 단계를 포함하는 기판 처리 방법.
  7. 제1항에 있어서,
    상기 패시베이션층을 형성하는 단계는 산소 또는 산소 라디컬에 의해 상기 리세스부의 상부 영역의 텅스텐을 산화시키는 단계를 포함하는 기판 처리 방법.
  8. 삭제
  9. 내부에 처리 공간을 가지는 공정 챔버;
    상기 처리 공간 내에 텅스텐으로 측면이 덮인 리세스부를 가지는 기판을 지지하는 지지 유닛;
    상기 처리 공간 내에 상기 기판을 식각하기 위한 공정 가스를 공급하는 가스 공급 유닛; 및
    상기 공정 가스의 공급을 조절하도록 상기 가스 공급 유닛을 제어하는 제어부를 포함하고,
    상기 가스 공급 유닛은,
    상기 리세스부의 측면 중 상부 영역에만 텅스텐 산화물을 포함하는 패시베이션층을 형성하도록, 상기 처리 공간 내에 산소 또는 산소 라디컬을 형성하고,
    상기 리세스부의 측면 중 하부 영역의 텅스텐과 상부 영역의 패시베이션층을 식각하도록, 상기 처리 공간 내에 불소 라디컬을 형성하고,
    상기 가스 공급 유닛은 상기 산소 또는 산소 라디컬을 설정된 공급 시간 및 공급 유량으로 상기 공정 챔버 내에 공급하여 상기 텅스텐 산화물을 형성하고,
    상기 가스 공급 유닛은, 상기 산소 또는 산소 라디컬을 공급하는 제1 공정과, 상기 불소 라디컬을 공급하는 제2 공정을 포함하는 공정 사이클을 복수회 반복하여 복수회의 공정 사이클을 순차적으로 수행하되,
    상기 제어부는,
    상기 복수회의 공정 사이클 순으로 상기 산소 또는 산소 라디컬의 상기 공급 시간 및 상기 공급 유량 중 적어도 하나를 순차적으로 감소시키도록 상기 가스 공급 유닛을 제어하는 기판 처리 장치.
  10. 제9항에 있어서,
    상기 제어부는, 상기 리세스부의 수평 방향 폭이 증가할수록 상기 패시베이션층의 두께가 감소하도록, 상기 산소 또는 산소 라디컬의 공급을 제어하는 기판 처리 장치.
  11. 삭제
KR1020180080465A 2018-07-11 2018-07-11 기판 처리 장치 및 기판 처리 방법 KR102136127B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180080465A KR102136127B1 (ko) 2018-07-11 2018-07-11 기판 처리 장치 및 기판 처리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180080465A KR102136127B1 (ko) 2018-07-11 2018-07-11 기판 처리 장치 및 기판 처리 방법

Publications (2)

Publication Number Publication Date
KR20200006736A KR20200006736A (ko) 2020-01-21
KR102136127B1 true KR102136127B1 (ko) 2020-07-23

Family

ID=69369560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180080465A KR102136127B1 (ko) 2018-07-11 2018-07-11 기판 처리 장치 및 기판 처리 방법

Country Status (1)

Country Link
KR (1) KR102136127B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140134842A1 (en) * 2012-11-09 2014-05-15 Applied Materials, Inc. Dry etch process
US20170069511A1 (en) * 2015-09-04 2017-03-09 Lam Research Corporation Systems and methods for selectively etching tungsten in a downstream reactor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102109679B1 (ko) * 2013-11-07 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
KR20160127891A (ko) * 2015-04-27 2016-11-07 삼성전자주식회사 싸이클 공정을 이용한 수직 패턴의 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140134842A1 (en) * 2012-11-09 2014-05-15 Applied Materials, Inc. Dry etch process
US20170069511A1 (en) * 2015-09-04 2017-03-09 Lam Research Corporation Systems and methods for selectively etching tungsten in a downstream reactor

Also Published As

Publication number Publication date
KR20200006736A (ko) 2020-01-21

Similar Documents

Publication Publication Date Title
KR101927936B1 (ko) 기판 처리 장치
US11127573B2 (en) Support unit, apparatus and method for treating a substrate
KR20190033672A (ko) 기판 처리 장치 및 기판 처리 방법
JP6401839B1 (ja) 基板処理装置、基板処理方法、及びプラズマ発生ユニット
KR102278074B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR102345415B1 (ko) 기판 처리 장치 및 필터 제조 방법
CN112420550A (zh) 基板支承单元和具有该基板支承单元的基板处理装置
KR102330281B1 (ko) 정전 척 및 이를 포함하는 기판 처리 장치
KR102323320B1 (ko) 기판 처리 장치 및 기판 처리 방법
US20210005426A1 (en) Apparatus and method for treating substrate
KR101569904B1 (ko) 전극 어셈블리, 그리고 기판 처리 장치 및 방법
KR102136127B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR102186071B1 (ko) 기판 처리 장치 및 방법
KR101995762B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR101569886B1 (ko) 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
KR102323078B1 (ko) 기판 처리 장치
KR101895931B1 (ko) 기판 처리 장치 및 방법
KR101885569B1 (ko) 기판 처리 장치
KR102072996B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR20160002538A (ko) 기판 처리 장치 및 기판 처리 방법
KR102719882B1 (ko) 기판 처리 장치 및 기판 처리 방법
KR101955584B1 (ko) 기판 처리 장치
KR101664839B1 (ko) 기판 처리 장치 및 방법
KR102344523B1 (ko) 지지 유닛 및 이를 포함하는 기판 처리 장치
CN117912923A (zh) 基板处理装置以及基板处理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant