KR102127024B1 - 고밀도 정렬된 실리콘 나노와이어 - Google Patents

고밀도 정렬된 실리콘 나노와이어 Download PDF

Info

Publication number
KR102127024B1
KR102127024B1 KR1020157000914A KR20157000914A KR102127024B1 KR 102127024 B1 KR102127024 B1 KR 102127024B1 KR 1020157000914 A KR1020157000914 A KR 1020157000914A KR 20157000914 A KR20157000914 A KR 20157000914A KR 102127024 B1 KR102127024 B1 KR 102127024B1
Authority
KR
South Korea
Prior art keywords
nanowires
silicon
substrate
heated
diameter
Prior art date
Application number
KR1020157000914A
Other languages
English (en)
Other versions
KR20150024397A (ko
Inventor
상현 홍
정 영 준
정 현 영
성구 이
영재 유
Original Assignee
노스이스턴 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노스이스턴 유니버시티 filed Critical 노스이스턴 유니버시티
Publication of KR20150024397A publication Critical patent/KR20150024397A/ko
Application granted granted Critical
Publication of KR102127024B1 publication Critical patent/KR102127024B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/29—Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof
    • Y10T428/2913—Rod, strand, filament or fiber
    • Y10T428/2933—Coated or with bond, impregnation or core

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Silicon Compounds (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

나노와이어 어레이들을 생성하는 간단하고 경제적인 방법이 설명된다. 방법은 10 nm 미만의 직경들을 갖는 나노와이어들을 갖는 고밀도 어레이들을 생성하고, 템플레이팅, 촉매들, 또는 표면 전/후-처리를 요구하지 않는다. 개시된 방법들 및 시스템들은, 예를 들어 광전자 디바이스들 및 광전지 셀들, Li-이온 배터리들, 화학/바이오 센서들 및 트랜지스터들에 사용될 수 있다.

Description

고밀도 정렬된 실리콘 나노와이어 {HIGH DENSITY ALIGNED SILICON NANOWIRE}
관련 출원에 교차참조
본 출원은 본 명세서에 참조로서 병합되는, 2012년 6월 22일에 출원된 미국 가특허 출원 번호 61/663239의 우선권을 주장한다.
기술분야
본 기술은 일반적으로 실리콘 나노와이어 어레이들, 및 이의 제조 방법들에 관한 것이다.
실리콘 나노와이어(SiNW)는 많은 응용, 예를 들어 광전지들, Li-이온 배터리들, 화학/바이오 센서들 및 트랜지스터들에 대해 중요하다. 나노와이어 직경을 제어함으로써 실리콘 밴드 갭 및 이에 따라 그 광학 특성들을 변형할 수 있는 능력은 이들 많은 응용들에 대해 중요하다. 큰 대역 갭 변화들은 10nm 아래의 직경을 갖는 실리콘 나노와이어들에서 관찰된다. 하지만, 그러한 작은 직경을 갖는 실리콘의 고밀도 나노와이어 어레이들은 합성화에 어려움을 겪고 있다.
실리콘 나노와이어 어레이들에 대한 다수의 합성 기술들이 존재한다. 예를 들어, VLS 방법(증기-액체-고체)은 화학 증기 증착으로부터 나노와이어들과 같은 1차원 구조들의 성장을 위한 메커니즘이다. 고체 표면 상에 가스 상(gas phase)의 직접적인 흡착을 통해 1차원 나노스케일(nanoscale) 결정들의 성장이 도전되고 있고, 일반적으로 매우 느리다. VLS 메커니즘은 촉매 액체 합금 상(일반적으로 귀금속들을 이용하여)을 주입함으로써 이를 회피하고, 이러한 촉매 액체 합금 상은 과포화 레벨들로 증기를 급속히 흡수할 수 있고, 이로부터 결정 성장은 후속하여 액체-고체 경계면에서 유핵 시드들로부터 발생할 수 있다.
다른 SiNW 성장 방법들도 또한 개발되었다. SiNWs은 다양한 화학 증기 증착(CVD) 방법들, 레이저 연마, 열 증발/분해, 초임계 유체-액체-고체(SFLS) 합성, 및 금속 보조 에칭 또는 전기 화학적 양극 처리와 같은 습식(wet) 방법들을 이용하여 성장되었다. 하지만, 지금까지, 템플레이팅(templating), 촉매들, 또는 표면 전/후-처리를 요구하지 않은 10nm 아래의 나노와이어 직경을 갖는 고밀도 및 정렬된 실리콘 나노와이어 어레이들을 제작하는 간단하고 비용에 효과적인 방법은 없었다.
VLS는 매우 비용이 많이 드는 귀금속 합금 촉매들을 요구한다. 추가로, SiNWs의 직경은 금속 촉매 입자(성장을 위한 “템플릿”)의 크기에 의존한다. 따라서, 작은 직경의 SiNWs를 합성하기 위해, 금속 촉매 나노입자들의 크기를 감소시키고 이들을 기판 상에서 분산하기 위한 추가 방법들을 이용하는 것이 필요하다. 이들 기술들은 복잡도 및 방법의 비용을 추가한다. 더욱이, 고밀도 나노와이어 어레이들은 VLS와 함께 생성하기에 어려워서, 유리한 표면적을 감소시킨다. VLS에 의존하지 않는 다른 방법들은 일반적으로 성장 이후에 나노와이어로부터 제거될 필요가 있는 반응 촉매들을 수반하거나, 10nm 미만의 직경의 나노와이어들을 가지고 고밀도 실리콘 나노와이어 어레이들을 달성하기 위해 나노와이어들의 다른 후-처리 또는 기재의 전-처리를 수반한다.
간단하고 경제적인 실리콘 나노와이어 어레이들의 생성 방법이 설명된다. 방법은, 10 nm 미만의 직경을 갖는 나노와이어들을 갖고 템플레이팅, 촉매 또는 표면 전/후-처리를 요구하지 않는 고밀도의 정렬된 어레이들을 생성한다. 개시된 방법들 및 시스템들은 예를 들어, 광전자 디바이스들 및 광전자 디바이스들 및 광전지 셀들에 사용될 수 있다.
하나의 양상에서, 실리콘 나노와이어 어레이를 생성하는 방법은 템플레이트 없는 실리콘 기판을 제공하는 단계; 가열된 기판을 수소를 포함하는 캐리어 가스와, 적어도 실리콘 및 염소를 포함하는 기화된 화합물에 노출시키는 단계; 촉매의 이용 없이 기판 상에 실리콘 나노와이어들의 집단을 생성하는 단계로서, 나노와이어들의 직경은 10 nm 미만인, 생성 단계를 포함한다.
하나 이상의 실시예들에서, 나노와이어들이 정렬된다.
하나 이상의 실시예들에서, 나노와이어들은 0-10% 산소 함량을 갖는다.
하나 이상의 실시예들에서, 증발된 화합물은 SiCl4, SiHCl3, SiH2Cl2, 또는 SiCl2이다.
하나 이상의 실시예들에서, 가열된 기판은 적어도 900℃, 또는 적어도 1000℃, 또는 적어도 1100℃, 또는 적어도 1200℃로 가열된다.
하나 이상의 실시예들에서, 가열된 기판은 900 내지 1200℃ 또는 1000 내지 1100℃의 온도로 가열된다.
하나 이상의 실시예들에서, 기판은 10-20℃/min의 비율로 또는 10-15℃/min의 비율로 가열된다.
하나 이상의 실시예들에서, 실리콘 기판은 c-Si 또는 폴리-Si이다.
하나 이상의 실시예들에서, 캐리어 가스는 아르곤을 포함한다.
하나 이상의 실시예들에서, 캐리어 가스는 10-20% 수소를 포함한다.
하나 이상의 실시예들에서, 노출은 1 내지 3 시간 지속된다.
하나 이상의 실시예들에서, 나노와이어들의 직경은 5nm 미만 또는 2nm 미만이다.
하나 이상의 실시예들에서, 나노와이어들의 길이는 5 ㎛보다 크거나 10 ㎛보다 크거나 50 ㎛보다 크다.
하나 이상의 실시예들에서, 실리콘 나노와이어들의 집단의 표면적은 300 내지 1000 m2/g 또는 570 m2/g 내지 950 m2/g이다.
하나 이상의 실시예들에서, 기판은 1 내지 1.5 atm의 압력하에서 유지된다.
하나 이상의 실시예들에서, 캐리어 가스 유량(flow rate)은 15 내지 25 sccm, 또는 17 내지 21 sccm이다.
다른 양상에서, 제품은 임의의 이전 실시예들의 방법에 의해 만들어진다.
다른 양상에서, 2차 셀 전극은 임의의 이전 실시예들의 방법에 의해 만들어진다.
본 발명은, 예시만을 위해 제공되고 한정되는 것으로 의도되지 않는 다음의 도면들을 참조하여 설명된다. 도면들에서:
도면들 1(a)-(c)은 하나 이상의 실시예들에 따라 (100) 실리콘 기판 상에서 수직으로 정렬된 고밀도 SiNWs의 스캐닝 전자 현미경(SEM) 이미지들의 측면도(a), 상부 평면도(b), 및 하부 평면도(c)이다. 반응은 1100℃에서 3시간 동안 1 atm, 및 SiCl4의 20 sccm 유량으로 발생한다.
도 2(a)-(c)는 하나 이상의 실시예들에 따라, 실리콘 나노와이어들의 고해상도 터널링 전자 현미경(HRTEM) 이미지들 및 회절 패턴들이다. (a) 및 (b)는 2nm의 SiNWs의 번들들하에 작은 직경의 이미지들이다. (c)는 실리콘 나노와이어들의 회절 패턴이다.
도 2(d)-(e)는 하나 이상의 실시예들에 따라, 벌크 실리콘(e)에 비해 나노와이어들(d)의 직경들의 분포 및 나노와이어들의 라만 스펙트럼의 분포의 플롯들이다. (d) 는, TEM 이미지들에 의해 분석된 바와 같이 SiNWs의 평균 직경이 1.8nm이라는 것을 도시한다. (e)에서의 라만 스펙트럼은, SiNWs의 라만 시프트가 벌크 실리콘보다 더 낮은 주파수를 갖는다는 것을 도시한다.
도 3(a)-(e)는 하나 이상의 실시예들에 따라, 1 시간의 화학 증기 증착 상태들 이후에 리소그래피로 패터닝된(patterned) (100) 실리콘 기판의 SEM 이미지들이다. (a)는 기판들 상에 2가지 상이한 에칭 피트 패턴들을 도시한다. (b)-(c)는 각각 더 작은 에칭 피트 패턴의 낮고 높은 배율의 이미지들을 도시한다. (d)-(e)는 각각 더 큰 에칭 피트 패턴의 낮고 높은 배율의 이미지들을 도시한다.
도 4(a)-(d)는 하나 이상의 실시예들에 따라, 상이한 CVD(화학 증기 증착) 반응 시간 이후에 Si(100) 샘플들의 SEM 이미지들이다: (a) 낮은 배율에서의 1분의 CVD, (b) 높은 배율에서의 1분의 CVD, (c) 15분의 CVD, (d) 30분의 CVD.
도 5(a)-(d)는 하나 이상의 실시예들에 따라, 상이한 CVD 반응 시간 이후의 Si(111) 샘플들의 SEM 이미지들이다: (a) 낮은 배율에서의 1분의 CVD, (b) 높은 배율에서의 1분의 CVD, (c) 15분의 CVD, (d) 30분의 CVD.
도 6(a)-(d)는 하나 이상의 실시예들에 따라, 3시간의 CVD 노출 이후에 Si(100) 기판의 SEM 이미지들이다. (a) 상부 평면도, (c) 단면도, (b) 및 (d)는 각각 (a) 및 (c)에 도시된 영역들의 높은 배율의 이미지들이다.
도 7(a)-(b)는 하나 이상의 실시예들에 따라, 수소 가스 없이 30분의 CVD 노출 동안 기판들의 SEM 이미지들이다. (a)는 Si(100) 웨이퍼를 도시하고, (b)는 Si(111) 웨이퍼를 도시한다.
도 8(a)-(e)는 하나 이상의 실시예들에 따라, CVD 노출 이후에 Si(111) 샘플 상에서 테라스 형성의 SEM 이미지들 및 개략도(a)-(c)이다. (d)는 에칭된 표면의 SEM 이미지이다. (e)는 (d)에 도시된 거친 테라스 상의 SiNWs 어레이의 SEM 이미지이다.
도 9(a)-(e)는 하나 이상의 실시예들에 따라, 실리콘 나노와이어 필름들의 광학 특성들을 보여주는 이미지들 및 플롯들이다. (a)는 1시간의 반응 시간 이후에 Si(100) 기판 상의 SiNW 필름의 광학 현미경(OM) 이미지이다. (b)는 (a)에서와 동일한 SiNW 필름의 SEM 이미지이고, 1㎛ 미만의 길이의 나노와이어들을 도시한다. (c)는 2시간의 CVD 노출 이후에 SiNW 어레이의 단면 SEM 이미지이어서, 9.4 ㎛ 길이의 나노와이어들을 초래한다. (d) 3시간의 CVD 노출 이후에 SiNW 어레이의 단면 SEM 이미지이어서, 37 ㎛ 길이의 나노와이어들을 초래한다. (c) 및 (d)에서의 SiNW 필름들은 광학 분석을 위해 투명한 PDMS 기판들로 전달되었다. (e)는 상이한 필름 두께를 갖는 전달된 SiNW 어레이 필름의 파장에 대한 투과율의 플롯이다.
본 개시에서, 화학 증기 증착(CVD) 방법들은 촉매의 이용 없이 잘-정렬된, 고밀도의 실리콘 나노와이어 어레이들을 생성하는데 사용되었다. CVD 방법들은 간단하고 경제적이어서, 더 적은 부산물들을 갖는 고순도의 고성능 고체 물질들을 생성한다. 몇몇 실시예들에서, 촉매를 요구하지 않아서, 어떠한 후-처리 개정 또는 에칭 없이도 고순도 물질들의 생성을 허용한다. 몇몇 실시예들에서, 기판의 전처리 또는 템플레이팅도 요구하지 않는다(예를 들어, 산화 층의 에칭, 귀금속 촉매의 증착 등). 몇몇 실시예들에서, 기판은 “템플레이트가 없는데”, 예를 들어 적용된 나노입자들 또는 물리적 패터닝이 없다.
몇몇 실시예들에서, 방법은 실리콘 기판을 제공하는 단계와, 기판을 가열하는 단계와, 수소를 포함하는 캐리어 가스에서 적어도 실리콘 및 염소를 포함하는 증기 상에서의 화합물들에 기판을 노출시키는 단계를 수반한다.
몇몇 실시예들에서, 증기 상에서의 화합물들은 실온에서 증기, 가스, 또는 고체(분말)이다. 화합물들은 SiCl4, SiHCl3, SiH2Cl2, SiCl2 또는 실리콘, 염소, 및 선택적으로 수소를 함유하는 다른 화합물들일 수 있다. 이론에 의해 결부되지 않고도, SiCl4 및 H2는, 실리콘 기판의 자연 산화물 층을 에칭하고, 표면 전-처리 없이 SiNWs의 형성을 위해 기판의 결정 표면을 노출시키는 것이라 여겨질 때 바람직하다. 수소는 생성 동안 실리콘 표면을 패시베이팅(passivate)할 수 있지만(자연 산화물 형성을 방지), 또한 에칭을 위한 활성제가 될 수 있다.
이론에 의해 결부되지 않고도, 실리콘 기판의 에칭 및 나노와이어들의 잠재적인 성장을 위한 가능한 화학적 반응들은 개시 증기 상 화합물로서 SiCl4를 이용하여 아래에 설명된다.
에칭 프로세스:
Si + SiCl4 ↔2SiCl2
Si + SiCl2 ↔2SiCl
Si + H2 ↔ Si-H
성장 프로세스:
SiCl4 + H2 → Si+ HCl
SiCl4 + H2 ↔SiHCl3 + HCl
SiHCl3 + H2 ↔SiH2Cl2 + HCl
SiH2Cl2 + H2 ↔ SiCl2 + HCl
SiCl2 + H2↔ Si + 2 HCl
하지만, 정확한 형성 메커니즘은 여전히 조사중에 있다.
다양한 캐리어 가스 및 다양한 수소비들이 구상된다. 반응 동안 가스 유량은 15-25 sccm, 또는 17-21 sccm이다. 몇몇 실시예들에서, 캐리어 가스는 아르곤을 포함한다. 몇몇 실시예들에서, 캐리어 가스는 20, 15, 또는 10%의 수소 가스를 포함한다. 몇몇 실시예들에서, 반응은 1.5 대기, 또는 1 대기에서 발생한다.
몇몇 실시예들에서, 기판은 900-1200℃, 또는 1000-1100℃로 가열될 수 있다. 몇몇 실시예들에서, 기판 및 주변 대기는 증기 상에서의 화합물들의 증기압보다 높은 온도로 가열된다. 가열 램프는 10-20℃/min, 또는 10-15℃/min일 수 있다.
몇몇 실시예들에서, 기판은 예를 들어, C-Si, 폴리-Si, 및 다양한 Si 구조들을 포함한다. 실리콘 기판은 실리콘 웨이퍼들, 입자들, 리본 등을 포함한다. 몇몇 실시예들에서, 실리콘 카바이드(SiC)와 같은 실리콘-계의 화합물 물질들이 합성될 수 있다.
반응 시간은 1분 내지 3시간, 또는 30분 내지 1시간의 범위를 가질 수 있다. 반응 시간은 나노와이어들의 길이를 제어하는데 사용될 수 있다.
생성된 SiNWs는 크게 밀도를 높이고, 안정한 구조를 갖는다. 도 1(a) 내지 (c)에 도시된 바와 같이, SiNWs는 기판과 수직으로 정렬될 수 있고, 매우 높은 표면적 및 작은 직경을 갖는다. 몇몇 실시예들에서, 직경은 10nm 미만, 또는 5nm 미만, 또는 2nm 미만이고, 나노와이어들의 길이는 5 ㎛보다 높거나, 10 ㎛보다 높거나, 50 ㎛보다 높다. 몇몇 실시예들에서, 표면적은 300 내지 1000 m2/g 또는 570 m2/g 내지 950 m2/g이다. 몇몇 실시예들에서, 나노와이어들은 실리콘 기판 배향(orientation)에 대해 <110>, <100>, <211> 또는 <111>의 성장 방향을 갖는다. 몇몇 실시예들에서, 성장 방향은 기판 결정 배향의 선택에 의해 제어된다. 예를 들어, <100> 및 <110>으로 배향된 나노와이어들은 Si(100) 표면으로 생성될 수 있거나, <111> 및 <110>으로 배향된 나노와이어들은 Si(111) 표면으로 생성될 수 있다. 나노와이어들은 단결정 또는 다결정 또는 비결정질일 수 있다.
몇몇 실시예들에서, 실리콘 나노와이어들은 0-10% 산소 함량을 함유한다.
SiNWs의 전자 특성들이 그 직경을 변화시킴으로써 조절될 수 있고, 생성된 SiNW 직경을 제어할 수 있는 능력은 트랜지스터들, 에너지 저장 디바이스들 및 센서들을 포함하지만, 여기에 한정되지 않는 많은 응용들에 유용하다. 도 2(a)-(e)에 도시된 바와 같이, 하나 이상의 실시예들에 따라 생성된 나노와이어들의 평균 직경은 TEM 이미지들에 의해 분석된 바와 같이, 1.8nm이다. 도 2(e)에서의 라만 스펙트럼은, SiNWs의 라만 시프트가 벌크 실리콘에 비해 더 낮은 주파수를 갖는 것을 보여준다. 라만 시프트는 나노와이어들의 작은 직경의 추가 증명을 제공한다. 관찰된 청색 시프트 및 피크 폭의 확장은 좁은 실리콘 구조의 진동들로 인한 것이다. 이러한 라만 스펙트럼에 대한 몇몇 모델들은 종래 기술에 알려져 있다. 예를 들어, MCM 모델은 (a) 13nm 직경의 SiNWs가 504 cm-1에서의 피크를 초래하고; (b) 20 nm의 직경의 SiNWs가 511cm-1에서의 피크를 초래하고; (c) 벌크 실리콘(Si)이 520cm-1에서의 피크를 갖도록 예측된다는 것을 예측한다(소스: 물리학 리뷰 B, 59(3),1645). 하나의 이론은, 피크 증가의 FWHM(full width half max)가 결정들의 경계들에서의 무질서(disorder)와 연관되어, 포논 시간의 감소를 초래한다는 것을 상정한다. SiNWs의 1차 광학 포논의 시프트에 대한 정성적 설명은 포논 한정 모델에 주어진다. 이상적인 결정에서, 상관 길이는 무한하여, 포논 고유 상태들은 평면파들이다. 그러므로, 1차 라만 스펙트럼의 일반적인 벡터 k=0 운동량 선택 법칙이 충족될 수 있다(소스: J. Liu 등., Physica E 23 (2004) 221-225).
본 발명은 다음의 예들을 참조하여 더 구체적으로 설명될 것이다. 이후에 설명되는 물질들, 이용들의 양들, 비율들, 동작들 등은 본 발명의 사상에서 벗어나지 않고도 적절히 변경된다. 그러므로, 본 발명의 범주는 아래에 설명된 특정 예들에 한정되지 않는다. 본 발명은 임의의 형태의 배터리, 예를 들어, 프리즘, 버튼-셀, 캔 등에 적용가능하다.
예들
2 인치의 내부 직경과 46 인치 길이의 알루미나 튜브는 반응 챔버로서 사용되었다. 로(furnace)는 기판을 가열하는데 사용되었다. 발포(bubbler) 시스템은 증기 상 화합물의 가스 유량을 측정하는데 사용되었다. 유량은 가스 유량 제어기를 통해 제어되었다. 순수 아르곤과 수소의 혼합물은 다양한 비율로 캐리어 가스로서 사용되었다.
(111) 및 (100) 실리콘 웨이퍼 샘플들은 1cm x 1cm 부품들로 절단되었다. 로의 중심에 위치한 알루미나 트레이는 웨이퍼들을 유지하는데 사용되었다. 챔버는 아르곤 가스로 채워졌다. 온도는 10℃/min까지 증가되었다. 1100℃에 도달한 후에, SiCl4 증기는 챔버에 주입되었다. 세부사항들은 아래에 설명된다.
CVD 조건들
온도: 1100℃
압력: 1 atm
반응 시간: 1-3 hours
가스 유량: 20 sccm
캐리어 가스: 10% 수소 균형된 아르곤
반응 시간이 경과한 후에, 로는 턴 오프되었고, 일단 샘플들이 50℃ 미만으로 냉각되었으면, 샘플들은 로로부터 제거되었다.
샘플들은 스캐닝 전자 현미경(SEM)을 이용하여 이미징되었다. 투과 전자 현미경(TEM)은 나노와이어의 크기 및 결정성을 결정하는데 사용되었다(도 2(a)-(d)). 라만 분광학(도 2(e)) 및 에너지 분광(EDS)은 나노와이어들의 원자 조성물을 분석하는데 사용되었다. 광학 현미경은 샘플을 이미징하고 그 광학 특성들을 결정하는데 사용되었다.
결과들
EDS 측정들에 따라, 기존의 실리콘 나노와이어들은 90%의 실리콘 및 9%의 산소와, 1% 미만의 다른 성분들로 이루어진다. 종래 기술에 알려진 바와 같이, 이들 순도 레벨들은 높은 진공 및 개선된 밀봉을 이용하여 반응 챔버를 변형함으로써 크게 증가될 수 있다.
도 1(a)-(c)는 (100) 실리콘 기판 상의 예시적인 수직으로 정렬된 고밀도 SiNWs의 스캐닝 전자 현미경(SEM) 이미지들의 측면도(a), 상부 평면도(b) 및 하부 평면도(c)를 도시한다. 이러한 반응은 1100℃, 1 atm, 및 20 sccm 유량의 SiCl4에서 3시간 동안 발생하였다.
도 2(a)-(e)에 도시된 바와 같이, 하나 이상의 실시예들에 따라 생성된 나노와이어들의 평균 직경은 TEM 이미지들에 의해 분석된 바와 같이, 1.8nm이다. 도 2(c)는 나노와이어의 기존의 회절 패턴을 도시한다. 111, 220 및 311 링들은 결정(Si)에 대한 일반적인 패턴들이다. 111 링 내부의 패턴은 육각형 구조의 단편 회절패턴 또는 회절 패턴이다. 분산된 링 패턴들은 작은 치수들을 갖는 나노구조들에 대해 일반적이다.
몇몇 실시예들에서, 상이한 에칭 피트 패턴들은 동일한 기판의 상이한 영역들 상에서 유래하였다. 도 3(a)-(e)는 2개의 상이한 피트 패턴들 및 나노와이어 형태론들을 통해 1시간의 화학 증기 증착 이후에 리소그래피로 패터닝된 (100) 실리콘 기판의 SEM 이미지들을 도시한다. 몇몇 실시예들에서, 에칭된 표면의 거침도(roughness)는 실리콘 표면의 배향에 크게 의존한다.
몇몇 경우들에서, 실리콘 나노와이어 성장은 에칭 피트 장소들에서 그리고 에칭 피트들로부터 먼 기판 상에서 발생하였다.
몇몇 실시예들에서, 반응 시간에서의 변화들은 상이한 표면 형태론들에서 초래되었다. 도 4 및 도 5는 상이한 CVD 반응 시간 이후에, 각각 Si(100) 및 Si(111) 샘플들의 SEM 이미지들을 도시한다. 도 2(a) 및 (b)는 1분의 CVD 노출의 결과이다. 그것들은 매우 이른 스테이지에서 나노와이어들의 유핵을 도시한다. 도 2(c) 및 (d)(15분 및 30분의 노출 이후에)에서, 에칭된 영역은 확장되고, SiNWs의 길이는 시간이 지남에 따라 점점 더 길어진다. Si(111) 기판에 대해, 도 5(a)-(d)는 유사한 결과이지만, 상이한 에칭 및 성장 방향들을 갖는 결과를 도시한다.
도 6(a)-(d)에서, Si(100)는 3시간의 CVD 조건들에 노출되었다. 이 경우에, 결과적인 SiNW는 고밀도 및 긴 길이를 갖는다. 단면도(c)에서, SiNWs의 길이는 수십 마이크로미터이다.
수소의 존재가 몇몇 실시예들에서 실리콘 나노와이어 성장 프로세스에서 중요하다는 것이 발견되었다. 도 7(a)-(b)에 도시된 바와 같이, 수소 가스 없이 30분의 CVD 노출 이후에, 실리콘 나노와이어는 (a) Si(100) 웨이퍼 또는 (b) Si(111) 웨이퍼들 상에서 전개하지 않는다.
본 개시는 잘-정렬된 SiNW 어레이들을 성장하기 위한 방법들을 제공한다. 도 8(a)-(e)는 에칭된 (111) 실리콘 웨이퍼, 및 (111) 표면 및 (100) 테라스로부터 나노와이어들의 성장 방향의 형태론을 도시한다. 도 8(a), (b) 및 (d)는 패턴들을 갖는 거의 에칭된 Si(100) 표면(“테라스”) 상의 유핵 부위의 형성을 도시한다. 또한 (100) 웨이퍼들이 SiNW 형성의 더 많은 방향성을 보여준다는 것이 관찰되었다. 도 8(c) 및 (e)는 SiNWs가 <110> 방향을 따라 성장하는 것을 선호한다는 것을 도시한다. <100> 또는 <111> 방향들에서의 수직 나노와이어들은 각각 (100) 및 (111) 실리콘 웨이퍼들 상에서 생성되었다. 이론에 의해 결부되지 않지만, 20 nm 미만의 직경을 갖는 SiNWs는 에지 및 계면 장력들을 포함하는 자유 에너지 고려사항들로 인해 주로 <110> 방향을 따라 성장하도록 예측된다.
나노와이어 어레이들의 광학 특성들이 조사되었다. 도 9(a)는 1시간의 반응 시간 이후에 Si(100) 기판 상의 SiNW 필름의 광학 현미경(OM) 이미지이다. 도 9(b)는 1 ㎛ 미만의 길이의 나노와이어들을 도시하는, (a)에서와 동일한 SiNW 필름의 SEM 이미지이다. 도 9(a)는, 실리콘 웨이퍼의 하부 표면이 보여질 수 있을 때 기판이 광에 투명하다는 것을 도시한다. 이것은 SEM(9(b))에서 보이지 않고, 전자는 실리콘 나노와이어들을 침투할 수 없다. 도 9(c)는 2시간의 CVD 노출 이후에 SiNW 어레이의 단면 SEM 이미지이어서, 9.4 ㎛ 길이의 나노와이어들을 초래한다. 도 9(d)는 3시간의 CVD 노출 이후에 SiNW 어레이의 단면 SEM 이미지이어서, 37 ㎛ 길이의 나노와이어들을 초래한다. 도 9(c) 및 (d)에서의 SiNW 필름들은 광학 분석을 위해 투명한 PDMS 기판들에 전달되었다. 도 9(e)는 상이한 필름 두께를 갖는 전달된 SiNW 어레이의 파장에 대한 투과율의 플롯이며, 더 두꺼운 두께가 감소된 투과율을 초래한다는 것을 보여준다. 제어된 두께는 상이한 응용들에 유용하다. 예를 들어, 더 얇은 필름들은 투명 전극들 또는 유연한 디바이스들에 유용할 수 있고, 더 두꺼운 필름들은 태양으로부터 다양한 광 주파수들을 흡수할 수 있는 고성능 태양 셀들에 사용될 수 있다. 더 두꺼운 필름들은 태양 셀 응용들을 위한 광 캡처(capture)에서 더 효율적이다(소스: Int. J. Electrochem. Sci. 7 (2012), 11512).
응용들
본 개시의 특정 실시예들에 따른 실리콘 나노와이어 어레이들은 다양한 응용들, 예를 들어 리튬 이온 배터리들에 사용될 수 있다. 실리콘은 높은 이론적 충전 용량(4,200mAh/g)을 갖는다. 이 용량은 그래파이트의 용량(370mAh/g)보다 훨씬 더 높고, 이것은 전형적으로 애노드들에 사용된다. 이전에, 충전 및 방전 동안 높은 부피의 변화들(~400%) 및 후속하여 용량 손실로 인한 실리콘의 기계적 불안정성은 2차 셀들에서 광범위한 사용으로 저지되었다. 하지만, 본 개시의 기계적으로 안정한 1D 나노구조들은 이러한 문제에 대한 해법을 제공할 수 있어서, 나노와이어 어레이들이 순환 동안 감소된 용량 손실을 갖는 애노드들로서 사용되도록 한다.
광전자 디바이스들 및 광전지 셀들은 개시된 나노와이어 어레이들의 다른 잠재적인 응용이다. 종래 기술에 알려진 바와 같이, 실리콘은 대략 1.1 eV 폭의 간접 대역 갭을 갖는다. 간접 대역 갭들에 대해, 포논 효과들은 포논 상호 작용들과 함께 고려되어야 한다. 강력한 포논 상호 작용들은 광학 프로세스들을 느리게 하고, 실리콘 구조의 열 생성 또는 심지어 기계적 붕괴를 초래할 수 있다. 하지만, SiNWs의 직경이 5 nm 이하이면, 대역 갭 유형은 양자 크기 효과를 통해 간접적으로부터 직접적으로 변화될 수 있다. 직접 대역 갭들을 갖는 물질들에 대해, 전자들은 전도 대역으로부터 균형 대역으로 이동할 때 광자를 방출할 수 있고, 포논 효과들이 무시될 수 있다. 따라서, 나노와이어 직경을 감소시키는 것은 더 효율적인 디바이스들을 초래할 수 있다. 나노와이어 직경은 또한 1.1 eV로부터 3.5 eV까지, 또는 그보다 더 높게 실리콘의 대역 갭 폭을 변화시킬 수 있다. 예를 들어, 1 nm 직경을 갖는 수소 종료된 SiNW의 대역 갭은 약 3.5 eV 폭일 것이다(소스: 나노 레터. 7(1) 2007, 34). 더 넓은 대역 갭 평균 전자들은 가시광 또는 심지어 자외선과 같은 낮은 파장의 광을 방출할 수 있어서, 물질의 광 출력을 변화시킨다.
개시된 나노와이어 어레이들의 제 3 응용은 광 또는 전기 검출 메커니즘들을 갖는 바이오 센서들이다. 특정한 실시예들에서, 본 SiNW 어레이들은 비교적 높은 표면적을 갖고, 이것은 다공성 또는 벌크 실리콘 구조보다 더 효율적인 분자 검출을 초래할 수 있다. 추가로, 실리콘은 화학 표면 도출에 생체 적합하고(biocompatible) 민감하다.
아래의 청구항들에서 모든 수단 또는 단계와 기능 요소들을 더한 것의 대응하는 구조들, 물질들, 작용들, 및 등가물들은 구체적으로 청구된 다른 청구된 요소들과 조합하여 기능들을 수행하기 위한 임의의 구조, 물질, 또는 작용들을 포함하도록 의도된다.

Claims (18)

  1. 실리콘 나노와이어 어레이를 생성하는 방법으로서,
    템플레이트 없는(template-free) 실리콘 기판을 제공하는 단계;
    기판을 가열하고, 적어도 실리콘과 염소를 포함하는 기화된 화합물과 혼합된 수소를 포함하는 캐리어 가스에 그 가열된 기판을 노출시키는 단계;
    촉매의 이용 없이 상기 기판 상에 실리콘 나노와이어들의 집단을 생성하는 단계로서, 상기 나노와이어들은 10 nm 미만의 직경을 갖는, 생성 단계를 포함하는, 실리콘 나노와이어 어레이를 생성하는 방법.
  2. 청구항 1에 있어서, 상기 나노와이어들이 정렬되는, 실리콘 나노와이어 어레이를 생성하는 방법.
  3. 청구항 1 또는 2에 있어서, 상기 나노와이어들은 0-10% 산소 함량을 갖는, 실리콘 나노와이어 어레이를 생성하는 방법.
  4. 청구항 1 또는 2에 있어서, 상기 기화된 화합물은 SiCl4, SiHCl3, SiH2Cl2, 또는 SiCl2을 포함하는, 실리콘 나노와이어 어레이를 생성하는 방법.
  5. 청구항 1 또는 2에 있어서, 상기 가열된 기판은 적어도 900℃, 또는 적어도 1000℃, 또는 적어도 1100℃, 또는 적어도 1200℃로 가열되는, 실리콘 나노와이어 어레이를 생성하는 방법.
  6. 청구항 1 또는 2에 있어서, 상기 가열된 기판은 900 내지 1200℃ 또는 1000 내지 1100℃로 가열되는, 실리콘 나노와이어 어레이를 생성하는 방법.
  7. 청구항 1 또는 2에 있어서, 상기 기판은 10-20℃/min 또는 10-15℃/min의 속도로 가열되는, 실리콘 나노와이어 어레이를 생성하는 방법.
  8. 청구항 1 또는 2에 있어서, 상기 실리콘 기판은 c-Si 또는 폴리-Si인, 실리콘 나노와이어 어레이를 생성하는 방법.
  9. 청구항 1 또는 2에 있어서, 상기 캐리어 가스는 아르곤을 더 포함하는, 실리콘 나노와이어 어레이를 생성하는 방법.
  10. 청구항 1 또는 2에 있어서, 상기 캐리어 가스는 10-20% 수소를 포함하는, 실리콘 나노와이어 어레이를 생성하는 방법.
  11. 청구항 1 또는 2에 있어서, 상기 노출은 1 내지 3 시간 지속되는, 실리콘 나노와이어 어레이를 생성하는 방법.
  12. 청구항 1 또는 2에 있어서, 상기 나노와이어들의 상기 직경은 5 nm 미만 또는 2 nm 미만인, 실리콘 나노와이어 어레이를 생성하는 방법.
  13. 청구항 1 또는 2에 있어서, 상기 나노와이어들은 5 ㎛보다 크거나 10 ㎛보다 크거나 50 ㎛보다 큰 길이를 갖는, 실리콘 나노와이어 어레이를 생성하는 방법.
  14. 청구항 1 또는 2에 있어서, 상기 실리콘 나노와이어들의 집단은 300와 1000 m2/g 사이 또는 570 m2/g과 950 m2/g 사이에 있는 표면적을 갖는, 실리콘 나노와이어 어레이를 생성하는 방법.
  15. 청구항 1 또는 2에 있어서, 상기 기판은 1 과 1.5 atm 사이의 압력하에서 유지되는, 실리콘 나노와이어 어레이를 생성하는 방법.
  16. 청구항 1 또는 2에 있어서, 상기 캐리어 가스는 15 내지 25 sccm, 또는 17 내지 21 sccm의 유량을 갖는, 실리콘 나노와이어 어레이를 생성하는 방법.
  17. 청구항 1 또는 2의 방법에 의해 만들어진 제품.
  18. 청구항 1 또는 2의 방법에 의해 만들어진 2차 셀 전극.
KR1020157000914A 2012-06-22 2013-06-24 고밀도 정렬된 실리콘 나노와이어 KR102127024B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261663239P 2012-06-22 2012-06-22
US61/663,239 2012-06-22
PCT/US2013/047394 WO2013192623A2 (en) 2012-06-22 2013-06-24 High density aligned silicon nanowire

Publications (2)

Publication Number Publication Date
KR20150024397A KR20150024397A (ko) 2015-03-06
KR102127024B1 true KR102127024B1 (ko) 2020-06-26

Family

ID=49769744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157000914A KR102127024B1 (ko) 2012-06-22 2013-06-24 고밀도 정렬된 실리콘 나노와이어

Country Status (3)

Country Link
US (1) US9840774B2 (ko)
KR (1) KR102127024B1 (ko)
WO (1) WO2013192623A2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016063281A1 (en) 2014-10-21 2016-04-28 Ramot At Tel-Aviv University Ltd High-capacity silicon nanowire based anode for lithium-ion batteries
WO2017074867A1 (en) 2015-10-26 2017-05-04 The University Of Florida Research Foundation, Inc. Transfer of vertically aligned ultra-high density nanowires onto flexible substrates
US10510915B2 (en) 2017-01-26 2019-12-17 United Arab Emirates University Porous silicon nanowire photovoltaic cell
WO2019087187A1 (en) * 2017-10-31 2019-05-09 Technology Innovation Momentum Fund (Israel) Limited Partnership Nanostructured composite electrodes

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050176264A1 (en) 2004-02-11 2005-08-11 Ming-Shyong Lai Process of forming silicon-based nanowires
US20090152527A1 (en) 2007-12-13 2009-06-18 Samsung Electronics Co., Ltd. Method for producing catalyst-free single crystal silicon nanowires, nanowires produced by the method and nanodevice comprising the nanowires
US20100273316A1 (en) 2009-04-28 2010-10-28 Commissariat A L' Energie Atomique Et Aux Energies Alternatives Method for fabricating silicon and/or germanium nanowires
WO2011047455A1 (en) 2009-10-23 2011-04-28 Arise Technologies Corporation Controlled low temperature growth of epitaxial silicon films for photovoltaic applications
US20110151290A1 (en) 2009-12-18 2011-06-23 Cui li-feng Crystalline-amorphous nanowires for battery electrodes

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355216B2 (en) * 2002-12-09 2008-04-08 The Regents Of The University Of California Fluidic nanotubes and devices
US7211143B2 (en) * 2002-12-09 2007-05-01 The Regents Of The University Of California Sacrificial template method of fabricating a nanotube
US20090050204A1 (en) * 2007-08-03 2009-02-26 Illuminex Corporation. Photovoltaic device using nanostructured material
US7792816B2 (en) 2007-02-01 2010-09-07 Icosystem Corporation Method and system for fast, generic, online and offline, multi-source text analysis and visualization
WO2010025124A1 (en) * 2008-08-25 2010-03-04 The Trustees Of Boston College Methods of fabricating complex two-dimensional conductive silicides
US20110309306A1 (en) * 2010-04-30 2011-12-22 University Of Southern California Fabrication of Silicon Nanowires
JP5872672B2 (ja) * 2011-03-31 2016-03-01 カウンシル オブ サイエンティフィック アンド インダストリアル リサーチ ＳｉＮＷアレイ上垂直配向型ＣＮＴの無触媒合成

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050176264A1 (en) 2004-02-11 2005-08-11 Ming-Shyong Lai Process of forming silicon-based nanowires
US20090152527A1 (en) 2007-12-13 2009-06-18 Samsung Electronics Co., Ltd. Method for producing catalyst-free single crystal silicon nanowires, nanowires produced by the method and nanodevice comprising the nanowires
US20100273316A1 (en) 2009-04-28 2010-10-28 Commissariat A L' Energie Atomique Et Aux Energies Alternatives Method for fabricating silicon and/or germanium nanowires
WO2011047455A1 (en) 2009-10-23 2011-04-28 Arise Technologies Corporation Controlled low temperature growth of epitaxial silicon films for photovoltaic applications
US20110151290A1 (en) 2009-12-18 2011-06-23 Cui li-feng Crystalline-amorphous nanowires for battery electrodes

Also Published As

Publication number Publication date
WO2013192623A2 (en) 2013-12-27
US20150337438A1 (en) 2015-11-26
KR20150024397A (ko) 2015-03-06
WO2013192623A3 (en) 2014-02-13
US9840774B2 (en) 2017-12-12

Similar Documents

Publication Publication Date Title
Lupan et al. Nanofabrication and characterization of ZnO nanorod arrays and branched microrods by aqueous solution route and rapid thermal processing
Kenry et al. AlN nanowires: synthesis, physical properties, and nanoelectronics applications
KR102127024B1 (ko) 고밀도 정렬된 실리콘 나노와이어
Kiriya et al. Morphological and spatial control of InP growth using closed-space sublimation
Chen et al. In situ inward epitaxial growth of bulk macroporous single crystals
Shekari et al. High-quality GaN nanowires grown on Si and porous silicon by thermal evaporation
Latu-Romain et al. Silicon carbide one-dimensional nanostructures
Xue et al. Review on nanomaterials synthesized by vapor transport method: growth and their related applications
Wang et al. Large-scale synthesis of aligned hexagonal ZnO nanorods using chemical vapor deposition
Taylor Exotic forms of silicon
Guo et al. Controllable synthesis of MoS2 nanostructures from monolayer flakes, few-layer pyramids to multilayer blocks by catalyst-assisted thermal evaporation
KR102232618B1 (ko) 육방정계 질화붕소 박막의 제조방법 및 그로부터 제조된 박막을 구비하는 광전소자
Salazar et al. Synthesis of graphene and other two-dimensional materials
CN113735160B (zh) 一种利用Sn纳米线作为模板引导生长CdS分支结构及其催化生长方法和应用
CN113755820A (zh) 一种大面积单层半导体二维ws2薄膜材料及其制备方法和应用
Pizzini Defects in Nanocrystals: Structural and Physico-chemical Aspects
Hamidinezhad et al. Forest of ultra thin silicon nanowires: realization of temperature and catalyst size
Fan et al. The phase selection law in the growth of hexagonal diamond silicon nanowires by controlling chemical potential
CN116463627B (zh) 一种磷化铟纳米线及其制备方法
Suo et al. Three-dimensional single-crystalline GaN hierarchical nanowire architectures
Wu et al. Parameters study on the growth of GaAs nanowires on indium tin oxide by metal-organic chemical vapor deposition
Varra Synthesis of Monolayer MoS 2 Via Chemical Vapor Deposition
Umar High-yield synthesis and properties of symmetrical comb-like ZnO nanostructures on aluminum foil substrate
Jiayue Pt island formation on (100) SrTiO3 surface
Carreon Plasma catalysis using low melting point metals.

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right