KR102122821B1 - Repair analyzing system based on fault information storage table and repair analyzing method thereof - Google Patents

Repair analyzing system based on fault information storage table and repair analyzing method thereof Download PDF

Info

Publication number
KR102122821B1
KR102122821B1 KR1020180023124A KR20180023124A KR102122821B1 KR 102122821 B1 KR102122821 B1 KR 102122821B1 KR 1020180023124 A KR1020180023124 A KR 1020180023124A KR 20180023124 A KR20180023124 A KR 20180023124A KR 102122821 B1 KR102122821 B1 KR 102122821B1
Authority
KR
South Korea
Prior art keywords
storage device
hash function
repair
repair operation
defect
Prior art date
Application number
KR1020180023124A
Other languages
Korean (ko)
Other versions
KR20190102580A (en
Inventor
김선욱
최규현
전재영
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020180023124A priority Critical patent/KR102122821B1/en
Publication of KR20190102580A publication Critical patent/KR20190102580A/en
Application granted granted Critical
Publication of KR102122821B1 publication Critical patent/KR102122821B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 출원은 메모리에 대한 리페어 분석 시스템 및 그의 리페어 분석 방법에 대한 것이다. 본 출원의 일 실시 예에 따른 결함 정보 저장 테이블을 이용한 저장 장치의 리페어 분석 방법은 상기 저장 장치의 설정에 기초하여 해시 함수 목록을 생성하는 단계; 상기 해시 함수 목록 내의 각각의 해시 함수를 이용하여 상기 저장 장치의 결함 셀에 대해 리페어 동작을 수행하는 단계; 및 상기 해시 함수 목록 내의 각각의 해시 함수 중 리페어 수행 후 남은 예비 요소가 최대인 해시 함수를 상기 결함 정보 저장 테이블에 저장하는 단계를 포함한다. 본 출원의 실시 예에 따른 리페어 분석 방법은 추가적인 저장 공간 없이 리프레시 주기를 늘릴 수 있다.The present application relates to a repair analysis system for a memory and a repair analysis method thereof. A repair analysis method of a storage device using a defect information storage table according to an embodiment of the present application includes generating a list of hash functions based on the settings of the storage device; Performing a repair operation on a defective cell of the storage device using each hash function in the hash function list; And storing, in the defect information storage table, a hash function having a maximum spare element remaining after performing a repair among each hash function in the hash function list. The repair analysis method according to an embodiment of the present application may increase the refresh cycle without additional storage space.

Description

결함 정보 저장 테이블을 이용한 리페어 분석 시스템 및 그의 리페어 분석 방법{REPAIR ANALYZING SYSTEM BASED ON FAULT INFORMATION STORAGE TABLE AND REPAIR ANALYZING METHOD THEREOF}REPAIR ANALYZING SYSTEM BASED ON FAULT INFORMATION STORAGE TABLE AND REPAIR ANALYZING METHOD THEREOF}

본 출원은 메모리에 대한 리페어 분석 시스템 및 그의 리페어 분석 방법에 대한 것이다.The present application relates to a repair analysis system for a memory and a repair analysis method thereof.

DRAM 셀은 누설 전류가 발생하기 때문에 시간이 지남에 따라 저장한 데이터를 잃는 문제가 있다. 이를 방지하기 위하여 DRAM에서는 주기적으로 DRAM 셀을 읽고 쓰는 작업을 통해 캐패시터가 저장하고 있는 전하를 충전시켜주는 작업을 진행하며, 이를 리프레시라고 한다.Since DRAM cells generate leakage current, there is a problem of losing stored data over time. To prevent this, the DRAM periodically charges and stores the charge stored in the capacitor by reading and writing DRAM cells, and this is called refresh.

DRAM의 크기와 집적도가 증가하면서 DRAM 셀의 누설 전류 문제가 심화되고, 리프레시로 인한 성능 하락 및 전력 소모가 커진다. 특히 전체 DRAM 셀 중 약한 DRAM 셀은 전하가 빠르게 방전되어 데이터를 유지할 수 있는 시간이 짧으므로, 리프레시 주기를 짧게 하여 리프레시를 자주 수행해야 한다. As the size and density of the DRAM increases, the leakage current problem of the DRAM cell is intensified, and the performance decrease and power consumption due to the refresh increase. In particular, the weak DRAM cell among all DRAM cells discharges rapidly and has a short time to hold data, so the refresh period must be shortened to refresh frequently.

전체 DRAM 셀 중 짧은 리프레시 주기가 필요한 약한 셀의 개수는 매우 적으나, 리프레시 주기를 길게 하면 이러한 약한 셀에 저장된 데이터를 보존할 수 없기 때문에 현재 생산되고 있는 DRAM 메모리 장치는 리프레시 주기를 64ms로 짧게 설정한다. 이를 해결하기 위해, 약한 셀의 위치를 기록하여 약한 셀이 존재하는 로우만 리프레시 주기를 빠르게 하고, 약한 셀이 없는 로우는 리프레시 주기를 길게 하는 멀티레이트 리프레시 기법이 제안되었으나, 이 기법은 로우 단위로 약한 셀의 존재 여부를 기록할 추가적인 저장 공간을 필요로 한다.The number of weak cells that require a short refresh period among all DRAM cells is very small, but if the refresh period is long, the data stored in these weak cells cannot be preserved, so the DRAM memory device currently being manufactured has a short refresh period of 64 ms. do. To solve this, a multirate refresh technique has been proposed to record the position of a weak cell to speed up the refresh cycle only for rows with weak cells, and to lengthen the refresh period for rows without weak cells. Requires additional storage space to record the presence of weak cells.

본 출원의 목적은 추가적인 저장 공간 없이 리프레시 주기를 늘릴 수 있는 리페어 분석 방법을 제공하는데 있다.An object of the present application is to provide a repair analysis method capable of increasing the refresh cycle without additional storage space.

본 출원의 일 실시 예에 따른 결함 정보 저장 테이블을 이용한 저장 장치의 리페어 분석 방법은 상기 저장 장치의 설정에 기초하여 해시 함수 목록을 생성하는 단계; 상기 해시 함수 목록 내의 각각의 해시 함수를 이용하여 상기 저장 장치의 결함 셀에 대해 리페어 동작을 수행하는 단계; 및 상기 해시 함수 목록 내의 각각의 해시 함수 중 리페어 수행 후 남은 예비 요소가 최대인 해시 함수를 상기 결함 정보 저장 테이블에 저장하는 단계를 포함한다.A repair analysis method of a storage device using a defect information storage table according to an embodiment of the present application includes generating a list of hash functions based on the settings of the storage device; Performing a repair operation on a defective cell of the storage device using each hash function in the hash function list; And storing, in the defect information storage table, a hash function having a maximum spare element remaining after performing a repair among each hash function in the hash function list.

일 실시 예에 있어서, 상기 해시 함수 목록 내의 각각의 해시 함수를 이용하여 상기 저장 장치의 결함 셀에 대해 리페어 동작을 수행하는 단계는, 상기 각각의 해시 함수에 따라 상기 저장 장치를 물리 영역과 가상 영역으로 구성하는 단계를 포함한다.In one embodiment, the step of performing a repair operation on a defective cell of the storage device by using each hash function in the list of hash functions may include physical and virtual areas of the storage device according to the respective hash functions. It includes the steps to configure.

일 실시 예에 있어서,상기 해시 함수 목록은 상기 저장 장치의 로우 어드레스 비트 및 상기 가상 영역의 인덱스 비트에 기초하여 생성된다.In one embodiment, the hash function list is generated based on the row address bit of the storage device and the index bit of the virtual area.

일 실시 예에 있어서, 상기 해시 함수 목록 내의 각각의 해시 함수를 이용하여 상기 저장 장치의 결함 셀에 대해 리페어 동작을 수행하는 단계는, 상기 해시 함수 목록 내의 하나의 해시 함수를 선택하는 단계; 상기 선택한 하나의 해시 함수를 이용하여 상기 저장 장치의 결함 셀에 대해 제1 리페어 동작을 수행하는 단계; 및 상기 제1 리페어 동작이 성공했는지 여부의 판단에 기초하여, 상기 해시 함수 목록 내의 상기 선택한 하나의 해시 함수와 다른 하나의 해시 함수를 다시 선택하여 상기 저장 장치의 결함 셀에 대해 제2 리페어 동작을 수행하는 단계를 포함한다.In one embodiment, the step of performing a repair operation on a defective cell of the storage device using each hash function in the hash function list includes: selecting one hash function in the hash function list; Performing a first repair operation on a defective cell of the storage device using the selected hash function; And based on the determination of whether the first repair operation is successful, selecting the selected hash function and the other hash function in the hash function list again to perform a second repair operation on the defective cell of the storage device. And performing the steps.

일 실시 예에 있어서, 상기 해시 함수 목록 내의 각각의 해시 함수를 이용하여 상기 저장 장치의 결함 셀에 대해 리페어 동작을 수행하는 단계는, 상기 해시 함수 목록 내의 하나의 해시 함수를 선택하는 단계; 상기 선택한 하나의 해시 함수를 이용하여 상기 저장 장치의 결함 셀에 대해 리페어 동작을 수행하는 단계; 및 상기 선택한 하나의 해시 함수를 이용한 상기 리페어 동작이 성공했는지 여부의 판단에 기초하여, 상기 선택한 하나의 해시 함수를 이용한 상기 리페어 동작 후 남은 예비 요소를 기록하는 단계를 포함한다.In one embodiment, the step of performing a repair operation on a defective cell of the storage device using each hash function in the hash function list includes: selecting one hash function in the hash function list; Performing a repair operation on a defective cell of the storage device using the selected hash function; And recording a spare element remaining after the repair operation using the selected hash function based on the determination of whether the repair operation using the selected one hash function was successful.

일 실시 예에 있어서, 상기 해시 함수 목록 상의 각각의 해시 함수 모두를 이용하여 상기 저장 장치의 결함 셀에 대해 리페어 동작을 수행했는지 여부를 판단하는 단계; 및 상기 해시 함수 목록 상의 각각의 해시 함수 모두를 이용하여 상기 저장 장치의 결함 셀에 대해 리페어 동작을 수행하지 않았으면, 상기 해시 함수 목록 상의 각각의 해시 함수 중 리페어 동작에 사용하지 않은 다른 해시 함수를 선택하여 리페어 동작을 반복하는 단계를 더 포함한다.In an embodiment, determining whether a repair operation is performed on a defective cell of the storage device by using each hash function on the list of hash functions; And if a repair operation is not performed on a defective cell of the storage device by using each of the hash functions on the hash function list, another hash function that is not used for a repair operation among each hash function on the hash function list is used. And selecting and repeating the repair operation.

일 실시 예에 있어서, 상기 해시 함수 목록 내의 각각의 해시 함수 중 리페어 수행 후 남은 예비 요소가 최대인 해시 함수를 상기 결함 정보 저장 테이블에 저장하는 단계는, 상기 남은 예비 요소가 최대인 해시 함수를 이용하여 리페어를 수행했을 때의 대체된 결함 셀의 위치 정보 및 상기 남은 예비 요소의 위치 정보를 상기 결함 정보 저장 테이블에 저장하는 단계를 포함한다.In one embodiment, in the hash function list, storing the hash function having the largest spare element remaining after performing repair among the hash functions in the defect information storage table uses the hash function having the largest remaining spare element. And storing the replaced defect cell location information and the remaining spare element location information when the repair is performed in the defect information storage table.

본 출원의 실시 예에 따른 분석 시스템은 저장 장치; 및 상기 저장 장치에 대한 리페어 동작을 수행하는 분석 장치를 포함하며, 상기 분석 장치는, 상기 저장 장치의 설정에 기초하여 해시 함수 목록을 생성하고, 상기 해시 함수 목록 내의 각각의 해시 함수를 이용하여 상기 저장 장치의 결함 셀에 대해 리페어 동작을 수행하고, 상기 해시 함수 목록 내의 각각의 해시 함수 중 리페어 수행 후 남은 예비 요소가 최대인 해시 함수를 상기 결함 정보 저장 테이블에 저장한다.Analysis system according to an embodiment of the present application includes a storage device; And an analysis device performing a repair operation on the storage device, wherein the analysis device generates a list of hash functions based on the settings of the storage device, and uses each hash function in the list of hash functions. A repair operation is performed on a defective cell of a storage device, and a hash function having a maximum spare element remaining after performing a repair among each hash function in the hash function list is stored in the defect information storage table.

본 출원의 실시 예에 따른 결함 정보 저장 테이블을 이용한 저장 장치의 리페어 분석 방법은 타겟 리프레시 주기에서 테스트 패턴을 생성하여 상기 저장 장치의 결함 정보를 검출하는 단계; 및 상기 결함 정보 저장 테이블에 미리 저장된, 상기 저장 장치의 제조 과정에서의 상기 리페어 동작 수행 후 남은 예비 요소가 최대인 해시 함수 정보를 이용하고, 상기 저장 장치의 결함 정보에 기초하여 상기 저장 장치의 결함에 대해 리페어 동작을 수행하는 단계를 포함한다.A repair analysis method of a storage device using a defect information storage table according to an embodiment of the present application may include detecting a defect information of the storage device by generating a test pattern at a target refresh cycle; And a hash function information, which is pre-stored in the defect information storage table, and which has the largest spare element remaining after performing the repair operation in the manufacturing process of the storage device, and based on the defect information of the storage device, the defect of the storage device. And performing a repair operation on the.

일 실시 예에 있어서, 타겟 리프레시 주기에서 테스트 패턴을 생성하여 상기 저장 장치의 결함 정보를 검출하는 단계는, 타겟 리프레시 주기에서 동작하지 못하는 약한 셀 및 상기 저장 장치의 제조 과정에서의 리페어 동작 수행 후 남아있는 결함 셀을 검출하는 단계를 포함한다.In one embodiment, generating a test pattern in a target refresh cycle to detect defect information of the storage device remains after performing a repair operation in the manufacturing process of the weak cell and the storage device that cannot operate in the target refresh cycle And detecting the defective cell.

일 실시 예에 있어서, 상기 저장 장치의 결함에 대해 리페어 동작이 성공한 경우, 상기 타겟 리프레시 주기를 상기 저장 장치의 리프레시 주기로 설정하는 단계를 더 포함한다.In one embodiment, when a repair operation is successful for a defect in the storage device, the method further includes setting the target refresh cycle as a refresh cycle of the storage device.

일 실시 예에 있어서, 상기 저장 장치의 결함에 대해 리페어 동작이 실패한 경우, 상기 타겟 리프레시를 소정의 주기만큼 감소시키는 단계; 상기 감소된 타겟 리프레시 주기에서의 상기 저장 장치의 결함을 검출하는 단계; 상기 결함 정보 저장 테이블에 미리 저장된, 상기 저장 장치의 제조 과정에서의 상기 리페어 동작 수행 후 남은 예비 요소가 최대인 해시 함수 정보를 이용하고, 상기 감소된 타겟 리프레시 주기에서의 상기 저장 장치의 결함에 대해 리페어 동작을 수행하는 단계; 및 상기 감소된 타겟 리프레시 주기에서의 상기 저장 장치의 결함에 대해 상기 리페어 동작이 성공하였다면, 상기 감소된 타겟 리프레시 주기를 상기 저장 장치의 리프레시 주기로 설정하는 단계를 더 포함한다.In an embodiment, when a repair operation fails for a defect in the storage device, reducing the target refresh by a predetermined period; Detecting a defect of the storage device in the reduced target refresh period; Using the hash function information, which is the preliminary spare element remaining after performing the repair operation in the manufacturing process of the storage device, stored in advance in the defect information storage table, and for the defect of the storage device in the reduced target refresh period Performing a repair operation; And if the repair operation is successful for a defect in the storage device in the reduced target refresh cycle, setting the reduced target refresh cycle as the refresh cycle of the storage device.

일 실시 예에 있어서, 상기 저장 장치의 결함에 대해 리페어 동작을 수행하는 단계는, 상기 결함 정보 저장 테이블에 미리 저장된, 상기 저장 장치의 제조 과정에서의 상기 리페어 동작시 이미 사용한 예비 요소와 관련된 정보를 이용하는 단계를 포함한다.In one embodiment, the step of performing a repair operation on a defect in the storage device may include information related to a spare element previously used in the repair operation in the manufacturing process of the storage device, previously stored in the defect information storage table. Includes steps to use.

일 실시 예에 있어서, 상기 타겟 리프레시를 소정의 주기만큼 감소시키는 단계는, 상기 타겟 리프레시에서 리페어 되지 못한 상기 저장 장치의 결함의 양에 기초하여 상기 소정의 주기를 결정하는 단계를 포함한다.In one embodiment, reducing the target refresh by a predetermined period includes determining the predetermined period based on the amount of defects in the storage device that have not been repaired at the target refresh.

본 출원의 일 실시 예에 따른 리페어 분석 시스템은 타겟 리프레시 주기에서 테스트 패턴을 생성하여 저장 장치의 결함 정보를 검출하는 BIST(Built In Self Test) 모듈; 결함 정보 저장 테이블에 미리 저장된, 상기 저장 장치의 제조 과정에서의 상기 리페어 동작 수행 후 남은 예비 요소가 최대인 해시 함수 정보를 이용하고, 상기 저장 장치의 결함 정보에 기초하여 상기 저장 장치의 결함에 대해 리페어 동작을 수행하는 BISR(Built In Self Repair) 모듈을 포함한다.The repair analysis system according to an embodiment of the present application includes a built-in self test (BIST) module that detects defect information in a storage device by generating a test pattern in a target refresh cycle; About the defect of the storage device, based on the defect information of the storage device, using hash function information that is the maximum of the spare elements remaining after performing the repair operation in the manufacturing process of the storage device, which is stored in the defect information storage table in advance. And a BISR (Built In Self Repair) module that performs a repair operation.

본 출원의 실시 예에 따른 리페어 분석 방법은 추가적인 저장 공간 없이 리프레시 횟수를 감소시킬 수 있다. The repair analysis method according to an embodiment of the present application may reduce the number of refreshes without additional storage space.

도 1은 본 출원의 일 실시 예에 따른 분석 시스템을 보여주는 블록도이다.
도 2는 본 출원의 일 실시 예에 따라 저장 장치의 보다 상세한 구성을 보여주는 블록도이다.
도 3은 본 출원의 일 실시 예에 따른 메모리 구성을 보여주는 블록도이다.
도 4는 제조 과정에서 분석 장치가 본 발명의 일 실시 예에 따라 리페어 알고리즘을 수행하는 과정을 예시적으로 보여주는 도면이다.
도 5는 전원 인가 시, UBISR(Universal Built In Self Repair) 장치가 최적의 타겟 리프레시 주기로 전체 리프레시 주기를 설정하기 위해 수행하는 동작 알고리즘을 예시적으로 보여주는 도면이다.
도 6은 분석 장치의 동작을 보여주는 순서도이다.
도 7은 전원 인가 시, UBISR 장치가 수행하는 동작을 보여주는 순서도이다.1 is a block diagram showing an analysis system according to an embodiment of the present application.
2 is a block diagram showing a more detailed configuration of a storage device according to an embodiment of the present application.
3 is a block diagram showing a memory configuration according to an embodiment of the present application.
FIG. 4 is a diagram exemplarily showing a process in which an analysis device performs a repair algorithm according to an embodiment of the present invention in a manufacturing process.
FIG. 5 exemplarily shows an operation algorithm performed by a UBISR (Universal Built In Self Repair) device to set the entire refresh period as an optimal target refresh period when power is applied.
6 is a flow chart showing the operation of the analysis device.
7 is a flowchart illustrating an operation performed by the UBISR device when power is applied.

이하에서는, 본 출원의 기술적 사상을 본 출원의 기술분야에서 통상의 지식을 가진자가 용이하게 이해할 수 있을 정도로 상세히 설명하기 위하여, 본 출원의 실시 예들이 첨부된 도면을 참조하여 설명될 것이다.Hereinafter, embodiments of the present application will be described with reference to the accompanying drawings in order to describe in detail the technical spirit of the present application so that those skilled in the art of the present application can easily understand.

도 1은 본 출원의 일 실시 예에 따른 분석 시스템(100)을 보여주는 블록도이다.1 is a block diagram showing an analysis system 100 according to an embodiment of the present application.

도 1을 참조하면, 본 출원의 일 실시 예에 따른 분석 시스템(100)은 저장 장치(110) 및 분석 장치(120)를 포함한다.Referring to FIG. 1, an analysis system 100 according to an embodiment of the present application includes a storage device 110 and an analysis device 120.

저장 장치(110)는 데이터를 저장하도록 구현된다. 예를 들어, 저장 장치(110)는 휘발성 메모리 및/또는 불휘발성 메모리를 사용하여 구현될 수 있다. 예를 들어, 저장 장치(100)는 DRAM(Dynamic Random Access Memory), 램(Random Access Memory: RAM), SRAM(StaticRandom Access Memory), 롬(Read-Only Memory: ROM), EEPROM(Electrically Erasable Programmable Read-Only Memory), PROM(Programmable Read-Only Memory), PCM(Phase Change Memory), MRAM(Magnetorresistance Random Access Memory) 등의 저장 장치 중 어느 하나일 수 있다.The storage device 110 is implemented to store data. For example, the storage device 110 may be implemented using volatile memory and/or nonvolatile memory. For example, the storage device 100 includes Dynamic Random Access Memory (DRAM), Random Access Memory (RAM), StaticRandom Access Memory (SRAM), Read-Only Memory (ROM), and Electrically Erasable Programmable Read (EPMROM). It may be any one of storage devices such as -Only Memory (PROM), Programmable Read-Only Memory (PROM), Phase Change Memory (PCM), and Magnettorresistance Random Access Memory (MRAM).

저장 장치(110)는 결함 정보 저장 테이블(111)을 포함한다. The storage device 110 includes a defect information storage table 111.

결함 정보 저장 테이블(111)은 물리 영역과 관련한 정보(또는 물리 영역과 관련한 주소 정보), 가상 영역과 관련한 정보(또는 가상 영역과 관련한 주소 정보) 및/또는 데이터를 포함하도록 구성될 수 있다.The defect information storage table 111 may be configured to include information related to a physical area (or address information related to a physical area), information related to a virtual area (or address information related to a virtual area), and/or data.

여기서, 데이터는 분석 시스템(100)이 적용되는 분야(예를 들어, 메모리 분야, 데이터 통신 분야 등 포함)에 따라 다를 수 있으며, 설계자의 설계에 따라 변경되어 적용할 수 있다. 예를 들어, 스페어 셀(spare cell)을 이용한 메모리 리페어를 적용하는 메모리 시스템의 경우, 데이터는 해당 메모리 시스템에 제공된 스페어 셀과 교체되는 결함 셀의 위치(또는 위치 정보)일 수 있다. Here, the data may be different depending on the field to which the analysis system 100 is applied (eg, a memory field, a data communication field, etc.), and may be changed and applied according to a designer's design. For example, in the case of a memory system that applies a memory repair using a spare cell, the data may be a location (or location information) of a defective cell that is replaced with a spare cell provided in the corresponding memory system.

본 발명의 따른 일 실시 예에서, 물리 영역과 관련한 정보는 물리 기본영역의 위치 정보, 물리 서브영역의 위치 정보 등을 포함할 수 있으며, 가상 영역과 관련한 정보는 가상 기본영역의 위치 정보, 가상 서브영역의 위치 정보 등을 포함할 수 있다. 이때, 데이터는 결함 정보, 결함의 위치 정보 등을 포함할 수 있다. In an embodiment of the present invention, the information related to the physical region may include location information of the physical basic region, location information of the physical subregion, and the information related to the virtual region, location information of the virtual basic region, virtual sub It may include location information of the region. At this time, the data may include defect information, defect location information, and the like.

본 발명의 따른 일 실시 예에서, 결함 정보 저장 테이블(111)은 분석 시스템(100)의 리페어 과정 중 스페어 셀의 개수가 최대인 해시 함수 정보 및 스페어 셀과 교체되는 결함 셀의 위치 정보를 포함할 수 있다. In one embodiment of the present invention, the defect information storage table 111 includes hash function information in which the number of spare cells is the maximum during the repair process of the analysis system 100 and location information of the defective cells that are replaced with the spare cells. Can be.

본 발명의 또 다른 실시 예에서, 결함 정보 저장 테이블(111)은 리페어 과정에서 사용한 스페어 셀과 관련된 정보를 더 포함할 수 있다.In another embodiment of the present invention, the defect information storage table 111 may further include information related to a spare cell used in the repair process.

분석 장치(120)는 분석 시스템(100)의 전반적인 동작을 제어하며, 저장 장치(110)의 제조 과정에서 저장 장치(110)의 결함을 분석하고 리페어한다. The analysis device 120 controls the overall operation of the analysis system 100 and analyzes and repairs defects in the storage device 110 in the manufacturing process of the storage device 110.

좀 더 자세히 설명하면, 분석 장치(120)는 물리 영역과 가상 영역을 구성함으로써, 결함을 리페어 할 수 있다. 예를 들어, 분석 장치(120)는 저장 장치(110)의 결함 셀(faulty cell)을 리페어 하는데 사용될 해시 함수 목록을 생성하고, 선택된 해시 함수를 적용하여 물리 영역과 가상 영역을 구성하며, 구성된 영역에 대해서 결함을 리페어 할 수 있다. In more detail, the analysis device 120 may repair defects by configuring a physical area and a virtual area. For example, the analysis device 120 generates a list of hash functions to be used to repair a faulty cell of the storage device 110, configures a physical area and a virtual area by applying the selected hash function, and configures the configured area The defect can be repaired.

이때, DRAM, PCM, MRAM, SRAM 등과 같은 메모리 시스템에서 정보를 저장하고 관리하고자 하는 기본 영역이 뱅크(bank)일 경우, 상기 분석 장치(200)는 하나의 뱅크 또는 복수의 서브 어레이 내의 모든 로우(row)를 하나로 합치고, 상기 합쳐진 모든 로우를 2M개의 물리 기본영역으로 나누며, 상기 기본 영역을 상기 나뉜 2M개의 물리 기본영역으로 매핑할 수도 있다.In this case, when the basic area for storing and managing information in a memory system such as DRAM, PCM, MRAM, SRAM, etc. is a bank, the analysis device 200 may perform all the rows in one bank or a plurality of sub-arrays ( row) were combined to one, a way that is all the rows combined with 2 M physical base layer, it is also possible to map the base layer with 2 M physical base layer divided above.

분석 장치(120)는 저장 장치(110)의 설정에 따라 해시 함수 목록을 생성할 수 있다. 예를 들어, 저장 장치(110)의 로우 어드레스(row address)가 X 비트이고, 저장 장치의 서브 어레이의 인덱스 비트가 Y비트이면 XCY 개의 해시 함수로 이루어진 해시 함수 목록을 생성할 수 있다. The analysis device 120 may generate a list of hash functions according to the settings of the storage device 110. For example, if the row address of the storage device 110 is X bits, and the index bit of the subarray of the storage device is Y bits, X C Y You can create a list of hash functions consisting of 4 hash functions.

분석 장치(120)는 해시 함수 목록 상의 해시 함수 하나를 선택하여 저장 장치의 각 서브 어레이에 대해서 결함을 리페어 한다. 이때, 결함 리페어 동작을 실패하면, 분석 장치(120)는 해시 함수 목록 상의 다른 해시 함수를 선택하여 결함을 리페어 한다. 만약, 리페어 성공을 하면, 분석 장치(120)는 서브 어레이 당 남은 스페어 셀의 수를 기록하고, 해시 함수 목록 상의 모든 해시 함수를 이용하여(테스트하여) 리페어 동작을 수행했는지 검사한다. The analysis device 120 selects one hash function on the list of hash functions and repairs a defect for each subarray of the storage device. At this time, if the defect repair operation fails, the analysis device 120 selects another hash function on the list of hash functions to repair the defect. If the repair is successful, the analysis device 120 records the number of spare cells per sub-array, and checks whether the repair operation is performed using all hash functions in the hash function list (tested).

만약 모든 해시 함수에 대해 리페어 동작을 수행하지 않았다면, 선택하지 않은 해시 함수를 이용하여 결함을 리페어하는 동작을 반복한다. 만약 해시 함수 목록 내의 모든 해시 함수에 대해 리페어 동작을 수행했다면, 서브 어레이 당 남은 스페어 셀의 개수가 최대인 해시 함수 정보와, 이때의 결함 정보를 결함 정보 저장 테이블(111)에 저장한다. If a repair operation has not been performed for all hash functions, the operation of repairing the defect is repeated using an unselected hash function. If a repair operation is performed on all hash functions in the hash function list, the hash function information having the maximum number of spare cells per sub-array and defect information at this time are stored in the defect information storage table 111.

도 2는 본 출원의 일 실시 예에 따라 저장 장치(110)의 보다 상세한 구성을 보여주는 블록도이다.2 is a block diagram showing a more detailed configuration of the storage device 110 according to an embodiment of the present application.

도 2를 참조하면, 본 출원의 일 실시 예에 따른 저장 장치(110)는 메모리(112) 및 UBISR (Universal Built In Self Repair) 장치(113)를 포함한다. 메모리(112)는 결함 정보 저장 테이블(111)을 포함하며, UBISR 장치(113)는 BIST 모듈(114) 및 BISR 모듈(115)을 포함한다.Referring to FIG. 2, the storage device 110 according to an embodiment of the present application includes a memory 112 and a UBISR (Universal Built In Self Repair) device 113. The memory 112 includes a defect information storage table 111, and the UBISR device 113 includes a BIST module 114 and a BISR module 115.

메모리(112)는 실제로 데이터가 저장된 공간이며, 물리 영역과 가상 영역을 구성하기 위해 해싱 기법이 적용될 수 있다. 메모리(112)는, 도 3에 도시된 바와 같이, 다수의 어레이들로 구성되며, 상기 다수의 어레이들은 각각 더 작은 크기의 서브 어레이들로 구성될 수 있다. The memory 112 is a space in which data is actually stored, and a hashing technique can be applied to configure a physical area and a virtual area. The memory 112, as shown in FIG. 3, is composed of a plurality of arrays, and each of the multiple arrays may be composed of sub-arrays of smaller sizes.

이러한 구성의 메모리에서 결함이 발생하는 경우, 결함이 발생한 주소를 저장 및 관리하여 리페어를 수행함에 있어서, 리페어 동작은 하나 또는 복수의 서브 어레이 별로 수행된다. 따라서, 기존의 경우에는 어레이 내에서 결함 주소의 저장 공간이 남아있는 다른 서브 어레이가 있더라도 사용할 수 없었지만, 본 발명의 실시 예에 따른 저장 장치(110)는 어레이 내에 남아 있는 다른 서브 어레이의 결함 주소 저장 공간을 활용하여 해당 메모리 내의 저장 공간을 계속하여 사용할 수 있다. When a fault occurs in the memory of the above configuration, in performing repair by storing and managing the address where the fault occurs, the repair operation is performed for each one or a plurality of sub-arrays. Therefore, in the existing case, even if there is another subarray in which the storage space of the defective address remains in the array, the storage device 110 according to an embodiment of the present invention stores the defective address of another subarray remaining in the array By utilizing the space, you can continue to use the storage space in the memory.

메모리(112)는 결함 정보 저장 테이블(111)을 포함할 수 있다. 또 다른 예에서, 결함 정보 저장 테이블(111)은 저장 장치(110) 내의 임의의 저장 공간에 저장될 수 있다.The memory 112 may include a defect information storage table 111. In another example, the defect information storage table 111 can be stored in any storage space in the storage device 110.

UBISR 장치(113)는 저장 장치(110)의 제조 과정에서의 리페어 알고리즘을 보완하고, BIST(Built In Self Test) 및 BISR(Built In Self Repair) 기법을 적용하여 전원이 인가될 때 약한 셀을 리페어한다. The UBISR device 113 complements the repair algorithm in the manufacturing process of the storage device 110, and applies weak in self test (BIST) and built in self repair (BISR) techniques to repair weak cells when power is applied. do.

BIST(Built In Self Test) 모듈(114)은 타겟 시프레시 주기에 따라 메모리 셀의 결함을 검출하기 위한 테스트 패턴을 생성하고, 생성된 테스트 패턴을 이용하여 메모리 셀의 결함을 검출한다. The built-in self test (BIST) module 114 generates a test pattern for detecting a defect in a memory cell according to a target refresh cycle, and detects a defect in the memory cell using the generated test pattern.

BIST 모듈(114)에서 검출된 결함 셀은, 분석 장치(120)에서 리페어하지 못한 결함셀, 메모리(112)의 동작 과정에서 추가적으로 발생한 결함 셀, 타겟 리프레시 주기에서 정상 동작하지 않는 약한 셀을 포함한다. The defective cell detected by the BIST module 114 includes a defective cell that has not been repaired by the analysis device 120, a defective cell additionally generated in the process of operating the memory 112, and a weak cell that does not normally operate in a target refresh cycle. .

또한, BIST 모듈(114)은 테스트 과정에서 정상 동작하지 않는 결함 셀의 위치 정보를 검출하여 BISR 모듈(115)로 전달한다. In addition, the BIST module 114 detects location information of a defective cell that does not normally operate in the test process and transmits it to the BISR module 115.

BISR(Built In Self Repair) 모듈(115)은 메모리 제조 과정에서 분석 장치(120)에 의해 정보 저장 테이블(111)에 저장된, 서브 어레이당 남은 스페어 셀의 개수가 최대인 해시 함수 정보와, 이때의 결함 정보 및 BIST 모듈(114)에서 검출된 결함 셀의 위치 정보를 이용하여 결함 셀을 리페어 한다.The BISR (Built In Self Repair) module 115 hash function information that is the maximum number of spare cells per subarray stored in the information storage table 111 by the analysis device 120 in the memory manufacturing process, and at this time The defect cell is repaired using the defect information and the location information of the defect cell detected by the BIST module 114.

검출된 결함 셀에 대해 리페어가 성공하면 결함 정보 저장 테이블(111)에 리페어된 결함 셀 정보를 저장하고, 리페어가 성공했을 때의 타겟 리프레시 주기로 전체 리프레시 주기를 설정한다.If repair is successful for the detected defective cell, the repaired defective cell information is stored in the defect information storage table 111, and the entire refresh cycle is set as a target refresh cycle when the repair is successful.

만약 검출된 결함 셀에 대한 리페어가 실패하면, 타겟 리프레시 주기를 감소시키고, 다시 BIST 모듈(114)이 테스트 패턴을 생성하는 과정으로 복귀하여, 감소된 타겟 리프레시가 64ms가 될 때까지 결함 검출 및 리페어 과정을 반복한다.If the repair of the detected defective cell fails, the target refresh cycle is reduced, and the BIST module 114 returns to the process of generating a test pattern, thereby detecting and repairing the defect until the reduced target refresh becomes 64 ms. Repeat the process.

본 출원의 실시 예에 따른 분석 시스템(100)은 제조 과정에서 설정 가능한 모든 해시 함수에 대해 리페어를 수행하고 스페어 셀의 개수가 최대인 해시 함수 정보와 이때의 결함 정보를 결함 정보 저장 테이블(111)에 저장하고, 전원이 들어올 때마다 아직 리페어 되지 않은 결함 셀 및 약한 셀 등에 대한 결함 정보를 검출하고, 검출된 정보와 결함 정보 저장 테이블(111)에 저장된 정보를 이용하여 리페어를 실시하고, 이러한 검출 및 리페어 과정을 리프레시 주기를 줄여가며 반복함으로써 전체 메모리 셀에 대한 리프레시 횟수를 감소시킬 수 있다.The analysis system 100 according to an embodiment of the present application performs a repair on all hash functions that can be set in the manufacturing process, and hash function information having the maximum number of spare cells and defect information at this time, the defect information storage table 111 And detects defect information for defective cells and weak cells that have not been repaired every time the power is turned on, and repairs the detected information and the information stored in the defect information storage table 111 to perform repair. And repeating the repair process while reducing the refresh cycle, thereby reducing the number of refreshes for all memory cells.

도 4는 제조 과정에서 분석 장치(120)가 본 발명의 일 실시 예에 따라 리페어 알고리즘을 수행하는 과정을 예시적으로 보여준다.4 exemplarily shows a process in which the analysis device 120 performs a repair algorithm according to an embodiment of the present invention in a manufacturing process.

도 4의 실시 예에서는 로우 어드레스가 3비트로 이루어져 있으며, 1비트의 가상 영역 인덱스를 사용하기 때문에, 설정 가능한 해쉬 함수의 종류는 3C1 , 즉, 3 가지이다. 따라서, 도 4의 실시 예에서는 분석 장치(120)가 h0, h1, h2로 이루어진 해시 함수 목록 내의 3개의 모든 해시 함수에 대해서 리페어를 수행한다. 도 4에서 각각의 해시 함수는 물리 영역, 즉, Subarray 0과 Subarray1을 가상 영역, 즉, Region 0과 Region 1 으로 매핑한다.In the embodiment of FIG. 4, since the row address is composed of 3 bits, and a 1-bit virtual area index is used, the type of hash function that can be set is 3 C 1, that is, 3 types. Therefore, in the embodiment of FIG. 4, the analysis device 120 repairs all three hash functions in the list of hash functions consisting of h 0 , h 1 , and h 2 . In FIG. 4, each hash function maps a physical region, that is, Subarray 0 and Subarray1 to a virtual region, that is, Region 0 and Region 1.

도 4의 실시 예에서는 제조 과정에서 1개의 스페어 로우(spare row)를 이용하여 각 해시 함수에 대해 리페어를 수행하고, 두개의 스페어 컬럼은 이후의 전원 인가 과정에서 BISR 모듈(125)의 리페어 과정에서 사용되는 것을 예시적으로 보여준다. 다만, 이는 예시적인 것이며, 본 발명의 실시 예는 이에 한정되는 것은 아니다. 예를 들어, 스페어 로우(spare row)뿐만 아니라 스페어 컬럼(spare column)을 사용하여 제조 과정에서 리페어 알고리즘을 수행할 수 있다. In the embodiment of FIG. 4, a repair is performed for each hash function using one spare row in the manufacturing process, and the two spare columns are repaired in the repair process of the BISR module 125 in a subsequent power supply process. Illustratively used. However, this is exemplary, and embodiments of the present invention are not limited thereto. For example, a repair algorithm may be performed in a manufacturing process using a spare column as well as a spare row.

먼저, 분석 장치(120)는 해시 함수 h0을 선택한다. First, the analysis device 120 selects the hash function h 0 .

해시 함수 h0은 로우 어드레스의 최상위 비트 a2 를 가상 영역의 어드레스로 매핑한다. 도 4의 실시 예에서는 제조 과정에서 1개의 스페어 로우만 사용하여 리페어를 수행하기 때문에, 가상 영역 0(Region 0)에서 리페어 되지 못한 결함 컬럼의 개수는 2개이며, 가상 영역 1(Region 1)에서 리페어 되지 못한 결함 컬럼의 개수는 1개이다. 따라서, 해시 함수 h0 을 이용하여 리페어를 했을 때 남은 스페어 컬럼의 수는 가상 영역 0(Region 0)에서는 0개이고, 가상 영역 1(Region 1)에서는 1개이다. The hash function h 0 maps the most significant bit a 2 of the row address to the address of the virtual area. In the embodiment of FIG. 4, since the repair is performed using only one spare row in the manufacturing process, the number of defective columns that cannot be repaired in virtual region 0 (Region 0) is 2, and in virtual region 1 (Region 1) The number of defective columns that could not be repaired is one. Therefore, the number of spare columns remaining when repairing using the hash function h 0 is 0 in the virtual region 0 (Region 0) and 1 in the virtual region 1 (Region 1).

분석 장치(120)는 서브 어레이 당 남은 스페어 컬럼의 수를 기록한 후, 해시 함수 h1를 선택한다. 이때, 분석 장치(120)는 모든 해시 함수에 대해 리페어를 진행하기 때문에, 분석 장치(120)의 해시 함수 선택은 순차적으로 이루어질 필요는 없으며, 임의의 순서로 이루어질 수 있다.The analysis device 120 records the number of spare columns remaining per sub-array, and selects the hash function h 1 . At this time, since the analysis device 120 repairs all the hash functions, the selection of the hash functions of the analysis device 120 need not be sequentially, but may be performed in any order.

해시 함수 h1은 로우 어드레스의 차상위 비트 a1 을 가상 영역의 어드레스로 매핑한다. 도 4의 실시 예에서, 가상 영역 0(Region 0)에서 리페어 되지 못한 결함 셀의 개수는 1개이며, 가상 영역 1(Region 1)에서 리페어 되지 못한 결함 컬럼의 개수는 1개이다. 따라서, 해시 함수 h1 을 이용하여 리페어를 했을 때 남은 스페어 컬럼의 수는 가상 영역 0(Region 0)에서는 1개이고 가상 영역 1(Region 1)에서는 1개이다. Hash function h 1 maps the next higher bit 1 of a row address to the address of the virtual area. In the embodiment of FIG. 4, the number of defective cells that have not been repaired in virtual region 0 (Region 0) is 1, and the number of defective columns that have not been repaired in virtual region 1 (Region 1) is 1. Therefore, the hash function h1 The number of spare columns remaining when repairing is 1 in the virtual region 0 (Region 0) and 1 in the virtual region 1 (Region 1).

분석 장치(120)는 서브 어레이당 남은 스페어 컬럼의 수를 기록한 후, 해시 함수 h2를 선택한다. The analysis device 120 records the number of spare columns remaining per sub-array, and selects the hash function h 2 .

해시 함수 h2는 로우 어드레스의 최하위 비트 a2 을 가상 영역의 어드레스로 매핑한다. 도 4의 실시 예에서, 가상 영역 0(Region 0)에서 리페어 되지 못한 결함 셀의 개수는 2개이며, 가상 영역 1(Region 1)에서 리페어 되지 못한 결함 컬럼의 개수는 1개이다. 따라서, 해시 함수 h1 을 이용하여 리페어를 했을 때 남은 스페어 컬럼의 수는 가상 영역 0(Region 0)에서는 0개이고 가상 영역 1(Region 1)에서는 1개이다. Hash function h 2 maps the 2 least significant bits of a row address to the address of the virtual area. In the embodiment of FIG. 4, the number of defective cells that have not been repaired in virtual region 0 (Region 0) is two, and the number of defective columns that have not been repaired in virtual region 1 (Region 1) is one. Therefore, the number of spare columns remaining when repairing using the hash function h 1 is 0 in the virtual region 0 (Region 0) and 1 in the virtual region 1 (Region 1).

분석 장치(120)가 위와 같이 설정 가능한 해시 함수 목록 모두에 대해 리페어를 수행한 후, 각 서브어레이 당 남은 스페어 컬럼의 수가 최대인 해시함수 및 이때의 결함 정보를 결함 정보 저장 테이블(111)에 기록한다. After the analysis device 120 repairs all of the list of hash functions that can be set as described above, the hash function having the maximum number of spare columns per subarray and defect information at this time are recorded in the defect information storage table 111 do.

도 4의 실시 예에서는, 해시 함수 h1을 사용했을 때 남은 스페어 컬럼의 수가 최대이기때문에, 해시 함수 h1을 기록하고, 결함 정보를 기록한다. 이때, 결함 정보는 스페어 로우과 교체되는 결함 셀의 위치(또는 위치 정보)일 수 있다. In the embodiment of FIG. 4, since the number of spare columns remaining when the hash function h 1 is used is the maximum, the hash function h 1 is recorded and defect information is recorded. In this case, the defect information may be a location (or location information) of a defective cell that is replaced with a spare row.

도 4의 실시 예에서는, 분석 장치(120)가 1개의 스페어 로우만을 사용하여 리페어를 수행하였지만, 추가적으로 두 개의 스페어 컬럼을 사용하여 리페어를 수행할 수도 있으며, 이때, 결함 정보 저장 테이블(111)은 리페어에 사용된 스페어 컬럼과 관련된 정보를 추가적으로 포함할 수 있으며, 이러한 정보는 이후 전원 인가시 수행되는 리페어 과정에 사용될 수 있다. In the embodiment of FIG. 4, although the analysis device 120 performs repair using only one spare row, additionally, repair may be performed using two spare columns, wherein the defect information storage table 111 is Information related to the spare column used in the repair may be additionally included, and such information may be used in a repair process performed when power is subsequently applied.

또한, 도 4는 본 발명의 일 실시 예일 뿐, 리페어 과정에서 사용되는 해시 함수의 개수, 리페어 과정에서 사용되는 스페어 컬럼 및 스페어 로우의 개수 및 리페어 방식은 제품의 실제 설계 필요에 따라 그 변형이 다양할 수 있다. In addition, Figure 4 is only an embodiment of the present invention, the number of hash functions used in the repair process, the number of spare columns and spare rows used in the repair process and the repair method vary depending on the actual design needs of the product. can do.

도 5는 전원 인가 시, UBISR 장치(113)가 최적의 타겟 리프레시 주기로 전체 리프레시 주기를 설정하기 위해 수행하는 동작 알고리즘을 예시적으로 보여준다.5 exemplarily shows an operation algorithm performed by the UBISR device 113 to set the entire refresh period as an optimal target refresh period when power is applied.

전원 인가 후, BIST 모듈(114)은 타겟 리프레시 주기에 따라 메모리 셀의 결함을 검출하기 위한 테스트 패턴을 생성하고, 생성된 테스트 패턴을 이용하여 메모리 셀의 결함을 검출하고, 이를 BISR 모듈(115)로 결함 셀의 정보를 전달한다. After the power is applied, the BIST module 114 generates a test pattern for detecting a defect in the memory cell according to a target refresh cycle, and detects a defect in the memory cell using the generated test pattern, and the BISR module 115 Defective cell information.

도 5의 실시 예에서는, BIST 모듈(114)은 제조 과정에서 리페어 되지 못한 결함 셀과 타겟 리프레시 주기에서 정상 작동하지 못하는 약한 셀에 관한 정보를 BISR 모듈(115)로 전달한다.In the embodiment of FIG. 5, the BIST module 114 transmits information about a defective cell that has not been repaired in the manufacturing process and a weak cell that has failed to operate normally in a target refresh cycle to the BISR module 115.

BISR 모듈(115)은 메모리 제조 과정에서 분석 장치(120)에 의해 정보 저장 테이블(111)에 저장된, 서브 어레이당 남은 스페어 셀의 개수가 최대인 해시 함수 정보와, 이때의 결함 정보 및 BIST 모듈(114)에서 검출된 결함 셀의 위치 정보를 이용하여 결함 셀을 리페어 한다. 이때, 서브 어레이당 남은 예비 요소가 최대인 해시 함수를 이용하여 리페어 하기 때문에, 보다 효율적인 리페어 수행이 가능하다. The BISR module 115 stores hash function information having the maximum number of spare cells per sub-array stored in the information storage table 111 by the analysis device 120 in the memory manufacturing process, defect information and BIST module ( The defective cell is repaired using the location information of the defective cell detected in 114). At this time, since the remaining spare elements per sub-array are repaired using the maximum hash function, more efficient repair can be performed.

도 5의 실시 예에서는, 제조 과정에서 분석 장치(120)에 의해 리페어 수행시 서브 어레이 당 남은 예비 요소가 최대인 해시 함수 h1을 이용해 리페어를 수행한다.In the embodiment of FIG. 5, when the repair is performed by the analysis device 120 in the manufacturing process, the repair is performed using the hash function h 1 in which the remaining spare elements per sub-array are maximum.

도 5의 실시 예에서, BIST 모듈(114)에서 검출된 결함 정보는 분석 장치(120)에서 리페어하지 못한 결함셀 및 타겟 리프레시 주기에서 정상 작동하지 못하는 약한 셀의 위치 정보를 포함하며, BISR 모듈(115)은 이와 같은 결함 셀 및 약한 셀에 대해 해시 함수 h1을 이용해 리페어를 수행한다. In the embodiment of FIG. 5, the defect information detected by the BIST module 114 includes location information of a defective cell that has not been repaired by the analysis device 120 and a weak cell that is not operating normally in a target refresh cycle, and the BISR module ( 115) performs repair using the hash function h 1 for the defective and weak cells.

도 5의 실시 예에서, BISR 모듈(115)은 BIST 모듈(114)에서 검출된 결함 셀 및 약한 셀에 대해 리페어를 성공하였기 때문에, 이때의 리페어 정보를 결함 정보 저장 테이블에 업데이트 한다. 도 5의 실시 예에서, 리페어 정보는 제공된 스페어 컬럼과 교체되는 결함 셀의 위치(또는 위치 정보)일 수 있다.In the embodiment of FIG. 5, since the BISR module 115 has successfully repaired defective and weak cells detected in the BIST module 114, the repair information at this time is updated to the defect information storage table. In the embodiment of FIG. 5, the repair information may be a location (or location information) of a defective cell that is replaced with a provided spare column.

BISR 모듈(115)은 나아가, 리페어 성공시의 타겟 리프레시 주기를 전체 메모리에 대한 리프레시 주기로 설정한다.The BISR module 115 further sets the target refresh period at the time of repair success as the refresh period for the entire memory.

한편, 도 5의 실시 예에서는 리페어에 성공하였지만, 리페어에 실패한 경우 타겟 리프레시를 감소시켜 결함 검출 및 리페어 과정을 반복한다.On the other hand, in the embodiment of FIG. 5, the repair is successful, but if the repair fails, the target refresh is reduced to repeat the defect detection and repair process.

도 6은 분석 장치(120)의 동작을 보여주는 순서도이다. 이하에서는, 도 6을 참조하여 분석 장치(120)가 본 발명의 일 실시 예에 따라 리페어 알고리즘을 수행하는 과정을 설명한다.6 is a flow chart showing the operation of the analysis device 120. Hereinafter, a process in which the analysis apparatus 120 performs a repair algorithm according to an embodiment of the present invention will be described with reference to FIG. 6.

S110 단계에서, 분석 장치(120)는 저장 장치(110)의 설정에 따라 해시 함수 목록을 생성한다. 예를 들어, 저장 장치(110)의 로우 어드레스가 X 비트이고, 저장 장치의 서브 어레이(또는 가상 영역)의 인덱스 비트가 Y 비트이면 XCY 개의 해시 함수로 이루어진 해시 함수 목록을 생성할 수 있다. In step S110, the analysis device 120 generates a list of hash functions according to the settings of the storage device 110. For example, if the row address of the storage device 110 is X bits, and the index bit of the subarray (or virtual area) of the storage device is Y bits, X C Y You can create a list of hash functions consisting of 4 hash functions.

S120 단계에서, 분석 장치(120)는 해시 함수 목록 상의 해시 함수 하나를 선택하여 물리 영역과 가상 영역을 구성한다. 본 발명의 실시 예에서, 분석 장치(120)는 모든 해시 함수에 대해 리페어를 진행하기 때문에, 분석 장치(120)의 해시 함수 선택은 순차적으로 이루어질 필요는 없으며, 임의의 순서로 이루어질 수 있다. In step S120, the analysis device 120 selects a hash function on the list of hash functions to configure a physical area and a virtual area. In an embodiment of the present invention, since the analysis device 120 performs repair for all hash functions, the selection of the hash functions of the analysis device 120 need not be sequentially, and may be performed in any order.

S130 단계에서, 분석 장치(120)는 구성된 영역에 대해 결함 셀에 대한 리페어 동작을 수행한다. 이때, 스페어 로우만을 이용하여 결함 셀을 리페어할 수도 있으며, 스페어 로우뿐만 아니라 스페어 컬럼을 사용하여 제조 과정에서 리페어 알고리즘을 수행할 수 있으나, 리페어에 사용되는 스페어 컬럼 및 스페어 로우의 개수 및 리페어 방식은 제품의 실제 설계 필요에 따라 그 변형이 다양할 수 있다. In step S130, the analysis device 120 performs a repair operation on the defective cell in the configured region. In this case, the defective cell may be repaired using only the spare row, and a repair algorithm may be performed in the manufacturing process using the spare column as well as the spare row.However, the number of spare columns and the spare method used in the repair are Variations may vary depending on the actual design needs of the product.

S140 단계에서, 분석 장치(120)는 결함 셀에 대해 리페어가 성공했는지를 판단한다. In step S140, the analysis device 120 determines whether the repair is successful for the defective cell.

만약, 리페어가 성공하지 못했으면, S120단계로 돌아가 다른 해시 함수를 선택하여 물리 영역과 가상 영역을 구성한다. 리페어가 성공하였으면, S150 단계로 이동한다.If the repair is unsuccessful, return to step S120 and select another hash function to configure a physical area and a virtual area. If the repair is successful, the process moves to step S150.

S150 단계에서, 분석 장치(120)는 각 서브 어레이 당 남은 예비 요소의 수를 기록한다. 예를 들어, 리페어 성공 후 남은 스페어 컬럼의 수를 기록할 수 있으며, 이 때, 남은 예비요소와 관련된 정보는 결함 정보 저장 테이블(111)에 기록할 수도 있으나, 이에 한정되지는 않는다.In step S150, the analysis device 120 records the number of spare elements remaining for each sub-array. For example, the number of spare columns remaining after the successful repair may be recorded, and information related to the remaining spare elements may be recorded in the defect information storage table 111, but is not limited thereto.

S160 단계에서, 분석 장치(120)는 해시 함수 목록 상의 모든 해시 함수에 대해서 리페어를 수행했는지 여부를 판단한다. 본 발명에서는 리페어에 성공하더라도 예비 요소가 최대일 때의 해시 함수를 찾기 위해 해시 함수 목록 상의 다른 모든 해시 함수에 대해 리페어를 수행한다.In step S160, the analysis device 120 determines whether a repair has been performed on all hash functions on the list of hash functions. In the present invention, even if the repair succeeds, the repair is performed on all other hash functions on the hash function list to find the hash function when the preliminary element is the maximum.

만약 해시 함수 목록 상의 모든 해시 함수에 대해서 리페어를 수행하지 않았다면, 분석 장치(120)는 S120 단계로 돌아가 다른 해시 함수를 선택하여 리페어를 다시 수행한다.If the repair has not been performed on all the hash functions on the list of hash functions, the analysis device 120 returns to step S120 to select another hash function to perform the repair again.

만약 해시 함수 목록 상의 모든 해시 함수에 대해서 리페어를 수행하였다면, S170 단계를 수행한다.If repair is performed on all hash functions on the list of hash functions, step S170 is performed.

S170 단계에서, 분석 장치(120)는 예비 요소가 최대인 해시 함수와 그 해시 함수를 사용했을 때의 리페어 정보를 결함 정보 저장 테이블(111)에 저장한다. 여기서, 예비 요소는 스페어 셀, 스페어 컬럼 및 스페어 로우 중 하나 이상을 포함한다.In step S170, the analysis device 120 stores the hash function having the largest preliminary element and repair information when the hash function is used in the defect information storage table 111. Here, the spare element includes at least one of a spare cell, a spare column and a spare row.

예를 들어, 분석 장치(120)가 스페어 로우만을 사용하여 리페어를 수행했을 때, BISR 모듈(125)의 리페어 과정에서 사용할 수 있는 스페어 컬럼의 수가 최대인 해시 함수와 이때 스페어 로우와 교체되는 결함 셀의 위치 정보를 결함 정보 저장 테이블(111)에 저장할 수 있다. For example, when the analysis device 120 performs a repair using only the spare row, a hash function in which the number of spare columns available in the repair process of the BISR module 125 is the maximum and a defective cell that is replaced with the spare row at this time The location information of can be stored in the defect information storage table 111.

또 다른 예로, 분석 장치(120)가 스페어 로우 및 스페어 칼럼을 사용하여 리페어를 수행했을 때, 남은 스페어 컬럼의 수가 최대인 해시 함수 및 스페어 로우 또는 스페어 컬럼과 교체되는 결함 셀의 위치 정보 뿐만 아니라 이미 리페어에 사용된 스페어 컬럼과 관련된 정보를 포함할 수 있다.As another example, when the analysis device 120 performs a repair using the spare row and the spare column, as well as the hash function having the maximum number of spare columns and the location information of the defective cell being replaced with the spare row or the spare column, as well as already It may include information related to the spare column used in the repair.

도 7은 전원 인가 시, UBISR 장치(113)가 수행하는 동작을 보여주는 순서도이다. 이하에서는, 도 7을 참조하여 UBISR 장치(113)가 본 발명의 일 실시 예에 따라 리페어 알고리즘을 수행하는 과정을 설명한다.7 is a flowchart illustrating an operation performed by the UBISR device 113 when power is applied. Hereinafter, a process in which the UBISR device 113 performs a repair algorithm according to an embodiment of the present invention will be described with reference to FIG. 7.

S210 단계에서, UBISR 장치(113)는 전원 인가 후, 최대 타겟 리프레시 주기를 설정한다. 일 실시 예에서, 512ms로 최대 타겟 리프레시 주기를 설정할 수 있지만, 이에 한정되지 않으며 저장 장치(120)의 실제 설계에 따라 다양한 최대 타겟 리프레시 주기 설정이 가능하다.In step S210, the UBISR device 113 sets a maximum target refresh period after power is applied. In one embodiment, the maximum target refresh period may be set to 512 ms, but is not limited thereto, and various maximum target refresh periods may be set according to the actual design of the storage device 120.

S220 단계에서, BIST 모듈(114)은 타겟 리프레시 주기에 따라 메모리 셀의 결함을 검출하기 위한 테스트 패턴을 생성하고, 생성된 테스트 패턴을 이용하여 메모리 셀의 결함을 검출한다. 나아가, BIST 모듈(114)은 검출된 결함 정보를 BISR 모듈(115)로 전송한다. In step S220, the BIST module 114 generates a test pattern for detecting a defect in the memory cell according to a target refresh period, and detects a defect in the memory cell using the generated test pattern. Furthermore, the BIST module 114 transmits the detected defect information to the BISR module 115.

이때, 검출된 결함 정보는 분석 장치(120)에서 리페어하지 못한 결함 셀 및 타겟 리프레시 주기에서 정상 작동하지 못하는 약한 셀의 위치 정보를 포함한다. 또한, 검출된 결함 정보는 메모리(112) 동작 과정 중 추가적으로 발생한 결함 셀의 위치 정보를 포함할 수 있다.At this time, the detected defect information includes location information of a defective cell that has not been repaired by the analysis device 120 and a weak cell that has failed to operate normally in a target refresh cycle. Also, the detected defect information may include location information of a defective cell that is additionally generated during the operation of the memory 112.

S230 단계에서, BISR 모듈(115)은 메모리(112)의 제조 과정에서 분석 장치(120)에 의해 결함 정보 저장 테이블(111)에 저장된, 서브 어레이당 남은 스페어 셀의 개수가 최대인 해시 함수 정보와 BIST 모듈(113)에서 검출된 결함 정보를 이용하여 결함 셀을 리페어한다. In step S230, the BISR module 115 stores hash function information having the maximum number of spare cells per sub-array stored in the defect information storage table 111 by the analysis device 120 in the manufacturing process of the memory 112 and The defect cell is repaired using the defect information detected by the BIST module 113.

이때, 메모리(112) 제조 과정에서 분석 장치(120)가 스페어 로우(또는 스페어 컬럼) 만을 사용하여 리페어를 수행하기로 하고, BISR 모듈(115)은 스페어 컬럼(또는 스페어 로우) 만을 사용하여 리페어를 수행하기로 한 경우, BISR 모듈(115)은 어떤 예비 요소를 사용할 지에 대한 별도의 결정을 내릴 필요가 없다.At this time, in the process of manufacturing the memory 112, the analysis device 120 decides to perform a repair using only a spare row (or a spare column), and the BISR module 115 uses a spare column (or a spare row) to perform the repair. When it is decided to perform, the BISR module 115 does not need to make a separate decision as to which spare element to use.

만약 제조 과정에서 분석 장치(120)가 스페어 로우 뿐만 아니라 스페어 컬럼도 사용하여 리페어를 수행한 경우, BISR 모듈(115)은 결함 정보 저장 테이블(111)에 저장된, 분석 장치(120)가 메모리(112) 제조 과정에서 리페어 시에 이미 사용한 예비 요소(예를 들어, 스페어 컬럼)와 관련된 정보를 이용하여 리페어할 수 있다. If the analysis device 120 performs a repair using a spare column as well as a spare row in the manufacturing process, the BISR module 115 is stored in the defect information storage table 111, and the analysis device 120 stores the memory 112 ) It may be repaired using information related to a spare element (for example, a spare column) that has already been used in the repair process.

S240 단계에서, BISR 모듈(115)은 타겟 리프레시 주기에서 결함 리페어 동작이 성공했는지 판단한다. 리페어 동작이 성공했다 함은 BIST 모듈(114)에 의해 검출된 결함 셀 및 약한 셀에 대해 모두 리페어를 했다는 것을 의미한다.In step S240, the BISR module 115 determines whether the defect repair operation is successful in the target refresh cycle. The successful repair operation means that both the defective and weak cells detected by the BIST module 114 have been repaired.

만약 리페어 동작에 실패했다면, UBISR 장치(113)는 S250 단계를 수행한다.If the repair operation fails, the UBISR device 113 performs step S250.

S250 단계에서, 타겟 리프레시 주기가 감소된다. In step S250, the target refresh period is reduced.

본 발명의 일 실시 예에서는, 타겟 리프레시를 64ms 단위로 감소시키지만 이에 한정되지 않으며 저장 장치(120)의 실제 설계에 따라 다양한 감소 단위가 있을 수 있다. In an embodiment of the present invention, the target refresh is reduced in units of 64 ms, but is not limited thereto, and various reduction units may be provided according to the actual design of the storage device 120.

또 다른 실시 예에서, 리페어 결과에 따라 타겟 리프레시 감소 단위를 다르게 할 수 있다. 예를 들어, 많은 결함 셀과 약한 셀이 리페어되지 않았으면, 타겟 리프레시를 더 많이 감소시킬 수 있으며, 적은 수의 셀만이 리페어되지 않았으면 타겟 리프레시를 더 적게 감소시킬 수 있다.In another embodiment, the target refresh reduction unit may be different according to the repair result. For example, if many defective and weak cells have not been repaired, the target refresh can be reduced more, and if only a small number of cells have not been repaired, the target refresh can be reduced less.

S260 단계에서, UBISR 장치(113)는 감소된 타겟 리프레시 주기가 최소 타겟 리프레시 주기보다 큰지 판단한다. 예를 들어, 최소 리프레시 주기는 64ms 일 수 있지만, 이에 한정되지 않으며 저장 장치(120)의 실제 설계에 따라 다양한 최소 타겟 리프레시 주기가 있을 수 있다.In step S260, the UBISR device 113 determines whether the reduced target refresh period is greater than the minimum target refresh period. For example, the minimum refresh period may be 64 ms, but is not limited thereto, and there may be various minimum target refresh periods depending on the actual design of the storage device 120.

만약 감소된 타겟 리프레시 주기가 미리 설정된 최소 타겟 리프레시 주기보다 크면, UBISR 장치(113)는 S220 단계로 돌아가 S220 내지 S240의 단계를 반복한다. 리프레시 주기를 감소시키며 S220 내지 S240의 단계를 반복하면 검출된 결함의 수는 계속 감소할 것이다.If the reduced target refresh period is greater than the preset minimum target refresh period, the UBISR device 113 returns to step S220 and repeats steps S220 to S240. If the steps of S220 to S240 are repeated while reducing the refresh period, the number of detected defects will continue to decrease.

만약 감소된 타겟 리프레시 주기가 미리 설정된 최소 리프레시 주기보다 같거나 작으면 과정을 종료한다. If the reduced target refresh period is equal to or less than the preset minimum refresh period, the process ends.

만약, 감소된 타겟 리프레시 주기에서 리페어가 성공하면 UBISR 장치(113)는 S270 단계를 수행한다. If the repair is successful in the reduced target refresh period, the UBISR device 113 performs step S270.

S270 단계에서, UBISR 장치(113)는 결함 정보 저장 테이블(111)에 리페어 정보를 저장하고, 리페어 성공 시의 타겟 리프레시 주기로 전체 메모리에 대한 타겟 리프레시 주기를 설정한다. 이때, 리페어 정보는 예비 요소로 대체된 결함 셀 및 약한 셀의 위치 정보일 수 있다.In step S270, the UBISR device 113 stores the repair information in the defect information storage table 111, and sets the target refresh cycle for the entire memory as the target refresh cycle upon successful repair. In this case, the repair information may be location information of defective cells and weak cells replaced with spare elements.

본 발명의 일 실시 예에서, 타겟 리프레시 주기에서 리페어가 성공하면 전체 메모리 셀에서 타겟 리프레시 주기로 동작했을 때 데이터를 유지하지 못하는 약한 셀은 모두 리페어가 완료된 상태이다. 따라서, 타겟 리프레시 주기를 최소 리프레시 주기보다 길게 설정하더라도, 전체 저장 장치(110)에서 데이터를 잃지 않고 정상 동작할 수 있다.In one embodiment of the present invention, if the repair is successful in the target refresh cycle, all weak cells that fail to retain data when operating in the target refresh cycle in all memory cells are in a repaired state. Therefore, even if the target refresh period is set longer than the minimum refresh period, the entire storage device 110 can operate normally without losing data.

한편, 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.On the other hand, it is obvious to those skilled in the art that the structure of the present invention can be variously modified or changed without departing from the scope or technical spirit of the present invention. In view of the foregoing, if the modifications and variations of the present invention fall within the scope of the following claims and equivalents, the present invention is considered to include the modifications and modifications of the present invention.

100: 분석 시스템
110: 저장 장치
111: 결함 정보 테이블
112: 메모리
113: UBISR(Universal BuiltIn Self Repair) 장치
114: BIST(BuiltInSelf Test) 모듈
115: BISR(BuiltIn Self Repair) 모듈
120: 분석 장치100: analysis system
110: storage device
111: Defect information table
112: memory
113: UBISR (Universal BuiltIn Self Repair) device
114: BIST (BuiltInSelf Test) module
115: Built-in Self Repair (BISR) module
120: analytical device

Claims (15)

결함 정보 저장 테이블을 이용한 저장 장치의 리페어 분석 방법에 있어서,
상기 저장 장치의 설정에 기초하여 상기 저장 장치에 제공되는 스페어 셀과 교체되는 결함 셀을 리페어 하는데 사용될 해시 함수 목록을 생성하는 단계;
상기 해시 함수 목록 내의 각각의 해시 함수를 이용하여 상기 결함 셀에 대해, 상기 저장 장치의 제조과정에서 리페어 동작을 수행하는 단계; 및
상기 해시 함수 목록 내의 각각의 해시 함수 중 리페어 동작 수행 후 남은 예비 요소가 최대인 해시 함수를 상기 결함 정보 저장 테이블에 저장하는 단계를 포함하고,
상기 결함 정보 저장 테이블은 상기 저장 장치의 물리 영역과 관련된 정보, 상기 저장 장치의 가상 영역과 관련된 정보, 및 상기 결함 셀의 위치 정보를 포함하는, 리페어 분석 방법.In the repair analysis method of the storage device using the defect information storage table,
Generating a list of hash functions to be used to repair defective cells to be replaced with spare cells provided to the storage device based on the setting of the storage device;
Performing a repair operation on the defective cell in the manufacturing process of the storage device by using each hash function in the hash function list; And
And storing, in the defect information storage table, a hash function having a maximum spare element remaining after performing a repair operation among each hash function in the hash function list,
The defect information storage table includes information related to a physical area of the storage device, information related to a virtual area of the storage device, and location information of the defective cell. 제1항에 있어서,
상기 해시 함수 목록 내의 각각의 해시 함수를 이용하여 상기 저장 장치의 결함 셀에 대해, 상기 저장 장치의 제조과정에서 리페어 동작을 수행하는 단계는,
상기 각각의 해시 함수에 따라 상기 저장 장치를 상기 물리 영역과 상기 가상 영역으로 구성하는 단계를 포함하는, 리페어 분석 방법.According to claim 1,
The step of performing a repair operation in a manufacturing process of the storage device for a defective cell of the storage device by using each hash function in the hash function list,
And configuring the storage device into the physical area and the virtual area according to each hash function. 제2항에 있어서,
상기 해시 함수 목록은 상기 저장 장치의 로우 어드레스 비트 및 상기 가상 영역의 인덱스 비트에 기초하여 생성되는, 리페어 분석 방법.According to claim 2,
The list of hash functions is generated based on a row address bit of the storage device and an index bit of the virtual area. 제1항에 있어서,
상기 해시 함수 목록 내의 각각의 해시 함수를 이용하여 상기 저장 장치의 결함 셀에 대해, 상기 저장 장치의 제조과정에서 리페어 동작을 수행하는 단계는,
상기 해시 함수 목록 내의 하나의 해시 함수를 선택하는 단계;
상기 선택한 하나의 해시 함수를 이용하여 상기 저장 장치의 결함 셀에 대해 제1 리페어 동작을 수행하는 단계; 및
상기 제1 리페어 동작이 성공했는지 여부의 판단에 기초하여, 상기 해시 함수 목록 내의 상기 선택한 하나의 해시 함수와 다른 하나의 해시 함수를 다시 선택하여 상기 저장 장치의 결함 셀에 대해 제2 리페어 동작을 수행하는 단계를 포함하는, 리페어 분석 방법.According to claim 1,
The step of performing a repair operation in a manufacturing process of the storage device for a defective cell of the storage device by using each hash function in the hash function list,
Selecting one hash function in the hash function list;
Performing a first repair operation on a defective cell of the storage device using the selected hash function; And
Based on the determination of whether the first repair operation is successful, the selected one hash function and the other hash function in the hash function list are selected again to perform a second repair operation on the defective cell of the storage device. The repair analysis method comprising the step of. 제1항에 있어서,
상기 해시 함수 목록 내의 각각의 해시 함수를 이용하여 상기 저장 장치의 결함 셀에 대해, 상기 저장 장치의 제조과정에서 리페어 동작을 수행하는 단계는,
상기 해시 함수 목록 내의 하나의 해시 함수를 선택하는 단계;
상기 선택한 하나의 해시 함수를 이용하여 상기 저장 장치의 결함 셀에 대해 리페어 동작을 수행하는 단계; 및
상기 선택한 하나의 해시 함수를 이용한 상기 리페어 동작이 성공했는지 여부의 판단에 기초하여, 상기 선택한 하나의 해시 함수를 이용한 상기 리페어 동작 후 남은 예비 요소를 기록하는 단계를 포함하는, 리페어 분석 방법.According to claim 1,
The step of performing a repair operation in a manufacturing process of the storage device for a defective cell of the storage device by using each hash function in the hash function list,
Selecting one hash function in the hash function list;
Performing a repair operation on a defective cell of the storage device using the selected hash function; And
And recording a spare element remaining after the repair operation using the selected hash function, based on the determination of whether the repair operation using the selected hash function was successful. 제1항에 있어서,
상기 해시 함수 목록 상의 각각의 해시 함수 모두를 이용하여 상기 저장 장치의 결함 셀에 대해 리페어 동작을 수행했는지 여부를 판단하는 단계; 및
상기 해시 함수 목록 상의 각각의 해시 함수 모두를 이용하여 상기 저장 장치의 결함 셀에 대해 리페어 동작을 수행하지 않았으면, 상기 해시 함수 목록 상의 각각의 해시 함수 중 리페어 동작에 사용하지 않은 다른 해시 함수를 선택하여 리페어 동작을 반복하는 단계를 더 포함하는, 리페어 분석 방법.According to claim 1,
Determining whether a repair operation is performed on a defective cell of the storage device by using each of the hash functions on the list of hash functions; And
If a repair operation is not performed on a defective cell of the storage device by using each hash function on the hash function list, a different hash function not used for a repair operation is selected from each hash function on the hash function list. The repair analysis method further comprising the step of repeating the repair operation. 제1항에 있어서,
상기 해시 함수 목록 내의 각각의 해시 함수 중 리페어 동작 수행 후 남은 예비 요소가 최대인 해시 함수를 상기 결함 정보 저장 테이블에 저장하는 단계는,
상기 남은 예비 요소가 최대인 해시 함수를 이용하여 리페어를 수행했을 때의 대체된 결함 셀의 위치 정보 및 상기 남은 예비 요소의 위치 정보를 상기 결함 정보 저장 테이블에 저장하는 단계를 포함하는, 리페어 분석 방법.According to claim 1,
In the hash function list, storing the hash function having the largest spare element remaining after performing a repair operation among each hash function list in the defect information storage table may include:
And storing the location information of the replaced defect cell and the location information of the remaining spare element in the defect information storage table when a repair is performed using a hash function in which the remaining spare elements are maximum. . 제1항에 있어서,
타겟 리프레시 주기에서 테스트 패턴을 생성하여 상기 저장 장치의 결함 정보를 검출하는 단계; 및
상기 결함 정보 저장 테이블에 미리 저장된, 상기 저장 장치의 제조 과정에서의 상기 리페어 동작 수행 후 남은 예비 요소가 최대인 해시 함수 정보를 이용하고, 상기 저장 장치의 결함 정보에 기초하여 상기 저장 장치의 결함에 대해 리페어 동작을 수행하는 단계를 더 포함하는, 리페어 분석 방법.According to claim 1,
Detecting defect information of the storage device by generating a test pattern in a target refresh cycle; And
Based on the defect information of the storage device, the hash function information, which is the maximum of the spare elements remaining after performing the repair operation in the manufacturing process of the storage device, is stored in the defect information storage table in advance, and based on the defect information of the storage device. And performing a repair operation on the repair analysis method. 제8항에 있어서,
타겟 리프레시 주기에서 테스트 패턴을 생성하여 상기 저장 장치의 결함 정보를 검출하는 단계는,
타겟 리프레시 주기에서 동작하지 못하는 약한 셀 및 상기 저장 장치의 제조 과정에서의 리페어 동작 수행 후 남아있는 결함 셀을 검출하는 단계를 포함하는, 리페어 분석 방법.The method of claim 8,
In the target refresh cycle, generating a test pattern to detect defect information of the storage device may include:
And detecting weak cells that fail to operate in a target refresh cycle and defective cells remaining after performing a repair operation in the manufacturing process of the storage device. 제8항에 있어서,
상기 저장 장치의 결함에 대해 리페어 동작이 성공한 경우, 상기 타겟 리프레시 주기를 상기 저장 장치의 리프레시 주기로 설정하는 단계를 더 포함하는, 리페어 분석 방법.The method of claim 8,
If the repair operation is successful for the defect of the storage device, the repair analysis method further comprising the step of setting the target refresh cycle to the refresh cycle of the storage device. 제8항에 있어서,
상기 저장 장치의 결함에 대해 리페어 동작이 실패한 경우, 상기 타겟 리프레시를 소정의 주기만큼 감소시키는 단계;
상기 감소된 타겟 리프레시 주기에서의 상기 저장 장치의 결함을 검출하는 단계;
상기 결함 정보 저장 테이블에 미리 저장된, 상기 저장 장치의 제조 과정에서의 상기 리페어 동작 수행 후 남은 예비 요소가 최대인 해시 함수 정보를 이용하고, 상기 감소된 타겟 리프레시 주기에서의 상기 저장 장치의 결함에 대해 리페어 동작을 수행하는 단계; 및
상기 감소된 타겟 리프레시 주기에서의 상기 저장 장치의 결함에 대해 상기 리페어 동작이 성공하였다면, 상기 감소된 타겟 리프레시 주기를 상기 저장 장치의 리프레시 주기로 설정하는 단계를 더 포함하는, 리페어 분석 방법.The method of claim 8,
If a repair operation fails for a defect in the storage device, reducing the target refresh by a predetermined period;
Detecting a defect of the storage device in the reduced target refresh period;
Using the hash function information, which is the preliminary spare element remaining after performing the repair operation in the manufacturing process of the storage device, stored in advance in the defect information storage table, and for the defect of the storage device in the reduced target refresh period Performing a repair operation; And
And if the repair operation is successful for a defect in the storage device in the reduced target refresh cycle, setting the reduced target refresh cycle as the refresh cycle of the storage device. 제8항에 있어서,
상기 저장 장치의 결함에 대해 리페어 동작을 수행하는 단계는,
상기 결함 정보 저장 테이블에 미리 저장된, 상기 저장 장치의 제조 과정에서의 상기 리페어 동작시 이미 사용한 예비 요소와 관련된 정보를 이용하는 단계를 포함하는, 리페어 분석 방법.The method of claim 8,
The step of performing a repair operation on the defect of the storage device,
And using information related to a spare element already used in the repair operation in the manufacturing process of the storage device, which is stored in the defect information storage table in advance. 제11항에 있어서,
상기 타겟 리프레시를 소정의 주기만큼 감소시키는 단계는,
상기 타겟 리프레시에서 리페어 되지 못한 상기 저장 장치의 결함의 양에 기초하여 상기 소정의 주기를 결정하는 단계를 포함하는, 리페어 분석 방법.The method of claim 11,
The step of reducing the target refresh by a predetermined period,
And determining the predetermined period based on the amount of defects in the storage device that have not been repaired at the target refresh. 저장 장치; 및
상기 저장 장치에 대한 리페어 동작을 수행하는 분석 장치를 포함하며,
상기 분석 장치는,
상기 저장 장치의 설정에 기초하여 상기 저장 장치에 제공되는 스페어 셀과 교체되는 결함 셀을 리페어 하는데 사용될 해시 함수 목록을 생성하고, 상기 해시 함수 목록 내의 각각의 해시 함수를 이용하여 상기 저장 장치의 결함 셀에 대해 상기 저장 장치의 제조과정에서 리페어 동작을 수행하고, 상기 해시 함수 목록 내의 각각의 해시 함수 중 리페어 수행 후 남은 예비 요소가 최대인 해시 함수를 결함 정보 저장 테이블에 저장하고,
상기 결함 정보 저장 테이블은 상기 저장 장치의 물리 영역과 관련된 정보, 상기 저장 장치의 가상 영역과 관련된 정보, 및 상기 결함 셀의 위치 정보를 포함하는, 리페어 분석 시스템.Storage device; And
It includes an analysis device for performing a repair operation on the storage device,
The analysis device,
A list of hash functions to be used to repair defective cells to be replaced with spare cells provided to the storage device is generated based on the setting of the storage device, and defective cells of the storage device are used by using each hash function in the hash function list. A repair operation is performed in the manufacturing process of the storage device with respect to the hash function list, and a hash function having the largest spare element remaining after performing repair among the hash functions list is stored in a defect information storage table,
The defect information storage table includes information related to a physical area of the storage device, information related to a virtual area of the storage device, and location information of the defective cell. 타겟 리프레시 주기에서 테스트 패턴을 생성하여 저장 장치의 결함 정보를 검출하는 BIST(Built In Self Test) 모듈;
결함 정보 저장 테이블에 미리 저장된, 상기 저장 장치에 제공되는 스페어 셀과 교체되는 결함 셀을 리페어 하는데 사용될 해시 함수 목록 중 상기 저장 장치의 제조 과정에서의 리페어 동작 수행 후 남은 예비 요소가 최대인 해시 함수 정보를 이용하고, 상기 저장 장치의 결함 정보에 기초하여 상기 저장 장치의 결함에 대해 리페어 동작을 수행하는 BISR(Built In Self Repair) 모듈을 포함하고,
상기 결함 정보 저장 테이블은 상기 저장 장치의 물리 영역과 관련된 정보, 상기 저장 장치의 가상 영역과 관련된 정보, 및 상기 결함 셀의 위치 정보를 포함하는, 리페어 분석 시스템.A built-in self test (BIST) module that detects defect information of a storage device by generating a test pattern in a target refresh cycle;
The hash function information, which is a maximum of spare elements remaining after performing a repair operation in the manufacturing process of the storage device, is a list of hash functions to be used to repair a defective cell to be replaced with a spare cell provided in the storage device, which is previously stored in the defect information storage table. And a BISR (Built In Self Repair) module that performs a repair operation on a defect in the storage device based on defect information of the storage device.
The defect information storage table includes information related to a physical area of the storage device, information related to a virtual area of the storage device, and location information of the defective cell.
KR1020180023124A 2018-02-26 2018-02-26 Repair analyzing system based on fault information storage table and repair analyzing method thereof KR102122821B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180023124A KR102122821B1 (en) 2018-02-26 2018-02-26 Repair analyzing system based on fault information storage table and repair analyzing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180023124A KR102122821B1 (en) 2018-02-26 2018-02-26 Repair analyzing system based on fault information storage table and repair analyzing method thereof

Publications (2)

Publication Number Publication Date
KR20190102580A KR20190102580A (en) 2019-09-04
KR102122821B1 true KR102122821B1 (en) 2020-06-15

Family

ID=67950472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180023124A KR102122821B1 (en) 2018-02-26 2018-02-26 Repair analyzing system based on fault information storage table and repair analyzing method thereof

Country Status (1)

Country Link
KR (1) KR102122821B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100545225B1 (en) 1997-05-07 2006-04-10 엘에스아이 로직 코포레이션 Memory operation test method using self repair circuit and permanently disable the memory location

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170134989A (en) * 2016-05-30 2017-12-08 삼성전자주식회사 Semiconductor memory device and method of operating the same
KR101963629B1 (en) * 2016-07-07 2019-03-29 고려대학교 산학협력단 Memory management system and method thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100545225B1 (en) 1997-05-07 2006-04-10 엘에스아이 로직 코포레이션 Memory operation test method using self repair circuit and permanently disable the memory location

Also Published As

Publication number Publication date
KR20190102580A (en) 2019-09-04

Similar Documents

Publication Publication Date Title
US11270750B2 (en) Semiconductor device performing row hammer refresh operation
JP4524645B2 (en) Semiconductor device
US7330376B1 (en) Method for memory data storage by partition into narrower threshold voltage distribution regions
KR102553181B1 (en) Memory device and method for operating memory device
KR100621619B1 (en) Semiconductor memory device for performing refresh operation
KR102566325B1 (en) Semiconductor memory device and operating method thereof
US20080291765A1 (en) Methods, circuits, and systems to select memory regions
US7072234B1 (en) Method and device for varying an active duty cycle of a wordline
EP1647031B1 (en) Memory device and method of storing fail addresses of a memory cell
TWI771782B (en) Systems and methods for stabilizing cell threshold voltage
CN114138175A (en) Reserved rows for row copy operations of semiconductor memory devices and associated methods and systems
CN103456369A (en) Repair control circuit and semiconductor integrated circuit using the same
US8321726B2 (en) Repairing memory arrays
US20040090853A1 (en) Integrated dynamic memory and operating method
US11621050B2 (en) Semiconductor memory devices and repair methods of the semiconductor memory devices
KR102122821B1 (en) Repair analyzing system based on fault information storage table and repair analyzing method thereof
US9030871B2 (en) Integrated circuit with programmable storage cell array and boot-up operation method thereof
KR20010030543A (en) Integrated dinamic semiconductor memory with redundant memory cell units and method for self-repair
KR20130009591A (en) Semiconductor memory device with improved refresh characteristics
CN110739021A (en) Method for testing semiconductor memory
US9015463B2 (en) Memory device, memory system including a non-volatile memory configured to output a repair data in response to an initialization signal
US11188415B2 (en) Memory system and operating method of memory system
US6191985B1 (en) Dynamic memory having two modes of operation
JP2011060403A (en) Semiconductor memory and driving method of the same
KR20130072009A (en) Semiconductor memory device and operating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant