KR102118492B1 - Multi-layer ceramic capacitor and method for manufacturing the same - Google Patents
Multi-layer ceramic capacitor and method for manufacturing the same Download PDFInfo
- Publication number
- KR102118492B1 KR102118492B1 KR1020140175900A KR20140175900A KR102118492B1 KR 102118492 B1 KR102118492 B1 KR 102118492B1 KR 1020140175900 A KR1020140175900 A KR 1020140175900A KR 20140175900 A KR20140175900 A KR 20140175900A KR 102118492 B1 KR102118492 B1 KR 102118492B1
- Authority
- KR
- South Korea
- Prior art keywords
- ceramic body
- ceramic capacitor
- multilayer ceramic
- protective film
- hydrophobic protective
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Abstract
본 발명은 적층 세라믹 커패시터 및 그의 제조 방법에 관한 것으로, 본 발명에 따르면 세라믹 본체 및 외부 전극을 포함하는 적층 세라믹 커패시터에 있어서, 상기 외부 전극 사이로 노출된 상기 세라믹 본체의 표면에 불소(F)의 함량이 0.2% 내지 0.7%인 소수성 보호막이 형성되는 것을 특징으로 한다.The present invention relates to a multilayer ceramic capacitor and a method for manufacturing the same, and according to the present invention, in a multilayer ceramic capacitor including a ceramic body and an external electrode, the content of fluorine (F) on the surface of the ceramic body exposed between the external electrodes It is characterized in that a hydrophobic protective film of 0.2% to 0.7% is formed.
Description
본 발명은 적층 세라믹 커패시터 및 그의 제조 방법에 관한 것이다.
The present invention relates to a multilayer ceramic capacitor and a method for manufacturing the same.
일반적으로 커패시터, 인덕터, 압전체 소자 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 본체, 상기 세라믹 본체 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 본체 표면에 설치된 외부단자를 구비한다.In general, an electronic component using a ceramic material such as a capacitor, an inductor, or a piezoelectric element includes a ceramic body made of a ceramic material, an internal electrode formed inside the ceramic body, and an external terminal installed on the surface of the ceramic body to be connected to the internal electrode. .
세라믹 전자부품 중 적층 세라믹 커패시터(Multi-Layer Ceramic Capacitor; MLCC)는 복수의 세라믹 유전체 시트, 상기 복수의 세라믹 유전체 시트 사이에 삽입된 내부전극 및 상기 내부전극에 전기적으로 접속된 외부전극을 포함한다.A multilayer ceramic capacitor (MLCC) among ceramic electronic components includes a plurality of ceramic dielectric sheets, an internal electrode interposed between the plurality of ceramic dielectric sheets, and an external electrode electrically connected to the internal electrode.
이러한 MLCC는 크기가 소형이면서도, 높은 정전 용량을 구현할 수 있고, 기판 상에 용이하게 실장될 수 있어 다양한 전자 장치의 용량성 부품으로 널리 사용되고 있다.These MLCCs are small in size, can realize high capacitance, and can be easily mounted on a substrate, and thus are widely used as capacitive parts of various electronic devices.
최근, 기후 환경이 갈수록 가혹해짐에 따라 MLCC는 가혹한 환경(고온, 다습, 고압, 고ESD 등)에서의 신뢰성 즉, 절연 저항(Insulation Resistance; IR) 특성이 요구되고 있다.
Recently, as the climatic environment becomes more and more severe, MLCC requires reliability in harsh environments (high temperature, high humidity, high pressure, high ESD, etc.), that is, insulation resistance (IR) characteristics.
본 발명의 목적은 다습한 환경에서 IR(Insulation Resistance) 특성 저하를 방지하여 칩 신뢰성을 향상시킬 수 있는 적층 세라믹 커패시터를 제공하는 데 있다.An object of the present invention is to provide a multilayer ceramic capacitor capable of improving chip reliability by preventing degradation of IR (Insulation Resistance) characteristics in a humid environment.
또한, 본 발명의 목적은 다습한 환경에서 IR 특성 저하를 방지할 수 있는 적층 세라믹 커패시터의 제조 방법을 제공하는 데 있다.
In addition, an object of the present invention is to provide a method of manufacturing a multilayer ceramic capacitor that can prevent the degradation of IR characteristics in a humid environment.
본 발명에 따른 상기 적층 세라믹 커패시터의 목적은,The purpose of the multilayer ceramic capacitor according to the present invention,
그린공정에서의 제작과정을 거치고, 탈바인더와 소결과정 및 외부전극 형성 과정에 의해 제작된 적층 세라믹 커패시터에 있어서, 다습한 환경에서 적층 세라믹 커패시터 외부 표면의 습기 포집이나 수분 습윤(wetting)에 의해 칩의 IR 특성이 저하되는 것을 방지하기 위한 것이다.In a multilayer ceramic capacitor produced by a process of manufacturing in a green process, by a binder removal, a sintering process, and an external electrode formation process, the chip is formed by moisture collection or moisture wetting on the outer surface of the multilayer ceramic capacitor in a humid environment. It is to prevent the IR characteristics of the deterioration.
이는 소결공정을 거친 적층 세라믹 커패시터의 외부 표면이 다공성(porous) 구조를 형성하고 있기 때문이다.This is because the outer surface of the multilayer ceramic capacitor that has undergone the sintering process forms a porous structure.
상기한 목적을 달성하기 위해, 본 발명은 세라믹 본체의 표면에 불소(fluorine, F)를 함유한 소수성 보호막이 형성된 적층 세라믹 커패시터가 제공됨에 의해서 달성될 수 있다.In order to achieve the above object, the present invention can be achieved by providing a multilayer ceramic capacitor having a hydrophobic protective film containing fluorine (F) on the surface of the ceramic body.
이때, IR 특성 저하 방지 관점에서, 소수성 보호막은 불소(F)의 함량이 0.2% 내지 0.7%인 CF2-, CF3-, CF- 계열의 탄화불소(fluorocarbon)계 화합물로 형성될 수 있다.At this time, from the viewpoint of preventing the degradation of IR characteristics, the hydrophobic protective film may be formed of a fluorocarbon-based compound of CF 2- , CF 3- and CF - having a fluorine (F) content of 0.2% to 0.7%.
또한, 불소(F)의 함량이 0.2% 내지 0.7%인 소수성 보호막은 RF 전원이 150W 내지 160W이고, 반응가스 유량이 200sccm 내지 300sccm인 조건하에서, 플라즈마 처리(plasma treatment)를 5초 내지 30초 동안 실시하는 플라즈마 처리 공정을 수행하여 형성될 수 있다.
In addition, the hydrophobic protective film having a content of fluorine (F) of 0.2% to 0.7% is plasma power treatment for 5 seconds to 30 seconds under the conditions that the RF power is 150W to 160W and the reaction gas flow rate is 200 sccm to 300 sccm. It may be formed by performing a plasma treatment process.
본 발명에 따르면 세라믹 본체의 표면에 불소(F)를 함유한 소수성 보호막이 형성됨으로써, 다습한 환경에서 적층 세라믹 커패시터 외부 표면의 습기 포집이나 수분 습윤이 억제되므로 IR 특성 저하가 방지되어 칩 신뢰성이 향상될 수 있다.
According to the present invention, since a hydrophobic protective film containing fluorine (F) is formed on the surface of the ceramic body, moisture collection or moisture wetting on the outer surface of the multilayer ceramic capacitor is suppressed in a humid environment, thereby preventing degradation of IR characteristics and improving chip reliability. Can be.
도 1은 본 발명의 실시예에 따른 적층 세라믹 커패시터의 사시도이다.
도 2는 도 1의 선 I-I'를 따라 절단한 단면도이다.
도 3은 도 1의 세라믹 본체의 적층에 사용된 세라믹 시트의 부분 분해 사시도이다.
도 4는 본 발명의 실시예에 따른 적층 세라믹 커패시터의 제조 공정을 도시한 순서도이다.
도 5 내지 도 8은 도 4에 따른 적층 세라믹 커패시터의 제조방법이 도시된 공정도로서,
도 5는 세라믹 본체의 양단부에 외부 전극의 코팅층이 형성된 단면도이고,
도 6은 외부 전극의 코팅층 및 노출된 세라믹 본체 상에 소수성 보호막이 형성된 단면도이고,
도 7은 연마된 소수성 보호막의 단면도이고,
도 8은 외부 전극의 코팅층 상에 도금층이 형성된 단면도이다.1 is a perspective view of a multilayer ceramic capacitor according to an embodiment of the present invention.
2 is a cross-sectional view taken along line I-I' of FIG. 1.
3 is a partially exploded perspective view of a ceramic sheet used for laminating the ceramic body of FIG. 1.
4 is a flowchart illustrating a manufacturing process of a multilayer ceramic capacitor according to an embodiment of the present invention.
5 to 8 is a process diagram showing a method of manufacturing a multilayer ceramic capacitor according to Figure 4,
5 is a cross-sectional view of the outer electrode coating layer formed on both ends of the ceramic body,
6 is a cross-sectional view of a hydrophobic protective film formed on the coating layer of the external electrode and the exposed ceramic body,
7 is a cross-sectional view of the polished hydrophobic protective film,
8 is a cross-sectional view of a plating layer formed on a coating layer of an external electrode.
본 명세서에 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바의 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.The terminology used herein is used to describe a specific embodiment and is not intended to limit the present invention. As used herein, singular forms may include plural forms unless the context clearly indicates otherwise. Also, as used herein, “comprise” and/or “comprising” excludes the presence or addition of the mentioned shapes, numbers, steps, actions, elements, elements and/or groups. It is not.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명확해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로서, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
The objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and preferred embodiments that are associated with the accompanying drawings. In addition, it should be noted that, in addition to reference numerals to the components of each drawing in the present specification, the same components have the same numbers as possible even though they are displayed on different drawings. In addition, in the description of the present invention, when it is determined that detailed descriptions of related known technologies may unnecessarily obscure the subject matter of the present invention, detailed descriptions thereof will be omitted. In the present specification, terms such as first and second are used to distinguish one component from other components, and the component is not limited by the terms.
이하, 도 1 및 도 8을 참조하여 본 발명에 따른 적층 세라믹 커패시터 및 그 제조 방법에 관하여 상세히 설명하기로 한다.
Hereinafter, a multilayer ceramic capacitor and a method of manufacturing the same according to the present invention will be described in detail with reference to FIGS. 1 and 8.
도 1은 본 발명의 실시예에 따른 적층 세라믹 커패시터의 사시도이고, 도 2는 도 1의 선 I-I'를 따라 절단한 단면도이며, 도 3은 도 1의 세라믹 본체의 적층에 사용된 세라믹 시트의 부분 분해 사시도이다.1 is a perspective view of a multilayer ceramic capacitor according to an embodiment of the present invention, FIG. 2 is a cross-sectional view taken along line I-I' of FIG. 1, and FIG. 3 is a ceramic sheet used for stacking the ceramic body of FIG. 1 Partial exploded perspective view.
도 1 및 도 2를 참조하면, 본 실시예의 적층 세라믹 커패시터(100)는 세라믹 본체(110)와, 세라믹 본체(110)의 양단부에 형성된 한 쌍의 외부 전극(120)과, 한 쌍의 외부 전극(120) 사이로 노출된 세라믹 본체(110)의 표면에 형성된 소수성(hydrophobic) 보호막(130)을 포함하여 구성된다.
1 and 2, the multilayer
세라믹 본체(110)는 적층 세라믹 커패시터(100)의 바디(body)로서, 그 내부에 복수의 유전체층(112)이 적층되고, 복수의 유전체층(112) 사이에 내부 전극(114)이 삽입되어 형성된다.The
이때, 유전체층(112)은 세라믹으로 이루어진 세라믹 유전체층이며, 판상의 시트(Sheet) 형태로 제작된 세라믹 유전체 시트이다.At this time, the
세라믹 본체(110)는, 예를 들어, 티탄산 바륨과 같은 강유전체 재료로 구성된 세라믹 그린 시트(Ceramic green sheet)가 복수개 적층, 가압된 후 소성 공정을 통해 함체형으로 완성된 것으로, 인접하는 세라믹 시트 사이는 그 경계를 구별할 수 없을 정도로 일체화되어 있다. 이에 따라 도면 상에서도 각각의 세라믹 시트의 구별 없이 일체로 도시하였다.
The
도 2에 도시된 바와 같이, 내부 전극(114)은 복수의 유전체층(112) 사이에 개재되어, 양극과 음극이 교호로 배치될 수 있다.As illustrated in FIG. 2, the
이 경우, 도 3에 도시된, 일단이 외부로 노출되도록 내부 전극(114)이 형성된 제1 세라믹 시트(116)와, 일단과 반대되는 타단이 외부로 노출되도록 내부 전극(114)이 형성된 제2 세라믹 시트(118)를 교대로 적층한 후 소성시켜 도 2의 세라믹 본체(110)가 형성될 수 있다.In this case, the first
즉, 세라믹 본체(110)는 층간 노출단의 방향을 달리하도록 내부 전극(114)이 인쇄된 세라믹 시트가 복수개 적층되어 형성될 수 있다.That is, the
이러한 내부 전극(114)은 전도성 재질, 예를 들어, Ni, Pd, Al, Fe, Cu, Ti, Cr, Au, Ag, Pt 중에서 선택되는 하나 이상의 금속 또는 이들의 합금(alloy)으로 형성될 수 있다.The
내부 전극(114)은 세라믹 시트의 일면 상에 도전성 페이스트(conductive paste), 예컨대 금속 페이스트가 도포된 후 소결 과정을 거쳐 소결된 금속 박막으로 형성될 수 있다.
The
다시, 도 1 및 도 2를 참조하면, 외부 전극(120)은 세라믹 본체(110)의 양단부에 형성된다.Referring to FIGS. 1 and 2 again, the
외부 전극(120)은 세라믹 본체(110)의 외부로 끝단이 노출된 내부 전극(114)과 접속되어 내부 전극(114)과 외부 소자를 전기적으로 연결하는 외부 단자 역할을 할 수 있다.The
한 쌍의 외부 전극(120) 중 어느 하나는 일단이 세라믹 본체(110)의 외부로 노출된 내부 전극(114)과 접속되고, 다른 하나는 타단이 세라믹 본체(110)의 외부로 노출된 내부 전극(114)과 접속된다.One of the pair of
일례로, 세라믹 본체(110)의 일측에 형성된 외부 전극(120)과 연결된 내부 전극(114)은 양극일 수 있고, 세라믹 본체(110)의 타측에 형성된 외부 전극(120)과 연결된 내부 전극(114)은 음극일 수 있다.For example, the
외부 전극(120)은 세라믹 본체(110) 상에 순차 적층된 코팅층(122) 및 도금층(124)으로 구성된다. The
이때, 코팅층(122)은 세라믹 본체(110) 양단부의 표면에 형성되며, 도전성 금속 분말 및 글래스 프릿(glass frit)을 포함하여 형성될 수 있다. At this time, the
도전성 금속 분말은 외부 전극 제조용이라면 특별히 제한되지 않으며, 예를 들어, 구리(Cu)일 수 있다.The conductive metal powder is not particularly limited as long as it is for manufacturing an external electrode, and may be, for example, copper (Cu).
글래스 프릿은 도금층(124) 형성시의 도금액에 대한 내식성 향상을 위하여 첨가되는 것이 바람직하나, 생략 가능하다. Glass frit is preferably added to improve the corrosion resistance of the plating solution when forming the
코팅층(122)은 글래스 프릿과 도전성 금속 분말이 유기 비히클(vehicle)에 분산되어 페이스트로 제조된 후 이 페이스트가 세라믹 본체(110)의 양단부에 도포된 다음 소성 과정을 거쳐 소결된 금속 박막으로 형성될 수 있다.The
이때, 유기 비히클은 페이스트 조성물에 액상 특성을 부여하는 유기 바인더(binder)일 수 있으며, 유기용매를 더 포함할 수 있다.In this case, the organic vehicle may be an organic binder that imparts liquid properties to the paste composition, and may further include an organic solvent.
외부 전극(120)을 구성하는 층들 중, 도금층(124)은 코팅층(122) 상에 도금(plating) 공정에 의해 형성된다.Among the layers constituting the
이러한 도금층(124)은 적층 세라믹 커패시터(100)가 회로기판 상에 실장될 때 납땜성을 향상시킬 목적으로 형성되는 층으로서, 외부 전극(120)의 최외각에 구성된다.The
도금층(124)은 납땜성 향상 관점에서, 납땜성이 우수한 금속, 예컨대 주석(Sn), 니켈(Ni), 구리(Cu) 등을 이용하여 단일층 또는 다층으로 형성될 수 있다. 도 2에서는 단층으로 구성된 도금층(124)을 도시하였다.
The
본 실시예의 소수성 보호막(130)은 다습한 환경에서 칩형 적층 세라믹 커패시터(100)의 세라믹 본체(110) 표면에서의 습기 포집이나 수분 습윤(wetting)을 방지할 목적으로 형성된다.The hydrophobic
이를 위해, 소수성 보호막(130)은 한 쌍의 외부 전극(120) 사이로 노출된 세라믹 본체(110)의 표면, 즉 유전체층(112)의 표면에 형성된다.To this end, the hydrophobic
이러한 소수성 보호막(130)은 수분과의 친화력이 적은 소수성기(hydrophobic group)를 포함하여 형성되어, 친수성(hydrophilic)인 유전체층(112)의 표면을 소수성(hydrophobic)으로 표면 개질시키는 표면 개질 코팅층이다.The
예컨대, 소수성 보호막(130)은 탄소(C) 원자에 적어도 하나의 불소기(F-)가 도입된 CF2-, CF3-, CF- 계열의 탄화불소(fluorocarbon)계 화합물로 형성될 수 있으며, 이들 중 어느 하나가 선택될 수 있다.For example, the hydrophobic
이는 불소(F) 원자가 소수성이 높은 물질이고, 불소 원자가 탄소 원자와 결합하면 화학적으로 대단히 안정한 특성을 가지므로, 소수성과 동시에 내화학성의 확보가 가능하기 때문이다.This is because the fluorine (F) atom is a material having high hydrophobicity, and when the fluorine atom is combined with a carbon atom, it has a very chemically stable property, and thus it is possible to secure both hydrophobicity and chemical resistance.
실질적으로, 소수성 보호막(130)은 유전체층(112)의 표면과 탄소 원자가 결합되고, 탄소 원자에 결합된 불소 원자는 외부로 노출되는 구조를 가져, 불소 원자에 의해 소수성을 띠게 된다.Substantially, the hydrophobic
이렇듯, 한 쌍의 외부 전극(120) 사이의 노출된 유전체층(112) 표면에 소수성기를 갖는 소수성 보호막(130)이 개재되면, 수분과의 친화성이 낮은 불소 원자에 의해 유전체층(112) 표면이 소수성으로 개질되어, 유전체층(112)의 노출면에서의 습기 포집이나 수분 습윤이 억제될 수 있다.As such, when the hydrophobic
본 실시예의 소수성 보호막(130)은 습기 포집이나 수분 습윤 방지 관점에서, 막 내에 0.2%~0.7%의 불소(F)가 함유됨이 바람직하다.The hydrophobic
이때, 불소(F)의 함량이 0.2% 미만이면, 습기 포집이나 수분 습윤 방지 효과가 불충분할 수 있고, 반면에 0.7%를 초과하면 더 이상의 효과 향상 없이 재료비 상승만을 초래할 수 있다.At this time, if the content of fluorine (F) is less than 0.2%, the effect of preventing moisture collection or moisture wetting may be insufficient, whereas if it exceeds 0.7%, it may lead to an increase in material cost without further effect improvement.
소수성 보호막(130)은 아래의 적층 세라믹 커패시터의 제조방법에서 더 구체적으로 설명되겠지만, 플라즈마 처리(plasma treatment)에 의해 외부 전극(120)의 코팅층(122) 및 세라믹 본체(110)의 노출면 상에 일정 두께의 소수성 보호막(130)이 형성된 후, 코팅층(122)에 대응되는 소수성 보호막(130)이 연마(grinding)되어 형성된다.The hydrophobic
이와 같이 구성된 적층 세라믹 커패시터(100)는 외부 전극(120) 사이의 노출된 유전체층(112) 표면에 불소(F)를 함유한 소수성 보호막(130)이 형성됨으로써, 적층 세라믹 커패시터(100)의 외부 표면에서의 습기 포집이나 수분 습윤이 억제될 수 있다. 이에 따라, 다습한 환경에서 적층 세라믹 커패시터(100)의 IR 특성 저하가 방지되어 칩 신뢰성이 향상될 수 있다.
The multilayer
이와 같이 구성된 본 실시예의 적층 세라믹 커패시터에 대한 제조방법을 살펴보면 다음과 같다.Looking at the manufacturing method for the multilayer ceramic capacitor of the present embodiment configured as described above is as follows.
본 실시예의 적층 세라믹 커패시터의 제조방법은 도 1에 도시된 실시예를 설명하며, 유전체층(112), 내부 전극(114), 외부 전극(120) 및 소수성 보호막(130) 등의 재료는 전술한 바와 동일하므로 중복된 설명은 생략하기로 한다.The method of manufacturing the multilayer ceramic capacitor of this embodiment describes the embodiment illustrated in FIG. 1, and materials such as the
도 4는 본 발명의 실시예에 따른 적층 세라믹 커패시터의 제조 공정을 도시한 순서도이고, 도 5 내지 도 8은 도 4에 따른 적층 세라믹 커패시터의 제조방법이 도시된 공정도로서, 도 5는 세라믹 본체의 양단부에 외부 전극의 코팅층이 형성된 단면도이고, 도 6은 외부 전극의 코팅층 및 노출된 세라믹 본체 상에 소수성 보호막이 형성된 단면도이고, 도 7은 연마된 소수성 보호막의 단면도이고, 도 8은 외부 전극의 코팅층 상에 도금층이 형성된 단면도이다.4 is a flow chart showing a manufacturing process of a multilayer ceramic capacitor according to an embodiment of the present invention, FIGS. 5 to 8 are process diagrams showing a manufacturing method of the multilayer ceramic capacitor according to FIG. 4, FIG. A cross-section of a coating layer of an external electrode is formed at both ends, FIG. 6 is a cross-sectional view of a hydrophobic protective film formed on a coating layer of an external electrode and an exposed ceramic body, FIG. 7 is a cross-sectional view of a polished hydrophobic protective film, and FIG. 8 is a coating layer of an external electrode It is a sectional view in which a plating layer is formed.
도 4 및 도 5에 도시된 바와 같이, 본 실시예의 적층 세라믹 커패시터의 제조방법은 먼저, 양단부에 외부 전극용 코팅층(122)이 형성된 세라믹 본체(110)를 준비한다.4 and 5, in the manufacturing method of the multilayer ceramic capacitor of this embodiment, first, a
세라믹 본체(110)는 유전체층(112)을 구성하기 위한 복수의 세라믹 그린 시트를 준비한 후, 각각의 세라믹 그린 시트 상에 층간 노출단의 방향을 달리하도록 내부 전극(114)을 인쇄한 다음, 내부 전극(114)이 인쇄된 세라믹 그린 시트를 복수개 적층, 가압 및 대략 1000℃~1300℃의 온도에서 소성하여 소결된 세라믹 시트와 소결된 금속 박막의 내부 전극(114)으로 형성할 수 있다.The
이때, 복수의 세라믹 그린 시트는 세라믹 분말, 바인더 및 용제를 혼합하여 슬러리를 제조하고, 이 슬러리를 닥터 블레이드법 등으로 캐리어 필름 상에 도포 후 건조하여 수 ㎜의 두께를 갖는 시트 형태로 제작할 수 있다.At this time, the plurality of ceramic green sheets may be prepared in a sheet form having a thickness of several mm by preparing a slurry by mixing ceramic powder, a binder, and a solvent, and applying the slurry on a carrier film using a doctor blade method or the like and drying the slurry. .
내부 전극(114)은 금속 분말, 바인더 및 용제를 혼합하여 금속 페이스트를 제조하고, 이 금속 페이스트를 닥터 블레이드법 등으로 세라믹 그린 시트의 일면 상에 도포 후 소성하여 형성할 수 있다.The
외부 전극용 코팅층(122)은 금속 분말, 바인더 및 용제를 혼합하여 금속 페이스트를 제조하고, 이 금속 페이스트를 닥터 블레이드법 등으로 세라믹 본체(110)의 양단부에 도포 후 대략 700℃~900℃의 온도에서 소성하여 소결된 금속 박막으로 형성할 수 있다.The
다음, 도 4 및 도 6에 도시된 바와 같이, 외부 전극(120)의 코팅층(122) 및 세라믹 본체(110)의 노출면 상에 탄화불소계 화합물로 이루어지는 소수성 보호막(130)을 형성한다.Next, as shown in FIGS. 4 and 6, a hydrophobic
소수성 보호막(130)은 공지된 플라즈마 처리 공정(plasma treatment process)을 통해 형성할 수 있으며, 유전체층(112)의 표면을 소수성으로 처리하기 위하여 사용되는 반응가스는 CF3, CF4, C2F6, C3F6, C4F8 및 이들의 혼합물 중에서 선택되는 어느 하나의 탄화불소 가스가 이용될 수 있다.The hydrophobic
탄화불소 가스를 반응가스로 이용한 플라즈마 처리 공정에 의해 외부 전극(120)의 코팅층(122) 및 세라믹 본체(110)의 노출면 상에 일정 두께의 소수성을 갖는 CF2-, CF3-, CF- 계열의 탄화불소계 화합물로 이루어지는 소수성 보호막(130)이 형성되면서, 친수성 특성을 보이던 유전체층(112)의 표면은 소수성으로 개질된다.CF 2 , CF 3 , CF - having a certain thickness of hydrophobicity on the exposed surface of the
상기 플라즈마 처리 공정은 소수성 보호막(130)의 불소(F) 함량이 0.2%~0.7%가 될 수 있도록, RF(Radio Frequency) 전원, 플라즈마 처리 시간, 반응가스 유량 등의 공정변수를 제어하는 것이 바람직하다.In the plasma treatment process, it is preferable to control process parameters such as radio frequency (RF) power, plasma treatment time, and reaction gas flow rate so that the fluorine (F) content of the hydrophobic
예컨대, 150W 내지 160W 범위의 RF 전원과 200sccm 내지 300sccm 범위의 반응가스 유량이 사용될 때, 플라즈마 처리 시간은 최소 5초 이상, 바람직하게는 5초 내지 30초가 될 수 있다. 이때, 플라즈마 처리 시간이 5초 미만이면, 막의 두께가 너무 얇아 칩의 IR 저하가 발생될 수 있고, 30초를 초과하면 칩의 IR 저하는 개선되지만 불필요한 작업시간이 증가될 수 있다.For example, when an RF power source in the range of 150W to 160W and a reaction gas flow rate in the range of 200sccm to 300sccm are used, the plasma treatment time may be at least 5 seconds or more, preferably 5 seconds to 30 seconds. At this time, if the plasma treatment time is less than 5 seconds, the thickness of the film is too thin to cause IR degradation of the chip, and if it exceeds 30 seconds, the IR degradation of the chip is improved, but unnecessary working time may be increased.
다음, 도 4 및 도 7에 도시된 바와 같이, 코팅층(122)에 대응되는 소수성 보호막(130)을 제거한다.Next, as shown in FIGS. 4 and 7, the hydrophobic
이는 코팅층(122)이 소수성 보호막(130)으로 덮여 있으면 코팅층(122) 상에 납땜성 향상을 위한 도금층의 형성이 어렵기 때문이다.This is because when the
코팅층(122)에 대응되는 소수성 보호막(130)의 제거 공정은 불필요한 막을 갈아 없애는 연마(grinding)를 통해 실시할 수 있다.The process of removing the hydrophobic
이러한 연마에 의해 코팅층(122)의 표면이 노출되고, 소수성 보호막(130)은 유전체층(112)의 노출면에만 잔류된다.The surface of the
다음, 도 4 및 도 8에 도시된 바와 같이, 코팅층(122) 상에 도금층(124)을 형성한다.Next, as illustrated in FIGS. 4 and 8, a
도금층(124)은 도금액에 코팅층(122) 및 소수성 보호막(130)이 형성된 세라믹 본체(110)를 디핑(Dipping)하여 코팅층(122) 표면에 선택적으로 주석(Sn), 니켈(Ni), 구리(Cu) 등을 도금한 후, 대략 700℃ 내지 900℃의 온도에서 소성하여 소결된 금속 도금막으로 형성할 수 있다.The
이로써, 세라믹 본체(110)의 양단부에 코팅층(122)과 도금층(124)으로 구성된 한 쌍의 외부 전극(120)과, 한 쌍의 외부 전극(120) 사이로 노출된 유전체층(112)의 표면에 형성된 소수성 보호막(130)으로 구성된 적층 세라믹 커패시터(100)가 완성된다.
Thus, a pair of
실시예Example
이하, 본 발명의 바람직한 실시 예를 통해 본 발명의 구성 및 작용을 더욱 상세히 설명하기로 한다. 다만, 이는 본 발명의 바람직한 예시로 제시된 것이며 어떠한 의미로도 이에 의해 본 발명이 제한되는 것으로 해석될 수는 없다.Hereinafter, the configuration and operation of the present invention through a preferred embodiment of the present invention will be described in more detail. However, this is provided as a preferred example of the present invention and cannot be interpreted as limiting the present invention by any means.
여기에 기재되지 않은 내용은 이 기술 분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 그 설명을 생략하기로 한다.
The contents not described here will be sufficiently technically inferred by those skilled in the art, and thus the description thereof will be omitted.
1. One. 시편의 제조Preparation of specimen
실시예 1~8Examples 1 to 8
표 1에 기재된 조건으로 플라즈마 처리를 실시한 후 연마하여 한 쌍의 외부 전극 사이로 노출된 세라믹 본체의 유전체층 표면에 두께 1~2㎛ 수준의 CF2층이 코팅된 적층 세라믹 커패시터를 제작하였다.After performing plasma treatment under the conditions described in Table 1, polishing was performed to prepare a multilayer ceramic capacitor coated with a CF 2 layer having a thickness of 1 to 2 μm on the surface of the dielectric layer of the ceramic body exposed between the pair of external electrodes.
이때, 플라즈마 처리시, 150W RF 전원과 200sccm 유량의 C3F6 가스를 이용하였다.
At this time, a 150W RF power supply and a C 3 F 6 gas having a flow rate of 200 sccm were used for plasma treatment.
비교예 1Comparative Example 1
세라믹 본체 표면에 플라즈마 처리에 의한 CF2층이 형성되지 않은 통상의 적층 세라믹 커패시터를 이용하였다.
A conventional multilayer ceramic capacitor without a CF 2 layer formed by plasma treatment on a ceramic body surface was used.
비교예 2Comparative Example 2
플라즈마 처리 시간을 3초로 한 것을 제외하고, 나머지는 실시예 1~8과 동일하게 수행하였다.
The rest was performed in the same manner as in Examples 1 to 8, except that the plasma treatment time was 3 seconds.
상기 실시예1~8 및 비교예1~2의 적층 세라믹 커패시터로는 1608size (1.6mm × 0.8mm × 0.8mm), 2pF, 50V 제품(기종명: 10C221JB8GNN)을 사용하였다.
As the multilayer ceramic capacitors of Examples 1 to 8 and Comparative Examples 1 and 2, 1608size (1.6mm × 0.8mm × 0.8mm), 2pF, and 50V products (model name: 10C221JB8GNN) were used.
2. 물성 평가2. Property evaluation
실시예1~8 및 비교예1~2에 따라 제조된 각 시편 10개의 IR 평가 결과를 표 1에 나타내고, ESD 분석으로 실시예1~8 및 비교예1~2에 따라 제조된 각 시편 10개 중 선택된 어느 하나의 CF2층의 불소 함량을 측정하여 그 결과를 표 2에 나타내었다. 이때, IR 평가는 온도 32℃와 습도 80% 조건에서 측정하였다.Table 1 shows IR evaluation results of 10 specimens prepared according to Examples 1 to 8 and Comparative Examples 1 to 2, and 10 specimens prepared according to Examples 1 to 8 and Comparative Examples 1 to 2 by ESD analysis. The fluorine content of any one of the CF 2 layers selected was measured and the results are shown in Table 2. At this time, the IR evaluation was measured at a temperature of 32°C and a humidity of 80%.
표 1 및 표 2를 참조하면, 실시예 1~8에 따라 제조된 시편은 모두 CF2층 내 불소(F)의 함량이 목표치인 0.2%~0.7% 범위를 만족하였고, 다습한 환경에서 IR값의 저하 방지 효과를 확인할 수 있었다.Referring to Table 1 and Table 2, all the specimens prepared according to Examples 1 to 8 satisfy the target range of 0.2% to 0.7%, the content of fluorine (F) in the CF 2 layer, and the IR value in a humid environment. It was confirmed that the effect of preventing the degradation.
이에 반해, 플라즈마 처리 시간이 상대적으로 적은 비교예 2에 따라 제조된 시편은 CF2층 내 불소(F)의 함량이 0.1%로 목표치인 0.2%~0.7% 범위에 비해 월등히 낮았고, 다습한 환경에서 IR 저하가 현저히 발생함을 확인할 수 있었다.On the other hand, the specimen prepared according to Comparative Example 2, which has a relatively low plasma treatment time, has a content of fluorine (F) in the CF 2 layer of 0.1%, significantly lower than the target range of 0.2% to 0.7%, and in a humid environment. It was confirmed that IR deterioration occurred remarkably.
또한, 플라즈마 미처리에 의해 노출된 유전체층의 표면에 CF2층이 형성되지 않은 비교예 1 역시 다습한 환경에서 IR 저하가 현저히 발생함을 확인할 수 있었다. In addition, Comparative Example 1, in which the CF 2 layer was not formed on the surface of the dielectric layer exposed by the plasma untreatment, was also confirmed to have a significant reduction in IR in a humid environment.
결과적으로, 적층 세라믹 커패시터의 외부 전극 사이로 노출된 유전체층의 표면에 막 내 불소(F)의 함량이 0.2%~0.7%인 소수성 코팅층을 개재하면, 다습한 환경에서 IR 저하를 방지하여 칩의 신뢰성을 향상시킬 수 있다.
As a result, when a hydrophobic coating layer having a fluorine (F) content of 0.2% to 0.7% is interposed on the surface of the dielectric layer exposed between the external electrodes of the multilayer ceramic capacitor, the reliability of the chip is prevented by preventing IR deterioration in a humid environment. Can be improved.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
The preferred embodiments of the present invention described above are disclosed for the purpose of illustration, and various substitutions, modifications and changes within the scope of the technical spirit of the present invention to those skilled in the art to which the present invention pertains This will be possible, but such substitution, modification, etc. should be regarded as belonging to the following claims.
100 : 적층 세라믹 커패시터 110 : 세라믹 본체
112 : 유전체층 114 : 내부 전극
120 : 외부 전극 122 : 코팅층
124 : 도금층 130 : 소수성 보호막100: multilayer ceramic capacitor 110: ceramic body
112: dielectric layer 114: internal electrode
120: external electrode 122: coating layer
124: plating layer 130: hydrophobic protective film
Claims (7)
상기 외부 전극 사이로 노출된 상기 세라믹 본체의 표면에 불소(F)의 함량이 0.2% 내지 0.7%인 소수성 보호막이 형성되며,
상기 소수성 보호막은 상기 세라믹 본체의 노출면에 배치되고, CF2 -, CF3 - 및 CF- 계열의 화합물 중 선택된 어느 하나의 탄화불소(fluorocarbon)계 화합물로 형성되는 적층 세라믹 커패시터.
In the multilayer ceramic capacitor comprising a ceramic body and an external electrode,
A hydrophobic protective film having a content of fluorine (F) of 0.2% to 0.7% is formed on the surface of the ceramic body exposed between the external electrodes,
The hydrophobic protective layer is disposed on the exposed surface of the ceramic body, CF 2 -, CF 3 - and CF - The multilayer ceramic capacitor is formed of any one fluorocarbon (fluorocarbon) compounds selected among the compounds of the series.
상기 소수성 보호막은
상기 세라믹 본체의 표면을 소수성으로 표면 개질시키는 적층 세라믹 커패시터.
According to claim 1,
The hydrophobic protective film
A multilayer ceramic capacitor that hydrophobically modifies the surface of the ceramic body.
상기 세라믹 본체는
내부 전극 및 유전체층이 교호로 적층되어 형성되는 적층 세라믹 커패시터.
According to claim 1,
The ceramic body
A multilayer ceramic capacitor formed by alternately stacking internal electrodes and dielectric layers.
상기 외부 전극은
상기 세라믹 본체의 양단부 표면에 형성된 코팅층과, 상기 코팅층 상에 형성된 도금층으로 구성되는 적층 세라믹 커패시터.
According to claim 1,
The external electrode
A multilayer ceramic capacitor comprising a coating layer formed on the surface of both ends of the ceramic body and a plating layer formed on the coating layer.
상기 소수성 보호막은 CF2 -, CF3 - 및 CF- 계열의 화합물 중 선택된 어느 하나의 탄화불소(fluorocarbon)계 화합물로 형성되며, RF 전원이 150W 내지 160W이고, 반응가스 유량이 200sccm 내지 300sccm인 조건하에서, 플라즈마 처리를 5초 내지 30초 동안 실시하는 플라즈마 처리 공정을 수행하여 형성되고,
상기 플라즈마 처리 공정 후 상기 외부 전극에 대응되는 소수성 보호막을 제거하는 공정을 포함하는 적층 세라믹 커패시터의 제조 방법.A method of manufacturing a multilayer ceramic capacitor in which a hydrophobic protective film having an amount of fluorine (F) of 0.2% to 0.7% is formed on a surface of a ceramic body exposed between external electrodes,
The hydrophobic protective layer is CF 2 -, CF 3 - and CF - is formed by the fluorocarbon (fluorocarbon) compounds any of the selected ones of the compound series, and the RF power 150W to 160W, the conditions the reaction gas flow rate was 200sccm to 300sccm Under, it is formed by performing a plasma treatment process for performing plasma treatment for 5 seconds to 30 seconds,
And removing the hydrophobic protective film corresponding to the external electrode after the plasma treatment process.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140175900A KR102118492B1 (en) | 2014-12-09 | 2014-12-09 | Multi-layer ceramic capacitor and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140175900A KR102118492B1 (en) | 2014-12-09 | 2014-12-09 | Multi-layer ceramic capacitor and method for manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160069816A KR20160069816A (en) | 2016-06-17 |
KR102118492B1 true KR102118492B1 (en) | 2020-06-03 |
Family
ID=56343869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140175900A KR102118492B1 (en) | 2014-12-09 | 2014-12-09 | Multi-layer ceramic capacitor and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102118492B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102127805B1 (en) | 2018-10-29 | 2020-06-29 | 삼성전기주식회사 | Method of manufacturing multi-layer ceramic capacitor and multi-layer ceramic capacitor |
KR20220087860A (en) * | 2020-12-18 | 2022-06-27 | 삼성전기주식회사 | Mutilayer electronic component and method for manufacturing the same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004111496A (en) * | 2002-09-17 | 2004-04-08 | Murata Mfg Co Ltd | Ceramic electronic part and its manufacturing method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100664979B1 (en) | 2003-11-20 | 2007-01-09 | 삼성전기주식회사 | Glass frit and procee for the same, paste composition for external electrode and multilayer ceramic chip capacitor using the same |
KR20060098557A (en) * | 2005-03-03 | 2006-09-19 | 삼성전기주식회사 | Chip components having insulation layer and method for manufacturing thereof |
KR20120083725A (en) * | 2011-01-18 | 2012-07-26 | 삼성전기주식회사 | Manufacturing method of ceramic electronic components |
-
2014
- 2014-12-09 KR KR1020140175900A patent/KR102118492B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004111496A (en) * | 2002-09-17 | 2004-04-08 | Murata Mfg Co Ltd | Ceramic electronic part and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
KR20160069816A (en) | 2016-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101794753B1 (en) | Multilayer ceramic capacitor | |
US10734159B2 (en) | Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor | |
KR102139753B1 (en) | Ceramic electronic component and method of manufacturing the same | |
KR20160084614A (en) | Multi-layered ceramic capacitor and board having the same mounted thereon | |
JP2023038331A (en) | Multilayer ceramic capacitor | |
JP2018073900A (en) | Multilayer ceramic capacitor | |
JP7188843B2 (en) | capacitor parts | |
KR20130111000A (en) | Laminated ceramic electronic parts and fabricating method thereof | |
JP2015195295A (en) | Multilayer ceramic electronic component | |
JP2021044533A (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
KR101719838B1 (en) | CONDUCTIVE RESIN COMPOSITION and MULTILAYER CERAMIC COMPONENTS HAVING THE SAME | |
JP2021007124A (en) | Method of manufacturing multilayer ceramic capacitor, and multilayer ceramic capacitor | |
US9466424B2 (en) | Paste for external electrode, multilayer ceramic electronic component, and method of manufacturing the same | |
JP5780856B2 (en) | Multilayer ceramic capacitor | |
US20130155573A1 (en) | Electronic component and manufacturing method thereof | |
KR101422920B1 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
JP2015043448A (en) | Multilayer ceramic capacitor | |
KR102118492B1 (en) | Multi-layer ceramic capacitor and method for manufacturing the same | |
CN111755247B (en) | Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor | |
JP2014207254A (en) | Ceramic electronic part | |
KR102527062B1 (en) | Ceramic electronic device and manufacturing method of ceramic electronic device | |
JP7166847B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
WO2012173018A1 (en) | Multilayer ceramic electronic part and method of manufacturing multilayer ceramic electronic part | |
JP7215410B2 (en) | Multilayer ceramic capacitor and method for manufacturing the same | |
JP2015043424A (en) | Multilayer ceramic capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |