KR102117454B1 - Flat display device having oxide thin film transistor and method for fabricating thereof - Google Patents
Flat display device having oxide thin film transistor and method for fabricating thereof Download PDFInfo
- Publication number
- KR102117454B1 KR102117454B1 KR1020130140311A KR20130140311A KR102117454B1 KR 102117454 B1 KR102117454 B1 KR 102117454B1 KR 1020130140311 A KR1020130140311 A KR 1020130140311A KR 20130140311 A KR20130140311 A KR 20130140311A KR 102117454 B1 KR102117454 B1 KR 102117454B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- electrode
- layer
- insulating film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000010410 layer Substances 0.000 claims abstract description 130
- 239000010408 film Substances 0.000 claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000011651 chromium Substances 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 239000004973 liquid crystal related substance Substances 0.000 claims description 5
- 239000011787 zinc oxide Substances 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims 2
- 239000004020 conductor Substances 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910007541 Zn O Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- GEQBRULPNIVQPP-UHFFFAOYSA-N 2-[3,5-bis(1-phenylbenzimidazol-2-yl)phenyl]-1-phenylbenzimidazole Chemical compound C1=CC=CC=C1N1C2=CC=CC=C2N=C1C1=CC(C=2N(C3=CC=CC=C3N=2)C=2C=CC=CC=2)=CC(C=2N(C3=CC=CC=C3N=2)C=2C=CC=CC=2)=C1 GEQBRULPNIVQPP-UHFFFAOYSA-N 0.000 description 1
- WMAXWOOEPJQXEB-UHFFFAOYSA-N 2-phenyl-5-(4-phenylphenyl)-1,3,4-oxadiazole Chemical compound C1=CC=CC=C1C1=NN=C(C=2C=CC(=CC=2)C=2C=CC=CC=2)O1 WMAXWOOEPJQXEB-UHFFFAOYSA-N 0.000 description 1
- ZVFQEOPUXVPSLB-UHFFFAOYSA-N 3-(4-tert-butylphenyl)-4-phenyl-5-(4-phenylphenyl)-1,2,4-triazole Chemical compound C1=CC(C(C)(C)C)=CC=C1C(N1C=2C=CC=CC=2)=NN=C1C1=CC=C(C=2C=CC=CC=2)C=C1 ZVFQEOPUXVPSLB-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical class C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- HRQXKKFGTIWTCA-UHFFFAOYSA-L beryllium;2-pyridin-2-ylphenolate Chemical compound [Be+2].[O-]C1=CC=CC=C1C1=CC=CC=N1.[O-]C1=CC=CC=C1C1=CC=CC=N1 HRQXKKFGTIWTCA-UHFFFAOYSA-L 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- UFVXQDWNSAGPHN-UHFFFAOYSA-K bis[(2-methylquinolin-8-yl)oxy]-(4-phenylphenoxy)alumane Chemical compound [Al+3].C1=CC=C([O-])C2=NC(C)=CC=C21.C1=CC=C([O-])C2=NC(C)=CC=C21.C1=CC([O-])=CC=C1C1=CC=CC=C1 UFVXQDWNSAGPHN-UHFFFAOYSA-K 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Ceramic Engineering (AREA)
- Mathematical Physics (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 산화물 박막 트랜지스터를 구비한 평판 표시 장치 및 그 제조방법을 개시한다. 개시된 본 발명의 산화물 박막 트랜지스터를 구비한 평판 표시 장치 제조방법은, 화소 영역과 박막 트랜지스터 영역으로 구분되는 기판을 제공하는 단계; 상기 기판 상에 액티브층 및 제1 절연막을 순차적으로 형성한 후, 마스크 공정을 진행하여 상기 기판의 박막 트랜지스터 영역에 채널층과 제1 절연막 패턴을 형성하는 단계; 상기 채널층과 제1 절연막 패턴이 형성된 기판 상에 제2 절연막 및 게이트 금속막을 순차적으로 형성한 다음, 마스크 공정을 진행하여 상기 채널층 상에 제1 게이트 절연막, 제2 게이트 절연막 및 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 기판 상에 층간절연막을 형성하고, 마스크 공정에 의해 상기 채널층의 일부를 노출하는 콘택홀들을 형성하는 단계; 상기 콘택홀들이 형성된 층간절연막 상에 금속막을 형성한 다음, 마스크 공정에 따라 소스 전극 및 드레인 전극을 형성하는 단계; 및 상기 소스 전극 및 드레인 전극이 형성된 기판 상의 화소 영역에 화소 전극을 형성하는 단계를 포함한다.The present invention discloses a flat panel display device having an oxide thin film transistor and a method of manufacturing the same. The disclosed method of manufacturing a flat panel display device having an oxide thin film transistor of the present invention includes providing a substrate divided into a pixel region and a thin film transistor region; Sequentially forming an active layer and a first insulating film on the substrate, and then performing a mask process to form a channel layer and a first insulating film pattern in a thin film transistor region of the substrate; A second insulating film and a gate metal film are sequentially formed on the substrate on which the channel layer and the first insulating film pattern are formed, and then a mask process is performed to form a first gate insulating film, a second gate insulating film, and a gate electrode on the channel layer. To do; Forming an interlayer insulating film on the substrate on which the gate electrode is formed, and forming contact holes exposing a portion of the channel layer by a mask process; Forming a metal film on the interlayer insulating film on which the contact holes are formed, and then forming a source electrode and a drain electrode according to a mask process; And forming a pixel electrode in a pixel region on the substrate on which the source electrode and the drain electrode are formed.
Description
본 발명은 평판표시장치에 관한 것으로, 보다 구체적으로는 박막 트랜지스터의 채널층과 절연막의 층간 계면 특성을 개선한 산화물 박막 트랜지스터를 구비한 평판 표시 장치 및 그 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display device, and more particularly, to a flat panel display device having an oxide thin film transistor having improved interfacial properties between a channel layer of a thin film transistor and an insulating film, and a manufacturing method thereof.
최근, 휴대폰(Mobile Phone), 개인용 휴대 정보 단말기(Personal Digital Assistant), 노트북 컴퓨터와 같은 휴대용 전자기기가 발전함에 따라 경박단소용의 표시장치뿐만 아니라, 고 화질의 대형 표시장치에 대한 요구가 증가함에 따라 평판표시장치(Flat Panel Display Device)가 널리 연구되고 있다. 평판 표시장치로는 액정표시장치(Liquid Crystal Display: LCD), 전계 방출 표시장치(Field Emission Display: FED), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 및 전계발광장치 (Electroluminescence Device: EL) 등이 있다. 양산화 기술, 구동수단의 용이성, 고화질의 구현, 저전력의 구동 수단이라는 이유로 하여 박막 트랜지스터가 매트릭스 배열로 배치된 기판을 이용한 액정표시장치 혹은 유기전계발광표시장치 등이 각광을 받고 있다.In recent years, as portable electronic devices such as mobile phones, personal digital assistants, and notebook computers have developed, demands for large-sized display devices with high image quality as well as display devices for light and small size have increased. Accordingly, flat panel display devices have been widely studied. Flat panel displays include liquid crystal displays (LCDs), field emission displays (FEDs), plasma display panels (PDPs), and electroluminescence devices (ELs). have. For reasons of mass production technology, ease of driving means, realization of high image quality, and low-power driving means, liquid crystal display devices or organic electroluminescence display devices using substrates in which thin film transistors are arranged in a matrix arrangement are attracting attention.
이와 같은 능동 매트릭스(Active Matric) 방식의 박막 트랜지스터 기판은 비정질실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor: a-Si TFT)를 스위칭 소자로 사용하여 화소를 구동하는 방식이다.The active matrix thin film transistor substrate is a method of driving a pixel using an amorphous silicon thin film transistor (a-Si TFT) as a switching element.
비정질 실리콘은 제조비용이 저렴하고 저온에서 제작할 수 있다는 점 때문에, 평판 표시장치용 박막 트랜지스터 기판의 스위칭 소자로 사용하고 있다.Amorphous silicon is used as a switching element of a thin film transistor substrate for a flat panel display device because of its low manufacturing cost and low temperature.
그러나 비정질실리콘은 이동도(mobility)가 매우 작고 정전특성이 나쁘기 때문에, 대면적 고화질의 표시소자를 제작하는 경우 화질이 저하되는 문제가 있다.However, since amorphous silicon has very small mobility and poor electrostatic characteristics, there is a problem in that image quality is deteriorated when a large area high-definition display device is manufactured.
이러한 문제를 해결하기 위해 다결정실리콘으로 박막 트랜지스터를 제작하는 방법이 제안되고 있다. 그러나 다결정실리콘으로 이루어진 박막 트랜지스터는 제조비용이 고가이고 대면적으로 형성할 경우 특성을 균일하게 하는 것이 어려우며, 고온에서 공정이 이루어진다는 문제점이 있다. 더욱이, 비정질실리콘과 마찬가지로 다결정실리콘은 정전특성이 좋지 않은 단점도 있다.In order to solve this problem, a method of manufacturing a thin film transistor using polycrystalline silicon has been proposed. However, a thin film transistor made of polysilicon is expensive to manufacture and, when formed in a large area, it is difficult to uniform characteristics, and there is a problem that the process is performed at a high temperature. Moreover, polycrystalline silicon, like amorphous silicon, has a disadvantage in that it has poor electrostatic properties.
이러한 문제를 해결하기 위해, 최근 산화물 반도체를 이용한 산화물 박막 트랜지스터가 제안되고 있다. 산화물 박막 트랜지스터는 제조공정이 저온에서 이루어질 뿐만 아니라 비정질실리콘이나 다결정실리콘에 비해 정전 특성이 우수하기 때문에 평판 표시장치용 박막 트랜지스터 기판에 적용할 경우 저렴한 가격으로 균일한 특성의 스위칭 소자를 형성할 수 있다는 장점이 있다.In order to solve this problem, an oxide thin film transistor using an oxide semiconductor has recently been proposed. Oxide thin film transistors are not only made at low temperatures, but also have excellent electrostatic properties compared to amorphous silicon or polycrystalline silicon. There are advantages.
산화물 반도체로서 널리 사용되고 있는 물질로는 아몰퍼스-산화인듐갈륨아연 (a-InGaZnO4: a-IGZO)이 있다. a-IGZO는 기존의 a-Si의 장비로 우수한 특성을 확보할 수 있어, 추가 장비 투자가 발생하지 않는다.A material widely used as an oxide semiconductor is amorphous-indium gallium zinc oxide (a-InGaZnO4: a-IGZO). a-IGZO can secure excellent characteristics with existing a-Si equipment, so no additional equipment investment is generated.
하지만, 종래 방식에 따라 탑 게이트 구조의 박막 트랜지스터를 형성할 경우, 박막 트랜지스터의 채널층이 포토레지스트 코팅 공정 및 스트립(Strip) 공정시채널층에 이물질이 유입되거나 표면 거칠기(roughness)가 증가하는 문제가 있다.However, when a thin film transistor having a top gate structure is formed according to a conventional method, foreign matter is introduced into the channel layer or a surface roughness is increased in a channel layer of a thin film transistor during a photoresist coating process and a strip process. There is.
이는 결과적으로 박막 트랜지스터의 특성을 저하시켜, 평판 표시 장치의 성능을 저하시키는 원인이 된다.
As a result, the characteristics of the thin film transistor are deteriorated, and the performance of the flat panel display device is deteriorated.
본 발명은, 산화물 박막 트랜지스터의 채널층과 절연막의 층간 계면 특성을 개선한 산화물 박막 트랜지스터를 구비한 평판 표시 장치 및 그 제조방법을 제공하는데 그 목적이 있다.An object of the present invention is to provide a flat panel display device having an oxide thin film transistor having improved interfacial properties between a channel layer of an oxide thin film transistor and an insulating film, and a manufacturing method thereof.
또한, 본 발명은, 산화물 박막 트랜지스터의 채널 영역이 공정 중 노출되는 것을 방지하여, 공정시 채널층에 유입되는 이물질 및 채널층 표면의 손상을 방지한 산화물 박막 트랜지스터를 구비한 평판 표시 장치 및 그 제조방법을 제공하는데 다른 목적이 있다.
In addition, the present invention prevents the channel region of the oxide thin film transistor from being exposed during the process, and thus a flat panel display device having an oxide thin film transistor that prevents foreign matter from flowing into the channel layer and damage to the surface of the channel layer during the manufacturing process and the manufacturing thereof. There are other purposes for providing a method.
상기와 같은 종래 기술의 과제를 해결하기 위한 본 발명의 산화물 박막 트랜지스터를 구비한 평판 표시 장치 제조방법은, 화소 영역과 박막 트랜지스터 영역으로 구분되는 기판을 제공하는 단계; 상기 기판 상에 액티브층 및 제1 절연막을 순차적으로 형성한 후, 마스크 공정을 진행하여 상기 기판의 박막 트랜지스터 영역에 채널층과 제1 절연막 패턴을 형성하는 단계; 상기 채널층과 제1 절연막 패턴이 형성된 기판 상에 제2 절연막 및 게이트 금속막을 순차적으로 형성한 다음, 마스크 공정을 진행하여 상기 채널층 상에 제1 게이트 절연막, 제2 게이트 절연막 및 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 기판 상에 층간절연막을 형성하고, 마스크 공정에 의해 상기 채널층의 일부를 노출하는 콘택홀들을 형성하는 단계; 상기 콘택홀들이 형성된 층간절연막 상에 금속막을 형성한 다음, 마스크 공정에 따라 소스 전극 및 드레인 전극을 형성하는 단계; 및 상기 소스 전극 및 드레인 전극이 형성된 기판 상의 화소 영역에 화소 전극을 형성하는 단계를 포함한다.A method of manufacturing a flat panel display device having an oxide thin film transistor of the present invention for solving the problems of the prior art includes providing a substrate divided into a pixel region and a thin film transistor region; Sequentially forming an active layer and a first insulating film on the substrate, and then performing a mask process to form a channel layer and a first insulating film pattern in a thin film transistor region of the substrate; A second insulating film and a gate metal film are sequentially formed on the substrate on which the channel layer and the first insulating film pattern are formed, and then a mask process is performed to form a first gate insulating film, a second gate insulating film, and a gate electrode on the channel layer. To do; Forming an interlayer insulating film on the substrate on which the gate electrode is formed, and forming contact holes exposing a portion of the channel layer by a mask process; Forming a metal film on the interlayer insulating film on which the contact holes are formed, and then forming a source electrode and a drain electrode according to a mask process; And forming a pixel electrode in a pixel region on the substrate on which the source electrode and the drain electrode are formed.
또한, 본 발명의 산화물 박막 트랜지스터를 구비한 평판 표시 장치는, 박막 트랜지스터 영역과 화소 영역이 구획된 기판; 상기 기판의 박막 트랜지스터 영역에 채널층, 제1 게이트 절연막, 제2 게이트 절연막, 게이트 전극, 층간 절연막, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터; 및 상기 기판의 화소 영역에 박막 트랜지스터와 전기적으로 연결된 화소 전극을 포함하고, 상기 제1 및 제2 게이트 절연막들은 상기 게이트 전극과 채널층 사이에 적층된 것을 특징으로 한다.
In addition, a flat panel display device including the oxide thin film transistor of the present invention includes a substrate in which a thin film transistor region and a pixel region are divided; A thin film transistor including a channel layer, a first gate insulating film, a second gate insulating film, a gate electrode, an interlayer insulating film, a source electrode and a drain electrode in the thin film transistor region of the substrate; And a pixel electrode electrically connected to a thin film transistor in a pixel region of the substrate, wherein the first and second gate insulating layers are stacked between the gate electrode and the channel layer.
본 발명에 따른 산화물 박막 트랜지스터를 구비한 평판 표시 장치 및 그 제조방법은, 산화물 박막 트랜지스터의 채널층과 절연막의 층간 계면 특성을 개선한 효과가 있다.The flat panel display device and the method of manufacturing the oxide thin film transistor according to the present invention have an effect of improving the interfacial properties of the channel layer and the insulating layer of the oxide thin film transistor.
또한, 본 발명에 따른 산화물 박막 트랜지스터를 구비한 평판 표시 장치 및 그 제조방법은, 산화물 박막 트랜지스터의 채널 영역이 공정 중 노출되는 것을 방지하여, 공정시 채널층에 유입되는 이물질 및 채널층 표면의 손상을 방지한 효과가 있다.
In addition, the flat panel display device having an oxide thin film transistor and a method of manufacturing the oxide thin film transistor according to the present invention prevents the channel region of the oxide thin film transistor from being exposed during the process, thereby damaging foreign substances and channel surface flowing into the channel layer during the process. It has the effect of preventing.
도 1a 내지 도 1f는 본 발명의 제1실시예에 따른 평판 표시 장치 제조방법을 도시한 도면이다.
도 2는 본 발명의 제2실시예에 따른 평판 표시 장치의 화소 구조를 도시한 도면이다.
도 3은 본 발명의 제3실시예에 따른 평판 표시 장치의 화소 구조를 도시한 도면이다.1A to 1F are views illustrating a method of manufacturing a flat panel display device according to a first embodiment of the present invention.
2 is a diagram illustrating a pixel structure of a flat panel display device according to a second embodiment of the present invention.
3 is a diagram illustrating a pixel structure of a flat panel display device according to a third embodiment of the present invention.
이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The following embodiments are provided as examples to ensure that the spirit of the present invention can be sufficiently transmitted to those skilled in the art. Accordingly, the present invention is not limited to the embodiments described below and may be embodied in other forms. And in the drawings, the size and thickness of the device may be exaggerated for convenience. Throughout the specification, the same reference numbers refer to the same components.
도 1a 내지 도 1f는 본 발명의 제1실시예에 따른 평판 표시 장치 제조방법을 도시한 도면이다.1A to 1F are views illustrating a method of manufacturing a flat panel display device according to a first embodiment of the present invention.
도 1a 내지 도 1f를 참조하면, 본 발명의 제1실시예에 따른 평판 표시 장치 제조방법은, 기판(100) 상에 절연물질로 형성된 버퍼층(101)과 액티브층(112) 및 제1 절연막(113)을 순차적으로 형성한다.1A to 1F, a method of manufacturing a flat panel display device according to a first exemplary embodiment of the present invention includes a
상기 버퍼층(101)은 화학적 기상 증착(Chemical Vapor Deposition)법 또는 물리적 기상 증착(Physical Vapor Deposition)법을 이용하여 실리콘 산화막(SiOx), 실리콘 질화막(SiNx)과 같은 절연막을 이용하여 단층 또는 이들의 적층구조로 형성할 수 있다.The
이때, 상기 버퍼층(101)은 상기 기판(100)에서 발생하는 수분 또는 불순물의 확산을 방지하거나, 공정시 열의 전달 속도를 조절하는 역할을 한다.At this time, the
상기 제1 절연막(113)은 SiOx 계열의 절연물질로 형성할 수 있다. 하지만, 경우에 따라서는 SiNx 계열의 절연물질을 사용할 수 있다.The first
또한, 상기 액티브층(112)은 산화물 반도체층으로 형성되는데, 산화물 반도체층은 인듐(In), 아연(Zn), 갈륨(Ga) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 예컨대 스퍼터링 (sputtering) 공정으로 Ga-In-Zn-O 산화물 반도체를 형성할 경우, In2O3, Ga2O3 및 ZnO로 형성된 각각의 타겟을 이용하거나, Ga-In-Zn 산화물의 단일 타겟을 이용할 수 있다. 또한, 스퍼터링 (sputtering) 공정으로 Hf-In-Zn-O 산화물 반도체를 형성할 경우, HfO2, In2O3 및 ZnO로 형성된 각각의 타겟을 이용하거나, Hf-In-Zn 산화물의 단일 타겟을 이용할 수 있다.In addition, the
상기와 같이, 기판(100) 상에 버퍼층(101), 액티브층(112) 및 제1 절연막(113)이 형성되면, 포토레지스트를 기판(100) 상에 형성한 다음, 마스크를 이용한 노광 및 현상 공정을 진행하여 박막 트랜지스터(TFT)의 채널층 형성 영역의 제1 절연막(113) 상에 제1 포토레지스트 패턴(400)을 형성한다.As described above, when the
상기와 같이, 기판(100) 상에 제1 포토레지스트 패턴(400)이 형성되면, 건식각(Dry Etch) 및 습식각(Wet Etch) 공정을 순차적으로 진행하여 버퍼층(101) 상에 채널층(112a)과 제1 절연막 패턴(113a)을 형성한다.As described above, when the first
그런 다음, 도 1c 및 도 1d에 도시한 바와 같이, 기판(100)의 전면에 제2 절연막(114)을 형성하고, 계속해서 게이트 금속막(115)을 형성한다.Then, as shown in FIGS. 1C and 1D, the second
상기와 같이, 기판(100) 상에 게이트 금속막(115)이 형성되면, 포토레지스트를 기판(100) 상에 형성한 다음, 마스크를 이용한 노광 및 현상 공정을 진행하여 상기 채널층(112a) 상의 게이트 금속막(115) 상에 제2 포토레지스트 패턴(500)을 형성한다.As described above, when the
상기 게이트 금속막(115)은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금 또는 투명성 도전물질인 ITO, IZO 및 ITZO 중 적어도 하나 이상을 적층하여 형성할 수 있다.The
상기와 같이, 제2 포토레지스트 패턴(500)이 형성되면, 이를 마스크로 하여 습식각(Wet Etch) 및 건식각(Dry Etch) 공정을 진행하여 상기 채널층(112a) 상에 형성된 게이트 금속막(115), 제2 절연막(114) 및 제1 절연막 패턴(113)을 순차적으로 식각한다.As described above, when the second
상기와 같이, 습식각 공정과 건식각 공정을 함께 진행하면 상기 채널층(112a) 상에는 제1 게이트 절연막(213), 제2 게이트 절연막(214) 및 게이트 전극(215)이 형성된다.As described above, when the wet angle process and the dry etching process are performed together, a first
이와 같이, 본 발명에서는 액티브층 형성 후, 채널층(112a) 형성과 게이트 전극(215) 형성 과정에서 상기 게이트 전극(215)과 대응되는 액티브층의 표면에 절연막이 형성된 상태에서 채널층(112a)을 형성하기 때문에 공정시 채널층으로 이물질이 유입되거나 채널층의 표면 거칠기 불량을 방지할 수 있는 이점이 있다. As described above, in the present invention, after forming the active layer, the
도 1e 및 도 1f를 참조하면, 상기와 같이 게이트 전극(215), 제2 게이트 절연막(214) 및 제1 게이트 절연막(213)이 채널층(112a) 상에 형성되면, 기판(100)의 전면에 층간절연막(116)을 형성한다.1E and 1F, when the
상기 층간절연막(116)이 기판(100) 상에 형성되면 마스크 공정을 진행하여, 소스/드레인 전극이 형성될 채널층(112a)의 양측 가장자리에 제1 및 제2 콘택홀들을 형성한다.When the
따라서, 상기 제1 및 제2 콘택홀들에 의해 채널층(112a)의 양측 가장자리는 외부로 노출된다.Therefore, both edges of the
상기와 같이, 제1 및 제2 콘택홀들이 형성되면, 기판(100)의 전 영역에 금속막을 형성한 다음, 마스크 공정을 진행하여, 상기 제1 및 제 2 콘택홀들을 채널층(112a)과 전기적으로 접속되는 소스/드레인 전극(117a, 117b)을 형성한다.As described above, when the first and second contact holes are formed, a metal film is formed on the entire region of the
상기 소스/드레인 전극(117a, 117b)은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합으로부터 형성되는 합금 중 어느 하나를 이용할 수 있다.The source /
상기와 같이, 소스/드레인 전극(117a, 117b)이 기판(100) 상에 형성되면, 도 1f에 도시한 바와 같이, 기판(100)의 전 영역에 보호막(125)을 형성한다.As described above, when the source /
상기 보호막(125)은 무기막 또는 유기막 중 어느 하나를 형성할 수 있다. 유기막인 경우에는 폴리이마이드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin) 또는 아크릴레이트(acrylate) 중에서 선택되는 어느 하나로 형성될 수 있다.The
또한, 상기 보호막(125)은 무기막과 유기막의 적층 구조 또는 2층 이상의 유기막을 적층하여 형성할 수 있다.In addition, the
상기와 같이, 보호막(125)이 기판(100) 상에 형성되면, 마스크 공정을 이용하여 상기 드레인 전극(117b)의 일부가 노출되도록 콘택홀을 형성한다.As described above, when the
상기와 같이, 보호막(125)에 콘택홀이 형성되면, 기판(100)의 전면에 투명성 도전물질을 형성한 다음, 마스크 공정을 진행하여 상기 드레인 전극(117b)과 전기적으로 연결되면서, 화소 영역에 배치되는 화소 전극(119)을 형성한다.As described above, when a contact hole is formed in the
상기 투명성 도전물질은 ITO, IZO 또는 ITZO 중 어느 하나를 선택하여 형성할 수 있다.The transparent conductive material can be formed by selecting any one of ITO, IZO or ITZO.
본 발명의 제1 실시예에 따른 평판 표시 장치는 액정표시장치의 TN(Twist Nematic) 모드와 같이 박막 트랜지스터 기판 상에 화소 전극이 형성되고, 이와 대응되는 컬러필터기판 상에 공통 전극이 형성된 표시 장치일 수 있다.
In the flat panel display device according to the first exemplary embodiment of the present invention, a pixel electrode is formed on a thin film transistor substrate like a TN (Twist Nematic) mode of a liquid crystal display device, and a common electrode is formed on a corresponding color filter substrate. Can be
도 2는 본 발명의 제2실시예에 따른 평판 표시 장치의 화소 구조를 도시한 도면이다.2 is a diagram illustrating a pixel structure of a flat panel display device according to a second embodiment of the present invention.
도 2의 평판 표시 장치는 액정표시장치 중 IPS(In Plane Switching) 모드 또는 FFS(Fringe Field Switching) 모드와 같이 박막 트랜지스터 기판에 화소 전극과 공통 전극이 모두 형성된 구조이다.The flat panel display of FIG. 2 has a structure in which both a pixel electrode and a common electrode are formed on a thin film transistor substrate, such as an IPS (In Plane Switching) mode or a FFS (Fringe Field Switching) mode among liquid crystal displays.
또한, 도 2의 도면 부호 중 도 1a 내지 도 1f의 도면부호와 동일한 부호는 동일한 구성을 나타내는 것이므로 이하, 구별되는 부분을 중심으로 설명한다.In addition, since the same reference numerals as those in FIGS. 1A to 1F of the reference numerals in FIG. 2 indicate the same configuration, the following description will be focused on the distinct portions.
도 2를 참조하면, 기판(100)의 박막 트랜지스터(TFT) 영역에 채널층(112a), 게이트 전극(215), 제1 게이트 절연막(213), 제2 게이트 절연막(214), 층간절연막(116), 소스 전극(117a) 및 드레인 전극(117b)들로 구성된 박막 트랜지스터가 형성되면, 기판(100)의 전면에 투명성 도전물질을 형성한다.Referring to FIG. 2, a
그런 다음, 마스크 공정을 진행하여 기판(100)의 화소 영역에 화소 전극(218)을 형성한다. 상기 화소 전극(218)은 소스/드레인 전극(117a, 117b)이 형성된 기판(100) 상에 별도 절연막 형성 공정 없이, 직접 층간절연막(116) 상에 형성되기 때문에 상기 화소 전극(218)과 드레인 전극(117b)은 직접 연결되어 있다.Then, a mask process is performed to form the
상기와 같이, 기판(100) 상에 화소 전극(218)이 형성되면, 보호막(225)을 기판(100)의 전면에 형성한 다음, 투명성 도전물질을 형성한다.As described above, when the
그런 다음, 마스크 공정을 진행하여 상기 보호막(225) 상에 상기 화소 전극(218)과 중첩되도록 공통전극(219)을 형성한다. 상기 공통 전극(219)은 복수개의 바(bar) 타입 전극들로 이루어지고, 화소 영역에서 전극들은 소정의 간격으로 이격된다.Thereafter, a mask process is performed to form a
상기와 같이, 화소 전극(218) 상부에 공통 전극(219)이 배치되기 때문에 상기 화소 전극(218)과 공통 전극(219) 사이에는 서로 수직한 전계가 형성되어 시야각이 개선된다.As described above, since the
또한, 상기 화소 전극(218)과 공통 전극(219)은 도 1f에서 설명한 바와 같이, 투명성 도전물질을 사용하여 형성하기 때문에 화소 영역의 투과율이 개선된다.In addition, since the
도면에서는 화소 전극(218)의 구조를 사각형의 플랫(flat) 구조로 형성하였지만, 이것은 고정된 것이 아니다. 즉, 상기 공통 전극(219)과 같이, 복수개의 바(bar) 타입 전극들 화소 전극을 형성할 수 있다.In the drawing, the structure of the
또한, 도면에서는 상기 공통 전극(219)과 오버랩되면서 보호막(225) 하측에 화소 전극(218)을 형성하였지만, 상기 화소 전극(218)과 공통 전극(219)은 그 위치가 서로 반대로 형성될 수 있다.In addition, although the
또한, 본 발명의 제2 실시예에서는 공정수를 줄이기 위해 소스 및 드레인 전극들(117a, 117b)이 형성된 기판(100) 상에 직접 투명성 도전물질을 형성하고, 화소 전극(218)을 형성하였지만, 본 발명의 제1 실시예와 같이, 보호막 상에 화소 전극을 형성한 다음, 절연막을 기판(100) 상에 형성한 다음, 상기 화소 전극과 중첩되도록 복수개의 전극들로 구성된 공통 전극을 형성할 수 있다. In addition, in the second embodiment of the present invention, a transparent conductive material is directly formed on the
이와 같이, 본 발명의 제2 실시예에서도 제1 실시예와 마찬가지로 액티브층 형성 후, 채널층(112a) 형성과 게이트 전극(215) 형성 과정에서 상기 게이트 전극(215)과 대응되는 액티브층의 표면에 절연막이 형성된 상태에서 채널층(112a)을 형성하기 때문에 공정시 채널층으로 이물질이 유입되거나 채널층의 표면 거칠기 불량을 방지할 수 있는 이점이 있다.
As described above, in the second embodiment of the present invention, as in the first embodiment, after forming the active layer, the surface of the active layer corresponding to the
도 3은 본 발명의 제3실시예에 따른 평판 표시 장치의 화소 구조를 도시한 도면이다.3 is a diagram illustrating a pixel structure of a flat panel display device according to a third embodiment of the present invention.
도 3의 본 발명에 따른 제3 실시예에 의한 평판 표시 장치는 유기발광다이오드(OLED)를 구비한 유기전계발광 표시장치에 관한 것이다.The flat panel display device according to the third exemplary embodiment of the present invention relates to an organic light emitting display device having an organic light emitting diode (OLED).
또한, 도 3의 도면 부호 중 도 1a 내지 도 1f의 도면부호와 동일한 부호는 동일한 구성을 나타내는 것이므로 이하, 구별되는 부분을 중심으로 설명한다.In addition, since the same reference numerals as those in FIGS. 1A to 1F of the reference numerals in FIG. 3 indicate the same configuration, the following description will focus on the distinct portions.
도 3을 참조하면, 기판(100)의 TFT 영역에 채널층(112a), 게이트 전극(215), 제1 게이트 절연막(213), 제2 게이트 절연막(214), 층간절연막(116), 소스 전극(117a) 및 드레인 전극(117b)들로 구성된 박막 트랜지스터가 형성되면, 기판(100)의 전면에 보호막(125)을 형성한다.Referring to FIG. 3, a
그런 다음, 마스크 공정을 진행하여 상기 드레인 전극(117b)의 일부를 노출시킨 다음, 이후, 도전물질을 기판(100) 상에 형성한다.Then, a part of the
상기와 같이, 기판(100) 상에 도전물질이 형성되면 마스크 공정을 진행하여, 상기 드레인 전극(117b)과 전기적으로 연결되는 유기발광다이오드(OLED)의 제1 전극(318)을 형성한다.As described above, when a conductive material is formed on the
상기 제1 전극(318)은 도 1f에서 설명한 투명성 도전물질일 수 있다. 즉, 상기 제1 전극(318)은 화소 전극 역할을 하면서 유기발광다이오드(OLED)의 양극(Anode) 역할을 할 수 있다. 하지만, 이것은 고정된 것이 아니기 때문에 불투명 금속으로 제1 전극을 형성할 경우에는 유기발광다이오드(OLED)의 음극(Cathode) 역할을 할 수도 있다. 이하, 투명성 도전물질로 형성되는 경우를 중심으로 설명한다.The
상기와 같이 기판(100) 상에 제1 전극(318)이 형성되면, 기판(100)의 전면에 절연막을 형성하고, 마스크 공정을 진행하여 화소 영역의 제1 전극(318)이 노출되도록 뱅크층(325)을 형성한다.When the
상기와 같이, 기판(100) 상에 뱅크층(325)이 형성되면, 노출된 제1 전극(318) 상에 유기발광층(317)을 형성한다.As described above, when the
상기 유기발광층(317)은 정공주입층(HIL), 정공수송층(HTL), 발광층(EML), 전자수송층(ETL) 및 전자주입층(EIL)을 포함한다. The organic
또한, 상기 정공수송층에는 정공블럭층을 더 포함할 수 있고, 상기 전자수송층(ETL)은 PBD, TAZ, Alq3, BAlq, TPBI, Bepp2와 같은 저분자재료를 사용하여 형성할 수 있다.In addition, the hole transport layer may further include a hole block layer, and the electron transport layer (ETL) may be formed using low molecular materials such as PBD, TAZ, Alq3, BAlq, TPBI, and Bepp2.
상기 유기발광층(317)의 발광층은 유기물에 따라 발광하는 색이 달라지므로, 각각의 화소 영역별로 적색(R), 녹색(G), 청색(B) 발광층을 형성하여, 풀컬러(Full color)를 구현하거나, 상기 발광층을 적색(R), 녹색(G), 청색(B) 유기물질들이 적층된 백색 발광층으로 구현할 수 있다. 상기 발광층이 백색 발광층으로 형성되면, 별도의 적색(R), 녹색(G), 청색(B) 컬러필터를 박막 트랜지스터 기판 또는 박막 트랜지스터 기판과 합착되는 상부기판 상에 형성할 수 있다. 상기 상부기판 상에 컬러필터를 형성할 경우에는 상부 발광(Top Emission) 구조의 유기발광다이오드(OLED)를 형성한다.Since the light emitting layer of the organic
상기와 같이, 제1 전극(318) 상에 유기발광층(317)이 형성되면, 기판(100)의 전면에 금속막을 형성하여, 유기발광다이오드(OLED)의 제2 전극(319)을 형성한다.As described above, when the organic
상기 제2 전극(319)은 유기발광다이오드(OLED)의 음극 역할을 하고, 제1 전극(318)보다 일함수가 작은 Mg, Ca, Al, Ag, Li, 및 이들의 합금 중 어느 하나로 형성될 수 있다.The
이와 같이, 본 발명의 제3 실시예에서도 제1 실시예와 마찬가지로 액티브층 형성 후, 채널층(112a) 형성과 게이트 전극(215) 형성 과정에서 상기 게이트 전극(215)과 대응되는 액티브층의 표면에 절연막이 형성된 상태에서 채널층(112a)을 형성하기 때문에 공정시 채널층으로 이물질이 유입되거나 채널층의 표면 거칠기 불량을 방지할 수 있는 이점이 있다.Thus, in the third embodiment of the present invention, the surface of the active layer corresponding to the
즉, 각각의 화소 영역에 형성되는 박막 트랜지스터(스위칭 소자 및 구동소자 포함)의 특성이 개선되어 유기전계발광표시장치의 성능을 향상시킬 수 있다.
That is, the characteristics of the thin film transistors (including switching elements and driving elements) formed in each pixel area are improved to improve the performance of the organic light emitting display device.
100: 기판 101: 버퍼층
112a: 채널층 116: 층간절연막
213: 제1 게이트 절연막 214: 제2 게이트 절연막
215: 게이트 전극 117a: 소스 전극
117b: 드레인 전극 1125: 보호막100: substrate 101: buffer layer
112a: channel layer 116: interlayer insulating film
213: first gate insulating film 214: second gate insulating film
215:
117b: drain electrode 1125: protective film
Claims (14)
상기 기판 상에 산화물 반도체 물질로 이루어진 액티브층 및 제1 절연막을 순차적으로 형성한 후, 제1 마스크 공정을 진행하여 상기 제1 절연막 상에 제1 포토레지스트 패턴을 형성하는 단계;
상기 제1 포토레지스트 패턴에 중첩하는 영역에 대응하는 상기 제1 절연막 및 상기 액티브층만이 남도록 제1 식각 공정을 진행하여 상기 기판의 박막 트랜지스터 영역에 채널층과 제1 절연막 패턴을 형성하는 단계;
상기 채널층과 제1 절연막 패턴이 형성된 기판 상에 제2 절연막 및 게이트 금속막을 순차적으로 형성한 다음, 제2 마스크 공정을 진행하여 상기 게이트 금속막 상에서 상기 채널층과 중첩하도록 제2 포토레지스트 패턴을 형성하는 단계;
상기 제2 포토레지스트 패턴에 중첩하는 영역에 대응하는 상기 게이트 금속막, 상기 제2 절연막, 및 상기 제1 절연막 패턴만이 남도록 제2 식각 공정을 진행하여 상기 채널층 상에 제1 게이트 절연막, 제2 게이트 절연막 및 게이트 전극을 형성하는 단계;
상기 게이트 전극이 형성된 기판 상에 층간절연막을 형성하고, 제3 마스크 공정에 의해 상기 채널층의 양측 가장자리를 노출하는 콘택홀들을 형성하는 단계;
상기 콘택홀들이 형성된 층간절연막 상에 금속막을 형성한 다음, 제4 마스크 공정에 따라 소스 전극 및 드레인 전극을 형성하는 단계; 및
상기 소스 전극 및 드레인 전극이 형성된 기판 상의 화소 영역에 제5 마스크 공정에 따라 화소 전극을 형성하는 단계를 포함하고,
상기 제1 게이트 절연막, 상기 제2 게이트 절연막 및 상기 게이트 전극 각각의 측면은 동일 평면 상에 배치되는, 산화물 박막 트랜지스터를 구비한 평판 표시 장치 제조방법.
Providing a substrate divided into a pixel region and a thin film transistor region;
Sequentially forming an active layer made of an oxide semiconductor material and a first insulating film on the substrate, and then performing a first mask process to form a first photoresist pattern on the first insulating film;
Forming a channel layer and a first insulating layer pattern in a thin film transistor region of the substrate by performing a first etching process so that only the first insulating layer and the active layer corresponding to the region overlapping the first photoresist pattern remain;
A second insulating film and a gate metal film are sequentially formed on the substrate on which the channel layer and the first insulating film pattern are formed, and then a second mask process is performed to create a second photoresist pattern so as to overlap the channel layer on the gate metal film. Forming;
A second etching process is performed so that only the gate metal layer, the second insulating layer, and the first insulating layer pattern corresponding to the region overlapping the second photoresist pattern remain, thereby forming a first gate insulating layer and a first layer on the channel layer. 2 forming a gate insulating film and a gate electrode;
Forming an interlayer insulating film on the substrate on which the gate electrode is formed, and forming contact holes exposing both edges of the channel layer by a third mask process;
Forming a metal film on the interlayer insulating film on which the contact holes are formed, and then forming a source electrode and a drain electrode according to a fourth mask process; And
And forming a pixel electrode according to a fifth mask process in a pixel region on the substrate on which the source electrode and the drain electrode are formed.
A method of manufacturing a flat panel display having an oxide thin film transistor, wherein side surfaces of each of the first gate insulating layer, the second gate insulating layer, and the gate electrode are disposed on the same plane.
상기 게이트 전극은 몰리브덴(Mo), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu), 크롬(Cr), 알루미늄(Al), 이들의 조합 중 어느 하나로 형성된, 산화물 박막 트랜지스터를 구비한 평판 표시 장치 제조방법.
According to claim 1,
The gate electrode is formed of any one of molybdenum (Mo), titanium (Ti), tantalum (Ta), tungsten (W), copper (Cu), chromium (Cr), aluminum (Al), and combinations thereof. Method for manufacturing a flat panel display having a.
상기 산화물 반도체 물질은 IGZO(Indium Gallium Zinc Oxide)를 포함하는, 산화물 박막 트랜지스터를 구비한 평판 표시 장치 제조방법.
According to claim 1,
The oxide semiconductor material comprises an Indium Gallium Zinc Oxide (IGZO), a method of manufacturing a flat panel display having an oxide thin film transistor.
상기 화소 전극과 드레인 전극은 직접 콘택되는, 산화물 박막 트랜지스터를 구비한 평판 표시장치 제조방법.
According to claim 1,
A method of manufacturing a flat panel display having an oxide thin film transistor, wherein the pixel electrode and the drain electrode are in direct contact.
상기 게이트 전극과 대응되는 상기 채널층 상에는 상기 제1 게이트 절연막이 직접 접촉하는, 산화물 박막 트랜지스터를 구비한 평판 표시 장치 제조방법.
According to claim 1,
A method of manufacturing a flat panel display having an oxide thin film transistor, wherein the first gate insulating layer directly contacts the channel layer corresponding to the gate electrode.
상기 제1 게이트 절연막 상에는 상기 제 2 게이트 절연막과 상기 게이트 전극이 순차적으로 적층된, 산화물 박막 트랜지스터를 구비한 평판 표시 장치 제조방법.
The method of claim 5,
A method of manufacturing a flat panel display having an oxide thin film transistor, in which the second gate insulating film and the gate electrode are sequentially stacked on the first gate insulating film.
상기 화소 전극 상에 절연막을 형성하는 단계; 및
상기 절연막 상에서 상기 화소 전극과 중첩하도록 바(bar) 타입의 복수의 공통 전극을 형성하는 단계를 더 포함하고,
상기 복수의 공통 전극은 서로 이격된, 산화물 박막 트랜지스터를 구비한 평판 표시 장치 제조방법.
According to claim 1,
Forming an insulating film on the pixel electrode; And
Forming a plurality of common electrodes of a bar type on the insulating film so as to overlap the pixel electrodes,
The plurality of common electrodes are spaced apart from each other, a method of manufacturing a flat panel display having an oxide thin film transistor.
상기 화소 전극 상에서 상기 화소 영역의 상기 화소 전극은 노출시키고, 상기 박막 트랜지스터 영역은 덮는 뱅크층을 형성하는 단계; 및
상기 뱅크층으로부터 노출된 상기 화소 전극 상에 유기발광층 및 전극을 순차적으로 형성하는 단계를 더 포함하는, 산화물 박막 트랜지스터를 구비한 평판 표시 장치 제조방법.
According to claim 1,
Forming a bank layer on the pixel electrode, exposing the pixel electrode of the pixel area, and covering the thin film transistor area; And
A method of manufacturing a flat panel display having an oxide thin film transistor, further comprising sequentially forming an organic emission layer and an electrode on the pixel electrode exposed from the bank layer.
상기 기판의 박막 트랜지스터 영역에 산화물 반도체 물질로 이루어진 채널층과, 제1 게이트 절연막, 제2 게이트 절연막, 게이트 전극, 층간 절연막, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터; 및
상기 기판의 화소 영역에 배치되고, 상기 박막 트랜지스터와 전기적으로 연결된 화소 전극을 포함하고,
상기 제1 게이트 절연막 및 상기 제2 게이트 절연막은 상기 게이트 전극과 채널층 사이에 적층되고,
상기 제1 게이트 절연막, 상기 제2 게이트 절연막 및 상기 게이트 전극 각각의 측면은 동일 평면 상에 배치되고,
상기 제1 게이트 절연막, 상기 제2 게이트 절연막 및 상기 게이트 전극은 동일한 폭을 가지는, 산화물 박막 트랜지스터를 구비한 평판 표시 장치.
A substrate in which a thin film transistor region and a pixel region are partitioned;
A thin film transistor including a channel layer made of an oxide semiconductor material, a first gate insulating film, a second gate insulating film, a gate electrode, an interlayer insulating film, a source electrode and a drain electrode in the thin film transistor region of the substrate; And
A pixel electrode disposed in the pixel region of the substrate and electrically connected to the thin film transistor,
The first gate insulating layer and the second gate insulating layer are stacked between the gate electrode and the channel layer,
Side surfaces of each of the first gate insulating layer, the second gate insulating layer, and the gate electrode are disposed on the same plane,
The first gate insulating film, the second gate insulating film and the gate electrode have the same width, a flat panel display device having an oxide thin film transistor.
상기 산화물 반도체 물질은 IGZO(Indium Gallium Zinc Oxide)를 포함하는, 산화물 박막 트랜지스터를 구비한 평판 표시 장치.
The method of claim 9,
The oxide semiconductor material includes an Indium Gallium Zinc Oxide (IGZO), a flat panel display having an oxide thin film transistor.
상기 게이트 전극과 대응되는 상기 채널층 상에는 상기 제1 게이트 절연막이 직접 접촉하는, 산화물 박막 트랜지스터를 구비한 평판 표시 장치.
The method of claim 9,
A flat panel display having an oxide thin film transistor in which the first gate insulating layer directly contacts the channel layer corresponding to the gate electrode.
상기 제1 게이트 절연막 상에는 상기 제 2 게이트 절연막과 상기 게이트 전극이 순차적으로 적층된, 산화물 박막 트랜지스터를 구비한, 평판 표시 장치.
The method of claim 11,
And an oxide thin film transistor in which the second gate insulating film and the gate electrode are sequentially stacked on the first gate insulating film.
상기 화소 전극 상에 배치된 절연막;
상기 절연막 상에서 상기 화소 전극과 중첩하도록 배치되고, 서로 이격된 바(bar) 타입의 복수의 공통 전극; 및
상기 복수의 공통 전극 상의 액정층을 더 포함하는, 산화물 박막 트랜지스터를 구비한 평판 표시 장치.
The method of claim 9,
An insulating film disposed on the pixel electrode;
A plurality of common electrodes of a bar type disposed on the insulating film to overlap the pixel electrode and spaced apart from each other; And
A flat panel display having an oxide thin film transistor further comprising a liquid crystal layer on the plurality of common electrodes.
상기 화소 전극 상에서 상기 박막 트랜지스터 영역에 배치된 뱅크층; 및
상기 뱅크층으로부터 노출된 상기 화소 전극 상에 배치된 유기발광층 및 전극을 더 포함하는, 산화물 박막 트랜지스터를 구비한 평판 표시 장치.
The method of claim 9,
A bank layer disposed on the thin film transistor region on the pixel electrode; And
And an organic emission layer and an electrode disposed on the pixel electrode exposed from the bank layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130140311A KR102117454B1 (en) | 2013-11-19 | 2013-11-19 | Flat display device having oxide thin film transistor and method for fabricating thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130140311A KR102117454B1 (en) | 2013-11-19 | 2013-11-19 | Flat display device having oxide thin film transistor and method for fabricating thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150057237A KR20150057237A (en) | 2015-05-28 |
| KR102117454B1 true KR102117454B1 (en) | 2020-06-01 |
Family
ID=53392139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130140311A KR102117454B1 (en) | 2013-11-19 | 2013-11-19 | Flat display device having oxide thin film transistor and method for fabricating thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102117454B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102658411B1 (en) * | 2016-12-30 | 2024-04-16 | 엘지디스플레이 주식회사 | Oxide tft, method of manufacturing the same, and display panel and display apparatus using the same |
| CN111725240B (en) * | 2020-06-10 | 2023-04-18 | 武汉华星光电半导体显示技术有限公司 | Thin film transistor electrode, manufacturing method thereof and display device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101071255B1 (en) * | 2004-09-16 | 2011-10-10 | 삼성전자주식회사 | Thin film transistor array panel and method for manufacturing the same |
| KR100685831B1 (en) * | 2005-04-29 | 2007-02-22 | 삼성에스디아이 주식회사 | Organic Electroluminescence Device and Fabricating Method of the same |
| KR20120042037A (en) * | 2010-10-22 | 2012-05-03 | 삼성모바일디스플레이주식회사 | Organic light emitting diode device and method of manufacturing the same |
| KR101829858B1 (en) * | 2011-09-30 | 2018-02-21 | 엘지디스플레이 주식회사 | Oxide thin film transistor and method for manufacturing the same |
-
2013
- 2013-11-19 KR KR1020130140311A patent/KR102117454B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150057237A (en) | 2015-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9748280B2 (en) | Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device | |
| JP2022118009A (en) | Display device and electronic apparatus | |
| US10147775B2 (en) | Display substrate, method of manufacturing display substrate, and display device including display substrate | |
| US9502517B2 (en) | Array substrate and fabrication method thereof, and display device | |
| KR101814315B1 (en) | Thin film transistor and method for manufacturing the same, array substrate and display device | |
| US8912538B2 (en) | Thin film transistor array substrate and method for manufacturing the same | |
| US9922995B2 (en) | Structure of dual gate oxide semiconductor TFT substrate including TFT having top and bottom gates | |
| WO2019010960A1 (en) | Array substrate, preparation method therefor, display panel and display device | |
| US9685461B2 (en) | Display device, array substrate and method for manufacturing the same | |
| US9680122B1 (en) | Organic light emitting display device and method of manufacturing the same | |
| US20160018703A1 (en) | Array substrate, manufacturing method thereof and display device | |
| US9589991B2 (en) | Thin-film transistor, manufacturing method thereof, display substrate and display device | |
| US20160254298A1 (en) | Array Substrate, Manufacturing Method Thereof, and Display Device | |
| EP3159734B1 (en) | Array substrate and manufacturing method thereof, and display device | |
| WO2020056803A1 (en) | Display panel and manufacturing method therefor, and display module | |
| US11204532B2 (en) | Wiring structure, display substrate, display device and method for fabricating display substrate | |
| US9812541B2 (en) | Array substrate, method for fabricating the same and display device | |
| CN104952879A (en) | Dual-gate TFT (thin-film transistor) substrate structure using COA (color filter on array) technique | |
| JP6440228B2 (en) | Method for manufacturing thin film transistor substrate | |
| KR102312576B1 (en) | Organic electroluminescence display device and method for fabricating thereof | |
| WO2018090496A1 (en) | Array substrate and preparation method therefor, and liquid crystal display panel | |
| KR102117454B1 (en) | Flat display device having oxide thin film transistor and method for fabricating thereof | |
| KR102039424B1 (en) | Method of fabricating oxide thin film transistor | |
| US20170263735A1 (en) | Method of Manufacturing Thin Film Transistor (TFT) and TFT | |
| WO2020019606A1 (en) | Tft array substrate and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |