KR102114999B1 - Organic Light Emitting Diode Display Device and Method for Manufacturing The Same - Google Patents

Organic Light Emitting Diode Display Device and Method for Manufacturing The Same Download PDF

Info

Publication number
KR102114999B1
KR102114999B1 KR1020130164721A KR20130164721A KR102114999B1 KR 102114999 B1 KR102114999 B1 KR 102114999B1 KR 1020130164721 A KR1020130164721 A KR 1020130164721A KR 20130164721 A KR20130164721 A KR 20130164721A KR 102114999 B1 KR102114999 B1 KR 102114999B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
active layer
voltage transfer
contact hole
Prior art date
Application number
KR1020130164721A
Other languages
Korean (ko)
Other versions
KR20150076485A (en
Inventor
박성희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130164721A priority Critical patent/KR102114999B1/en
Publication of KR20150076485A publication Critical patent/KR20150076485A/en
Application granted granted Critical
Publication of KR102114999B1 publication Critical patent/KR102114999B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 측면에 따른 유기전계발광표시장치는 기판; 상기 기판 상에 위치하고, 액티브층, 게이트 전극, 상기 액티브층과 연결되는 제 1 전극 및 제 2 전극을 포함하는 박막 트랜지스터; 서로 마주보며 정전용량을 생성하는 도전층 및 전압 전달층을 포함하는 스토리지 전극;을 포함하고, 상기 액티브층 및 상기 전압 전달층은 단일 컨택홀 내부에 위치하는 제 1 전극을 통해 연결되는 것을 특징으로 한다.An organic light emitting display device according to an aspect of the present invention includes a substrate; A thin film transistor positioned on the substrate and including an active layer, a gate electrode, and a first electrode and a second electrode connected to the active layer; And a storage electrode including a conductive layer and a voltage transfer layer that face each other to generate capacitance, and wherein the active layer and the voltage transfer layer are connected through a first electrode located inside a single contact hole. do.

Description

유기전계발광표시장치 및 그 제조방법{Organic Light Emitting Diode Display Device and Method for Manufacturing The Same}Organic Light Emitting Diode Display Device and Method for Manufacturing The Same

본 발명은 유기전계발광표시장치 및 그 제조방법에 관한 것으로서, 보다 구체적으로 능동형 유기전계발광표시장치 및 그 제조방법에 관한 것이다.The present invention relates to an organic light emitting display device and a method of manufacturing the same, and more particularly, to an active organic light emitting display device and a method of manufacturing the same.

대형 TV나 컴퓨터 모니터 등 정보표시장치를 기반으로, 최근 들어 태블릿 PC 및 휴대 전화와 같은 휴대용 전자장치의 소비 증가에 힘입어 최첨단 정보통신 전자기기의 시장은 활발히 증가하고 있다. 표시장치(Display Device)는 정보통신 전자기기의 정보를 표시하는 장치로 휴대용 및 공공 장소에서의 정보 또는 광고 표시용으로 그 사용 영역이 확대되고 있으며, 이에 따라 경량화 및 저전력화 기술이 요구되고 있다. 이에 따라 종래의 음극선관(Cathode Ray Tube: CRT)을 대체하여 액정표시장치(Liquid Crystal Display: LCD), 유기전계발광표시장치(Organic Light Emitting Diode Display Device: OELD)와 같은 평판표시장치(FPD)가 주목을 받고 있다.Based on information display devices such as large-sized TVs and computer monitors, the market for cutting-edge information and communication electronic devices has been actively increasing in recent years thanks to the increase in consumption of portable electronic devices such as tablet PCs and mobile phones. A display device is a device for displaying information of information and communication electronic devices, and its use area has been expanded for displaying information or advertisements in portable and public places, and accordingly, light weight and low power technologies are required. Accordingly, a conventional cathode ray tube (CRT) is replaced with a flat panel display (FPD) such as a liquid crystal display (LCD) or an organic light emitting diode display (OELD). Is getting attention.

이 중, 유기전계발광표시장치는 색재현성, 소비전력, 응답시간 등의 면에 있어서 액정표시장치를 뛰어넘는 특성을 갖으며, 또한 스스로 빛을 내는 자체발광형이기 때문에 명암대비(contrast ratio)가 크고, 초박형 표시장치의 구현이 가능하며, 시야각이 넓은 장점을 가지고 있다.Among them, the organic light emitting display device has characteristics that exceed the liquid crystal display device in terms of color reproducibility, power consumption, response time, etc., and also has a contrast ratio because it is a self-emission type that emits light by itself. It is possible to implement a large, ultra-thin display device, and has a wide viewing angle.

상기 장점들로 인해 유기전계발광표시장치는 차세대 표시장치인 투명 디스플레이(transparent display)나 플렉서블 디스플레이(flexible display)를 구현하는 데 유리한 장치로 각광받고 있다. 일반적인 유기전계발광표시장치의 연구 화두 중 하나는 발광 효율을 증가시키는 것이고, 특히 투명 디스플레이의 경우에는 투명도 향상이 주된 연구 이슈이다.Due to the above advantages, the organic light emitting display device has been spotlighted as an advantageous device for realizing a next-generation display device, a transparent display or a flexible display. One of the topics of study of a general organic light emitting display device is to increase the luminous efficiency, and in particular, in the case of a transparent display, improving the transparency is a major research issue.

유기전계발광표시장치는 크게 발광 방향에 따라, 상면발광방식(top emission type)과 배면발광방식(bottom emission type)으로 구분되는데, 상면발광방식은 유기발광소자(organic light emitting element)를 구동하는 구동소자(driving element)의 상부에 위치하는 유기발광소자가 상면으로 발광하기 때문에, 구동소자가 발광 영역에 영향을 미치지 않으나, 배면발광방식의 경우, 구동소자의 상부에 위치하는 유기발광소자가 구동소자 방향인 배면으로 발광하기 때문에, 구동소자의 면적만큼 발광 영역이 줄어들게 된다.The organic light emitting display device is largely divided into a top emission type and a bottom emission type according to the light emission direction, and the top emission type is a driving driving an organic light emitting element. Since the organic light emitting element located on the upper side of the driving element emits light to the upper surface, the driving element does not affect the light emitting area, but in the case of the back light emitting method, the organic light emitting element located on the upper side of the driving element Since light is emitted from the rear surface in the direction, the light emitting area is reduced by the area of the driving element.

또한, 투명 디스플레이의 경우, 구동소자의 영역이 증가할수록, 발광 영역 또는 투명 영역의 면적이 줄어들기 때문에, 구동소자가 차지하는 영역을 줄여야 발광 영역 또는 투명 영역이 증가하여 발광 효율 혹은 투명도가 향상될 수 있다.In addition, in the case of a transparent display, as the area of the driving element increases, the area of the light emitting area or the transparent area decreases, so the area occupied by the driving element needs to be reduced to increase the light emitting area or the transparent area, so that the light emission efficiency or transparency can be improved. have.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 발광 영역 또는 투명 영역이 증가할 수 있는 유기전계발광표시장치를 제공하는 것을 그 기술적 과제로 한다.The present invention is to solve the above-mentioned problems, and it is a technical problem to provide an organic light emitting display device capable of increasing a light emitting area or a transparent area.

상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 유기전계발광표시장치는 기판; 상기 기판 상에 위치하고, 액티브층, 게이트 전극, 상기 액티브층과 연결되는 제 1 전극 및 제 2 전극을 포함하는 박막 트랜지스터; 서로 마주보며 정전용량을 생성하는 도전층 및 전압 전달층을 포함하는 스토리지 전극;을 포함하고, 상기 액티브층 및 상기 전압 전달층은 단일 컨택홀 내부에 위치하는 제 1 전극을 통해 연결되는 것을 특징으로 한다.An organic light emitting display device according to an aspect of the present invention for achieving the above object is a substrate; A thin film transistor positioned on the substrate and including an active layer, a gate electrode, and a first electrode and a second electrode connected to the active layer; And a storage electrode including a conductive layer and a voltage transfer layer that face each other to generate capacitance, and wherein the active layer and the voltage transfer layer are connected through a first electrode located inside a single contact hole. do.

상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 유기전계발광표시장치의 제조방법은 기판 상에 액티브층 및 게이트 전극을 형성하는 단계; 상기 기판 상에 도전층 및 전압 전달층 포함하는 스토리지 전극을 형성하는 단계; 상기 액티브층 및 상기 전압 전달층을 연결하는 컨택홀을 형성하는 단계; 및 상기 컨택홀 내부에 제 1 전극을 형성하여, 상기 액티브층 및 상기 전압 전달층을 연결하는 단계;를 포함한다.A method of manufacturing an organic light emitting display device according to an aspect of the present invention for achieving the above object includes forming an active layer and a gate electrode on a substrate; Forming a storage electrode including a conductive layer and a voltage transfer layer on the substrate; Forming a contact hole connecting the active layer and the voltage transfer layer; And forming a first electrode inside the contact hole to connect the active layer and the voltage transfer layer.

본 발명에 따르면, 도전층을 연결하는 컨택홀의 수를 줄여 구동소자 영역의 면적을 줄이고, 발광 영역 또는 투명 영역의 면적을 증가시킬 수 있는 효과가 있다.According to the present invention, it is possible to reduce the area of the driving element region by reducing the number of contact holes connecting the conductive layer, and increase the area of the light emitting region or the transparent region.

또한, 본 발명에 따르면, 유기전계발광표시장치의 발광 영역의 면적을 증가시켜 발광 효율을 향상시킬 수 있는 효과가 있다.In addition, according to the present invention, it is possible to increase the area of the light emitting area of the organic light emitting display device to improve the light emission efficiency.

또한, 본 발명에 따르면, 투명 유기전계발광표시장치의 투명 영역의 면적을 증가시켜 투명도를 향상시킬 수 있는 효과가 있다.In addition, according to the present invention, there is an effect that can improve the transparency by increasing the area of the transparent area of the transparent organic light emitting display device.

도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치를 도시한 단면도;
도 2는 도 1에 도시된 실시예에 따른 유기전계발광표시장치의 박막 트랜지스터와 스토리지 전극의 연결 구조를 도시한 단면도;
도 3 ~ 도 5는 본 발명의 다양한 실시예에 따른 유기전계발광표시장치의 박막 트랜지스터와 스토리지 전극의 연결 구조를 도시한 단면도; 및
도 6a ~ 6c는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 제조방법을 도시한 단면도.
1 is a cross-sectional view showing an organic light emitting display device according to an embodiment of the present invention;
FIG. 2 is a cross-sectional view showing a connection structure between a thin film transistor and a storage electrode of the organic light emitting display device according to the embodiment shown in FIG. 1;
3 to 5 are cross-sectional views showing a connection structure between a thin film transistor and a storage electrode of an organic light emitting display device according to various embodiments of the present invention; And
6A to 6C are cross-sectional views showing a method of manufacturing an organic light emitting display device according to an embodiment of the present invention.

이하, 첨부되는 도면들을 참고하여 본 발명의 실시예들에 대해 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 2는 본 발명의 일 실시예에 따른 유기전계발광표시장치를 도시한 단면도이다. 도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치가 개략적으로 도시되어 있으며, 도 2는 도 1의 실시예에서 박막 트랜지스터와 스토리지 전극의 연결 구조가 확대된 단면도이다.1 to 2 are cross-sectional views showing an organic light emitting display device according to an embodiment of the present invention. 1 is a schematic diagram of an organic light emitting display device according to an embodiment of the present invention, and FIG. 2 is an enlarged cross-sectional view of a connection structure between a thin film transistor and a storage electrode in the embodiment of FIG. 1.

먼저, 도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 유기전계발광표시장치는, 기판(110), 박막 트랜지스터(120), 스토리지 전극(130), 유기발광소자(160)을 포함하고, 이들 사이에 위치하는 다양한 절연층 등을 포함한다. 박막 트랜지스터(120)와 스토리지 전극(130)의 구성 요소 사이에는 제 1 절연층(125), 제 2 절연층(135) 및 제 3 절연층(140)이 위치하고, 박막 트랜지스터(120) 및 스토리지 전극(130) 상에는 유기발광소자(160)의 안정적인 형성을 위해 하부 요철을 평탄화시키는 평탄화층(150)이 위치한다. 평탄화층(150)도 박막 트랜지스터(120)와 유기발광소자(160)를 전기적으로 절연시키므로, 일종의 절연층으로 볼 수 있다.First, as illustrated in FIG. 1, an organic light emitting display device according to an exemplary embodiment of the present invention includes a substrate 110, a thin film transistor 120, a storage electrode 130, and an organic light emitting device 160. And various insulating layers or the like located between them. Between the components of the thin film transistor 120 and the storage electrode 130, the first insulating layer 125, the second insulating layer 135, and the third insulating layer 140 are located, and the thin film transistor 120 and the storage electrode The planarization layer 150 for planarizing the lower concavo-convex is positioned on the 130 for stable formation of the organic light emitting device 160. The planarization layer 150 also electrically insulates the thin film transistor 120 and the organic light emitting device 160, so it can be regarded as a kind of insulating layer.

박막 트랜지스터(120)와 스토리지 전극(130)은 화소의 구동소자를 구성하는 구성 요소 중 일부로, 도 1에서는 구동소자의 일부만 도시되었다. 또한, 박막 트랜지스터(120)와 유기발광소자(160)는 서로 연결되며, 특히 유기발광소자(160)의 화소 전극(161)과 연결되어 전압을 공급할 수 있다.The thin film transistor 120 and the storage electrode 130 are some of components constituting the driving element of the pixel, and only a part of the driving element is illustrated in FIG. 1. In addition, the thin film transistor 120 and the organic light emitting device 160 are connected to each other, and in particular, the pixel electrode 161 of the organic light emitting device 160 may be connected to supply a voltage.

먼저, 기판(110)은 유리(glass), 플라스틱(plastic) 및 금속(metal) 중 어느 하나를 포함할 수 있다. 또한, 기판(110)은 상기 물질 중 어느 하나가 포함되어, 구부러질 수 있는 플렉서블(flexible) 기판으로 구현될 수 있다. 상기 플라스틱은 폴리에테르술폰(Polyethersulphone; PES), 폴리아크릴레이트(Polyacrylate; PAR), 폴리에테르 이미드(Polyetherimide; PEI), 폴리에틸렌 나프탈레이트(Polyethyelenen Napthalate; PEN), 폴리에틸렌 테레프탈레이드(Polyethyelene Terepthalate; PET), 폴리페닐렌 설파이드(Polyphenylene Sulfide; PPS), 폴리아릴레이트(Polyallylate), 폴리이미드(Polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(Cellulose Acetate Propionate: CAP) 중 어느 하나일 수 있다.First, the substrate 110 may include any one of glass, plastic, and metal. In addition, the substrate 110 may include any one of the above materials, and may be embodied as a flexible substrate that can be bent. The plastics are polyethersulphone (PES), polyacrylate (PAR), polyetherimide (PEI), polyethylene naphthalate (PEN), polyethylene terephthalate (PET) , Polyphenylene Sulfide (PPS), Polyarylate, Polyimide, Polycarbonate (PC), Cellulose Tri Acetate (TAC), Cellulose Acetate Propionate (CAP) It can be either.

다음으로, 박막 트랜지스터(120)는 기판(110) 상에 위치하며, 액티브층(121), 게이트 전극(122), 제 1 전극(123) 및 제 2 전극(124)을 포함한다. 본 발명의 모든 도면에서 박막 트랜지스터(120)는 탑 게이트(top gate) 형식으로 도시되어 있으나, 박막 트랜지스터(120)는 이에 제한되지 않는다. 또한, 도 1에 도시된 박막 트랜지스터(120)는 유기발광소자(160)의 화소 전극(161)과 연결되는 구동 박막 트랜지스터일 수 있으며, 박막 트랜지스터(120)와 화소 전극(161) 사이에 박막 트랜지스터(120)와 화소 전극(161)을 연결하는 다른 회로 구성요소가 추가될 수도 있다.Next, the thin film transistor 120 is positioned on the substrate 110 and includes an active layer 121, a gate electrode 122, a first electrode 123 and a second electrode 124. In all drawings of the present invention, the thin film transistor 120 is illustrated in the form of a top gate, but the thin film transistor 120 is not limited thereto. In addition, the thin film transistor 120 illustrated in FIG. 1 may be a driving thin film transistor connected to the pixel electrode 161 of the organic light emitting device 160, and the thin film transistor between the thin film transistor 120 and the pixel electrode 161. Other circuit components connecting the 120 and the pixel electrode 161 may be added.

본 발명에서 박막 트랜지스터(120)는 도 1에 도시된 예에 국한되지 않고, 액티브층(121)이 게이트 전극(122) 상에 위치하는 바텀 게이트(bottom gate) 형식일 수도 있고, 게이트 전극(122)이 복수개인 더블 게이트(double gate) 형식일 수도 있으며, 액티브층(121)이 산화물인 산화물 박막 트랜지스터일 수도 있다. 즉, 박막 트랜지스터(120)는 본 발명의 도면에 도시된 탑 게이트(top gate) 형식뿐만 아니라 상기 부연 설명된 박막 트랜지스터의 형식을 포함하여 다양한 형식의 박막 트랜지스터가 적용될 수 있다.In the present invention, the thin film transistor 120 is not limited to the example shown in FIG. 1, and the active layer 121 may be a bottom gate type on the gate electrode 122 or a gate electrode 122 ) May be in the form of a double gate having plural numbers, or an oxide thin film transistor in which the active layer 121 is an oxide. That is, the thin film transistor 120 may be applied to various types of thin film transistors, including the top gate type shown in the drawings of the present invention, as well as the above described thin film transistor type.

본 발명에서는 도 1에 도시된 박막 트랜지스터(120)를 예를 들어 설명하도록 한다.In the present invention, the thin film transistor 120 illustrated in FIG. 1 will be described as an example.

먼저, 기판(110) 상에 액티브층(121)이 위치하고, 제 1 절연층(125)이 액티브층(121) 상에 위치한다. 제 1 절연층(125) 상의 액티브층(121)과 대응되는 영역에 게이트 전극(122)이 위치한다. 게이트 전극(122)은 신호를 전달받아, 신호가 전달되는 시간 동안 액티브층(121)에 전류를 흐르게 하는 역할을 한다. 더욱 구체적으로, 박막 트랜지스터(120)가 구동 박막 트랜지스터일 경우, 게이트 전극(122)이 전달받는 신호는 스위칭 박막 트랜지스터(미도시)로부터 게이트 신호에 따라 전달되는 데이터 신호일 수 있다.First, the active layer 121 is positioned on the substrate 110, and the first insulating layer 125 is positioned on the active layer 121. The gate electrode 122 is positioned in a region corresponding to the active layer 121 on the first insulating layer 125. The gate electrode 122 receives a signal and serves to flow a current through the active layer 121 during a time during which the signal is transmitted. More specifically, when the thin film transistor 120 is a driving thin film transistor, the signal received by the gate electrode 122 may be a data signal transmitted according to a gate signal from a switching thin film transistor (not shown).

상기 데이터 신호에 의해 액티브층(121)에 전류가 흐르게 되면, 전원 전압이 제 1 전극(123) 및 액티브층(121)을 거쳐 제 2 전극(124)으로 전달된 후, 제 2 전극(124)과 연결되어 있는 화소 전극(161)으로 공급된다. 박막 트랜지스터(120)가 P형일 경우, 제 1 전극(123) 및 제 2 전극(124)은 각각 소스 전극 및 드레인 전극일 수 있으며, 반대로 박막 트랜지스터(120)가 N형일 경우, 제 1 전극(123) 및 제 2 전극(124)은 각각 드레인 전극 및 소스 전극일 수 있다.When a current flows through the active layer 121 by the data signal, the power voltage is transferred to the second electrode 124 through the first electrode 123 and the active layer 121, and then the second electrode 124 It is supplied to the pixel electrode 161 connected to. When the thin film transistor 120 is P-type, the first electrode 123 and the second electrode 124 may be source and drain electrodes, respectively. Conversely, when the thin film transistor 120 is N-type, the first electrode 123 ) And the second electrode 124 may be a drain electrode and a source electrode, respectively.

다음으로, 스토리지 전극(130)은 도전층(131) 및 전압 전달층(132)을 포함한다. 도전층(131)과 전압 전달층(132)은 서로 마주보며 정전용량을 생성한다. 도전층(131)은 추가로 형성될 수 있으며, 충분한 정전용량 생성에 도움이 될 수있다. 전압 전달층(132)은 제 1 전극(123)과 연결되어 전원 전압(Vdd)을 공급받는다. 또한, 도전층(131)은 데이터 전압을 공급받는다. 이때, 전압 전달층(132)과 도전층(131) 간의 전위차만큼을 스토리지 전극(130)에 저장하여 한 프레임(frame) 동안 유기발광소자(160)의 발광을 유지시켜줄 수 있는 정전용량을 생성한다.Next, the storage electrode 130 includes a conductive layer 131 and a voltage transfer layer 132. The conductive layer 131 and the voltage transfer layer 132 face each other to generate capacitance. The conductive layer 131 may be further formed, and may assist in generating sufficient capacitance. The voltage transfer layer 132 is connected to the first electrode 123 to receive a power voltage Vdd. Further, the conductive layer 131 is supplied with a data voltage. At this time, the potential difference between the voltage transfer layer 132 and the conductive layer 131 is stored in the storage electrode 130 to generate an electrostatic capacity capable of maintaining the emission of the organic light emitting device 160 during one frame. .

또한, 도전층(131) 및 전압 전달층(132)은 박막 트랜지스터(120)를 구성하는 구성 요소인 액티브층(121), 게이트 전극(122), 제 1 전극(123) 및 제 2 전극(124)과 동일한 층에 위치할 수 있다. 구동소자의 다수의 배선들은 박막 트랜지스터(120)를 구성하는 구성 요소와 중첩되지 않도록 설계되어 동일한 층 상에 동시에 형성되어 공정의 효율성을 극대화할 수 있다.In addition, the conductive layer 131 and the voltage transfer layer 132 are active layers 121, gate electrodes 122, first electrodes 123, and second electrodes 124, which are components constituting the thin film transistor 120. ). The plurality of wirings of the driving element are designed not to overlap with the components constituting the thin film transistor 120 and are simultaneously formed on the same layer to maximize the efficiency of the process.

다음으로, 박막 트랜지스터(120) 상에 박막 트랜지스터(120)와 연결되는 유기발광소자(160)가 위치한다. 유기발광소자(160)는 화소 전극(161), 화소 전극(161) 상에 위치하는 유기 발광층(163) 및 유기 발광층(163) 상에 위치하는 공통 전극(164)을 포함한다. 유기발광소자(160)는 뱅크층(162)을 더 포함할 수 있다. 뱅크층(162)은 화소 전극(161) 상에 위치하며, 화소 전극(161)의 가장자리와 일부 중첩되어 발광 영역을 정의한다.Next, an organic light emitting device 160 connected to the thin film transistor 120 is positioned on the thin film transistor 120. The organic light emitting device 160 includes a pixel electrode 161, an organic emission layer 163 positioned on the pixel electrode 161, and a common electrode 164 positioned on the organic emission layer 163. The organic light emitting device 160 may further include a bank layer 162. The bank layer 162 is positioned on the pixel electrode 161 and partially overlaps with an edge of the pixel electrode 161 to define a light emitting area.

박막 트랜지스터(120)의 제 1 전극(123)은 전원 전압(미도시)과 같은 전압원과 연결될 수 있으며, 동시에, 액티브층(121) 및 전압 전달층(132)을 연결할 수 있다. 제 1 전극(123)을 통해 공급된 전압은 액티브층(121)에 형성되는 채널을 거쳐 제 2 전극(124)으로 전달된다. 제 2 전극(124)은 유기발광소자(160)의 화소 전극(161)과 연결되어, 유기발광소자(160)를 구동하는 전압을 전달한다. 제 2 전극(124)에도 전원 전압(미도시)가 연결되어 전압이 공급되며, 제 1 전극(123) 및 제 2 전극(124)의 전압차에 의해 유기 발광층(163)에 전류가 흐르며, 이 때 공급되는 전자(electron) 및 정공(hole)의 결합에 의해 생성되는 여기자(exciton)가 여기 상태(excited state)에서 기저 상태(ground state)로 천이되면서, 유기 발광층(163)에서 빛이 발광하게 된다.The first electrode 123 of the thin film transistor 120 may be connected to a voltage source such as a power supply voltage (not shown), and at the same time, the active layer 121 and the voltage transfer layer 132 may be connected. The voltage supplied through the first electrode 123 is transmitted to the second electrode 124 through a channel formed in the active layer 121. The second electrode 124 is connected to the pixel electrode 161 of the organic light emitting device 160 to transmit a voltage driving the organic light emitting device 160. A power voltage (not shown) is also connected to the second electrode 124 to supply a voltage, and a current flows through the organic light emitting layer 163 due to a voltage difference between the first electrode 123 and the second electrode 124. When the exciton generated by the combination of supplied electrons and holes transitions from the excited state to the ground state, the organic light emitting layer 163 emits light. do.

액티브층(121)과 전압 전달층(132)은 박막 트랜지스터(120)의 전극 중 하나인 제 1 전극(123)을 통해 연결되며, 제 1 전극(123)은 하나의 컨택홀(FCH) 내부에 위치하여, 액티브층(121)과 전압 전달층(132)을 연결하는 것이 특징이다. 제 1 전극(123)은 전원 전압 등 다른 배선에도 연결될 수 있다.The active layer 121 and the voltage transfer layer 132 are connected through a first electrode 123 which is one of the electrodes of the thin film transistor 120, and the first electrode 123 is inside one contact hole FCH. Located, it is characterized by connecting the active layer 121 and the voltage transfer layer 132. The first electrode 123 may be connected to other wiring such as a power voltage.

제 1 전극(123)은 복수의 컨택홀을 통해 액티브층(121)과 전압 전달층(132)을 연결할 수도 있지만, 단일 컨택홀(FCH)을 통해 다른 배선에도 연결되면서, 액티브층(121)과 전압 전달층(132)도 동시에 연결시킴으로써, 구동소자 내부의 배선 연결을 위한 컨택홀의 수를 줄여 구동소자의 면적을 줄일 수 있다. 구동소자의 면적이 줄어든 만큼, 발광 영역 또는 투명 영역을 증가시킬 수 있어, 발광 효율 및 투명도를 향상시킬 수 있는 장점이 있다.The first electrode 123 may connect the active layer 121 and the voltage transfer layer 132 through a plurality of contact holes, but is also connected to other wires through a single contact hole (FCH), and the active layer 121 By connecting the voltage transfer layer 132 at the same time, the number of contact holes for connecting wiring inside the driving element can be reduced to reduce the area of the driving element. As the area of the driving element is reduced, the light emitting area or the transparent area can be increased, and thus there is an advantage of improving light emission efficiency and transparency.

또한, 제 1 전극(123)은 투명 도전성 산화물층(미도시)을 포함할 수 있다. 상기 투명 도전성 산화물층(미도시)은 컨택홀(FCH) 내부의 표면에 증착되어, 액티브층(121)과 전압 전달층(132)과 접한다. 투명 도전성 산화물(transparent conductive oxide)은 특히 스퍼터링(sputtering) 방식으로 증착 시, 스텝 커버리지(step coverage)가 매우 뛰어나게 되어, 배선의 측면이나 하부면까지 증착될 수 있다. 따라서, 투명 도전성 산화물층(미도시)은 제 1 전극(123)이 액티브층(121)과 전압 전달층(132)과 더욱 안정적으로 컨택될 수 있도록 돕는다.In addition, the first electrode 123 may include a transparent conductive oxide layer (not shown). The transparent conductive oxide layer (not shown) is deposited on the surface of the contact hole (FCH) to contact the active layer 121 and the voltage transfer layer 132. Transparent conductive oxides (transparent conductive oxide), especially when deposited by a sputtering (sputtering) method, the step coverage (step coverage) is very excellent, it can be deposited on the side or bottom of the wiring. Therefore, the transparent conductive oxide layer (not shown) helps the first electrode 123 to more stably contact the active layer 121 and the voltage transfer layer 132.

제 1 전극(123)은 액티브층(121)과 전압 전달층(132)을 연결시키기 위해, 액티브층(121)과 전압 전달층(132) 중 어느 하나를 관통하여, 나머지 하나와 연결되는 것이 특징이다. 제 1 전극(123)이 위치하는 영역은 컨택홀(FCH)이 위치하는 영역과 동일하므로, 컨택홀(FCH)도 액티브층(121) 및 전압 전달층(132) 중 어느 하나를 관통하여 나머지 하나와 연결되도록 위치할 수 있다.In order to connect the active layer 121 and the voltage transfer layer 132, the first electrode 123 penetrates any one of the active layer 121 and the voltage transfer layer 132, and is connected to the other one. to be. Since the region where the first electrode 123 is located is the same as the region where the contact hole FCH is located, the contact hole FCH also penetrates any one of the active layer 121 and the voltage transfer layer 132 and the other one It can be positioned to connect with.

도 2에서 구체적으로, 박막 트랜지스터(120)는 탑 게이트(top gate) 형식이며, 액티브층(121)이 상대적으로 하부에 위치하므로, 제 1 전극(123)이 전압 전달층(132)을 관통하여 하부의 액티브층(121)의 표면에 연결될 수 있다. 마찬가지로, 컨택홀(FCH)은 전압 전달층(132)을 관통하여 액티브층(121)의 표면까지 위치할 수 있다. 즉, 컨택홀(FCH)은 제 1 절연층(125), 전압 전달층(132) 및 제 2 절연층(135)을 관통하여 액티브층(121)의 표면까지 위치할 수 있다.Specifically, in FIG. 2, the thin film transistor 120 is in the form of a top gate, and since the active layer 121 is positioned relatively lower, the first electrode 123 penetrates through the voltage transfer layer 132. It may be connected to the surface of the lower active layer 121. Likewise, the contact hole FCH may penetrate the voltage transmission layer 132 and may be located on the surface of the active layer 121. That is, the contact hole FCH may penetrate the first insulating layer 125, the voltage transmission layer 132, and the second insulating layer 135 to reach the surface of the active layer 121.

여기서, 전압 전달층(132)을 관통하여 액티브층(121)의 표면까지 위치하는 컨택홀(FCH)을 통해 제 1 전극(123)은 전압 전달층(132)과 측면 컨택하고, 액티브층(121)과 전면 컨택한다. 컨택홀(FCH)은 전압 전달층(132)을 관통하므로, 제 1 전극(123)과 전압 전달층(132)이 접할 수 있는 영역은 컨택홀(FCH) 형성 시, 식각된 전압 전달층(132)의 내부 측면이 될 수 있다. 또한, 컨택홀(FCH) 형성 시, 액티브층(121)은 식각되지 않고, 액티브층(121) 상에 위치한 제 1 절연층(125)까지 식각되므로, 제 1 전극(123)은 액티브층(121)의 전면과 접할 수 있다.Here, the first electrode 123 is in side contact with the voltage transfer layer 132 through a contact hole (FCH) positioned through the voltage transfer layer 132 to the surface of the active layer 121, and the active layer 121 ) And the front contact. Since the contact hole FCH penetrates the voltage transfer layer 132, an area where the first electrode 123 and the voltage transfer layer 132 may contact each other is etched when the contact hole FCH is formed. ). In addition, when forming the contact hole (FCH), the active layer 121 is not etched, but is also etched to the first insulating layer 125 located on the active layer 121, so the first electrode 123 is the active layer 121 ).

도 3 내지 도 5는 다양한 실시예에 따른 유기전계발광표시장치의 박막 트랜지스터(120)와 스토리지 전극(130)의 연결 구조를 도시한 단면도이다.3 to 5 are cross-sectional views illustrating a connection structure between the thin film transistor 120 and the storage electrode 130 of the organic light emitting display device according to various embodiments.

먼저, 도 3에는 제 1 전극(123)이 전압 전달층(132)을 관통하고, 액티브층(121)의 일부 영역까지 연장되는 것으로 도시되어 있다. 마찬가지로 컨택홀(FCH)은 전압 전달층(132)을 관통하고 액티브층(121)의 일부 영역까지 연장되어 형성될 수 있다. 여기서, 컨택홀(FCH)은 제 1 절연층(125), 전압 전달층(132) 및 제 2 절연층(135)을 관통하고, 액티브층(121)의 일부 식각된 영역까지 연장될 수 있다.First, FIG. 3 illustrates that the first electrode 123 penetrates the voltage transfer layer 132 and extends to a portion of the active layer 121. Similarly, the contact hole FCH may be formed to penetrate the voltage transmission layer 132 and extend to a portion of the active layer 121. Here, the contact hole FCH may penetrate the first insulating layer 125, the voltage transmission layer 132, and the second insulating layer 135 and extend to some etched regions of the active layer 121.

전압 전달층(132)을 관통하여 액티브층(121)의 일부 영역까지 연장된 컨택홀(FCH)을 통해 제 1 전극(123)은 전압 전달층(132)과 측면 컨택하고, 액티브층(121)의 내부 식각된 영역에 컨택한다. 컨택홀(FCH)은 전압 전달층(132)을 관통하므로, 제 1 전극(123)과 전압 전달층(132)이 접할 수 있는 영역은 컨택홀(FCH) 형성 시, 식각된 전압 전달층(132)의 내부 측면이 될 수 있다. 또한, 컨택홀(FCH) 형성 시, 액티브층(121)의 일부가 식각되므로, 제 1 전극(123)은 액티브층(121)의 식각된 내부 영역과 접할 수 있다.The first electrode 123 is in side contact with the voltage transfer layer 132 through a contact hole (FCH) extending through a portion of the active layer 121 through the voltage transfer layer 132, and the active layer 121 Contacts the internal etched area of the. Since the contact hole FCH penetrates the voltage transfer layer 132, an area where the first electrode 123 and the voltage transfer layer 132 may contact each other is etched when the contact hole FCH is formed. ). In addition, when forming the contact hole FCH, since a part of the active layer 121 is etched, the first electrode 123 may contact the etched inner region of the active layer 121.

도 4에는 제 1 전극(123)이 전압 전달층(132) 및 액티브층(121)을 모두 관통하는 것으로 도시되어 있다. 따라서, 컨택홀(FCH)도 전압 전달층(132) 및 액티브층(121)을 모두 관통한다. 컨택홀(FCH)은 제 1 절연층(125), 전압 전달층(132) 및 제 2 절연층(135) 및 액티브층(121) 모두를 관통할 수 있다.In FIG. 4, the first electrode 123 is shown to penetrate both the voltage transfer layer 132 and the active layer 121. Therefore, the contact hole FCH also penetrates both the voltage transfer layer 132 and the active layer 121. The contact hole FCH may penetrate through both the first insulating layer 125, the voltage transmitting layer 132, and the second insulating layer 135 and the active layer 121.

전압 전달층(132) 및 액티브층(121)을 모두 관통하는 컨택홀(FCH)을 통해 제 1 전극(123)은 전압 전달층(132) 및 액티브층(121)과 모두 측면 컨택할 수 있다. 컨택홀(FCH)은 전압 전달층(132) 및 액티브층(121)을 모두 관통하므로, 제 1 전극(123)이 전압 전달층(132) 및 액티브층(121)과 접할 수 있는 영역은 컨택홀(FCH) 형성 시, 식각된 전압 전달층(132) 및 액티브층(121)의 내부 측면이 될 수 있다.The first electrode 123 may make side contact with both the voltage transfer layer 132 and the active layer 121 through a contact hole FCH passing through both the voltage transfer layer 132 and the active layer 121. Since the contact hole FCH penetrates both the voltage transfer layer 132 and the active layer 121, a region where the first electrode 123 can contact the voltage transfer layer 132 and the active layer 121 is a contact hole When forming the (FCH), the etched voltage transfer layer 132 and the active layer 121 may be internal side surfaces.

도 5에는 제 1 전극(123)과 전압 전달층(132) 간의 컨택 영역의 면적 및 제 1 전극(123)과 액티브층(121) 간의 컨택 영역의 면적이 더욱 커질 수 있는 실시예를 도시하고 있다. 컨택홀(FCH) 형성 시 실시하는 식각 공정에 BOE(Buffered Oxide Etch) 방식의 식각 공정을 추가적으로 진행하면 컨택 영역이 더욱 확장될 수 있다.5 illustrates an embodiment in which the area of the contact region between the first electrode 123 and the voltage transfer layer 132 and the area of the contact region between the first electrode 123 and the active layer 121 can be further increased. . The contact region may be further extended by additionally performing a BOE (Buffered Oxide Etch) type etching process in addition to an etching process performed when forming a contact hole (FCH).

BOE 방식의 식각 공정은 불화 암모늄(NH4F)이나 불산(HF) 등을 포함한 식각액(etchant)을 사용하는 습식 식각 방법 중 하나이다. 특히, 불산(HF)의 경우, 식각 공정 시, 빠른 속도로 실리콘 산화물을 식각할 수 있는 장점이 있어, BOE 방식의 식각 공정을 추가 실시하면, 실리콘 산화물을 포함하는 제 1 절연층(125) 및 제 2 절연층(135)의 일부를 다른 영역보다 더 많이 식각할 수 있다.The BOE-type etching process is one of wet etching methods using an etchant containing ammonium fluoride (NH4F) or hydrofluoric acid (HF). In particular, in the case of hydrofluoric acid (HF), during the etching process, there is an advantage that the silicon oxide can be etched at a rapid rate, and when the BOE type etching process is additionally performed, the first insulating layer 125 including silicon oxide and A portion of the second insulating layer 135 may be etched more than other regions.

따라서, 제 1 절연층(125), 전압 전달층(132) 및 제 2 절연층(135)을 1차 식각하고, 이후 BOE 식각 공정을 진행함으로써, 액티브층(121) 및 전압 전달층(132)과 각각 접하는 제 1 절연층(125) 및 제 2 절연층(135)의 하부를 다른 영역보다 더 식각할 수 있다. 이로써, 제 1 전극(123)과 액티브층(121) 간의 컨택 영역의 면적 및 제 1 전극(123)과 전압 전달층(132) 간의 컨택 영역의 면적을 더 증가시킬 수 있어, 측면 컨택 안정성을 향상시킬 수 있다.Accordingly, the first insulating layer 125, the voltage transmitting layer 132, and the second insulating layer 135 are first etched, and then the BOE etching process is performed, so that the active layer 121 and the voltage transmitting layer 132 are etched. The lower portions of the first insulating layer 125 and the second insulating layer 135 that are in contact with each other may be etched more than other regions. Accordingly, the area of the contact area between the first electrode 123 and the active layer 121 and the area of the contact area between the first electrode 123 and the voltage transfer layer 132 can be further increased, thereby improving side contact stability. I can do it.

도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 유기전계발광표시장치의 제조방법을 도시한 단면도이다.6A to 6C are cross-sectional views illustrating a method of manufacturing an organic light emitting display device according to an embodiment of the present invention.

먼저, 도 6a에 도시된 바와 같이, 기판(110) 상에 박막 트랜지스터(120)의 액티브층(121)을 형성한다. 액티브층(121)을 형성하기 전에, 기판(110) 상에 버퍼층(미도시)을 더 형성할 수 있다. 또한, 액티브층(121)과 동시에 스토리지 전극(130)의 도전층(131)을 형성할 수 있다. 액티브층(121)은 반도체 물질로 형성되며, 도핑(dopping)된 부분만 도전성을 갖기 때문에, 액티브층(121)과 동시에 형성된 도전층(131)은 도핑되어 도전성을 가질 수 있다.First, as shown in FIG. 6A, the active layer 121 of the thin film transistor 120 is formed on the substrate 110. Before forming the active layer 121, a buffer layer (not shown) may be further formed on the substrate 110. In addition, the conductive layer 131 of the storage electrode 130 may be formed simultaneously with the active layer 121. Since the active layer 121 is formed of a semiconductor material and only the doped portion has conductivity, the conductive layer 131 formed simultaneously with the active layer 121 may be doped to have conductivity.

액티브층(121)과 도전층(131)이 동시에 형성되는 것은 하나의 실시예에 불과하며, 이에 제한되지 않고 도전층(131)은 액티브층(121)과 별도로 형성될 수도 있다.The formation of the active layer 121 and the conductive layer 131 at the same time is only one embodiment, and is not limited thereto, and the conductive layer 131 may be formed separately from the active layer 121.

그 다음으로, 액티브층(121) 및 도전층(131) 상에 제 1 절연층(125)을 형성한다. 제 1 절연층(125)은 일반적인 절연층 형성 물질로 형성될 수 있으며, 대표적으로 실리콘 산화물(SiOx)나 실리콘 질화물(SiNx) 등이 있으나, 이에 제한되지 않는다.Next, the first insulating layer 125 is formed on the active layer 121 and the conductive layer 131. The first insulating layer 125 may be formed of a general insulating layer forming material, and typically includes silicon oxide (SiOx) or silicon nitride (SiNx), but is not limited thereto.

그 다음으로, 액티브층(121)과 대응되는 영역에 게이트 전극(122)을 형성한다. 게이트 전극(122)도 액티브층(121)과 마찬가지로, 전압 전달층(132)과 동시에 형성될 수 있다. 그러나, 이에 제한되지 않고, 게이트 전극(122)과 전압 전달층(132)은 별도로 형성될 수도 있다. 따라서, 스토리지 전극(130)은 기판(110) 상에 박막 트랜지스터(120)와 동시에 혹은 별도로 형성될 수 있다. 스토리지 전극(130)은 도전층(131) 및 전압 전달층(132)을 포함할 수 있다.Next, the gate electrode 122 is formed in a region corresponding to the active layer 121. The gate electrode 122 may be formed simultaneously with the voltage transfer layer 132 like the active layer 121. However, the present invention is not limited thereto, and the gate electrode 122 and the voltage transfer layer 132 may be formed separately. Therefore, the storage electrode 130 may be formed on the substrate 110 simultaneously or separately with the thin film transistor 120. The storage electrode 130 may include a conductive layer 131 and a voltage transfer layer 132.

다음으로, 게이트 전극(122) 및 도전층(131) 상에 제 2 절연층(135)을 형성하고, 패터닝하여 컨택홀(FCH, SCH)을 형성한다. 컨택홀(FCH)은 제 2 절연층(135), 전압 전달층(132) 및 제 1 절연층(125)이 식각되어 형성되며, 액티브층(121)을 노출시킬 수 있다. 또는, 액티브층(121)의 일부나 액티브층(121)이 관통되도록 식각되어 컨택홀(FCH)이 형성될 수도 있다. 즉, 컨택홀(FCH)은 액티브층(121) 및 전압 전달층(132)을 연결한다. 컨택홀(FCH)이 액티브층(121) 및 전압 전달층(132)을 연결하도록, 컨택홀(FCH)은 액티브층(121) 및 전압 전달층(132) 중 어느 하나를 관통할 수 있다. 도 6a에서는 컨택홀(FCH)이 전압 전달층(132)을 관통하고 있으나, 박막 트랜지스터(120)의 방식 변경되어 액티브층(121)이 전압 전달층(132) 보다 상부에 형성될 경우에는, 액티브층(121)이 컨택홀(FCH)에 의해 관통될 수 있다.Next, the second insulating layer 135 is formed on the gate electrode 122 and the conductive layer 131 and is patterned to form contact holes FCH and SCH. The contact hole FCH is formed by etching the second insulating layer 135, the voltage transmitting layer 132, and the first insulating layer 125, and exposing the active layer 121. Alternatively, a contact hole FCH may be formed by etching a portion of the active layer 121 or the active layer 121 to penetrate therethrough. That is, the contact hole FCH connects the active layer 121 and the voltage transfer layer 132. The contact hole FCH may penetrate any one of the active layer 121 and the voltage transfer layer 132 so that the contact hole FCH connects the active layer 121 and the voltage transfer layer 132. In FIG. 6A, the contact hole FCH penetrates the voltage transfer layer 132, but when the method of the thin film transistor 120 is changed and the active layer 121 is formed above the voltage transfer layer 132, it is active. The layer 121 may be penetrated by a contact hole (FCH).

컨택홀(SCH)은 제 2 절연층(135) 및 제 1 절연층(125)이 식각되어 형성되며, 액티브층(121)을 노출시킬 수 있다. 컨택홀(FCH, SCH)은 포토리소그래피(photolithography) 공정을 통해 형성할 수 있으며, 제 2 절연층(135) 상에 감광층(미도시)을 도포한 후, 노광 공정(exposure)를 거쳐, 식각할 영역에 대응되는 감광층(미도시)을 제거한다. 이후, 식각 공정(etch)을 통해, 제거된 감광층(미도시)에 의해 노출된 영역에 컨택홀(FCH, SCH)을 형성하는데, 본 발명에서는 건식 식각(dry etch)를 이용하여 1차 식각 공정을 진행한다. 상기 건식 식각은 제 1 절연층(125) 및 제 2 절연층(135)을 식각할 수 있는 식각물질(etchant)를 사용할 수 있다.The contact hole SCH is formed by etching the second insulating layer 135 and the first insulating layer 125, and may expose the active layer 121. The contact holes (FCH, SCH) may be formed through a photolithography process, and after applying a photosensitive layer (not shown) on the second insulating layer 135, an exposure process (exposure) is performed and etching is performed. The photosensitive layer (not shown) corresponding to the region to be removed is removed. Then, through the etching process (etch), to form a contact hole (FCH, SCH) in the area exposed by the removed photosensitive layer (not shown), in the present invention, the primary etching using dry etching (dry etch) The process proceeds. For the dry etching, an etchant capable of etching the first insulating layer 125 and the second insulating layer 135 may be used.

특히, 제 1 전극(123)이 배치되는 컨택홀(FCH)을 형성하는 것까지 고려한다면, 1차 식각 공정은 제 1 절연층(125), 제 2 절연층(135) 및 전압 전달층(132)까지 동시에 식각할 수 있는 식각 물질을 이용하여야 한다. 액티브층(121)의 일부나 액티브층(121)이 관통되도록 식각되어 컨택홀(FCH)이 형성된다면, 1차 식각 공정에서 사용되는 식각 물질은 제 1 절연층(125), 제 2 절연층(135), 전압 전달층(132) 및 액티브층(121)까지 동시에 식각할 수 있어야 한다.In particular, when considering even forming a contact hole (FCH) in which the first electrode 123 is disposed, the primary etching process includes the first insulating layer 125, the second insulating layer 135, and the voltage transmitting layer 132. ) Must use an etchant that can etch simultaneously. If a part of the active layer 121 or the active layer 121 is etched to form a contact hole (FCH), the etch material used in the primary etching process includes the first insulating layer 125 and the second insulating layer ( 135), the voltage transfer layer 132 and the active layer 121 must be etched simultaneously.

또는, 제 1 절연층(125) 및 제 2 절연층(135)을 식각하는 식각 물질, 전압 전달층(132)을 식각하는 식각 물질을 각각 사용하여 1차 식각 공정을 진행함으로써, 제 1 절연층(125), 전압 전달층(132) 및 제 2 절연층(135)을 순차적으로 식각할 수 있다. 마찬가지로, 액티브층(121)의 일부나 액티브층(121)이 관통되도록 식각되어 컨택홀(FCH)이 형성된다면, 제 1 절연층(125), 제 2 절연층(135), 전압 전달층(132) 및 액티브층(121)을 식각하는 식각 물질을 각각 사용하여 1차 식각 공정을 진행함으로써, 제 1 절연층(125), 전압 전달층(132), 제 2 절연층(135), 액티브층(121)을 순차적으로 식각할 수 있다.Alternatively, the first insulating layer is performed by performing a primary etching process using an etch material for etching the first insulating layer 125 and the second insulating layer 135 and an etch material for etching the voltage transfer layer 132, respectively. (125), the voltage transfer layer 132 and the second insulating layer 135 may be sequentially etched. Similarly, if a contact hole (FCH) is formed by etching a portion of the active layer 121 or through the active layer 121, the first insulating layer 125, the second insulating layer 135, and the voltage transmitting layer 132 ) And the first etching process by using an etching material for etching the active layer 121, respectively, the first insulating layer 125, the voltage transfer layer 132, the second insulating layer 135, the active layer ( 121) may be etched sequentially.

도 6a에 도시되지는 않았지만, 도 5에 도시된 실시예의 구현을 위해 2차 식각 공정을 진행할 수 있다. 2차 식각 공정은 제 1 전극(123)이 액티브층(121) 및 전압 전달층(132)과 컨택되는 면적을 넓혀 보다 안정적인 컨택을 유도하기 위해 실시될 수 있다. 2차 식각 공정은 BOE(Buffered Oxide Etch) 방식으로 진행될 수 있으며, BOE 방식의 식각 공정은 불화 암모늄(NH4F)이나 불산(HF) 등을 포함한 식각액(etchant)을 사용하는 습식 식각 방법 중 하나이다.Although not illustrated in FIG. 6A, a second etching process may be performed to implement the embodiment illustrated in FIG. 5. The secondary etching process may be performed to induce a more stable contact by increasing an area in which the first electrode 123 contacts the active layer 121 and the voltage transfer layer 132. The secondary etching process may be performed using a buffered oxide etching (BOE) method, and the etching process using the BOE method is one of wet etching methods using an etchant containing ammonium fluoride (NH4F) or hydrofluoric acid (HF).

즉, 1차 식각 공정인 건식 식각 공정 이후, 불화 암모늄(NH4F)이나 불산(HF) 등을 포함한 식각액(etchant)을 사용하는 습식 식각을 통해 2차 식각 공정을 진행할 수 있다. 상기 2차 식각 공정을 통해 제 1 절연층(125) 및 제 2 절연층(135)이 액티브층(121) 및 전압 전달층(132)의 경계 영역에서 더 많이 식각되어, 제 1 전극(123)이 액티브층(121) 및 전압 전달층(132)과의 컨택되는 영역의 면적을 증가시킬 수 있는 장점이 있다.That is, after the dry etching process, which is the primary etching process, the secondary etching process may be performed through wet etching using an etchant containing ammonium fluoride (NH 4 F) or hydrofluoric acid (HF). Through the second etching process, the first insulating layer 125 and the second insulating layer 135 are more etched in the boundary regions of the active layer 121 and the voltage transfer layer 132, so that the first electrode 123 The active layer 121 and the voltage transfer layer 132 have an advantage of increasing the area of the contact area.

따라서, 1차 식각 공정인 건식 식각을 통해 상기 액티브층 및 상기 전압 전달층 중 적어도 하나를 식각하고, 이후, 2차 식각 공정인 BOE 식각 공정을 진행할 수 있다.Accordingly, at least one of the active layer and the voltage transfer layer may be etched through dry etching, which is a primary etching process, and then a BOE etching process, which is a secondary etching process, may be performed.

다음으로, 컨택홀(FCH) 내부에 제 1 전극(123)을 형성하여 액티브층(121) 및 전압 전달층(132)을 연결하며, 컨택홀(SCH) 내부에 액티브층(121)과 연결되는 제 2 전극(124)을 형성한다. 상기와 같이 제 1 전극(123) 및 제 2 전극(124)을 형성하여 박막 트랜지스터(120)의 형성을 완료하고, 박막 트랜지스터(120) 상에 제 3 절연층(140)을 형성한다.Next, the first electrode 123 is formed inside the contact hole FCH to connect the active layer 121 and the voltage transfer layer 132, and is connected to the active layer 121 inside the contact hole SCH. The second electrode 124 is formed. As described above, the first electrode 123 and the second electrode 124 are formed to complete the formation of the thin film transistor 120, and the third insulating layer 140 is formed on the thin film transistor 120.

제 3 절연층(140) 상에는 평탄화층(150)이 형성되고, 평탄화층(150) 상에 유기발광소자(160)가 형성될 수 있다. 유기발광소자(160)는 화소 전극(161), 뱅크층(162), 유기 발광층(163) 및 공통 전극(164)을 포함한다.The planarization layer 150 may be formed on the third insulating layer 140, and the organic light emitting device 160 may be formed on the planarization layer 150. The organic light emitting device 160 includes a pixel electrode 161, a bank layer 162, an organic light emitting layer 163 and a common electrode 164.

평탄화층(150) 및 제 3 절연층(140)을 식각하여, 제 2 전극(124)을 노출시킴으로써, 화소 전극(161) 형성 시, 화소 전극(161)이 제 2 전극(124)에 연결될 수 있다. 화소 전극(161) 상에 화소 전극(161)의 가장자리와 중첩되는 뱅크층(162)을 형성하여 유기 발광층(163) 및 화소 전극(161)이 접하는 영역을 한정하여, 발광 영역을 정의할 수 있다.When the pixel electrode 161 is formed by etching the planarization layer 150 and the third insulating layer 140 to expose the second electrode 124, the pixel electrode 161 may be connected to the second electrode 124. have. A bank layer 162 overlapping the edge of the pixel electrode 161 is formed on the pixel electrode 161 to define a region where the organic emission layer 163 and the pixel electrode 161 contact each other, thereby defining a light emission region. .

이후, 제 1 전극(123) 및 뱅크층(162) 상에 유기 발광층(163)을 형성하고, 유기 발광층(163) 상에 공통 전극(164)을 형성할 수 있다.Thereafter, the organic emission layer 163 may be formed on the first electrode 123 and the bank layer 162, and the common electrode 164 may be formed on the organic emission layer 163.

상기와 같이 액티브층(121) 및 전압 전달층(132)과 같은 도전 배선을 제 1 전극(123)과 같은 단일 연결부재를 통해 연결하여, 배선을 연결하는 컨택홀의 수를 줄여 구동소자 영역의 면적을 줄이고, 발광 영역의 면적을 증가시킬 수 있는 효과가 있으며, 이에 따라, 유기전계발광표시장치의 발광 영역의 면적을 증가시켜 발광 효율을 향상시킬 수 있는 효과가 있다. 또한, 본 발명이 투명 디스플레이에 적용될 경우, 구동소자 영역의 면적을 줄이고 투명 영역의 면적을 증가시켜 투명도를 향상시킬 수 있는 효과가 있다.As described above, the conductive wires such as the active layer 121 and the voltage transfer layer 132 are connected through a single connecting member such as the first electrode 123, thereby reducing the number of contact holes connecting the wires to reduce the area of the driving element region. It is possible to reduce and increase the area of the light emitting area, and accordingly, increase the area of the light emitting area of the organic light emitting display device, thereby improving light emission efficiency. In addition, when the present invention is applied to a transparent display, there is an effect of improving the transparency by reducing the area of the driving element region and increasing the area of the transparent region.

본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.Those skilled in the art to which the present invention pertains will understand that the above-described present invention can be implemented in other specific forms without changing its technical spirit or essential features.

그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The scope of the present invention is indicated by the following claims rather than the above detailed description, and it should be interpreted that all changes or modifications derived from the meaning and scope of the claims and equivalent concepts are included in the scope of the present invention. do.

110: 기판 120: 박막 트랜지스터
121: 액티브층 122: 게이트 전극
123: 제 1 전극 124: 제 2 전극
125: 제 1 절연층 130: 스토리지 전극
131: 도전층 132: 전압 전달층
135: 제 2 절연층 140: 제 3 절연층
150: 평탄화층 160: 유기발광소자
110: substrate 120: thin film transistor
121: active layer 122: gate electrode
123: first electrode 124: second electrode
125: first insulating layer 130: storage electrode
131: conductive layer 132: voltage transfer layer
135: second insulating layer 140: third insulating layer
150: planarization layer 160: organic light emitting device

Claims (16)

삭제delete 삭제delete 기판;
상기 기판 상에 위치하고, 액티브층, 게이트 전극, 상기 액티브층과 연결되는 제 1 전극 및 제 2 전극을 포함하는 박막 트랜지스터; 및
서로 마주보며 정전용량을 생성하는 도전층 및 전압 전달층을 포함하는 스토리지 전극;을 포함하고,
상기 액티브층 및 상기 전압 전달층은 컨택홀 내부에 위치하는 제 1 전극을 통해 연결되며,
상기 컨택홀은 상기 액티브층 및 상기 전압 전달층 중 어느 하나를 관통하고, 나머지 하나의 표면까지 위치하는 것을 특징으로 하는 유기전계발광표시장치.
Board;
A thin film transistor positioned on the substrate and including an active layer, a gate electrode, and a first electrode and a second electrode connected to the active layer; And
It includes; a storage electrode including a conductive layer and a voltage transfer layer that face each other to generate capacitance;
The active layer and the voltage transfer layer are connected through a first electrode located inside the contact hole,
The contact hole penetrates any one of the active layer and the voltage transfer layer, and the organic electroluminescent display device is characterized in that it is located up to the other surface.
기판;
상기 기판 상에 위치하고, 액티브층, 게이트 전극, 상기 액티브층과 연결되는 제 1 전극 및 제 2 전극을 포함하는 박막 트랜지스터; 및
서로 마주보며 정전용량을 생성하는 도전층 및 전압 전달층을 포함하는 스토리지 전극;을 포함하고,
상기 액티브층 및 상기 전압 전달층은 컨택홀 내부에 위치하는 제 1 전극을 통해 연결되며,
상기 컨택홀은 상기 액티브층 및 상기 전압 전달층 중 어느 하나를 관통하고, 나머지 하나의 일부 영역까지 연장되는 것을 특징으로 하는 유기전계발광표시장치.
Board;
A thin film transistor positioned on the substrate and including an active layer, a gate electrode, and a first electrode and a second electrode connected to the active layer; And
It includes; a storage electrode including a conductive layer and a voltage transfer layer that face each other to generate capacitance;
The active layer and the voltage transfer layer are connected through a first electrode located inside the contact hole,
The contact hole penetrates any one of the active layer and the voltage transfer layer, and extends to a portion of the other one.
기판;
상기 기판 상에 위치하고, 액티브층, 게이트 전극, 상기 액티브층과 연결되는 제 1 전극 및 제 2 전극을 포함하는 박막 트랜지스터; 및
서로 마주보며 정전용량을 생성하는 도전층 및 전압 전달층을 포함하는 스토리지 전극;을 포함하고,
상기 액티브층 및 상기 전압 전달층은 컨택홀 내부에 위치하는 제 1 전극을 통해 연결되며,
상기 컨택홀은 상기 액티브층 및 상기 전압 전달층을 모두 관통하는 것을 특징으로 하는 유기전계발광표시장치.
Board;
A thin film transistor positioned on the substrate and including an active layer, a gate electrode, and a first electrode and a second electrode connected to the active layer; And
It includes; a storage electrode including a conductive layer and a voltage transfer layer that face each other to generate capacitance;
The active layer and the voltage transfer layer are connected through a first electrode located inside the contact hole,
The contact hole penetrates both the active layer and the voltage transfer layer.
제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 도전층 및 상기 전압 전달층 중 어느 하나는 상기 액티브층 및 상기 게이트 전극 중 어느 하나와 동일층에 위치하는 유기전계발광표시장치.
The method according to any one of claims 3 to 5,
Any one of the conductive layer and the voltage transfer layer is an organic light emitting display device positioned on the same layer as any one of the active layer and the gate electrode.
제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 유기전계발광표시장치는 상기 박막 트랜지스터 상에 위치하는 유기발광소자를 더 포함하고,
상기 유기발광소자는,
상기 제 2 전극과 연결되는 화소 전극;
상기 화소 전극 상에 위치하는 유기 발광층; 및
상기 유기 발광층 상에 위치하는 공통 전극;을 포함하는 유기전계발광표시장치.
The method according to any one of claims 3 to 5,
The organic light emitting display device further includes an organic light emitting device positioned on the thin film transistor,
The organic light emitting device,
A pixel electrode connected to the second electrode;
An organic emission layer on the pixel electrode; And
An organic electroluminescent display device comprising a; common electrode located on the organic light emitting layer.
기판 상에 액티브층 및 도전층을 형성하는 단계;
상기 액티브층 및 상기 도전층을 덮는 제 1 절연층 상에, 상기 액티브층과 대응되는 게이트 전극 및 상기 도전층과 대응되는 전압 전달층을 형성하는 단계;
상기 게이트 전극 및 상기 전압 전달층을 덮는 제 2 절연층을 형성하는 단계;
상기 제 2 절연층, 상기 전압 전달층 및 상기 제 1 절연층을 관통하고 상기 액티브층의 표면까지 위치하며 상기 액티브층의 일부에 대응하는 컨택홀을 형성하는 단계; 및
상기 제 2 절연층 상에 상기 컨택홀을 통해 상기 액티브층 및 상기 전압 전달층에 접하는 제 1 전극을 형성하는 단계;를 포함하는 유기전계발광표시장치의 제조방법.
Forming an active layer and a conductive layer on the substrate;
Forming a gate electrode corresponding to the active layer and a voltage transfer layer corresponding to the conductive layer on the active layer and the first insulating layer covering the conductive layer;
Forming a second insulating layer covering the gate electrode and the voltage transfer layer;
Forming a contact hole penetrating the second insulating layer, the voltage transfer layer, and the first insulating layer, and reaching a surface of the active layer and corresponding to a portion of the active layer; And
And forming a first electrode in contact with the active layer and the voltage transfer layer through the contact hole on the second insulating layer.
삭제delete 삭제delete 삭제delete 기판 상에 액티브층 및 도전층을 형성하는 단계;
상기 액티브층 및 상기 도전층을 덮는 제 1 절연층 상에, 상기 액티브층과 대응되는 게이트 전극 및 상기 도전층과 대응되는 전압 전달층을 형성하는 단계;
상기 게이트 전극 및 상기 전압 전달층을 덮는 제 2 절연층을 형성하는 단계;
상기 제 2 절연층, 상기 전압 전달층 및 상기 제 1 절연층을 관통하고 상기 액티브층의 적어도 일부 영역까지 연장되는 컨택홀을 형성하는 단계; 및
상기 제 2 절연층 상에 상기 컨택홀을 통해 상기 액티브층 및 상기 전압 전달층에 접하는 제 1 전극을 형성하는 단계;를 포함하는 유기전계발광표시장치의 제조방법.
Forming an active layer and a conductive layer on the substrate;
Forming a gate electrode corresponding to the active layer and a voltage transfer layer corresponding to the conductive layer on the active layer and the first insulating layer covering the conductive layer;
Forming a second insulating layer covering the gate electrode and the voltage transfer layer;
Forming a contact hole penetrating the second insulating layer, the voltage transfer layer, and the first insulating layer and extending to at least a portion of the active layer; And
And forming a first electrode in contact with the active layer and the voltage transfer layer through the contact hole on the second insulating layer.
기판 상에 액티브층 및 도전층을 형성하는 단계;
상기 액티브층 및 상기 도전층을 덮는 제 1 절연층 상에, 상기 액티브층과 대응되는 게이트 전극 및 상기 도전층과 대응되는 전압 전달층을 형성하는 단계;
상기 게이트 전극 및 상기 전압 전달층을 덮는 제 2 절연층을 형성하는 단계;
상기 제 2 절연층, 상기 전압 전달층, 상기 제 1 절연층 및 상기 액티브층을 관통하는 컨택홀을 형성하는 단계; 및
상기 제 2 절연층 상에 상기 컨택홀을 통해 상기 액티브층 및 상기 전압 전달층에 접하는 제 1 전극을 형성하는 단계;를 포함하는 유기전계발광표시장치의 제조방법.
Forming an active layer and a conductive layer on the substrate;
Forming a gate electrode corresponding to the active layer and a voltage transfer layer corresponding to the conductive layer on the active layer and the first insulating layer covering the conductive layer;
Forming a second insulating layer covering the gate electrode and the voltage transfer layer;
Forming contact holes penetrating the second insulating layer, the voltage transmitting layer, the first insulating layer, and the active layer; And
And forming a first electrode in contact with the active layer and the voltage transfer layer through the contact hole on the second insulating layer.
제 8 항, 제 12 항 및 제 13 항 중 어느 한 항에 있어서,
상기 컨택홀을 형성하는 단계는 건식 식각 공정으로 진행되는 유기전계발광표시장치의 제조방법.
The method according to any one of claims 8, 12 and 13,
The forming of the contact hole is a method of manufacturing an organic light emitting display device that is performed by a dry etching process.
제 8 항, 제 12 항 및 제 13 항 중 어느 한 항에 있어서,
상기 컨택홀을 형성하는 단계는 BOE 식각 공정으로 진행되는 유기전계발광표시장치의 제조방법.
The method according to any one of claims 8, 12 and 13,
The forming of the contact hole is a method of manufacturing an organic light emitting display device performed by a BOE etching process.
제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 제 1 전극은 투명 도전성 산화물층을 포함하고,
상기 투명 도전성 산화물층이 상기 컨택홀 내부에서 상기 액티브층 및 상기 전압 전달층과 접하는 유기전계발광표시장치.
The method according to any one of claims 3 to 5,
The first electrode includes a transparent conductive oxide layer,
An organic electroluminescent display device wherein the transparent conductive oxide layer contacts the active layer and the voltage transfer layer inside the contact hole.
KR1020130164721A 2013-12-27 2013-12-27 Organic Light Emitting Diode Display Device and Method for Manufacturing The Same KR102114999B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130164721A KR102114999B1 (en) 2013-12-27 2013-12-27 Organic Light Emitting Diode Display Device and Method for Manufacturing The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130164721A KR102114999B1 (en) 2013-12-27 2013-12-27 Organic Light Emitting Diode Display Device and Method for Manufacturing The Same

Publications (2)

Publication Number Publication Date
KR20150076485A KR20150076485A (en) 2015-07-07
KR102114999B1 true KR102114999B1 (en) 2020-05-26

Family

ID=53789429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130164721A KR102114999B1 (en) 2013-12-27 2013-12-27 Organic Light Emitting Diode Display Device and Method for Manufacturing The Same

Country Status (1)

Country Link
KR (1) KR102114999B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102519087B1 (en) 2017-06-30 2023-04-05 엘지디스플레이 주식회사 Display device and method for manufacturing the same
KR20220015827A (en) 2020-07-31 2022-02-08 엘지디스플레이 주식회사 Pixel and display device including the same
KR20220015829A (en) 2020-07-31 2022-02-08 엘지디스플레이 주식회사 Pixel and display device including the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426031B1 (en) * 2001-12-29 2004-04-03 엘지.필립스 엘시디 주식회사 an active matrix organic electroluminescence display and a manufacturing method of the same

Also Published As

Publication number Publication date
KR20150076485A (en) 2015-07-07

Similar Documents

Publication Publication Date Title
CN109103231B (en) Display substrate, manufacturing method thereof and display device
US10038046B2 (en) Organic light emitting diode display
KR102124025B1 (en) Organic Light Emitting Diode Display Device and Method of Fabricating the Same
KR101980757B1 (en) Organic light-emitting diode display device
KR101699911B1 (en) Organic light emitting diode display
CN107170764B (en) Array substrate, manufacturing method of array substrate, display panel and display device
TWI591829B (en) Organic light emitting display device and method for manufacturing the same
WO2022267531A1 (en) Display substrate and preparation method therefor, and display panel
WO2016074401A1 (en) Array substrate and manufacturing method thereof, and display device
US20220199734A1 (en) Display panel and display device
US20190051707A1 (en) Oled touch display panel and oled touch display
JP6462035B2 (en) Backplane substrate and organic light emitting display device using the same
CN215896392U (en) Display substrate and display panel
KR102114999B1 (en) Organic Light Emitting Diode Display Device and Method for Manufacturing The Same
KR101820365B1 (en) Organic light emitting display device and method for manufacturing the same
WO2021083226A1 (en) Display substrate and manufacturing method therefor, and display device
KR102317835B1 (en) Thin Film Transistor Array Substrate and Organic Light Emitting Diode Display Device Having The Same
WO2020198915A1 (en) Display panel and display device
KR102121984B1 (en) Organic Light Emitting Display and Method for Manufacturing The Same
CN112740421A (en) Display device and method for manufacturing the same
CN115835677A (en) Display substrate and display device
CN112740317B (en) Display device and method for manufacturing the same
US20230073626A1 (en) Display panel and display device
KR102119572B1 (en) Thin film transistor array substrate and method for fabricating the same
US10620750B2 (en) OLED touch display panel having cathode of OLED circuit also serving as touch electrodes and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant